KR101497888B1 - 복합 기판 및 그 제법 - Google Patents

복합 기판 및 그 제법 Download PDF

Info

Publication number
KR101497888B1
KR101497888B1 KR1020147008533A KR20147008533A KR101497888B1 KR 101497888 B1 KR101497888 B1 KR 101497888B1 KR 1020147008533 A KR1020147008533 A KR 1020147008533A KR 20147008533 A KR20147008533 A KR 20147008533A KR 101497888 B1 KR101497888 B1 KR 101497888B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
composite
amorphous
large amount
Prior art date
Application number
KR1020147008533A
Other languages
English (en)
Other versions
KR20140093658A (ko
Inventor
유지 호리
도모요시 다이
야스노리 이와사키
타카히로 야마데라
료스케 하토리
겐고 스즈키
Original Assignee
엔지케이 인슐레이터 엘티디
엔지케이 세라믹 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디, 엔지케이 세라믹 디바이스 가부시키가이샤 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20140093658A publication Critical patent/KR20140093658A/ko
Application granted granted Critical
Publication of KR101497888B1 publication Critical patent/KR101497888B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명의 복합 기판은, 탄탈산 리튬 또는 니오븀산 리튬의 단결정 기판인 압전 기판과, 실리콘의 단결정 기판인 지지 기판이, Ar을 함유하는 비정질층을 개재하여 접합된 복합 기판이다. 비정질층은, 압전 기판으로부터 복합 기판을 향해 제1층, 제2층 및 제3층을 갖고 있다. 이 중, 제1층은, 제2층 및 제3층에 비해 압전 기판을 구성하는 원소(Ta 등)를 많이 함유하고, 제3층은, 제1층 및 제2층에 비해 지지 기판을 구성하는 원소(Si)를 많이 함유하며, 제2층은, 제1층 및 제3층에 비해 Ar을 많이 함유한다.

Description

복합 기판 및 그 제법{COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 복합 기판 및 그 제법에 관한 것이다.
탄성 표면파 소자(SAW 소자)는 휴대 전화기와 같은 통신기기에서의 밴드패스 필터로서 폭넓게 사용되고 있다. 이러한 SAW 소자는, 예컨대 탄탈산 리튬(LT)이나 니오븀산 리튬(LN)과 같은 압전 기판과, 사파이어나 실리콘과 같은 지지 기판을 접합한 복합 기판을 이용하여 제작된다. LT나 LN과 같은 압전 기판은, 전기 기계 결합 계수가 크기 때문에 광대역의 필터 특성을 실현하는데 유리하기는 하지만, 온도 안정성이 뒤떨어진다고 하는 결점이 있다. 한편, 사파이어나 실리콘과 같은 지지 기판은, 온도 안정성이 우수하지만, 전기 기계 결합 계수가 작다고 하는 결점이 있다. 이것에 대하여, 양자를 접합한 복합 기판은 큰 전기 기계 결합 계수와 우수한 온도 안정성을 갖는다고 하는 이점이 있다.
특허문헌 1에는, 이러한 복합 기판으로서, 압전 기판과 지지 기판의 접합면을 불활성 가스 또는 산소의 이온빔, 중성화 빔 또는 플라즈마에 의해 활성화시킨 후, 양 기판을 상온하에 또는 100℃ 이하의 가열 처리하에서 접합한 것이 개시되어 있다. 또한 접합 후에, 200℃ 이하의 비교적 저온의 어닐링 처리를 실시함으로써, 양 기판간의 접합 강도를 한층 더 향상시키는 것도 개시되어 있다. 또한 Ar 원자의 조사빔에 의해 양 기판의 접합면을 활성화시킨 후 양 기판의 접합면끼리를 접합시키면, 기판간에 비정질층을 갖는 복합 기판이 형성되는 것도 개시되어 있다. 이러한 기판간에 비정질층을 갖는 복합 기판은, 특허문헌 2에도 개시되어 있다.
특허문헌 1: 일본 특허 공개 제2004-343359호 공보 특허문헌 2: 일본 특허 공개 제2005-252550호 공보
그러나, 전술한 특허문헌 1, 2의 복합 기판에서는, 비정질층은 1층만으로 형성되어 있거나, 겨우 2층으로 형성되어 있기 때문에, 양 기판간의 접합 강도가 충분히 높지 않다고 하는 문제가 있었다.
본 발명은 이러한 과제를 해결하기 위해 이루어진 것으로, 압전 기판과 지지 기판을 접합한 복합 기판에서, 양 기판간의 접합 강도를 충분히 높이는 것을 주목적으로 한다.
본 발명의 복합 기판은,
탄탈산 리튬 또는 니오븀산 리튬의 단결정 기판인 압전 기판과, 실리콘의 단결정 기판인 지지 기판이, Ar을 함유하는 비정질층을 개재하여 접합된 복합 기판으로서,
상기 비정질층은 상기 압전 기판으로부터 상기 복합 기판을 향해 제1층, 제2층 및 제3층을 가지며, 상기 제1층은 상기 제2층 및 상기 제3층에 비해 상기 압전 기판을 구성하는 원소를 많이 함유하고, 상기 제3층은 상기 제1층 및 상기 제2층에 비해 상기 지지 기판을 구성하는 원소를 많이 함유하며, 상기 제2층은 상기 제1층 및 상기 제3층에 비해 Ar을 많이 함유하는 것이다.
이 복합 기판에 의하면, 예컨대 Ar을 함유하는 비정질층이 2층으로 이루어지는 경우에 비해, 양 기판간의 접합 강도를 충분히 높일 수 있다. 그 이유는 현재 시점에서 분명하지 않지만, Ar을 함유하는 비정질층이 3층 구조인 것이 접합 강도에 기여하고 있다고 생각된다.
본 발명의 복합 기판에서, 상기 비정질층은 두께가 4 ㎚ 내지 12 ㎚인 것이 바람직하다. 이렇게 하면, 400℃ 이상의 내열성을 확보할 수 있기 때문이다. 이 때, 비정질층에 포함되는 Ar은 3 atm% 내지 14 atm%인 것이 바람직하다.
본 발명의 복합 기판에서, 상기 제3층은 상기 제1층 및 상기 제2층에 비해 두께가 두꺼운 것이 바람직하다. 실제로 제작한 복합 기판은, 제3층이 제1층 및 제2층에 비해 두꺼운 구조로 되어 있기 때문에, 이것이 접합 강도의 향상에 기여하고 있다고 생각된다. 이 경우, 제3층은 제1층의 두께와 제2층의 두께의 합보다 두껍게 되어 있어도 좋다.
본 발명의 복합 기판은, Fe의 함유율이 검출 한계 이하(0.1 atm% 미만)인 것이 바람직하다. Fe가 혼입되어 있으면, 복합 기판을 이용하여 제작한 SAW 소자 등의 디바이스에 나쁜 영향을 부여하는 경우가 있기 때문에 바람직하지 않다. 예컨대 Fe가 혼입되어 있으면, 전계가 새어 에너지가 방산되어 버리는 경우가 있다.
본 발명의 복합 기판에서, 압전 기판으로서는, 탄탈산 리튬 또는 니오븀산 리튬의 단결정 기판을 사용한다. 또한 압전 기판의 크기는, 특별히 한정하는 것이 아니지만, 예컨대 직경이 50 ㎜ 내지 150 ㎜, 두께가 10 ㎛ 내지 50 ㎛이다. 지지 기판으로서는, 실리콘의 단결정 기판을 사용한다. 또한 지지 기판의 크기는, 특별히 한정하는 것이 아니지만, 예컨대 직경이 50 ㎜ 내지 150 ㎜, 두께가 100 ㎛ 내지 500 ㎛이다. 비정질층은 압전 기판으로부터 복합 기판을 향해 제1층, 제2층 및 제3층을 갖고 있다. 제1층 내지 제3층은 모두 Ar을 함유하고 있다. 제1층은 제2층 및 제3층에 비해 압전 기판을 구성하는 원소(Ta, Nb 등)를 많이 함유하고, 제3층은 제1층 및 제2층에 비해 지지 기판을 구성하는 원소(Si)를 많이 함유하며, 제2층은 제1층 및 제3층에 비해 Ar을 많이 함유한다.
본 발명의 복합 기판의 제법은,
(a) 탄탈산 리튬 또는 니오븀산 리튬의 단결정 기판인 압전 기판과, 실리콘의 단결정 기판인 지지 기판을 준비하는 공정과,
(b) 상기 압전 기판의 접합면 및 상기 지지 기판의 접합면에 진공중에서 Ar 중성 원자빔을 조사하는 공정과,
(c) 상기 압전 기판 및 상기 지지 기판을 냉각하는 공정과,
(d) 상기 압전 기판의 빔 조사면과 상기 지지 기판의 빔 조사면을 접촉시키고, 가압하여 양 기판을 접합하는 공정과,
(e) 접합 후, 상기 압전 기판을 정해진 두께가 될 때까지 연마 가공하고, 그 후 200℃를 초과하는 온도에서 어닐링을 행하는 공정
을 포함하는 것이다.
이 복합 기판의 제법에 의하면, 전술한 본 발명의 복합 기판을 비교적 용이하게 제작할 수 있다.
공정(a)에서는, 압전 기판으로서, 예컨대 36˚ 회전 Y 커트 X 전파(傳搬) LT 기판, 42˚ 회전 Y 커트 X 전파 LT 기판, X 커트 112.2˚ 회전 Y 전파 LT 기판, 127.86˚ 회전 Y 커트 X 전파 LN 기판, Y 커트 Z 전파 LN 기판, 64˚ 회전 Y 커트 X 전파 LN 기판 등을 준비한다. 또한, 지지 기판으로서, 예컨대 초크랄스키법 또는 플로팅존법에 의해 제작된 단결정 Si 기판을 준비한다.
공정(b)에서는, Ar 중성 원자빔을 사용한다. Ar 이온빔을 사용하면, 진공 챔버의 재료(예컨대 Fe이나 Cr 등)가 접합면에 혼입되거나, 비정질층이 3층 구조가 되지 않거나 할 우려가 있기 때문에, 바람직하지 않다.
공정(c)에서는, 압전 기판 및 지지 기판을 냉각한다. 냉각하지 않고 접합한 경우에는, 양 기판이 열팽창차가 큰 상태로 접합되기 때문에, 접합 후에 박리하기 쉬워진다. 압전 기판 및 지지 기판을 20℃ 내지 50℃로 냉각하는 것이 바람직하고, 20℃ 내지 30℃로 냉각하는 것이 보다 바람직하다.
공정(d)에서는, 압전 기판의 빔 조사면과 지지 기판의 빔 조사면을 접촉시키고, 가압하여 양 기판을 접합한다. 가압시의 압력은 기판의 크기 등을 고려하여 적절하게 설정하면 좋다.
공정(e)에서는, 압전 기판을 정해진 두께(예컨대 10 ㎛ 내지 50 ㎛)가 될 때까지 연마 가공하고, 그 후 200℃를 초과하는 온도에서 어닐링을 행한다. 이렇게 하는 것에 의해, 열응력의 발생이 저감된다. 또한, 양 기판의 접합 강도도 향상한다. 어닐링 온도는 240℃ 내지 280℃로 하는 것이 바람직하고, 250℃ 내지 270℃로 하는 것이 보다 바람직하다. 이 공정(e)에서는, 접합 후 연마 가공 전에, 80℃ 이상의 온도(바람직하게는 80℃ 내지 110℃의 온도)에서 어닐링을 행하는 것이 바람직하다. 이렇게 하면, 접합 강도가 한층 더 향상한다.
도 1은 실시예 1의 복합 기판의 TEM에 의한 단면 사진.
도 2는 실시예 1의 복합 기판을 구성하는 LT 기판의 EDX의 그래프.
도 3은 실시예 1의 복합 기판을 구성하는 비정질층 제1층의 EDX의 그래프.
도 4는 실시예 1의 복합 기판을 구성하는 비정질층 제2층의 EDX의 그래프
도 5는 실시예 1의 복합 기판을 구성하는 비정질층 제3층의 EDX의 그래프
도 6은 실시예 1의 복합 기판을 구성하는 Si 기판의 EDX의 그래프.
도 7은 비교예 1의 복합 기판의 TEM에 의한 단면 사진.
도 8은 비교예 1의 복합 기판을 구성하는 LT 기판의 EDX의 그래프.
도 9는 비교예 1의 복합 기판을 구성하는 비정질층 제1층의 EDX의 그래프
도 10은 비교예 1의 복합 기판을 구성하는 비정질층 제2층의 EDX의 그래프.
도 11은 비교예 1의 복합 기판을 구성하는 Si 기판의 EDX의 그래프.
도 12는 크랙 오프닝법의 설명도.
[실시예 1]
양면이 경면인 두께 230 ㎛의 LT 기판과, 양면이 경면인 두께 250 ㎛의 Si 기판을 준비했다. LT 기판으로서는, 탄성 표면파의 전파 방향인 X축을 중심으로, Y축으로부터 Z축으로 42˚ 회전한, 42˚ 회전 Y 커트 X 전파 LT 기판(42˚ Y-X LT)을 이용하였다. 각각의 기판의 접합면을 세정하여 표면의 오염을 제거한 후, 진공 챔버에 도입하였다. 10-6 Pa대의 진공중에서, 각각의 기판의 접합면에 고속 Ar 중성 원자빔(가속 전압 1 kV, Ar 유량 60 sccm)을 70 sec간 조사하였다. 조사 후, 10분간 그대로 방치하여 각 기판을 26℃ 내지 28℃로 냉각하였다. 이어서 LT 기판의 빔 조사면과 Si 기판의 빔 조사면을 접촉시킨 후, 4.90 kN으로 2분간 가압하여 양 기판을 접합하였다. 접합 후, LT 기판을 두께가 30 ㎛가 될 때까지 연마 가공하고, 그 후 260℃에서 어닐링을 행하여, 복합 기판을 얻었다.
이 복합 기판을 절단하여 TEM(투과 전자 현미경)으로 단면을 관찰하였다.
그 결과를 도 1에 도시한다. 도 1에서 비정질층의 두께는 7 ㎚였다. 비정질층은 LT 기판으로부터 Si 기판을 향해 제1층, 제2층, 제3층을 갖고 있었다. 또한 제3층은 제1층 및 제2층보다 두꺼웠다. LT 기판, 비정질층을 구성하는 제1층 내지 제3층 및 Si 기판에 대해서, EDX로 조성 분석, 원소 분석을 행하였다. 조성 분석의 결과를 도 2 내지 도 6에 도시한다. 도 2 내지 도 6중, 「point n」(n은 1 내지 5의 정수)은 도 1의 「*n」의 위치를 나타낸다. 이 점은 후술하는 표 1도 동일하다. 조성 분석의 결과로부터 명백한 바와 같이, 제1층 내지 제3층 중 어디에서나 Ar이 검출되었다. 또한 도 2 내지 도 6중 Mo의 피크는 샘플 홀더에서 유래하는 것이다. 또한 원소 분석의 결과를 표 1에 나타낸다. 표 1로부터 명백한 바와 같이, Ar 원자는, 제1층에는 5 atm%, 제2층에는 9 atm%, 제3층에는 3 atm% 포함되어 있었다. 또한 Fe 원자는, 전체에 있어서 전혀 검출되지 않았다. 또한 비정질층 전체에서는, Ar 원자는 8 atm% 포함되어 있었다. 또한, 복합 기판으로부터 잘라낸 한 변이 2 ㎜인 칩을 핫플레이트상에서 가열하였다. 실온으로부터 서서히 가열하여, 300℃를 초과할 때까지 가열했지만, 크랙, 박리 등의 파손은 볼 수 없었다. 핫플레이트에서는 그 이상의 가열은 어렵기 때문에, 칩을 급속 어닐링로내에 투입하여 400℃까지 급속히 가열하였다. 로로부터 취출한 바, 칩의 파손은 일체 확인되지 않았다.
Figure 112014030863111-pct00001
[실시예 2]
고속 Ar 중성 원자빔을 15 sec간 조사한 것 이외는, 실시예 1과 마찬가지로 하여 복합 기판을 제작하고, 그 일부를 절단하여 TEM으로 단면을 관찰하였다. 그 결과, 비정질층의 두께는 약 2.5 ㎚였다. 비정질층은 LT 기판으로부터 Si 기판을 향해 제1층, 제2층, 제3층을 갖고 있었다. 제3층은 제1층이나 제2층보다 두꺼웠다. LT 기판, 비정질층을 구성하는 제1층 내지 제3층 및 Si 기판에 대해서, EDX로 조성 분석, 원소 분석을 행하였다. 조성 분석의 결과, 제1층 내지 제3층 중 어디서나 Ar이 검출되었다. 또한 원소 분석의 결과, Ar 원자는, 제1층에는 1 atm%, 제2층에는 3 atm%, 제3층에는 0.4 atm% 포함되어 있었다. 또한, Fe 원자는 전체에 있어서 전혀 검출되지 않았다. 또한 비정질층 전체에서는, Ar 원자는 2 atm% 포함되어 있었다. 제1층은, 제2층 및 제3층에 비해 압전 기판을 구성하는 원소(Ta)를 많이 함유하고, 제3층은, 제1층 및 제2층에 비해 지지 기판을 구성하는 원소(Si)를 많이 함유하고 있었다. 또한, 실시예 1과 마찬가지로 하여 한 변이 2 ㎜인 칩을 핫플레이트상에서 서서히 가열한 바, 300℃ 직후에서 LT 기판이 박리되었다.
[실시예 3]
고속 Ar 중성 원자빔을 600 sec간 조사한 것 이외는, 실시예 1과 마찬가지로 하여 복합 기판을 제작하고, 그 일부를 절단하여 TEM으로 단면을 관찰하였다. 그 결과, 비정질층의 두께는 약 15 ㎚였다. 비정질층은 LT 기판으로부터 Si 기판을 향해 제1층, 제2층, 제3층을 갖고 있었다. 제3층은 제1층이나 제2층보다 두꺼웠다. LT 기판, 비정질층을 구성하는 제1층 내지 제3층 및 Si 기판에 대해서, EDX로 조성 분석, 원소 분석을 행하였다. 조성 분석의 결과, 제1층 내지 제3층 중 어디서나 Ar이 검출되었다. 또한, 원소 분석의 결과, Ar 원자는, 제1층에는 15 atm%, 제2층에는 21 atm%, 제3층에는 13 atm% 포함되어 있었다. 또한, Fe 원자는 전체에 있어서 전혀 검출되지 않았다. 또한 비정질층 전체에서는, Ar 원자는 18 atm% 포함되어 있었다. 제1층은 제2층 및 제3층에 비해 압전 기판을 구성하는 원소(Ta)를 많이 함유하고, 제3층은 제1층 및 제2층에 비해 지지 기판을 구성하는 원소(Si)를 많이 함유하고 있었다. 또한, 실시예 1과 마찬가지로 하여 한 변이 2 ㎜인 칩을 핫플레이트상에서 가열한 바, 300℃ 직후에서 LT 기판이 박리되었다.
[실시예 4]
고속 Ar 중성 원자빔을 25 sec간 조사한 것 이외는, 실시예 1과 마찬가지로 하여 복합 기판을 제작하고, 그 일부를 절단하여 TEM으로 단면을 관찰하였다. 그 결과, 비정질층의 두께는 약 4 ㎚였다. 비정질층은 LT 기판으로부터 Si 기판을 향해 제1층, 제2층, 제3층을 갖고 있었다. 제3층은 제1층이나 제2층보다 두꺼웠다. LT 기판, 비정질층을 구성하는 제1층 내지 제3층 및 Si 기판에 대해서, EDX로 조성 분석, 원소 분석을 행하였다. 조성 분석의 결과, 제1층 내지 제3층 중 어디서나 Ar이 검출되었다. 또한, 원소 분석의 결과, Ar 원자는, 제1층에는 2.2 atm%, 제2층에는 4.9 atm%, 제3층에는 1.0 atm% 포함되어 있었다. 또한, Fe 원자는 전체에 있어서 전혀 검출되지 않았다. 또한 비정질층 전체에서는 Ar 원자는 4.0 atm% 포함되어 있었다. 제1층은, 제2층 및 제3층에 비해 압전 기판을 구성하는 원소(Ta)를 많이 함유하고, 제3층은, 제1층 및 제2층에 비해 지지 기판을 구성하는 원소(Si)를 함유하고 있었다. 또한, 실시예 1과 마찬가지로 하여 한 변이 2 ㎜인 칩을 핫플레이트상에서 가열한 바, 400℃ 직후에서 LT 기판이 박리되었다.
[실시예 5]
고속 Ar 중성 원자빔을 265 sec간 조사한 것 이외는, 실시예 1과 마찬가지로 하여 복합 기판을 제작하고, 그 일부를 절단하여 TEM으로 단면을 관찰하였다. 그 결과, 비정질층의 두께는 약 12 ㎚였다. 비정질층은 LT 기판으로부터 Si 기판을 향해 제1층, 제2층, 제3층을 갖고 있었다. 제3층은 제1층이나 제2층보다 두꺼웠다. LT 기판, 비정질층을 구성하는 제1층 내지 제3층 및 Si 기판에 대해서, EDX로 조성 분석, 원소 분석을 하였다. 조성 분석의 결과, 제1층 내지 제3층 중 어디서나 Ar이 검출되었다. 또한, 원소 분석의 결과, Ar 원자는, 제1층에는 10.8 atm%, 제2층에는 16.3 atm%, 제3층에는 8.4 atm% 포함되어 있었다. 또한, Fe 원자는 전체에 있어서 전혀 검출되지 않았다. 또한 비정질층 전체에서는, Ar 원자는 14.3 atm% 포함되어 있었다. 제1층은 제2층 및 제3층에 비해 압전 기판을 구성하는 원소(Ta)를 많이 함유하고, 제3층은 제1층 및 제2층에 비해 지지 기판을 구성하는 원소(Si)를 많이 함유하고 있었다. 또한, 실시예 1과 마찬가지로 하여 한 변이 2 ㎜인 칩을 핫플레이트상에서 가열한 바, 400℃ 직후에서 LT 기판이 박리되었다.
[실시예 6]
LT 기판을 LN 기판으로 바꾼 것 이외는, 실시예 1과 마찬가지로 하여 복합 기판을 제작하고, 그 일부를 절단하여 TEM으로 단면을 관찰하였다. 그 결과, 비정질층의 두께는 약 5 ㎚였다. 비정질층은 LN 기판으로부터 Si 기판을 향해 제1층, 제2층, 제3층을 갖고 있었다. 제3층은 제1층이나 제2층보다 두꺼웠다. LN 기판, 비정질층을 구성하는 제1층 내지 제3층 및 Si 기판에 대해서, EDX로 조성 분석, 원소 분석을 행하였다. 조성 분석의 결과, 제1층 내지 제3층 중 어디서나 Ar이 검출되었다. 또한, 원소 분석의 결과, Ar 원자는, 제1층에는 3.1 atm%, 제2층에는 6.3 atm%, 제3층에는 1.6 atm% 포함되어 있었다. 또한, Fe 원자는 전체에 있어서 전혀 검출되지 않았다. 또한 비정질층 전체에서는, Ar 원자는 5.4 atm% 포함되어 있었다. 제1층은 제2층 및 제3층에 비해 압전 기판을 구성하는 원소(Nb)를 많이 함유하고, 제3층은 제1층 및 제2층에 비해 지지 기판을 구성하는 원소(Si)를 많이 함유하고 있었다. 또한, 실시예 1과 마찬가지로 하여 한 변이 2 ㎜인 칩을 핫플레이트상에서 가열한 바, 400℃ 직후에서 LN 기판이 박리되었다.
또한, Ar 중성 원자빔의 조사 시간을 여러 가지 변경하여 복합 기판을 제작하고, 제작한 복합 기판으로부터 잘라낸 한 변이 2 ㎜인 칩을 핫플레이트상에서 가열한 바, 300℃ 이상의 내열성을 확보하기 위해서는 비정질층을 3층으로 하는 것이 유효하며, 두께를 4 ㎚ 내지 12 ㎚로 하면 내열성이 더 오르는 것을 알 수 있었다. 또한, 300℃ 이상의 내열성을 갖는 것은 실용에 있어서의 사양이며, 그 의의는 매우 크다. 이 때의 비정질층 전체에서는, Ar량은 3 atm% 내지 14 atm%였다. 또한 어느 복합 기판이나, 비정질층은 LT 기판으로부터 Si 기판을 향해 제1층, 제2층, 제3층을 갖고 있고, 제3층이 제1층이나 제2층보다 두꺼웠다. 또한, Ar 원자의 atm%는, 제2층이 제1층이나 제3층보다 높았다. 또한 Ar 중성 원자빔 대신에 Ar 이온빔을 사용한 경우에는, 진공 챔버에서 유래하는 Fe이 비정질층에 30 atm% 이상 혼입되어 버렸다. 또한, 비정질층은 2층으로 나눠져 형성되어 있었다.
[비교예 1]
LT 기판과 Si 기판이 2층의 비정질층을 개재하여 접합된 복합 기판을 입수하고, 실시예 1과 마찬가지로 하여 그 일부를 절단하여 TEM으로 단면을 관찰하였다. 그 결과를 도 7에 도시한다. 도 7에서 비정질층의 두께는 5 ㎚였다. 비정질층은 LT 기판으로부터 Si 기판을 향해 제1층, 제2층을 갖고 있었다. LT 기판, 비정질층을 구성하는 제1층, 제2층 및 Si 기판에 대해서, EDX로 조성 분석, 원소 분석을 행하였다. 조성 분석의 결과를 도 8 내지 도 11에 도시한다. 조성 분석의 결과로부터 명백한 바와 같이, 제1층, 제2층 중 어디서나 Ar이 검출되었다. 또한, 원소 분석의 결과를 표 2에 나타낸다. 표 2로부터 명백한 바와 같이, Ar 원자는, 제1층에는 1 atm%, 제2층에는 3 atm% 포함되어 있었다. 또한 Fe 원자는 전체에 있어서 전혀 검출되지 않았다. 또한 비정질층 전체에서는, Ar 원자는 2 atm% 포함되어 있었다. 또한, 이 복합 기판으로부터 잘라낸 한 변이 2 ㎜인 칩을 핫플레이트상에서 가열한 바, 280℃에서 LT 기판이 박리되었다.
Figure 112014030863111-pct00002
[접합 강도의 평가]
실시예 1 내지 6 및 비교예 1에서, 압전 기판과 지지 기판을 접합한 접합 기판(연마 가공을 행하기 전의 것)의 접합 강도를 평가하였다. 접합 강도는, 하기에 나타내는 크랙 오프닝법(도 12 참조)에 의해 평가하였다. 접합 기판의 압전 기판과 지지 기판의 접합 계면에, 두께(tb)가 100 ㎛인 블레이드를 삽입하여, 양 기판의 외주부를 기계적으로 박리시켰다. 블레이드 선단으로부터 가장 박리가 진전된 지점까지의 거리(L)를 측장하고, 이하의 식을 이용하여 표면 에너지(γ)를 산출하며, 이것을 접합 강도로 하였다. 또한 실시예 1에서 연마 가공을 행하기 전의 접합 기판을 80℃, 72시간 가열(어닐링)한 것을, 실시예 7의 접합 기판으로 하였다. 이 실시예 7의 접합 기판의 접합 강도도 동일한 방법에 의해 평가하였다. 또한, 하나의 접합 기판에 대해, 복수 지점에서 접합 강도를 측정하였다. 그 결과를 표 3에 나타낸다. 표 3으로부터 명백한 바와 같이, 실시예 1 내지 6은 비교예 1에 비해 접합 강도가 높고, 특히 실시예 1, 4 내지 6이 접합 강도가 높은 것을 알았다. 또한 실시예 7은 실시예 1보다 접합 강도가 더 높은 것을 알았다.
[수학식 1]
Figure 112014030863111-pct00003
γ: 표면 에너지
L: 블레이드 선단으로부터 가장 박리가 진전된 지점까지의 거리
tw1: 압전 기판의 두께
tw2: 지지 기판의 두께
E1: 압전 기판의 영률
E2: 지지 기판의 영률
tb: 블레이드의 두께
Figure 112014030863111-pct00004
본 출원은, 2012년 11월 14일에 출원된 일본 특허 출원 제2012-250070호를 우선권 주장의 기초로 하고 있고, 인용에 의해 그 내용 전체가 본 명세서에 포함된다.
본 발명은, SAW 소자 등의 탄성파 디바이스에 이용 가능하다.

Claims (6)

  1. 탄탈산 리튬 또는 니오븀산 리튬의 단결정 기판인 압전 기판과, 실리콘의 단결정 기판인 지지 기판이, Ar을 함유하는 비정질층을 개재하여 접합된 복합 기판에 있어서,
    상기 비정질층은 상기 압전 기판으로부터 상기 지지 기판을 향해 제1층, 제2층 및 제3층을 가지며, 상기 제1층은 상기 제2층 및 상기 제3층에 비해 상기 압전 기판을 구성하는 원소를 많이 함유하고, 상기 제3층은 상기 제1층 및 상기 제2층에 비해 상기 지지 기판을 구성하는 원소를 많이 함유하며, 상기 제2층은 상기 제1층 및 상기 제3층에 비해 Ar을 많이 함유하는 것인 복합 기판.
  2. 제1항에 있어서, 상기 비정질층은 두께가 4 ㎚ 내지 12 ㎚인 것인 복합 기판.
  3. 제1항 또는 제2항에 있어서, 상기 제3층은 상기 제1층 및 상기 제2층에 비해 두께가 두꺼운 것인 복합 기판.
  4. 제1항 또는 제2항에 있어서, Fe의 함유율이 0.1 atm% 미만인 것인 복합 기판.
  5. 제1항 또는 제2항에 있어서,
    상기 압전 기판이 상기 탄탈산 리튬의 단결정 기판인 경우, 상기 제1층은 상기 제2층 및 상기 제3층에 비해 Ta 원소를 많이 함유하고, 상기 제3층은 상기 제1층 및 제2층에 비해 상기 지지 기판을 구성하는 Si 원소를 많이 함유하고,
    상기 압전 기판이 상기 니오븀산 리튬의 단결정 기판인 경우, 상기 제1층은 상기 제2층 및 상기 제3층에 비해 Nb 원소를 많이 함유하고, 상기 제3층은 상기 제1층 및 상기 제2층에 비해 상기 지지 기판을 구성하는 Si 원소를 많이 함유하는 것인 복합 기판.
  6. 청구항 4에 있어서,
    상기 압전 기판이 상기 탄탈산 리튬의 단결정 기판인 경우, 상기 제1층은 상기 제2층 및 상기 제3층에 비해 Ta 원소를 많이 함유하고, 상기 제3층은 상기 제1층 및 상기 제2층에 비해 두께가 두꺼우며, 상기 지지 기판을 구성하는 Si 원소를 많이 함유하고,
    상기 압전 기판이 상기 니오븀산 리튬의 단결정 기판인 경우, 상기 제1층은 상기 제2층 및 상기 제3층에 비해 Nb 원소를 많이 함유하고, 상기 제3층은 상기 제1층 및 상기 제2층에 비해 두께가 두꺼우며, 상기 지지 기판을 구성하는 Si 원소를 많이 함유하는 것인 복합 기판.
KR1020147008533A 2012-11-14 2013-11-11 복합 기판 및 그 제법 KR101497888B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-250070 2012-11-14
JP2012250070 2012-11-14
PCT/JP2013/080398 WO2014077212A1 (ja) 2012-11-14 2013-11-11 複合基板及びその製法

Publications (2)

Publication Number Publication Date
KR20140093658A KR20140093658A (ko) 2014-07-28
KR101497888B1 true KR101497888B1 (ko) 2015-03-02

Family

ID=50731123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147008533A KR101497888B1 (ko) 2012-11-14 2013-11-11 복합 기판 및 그 제법

Country Status (6)

Country Link
US (1) US8901803B2 (ko)
EP (1) EP2787637B1 (ko)
JP (1) JP5583875B1 (ko)
KR (1) KR101497888B1 (ko)
CN (1) CN103999366B (ko)
WO (1) WO2014077212A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6567970B2 (ja) * 2013-07-25 2019-08-28 日本碍子株式会社 複合基板の製法
JP6335831B2 (ja) 2015-04-16 2018-05-30 信越化学工業株式会社 接合基板の製造方法
WO2017047604A1 (ja) * 2015-09-15 2017-03-23 日本碍子株式会社 複合基板の製造方法
JP6549054B2 (ja) 2016-02-02 2019-07-24 信越化学工業株式会社 複合基板および複合基板の製造方法
TWI737811B (zh) * 2016-11-25 2021-09-01 日商日本碍子股份有限公司 接合體
WO2018180418A1 (ja) * 2017-03-27 2018-10-04 住友電気工業株式会社 積層体およびｓａｗデバイス
JP6375471B1 (ja) * 2017-03-31 2018-08-15 日本碍子株式会社 接合体および弾性波素子
WO2019039475A1 (ja) * 2017-08-25 2019-02-28 日本碍子株式会社 接合体および弾性波素子
WO2019130895A1 (ja) * 2017-12-28 2019-07-04 日本碍子株式会社 圧電性材料基板と支持基板との接合体および弾性波素子
JP6801109B2 (ja) * 2018-02-13 2020-12-16 日本碍子株式会社 圧電性材料基板と支持基板との接合体
US11595019B2 (en) 2018-04-20 2023-02-28 Taiyo Yuden Co., Ltd. Acoustic wave resonator, filter, and multiplexer
CN112074622B (zh) * 2018-05-16 2021-07-27 日本碍子株式会社 压电性材料基板与支撑基板的接合体
JP6698954B2 (ja) * 2018-05-17 2020-05-27 日本碍子株式会社 圧電性単結晶基板と支持基板との接合体
EP3798718B1 (en) * 2018-05-22 2023-05-10 NGK Insulators, Ltd. Composite substrate for electro-optical element and method for manufacturing same
JP7124088B2 (ja) * 2018-06-21 2022-08-23 ジーナン ジンジョン エレクトロニクス カンパニー リミテッド 複合単結晶薄膜
WO2021215466A1 (ja) * 2020-04-21 2021-10-28 京セラ株式会社 接合基板
TW202144826A (zh) 2020-05-20 2021-12-01 日商日本碍子股份有限公司 電光元件用複合基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252550A (ja) * 2004-03-03 2005-09-15 Fujitsu Media Device Kk 接合基板、弾性表面波素子および弾性表面波デバイス
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP2010232725A (ja) * 2009-03-25 2010-10-14 Ngk Insulators Ltd 複合基板、それを用いた弾性波デバイス及び複合基板の製法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192871A (en) * 1991-10-15 1993-03-09 Motorola, Inc. Voltage variable capacitor having amorphous dielectric film
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6867134B2 (en) * 2002-03-20 2005-03-15 Jds Uniphase Corporation Adherent all-gold electrode structure for lithium niobate based devices and the method of fabrication
JP3774782B2 (ja) * 2003-05-14 2006-05-17 富士通メディアデバイス株式会社 弾性表面波素子の製造方法
JP4553137B2 (ja) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 複合酸化物積層体の製造方法
JP5588836B2 (ja) * 2010-11-12 2014-09-10 太陽誘電株式会社 弾性波デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252550A (ja) * 2004-03-03 2005-09-15 Fujitsu Media Device Kk 接合基板、弾性表面波素子および弾性表面波デバイス
WO2009081651A1 (ja) * 2007-12-25 2009-07-02 Murata Manufacturing Co., Ltd. 複合圧電基板の製造方法
JP2010232725A (ja) * 2009-03-25 2010-10-14 Ngk Insulators Ltd 複合基板、それを用いた弾性波デバイス及び複合基板の製法

Also Published As

Publication number Publication date
CN103999366B (zh) 2016-07-06
US8901803B2 (en) 2014-12-02
JPWO2014077212A1 (ja) 2017-01-05
KR20140093658A (ko) 2014-07-28
CN103999366A (zh) 2014-08-20
EP2787637A1 (en) 2014-10-08
US20140210316A1 (en) 2014-07-31
WO2014077212A1 (ja) 2014-05-22
EP2787637A4 (en) 2015-07-15
EP2787637B1 (en) 2016-03-30
JP5583875B1 (ja) 2014-09-03

Similar Documents

Publication Publication Date Title
KR101511001B1 (ko) 복합 기판
KR101497888B1 (ko) 복합 기판 및 그 제법
US10629470B2 (en) Composite substrate, elastic wave device, and method for producing elastic wave device
KR101972728B1 (ko) 접합체 및 탄성파 소자
JP6549054B2 (ja) 複合基板および複合基板の製造方法
KR102554056B1 (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
KR102282238B1 (ko) 압전성 재료 기판과 지지 기판의 접합체
TWI787486B (zh) 壓電性單晶基板與支持基板的接合體
TWI762782B (zh) 接合體及彈性波元件
JP6644208B1 (ja) 接合体および弾性波素子
KR20200078571A (ko) 압전성 재료 기판과 지지 기판의 접합체, 그 제조 방법 및 탄성파 소자
JP6935573B1 (ja) 複合基板および弾性表面波素子

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 6