JP2007073598A - 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス - Google Patents

複合酸化物積層体、複合酸化物積層体の製造方法、デバイス Download PDF

Info

Publication number
JP2007073598A
JP2007073598A JP2005256416A JP2005256416A JP2007073598A JP 2007073598 A JP2007073598 A JP 2007073598A JP 2005256416 A JP2005256416 A JP 2005256416A JP 2005256416 A JP2005256416 A JP 2005256416A JP 2007073598 A JP2007073598 A JP 2007073598A
Authority
JP
Japan
Prior art keywords
composite oxide
layer
oxide layer
complex oxide
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005256416A
Other languages
English (en)
Other versions
JP4553137B2 (ja
Inventor
Takeshi Kijima
健 木島
Koji Ohashi
幸司 大橋
泰彰 ▲濱▼田
Yasuaki Hamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005256416A priority Critical patent/JP4553137B2/ja
Priority to DE200660017480 priority patent/DE602006017480D1/de
Priority to EP20060016704 priority patent/EP1760770B1/en
Priority to TW095131790A priority patent/TW200746388A/zh
Priority to US11/514,074 priority patent/US20070054038A1/en
Priority to CN2006101277568A priority patent/CN1929038B/zh
Priority to KR20060084616A priority patent/KR100830013B1/ko
Publication of JP2007073598A publication Critical patent/JP2007073598A/ja
Application granted granted Critical
Publication of JP4553137B2 publication Critical patent/JP4553137B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C01B32/162—Preparation characterised by catalysts
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • C01B32/174—Derivatisation; Solubilisation; Dispersion in solvents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2202/00—Structure or properties of carbon nanotubes
    • C01B2202/02—Single-walled nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Acoustics & Sound (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Thin Film Transistor (AREA)
  • Laminated Bodies (AREA)

Abstract

【課題】 絶縁性に優れた複合酸化物積層体およびその製造方法を提供する。
【解決手段】 基板２０と、前記基板２０の上方に形成され、一般式ＡＢＯ３で表される第１複合酸化物層２４と、前記第１複合酸化物層２４の上方に形成され、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層２６と、を含み、Ａ元素は、少なくともＰｂからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなる。
【選択図】 図１

Description

本発明は、Ｐｂ系ペロブスカイト型酸化物を用いた複合酸化物積層体、複合酸化物積層体の製造方法、および本発明の複合酸化物積層体を用いたデバイスに関する。
ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）などのＰｂ系ペロブスカイト型酸化物は、優れた強誘電特性あるいは圧電特性を有する。そのため、例えば強誘電体メモリの強誘電体膜として注目され（特許文献１参照）、あるいは圧電体素子として注目されている（特許文献２参照）。
特開２００１−１３９３１３号公報 特開２００１−２２３４０４号公報
本発明の目的は、絶縁性に優れた複合酸化物積層体およびその製造方法を提供することにある。
本発明の他の目的は、本発明にかかる複合酸化物積層体を含むデバイスを提供することにある。
本発明にかかる複合酸化物積層体は、
基板と、
前記基板の上方に形成され、一般式ＡＢＯ３で表される第１複合酸化物層と、
前記第１複合酸化物層の上方に形成され、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層と、を含み、
Ａ元素は、少なくともＰｂからなり、
Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、
Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなる。
本発明の複合酸化物積層体によれば、第１複合酸化物層の上方に特定の第２の複合酸化物層を有することにより、第１複合酸化物層の結晶欠陥の発生を防止し、優れた強誘電特性および圧電特性を発揮できる。
本発明の複合酸化物積層体において、
前記Ｂ元素は、ＺｒおよびＴｉであり、
前記Ｃ元素は、Ｎｂであることができる。
本発明の複合酸化物積層体において、
前記第２複合酸化物層は、０．１≦ｘ≦０．３の範囲でＮｂを含む複合酸化物からなることができる。
本発明の複合酸化物積層体において、
さらに、前記第２複合酸化物層は、０．５モル％以上のＳｉおよびＧｅの少なくとも一方を含むことができる。
本発明の複合酸化物積層体において、
前記第２複合酸化物層は、前記第１複合酸化物層より膜厚が小さいことができる。
本発明の複合酸化物積層体において、
前記基板は、電極層を有することができる。
本発明の複合酸化物積層体において、
前記第１複合酸化物層の下方に、該第１複合酸化物層の結晶配向性を制御するためのバッファ層を有することができる。
本発明にかかる複合酸化物積層体の製造方法は、
基板の上方に、一般式ＡＢＯ３で表される第１複合酸化物層を形成する工程と、
前記第１複合酸化物層の上方に、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層を形成する工程と、を含み、
Ａ元素は、少なくともＰｂからなり、
Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、
Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなる。
本発明の製造方法によれば、第１複合酸化物層の上方に特定の第２の複合酸化物層を形成することにより、第１複合酸化物層の結晶欠陥の発生を防止し、優れた強誘電特性および圧電特性を有する複合酸化物積層体を製造方法できる。
本発明の製造方法において、
前記第２複合酸化物層は、一般式ＡＢ１−ｘＣｘＯ３で表される絶縁性複合酸化物を形成するための前駆体を含む前駆体組成物を塗布した後、熱処理を行うことにより形成されることができる。
本発明の複合酸化物積層体の製造方法において、
前記前駆体組成物は、少なくとも前記Ｂ元素および前記Ｃ元素を含み、かつ一部にエステル結合を有する前駆体を含むことができる。
本発明の複合酸化物積層体の製造方法において、
前記前駆体は、さらに、ＳｉおよびＧｅの少なくとも一方を含むことができる。
本発明にかかるデバイスは、本発明にかかる複合酸化物積層体を含む。
本発明におけるデバイスとは、本発明の複合酸化物積層体を含むものを意味し、当該複合酸化物積層体を有する部品、およびこの部品を有する電子機器を含む。デバイスの具体例についは後述する。
以下、本発明の実施形態について詳細に説明する。
１．複合酸化物積層体
図１は、本実施形態にかかる複合酸化物積層体１００を模式的に示す断面図である。
本実施形態にかかる複合酸化物積層体１００は、基板２０と、基板２０の上方に形成され、一般式ＡＢＯ３で表される第１複合酸化物層２４と、第１複合酸化物層２４の上方に形成され、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層２６と、を含む。ここで、Ａ元素は、少なくともＰｂからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなることができる。
基板２０としては、本実施形態の複合酸化物積層体１００の種類や用途によって各種のものを用いることができる。例えば、複合酸化物積層体１００を強誘電体メモリなどのキャパシタに用いる場合には、基板２０としては、電極層（下部電極）を有するものを用いることができる。また、複合酸化物積層体１００を表面弾性波素子に用いる場合には、基板２０としては、サファイア基板等を用いることができる。
図１に示す例では、複合酸化物積層体１００はキャパシタを構成し、電極層を有する。すなわち、この例では、基板２０は、基材２１上に、第１電極層２２と第２電極層２３とが順次形成されている。第１電極層２２は、例えば白金などの白金族金属から構成されている。第２電極層２３は、ＬａＮｉＯ３などのペロブスカイト型構造の導電性酸化物層から構成されている。この第２電極層２３は、第１複合酸化物層２４の結晶配向性を制御するためのバッファ層として機能することができる。このようなバッファ層として機能する第２電極層２３を有することにより、第１の複合酸化物層２４は、第２電極層２３に対してエピタキシャル成長することができる。この場合、第１複合酸化物層２４は、第２電極層２３と同じ面方位をもって成長する。
第１複合酸化物層２４および第２複合酸化物層２６の膜厚は、本実施形態が適用されるデバイスによって適宜選択される。主には第１複合酸化物層２４がデバイスの強誘電体膜あるいは圧電体膜を構成する。第２複合酸化物層２６は、第１複合酸化物層２４の特性劣化を抑制する機能を有する。したがって、第２複合酸化物層２６の膜厚は、少なくとも、第１複合酸化物層２４の表面を覆い、かつ第１複合酸化物層２４最表面に形成された異相を吸収するように設定される。例えば、図１に示すキャパシタの例では、第２複合酸化物層２６の膜厚は、１００〜１０００ｎｍとすることができる。
本実施形態では、一般式ＡＢＯ３で表される第１複合酸化物層２４は、Ａ元素が少なくともＰｂであり、Ｂ元素がＺｒおよびＴｉであり、Ｃ元素がＮｂであることができる。また、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層２６は、Ａ元素が少なくともＰｂであり、Ｂ元素がＺｒおよびＴｉであり、Ｃ元素がＮｂであることができる。この場合、０．１≦ｘ≦０．３の範囲でＮｂを含むことができる。すなわち、本実施形態では、第２複合酸化物層２６は、ＴｉサイトにＮｂをドーピングしたＰｂ（Ｚｒ、Ｔｉ、Ｎｂ）Ｏ３（ＰＺＴＮ）であることできる。
Ｎｂは、Ｔｉとサイズ（イオン半径が近く、原子半径は同一である）がほぼ同じで、重さが２倍あり、格子振動による原子間の衝突によっても格子から原子が抜けにくい。また原子価は、＋５価で安定であり、たとえＰｂが抜けても、Ｎｂ５＋によりＰｂ抜けの価数を補うことができる。また結晶化時に、Ｐｂ抜けが発生したとしても、サイズの大きなＯが抜けるより、サイズの小さなＮｂが入る方が容易である。
また、Ｎｂは＋４価も存在するため、Ｔｉ４＋の代わりは十分に行うことが可能である。更に、実際にはＮｂは共有結合性が非常に強く、Ｐｂも抜け難くなっていると考えられる（Ｈ．Ｍｉｙａｚａｗａ，Ｅ．Ｎａｔｏｒｉ，Ｓ．Ｍｉｙａｓｈｉｔａ；Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３９（２０００）５６７９）。
第２複合酸化物層２６をＰＺＴＮで構成し、Ｎｂを特定の割合で含むことにより、Ｐｂの欠損による悪影響を解消し、優れた組成制御性を有する。その結果、ＰＺＴＮは、通常のＰＺＴに比べて極めて良好なヒステリシス特性、リーク特性、耐還元性および絶縁性などを有する。
これまでも、ＰＺＴへのＮｂドーピングは、主にＺｒリッチの稜面体晶領域で行われてきたが、その量は、０．２〜０．０２５モル％（Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ，８４（２００１）９０２；Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔ，８３（１９９９）１３４７）程度と、極僅かなものである。このようにＮｂを多量にドーピングすることができなかった要因は、Ｎｂを例えば１０モル％添加すると、結晶化温度が８００℃以上に上昇してしまうことによるものであったと考えられる。
そこで、第２複合酸化物層２６の前駆体組成物に、更にＰｂＳｉＯ３シリケートを例えば、０．５〜１０モル％の割合で添加することが好ましい。これによりＰＺＴＮの結晶化エネルギーを軽減させることができる。すなわち、複合酸化物層の材料としてＰＺＴＮを用いる場合、Ｎｂ添加とともに、ＰｂＳｉＯ３シリケートを添加することでＰＺＴＮの結晶化温度の低減を図ることができる。また、シリケートの代わりに、シリケートとゲルマネートを混合して用いることもできる。本願発明者らは、Ｓｉが、焼結剤として働いた後、Ａサイトイオンとして、結晶の一部を構成していることを確認した（図２参照）。すなわち、図２に示すように、チタン酸鉛中にシリコンを添加すると、Ａサイトイオンのラマン振動モードＥ（１ＴＯ）に変化が見られた。また、ラマン振動モードに変化が見られたのは、Ｓｉ添加量が８モル％以下の場合であった。従って、Ｓｉの微少添加では、ＳｉはペロブスカイトのＡサイトに存在していることが確認された。
本発明においては、Ｎｂの代わりに、あるいはＮｂと共に、Ｔａを用いることもできる。Ｔａを用いた場合にも、上述したＮｂと同様の傾向がある。
以上のように、本実施形態では、一般式ＡＢ１−ｘＣｘＯ３で表される複合酸化物積層体は、好ましくは０．５モル％以上のＳｉおよびＧｅの少なくとも一方、より好ましくは０．５ないし１０モル％のＳｉ、あるいはＳｉおよびＧｅを含むことができる。
本実施形態では、第２複合酸化物層２６上に、第２電極層２３と同様の材質（ＬａＮｉＯ３）からなる第３電極層２８と、第１電極層２２と同様の材質（白金）からなる第４電極層３０とが順次形成されている。第３電極層２８および第４電極層３０によって、キャパシタの上部電極が構成される。
第３電極層２８は、必ずしも設ける必要はないが、第３電極層２８を設けることにより大気中の水分より隔離することで素子の信頼性を向上させる利点がある。
本実施形態では、さらに、必要に応じて、表面に保護層３０を有することができる。保護層３０は、例えば酸化シリコン、窒化シリコン、アルミナなどの絶縁性の膜から構成される。保護層３０は、第１複合酸化物層２４および第２複合酸化物層２６が還元性のガス（例えば水素）によって劣化することを防止する機能を有する。
本実施形態にかかる複合酸化物積層体１００によれば、第１複合酸化物層２４（ＰＺＴ層）上に特定の第２複合酸化物層（ＰＺＴＮ層）２６を形成することにより、後述するように、第１複合酸化物層２４は非常に高い絶縁性を有し、優れた強誘電特性および圧電特性を有することができる。
すなわち、ＰＺＴ層は、熱処理することにより、ＰＺＴ層内から鉛および酸素が抜けて欠損を生じやすい。特に酸素欠損ができると、酸素原子は他の元素よりも動きやすいために酸素原子の拡散が起こる。さらに、酸素欠損により電荷のバランスが崩れてＰＺＴのＰｂ，Ｚｒ，Ｔｉが不安定になることにより、これらの元素の拡散係数も大きくなる。これに対し、ＰＺＴＮ層においては、結晶中の欠陥が極めて少なく、特に酸素欠損を防ぐことができるため、ＰＺＴ層の酸素元素の拡散を抑えることができる。そのために熱処理によるＰＺＴの結晶欠陥の発生を抑えることができ、その絶縁性を高く維持することができる。
２．複合酸化物積層体の製造方法
本発明の実施形態にかかる複合酸化物積層体の製造方法は、少なくとも以下の工程を有する。
（１）基板の上方に、一般式ＡＢＯ３で表される第１複合酸化物層を形成する工程。
（２）第１複合酸化物層の上方に、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層を形成する工程。
ここで、Ａ元素は、少なくともＰｂからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなることができる。
以下、本実施形態にかかる製造方法について図１を参照して具体的に述べる。
（１）第１複合酸化物層２４の形成
まず、基板２０の上に、一般式ＡＢＯ３で表される第１複合酸化物層２２を形成する。図１に示す例では、Ａ元素がＰｂからなり、Ｂ元素がＺｒおよびＴｉからなるＰｂ（Ｚｒ，Ｔｉ）Ｏ３であることができる。
第１複合酸化物層２４は、基板２０に対してエピタキシャル成長させることによって形成することができる。この場合、第１複合酸化物層２２は、基板２０と同じ面方位をもって成長する。このような基板２０としては、既に述べたように、単結晶基板でもよいし、図１に示すように、基材上に結晶制御性を有するいわゆるバッファ層を形成したものでもよい。すなわち、図１に示す基板２０は、基材２１上に、第１電極層２２と第２電極層２３とが順次形成されている。第１電極層２２は、例えば白金などの白金族金属から構成されている。第２電極層２３は、ＬａＮｉＯ３などのペロブスカイト型構造の導電性酸化物層から構成されている。この第２電極層２３は、第１複合酸化物層２４の結晶配向性を制御するためのバッファ層として機能することができる。例えば、第１複合酸化物層２４を（１００）の結晶配向にする場合には、第２電極層２３として、ＬａＮｉＯ３、ＳｒＲｕＯ３などを用いることができる。第１複合酸化物層２４を（１１１）の結晶配向にする場合には、第２電極層２３として、Ｐｔ、Ｉｒ、Ｒｕなどの白金族を用いることができる。この場合、第１電極層２２を設けなくともよい。
第１複合酸化物層２４の形成方法は特に限定されず、公知の成膜法を用いることができる。かかる成膜法としては、ゾル・ゲル法，ＭＯＤ法などの液相法、ＣＶＤ法、スパッタ法、レーザーアブレーション法などの気相法を用いることができるが、好ましくはゾル・ゲル法などの液相法を用いて形成することができる。
ゾル・ゲル法を用いる場合、基板２０上に、第１複合酸化物層形成用のゾル・ゲル原料を塗布し、その後、塗膜に乾燥および脱脂のための熱処理を行い、さらに、結晶化のための熱処理を行う。この塗布および熱処理は、第１複合酸化物層２４の膜厚に応じて複数回繰り返し行うことができる。結晶化のための熱処理温度は、第１複合酸化物の種類や結晶配向によって異なるが、例えばＰＺＴの場合、６５０℃ないし７００℃で行うことができる。
（２）第２複合酸化物層２６の形成
第２複合酸化物層２６は、例えば、一般式ＡＢ１−ｘＣｘＯ３で表される絶縁性複合酸化物を形成するための前駆体を含む前駆体組成物を塗布した後、熱処理を行うことにより形成することができる。
以下に、前駆体組成物およびその製造方法について詳述する。
（２）−１；前駆体組成物
本製造方法で用いられる前駆体組成物は、第２複合酸化物層２６の形成に用いられる。ここで、第２複合酸化物層は、一般式ＡＢ１−ｘＣｘＯ３で示され、Ａ元素は少なくともＰｂからなり、Ｂ元素はＺｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなることができる。さらに、第２複合酸化物層２６は、一般式ＡＢ１−ｘＣｘＯ３で示され、Ａ元素がＰｂからなり、Ｂ元素がＺｒおよびＴｉからなり、Ｃ元素がＮｂからなることができる。そして、本実施形態では、前駆体は、少なくともＢ元素およびＣ元素を含み、かつ一部にエステル結合を有する。
前駆体組成物において、前記前駆体は、有機溶媒に溶解もしくは分散されていることができる。有機溶媒としては、アルコールを用いることができる。アルコールとしては、特に限定されないが、ブタノール、メタノール、エタノール、プロパノールなどの１価のアルコール、または多価アルコールを例示できる。
アルコールとしては、例えば以下のものをあげることができる。
１価のアルコール類；
プロパノール（プロピルアルコール）として、１−プロパノール（沸点９７．４℃）、２−プロパノール（沸点８２．７℃）、
ブタノール（ブチルアルコール）として、１−ブタノール（沸点１１７℃）、２−ブタノール（沸点１００℃）、２−メチル−１−プロパノール（沸点１０８℃）、２−メチル−２−プロパノール（融点２５．４℃，沸点８３℃）、
ペンタノール（アミルアルコール）として、１−ペンタノール（沸点１３７℃）、３−メチル−１−ブタノール（沸点１３１℃）、２−メチル−１−ブタノール（沸点１２８℃）、２，２ジメチル−１−プロパノール（沸点１１３℃）、２−ペンタノール（沸点１１９℃）、３−メチル−２−ブタノール（沸点１１２．５℃）、３−ペンタノール（沸点１１７℃）、２−メチル−２−ブタノール（沸点１０２℃）、
多価アルコール類；
エチレングリコール（融点−１１．５℃，沸点１９７．５℃）、グリセリン（融点１７℃，沸点２９０℃）、
前駆体組成物は、後に詳述するように、前駆体がポリカルボン酸と金属アルコキシドとのエステル化によるエステル結合を有していて可逆的反応が可能なため、高分子化された前駆体を分解して金属アルコキシドとすることができる。そのため、この金属アルコキシドを前駆体原料として再利用することができる。
加えて、本発明で用いられる前駆体組成物には、以下のような利点がある。市販されているＰＺＴゾルゲル溶液では、一般に鉛原料として酢酸鉛が用いられるが、酢酸鉛は他のＴｉやＺｒのアルコキシドと結合し難く、鉛が前駆体のネットワーク中に取り込まれ難い。本発明では、例えば２価のポリカルボン酸であるコハク酸の２つのカルボキシル基のうち、初めに酸として働くどちらか一方の第１カルボルシル基の酸性度はｐＨ＝４．０と酢酸のｐＨ＝４．５６よりも小さく、酢酸よりも強い酸であるため、酢酸鉛は、コハク酸と結合する。つまり弱酸の塩＋強酸→強酸の塩＋弱酸となる。更に、コハク酸の残った第２カルボルシル基が、別のＭＯＤ分子或いはアルコキシドと結合するため、これまで困難であったＰｂの前駆体でのネットワーク化が容易である。
（２）−２；前駆体組成物の製造方法
本実施形態で用いられる前駆体組成物の製造方法は、少なくとも前記Ｂ元素および前記Ｃ元素を含むゾルゲル原料であって、金属アルコキシドの加水分解・縮合物を含むゾルゲル原料と、ポリカルボン酸またはポリカルボン酸エステルと、有機溶媒とを混合し、前記ポリカルボン酸または前記ポリカルボン酸エステルに由来するポリカルボン酸と金属アルコキシドとのエステル化によるエステル結合を有する前駆体を形成することを含む。
図５および図６に、前駆体の生成反応を模式的に示す。
前駆体の生成反応は、大別すると、図５に示すような第１段目のアルコキシ基の置換反応と、図６に示すような第２段目のエステル化による高分子ネットワークの形成反応とを含む。図５および図６では、便宜的に、ポリカルボン酸エステルとしてコハク酸ジメチルを用い、有機溶媒としてｎ−ブタノールを用いた例を示す。コハク酸ジメチルは非極性であるがアルコール中で解離してジカルボン酸となる。
第１段目の反応においては、図５に示すように、コハク酸ジメチルとゾルゲル原料の金属アルコキシドとのエステル化によって両者はエステル結合される。すなわち、コハク酸ジメチルはｎ−ブタノール中で解離し、一方のカルボニル基（第１カルボニル基）にプロトンが付加した状態となる。この第１カルボニル基と、金属アルコキシドのアルコキシ基との置換反応が起き、第１カルボキシル基がエステル化された反応生成物とアルコールが生成する。ここで、「エステル結合」とは、カルボニル基と酸素原子との結合（−ＣＯＯ−）を意味する。第１段目および第２段目の反応は、他のアルコール中でも同様に起きる。
第２段目の反応においては、図６に示すように、第１段目の反応で残った他方のカルボキシル基（第２カルボキシル基）と金属アルコキシドのアルコキシ基との置換反応が起き、第２カルボキシル基がエステル化された反応生成物とアルコールが生成する。
このように、２段階の反応によって、ゾルゲル原料に含まれる、金属アルコキシドの加水分解・縮合物同士がエステル結合した高分子ネットワークが得られる。したがって、この高分子ネットワークは、該ネットワーク内に適度に秩序よくエステル結合を有する。なお、コハク酸ジメチルは２段階解離し、第１カルボキシル基は第２カルボキシル基より酸解離定数が大きいため、第１段目の反応は第２段目の反応より反応速度が大きい。したがって、第２段目の反応は第１段目の反応よりゆっくり進むことになる。
本実施形態において、上述したエステル化反応を促進するためには、以下の方法を採用できる。
（ａ）反応物の濃度あるいは反応性を大きくする。具体的には、反応系の温度を上げることにより、ポリカルボン酸またはポリカルボン酸エステルの解離度を大きくすることによって反応性を高める。反応系の温度は、有機溶媒の沸点などに依存するが、室温より高く有機溶媒の沸点より低い温度であることが望ましい。反応系の温度としては、例えば１００℃以下、好ましくは５０〜１００℃であることができる。
（ｂ）反応副生成物を除去する。具体的には、エステル化と共に生成する水、アルコールを除去することでエステル化がさらに進行する。
（ｃ）物理的に反応物の分子運動を加速する。具体的には、例えば紫外線などのエネルギー線を照射して反応物の反応性を高める。
前駆体組成物の製造方法に用いられる有機溶媒は、前述したように、アルコールであることができる。溶媒としてアルコールを用いると、ゾルゲル原料とポリカルボン酸またはポリカルボン酸エステルの両者を良好に溶解することができる。
前駆体組成物の製造方法において、前記ポリカルボン酸またはポリカルボン酸エステルは、２価以上であることができる。本発明に用いるポリカルボン酸としては、以下のものを例示できる。３価のカルボン酸としては、Ｔｒａｎｓ−アコニット酸、トリメシン酸、４価のカルボン酸としては、ピロメリット酸、１，２，３，４−シクロペンタンテトラカルボン酸等が挙げられる。また、アルコール中で解離してポリカルボン酸として働くポリカルボン酸エステルとしては、２価のコハク酸ジメチル、コハク酸ジエチル、シュウ酸ジブチル、マロン酸ジメチル、アジピン酸ジメチル、マレイン酸ジメチル、フマル酸ジエチル、３価のクエン酸トリブチル、１，１，２−エタントリカルボン酸トリエチル、４価の１，１，２，２−エタンテトラカルボン酸テトラエチル、１，２，４−ベンゼントリカルボン酸トリメチル等が挙げられる。これらのポリカルボン酸エステルは、アルコール存在下で解離してポリカルボン酸としての働きを示す。以上のポリカルボン酸またはそのエステルの例を図４Ａ〜図４Ｄに示す。また、本発明は、ポリカルボン酸を用いて、ネットワークをエステル化で繋げていくことに特徴があり、例えば酢酸や酢酸メチルといった、シングルカルボン酸およびそのエステルでは、エステルネットワークが成長しないため、本発明には含まれない。
前駆体組成物の製造方法において、２価のカルボン酸エステルとしては、好ましくは、コハク酸エステル、マレイン酸エステルおよびマロン酸エステルから選択される少なくとも１種であることができる。これらのエステルの具体例としては、コハク酸ジメチル、マレイン酸ジメチル、マロン酸ジメチルをあげることができる。
前記ポリカルボン酸エステルの分子量は、１５０以下であることができる。ポリカルボン酸エステルの分子量が大きすぎると、熱処理時においてエスエルが揮発する際に膜にダメージを与えやすく、緻密な膜を得られないことがある。
前記ポリカルボン酸エステルは、室温において液体であることができる。ポリカルボン酸エステルが室温で固体であると、液がゲル化することがある。
ポリカルボン酸またはポリカルボン酸エステルの使用量は、ゾルゲル原料および複合酸化物積層体の組成比に依存するが、ポリカルボン酸が結合する、例えばＰＺＴゾルゲル原料、ＰｂＮｂゾルゲル原料、ＰｂＳｉゾルゲル原料の合計モルイオン濃度とポリカルボン酸のモルイオン濃度は、好ましくは１≧（ポリカルボン酸のモルイオン濃度）／（原料溶液の総モルイオン濃度）、より好ましくは１とすることができる。ポリカルボン酸の添加量は、例えば０．３５ｍｏｌとすることができる。
ポリカルボン酸またはポリカルボン酸エステルの添加量は、結合させたい原料溶液の総モル数と等しいかそれ以上であることが望ましい。両者のモルイオン濃度の比が１：１で、原料すべてが結合するが、エステルは、酸性溶液中で安定に存在するので、エステルを安定に存在させるために、原料溶液の総モル数よりも、ポリカルボン酸を多く入れることが好ましい。また、ここで、ポリカルボン酸またはポリカルボン酸エステルのモル数とは、価数のことである。つまり、２価のポリカルボン酸またはポリカルボン酸エステルであれば、１分子のポリカルボン酸またはポリカルボン酸エステルが、２分子の原料分子を結合することができるので、２価のポリカルボン酸またはポリカルボン酸エステルであれば、原料溶液１モルに対して、ポリカルボン酸またはポリカルボン酸エステル０．５モルで１：１ということになる。加えて、ポリカルボン酸またはポリカルボン酸エステルも、初めから酸ではなく、ポリカルボン酸のエステルをアルコール中で解離させて、ポリカルボン酸となる。この場合、添加するアルコールのモル数は、１≧（アルコールのモル数／ポリカルボン酸エステルのモル数）であることが望ましい。全てのポリカルボン酸エステルが十分に解離するには、アルコールのモル数が多いほうが、安定して解離するからである。ここで、アルコールのモル数というのも、アルコールの価数で割った、いわゆる、モルイオン濃度を意味する。
前駆体組成物の製造方法において、さらに、金属カルボン酸塩からなる原料を含むことができる。かかる金属カルボン酸塩としては、代表的に、前述した鉛のカルボン酸塩である酢酸鉛、オクチル酸鉛等を挙げることができる。
また、前駆体組成物の製造方法においては、前記ゾルゲル原料とともに有機金属化合物（ＭＯＤ原料）を用いることができる。かかる有機金属化合物としては、例えばオクチル酸ニオブを用いることができる。オクチル酸ニオブは、図３に示したように、Ｎｂが２原子共有結合して、その他の部分にオクチル基が存在する構造である。この場合、Ｎｂ−Ｎｂは２原子が結合しているが、それ以上のネットワークは存在しないため、これをＭＯＤ原料として扱っている。
カルボン酸とＭＯＤ原料のネットワーク形成は、主にアルコール交換反応で進行する。例えば、オクチル酸ニオブの場合、カルボン酸とオクチル基の間で反応し（アルコール交換反応）、Ｒ−ＣＯＯ−Ｎｂという、エステル化が進行する。このように、本実施形態では、ＭＯＤ原料をエステル化することにより、ＭＯＤ原料とアルコキシドとの縮合によってＭＯＤ原料の分子を前駆体のネットワークに結合することができる。
さらに、本実施形態の前駆体組成物の製造方法においては、金属アルコキシドの加水分解・縮合物を含むゾルゲル原料として、Ｓｉ、あるいはＳｉおよびＧｅを含むゾルゲル原料を用いることができる。このようなゾルゲル溶液としては、ＰｂＳｉＯ３用ゾルゲル溶液を単独で、もしくはＰｂＳｉＯ３用ゾルゲル溶液とＰｂＧｅＯ３用ゾルゲル溶液の両者を用いることができる。このようなＳｉやＧｅを含むゾルゲル原料を用いることにより、結晶化温度を低くすることができる。
本実施形態の前駆体組成物の製造方法においては、ＰＺＴＮを得るためには、ゾルゲル溶液として、少なくともＰｂＺｒＯ３用ゾルゲル溶液、ＰｂＴｉＯ３用ゾルゲル溶液、およびＰｂＮｂＯ３用ゾルゲル溶液を混合したものを用いることができる。この場合にも、上述したＳｉ、あるいはＳｉおよびＧｅを含むゾルゲル原料をさらに混合することができる。
また、Ｎｂの代わりにＴａを導入する場合には、ゾルゲル原料として、ＰｂＴａＯ３用ゾルゲル溶液を用いることができる。
本実施形態で得られた前駆体組成物の前駆体は、複数の分子ネットワークの間に適度にエステル結合を有しているので、可逆的反応が可能である。そのため、前駆体において、図５に示す左方向の反応を進行させることで、高分子化された前駆体（高分子ネットワーク）を分解して金属アルコキシドの縮合物とすることができる。
本実施形態で用いられる前駆体組成物の製造方法および前駆体組成物によれば、以下のような特徴を有する。
前駆体組成物の製造方法によれば、有機溶媒中で、ポリカルボン酸によって、ゾルゲル原料の金属アルコキシドの加水分解・縮合物（複数の分子ネットワーク）同士がエステル結合によって縮重合した高分子ネットワークが得られる。したがって、この高分子ネットワークには、上記加水分解・縮合物に由来する複数の分子ネットワークの間に適度にエステル結合を有する。そして、エステル化反応は、温度制御などで容易に行うことができる。
また、前駆体組成物は、複数の分子ネットワークの間に適度にエステル結合を有しているので、可逆的反応が可能である。そのため、複合酸化物積層体膜の成膜後に残った組成物において、高分子化された前駆体（高分子ネットワーク）を分解して金属アルコキシド（もしくはその縮合物からなる分子ネットワーク）とすることができる。このような金属アルコキシド（もしくはその縮合物からなる分子ネットワーク）は、前駆体原料として再利用することができるので、鉛などの有害とされる物質を再利用でき、環境の面からもメリットが大きい。
（３）上部電極の形成
本実施形態にかかる複合酸化物積層体をキャパシタとして用いる場合には、第２複合酸化物層２６上に、上部電極を形成する。図１に示す例では、第２複合酸化物層２６上に第３電極層２８を形成し、当該第３電極層２８上に第４電極層３０を形成する。第３電極層２８は、第２複合酸化物層２８と同じペロブスカイト型構造を有する導電性複合酸化物層からなることができる。第３電極層２８としては、例えば第２電極層２３と同様にＬａＮｉＯ３を用いることができる。第４電極層３０としては、例えば第１電極層２２と同様にＰｔなどの白金族金属を用いることができる。第３電極層２８は、レーザーアブレーション法、スパッタ法、ＣＶＤ法などによって形成することができる。第４電極層３０は、スパッタ法などによって形成することができる。
また、第１、第２複合酸化物層２４，２６を表面弾性波素子として用いる場合には、後述するように、第２複合酸化物層２６上に、所定パターンを有するインターディジタル型電極（ＩＤＴ電極）を形成することができる。
（４）キャパシタの形成
本実施形態にかかる複合酸化物積層体をキャパシタとして用いる場合には、第１、第２複合酸化物層２４，２６および第３、第４電極層２８，３０を公知のリソグラフィーおよびエッチングによってパターニングする。
さらに必要に応じて、基板２０，複合酸化物層２４，２６および電極層２８，３０の露出面に、酸化物（酸化シリコン）、窒化物（窒化シリコン）、アルミナなどからなる保護層３０を公知の方法（ＣＶＤ法等）で形成することができる。
本実施形態の製造方法によれば、第１複合酸化物層２４上に第２複合酸化物層２６を形成することにより、以下の作用効果を有する。すなわち、第１複合酸化物層（たとえばＰＺＴ層）２４上に第２複合酸化物層（たとえばＰＺＴＮ層）２６を形成することにより、ＰＺＴ層の結晶欠陥の発生を抑制することができ、かつ、ＰＺＴ層の原子が拡散することを防止することができる。その結果、本実施形態の複合酸化物積層体は、ＰＺＴ層の絶縁性が劣化することがなく、優れた強誘電特性、圧電特性を発揮することができる。
以下、ＰＺＴＮ層２４とＰＺＴＮ層２６の組み合わせの例について、上記作用効果を具体的に述べる。
複合酸化物層は、結晶欠陥が層の最上部に集中して存在しやすい。特にＰＺＴの場合、結晶化温度が５００℃程度と低く、デバイス応用に適しているものの、鉛（Ｐｂ）の高い蒸気圧によって、層の最上部に鉛欠損が生じやすい。鉛欠損による欠陥を生じると、電荷中性の原理により、同時に酸素欠損を生じる（ショットキー欠陥）。この結果、ＰＺＴは、高いリーク電流を示すことが知られている。このため、ピエゾ駆動させる際に、ＰＺＴ層は印加電界が大きなリーク電流として逃げやすいために、実圧電定数を大きくすることができない。また、リーク電流を無視して高い電界を印加し続けると、リーク電流によりＰＺＴ層が発熱し、最終的には破壊してしまう課題を抱えている。このように、ＰＺＴ層を形成する場合、低い結晶化温度により良好なＰＺＴ結晶膜を得ることは比較的容易であるが、ＰＺＴ層の最上部において生じる鉛欠損と酸素欠損を含む異相によって大きなリーク電流が発生しやすい。そのために、ＰＺＴ層は、大きな圧電定数を得ることが困難であった。そこで、理論上はＰＺＴ複合酸化物を１μｍ程度に薄膜化することが大きな圧電定数を引き出すためには有利にも関わらず、実際には、ＰＺＴは、その大きなリーク電流を考慮して、１０μｍ以上の厚膜（バルク）として用いていた。
一方、ＰＺＴＮは、鉛の高い蒸気圧により欠陥を形成しても、ニオブの高い共有結合性と多価元素であることを利用して酸素欠損を防止できる複合酸化物である。この結果、ＰＺＴＮはＰＺＴの約１／１０，０００のリーク電流を示すことが、すでに本願発明者によって確認されている。しかしながら、ＰＺＴと比較して結晶化温度が若干高くなる傾向がある。
本発明は、ＰＺＴとＰＺＴＮの両者のメリットを足し合わせ、かつデメリットを互いに補完したものである。たとえば、初めに膜厚（例えば１μｍ）のＰＺＴ結晶層を形成する。この時、ＰＺＴは結晶化温度が低いために、良好な結晶膜を得ることは比較的容易である。次に、最上層にＰＺＴＮの薄い層（例えば１００ｎｍ）を形成する。ＰＺＴＮ層が結晶化する際に、ＰＺＴの結晶配向性を有効に活用し、いわゆるエピタキシャル成長により、ＰＺＴＮ層を低い温度で結晶化することができる。加えて、ＰＺＴＮ層が結晶化する際に、ＰＺＴ層の最上部の異相を吸収してしまう。そして、既述のとおり、ＰＺＴＮ層は異相を発生し難いセラミックスであるため、積層体の最上層に異相が発生しにくい。このような理由により、本発明の複合酸化物積層体は、高い絶縁性を有し、後述する実施例からも明らかなように、優れた強誘電特性と圧電特性を有する。
３．実施例１
以下、本発明の実施例について述べるが、本発明はこれらに限定されない。
３．１．実施例１
実施例１にかかる複合酸化物積層体は、以下のようにして得た。実施例１では、第１複合酸化物層としてＰＺＴ層を用い、第２複合酸化物層としてＰＺＴＮ層を用いた。なお、部材の参照番号は図１に示すものと同じである。
（１）第１複合酸化物層の形成
まず、シリコン基板（基材）２１上に、９０ｎｍのＰｔ層（第１電極層）２２、および６０ｎｍのＬａＮｉＯ３層（第２電極層）２３が順次形成された基板２０を準備した。Ｐｔ層およびＬａＮｉＯ３層は、それぞれスパッタ法で形成されたものである。
ついで、基板２０上に、ＰＺＴからなる第１複合酸化物層（以下、「ＰＺＴ層」ともいう）２４を公知のゾルゲル法で形成した。この工程で用いた前駆体組成物は、以下の方法で得た。
本実施例では、ＰＺＴ層のための前駆体組成物は、Ｐｂ、ＺｒおよびＴｉの少なくともいずれかを含む第１および第２の原料溶液を用いた。第１の原料溶液としては、ＰｂおよびＺｒによるＰｂＺｒＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液を用いた。第２の原料溶液としは、ＰｂおよびＴｉによるＰｂＴｉＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液を用いた。
上記第１および第２の原料溶液を用いて、ＰｂＺｒ０．５２Ｔｉ０．４８Ｏ３（ＰＺＴ）からなる複合酸化物層を形成する場合、（第１の原料溶液）：（第２の原料溶液）＝５２：４８の比で混合した。
このようにして得られたゾルゲル原料を基板２０上にスピン塗布によって塗布し、塗膜を１５０〜１８０℃で乾燥させた後、３５０〜３５０℃で脱脂熱処理を行った。その後、ＲＴＡ法によって６５０℃で塗膜を焼成し、１００ｎｍのＰＺＴ層を得た。
以上の塗膜の形成、乾燥、脱脂熱処理、焼成の工程を１０回、繰り返して行い、膜厚約１μｍのＰＺＴ層２４を形成した。
（２）第２複合酸化物層の形成
次いで、前駆体組成物を調整し、これを用いてＰＺＴＮからなる第２複合酸化物層（以下、「ＰＺＴＮ層」ともいう）２６を形成した。この工程で用いた前駆体組成物は、以下の方法で得た。
ＰＺＴＮ膜のための前駆体組成物は、Ｐｂ、Ｚｒ、Ｔｉ、およびＮｂの少なくともいずれかを含む第１ないし第３の原料溶液と、ポリカルボン酸エステルとしてのコハク酸ジメチルと、有機溶媒としてのｎ−ブタノールとを混合して得た。混合液は、ゾルゲル原料とコハク酸ジメチルとを１：１の割合でｎ−ブタノールに溶解したものである。
第１の原料溶液としては、ＰｂおよびＺｒによるＰｂＺｒＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液を用いた。
第２の原料溶液としは、ＰｂおよびＴｉによるＰｂＴｉＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液を用いた。
第３の原料溶液としては、ＰｂおよびＮｂによるＰｂＮｂＯ３ペロブスカイト結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液を用いた。
上記第１、第２および第３の原料溶液を用いて、ＰｂＺｒ０．３３Ｔｉ０．４７Nｂ０．２Ｏ３（ＰＺＴＮ）からなる複合酸化物層を形成する場合、（第１の原料溶液）：（第２の原料溶液）：（第３の原料溶液）＝３３：４７：２０の比で混合する。さらに、複合酸化物層の結晶化温度を低下させる目的で、第４の原料溶液として、ＰｂＳｉＯ３結晶を形成するための縮重合体をｎ−ブタノールの溶媒に無水状態で溶解した溶液を、２モル％の割合で上記混合溶液中に添加し、前駆体組成物を得た。
このようにして得られた前駆体組成物を第１複合酸化物層２４上にスピン塗布によって塗布し、塗膜を１５０〜１８０℃で乾燥させた後、３５０〜３５０℃で脱脂熱処理を行った。その後、ＲＴＡ法によって７００℃で塗膜を焼成し、約１００ｎｍのＰＺＴＮ層を得た。
（３）上部電極、保護層の形成
ついで、第２複合酸化物層（ＰＺＴＮ層）２４上に、スパッタ法にて、６０ｎｍのＬａＮｉＯ３層（第３電極層）２８と、５０ｎｍのＰｔ層（第４電極層）３０を順次形成した。さらに、公知のリソグラフィーおよびドライエッチングによって、第４電極層３０，第３電極層２８、第２複合酸化物層２６および第１複合酸化物層２４をパターニングし、キャパシタを形成した。ついで、トリメチルシランを用いたＣＶＤ法によって保護層（酸化シリコン層）３２を形成した。
このようにして得られた実施例１のキャパシタについて、ヒステリシスを求めた。その結果を図７（Ａ）に示す。また、実施例１のキャパシタについて求めた、電圧と分極量（２Ｐｒ）との関係を図８に符号ａで示す。
図７（Ａ）から、実施例１のキャパシタは、強誘電特性に優れ、良好なヒステリシスを有することが確認された。図８から、実施例１のキャパシタによれば、広い電圧範囲で安定した大きな分極量を得ることができることがわかった。
３．２．比較例１
第２複合酸化物層２６を形成しない他は、実施例１と同様にして比較用キャパシタを得た。この比較用キャパシタについて、ヒステリシスを求めたところ、図７（Ｂ）の結果が得られた。図７（Ｂ）から、比較用キャパシタでは、ある電圧でヒステリシス特性が得られないことが確認された。
また、比較例１の比較用キャパシタについて求めた、電圧と分極量（２Ｐｒ）との関係を図８に符号ｂで示す。図８から、比較例１のキャパシタによれば、実施例１のキャパシタに比べて分極量が小さく、しかも、約５０Ｖより大きい電圧でキャパシタが破壊され、強誘電特性を得ることができないことがわかった。
以上のように、本実施例によれば、ＰＺＴ層の上にＰＺＴＮ層を有することにより、当該ＰＺＴＮ層を有さない比較例１に比べて、極めて高い絶縁性を有し、優れた強誘電特性を有することが確認された。また、実施例１の残留分極値は、比較例１に比べて約２倍であった。残留分極値は、圧電定数を反映していることから、本実施例では、比較例に比べて２倍近い大きな圧電定数が得られることを示している。
４．デバイス
本発明のデバイスは、本発明の複合酸化物積層体を有する部品、およびこの部品を有する電子機器を含む。以下に、本発明のデバイスの例を記載する。
４．１．半導体素子
次に、本発明の複合酸化物積層体を含む半導体素子について説明する。本実施形態では、半導体素子の一例である強誘電体キャパシタを含む強誘電体メモリ装置を例に挙げて説明する。
図９（Ａ）および図９（Ｂ）は、本発明の複合酸化物積層体を有する強誘電体メモリ装置１０００を模式的に示す図である。なお、図９（Ａ）は、強誘電体メモリ装置１０００の平面的形状を示すものであり、図９（Ｂ）は、図９（Ａ）におけるＩ−Ｉ断面を示すものである。
強誘電体メモリ装置１０００は、図９（Ａ）に示すように、メモリセルアレイ２００と、周辺回路部３００とを有する。そして、メモリセルアレイ２００は、行選択のための下部電極２１０（ワード線）と、列選択のための上部電極２２０（ビット線）とが交叉するように配列されている。また、下部電極２１０および上部電極２２０は、複数のライン状の信号電極から成るストライプ形状を有する。なお、信号電極は、下部電極２１０がビット線、上部電極２２０がワード線となるように形成することができる。また、周辺回路部３００は、前記メモリセルアレイ２００に対して選択的に情報の書き込み若しくは読出しを行うための各種回路を含み、例えば、下部電極２１０を選択的に制御するための第１の駆動回路３１０と、上部電極２２０を選択的に制御するための第２の駆動回路３２０と、その他にセンスアンプなどの信号検出回路（図示省略）とを含んで構成される。
図９（Ｂ）に示すように、下部電極２１０と上部電極２２０との間には、強誘電体膜２１５が配置されている。メモリセルアレイ２００では、この下部電極２１０と上部電極２２０との交叉する領域において、強誘電体キャパシタ２３０として機能するメモリセルが構成されている。強誘電体キャパシタ２３０は、本発明の複合酸化物積層体１００によって構成される。すなわち、強誘電体膜２１５は、本発明の第１、第２複合酸化物層２４，２６を用いて形成されたものである。なお、強誘電体膜２１５は、少なくとも下部電極２１０（例えば、図１に示す本実施形態の第１、第２電極層２２，２３）と上部電極２２０（例えば図１に示す本実施形態の第３，第４電極層２８，３０）との交叉する領域の間に配置されていればよい。
また、周辺回路部３００は、図９（Ｂ）に示すように、半導体基板４００上に形成されたＭＯＳトランジスタ３３０を含む。ＭＯＳトランジスタ３３０は、ゲート絶縁膜３３２、ゲート電極３３４、およびソース／ドレイン領域３３６を有する。各ＭＯＳトランジスタ３３０間は、素子分離領域４１０によって分離されている。このＭＯＳトランジスタ３３０が形成された半導体基板４００上には、第１の層間絶縁膜４２０が形成されている。そして、周辺回路部３００とメモリセルアレイ２００とは、配線層５１によって電気的に接続されている。さらに、強誘電体メモリ装置１０００は、第２の層間絶縁膜４３０および絶縁性の保護層４４０が形成されている。
図１０には、半導体装置の他の例として１Ｔ１Ｃ型強誘電体メモリ装置５００の構造図を示す。図１１は、強誘電体メモリ装置５００の等価回路図である。
強誘電体メモリ装置５００は、図１０に示すように、下部電極５０１、プレート線に接続される上部電極５０２、および上述の実施形態の強誘電体膜５０３（本発明の第１，第２複合酸化物層２４，２６）からなるキャパシタ５０４(１Ｃ)と、ソース／ドレイン電極の一方がデータ線５０５に接続され、ワード線に接続されるゲート電極５０６を有するスイッチ用のトランジスタ素子５０７(１Ｔ)からなるＤＲＡＭに良く似た構造のメモリ素子である。１Ｔ１Ｃ型のメモリは、書き込みおよび読み出しが１００ｎｓ以下と高速で行うことができ、かつ書き込んだデータは不揮発であるため、ＳＲＡＭの置き換え等に有望である。
本実施形態の半導体装置によれば、上記実施形態の原料溶液を用いて形成されているため、低温で強誘電体膜を結晶化することができ、ＭＯＳトランジスタなどの半導体素子との混載を実現することができる。本実施形態の半導体装置は、上述したものに限定されず、２Ｔ２Ｃ型強誘電体メモリ装置などにも適用できる。
４．２．圧電素子
次に、本発明の複合酸化物積層体を圧電素子に適用した例について説明する。
図１２は、本発明の複合酸化物積層体を有する圧電素子１を示す断面図である。この圧電素子１は、基材２と、基材２の上に形成された下部電極３と、下部電極３の上に形成された圧電体膜４と、圧電体膜４の上に形成された上部電極５と、を含んでいる。圧電体膜４は、本発明の第１、第２複合酸化物層２４，２６を用いて形成されたものである。
基材２は、（１１０）配向の単結晶シリコン基板と当該単結晶シリコン基板の表面に熱酸化膜を形成したものとから構成される。基材２は加工されることにより、後述するようにインクジェット式記録ヘッド５０においてインクキャビティー５２１を形成するものとなる（図１３参照）。
４．３．インクジェット式記録ヘッド
次に、上述の圧電素子が圧電アクチュエータとして機能しているインクジェット式記録ヘッドおよびこのインクジェット式記録ヘッドを有するインクジェットプリンタについて説明する。図１３は、本実施形態に係るインクジェット式記録ヘッドの概略構成を示す側断面図であり、図１４は、このインクジェット式記録ヘッドの分解斜視図であり、通常使用される状態とは上下逆に示したものである。なお、図１５には、本実施形態に係るインクジェット式記録ヘッドを有するインクジェットプリンタ７００を示す。
図１３および図１４に示すように、インクジェット式記録ヘッド５０は、ヘッド本体（基体）５７と、ヘッド本体５７上に形成される圧電部５４と、を含む。圧電部５４には図１２に示す圧電素子１が設けられ、圧電素子１は、下部電極３、圧電体膜（強誘電体膜）４および上部電極５が順に積層して構成されている。圧電体膜４は、本発明の複合酸化物積層体を用いて形成された膜である。インクジェット式記録ヘッドにおいて、圧電部５４は、圧電アクチュエータとして機能する。
ヘッド本体（基体）５７は、ノズル板５１と、インク室基板５２と、弾性膜５５と、から構成されている。そして、これらが筐体５６に収納されて、インクジェット式記録ヘッド５０が構成されている。
各圧電素部は、圧電素子駆動回路（図示しない）に電気的に接続され、圧電素子駆動回路の信号に基づいて作動（振動、変形）するよう構成されている。すなわち、各圧電部５４はそれぞれ振動源（ヘッドアクチュエータ）として機能する。弾性膜５５は、圧電部５４の振動（たわみ）によって振動し、キャビティ５２１の内部圧力を瞬間的に高めるよう機能する。
なお、上述では、インクを吐出するインクジェット式記録ヘッドを一例として説明したが、本実施形態は、圧電素子を用いた液体噴射ヘッドおよび液体噴射装置全般を対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ＥＬディスプレー、ＦＥＤ（面発光ディスプレー）等の電極形成に用いられる電極材料噴射ヘッド、バイオチップ製造に用いられる生体有機物噴射ヘッド等を挙げることができる。
４．４．表面弾性波素子
次に、本発明の複合酸化物積層体を適用した表面弾性波素子の一例について、図面を参照しながら説明する。
図１６は、本実施形態に係る表面弾性波素子３００を模式的に示す断面図である。
表面弾性波素子３００は、基板１１と、基板１１上に形成された圧電体膜１２と、圧電体膜１２上に形成されたインターディジタル型電極（以下、「ＩＤＴ電極」という）１８，１９と、を含む。ＩＤＴ電極１８，１９は、所定のパターンを有する。圧電体膜１２は、本発明の第１、第２複合酸化物層２４，２６を用いて構成される。
本実施形態に係る表面弾性波素子３００は、本発明に係る圧電体膜積層体を用いて、例えば以下のようにして形成される。
まず、図１６に示す基板１１上に、図１に示す第１，第２複合酸化物層２４，２６を形成して圧電体膜１２を形成する。さらに、圧電体膜１２上に、導電膜を形成する。次に、公知のリソグラフィー技術およびエッチング技術を用いて導電膜をパターニングすることにより、圧電体膜１２上にＩＤＴ電極１８，１９を形成する。
４．５．周波数フィルタ
次に、本発明の複合酸化物積層体を適用した周波数フィルタの一例について、図面を参照しながら説明する。図１７は、本実施形態の周波数フィルタを模式的に示す図である。
図１７に示すように、周波数フィルタは基体１４０を有する。この基体１４０としては、上述した表面弾性波素子３００と同様の積層体（図１６参照）を用いることができる。
基体１４０の上面には、ＩＤＴ電極１４１、１４２が形成されている。また、ＩＤＴ電極１４１、１４２を挟むように、基体１４０の上面には吸音部１４３、１４４が形成されている。吸音部１４３、１４４は、基体１４０の表面を伝播する表面弾性波を吸収するものである。一方のＩＤＴ電極１４１には高周波信号源１４５が接続されており、他方のＩＤＴ電極１４２には信号線が接続されている。ここで、圧電体膜は、本発明の複合酸化物積層体を用いて形成することができる。
４．６．発振器
次に、本発明の複合酸化物積層体を適用した発振器の一例について、図面を参照しながら説明する。図１８は、本実施形態の発振器を模式的に示す図である。
図１８に示すように、発振器は基体１５０を有する。この基体１５０としては、上述した表面弾性波素子３００と同様の積層体（図１６参照）を用いることができる。
基体１５０の上面には、ＩＤＴ電極１５１が形成されており、さらに、ＩＤＴ電極１５１を挟むように、ＩＤＴ電極１５２、１５３が形成されている。ＩＤＴ電極１５１を構成する一方の櫛歯状電極１５１ａには、高周波信号源１５４が接続されており、他方の櫛歯状電極１５１ｂには、信号線が接続されている。なお、ＩＤＴ電極１５１は、電気信号印加用電極に相当し、ＩＤＴ電極１５２、１５３は、ＩＤＴ電極１５１によって発生される表面弾性波の特定の周波数成分または特定の帯域の周波数成分を共振させる共振用電極に相当する。ここで、圧電体膜は、本発明の複合酸化物積層体を用いて形成することができる。
また、前述した発振器をＶＣＳＯ（Voltage Controlled ＳＡＷ Oscillator：電圧制御ＳＡＷ発振器）に応用することもできる。
以前述べたように、本実施形態に係る周波数フィルタおよび発振器は、本発明に係る電気機械結合係数の大きな表面弾性波素子を有する。従って、本実施形態によれば、周波数フィルタおよび発振器の小型化を実現することが可能となる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施の形態で説明した構成と実質的に同一の構成（たとえば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
本実施形態にかかる複合酸化物積層体を示す断面図。 本実施形態において、チタン酸鉛中にＳｉを添加した場合の、Ａサイトイオンのラマン振動モードの変化を示す図。 本実施形態において用いられる、鉛を含むカルボン酸を示す図。 本実施形態において用いられる、ポリカルボン酸またはポリカルボン酸エステルを示す図。 本実施形態において用いられる、ポリカルボン酸またはポリカルボン酸エステルを示す図。 本実施形態において用いられる、ポリカルボン酸またはポリカルボン酸エステルを示す図。 本実施形態において用いられる、ポリカルボン酸またはポリカルボン酸エステルを示す図。 本実施形態に係る前駆体組成物における前駆体の生成反応を示す図。 本実施形態に係る前駆体組成物における前駆体の生成反応を示す図。 （Ａ）は、実施例１の複合酸化物積層体のヒステリシスを示す図であり、（Ｂ）は、比較例１の複合酸化物積層体のヒステリシスを示す図。 実施例１および比較例１の分極量の変化を示す図。 （Ａ），（Ｂ）は本実施形態にかかる半導体装置を示す図。 本実施形態に係る１Ｔ１Ｃ型強誘電体メモリを模式的に示す断面図。 図１０に示す強誘電体メモリの等価回路を示す図。 本実施形態の適用例に係る圧電素子を模式的に示す断面図。 本実施形態の適用例に係るインクジェット式記録ヘッドの概略構成図。 本実施形態の適用例に係るインクジェット式記録ヘッドの分解斜視図。 本実施形態の適用例に係るインクジェットプリンタの概略構成図。 本実施形態の適用例に係る表面弾性波素子を示す断面図。 本実施形態の適用例に係る周波数フィルタを示す斜視図。 本実施形態の適用例に係る発振器を示す斜視図。
符号の説明
２０ 基板、２１ 基材、２２ 第１電極層、２３ 第２電極層、２４ 第１複合酸化物層、２６ 第２複合酸化物層、２８ 第３電極層、３０ 第４電極層、１ 圧電素子、２ 基板、３ 下部電極、４ 圧電体膜、５ 上部電極、５０ インクジェット式記録ヘッド

Claims (12)

  1. 基板と、
    前記基板の上方に形成され、一般式ＡＢＯ３で表される第１複合酸化物層と、
    前記第１複合酸化物層の上方に形成され、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層と、を含み、
    Ａ元素は、少なくともＰｂからなり、
    Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、
    Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなる、複合酸化物積層体。
  2. 請求項１において、
    前記Ｂ元素は、ＺｒおよびＴｉであり、
    前記Ｃ元素は、Ｎｂである、複合酸化物積層体。
  3. 請求項２において、
    前記第２複合酸化物層は、０．１≦ｘ≦０．３の範囲でＮｂを含む複合酸化物からなる、複合酸化物積層体。
  4. 請求項１ないし３のいずれかにおいて、
    さらに、前記第２複合酸化物層は、０．５モル％以上のＳｉおよびＧｅの少なくとも一方を含む、複合酸化物積層体。
  5. 請求項１ないし４のいずれかにおいて、
    前記第２複合酸化物層は、前記第１複合酸化物層より膜厚が小さい、複合酸化物積層体。
  6. 請求項１ないし５のいずれかにおいて、
    前記基板は、電極層を有する、複合酸化物積層体。
  7. 請求項１ないし６のいずれかにおいて、
    前記第１複合酸化物層の下方に、該第１複合酸化物層の結晶配向性を制御するためのバッファ層を有する、複合酸化物積層体。
  8. 基板の上方に、一般式ＡＢＯ３で表される第１複合酸化物層を形成する工程と、
    前記第１複合酸化物層の上方に、一般式ＡＢ１−ｘＣｘＯ３で表される第２複合酸化物層を形成する工程と、を含み、
    Ａ元素は、少なくともＰｂからなり、
    Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、ＷおよびＨｆの少なくとも一つからなり、
    Ｃ元素は、ＮｂおよびＴａの少なくとも一つからなる、複合酸化物積層体の製造方法。
  9. 請求項８において、
    前記第２複合酸化物層は、一般式ＡＢ１−ｘＣｘＯ３で表される絶縁性複合酸化物を形成するための前駆体を含む前駆体組成物を塗布した後、熱処理を行うことにより形成される、複合酸化物積層体の製造方法。
  10. 請求項９において、
    前記前駆体組成物は、少なくとも前記Ｂ元素および前記Ｃ元素を含み、かつ一部にエステル結合を有する前駆体を含む、複合酸化物積層体の製造方法。
  11. 請求項９および１０のいずれかにおいて、
    前記前駆体は、さらに、ＳｉおよびＧｅの少なくとも一方を含む、複合酸化物積層体の製造方法。
  12. 請求項１ないし７のいずれかに記載の複合酸化物積層体を含む、デバイス。
JP2005256416A 2005-09-05 2005-09-05 複合酸化物積層体の製造方法 Expired - Fee Related JP4553137B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005256416A JP4553137B2 (ja) 2005-09-05 2005-09-05 複合酸化物積層体の製造方法
DE200660017480 DE602006017480D1 (de) 2005-09-05 2006-08-10 Oxidkomplexlaminat, Verfahren zur Herstellung eines Oxidkomplexlaminats und Vorrichtung
EP20060016704 EP1760770B1 (en) 2005-09-05 2006-08-10 Complex oxide laminate, method of manufacturing complex oxide laminate, and device
TW095131790A TW200746388A (en) 2005-09-05 2006-08-29 Complex oxide laminate, method of manufacturing complex oxide laminate, and device
US11/514,074 US20070054038A1 (en) 2005-09-05 2006-08-31 Complex oxide laminate, method of manufacturing complex oxide laminate, and device
CN2006101277568A CN1929038B (zh) 2005-09-05 2006-09-01 复合氧化物层压体、复合氧化物层压体的制造方法、装置
KR20060084616A KR100830013B1 (ko) 2005-09-05 2006-09-04 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005256416A JP4553137B2 (ja) 2005-09-05 2005-09-05 複合酸化物積層体の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009245218A Division JP5381614B2 (ja) 2009-10-26 2009-10-26 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
JP2010050184A Division JP2010187003A (ja) 2010-03-08 2010-03-08 前駆体組成物および圧電素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007073598A true JP2007073598A (ja) 2007-03-22
JP4553137B2 JP4553137B2 (ja) 2010-09-29

Family

ID=37502685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005256416A Expired - Fee Related JP4553137B2 (ja) 2005-09-05 2005-09-05 複合酸化物積層体の製造方法

Country Status (7)

Country Link
US (1) US20070054038A1 (ja)
EP (1) EP1760770B1 (ja)
JP (1) JP4553137B2 (ja)
KR (1) KR100830013B1 (ja)
CN (1) CN1929038B (ja)
DE (1) DE602006017480D1 (ja)
TW (1) TW200746388A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251916A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 圧電体素子及びその製造方法
JP2009076571A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009080434A (ja) * 2007-09-27 2009-04-16 Ricoh Opt Ind Co Ltd 光学素子製造方法および光学素子
JP2009252786A (ja) * 2008-04-01 2009-10-29 Seiko Epson Corp 酸化物原料溶液、酸化物膜、圧電素子、酸化物膜の形成方法および圧電素子の製造方法
JP2011029399A (ja) * 2009-07-24 2011-02-10 Utec:Kk 強誘電体膜、電子部品及び強誘電体膜の製造方法
JP2011077291A (ja) * 2009-09-30 2011-04-14 Seiko Epson Corp 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP2013065697A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
JP2013135163A (ja) * 2011-12-27 2013-07-08 Ricoh Co Ltd 電気機械変換素子及びその製造方法、液滴吐出ヘッド、及びインクジェット記録装置
JP2014011356A (ja) * 2012-06-29 2014-01-20 Ricoh Co Ltd 電気機械変換素子及びその製造方法、並びに液滴吐出ヘッド及び液滴吐出装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433200B2 (ja) * 2005-12-20 2010-03-17 セイコーエプソン株式会社 強誘電体キャパシタおよび半導体装置
JP4164701B2 (ja) * 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
US8956731B2 (en) * 2008-02-27 2015-02-17 Dai Nippon Printing Co., Ltd. Gas barrier sheet
KR101021973B1 (ko) * 2008-09-26 2011-03-16 서울대학교산학협력단 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법
EP2787637B1 (en) * 2012-11-14 2016-03-30 NGK Insulators, Ltd. Composite substrate and manufacturing method thereof
JP6036460B2 (ja) 2013-03-26 2016-11-30 三菱マテリアル株式会社 ＰＮｂＺＴ強誘電体薄膜の形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001139313A (ja) * 1999-11-11 2001-05-22 Nec Corp 酸化物膜の製造方法と強誘電体メモリの製造方法
JP2001223404A (ja) * 2000-02-08 2001-08-17 Seiko Epson Corp 圧電体素子、インクジェット式記録ヘッド及びこれらの製造方法並びにインクジェットプリンタ
JP2004319651A (ja) * 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
JP2005159308A (ja) * 2003-11-05 2005-06-16 Seiko Epson Corp 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
JP2005191559A (ja) * 2003-12-05 2005-07-14 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164247A (ja) * 2000-11-24 2002-06-07 Murata Mfg Co Ltd 誘電体セラミック組成物および積層セラミックコンデンサ
US6914282B2 (en) * 2002-10-15 2005-07-05 Macronix International Co., Ltd. Ferroelectric device and method for making
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
US7215067B2 (en) * 2003-02-07 2007-05-08 Canon Kabushiki Kaisha Ferroelectric thin film element, piezoelectric actuator and liquid discharge head
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
JP4709544B2 (ja) * 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001139313A (ja) * 1999-11-11 2001-05-22 Nec Corp 酸化物膜の製造方法と強誘電体メモリの製造方法
JP2001223404A (ja) * 2000-02-08 2001-08-17 Seiko Epson Corp 圧電体素子、インクジェット式記録ヘッド及びこれらの製造方法並びにインクジェットプリンタ
JP2004319651A (ja) * 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
JP2005159308A (ja) * 2003-11-05 2005-06-16 Seiko Epson Corp 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
JP2005191559A (ja) * 2003-12-05 2005-07-14 Ibiden Co Ltd 多層プリント配線板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008251916A (ja) * 2007-03-30 2008-10-16 Matsushita Electric Ind Co Ltd 圧電体素子及びその製造方法
JP2009076571A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009080434A (ja) * 2007-09-27 2009-04-16 Ricoh Opt Ind Co Ltd 光学素子製造方法および光学素子
JP2009252786A (ja) * 2008-04-01 2009-10-29 Seiko Epson Corp 酸化物原料溶液、酸化物膜、圧電素子、酸化物膜の形成方法および圧電素子の製造方法
JP2011029399A (ja) * 2009-07-24 2011-02-10 Utec:Kk 強誘電体膜、電子部品及び強誘電体膜の製造方法
JP2011077291A (ja) * 2009-09-30 2011-04-14 Seiko Epson Corp 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP2013065697A (ja) * 2011-09-16 2013-04-11 Ricoh Co Ltd 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
JP2013135163A (ja) * 2011-12-27 2013-07-08 Ricoh Co Ltd 電気機械変換素子及びその製造方法、液滴吐出ヘッド、及びインクジェット記録装置
JP2014011356A (ja) * 2012-06-29 2014-01-20 Ricoh Co Ltd 電気機械変換素子及びその製造方法、並びに液滴吐出ヘッド及び液滴吐出装置

Also Published As

Publication number Publication date
KR100830013B1 (ko) 2008-05-15
EP1760770A3 (en) 2008-07-16
TW200746388A (en) 2007-12-16
CN1929038A (zh) 2007-03-14
KR20070026258A (ko) 2007-03-08
CN1929038B (zh) 2010-08-04
US20070054038A1 (en) 2007-03-08
EP1760770A2 (en) 2007-03-07
EP1760770B1 (en) 2010-10-13
JP4553137B2 (ja) 2010-09-29
DE602006017480D1 (de) 2010-11-25

Similar Documents

Publication Publication Date Title
JP4553137B2 (ja) 複合酸化物積層体の製造方法
JP4257537B2 (ja) 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
CN100390100C (zh) 前驱体组合物及其制造方法、喷墨涂布用墨液
KR100698423B1 (ko) 전구체 조성물, 강유전체막의 제조 방법, 압전 소자, 반도체 장치, 압전 액츄에이터, 잉크제트식 기록 헤드, 및 잉크제트 프린터
WO2009157189A1 (ja) 圧電体素子とその製造方法
JP4164701B2 (ja) 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
KR100683599B1 (ko) 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
US20050218437A1 (en) Raw material solution, ferroelectric film, method for manufacturing ferroelectric film, piezoelectric element, piezoelectric actuator, ink jet recording head, and ink jet printer
JP4396857B2 (ja) 絶縁性ターゲット材料の製造方法
JP2010187003A (ja) 前駆体組成物および圧電素子の製造方法
JP5381614B2 (ja) 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
JP4324796B2 (ja) 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、および強誘電体メモリ
JP4803401B2 (ja) 強誘電体膜の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100706

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees