JP2003152165A5 - - Google Patents

Download PDF

Info

Publication number
JP2003152165A5
JP2003152165A5 JP2001350323A JP2001350323A JP2003152165A5 JP 2003152165 A5 JP2003152165 A5 JP 2003152165A5 JP 2001350323 A JP2001350323 A JP 2001350323A JP 2001350323 A JP2001350323 A JP 2001350323A JP 2003152165 A5 JP2003152165 A5 JP 2003152165A5
Authority
JP
Japan
Prior art keywords
contact hole
contact
nitride film
conductive
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001350323A
Other languages
English (en)
Other versions
JP2003152165A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2001350323A priority Critical patent/JP2003152165A/ja
Priority claimed from JP2001350323A external-priority patent/JP2003152165A/ja
Priority to US10/096,864 priority patent/US7456454B2/en
Priority to EP02251817.9A priority patent/EP1313141B1/en
Priority to TW091105789A priority patent/TWI304259B/zh
Priority to KR1020020018443A priority patent/KR100875068B1/ko
Publication of JP2003152165A publication Critical patent/JP2003152165A/ja
Publication of JP2003152165A5 publication Critical patent/JP2003152165A5/ja
Priority to US12/285,748 priority patent/US7745232B2/en
Pending legal-status Critical Current

Links

Description

【0021】
【課題を解決するための手段】
本発明は上記の課題を、半導体基板と、前記半導体基板上に形成され、前記半導体基板中に形成された拡散領域を含むトランジスタと、前記半導体基板上に形成され、下部電極と強誘電体膜と上部電極とを順次積層した構造のキャパシタと、前記半導体基板上に前記キャパシタを覆うように形成された絶縁膜と、絶縁膜に、前記キャパシタの上部電極を露出するように形成された第1のコンタクトホールと、絶縁膜に、前記拡散領域を露出するように形成された第2のコンタクトホールと、前記第1のコンタクトホール中にCVD法により形成された第1の導電プラグと、前記第2のコンタクトホール中にCVD法により形成された第2の導電プラグとよりなり、前記第1の導電プラグと前記上部電極との間には導電性窒化膜が、前記第1のコンタクトホール内壁および前記上部電極表面に接するように形成されていることを特徴とする半導体装置により、解決する。
本発明はまた上記の課題を、半導体基板と、前記半導体基板上に形成され、前記半導体基板中に形成された拡散領域を含むトランジスタと、前記半導体基板上に形成され、下部電極と強誘電体膜と上部電極とを順次積層した構造の強誘電体キャパシタとを有する半導体装置の製造方法であって、(a)前記半導体基板上に、前記強誘電体キャパシタを覆うように絶縁膜を形成する工程と、(b)前記絶縁膜中に、前記上部電極および前記下部電極を露出するように、第1および第2のコンタクトホールをそれぞれ形成する工程と、(c)前記強誘電体キャパシタを酸化雰囲気中において熱処理する工程と、(d)前記絶縁膜中に、前記拡散領域を露出するように第3のコンタクトホールを形成する工程と、(e)前記絶縁膜上に、前記第1〜第3のコンタクトホールを含むように、第1の導電性窒化膜を形成する工程と、(f)前記第1の導電性窒化膜上に導電層を、前記導電層が前記第1〜第3のコンタクトホールを充填するようにCVD法により形成する工程とを特徴とする半導体装置の製造方法により、解決する。

Claims (9)

  1. 半導体基板と、
    前記半導体基板上に形成され、前記半導体基板中に形成された拡散領域を含むトランジスタと、
    前記半導体基板上に形成され、下部電極と強誘電体膜と上部電極とを順次積層した構造のキャパシタと、
    前記半導体基板上に前記キャパシタを覆うように形成された絶縁膜と、
    絶縁膜に、前記キャパシタの上部電極を露出するように形成された第1のコンタクトホールと、
    絶縁膜に、前記拡散領域を露出するように形成された第2のコンタクトホールと、
    前記第1のコンタクトホール中にCVD法により形成された第1の導電プラグと、
    前記第2のコンタクトホール中にCVD法により形成された第2の導電プラグとよりなり、
    前記第1の導電プラグと前記上部電極との間には導電性窒化膜が、前記第1のコンタクトホール内壁および前記上部電極表面に接するように形成されていることを特徴とする半導体装置。
  2. 前記第2のコンタクトホールには、前記第2の導電プラグと前記拡散領域との間に、前記第2のコンタクトホール内壁および前記拡散領域に接するように、別の導電性窒化膜が形成されていることを特徴とする請求項1記載の半導体装置。
  3. 前記第2のコンタクトホールには、前記第2の導電プラグと前記拡散領域との間に、前記第2のコンタクトホール内壁および前記拡散領域に接するように金属膜が形成されており、前記金属膜上には別の導電性窒化膜が形成されていることを特徴とする請求項1記載の半導体装置。
  4. さらに、前記第1のコンタクトホール中には、前記導電性窒化膜と前記第1の導電プラグとの間に、前記金属膜と同一組成の金属膜と、前記別の導電性窒化膜と同一組成の導電性窒化膜とを積層した構造が介在することを特徴とする請求項3記載の半導体装置。
  5. 半導体基板と、前記半導体基板上に形成され、前記半導体基板中に形成された拡散領域を含むトランジスタと、前記半導体基板上に形成され、下部電極と強誘電体膜と上部電極とを順次積層した構造の強誘電体キャパシタとを有する半導体装置の製造方法であって、
    (a)前記半導体基板上に、前記強誘電体キャパシタを覆うように絶縁膜を形成する工程と、
    (b)前記絶縁膜中に、前記上部電極および前記下部電極を露出するように、第1および第2のコンタクトホールをそれぞれ形成する工程と、
    (c)前記強誘電体キャパシタを酸化雰囲気中において熱処理する工程と、
    (d)前記絶縁膜中に、前記拡散領域を露出するように第3のコンタクトホールを形成する工程と、
    (e)前記絶縁膜上に、前記第1〜第3のコンタクトホールを含むように、第1の導電性窒化膜を形成する工程と、
    (f)前記第1の導電性窒化膜上に導電層を、前記導電層が前記第1〜第3のコンタクトホールを充填するようにCVD法により形成する工程とを特徴とする半導体装置の製造方法。
  6. 前記第1の導電性窒化膜は、前記第1のコンタクトホールにおいて、前記露出された上部電極と直接にコンタクトするように、また前記第2のコンタクトホールにおいて、前記露出された下部電極と直接にコンタクトするように、また前記第3のコンタクトホールにおいて、前記拡散領域と直接にコンタクトするように形成されることを特徴とする請求項5記載の半導体装置の製造方法。
  7. 前記工程(c)と工程(d)との間に、
    (c1)前記絶縁膜上に、前記第1および第2のコンタクトホールを含むように、第2の導電性窒化膜を、前記第1のコンタクトホールにおいて、前記露出された上部電極と直接にコンタクトするように、また前記第2のコンタクトホールにおいて、前記露出された下部電極と直接にコンタクトするように堆積する工程と、
    (c2)前記第2の導電性窒化膜を、前記第1および第2のコンタクトホールを含む領域を除いて除去する工程とをさらに設けたことを特徴とする請求項5記載の半導体装置の製造方法。
  8. 前記工程(e)では、前記絶縁膜上に、前記第1〜第3のコンタクトホールを含むように、前記第1の導電性窒化膜の下に金属膜を形成する工程を含むことを特徴とする請求項7記載の半導体装置の製造方法。
  9. さらに前記導電層および前記第1の導電性窒化膜を前記絶縁膜の表面から除去する工程とを含むことを特徴とする請求項5〜8のうち、いずれか一項記載の半導体装置の製造方法
JP2001350323A 2001-11-15 2001-11-15 半導体装置およびその製造方法 Pending JP2003152165A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001350323A JP2003152165A (ja) 2001-11-15 2001-11-15 半導体装置およびその製造方法
US10/096,864 US7456454B2 (en) 2001-11-15 2002-03-14 Ferroelectric semiconductor device and method of manufacturing the same
EP02251817.9A EP1313141B1 (en) 2001-11-15 2002-03-14 Semiconductor device and method of manufacturing the same
TW091105789A TWI304259B (en) 2001-11-15 2002-03-25 Semiconductor device and method of manufacturing the same
KR1020020018443A KR100875068B1 (ko) 2001-11-15 2002-04-04 반도체 장치 및 그 제조 방법
US12/285,748 US7745232B2 (en) 2001-11-15 2008-10-14 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001350323A JP2003152165A (ja) 2001-11-15 2001-11-15 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007138009A Division JP4567026B2 (ja) 2007-05-24 2007-05-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003152165A JP2003152165A (ja) 2003-05-23
JP2003152165A5 true JP2003152165A5 (ja) 2005-07-14

Family

ID=19162850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001350323A Pending JP2003152165A (ja) 2001-11-15 2001-11-15 半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US7456454B2 (ja)
EP (1) EP1313141B1 (ja)
JP (1) JP2003152165A (ja)
KR (1) KR100875068B1 (ja)
TW (1) TWI304259B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910907B2 (ja) 2002-10-29 2007-04-25 新光電気工業株式会社 キャパシタ素子及びこの製造方法、半導体装置用基板、並びに半導体装置
US7727588B2 (en) * 2003-09-05 2010-06-01 Yield Engineering Systems, Inc. Apparatus for the efficient coating of substrates
JP4522088B2 (ja) * 2003-12-22 2010-08-11 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2005229001A (ja) * 2004-02-16 2005-08-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
CN100452404C (zh) 2004-02-19 2009-01-14 富士通微电子株式会社 半导体装置的制造方法
JP4800627B2 (ja) * 2004-03-24 2011-10-26 セイコーエプソン株式会社 強誘電体メモリ素子
JP4049119B2 (ja) * 2004-03-26 2008-02-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
JP4284228B2 (ja) * 2004-04-19 2009-06-24 株式会社東芝 半導体装置の製造方法
JP4904671B2 (ja) * 2004-06-24 2012-03-28 日本電気株式会社 半導体装置、その製造方法及び電子機器
CN100431155C (zh) * 2004-06-28 2008-11-05 富士通株式会社 半导体器件及其制造方法
JP4803995B2 (ja) * 2004-06-28 2011-10-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4924035B2 (ja) * 2004-07-27 2012-04-25 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4785030B2 (ja) 2005-01-18 2011-10-05 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2006261443A (ja) * 2005-03-17 2006-09-28 Fujitsu Ltd 半導体装置及びその製造方法
JP5076890B2 (ja) * 2005-06-17 2012-11-21 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7579623B2 (en) * 2005-07-22 2009-08-25 Translucent, Inc. Stacked transistors and process
JP2007067066A (ja) * 2005-08-30 2007-03-15 Toshiba Corp 半導体装置とその製造方法
CN101313401B (zh) * 2005-11-25 2012-05-09 富士通半导体股份有限公司 半导体器件及其制造方法
WO2007063573A1 (ja) * 2005-11-29 2007-06-07 Fujitsu Limited 半導体装置とその製造方法
JP2007165350A (ja) 2005-12-09 2007-06-28 Fujitsu Ltd 半導体装置の製造方法
JP4838613B2 (ja) * 2006-03-28 2011-12-14 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4882548B2 (ja) 2006-06-30 2012-02-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008010758A (ja) 2006-06-30 2008-01-17 Fujitsu Ltd 半導体装置及びその製造方法
KR100801202B1 (ko) * 2006-07-31 2008-02-05 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
WO2008111188A1 (ja) 2007-03-14 2008-09-18 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
WO2008126197A1 (ja) * 2007-03-20 2008-10-23 Fujitsu Microelectronics Limited 半導体装置の製造方法
KR20090080751A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
EP2139054A3 (en) * 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
US9536822B2 (en) * 2008-10-13 2017-01-03 Texas Instruments Incorporated Drawn dummy FeCAP, via and metal structures
CN102237309B (zh) * 2010-05-06 2013-06-12 复旦大学 氧化锰基电阻型存储器与铜互连后端工艺集成的方法
US8395196B2 (en) 2010-11-16 2013-03-12 International Business Machines Corporation Hydrogen barrier liner for ferro-electric random access memory (FRAM) chip
KR101742817B1 (ko) * 2011-08-23 2017-06-02 삼성전자 주식회사 반도체 소자 및 그 제조 방법
JP2015072998A (ja) * 2013-10-02 2015-04-16 富士通株式会社 強誘電体メモリ及びその製造方法
JP6725109B2 (ja) * 2016-08-30 2020-07-15 住友電工デバイス・イノベーション株式会社 半導体装置
US10861929B2 (en) * 2018-06-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic device including a capacitor
CN116093068A (zh) * 2021-11-08 2023-05-09 联华电子股份有限公司 单次可编程存储器电容结构及其制作方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JP3185220B2 (ja) * 1990-09-28 2001-07-09 セイコーエプソン株式会社 半導体装置
KR960005248B1 (ko) * 1991-10-24 1996-04-23 마쯔시다덴기산교 가부시기가이샤 반도체기억장치 및 그 제조방법
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
EP0738013B1 (en) * 1993-08-05 2003-10-15 Matsushita Electric Industrial Co., Ltd. Manufacturing method of semiconductor device having a high dielectric constant capacitor
US5340370A (en) * 1993-11-03 1994-08-23 Intel Corporation Slurries for chemical mechanical polishing
KR100281723B1 (ko) * 1995-05-30 2001-10-22 코트게리 연마방법및그장치
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US5716875A (en) * 1996-03-01 1998-02-10 Motorola, Inc. Method for making a ferroelectric device
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
KR100200704B1 (ko) 1996-06-07 1999-06-15 윤종용 강유전체 메모리 장치 및 그 제조 방법
EP0837504A3 (en) * 1996-08-20 1999-01-07 Ramtron International Corporation Partially or completely encapsulated ferroelectric device
JP3587004B2 (ja) * 1996-11-05 2004-11-10 ソニー株式会社 半導体メモリセルのキャパシタ構造及びその作製方法
JP3157734B2 (ja) * 1997-02-03 2001-04-16 松下電子工業株式会社 強誘電体メモリ装置及びその製造方法
JP3019021B2 (ja) * 1997-03-31 2000-03-13 日本電気株式会社 半導体装置及びその製造方法
US5933758A (en) * 1997-05-12 1999-08-03 Motorola, Inc. Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer
EP0893832A3 (en) * 1997-07-24 1999-11-03 Matsushita Electronics Corporation Semiconductor device including a capacitor device and method for fabricating the same
KR100261017B1 (ko) * 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
JPH1187633A (ja) 1997-09-02 1999-03-30 Fujitsu Ltd 半導体装置の製造方法
JP3098474B2 (ja) * 1997-10-31 2000-10-16 日本電気株式会社 半導体装置の製造方法
TW367585B (en) * 1997-12-19 1999-08-21 Promos Technologies Inc Method for completely removing the titanium nitride residuals outside the integrated circuit contacts
JPH11204742A (ja) * 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
JP3267555B2 (ja) * 1998-06-26 2002-03-18 株式会社東芝 強誘電体キャパシタ、強誘電体メモリ、及び、強誘電体キャパシタの製造方法
JP2000156470A (ja) 1998-06-26 2000-06-06 Nec Corp 強誘電体記憶素子、記憶装置およびそれらの製造方法
KR100292819B1 (ko) * 1998-07-07 2001-09-17 윤종용 커패시터및그의제조방법
JP2000036568A (ja) * 1998-07-17 2000-02-02 Toshiba Corp 半導体記憶装置及びその製造方法
KR100331545B1 (ko) * 1998-07-22 2002-04-06 윤종용 다단계 화학 기상 증착 방법에 의한 다층 질화티타늄막 형성방법및 이를 이용한 반도체 소자의 제조방법
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6004188A (en) * 1998-09-10 1999-12-21 Chartered Semiconductor Manufacturing Ltd. Method for forming copper damascene structures by using a dual CMP barrier layer
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6010962A (en) * 1999-02-12 2000-01-04 Taiwan Semiconductor Manufacturing Company Copper chemical-mechanical-polishing (CMP) dishing
US6242299B1 (en) * 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6548402B2 (en) 1999-06-11 2003-04-15 Applied Materials, Inc. Method of depositing a thick titanium nitride film
JP3260737B2 (ja) 1999-06-17 2002-02-25 富士通株式会社 半導体装置の製造方法
TW472384B (en) * 1999-06-17 2002-01-11 Fujitsu Ltd Semiconductor device and method of manufacturing the same
US6429088B1 (en) * 1999-12-20 2002-08-06 Chartered Semiconductor Manufacturing Ltd. Method of fabricating improved capacitors with pinhole repair consideration when oxide conductors are used
US6534809B2 (en) * 1999-12-22 2003-03-18 Agilent Technologies, Inc. Hardmask designs for dry etching FeRAM capacitor stacks
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
KR100353804B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle
KR100357224B1 (ko) * 2000-02-08 2002-10-19 주식회사 하이닉스반도체 컨택 플러그 제조 방법
DE10065976A1 (de) * 2000-02-25 2002-02-21 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
JP3907921B2 (ja) 2000-06-19 2007-04-18 富士通株式会社 半導体装置の製造方法
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
JP2002057123A (ja) * 2000-08-10 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
JP2002100740A (ja) * 2000-09-21 2002-04-05 Oki Electric Ind Co Ltd 半導体記憶素子及びその製造方法
JP3581114B2 (ja) * 2001-06-27 2004-10-27 シャープ株式会社 拡散防止膜およびその製造方法および半導体記憶素子およびその製造方法
US7170176B2 (en) * 2003-11-04 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4308691B2 (ja) * 2004-03-19 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体基板および半導体基板の製造方法
US7170174B2 (en) * 2004-08-24 2007-01-30 Micron Technology, Inc. Contact structure and contact liner process
CN101512755B (zh) * 2006-09-27 2011-09-28 富士通半导体股份有限公司 具有电容器的半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
JP2003152165A5 (ja)
JP2002524872A5 (ja)
JP2002170940A5 (ja)
JPH1174473A (ja) 高集積記憶素子およびその製造方法
EP1313141A3 (en) Semiconductor device and method of manufacturing the same
JP2000036568A5 (ja)
EP1017096A3 (en) Method of fabricating semiconductor memory device
TW434887B (en) Method of manufacturing ferroelectric memory device
KR960036062A (ko) 고집적 반도체장치의 캐패시터 및 그 제조방법
JP2005136414A (ja) キャパシタ、それを備えた半導体素子およびその製造方法
JPS62112323A (ja) 半導体面に接触を形成する方法
JP2002198494A5 (ja)
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
JP2002124649A5 (ja)
JP2002124649A (ja) 半導体集積回路装置およびその製造方法
JP2002026135A (ja) 半導体素子のキャパシタ製造方法
JP2001156269A5 (ja)
JPH1154729A (ja) 半導体素子のコンデンサの製造方法
JP2002343887A (ja) キャパシタ製造方法
JP2002083881A (ja) 半導体装置及びその製造方法
JP2004022642A5 (ja)
KR100318453B1 (ko) 이리듐막및백금막의이중막구조의하부전극을갖는캐패시터형성방법
JP2826717B2 (ja) 半導体素子のキャパシターの製造方法
JP2003158196A5 (ja)
KR100517911B1 (ko) 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법