JP2003031814A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2003031814A
JP2003031814A JP2002077384A JP2002077384A JP2003031814A JP 2003031814 A JP2003031814 A JP 2003031814A JP 2002077384 A JP2002077384 A JP 2002077384A JP 2002077384 A JP2002077384 A JP 2002077384A JP 2003031814 A JP2003031814 A JP 2003031814A
Authority
JP
Japan
Prior art keywords
circuit
substrate
film
tft
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002077384A
Other languages
English (en)
Other versions
JP4271404B2 (ja
JP2003031814A5 (ja
Inventor
正明 ▲ひろ▼木
Masaaki Hiroki
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002077384A priority Critical patent/JP4271404B2/ja
Publication of JP2003031814A publication Critical patent/JP2003031814A/ja
Publication of JP2003031814A5 publication Critical patent/JP2003031814A5/ja
Application granted granted Critical
Publication of JP4271404B2 publication Critical patent/JP4271404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/3025—Wireless interface with the DUT
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Theoretical Computer Science (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の量産化に向けて、検査工程で微
細なゴミが付着することにより不良が発生する問題を減
らし、歩留まりの低下を防ぐことができるＴＦＴ基板に
形成された回路および回路素子が正常に動作するかどう
かを確認できる非接触の検査工程を含む半導体装置の作
製方法を提供することを目的とする。 【解決手段】 チェック基板に形成された１次コイルと
アレイ基板に形成された２次コイルを用い、電磁誘導に
よって生じた起電力を整流化および整形することで電源
電圧および駆動信号をＴＦＴ基板の回路および回路素子
に供給し駆動させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体特性を用い
た半導体素子、例えばトランジスタ、特に電界効果型ト
ランジスタ、代表的にはＭＯＳ（Metal Oxide Semicond
uctor）トランジスタや薄膜トランジスタ（Thin film t
ransistor:ＴＦＴ）といった半導体素子の検査工程を含
む半導体装置の作製方法に関する。より具体的には、非
接触型の検査装置及びそれを用いた検査方法に関する。
また、このような半導体素子の検査工程を含む半導体装
置の作製方法に関する。
【０００２】
【従来技術】アクティブマトリクス型の液晶ディスプレ
イやＥＬディスプレイは、一般的に各画素にＴＦＴが設
けられており、液晶ディスプレイの場合、この各画素に
１つ形成されたＴＦＴがスイッチング素子として機能し
ており、ＥＬディスプレイの場合は、各画素に形成され
た複数のＴＦＴの中で、スイッチング素子として機能す
るＴＦＴと、電流制御を行うＴＦＴとがある。
【０００３】このようにひとつのディスプレイに多数の
ＴＦＴが形成されるディスプレイを作製する工程におい
て、製品として完成する前に、工程の早い段階で不良品
を見分ける検査工程を含むことは、不良品に対してその
工程以降を行わなくてよい、また不良品の早期発見によ
りリペアしやすい等の理由により、コスト削減という観
点から見て、非常に有効な手段である。
【０００４】例えば、ＥＬディスプレイの場合、ＥＬ素
子が有する一方の電極（画素電極）とコンデンサとが、
トランジスタを間に介して接続されている場合がある。
発光素子の発光を制御するための回路または回路素子に
何らかの不具合が生じていても、ＥＬディスプレイを完
成させて実際に表示を行うまで、その不具合の存在を確
認することが難しい。実際には製品にならないＥＬパネ
ルであっても、良品との区別をつけるために、発光素子
を形成し、パッケージングし、コネクターを取り付けて
ＥＬディスプレイとして完成させて検査を行っていた。
この場合、発光素子を形成する工程と、パッケージング
する工程と、コネクターを取り付ける工程とが無駄にな
るため、時間とコストを抑えることができない。また多
面取りの基板を用いてＥＬパネルを形成する場合でも、
パッケージングしコネクターを取り付ける工程が無駄に
なり、同様に時間とコストを抑えることができない。
【０００５】そこで、半導体膜、絶縁膜または配線のパ
ターン（以下、単にパターンと呼ぶ）の幅のばらつきに
よって動作不良が生じている箇所や、ゴミまたは成膜不
良によって、配線が断線またはショートしている箇所を
検出したり、検査対象である回路または回路素子が正常
に動作するかどうかを確認するための検査が行われてい
る。このような欠陥検査は、主に光学式検査方法と、プ
ローブ検査方法とに大別される。
【０００６】光学式検査方法は、基板上に形成されたパ
ターンをＣＣＤ等で読み取り、基準となるパターンと比
較して欠陥を識別する検査方法である。また、プローブ
検査方法は、基板側の端子に微細なピン（プローブ）を
立てて、プローブ間の電流または電圧の大きさによって
欠陥を識別する検査方法である。一般的に、前者は非接
触型検査方法と呼ばれ、後者は触針型検査方法と呼ばれ
る。
【０００７】
【発明が解決しようとする課題】ＴＦＴ基板に配線を直
接接続（接触）させた上記のような検査方法により製品
にできる良ＴＦＴ基板または製品できない不良ＴＦＴ基
板かが判断されている。しかし、これらの方法は、接続
配線の取り付け、取り外し作業において、ゴミが基板に
付着してしまう可能性が高い。さらに、配線に直接微細
なピン（プローブ）を接触させて欠陥箇所を検出する方
法では、配線に傷が付いてしまう可能性がある。上記し
た検査方法では、検査工程を行ったせいで、いたずらに
不良品を増やしてしまうことがあり得る。
【０００８】そこで、本発明において、アクティブマト
リクス型のＥＬディスプレイの量産化に向けて、ＥＬデ
ィスプレイを完成させる前に、ＴＦＴ基板に形成された
回路および回路素子が正常に動作するかどうかを確認で
きる非接触の検査工程を含む半導体装置の作製方法を提
供することを目的とする。
【０００９】
【課題を解決するための手段】本発明者は、アレイ基板
に直接検査装置を接続しなくても、電磁誘導によってＴ
ＦＴ基板の配線に起電力を生じさせることで、該配線に
電流を流す方法を考えた。
【００１０】具体的には、ＴＦＴ基板を検査するため
の、検査用の基板（チェック基板）を別途用意する。チ
ェック基板は１次コイルを有しており、検査対象とであ
るアレイ基板（ＴＦＴ基板）は、２次コイルを有してい
る。
【００１１】なお、１次コイルと２次コイルはともに、
基板上に成膜した導電膜をパターニングすることで形成
する。そして、本発明において１次コイル及び２次コイ
ルは、中心に磁性体を設けて磁路としたコイルではな
く、中心に磁性体を設けないコイルを用いる。
【００１２】そして、チェック基板が有する１次コイル
と、アレイ基板が有する２次コイルを一定の間隔を空け
て重ね合わせ、１次コイルが有する２つの端子間に交流
の電圧を印加することで、２次コイルが有する２つの端
子間に起電力を生じさせる。なおチェック基板とアレイ
基板との間隔は小さいほど望ましく、１次コイルと２次
コイルを間隔の制御が可能な限り近づけたほうが良い。
【００１３】そして、２次コイルに生じた起電力である
交流電圧を、ＴＦＴ基板において整流化した後適当に平
滑化することで、ＴＦＴ基板が有する回路または回路素
子を駆動させるための直流の電圧（以下、電源電圧と呼
ぶ）として用いることが可能である。また、２次コイル
に生じた起電力である交流の電圧を、波形整形回路等で
適当にその電圧の波形を整形することで、ＴＦＴ基板が
有する回路または回路素子を駆動させるための信号（以
下、駆動信号と呼ぶ）として用いることが可能である。
【００１４】そして、この駆動信号または電源電圧がＴ
ＦＴ基板に供給され、回路または回路素子が駆動する。
回路または回路素子が駆動すると、回路または回路素子
において微弱な電磁波、または電界が生じる。この微弱
な電磁波または電界の様子を確認することで、多数の回
路または回路素子の中から、正常に動作していない回路
や回路素子を有するＴＦＴ基板を見つけだすことが可能
である。
【００１５】なお回路または回路素子において生じる微
弱な電磁波、または電界を確認する方法は、公知の方法
を用いることができる。
【００１６】本発明は上記構成によって、ＴＦＴ基板に
直接プローブを接続しなくてもＴＦＴ基板の製品化の可
否を確認することができるため、検査工程で微細なゴミ
が付着することにより発生する不良を減らすことがで
き、歩留まりの低下を防ぐことができる。なおかつ、光
学式検査方法と異なり、１回の検査工程でＴＦＴ基板の
製品化の可否を判断することができるので、検査工程が
より簡便化することができ、量産においても検査工程に
時間を費やすことがない。さらに発光素子を無駄に形成
することがなくなる。
【００１７】
【発明の実施の形態】（実施形態１）本実施形態では、
アレイ基板１００に複数のＴＦＴ基板１０１を作製する
工程、作製されたＴＦＴ基板の良否を確認する検査工
程、および良品と判断されたＴＦＴ基板上に発光素子を
形成する工程について、図１〜５、図２０〜２３を用い
て順に説明する。
【００１８】なお、本実施形態では、ＴＦＴ基板上に発
光素子を形成する例を示すが、本発明は、発光素子を有
する発光装置（ＥＬディスプレイ）だけでなく、液晶表
示装置等、半導体特性を用いた半導体素子、例えばトラ
ンジスタ、特に電界効果型トランジスタ、代表的にはＭ
ＯＳ（Metal Oxide Semiconductor）トランジスタや薄
膜トランジスタ（Thin film transistor:ＴＦＴ）とい
った半導体素子を用いた電気器具すべてに適応すること
が可能である。
【００１９】まず、アレイ基板１００上にＴＦＴを含む
駆動回路１０２、画素部１０３、トランス２次コイル、
整流回路および波形整形回路１０４、外部信号入力端子
１０５を形成する。なお、図２で示したＴＦＴは、画素
部１０３において発光素子に流れる電流を制御するため
のＴＦＴであり、本明細書中においては電流制御用ＴＦ
Ｔと称する。また、トランス２次コイルは、チェック基
板に設けられたトランス１次コイルと用いることによ
り、非接触でＴＦＴ基板に駆動電源および駆動信号を供
給する手段であり、整流回路は、１次コイルから印加さ
れた交流電圧を直流化するための回路、波形形成回路
は、１次コイルから印加された交流電圧を駆動信号の波
形（もしくは、信号波形に近い形状）に修正するための
回路である。
【００２０】図３にアレイ基板１００とチェック基板１
０６との簡略回路図を示す。また、図４にアレイ基板１
００、チェック基板１０６の概略上面図を示す。
【００２１】次いで、ＴＦＴ２０１上に、層間絶縁膜２
０２を形成し平坦化を行う。層間絶縁膜としては、ポリ
イミド、アクリル、ポリアミド、ポリイミドアミド、エ
ポキシ系樹脂膜、ＢＣＢ（ベンゾシクロブテン）から選
ばれた有機樹脂材料または、酸化シリコン膜、酸化窒化
シリコン膜または窒化酸化シリコン膜から選ばれた無機
絶縁材料を用いることができる。平均膜厚を１．０〜
２．０μｍ程度で形成する。
【００２２】その後、所望のパターンのレジストマスク
を形成し、ＴＦＴ２０１のドレイン領域に達するコンタ
クトホールを形成して、配線２０４を形成する。配線材
料としては、導電性の金属膜としてＡｌやＴｉの他、こ
れらの合金材料を用い、スパッタ法や真空蒸着法で成膜
した後、所望の形状にパターニングすればよい。
【００２３】次いで、発光素子の陽極となる透明導電膜
２０５を形成する。透明導電膜としては、代表的には酸
化インジウム・スズ（ＩＴＯ）または酸化インジウムに
２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜
を用いて形成する。
【００２４】続いて、透明導電膜２０５をエッチングし
て画素電極２０６を形成する。次いで、後のバンク（本
明細書では、画素電極上に開口部を有し、かつ画素電極
端部を覆って設けられた絶縁膜のことをバンクと称す
る）を形成するための有機絶縁膜を形成し、その表面に
帯電防止のために帯電防止膜を形成するとよい。この膜
を形成する理由としては、第１に、後に行われる検査工
程の際にアレイ基板にゴミが付着するのを防ぐためであ
る。
【００２５】第２の理由は、以下の通りである。発光素
子の電極材料には、ＴＦＴの特性に致命的な打撃を与え
かねないＡｌ、Ｍｇといったアルカリ金属材料が用いら
れている。ＴＦＴの活性層にアルカリ金属が混入する
と、ＴＦＴの電気的な特性が変動してしまい、経時的な
信頼性の確保ができなくなってしまう。そこで、ＴＦＴ
の特性を損なわないようにするためには、ＴＦＴの作製
工程処理室（クリーンルーム）と発光素子の作製工程処
理室（クリーンルーム）とを離すことで、ＴＦＴの活性
層がアルカリ金属によって汚染されないようにしてい
る。そこで、その処理室移動の際に、アレイ基板にゴミ
が付着するのを防ぐためである。
【００２６】以上のような理由により、有機絶縁膜上に
帯電防止膜を設ける。なお、本実施形態では、帯電防止
膜は水洗することで除去できる公知の帯電防止材料を用
いて形成すればよい。なお、帯電防止膜を形成しなくて
も、なんらかの帯電防止のための手段を用いればよい。
ここまでの工程でのアレイ基板の概略図を図５に示す。
【００２７】次いで、アレイ基板上に形成された回路お
よび回路素子の動作確認をするために検査を行う。この
検査工程について図１（図２２）を用いて説明する。
【００２８】アレイ基板には、ＴＦＴの作製と同一の工
程において、２次コイル１０４ａ、整流回路１０４ｂお
よび波形整形回路１０４ｃが形成されている。このアレ
イ基板上に、チェック基板１０６を設置する。
【００２９】チェック基板は、非接触で（一定の間隔を
保って）アレイ基板近傍に平面的に重ねられる基板であ
り、電源電圧および駆動信号を供給し、かつアレイ基板
（ＴＦＴ基板）の回路または回路素子の動作を電界、電
磁界の変化で検出する基板である。
【００３０】図３に示すように整流回路１０４ｂは、ダ
イオード６０１、コンデンサ６０２および抵抗６０３か
らなる。ダイオード６０１は、入力された交流電圧を整
流化して直流電圧に変換する。本実施形態において、ア
レイ基板上にＴＦＴを形成する工程と同一の工程におい
て整流回路のダイオードを形成するため、図３に示すよ
うに公知の方法でＴＦＴをダイオードに代用している。
【００３１】ここで、図２０（Ａ）に、ダイオード６０
１において整流化される前の、交流の電圧の時間変化を
示す。また、図２０（Ｂ）に、整流化された後の電圧の
時間変化を示す。図２０（Ａ）のグラフと図２０（Ｂ）
のグラフを比較してわかるように、整流化された後は、
半周期毎に、電圧が０または一方の極性を有する値をと
る、いわゆる脈流の電圧になっている。
【００３２】図２０（Ｂ）に示した脈流の電圧は、電源
電圧として用いることができない。そこで通常では、コ
ンデンサにおいて電荷を蓄えることによって、脈流を平
滑化して直流の電圧に変換している。しかし、薄膜の半
導体を用いて、脈流を十分に平滑化させることができ
る、大容量のコンデンサを形成するには、コンデンサ自
体の面積が非常に大きくなり、現実的ではない。そこ
で、本発明では、整流化した後に位相の異なる脈流の電
圧を合成（加算）し、電圧を平滑化する。上記構成によ
り、コンデンサの容量が小さくても脈流を十分に平滑化
させることができ、さらには、コンデンサを積極的に設
けなくとも、脈流を十分に平滑化させることができる。
【００３３】なお図３では、４つのダイオード６０１か
ら出力される、位相の異なる４つの脈流の信号を加算す
ることで、電源電圧を生成していたが、本発明はこの構
成に限定されない。位相分割の数はこれに限定されず、
整流回路からの出力を、電源電圧として用いることがで
きるぐらい平滑化することが可能であれば、位相分割の
数は幾つでも良い。
【００３４】図２１に、複数の整流化された信号を加算
しすることで得られる、電源電圧の時間変化を示す。図
２１（Ａ）は、４つの位相の異なる脈流の電圧を加算す
ることで、１つの電源電圧が生成されている例を示して
いる。
【００３５】なお電源電圧は複数の脈流を加算して生成
されるため、直流以外の成分であるリップルが存在して
いる。リップルとは電源電圧の最も高い電圧と最も低い
電圧との差を指す。リップルが小さければ小さいほど、
電源電圧は直流に近づく。
【００３６】図２１（Ｂ）に、８つの位相の異なる脈流
の電圧を加算することで得られる、電源電圧の時間変化
を示す。図２１（Ａ）に示した電源電圧の時間変化と比
較して、リップルが小さくなっていることがわかる。
【００３７】図２１（Ｃ）に、１６つの位相の異なる脈
流の電圧を加算することで得られる、電源電圧の時間変
化を示す。図２１（Ｂ）に示した電源電圧の時間変化と
比較して、リップルが小さくなっていることがわかる。
【００３８】このように、多くの位相の互いに異なる脈
流を加算することで、電源電圧のリップルが小さくな
り、より直流化されることがわかる。よって、位相分割
の数が多ければ多いほど、整流回路１０４ｂから出力さ
れる電源電圧が平滑化されやすい。また、コンデンサ６
０２の容量が大きければ大きいほど、整流回路１０４ｂ
から出力される電源電圧が平滑化されやすい。
【００３９】整流回路１０４ｂにおいて生成された電源
電圧は、端子６０４ａ、６０４ｂから出力される。具体
的には、端子６０４ａからグラウンドに近い電圧が出力
され、端子６０４ｂからは正の極性を有する電源電圧が
出力される。なお、ダイオードの陽極と陰極を逆に接続
することで、出力される電源電圧の極性を逆にすること
ができる。端子にダイオードに対して、陽極と陰極が逆
に接続されている場合は、出力の向きは逆になる。
【００４０】なお、ＴＦＴ基板上には様々な回路または
回路素子（駆動回路、周辺論理回路等）が形成されてお
り、各回路または回路素子の種類または用途によって、
回路または回路素子に供給するべき電源電圧の高さが異
なる。図３に示した整流回路１０４ｂでは、入力する交
流の信号の振幅を調整することで、各端子に入力される
電圧の高さを調整することができる。さらに、回路また
は回路素子によって接続する端子を変えることで、回路
または回路素子に供給される電源電圧を変えることがで
きる。
【００４１】また、本発明で用いる整流回路１０４ｂ
は、図３に示した構成に限定されない。本発明で用いる
整流回路１０４ｂは、入力された交流信号から直流の電
源電圧を供給することができる回路であれば良い。
【００４２】波形整形回路１０４ｃは、時間的に変化す
る量、すなわち電圧や電流等の波形を形成したり、整形
したりするために用いる電子回路である。図３では、抵
抗６０６、６０８、コンデンサ６０７、６０９を有し、
各回路素子を組み合わせて波形整形回路１０４ｃを構成
している。もちろん、波形整形回路は図３に示した構成
に限られない。本発明で用いる波形整形回路１０４ｃ
は、入力された交流の起電力から、具体的にはクロック
信号（ＣＬＫ）、スタートパルス信号（ＳＰ）、ビデオ
信号（Ｖｉｄｅｏ Ｓｉｇｎａｌｓ）を生成し、出力す
る。なお、波形整形回路１０４ｃから出力される信号は
上述したものに限定されず、モニターすることで欠陥箇
所を特定できる電磁波または電界を、ＴＦＴ基板が有す
る回路または回路素子において生じさせることができる
信号であれば、どのような波形の信号であっても良い。
【００４３】チェック基板１０６は、トランス１次コイ
ル１０７、電界の変化により光学特性が変化する材料
（ポッケルスセルもしくは液晶）１０８、および電界の
変化により光学特性が変化する材料を挟むように透明導
電膜（代表的にはＩＴＯ）１０９ａ、１０９ｂが形成さ
れており、透明導電膜１０９ｂは接地されている。
【００４４】チェック基板１０６に形成された１次コイ
ル１０７とアレイ基板に形成された２次コイル１０４と
は、中心に磁性体を設けて磁路としたコイルではなく、
チェック基板１０６とアレイ基板との間隔を近傍に保
ち、１次コイルが有する２つの端子間に交流電圧を印加
することで２次コイルが有する２つの端子間に起電力を
生じさせるものである。
【００４５】２次コイルに生じた起電力である交流電圧
をアレイ基板に形成された整流回路により整流化し平滑
化することでアレイ基板が有する回路または回路素子を
駆動させるための直流電圧（以下、電源電圧と称する）
として用いることができる。さらに、２次コイルに生じ
た起電力である交流電圧をアレイ基板に形成された波形
整形回路により適当に電圧を信号波形に整形すること
で、アレイ基板上の回路または回路素子を駆動させるた
めの信号（以下、駆動信号と称する）として用いること
ができる。
【００４６】次に、１次コイル及び２次コイルの詳しい
構成について説明する。図２３にコイルの拡大図を示
す。
【００４７】図２３（Ａ）に示したコイルは、曲線を描
いて渦を巻いた状態になっており、コイルの両端にはコ
イル用端子が形成されている。また、図２３（Ｂ）に示
したコイルは矩形を描いて渦を巻いた状態になってお
り、コイルの両端にはコイル用端子が形成されている。
【００４８】なお、本発明で用いるコイルは、コイルが
有する配線全体が同一平面上に形成され、且つコイルが
有する配線が渦を巻いていれば良い。よって、コイルが
形成されている平面に対して垂直の方向から見たとき
に、コイルの有する配線が曲線を描いていても、角のあ
る形を描いていても良い。
【００４９】また、コイルの巻数、線幅及び基板上に占
める面積は、必要に応じて設計者が適宜設定することが
できる。
【００５０】図１に示すとおり、チェック基板１０６が
有する１次コイル形成部と、アレイ基板（ＴＦＴ基板）
１００が有する２次コイル形成部１０４は、一定の間隔
を空けて重ねられている。
【００５１】１次コイル形成部と２次コイル形成部１０
４とが重なっている部分の拡大図を、図２３（Ｃ）に示
す。図２３（Ｃ）において、１次コイル１０７と２次コ
イル１０４は、配線の渦の巻く方向が同じになっている
が、本発明はこの構成に限定されない。１次コイルと２
次コイルの渦の巻く方向が逆であっても良い。
【００５２】チェック基板とアレイ基板とが一定の間隔
を保つため、本実施形態では、チェック基板に気体を一
定の圧力で流入させることで、チェック基板とアレイ基
板との間隔を保つ方法を用いる。この間隔は、実施者が
適宜決定すればよいが、本実施形態では、１０〜２００
μｍの間隔とするのが好ましい。また、気体を流入する
ために、チェック基板には気体を流入させる穴１１０を
複数形成する。
【００５３】アレイ基板とチェック基板との間隔を一定
に保つために気体以外にも絶縁性の液体を用いることも
できる。
【００５４】また、検査装置には、駆動電源および駆動
信号を入力する装置１１１、光源（ハロゲンランプ、放
電灯等の干渉性を有さない光源を用いればよい）１１２
ａ、光学系１１２ｂ、ビデオカメラ１１３、画像処理装
置１１４が設けられており、ＴＦＴに電圧を印加する前
に、この光源１１２からの光を照射してポッケルスセル
表面からの光の様子を画像としてビデオカメラ１１３で
捉えて画像処理すればよい。
【００５５】チェック基板１０６が有するアレイ基板
（ＴＦＴ基板）に形成された回路または回路素子の動作
情報を検出する手段は、液晶もしくはポッケルスセル１
０８のような電界の変化により光学特性の変化する材料
である。チェック基板１０６において、ポッケルス結晶
は第１電極１０９ａと第２電極１０９ｂに挟まれている
（図２２）。
【００５６】ポッケルスセルとは、電気光学効果（ポッ
ケルス効果）を有する光学素子であって、電圧をかける
と、電気光学的特性が変化するという性質を利用した素
子である。この性質を利用し、結晶に交流電圧やパルス
電圧を加えて、光の変調やシャッター、円偏光の発生や
検出に用いることができる。具体的には、ＮＨ4Ｈ2ＰＯ
4、ＢａＴｉＯ3、ＫＨ2ＰＯ（ＫＨＰ）、ＫＤ2ＰＯ
4（Ｄ・ＫＤＰ）、ＬｉＮｂＯ3、ＺｎＴｅまたはＺｎＯ
の結晶体である。
【００５７】アレイ基板上の回路または回路素子が駆動
して電界が変化し、その電界の変化によりポッケルスセ
ルにおいて複屈折が生じて透過率が異なってみえる。す
なわち、正常な回路または回路素子と重なる部分のポッ
ケルスセルに比べて、欠陥のある回路または回路素子と
重なる部分のポッケルスセルは、明るく見えたり暗く見
えたりする。
【００５８】例えば、画素に形成された欠陥が生じてい
ない正常なＴＦＴと欠陥が生じているＴＦＴとでは、光
の透過率が異なる。これは、ポッケルスセルが有する強
誘電体結晶の光軸に対して垂直になるように素子基板を
配置すると、回路または回路素子において生じる電界に
より、強誘電体結晶において複屈折が生じるためであ
る。
【００５９】この複屈折の、電界方向成分をもつ偏光に
対する屈折率は、電界の強さによって決まる。よって、
同じ構造を有し、なおかつ正常に動作している複数の回
路または回路素子においては、同じ強さの電界が生じて
いるため、各回路または回路素子と重なる部分における
強誘電体結晶の屈折率は、ほぼ等しくなる。
【００６０】しかし、欠陥のある回路または回路素子に
おいて生じる電界は、他の正常な回路または回路素子に
おいて生じる電界に比べて、強かったり弱かったりす
る。よって、欠陥のある回路または回路素子と重なる部
分における強誘電体結晶の屈折率は、他の正常な回路ま
たは回路素子と重なる部分における強誘電体結晶の屈折
率と異なる。よって、ポッケルスセルを通して素子基板
を見たときに、欠陥のある回路または回路素子と重なる
部分が、正常な回路または回路素子と重なる部分に比べ
て、明るく見えたり、暗く見えたりする。
【００６１】例えば、図１に示すように、アレイ基板に
対して垂直な方向における光を、偏光ビームスプリッタ
ーなどの光学系を用いて分離し、その強度をモニターす
ることで、ポッケルスセルの透過率を算出し、欠陥箇所
を検出することが可能である。なお、複数回にわたるモ
ニターの結果に何らかの演算処理を施し、欠陥箇所を検
出するようにしても良い。
【００６２】また、検査対象である全ての回路の出力を
検査専用回路に入力し、該検査専用回路において生じる
電界の強度を、電気光学素子を用いて測定することで、
欠陥の有無を特定したり、欠陥箇所そのものを特定した
りしても良い。検査専用回路を用いることで、検査対象
である全ての回路または回路素子において、いちいちポ
ッケルス・セルを用いてモニターする必要がなくなり、
検査工程を簡便化及び迅速化することができる。
【００６３】なお、欠陥の検出は画素部に限定されず、
どの回路や回路素子においても本検査方法を適用するこ
とができる。例えば、ポッケルスセルと、駆動回路や信
号線駆動回路を重ね合わせ、屈折率をモニターすること
で、同じように欠陥箇所を検出することが可能である。
また素子基板上の引きまわし配線において生じる断線や
ショートなどの欠陥も、同様に検出することが可能であ
る。
【００６４】以上のような検査工程により、アレイ基板
上の各ＴＦＴ基板に対して、製品化の可否を確認する。
この後、検査工程前に帯電防止膜を塗布した場合はこの
帯電防止膜を除去し、有機絶縁膜をエッチングしてバン
ク２０７を形成し、２３０〜３５０℃で加熱処理を行
う。
【００６５】次いで、アレイ基板１００を分断してＴＦ
Ｔ基板１０１とする。アレイ基板上にＴＦＴ基板および
検査用回路（２次コイル、整流回路および波形整形回
路）をどのように形成するかは、実施者が適宜決定すれ
ばよいが、図５に示すようにＴＦＴ基板と検査工程で用
いた２次コイル、整流回路および波形整形回路が駆動回
路と電気的かつ物理的な接続を残さないように分断でき
るようにしておくことが好ましい。
【００６６】続いて、上記検査工程において、製品化可
能と判断されたＴＦＴ基板１０１の画素電極２０６上に
絶縁膜２０８、有機化合物層２０９、陰極２１０を形成
する。製品化できないと判断されたＴＦＴ基板は、製造
工程からはずし不良解析を行ったり、修復して製品化が
可能であれば修復し、再度検査工程に戻してもよい。
【００６７】絶縁膜２０８は、ポリイミド、ポリアミ
ド、アクリル等の有機樹脂絶縁膜をスピンコート法を用
いて、１〜５nmの膜厚で形成する。有機化合物層２０９
は、発光層の他に正孔注入層として、正孔輸送層、正孔
阻止層、電子輸送層、電子注入層およびバッファー層と
いった複数の層を組み合わせて積層し形成される。有機
化合物層２０９としての膜厚は、１０〜４００nm程度が
好ましい。陰極２１０は、有機化合物層２０９成膜後
に、蒸着法により形成する。陰極２１０となる材料とし
ては、ＭｇＡｇやＡｌ−Ｌｉ合金（アルミニウムとリチ
ウムの合金）の他に、周期表の１族もしくは２族に属す
る元素とアルミニウムとを共蒸着法により形成した膜を
用いても良い。なお、陰極２１０の膜厚は、８０〜２０
０nm程度が好ましい。
【００６８】以上のようにして、アレイ基板１００上に
複数形成されたＴＦＴ基板１０１を用いて発光装置を作
製することができる。
【００６９】なお、本実施形態において、アレイ基板は
ガラス基板を用いているが、石英基板またはプラスチッ
ク基板を用いてもよい。ただし、プラスチック基板を用
いる場合は、基板の耐熱温度が低いため、プラスチック
基板が耐えうる温度で行える作製プロセスを実施者が適
宜決定すればよい。
【００７０】なお、チェック基板およびアレイ基板に形
成されるコイルの巻き数、線幅、形状および基板上にし
める面積は、実施者が適宜決定することができるが、１
次コイルの巻き数に対する２次コイルの巻き数の割合
は、１次コイルに印加される電圧が２次コイルに誘導さ
れる電圧の割合に反比例することを考慮して設計するこ
とが重要である。
【００７１】（実施形態２）本実施形態では、ＴＦＴ基
板の他の検査方法について、図４、６を用いて説明す
る。
【００７２】本実施形態において開示する検査方法は、
アレイ基板上に形成されたＴＦＴ基板の回路および回路
素子が動作する際に、電磁波が発生する。この電磁波の
強度、周波数、ある時間毎の電磁波の強度、周波数を測
定することでＴＦＴ基板の製品化の可否を確認する方法
である。
【００７３】あらかじめ、良品（製品化可能）と判断さ
れたＴＦＴ基板の回路の電磁波の強度、周波数および時
間毎の強度、周波数を測定して、ＴＦＴ基板の製品化可
否の判断の際の比較に用いればよい。
【００７４】次いで、アレイ基板に形成されたＴＦＴ基
板の回路および回路素子に電磁誘導を利用して、電源電
圧および駆動信号を供給する。この時の電磁波の強度、
周波数および時間毎（あるタイミング毎）の強度と周波
数を電磁波の測定可能なアンテナを有するチェック基板
を用いて測定する。
【００７５】なお、チェック基板には、実施形態１と同
様に１次コイルが形成されており、駆動電源および駆動
信号入力装置から１次コイルが有する２つの端子間に交
流電圧を印加すると２次コイルが有する２つの端子間に
起電力が生じる。
【００７６】次いで、２次コイルに生じた起電力である
交流電圧をアレイ基板に形成された整流回路により整流
化し平滑化することでアレイ基板が有する回路または回
路素子を駆動させるための直流電圧（以下、電源電圧と
称する）として用いることができる。さらに、２次コイ
ルに生じた起電力である交流電圧をアレイ基板に形成さ
れた波形整形回路により適当に電圧を信号波形に整形す
ることで、アレイ基板上の回路または回路素子を駆動さ
せるための信号（以下、駆動信号と称する）として用い
ることができる。
【００７７】実施形態１で説明したように整流回路およ
び波形整形回路により駆動電源および駆動信号が供給さ
れると、ＴＦＴ基板に形成された回路および回路素子が
動作し、電磁波が発生する。この発生した電磁波の強
度、スペクトルおよびタイミング毎の電磁波の強度、ス
ペクトルをチェック基板に設けられたアンテナ３０３で
測定する。チェック基板３０１に設けられた電磁波セン
サー（アンテナともいう）３０３は、計測周波数帯域が
１ＭＨｚ〜１ＧＨｚの公知のセンサー（アンテナ）を用
いればよい。また、チェック基板がアレイ基板に接触し
ないようにするため、さらにアレイ基板上の回路または
回路素子が発する電磁波の測定再現性を向上させるため
に、チェック基板が常にアレイ基板と一定の間隔を保つ
必要がある。本実施形態では、チェック基板に気体を一
定の圧力で吹き込みチェック基板とアレイ基板との間隔
を一定に保っている。この間隔は、実施者が適宜決定す
ればよいが、本実施形態では、１０〜２００μｍの間隔
としている。気体を吹き込むために、チェック基板には
気体を吹き込む穴１１０が複数形成されている。アレイ
基板１００およびチェック基板３０１におけるコイルと
端子の関係概略図は図４のとおりである。
【００７８】アンテナ３０３は、アレイ基板に形成され
た微細な回路および回路素子から発生する電磁波の強
度、周波数等の位置情報を得るのに必要な分解能にする
ため、チェック基板にアンテナを形成する間隔をなるべ
く狭くして、より多くの小型アンテナを形成することが
好ましい。アンテナを形成する間隔は、画素サイズに合
わせて最適な分解能が得られるように実施者が適宜決定
すればよい。また、チェック基板とアレイ基板との間隔
もなるべく狭く、本実施形態では１００μｍ以下で、一
定に保つことで分解能を向上させることができる。
【００７９】本実施形態で開示する検査方法は、アレイ
基板上に形成された回路および回路素子の動作を回路お
よび回路素子が発する電磁波の強度、周波数、および時
間毎の電磁波の強度、周波数を一度に測定して確認する
ため、短時間でＴＦＴ基板の良品確認をすることができ
る。
【００８０】本実施形態で示した検査工程が終了した
ら、アレイ基板１００をひとつひとつのＴＦＴ基板１０
１に分断した後、製品化可能と判断されたＴＦＴ基板上
に発光素子を形成してＥＬディスプレイを作製したり、
ＴＦＴ基板と対向基板とを張り合わせて液晶を封入して
液晶ディスプレイを作製したりすればよい。
【００８１】このような検査工程を作製工程に組み込む
ことにより、不良画素または不良駆動回路を多数含んだ
ＴＦＴ基板に関しては、発光素子の形成工程を行わない
ため、無駄に発光素子形成材料を用いることが無いた
め、製造コストを低減することができる。
【００８２】また、非接触でアレイ基板に駆動電源また
は駆動信号を送ることができるため、検査工程（または
検査工程準備）の際にアレイ基板にゴミが付着して汚染
されるという問題も解決することができる。
【００８３】
【実施例】（実施例１）本実施例においては、本発明を
用いて作製される発光素子について説明する。なお、こ
こでは、同一基板上に本発明の発光素子を有する画素部
と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネ
ル型ＴＦＴ及びｐチャネル型ＴＦＴ）と、ＴＦＴ基板の
駆動を検査するためのトランスの２次コイル、整流回路
および波形整形回路を同一基板上に作製する方法の一例
について図７〜１０を用いて説明する。
【００８４】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板９００を用いる。なお、基板
９００としては、透光性を有する基板であれば限定され
ず、石英基板を用いても良い。また、本実施例の処理温
度に耐えうる耐熱性を有するプラスチック基板を用いて
もよい。
【００８５】次いで、図７（Ａ）に示すように、基板９
００上に酸化珪素膜、窒化珪素膜または酸化窒化珪素膜
などの絶縁膜から成る下地絶縁膜９０１を形成する。本
実施例では下地絶縁膜９０１として２層構造を用いる
が、前記絶縁膜の単層膜または２層以上積層させた構造
を用いても良い。下地絶縁膜９０１の一層目としては、
プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏ
を反応ガスとして成膜される酸化窒化珪素膜９０１ａを
１０〜２００ｎｍ（好ましくは５０〜１００ｎｍ）形成
する。本実施例では、膜厚５０ｎｍの酸化窒化珪素膜９
０１ａ（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４
％、Ｈ＝１７％）を形成した。次いで、下地絶縁膜９０
１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ
4、及びＮ2Ｏを反応ガスとして成膜される酸化窒化珪素
膜９０１ｂを５０〜２００ｎｍ（好ましくは１００〜１
５０ｎｍ）の厚さに積層形成する。本実施例では、膜厚
１００ｎｍの酸化窒化珪素膜９０１ｂ（組成比Ｓｉ＝３
２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成した。
【００８６】次いで、下地絶縁膜９０１上に半導体層９
０２〜９０６を形成する。半導体層９０６は、整流回路
においてＴＦＴを変形させてダイオードを形成するため
の半導体層である。なお、本明細書中において、チャネ
ル形成領域、後のソース領域、ドレイン領域となるｎ型
不純物を高濃度に添加された領域を含む半導体層を活性
層ともいう。半導体層９０２〜９０６は、非晶質構造を
有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ
法、またはプラズマＣＶＤ法等）により成膜した後、公
知の結晶化処理（レーザー結晶化法、熱結晶化法、また
はニッケルなどの触媒を用いた熱結晶化法等）を行って
得られた結晶質半導体膜を所望の形状にパターニングし
て形成する。この半導体層９０２〜９０６の厚さは２５
〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで形成
する。結晶質半導体膜の材料に限定はないが、好ましく
は珪素（シリコン）またはシリコンゲルマニウム（Ｓｉ
XＧｅ1-X（Ｘ＝０．０００１〜０．０２））合金などで
形成すると良い。本実施例では、プラズマＣＶＤ法を用
い、５５ｎｍの非晶質珪素膜を成膜した後、ニッケルを
含む溶液を非晶質珪素膜上に保持させた。この非晶質珪
素膜に脱水素化（５００℃、１時間）を行った後、熱結
晶化（５５０℃、４時間）を行い、さらに結晶化を改善
するためのレーザーアニ―ル処理を行って結晶質珪素膜
を形成した。そして、この結晶質珪素膜をフォトリソグ
ラフィー法を用いたパターニング処理によって、半導体
層９０２〜９０６を形成した。
【００８７】また、半導体層９０２〜９０６を形成した
後、ＴＦＴのしきい値を制御するために、半導体層９０
２〜９０６に微量な不純物元素（ボロンまたはリン）を
ドーピングしてもよい。
【００８８】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザー
を用いることができる。これらのレーザーを用いる場合
には、レーザー発振器から放射されたレーザー光を光学
系で線状に集光し半導体膜に照射する方法を用いると良
い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００ｍＪ／ｃｍ2(代表的には２００〜３００ｍＪ／ｃｍ
2)とする。また、ＹＡＧレーザーを用いる場合にはその
第２高調波を用いパルス発振周波数３０〜３００ｋＨｚ
とし、レーザーエネルギー密度を３００〜６００ｍＪ／
ｃｍ2(代表的には３５０〜５００ｍＪ／ｃｍ2)とすると
良い。そして幅１００〜１０００μｍ、例えば４００μ
ｍで線状に集光したレーザー光を基板全面に渡って照射
し、この時の線状レーザー光の重ね合わせ率（オーバー
ラップ率）を５０〜９０％として行えばよい。
【００８９】次いで、半導体層９０２〜９０６を覆うゲ
ート絶縁膜９０７を形成する。ゲート絶縁膜９０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとして珪素を含む絶縁膜で形成する。本実施
例では、プラズマＣＶＤ法により１１０ｎｍの厚さで酸
化窒化珪素膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）で形成した。勿論、ゲート絶縁膜は酸
化窒化珪素膜に限定されるものでなく、他の珪素を含む
絶縁膜を単層または積層構造として用いても良い。
【００９０】また、酸化珪素膜を用いる場合には、プラ
ズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）
とＯ2とを混合し、反応圧力４０Ｐａ、基板温度３００
〜４００℃とし、高周波（１３．５６ＭＨｚ）電力密度
０．５〜０．８Ｗ／ｃｍ2で放電させて形成することが
できる。このようにして作製される酸化珪素膜は、その
後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。
【００９１】そして、ゲート絶縁膜９０７上にゲート電
極を形成するための耐熱性導電層９０８を２００〜４０
０ｎｍ（好ましくは２５０〜３５０ｎｍ）の厚さで形成
する。耐熱性導電層９０８は単層で形成しても良いし、
必要に応じて二層あるいは三層といった複数の層から成
る積層構造としても良い。耐熱性導電層にはＴａ、Ｔ
ｉ、Ｗから選ばれた元素、または前記元素を成分とする
合金か、前記元素を組み合わせた合金膜が含まれる。こ
れらの耐熱性導電層はスパッタ法やＣＶＤ法で形成され
るものであり、低抵抗化を図るために含有する不純物濃
度を低減させることが好ましく、特に酸素濃度に関して
は３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３
００ｎｍの厚さで形成する。Ｗ膜はＷをターゲットとし
てスパッタ法で形成しても良いし、６フッ化タングステ
ン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもでき
る。いずれにしてもゲート電極として使用するためには
低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃ
ｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくす
ることで低抵抗率化を図ることができるが、Ｗ中に酸素
などの不純物元素が多い場合には結晶化が阻害され高抵
抗化する。このことより、スパッタ法による場合、純度
９９．９〜９９．９９９９％のＷターゲットを用い、さ
らに成膜時に気相中からの不純物の混入がないように十
分配慮してＷ膜を形成することにより、抵抗率９〜２０
μΩｃｍを実現することができる。
【００９２】一方、耐熱性導電層９０８にＴａ膜を用い
る場合には、同様にスパッタ法で形成することが可能で
ある。Ｔａ膜はスパッタガスにＡｒを用いる。また、ス
パッタ時のガス中に適量のＸｅやＫｒを加えておくと、
形成する膜の内部応力を緩和して膜の剥離を防止するこ
とができる。α相のＴａ膜の抵抗率は２０μΩｃｍ程度
でありゲート電極に使用することができるが、β相のＴ
ａ膜の抵抗率は１８０μΩｃｍ程度でありゲート電極と
するには不向きであった。ＴａＮ膜はα相に近い結晶構
造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα
相のＴａ膜が容易に得られる。また、図示しないが、耐
熱性導電層９０８の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、耐熱性導電層９０
８、９０９中に微量に存在しているアルカリ金属元素が
第１の形状のゲート絶縁膜９０７に拡散するのを防ぐこ
とができる。いずれにしても、耐熱性導電層９０８は抵
抗率を１０〜５０μΩｃｍの範囲ですることが好まし
い。
【００９３】さらに、ゲート電極を形成する他の例とし
て、第１の導電膜としてリン等の不純物元素をドーピン
グした多結晶シリコン膜に代表される半導体膜を用いて
もよい。また、第１の導電膜をタングステン（Ｗ）膜で
形成し、第２の導電膜をＣｕ膜、第３の導電膜をチタン
（Ｔｉ）膜とする組み合わせ、第１の導電膜をタンタル
（ＴａＮ）膜で形成し、第２の導電膜をアルミニウム
（Ａｌ）膜、第３の導電膜をチタン（Ｔｉ）膜とする組
み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）膜で
形成し、第２の導電膜をＡｌ膜とする組み合わせ、第１
の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の
導電膜をＣｕ膜、第３の導電膜をチタン（Ｔｉ）とする
組み合わせとする３層構造のゲート電極を採用してもよ
い。
【００９４】本実施例においては、第１層目の導電層
（第１導電膜９０８）にＴａＮ膜、第２層目の導電層
（第２導電膜９０９）にＷ膜を形成した（図７
（Ａ））。
【００９５】次に、フォトリソグラフィーの技術を使用
してゲート電極を形成するためのレジストによるマスク
９１０ａおよび２次コイルを形成するためのレジストに
よるマスク９１０ｂを形成する。そして、第１のエッチ
ング処理を行う。第１のエッチング処理は、第１のエッ
チング条件および第２のエッチング条件で行われる。
【００９６】本実施例ではＩＣＰエッチング装置を用
い、エッチング用ガスにＣｌ2とＣＦ4Ｏ2を用い、それ
ぞれのガス流量比を２５／２５／１０とし、１Ｐａの圧
力で３．２Ｗ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）電力を
投入してプラズマを形成して行う。基板側（試料ステー
ジ）にも２２４ｍＷ／ｃｍ2のＲＦ（１３.５６ＭＨｚ）
電力を投入し、これにより実質的に負の自己バイアス電
圧が印加される。第１のエッチング条件によりＷ膜をエ
ッチングする。続いて、レジストからなるマスクを除去
せずに第２のエッチング条件に変えてエッチング用ガス
にＣＦ4およびＣｌ2を用いて、それぞれのガス流量比を
３０／３０(SCCM)とし、１Paの圧力でＲＦ（１３.５６
ＭＨｚ）電力を投入してプラズマを形成して行う。基板
側（試料ステージ）にも２０ＷのＲＦ（１３.５６ＭＨ
ｚ）電力を投入し、実質的に負の自己バイアス電圧を印
加する。
【００９７】第１のエッチング処理により第１のテーパ
形状を有する導電層９１１〜９１５が形成される。導電
層９１１〜９１５のテーパの角度は１５〜３０°となる
ように形成される。残渣を残すことなくエッチングする
ためには、１０〜２０％程度の割合でエッチング時間を
増加させるオーバーエッチングを施すものとする。Ｗ膜
に対する酸化窒化シリコン膜（ゲート絶縁膜９０７）の
選択比は２〜４（代表的には３）であるので、オーバー
エッチング処理により、酸化窒化シリコン膜が露出した
面は２０〜５０ｎｍ程度エッチングされる。
【００９８】そして、第１のドーピング処理を行い一導
電型の不純物元素を半導体層に添加する。ここでは、レ
ジストからなるマスク９１０を除去せずにｎ型を付与す
る不純物元素添加の工程を行う。半導体層９０２〜９０
６の一部に第１のテーパ形状を有する導電膜９１１〜９
１５をマスクとして自己整合的に不純物を添加し、第１
のｎ型不純物領域９１６〜９２０を形成する。ｎ型を付
与する不純物元素として１５族に属する元素、典型的に
はリン（Ｐ）または砒素（Ａｓ）を用いるが、ここでは
リン（Ｐ）を用い、イオンドープ法により第１のｎ型不
純物領域９１６〜９２０には１×１０20〜１×１０21at
oｍs／cm3の濃度範囲でｎ型を付与する不純物元素が添
加される（図７（Ｂ））。
【００９９】次にレジストからなるマスクを除去せずに
第２のエッチング処理を行う。第２のエッチング処理
は、第３のエッチング条件および第４のエッチング条件
で行う。第２のエッチング処理も第１のエッチング処理
と同様にＩＣＰエッチング装置により行い、エッチング
ガスにＣＦ4およびＣｌ2を用い、それぞれのガス流量比
を３０／３０（SCCM）とし、１Paの圧力でＲＦ（１３.
５６ＭＨｚ）電力を投入してプラズマを形成して行う。
基板側（試料ステージ）にも２０ＷのＲＦ（１３.５６
ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧
を印加する。この第３のエッチング条件により、Ｗ膜お
よびＴａＮ膜とも同程度にエッチングされた導電膜９２
１〜９２５が形成される（図７（Ｃ））。
【０１００】この後、レジストからなるマスクをそのま
まに第４のエッチング条件に変えて、エッチング用ガス
にＣＦ4とＣｌ2およびＯ2の混合ガスを用い、１Paの圧
力でＲＦ電力（１３.５６ＭＨｚ）電力を投入してプラ
ズマを形成して行う。基板側（試料ステージ）にも２０
ＷのＲＦ（１３.５６ＭＨｚ）電力を投入し、実質的に
負の自己バイアス電圧を印加する。この第４のエッチン
グ条件でＷ膜をエッチングして、第２の形状の導電膜９
２６〜９３０を形成する（図７（Ｄ））。
【０１０１】なお、本実施例において２次コイルはゲー
ト電極を形成するためのエッチング処理がすべて終了し
た後に、渦巻き状のマスクを用いてエッチングして形成
すればよい。従って、ゲート電極を形成する領域は、エ
ッチング処理中はマスクで覆っておく。また、渦巻き状
のマスクは、２次コイルが外径１ｍｍ、内径０．５ｍｍ
になるように形成しているが、２次コイルの形状は円形
の渦巻きに限定されるものではなく、実施者が適宜決定
すればよい。また、各ＴＦＴ基板に形成する２次コイル
の数は、ＴＦＴ基板の駆動電圧にあわせて実施者が適宜
決定すればよい。さらに、２次コイルを形成する方法
も、本実施例に限定されるものではなく、実施者が決定
すればよい。
【０１０２】次いで、第２のドーピング工程（第２の形
状の第１の導電膜９２６ａ〜９３０ａを介して半導体層
にｎ型不純物元素の添加）を行い、第１のｎ型不純物領
域９１６〜９２０と接するチャネル形成領域側に第２の
ｎ型不純物領域９３３〜９３７とを形成する。第２のｎ
型不純物領域における不純物濃度は、１×１０16〜１×
１０19atoms/cm3となるようにする。この第２のドーピ
ング工程においては、１層目の第２の形状の導電膜９２
６ａ〜９３０ａのテーパ部を介しても半導体層にｎ型不
純物元素が添加されるような条件になっており、本明細
書において、１層目の第２の形状の導電膜９２６ａ〜９
３０ａと重なる第２のｎ型不純物領域をＬov（ovはover
lappedの意味で付す）領域、１層目の第２の形状の導電
膜９２６ａ〜９３０ａとは重ならない第２のｎ型不純物
領域をＬoff（offはoffsetの意味で付す）ということと
する（図８（Ａ））。
【０１０３】次いで、図８（Ｂ）に示すように、後のｐ
チャネル型ＴＦＴの活性層（チャネル形成領域およびソ
ース・ドレイン領域となる高濃度に不純物が添加された
領域を含めた半導体層）となる半導体層９０２、９０
５、９０６に一導電型とは逆の導電型の不純物領域９３
９（９３９ａ、９３９ｂ）、９４０（９４０ａ、９４０
ｂ）及び９３３（９３２３ａ、９３３ｂ）を形成する。
第２の形状の導電層９２６、９２９、９３０をマスクと
してｐ型を付与する不純物元素を添加し、自己整合的に
不純物領域を形成する。このとき、後のｎチャネル型Ｔ
ＦＴの活性層となる半導体層９０３、９０４は、レジス
トからなるマスク９３８ａ、９３８ｂを形成し全面を被
覆しておく。ここで形成されるｐ型不純物領域９３９、
９４０、９４１はジボラン（Ｂ2Ｈ6）を用いたイオンド
ープ法で形成し、ｐ型不純物領域９３９、９４０、９４
１のｐ型を付与する不純物元素の濃度は、２×１０20〜
２×１０21atoms/cm3となるようにする。
【０１０４】ｐ型不純物領域９３９、９４０、９４１に
は詳細にはｎ型を付与する不純物元素が含有されている
が、これらの不純物領域９３９、９４０、９４１のｐ型
を付与する不純物元素の濃度は、ｎ型を付与する不純物
元素の濃度の１．５から３倍となるように添加されるこ
とによりｐ型不純物領域でｐチャネル型ＴＦＴのソース
領域およびドレイン領域として機能するために何ら問題
は生じない。
【０１０５】その後、図８（Ｃ）に示すように、第２の
形状を有する導電層９２６〜９３０およびゲート絶縁膜
上に第１の層間絶縁膜９４２を形成する。第１の層間絶
縁膜９４２は窒化シリコン膜、酸化シリコン膜、酸化窒
化シリコン膜、またはこれらを組み合わせた積層膜で形
成すれば良い。いずれにしても第１の層間絶縁膜９４２
は無機絶縁材料から形成する。第１の層間絶縁膜９４２
の膜厚は１００〜２００ｎｍとする。第１の層間絶縁膜
９４２として酸化シリコン膜を用いる場合には、プラズ
マＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０
Ｐａ、基板温度３００〜４００℃とし、高周波（１３．
５６MHz）電力密度０．５〜０．８W/cm2で放電させて形
成することができる。また、第１の層間絶縁膜９４２と
して酸化窒化シリコン膜を用いる場合には、プラズマＣ
ＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒
化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸
化窒化シリコン膜で形成すれば良い。この場合の作製条
件は反応圧力２０〜２００Ｐａ、基板温度３００〜４０
０℃とし、高周波（６０MHz）電力密度０．１〜１．０W
/cm2で形成することができる。また、第１の層間絶縁膜
９４２としてＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化
窒化水素化シリコン膜を適用しても良い。窒化シリコン
膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製
することが可能である。
【０１０６】そして、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化する工程を行
う。この工程はファーネスアニール炉を用いる熱アニー
ル法で行う。その他に、レーザーアニール法、またはラ
ピッドサーマルアニール法（ＲＴＡ法）を適用すること
ができる。熱アニール法では酸素濃度が１ｐｐｍ以下、
好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜
７００℃、代表的には５００〜６００℃で行うものであ
り、本実施例では５５０℃で４時間の加熱処理を行っ
た。また、基板９００に耐熱温度が低いプラスチック基
板を用いる場合にはレーザーアニール法を適用すること
が好ましい。
【０１０７】この加熱処理工程において、半導体層を結
晶化させる工程で用いた触媒元素（ニッケル）が、ゲッ
タリング作用を有する周期表の１５族に属する元素（本
実施例ではリン）が高濃度に添加された第１のｎ型不純
物領域に移動（ゲッタリング）させ、チャネル形成領域
における触媒元素の濃度を低減することができる。
【０１０８】活性化の工程に続いて、雰囲気ガスを変化
させ、３〜１００％の水素を含む雰囲気中で、３００〜
４５０℃で１〜１２時間の加熱処理を行い、半導体層を
水素化する工程を行う。この工程は熱的に励起された水
素により半導体層にある１０ 16〜１０18/cm3のダングリ
ングボンドを終端する工程である。水素化の他の手段と
して、プラズマ水素化（プラズマにより励起された水素
を用いる）を行っても良い。いずれにしても、半導体層
９０２〜９０６中の欠陥密度を１０16/cm3以下とするこ
とが望ましく、そのために水素を０．０１〜０．１atom
ic％程度付与すれば良い。
【０１０９】そして、有機絶縁物材料からなる第２の層
間絶縁膜９４３を１．０〜２．０μｍの平均膜厚で形成
する。有機樹脂材料としては、ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロ
ブテン）等を使用することができる。例えば、基板に塗
布後、熱重合するタイプのポリイミドを用いる場合に
は、クリーンオーブンで３００℃で焼成して形成する。
また、アクリルを用いる場合には、２液性のものを用
い、主材と硬化剤を混合した後、スピナーを用いて基板
全面に塗布した後、ホットプレートで８０℃で６０秒の
予備加熱を行い、さらにクリーンオーブンで２５０℃で
６０分焼成して形成することができる。
【０１１０】このように、第２の層間絶縁膜９４３を有
機絶縁物材料で形成することにより、表面を良好に平坦
化させることができる。また、有機樹脂材料は一般に誘
電率が低いので、寄生容量を低減できる。しかし、吸湿
性があり保護膜としては適さないので、本実施例のよう
に、第１の層間絶縁膜９４２として形成した酸化シリコ
ン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み
合わせて用いると良い。さらに、本実施例では、第２層
間絶縁膜９４３を有機絶縁物材料で形成したが、無機絶
縁材料を用いて形成し、その表面をＣＭＰ法等で平坦化
して得られる膜を第２層間絶縁膜としてもよい。
【０１１１】ところで、有機絶縁材料を用いて形成され
る第２の層間絶縁膜９４３は、水分やガスを発生してし
まう可能性がある。発光素子は水分やガス（酸素）で劣
化しやすいことが知られている。実際に層間絶縁膜に有
機樹脂絶縁膜を用いて形成された発光装置が使用する際
に発生する熱で、有機樹脂絶縁膜から水分やガスが発生
し、発光素子の劣化が起こりやすくなってしまうことが
考えられる。そこで、有機絶縁材料で形成された第２の
層間絶縁膜９４３上に絶縁膜９４４を形成する。なお、
絶縁膜９４４は、酸化シリコン膜、酸化窒化シリコン
膜、窒化シリコン膜などを用いて形成される。なおここ
で形成される絶縁膜９４４はスパッタ法またはプラズマ
ＣＶＤ法を用いて形成すればよい。また、絶縁膜９４４
は、コンタクトホールを形成した後から形成してもよ
い。
【０１１２】その後、所定のパターンのレジストマスク
を形成し、それぞれの半導体層に形成されソース領域ま
たはドレイン領域とする不純物領域に達するコンタクト
ホールを形成する。コンタクトホールはドライエッチン
グ法で形成する。
【０１１３】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、マスクでパターニングし、その後エ
ッチングすることで、配線９４５〜９５２を形成する。
図示していないが、本実施例ではこの配線を、そして、
膜厚５０ｎｍのＴｉ膜と、膜厚５００ｎｍの合金膜（Ａ
ｌとＴｉとの合金膜）との積層膜で形成した。
【０１１４】次いで、その上に透明性導電膜を８０〜１
２０ｎｍの厚さで形成し、エッチングすることによって
画素電極（陽極）９５３を形成する（図９（Ａ））。な
お、本実施例では、透明電極として酸化インジウム・ス
ズ（ＩＴＯ）膜や酸化インジウムに２〜２０[％]の酸化
亜鉛（ＺｎＯ）を混合した透明導電膜を用いる。
【０１１５】また、陽極９５３は、ドレイン配線９５０
と接して重ねて形成することによって電流制御用ＴＦＴ
のドレイン領域と電気的な接続が形成される。ここで、
陽極９５３に対して１８０〜３５０℃で加熱処理を行っ
てもよい。
【０１１６】次に、図９（Ｂ）に示すように、陽極９５
３上に有機絶縁膜９５４を形成する。
【０１１７】ここまでの工程でＴＦＴが形成されたアレ
イ基板が空気中のゴミに汚染されたり、破壊したりしな
いように有機絶縁膜９５４上に、帯電防止作用を有する
極薄い膜（以下、帯電防止膜という）９５５を形成す
る。帯電防止膜９５５は、水洗で除去可能な公知の材料
から形成する（図９（Ｃ））。本実施例では、スタティ
サイド（ＡＣＬ社製）を塗布して帯電防止膜９５５を形
成した。
【０１１８】次いで、ここまでの工程で作製されたアレ
イ基板上のＴＦＴの良否（ＴＦＴ基板の製品化の可否）
を判断するための検査を行う。発光素子を形成する材料
は高価であるので、商品として出荷できないＴＦＴ基板
に発光素子を形成してしまうのは、製造コストの面で問
題がある。そこで、正常に駆動できないもしくは信号伝
達のできないＴＦＴ基板を見分けるために検査工程を組
み込む。検査方法は、実施形態１もしくは実施形態２に
示したような検査方法を適応すればよい。
【０１１９】ＴＦＴ基板を発光素子を形成する処理室
（クリーンルーム）に運びこんだら、帯電防止膜９５５
を水洗して除去する。次いで、有機絶縁膜９５４をエッ
チングして、画素（発光素子）に対応する位置に開口部
を有するバンク９５６を形成する。本実施例ではレジス
トを用いてバンク９５６を形成する。本実施例では、バ
ンク９５６の厚さを１μｍ程度とし、配線と陽極とが接
する部分を覆う領域がテーパ状になるように形成する
（図１０（Ａ））。
【０１２０】なお、本実施例においては、バンク９５６
としてレジストでなる膜を用いているが、場合によって
は、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベン
ゾシクロブテン）、酸化珪素膜等を用いることもでき
る。バンク９５６は絶縁性を有する物質であれば、有機
物と無機物のどちらでも良いが、感光性アクリルを用い
てバンク９５６を形成する場合は、感光性アクリル膜を
エッチングしてから１８０〜３５０℃で加熱処理を行う
のが好ましい。また、非感光性アクリル膜を用いて形成
する場合には、１８０〜３５０℃で加熱処理を行った
後、エッチングしてバンクを形成するのが好ましい。
【０１２１】次に、陽極表面に拭浄処理を行う。なお、
本実施例においては、ベルクリン（小津産業製）を用い
て陽極９５３表面を拭うことにより、陽極９５３表面の
平坦化および表面に付着したゴミの除去を行う。拭浄の
際の洗浄液としては、純水を用い、ベルクリンを巻き付
けている軸の回転数は１００〜３００ｒｐｍとし、押し
込み値は０．１〜１．０ｍｍとする（図１０（Ａ））。
【０１２２】次いで、バンク９５６および陽極９５３を
覆って絶縁膜９５７を形成する。絶縁膜９５７は、ポリ
イミド、ポリアミド、ポリイミドアミドなどの有機樹脂
膜をスピンコート法、蒸着法またはスパッタ法などを用
いて膜厚１〜５nmで形成する。この絶縁膜を形成するこ
とで、陽極９５３表面のクラック等を掩蔽することがで
き、発光素子の劣化を防ぐことができる。
【０１２３】この後、公知の方法でアレイ基板を複数の
ＴＦＴ基板に分断する。この時、製品化するＴＦＴ基板
領域より外側に形成してある検査工程で用いたトランス
２次コイル、整流回路および波形形成回路を電気的かつ
物理的に分断しておくことが好ましい。なお、本実施例
ではトランス２次コイル、整流回路および波形形成回路
を製品化するＴＦＴ基板領域より外側に形成したが、こ
れらを形成する場所は実施者が適宜決定すればよく、本
実施例に限定されない。
【０１２４】次いで、製品化が可能なＴＦＴ基板の絶縁
膜９５７上に有機化合物層９５８、陰極９５９を蒸着法
により形成する。なお、本実施例では発光素子の陰極と
してＭｇＡｇ電極を用いるが、公知の他の材料であって
も良い。なお、有機化合物層９４９は、発光層の他に正
孔注入層、正孔輸送層、電子輸送層、電子注入層及びバ
ッファー層といった複数の層を組み合わせて積層するこ
とにより形成されている。本実施例において用いた有機
化合物層の構造について以下に詳細に説明する。
【０１２５】本実施例では、正孔注入層として、銅フタ
ロシアニンを用い、正孔輸送層としては、α−ＮＰＤを
用いてそれぞれ蒸着法により形成する。
【０１２６】次に、発光層が形成されるが、本実施例で
は発光層に異なる材料を用いることで異なる発光を示す
有機化合物層の形成を行う。なお、本実施例では、赤、
緑、青色の発光を示す有機化合物層を形成する。また、
成膜法としては、いずれも蒸着法を用いているので、成
膜時にメタルマスクを用いることにより画素毎に異なる
材料を用いて発光層を形成することは可能である。
【０１２７】赤色に発色する発光層は、Ａｌｑ3にＤＣ
Ｍをドーピングしたものを用いて形成する。その他にも
Ｎ,Ｎ'-ジサリチリデン−１,６−ヘキサンジアミナト）
ジンク（II）（Ｚｎ（ｓａｌｈｎ））にＥｕ錯体である
（１,１０-フェナントロリン）トリス（１,３-ジフェニ
ル−プロパン−１,３-ジオナト）ユーロピウム（III）
（Ｅｕ（ＤＢＭ）3（Ｐｈｅｎ）をドーピングしたもの
等を用いることができるが、その他公知の材料を用いる
こともできる。
【０１２８】また、緑色に発色する発光層は、ＣＢＰと
Ｉｒ（ｐｐｙ）3を共蒸着法により形成させることがで
きる。なお、この時には、ＢＣＰを用いて正孔阻止層を
積層しておくことが好ましい。また、この他にもアルミ
キノリラト錯体（Ａｌｑ3）、ベンゾキノリノラトベリ
リウム錯体（ＢｅＢｑ）を用いることができる。さらに
は、キノリラトアルミニウム錯体（Ａｌｑ3）にクマリ
ン６やキナクリドンといった材料をドーパントとして用
いたものも可能であるが、その他公知の材料を用いるこ
ともできる。
【０１２９】さらに、青色に発色する発光層は、ジスチ
リル誘導体であるＤＰＶＢｉや、アゾメチン化合物を配
位子に持つ亜鉛錯体であるＮ,Ｎ'−ジサリチリデン−
１,６−ヘキサンジアミナト）ジンク（II）（Ｚｎ（ｓ
ａｌｈｎ））及び４,４'−ビス（２,２−ジフェニル−
ビニル）−ビフェニル（ＤＰＶＢｉ）にペリレンをドー
ピングしたものを用いることもできるが、その他の公知
の材料を用いても良い。
【０１３０】次に電子輸送層を形成する。なお、電子輸
送層としては、１,３,４−オキサジアゾール誘導体や
１,２,４−トリアゾール誘導体（ＴＡＺ）といった材料
を用いることができるが、本実施例では、１,２,４−ト
リアゾール誘導体（ＴＡＺ）を用いて蒸着法により３０
〜６０ｎｍの膜厚で形成する。
【０１３１】以上により、積層構造からなる有機化合物
層が形成される。なお、本実施例における有機化合物層
９５８の膜厚は１０〜４００ｎｍ（典型的には６０〜１
５０ｎｍ）、陰極９５９の厚さは８０〜２００ｎｍ（典
型的には１００〜１５０ｎｍ）とすれば良い。
【０１３２】有機化合物層を形成した後で、蒸着法によ
り発光素子の陰極９５９が形成される。本実施例では発
光素子の陰極となる導電膜としてＭｇＡｇを用いている
が、Ａｌ−Ｌｉ合金膜（アルミニウムとリチウムとの合
金膜）や、周期表の１族もしくは２族に属する元素とア
ルミニウムとを共蒸着法により形成された膜を用いるこ
とも可能である。
【０１３３】こうして図６（Ｂ）に示すような構造の発
光装置が完成する。なお、陽極９５３、有機化合物層９
５８、陰極９５９と積層された部分９６０を発光素子と
称する（図１０（Ｂ））。
【０１３４】ｐチャネル型ＴＦＴ１０００及びｎチャネ
ル型ＴＦＴ１００１は駆動回路１０２のＴＦＴであり、
ＣＭＯＳを形成している。スイッチング用ＴＦＴ１００
２及び電流制御用ＴＦＴ１００３は画素部１０３のＴＦ
Ｔであり、駆動回路１０２のＴＦＴと画素部１０３のＴ
ＦＴとは同一基板上に形成することができる。
【０１３５】なお、発光素子を用いた発光装置の場合、
駆動回路の電源の電圧が５〜６Ｖ程度、最大でも１０Ｖ
程度で十分なので、ＴＦＴにおいてホットエレクトロン
による劣化は、あまり問題にならない。
【０１３６】なお、本実施例では発光装置のＴＦＴ基板
（ＴＦＴ素子基板）に検査工程で用いるトランスの２次
コイルを形成する一例を示しているが、発光装置に限ら
ず、液晶表示装置等、半導体素子からなる半導体装置の
素子基板上に本発明を適用するためのトランスの２次コ
イルを作り込むことが可能である。
【０１３７】（実施例３）実施例１に従い、第２の層間
絶縁膜９４３まで形成する。次いで、実施例１における
絶縁膜９４４を形成するかわりに、第２の層間絶縁膜に
プラズマ処理を行って第２の層間絶縁膜９３５表面を改
質させる方法について図１１〜１３で説明する。
【０１３８】例えば、第２の層間絶縁膜９４３を水素、
窒素、炭化水素、ハロゲン化炭素、弗化水素または希ガ
ス（Ａｒ、Ｈｅ、Ｎｅ等）から選ばれた一種または複数
種の気体中でプラズマ処理することにより第２の層間絶
縁膜９４３の表面に新たな被膜を形成したり、表面に存
在する官能基の種類を変更させたりして、第２の層間絶
縁膜９４３の表面改質を行うことができる。第２の層間
絶縁膜９４３表面には、図１１に示すように緻密化され
た膜９４３Ｂが形成される。本明細書において、この膜
を硬化膜９４３Ｂと称する。これにより、有機樹脂膜か
らガスや水分が放出されるのを防ぐことができる。
【０１３９】さらに、本実施例のように表面改質を行っ
た後、陽極（ＩＴＯ）を形成するため、熱膨張率の異な
る材料が直接接した状態で加熱処理されることがなくな
る。したがって、ＩＴＯのクラック（亀裂）等の発生を
防ぐことができ、発光素子の劣化を防止することもでき
る。なお、第２の層間絶縁膜９４３のプラズマ処理化
は、コンタクトホールを形成する前、後どちらでもよ
い。
【０１４０】なお、硬化膜９４３Ｂは、有機絶縁材料か
らなる第２の層間絶縁膜９４３の表面を水素、窒素、炭
化水素、ハロゲン化炭素、弗化水素または希ガス（Ａ
ｒ、Ｈｅ、Ｎｅ等）から選ばれた一種または複数種の気
体中でプラズマ処理することにより形成される。従っ
て、硬化膜９４３Ｂ中には、水素、窒素、炭化水素、ハ
ロゲン化炭素、弗化水素または希ガス（Ａｒ、Ｈｅ、Ｎ
ｅ等）の気体元素が含まれていると考えられる。
【０１４１】また、その他の例として図１２に示すよう
に実施例１に従い、第２の層間絶縁膜９４３まで形成し
た後、第２の層間絶縁膜９４３上に、絶縁膜９４４とし
て、ＤＬＣ膜９４３Ｃを形成してもよい。
【０１４２】ＤＬＣ膜の特徴としては、１５５０ｃｍ-1
あたりに非対称のピークを有し、１３００ｃｍ-1あたり
に肩をもつラマンスペクトル分布を有する。また、微小
硬度計で測定した時に１５〜２５ＧＰａの硬度を示すほ
か、耐薬品性に優れるという特徴をもつ。さらに、ＤＬ
Ｃ膜はＣＶＤ法もしくはスパッタ法にて成膜可能であ
り、室温から１００℃以下の温度範囲で成膜できる。成
膜方法はスパッタリング法、ＥＣＲプラズマＣＶＤ法、
高周波プラズマＣＶＤ法またはイオンビーム蒸着法とい
った方法を用いれば良く、膜厚５〜５０nm程度に形成す
ればよい。
【０１４３】また、その他の例として図１３に示すよう
に実施例１に従い、第２の層間絶縁膜９４３まで形成し
た後、第２の層間絶縁膜９４３表面にプラズマ処理を行
い表面改質をして硬化膜９４３Ｂを形成した後、硬化膜
９４３Ｂ上にＤＬＣ膜９４３Ｂを形成してもよい。な
お、ＤＬＣ膜９４３Ｃは、成膜方法はスパッタリング
法、ＥＣＲプラズマＣＶＤ法、高周波プラズマＣＶＤ法
またはイオンビーム蒸着法といった方法を用いて、５〜
５０nm程度の膜厚で形成すればよい。
【０１４４】（実施例５）実施例１の工程に従い、バン
ク９５６を形成した後、バンク９５６表面をプラズマ処
理することでバンク９５６の表面改質を行う例について
図１４を用いて説明する。
【０１４５】バンク９５６は、有機樹脂絶縁膜を用いて
形成しているが、水分やガスを発生してしまい、実際に
発光装置を使用した際に生じる熱により水分やガスの発
生しやすくなってしまうという問題がある。
【０１４６】そこで、加熱処理を行った後、図１４に示
すようにバンク９５６の表面改質を行うためにプラズマ
処理を行う。水素、窒素、ハロゲン化炭素、弗化水素ま
たは希ガスから選ばれた一種または複数種の気体中でプ
ラズマ処理を行う。
【０１４７】これにより、バンク９５６表面が緻密化
し、水素、窒素、ハロゲン化炭素、弗化水素または希ガ
スから選ばれた一種または複数種の気体元素を含む硬化
膜が形成され、内部から水分やガス（酸素）が発生する
のを防ぐことができ、発光素子の劣化を防ぐことができ
る。
【０１４８】なお、本実施例は、実施例１〜実施例４の
いずれとも組み合わせて用いることができる。
【０１４９】（実施例４）本発明は、ＴＦＴの形状に限
定されることなく適応することが可能である。本実施例
では、ＴＦＴにボトムゲート型ＴＦＴを形成した発光装
置の作製方法について図１５、１６を用いて説明する。
【０１５０】アレイ基板５０上に、酸化シリコン膜、窒
化シリコン膜、酸化窒化シリコン膜から選ばれた材料で
下地絶縁膜５１を形成し、ゲート電極を形成するために
Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元
素またはいずれかの元素を主成分とする導電膜を形成
し、所望の形状にパターニングしてゲート電極５２を得
る。 次いで、ゲート絶縁膜は、酸化シリコン膜、窒化
シリコン膜または酸化窒化シリコン膜の単層、もしくは
いずれかの膜の積層構造からなるゲート絶縁膜５３を形
成する。続いて、非晶質半導体膜として公知の方法で非
晶質シリコン膜を１０〜１１５０nm厚に形成する。な
お、ゲート絶縁膜５３と非晶質シリコン膜とは、同じ成
膜法で形成することが可能であるため、両者を連続形成
してもよい。連続形成することで、一旦大気に曝すこと
がなくなり、表面の汚染を防ぐことができ、作製するＴ
ＦＴの特性バラツキやしきい値電圧の変動を低減するこ
とができる
【０１５１】次いで、結晶化のための処理を行い、結晶
質半導体膜５４を得る。結晶化工程は、レーザ照射によ
る方法、加熱処理による方法のいずれかまたは組み合わ
せて行ってもよい。結晶化工程が終わったら、後の不純
物添加工程において結晶質シリコン膜（チャネル形成領
域）を保護する絶縁膜（図示せず）を１００〜４００nm
厚で形成する。この絶縁膜は、不純物元素を添加する時
に結晶質シリコン膜が直接プラズマに曝されないように
するためと、さらに、微妙な濃度制御を可能にするため
に形成される。
【０１５２】次いで、レジストからなるマスクを用い
て、後のＴＦＴの活性層となる結晶質シリコン膜にｎ型
不純物元素を添加してＴＦＴのソース領域およびドレイ
ン領域５５を形成する。
【０１５３】次いで、結晶質シリコン膜に添加された不
純物元素を活性化する工程を行う。なお、結晶化処理を
触媒元素を用いて行った場合は、活性化と同一工程にお
いてシリコン膜に塗布した触媒元素の捕獲（ゲッタリン
グ）も行うことができる。加熱処理の際の雰囲気とし
て、ロータリーポンプやメカニカルブースターポンプに
より排気を行って、減圧の雰囲気としてもよい。
【０１５４】次いで、結晶質シリコン膜上の絶縁膜を除
去し、結晶質シリコン膜を所望の形状にパターニングし
た後、絶縁膜５６を形成する。絶縁膜は、酸化シリコン
膜、窒化シリコン膜、酸化窒化シリコン膜等の無機絶縁
膜または、ポリイミド、アクリル、ポリアミド、ポリイ
ミドアミド、エポキシ系樹脂膜、ＢＣＢ（ベンゾシクロ
ブテン）から選ばれた有機樹脂材料を用いて形成する。
【０１５５】その後、それぞれのＴＦＴのソース領域ま
たはドレイン領域に達するコンタクトホールを形成し
て、各ＴＦＴを電気的に接続するための配線５７をアル
ミニウムまたはアルミニウムを主成分とする導電膜で形
成する。続いて、配線５８を覆って層間絶縁膜５８を形
成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン
膜、酸化窒化シリコン膜等の無機絶縁膜または、ポリイ
ミド、アクリル、ポリアミド、ポリイミドアミド、エポ
キシ系樹脂膜、ＢＣＢ（ベンゾシクロブテン）から選ば
れた有機樹脂材料を用いて形成すればよい。
【０１５６】次いで、発光素子の陽極となる画素電極５
９を導電膜を用いて形成する。導電膜としては、クロ
ム、モリブデン、タングステン、タンタルまたはニオブ
から選ばれた金属を用いればよい（図１５（Ａ））。
【０１５７】続いて、後のバンク（本明細書では、画素
電極上に開口部を有し、かつ画素電極端部を覆って設け
られた絶縁膜のことをバンクと称する）を形成するため
の有機絶縁膜６０を形成し（図１５（Ｂ））、その表面
に帯電防止のために帯電防止膜６１を形成するとよい。
これは、この後の検査工程の際にＴＦＴ基板にゴミが付
着するのを防ぐために設けている。
【０１５８】次いで、アレイ基板上に形成されたＴＦＴ
の動作を検査して製品化可能であるか確認するための検
査工程を行う。検査方法としては、実施形態１または実
施形態２に示した方法を用いればよい。
【０１５９】検査工程終了後、帯電防止膜６１を水洗等
により除去し、有機絶縁膜６０をエッチングしてバンク
６２を形成する（図１５（Ｃ））。
【０１６０】次いで、上記検査工程において、製品化可
能と判断されたＴＦＴ基板上に有機化合物層６３、陰極
６４を形成する。
【０１６１】有機化合物層６３は、発光層の他に正孔注
入層として、正孔輸送層、正孔阻止層、電子輸送層、電
子注入層およびバッファー層といった複数の層を組み合
わせて積層し形成される。有機化合物層６３としての膜
厚は、１０〜４００nm程度が好ましい（図１６
（Ａ））。
【０１６２】有機化合物層６３成膜後に、陰極６４を形
成する。陰極６４は、ＭｇＡｇやＡｌ−Ｌｉ合金（アル
ミニウムとリチウムの合金）を用いて極薄く（２０nm以
下）１層目の陰極６４ａを成膜し、さらに重ねて、透明
導電膜６４ｂを８０〜２００nm程度に成膜した２層構造
とした（図１６（Ｂ））。
【０１６３】次いで、バンク６２および陰極６４を覆っ
て保護膜６５を形成した。保護膜としては、Ａｒを含む
ように成膜されたＤＬＣ（Diamond Like Carbon）膜、
酸化シリコン膜、窒化シリコン膜のいずれかを用いて形
成すればよい（図１６（Ｃ））。
【０１６４】以上のようにして、アレイ基板上に複数形
成されたＴＦＴ基板を用いて発光装置を作製することが
できる。
【０１６５】（実施例５）本実施例では、ＴＦＴの活性
層となる半導体膜を触媒元素を用いて結晶化させ、その
後、得られた結晶質半導体膜の触媒元素濃度を低減させ
る方法について説明する。
【０１６６】図１７（ａ）において、基板１１００は、
好ましくはバリウムホウケイ酸ガラスやアルミノホウケ
イ酸ガラス、或いは石英などを用いることができる。基
板１００の表面には、下地絶縁膜１１０１として無機絶
縁膜を１０〜２００nmの厚さで形成する。好適な下地絶
縁膜の一例は、プラズマＣＶＤ法で作製される酸化窒化
シリコン膜であり、ＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製さ
れる第１酸化窒化シリコン膜を５０nmの厚さに形成し、
次いで、ＳｉＨ4とＮ2Ｏから作製される第２酸化窒化シ
リコン膜を１００nmの厚さに形成したものを適用する。
下地絶縁膜１１０１はアレイ基板に含まれるアルカリ金
属がこの上層に形成する半導体膜中に拡散しないために
設けるものであり、石英を基板とする場合には省略する
ことも可能である。
【０１６７】次いで、下地絶縁膜１１０１上に、窒化珪
素膜１１０２を形成する。この窒化珪素膜１０２は、後
の半導体膜の結晶化工程において用いる触媒元素（代表
的にはニッケル）が、下地絶縁膜１１０１に染みつくの
を防ぐため、さらに下地絶縁膜１１０１の含まれる酸素
が悪影響を及ぼすのを防ぐのを目的に形成される。な
お、窒化珪素膜１１０２は、プラズマＣＶＤ法で、１〜
５nmの膜厚で形成すればよい。
【０１６８】次いで、窒化珪素膜１１０２上に非晶質半
導体膜１１０３を形成する。非晶質半導体膜１１０２
は、シリコンを主成分とする半導体材料を用いる。代表
的には、非晶質シリコン膜又は非晶質シリコンゲルマニ
ウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ
法、或いはスパッタ法で１０〜１００nmの厚さに形成す
る。良質な結晶を得るためには、非晶質半導体膜１１０
３に含まれる酸素、窒素などの不純物濃度を５×１０18
/cm3以下に低減させておくと良い。これらの不純物は非
晶質半導体の結晶化を妨害する要因となり、また結晶化
後においても捕獲中心や再結合中心の密度を増加させる
要因となる。そのために、高純度の材料ガスを用いるこ
とはもとより、反応室内の鏡面処理（電界研磨処理）や
オイルフリーの真空排気系を備えた超高真空対応のＣＶ
Ｄ装置を用いることが望ましい。なお、下地絶縁膜１１
０１から非晶質半導体膜１１０３までは、大気解放せず
に連続成膜することができる。
【０１６９】その後、非晶質シリコン膜１１０３の表面
に、結晶化を促進する触媒作用のある金属元素を添加す
る（図１７（ｂ））。半導体膜の結晶化を促進する触媒
作用のある金属元素としては鉄（Ｆｅ）、ニッケル（Ｎ
ｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウ
ム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏ
ｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃ
ｕ）、金（Ａｕ）などであり、これらから選ばれた一種
または複数種を用いることができる。代表的にはニッケ
ルを用い、重量換算で１〜１００ppmのニッケルを含む
酢酸ニッケル塩溶液をスピナーで塗布して触媒含有層１
１０４を形成する。この場合、当該溶液の馴染みをよく
するために、非晶質シリコン膜１１０３の表面処理とし
て、オゾン含有水溶液で極薄い酸化膜を形成し、その酸
化膜をフッ酸と過酸化水素水の混合液でエッチングして
清浄な表面を形成した後、再度オゾン含有水溶液で処理
して極薄い酸化膜を形成しておく。シリコンなど半導体
膜の表面は本来疎水性なので、このように酸化膜を形成
しておくことにより酢酸ニッケル塩溶液を均一に塗布す
ることができる。
【０１７０】勿論、触媒含有層１１０４はこのような方
法に限定されず、スパッタ法、蒸着法、プラズマ処理な
どにより形成しても良い。
【０１７１】非晶質シリコン膜１１０３と触媒元素含有
層１１０４とを接触した状態を保持したまま結晶化のた
めの加熱処理を行う。加熱処理の方法としては、電熱炉
を用いるファーネスアニール法や、ハロゲンランプ、メ
タルハライドランプ、キセノンアークランプ、カーボン
アークランプ、高圧ナトリウムランプ、高圧水銀ランプ
などを用いた瞬間熱アニール（Rapid Thermal Annealin
g）法（以下、ＲＴＡ法と記す）を採用する。
【０１７２】ＲＴＡ法で行う場合には、加熱用のランプ
光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、
それを１〜１０回、好ましくは２〜６回繰り返す。ラン
プ光源の発光強度は任意なものとするが、半導体膜が瞬
間的には６００〜１０００℃、好ましくは６５０〜７５
０℃程度にまで加熱されるようにする。このような高温
になったとしても、半導体膜が瞬間的に加熱されるのみ
であり、基板１１００はそれ自身が歪んで変形すること
はない。こうして、非晶質半導体膜を結晶化させ、図１
７（ｃ）に示す結晶質シリコン膜１１０５を得ることが
できるが、このような処理で結晶化できるのは触媒元素
含有層を設けることによりはじめて達成できるものであ
る。
【０１７３】その他の方法としてファーネスアニール法
を用いる場合には、加熱処理に先立ち、５００℃にて１
時間程度の加熱処理を行い、非晶質シリコン膜１１０３
が含有する水素を放出させておく。そして、電熱炉を用
いて窒素雰囲気中にて５５０〜６００℃、好ましくは５
８０℃で４時間の加熱処理を行い非晶質シリコン膜１１
０３を結晶化させる。こうして、図１７（ｃ）に示す結
晶質シリコン膜１１０５を形成する。
【０１７４】さらに結晶化率（膜の全体積における結晶
成分の割合）を高め、結晶粒内に残される欠陥を補修す
るためには、結晶質シリコン膜１１０５に対してレーザ
光を照射することも有効である。
【０１７５】このようにして得られる結晶質シリコン膜
１１０５には、触媒元素（ここではニッケル）が平均的
な濃度とすれば、１×１０19/cm3を越える濃度で残存し
ている。触媒元素が残留していると、ＴＦＴの特性に悪
影響を及ぼす可能性があるため、半導体層の触媒元素濃
度を低減させる必要がある。そこで、結晶化工程に続い
て、半導体層の触媒元素濃度を低減させる方法について
説明する。
【０１７６】まず、図１７（ｄ）に示すように結晶質シ
リコン膜１１０５の表面に薄い層１１０６を形成する。
本明細書において、結晶質シリコン膜１１０５上に設け
た薄い層１１０６は、後にゲッタリングサイトを除去す
る際に、結晶質シリコン膜１１０５がエッチングされな
いように設けた層で、バリア層１１０６ということにす
る。
【０１７７】バリア層１１０６の厚さは１〜１０nm程度
とし、簡便にはオゾン水で処理することにより形成され
るケミカルオキサイドをバリア層としても良い。また、
硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶
液で処理しても同様にケミカルオキサイドを形成するこ
とができる。他の方法としては、酸化雰囲気中でのプラ
ズマ処理や、酸素含有雰囲気中での紫外線照射によりオ
ゾンを発生させて酸化処理を行っても良い。また、クリ
ーンオーブンを用い、２００〜３５０℃程度に加熱して
薄い酸化膜を形成しバリア層としても良い。或いは、プ
ラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５ｎｍ
程度の酸化膜を堆積してバリア層としても良い。いずれ
にしても、ゲッタリング工程時に、触媒元素がゲッタリ
ングサイト側に移動できて、ゲッタリングサイトの除去
工程時には、エッチング液がしみこまない（結晶性シリ
コン膜１１０５をエッチング液から保護する）膜、例え
ば、オゾン水で処理することにより形成されるケミカル
オキサイド膜、酸化シリコン膜（ＳｉＯx）、または多
孔質膜を用いればよい。
【０１７８】次いで、バリア層１１０６上にスパッタ法
でゲッタリングサイト１１０７として、膜中に希ガス元
素を１×１０20/cm3以上の濃度で含む第２の半導体膜
（代表的には、非晶質シリコン膜）を２５〜２５０nmの
厚さで形成する。後に除去されるゲッタリングサイト１
１０７は結晶質シリコン膜１１０５とエッチングの選択
比を大きくするため、密度の低い膜を形成することが好
ましい。
【０１７９】なお本実施例では、成膜圧力を０．２〜
１．２Ｐａまで０．２Ｐａ間隔でふって順に成膜し、成
膜された膜中のＡｒの濃度を測定した結果を図９に示
す。圧力以外の成膜条件は、ガス（Ａｒ）流量を５０
（sccm）、成膜パワーを３ｋＷ、基板温度を１５０℃と
している。
【０１８０】なお、希ガス元素は半導体膜中でそれ自体
は不活性であるため、結晶質シリコン膜１１０５に悪影
響を及ぼすことはない。また、希ガス元素としてはヘリ
ウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、ク
リプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種
または複数種を用いる。本発明はゲッタリングサイトを
形成するためにこれら希ガス元素をイオンソースとして
用いること、またこれら元素が含まれた半導体膜を形成
し、この膜をゲッタリングサイトとすることに特徴を有
する。
【０１８１】ゲッタリングを確実に成し遂げるにはその
後加熱処理をすることが必要となる。加熱処理はファー
ネスアニール法やＲＴＡ法で行う。ファーネスアニール
法で行う場合には、窒素雰囲気中にて４５０〜６００℃
で０．５〜１２時間の加熱処理を行う。また、ＲＴＡ法
を用いる場合には、加熱用のランプ光源を１〜６０秒、
好ましくは３０〜６０秒点灯させ、それを１〜１０回、
好ましくは２〜６回繰り返す。ランプ光源の発光強度は
任意なものとするが、半導体膜が瞬間的には６００〜１
０００℃、好ましくは７００〜７５０℃程度にまで加熱
されるようにする。
【０１８２】ゲッタリングは、被ゲッタリング領域（捕
獲サイト）にある触媒元素が熱エネルギーにより放出さ
れ、拡散によりゲッタリングサイトに移動する。従っ
て、ゲッタリングは処理温度に依存し、より高温である
ほど短時間でゲッタリングが進むことになる。本発明に
おいて、触媒元素がゲッタリングの際に移動する距離
は、半導体膜の厚さ程度の距離であり、比較的短時間で
ゲッタリングを完遂することができる（図１７
（ｅ））。
【０１８３】なお、この加熱処理によっても１×１０19
/cm3〜１×１０21/cm3、好ましくは１×１０20/cm3〜１
×１０21/cm3、より好ましくは５×１０20/cm3の濃度で
希ガス元素を含む半導体膜１１０７は結晶化することは
ない。これは、希ガス元素が上記処理温度の範囲におい
ても再放出されず膜中に残存して、半導体膜の結晶化を
阻害するためであると考えられる。
【０１８４】ゲッタリング工程終了後、ゲッタリングサ
イト１１０７を選択的にエッチングして除去する。エッ
チングの方法としては、ＣｌＦ3によるプラズマを用い
ないドライエッチング、或いはヒドラジンや、テトラエ
チルアンモニウムハイドロオキサイド（化学式 （Ｃ
Ｈ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウ
エットエッチングで行うことができる。この時バリア層
１１０６はエッチングストッパーとして機能する。ま
た、バリア層１１０６はその後フッ酸により除去すれば
良い。
【０１８５】こうして図１７（ｆ）に示すように触媒元
素の濃度が１×１０17/cm3以下にまで低減された結晶質
シリコン膜１１０８を得ることができる。こうして形成
された結晶質シリコン膜１１０８は、触媒元素の作用に
より細い棒状又は細い扁平棒状結晶として形成され、そ
の各々の結晶は巨視的に見ればある特定の方向性をもっ
て成長している。
【０１８６】本実施例は、実施形態１〜２、実施例１〜
５に組み合わせて用いることができる。
【０１８７】（実施例６）本実施例では、実施例１〜実
施例６の作製工程を組み合わせて図６（Ｂ）に示した状
態まで作製した発光パネルを発光装置として完成させる
方法について図９を用いて詳細に説明する。
【０１８８】図９（Ａ）は、ＴＦＴ基板を封止した発光
パネルの上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で
切断した断面図である。点線で示された８０１はソース
側駆動回路、８０２は画素部、８０３はゲート側駆動回
路である。また、８０４は封止基板、８０５はシール剤
であり、シール剤８０５で囲まれた内側は、空間８０７
になっている。
【０１８９】なお、ソース側駆動回路８０１及びゲート
側駆動回路８０３に入力される信号を伝送するための配
線（図示せず）により、外部入力端子となるＦＰＣ（フ
レキシブルプリントサーキット）８０９からビデオ信号
やクロック信号を受け取る。なお、ここでは発光パネル
にＦＰＣが接続された状態を示しているが、ＦＰＣを介
してＩＣ（集積回路）が直接実装されたモジュールを本
明細書中では、発光装置とよぶ。
【０１９０】次に、断面構造について図９（Ｂ）を用い
て説明する。基板８１０の上方には画素部８０２、ゲー
ト側駆動回路８０３が形成されており、画素部８０２は
電流制御用ＴＦＴ８１１とそのドレインに電気的に接続
された陽極８１２を含む複数の画素により形成される。
また、ゲート側駆動回路８０３はｎチャネル型ＴＦＴ８
１３とｐチャネル型ＴＦＴ８１４とを組み合わせたＣＭ
ＯＳ回路を用いて形成される。
【０１９１】また、陽極８１２の両端にバンク８１５が
形成された後、陽極８１２上に絶縁膜８２１、有機化合
物層８１６および陰極８１７が形成され、発光素子８１
８が形成される。
【０１９２】なお、陰極８１７は全画素に共通の配線と
して機能し、接続配線８０８を経由してＦＰＣ８０９に
電気的に接続されている。
【０１９３】なお、シール剤８０５によりガラスからな
る封止基板８０４が貼り合わされている。なお、シール
剤８０５としては紫外線硬化樹脂や熱硬化性樹脂を用い
るのが好ましい。また、必要に応じて封止基板８０４と
発光素子８１８との間隔を確保するために樹脂膜からな
るスペーサを設けても良い。シール剤８０５の内側の空
間８０７には窒素や希ガス等の不活性ガスが充填されて
いる。また、シール剤８０５はできるだけ水分や酸素を
透過しない材料であることが望ましい。
【０１９４】以上のような構造で発光素子を空間８０７
に封入することにより、発光素子を外部から完全に遮断
することができ、外部から侵入する水分や酸素による発
光素子の劣化を防ぐことができる。従って、信頼性の高
い発光装置を得ることができる。
【０１９５】なお、本実施例における構成は、実施形態
１〜２、実施例１〜５の構成を組み合わせて実施するこ
とが可能である。
【０１９６】（実施例７）ここで、本発明を用いて形成
される発光装置の画素部のさらに詳細な上面構造を図１
０（Ａ）に、回路図を図１０（Ｂ）に示す。図１０にお
いて、基板上に設けられたスイッチング用ＴＦＴ７０４
は図６のスイッチング用（ｎチャネル型）ＴＦＴ１００
２を用いて形成される。従って、構造の説明はスイッチ
ング用（ｎチャネル型）ＴＦＴ１００２の説明を参照す
れば良い。また、７０３で示される配線は、スイッチン
グ用ＴＦＴ７０４のゲート電極７０４a、７０４bを電気
的に接続するゲート配線である。
【０１９７】なお、本実施例ではチャネル形成領域が二
つ形成されるダブルゲート構造としているが、チャネル
形成領域が一つ形成されるシングルゲート構造もしくは
三つ形成されるトリプルゲート構造であっても良い。
【０１９８】また、スイッチング用ＴＦＴ７０４のソー
スはソース配線７１５に接続され、ドレインはドレイン
配線７０５に接続される。また、ドレイン配線７０５は
電流制御用ＴＦＴ７０６のゲート電極７０７に電気的に
接続される。なお、電流制御用ＴＦＴ７０６は図６の電
流制御用（ｐチャネル型）ＴＦＴ１００３を用いて形成
される。従って、構造の説明は電流制御用（ｐチャネル
型）ＴＦＴ１００３の説明を参照すれば良い。なお、本
実施例ではシングルゲート構造としているが、ダブルゲ
ート構造もしくはトリプルゲート構造であっても良い。
【０１９９】また、電流制御用ＴＦＴ７０６のソースは
電流供給線７１６に電気的に接続され、ドレインはドレ
イン配線７１７に電気的に接続される。また、ドレイン
配線７１７は点線で示される陽極（画素電極）７１８に
電気的に接続される。
【０２００】このとき、７１９で示される領域には保持
容量（コンデンサ）が形成される。コンデンサ７１９
は、電流供給線７１６と電気的に接続された半導体膜７
２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及び
ゲート電極７０７との間で形成される。また、ゲート電
極７０７、第１層間絶縁膜と同一の層（図示せず）及び
電流供給線７１６で形成される容量も保持容量として用
いることが可能である。
【０２０１】なお、本実施例の構成は、実施形態１〜
２、実施例１〜５の構成を組み合わせて実施することが
可能である。
【０２０２】（実施例８）
【０２０３】本発明を用いて作製された発光装置を表示
部に用いた電気器具として、ビデオカメラ、デジタルカ
メラ、ゴーグル型ディスプレイ（ヘッドマウントディス
プレイ）、ナビゲーションシステム、音響再生装置（カ
ーオーディオ、オーディオコンポ等）、ノート型パーソ
ナルコンピュータ、ゲーム機器、携帯情報端末（モバイ
ルコンピュータ、携帯電話、携帯型ゲーム機または電子
書籍等）、記録媒体を備えた画像再生装置（具体的には
デジタルビデオディスク（ＤＶＤ）等の記録媒体を再生
し、その画像を表示しうる表示装置を備えた装置）など
が挙げられる。特に、斜め方向から画面を見る機会が多
い携帯情報端末は、視野角の広さが重要視されるため、
発光素子を有する発光装置を用いることが好ましい。そ
れら電気器具の具体例を図１１に示す。
【０２０４】図１１（Ａ）は表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、スピーカー部
２００４、ビデオ入力端子２００５等を含む。本発明に
より作製した発光装置は、表示部２００３に用いること
ができる。発光素子を有する発光装置は自発光型である
ためバックライトが必要なく、液晶表示装置よりも薄い
表示部とすることができる。なお、表示装置は、パソコ
ン用、ＴＶ放送受信用、広告表示用などの全ての情報表
示用表示装置が含まれる。
【０２０５】図１１（Ｂ）はデジタルスチルカメラであ
り、本体２１０１、表示部２１０２、受像部２１０３、
操作キー２１０４、外部接続ポート２１０５、シャッタ
ー２１０６等を含む。本発明により作製した発光装置は
表示部２１０２に用いることができる。
【０２０６】図１１（Ｃ）はノート型パーソナルコンピ
ュータであり、本体２２０１、筐体２２０２、表示部２
２０３、キーボード２２０４、外部接続ポート２２０
５、ポインティングマウス２２０６等を含む。本発明に
より作製した発光装置は表示部２２０３に用いることが
できる。
【０２０７】図１１（Ｄ）はモバイルコンピュータであ
り、本体２３０１、表示部２３０２、スイッチ２３０
３、操作キー２３０４、赤外線ポート２３０５等を含
む。本発明により作製した発光装置は表示部２３０２に
用いることができる。
【０２０８】図１１（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体２４０１、筐体２４０２、表示部Ａ２４０３、表示部
Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０
５、操作キー２４０６、スピーカー部２４０７等を含
む。表示部Ａ２４０３は主として画像情報を表示し、表
示部Ｂ２４０４は主として文字情報を表示するが、本発
明により作製した発光装置はこれら表示部Ａ、Ｂ２４０
３、２４０４に用いることができる。なお、記録媒体を
備えた画像再生装置には家庭用ゲーム機器なども含まれ
る。
【０２０９】図１１（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体２５０
１、表示部２５０２、アーム部２５０３を含む。本発明
により作製した発光装置は表示部２５０２に用いること
ができる。
【０２１０】図１１（Ｇ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明により作製した発光装置は
表示部２６０２に用いることができる。
【０２１１】ここで図１１（Ｈ）は携帯電話であり、本
体２７０１、筐体２７０２、表示部２７０３、音声入力
部２７０４、音声出力部２７０５、操作キー２７０６、
外部接続ポート２７０７、アンテナ２７０８等を含む。
本発明により作製した発光装置は、表示部２７０３に用
いることができる。なお、表示部２７０３は黒色の背景
に白色の文字を表示することで携帯電話の消費電力を抑
えることができる。
【０２１２】なお、将来的に有機材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。
【０２１３】また、上記電気器具はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。
【０２１４】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが好ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが好ましい。
【０２１５】以上の様に、本発明を用いて作製された発
光装置の適用範囲は極めて広く、あらゆる分野の電気器
具に用いることが可能である。また、本実施例の電気器
具は実施形態１〜２、実施例１〜６に示した発光装置を
その表示部に用いることができる。
【０２１６】
【発明の効果】本発明は、発光素子を有する発光装置
（ＥＬディスプレイ）だけでなく、液晶表示装置等、半
導体特性を用いた半導体素子、例えばトランジスタ、特
に電界効果型トランジスタ、代表的にはＭＯＳ（Metal
Oxide Semiconductor）トランジスタや薄膜トランジス
タ（Thin film transistor:ＴＦＴ）といった半導体素
子を用いた電気器具すべてに適応するが可能な検査装置
および検査方法を用いた検査工程を含んでいる。
【０２１７】本発明の半導体装置の作製方法に含まれる
検査工程では、ＴＦＴ基板に非接触で駆動電源および駆
動信号を供給することができるため、従来の接触式の検
査方法で問題になっているＴＦＴ基板へのゴミの付着
や、検査装置によるＴＦＴ基板の損傷等の問題を回避す
ることができる。
【０２１８】さらに、本発明に含まれる検査工程で用い
るアレイ基板上の２次コイル、整流回路および波形整形
回路は、ＴＦＴの作製工程にならって形成すればよく、
ＴＦＴ基板の作製工程において工程数を増やす必要がな
い。
【０２１９】特に、ＥＬディスプレイを作製する場合
は、ＴＦＴ基板の良否を判断してから発光素子の作製を
すればよいため、製品化できないＴＦＴ基板に高価な材
料を用いて発光素子を形成する必要がなくなり、無駄を
省くことができ、製造コストを低減することができる。
【図面の簡単な説明】
【図１】 チェック基板とアレイ基板の関係を示す図。
【図２】 発光装置の作製工程の簡略図。
【図３】 整流回路および波形整形回路の回路図。
【図４】 チェック基板およびアレイ基板の概略を示す
図。
【図５】 アレイ基板とＴＦＴ基板の関係を示す図。
【図６】 チェック基板とアレイ基板の関係図。
【図７】 本発明の実施の一例を示す図。
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明の実施の一例を示す図。
【図１１】 本発明の実施の一例を示す図。
【図１２】 本発明の実施の一例を示す図。
【図１３】 本発明の実施の一例を示す図。
【図１４】 本発明の実施の一例を示す図。
【図１５】 本発明の実施の一例を示す図。
【図１６】 本発明の実施の一例を示す図。
【図１７】 本発明の実施の一例を示す図。
【図１８】 本発明の実施の一例を示す図。
【図１９】 本発明を用いて作製された発光装置を表示
部に用いた電気器具を示す図。
【図２０】 交流から整流化されて脈流となった信号の
経時変化。
【図２１】 脈流の加算により生成された直流の信号の
経時変化。
【図２２】 検査時のアレイ基板とチェック基板を示す
斜視図。
【図２３】 コイルを拡大して示した図。
【図２４】 本発明の実施の一例を示す図。
フロントページの続き Ｆターム(参考） 2H092 JA24 JA46 KA05 KB24 KB25 MA04 MA05 MA08 MA14 MA17 MA19 MA30 NA29 NA30 PA01 4M106 AA20 AC02 AC04 AC09 AC11 AC12 BA20 CA70 5F110 AA24 BB02 BB04 CC02 DD01 DD02 DD03 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06 EE09 EE14 EE15 EE23 EE28 EE44 EE45 FF02 FF04 FF28 FF30 FF36 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL03 HL04 HL06 HL07 HL11 HL23 HM15 NN03 NN22 NN23 NN24 NN27 NN34 NN35 NN72 NN73 NN80 PP02 PP03 PP29 PP34 PP35 QQ09 QQ11 QQ24 QQ25 QQ28 5G435 AA17 AA19 BB05 CC09 LL04 LL07 LL08 LL14

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】アレイ基板上に、ＴＦＴ、２次コイル、整
    流回路および波形形成回路を形成する工程と、複数のＴ
    ＦＴを電気的に接続し、前記２次コイルと前記整流回路
    もしくは前記２次コイルと前記波形整形回路とを接続す
    る配線を形成する工程と、交流の電圧を印加された１次
    コイルを有するチェック基板と前記２次コイルが形成さ
    れたアレイ基板とを一定の間隔を保つように重ね、前記
    ＴＦＴにおいて生じる電界の強さを測定した結果から前
    記ＴＦＴの欠陥を検査する工程と、前記アレイ基板上に
    形成された前記ＴＦＴと、前記２次コイル、前記整流回
    路および前記波形形成回路とを分断する工程と、を含む
    ことを特徴とする半導体装置の作製方法。
  2. 【請求項２】アレイ基板上に、ＴＦＴ、２次コイル、整
    流回路および波形形成回路を形成する工程と、複数のＴ
    ＦＴを電気的に接続し、前記２次コイルと前記整流回路
    もしくは前記２次コイルと前記波形整形回路とを接続す
    る配線を形成する工程と、交流の電圧を印加された１次
    コイルを有するチェック基板と前記２次コイルが形成さ
    れたアレイ基板とを一定の間隔を保つように重ね、前記
    ＴＦＴにおいて生じる電磁波の強さを測定した結果から
    前記ＴＦＴの欠陥を検査する工程と、前記アレイ基板上
    に形成された前記ＴＦＴと、前記２次コイル、前記整流
    回路および前記波形形成回路とを分断する工程と、を含
    むことを特徴とする半導体装置の作製方法。
  3. 【請求項３】アレイ基板上にＴＦＴ、２次コイル、整流
    回路および波形整形回路を形成する工程と、複数のＴＦ
    Ｔを電気的に接続し、前記２次コイルと前記整流回路も
    しくは前記２次コイルと前記波形整形回路とを接続する
    配線を形成する工程と、画素電極を形成する工程と、分
    断してＴＦＴ基板とする工程と、前記画素電極上に有機
    化合物層および電極を形成する工程と、を含む半導体装
    置の作製方法において、チェック基板を用いて前記アレ
    イ基板を分断する工程の前にアレイ基板上に形成された
    複数のＴＦＴ基板の製品化の可否を確認する検査工程を
    含むことを特徴とする半導体装置の作製方法。
  4. 【請求項４】請求項３において、前記チェック基板は、
    前記アレイ基板近傍に非接触で重ねられ、前記アレイ基
    板上に形成された回路または回路素子に駆動電源および
    駆動信号を供給し、かつ前記アレイ基板上の回路および
    回路素子の動作情報を電界および電磁界の変化で検出す
    る基板であることを特徴とする半導体装置の作製方法。
  5. 【請求項５】請求項１乃至請求項３のいずれか一におい
    て、前記２次コイルは、ＴＦＴのゲート電極を形成する
    導電膜を用いて形成することを特徴とする半導体装置の
    作製方法。
  6. 【請求項６】請求項１乃至請求項３のいずれか一におい
    て、前記整流回路および前記波形整形回路は、外部信号
    入力端子に接続されていることを特徴とする半導体装置
    の作製方法。
  7. 【請求項７】請求項１乃至請求項３のいずれか一におい
    て、前記チェック基板と前記アレイ基板との間に気体ま
    たは液体を流入することによって一定の間隔を制御し検
    査する工程を含むことを特徴とする半導体装置の作製方
    法。
  8. 【請求項８】請求項１乃至請求項３のいずれか一におい
    て、前記２次コイル、前記整流回路および前記波形整形
    回路は、アレイ基板を分断する工程において、ＴＦＴ基
    板から電気的かつ物理的に切り離されることを特徴とす
    る半導体装置の作製方法。
  9. 【請求項９】請求項１乃至請求項３のいずれか一におい
    て、前記アレイ基板は、ガラス基板、石英、セラミック
    基板もしくはプラスチック基板のいずれを用いてもよい
    ことを特徴とする半導体装置の作製方法。
  10. 【請求項１０】請求項１乃至請求項３のいずれか一にお
    いて、前記チェック基板は複数の１次コイルを有してお
    り、前記アレイ基板は複数の２次コイルを有しており、
    前記１次コイルに駆動電源および駆動信号が供給される
    と、電磁誘導により前記２次コイルに生じた交流電圧を
    前記整流回路により直流化し、かつ前記波形整形回路に
    より整形して駆動信号とし、前記アレイ基板上に形成さ
    れた回路および回路素子に供給し、前記回路および前記
    回路素子の動作を検査する工程を含むことを特徴とする
    半導体装置の作製方法。
  11. 【請求項１１】請求項１乃至請求項３のいずれか一にお
    いて、前記チェック基板は１次コイルおよび電界により
    光学特性が変化する材料を有し、前記電界により光学特
    性が変化する材料は、液晶もしくはポッケルスセルであ
    ることを特徴とする半導体装置の作製方法。
  12. 【請求項１２】請求項１乃至請求項３のいずれか一にお
    いて、前記チェック基板が有するポッケルスセルは、Ｎ
    Ｈ4Ｈ2ＰＯ4、ＢａＴｉＯ3、ＫＨ2ＰＯ（ＫＨＰ）、Ｋ
    Ｄ2ＰＯ4（Ｄ・ＫＤＰ）、ＬｉＮｂＯ3、ＺｎＴｅまた
    はＺｎＯの結晶体であることを特徴とする半導体装置の
    作製方法。
  13. 【請求項１３】請求項１乃至請求項３のいずれか一にお
    いて、前記ポッケルスセルの屈折率の変化を観察するこ
    とで、前記アレイ基板に複数形成されたＴＦＴ基板の製
    品化の可否を確認する検査工程を含むことを特徴とする
    半導体装置の作製方法。
  14. 【請求項１４】請求項１乃至請求項３のいずれか一にお
    いて、前記チェック基板は小型アンテナを有しており、
    前記小型アンテナによりアレイ基板上に形成された回路
    および回路素子から発生する電磁波の強度、スペクトル
    を測定するアンテナ（受信部）を用いて電磁波の強度、
    周波数を良品と比較することで前記アレイ基板上のＴＦ
    Ｔ基板の製品化の可否を判断する検査工程を含むことを
    特徴とする半導体装置の作製方法。
JP2002077384A 2001-03-19 2002-03-19 半導体装置の作製方法 Expired - Fee Related JP4271404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002077384A JP4271404B2 (ja) 2001-03-19 2002-03-19 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-79609 2001-03-19
JP2001079609 2001-03-19
JP2002077384A JP4271404B2 (ja) 2001-03-19 2002-03-19 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003031814A true JP2003031814A (ja) 2003-01-31
JP2003031814A5 JP2003031814A5 (ja) 2005-10-27
JP4271404B2 JP4271404B2 (ja) 2009-06-03

Family

ID=18936021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002077384A Expired - Fee Related JP4271404B2 (ja) 2001-03-19 2002-03-19 半導体装置の作製方法

Country Status (7)

Country Link
US (5) US7105365B2 (ja)
JP (1) JP4271404B2 (ja)
KR (2) KR100825911B1 (ja)
CN (3) CN1790671B (ja)
MY (1) MY134535A (ja)
SG (2) SG142160A1 (ja)
TW (1) TWI286367B (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045242A (ja) * 2003-07-18 2005-02-17 Samsung Electronics Co Ltd 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法
WO2006085606A1 (ja) * 2005-02-10 2006-08-17 Kanagawa Academy Of Science And Technology 円二色性熱レンズ顕微鏡装置
JP2006229211A (ja) * 2005-01-21 2006-08-31 Semiconductor Energy Lab Co Ltd 半導体装置
US7187204B2 (en) 2003-03-25 2007-03-06 Semiconductor Energy Laboratory Co., Ltd. Circuit for inspecting semiconductor device and inspecting method
KR100702462B1 (ko) * 2003-05-12 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 ｏｌｅｄ 패널의 제조 방법
US7205986B2 (en) 2002-12-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
JPWO2006085606A1 (ja) * 2005-02-10 2008-06-26 財団法人神奈川科学技術アカデミー 円二色性熱レンズ顕微鏡装置
JP2009099502A (ja) * 2007-10-19 2009-05-07 Canon Inc 表示装置の製造方法
US7821279B2 (en) 2005-03-07 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
TWI566304B (zh) * 2009-07-03 2017-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN104122695B (zh) * 2013-07-19 2017-07-07 深超光电（深圳）有限公司 用于液晶显示面板的阵列基板及阵列基板的制造方法
KR101813972B1 (ko) * 2013-03-14 2018-01-02 퀄컴 인코포레이티드 유전체 기판 위에 복제 회로 및 트랜스포머의 통합
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US10354795B2 (en) 2013-08-30 2019-07-16 Qualcomm Incorporated Varying thickness inductor
JP2020524416A (ja) * 2017-06-20 2020-08-13 テソロ・サイエンティフィック・インコーポレーテッド 発光ダイオード（ｌｅｄ）テスト装置および製造方法

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP2002340989A (ja) * 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
TWI237729B (en) * 2001-12-24 2005-08-11 Chi Mei Optoelectronics Corp Energy recycling device for liquid crystal display device
US7453705B2 (en) * 2002-05-07 2008-11-18 Alien Technology Corporation Barrier, such as a hermetic barrier layer for O/PLED and other electronic devices on plastic
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG130013A1 (en) * 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
TWI304706B (ja) * 2002-08-30 2008-12-21 Au Optronics Corp
KR100867726B1 (ko) * 2002-11-21 2008-11-10 삼성전자주식회사 액정표시장치의 제조 방법
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4242663B2 (ja) * 2003-02-19 2009-03-25 ソフトバンクＢｂ株式会社 無線タグ
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
US7566001B2 (en) * 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7199637B2 (en) * 2003-09-02 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit without alternating-current feedback
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
CN100502018C (zh) * 2004-02-06 2009-06-17 株式会社半导体能源研究所 薄膜集成电路的制造方法和元件基片
KR101191094B1 (ko) * 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
KR101258672B1 (ko) * 2004-10-22 2013-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US20060109120A1 (en) * 2004-11-19 2006-05-25 Jeremy Burr RFID tag in a substrate
US7518602B2 (en) * 2004-12-06 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Test circuit and display device having the same
CN101088158B (zh) * 2004-12-24 2010-06-23 株式会社半导体能源研究所 半导体装置
US7659892B2 (en) * 2005-03-17 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and portable terminal
JP2006303422A (ja) * 2005-03-22 2006-11-02 Sony Corp プラズマ処理方法および半導体装置の製造方法
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7808253B2 (en) * 2005-12-02 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Test method of microstructure body and micromachine
JP5250960B2 (ja) 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
DE102006054088A1 (de) * 2006-11-16 2008-05-21 Siemens Ag Messvorrichtung und Messverfahren zum Inspizieren einer Oberfläche eines Substrates
US20100015731A1 (en) * 2007-02-20 2010-01-21 Lam Research Corporation Method of low-k dielectric film repair
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
US7793237B2 (en) * 2007-12-17 2010-09-07 International Business Machines Corporation System, structure and method of providing dynamic optimization of integrated circuits using a non-contact method of selection, and a design structure
DE102008030545A1 (de) * 2008-06-27 2010-01-07 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur berührungslosen Ankontaktierung von leitfähigen Strukturen, insbesondere von Dünnschicht-Transistor-Flüssigkristallanzeigen (Thin Film Transistor Liquid Crystal Displays)
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8643127B2 (en) 2008-08-21 2014-02-04 S3C, Inc. Sensor device packaging
US7775119B1 (en) * 2009-03-03 2010-08-17 S3C, Inc. Media-compatible electrically isolated pressure sensor for high temperature applications
JP5751748B2 (ja) * 2009-09-16 2015-07-22 信越化学工業株式会社 多結晶シリコン塊群および多結晶シリコン塊群の製造方法
CN102721506A (zh) * 2011-03-30 2012-10-10 浙江三花股份有限公司 一种压力传感器
KR101671690B1 (ko) * 2011-10-19 2016-11-03 어플라이드 머티어리얼스, 인코포레이티드 롤 대 롤 테스터 및 가요성 기판들을 롤 대 롤로 테스팅하는 방법
JP6088234B2 (ja) 2011-12-23 2017-03-01 株式会社半導体エネルギー研究所 受電装置、無線給電システム
US8879275B2 (en) * 2012-02-21 2014-11-04 International Business Machines Corporation Anti-corrosion conformal coating comprising modified porous silica fillers for metal conductors electrically connecting an electronic component
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
JP5633663B1 (ja) * 2013-01-23 2014-12-03 株式会社村田製作所 薄膜キャパシタとツエナーダイオードの複合電子部品およびその製造方法
US9431631B2 (en) * 2013-03-11 2016-08-30 Applied Materials, Inc. Plasma curing of PECVD HMDSO film for OLED applications
US9025119B2 (en) * 2013-05-14 2015-05-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD module and liquid crystal panel
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
DE102015101671A1 (de) * 2015-02-05 2016-08-11 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Überprüfung einer optoelektronischen Komponente
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
CN113253462B (zh) 2016-02-15 2024-01-12 精工爱普生株式会社 虚像显示装置
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9653446B1 (en) 2016-04-04 2017-05-16 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and AA-short-configured, NCEM-enabled fill cells
CN106654523A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Si基SPiN二极管制备方法
CN106785336A (zh) * 2016-12-20 2017-05-31 西安电子科技大学 具备SiO2保护层的频率可重构全息天线的制备方法
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
IT201700040531A1 (it) * 2017-04-12 2018-10-12 Ricerca Sul Sist Energetico Rse S P A Metodo per la misura vettoriale di campi elettrici e relativa apparecchiatura.
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
CN109119356B (zh) * 2018-08-22 2021-01-22 京东方科技集团股份有限公司 阵列基板的检测设备及检测方法
KR102506803B1 (ko) 2018-11-23 2023-03-07 삼성전자주식회사 배선 기판 테스트 방법 및 이를 수행하기 위한 장치
CN109782147A (zh) * 2018-12-26 2019-05-21 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet高温栅偏测试方法
WO2021062773A1 (zh) * 2019-09-30 2021-04-08 重庆康佳光电技术研究院有限公司 一种发光二极管检测系统
KR20210149957A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112964944B (zh) * 2021-01-29 2022-06-14 上海交通大学 集成信号处理电路的传感器及其制备方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3311818A (en) * 1963-03-11 1967-03-28 Api Instr Company Non-contact apparatus for magnetically measuring strain
US4190799A (en) * 1978-08-21 1980-02-26 Bell Telephone Laboratories, Incorporated Noncontacting measurement of hall effect in a wafer
JPS61226887A (ja) 1985-03-30 1986-10-08 Anritsu Corp Ｉｃカ−ド
JPH01243087A (ja) * 1988-03-25 1989-09-27 Hitachi Ltd 磁気光学効果を用いたディスプレイ装置
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JPH01297626A (ja) 1988-05-26 1989-11-30 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイとその検査方法
US5124635A (en) 1990-02-15 1992-06-23 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US4983911A (en) 1990-02-15 1991-01-08 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US5097201A (en) 1990-02-15 1992-03-17 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US5266869A (en) * 1990-09-27 1993-11-30 Tokyo Electric Co., Ltd. Discharge lamp lighting apparatus having output impedance which limits current flow therethrough after start of discharging
JPH04138584A (ja) 1990-09-28 1992-05-13 Toppan Printing Co Ltd 情報カードの検査装置
US5424633A (en) * 1991-01-22 1995-06-13 Advanced Test Technologies Inc. Contactless test method and system for testing printed circuit boards
JPH04264745A (ja) 1991-02-19 1992-09-21 Fujitsu Ltd マイクロ波プローバ
JPH0547889A (ja) * 1991-03-01 1993-02-26 Matsushita Electron Corp 金属配線の信頼性評価方法
US5245274A (en) * 1991-05-31 1993-09-14 Youngquist John S Storm monitor
JPH05119356A (ja) 1991-06-17 1993-05-18 Seiko Epson Corp 電極基板の製造方法
US5543729A (en) * 1991-09-10 1996-08-06 Photon Dynamics, Inc. Testing apparatus and connector for liquid crystal display substrates
US5444385A (en) * 1991-09-10 1995-08-22 Photon Dynamics, Inc. Testing apparatus for liquid crystal display substrates
US5295072A (en) * 1992-04-29 1994-03-15 Bfgoodrich Flightsystems, Inc. Sampled data lightning strike detection and mapping system capable of recovering a pre threshold sample history for detection and mapping processing
JPH05314786A (ja) 1992-05-14 1993-11-26 Sharp Corp 半導体記憶装置
JP2803943B2 (ja) 1992-10-21 1998-09-24 アルプス電気株式会社 非接触電力供給装置
US6058497A (en) * 1992-11-20 2000-05-02 Micron Technology, Inc. Testing and burn-in of IC chips using radio frequency transmission
JP3244141B2 (ja) 1993-03-12 2002-01-07 コスモ工機株式会社 管体の切断装置
US5389875A (en) * 1993-03-19 1995-02-14 Grumman Aerospace Corporation Apparatus for non-destructive testing of dielectric/magnetic materials
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH06349913A (ja) * 1993-06-14 1994-12-22 Fujitsu Ltd バーンインの非接触モニター方法
JP3269225B2 (ja) * 1993-11-17 2002-03-25 横河電機株式会社 プリントコイル・テスタ
JPH08101404A (ja) 1994-09-30 1996-04-16 Hitachi Electron Eng Co Ltd Ｔｆｔ基板の欠陥検出方法および欠陥検査装置
US5631818A (en) * 1995-02-14 1997-05-20 Zero Emissions Technology Inc. Power supply for electrostatic preciptator electrodes
US5517110A (en) * 1995-04-06 1996-05-14 Yentec Inc. Contactless test method and system for testing printed circuit boards
JP2909807B2 (ja) * 1995-11-22 1999-06-23 セイコーインスツルメンツ株式会社 超伝導量子干渉素子磁束計および非破壊検査装置
US6940267B1 (en) * 1995-12-27 2005-09-06 William H. Swain Error correction by selective modulation
SG54559A1 (en) * 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof
US5837971A (en) * 1997-01-21 1998-11-17 Lee; Myoung Jun Electric blanket having reduced electromagnetic field
JP3067671B2 (ja) 1997-02-07 2000-07-17 セイコーエプソン株式会社 アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置
JP3328553B2 (ja) * 1997-07-25 2002-09-24 松下電器産業株式会社 回路基板検査装置
JP3288303B2 (ja) * 1997-09-04 2002-06-04 シャープ株式会社 液晶表示装置及びその駆動方法
US6909419B2 (en) * 1997-10-31 2005-06-21 Kopin Corporation Portable microdisplay system
WO1999032893A1 (en) 1997-12-22 1999-07-01 Conexant Systems, Inc. Wireless test apparatus for integrated circuit die
US6184696B1 (en) * 1998-03-23 2001-02-06 Conexant Systems, Inc. Use of converging beams for transmitting electromagnetic energy to power devices for die testing
US6331782B1 (en) * 1998-03-23 2001-12-18 Conexant Systems, Inc. Method and apparatus for wireless testing of integrated circuits
JP4075138B2 (ja) * 1998-06-05 2008-04-16 凸版印刷株式会社 非接触ｉｃカード用検査装置および検査方法
US6249673B1 (en) * 1998-11-09 2001-06-19 Philip Y. W. Tsui Universal transmitter
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4159713B2 (ja) 1998-11-25 2008-10-01 株式会社半導体エネルギー研究所 半導体装置
JP2000200053A (ja) 1999-01-07 2000-07-18 Futaba Corp 表示素子用基板の製造方法及び表示素子用基板
JP3755012B2 (ja) * 1999-01-18 2006-03-15 株式会社アドバンテスト デバイス試験システム及び方法並びに測定用カード
KR100314661B1 (ko) * 1999-02-05 2001-12-28 김형태 휴대용 원격제어 무선 영상 및 음성 통신시스템
JP2000258482A (ja) 1999-03-08 2000-09-22 Toshiba Corp 周波数検査装置
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2000321591A (ja) * 1999-05-14 2000-11-24 Nec Corp 液晶表示装置
JP2001013917A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd ディスプレイ装置
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
DE10015484C2 (de) * 2000-03-29 2002-10-24 Fraunhofer Ges Forschung Verfahren zum kontaktlosen Test von Chips sowie Vorrichtung zur Durchführung dieses Verfahrens
US6407546B1 (en) * 2000-04-07 2002-06-18 Cuong Duy Le Non-contact technique for using an eddy current probe for measuring the thickness of metal layers disposed on semi-conductor wafer products
CA2308820A1 (en) * 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
US6582980B2 (en) * 2001-01-30 2003-06-24 Eastman Kodak Company System for integrating digital control with common substrate display devices
WO2002063675A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd. Circuit integre, procede de test et de fabrication d'un circuit integre
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
US6512482B1 (en) * 2001-03-20 2003-01-28 Xilinx, Inc. Method and apparatus using a semiconductor die integrated antenna structure
US6759850B2 (en) * 2001-03-28 2004-07-06 Orbotech Ltd. System and method for non-contact electrical testing employing a CAM derived reference
JP3761470B2 (ja) * 2001-04-04 2006-03-29 北斗電子工業株式会社 非接触電圧計測方法及び装置並びに検出プローブ
JP2002340989A (ja) 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
KR100867726B1 (ko) * 2002-11-21 2008-11-10 삼성전자주식회사 액정표시장치의 제조 방법
US7250781B2 (en) * 2002-12-19 2007-07-31 Fuji Xerox Co., Ltd. Circuit board inspection device
KR100528695B1 (ko) * 2003-05-06 2005-11-16 엘지.필립스 엘시디 주식회사 평판표시장치의 검사방법 및 장치
JP4138584B2 (ja) 2003-06-11 2008-08-27 ヤンマー農機株式会社 播種装置
US7256055B2 (en) * 2003-08-25 2007-08-14 Tau-Metrix, Inc. System and apparatus for using test structures inside of a chip during the fabrication of the chip
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
US7378837B2 (en) * 2004-06-07 2008-05-27 General Electric Company Method and system for calibrating a micro-electromechanical system (MEMS) based sensor using tunneling current sensing
JP4264745B2 (ja) 2004-12-14 2009-05-20 独立行政法人産業技術総合研究所 酵素とビオチン修飾異方性高分子微粒子、これを用いた微小管と微粒子のコンプレックス及びａｔｐ自己供給するナノバイオマシン

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7205986B2 (en) 2002-12-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
US7528817B2 (en) 2002-12-18 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
US8203519B2 (en) 2002-12-18 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
US7834838B2 (en) 2002-12-18 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
US7187204B2 (en) 2003-03-25 2007-03-06 Semiconductor Energy Laboratory Co., Ltd. Circuit for inspecting semiconductor device and inspecting method
US7554359B2 (en) 2003-03-25 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Circuit for inspecting semiconductor device and inspecting method
KR100702462B1 (ko) * 2003-05-12 2007-04-04 인터내셔널 비지네스 머신즈 코포레이션 액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 ｏｌｅｄ 패널의 제조 방법
JP2005045242A (ja) * 2003-07-18 2005-02-17 Samsung Electronics Co Ltd 電界発光装置の薄膜トランジスタ、これを利用した電界発光装置及びこれの製造方法
JP2006229211A (ja) * 2005-01-21 2006-08-31 Semiconductor Energy Lab Co Ltd 半導体装置
US8835907B2 (en) 2005-01-21 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2006085606A1 (ja) * 2005-02-10 2006-08-17 Kanagawa Academy Of Science And Technology 円二色性熱レンズ顕微鏡装置
JPWO2006085606A1 (ja) * 2005-02-10 2008-06-26 財団法人神奈川科学技術アカデミー 円二色性熱レンズ顕微鏡装置
US8159257B2 (en) 2005-03-07 2012-04-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US9188631B2 (en) 2005-03-07 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US7821279B2 (en) 2005-03-07 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
JP2009099502A (ja) * 2007-10-19 2009-05-07 Canon Inc 表示装置の製造方法
TWI566304B (zh) * 2009-07-03 2017-01-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI636506B (zh) * 2009-07-03 2018-09-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US10116285B2 (en) 2013-03-14 2018-10-30 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
KR101813972B1 (ko) * 2013-03-14 2018-01-02 퀄컴 인코포레이티드 유전체 기판 위에 복제 회로 및 트랜스포머의 통합
CN104122695B (zh) * 2013-07-19 2017-07-07 深超光电（深圳）有限公司 用于液晶显示面板的阵列基板及阵列基板的制造方法
US10354795B2 (en) 2013-08-30 2019-07-16 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
JP2020524416A (ja) * 2017-06-20 2020-08-13 テソロ・サイエンティフィック・インコーポレーテッド 発光ダイオード（ｌｅｄ）テスト装置および製造方法
JP7258781B2 (ja) 2017-06-20 2023-04-17 アップル インコーポレイテッド 発光ダイオード（ｌｅｄ）テスト装置および製造方法

Also Published As

Publication number Publication date
KR100825911B1 (ko) 2008-04-28
US20060263952A1 (en) 2006-11-23
CN1790671A (zh) 2006-06-21
US20100157165A1 (en) 2010-06-24
US20140252971A1 (en) 2014-09-11
KR20070032980A (ko) 2007-03-23
SG117406A1 (en) 2005-12-29
CN1375859A (zh) 2002-10-23
TWI286367B (en) 2007-09-01
US8729548B2 (en) 2014-05-20
CN100372051C (zh) 2008-02-27
JP4271404B2 (ja) 2009-06-03
US9047796B2 (en) 2015-06-02
CN101241916B (zh) 2011-01-26
US20150348855A1 (en) 2015-12-03
TW200625536A (en) 2006-07-16
CN1790671B (zh) 2012-03-21
MY134535A (en) 2007-12-31
US7105365B2 (en) 2006-09-12
KR100862044B1 (ko) 2008-10-09
SG142160A1 (en) 2008-05-28
CN101241916A (zh) 2008-08-13
KR20020074415A (ko) 2002-09-30
US7674635B2 (en) 2010-03-09
US20020132383A1 (en) 2002-09-19

Similar Documents

Publication Publication Date Title
JP4271404B2 (ja) 半導体装置の作製方法
US9954196B2 (en) Light emitting device and method of manufacturing the same
US7297579B2 (en) Semiconductor device and manufacturing method thereof
JP4223218B2 (ja) 発光装置
JP2002318546A (ja) 発光装置およびその作製方法
JP4592989B2 (ja) 発光装置の作製方法
JP2002280186A (ja) 発光装置およびその作製方法
TWI257688B (en) Method of manufacturing a semiconductor device
JP2005135929A (ja) 発光装置の作製方法
JP4741110B2 (ja) 検査装置、発光装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140306

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees