TWI566304B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI566304B
TWI566304B TW099121503A TW99121503A TWI566304B TW I566304 B TWI566304 B TW I566304B TW 099121503 A TW099121503 A TW 099121503A TW 99121503 A TW99121503 A TW 99121503A TW I566304 B TWI566304 B TW I566304B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
oxide
electrode layer
Prior art date
Application number
TW099121503A
Other languages
English (en)
Other versions
TW201118958A (en
Inventor
山崎舜平
佐佐木俊成
坂田淳一郎
大原宏樹
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201118958A publication Critical patent/TW201118958A/zh
Application granted granted Critical
Publication of TWI566304B publication Critical patent/TWI566304B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Shift Register Type Memory (AREA)
  • Dram (AREA)

Description

半導體裝置的製造方法
本發明關於一種包含氧化物半導體的半導體裝置及其製造方法。
另外,在本說明書中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置,因此電光裝置、半導體電路以及電子設備都是半導體裝置。
近年來,藉由利用形成在具有絕緣表面的基板上的半導體薄膜(厚度大約為幾nm至幾百nm左右)來構成薄膜電晶體(TFT)的技術引人注目。薄膜電晶體廣泛地應用於電子設備如IC或電光裝置,尤其是作為影像顯示裝置的切換元件,正在積極地進行硏究開發。此外,作為金屬氧化物的一個例子的氧化銦被用作在液晶顯示器等中所需要的透明電極材料。
一些金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物,例如有氧化鎢、氧化錫、氧化銦、氧化鋅等。將這些呈現半導體特性的金屬氧化物用作通道形成區域的薄膜電晶體已經是眾所周知的(例如,參照專利文獻1至4、非專利文獻1)。
另外,作為金屬氧化物,不僅已知一元(single component)氧化物,而且已知多元(multi-component)氧化物。例如,包含同系物(homologous series)的InGaO3(ZnO)m(m:自然數)作為包含In、Ga及Zn的多元氧化物半導體(也稱為In-Ga-Zn類氧化物)是眾所周知的(例如,參照非專利文獻2至4)。
此外,已經確認可以將上述那樣的由In-Ga-Zn類氧化物構成的氧化物半導體用於薄膜電晶體的通道層(參照專利文獻5、非專利文獻5及6)。
在先技術文獻
專利文獻
[專利文獻1] 日本特開(專利申請公開)S60-198861號公報
[專利文獻2] 日本特開(專利申請公開)H8-264794號公報
[專利文獻3] 日本特表(PCT國際申請翻譯)H11-505377號公報
[專利文獻4] 日本特開(專利申請公開)2000-150900號公報
[專利文獻5] 日本特開(專利申請公開)2004-103957號公報
[非專利文獻1] M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor"(鐵電透明薄膜電晶體),Appl. Phys. Lett.,17 June 1996,Vol. 68 p. 3650-3652
[非專利文獻2] M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃"(In2O3-Ga2ZnO4-ZnO類在1350℃時的相位關係),J. Solid State Chem.,1991,Vol. 93,p. 298-315
[非專利文獻3] N. Kimizuka,M. Isobe,and M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m=7,8,9,and 16) in the In2O3-ZnGa2O4-ZnO System"(同系物的合成和單晶資料,In2O3-ZnGa2O4-ZnO類的In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m=7,8,9,and 16)),J. Solid State Chem.,1995,Vol. 116,p. 170-178
[非專利文獻4] M. Nakamura,N. Kimizuka,T. Mohri,and M. Isobe,“Syntheses and crystal structure of new homologous compound,indium iron zinc oxides(InFeO3(ZnO)m(m:nature number) and related compounds”(新同系物相、銦鐵鋅氧化物(InFeO3(ZnO)m)(m為自然數)及其同型化合物的合成以及晶體結構),KOTAI BUTSURI固體物理(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,p. 317-327
[非專利文獻5] K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體),SCIENCE,2003,Vol. 300,p. 1269-1272
[非專利文獻6] K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(使用非晶氧化物半導體在室溫下製造透明撓性薄膜電晶體),NATURE,2004,Vol. 432 p. 488-492
本發明的目的之一是製造一種具有穩定的電特性的薄膜電晶體的可靠性良好的半導體裝置。
在包括將包括通道形成區的半導體層用作氧化物半導體膜的薄膜電晶體的半導體裝置的製造方法中,進行提高氧化物半導體膜的純度,並減少作為雜質的水分等的加熱處理(為了脫水化或脫氫化的加熱處理。)此外,不僅在氧化物半導體膜中,而且還減少存在於閘極絕緣層內的水分等雜質,並減少以上下接觸於氧化物半導體膜的方式設置的膜和氧化物半導體膜的介面中存在的水分等雜質。
為了減少水分等雜質,在形成氧化物半導體膜之前,進行為了減少存在於閘極絕緣層內的水分等雜質的第一加熱處理(為了脫水化或脫氫化的加熱處理)。在第一加熱處理中,在氮或稀有氣體(氬、氦等)的惰性氣體氣圍下或在減壓下,進行200℃或以上且低於基板的應變點、最好為400℃或以上且700℃或以下的加熱處理,而減少閘極絕緣層的含有水分。
在第一加熱處理之後,形成氧化物半導體膜,並進行第二加熱處理(為了脫水化或脫氫化的加熱處理)。在第二加熱處理中,在氮或稀有氣體(氬、氦等)的惰性氣體氣圍下或在減壓下,進行200℃或以上、最好為400℃或以上且低於基板的應變點的加熱處理,而減少氧化物半導體膜的含有水分。在第二加熱處理之後,在氧氣圍下或惰性氣圍下緩冷卻到室溫或以上且低於100℃的範圍內。
在藉由第二加熱處理減少膜中的含有水分之後,使用冷卻了的氧化物半導體膜,提高薄膜電晶體的電特性,並且實現兼備量產性和高性能的薄膜電晶體。
在本說明書中,將氮或稀有氣體(氬、氦等)的惰性氣體氣圍下或減壓下的加熱處理稱為為了脫水化或脫氫化的加熱處理。在本說明書中,為方便起見,不僅將藉由該加熱處理使H2脫離稱為脫氫化,而且還將藉由該加熱處理使H、OH等脫離稱為脫水化或脫氫化。
藉由在惰性氣體下進行加熱處理,減少包含在氧化物半導體層中的雜質(H2O、H、OH等)並提高載子濃度,然後在氧氣圍下進行緩冷卻。在氧氣圍下進行緩冷卻,然後形成氧化物絕緣膜等,接觸氧化物半導體層,並降低氧化物半導體層的載子濃度,從而可以實現可靠性的提高。
藉由進行第二加熱處理使氧化物半導體層低電阻化(載子濃度提高,最好為1×1018/cm3或以上)來可以得到低電阻化了的氧化物半導體層。然後,藉由形成氧化物絕緣膜,接觸低電阻化了的氧化物半導體層,可以使低電阻化了的氧化物半導體層中的至少與氧化物絕緣膜接觸的區域高電阻化(載子濃度降低,最好為低於1×1018/cm3),可以得到高電阻化氧化物半導體區域。在半導體裝置的製程中,在惰性氣體氣圍下(或減壓下)的加熱、在氧氣圍或惰性氣圍下的緩冷卻以及氧化物絕緣膜的形成等來增減氧化物半導體層的載子濃度,這是很重要的。此外,藉由對氧化物半導體層進行為了脫水化或脫氫化的加熱處理,氧化物半導體層成為氧缺乏型並成為n型化(n-、n+等),然後藉由形成氧化物絕緣膜,使氧化物半導體層成為氧過剩的狀態來實現i型化。由此,可以製造具有電特性良好且可靠性高的薄膜電晶體的半導體裝置而提供。
此外,作為與低電阻化了的氧化物半導體層接觸地形成的氧化物絕緣膜,使用用作阻擋水分、氫離子、OH-等雜質的無機絕緣膜。典型地使用氧化矽膜或氮氧化矽膜。此外,也可以在氧化物絕緣膜上層疊氮化矽膜。
此外,也可以在與低電阻化了的氧化物半導體層上接觸地形成成為保護膜的氧化物絕緣膜之後,進行第三次加熱。藉由在與氧化物半導體層上接觸地形成成為保護膜的氧化物絕緣膜之後進行第三次加熱,可以降低薄膜電晶體的電特性的不均勻性。
氧化物半導體層不僅包含在層內包含的氫還會包含各種狀態的氫如水(H2O)、M-OH、M-H等,作為絕對量的氫濃度的平均值或高峰值為3×1020cm-3或以下,最好為1×1020cm-3或以下。
可以使用二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)得到或根據SIMS資料得到這些濃度範圍。
本說明書所公開的本發明的一個實施例是一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極電極層;在閘極電極層上形成閘極絕緣層;使閘極絕緣層脫水化或脫氫化;在脫水化或脫氫化了的閘極絕緣層上形成氧化物半導體層;在使氧化物半導體層脫水化或脫氫化之後緩冷卻;在脫水化或脫氫化了的氧化物半導體層上形成源極電極層及汲極電極層;在閘極絕緣層、氧化物半導體層、源極電極層及汲極電極層上形成與氧化物半導體層的一部分接觸的氧化物絕緣膜。
在上述製造方法的結構中,閘極絕緣層的脫水化或脫氫化利用在氮氣圍、稀有氣體氣圍或減壓下的第一加熱處理來進行。此外,氧化物半導體層的脫水化或脫氫化利用在氮氣圍、稀有氣體氣圍或減壓下的第二加熱處理來進行。
根據上述結構,可解決上述問題中的至少一個。
另外,本發明的另一個實施例是一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極電極層;在閘極電極層上形成閘極絕緣層;使閘極絕緣層脫水化或脫氫化;在脫水化或脫氫化了的閘極絕緣層上形成氧化物半導體層;在惰性氣圍下對氧化物半導體層進行加熱並提高載子濃度之後緩冷卻;在提高了載子濃度的氧化物半導體層上形成源極電極層及汲極電極層;在閘極絕緣層、被加熱的氧化物半導體層、源極電極層以及汲極電極層上形成與被加熱的氧化物半導體層的一部分接觸的氧化物絕緣膜來降低載子濃度。
在上述製造方法的結構中,惰性氣圍是氮或稀有氣體。此外,藉由在惰性氣圍下且在溫度400℃或以上對氧化物半導體層進行加熱,進行氧化物半導體層的脫水化或脫氫化。此外,在惰性氣圍下且400℃或以上對氧化物半導體層進行加熱之後,在惰性氣圍下或氧氣圍下緩冷卻到室溫或以上且低於100℃。
此外,本發明的另一個實施例是一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極電極層;在閘極電極層上形成閘極絕緣層;使閘極絕緣層脫水化或脫氫化;在脫水化或脫氫化了的閘極絕緣層上形成氧化物半導體層;在減壓下對氧化物半導體層進行加熱並提高載子濃度之後緩冷卻;在提高了載子濃度的氧化物半導體層上形成源極電極層及汲極電極層;在閘極絕緣層、被加熱的氧化物半導體層、源極電極層以及汲極電極層上形成與被加熱的氧化物半導體層的一部分接觸的氧化物絕緣膜來降低載子濃度。
在上述製造方法的結構中,在減壓下且在400℃或以上對氧化物半導體層進行加熱之後,在惰性氣圍下或氧氣圍下緩冷卻到室溫或以上且低於100℃。
在上述製造方法的各結構中,閘極絕緣層的脫水化或脫氫化利用在氮氣圍下、稀有氣體氣圍下或減壓下的加熱來進行。
作為本說明書中所使用的氧化物半導體,例如可以使用由InMO3(ZnO)m(m>O)表示的薄膜,並製造將該薄膜用作氧化物半導體層的薄膜電晶體。此外,M表示選自Ga、Fe、Ni、Mn和Co中的一種金屬元素或多種金屬元素。例如,作為M除了有包含Ga的情況之外,還有包含Ga和Ni或Ga和Fe等Ga以外的上述金屬元素的情況。另外,在上述氧化物半導體中,除了包含作為M的金屬元素之外,有時還作為雜質元素包含Fe、Ni以及其他過渡金屬或該過渡金屬的氧化物。在本說明書中,在具有由InMO3(ZnO)m(m>0)表示的結構的氧化物半導體層中,將作為M具有包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體,並且將該薄膜還稱為In-Ga-Zn-O類非單晶膜。
另外,作為用於氧化物半導體層的氧化物半導體,除了可以使用上述材料之外,還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、In-Ga-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。此外,也可以在上述氧化物半導體層中包含氧化矽。藉由使氧化物半導體層包含阻礙晶化的氧化矽(SiOx(x>0)),當在製造製程中在形成氧化物半導體層之後進行加熱處理時,可以抑制晶化。另外,氧化物半導體層最好為非晶狀態,也可以其一部分晶化。
氧化物半導體最好是包含In的氧化物半導體,更最好地是包含In及Ga的氧化物半導體。為了使氧化物半導體層為i(本質)型,經過脫水化或脫氫化的製程是有效的。
此外,根據第二加熱處理的條件或氧化物半導體層的材料,有時氧化物半導體層的狀態從非晶變為微晶膜或多晶膜。即使在氧化物半導體層成為微晶膜或多晶膜的情況下也可以得到作為TFT的開關特性。
另外,由於薄膜電晶體因靜電等容易損壞,所以最好設置在與閘極線或源極電極線同一基板上用來保護驅動電路的保護電路。保護電路最好使用包括氧化物半導體的非線性元件形成。
另外,也可以以不接觸到大氣的方式對閘極絕緣層及氧化物半導體膜連續進行處理(也稱為連續處理、原位(in-situ)製程、連續成膜)。由於藉由以不接觸到大氣的方式進行連續處理,在閘極絕緣層和氧化物半導體膜的介面不被水或烴等大氣成分或懸浮於大氣中的雜質污染的狀態下形成各個疊層介面,所以可以降低薄膜電晶體特性的不均勻性。
在本說明書中,連續處理是指在從利用PCVD法或濺射法進行的第一處理製程到利用PCVD法或濺射法進行的第二處理製程的一系列製程中,放置有被處理基板的氣圍不接觸到大氣等的污染氣圍而一直控制為真空或惰性氣體氣圍(氮氣圍或稀有氣體氣圍)。藉由進行連續處理,可以避免水分等再附著於乾淨的被處理基板上而進行成膜等處理。
在同一處理室內進行從第一處理製程到第二處理製程的一系列製程的處理包括在本說明書中的連續處理的範圍內。
另外,當在不同處理室內進行從第一處理製程到第二處理製程的一系列製程時,在結束第一處理製程之後,以不接觸到大氣的方式在處理室之間進行基板搬送,然後進行第二處理,這個處理也包括在本說明書中的連續處理的範圍內。
另外,在第一處理製程和第二處理製程之間具有基板搬送製程、對準製程、緩冷卻製程或者加熱或冷卻基板以得到第二處理製程所需要的溫度的製程等的處理也包括在本說明書中的連續處理的範圍內。
但是在第一處理製程和第二處理製程之間具有清洗製程、濕蝕刻、抗蝕劑形成等的使用液體的製程的情況不包括在本說明書中的連續處理的範圍內。
本發明可以製造具有穩定的電特性的薄膜電晶體。此外,可以製造具有電特性良好且可靠性高的薄膜電晶體的半導體裝置。
以下,參照附圖對本發明的實施例進行詳細說明。但是,本發明不侷限於以下說明,所屬技術領域的普通技術人員可以很容易地理解一個事實,就是其方式和詳細內容可以被變換為各種各樣的形式。另外,本發明不應該被解釋為僅限於以下所示的實施例的記載內容。
實施例1
圖2A是半導體裝置所具有的薄膜電晶體470的平面圖,並且圖2B是沿圖2A的線C1-C2的截面圖。薄膜電晶體470是逆交錯型薄膜電晶體,並且在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極電極層或汲極電極層405a、405b。另外,覆蓋薄膜電晶體470地設置有接觸於氧化物半導體層403的氧化物絕緣膜407。
對氧化物半導體層403至少在形成氧化物半導體膜前後進行減少作為雜質的水分等的第一及第二加熱處理(為了脫水化或脫氫化的加熱處理)。藉由進行形成氧化物半導體膜之後的第二加熱處理,使得低電阻化(載子濃度提高,最好為1×1018/cm3或以上)之後,在氧氣圍下進行緩冷卻,形成氧化物絕緣膜407,接觸氧化物半導體層403,使得高電阻化(載子濃度降低,最好為低於1×1018/cm3)來可以將氧化物半導體膜用作通道形成區域。
在進行第二加熱處理並緩冷卻之後,與氧化物半導體層接觸地進行氧化物絕緣膜的形成等而降低氧化物半導體層的載子濃度,從而可以提高薄膜電晶體470的可靠性。
此外,不僅減少氧化物半導體層403內的水分等雜質,而且減少存在於閘極絕緣層402內、以接觸於氧化物半導體層403的上下的方式設置的膜與氧化物半導體層403的介面,明確而言閘極絕緣層402與氧化物半導體層403的介面以及氧化物絕緣膜407與氧化物半導體層403的介面的水分等雜質。
另外,作為與氧化物半導體層403接觸的源極電極層或汲極電極層405a、405b使用選自鈦、鋁、錳、鎂、鋯、鈹中的任一種或多種的材料。此外,也可以層疊組合上述元素的合金膜等。
作為包含通道形成區域的氧化物半導體層403,使用具有半導體特性的氧化物材料即可,典型地使用In-Ga-Zn-O類非單晶。
圖1A至圖1E示出在圖2A和圖2B中示出的薄膜電晶體470的製造製程的截面圖。
首先,在具有絕緣表面的基板即基板400上設置閘極電極層401。
對能夠使用的玻璃基板沒有特別的限制,但是需要至少具有耐受後面的加熱處理程度的耐熱性。作為具有透光性的基板400,可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等玻璃基板。
另外,作為具有透光性的基板400,在後面的加熱處理的溫度較高時,使用應變點為730℃或以上的基板即可。此外,作為玻璃基板400,例如使用鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃等玻璃材料。藉由包含多於硼酸的氧化鋇(BaO),可以獲得更實用的耐熱玻璃。因此,最好使用與B2O3相比包含BaO更多的的玻璃基板。
另外,也可以使用陶瓷基板、石英基板、藍寶石基板等由絕緣體構成的基板代替上述玻璃基板400。此外,也可以使用晶化玻璃等。
也可以在基板400與閘極電極層401之間設置用作基底膜的絕緣膜。該基底膜有防止雜質元素從基板400擴散的功能,而且可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜以及氧氮化矽膜中的一種或多種膜的疊層結構來形成。可以使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等的金屬材料或以這些金屬材料為主要成分的合金材料以單層或疊層形成閘極電極層401。但是,閘極電極層401的材料需要至少具有能夠耐受後面的加熱處理程度的耐熱性。
接著,在閘極電極層401上形成閘極絕緣層402。
藉由利用電漿CVD法或濺射法等將氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層形成為單層或將其層疊而能夠形成閘極絕緣層402。例如,作為成膜氣體,使用SiH4、氧以及氮並利用電漿CVD法形成氧氮化矽層即可。此外,作為閘極絕緣層402,也可以藉由使用有機矽烷氣體的CVD法形成氧化矽層。作為有機矽烷氣體,可以使用含有矽的化合物,如正矽酸乙酯(TEOS:化學式為Si(OC2H5)4)、四甲基矽烷(TMS:化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式為SiH(OC2H5)3)、三(二甲氨基)矽烷(化學式為SiH(N(CH3)2)3)等。
接著,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下進行第一加熱處理(參照圖1A)。將第一加熱處理的溫度設定為200℃或以上且700℃或以下,最好設定為400℃或以上。藉由進行第一加熱處理,可以獲得去除了包含在層內的氫及水等雜質的閘極絕緣層402。
此外,在第一加熱處理中,最好在氮或氦、氖、氬等稀有氣體中不包含水、氫等。或者,最好將引入到加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N(99.9999%)或以上,最好設定為7N(99.99999%)或以上(即雜質濃度為1ppm或以下,最好為0.1ppm或以下)。
此外,作為第一加熱處理,可以採用使用電爐的加熱方法、使用被加熱的氣體的GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)法或利用燈光的LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)法等瞬間加熱方法等。
接著,在閘極絕緣層402上形成氧化物半導體膜。
此外,最好在利用濺射法形成氧化物半導體膜之前,進行引入氬氣並產生電漿的反濺射(reverse sputtering),去除附著在閘極絕緣層402的表面上的灰塵。反濺射是指如下的方法,其中不對靶一側施加電壓而在氬氣圍下對基板一側使用RF電源施加電壓來在基板附近形成電漿,從而進行表面修改。另外,也可以使用氮、氦等代替氬氣圍。此外,也可以使用在對氬氣氣圍添加氧氣、N2O等的氣圍。另外,也可以使用在對氬氣圍添加Cl2、CF4等的氣圍。
使用In-Ga-Zn-O類氧化物半導體靶並藉由濺射法形成氧化物半導體膜。此外,在稀有氣體(典型地是氬)氣圍下、氧氣圍下或稀有氣體(典型地是氬)及氧氣圍下藉由濺射法形成氧化物半導體膜。
也可以以不接觸到大氣的方式連續形成閘極絕緣層402及氧化物半導體膜。藉由以不接觸到大氣的方式形成,可以在不被水或烴等大氣成分或懸浮於大氣中的雜質元素污染的狀態下形成各個疊層介面,因此可以降低薄膜電晶體特性的不均勻性。
藉由光刻製程將氧化物半導體膜加工為作為島狀的氧化物半導體層的氧化物半導體層(第一氧化物半導體層)430(參照圖1B)。
在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下對氧化物半導體層430進行第二加熱處理而形成氧化物半導體層(第二氧化物半導體層)431(參照圖1C)。藉由在上述氣圍下對氧化物半導體層430進行加熱處理,可以去除包含在氧化物半導體層430中的氫及水等雜質。根據第二加熱處理的條件或氧化物半導體層的材料,有時氧化物半導體層晶化而成為微晶膜或多晶膜。
此外,在第二加熱處理中,最好在氮或氦、氖、氬等稀有氣體中不包含水、氫等。或者,最好將引入到加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N或以上,最好設定為7N或以上(即雜質濃度為1ppm或以下,最好為0.1ppm或以下)。
此外,作為第二加熱處理,可以採用使用電爐的加熱方法、使用被加熱的氣體的GRTA法或利用燈光的LRTA法等瞬間加熱方法等。
在此,作為氧化物半導體層430的第二加熱處理的一個方式,參照圖15說明使用電爐601的加熱方法。
圖15是電爐601的示意圖。在處理室602的外側設置有加熱器603,對處理室602進行加熱。此外,在處理室602內設置有搭載基板604的基座605,將基板604搬入處理室602內或從處理室602搬出基板604。此外,在處理室602中設置有氣體供應單元606及排氣單元607。使用氣體供應單元606將氣體引入到處理室602內。此外,使用排氣單元607對處理室602進行排氣或對處理室602進行減壓。另外,電爐601的升溫特性最好為0.1℃/min(分鐘)至20℃/min。此外,電爐601的降溫特性最好為0.1℃/min至15℃/min。
氣體供應單元606具有氣體供應源611a、氣體供應源611b、壓力調節閥612a、壓力調節閥612b、精製器613a、精製器613b、質量流量控制器614a、質量流量控制器614b、停止閥615a、停止閥615b。在本實施例中,最好在氣體供應源611a、氣體供應源611b和處理室602之間設置精製器613a、精製器613b。藉由設置精製器613a、精製器613b,使用該精製器613a、精製器613b去除從氣體供應源611a、氣體供應源611b引入到處理室602內的氣體中的水、氫等雜質,從而可以減少向處理室602內的水、氫等的侵入。
在本實施例中,從氣體供應源611a、氣體供應源611b將氮或稀有氣體引入到處理室602內,使處理室內的氣圍成為氮或稀有氣體氣圍,在加熱到200℃或以上且低於基板的應變點,最好加熱到400℃或以上的處理室602中,對形成在基板604上的氧化物半導體層430進行加熱,從而可以進行氧化物半導體層430的脫水化或脫氫化。
或者,在使用排氣單元607在減壓下加熱到200℃或以上且低於基板的應變點,最好加熱到400℃或以上的處理室602中,對形成在基板604上的氧化物半導體層430進行加熱,從而可以進行氧化物半導體層430的脫水化或脫氫化。
接著,在停止從氣體供應源611a將氮或稀有氣體引入到處理室602內,並且使加熱器成為關斷(OFF)狀態。然後,從氣體供應源611b將氧引入到處理室602內,使加熱裝置的處理室602逐漸冷卻。即,使處理室602內的氣圍成為氧氣圍,並使基板604逐漸冷卻。在此,最好在從氣體供應源611b引入到處理室602內的氧中不包含水、氫等雜質。或者,最好將從氣體供應源611b引入到處理室602內的氧的純度設定為6N或以下,更最好為7N或以下(即,氧中的雜質濃度為1ppm,最好為0.1ppm)。
其結果,可以提高後面形成的薄膜電晶體的可靠性。
另外,在減壓下進行第二加熱處理時,在第二加熱處理之後在處理室602內流過氧並且使壓力回到大氣壓而冷卻即可。
另外,也可以在從氣體供應源611b將氧引入到處理室602內,並且將氦、氖、氬等稀有氣體和氮中的一者或兩者引入到處理室602內。
另外,也可以將加熱裝置的處理室602內的基板604冷卻到300℃之後,將基板604移動到室溫的氣圍。其結果,可以縮短基板604的冷卻時間。
另外,在加熱裝置是多室型時,可以在不同處理室中進行第二加熱處理和冷卻處理。典型地在充滿氮或稀有氣體且加熱到200℃或以上且低於基板的應變點、最好加熱到400℃或以上的第一處理室中,對基板上的氧化物半導體層進行加熱。接著,經過引入氮或稀有氣體的傳送室,向充滿有氧且100℃或以下、最好為室溫的第二處理室移動上述被加熱處理的基板,並進行冷卻處理。藉由上述製程,可以提高吞吐量。
此外,惰性氣體氣圍或減壓下的氧化物半導體層的第二加熱處理也可以對加工為島狀氧化物半導體層之前的氧化物半導體膜進行。在此情況下,在第二加熱處理後在氧氣圍下緩冷卻到室溫或以上且低於100℃,從加熱裝置取出基板,而進行光刻製程。
另外,最好在惰性氣體氣圍或減壓下的第二加熱處理後的氧化物半導體層430的狀態最好是非晶狀態,但也可以使其一部分晶化。
接著,在閘極絕緣層402及氧化物半導體層431上形成導電膜。
作為導電膜的材料,可以舉出選自Al、Cr、Ta、Ti、Mo、W中的元素、以上述元素為成分的合金、組合上述元素的合金等。
另外,在形成導電膜後進行第三加熱處理時,最好使導電膜具有耐受第三加熱處理的耐熱性。當僅採用Al單一物質時有耐熱性低並容易腐蝕等問題,所以將Al與耐熱導電材料組合來形成。作為與Al組合的耐熱導電材料,使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜或者以上述元素為成分的氮化物。
藉由蝕刻製程對氧化物半導體層431、導電膜進行蝕刻,形成氧化物半導體層432以及源極電極層或汲極電極層405a、405b(參照圖1D)。此外,對於氧化物半導體層432僅對一部分進行蝕刻,而成為具有槽部(凹部)的氧化物半導體層432。
形成與氧化物半導體層432接觸的氧化物絕緣膜407。氧化物絕緣膜407至少具有1nm或以上的厚度,可以適當地使用CVD法、濺射法等不在氧化物絕緣膜407中混入水、氫等雜質的方法而形成。在此,使用濺射法形成氧化物絕緣膜407。與低電阻化了的氧化物半導體層接觸地形成的氧化物絕緣膜407不包含水分、氫離子、OH-等雜質,使用防止這些雜質從外部侵入的無機絕緣膜,典型地使用氧化矽膜或氮氧化矽膜。此外,也可以層疊接觸於氧化物絕緣膜407上的氮化矽膜。氮化矽膜不包含水分、氫離子、OH-等雜質,防止來自外部的這些雜質的侵入。
另外,藉由在第二加熱處理後在氧氣圍下緩冷卻到室溫或以上且低於100℃,可以在氧化物半導體層的表面附近形成包含氧濃度高的區域,而在使氧化物半導體層充分高電阻化時,也可以形成氮化矽膜代替氧化物絕緣膜407。
在本實施例中,作為氧化物絕緣膜407形成300nm膜厚的氧化矽膜。將膜形成期間的基板溫度設定為室溫或以上且300℃或以下即可,在本實施例中設定為100℃。使用濺射法的氧化矽膜的形成可以在稀有氣體(典型地是氬)氣圍下、氧氣圍下或稀有氣體(典型地是氬)及氧氣圍下進行。此外,作為靶可以使用氧化矽靶或矽靶。例如可以使用矽靶在氧及氮氣圍下使用濺射法形成氧化矽。
藉由使用濺射法或PCVD法等與低電阻化了的氧化物半導體層432接觸地形成氧化物絕緣膜407,可以使低電阻化了的氧化物半導體層432中的至少與氧化物絕緣膜407接觸的區域高電阻化(載子濃度降低,最好為低於1×1018/cm3),而可以得到高電阻化氧化物半導體區域。在半導體裝置的製造製程中,藉由惰性氣體氣圍下(或減壓下)的加熱、氧氣圍下的緩冷卻以及氧化物絕緣膜的形成等來增減氧化物半導體層的載子濃度是重要的。氧化物半導體層432成為具有高電阻化氧化物半導體區域的氧化物半導體層403(第三氧化物半導體層),可以製造薄膜電晶體470(參照圖1E)。
藉由進行上述第一及第二加熱處理,減少包含在閘極絕緣層及氧化物半導體層中的雜質(H2O、H、OH等),並且使氧化物半導體層的載子濃度提高之後,在氧氣圍下進行緩冷卻。在緩冷卻之後,進行與氧化物半導體層接觸的氧化物絕緣膜的形成等並且使氧化物半導體層的載子濃度降低,從而可以提高薄膜電晶體470的可靠性。
另外,也可以在形成氧化物絕緣膜407之後,在氮氣圍下或大氣氣圍下(大氣中)進行薄膜電晶體470的第三加熱處理(最好為150℃或以上且低於350℃)。例如,在氮氣圍下進行250℃且1小時的第三加熱處理。藉由進行第三加熱處理,氧化物半導體層432在與氧化物絕緣膜407接觸的狀態下被加熱,可以降低薄膜電晶體470的電特性的不均勻性。
實施例2
參照圖3A至圖4B說明半導體裝置及半導體裝置的製造方法。與實施例1同一部分或具有相同的功能的部分及製程可以與實施例1同樣地進行,而省略重複說明。
圖4A是半導體裝置所具有的薄膜電晶體460的平面圖,並且圖4B是沿圖4A的線D1-D2的截面圖。薄膜電晶體460是底閘型薄膜電晶體,並且在具有絕緣表面的基板即基板450上包括閘極電極層451、閘極絕緣層452、源極電極層或汲極電極層455a、455b以及氧化物半導體層453。另外,覆蓋薄膜電晶體460地設置有接觸於氧化物半導體層453的氧化物絕緣膜457。氧化物半導體層453使用In-Ga-Zn-O類非單晶。
在薄膜電晶體460中,在含有薄膜電晶體460的所有區域中存在閘極絕緣層452,並且在閘極絕緣層452與具有絕緣表面的基板450之間設置有閘極電極層451。在閘極絕緣層452上設置主動電極層或汲極電極層455a、455b。在閘極絕緣層452以及源極電極層或汲極電極層455a、455b上設置有氧化物半導體層453。另外,雖然未圖示,但是在閘極絕緣層452上除了源極電極層或汲極電極層455a、455b以外還有佈線層,該佈線層延伸到氧化物半導體層453的外周部的外側。
對氧化物半導體層403至少在形成氧化物半導體膜前後進行減少作為雜質的水分等的第一及第二加熱處理(為了脫水化或脫氫化的加熱處理)。藉由進行形成氧化物半導體膜之後的第二加熱處理,使氧化物半導體膜低電阻化(載子濃度提高,最好為1×1018/cm3或以上)之後,形成氧化物絕緣膜457,接觸氧化物半導體層453,使電阻提高(載子濃度降低,最好為低於1×1018/cm3)來可以將氧化物半導體膜用作通道形成區域。
在進行第二加熱處理並緩冷卻之後,與氧化物半導體層接觸地進行氧化物絕緣膜的形成等而降低氧化物半導體層的載子濃度,從而可以提高薄膜電晶體60的可靠性。
此外,不僅減少氧化物半導體層453內的水分等雜質,而且減少存在於閘極絕緣層452內、以接觸於氧化物半導體層453的上下的方式設置的膜與氧化物半導體層453的介面,明確而言閘極絕緣層452與氧化物半導體層453的介面以及氧化物絕緣膜457與氧化物半導體層453的介面的水分等雜質。
另外,作為與氧化物半導體層453接觸的源極電極層或汲極電極層455a、455b使用選自鈦、鋁、錳、鎂、鋯、鈹中的任一種或多種的材料。
圖3A至圖3E示出在圖4A和圖4B中示出的薄膜電晶體460的製造製程的截面圖。
在具有絕緣表面的基板450上設置閘極電極層451。此外,也可以在基板450和閘極電極層451之間設置成為基底膜的絕緣膜。作為閘極電極層451的材料,可以與實施例1所示的閘極電極層401同樣地形成。
在閘極電極層451上形成閘極絕緣層452。在形成閘極絕緣層452之後,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下進行第一加熱處理(參照圖3A)。閘極絕緣層452可以與實施例1所示的閘極絕緣層402同樣地形成。
在閘極絕緣層452上形成導電膜,藉由光刻製程將該導電膜加工為島狀的源極電極層或汲極電極層455a、455b(參照圖3B)。源極電極層或汲極電極層455a、455b可以與實施例1所示的源極電極層或汲極電極層405a、405b同樣地形成。
另外,雖然在本實施例中示出在形成導電膜之前進行第一熱處理的例子,但是也可以在形成導電膜之後進行。此外,也可以在藉由光刻製程將導電膜加工為島狀的源極電極層或汲極電極層455a、455b之後進行第一熱處理。但是,當在形成導電膜之後或將導電膜加工為島狀的源極電極層或汲極電極層455a、455b之後進行第一熱處理時,導電膜的材料最好使用能夠耐受第一熱處理的材料。
接著,在閘極絕緣層452及源極電極層或汲極電極層455a、455b上形成氧化物半導體膜,藉由光刻製程將該氧化物半導體膜加工為島狀的氧化物半導體層483(第一氧化物半導體層)(參照圖3C)。
由於氧化物半導體層483成為通道形成區域,所以與實施例1的氧化物半導體膜同樣地形成。
另外,最好在使用濺射法形成氧化物半導體層483之前,進行引入氬氣體並產生電漿的反濺射,而去除附著在閘極絕緣層452的表面上的灰塵。
對氧化物半導體層483進行為了脫水化或脫氫化的第二加熱處理之後在惰性氣圍下進行緩冷卻。作為第二加熱處理,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下進行200℃或以上且低於玻璃基板的應變點、最好為400℃或以上的加熱處理。氧化物半導體層483藉由上述氣圍下的加熱處理及惰性氣圍下的緩冷卻,可以成為低電阻化了的氧化物半導體層484(第二氧化物半導體層)(參照圖3D)。
在為了脫水化或脫氫化的加熱處理中,最好在氮或氦、氖、氬等稀有氣體中不包含水、氫等。或者,最好將引入到加熱處理裝置中的氮或氦、氖、氬等稀有氣體的純度設定為6N或以上,最好設定為7N或以上(即雜質濃度為1ppm或以下,最好為0.1ppm或以下)。
此外,作為加熱處理,可以採用使用電爐的加熱方法、使用被加熱的氣體的GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)法或利用燈光的LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)法等瞬間加熱方法等。
在此,作為氧化物半導體層484的加熱處理的一個方式,參照圖16說明使用電爐1601的加熱方法。
圖16是電爐1601的示意圖。在處理室1602的外側設置有加熱器1603,對處理室1602進行加熱。此外,在處理室1602內設置有搭載基板1604的基座1605,將基板1604搬入處理室1602內或從處理室1602搬出基板1604。此外,在處理室1602設置有氣體供應單元1606及排氣單元1607。使用氣體供應單元1606將氣體引入到處理室1602內。此外,使用排氣單元1607對處理室1602進行排氣或對處理室1602進行減壓。另外,電爐1601的升溫特性最好為0.1℃/min至20℃/min。此外,電爐1601的降溫特性最好為0.1℃/min至15℃/min。
氣體供應單元1606具有氣體供應源1611、壓力調節閥1612、精製器1613、質量流量控制器1614、停止閥1615。在本實施例中,最好在氣體供應源1611和處理室1602之間設置精製器1613。藉由設置精製器1613,可以使用該精製器1613去除從氣體供應源1611引入到處理室1602內的氣體的水、氫等雜質,從而可以減少向處理室1602的水、氫等的侵入。
在本實施例中,從氣體供應源1611將氮或稀有氣體引入到處理室1602內,使處理室內的氣圍成為氮或稀有氣體氣圍,在加熱到200℃或以上且低於玻璃基板的應變點,最好加熱到400℃或以上的處理室1602中,對形成在基板1604上的氧化物半導體層進行加熱,從而可以進行氧化物半導體層的脫水化或脫氫化。
或者,在使用排氣單元1607在減壓下加熱到200℃或以上且低於玻璃基板的應變點、最好加熱到400℃或以上的處理室1602中,對形成在基板1604上的氧化物半導體層進行加熱,從而可以進行氧化物半導體層的脫水化或脫氫化。
接著,使加熱器關斷,並且使加熱裝置的處理室1602逐漸冷卻。
其結果,可以提高後面形成的薄膜電晶體的可靠性。
另外,在減壓下進行加熱處理時,在加熱之後流過惰性氣體並且壓力回到大氣壓而冷卻即可。
另外,也可以將加熱裝置的處理室1602內的基板1604冷卻到300℃之後,將基板1604移動到室溫的氣圍。其結果,可以縮短基板1604的冷卻時間。
另外,在加熱裝置是多室型時,可以在不同處理室中進行加熱處理和冷卻處理。典型地在充滿有氮或稀有氣體且加熱到200℃或以上且低於基板的應變點、最好加熱到400℃或以上的第一處理室中,對基板上的氧化物半導體層進行加熱。接著,經過引入氮或稀有氣體的傳送室,向充滿有氮或稀有氣體且100℃或以下、最好為室溫的第二處理室移動上述被加熱處理的基板,並進行冷卻處理。藉由上述製程,可以提高吞吐量。
此外,也可以對加工為島狀的氧化物半導體層之前的氧化物半導體膜進行第二加熱處理。在此情況下,在氧化物半導體膜的第二加熱處理後緩冷卻到室溫或以上且低於100℃,從加熱裝置取出基板,並進行光刻製程而形成氧化物半導體層483。
另外,惰性氣體氣圍或減壓下的加熱處理後的氧化物半導體層484的狀態最好是非晶狀態,但是也可以使其一部分晶化。
接著,使用濺射法或PCVD法形成氧化物絕緣膜457,接觸氧化物半導體層484。在本實施例中,作為氧化物絕緣膜457形成300nm膜厚的氧化矽膜。將膜形成期間的基板溫度設定為室溫或以上且300℃或以下即可,在本實施例中設定為100℃。藉由使用濺射法與低電阻化了的氧化物半導體層484接觸地形成氧化矽膜即氧化物絕緣膜457,而可以使低電阻化了的氧化物半導體層484中的至少與氧化矽膜即氧化物絕緣膜457接觸的區域高電阻化(載子濃度降低,最好為低於1×1018/cm3),可以得到高電阻化氧化物半導體區域。在半導體裝置的製造製程中,藉由第一及第二加熱處理、惰性氣圍下的緩冷卻以及氧化物絕緣膜的形成等來增減氧化物半導體層的載子濃度是重要的。氧化物半導體層484成為具有高電阻化氧化物半導體區域的氧化物半導體層453(第三氧化物半導體層),可以製造薄膜電晶體460(參照圖3E)。
藉由進行上述第一及第二加熱處理,減少包含在閘極絕緣層及氧化物半導體層中的雜質(H2O、H、OH等),並且使氧化物半導體層的載子濃度提高之後,在惰性氣圍下緩冷卻。在緩冷卻之後,進行與氧化物半導體層接觸的氧化物絕緣膜的形成等並且使氧化物半導體層的載子濃度降低,從而可以提高薄膜電晶體460的可靠性。
另外,也可以在形成氧化物絕緣膜457之後,在氮氣圍下或大氣氣圍下(大氣中)對薄膜電晶體460進行第三加熱處理(最好為150℃或以上且低於350℃)。例如,在氮氣圍下進行250℃且1小時的第三加熱處理。藉由進行第三加熱處理,在氧化物半導體層453與氧化物絕緣膜457接觸的狀態下進行加熱,可以降低薄膜電晶體460的電特性的不均勻性。
另外,本實施例可以與實施例1自由地組合。
實施例3
參照圖5A至圖5D、圖6A至圖6C、圖7以及圖8A1、圖8A2、圖8B1、圖8B2說明包括薄膜電晶體的半導體裝置的製造製程。
在圖5A中,作為具有透光性的基板100,可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等玻璃基板。
接著,在基板100的整個表面上形成導電層之後,進行第一光刻製程,形成抗蝕劑掩模,藉由蝕刻去除不需要的部分,而形成佈線及電極(包括閘極電極層101的閘極佈線、電容器佈線108及第一端子121)。此時,進行蝕刻以至少使閘極電極層101的端部成為錐形。
包括閘極電極層101的閘極佈線、電容器佈線108以及端子部的第一端子121可以適當地使用用於實施例1所示的閘極電極層401的材料。此外,在閘極電極層101使用耐熱導電材料形成時,使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合了上述元素的合金膜或以上述元素為成分的氮化物形成。
接著,在閘極電極層101的整個表面上形成閘極絕緣層102。藉由濺射法、PCVD法等形成膜厚為50nm至250nm的閘極絕緣層102。此外,作為閘極絕緣層102,也可以藉由使用有機矽烷氣體的CVD法形成氧化矽層。
例如,藉由濺射法並使用氧化矽膜形成厚度為100nm的閘極絕緣層102。不言而喻,閘極絕緣層102不限於這樣的氧化矽膜,而也可以使用諸如氧氮化矽膜、氮化矽膜、氧化鋁膜以及氧化鉭膜等其他絕緣膜來形成為由這些材料構成的單層結構或疊層結構。
接著,進行為了減少存在於閘極絕緣層內的水分等雜質的第一加熱處理(為了脫水化或脫氫化的加熱處理)。在第一加熱處理中,在氮或稀有氣體(氬、氦等)的惰性氣體氣圍下或在減壓下,進行200℃或以上,最好為400℃或以上且低於玻璃基板的應變點的加熱處理,而減少閘極絕緣層的含有水分。
接著,在閘極絕緣層102上形成氧化物半導體膜(In-Ga-Zn-O類非單晶膜)。在電漿處理之後不暴露於大氣地形成In-Ga-Zn-O類非單晶膜在將灰塵、水分不附著到閘極絕緣層與半導體膜的介面的方面是有效的。在此,在以下條件下進行成膜:使用直徑為8英寸的包含In、Ga及Zn的氧化物半導體靶(In-Ga-Zn-O類氧化物半導體靶(In2O3:Ga2O3:ZnO=1:1:1));基板與靶之間的距離是170mm;壓力是0.4Pa;直流(DC)電源是0.5kW;並且在只有氧、只有氬或氧和氬的氣圍。另外,最好使用脈衝直流(DC)電源,因為可以減少灰塵,而且膜厚分佈也變得均勻。In-Ga-Zn-O類非單晶膜的膜厚為5nm至200nm。作為氧化物半導體膜,使用In-Ga-Zn-O類氧化物半導體靶並藉由濺射法形成膜厚為50nm的In-Ga-Zn-O類非單晶膜。
在濺射法中,有作為濺射電源使用高頻電源的RF濺射法、和DC濺射法,並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成,而DC濺射法主要用於金屬膜的形成。
此外,還有可以設置多個不同材料的靶的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜,也可以在同一處理室中使多種材料同時放電而進行成膜。
此外,有利用如下濺射法的濺射裝置:即在處理室內部具備磁鐵機構的磁控管濺射法;以及不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外,作為使用濺射法的成膜方法,還有在膜形成期間使靶物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法以及在膜形成期間還對基板施加電壓的偏壓濺射法。
接著,進行第二光刻製程,形成抗蝕劑掩模,對氧化物半導體膜進行蝕刻。例如,藉由使用混合了磷酸、醋酸以及硝酸的溶液的濕蝕刻,去除不需要的部分,從而形成氧化物半導體層133(參照圖5A)。此外,在此的蝕刻不限於濕蝕刻,而也可以利用乾蝕刻。
作為用於乾蝕刻的蝕刻氣體,最好採用含有氯的氣體(氯類氣體,例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4)等)。
另外,作為用於乾蝕刻的蝕刻氣體,還可以使用含有氟的氣體(氟類氣體,例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)或對上述氣體添加了氦(He)或氬(Ar)等稀有氣體的氣體等。
作為乾蝕刻法,可以使用平行平板型RIE(Reactive Ion Etching:反應性離子蝕刻)法或ICP(Inductively Coupled Plasma:感應耦合電漿)蝕刻法等。適當地調節蝕刻條件(施加到線圈型電極的功率量、施加到基板一側的電極的功率量、基板一側的電極溫度等),以便蝕刻為所期望的加工形狀。
作為用於濕蝕刻的蝕刻液,可以使用:將磷酸、醋酸以及硝酸混合的溶液等。此外,還可以使用ITO07N(日本關東化學株式會社製造)。
藉由清洗去除濕蝕刻後的蝕刻液以及被蝕刻掉的材料。也可以提純包括該被去除了的材料的蝕刻液的廢液,來重新使用所含的材料。藉由從該蝕刻後的廢液回收包含在氧化物半導體層中的銦等的材料並將它重新使用,可以高效地使用資源並實現低成本化。
另外,根據材料適當地調節蝕刻條件(蝕刻液、蝕刻時間以及溫度等),以便可以蝕刻為所期望的加工形狀。
接著,對氧化物半導體層133進行為了脫水化或脫氫化的第二加熱處理。在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下對氧化物半導體層133進行加熱處理之後,在氧氣圍下進行緩冷卻。
最好以200℃或以上的溫度進行第二加熱處理。例如,在氮氣圍下進行450℃且1小時的加熱處理。藉由在氮氣圍下進行加熱處理之後在氧氣圍下緩冷卻,將氧化物半導體層133低電阻化,而導電率提高。如此形成低電阻化了的氧化物半導體層134(參照圖5B)。氧化物半導體層134的導電率最好為1×10-1S/cm至1×102S/cm。
接著,藉由濺射法或真空蒸鍍法在氧化物半導體層134上形成由金屬材料構成的導電膜132(參照圖5C)。
作為導電膜132的材料,可以適當地使用與上述實施例1所示的源極電極層或汲極電極層405a、405b同樣的材料。
在形成導電膜132後進行第二加熱處理的情況下,最好使導電膜具有耐受該加熱處理的耐熱性。
接著,進行第三光刻製程,形成抗蝕劑掩模,藉由蝕刻去除不需要的部分,從而形成源極電極層或汲極電極層105a、105b及第二端子122(參照圖5D)。作為此時的蝕刻方法,使用濕蝕刻或乾蝕刻。例如,在作為導電膜132使用鋁膜或鋁合金膜的情況下,可以進行使用將磷酸、醋酸以及硝酸混合的溶液的濕蝕刻。另外,也可以藉由使用過氧化氫氨水(過氧化氫:氨:水=5:2:2)的濕蝕刻,對導電膜132進行蝕刻,以形成源極電極層或汲極電極層105a、105b。在該蝕刻製程中,氧化物半導體層134的露出區域也被部分地蝕刻,以成為氧化物半導體層135。因此,源極電極層或汲極電極層105a、105b之間的氧化物半導體層135成為膜厚度薄的區域。膜厚度薄的區域的厚度大約為30nm,還成為不容易晶化的膜厚度,因此在需要使成為通道的部分保持為非晶狀態時,這是有用的。在圖5D中,因為藉由乾蝕刻對源極電極層或汲極電極層105a、105b、氧化物半導體層135一同進行蝕刻,所以源極電極層或汲極電極層105a、105b及氧化物半導體層135的端部對準,成為連續的結構。
另外,在該第三光刻製程中,使與源極電極層或汲極電極層105a、105b相同的材料的第二端子122殘留在端子部中。另外,第二端子122與源極電極佈線(包括源極電極層或汲極電極層105a、105b的源極電極佈線)電連接。
另外,由於藉由使用利用多段式掩模(Multi-tone Mask)形成的具有多種(典型的是兩種)厚度的區域的抗蝕劑掩模,可以減少抗蝕劑掩模數,從而可以實現製程的簡化以及低成本化。
接著,去除蝕刻劑掩模,形成覆蓋閘極絕緣層102、氧化物半導體層135、源極電極層或汲極電極層105a、105b的保護絕緣層107。保護絕緣層107使用藉由PCVD法形成的氧氮化矽膜。藉由在源極電極層或汲極電極層105a、105b之間的氧化物半導體層135的露出區域與作為保護絕緣層107的氧氮化矽膜被設置成相互接觸,接觸於保護絕緣層107的氧化物半導體層135的區域被高電阻化(載子濃度降低,最好低於1×1018/cm3),以可以形成具有高電阻化了的通道形成區的氧化物半導體層103(參照圖6A)。
接著,也可以在形成保護絕緣層107之後進行第三加熱處理。第三加熱處理在大氣氣圍下或氮氣圍下以150℃或以上且低於350℃進行即可。藉由進行該加熱處理,在氧化物半導體層103與保護絕緣層107接觸的狀態下進行加熱,使氧化物半導體層103進一步高電阻化,可以提高電晶體的電特性並降低電特性的不均勻性。第三加熱處理(最好為150℃或以上且低於350℃)只要是在形成保護絕緣層107之後就沒有特別的限制,而藉由兼作進行其他製程例如樹脂膜形成時的加熱處理、為了使透明導電膜低電阻化的加熱處理,可以不增加製程數量地進行。
藉由上述製程可以製造薄膜電晶體170。
接著,進行第四光刻製程,形成抗蝕劑掩模,藉由對保護絕緣層107以及閘極絕緣層102的蝕刻形成到達汲極電極層105b的接觸孔125。另外,藉由在此的蝕刻還形成到達第二端子122的接觸孔127以及到達第一端子121的接觸孔126。圖6B示出該步驟的截面圖。
接著,在去除抗蝕劑掩模之後形成透明導電膜。作為透明導電膜的材料,藉由濺射法或真空蒸鍍法等形成氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2、縮寫為ITO)等。使用鹽酸類的溶液對這些材料進行蝕刻處理。然而,由於在對ITO的蝕刻中特別容易產生殘渣,因此也可以使用氧化銦-氧化鋅合金(In2O3-ZnO),以便改善蝕刻加工性。此外,在進行為了使透明導電膜低電阻化的加熱處理的情況下,使氧化物半導體層103高電阻化,從而可以兼作用來提高電晶體的電特性以及降低電特性的不均勻性的熱處理。
接著,進行第五光刻製程,形成抗蝕劑掩模,藉由蝕刻去除不需要的部分,以形成像素電極層110。
此外,在該第五光刻製程中,以電容器部中的閘極絕緣層102及保護絕緣層107為電介質並使用電容器佈線108和像素電極層110形成儲存電容器(storage capacitor)。
另外,在該第五光刻製程中,使用抗蝕劑掩模覆蓋第一端子121及第二端子122並使形成在端子部中的透明導電膜128、129殘留。透明導電膜128、129成為用來與FPC連接的電極或佈線。形成在第一端子121上的透明導電膜128成為用作閘極佈線的輸入端子的用來連接的端子電極。形成在第二端子122上的透明導電膜129是用作源極電極佈線的輸入端子的用來連接的端子電極。
接著,去除抗蝕劑掩模,並且圖6C示出該步驟的截面圖。另外,該步驟的平面圖相當於圖7。
此外,圖8A1和圖8A2分別示出該步驟的閘極佈線端子部的截面圖及平面圖。圖8A1相當於沿著圖8A2中的線E1-E2的截面圖。在圖8A1中,形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用來連接的端子電極。另外,在圖8A1中,在端子部中,使用與閘極佈線相同的材料形成的第一端子151和使用與源極電極佈線相同的材料形成的連接電極層153隔著閘極絕緣層152互相重疊,並藉由透明導電膜155實現導通。另外,圖6C所示的透明導電膜128與第一端子121接觸的部分對應於圖8A1的透明導電膜155與第一端子151接觸的部分。
另外,圖8B1及圖8B2分別示出與圖6C所示的源極電極佈線端子部不同的源極電極佈線端子部的截面圖及平面圖。此外,圖8B1相當於沿著圖8B2中的線F1-F2的截面圖。在圖8B1中,形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用來連接的端子電極。另外,在圖8B1中,在端子部中,使用與閘極佈線相同的材料形成的電極層156隔著閘極絕緣層152重疊於與源極電極佈線電連接的第二端子150的下方。電極層156不與第二端子150電連接,藉由將電極層156設定為與第二端子150不同的電位,例如浮動狀態、GND、0V等,可以形成用於對雜訊的措施的電容器或用於對靜電的措施的電容器。此外,第二端子150隔著保護絕緣膜154與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、多個源極電極佈線及多個電容器佈線。此外,在端子部排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極電極佈線相同的電位的第二端子、多個具有與電容器佈線相同的電位的第三端子等。各端子的數量可以設定為任意的數量,實施者適當地決定各端子的數量即可。
這樣,藉由五次光刻製程,使用五個光掩模,可以完成包括底閘型的交錯結構的薄膜電晶體即薄膜電晶體170的像素薄膜電晶體部、儲存電容器。而且,藉由對應於每個像素將該像素薄膜電晶體部、儲存電容器配置為矩陣狀來構成像素部,可以將其用作用來製造主動矩陣型顯示裝置的一個基板。在本說明書中,為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時,在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層,以固定主動矩陣基板和對置基板。另外,在主動矩陣基板上設置與設置在對置基板上的對置電極電連接的公共電極,並且在端子部中設置與公共電極電連接的第四端子。該第四端子是用來將公共電極設定為固定電位、例如GND、0V等的端子。
此外,也可以不設置電容器佈線,而隔著保護絕緣膜及閘極絕緣層重疊像素電極與相鄰的像素的閘極佈線來形成儲存電容器。
在主動矩陣型液晶顯示裝置中,藉由驅動配置為矩陣狀的像素電極,在畫面上形成顯示圖案。詳細地說,藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓,進行配置在像素電極和對置電極之間的液晶層的光學調變,該光學調變被觀察者識別為顯示圖案。
當液晶顯示裝置顯示動態圖像時,由於液晶分子本身的響應慢,所以有產生餘象或動態圖像的模糊的問題。有一種所謂的被稱為黑插入的驅動技術,在該驅動技術中為了改善液晶顯示裝置的動態圖像特性,而每隔一框地進行整個畫面的黑顯示。
此外,還有所謂的被稱為倍速驅動的驅動技術,其中藉由將通常的垂直同步頻率設定為1.5倍或以上,較佳為2倍或以上來改善動態圖像特性。
另外,還有如下驅動技術:為了改善液晶顯示裝置的動態圖像特性,作為背光燈使用多個LED(發光二極體)光源或多個EL光源等來構成面光源,並使構成面光源的各光源獨立地在一個框期間內進行間歇點亮驅動。作為面光源,可以使用三種或以上的LED或白色發光的LED。由於可以獨立地控制多個LED,因此也可以按照液晶層的光學調變的切換定時使LED的發光定時同步。因為在該驅動技術中可以部分地關斷LED,所以尤其是在進行一個畫面中的黑色顯示區域所占的比率高的圖像顯示的情況下,可以得到耗電量減少的效果。
藉由組合這些驅動技術,與現有的液晶顯示裝置相比,可以進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
由於在本說明書所公開的n通道型電晶體中將氧化物半導體膜用於通道形成區域並具有良好的動態特性,因此可以組合這些驅動技術。
此外,當製造發光顯示裝置時,因為將有機發光元件的一個電極(也稱為陰極)設定為低電源電位,例如GND、0V等,所以在端子部中設置用來將陰極設定為低電源電位,例如GND、0V等的第四端子。此外,當製造發光顯示裝置時,除了源極電極佈線及閘極佈線之外還設置電源供給線。由此,在端子部中設置與電源供給線電連接的第五端子。
另外,在製造發光顯示裝置時,有時在各有機發光元件之間設置使用有機樹脂層的隔壁。此時,由於對有機樹脂層進行加熱處理,所以可以兼作用來使氧化物半導體層103高電阻化而提高電晶體的電特性並降低電特性的不均勻性的熱處理。
藉由利用使用氧化物半導體的薄膜電晶體來形成,可以降低製造成本。尤其是由於藉由進行第一及第二加熱處理,可以減少作為雜質的水分等並提高氧化物半導體膜的純度,所以即使不使用降低成膜處理室內的露點的特殊的濺射裝置或超高純度的氧化物半導體靶,也可以製造包括電特性良好且可靠性高的薄膜電晶體的半導體裝置。
因為通道形成區域的氧化物半導體層為高電阻區域,所以薄膜電晶體的電特性穩定化,而可以防止截止(OFF)電流的增加等。因此,可以製造包括電特性良好且可靠性高的薄膜電晶體的半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例4
本實施例示出其一部分製程與實施例1的製程不同的一個例子。在本實施例中,圖9A至圖9D示出在形成源極電極層或汲極電極層405a、405b之後進行為了脫水化或脫氫化的第二加熱處理的例子。注意,與圖1A至圖1E同一部分使用相同的符號而說明。
與實施例1同樣地,在具有絕緣表面的基板400上形成閘極電極層401、閘極絕緣層。在形成閘極絕緣層之後,進行為了脫水化或脫氫化的第一加熱處理而形成閘極絕緣層402。第一加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下且以200℃或以上且700℃或以下、最好為400℃或以上進行。接著,在閘極絕緣層402上形成氧化物半導體層430(參照圖9A)。
在氧化物半導體層430上形成源極電極層或汲極電極層405a、405b,對氧化物半導體層430的一部分進行蝕刻而形成氧化物半導體層441(參照圖9B)。
接著,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下對氧化物半導體層441以及源極電極層或汲極電極層405a、405b進行第二加熱處理之後,在惰性氣體氣圍下或氧氣圍下進行緩冷卻。藉由該加熱處理,使氧化物半導體層441脫水化或脫氫化並低電阻化,可以形成低電阻化了的氧化物半導體層432(參照圖9C)。此外,作為源極電極層或汲極電極層405a、405b的材料,最好使用耐受此時的加熱處理的材料,例如鎢、鉬等。
接著,在上述加熱處理及緩冷卻後以不接觸到大氣的方式藉由濺射法或PCVD法形成氧化物絕緣膜407,接觸氧化物半導體層432。藉由濺射法或PCVD法形成氧化物絕緣膜407,接觸低電阻化了的氧化物半導體層432,在低電阻化了的氧化物半導體層432中的至少與氧化物絕緣膜407接觸的區域高電阻化(載子濃度降低,最好為低於1×1018/cm3),可以得到高電阻化氧化物半導體區域。因此,氧化物半導體層432成為具有高電阻化氧化物半導體區域的氧化物半導體層403(第三氧化物半導體層),可以製造薄膜電晶體470(參照圖9D)。
藉由進行上述為了脫水處理或脫氫處理的第一及第二加熱處理,減少包含在氧化物半導體層及閘極絕緣層中的雜質(H2O、H、OH等),並且使載子濃度提高後,在惰性氣圍或氧氣圍下進行緩冷卻。在緩冷卻之後,與氧化物半導體層接觸地進行氧化物絕緣膜的形成等並且使氧化物半導體層的載子濃度降低,從而可以提高薄膜電晶體470的可靠性。
另外,也可以在形成氧化物絕緣膜407之後,在氮氣圍下或大氣氣圍下(大氣中)進行薄膜電晶體470的第三加熱處理(最好為150℃或以上且低於350℃)。例如,在氮氣圍下進行250℃且1小時的第三加熱處理。藉由進行第三加熱處理,氧化物半導體層432在與氧化物絕緣膜407接觸的狀態下被加熱,可以降低薄膜電晶體470的電特性的不均勻性。
另外,本實施例可以與實施例1自由地組合。
實施例5
參照圖10說明半導體裝置及半導體裝置的製造方法。與實施例1同一部分或具有相同的功能的部分及製程可以與實施例1同樣地進行,而省略重複說明。
圖10所示的薄膜電晶體471是與閘極電極層401及氧化物半導體層403的通道區域重疊地隔著絕緣膜設置導電層409的例子。
圖10是半導體裝置所具有的薄膜電晶體471的截面圖。薄膜電晶體471是底閘型薄膜電晶體,在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極電極層或汲極電極層405a、405b、氧化物絕緣膜407以及導電層409。在氧化物絕緣膜407上與閘極電極層401重疊地設置導電層409。
導電層409也可以使用與閘極電極層401、源極電極層或汲極電極層405a、405b同樣的材料、方法而形成。在設置像素電極層的情況下,也可以使用與像素電極層同樣的材料、方法而形成。在本實施例中,作為導電層409,使用鈦膜、鋁膜及鈦膜的疊層。
導電層409的電位既可以與閘極電極層401的電位相同也可以不同,也可以用作第二閘極電極層。另外,導電層409的狀態也可以為浮動狀態。
藉由在與氧化物半導體層403重疊的位置設置導電層409,在用來調查薄膜電晶體的可靠性的偏壓-熱應力測試(bias-temperature stress test)(以下稱為BT測試)中,可以減小BT測試前後的薄膜電晶體471的臨界值電壓的變化量。尤其是在將基板溫度上升到150℃之後對閘極施加的電壓為-20V的-(負(minus))BT測試中,可以抑制臨界值電壓的變動。
本實施例可以與實施例1自由地組合。
實施例6
參照圖11說明半導體裝置及半導體裝置的製造方法。與實施例1同一部分或具有相同的功能的部分及製程可以與實施例1同樣地進行,而省略重複說明。
圖11所示的薄膜電晶體472是與閘極電極層401及氧化物半導體層403的通道區域重疊地隔著氧化物絕緣膜407及絕緣層410設置導電層419的方式。
圖11是半導體裝置所具有的薄膜電晶體472的截面圖。薄膜電晶體472是底閘型薄膜電晶體,在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極區或汲極區404a、404b、源極電極層或汲極電極層405a、405b、氧化物絕緣膜407、絕緣層410以及導電層419。在絕緣層410上與閘極電極層401重疊地形成導電層419。
在本實施例中,與實施例1同樣地,在形成閘極絕緣層之後,進行為了脫水化或脫氫化的第一加熱處理而形成閘極絕緣層402。第一加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下且以200℃或以上且700℃或以下、最好為400℃或以上進行。接著,在閘極絕緣層402上形成氧化物半導體層。在氧化物半導體層上形成源極區及汲極區404a、404b。在形成源極區及汲極區404a、404b之前或之後,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下進行第二加熱處理之後,在惰性氣圍下或氧氣圍下進行緩冷卻。
在本實施例中,源極區及汲極區404a、404b是Zn-O類多晶膜或Zn類微晶膜,採用與氧化物半導體層403的成膜條件不同的成膜條件形成,是電阻更低的膜。此外,在本實施例中,源極區及汲極區404a、404b的狀態是多晶狀態或微晶狀態,並且氧化物半導體層403的狀態也是多晶狀態或微晶狀態。氧化物半導體層403可以藉由進行第二加熱處理晶化而成為多晶狀態或微晶狀態。
在本實施例所示的薄膜電晶體中,在氧化物絕緣膜407上層疊用作平坦化膜的絕緣層410,形成在氧化物絕緣膜407及絕緣層410中的到達源極電極層或汲極電極層405b的開口中形成導電膜,蝕刻為所期望的形狀而形成導電層419及像素電極層411。像這樣,可以在形成像素電極層411的製程中形成導電層419。在本實施例中,作為像素電極層411、導電層419,使用包含氧化矽的氧化銦氧化錫合金(包含氧化矽的In-Sn-O類氧化物)。
另外,也可以使用與閘極電極層401、源極電極層或汲極電極層405a、405b同樣的材料及製造方法形成導電層419。
導電層419的電位也可以與閘極電極層401的電位相同或不同。導電層419也可以用作第二閘極電極層。此外,導電層419的狀態也可以為浮動狀態。
藉由在與氧化物半導體層403重疊的位置設置導電層419,可以控制薄膜電晶體472的臨界值電壓。
本實施例可以與實施例1自由地組合。
實施例7
在本實施例中,參照圖12A、圖12B及圖12C說明通道停止型薄膜電晶體1430的一個例子。此外,圖12C是薄膜電晶體的俯視圖的一個例子,並且沿圖中的虛線Z1-Z2切斷的截面圖相當於圖12B。此外,示出將不包含鎵的氧化物半導體材料用於薄膜電晶體1430的氧化物半導體層的方式。
在圖12A中,在基板1400上形成閘極電極層1401。接著,形成覆蓋閘極電極層1401的閘極絕緣層。在形成閘極絕緣層之後,進行為了脫水化或脫氫化的第一加熱處理形成閘極絕緣層1402。第一加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下且以200℃或以上且700℃或以下、最好為400℃或以上進行。接著,在閘極絕緣層1402上形成氧化物半導體層。
在本實施例中,作為氧化物半導體層1403,使用利用濺射法而得到的Sn-Zn-O類氧化物半導體。藉由不將鎵用於氧化物半導體層,可以不使用價格較高的靶而形成氧化物半導體層,從而可以降低成本。
剛形成氧化物半導體膜後或對氧化物半導體膜進行圖案化後進行脫水化或脫氫化。
為了進行脫水化或脫氫化,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下進行第二加熱處理後,在惰性氣圍下或氧氣圍下進行緩冷卻。將加熱處理的溫度設定為200℃或以上且低於玻璃基板的應變點,最好設定為400℃或以上。氧化物半導體層藉由惰性氣體氣圍下或減壓下的加熱處理及惰性氣體氣圍下或氧氣圍下的緩冷卻,可以成為低電阻化了的氧化物半導體層1403(參照圖12A)。在本實施例中,氧化物半導體層1403的狀態是微晶狀態或多晶狀態。
接著,形成通道保護層1418,接觸氧化物半導體層1403。藉由在氧化物半導體層1403上形成通道保護層1418,可以防止後面的源極區1406a及汲極區1406b的形成製程時的損傷(蝕刻時的電漿或蝕刻劑所導致的膜減少等)。從而,可以提高薄膜電晶體1430的可靠性。
另外,也可以在進行第二加熱處理後,以不接觸到大氣的方式連續形成通道保護層1418。藉由以不接觸到大氣的方式連續進行處理,可以在介面不被水或烴等大氣成分或懸浮於大氣中的雜質元素污染的狀態下形成各個疊層介面,因此可以降低薄膜電晶體特性的不均勻性。
另外,藉由使用濺射法或PCVD法等與低電阻化了的氧化物半導體層1403接觸地形成作為氧化物絕緣膜的通道保護層1418,可以使低電阻化了的氧化物半導體層1403中的至少與通道保護層1418接觸的區域高電阻化(載子濃度降低,最好為低於1×1018/cm3,更最好為1×1014/cm3或以下),可以形成高電阻化氧化物半導體區域。在半導體裝置的製造製程中,在惰性氣體氣圍下(或減壓下)的加熱、在惰性氣體氣圍下或氧氣圍下的緩冷卻以及氧化物絕緣膜的形成等來增減氧化物半導體層的載子濃度,這是很重要的。
作為通道保護層1418,可以使用包含氧的無機材料(氧化矽、氧氮化矽、氮氧化矽等)。作為製造方法,可以使用電漿CVD法或熱CVD法等氣相生長法或濺射法。對於通道保護層1418,在成膜後藉由進行蝕刻來加工其形狀。在此,藉由濺射法形成氧化矽膜,使用利用光刻形成的掩模對它進行蝕刻加工而形成通道保護層1418。
接著,在通道保護層1418及氧化物半導體層1403上形成源極區1406a及汲極區1406b。在本實施例中,源極區1406a及汲極區1406b是Zn-O類微晶膜或Zn-O類多晶膜,採用與氧化物半導體層1403的成膜條件不同的成膜條件形成,是電阻更低的膜。
接著,在源極區1406a上形成源極電極層1405a,並且在汲極區1406b上形成汲極電極層1405b,而製造薄膜電晶體1430(參照圖12B)。源極電極層1405a及汲極電極層1405b可以與實施例1所示的源極電極層405a及汲極電極層405b同樣地形成。
藉由在氧化物半導體層1403和源極電極層1405a及汲極電極層1405b之間設置源極區1406a及汲極區1406b,可以在作為金屬層的源極電極層1405a或汲極電極層1405b和氧化物半導體層1403之間形成良好的結合,以實現與肖特基(Schottky)接面相比在熱方面也穩定的工作。另外,藉由低電阻化,即使在高汲極電壓下也能保持高遷移率。
此外,不限於上述具有源極區1406a及汲極區1406b的結構,例如也可以採用不設置源極區及汲極區的結構。
另外,也可以在形成通道保護層1418之後,在氮氣圍下或大氣氣圍下(大氣中)進行薄膜電晶體1430的第三加熱處理(最好為150℃或以上且低於350℃)。例如,在氮氣圍下進行250℃且1小時的加熱處理。藉由進行第三加熱處理,在氧化物半導體層1403與通道保護層1418接觸的狀態下進行加熱,可以降低薄膜電晶體1430的電特性的不均勻性。第三加熱處理(最好為150℃或以上且低於350℃)只要是在形成通道保護層1418之後就沒有特別的限制,藉由兼作進行其他製程例如當形成用作平坦化膜的絕緣層時的加熱處理、為了使透明導電膜低電阻化的加熱處理,可以不增加製程數量地進行。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例8
參照圖13A及圖13B說明半導體裝置及半導體裝置的製造方法。與實施例7同一部分或具有相同的功能的部分及製程可以與實施例7同樣地進行,而省略重複說明。
圖13A所示的薄膜電晶體1431是與閘極電極層1401及氧化物半導體層1403的通道區域重疊地隔著通道保護層1418及絕緣層1407設置導電層1409的例子。
圖13A是半導體裝置所具有的薄膜電晶體1431的截面圖。薄膜電晶體1431是底閘型薄膜電晶體,在具有絕緣表面的基板1400上包括閘極電極層1401、閘極絕緣層1402、氧化物半導體層1403、源極區1406a或汲極區1406b、源極電極層1405a或汲極電極層1405b、絕緣層1407以及導電層1409。在絕緣層1407上與閘極電極層1401重疊地形成導電層1409。
與實施例7同樣地,在形成閘極絕緣層之後進行第一加熱處理而形成脫水化或脫氫化了的閘極絕緣層1402。然後,在閘極絕緣層1402上形成氧化物半導體層之後進行第二加熱處理而形成脫水化或脫氫化了的氧化物半導體層及閘極絕緣層。
在本實施例中,形成在氧化物半導體層上的源極區1406a及汲極區1406b是Zn-O類微晶膜或Zn-O類多晶膜,採用與氧化物半導體層1403的成膜條件不同的成膜條件形成,是電阻更低的氧化物半導體層。此外,氧化物半導體層1403的狀態是非晶狀態。
導電層1409可以使用與閘極電極層1401、源極電極層1405a或汲極電極層1405b同樣的材料、方法而形成。在設置像素電極層的情況下,也可以使用與像素電極層同樣的材料、方法而形成。在本實施例中,作為導電層1409,使用鈦膜、鋁膜及鈦膜的疊層。
對於導電層1409,其電位既可以與閘極電極層1401的電位相同也可以不同,也可以用作第二閘極電極層。另外,導電層1409的狀態也可以為浮動狀態。
藉由在與氧化物半導體層1403重疊的位置設置導電層1409,在用來調查薄膜電晶體的可靠性的偏壓-熱應力測試(以下稱為BT測試)中,可以減小BT測試前後的薄膜電晶體1431的臨界值電壓的變化量。
另外,圖13B示出其一部分與圖13A不同的例子。與圖13A同一部分或具有相同的功能的部分及製程可以與圖13A同樣地進行,而省略重複說明。
圖13B所示的薄膜電晶體1432是與閘極電極層1401及氧化物半導體層1403的通道區域重疊地隔著通道保護層1418、絕緣層1407以及絕緣層1408設置導電層1409的例子。
在薄膜電晶體1432中,與實施例1同樣地,在形成閘極絕緣層之後,進行為了脫水化或脫氫化的第一加熱處理形成閘極絕緣層1402。第一加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下且以200℃或以上且700℃或以下,最好為400℃或以上進行。接著,在閘極絕緣層1402上形成氧化物半導體層。在形成氧化物半導體層之後,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下進行第二加熱處理之後,在惰性氣圍下或氧氣圍下進行緩冷卻。然後,形成至少與氧化物半導體層的一部分接觸的絕緣層1407。
在圖13B中,在絕緣層1407上層疊用作平坦化膜的絕緣層1408。
此外,在圖13B中,不設置源極區及汲極區,採用氧化物半導體層1403與源極電極層1405a或汲極電極層1405b直接接觸的結構。
在圖13B的結構中,藉由在與氧化物半導體層1403重疊的位置設置導電層1409,在用來調查薄膜電晶體的可靠性的BT測試中,可以減小BT測試前後的薄膜電晶體1432的臨界值電壓的變化量。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例9
在本實施例中,圖14示出其一部分的結構與實施例1的結構不同的例子。與實施例1同一部分或具有相同的功能的部分及製程可以與實施例1同樣地進行,而省略重複說明。
在本實施例中,與實施例1同樣地,在形成閘極絕緣層之後,進行為了脫水化或脫氫化的第一加熱處理形成閘極絕緣層。第一加熱處理在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下且以200℃或以上且700℃或以下,最好為400℃或以上進行。在對第一氧化物半導體層進行圖案化之後,在惰性氣體氣圍(氮或氦、氖、氬等)下或減壓下進行第二加熱處理,然後在惰性氣圍下或氧氣圍下進行緩冷卻。藉由在上述氣圍下對第一氧化物半導體層進行加熱處理,可以去除包含在氧化物半導體層403中的氫及水等雜質。
接著,在第一氧化物半導體層上形成用作薄膜電晶體的源極區及汲極區(也稱為n+層、緩衝層)的第二氧化物半導體膜之後,形成導電膜。
接著,按照蝕刻製程對第一氧化物半導體層、第二氧化物半導體膜及導電膜選擇性地進行蝕刻,形成氧化物半導體層403、源極區或汲極區404a、404b以及源極電極層或汲極電極層405a、405b。此外,僅對氧化物半導體層403的一部分進行蝕刻,使其具有槽部(凹部)。
接著,藉由濺射法或PCVD法形成氧化矽膜作為氧化物絕緣膜407,接觸氧化物半導體層403。與低電阻化了的氧化物半導體層接觸地形成的氧化物絕緣膜407不包含水分、氫離子、OH-等雜質,使用防止來自外部的這些雜質的侵入的無機絕緣膜,明確而言使用氧化矽膜或氮氧化矽膜。此外,也可以在氧化物絕緣膜407上層疊氮化矽膜。
藉由使用濺射法或PCVD法等形成氧化物絕緣膜407,接觸低電阻化了的氧化物半導體層403,可以使低電阻化了的氧化物半導體層403中的至少與氧化物絕緣膜407接觸的區域高電阻化(載子濃度降低,最好為低於1×1018/cm3,更最好為1×1014/cm3或以下),可以形成高電阻化氧化物半導體區域。藉由與氧化物絕緣膜407接觸地形成,成為具有高電阻化氧化物半導體區域的氧化物半導體層403,而可以製造薄膜電晶體473(參照圖14)。
在圖14的結構中,作為源極區或汲極區404a、404b使用In-Ga-Zn-O類非單晶。此外,作為源極區及汲極區404a、404b可以使用Al-Zn-O類非晶膜。另外,作為源極區及汲極區404a、404b,也可以使用包含氮的Al-Zn-O類非晶膜,即Al-Zn-O-N類非晶膜(也稱為AZON膜)。
另外,在氧化物半導體層403和源極電極層之間具有源極區,並且在氧化物半導體層和汲極電極層之間具有汲極區。
另外,用作薄膜電晶體473的源極區或汲極區404a、404b的第二氧化物半導體層最好比用作通道形成區的第一氧化物半導體層403更薄,而且最好具有更高的導電率(電導率)。
此外,有時用作通道形成區的第一氧化物半導體層403具有非晶結構,並且用作源極區及汲極區的第二氧化物半導體層在非晶結構中包含晶粒(奈米晶體)。該用作源極區及汲極區的第二氧化物半導體層中的晶粒(奈米晶體)的直徑為1nm至10nm,典型地大約為2nm至4nm。
另外,也可以在形成氧化物絕緣膜407之後,在氮氣圍下或大氣氣圍下(大氣中)進行薄膜電晶體473的第三加熱處理(最好為150℃或以上且低於350℃)。例如,在氮氣圍下進行250℃且1小時的加熱處理。藉由進行第三加熱處理,在氧化物半導體層403與氧化物絕緣膜407接觸的狀態下進行加熱,可以降低薄膜電晶體473的電特性的不均勻性。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例10
在本實施例中,下面說明在同一基板上至少製造驅動電路的一部分和配置在像素部的薄膜電晶體的例子。
根據實施例1至實施例9形成配置在像素部的薄膜電晶體。此外,因為實施例1至實施例9所示的薄膜電晶體是n通道型TFT,所以將驅動電路中的可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的薄膜電晶體相同的基板上。
圖17A示出主動矩陣型顯示裝置的方塊圖的一個例子。在顯示裝置的基板5300上包括:像素部5301;第一掃描線驅動電路5302;第二掃描線驅動電路5303;信號線驅動電路5304。在像素部5301中從信號線驅動電路5304延伸設置多個信號線,並且從第一掃描線驅動電路5302及第二掃描線驅動電路5303延伸設置多個掃描線。此外,在掃描線與信號線的交叉區中,具有顯示元件的像素被設置為矩陣形狀。另外,顯示裝置的基板5300藉由FPC(撓性印刷電路)等連接部連接於時序控制電路5305(也稱為控制器、控制IC)。
在圖17A中,在與像素部5301相同的基板5300上形成第一掃描線驅動電路5302、第二掃描線驅動電路5303、信號線驅動電路5304。由此,減少在外部設置的驅動電路等的構件的數量,所以可以實現成本的降低。另外,可以減少因將在基板5300外部設置驅動電路時的佈線延伸而發生的連接部中的連接數量,因此可以提高可靠性或良率。
另外,作為一個例子,時序控制電路5305對第一掃描線驅動電路5302供應第一掃描線驅動電路用啟動信號(GSP1)、掃描線驅動電路用時鐘信號(GCLK1)。此外,作為一個例子,時序控制電路5305對第二掃描線驅動電路5303供應第二掃描線驅動電路用啟動信號(GSP2)(也稱為啟動脈衝)、掃描線驅動電路用時鐘信號(GCLK2)。對信號線驅動電路5304供應信號線驅動電路用啟動信號(SSP)、信號線驅動電路用時鐘信號(SCLK)、視頻信號用資料(DATA)(也簡單地稱為視頻信號)及鎖存信號(LAT)。另外,可以省略第一掃描線驅動電路5302和第二掃描線驅動電路5303中的一者。
圖17B示出在與像素部5301相同的基板5300上形成驅動頻率低的電路(例如,第一掃描線驅動電路5302、第二掃描線驅動電路5303),在與像素部5301不同的基板上形成信號線驅動電路5304的結構。藉由該結構,與使用單晶半導體的電晶體相比,可以由場效應遷移率小的薄膜電晶體構成形成在基板5300上的驅動電路。從而,可以實現顯示裝置的大型化、製程數量的減少、成本的降低或良率的提高等。
另外,實施例1至實施例9所示的薄膜電晶體是n通道型TFT。圖18A和圖18B示出由n通道型TFT構成的信號線驅動電路的結構、工作的一個例子而進行說明。
信號線驅動電路具有移位暫存器5601及開關電路部5602。開關電路部5602具有開關電路5602_1至5602_N(N是自然數)的多個電路。開關電路5602_1至5602_N分別具有薄膜電晶體5603_1至5603_k(k是自然數)的多個電晶體。對薄膜電晶體5603_1至5603_k是N通道型TFT的例子進行說明。
以開關電路5602_1為例子對信號線驅動電路的連接關係進行說明。薄膜電晶體5603_1至5603_k的第一端子分別連接到佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別連接到信號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極連接到移位暫存器5601。
移位暫存器5601具有對佈線5605_1至5605_N依次輸出H電平(也稱為H信號、高電源電位水準信號)的信號,並依次選擇開關電路5602_1至5602_N的功能。
開關電路5602_1具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態(第一端子和第二端子之間的導通)的功能,即具有是否將佈線5604_1至5604_k的電位供應到信號線S1至Sk的功能。像這樣,開關電路5602_1具有作為選擇器的功能。另外,薄膜電晶體5603_1至5603_k分別具有控制佈線5604_1至5604_k與信號線S1至Sk的導通狀態的功能,即具有將佈線5604_1至5604_k的電位供應到信號線S1至Sk的功能。像這樣,薄膜電晶體5603_1至5603_k分別具有作為開關的功能。
另外,對佈線5604_1至5604_k分別輸入視頻信號用資料(DATA)。在很多情況下,視頻信號用資料(DATA)是根據圖像資訊或視頻信號的模擬信號。
接著,參照圖18B的時序圖說明圖18A的信號線驅動電路的工作。圖18B示出信號Sout_1至Sout_N及信號Vdata_1至Vdata_k的一個例子。信號Sout_1至Sout_N分別是移位暫存器5601的輸出信號的一個例子,並且信號Vdata_1至Vdata_k分別是輸入到佈線5604_1至5604_k的信號的一個例子。另外,信號線驅動電路的一個工作期間對應於顯示裝置中的一個閘極選擇期間。作為一個例子,一個閘極選擇期間被分割為期間T1至期間TN。期間T1至期間TN分別是用來對屬於被選擇的行的像素寫入視頻信號用資料(DATA)的期間。
在期間T1至期間TN中,移位暫存器5601將H電平的信號依次輸出到佈線5605_1至5605_N。例如,在期間T1中,移位暫存器5601將高電平的信號輸出到佈線5605_1。然後,薄膜電晶體5603_1至5603_k導通,所以佈線5604_1至5604_k和信號線S1至Sk成為導通狀態。此時,對佈線5604_1至5604_k輸入Data(S1)至Data(Sk)。Data(S1)至Data(Sk)分別藉由薄膜電晶體5603_1至5603_k寫入到屬於被選擇的行的像素中的第一列至第k列像素。藉由上述步驟,在期間T1至TN中,對屬於被選擇的行的像素的每k列按順序寫入視頻信號用資料(DATA)。
如上所述,藉由對每多個列的像素寫入視頻信號用資料(DATA),可以減少視頻信號用資料(DATA)的數量或佈線的數量。因此,可以減少與外部電路的連接數量。此外,藉由對每多個列的像素寫入視頻信號,可以延長寫入時間,因此可以防止視頻信號的寫入不足。
另外,作為移位暫存器5601及開關電路部5602,可以使用由實施例1至實施例9所示的薄膜電晶體構成的電路。此時,移位暫存器5601所具有的所有電晶體的極性可以僅由N通道型和P通道型中的一個極性構成。
此外,對掃描線驅動電路的結構進行說明。掃描線驅動電路具有移位暫存器。此外,有時也可以具有電平移動器、緩衝器。在掃描線驅動電路中,藉由對移位暫存器輸入時鐘信號(CLK)及啟動脈衝信號(SP),生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大,並供應到對應的掃描線。掃描線連接到一行的像素的電晶體的閘極電極。而且,由於需要將一行上的像素的電晶體一起導通,因此使用能夠流通大電流的緩衝器。
參照圖19A至圖19C及圖20A和圖20B說明用於掃描線驅動電路及/或信號線驅動電路的一部分的移位暫存器的一個方式。
參照圖19A至圖19C及圖20A和圖20B說明掃描線驅動電路、信號線驅動電路的移位暫存器。移位暫存器具有第一脈衝輸出電路10_1至第N脈衝輸出電路10_N(N是3或以上的自然數)(參照圖19A)。對圖19A所示的移位暫存器的第一脈衝輸出電路10_1至第N脈衝輸出電路10_N從第一佈線11供應第一時鐘信號CK1,從第二佈線12供應第二時鐘信號CK2,從第三佈線13供應第三時鐘信號CK3,從第四佈線14供應第四時鐘信號CK4。另外,對第一脈衝輸出電路10_1輸入從第五佈線15的啟動脈衝SP1(第一啟動脈衝)。此外,對第二級以後的第n脈衝輸出電路10_n(n是2或以上且N或以下的自然數)輸入從前一級的脈衝輸出電路的信號(稱為前級信號OUT(n-1))(n是2或以上且N或以下的自然數)。另外,對第一脈衝輸出電路10_1輸入從二級後的第三脈衝輸出電路10_3的信號。同樣地,對第二級以後的第n脈衝輸出電路10_n輸入從二級後的第(n+2)脈衝輸出電路10_(n+2)的信號(後級信號OUT(n+2))。從而,從各級的脈衝輸出電路輸出用來輸入到後級及/或前二級的脈衝輸出電路的第一輸出信號(OUT(1)(SR)至OUT(N)(SR))、電連接到其他佈線等的第二輸出信號(OUT(1)至OUT(N))。另外,如圖19A所示,由於不對移位暫存器的最後級的兩個級輸入後級信號OUT(n+2),所以作為一個例子,採用另行分別輸入第二啟動脈衝SP2、第三啟動脈衝SP3的結構即可。
另外,時鐘信號(CK)是以一定間隔反復H電平和L電平(也稱為L信號、低電源電位水準)的信號。在此,第一時鐘信號(CK1)至第四時鐘信號(CK4)依次遲延1/4週期。在本實施例中,利用第一時鐘信號(CK1)至第四時鐘信號(CK4)而進行脈衝輸出電路的驅動的控制等。注意,時鐘信號根據所輸入的驅動電路有時稱為GCK、SCK,在此使用CK而進行說明。
第一輸入端子21、第二輸入端子22及第三輸入端子23電連接到第一佈線11至第四佈線14中的任一個。例如,在圖19A中,在第一脈衝輸出電路10_1中,第一輸入端子21電連接到第一佈線11,第二輸入端子22電連接到第二佈線12,並且第三輸入端子23電連接到第三佈線13。此外,在第二脈衝輸出電路10_2中,第一輸入端子21電連接到第二佈線12,第二輸入端子22電連接到第三佈線13,並且第三輸入端子23電連接到第四佈線14。
第一脈衝輸出電路10_1至第N脈衝輸出電路10_N分別包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、第二輸出端子27(參照圖19B)。在第一脈衝輸出電路10_1中,對第一輸入端子21輸入第一時鐘信號CK1,對第二輸入端子22輸入第二時鐘信號CK2,對第三輸入端子23輸入第三時鐘信號CK3,對第四輸入端子24輸入啟動脈衝,對第五輸入端子25輸入後級信號OUT(3),從第一輸入端子26輸出第一輸出信號OUT(1)(SR),從第二輸出端子27輸出第二輸出信號OUT(1)。
接著,參照圖19C說明脈衝輸出電路的具體的電路結構的一個例子。
第一脈衝輸出電路10_1具有第1電晶體31至第13電晶體43(參照圖19C)。此外,除了上述第一輸出端子21至第五輸出端子25以及第一輸出端子26、第二輸出端子27以外,從被供應第一高電源電位VDD的電源線51、被供應第二高電源電位VCC的電源線52、被供應低電源電位VSS的電源線53對第1電晶體31至第13電晶體43供應信號或電源電位。在此,圖19C的各電源線的電源電位的大小關係為第一電源電位VDD是第二電源電位VCC以上的電位,並且第二電源電位VCC是大於第三電源電位VSS的電位。此外,第一時鐘信號(CK1)至第四時鐘信號(CK4)是以一定間隔反復H電平和L電平的信號,並且當H電平時電位為VDD,並且當L電平時電位為VSS。另外,藉由使電源線51的電位VDD高於電源線52的電位VCC,不影響到工作,而可以將施加到電晶體的閘極電極的電位抑制得低,並降低電晶體的臨界值的偏移,而可以抑制劣化。
在圖19C的第一電晶體31中,第一端子電連接到電源線51,第二端子電連接到第九電晶體39的第一端子,閘極電極電連接到第四輸入端子24。在第二電晶體32中,第一端子電連接到電源線53,第二端子電連接到第九電晶體39的第一端子,閘極電極電連接到第四電晶體34的閘極電極。在第三電晶體33中,第一端子電連接到第一輸入端子21,第二端子電連接到第一輸出端子26。在第四電晶體34中,第一端子電連接到電源線53,第二端子電連接到第一輸出端子26。在第五電晶體35中,第一端子電連接到電源線53,第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極,閘極電極電連接到第四輸入端子24。在第六電晶體36中,第一端子電連接到電源線52,第二端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極,閘極電極電連接到第五輸入端子25。在第七電晶體37中,第一端子電連接到電源線52,第二端子電連接到第八電晶體38的第二端子,閘極電極電連接到第三輸入端子23。在第八電晶體38中,第一端子電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極,閘極電極電連接到第二輸入端子22。在第九電晶體39中,第一端子電連接到第一電晶體31的第二端子及第二電晶體32的第二端子,第二端子電連接到第三電晶體33的閘極電極及第十電晶體40的閘極電極,閘極電極電連接到電源線52。在第十電晶體40中,第一端子電連接到第一輸入端子21,第二端子電連接到第二輸出端子27,閘極電極電連接到第九電晶體39的第二端子。在第十一電晶體41中,第一端子電連接到電源線53,第二端子電連接到第二輸出端子27,閘極電極電連接到第二電晶體32的閘極電極及第四電晶體34的閘極電極。在第十二電晶體42中,第一端子電連接到電源線53,第二端子電連接到第二輸出端子27,閘極電極電連接到第七電晶體37的閘極電極。在第十三電晶體43中,第一端子電連接到電源線53,第二端子電連接到第一輸出端子26,閘極電極電連接到第七電晶體37的閘極電極。
在圖19C中,以第三電晶體33的閘極電極、第十電晶體40的閘極電極以及第九電晶體39的第二端子的連接部位為節點A。此外,以第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子以及第十一電晶體41的閘極電極的連接部位為節點B(參照圖20A)。
此外,薄膜電晶體是指包括閘極、汲極電極以及源極電極的至少具有三個端子的元件,並且在汲極區和源極區之間具有通道區域,電流能夠流過汲極區、通道區域以及源極區。在此,因為源極電極和汲極電極根據薄膜電晶體的結構或工作條件等而改變,因此很難限定哪個是源極電極哪個是汲極電極。因此,有時不將用作源極電極及汲極電極的區域稱為源極電極或汲極電極。在此情況下,作為一個例子,有時將它們分別記為第一端子和第二端子。
在此,圖20B示出圖20A所示的具有多個脈衝輸出電路的移位暫存器的時序圖。此外,在移位暫存器是掃描線驅動電路時,圖20B中的期間61相當於垂直回掃期間(vertical retrace period),並且期間62相當於閘極選擇期間。
此外,如圖20A所示,藉由設置其閘極被施加第二電源電位VCC的第九電晶體39,在自舉(bootstrap)工作的前後,有如下優點。
在沒有其閘極電極被施加第二電位VCC的第九電晶體39時,由自舉工作而節點A的電位上升,作為第一電晶體31的第二端子的源極電極的電位上升,而其電位大於第一電源電位VDD。然後,第一電晶體31的源極電極轉換為第一端子一側,即電源線51一側。由此,在第一電晶體31中,在閘極和源極電極之間,在閘極和汲極電極之間,由於施加較大的偏壓所以它們受到較大的壓力(stress),這會導致電晶體的劣化。於是,藉由設置其閘極電極被施加第二電源電位VCC的第九電晶體39,當由自舉工作而節點A的電位上升時,也可以不產生第一電晶體31的第二端子的電位的上升。換言之,藉由設置第九電晶體39,可以使對第一電晶體31的閘極和源極電極之間施加的負偏壓值變小。由此,由於藉由採用本實施例的電路結構,可以使施加到第一電晶體31的閘極和源極電極之間的負偏壓變小,所以可以抑制因壓力而導致的第一電晶體31的劣化。
此外,關於設置第九電晶體39的部位,採用在第一電晶體31的第二端子和第三電晶體33的閘極之間藉由第一端子和第二端子連接而設置第九電晶體39的結構即可。另外,在具有多個本實施例的脈衝輸出電路的移位暫存器中,與掃描線驅動電路相比級數多的信號線驅動電路也可以省略第九電晶體39,從而具有減少電晶體的數量的優點。
另外,藉由作為第一電晶體31至第十三電晶體43的半導體層使用氧化物半導體,可以降低薄膜電晶體的截止電流,並提高導通電流及場效應遷移率,並且降低劣化的程度,所以可以減少電路內的誤工作。此外,對於因其閘極電極被施加高電位而導致的電晶體的劣化的程度,與使用非晶矽的電晶體的情況相比,使用氧化物半導體的的劣化的程度小。由此,即使對供應第二電源電位VCC的電源線供應第一電源電位VDD也可以得到相同的工作,並可以減少引導電路之間的電源線的數量,所以可以實現電路的小型化。
另外,即使以對第七電晶體37的閘極電極藉由第三輸入端子23工應的時鐘信號、對第八電晶體38的閘極電極藉由第二輸入端子22供應的時鐘信號成為對第七電晶體37的閘極電極藉由第二輸入端子22供應的時鐘信號、對第八電晶體38的閘極電極藉由第三輸入端子23供應的時鐘信號的方式替換接線關係,也具有同樣的作用。此外,在圖20A所示的移位暫存器中,藉由從第七電晶體37及第八電晶體38的狀態都是導通狀態變化到第七電晶體37截止且第八電晶體38導通的狀態,然後成為第七電晶體37截止且第八電晶體38截止的狀態,而由第二輸入端子22及第三輸入端子23的電位降低所產生的節點B的電位的降低發生兩次,該節點B的電位的降低起因於第七電晶體37的閘極電極的電位的降低及第八電晶體38的閘極電極的電位的降低。另一方面,在圖20A所示的移位暫存器中,如圖20B的期間所示那樣,藉由從第七電晶體37及第八電晶體38的狀態都是導通狀態變化到第七電晶體37導通且第八電晶體38截止的狀態,然後成為第七電晶體37截止且第八電晶體38截止的狀態,而由第二輸入端子22及第三輸入端子23的電位的降低所產生的節點B的電位的降低僅發生一次,該節點B的電位的降低起因於第八電晶體38的閘極電極的電位的降低。由此,採用對第七電晶體37的閘極電極藉由第三輸入端子供應的時鐘信號、對第八電晶體38的閘極電極藉由第二輸入端子供應的時鐘信號,可以使節點B的電位的變動變小來降低雜訊,因此是最好的。
像這樣,藉由設為在將第一輸出端子26及第二輸出端子27的電位保持為L電平的期間中對節點B定期供應H電平的信號的結構,可以抑制脈衝輸出電路的誤工作。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例11
藉由製造薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路,可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外,可以在與像素部同一基板上一體地形成使用薄膜電晶體的驅動電路的一部分或整體,而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件,可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括利用電流或電壓控制亮度的元件,明確而言,包括無機EL(Electro Luminescence:電致發光)元件、有機EL元件等。此外,也可以使用電子墨水(ink)等的其對比度因電作用而變化的顯示媒體。
此外,顯示裝置包括處於密封有顯示元件的狀態的面板和處於在該面板中安裝有包括控制器的IC等的模組。再者,本發明之一實施例亦關於元件基板,其相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式,該元件基板在多個像素的每一個中具備用來將電流供應到顯示元件的單元。明確而言,元件基板既可以處於只形成有顯示元件的像素電極的狀態,也可以處於形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態,可以是任何狀態。
注意,本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外,顯示裝置還包括:安裝有連接器諸如FPC(Flexible Printed Circuit:撓性印刷電路)、TAB(Tape Automated Bonding:載帶自動接合)帶或TCP(Tape Carrier Package:載帶封裝)的模組;在TAB帶或TCP的端部上設置有印刷佈線板的模組;或藉由COG(Chip On Glass:玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
參照圖21A1、圖21A2以及圖21B說明相當於半導體裝置的一個實施例的液晶顯示面板的外觀及截面。圖21A1、圖21A2是一種面板的平面圖,其中利用密封材料4005將包括形成在第一基板4001上的實施例3所示的氧化物半導體層的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖21B相當於沿著圖21A1、圖21A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外,在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此,像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外,在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003,該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意,對另行形成的驅動電路的連接方法沒有特別的限制,而可以採用COG方法、引線接合方法或TAB方法等。圖21A1是藉由COG方法安裝信號線驅動電路4003的例子,並且圖21A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外,設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖21B中例示像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
對於薄膜電晶體4010、4011,可以應用實施例3所示的包括氧化物半導體層的可靠性高的薄膜電晶體。此外,也可以使用實施例1或實施例2所示的薄膜電晶體。在本實施例中,薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外,液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且,液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。另外,像素電極層4030、對置電極層4031分別設置有用作對準膜的絕緣層4032、4033,並隔著絕緣層4032、4033夾持液晶層4008。
另外,作為第一基板4001、第二基板4006,可以使用玻璃、金屬(典型的是不鏽鋼)、陶瓷、塑膠。作為塑膠,可以使用FRP(Fiberglass-Reinforced Plastics:玻璃纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外,還可以使用具有將鋁箔夾在PVF薄膜或聚酯薄膜之間的結構的薄片。
此外,附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物,並且它是為控制像素電極層4030和對置電極層4031之間的距離(盒間隙(cell gap))而設置的。另外,還可以使用球狀間隔物。另外,對置電極層4031電連接到設置在與薄膜電晶體4010同一基板上的公共電位線。可以使用公共連接部並藉由配置在一對基板之間的導電粒子電連接對置電極層4031和公共電位線。此外,將導電粒子包含在密封材料4005中。
另外,還可以使用不使用對準膜的呈現藍相(blue phase)的液晶。藍相是液晶相的一種,是指當使膽固醇相(cholesteric phase)液晶的溫度上升時即將從膽固醇相轉變到各相同性相之前出現的相。由於藍相只出現在較窄的溫度範圍內,所以為了改善溫度範圍而將混合有5wt%(重量%)或以上的手征性試劑的液晶組成物用於液晶層4008。由於包含呈現藍相的液晶和手征性試劑的液晶組成物的回應速度短,為1msec或以下,並且它具有光學各向同性,所以不需要對準處理,從而視角依賴性低。
另外,除了可以應用於透過型液晶顯示裝置之外,還可以應用於反射型液晶顯示裝置或半透過型液晶顯示裝置。
另外,雖然示出在基板的外側(可見一側)設置偏光板,並且在內側依次設置著色層、用於顯示元件的電極層的液晶顯示裝置的例子,但是也可以在基板的內側設置偏光板。另外,偏光板和著色層的疊層結構也不侷限於本實施例的結構,根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外,還可以設置用作黑底(black matrix)的遮光膜。
另外,使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋在上述實施例中得到的薄膜電晶體,以便減少薄膜電晶體的表面凹凸並提高薄膜電晶體的可靠性。另外,因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入,所以最好採用緻密的膜。利用濺射法並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜即可。雖然示出利用濺射法形成保護膜的例子,但是並不侷限於此,而使用各種方法形成保護膜即可。
在此,形成疊層結構的絕緣層4020作為保護膜。在此,利用濺射法形成氧化矽膜作為絕緣層4020的第一層。當作為保護膜使用氧化矽膜時,有防止用作源極電極層及汲極電極層的鋁膜的小丘的效果。
另外,形成絕緣層作為保護膜的第二層。在此,利用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時,可以抑制鈉等可動離子侵入到半導體區域中而使TFT的電特性變化。
另外,也可以在形成保護膜之後在氮氣圍下或在大氣氣圍下進行加熱處理(300℃或以下)。
另外,形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021,可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等。另外,除了上述有機材料之外,還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外,也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣層4021。
另外,矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基,可以使用有機基(例如烷基、芳基)、氟基團。另外,有機基也可以具有氟基團。
對絕緣層4021的形成方法沒有特別的限制,可以根據其材料利用如下方法及設備:濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)等的方法;刮片、輥塗機、幕塗機、刮刀塗佈機等的設備。藉由兼作絕緣層4021的焙燒製程和對半導體層的退火,可以高效地製造半導體裝置。
作為像素電極層4030、對置電極層4031,可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外,可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層(sheet)電阻最好為10000Ω/□或以下,並且其波長為550nm時的透光率最好為70%或以上。另外,導電組成物所包含的導電高分子的電阻率最好為0.1Ω‧cm或以下。
作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種或以上的共聚物等。
另外,供應到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC4018供應的。
連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成,並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外,雖然在圖21A1、21A2以及21B中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子,但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝,也可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖22示出使用藉由本說明書所公開的製造方法製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一個例子。
圖22是液晶顯示模組的一個例子,利用密封材料2602固定TFT基板2600和對置基板2601,並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605,並且當採用RGB方式時,對應於各像素地設置有分別對應於紅色、綠色、藍色的各顏色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成,電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接,並且其中組裝有控制電路、電源電路等的外部電路。此外,也可以以在偏光板和液晶層之間具有相位差板的狀態層疊。
作為液晶顯示模組,可以採用TN(扭曲向列:Twisted Nematic)模式、IPS(平面內轉換:In-Plane-Switching)模式、FFS(邊緣電場轉換:Fringe Field Switching)模式、MVA(多區域垂直取向:Multi-domain Vertical Alignment)模式、PVA(垂直取向構型:Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞:Axially Symmetric Aligned Micro-cell)模式、OCB(光學補償雙折射:Optical Compensated Birefringence)模式、FLC(鐵電性液晶:Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶:AntiFerroelectric Liquid Crystal)模式等。
藉由上述製程,可以製造作為半導體裝置的可靠性高的液晶顯示面板。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例12
作為半導體裝置,示出電子紙的例子。
可以將半導體裝置用於利用與切換元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器),並具有如下優點:與紙相同的易讀性;耗電量比其他的顯示裝置低;可以形成為薄且輕的形狀。
作為電泳顯示器,可以考慮各種方式。在電泳顯示器中,在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊,並且藉由對微囊施加電場來使微囊中的粒子向彼此相反的方向移動,以僅顯示集合在一側的粒子的顏色。另外,第一粒子或第二粒子包含染料,並且在沒有電場時不移動。此外,第一粒子和第二粒子的顏色不同(包含無色)。
像這樣,電泳顯示器是利用所謂的介電電泳效應的顯示器,在該介電電泳效應中,介電常數高的物質移動到高電場區。
在溶劑中分散有上述微囊的溶液稱為電子墨水,該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外,還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外,藉由在主動矩陣基板上適當地設置多個上述微囊以使微囊夾在兩個電極之間,而完成主動矩陣型顯示裝置,並且藉由對微囊施加電場可以進行顯示。例如,可以使用根據實施例1至實施例3的薄膜電晶體而得到的主動矩陣基板。
此外,作為微囊中的第一粒子及第二粒子,使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種或這些材料的組合材料即可。
在圖23中,作為半導體裝置的例子示出主動矩陣型電子紙。用於半導體裝置的薄膜電晶體581可以與實施例1所示的薄膜電晶體同樣地製造,並且該薄膜電晶體581是包括氧化物半導體層的可靠性高的薄膜電晶體。此外,也可以將實施例2或實施例3所示的薄膜電晶體用作本實施例所示的薄膜電晶體581。
圖23的電子紙是採用扭轉球顯示(twisting ball display)方式的顯示裝置的例子。扭轉球顯示方式是指一種方法,其中將分別著色為白色和黑色的球形粒子配置在用於顯示元件的電極層即第一電極層和第二電極層之間,並使第一電極層和第二電極層產生電位差來控制球形粒子的方向,以進行顯示。
薄膜電晶體581是底閘結構的薄膜電晶體,並且由與半導體層接觸的絕緣膜583覆蓋。薄膜電晶體581的源極電極層或汲極電極層藉由形成於絕緣膜583、絕緣層585中的開口接觸於第一電極層587而與第一電極層587電連接。在第一電極層587和第二電極層588之間設置有球形粒子589,該球形粒子589具有黑色區590a、白色區590b,並且黑色區590a、白色區590b的周圍包括充滿了液體的腔594,並且球形粒子589的周圍充滿有樹脂等的填充料595(參照圖23)。第一電極層587相當於像素電極,第二電極層588相當於公共電極。第二電極層588電連接到設置在與薄膜電晶體581同一基板580上的公共電位線。可以使用公共連接部來藉由配置在基板580和基板596之間的導電粒子電連接第二電極層588和公共電位線。
此外,還可以使用電泳元件代替扭轉球。使用直徑為10μm至200μm左右的微囊,該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中,當由第一電極層和第二電極層施加電場時,白色微粒和黑色微粒向相反方向移動,從而可以顯示白色或黑色。應用該原理的顯示元件就是電泳顯示元件,一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率,因而不需要輔助燈。此外,耗電量低,並且在昏暗的地方也能夠辨認顯示部。另外,即使不向顯示部供應電源,也能夠保持顯示過一次的圖像。因此,即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置,或稱為具備顯示裝置的半導體裝置)從電波發射源離開,也能夠保存顯示過的圖像。
藉由上述製程,可以製造作為半導體裝置的可靠性高的電子紙。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例13
作為半導體裝置,示出發光顯示裝置的例子。在此,示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物對利用電致發光的發光元件進行區別,一般前者稱為有機EL元件,而後者稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子和電洞從一對電極分別植入到包含發光有機化合物的層,以流過電流。而且,藉由這些載子(電子和電洞)重新結合,發光有機化合物形成激發態,並且當該激發態恢復到基態時發光。根據該機理,這種發光元件稱為電流激發型的發光元件。
無機EL元件根據其元件結構分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑(binder)中分散有發光材料的粒子的發光層,並且其發光機理是利用施主能級和受主能級的施主-受主重新結合型發光。薄膜型無機EL元件具有利用電介質層夾持發光層並還利用電極夾持該夾有發光層的電介質層的結構,並且其發光機理是利用金屬離子的內殼層電子躍遷的定域型發光。另外,在此,使用有機EL元件作為發光元件而進行說明。
圖24是示出可以使用數字時間灰度級驅動的像素結構的一個例子作為半導體裝置的例子的圖。
說明可以使用數位時間灰度級驅動的像素的結構以及像素的工作。在此示出在一個像素中使用兩個n通道型電晶體的例子,在該n通道型電晶體中將氧化物半導體層用於通道形成區。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容器6403。在開關電晶體6401中,閘極與掃描線6406連接,第一電極(源極電極和汲極電極中的一者)與信號線6405連接,並且第二電極(源極電極和汲極電極中的另一者)與驅動電晶體6402的閘極連接。在驅動電晶體6402中,閘極藉由電容器6403與電源線6407連接,第一電極與電源線6407連接,第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於公共電極6408。公共電極6408與形成在同一基板上的公共電位線電連接。
另外,將發光元件6404的第二電極(公共電極6408)設定為低電源電位。另外,低電源電位是指以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位,作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上,為了使電流流過發光元件6404以使發光元件6404發光,以使高電源電位與低電源電位的電位差成為發光元件6404的正向臨界值電壓以上的方式分別設定每個電位。
另外,還可以使用驅動電晶體6402的閘極電容代替電容器6403而省略電容器6403。至於驅動電晶體6402的閘極電容,也可以在通道區域與閘極電極之間形成有電容。
在此,當採用電壓輸入電壓驅動方式時,對驅動電晶體6402的閘極輸入使驅動電晶體6402充分處於導通或截止這兩種狀態的視頻信號。即,使驅動電晶體6402在線性區域中工作。由於使驅動電晶體6402在線性區域中工作,所以將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極。另外,對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)或以上的電壓。
另外,當進行模擬灰度級驅動而代替數位時間灰度級驅動時,藉由使信號的輸入不同,可以使用與圖24相同的像素結構。
當進行模擬灰度級驅動時,對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth或以上的電壓。發光元件6404的正向電壓是指當設定為所期望的亮度時的電壓,至少包括正向臨界值電壓。另外,藉由輸入使驅動電晶體6402在飽和區域中工作的視頻信號,可以使電流流過發光元件6404。為了使驅動電晶體6402在飽和區域中工作,將電源線6407的電位設定為高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為模擬方式,可以使與視頻信號對應的電流流過發光元件6404,而進行模擬灰度級驅動。
此外,圖24所示的像素結構不侷限於此。例如,也可以還對圖24所示的像素追加開關、電阻器、電容器、電晶體或邏輯電路等。
接著,參照圖25A至25C說明發光元件的結構。在此,以驅動TFT是n型的情況為例子來說明像素的截面結構。用於圖25A、25B和25C的半導體裝置的驅動TFT7001、7011、7021可以與實施例1所示的薄膜電晶體同樣地製造,並且驅動TFT7001、7011、7021是包括氧化物半導體層的可靠性高的薄膜電晶體。此外,也可以將實施例2或實施例3所示的薄膜電晶體用作TFT7001、7011、7021。
為了得到發光,發光元件的陽極和陰極中的至少一者是透明即可。而且,在基板上形成薄膜電晶體及發光元件,並且對於發光元件有如下結構,即從與基板相反的面得到發光的頂部發射、從基板一側的面得到發光的底部發射以及從基板一側及與基板相反的面得到發光的雙面發射結構,像素結構可以應用於任何發射結構的發光元件。
使用圖25A說明頂部發射結構的發光元件。
在圖25A中示出當驅動TFT7001是n型,並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖25A中,發光元件7002的陰極7003與驅動TFT7001電連接,在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003,只要是功函數小且反射光的導電膜,就可以使用各種材料。例如,最好採用Ca、Al、MgAg、AlLi等。而且,發光層7004可以由單層或多個層的疊層構成。當發光層7004由多個層構成時,在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。注意,不需要設置上述的所有層。使用具有透過光的透光性的導電材料形成陽極7005,也可以使用具有透光性的導電膜,例如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(下面,表示為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
使用陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖25A所示的像素中,從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著,使用圖25B說明底部發射結構的發光元件。圖25B示出在驅動TFT7011是n型,並且從發光元件7012發射的光向陰極7013一側發射的情況下的像素的截面圖。在圖25B中,在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013,並且在陰極7013上按順序層疊有發光層7014、陽極7015。另外,當陽極7015具有透光性時,也可以覆蓋陽極上地形成有用來反射光或進行遮光的遮罩膜7016。與圖25A的情況同樣地,作為陰極7013,只要是功函數小的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度(最好為5nm至30nm左右)。例如,也可以將膜厚度為20nm的鋁膜用作陰極7013。而且,與圖25A同樣地,發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光,但是可以與圖25A同樣地使用具有透光性的導電材料形成。並且,雖然作為遮罩膜7016例如可以使用反射光的金屬等,但是不侷限於金屬膜。例如,也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖25B所示的像素中,從發光元件7012發射的光如箭頭所示那樣向陰極7013一側發射。
接著,使用圖25C說明雙面發射結構的發光元件。在圖25C中,在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023,並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖25A的情況同樣地,作為陰極7023,只要是功函數小的導電材料,就可以使用各種材料。但是,將其厚度設定為透過光的程度。例如,可以將膜厚度為20nm的Al用作陰極7023。而且,與圖25A同樣地,發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖25A同樣地使用具有透過光的透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖25C所示的像素中,從發光元件7022發射的光如箭頭所示那樣向陽極7025一側和陰極7023一側這兩側發射。
注意,雖然在此描述了有機EL元件作為發光元件,但是也可以設置無機EL元件作為發光元件。
注意,雖然在此示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)與發光元件電連接的例子,但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意,半導體裝置不侷限於圖25A至圖25C所示的結構而可以根據本說明書所公開的技術思想進行各種變形。
接著,參照圖26A和26B說明相當於半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及截面。圖26A是一種面板的平面圖,其中利用密封材料在第一基板與第二基板之間密封形成在第一基板上的薄膜電晶體及發光元件。圖26B相當於沿著圖26A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外,在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此,像素部4502、信號線驅動電路4503a、4503b以及掃描線驅動電路4504a、4504b與填充料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣,為了不暴露於外部空氣,最好使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(封入)。
此外,設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖26B中例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509、4510,可以使用實施例3所示的包括氧化物半導體層的可靠性高的薄膜電晶體。此外,也可以使用實施例1或實施例2所示的薄膜電晶體。薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外,附圖標記4511相當於發光元件,發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層或汲極電極層電連接。注意,雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構,但是不侷限於所示出的結構。可以根據從發光元件4511得到的光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成隔壁4520。特別最好的是,使用感光材料,在第一電極層4517上形成開口部,以將該開口部的側壁形成為具有連續的曲率的傾斜面。
電場發光層4512既可以由單層構成,也可以由多個層的疊層構成。
也可以在第二電極層4513及隔壁4520上形成保護膜,以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜,可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外,供應到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b或像素部4502的各種信號及電位是從FPC4518a、4518b供應的。
連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成,並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
對於位於從發光元件4511的發光的方向上的基板,第二基板需要具有透光性。在此情況下,使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料。
此外,作為填充料4507,除了氮或氬等的惰性氣體之外,還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、有機矽樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如,作為填充料使用氮即可。
另外,若有需要,也可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外,也可以在偏光板或圓偏光板上設置反射防止膜。例如,可以進行抗眩光處理,該處理是能夠利用表面的凹凸來擴散反射光並降低眩光的處理。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路而安裝。此外,也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝,不侷限於圖26A和26B的結構。
藉由上述製程,可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例14
本說明書所公開的半導體裝置可以用於電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如,可以將電子紙用於電子書閱讀器、招貼(poster)、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖27示出電子設備的一個例子。
另外,圖27示出電子書閱讀器2700的一個例子。例如,電子書閱讀器2700由兩個框體、即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體,使電子書閱讀器2700可以以該軸部2711為軸進行開閉動作。藉由該結構,電子書閱讀器2700可以進行如紙的書籍那樣的動作。
框體2701組裝有顯示部2705,並且框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連續畫面的結構,也可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構,例如可以在右邊的顯示部(圖27中的顯示部2705)中顯示文章,並且在左邊的顯示部(圖27中的顯示部2707)中顯示圖像。
此外,在圖27中示出框體2701具備操作部等的例子。例如,在框體2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外,也可以採用在與框體的顯示部同一面上具備鍵盤、指向裝置等的結構。另外,也可以採用在框體的背面或側面具備外部連接端子(耳機端子、USB端子或可以與AC適配器及USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。再者,電子書閱讀器2700也可以具有電子詞典的功能。
此外,電子書閱讀器2700也可以採用以無線方式收發資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所期望的書籍資料等並下載的結構。
實施例15
本說明書所公開的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備,例如可以舉出:電視裝置(也稱為電視或電視接收機);用於電腦等的監視器;數位相機;數位攝像機;數位相框;行動電話機(也稱為行動電話、行動電話裝置);可攜式遊戲機;可攜式資訊終端;聲音再現裝置;彈珠機等大型遊戲機等。
圖28A示出電視裝置9600的一個例子。在電視裝置9600中,框體9601組裝有顯示部9603。利用顯示部9603可以顯示影像。此外,在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控器9610進行電視裝置9600的操作。藉由利用遙控器9610所具備的操作鍵9609,可以進行頻道及音量的操作,並可以對在顯示部9603上顯示的影像進行操作。此外,也可以採用在遙控器9610中設置顯示從該遙控器9610輸出的資料的顯示部9607的結構。
另外,電視裝置9600採用具備接收機、數據機等的結構。藉由利用接收機可以接收一般的電視廣播,再者,藉由數據機連接到有線或無線方式的通信網路,可以進行單向(從發送機到接收機)或雙向(在發送機和接收機之間或在接收機之間等)的資料通信。
圖28B示出數位相框9700的一個例子。例如,在數位相框9700中,框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像,例如藉由顯示使用數位相機等拍攝的圖像資料,可以發揮與一般的相框同樣的功能。
另外,數位相框9700採用具備操作部、外部連接端子(USB端子、可以與USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部相同面上,但是藉由將它設置在側面或背面上來提高設計性,所以是最好的。例如,可以對數位相框9700的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料,然後可以將所提取的圖像資料顯示於顯示部9703。
此外,數位相框9700也可以採用以無線的方式收發資訊的結構。也可以採用以無線的方式提取所期望的圖像資料並進行顯示的結構。
圖29A示出一種可攜式遊戲機,它由框體9881和框體9891這兩個框體構成,並且藉由連接部9893連接框體9881和框體9891,使該可攜式遊戲機可以打開或折疊。框體9881安裝有顯示部9882,並且框體9891安裝有顯示部9883。另外,圖29A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能:力量、位移、位置、速度、加速度、角速度、旋轉數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然,可攜式遊戲機的結構不侷限於上述結構,只要採用至少具備本說明書所公開的半導體裝置的結構即可,並且可以採用適當地設置有其他附屬設備的結構。圖29A所示的可攜式遊戲機具有如下功能:讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上;以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外,圖29A所示的可攜式遊戲機所具有的功能不侷限於此,而可以具有各種各樣的功能。
圖29B示出作為大型遊戲機的一種的投幣機9900的一個例子。在投幣機9900的框體9901中安裝有顯示部9903。另外,投幣機9900還具備如起動手柄、停止開關等的操作單元、投幣口、揚聲器等。當然,投幣機9900的結構不侷限於此,只要採用至少具備本說明書所公開的半導體裝置的結構即可。因此,可以採用適當地設置有其他附屬設備的結構。
圖30A是示出可攜式電腦的一個例子的立體圖。
在圖30A所示的可攜式電腦中,當將連接上部框體9301與下部框體9302的鉸鏈裝置設置為關閉狀態時,可以使具有顯示部9303的上部框體9301與具有鍵盤9304的下部框體9302處於重疊狀態,而便於攜帶,並且,當使用者利用鍵盤進行輸入時,將鉸鏈裝置設置為打開狀態,而可以看著顯示部9303進行輸入操作。
另外,下部框體9302除了鍵盤9304之外還包括進行輸入操作的指向裝置9306。另外,當顯示部9303為觸屏輸入面板時,可以藉由觸摸顯示部的一部分來進行輸入操作。另外,下部框體9302還包括CPU、硬碟等的運算功能部。此外,下部框體9302還具有其他的裝置,例如包括用來插入符合USB的通信標準的通信電纜的外部連接埠9305。
在上部框體9301中還具有藉由使它滑動到上部框體9301內部而可以收納的顯示部9307,因此可以實現寬顯示畫面。另外,使用者可以調節可以收納的顯示部9307的畫面的方向。另外,當可以收納的顯示部9307為觸屏輸入面板時,藉由觸摸可以收納的顯示部的一部分來可以進行輸入操作。
顯示部9303或可以收納的顯示部9307使用如液晶顯示面板、有機發光元件或無機發光元件等發光顯示面板等的影像顯示裝置。
另外,圖30A的可攜式電腦安裝有接收機等,而可以接收電視廣播並將影像顯示於顯示部。另外,使用者可以在連接上部框體9301與下部框體9302的鉸鏈裝置處於關閉狀態的狀態下藉由滑動顯示部9307而使其整個面露出並調整畫面角度來觀看電視廣播。此時,不將鉸鏈裝置設置為打開狀態來使顯示部9303進行顯示,而僅啟動只顯示電視廣播的電路,所以可以將耗電量控制為最少,這對於電池容量有限的可攜式電腦而言是有利的。
另外,圖30B是示出像手錶一樣能夠戴在使用者的手腕上的行動電話的一個例子的立體圖。
該移動電括包括:至少包括具有電話功能的通信裝置及電池的主體;用來將主體戴在手腕上的帶部9204;調節帶部9204與手腕的固定狀態的調節部9205;顯示部9201;揚聲器9207;以及麥克風9208。
另外,主體具有操作開關9203,除了用作電源輸入開關、顯示轉換開關、攝像開始指示開關之外,還可以應對例如按一下開關就啟動網路用的程式等各種功能。
藉由用手指或輸入筆等觸碰顯示部9201;操作操作開關9203;或者對麥克風9208輸入聲音來進行該移動電括的輸入操作。另外,在圖30B中,示出顯示在顯示部9201上的顯示按鈕9202,藉由用手指等觸碰該顯示按鈕9202來可以進行輸入。
另外,主體具有相機部9206,該相機部9206具有將藉由攝影透鏡成像的物體圖像轉換為電子視頻信號的攝影單元。另外,也可以不特別設置相機部。
另外,圖30B所示的行動電話安裝有電視廣播的接收機等,而可以接收電視廣播並將影像顯示於顯示部9201,並且它還具有記憶體等的儲存裝置等,而可以將電視廣播錄影到記憶體中。此外,圖30B所示的行動電話還可以具有能夠收集GPS等的位置資訊的功能。
顯示部9201使用如液晶顯示面板、有機發光元件或無機發光元件等的發光顯示面板等的影像顯示裝置。由於圖30B所示的行動電話為小型且重量輕,所以其電池容量有限,從而最好將能夠使用低耗電量進行驅動的面板用作用於顯示部9201的顯示裝置。
另外,雖然在圖30B中示出戴在“手腕”上的方式的電子裝置,但是不侷限於此,只要是具有能夠攜帶的形狀的即可。
參照以下所示的實施例對具有上述結構的本發明進行詳細說明。
實例1
使用第一原理MD(分子動力學)法計算了氧化物半導體層和氧分子的互相作用。在此,作為計算軟體,使用Accelrys公司製造的CASTEP,計算條件為如下條件:NVT系綜;時間為0.5皮秒;溫度為350℃。計算方法是使用平面波基底贗勢(plane-wave-basis pseudopotential)法的密度泛函理論法。作為泛函使用GGAPBE。
在此,作為IGZO表面的計算模型,採用由12個In原子、12個Ga原子、12個Zn原子以及46個O原子構成的非晶結構。在計算時使用的基本方格是1.02nm×1.02nm×2.06nm的長方體。作為邊界使用週期邊界條件。以下使用將氧分子附著到上述表面模型的模型。
在圖31A中示出配置在氧化物半導體層的表面和氧化物半導體層的表面附近的氧分子的初期狀態,並且在圖31B中示出0.5皮秒後的它們的位置。在圖31B中,氧分子吸附到氧化物半導體層表面的金屬。在0.5皮秒內沒有喪失氧分子的共價鍵。
然而,與氧原子彼此結合的狀態相比氧原子與金屬原子相鄰的結構在熱力學上穩定。此外,根據氧化物半導體層的密度的測定值來製造的結構模型示出在氧化物半導體層內部的空間太窄,所以沒法氧分子保持共價鍵地擴散。從而,氧原子達到熱力學平衡時擴散在氧化物半導體層內部。
接著,對隨在具有氧密度高的區域及氧密度低的區域的氧化物半導體層中的加熱處理所帶來的氧擴散現象進行計算。參照圖32及圖33說明其結果。在此,作為計算軟體,使用富士通株式會社製造的Materials Explorer5.0。
圖32示出用於計算的氧化物半導體層的模型。在此,氧化物半導體層701具有層疊氧密度低的層703和氧密度高的層705的結構。
在此,作為氧密度低的層703,使用由15個In原子、15個Ga原子、15個Zn原子以及54個O原子形成的非晶結構。
此外,作為氧密度高的層705,使用由15個In原子、15個Ga原子、15個Zn原子以及66個O原子形成的非晶結構。
另外,將氧化物半導體層701的密度設定為5.9g/cm3
接著,在NVT系綜、溫度為250℃的條件下對氧化物半導體層701進行古典MD(分子動力學)計算。時間步長為0.2fs,總計算時間設定為200ps。此外,作為勢,對金屬-氧結合以及氧-氧結合應用Born-Mayer-Huggins型。另外,固定氧化物半導體層701的上端及下端的原子的動作。
接著,圖33示出計算結果。從z軸座標的0nm到1.15nm是氧密度低的層703,並且從z軸座標的1.15nm到2.3nm是氧密度高的層705。實線707示出MD計算之前的氧密度分佈,並且虛線709示出MD計算之後的氧密度分佈。
在實線707中,與氧密度低的層703與氧密度高的層705的介面相比,氧密度高的層705的氧密度高。另一方面,從虛線709可知在氧密度低的層703及氧密度高的層705中,氧密度為均勻。
以上可知在如氧密度低的層703和氧密度高的層705的疊層狀態那樣具有氧密度分佈的偏差時,藉由加熱處理氧從氧密度高的區域到氧密度低的區域擴散,而氧密度變均勻。
即,如實施例1所示那樣,藉由在氧化物半導體層432上形成氧化物絕緣膜407,在氧化物半導體層432和氧化物絕緣膜407的介面提高氧密度,從而該氧擴散到氧化物半導體層432的氧密度低的部分,而氧化物半導體層432高電阻化。如上所述,可以提高薄膜電晶體的可靠性。
如本實施例所示那樣,氧接近於氧化物半導體層的表面(參照圖34A)。然後,吸附到氧化物半導體層表面的氧在吸附到氧化物半導體層表面(參照圖34B),然後氧與包含在氧化物半導體層中的金屬離子(Me)產生離子鍵,並在氧原子的狀態下擴散在氧化物半導體膜內部(參照圖34C)。
本說明書根據2009年7月3日在日本專利局申請的日本專利申請號2009-159238而製作,所述申請內容包括在本說明書中。
10_1...脈衝輸出電路
10_2...脈衝輸出電路
10_3...脈衝輸出電路
10_4...脈衝輸出電路
10_5...脈衝輸出電路
10_N-1...脈衝輸出電路
10_N...脈衝輸出電路
11...佈線
12...佈線
13...佈線
14...佈線
15...佈線
21...輸入端子
22...輸入端子
23...輸入端子
24...輸入端子
25...輸入端子
26...輸出端子
27...輸出端子
31...電晶體
32...電晶體
33...電晶體
34...電晶體
35...電晶體
36...電晶體
37...電晶體
38...電晶體
39...電晶體
40...電晶體
41...電晶體
42...電晶體
43...電晶體
51...電源線
52...電源線
53...電源線
61...期間
62...期間
100...基板
101...閘極電極層
102...閘極絕緣層
103...氧化物半導體層
105a...源極電極層或汲極電極層
105b...源極電極層或汲極電極層
107...保護絕緣層
108...電容器佈線
110...像素電極層
121...端子
122...端子
125...接觸孔
126...接觸孔
127...接觸孔
128...透明導電膜
129...透明導電膜
132...導電模
133...氧化物半導體層
134...氧化物半導體層
135...氧化物半導體層
150...端子
151...端子
152...閘極絕緣層
153...連接電極層
154...保護絕緣膜
155...透明導電膜
156...電極層
170...薄膜電晶體
400...基板
401...閘極電極層
402...閘絕緣層
403...氧化物半導體層
404a...源極區或汲極區
404b...源極區或汲極區
405a...源極電極層或汲極電極層
405b...源極電極層或汲極電極層
407...氧化物絕緣膜
409...導電層
410...絕緣層
411...像素電極層
419...導電層
430...氧化物半導體層
431...氧化物半導體層
432...氧化物半導體層
441...氧化物半導體層
450...基板
451...閘極電極層
452...閘極絕緣層
453...氧化物半導體層
455a...源極電極層或汲極電極層
455b...源極電極層或汲極電極層
457...氧化物絕緣膜
460...薄膜電晶體
470...薄膜電晶體
471...薄膜電晶體
472...薄膜電晶體
473...薄膜電晶體
483...氧化物半導體層
484...氧化物半導體層
580...基板
581...薄膜電晶體
583...絕緣膜
585...絕緣層
587...電極層
588...電極層
589...球形粒子
590a...黑色區
590b...白色區
594...腔
595...填充料
596...基板
601...電爐
602...處理室
603...加熱器
604...基板
605...基座
606...氣體供應單元
607...排氣單元
611a...氣體供應源
611b...氣體供應源
612a...壓力調節閥
612b...壓力調節閥
613a...精製器
613b...精製器
614a...質量流量控制器
614b...質量流量控制器
615a...停止閥
615b...停止閥
701...氧化物半導體層
703...層
705...層
1400...基板
1401...閘極電極層
1402...閘極絕緣層
1403...氧化物半導體層
1405a...源極電極層
1405b...汲極電極層
1406a...源極區
1406b...汲極區
1407...絕緣層
1408...絕緣層
1409...導電層
1418...通道保護層
1430...薄膜電晶體
1431...薄膜電晶體
1432...薄膜電晶體
1601...電爐
1602...處理室
1603...加熱器
1604...基板
1605...基座
1606...氣體供應單元
1607...排氣單元
1611...氣體供應源
1612...壓力調節閥
1613...精製器
1614...質量流量控制器
1615...停止閥
2600...TFT基板
2601...對置基板
2602...密封材料
2603...像素部
2604...顯示元件
2605...著色層
2606...偏光板
2607...偏光板
2608...佈線電路部
2609...撓性線路板
2610...冷陰極管
2611...反射板
2612...電路基板
2613...擴散板
2700...電子書閱讀器
2701...框體
2703...框體
2705...顯示部
2707...顯示部
2711...軸部
2721...電源
2723...操作鍵
2725...揚聲器
4001...基板
4002...像素部
4003...信號線驅動電路
4004...掃描線驅動電路
4005...密封材料
4006...基板
4008...液晶層
4010...薄膜電晶體
4011...薄膜電晶體
4013...液晶元件
4015...連接端子電極
4016...端子電極
4018...FPC
4019...各向異性導電膜
4020...絕緣層
4021...絕緣層
4030...像素電極層
4031...對置電極層
4032...絕緣層
4033...絕緣層
4035...間隔物
4501...基板
4502...像素部
4503a...信號線驅動電路
4503b...信號線驅動電路
4504a...掃描線驅動電路
4504b...掃描線驅動電路
4505...密封材料
4506...基板
4507...填充料
4509...薄膜電晶體
4510...薄膜電晶體
4511...發光元件
4512...電場發光層
4513...電極層
4515...連接端子電極
4516...端子電極
4517...電極層
4518a...FPC
4518b...FPC
4519...各向異性導電膜
4520...隔壁
5300...基板
5301...像素部
5302...掃描線驅動電路
5303...掃描線驅動電路
5304...信號線驅動電路
5305...時序控制電路
5601...移位暫存器
5602...開關電路部
5602_1...開關電路
5602_2...開關電路
5602_N...開關電路
5603_1...薄膜電晶體
5603_2...薄膜電晶體
5603_k...薄膜電晶體
5604_1...佈線
5604_2...佈線
5604_k...佈線
5605_1...佈線
5605_2...佈線
5605_N...佈線
6400...像素
6401...開關電晶體
6402...驅動電晶體
6403...電容器
6404...發光元件
6405...信號線
6406...掃描線
6407...電源線
6408...公共電極
7001...驅動TFT
7002...發光元件
7003...陰極
7004...發光層
7005...陽極
7011...驅動TFT
7012...發光元件
7013...陰極
7014...發光層
7015...陽極
7016...遮罩膜
7017...導電膜
7021...驅動TFT
7022...發光元件
7023...陰極
7024...發光層
7025...陽極
7027...導電膜
9201...顯示部
9202...按鈕
9203...操作開關
9204...帶部
9205...調節部
9206...相機部
9207...揚聲器
9208...麥克風
9301...上部框體
9302...下部框體
9303...顯示部
9304...鍵盤
9305...外部連接埠
9306...指向裝置
9307...顯示部
9600...電視裝置
9601...框體
9603...顯示部
9605...支架
9607...顯示部
9609...操作鍵
9610...遙控器
9700...數位相框
9701...框體
9703...顯示部
9881...框體
9882...顯示部
9883...顯示部
9884...揚聲器部
9885...操作鍵
9886...記錄媒體插入部
9887...連接端子
9888...感測器
9889...麥克風
9890...LED燈
9891...框體
9893...連接部
9900...投幣機
9901...框體
9903...顯示部
在附圖中:
圖1A至圖1E是示出本發明的一個實施例的製造製程的截面圖;
圖2A和圖2B是說明示出本發明的一個實施例的半導體裝置的圖;
圖3A至圖3E是說明示出本發明的一個實施例的半導體裝置的製造方法的圖;
圖4A和圖4B是說明示出本發明的一個實施例的半導體裝置的圖;
圖5A至圖5D是說明示出本發明的一個實施例的半導體裝置的製造方法的圖;
圖6A至圖6C是說明示出本發明的一個實施例的半導體裝置的製造方法的圖;
圖7是說明示出本發明的一個實施例的半導體裝置的圖;
圖8A1、圖8A2、圖8B1及圖8B2是說明示出本發明的一個實施例的半導體裝置的圖;
圖9A至圖9D是說明示出本發明的一個實施例的半導體裝置的製造方法的圖;
圖10是說明示出本發明的一個實施例的半導體裝置的圖;
圖11是說明示出本發明的一個實施例的半導體裝置的圖;
圖12A至圖12C是說明示出本發明的一個實施例的半導體裝置的圖;
圖13A和圖13B是說明示出本發明的一個實施例的半導體裝置的圖;
圖14是說明示出本發明的一個實施例的半導體裝置的圖;
圖15是示出電爐的截面圖的圖;
圖16是示出電爐的截面圖的圖;
圖17A和圖17B是說明顯示裝置的方塊圖的圖;
圖18A和圖18B是說明信號線驅動電路的結構的圖;
圖19A至圖19C是說明移位暫存器的結構的電路圖;
圖20A和圖20B是說明移位暫存器的動作的時序圖;
圖21A1、圖21A2及圖21B是說明半導體裝置的圖;
圖22是說明半導體裝置的圖;
圖23是說明半導體裝置的圖;
圖24是說明半導體裝置的像素等效電路的圖;
圖25A至圖25C是說明半導體裝置的圖;
圖26A和圖26B是說明半導體裝置的圖;
圖27是示出電子書閱讀器的一個例子的外觀圖;
圖28A和圖28B是示出電視裝置及數位相框的例子的外觀圖;
圖29A和圖29B是示出遊戲機的例子的外觀圖;
圖30A是示出可攜式電腦的一個例子的外觀圖,及圖30B是示出行動電話的一個例子的外觀圖;
圖31A和圖31B是說明計算氧分子和氧化物半導體層表面的相互作用而得到的結果的圖;
圖32是說明在計算時使用的氧化物半導體層的結構的圖;
圖33是說明氧化物半導體層的氧濃度的計算結果的圖;
圖34A至圖34C是說明氧和氧化物半導體層表面的相互作用的圖。
403...氧化物半導體層
407...氧化物絕緣膜
470...薄膜電晶體

Claims (18)

  1. 一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極絕緣層;對該閘極絕緣層進行第一脫水化或脫氫化處理以減少在該閘極絕緣層中的水分;在該閘極絕緣層上形成氧化物半導體層;對該氧化物半導體層進行第二脫水化或脫氫化處理;在該氧化物半導體層上形成源極電極層及汲極電極層;形成氧化物絕緣膜以與該氧化物半導體層接觸,使得至少該氧化物半導體層與該氧化物絕緣膜彼此接觸的區域的載子濃度低於1×1018/cm3,該氧化物絕緣膜設置於該閘極絕緣層、該氧化物半導體層、該源極電極層及該汲極電極層上;以及對該氧化物絕緣膜加熱。
  2. 一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極絕緣層;對該閘極絕緣層進行第一脫水化或脫氫化處理以減少在該閘極絕緣層中的水分,其中該第一脫水化或脫氫化處理在氮氣圍、在稀有氣體氣圍或減壓下進行;在該第一脫水化或脫氫化處理之後,在該閘極絕緣層上形成氧化物半導體層;對該氧化物半導體層進行第二脫水化或脫氫化處理;在該氧化物半導體層上形成源極電極層及汲極電極 層;形成氧化物絕緣膜以與該氧化物半導體層接觸,使得至少該氧化物半導體層與該氧化物絕緣膜彼此接觸的區域的載子濃度低於1×1018/cm3,該氧化物絕緣膜設置於該閘極絕緣層、該氧化物半導體層、該源極電極層及該汲極電極層上;以及對該氧化物絕緣膜加熱。
  3. 一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極絕緣層;對該閘極絕緣層進行第一脫水化或脫氫化處理以減少在該閘極絕緣層中的水分,其中該第一脫水化或脫氫化處理在氮氣圍、在稀有氣體氣圍或減壓下進行;在該第一脫水化或脫氫化處理之後,在該閘極絕緣層上形成氧化物半導體層;對該氧化物半導體層進行第二脫水化或脫氫化處理,使得該氧化物半導體層的載子濃度為1×1018/cm3或更高;在該氧化物半導體層上形成源極電極層及汲極電極層;形成氧化物絕緣膜以與該氧化物半導體層接觸,使得至少該氧化物半導體層與該氧化物絕緣膜彼此接觸的區域的載子濃度低於1×1018/cm3,該氧化物絕緣膜設置於該閘極絕緣層、該氧化物半導體層、該源極電極層及該汲極電極層上;以及 對該氧化物絕緣膜加熱。
  4. 如申請專利範圍第1至3項中之任一項的半導體裝置的製造方法,還包括如下步驟:在形成該閘極絕緣層之前,在該基板上形成閘極電極層。
  5. 如申請專利範圍第1至3項中之任一項的半導體裝置的製造方法,其中該第二脫水化或脫氫化處理在氮氣圍、在稀有氣體氣圍或減壓下進行。
  6. 如申請專利範圍第1至3項中之任一項的半導體裝置的製造方法,其中該第二脫水化或脫氫化處理在400℃或更高的溫度進行。
  7. 如申請專利範圍第1至3項中之任一項的半導體裝置的製造方法,其中在該第二脫水化或脫氫化處理之後對該氧化物半導體層進行冷卻。
  8. 如申請專利範圍第1至3項中之任一項的半導體裝置的製造方法,其中在該第二脫水化或脫氫化處理之後對該氧化物半導體層在室溫或更高且低於100℃的溫度進行緩冷卻。
  9. 如申請專利範圍第1至3項中之任一項的半導體裝置的製造方法,其中在150℃或更高且低於350℃的溫度對該氧化物絕緣膜加熱。
  10. 一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極絕緣層;對該閘極絕緣層進行第一熱處理,以減少在該閘極絕 緣層中的水分;在該閘極絕緣層上形成氧化物半導體層;對該氧化物半導體層進行第二熱處理;在該氧化物半導體層上形成源極電極層及汲極電極層;形成氧化物絕緣膜以與該氧化物半導體層接觸,使得至少該氧化物半導體層與該氧化物絕緣膜彼此接觸的區域的載子濃度低於1×1018/cm3,該氧化物絕緣膜設置於該閘極絕緣層、該氧化物半導體層、該源極電極層及該汲極電極層上;以及對該氧化物絕緣膜加熱。
  11. 一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極絕緣層;對該閘極絕緣層進行第一熱處理,以減少在該閘極絕緣層中的水分,其中該第一熱處理在氮氣圍、在稀有氣體氣圍或減壓下進行;在該第一熱處理之後,在該閘極絕緣層上形成氧化物半導體層;對該氧化物半導體層進行第二熱處理;在該氧化物半導體層上形成源極電極層及汲極電極層;形成氧化物絕緣膜以與該氧化物半導體層接觸,使得至少該氧化物半導體層與該氧化物絕緣膜彼此接觸的區域的載子濃度低於1×1018/cm3,該氧化物絕緣膜設置於該閘 極絕緣層、該氧化物半導體層、該源極電極層及該汲極電極層上;以及對該氧化物絕緣膜加熱。
  12. 一種半導體裝置的製造方法,包括如下步驟:在具有絕緣表面的基板上形成閘極絕緣層;對該閘極絕緣層進行第一熱處理,以減少在該閘極絕緣層中的水分,其中該第一熱處理在氮氣圍、在稀有氣體氣圍或減壓下進行;在該第一熱處理之後,在該閘極絕緣層上形成氧化物半導體層;對該氧化物半導體層進行第二熱處理,使得該氧化物半導體層的載子濃度為1×1018/cm3或更高;在該氧化物半導體層上形成源極電極層及汲極電極層;形成氧化物絕緣膜以與該氧化物半導體層接觸,使得至少該氧化物半導體層與該氧化物絕緣膜彼此接觸的區域的載子濃度低於1×1018/cm3,該氧化物絕緣膜設置於該閘極絕緣層、該氧化物半導體層、該源極電極層及該汲極電極層上;以及對該氧化物絕緣膜加熱。
  13. 如申請專利範圍第10至12項中之任一項的半導體裝置的製造方法,還包括如下步驟:在形成該閘極絕緣層之前,在該基板上形成閘極電極層。
  14. 如申請專利範圍第10至12項中之任一項的半導體裝置的製造方法,其中該第二熱處理在氮氣圍、在稀有氣體氣圍或減壓下進行。
  15. 如申請專利範圍第10至12項中之任一項的半導體裝置的製造方法,其中該第二熱處理在400℃或更高的溫度進行。
  16. 如申請專利範圍第10至12項中之任一項的半導體裝置的製造方法,其中在進行該第二熱處理之後對該氧化物半導體層進行冷卻。
  17. 如申請專利範圍第10至12項中之任一項的半導體裝置的製造方法,其中在對該氧化物半導體層加熱之後在室溫或更高且低於100℃的溫度對該氧化物半導體層進行緩冷卻。
  18. 如申請專利範圍第10至12項中之任一項的半導體裝置的製造方法,其中在150℃或更高且低於350℃的溫度對該氧化物絕緣膜加熱。
TW099121503A 2009-07-03 2010-06-30 半導體裝置的製造方法 TWI566304B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009159238 2009-07-03

Publications (2)

Publication Number Publication Date
TW201118958A TW201118958A (en) 2011-06-01
TWI566304B true TWI566304B (zh) 2017-01-11

Family

ID=43412900

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104130286A TWI636506B (zh) 2009-07-03 2010-06-30 半導體裝置的製造方法
TW099121503A TWI566304B (zh) 2009-07-03 2010-06-30 半導體裝置的製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW104130286A TWI636506B (zh) 2009-07-03 2010-06-30 半導體裝置的製造方法

Country Status (5)

Country Link
US (2) US8518740B2 (zh)
JP (4) JP5663214B2 (zh)
KR (3) KR101652741B1 (zh)
CN (2) CN105914236B (zh)
TW (2) TWI636506B (zh)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102342672B1 (ko) 2009-03-12 2021-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2449595B1 (en) 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2449593B1 (en) * 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
CN102473731B (zh) * 2009-07-10 2015-06-17 株式会社半导体能源研究所 制造半导体器件的方法
CN103489871B (zh) 2009-07-31 2016-03-23 株式会社半导体能源研究所 半导体装置及其制造方法
KR102386147B1 (ko) 2009-07-31 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
CN107195328B (zh) 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101945301B1 (ko) 2009-10-16 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 전자 장치
KR101803554B1 (ko) * 2009-10-21 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101370301B1 (ko) 2009-11-20 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5836680B2 (ja) * 2010-07-27 2015-12-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TWI621184B (zh) 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5982125B2 (ja) 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
JP2012256406A (ja) * 2011-04-08 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置、及び当該記憶装置を用いた半導体装置
TWI654762B (zh) 2011-05-05 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5319816B2 (ja) * 2011-05-21 2013-10-16 双葉電子工業株式会社 薄膜半導体装置と薄膜半導体装置を用いた表示装置
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
TWI805306B (zh) * 2011-08-29 2023-06-11 日商半導體能源研究所股份有限公司 半導體裝置
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
CN105514174B (zh) 2011-09-29 2019-03-08 株式会社半导体能源研究所 半导体器件
US9018629B2 (en) 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
US8772094B2 (en) * 2011-11-25 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN202549848U (zh) * 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI513003B (zh) * 2013-02-08 2015-12-11 Innolux Corp 液晶顯示面板及液晶顯示裝置
CN103984168B (zh) * 2013-02-08 2016-11-23 群创光电股份有限公司 液晶显示面板及液晶显示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9905700B2 (en) * 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR20170136740A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN108538920B (zh) * 2018-03-21 2022-07-29 湘潭大学 一种柔性铁电薄膜晶体管及其制备方法
CN110400754B (zh) * 2018-04-25 2022-03-08 南京京东方显示技术有限公司 一种氧化物半导体薄膜晶体管的制造方法
CN109817576A (zh) * 2018-12-25 2019-05-28 惠科股份有限公司 阵列基板的制备方法、阵列基板和显示面板
KR20200097856A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110571257B (zh) * 2019-09-11 2023-08-08 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261009A (ja) * 2001-03-01 2002-09-13 Sony Corp 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法
JP2003031814A (ja) * 2001-03-19 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004165221A (ja) * 2002-11-08 2004-06-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196025A (ja) * 1982-05-12 1983-11-15 Hitachi Ltd 半導体等のエ−ジング装置
US5079606A (en) * 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH1197376A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 高耐圧半導体装置及びその製造方法
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜el素子の製造方法および薄膜el素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001308335A (ja) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
EP1488454B1 (en) * 2001-02-16 2013-01-16 Ignis Innovation Inc. Pixel driver circuit for an organic light emitting diode
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Sumco シリコン半導体基板の熱処理方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4877873B2 (ja) 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4708859B2 (ja) * 2004-09-07 2011-06-22 富士フイルム株式会社 薄層トランジスタ、それを用いたアクティブマトリックス型表示装置、及び、液晶表示装置
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4525277B2 (ja) * 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124266A (ja) * 2006-11-13 2008-05-29 Hitachi Displays Ltd 表示装置および表示装置の製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5215589B2 (ja) 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
WO2009023722A1 (en) * 2007-08-14 2009-02-19 Nitek, Inc. Micro-pixel ultraviolet light emitting diode
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102576732B (zh) * 2009-07-18 2015-02-25 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI604594B (zh) * 2009-08-07 2017-11-01 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011091386A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 熱処理装置、熱処理方法及び半導体装置の作製方法
CN102648524B (zh) * 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120099475A (ko) * 2009-12-04 2012-09-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102047354B1 (ko) * 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261009A (ja) * 2001-03-01 2002-09-13 Sony Corp 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法
JP2003031814A (ja) * 2001-03-19 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2004165221A (ja) * 2002-11-08 2004-06-10 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ及びその作製方法

Also Published As

Publication number Publication date
KR20150082166A (ko) 2015-07-15
TW201546910A (zh) 2015-12-16
KR20170020717A (ko) 2017-02-23
TWI636506B (zh) 2018-09-21
JP5976078B2 (ja) 2016-08-23
JP2016181730A (ja) 2016-10-13
US8518740B2 (en) 2013-08-27
JP6345840B2 (ja) 2018-06-20
CN105914236A (zh) 2016-08-31
CN101944485B (zh) 2016-05-18
JP2015079970A (ja) 2015-04-23
KR101859363B1 (ko) 2018-05-21
JP2017152728A (ja) 2017-08-31
KR101652741B1 (ko) 2016-09-01
KR20110003284A (ko) 2011-01-11
CN101944485A (zh) 2011-01-12
JP6140342B2 (ja) 2017-05-31
CN105914236B (zh) 2019-10-18
US20130328044A1 (en) 2013-12-12
TW201118958A (en) 2011-06-01
US20110003430A1 (en) 2011-01-06
JP5663214B2 (ja) 2015-02-04
JP2011029629A (ja) 2011-02-10

Similar Documents

Publication Publication Date Title
TWI566304B (zh) 半導體裝置的製造方法
TWI501320B (zh) 半導體裝置的製造方法
TWI556315B (zh) 半導體裝置之製造方法
TWI664737B (zh) 半導體裝置及其製造方法