JP2017152728A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2017152728A
JP2017152728A JP2017089532A JP2017089532A JP2017152728A JP 2017152728 A JP2017152728 A JP 2017152728A JP 2017089532 A JP2017089532 A JP 2017089532A JP 2017089532 A JP2017089532 A JP 2017089532A JP 2017152728 A JP2017152728 A JP 2017152728A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
semiconductor layer
film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017089532A
Other languages
English (en)
Other versions
JP6345840B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
坂田　淳一郎
Junichiro Sakata
淳一郎 坂田
大原　宏樹
Hiroki Ohara
宏樹 大原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017152728A publication Critical patent/JP2017152728A/ja
Application granted granted Critical
Publication of JP6345840B2 publication Critical patent/JP6345840B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを課題の一とする。【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜前にゲート絶縁層内に存在する水分などの不純物を低減した後、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行った後、酸素雰囲気下において徐冷する。ゲート絶縁層中、及び酸化物半導体膜中に加え、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。また、金属酸化物の一例である酸化インジウムは、
液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがある。このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１乃至４、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎ
を有する多元系酸化物半導体（Ｉｎ−Ｇａ−Ｚｎ系酸化物ともいう。）として知られてい
る（非特許文献２乃至４）。
また、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を薄膜トランジ
スタのチャネル層に適用可能であることが確認されている（特許文献５、非特許文献５及
び６）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製す
ることを課題の一とする。
チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導
体装置の作製方法において、酸化物半導体膜の純度を高め、不純物である水分などを低減
する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体膜
中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設け
られる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。
水分などの不純物を低減するため、酸化物半導体膜を形成前に、ゲート絶縁層内に存在す
る水分などの不純物を低減する第１の加熱処理（脱水化または脱水素化のための加熱処理
）を行う。第１の加熱処理は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性
気体雰囲気下、或いは減圧下での２００℃以上基板の歪み点未満、好ましくは４００℃以
上７００℃以下の加熱処理を行い、ゲート絶縁層の含有水分を低減する。
第１の加熱処理後、酸化物半導体膜を形成し、第２の加熱処理（脱水化または脱水素化の
ための加熱処理）を行う。第２の加熱処理は、窒素、または希ガス（アルゴン、ヘリウム
など）の不活性気体雰囲気下、或いは減圧下での２００℃以上、好ましくは４００℃以上
基板の歪み点未満の加熱処理を行い、酸化物半導体膜の含有水分を低減する。第２の加熱
処理後は、酸素雰囲気下または不活性雰囲気下で室温以上１００℃未満の範囲まで徐冷す
る。
第２の加熱処理によって膜中の含有水分を低減させた後、冷却した酸化物半導体膜を用い
て、薄膜トランジスタの電気特性を向上させるとともに、量産性と高性能の両方を備えた
薄膜トランジスタを実現する。
本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、
或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書で
は、この加熱処理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわ
けではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこ
ととする。
不活性気体下で加熱処理を行うことによって酸化物半導体層に含まれる不純物（Ｈ２Ｏ、
Ｈ、ＯＨなど）を低減してキャリア濃度を増加させた後、酸素雰囲気下で徐冷を行う。酸
素雰囲気下で徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸
化物半導体層のキャリア濃度を低減することが、信頼性の向上に繋がる。
酸化物半導体層は第２の加熱処理によって、低抵抗化（キャリア濃度が高まる、好ましく
は１×１０１８／ｃｍ３以上）させ、低抵抗化した酸化物半導体層とすることができる。
その後、低抵抗化した酸化物半導体層に接して酸化物絶縁膜を形成すると、低抵抗化した
酸化物半導体層において少なくとも酸化物絶縁膜と接する領域を高抵抗化（キャリア濃度
が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とする
ことができる。半導体装置のプロセス中、不活性気体雰囲気下（或いは減圧下）での加熱
、酸素雰囲気下または不活性雰囲気下での徐冷及び酸化物絶縁膜の形成などによって酸化
物半導体層のキャリア濃度を増減させることが重要である。また、酸化物半導体層に脱水
化または脱水素化の加熱処理を行うことにより酸化物半導体層は酸素欠乏型となってＮ型
化（Ｎ−、Ｎ＋など）させ、その後、酸化物絶縁膜の形成を行うことにより酸化物半導体
層を酸素過剰な状態とすることでＩ型化させているとも言える。これにより、電気特性が
良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製し、提供することが可能
となる。
なお、低抵抗化した酸化物半導体層に接して形成する酸化物絶縁膜は、水分や、水素イオ
ンや、ＯＨ−などの不純物をブロックする無機絶縁膜を用いる。代表的には、酸化珪素膜
、または窒化酸化珪素膜を用いる。また、酸化物絶縁膜の上に窒化珪素膜を積層してもよ
い。
さらに、低抵抗化した酸化物半導体層上に接して保護膜となる酸化物絶縁膜を形成した後
に、３回目の加熱を行ってもよい。酸化物半導体層上に接して保護膜となる酸化物絶縁膜
を形成した後、３回目の加熱を行うと、薄膜トランジスタの電気的特性のばらつきを軽減
することができる。
酸化物半導体層は、層内に含まれる水素だけでなく、水（Ｈ２Ｏ）、Ｍ−ＯＨ、Ｍ−Ｈな
ど色々な形態を含み得るが、絶対量である水素濃度の平均値またはピーク値は、３×１０
２０ｃｍ−３以下、好ましくは、１×１０２０ｃｍ−３以下である。
これらの濃度範囲は、２次イオン質量分析法（ＳＩＭＳ）で得られたもの、またはそのデ
ータに基づいて得られる。
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上にゲート電極層を形成し
、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層を脱水化または脱水素化し、脱
水化または脱水素化させたゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を
脱水化または脱水素化した後、徐冷し、脱水化または脱水素化させた酸化物半導体層上に
ソース電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソース電極
層、及びドレイン電極層上に酸化物半導体層の一部と接する酸化物絶縁膜を形成すること
を特徴とする半導体装置の作製方法である。
上記作製方法の構成において、ゲート絶縁層の脱水化または脱水素化は窒素雰囲気、また
は希ガス雰囲気、或いは減圧下の第１の加熱処理である。また、酸化物半導体層の脱水化
または脱水素化は窒素雰囲気、または希ガス雰囲気、或いは減圧下の第２の加熱処理であ
る。
上記構成は、上記課題の少なくとも一つを解決する。
また、本発明の他の一態様は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート
電極層上にゲート絶縁層を形成し、ゲート絶縁層を脱水化または脱水素化し、脱水化また
は脱水素化させたゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を不活性雰
囲気下で加熱してキャリア濃度を増加させた後、徐冷し、キャリア濃度を増加した酸化物
半導体層上にソース電極層及びドレイン電極層を形成し、ゲート絶縁層、加熱した酸化物
半導体層、ソース電極層、及びドレイン電極層上に加熱した酸化物半導体層の一部と接す
る酸化物絶縁膜を形成してキャリア濃度を低減することを特徴とする半導体装置の作製方
法である。
上記作製方法の構成において、不活性雰囲気は窒素、または希ガスである。また、酸化物
半導体層を不活性雰囲気下、かつ温度４００℃以上で加熱することによって、酸化物半導
体層の脱水化または脱水素化を行う。また、酸化物半導体層を不活性雰囲気下、４００℃
以上で加熱した後、不活性雰囲気下または酸素雰囲気下で室温以上１００℃未満まで徐冷
を行うことも特徴の一つである。
また、本発明の他の一態様は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート
電極層上にゲート絶縁層を形成し、ゲート絶縁層を脱水化または脱水素化し、脱水化また
は脱水素化させたゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体層を減圧下で
加熱してキャリア濃度を増加させた後、徐冷し、キャリア濃度を増加した酸化物半導体層
上にソース電極層及びドレイン電極層を形成し、ゲート絶縁層、加熱した酸化物半導体層
、ソース電極層、及びドレイン電極層上に加熱した酸化物半導体層の一部と接する酸化物
絶縁膜を形成してキャリア濃度を低減することを特徴とする半導体装置の作製方法である
。
上記作製方法の構成において、酸化物半導体層を減圧下、４００℃以上で加熱した後、不
活性雰囲気下または酸素雰囲気下で室温以上１００℃未満まで徐冷を行うことも特徴の一
つである。
上記作製方法の各構成において、ゲート絶縁層の脱水化または脱水素化は窒素雰囲気、ま
たは希ガス雰囲気、或いは減圧下の加熱である。
本明細書中で用いる酸化物半導体は、例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記
される薄膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製す
る。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数
の金属元素を示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａ
とＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体に
おいて、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金
属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、Ｉ
ｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧ
ａを含む構造の酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜を
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ
−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することがで
きる。また上記酸化物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を
阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸
化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができ
る。なお、酸化物半導体層は非晶質な状態であることが好ましく、一部結晶化していても
よい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化の工程を経ることは有効である。
また、第２の加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が
非晶質な状態から微結晶膜または多結晶膜となる場合もある。微結晶膜または多結晶膜と
なる場合であっても、ＴＦＴとしてスイッチング特性を得ることができる。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
また、ゲート絶縁層、及び酸化物半導体膜を大気に触れさせることなく連続的に処理（連
続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続成膜とも呼ぶ）してもよい。大気に触
れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体膜の界面が、水やハ
イドロカーボンなどの、大気成分や大気中に浮遊する不純物に汚染されることなく各積層
界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減することがで
きる。
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタリング法で行う第１の処理工程か
らＰＣＶＤ法またはスパッタリング法で行う第２の処理工程までの一連のプロセス中、被
処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中また
は不活性ガス雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連
続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して成膜など
の処理を行うことができる。
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うこと
は本明細書における連続処理の範囲にあるとする。
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行
う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の処理工程に必要な温度とするため基板を加熱または冷却する工程等を
有しても、本明細書における連続処理の範囲にあるとする。
ただし、洗浄工程、ウエットエッチング、レジスト形成といった液体を用いる工程が第１
の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当ては
まらないとする。
安定した電気特性を有する薄膜トランジスタを作製することができる。また、電気特性が
良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
本発明の一態様を示す作製工程の断面図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置を説明する図。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置の作製方法を説明する図。 本発明の一態様を示す半導体装置を説明する図。 本発明の一態様を示す半導体装置を説明する図。 本発明の一態様を示す半導体装置の作製方法を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 電気炉の断面図を示す図である。 電気炉の断面図を示す図である。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 シフトレジスタの構成を示す回路図。 シフトレジスタの動作を説明するタイミングチャート。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型コンピュータ及び携帯電話の一例を示す外観図。 酸素分子と酸化物半導体層表面の相互作用を計算した結果を説明する図である。 計算で用いた酸化物半導体層の構造を説明する図である。 酸化物半導体層の酸素濃度の計算結果を説明する図である。 酸素と酸化物半導体層表面の相互作用を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
図２（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図２（Ｂ）は
図２（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層
４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層またはドレイン電極
層４０５ａ、４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、酸化物半導体層４
０３に接する酸化物絶縁膜４０７が設けられている。
酸化物半導体層４０３は、少なくとも酸化物半導体膜の成膜前後に不純物である水分など
を低減する第１及び第２の加熱処理（脱水化または脱水素化のための加熱処理）が行われ
る。酸化物半導体膜の成膜後の第２の加熱処理により、低抵抗化（キャリア濃度が高まる
、好ましくは１×１０１８／ｃｍ３以上）させた後、酸素雰囲気下で徐冷を行い、さらに
酸化物絶縁膜４０７を接して形成することにより、高抵抗化（キャリア濃度が低まる、好
ましくは１×１０１８／ｃｍ３未満）させて酸化物半導体膜をチャネル形成領域として用
いることができる。
第２の加熱処理及び徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行
って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４７０の信頼性
の向上に繋がる。
また、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、及び上下に接して設
けられる膜と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化物半導
体層４０３の界面、及び酸化物絶縁膜４０７と酸化物半導体層４０３の界面に存在する水
分などの不純物を低減する。
また、酸化物半導体層４０３と接するソース電極層またはドレイン電極層４０５ａ、４０
５ｂとして、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウ
ムのいずれか一または複数から選択された材料とする。また、上述した元素を組み合わせ
た合金膜などを積層してもよい。
チャネル形成領域を含む酸化物半導体層４０３としては、半導体特性を有する酸化物材料
を用いればよく、代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
図１（Ａ）乃至（Ｅ）に、図２に示す薄膜トランジスタ４７０の作製工程の断面図を示す
。
まず、絶縁表面を有する基板である基板４００上にゲート電極層４０１を設ける。
使用することができるガラス基板に大きな制限はないが、少なくとも、後の加熱処理に耐
えうる程度の耐熱性を有していることが必要となる。透光性を有する基板４００にはバリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができ
る。
また、透光性を有する基板４００としては、後の加熱処理の温度が高い場合には、歪み点
が７３０℃以上のものを用いると良い。また、ガラス基板４００には、例えば、アルミノ
シリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス
材料が用いられている。ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで
、より実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス
基板を用いることが好ましい。
なお、上記のガラス基板４００に代えて、セラミック基板、石英基板、サファイア基板
などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができ
る。
下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下地膜は、
基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素膜、窒
化酸化珪素膜、または酸化窒化珪素膜から選ばれた一または複数の膜による積層構造によ
り形成することができる。ゲート電極層４０１の材料は、モリブデン、チタン、クロム、
タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料また
はこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる
。ただし、ゲート電極層４０１の材料は、少なくとも、後の加熱処理に耐えうる程度の耐
熱性を有していることが必要となる。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化珪素
層、窒化珪素層、酸化窒化珪素層または窒化酸化珪素層を単層でまたは積層して形成する
ことができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶ
Ｄ法により酸化窒化珪素層を形成すればよい。また、ゲート絶縁層４０２として、有機シ
ランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。有機シラ
ンガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチル
シラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（Ｔ
ＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラ
ザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルア
ミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができ
る。
次いで、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧
下において第１の加熱処理を行う（図１（Ａ）参照。）。第１の加熱処理の温度は、２０
０℃以上７００℃以下、好ましくは４００℃以上とする。第１の加熱処理により、層内に
含まれる水素及び水などの不純物を除去したゲート絶縁層４０２を得ることができる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇ
ａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ
（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを
用いることができる。
次いで、ゲート絶縁層４０２上に、酸化物半導体膜を形成する。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミ
を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表
面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いても
よい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、
アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
酸化物半導体膜は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリ
ング法により成膜する。また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気
下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパ
ッタリング法により形成することができる。
ゲート絶縁層４０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形成して
もよい。大気に触れさせることなく成膜することで、界面が、水やハイドロカーボンなど
の、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成する
ことができるので、薄膜トランジスタ特性のばらつきを低減することができる。
酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層である酸化物半導
体層（第１の酸化物半導体層）４３０に加工する（図１（Ｂ）参照。）。
酸化物半導体層４３０に不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等
）下或いは減圧下において第２の加熱処理を行い、酸化物半導体層（第２の酸化物半導体
層）４３１を形成する（図１（Ｃ）参照。）。酸化物半導体層４３０を上記雰囲気下で加
熱処理することで、酸化物半導体層４３０に含まれる水素及び水などの不純物を除去する
ことができる。第２の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化
し、微結晶膜または多結晶膜となる場合もある。
なお、第２の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好ましくは７Ｎ以上
、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好まし
い。
また、第２の加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ法ま
たはランプ光を用いるＬＲＴＡ法などの瞬間加熱方法などを用いることができる。
ここで、酸化物半導体層４３０の第２の加熱処理の一形態として、電気炉６０１を用いた
加熱方法について、図１５を用いて説明する。
図１５は、電気炉６０１の概略図である。チャンバー６０２の外側にはヒーター６０３が
設けられており、チャンバー６０２を加熱する。また、チャンバー６０２内には、基板６
０４を搭載するサセプター６０５が設けられており、チャンバー６０２内に基板６０４を
搬入または搬出する。また、チャンバー６０２にはガス供給手段６０６及び排気手段６０
７が設けられている。ガス供給手段６０６により、チャンバー６０２にガスを導入する。
また、排気手段６０７により、チャンバー６０２内を排気する、またはチャンバー６０２
内を減圧にする。なお、電気炉６０１の昇温特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ
以下とすることが好ましい。また、電気炉６０１の降温特性を０．１℃／ｍｉｎ以上１５
℃／ｍｉｎ以下とすることが好ましい。
ガス供給手段６０６は、ガス供給源６１１ａ、ガス供給源６１１ｂ、圧力調整弁６１２ａ
、圧力調整弁６１２ｂ、精製器６１３ａ、精製器６１３ｂ、マスフローコントローラ６１
４ａ、マスフローコントローラ６１４ｂ、ストップバルブ６１５ａ、ストップバルブ６１
５ｂを有する。本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂとチャンバ
ー６０２の間に精製器６１３ａ、精製器６１３ｂを設けることが好ましい。精製器６１３
ａ、精製器６１３ｂ、を設けることで、ガス供給源６１１ａ、ガス供給源６１１ｂからチ
ャンバー６０２内に導入されるガスの、水、水素などの不純物を、当該精製器６１３ａ、
精製器６１３ｂによって除去することで、チャンバー６０２内への水、水素などの侵入を
低減することができる。
本実施の形態では、ガス供給源６１１ａ、ガス供給源６１１ｂから、窒素または希ガスを
チャンバー６０２に導入し、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上
、基板の歪み点未満、好ましくは４００℃以上に加熱されたチャンバー６０２において、
基板６０４上に形成された酸化物半導体層４３０を加熱することで、酸化物半導体層４３
０の脱水化または脱水素化を行うことができる。
または、排気手段６０７によって減圧下で、２００℃以上、基板の歪み点未満、好ましく
は４００℃以上に加熱されたチャンバー６０２において、基板６０４上に形成された酸化
物半導体層４３０を加熱することで、酸化物半導体層４３０の脱水化または脱水素化を行
うことができる。
次に、ガス供給源６１１ａから、窒素または希ガスがチャンバー６０２へ導入されること
を止めると共に、ヒーターをオフ状態にする。次に、ガス供給源６１１ｂから酸素をチャ
ンバー６０２内に導入し、加熱装置のチャンバー６０２を徐々に冷却する。即ち、チャン
バー６０２内を酸素雰囲気とし、基板６０４を徐々に冷却する。ここでは、ガス供給源６
１１ｂからチャンバー６０２内に導入する酸素に、水、水素などの不純物が含まれないこ
とが好ましい。または、ガス供給源６１１ｂからチャンバー６０２内に導入する酸素の純
度を６Ｎ以下、好ましくは７Ｎ以下、（即ち、酸素中の不純物濃度を１ｐｐｍ、好ましく
は０．１ｐｐｍ）とすることが好ましい。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
なお、減圧下で第２の加熱処理を行った場合は、第２の加熱処理後にチャンバー６０２に
酸素を流して圧力を大気圧に戻して冷却すればよい。
また、ガス供給源６１１ｂから酸素をチャンバー６０２に導入すると同時に、ヘリウム、
ネオン、アルゴンなどの希ガスまたは窒素の一方または両方をチャンバー６０２内に導入
してもよい。
また、加熱装置のチャンバー６０２内の基板６０４を３００℃まで冷却した後、基板６０
４を室温の雰囲気に移動してもよい。この結果、基板６０４の冷却時間を短縮することが
できる。
また、加熱装置がマルチチャンバーの場合、第２の加熱処理と冷却処理を異なるチャンバ
ーで行うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上、
基板の歪み点未満、好ましくは４００℃以上に加熱された第１のチャンバーにおいて、基
板上の酸化物半導体層を加熱する。次に、窒素または希ガスが導入された搬送室を経て、
酸素が充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、上記加
熱処理された基板を移動し、冷却処理を行う。以上の工程により、スループットを向上さ
せることができる。
また、不活性ガス雰囲気下或いは減圧下における酸化物半導体層の第２の加熱処理は、島
状の酸化物半導体層に加工する前の酸化物半導体膜に行うこともできる。その場合には、
第２の加熱処理後に、酸素雰囲気下で室温以上１００℃未満まで徐冷を行い、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行う。
また、不活性ガス雰囲気下或いは減圧下の第２の加熱処理後の酸化物半導体層４３０の状
態は、非晶質な状態であることが好ましいが、一部結晶化してもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に導電膜を形成する。
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金等がある。
また、導電膜の形成後に第３の加熱処理を行う場合には、第３の加熱処理に耐える耐熱性
を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の
問題点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性
導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた
元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、ま
たは上述した元素を成分とする窒化物で形成する。
酸化物半導体層４３１、導電膜をエッチング工程によりエッチングし、酸化物半導体層４
３２、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成する（図１（Ｄ
）参照。）。なお、酸化物半導体層４３２は一部のみがエッチングされ、溝部（凹部）を
有する酸化物半導体層４３２となる。
酸化物半導体層４３２に接する酸化物絶縁膜４０７を形成する。酸化物絶縁膜４０７は、
少なくとも１ｎｍ以上の膜厚とし、ＣＶＤ法、スパッタリング法など、酸化物絶縁膜４０
７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここで
は、酸化物絶縁膜４０７は、スパッタリング法を用いて形成する。低抵抗化した酸化物半
導体層に接して形成する酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不
純物を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、代表的
には酸化珪素膜、または窒化酸化珪素膜を用いる。また、酸化物絶縁膜４０７の上に接す
る窒化珪素膜を積層してもよい。窒化珪素膜は水分や、水素イオンや、ＯＨ−などの不純
物を含まず、これらが外部から侵入することをブロックする。
また、第２の加熱処理後に酸素雰囲気下で室温以上１００℃未満まで徐冷することによっ
て酸化物半導体層の表面近傍に酸素を高濃度に含む領域を形成でき、酸化物半導体層を十
分に高抵抗化できる場合には、酸化物絶縁膜４０７に代えて窒化珪素膜を形成してもよい
。
本実施の形態では、酸化物絶縁膜４０７として膜厚３００ｎｍの酸化珪素膜を成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲
気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行
うことができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用
いることができる。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッ
タリング法により酸化珪素を形成することができる。
低抵抗化した酸化物半導体層４３２に接してスパッタリング法またはＰＣＶＤ法などによ
り酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４３２において少なく
とも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１
×１０１８／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。半導体装
置の作製工程において、不活性気体雰囲気下（或いは減圧下）での加熱、酸素雰囲気下で
の徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア濃度を増減させる
ことが重要である。酸化物半導体層４３２は、高抵抗化酸化物半導体領域を有する酸化物
半導体層４０３（第３の酸化物半導体層）となり、薄膜トランジスタ４７０を作製するこ
とができる（図１（Ｅ）参照。）。
上記第１及び第２の加熱処理を行うことによってゲート絶縁層及び酸化物半導体層に含ま
れる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減して酸化物半導体層のキャリア濃度を増加さ
せた後、酸素雰囲気下で徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶縁
膜の形成などを行って酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４７０
の信頼性を向上することができる。
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）にお
いて薄膜トランジスタ４７０に第３の加熱処理（好ましくは１５０℃以上３５０℃未満）
を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第３の加熱処理を行う。第
３の加熱処理を行うと、酸化物半導体層４３２が酸化物絶縁膜４０７と接した状態で加熱
されることになり、薄膜トランジスタ４７０の電気的特性のばらつきを軽減することがで
きる。
（実施の形態２）
半導体装置及び半導体装置の作製方法を図３及び図４を用いて説明する。実施の形態１と
同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことが
でき、繰り返しの説明は省略する。
図４（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図４（Ｂ）は
図４（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上に、ゲート電
極層４５１、ゲート絶縁層４５２、ソース電極層またはドレイン電極層４５５ａ、４５５
ｂ、及び酸化物半導体層４５３を含む。また、薄膜トランジスタ４６０を覆い、酸化物半
導体層４５３に接する酸化物絶縁膜４５７が設けられている。酸化物半導体層４５３は、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁
層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間に
ゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層またはド
レイン電極層４５５ａ、４５５ｂが設けられている。そして、ゲート絶縁層４５２、及び
ソース電極層またはドレイン電極層４５５ａ、４５５ｂ上に酸化物半導体層４５３が設け
られている。また、図示しないが、ゲート絶縁層４５２上にはソース電極層またはドレイ
ン電極層４５５ａ、４５５ｂに加えて配線層を有し、該配線層は酸化物半導体層４５３の
外周部より外側に延在している。
酸化物半導体層４５３は、少なくとも酸化物半導体膜の成膜前後に不純物である水分など
を低減する第１及び第２の加熱処理（脱水化または脱水素化のための加熱処理）が行われ
る。酸化物半導体膜の成膜後の第２の加熱処理により、低抵抗化（キャリア濃度が高まる
、好ましくは１×１０１８／ｃｍ３以上）させた後、酸化物絶縁膜４５７を接して形成す
ることにより、高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満
）させて酸化物半導体膜をチャネル形成領域として用いることができる。
第２の加熱処理及び徐冷させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行
って酸化物半導体層のキャリア濃度を低減することが、薄膜トランジスタ４６０の信頼性
の向上に繋がる。
また、酸化物半導体層４５３内だけでなく、ゲート絶縁層４５２内、及び上下に接して設
けられる膜と酸化物半導体層４５３の界面、具体的にはゲート絶縁層４５２と酸化物半導
体層４５３の界面、及び酸化物絶縁膜４５７と酸化物半導体層４５３の界面に存在する水
分などの不純物を低減する。
また、酸化物半導体層４５３と接するソース電極層またはドレイン電極層４５５ａ、４５
５ｂとして、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウ
ムのいずれか一または複数から選択された材料とする。
図３（Ａ）乃至（Ｅ）に、図４に示す薄膜トランジスタ４６０の作製工程の断面図を示す
。
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。なお、下地膜
となる絶縁膜を基板４５０とゲート電極層４５１の間に設けてもよい。ゲート電極層４５
１の材料は、実施の形態１に示すゲート電極層４０１と同様に形成することができる。
ゲート電極層４５１上にゲート絶縁層４５２を形成する。ゲート絶縁層４５２を形成した
後、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下に
おいて第１の加熱処理を行う（図３（Ａ）参照。）。ゲート絶縁層４５２は、実施の形態
１に示すゲート絶縁層４０２と同様に形成することができる。
ゲート絶縁層４５２上に、導電膜を形成し、フォトリソグラフィ工程により島状のソース
電極層またはドレイン電極層４５５ａ、４５５ｂに加工する（図３（Ｂ）参照。）。ソー
ス電極層またはドレイン電極層４５５ａ、４５５ｂは、実施の形態１に示すソース電極層
またはドレイン電極層４０５ａ、４０５ｂと同様に形成することができる。
また、本実施の形態では、導電膜の形成前に第１の熱処理を行う例を示したが、導電膜の
形成後に行ってもよい。また、フォトリソグラフィ工程により島状のソース電極層または
ドレイン電極層４５５ａ、４５５ｂに加工した後に第１の熱処理を行ってもよい。ただし
、導電膜の形成後、或いは島状のソース電極層またはドレイン電極層４５５ａ、４５５ｂ
に加工した後に第１の熱処理を行う場合には、導電膜の材料を第１の熱処理に耐えうる材
料とすることが好ましい。
次に、ゲート絶縁層４５２、及びソース電極層またはドレイン電極層４５５ａ、４５５ｂ
上に酸化物半導体膜を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８
３（第１の酸化物半導体層）に加工する（図３（Ｃ）参照。）。
酸化物半導体層４８３は、チャネル形成領域となるため、実施の形態１の酸化物半導体膜
と同様に形成する。
なお、酸化物半導体層４８３をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４５２の表面に付着してい
るゴミを除去することが好ましい。
酸化物半導体層４８３に脱水化または脱水素化のための第２の加熱処理を行った後不活性
雰囲気下で徐冷を行う。第２の加熱処理としては、不活性ガス雰囲気（窒素、またはヘリ
ウム、ネオン、アルゴン等）下或いは減圧下において、２００℃以上ガラス基板の歪み点
未満、好ましくは４００℃以上の加熱処理を行う。酸化物半導体層４８３は上記雰囲気下
における加熱処理及び不活性雰囲気下における徐冷によって、低抵抗化した酸化物半導体
層４８４（第２の酸化物半導体層）とすることができる（図３（Ｄ）参照。）。
脱水化または脱水素化のための加熱処理においては、窒素、またはヘリウム、ネオン、ア
ルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置
に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ以上、好
ましくは７Ｎ以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）と
することが好ましい。
また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａ
ｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いる
ことができる。
ここで、酸化物半導体層４８４の加熱処理の一形態として、電気炉１６０１を用いた加熱
方法について、図１６を用いて説明する。
図１６は、電気炉１６０１の概略図である。チャンバー１６０２の外側にはヒーター１６
０３が設けられており、チャンバー１６０２を加熱する。また、チャンバー１６０２内に
は、基板１６０４を搭載するサセプター１６０５が設けられており、チャンバー１６０２
内に基板１６０４を搬入または搬出する。また、チャンバー１６０２にはガス供給手段１
６０６及び排気手段１６０７が設けられている。ガス供給手段１６０６により、チャンバ
ー１６０２にガスを導入する。また、排気手段１６０７により、チャンバー１６０２内を
排気する、またはチャンバー１６０２内を減圧にする。なお、電気炉１６０１の昇温特性
を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉１６０
１の降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
ガス供給手段１６０６は、ガス供給源１６１１、圧力調整弁１６１２、精製器１６１３、
マスフローコントローラ１６１４、ストップバルブ１６１５を有する。本実施の形態では
、ガス供給源１６１１とチャンバー１６０２の間に精製器１６１３を設けることが好まし
い。精製器１６１３を設けることで、ガス供給源１６１１からチャンバー１６０２内に導
入されるガスの、水、水素などの不純物を、当該精製器１６１３によって除去することが
可能であり、チャンバー１６０２内への水、水素などの侵入を低減することができる。
本実施の形態では、ガス供給源１６１１から、窒素または希ガスをチャンバー１６０２に
導入し、チャンバー内を窒素または希ガス雰囲気とし、２００℃以上、ガラス基板の歪み
点未満以下、好ましくは４００℃以上に加熱されたチャンバー１６０２において、基板１
６０４上に形成された酸化物半導体層を加熱することで、酸化物半導体層の脱水化または
脱水素化を行うことができる。
または、排気手段１６０７によって減圧下で、２００℃以上、ガラス基板の歪み点未満、
好ましくは４００℃以上に加熱されたチャンバー１６０２において、基板１６０４上に形
成された酸化物半導体層を加熱することで、酸化物半導体層の脱水化または脱水素化を行
うことができる。
次に、ヒーターをオフ状態にし、加熱装置のチャンバー１６０２を徐々に冷却する。
この結果、後に形成される薄膜トランジスタの信頼性を高めることができる。
なお、減圧下で加熱処理を行った場合は、加熱後に不活性ガスを流して大気圧に戻して冷
却すればよい。
また、加熱装置のチャンバー１６０２内の基板１６０４を３００℃まで冷却した後、基板
１６０４を室温の雰囲気に移動してもよい。この結果、基板１６０４の冷却時間を短縮す
ることができる。
また、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行
うことができる。代表的には、窒素または希ガスが充填され、且つ２００℃以上、基板の
歪み点未満、好ましくは４００℃以上に加熱された第１のチャンバーにおいて、基板上の
酸化物半導体層を加熱する。次に、窒素または希ガスが導入された搬送室を経て、窒素ま
たは希ガスが充填され、且つ１００℃以下、好ましくは室温である第２のチャンバーに、
上記加熱処理された基板を移動し、冷却処理を行う。以上の工程により、スループットを
向上させることができる
また、第２の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に行うこ
ともできる。その場合には、酸化物半導体膜の第２の加熱処理後に室温以上１００℃未満
まで徐冷を行い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行って酸化物
半導体層４８３を形成する。
また、不活性ガス雰囲気下或いは減圧下の加熱処理後の酸化物半導体層４８４の状態は、
非晶質な状態であることが好ましいが、一部結晶化してもよい。
次いで、酸化物半導体層４８４に接してスパッタリング法またはＰＣＶＤ法による酸化物
絶縁膜４５７として形成する。本実施の形態では、酸化物絶縁膜４５７として膜厚３００
ｎｍの酸化珪素膜を成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく
、本実施の形態では１００℃とする。低抵抗化した酸化物半導体層４８４に接してスパッ
タリング法により酸化珪素膜である酸化物絶縁膜４５７を形成すると、低抵抗化した酸化
物半導体層４８４において少なくとも酸化珪素膜である酸化物絶縁膜４５７と接する領域
を高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満）し、高抵抗
化酸化物半導体領域とすることができる。半導体装置の作製工程において、第１及び第２
の加熱処理、不活性雰囲気下での徐冷及び酸化物絶縁膜の形成などによって酸化物半導体
層のキャリア濃度を増減させることが重要である。酸化物半導体層４８４は、高抵抗化酸
化物半導体領域を有する酸化物半導体層４５３（第３の酸化物半導体層）となり、薄膜ト
ランジスタ４６０を作製することができる（図３（Ｅ）参照。）。
上記第１及び第２の加熱処理を行うことによってゲート絶縁層及び酸化物半導体層に含ま
れる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減して酸化物半導体層のキャリア濃度を増加さ
せた後、不活性雰囲気下で徐冷を行う。徐冷させた後、酸化物半導体層に接して酸化物絶
縁膜の形成などを行って酸化物半導体層のキャリア濃度を低減し、薄膜トランジスタ４６
０の信頼性を向上することができる。
また、酸化物絶縁膜４５７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）にお
いて薄膜トランジスタ４６０に第３の加熱処理（好ましくは１５０℃以上３５０℃未満）
を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第３の加熱処理を行う。第
３の加熱処理を行うと、酸化物半導体層４５３が酸化物絶縁膜４５７と接した状態で加熱
されることになり、薄膜トランジスタ４６０の電気的特性のばらつきを軽減することがで
きる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
薄膜トランジスタを含む半導体装置の作製工程について、図５乃至図８を用いて説明する
。
図５（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。
このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチ
ングする。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
実施の形態１に示すゲート電極層４０１に使用する材料を適宜用いることができる。また
、ゲート電極層１０１を耐熱性導電性材料で形成する場合は、チタン（Ｔｉ）、タンタル
（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ
）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、
上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する
。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタリング法、ＰＣＶＤ法などを用い、膜厚を５０〜２５０ｎｍとする。また
、ゲート絶縁層１０２として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を
形成することも可能である。
例えば、ゲート絶縁層１０２としてスパッタリング法により酸化珪素膜を用い、１００ｎ
ｍの厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化珪素膜に限定されるも
のでなく、酸化窒化珪素膜、窒化珪素膜、酸化アルミニウム膜、酸化タンタル膜などの他
の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。
次いで、ゲート絶縁層内に存在する水分などの不純物を低減する第１の加熱処理（脱水化
または脱水素化のための加熱処理）を行う。第１の加熱処理は、窒素、または希ガス（ア
ルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下での２００℃以上、好まし
くは４００℃以上ガラス基板の歪み点未満の加熱処理を行い、ゲート絶縁層の含有水分を
低減する。
次に、ゲート絶縁層１０２上に、酸化物半導体膜（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）
を成膜する。プラズマ処理後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を
成膜することは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用で
ある。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１
：１：１））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気
下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も
均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０
０ｎｍとする。酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット
を用いてスパッタリング法により膜厚５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成
膜する。
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法
と、ＤＣスパッタリング法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッ
タリング法もある。ＲＦスパッタリング法は主に絶縁膜を成膜する場合に用いられ、ＤＣ
スパッタリング法は主に金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元ス
パッタリング装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャン
バーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥ
ＣＲスパッタリング法を用いるスパッタリング装置がある。
また、スパッタリング法を用いる成膜方法として、成膜中にターゲット物質とスパッタリ
ングガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタリ
ング法や、成膜中に基板にも電圧をかけるバイアススパッタリング法もある。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物半導体膜
をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングに
より、不要な部分を除去して酸化物半導体層１３３を形成する（図５（Ａ）参照）。なお
、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いても
よい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、ドライエッチングに用いるエッチングガスとして、フッ素を含むガス（フッ素系ガ
ス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ６）、弗化窒素（ＮＦ３）、トリフル
オロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘ
リウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることがで
きる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法などを用いることができる。所望の加工形状にエッチング
できるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印
加される電力量、基板側の電極温度等）を適宜調節する。
ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
なお、所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッ
チング液、エッチング時間、温度等）を適宜調節する。
次に、酸化物半導体層１３３に脱水化または脱水素化のための第２の加熱処理を行う。酸
化物半導体層１３３に不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）
下或いは減圧下において加熱処理を行った後、酸素雰囲気下で徐冷を行う。
第２の加熱処理は、２００℃以上で行うと良い。例えば、窒素雰囲気下で４５０℃、１時
間の加熱処理を行う。この窒素雰囲気下での加熱処理後、酸素雰囲気下で徐冷することに
より、酸化物半導体層１３３は、低抵抗化し導電率が高まる。よって低抵抗化した酸化物
半導体層１３４が形成される（図５（Ｂ）参照。）。酸化物半導体層１３４の電気伝導率
は１×１０−１Ｓ／ｃｍ以上１×１０２Ｓ／ｃｍ以下が好ましい。
次に、酸化物半導体層１３４上に金属材料からなる導電膜１３２をスパッタリング法や真
空蒸着法で形成する（図５（Ｃ）参照。）。
導電膜１３２の材料としては、実施の形態１に示すソース電極層またはドレイン電極層４
０５ａ、４０５ｂと同様の材料を適宜用いることができる。
導電膜１３２の形成後に第２の加熱処理を行う場合には、この加熱処理に耐える耐熱性を
導電膜に持たせることが好ましい。
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してソース電極層またはドレイン電極層１０５ａ、１０５ｂ、及び第
２の端子１２２を形成する（図５（Ｄ）参照。）。この際のエッチング方法としてウェッ
トエッチングまたはドライエッチングを用いる。例えば導電膜１３２としてアルミニウム
膜、またはアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いた
ウェットエッチングを行うことができる。また、アンモニア過水（過酸化水素：アンモニ
ア：水＝５：２：２）を用いたウェットエッチングにより、導電膜１３２をエッチングし
てソース電極層またはドレイン電極層１０５ａ、１０５ｂを形成してもよい。このエッチ
ング工程において、酸化物半導体層１３４の露出領域も一部エッチングされ、酸化物半導
体層１３５となる。よってソース電極層またはドレイン電極層１０５ａ、１０５ｂの間の
酸化物半導体層１３５は膜厚の薄い領域となる。膜厚の薄い領域の厚さは約３０ｎｍとな
り、さらに結晶化しにくい膜厚となるため、チャネルとなる部分を非晶質状態に保ちたい
場合には有用である。図５（Ｄ）においては、ソース電極層またはドレイン電極層１０５
ａ、１０５ｂ、酸化物半導体層１３５のエッチングをドライエッチングによって一度に行
うため、ソース電極層またはドレイン電極層１０５ａ、１０５ｂ及び酸化物半導体層１３
５の端部は一致し、連続的な構造となっている。
また、この第３のフォトリソグラフィ工程において、ソース電極層またはドレイン電極層
１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２はソース配線（ソース電極層またはドレイン電極層１０５ａ、１０５ｂを含むソ
ース配線）と電気的に接続されている。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次に、レジストマスクを除去し、ゲート絶縁層１０２、酸化物半導体層１３５、ソース電
極層またはドレイン電極層１０５ａ、１０５ｂを覆う保護絶縁層１０７を形成する。保護
絶縁層１０７はＰＣＶＤ法により形成する酸化窒化珪素膜を用いる。ソース電極層または
ドレイン電極層１０５ａ、１０５ｂの間に設けられた酸化物半導体層１３５の露出領域と
保護絶縁層１０７である酸化窒化珪素膜が接して設けられることによって、保護絶縁層１
０７と接する酸化物半導体層１３５の領域が高抵抗化（キャリア濃度が低まる、好ましく
は１×１０１８／ｃｍ３未満）し、高抵抗化したチャネル形成領域を有する酸化物半導体
層１０３を形成することができる（図６（Ａ）参照。）。
次いで、保護絶縁層１０７を形成した後、第３の加熱処理を行ってもよい。第３の加熱処
理は大気雰囲気下、または窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよ
い。該加熱処理を行うと、酸化物半導体層１０３が保護絶縁層１０７と接した状態で加熱
されることになり、さらに酸化物半導体層１０３を高抵抗化させてトランジスタの電気特
性の向上および、電気特性のばらつきを軽減することができる。第３の加熱処理（好まし
くは１５０℃以上３５０℃未満）は、保護絶縁層１０７の形成後であれば特に限定されず
、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱
処理と兼ねることで、工程数を増やすことなく行うことができる。
以上の工程で薄膜トランジスタ１７０を作製することができる。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０
７及びゲート絶縁層１０２のエッチングによりドレイン電極層１０５ｂに達するコンタク
トホール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達する
コンタクトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する
。この段階での断面図を図６（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。こ
のような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチ
ングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化
亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透明導電膜を低抵抗化させるた
めの加熱処理を行う場合、酸化物半導体層１０３を高抵抗化させてトランジスタの電気特
性の向上および、電気特性のばらつきを軽減する熱処理と兼ねることができる。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。
また、この第５のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２
及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量
が形成される。
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１
２２をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明
導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子
１２１上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用
の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の
入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図６（Ｃ）に示す。なお、この
段階での平面図が図７に相当する。
また、図８（Ａ１）、図８（Ａ２）は、この段階でのゲート配線端子部の平面図及び断面
図をそれぞれ図示している。図８（Ａ１）は図８（Ａ２）中のＥ１−Ｅ２線に沿った断面
図に相当する。図８（Ａ１）において、保護絶縁膜１５４上に形成される透明導電膜１５
５は、入力端子として機能する接続用の端子電極である。また、図８（Ａ１）において、
端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同じ
材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透明導電膜
１５５で導通させている。なお、図６（Ｃ）に図示した透明導電膜１２８と第１の端子１
２１とが接触している部分が、図８（Ａ１）の透明導電膜１５５と第１の端子１５１が接
触している部分に対応している。
また、図８（Ｂ１）、及び図８（Ｂ２）は、図６（Ｃ）に示すソース配線端子部とは異な
るソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図８（Ｂ１）は
図８（Ｂ２）中のＦ１−Ｆ２線に沿った断面図に相当する。図８（Ｂ１）において、保護
絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子
電極である。また、図８（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成さ
れる電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート
絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続してお
らず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、
０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成す
ることができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５
５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトム
ゲート型のスタガ構造の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄
膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に
対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の
表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよう
な基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート
絶縁層を介して重ねて保持容量を形成してもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善す
る、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域
に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができ
る。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
また、発光表示装置を作製する際、各有機発光素子の間に有機樹脂層を用いた隔壁を設け
る場合がある。その場合には、有機樹脂層を加熱処理するため、酸化物半導体層１０３を
高抵抗化させてトランジスタの電気特性の向上および、電気特性のばらつきを低減する熱
処理と兼ねることができる。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。特に、第１及び第２の加熱処理によって、不純物である水分などを低減して
酸化物半導体膜の純度を高めることができるため、成膜チャンバー内の露点を下げた特殊
なスパッタ装置や超高純度の酸化物半導体ターゲットを用いなくとも、電気特性が良好で
信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
チャネル形成領域の酸化物半導体層は高抵抗化領域であるので、薄膜トランジスタの電気
特性は安定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好
で信頼性のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、実施の形態１と一部工程が異なる一例を示す。本実施の形態は、ソー
ス電極層またはドレイン電極層４０５ａ、４０５ｂの形成後に脱水化または脱水素化の第
２の加熱処理を行う例を図９に示す。なお、図１と同一の部分には同じ符号を用いて説明
する。
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１、ゲート絶
縁層を形成する。ゲート絶縁層形成後に、脱水化または脱水素化の第１の加熱処理を行っ
てゲート絶縁層４０２を形成する。第１の加熱処理は、不活性ガス雰囲気（窒素、または
ヘリウム、ネオン、アルゴン等）下或いは減圧下において２００℃以上７００℃以下、好
ましくは４００℃以上とする。次いで、ゲート絶縁層４０２上に、酸化物半導体層４３０
を形成する（図９（Ａ）参照。）。
酸化物半導体層４３０上にソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成
し、酸化物半導体層４３０の一部エッチングして酸化物半導体層４４１を形成する（図９
（Ｂ）参照。）。
次に酸化物半導体層４４１、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂ
に対して不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧
下において第２の加熱処理を行った後、不活性雰囲気下または酸素雰囲気下において徐冷
を行う。この加熱処理によって酸化物半導体層４４１は脱水処理または脱水素処理が行わ
れて低抵抗化され、低抵抗化した酸化物半導体層４３２とすることができる（図９（Ｃ）
参照。）。なお、ソース電極層またはドレイン電極層４０５ａ、４０５ｂの材料は、ここ
での加熱処理に耐える材料、例えばタングステン、モリブデンなどを用いることが好まし
い。
次いで、上記加熱処理及び徐冷後に大気に触れることなく、酸化物半導体層４３２に接し
てスパッタリング法またはＰＣＶＤ法による酸化物絶縁膜４０７として形成する。低抵抗
化した酸化物半導体層４３２に接してスパッタリング法またはＰＣＶＤ法により酸化物絶
縁膜４０７を形成すると、低抵抗化した酸化物半導体層４３２において少なくとも酸化物
絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１×１０１８
／ｃｍ３未満）し、高抵抗化酸化物半導体領域とすることができる。よって酸化物半導体
層４３２は、高抵抗化酸化物半導体領域を有する酸化物半導体層４０３（第３の酸化物半
導体層）となり、薄膜トランジスタ４７０を作製することができる（図９（Ｄ）参照。）
。
上記脱水処理または脱水素処理のための第１及び第２の加熱処理を行うことによって酸化
物半導体層及びゲート絶縁層に含まれる不純物（Ｈ２Ｏ、Ｈ、ＯＨなど）を低減してキャ
リア濃度を増加させた後、不活性雰囲気下または酸素雰囲気下において徐冷を行う。徐冷
させた後、酸化物半導体層に接して酸化物絶縁膜の形成などを行って酸化物半導体層のキ
ャリア濃度を低減し、薄膜トランジスタ４７０の信頼性を向上することができる。
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）にお
いて薄膜トランジスタ４７０に第３の加熱処理（好ましくは１５０℃以上３５０℃未満）
を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の第３の加熱処理を行う。第
３の加熱処理を行うと、酸化物半導体層４３２が酸化物絶縁膜４０７と接した状態で加熱
されることになり、薄膜トランジスタ４７０の電気的特性のばらつきを軽減することがで
きる。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態５）
半導体装置及び半導体装置の作製方法を、図１０を用いて説明する。実施の形態１と同一
部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ
、繰り返しの説明は省略する。
図１０に示す薄膜トランジスタ４７１はゲート電極層４０１及び酸化物半導体層４０３の
チャネル領域に重なるように絶縁膜を介して導電層４０９を設ける例である。
図１０は半導体装置の有する薄膜トランジスタ４７１の断面図である。薄膜トランジスタ
４７１はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４
００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電
極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物絶縁膜４０７、及び導電層４０９
を含む。導電層４０９は、ゲート電極層４０１と重なるように、酸化物絶縁膜４０７上に
設けられている。
導電層４０９は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５ａ、４
０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場合は、
画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電層４０
９としてチタン膜、アルミニウム膜、及びチタン膜の積層を用いる。
導電層４０９は、電位がゲート電極層４０１と同じでもよいし、異なっていても良く、第
２のゲート電極層として機能させることもできる。また、導電層４０９がフローティング
状態であってもよい。
導電層４０９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジ
スタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）におい
て、ＢＴ試験前後における薄膜トランジスタ４７１のしきい値電圧の変化量を低減するこ
とができる。特に、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２
０Ｖとする−ＢＴ試験において、しきい値電圧の変動を抑えることができる。
本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態６）
半導体装置及び半導体装置の作製方法を、図１１を用いて説明する。実施の形態１と同一
部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ
、繰り返しの説明は省略する。
図１１に示す薄膜トランジスタ４７２は、ゲート電極層４０１及び酸化物半導体層４０３
のチャネル領域に重なるように、酸化物絶縁膜４０７及び絶縁層４１０を介して導電層４
１９が設けられる形態である。
図１１は、半導体装置が有する薄膜トランジスタ４７２の断面図である。薄膜トランジス
タ４７２はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板
４００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース
領域またはドレイン領域４０４ａ、４０４ｂ、ソース電極層またはドレイン電極層４０５
ａ、４０５ｂ、酸化物絶縁膜４０７、絶縁層４１０、及び導電層４１９を含む。導電層４
１９は、ゲート電極層４０１と重なるように、絶縁層４１０上に設けられている。
本実施の形態では、実施の形態１と同様に、ゲート絶縁層形成後に、脱水化または脱水素
化の第１の加熱処理を行ってゲート絶縁層４０２を形成する。第１の加熱処理は、不活性
ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において２０
０℃以上７００℃以下、好ましくは４００℃以上とする。次いで、ゲート絶縁層４０２上
に、酸化物半導体層を形成する。酸化物半導体層上にソース領域及びドレイン領域４０４
ａ、４０４ｂを形成する。ソース領域及びドレイン領域４０４ａ、４０４ｂの形成前また
は形成後に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、或い
は減圧下において第２の加熱処理を行った後、不活性雰囲気下または酸素雰囲気下におい
て徐冷を行う。
本実施の形態では、ソース領域及びドレイン領域４０４ａ、４０４ｂは、Ｚｎ−Ｏ系多結
晶膜またはＺｎ系微結晶膜であり、酸化物半導体層４０３の成膜条件とは異なる成膜条件
で形成され、より低抵抗な膜である。また、本実施の形態では、ソース領域及びドレイン
領域４０４ａ、４０４ｂは、多結晶状態または微結晶状態であり、酸化物半導体層４０３
も多結晶状態または微結晶状態である。酸化物半導体層４０３は第２の加熱処理によって
結晶化させて多結晶状態または微結晶状態とすることができる。
本実施の形態で示す薄膜トランジスタは、酸化物絶縁膜４０７上に平坦化膜として機能す
る絶縁層４１０を積層し、酸化物絶縁膜４０７及び絶縁層４１０に形成されたソース電極
層またはドレイン電極層４０５ｂに達する開口に導電膜を形成し、所望の形状にエッチン
グして導電層４１９及び画素電極層４１１を形成する。このように画素電極層４１１を形
成する工程で、導電層４１９を形成することができる。本実施の形態では、画素電極層４
１１、導電層４１９として酸化珪素を含む酸化インジウム酸化スズ合金（酸化珪素を含む
Ｉｎ−Ｓｎ−Ｏ系酸化物）を用いる。
また、導電層４１９は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５
ａ、４０５ｂと同様な材料及び作製方法を用いて形成してもよい。
導電層４１９は、電位がゲート電極層４０１と同じでもよい。または、異なっていても良
い。導電層４１９は、第２のゲート電極層として機能させることもできる。また、導電層
４１９がフローティング状態であってもよい。
導電層４１９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジ
スタ４７２のしきい値電圧の制御を行うことができる。
本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図１
２（Ａ）、図１２（Ｂ）及び図１２（Ｃ）を用いて説明する。また、図１２（Ｃ）は薄膜
トランジスタの上面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図１２（
Ｂ）に相当する。また、薄膜トランジスタ１４３０の酸化物半導体層にガリウムを含まな
い酸化物半導体材料を用いる形態を示す。
図１２（Ａ）において、基板１４００上にゲート電極層１４０１を形成する。次いで、ゲ
ート電極層１４０１を覆うゲート絶縁層を形成する。ゲート絶縁層形成後に、脱水化また
は脱水素化の第１の加熱処理を行ってゲート絶縁層１４０２を形成する。第１の加熱処理
は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下に
おいて２００℃以上７００℃以下、好ましくは４００℃以上とする。次いで、ゲート絶縁
層１４０２上に、酸化物半導体層を形成する。
本実施の形態では、酸化物半導体層１４０３としてスパッタリング法を用いたＳｎ−Ｚｎ
−Ｏ系の酸化物半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価
格の高いターゲットを用いずに形成することが可能であるため、コストを低減できる。
酸化物半導体膜の成膜直後、または酸化物半導体膜のパターニング後に脱水化または脱水
素化を行う。
脱水化または脱水素化するため、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、ア
ルゴン等）下、或いは減圧下において第２の加熱処理を行った後、不活性雰囲気下または
酸素雰囲気下で徐冷を行う。加熱処理は、２００℃以上ガラス基板の歪み点未満、好まし
くは４００℃以上とする。酸化物半導体層は不活性ガス雰囲気下或いは減圧下における加
熱処理及び不活性雰囲気下または酸素雰囲気下における徐冷によって、低抵抗化した酸化
物半導体層１４０３とすることができる（図１２（Ａ）参照）。本実施の形態では酸化物
半導体層１４０３は、微結晶状態または多結晶状態とする。
次いで、酸化物半導体層１４０３に接して、チャネル保護層１４１８を形成する。酸化物
半導体層１４０３上にチャネル保護層１４１８を形成することによって、後のソース領域
１４０６ａ及びドレイン領域１４０６ｂ形成工程時におけるダメージ（エッチング時のプ
ラズマやエッチング剤による膜減りなど）を防ぐことができる。従って薄膜トランジスタ
１４３０の信頼性を向上させることができる。
また、第２の加熱処理の後、大気に触れることなく連続的にチャネル保護層１４１８を形
成することもできる。大気に触れさせることなく連続的に処理することで、界面が、水や
ハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく
各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減するこ
とができる。
また、低抵抗化した酸化物半導体層１４０３に接してスパッタリング法またはＰＣＶＤ法
などにより酸化物絶縁膜であるチャネル保護層１４１８を形成すると、低抵抗化した酸化
物半導体層１４０３において少なくともチャネル保護層１４１８と接する領域を高抵抗化
（キャリア濃度が低まる、好ましくは１×１０１８／ｃｍ３未満、さらに好ましくは１×
１０１４／ｃｍ３以下）し、高抵抗化酸化物半導体領域とすることができる。半導体装置
の作製プロセス中、不活性気体雰囲気下（或いは減圧下）での加熱、不活性雰囲気下また
は酸素雰囲気下での徐冷及び酸化物絶縁膜の形成などによって酸化物半導体層のキャリア
濃度を増減させることが重要である。
チャネル保護層１４１８としては、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化
酸化珪素など）を用いることができる。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法
などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８は
成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化シリコン膜
を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル
保護層１４１８を形成する。
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース領域１４０６ａ
及びドレイン領域１４０６ｂを形成する。本実施の形態では、ソース領域１４０６ａ及び
ドレイン領域１４０６ｂは、Ｚｎ−Ｏ系微結晶膜またはＺｎ−Ｏ系多結晶膜であり、酸化
物半導体層１４０３の成膜条件とは異なる成膜条件で形成され、より低抵抗な膜である。
次いで、ソース領域１４０６ａ上にソース電極層１４０５ａ、ドレイン領域１４０６ｂ上
にドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（
図１２（Ｂ）参照）。ソース電極層１４０５ａ及びドレイン電極層１４０５ｂは、実施の
形態１に示すソース電極層４０５ａ及びドレイン電極層４０５ｂと同様に形成することが
できる。
ソース領域１４０６ａ及びドレイン領域１４０６ｂを酸化物半導体層１４０３と、ソース
電極層１４０５ａ及びドレイン電極層１４０５ｂとの間に設けることにより、金属層であ
るソース電極層１４０５ａ、またはドレイン電極層１４０５ｂと、酸化物半導体層１４０
３との間を良好な接合とすることが可能であり、ショットキー接合に比べて熱的にも安定
な動作をする。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持すること
ができる。
また、上述したソース領域１４０６ａ及びドレイン領域１４０６ｂを有する構造に限定さ
れず、例えば、ソース領域及びドレイン領域を設けない構造としてもよい。
また、チャネル保護層１４１８を形成後、窒素雰囲気下、または大気雰囲気下（大気中）
において薄膜トランジスタ１４３０に第３の加熱処理（好ましくは１５０℃以上３５０℃
未満）を行う。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。第３の加熱
処理を行うと、酸化物半導体層１４０３がチャネル保護層１４１８と接した状態で加熱さ
れることになり、薄膜トランジスタ１４３０の電気的特性のばらつきを軽減することがで
きる。第３の加熱処理（好ましくは１５０℃以上３５０℃未満）は、チャネル保護層１４
１８の形成後であれば特に限定されず、他の工程、例えば平坦化膜として機能する絶縁層
を形成する際の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで
、工程数を増やすことなく行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
半導体装置及び半導体装置の作製方法を、図１３（Ａ）及び図１３（Ｂ）を用いて説明す
る。実施の形態７と同一部分または同様な機能を有する部分、及び工程は、実施の形態７
と同様に行うことができ、繰り返しの説明は省略する。
図１３（Ａ）に示す薄膜トランジスタ１４３１はゲート電極層１４０１及び酸化物半導体
層１４０３のチャネル領域に重なるようにチャネル保護層１４１８及び絶縁層１４０７を
介して導電層１４０９を設ける例である。
図１３（Ａ）は半導体装置の有する薄膜トランジスタ１４３１の断面図である。薄膜トラ
ンジスタ１４３１はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板で
ある基板１４００上に、ゲート電極層１４０１、ゲート絶縁層１４０２、酸化物半導体層
１４０３、ソース領域１４０６ａまたはドレイン領域１４０６ｂ、及びソース電極層１４
０５ａまたはドレイン電極層１４０５ｂ、絶縁層１４０７、導電層１４０９を含む。導電
層１４０９は、ゲート電極層１４０１と重なるように、絶縁層１４０７上に設けられてい
る。
実施の形態７と同様に、ゲート絶縁層を形成した後、第１の加熱処理を行って脱水化また
は脱水素化したゲート絶縁層１４０２を形成する。そしてゲート絶縁層１４０２上に酸化
物半導体層を形成した後、第２の加熱処理を行って脱水化または脱水素化した酸化物半導
体層及びゲート絶縁層を形成する。
本実施の形態において、酸化物半導体層上に形成されるソース領域１４０６ａ及びドレイ
ン領域１４０６ｂは、Ｚｎ−Ｏ系微結晶膜またはＺｎ−Ｏ系多結晶膜であり、酸化物半導
体層１４０３の成膜条件とは異なる成膜条件で形成され、より低抵抗な酸化物半導体層で
ある。また、酸化物半導体層１４０３は非晶質状態である。
導電層１４０９は、ゲート電極層１４０１、ソース電極層１４０５ａまたはドレイン電極
層１４０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場
合は、画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電
層１４０９としてチタン膜、アルミニウム膜、及びチタン膜の積層を用いる。
導電層１４０９は、電位がゲート電極層１４０１と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層１４０９がフローテ
ィング状態であってもよい。
導電層１４０９を酸化物半導体層１４０３と重なる位置に設けることによって、薄膜トラ
ンジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）に
おいて、ＢＴ試験前後における薄膜トランジスタ１４３１のしきい値電圧の変化量を低減
することができる。
また、図１３（Ｂ）に図１３（Ａ）と一部異なる例を示す。図１３（Ａ）と同一部分また
は同様な機能を有する部分、及び工程は、図１３（Ａ）と同様に行うことができ、繰り返
しの説明は省略する。
図１３（Ｂ）に示す薄膜トランジスタ１４３２はゲート電極層１４０１及び酸化物半導体
層１４０３のチャネル領域に重なるようにチャネル保護層１４１８、絶縁層１４０７及び
絶縁層１４０８を介して導電層１４０９を設ける例である。
薄膜トランジスタ１４３２は、実施の形態１と同様に、ゲート絶縁層形成後に、脱水化ま
たは脱水素化の第１の加熱処理を行ってゲート絶縁層１４０２を形成する。第１の加熱処
理は、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下
において２００℃以上７００℃以下、好ましくは４００℃以上とする。次いで、ゲート絶
縁層１４０２上に、酸化物半導体層を形成する。酸化物半導体層形成後に、不活性ガス雰
囲気（窒素、またはヘリウム、ネオン、アルゴン等）下、或いは減圧下において第２の加
熱処理を行った後、不活性雰囲気下または酸素雰囲気下において徐冷を行う。その後、酸
化物半導体層と少なくとも一部接する絶縁層１４０７を形成する。
図１３（Ｂ）では、絶縁層１４０７上に平坦化膜として機能する絶縁層１４０８を積層す
る。
また、図１３（Ｂ）では、ソース領域またはドレイン領域を設けず、酸化物半導体層１４
０３とソース電極層１４０５ａまたはドレイン電極層１４０５ｂが直接接する構造となっ
ている。
図１３（Ｂ）の構造においても、導電層１４０９を酸化物半導体層１４０３と重なる位置
に設けることによって、薄膜トランジスタの信頼性を調べるためのＢＴ試験において、Ｂ
Ｔ試験前後における薄膜トランジスタ１４３２のしきい値電圧の変化量を低減することが
できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、実施の形態１と構造が一部異なる例を図１４に示す。実施の形態１と
同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことが
でき、繰り返しの説明は省略する。
本実施の形態では、実施の形態１と同様に、ゲート絶縁層形成後に、脱水化または脱水素
化の第１の加熱処理を行ってゲート絶縁層を形成する。第１の加熱処理は、不活性ガス雰
囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧下において２００℃以
上７００℃以下、好ましくは４００℃以上とする。第１の酸化物半導体層のパターニング
の後に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下或いは減圧
下において第２の加熱処理を行った後、不活性雰囲気下または酸素雰囲気下で徐冷を行う
。第１の酸化物半導体層を上記雰囲気下で加熱処理することで、酸化物半導体層４０３に
含まれる水素及び水などの不純物を除去することができる。
次いで、第１の酸化物半導体層上に、薄膜トランジスタのソース領域及びドレイン領域（
ｎ＋層、バッファ層ともいう）として用いる第２の酸化物半導体膜を形成した後、導電膜
を形成する。
次いで、第１の酸化物半導体層、及び第２の酸化物半導体膜、導電膜をエッチング工程に
より選択的にエッチングし、酸化物半導体層４０３、及びソース領域またはドレイン領域
４０４ａ、４０４ｂ、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成
する。なお、酸化物半導体層４０３は一部のみがエッチングされ、溝部（凹部）を有する
。
次いで、酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法による酸化珪
素膜を酸化物絶縁膜４０７として形成する。低抵抗化した酸化物半導体層に接して形成す
る酸化物絶縁膜４０７は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、具体的には酸化珪素膜、また
は窒化酸化珪素膜を用いる。さらに酸化物絶縁膜４０７上に窒化珪素膜を積層してもよい
。
低抵抗化した酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法などによ
り酸化物絶縁膜４０７を形成すると、低抵抗化した酸化物半導体層４０３において少なく
とも酸化物絶縁膜４０７と接する領域を高抵抗化（キャリア濃度が低まる、好ましくは１
×１０１８／ｃｍ３未満、より好ましくは１×１０１４／ｃｍ３以下）し、高抵抗化酸化
物半導体領域とすることができる。酸化物絶縁膜４０７を接して形成することによって高
抵抗化酸化物半導体領域を有する酸化物半導体層４０３となり、薄膜トランジスタ４７３
を作製することができる（図１４参照。）。
図１４における構造において、ソース領域またはドレイン領域４０４ａ、４０４ｂとして
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶を用いる。また、ソース領域及びドレイン領域４０４ａ
、４０４ｂは、Ａｌ−Ｚｎ−Ｏ系非晶質膜を用いることができる。また、ソース領域及び
ドレイン領域４０４ａ、４０４ｂは、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非晶質膜、即ちＡ
ｌ−Ｚｎ−Ｏ−Ｎ系非晶質膜（ＡＺＯＮ膜とも呼ぶ）を用いてもよい。
また、酸化物半導体層４０３とソース電極層の間にソース領域を、酸化物半導体層とドレ
イン電極層との間にドレイン領域を有する。
また、薄膜トランジスタ４７３のソース領域またはドレイン領域４０４ａ、４０４ｂとし
て用いる第２の酸化物半導体層は、チャネル形成領域として用いる第１の酸化物半導体層
４０３の膜厚よりも薄く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる第１の酸化物半導体層４０３は非晶質構造を有し、ソ
ース領域及びドレイン領域として用いる第２の酸化物半導体層は非晶質構造の中に結晶粒
（ナノクリスタル）を含む場合がある。このソース領域及びドレイン領域として用いる第
２の酸化物半導体層中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には
２ｎｍ〜４ｎｍ程度である。
また、酸化物絶縁膜４０７を形成後、窒素雰囲気下、または大気雰囲気下（大気中）にお
いて薄膜トランジスタ４７３に第３の加熱処理（好ましくは１５０℃以上３５０℃未満）
を行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。第３の加
熱処理を行うと、酸化物半導体層４０３が酸化物絶縁膜４０７と接した状態で加熱される
ことになり、薄膜トランジスタ４７３の電気的特性のばらつきを軽減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態９に従って形成する
。また、実施の形態１乃至実施の形態９に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１７（Ａ）に示す。表示装置の
基板上５３００には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
図１７（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回
路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（ス
タートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。信
号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用
クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう
）、ラッチ信号（ＬＡＴ）を供給するものとする。なお、第１の走査線駆動回路５３０２
と第２の走査線駆動回路５３０３との一方を省略することが可能である。
図１７（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを
図ることができる。
また、実施の形態１乃至実施の形態９に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
ある。図１８（Ａ）、図１８（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の
構成、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路部５６０２を有する
。スイッチング回路部５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは
自然数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、
各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトラン
ジスタを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋは、Ｎチャネル型ＴＦＴ
である例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、シフトレジスタ５６０１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図１８（Ａ）の信号線駆動回路の動作について、図１８（Ｂ）のタイミングチャー
トを参照して説明する。図１８（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路部５６０２としては、実施の形態１
乃至実施の形態９に示す薄膜トランジスタで構成される回路を用いることが可能である。
この場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、
又はＰチャネル型のいずれかの極性のみで構成することができる。
なお、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１９及び図２０を用いて説明する。
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１９及び図２０を参照し
て説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回
路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１９（Ａ）参照）。図１９（Ａ）に
示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ
には、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロッ
ク信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４
のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配
線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目
以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段の
パルス出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上Ｎ以下の自
然数）が入力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス
出力回路１０＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路
１０＿ｎでは、２段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（
後段信号ＯＵＴ（ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは
、後段及び／または２つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ
（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力
信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が出力される。なお、図１９（Ａ）に示すように、
シフトレジスタの最終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため
、一例としては、別途第２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれ
ぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１
〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１９（Ａ）において
、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接
続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３
が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、
第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の
配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続され
ている。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１９（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図１９（Ｃ）で説明する。
第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１３のトランジスタ４
３を有している（図１９（Ｃ）参照）。また、上述した第１の入力端子２１〜第５の入力
端子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤ
Ｄが供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電
位ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１３のトランジスタ
４３に信号、または電源電位が供給される。ここで図１９（Ｃ）の各電源線の電源電位の
大小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源
電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（
ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返
す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源
線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を
与えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、
トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
図１９（Ｃ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子
が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気
的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、
第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、
第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電
極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第
６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２の
トランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続
され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されて
いる。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び
第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極が電源線５２に電気的に接続されている。第１０のトラン
ジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出
力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気
的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接
続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトラン
ジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。第１２のトランジスタ４２は、第１端子が電源線５３に電気的に接続され、第２端
子が第２の出力端子２７に電気的に接続され、ゲート電極が第７のトランジスタ３７のゲ
ート電極に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５
３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極
が第７のトランジスタ３７のゲート電極に電気的に接続されている。
図１９（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ
４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする
。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、
第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラン
ジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノード
Ｂとする（図２０（Ａ）参照）。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、
ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、
ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いず
れがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びド
レインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合
、一例としては、それぞれを第１端子、第２端子と表記する場合がある。
ここで、図２０（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図２０（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図２０（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図２０（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１
のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減し、オン電流及び電界効果
移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回路内
の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線
に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるク
ロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極に第２の入力端子２２によっ
て供給されるクロック信号、第８のトランジスタ３８のゲート電極に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図２０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図２０（Ａ）に示すシフトレジスタを図２０（Ｂ）の期間
のように、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、
第７のトランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７の
トランジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第
２の入力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位
の低下を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減すること
ができる。そのため、第７のトランジスタ３７のゲート電極に第３の入力端子によって供
給されるクロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子によって
供給されるクロック信号とすることによって、ノードＢの電位の変動を小さくすることで
、ノイズを低減することが出来るため好適である。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する
期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス
出力回路の誤動作を抑制することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システム
オンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２１を用いて
説明する。図２１（Ａ１）（Ａ２）は、第１の基板４００１上に形成された実施の形態３
で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び
液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、
パネルの平面図であり、図２１（Ｂ）は、図２１（Ａ１）（Ａ２）のＭ−Ｎにおける断面
図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２１（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２１（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２１（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態３で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。また実施の形態１又は実施の形態
２に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ
４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ
以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用
できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮
光膜を設けてもよい。
また、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向
上させるため、上記実施の形態で得られた薄膜トランジスタを保護膜や平坦化絶縁膜とし
て機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、
保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐため
のものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、
酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよ
い。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すれば
よい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させること
を抑制することができる。
また、保護膜を形成した後に、窒素雰囲気下、又は大気雰囲気下で加熱処理（３００℃以
下）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを
兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図２２は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
図２２は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
半導体装置として電子ペーパーの例を示す。
スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパ
ーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼
ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とす
ることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至３の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図２３は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態２又は実施の形態３で示す薄膜トランジスタも本実施の形態で示す薄膜トラ
ンジスタ５８１として適用することもできる。
図２３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、半導体層と接す
る絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソース電極層又はドレイン電
極層は第１の電極層５８７と、絶縁膜５８３、絶縁層５８５に形成する開口で接しており
電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５
９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含
む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充
填されている（図２３参照。）。第１の電極層５８７が画素電極に相当し、第２の電極層
５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基
板５８０上に設けられる共通電位線と電気的に接続される。共通接続部を用いて基板５８
０と基板５９６の間に配置される導電性粒子を介して第２の電極層５８８と共通電位線と
を電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１３）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２４は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２４と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２４に示す画素構成は、これに限定されない。例えば、図２４に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２５を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２５（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高
い薄膜トランジスタである。また、実施の形態２又は実施の形態３で示す薄膜トランジス
タをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図２５（Ａ）を用いて説明する。
図２５（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２５（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７
００４は、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設け
る必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２５（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２５（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２５（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２５（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２５（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２５（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２５（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２５（Ｃ）を用いて説明する。図２５（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２５（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２５（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２５（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２５（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
なお半導体装置は、図２５に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２６を用いて説明する。図２６は、第１の基板上に形成された薄膜トラ
ンジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの平面
図であり、図２６（Ｂ）は、図２６（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２６（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態３で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。また実施の形態１又は実施の形態
２に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ４５０９、４５１０はｎ
チャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図２６の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１４）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２７に示す。
図２７は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２７では表示部２７０５）に文章を表示し、左側の表示部
（図２７では表示部２７０７）に画像を表示することができる。
また、図２７では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２８（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２８（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができ
る。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２９（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２９（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２９（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２９（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図２９（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図３０（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図３０（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図３０（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐
体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図３０（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部９２０４の固定状態を調
節する調節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構
成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばスイッチを押すとインターネット用のプログラ
ムが起動されるなど、各ファンクションを対応づけることができる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
３０（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図３０（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図３０（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図３０（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図３０（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
第一原理ＭＤ（分子動力学）法を用いて、酸化物半導体層と酸素分子の相互作用を計算し
た。ここでは、計算用のソフトウェアとしては、アクセルリス株式会社製のＣＡＳＴＥＰ
を用い、計算条件は、ＮＶＴアンサンブル、時間を０．５ピコ秒、温度を３５０℃とした
。計算手法は平面波基底擬ポテンシャル法を用いた密度汎関数法である。汎関数はＧＧＡ
ＰＢＥを用いた。
ここでは、ＩＧＺＯ表面の計算モデルとして、１２個のＩｎ原子、１２個のＧａ原子、１
２個のＺｎ原子、及び４６個のＯ原子からなるアモルファス構造とした。計算に用いた基
本格子は１．０２ｎｍ×１．０２ｎｍ×２．０６ｎｍの直方体である。境界は周期境界条
件を用いている。以下では上記表面モデルに酸素分子を付加したモデルを用いている。
酸化物半導体層の表面と、酸化物半導体層の表面近傍に配置した酸素分子の初期状態を図
３１（Ａ）に示し、０．５ピコ秒後の両者の位置を図３１（Ｂ）に示す。図３１（Ｂ）に
おいて、酸素分子が酸化物半導体層表面の金属に吸着されている。０．５ピコ秒内では、
酸素分子の共有結合が失われる状態に至らなかった。
しかし、酸素原子は酸素原子同士が結合した状態よりも金属原子と隣り合った構造の方が
熱力学的に安定である。また、酸化物半導体層の密度の測定値から作製した構造モデルは
、酸素分子が共有結合を保ったまま拡散するには酸化物半導体層内部のスペースは狭すぎ
ることを示している。従って、酸素原子は熱力学的平衡に達した際には酸化物半導体層内
部に拡散する。
次に、酸素密度の高い領域及び酸素密度の低い領域を有する酸化物半導体層における、加
熱処理に伴う酸素の拡散現象について計算した。結果を、図３２及び図３３を用いて説明
する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のＭａｔｅｒｉａｌ
ｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。
図３２に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７０
１を、酸素密度の低い層７０３及び酸素密度の高い層７０５が積層される構造とした。
ここでは、酸素密度の低い層７０３として、１５個のＩｎ原子、１５個のＧａ原子、１５
個のＺｎ原子、及び５４個のＯ原子からなるアモルファス構造とした。
また、酸素密度の高い層７０５として、１５個のＩｎ原子、１５個のＧａ原子、１５個の
Ｚｎ原子、及び６６個のＯ原子からなるアモルファス構造とした。
また、酸化物半導体層７０１の密度を５．９ｇ／ｃｍ３とした。
次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、古
典ＭＤ（分子動力学）計算を行った。時間刻み幅を０．２ｆｓとし、総計算時間を２００
ｐｓと設定した。また、ポテンシャルは、金属−酸素結合、及び酸素−酸素結合にＢｏｒ
ｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型を適用した。また、酸化物半導体層７０１の上端及び
下端の原子の動きを固定した。
次に、計算結果を図３３に示す。ｚ軸座標の０ｎｍから１．１５ｎｍが酸素密度の低い層
７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍが酸素密度の高い層７０５である
。ＭＤ計算前の酸素の密度分布を実線７０７で示し、ＭＤ計算後の酸素密度の分布を破線
７０９で示す。
実線７０７においては、酸素密度の低い層７０３と酸素密度の高い層７０５との界面より
、酸素密度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては、
酸素密度の低い層７０３及び酸素密度の高い層７０５において、酸素密度が均質であるこ
とが分かる。
以上のことから、酸素密度の低い層７０３と酸素密度の高い層７０５の積層状態のように
、酸素密度の分布に偏りが有る場合、加熱処理により酸素密度が高い方から低い方へ拡散
し、酸素密度が均質になることが分かる。
即ち、実施の形態１に示すように、酸化物半導体層４３２上に酸化物絶縁膜４０７を形成
することで、酸化物半導体層４３２及び酸化物絶縁膜４０７の界面において酸素密度が高
まるため、当該酸素が酸化物半導体層４３２の酸素密度の低い方へ拡散し、酸化物半導体
層４３２が高抵抗化する。以上のことから、薄膜トランジスタの信頼性を向上させること
ができる。
本実施例が示すとおり、酸化物半導体層の表面に酸素が飛来し（図３４（Ａ）参照）、酸
化物半導体層の表面に吸着した酸素は酸化物半導体層の表面に吸着した後（図３４（Ｂ）
参照）、酸化物半導体層に含まれる金属イオン（Ｍｅ）とイオン結合を生じ、酸素原子の
状態で酸化物半導体膜内部に拡散する（図３４（Ｃ）参照。）
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０５ａ ソース電極層またはドレイン電極層
１０５ｂ ソース電極層またはドレイン電極層
１０７ 保護絶縁層
１０８ 容量配線
１０９ 酸化物半導体膜
１１０ 画素電極層
１２１ 端子
１２２ 端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透明導電膜
１２９ 透明導電膜
１３２ 導電膜
１３３ 酸化物半導体層
１３４ 酸化物半導体層
１３５ 酸化物半導体層
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ａ ソース領域またはドレイン領域
４０４ｂ ソース領域またはドレイン領域
４０５ａ ソース電極層またはドレイン電極層
４０５ｂ ソース電極層またはドレイン電極層
４３０ 酸化物半導体層
４６０ 薄膜トランジスタ
４７０ 薄膜トランジスタ
６０１ 電気炉
６０２ チャンバー
６０３ ヒーター
６０４ 基板
６０５ サセプター
６０６ ガス供給手段
６０７ 排気手段
６１１ａ ガス供給源
６１１ｂ ガス供給源
６１２ａ 圧力調整弁
６１２ｂ 圧力調整弁
６１３ａ 精製器
６１３ｂ 精製器
６１４ａ マスフローコントローラ
６１４ｂ マスフローコントローラ
６１５ａ ストップバルブ
６１５ｂ ストップバルブ

Claims (4)

  1. ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層を形成後、不活性ガス雰囲気で第１の加熱処理を行い、
    前記第１の加熱処理後に、前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層を形成後、不活性素雰囲気で第２の加熱処理を行い、
    前記第２の加熱処理後に、酸素雰囲気で冷却することを特徴とする半導体装置の作製方法。
  2. ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層を形成後、不活性ガス雰囲気で第１の加熱処理を行い、
    前記第１の加熱処理後に、前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層を形成後、窒素雰囲気で第２の加熱処理を行い、
    前記第２の加熱処理後に、酸素雰囲気で冷却することを特徴とする半導体装置の作製方法。
  3. ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層を形成後、不活性ガス雰囲気で第１の加熱処理を行い、
    前記第１の加熱処理後に、前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層を形成後、不活性素雰囲気で第２の加熱処理を行い、
    前記第２の加熱処理後に、酸素雰囲気で冷却し、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛とを有することを特徴とする半導体装置の作製方法。
  4. ゲート電極層上にゲート絶縁層を形成し、
    前記ゲート絶縁層を形成後、不活性ガス雰囲気で第１の加熱処理を行い、
    前記第１の加熱処理後に、前記ゲート絶縁層上に酸化物半導体層を形成し、
    前記酸化物半導体層を形成後、窒素雰囲気で第２の加熱処理を行い、
    前記第２の加熱処理後に、酸素雰囲気で冷却し、
    前記酸化物半導体層は、インジウムと、ガリウムと、亜鉛とを有することを特徴とする半導体装置の作製方法。
JP2017089532A 2009-07-03 2017-04-28 半導体装置の作製方法 Active JP6345840B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009159238 2009-07-03
JP2009159238 2009-07-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016141650A Division JP6140342B2 (ja) 2009-07-03 2016-07-19 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2017152728A true JP2017152728A (ja) 2017-08-31
JP6345840B2 JP6345840B2 (ja) 2018-06-20

Family

ID=43412900

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2010148181A Expired - Fee Related JP5663214B2 (ja) 2009-07-03 2010-06-29 半導体装置の作製方法
JP2014232364A Active JP5976078B2 (ja) 2009-07-03 2014-11-17 半導体装置の作製方法
JP2016141650A Active JP6140342B2 (ja) 2009-07-03 2016-07-19 半導体装置の作製方法
JP2017089532A Active JP6345840B2 (ja) 2009-07-03 2017-04-28 半導体装置の作製方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2010148181A Expired - Fee Related JP5663214B2 (ja) 2009-07-03 2010-06-29 半導体装置の作製方法
JP2014232364A Active JP5976078B2 (ja) 2009-07-03 2014-11-17 半導体装置の作製方法
JP2016141650A Active JP6140342B2 (ja) 2009-07-03 2016-07-19 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US8518740B2 (ja)
JP (4) JP5663214B2 (ja)
KR (3) KR101652741B1 (ja)
CN (2) CN101944485B (ja)
TW (2) TWI636506B (ja)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102068632B1 (ko) * 2009-03-12 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102435377B1 (ko) 2009-06-30 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2452362B1 (en) * 2009-07-10 2017-09-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101460868B1 (ko) 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101799252B1 (ko) 2009-07-31 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
US8115883B2 (en) 2009-08-27 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
KR101843558B1 (ko) * 2009-10-09 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
WO2011046015A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
KR20130130879A (ko) * 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011062043A1 (en) 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102754163B (zh) * 2010-02-19 2015-11-25 株式会社半导体能源研究所 半导体器件
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8906756B2 (en) 2010-05-21 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180088759A (ko) * 2010-07-27 2018-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
KR101426515B1 (ko) * 2010-09-15 2014-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
JP6030298B2 (ja) * 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US8859330B2 (en) * 2011-03-23 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US8743590B2 (en) * 2011-04-08 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device using the same
TW202230814A (zh) 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5319816B2 (ja) * 2011-05-21 2013-10-16 双葉電子工業株式会社 薄膜半導体装置と薄膜半導体装置を用いた表示装置
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
TWI573014B (zh) * 2011-08-29 2017-03-01 半導體能源研究所股份有限公司 半導體裝置
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP2013055080A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置および表示装置の製造方法
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG11201505099TA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP6125211B2 (ja) * 2011-11-25 2017-05-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8951899B2 (en) * 2011-11-25 2015-02-10 Semiconductor Energy Laboratory Method for manufacturing semiconductor device
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN202549848U (zh) 2012-04-28 2012-11-21 京东方科技集团股份有限公司 显示装置、阵列基板和薄膜晶体管
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI611511B (zh) 2012-08-31 2018-01-11 半導體能源研究所股份有限公司 半導體裝置
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
KR20220145922A (ko) 2012-12-25 2022-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI513003B (zh) * 2013-02-08 2015-12-11 Innolux Corp 液晶顯示面板及液晶顯示裝置
CN103984168B (zh) * 2013-02-08 2016-11-23 群创光电股份有限公司 液晶显示面板及液晶显示装置
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
CN103311311A (zh) * 2013-05-16 2013-09-18 深圳市华星光电技术有限公司 一种薄膜晶体管、制备方法及相应的液晶显示器
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
US9905700B2 (en) * 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
JP6539464B2 (ja) * 2015-03-19 2019-07-03 国立大学法人東北大学 半導体素子の製造方法
KR102568632B1 (ko) 2016-04-07 2023-08-21 삼성디스플레이 주식회사 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
KR20170136740A (ko) * 2016-06-02 2017-12-12 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법, 이를 수행하기 위한 탈수소 장치 및 이를 통해 제조된 박막 트랜지스터를 포함하는 유기 발광 표시 장치
US10205008B2 (en) * 2016-08-03 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN108538920B (zh) * 2018-03-21 2022-07-29 湘潭大学 一种柔性铁电薄膜晶体管及其制备方法
CN110400754B (zh) * 2018-04-25 2022-03-08 南京京东方显示技术有限公司 一种氧化物半导体薄膜晶体管的制造方法
CN109817576A (zh) * 2018-12-25 2019-05-28 惠科股份有限公司 阵列基板的制备方法、阵列基板和显示面板
KR20200097856A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
CN110571257B (zh) * 2019-09-11 2023-08-08 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197376A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 高耐圧半導体装置及びその製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法

Family Cites Families (139)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58196025A (ja) * 1982-05-12 1983-11-15 Hitachi Ltd 半導体等のエ−ジング装置
US5079606A (en) * 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH11505377A (ja) * 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001308335A (ja) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法および表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4383743B2 (ja) * 2001-02-16 2009-12-16 イグニス・イノベイション・インコーポレーテッド 有機発光ダイオード表示器用のピクセル電流ドライバ
JP2002261009A (ja) * 2001-03-01 2002-09-13 Sony Corp 半導体薄膜の形成方法及びそれを用いた薄膜トランジスタの製造方法
SG142160A1 (en) * 2001-03-19 2008-05-28 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4154881B2 (ja) * 2001-10-03 2008-09-24 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4128428B2 (ja) * 2002-11-08 2008-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) * 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4708859B2 (ja) * 2004-09-07 2011-06-22 富士フイルム株式会社 薄層トランジスタ、それを用いたアクティブマトリックス型表示装置、及び、液晶表示装置
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4525277B2 (ja) * 2004-09-30 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7601984B2 (en) * 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) * 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124266A (ja) * 2006-11-13 2008-05-29 Hitachi Displays Ltd 表示装置および表示装置の製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP2008235871A (ja) * 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101122184B1 (ko) * 2007-08-14 2012-03-20 니텍 인코포레이티드 마이크로?픽셀 자외선 발광 다이오드
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2010010175A (ja) * 2008-06-24 2010-01-14 Konica Minolta Holdings Inc 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011007677A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010543A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI528527B (zh) * 2009-08-07 2016-04-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2011091386A (ja) * 2009-09-24 2011-05-06 Semiconductor Energy Lab Co Ltd 熱処理装置、熱処理方法及び半導体装置の作製方法
CN102648524B (zh) * 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104992962B (zh) * 2009-12-04 2018-12-25 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011105184A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1197376A (ja) * 1997-09-22 1999-04-09 Hitachi Ltd 高耐圧半導体装置及びその製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法

Also Published As

Publication number Publication date
TWI566304B (zh) 2017-01-11
KR20110003284A (ko) 2011-01-11
CN101944485B (zh) 2016-05-18
CN105914236A (zh) 2016-08-31
KR20150082166A (ko) 2015-07-15
JP6345840B2 (ja) 2018-06-20
TWI636506B (zh) 2018-09-21
KR101859363B1 (ko) 2018-05-21
TW201546910A (zh) 2015-12-16
JP5663214B2 (ja) 2015-02-04
US20110003430A1 (en) 2011-01-06
KR20170020717A (ko) 2017-02-23
JP6140342B2 (ja) 2017-05-31
US8518740B2 (en) 2013-08-27
JP5976078B2 (ja) 2016-08-23
TW201118958A (en) 2011-06-01
CN101944485A (zh) 2011-01-12
US20130328044A1 (en) 2013-12-12
CN105914236B (zh) 2019-10-18
KR101652741B1 (ko) 2016-09-01
JP2011029629A (ja) 2011-02-10
JP2015079970A (ja) 2015-04-23
JP2016181730A (ja) 2016-10-13

Similar Documents

Publication Publication Date Title
JP6345840B2 (ja) 半導体装置の作製方法
JP6417440B2 (ja) 半導体装置の作製方法
JP6397083B2 (ja) 液晶表示装置の作製方法
JP6298511B2 (ja) 液晶表示装置の作製方法
JP6087456B2 (ja) 半導体装置の作製方法
JP5498876B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180523

R150 Certificate of patent or registration of utility model

Ref document number: 6345840

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250