JPH05119356A - 電極基板の製造方法 - Google Patents

電極基板の製造方法

Info

Publication number
JPH05119356A
JPH05119356A JP10205592A JP10205592A JPH05119356A JP H05119356 A JPH05119356 A JP H05119356A JP 10205592 A JP10205592 A JP 10205592A JP 10205592 A JP10205592 A JP 10205592A JP H05119356 A JPH05119356 A JP H05119356A
Authority
JP
Japan
Prior art keywords
electrode
substrate
wiring
auxiliary wiring
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10205592A
Other languages
English (en)
Inventor
Shirou Takahashi
士良 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP10205592A priority Critical patent/JPH05119356A/ja
Publication of JPH05119356A publication Critical patent/JPH05119356A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136272Auxiliary lines

Abstract

(57)【要約】 【目的】 例えば液晶表示装置等の電気光学装置に用い
る電極基板、特に基板上に形成した多数の電極配線に共
通に導通する例えば断線短絡検査用等の補助配線を予め
電極基板上に形成し、断線短絡検査等が終了した後、上
記電極配線の駆動に不必要な補助配線を除去して電極配
線を互いに非導通状態にするものにおいて、上記補助配
線の除去方法を改善して電極基板の生産効率を向上させ
ると共に、駆動方式の異なる各種の電極基板にも上記の
補助配線を容易に形成除去できるようにすることを目的
とする。 【構成】 上記のように各電極配線に共通に導通する補
助配線を予め電極基板上に形成した後、上記補助配線を
除去するものにおいて、上記補助配線を形成した箇所の
基板を切除することなく、上記補助配線を除去すること
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば液晶表示装置等
の電気光学装置に用いる電極基板の製造方法に関する。
【0002】
【従来の技術】例えば単純マトリックス型の液晶表示装
置においては、一対の電極基板間に液晶層を介在させ、
その液晶層に対面する各基板の内面に線状の電極配線を
平行に多数設けた構成である。また例えば一対の導電体
間に絶縁体を介在させてなるMIM(Metal Insulator
Metal)素子等の非線形素子を用いた液晶表示装置におい
ては、基板上に画素電極をマトリックス状に多数形成す
ると共に、その隣り合う画素電極間に各画素電極への信
号入力用の電極配線(画素間配線)を設け、その電極配
線と各画素電極との間に上記非線形素子を設けた構成で
ある。
【0003】上記のような電極基板を製造し組立てる場
合には、電極基板上の電極配線に短絡や断線があるか否
かを検査してから組立てるのが普通であり、従来は電極
基板上に電極配線を形成する際に、予め各電極配線に共
通に導通する断線短絡検査用の補助配線を、例えば各電
極配線の一端側の電極基板縁部等に形成している。また
前記後者のように非線形素子を用いた液晶表示装置にお
いては、上記のような断線短絡検査の目的の他に、MI
M素子を構成する絶縁膜を陽極酸化によって形成する場
合に、各電極配線を介して絶縁体形成箇所に電圧を印加
するために上記のような補助配線を形成している。
【0004】断線短絡検査を行う場合には、例えば検査
用テスタ等の一方のプローブを上記の補助配線に接触さ
せ、他方のプローブを補助配線と反対側の各電極配線の
端部に順次接触するように移動走査して断線短絡の有無
を検査する。また陽極酸化を行う場合には、上記の補助
配線および電極配線を介して絶縁体形成箇所に電圧を印
加して陽極酸化を行う。具体的には、例えば化成溶液中
に、カソード(負極)となる電極と、基板をほぼ平行に
配置し、基板上の酸化すべき金属にカソード電極に対し
て正の電位を印加することで上記の金属を酸化するもの
である。そして上記の断線短絡検査や陽極酸化処理が終
了し、その他の必要な処理が終了したところで、上記の
補助配線を除去するもので、その除去方法としては、従
来はガラス等の原板上に複数個同時に形成した電極基板
を原板から切り出すスクライブやダイシング時に切り取
っていた。
【0005】
【発明が解決しょうとする課題】ところが、上記のよう
に補助配線を基板と共に切除するものは、その分、原板
が無駄になり、原板からの板取り効率が低下する等の不
具合がある。また、例えば液晶駆動用のLSIやIC等
の半導体チップを電極基板上に直接載置するCOG(Ch
ip On Glass)方式の実装を行う場合には、いわゆる櫛歯
配線や、各電極配線に両側から信号を入力して駆動させ
るいわゆる両側駆動ができない、さらに断線冗長ができ
ない等の問題がある。さらに、可撓性合成樹脂等の基材
フィルム上に上記半導体チップを、いわゆるTAB(Ta
pe Automaited Bounding)方式で載置してなる配線接続
部材を用いて実装する場合には、櫛歯配線を行いなが
ら、両側駆動ができない、また断線冗長ができない等の
不具合があった。そのため、電極基板の大型化や高密度
化が困難である等の問題があった。
【0006】本発明は上記の問題点に鑑みて提案された
もので、前記の電極配線に共通に導通させた補助配線の
除去方法を改善して前記従来の問題点を解消することを
目的とする。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに本発明による電極基板の製造方法は、以下の構成と
したものである。即ち、基板上に多数の電極配線を形成
した電極基板を製造するに当り、上記各電極配線に共通
に導通する補助配線を予め電極基板上に形成し、その
後、上記電極配線の駆動に不必要な補助配線を除去して
電極配線を互いに非導通状態にするものにおいて、上記
補助配線を形成した箇所の基板を切除することなく、上
記補助配線を除去することを特徴とする。
【0008】
【作用】上記のように補助配線を形成した箇所の基板を
切除することなく、補助配線を除去するようにしたの
で、基板に無駄が生じるのを少なくできると共に、前記
のようにCOG方式やTAB方式で実装する場合にも何
ら支障なく櫛歯配線や両側駆動を行うことが可能とな
る。
【0009】
【実施例】以下、MIM素子を用いた液晶表示装置等に
使用する電極基板を製造する場合を例にして本発明によ
る電極基板の製造方法を、具体的に説明する。図1は本
発明による製造方法に基づいて電極基板を製造する要領
を示す電極基板の一実施例の平面図である。図1におい
て、1は電極基板であり、該基板1上には画素電極2が
マトリックス状に多数配設されると共に、隣り合う画素
電極2・2間に各画素電極2への信号入力用の電極配線
(画素間配線)3が配設され、その電極配線3と各画素
電極2との間に非線形素子4が設けられる。
【0010】その非線形素子4として、本例においては
タンタル(Ta)等の第1の導電体と、酸化タンタル
(TaOx)等の絶縁体、およびクロム(Cr)等の第
2の導電体とからなるMIM素子を設けるもので、上記
の絶縁体は本例においては陽極酸化によって形成する。
そこで、上記電極配線3を介して絶縁体形成箇所に電圧
を印加するために、上記電極配線3に共通に導通する補
助配線5を基板1上に形成したものである。
【0011】その補助配線5の形状および形成位置等は
適宜であるが、好ましくは表示領域の外側に設けるとよ
く、図示例においては画素電極2の周囲にそれを取り巻
くように方形に形成したものである。また補助配線5の
材質や形成時期は適宜であるが、上記の電極配線3と同
材質とし、その電極配線3を形成する際に同時に形成す
ることができる。図中、3aは各電極配線3の端部に形
成した駆動回路接続用端子部であり、本例においては基
板1の縁部に直線状に並べて設けられており、その接続
用端子部3aに、例えば図に省略した可撓性合成樹脂等
の基材フィルム上にLSIやIC等の半導体チップをT
AB方式等で実装してなる配線接続部材を接続する構成
である。
【0012】上記の非線形素子(MIM素子)4を構成
する絶縁体を陽極酸化により形成するに当たっては、上
記の補助配線5に電圧印加用の端子(不図示)を接触さ
せることにより、その補助配線5および電極配線3を介
して各絶縁体形成箇所に電圧を印加するものである。特
に実施例は上記の補助配線5を、全ての電極配線3の周
囲を取り囲むように方形に形成して各電極配線3の両端
部と導通させるようにしたので、各電極配線3に両端側
から均等に電圧を印加することができる。
【0013】上記の陽極酸化処理が終了したところで、
補助配線5を除去するもので、その除去作業は、前記従
来のように補助配線5が形成された箇所の基板を切除す
ることなく行う。その除去手段としては、例えばホトエ
ッチングにより行う。具体的には例えば基板の全面にポ
ジレジスト(露光された部分のレジストが取れる)を塗
布し、除去すべき部分以外をマスキングして露光し現像
すれば除去すべき部分のレジストだけが取れ、その後、
除去すべき部分のエッチングを行えばよい。
【0014】なお、上記の除去手段としては、上記のよ
うなホトエッチングに限らず、レーザトリミングや機械
的手段で除去する等その他適宜である。また上記の除去
する箇所は、駆動に不必要な箇所を全て除去するのが望
ましいが、必ずしも全部除去しなくてもよく、少なくと
も隣り合う電極配線が互いに非導通状態になればよい。
従って例えば隣り合う各電極配線3・3間の補助配線5
のそれぞれ一部のみを除去するだけでもよい。
【0015】上記実施例は各電極配線3の駆動回路接続
用端子部3aを基板1の一端側に引き出した、いわゆる
片側駆動方式を例示したが、例えば図2に示すように各
電極配線3の駆動回路接続用端子部3aを基板1の両側
に引き出した、いわゆる両側駆動方式にも適用すること
ができる。また例えば図3に示すように各電極配線3の
駆動回路接続用端子部3aを基板1の両側に交互に引き
出した、いわゆる櫛歯駆動方式にも適用可能である。さ
らに例えば図4のように隣り合う複数個の画素電極を同
時に駆動するものにも適用できる。この場合、上記図4
は両側駆動であるが、片側駆動でもよい。上記図2〜図
4のいずれの場合にも、各電極配線3に共通に導通する
補助配線5を破線示のように形成し、陽極酸化等が終了
したのち上記補助配線を除去すればよい。その補助配線
の形状等は適宜であるが、各図の実施例は前記図1の実
施例と同様に全ての画素電極を取り囲むように補助配線
5を破線示のように方形に形成したものである。
【0016】なお上記各実施例において、例えば図2の
ように両側に駆動回路接続用端子部3aを有する電極配
線3と、その各電極配線3に導通する同図破線示の補助
配線5を形成した状態で陽極酸化等を行った後、上記破
線示の補助配線5を除去すれば、同図実線示のような両
側駆動方式の電極基板が得られ、また上記の補助配線5
を除去する際に一方の駆動回路接続用端子部3aも除去
すれば、図1のような片側駆動方式の電極基板を得るこ
とができる。また上記と同様に図2において両側に駆動
回路接続用端子部3aを有する電極配線3と補助配線5
とを形成した状態から、補助配線5を除去すると共に、
電極配線3の両側の駆動回路接続用端子部3aを1つ置
きに交互に除去すれば、図3の実線示のような櫛歯駆動
方式の電極基板を得ることができる。
【0017】さらに上記と同様の要領で、図2において
上記と同様に両側に駆動回路接続用端子部3aを有する
電極配線3と、補助配線5とを形成した状態から、図4
の実線示のような電極基板を得ることもできる。従っ
て、例えば図2において上記と同様に両側に駆動回路接
続用端子部3aを有する電極配線3と、補助配線5とを
形成した状態で陽極酸化等を行った後、上記補助配線5
を除去する際に、必要に応じて所望の駆動回路接続用端
子部3aを除去することにより、任意の駆動方式の電極
基板を選択的に得ることもできるものである。
【0018】さらに各電極配線3に導通する補助配線5
を、例えば図5に示すように電極配線3の両側もしくは
片側に、幅広く形成し、陽極酸化等が終了した後、上記
補助配線5をホトエッチング等して各電極配線3に駆動
回路接続用端子部3aを形成することも可能であり、例
えば図5に示すように電極配線3の両側に幅広の補助配
線5を形成したものから、前記図1〜図4の実線示のよ
うな各種の電極基板を選択的に製造することもできる。
【0019】なお前記各実施例は基板1の縁部に駆動回
路接続用端子部を直線状に並べて設け、その接続用端子
部3aに、半導体チップをTAB方式等で実装してなる
配線接続部材等を接続するようにしたが、その半導体チ
ップをCOG方式で実装するものにも適用可能であり、
その場合には接続用端子部3aを基板1上に図6のよう
に形成して、それ等の上に半導体チップCを載置すれば
よく、他の構成、特に補助配線5の形成およびその除去
は前記と同様の要領で行うことができる。
【0020】また前記実施例の補助配線5を除去する手
段として前記のようにホトエッチング等を用いる場合、
画素の周辺に例えば図7に示されるようなレジスト開口
部6を同時に設けることによって補助配線5等と同一層
の膜による膜残り7等の欠陥を冗長することが可能とな
る。この場合、上記のレジスト開口部6は補助配線5と
同一層の膜の存在すべきでない部分全面に設けることが
理想的であるが、現実的にはホトエッチング時のアライ
ンメント精度を考慮して、補助配線5等と同一層の膜に
よる残すべきパターンを除去してしまわないように設計
することが望ましい。
【0021】上記のようにして膜残りの除去工程を行
い、レジスト開口部6内の膜残り7の一部7aが除去さ
れて欠陥が回避された状態を図8に示す。前記の補助配
線5は導電体であるため膜残り7等の欠陥が存在すると
画素同士のショートによる連続した画素の画素欠陥や、
画素と配線のショートによる画素欠陥、さらに配線同士
のショートによるライン欠陥等が発生する。このような
不良、つまりパターンを形成した後に発生する膜残り
は、一般に成膜時に発生するフレークやホトエッチング
時の塵などに起因してしばしば起こる。しかし上記のよ
うな要領で膜残りを除去することで、膜残りによるさま
ざまな欠陥を冗長し、液晶表示装置などの歩留りを向上
させることが可能となる。
【0022】また前記の実施例はMIM素子を用いた液
晶表示装置において、補助配線を利用して上記MIM素
子を構成する絶縁体を陽極酸化する場合を例にして説明
したが、上記のような電極配線3の断線短絡を検査する
場合などにも適用できる。例えば前記図1に示すような
電極配線の断線もしくは短絡を検査する場合には、各電
極配線3の接続用端子部3aと反対側に共通に導通する
補助配線を例えば線状に形成し、その補助配線に、検査
用テスタ等の一方のプローブを接触させ、他方のプロー
ブを補助配線と反対側の各電極配線の端部もしくは接続
用端子部に順次接触するように移動走査して断線短絡の
有無を検査する。その検査が終了したのち上記の補助配
線を前記と同様の要領で除去すればよい。
【0023】さらに本発明はMIM素子を用いた液晶表
示装置に限らず、例えば単純マトリックス型の液晶表示
装置にも適用可能であり、また液晶表示装置に限らず基
板上に多数の電極配線を有する他の各種電気光学装置等
における電極基板を製造する場合にも適用できる。
【0024】
【発明の効果】以上説明したように、本発明は補助配線
を形成した箇所の基板を切除することなく、補助配線を
ホトエッチングにより切除するようにしたので、基板に
無駄が生じるのを少なくできると共に、1枚のガラス等
よりなる原板から複数枚の電極基板を板取りする場合に
は、板取り効率を向上させることができる。またCOG
方式やTAB方式による櫛歯駆動や両側駆動方式の電極
基板にも何ら支障なく補助配線を形成できると共に、そ
の補助配線を容易に除去することができる。また補助配
線を除去する工程にホトエッチングを用いた場合、画素
の周辺にレジスト開口部を設けることで膜残りによる様
々な欠陥を回避することができ、電極基板を製造する際
の歩留りを格段に向上させることができる。さらに上記
の補助配線を前述のように適宜選択的に除去することに
より、所望の駆動方式の電極基板を任意に選択的に得る
ことも可能となる等の効果がある。
【図面の簡単な説明】
【図1】本発明による電極基板の製造方法の一実施例を
示す電極基板の平面図。
【図2】本発明による電極基板の製造方法の他の実施例
を示す電極基板の平面図。
【図3】本発明による電極基板の製造方法の他の実施例
を示す電極基板の平面図。
【図4】本発明による電極基板の製造方法の他の実施例
を示す電極基板の平面図。
【図5】本発明による電極基板の製造方法の他の実施例
を示す電極基板の平面図。
【図6】本発明をCOG方式による電極基板の一部の拡
大平面図。
【図7】補助配線を除去する際に同時に膜残りを除去す
る要領を示す説明図。
【図8】膜残りの一部を除去した状態の説明図。
【符号の説明】
1 電極基板 2 画素電極 3 電極配線 3a 接続用端子部 4 非線形素子 5 補助配線

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に多数の電極配線を形成した電極
    基板を製造するに当り、上記各電極配線に共通に導通す
    る補助配線を予め電極基板上に形成し、その後、上記電
    極配線の駆動に不必要な補助配線を除去して電極配線を
    互いに非導通状態にするものにおいて、上記補助配線を
    形成した箇所の基板を切除することなく、上記補助配線
    を除去することを特徴とする電極基板の製造方法。
  2. 【請求項2】 前記電極基板上には非線形素子が配設さ
    れ、前記補助配線は上記非線形素子の絶縁体を陽極酸化
    によって形成する際に各電極配線を介して絶縁体形成箇
    所に電圧を印加するためのものである請求項1記載の電
    極基板の製造方法。
  3. 【請求項3】 前記の補助配線は、前記各電極配線の断
    線もしくは短絡を検査するためのものである請求項1記
    載の電極基板の製造方法。
  4. 【請求項4】 前記の補助配線を、ホトエッチングによ
    り除去することを特徴とする請求項1記載の電極基板の
    製造方法。
  5. 【請求項5】 前記の補助配線の所望の箇所を除去して
    駆動方式の異なる種々の電極基板を選択的に得ることを
    特徴とする請求項1記載の電極基板の製造方法。
  6. 【請求項6】 前記の補助配線を除去する際に、基板上
    の膜残りの少なくとも一部を同時に除去することを特徴
    とする請求項1、4または5記載の電極基板の製造方
    法。
JP10205592A 1991-06-17 1992-03-27 電極基板の製造方法 Pending JPH05119356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10205592A JPH05119356A (ja) 1991-06-17 1992-03-27 電極基板の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-171792 1991-06-17
JP17179291 1991-06-17
JP10205592A JPH05119356A (ja) 1991-06-17 1992-03-27 電極基板の製造方法

Publications (1)

Publication Number Publication Date
JPH05119356A true JPH05119356A (ja) 1993-05-18

Family

ID=26442796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10205592A Pending JPH05119356A (ja) 1991-06-17 1992-03-27 電極基板の製造方法

Country Status (1)

Country Link
JP (1) JPH05119356A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6341005B1 (en) 1997-04-09 2002-01-22 Seiko Epson Corporation Method for producing liquid crystal device with conductors arranged in a matrix
US7532018B2 (en) 2001-03-19 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
US7674635B2 (en) 2001-03-19 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6341005B1 (en) 1997-04-09 2002-01-22 Seiko Epson Corporation Method for producing liquid crystal device with conductors arranged in a matrix
US7532018B2 (en) 2001-03-19 2009-05-12 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
US7674635B2 (en) 2001-03-19 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7902845B2 (en) 2001-03-19 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
US8664967B2 (en) 2001-03-19 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
US8729548B2 (en) 2001-03-19 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US9047796B2 (en) 2001-03-19 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
TWI388912B (zh) 製造陣列基板之方法
JP5053479B2 (ja) マトリクスアレイ基板及びその製造方法
CN111129036B (zh) 阵列基板及其制备方法、显示面板
JP4646420B2 (ja) 薄膜トランジスタアレイ基板およびそれを用いた表示装置
US6436743B1 (en) Method of preventing electrical shorts
US5466620A (en) Method for fabricating a liquid crystal display device
JPS63106788A (ja) アクテイブマトリツクス駆動型装置の製造方法
JPH05119356A (ja) 電極基板の製造方法
US20050140865A1 (en) Substrate for liquid crystal display, liquid crystal display having the same, and method of manufacturing the same
JPH05341246A (ja) マトリクス型表示素子の製造方法
JP3272848B2 (ja) 液晶表示素子
JPH03107127A (ja) 液晶表示装置
JP3133676B2 (ja) 液晶表示装置
JPH11163479A (ja) 配線基板、表示装置のアレイ基板、アレイ基板を備えた液晶表示装置、並びに配線基板およびアレイ基板の製造方法
JPH0457114B2 (ja)
JPH09113562A (ja) 液晶マトリックス表示パネルの検査方法
JPH022522A (ja) Tftパネルの製造方法
JP3277137B2 (ja) 液晶表示装置の製造方法
KR101069194B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
JPH08313922A (ja) 液晶表示装置
JP3773834B2 (ja) 液晶表示装置
KR100812137B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2001004968A (ja) 液晶表示装置及びその検査装置
JPH10293326A (ja) 液晶表示装置の製造方法
JP2001195005A (ja) 表示装置および表示装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011106