JP2006229211A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006229211A
JP2006229211A JP2006011926A JP2006011926A JP2006229211A JP 2006229211 A JP2006229211 A JP 2006229211A JP 2006011926 A JP2006011926 A JP 2006011926A JP 2006011926 A JP2006011926 A JP 2006011926A JP 2006229211 A JP2006229211 A JP 2006229211A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
conductive
insulating layer
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006011926A
Other languages
English (en)
Other versions
JP2006229211A5 (ja
JP5025134B2 (ja
Inventor
Yoshitaka Moriya
芳隆 守屋
Yasuko Watanabe
康子 渡辺
Yasuyuki Arai
康行 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2006011926A priority Critical patent/JP5025134B2/ja
Publication of JP2006229211A publication Critical patent/JP2006229211A/ja
Publication of JP2006229211A5 publication Critical patent/JP2006229211A5/ja
Application granted granted Critical
Publication of JP5025134B2 publication Critical patent/JP5025134B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

【課題】工程を簡略化し、作製費用を抑制し、歩留まりの低下を抑制することが可能な半導体装置を提供する。
【解決手段】アンテナ、記憶素子及びトランジスタの３つを含み、アンテナとして機能する導電層は、トランジスタ又は記憶素子が含む導電層と同じ層に設けることを特徴とする。上記特徴により、アンテナとして機能する導電層を形成する工程を独立して設ける必要がなく、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができる。従って、作製工程を簡略化し、作製費用を抑制し、歩留まりの低下を抑制することができる。
【選択図】図１

Description

本発明は、無線でデータを送受信することができる半導体装置に関する。
近年、無線でデータを送受信する半導体装置の開発が盛んに進められている。このような半導体装置は、ＩＣチップ、ＩＣタグ、ＲＦチップ、ＲＦタグ、無線チップ、無線タグ、電子チップ、電子タグ、無線プロセッサ、無線メモリ等と呼ばれている（例えば、特許文献１参照）。
このような半導体装置には、アンテナ、記憶素子及びトランジスタの３つを含むものがある。アンテナは、電波を受信するために設けられている。記憶素子は、何らかの情報を記憶するために設けられている。またトランジスタは、アンテナや記憶素子等の動作を制御するロジック回路の構成要素として設けられている。
特開２０００−２０６６５号公報
上記のように、無線でデータを送受信する半導体装置には、トランジスタ、記憶素子及びアンテナの３つを含む構成が好適である。その一方で、上記の３つを含む構成を採用すると、工程数が増加し、作製費用が増加したり、歩留まりが低下したりしてしまう。そこで本発明は、工程を簡略化し、作製費用を抑制し、歩留まりの低下を抑制することができる半導体装置の提供を課題とする。
上記の実情を鑑み、本発明は、アンテナとして機能する導電層を、他の素子の導電層と同じ層に設けることを特徴とする。そして、アンテナとして機能する導電層を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことを特徴とする。上記特徴により、作製工程を簡略化することができる。
本発明は、一対の導電層間に有機化合物を含む層が挟まれた単純な構造の記憶素子を含む半導体装置を提供することを特徴とする。上記特徴により、作製工程の簡略化を実現することができる。また、上記特徴により、不揮発性であり、追記が可能な記憶素子を含む半導体装置を提供することができる。
本発明の半導体装置は、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して半導体層が含む不純物領域に接続された第２の導電層と、第２の導電層に接続された有機化合物を含む層と、有機化合物を含む層に接続された第３の導電層と、アンテナとして機能する第４の導電層とを有する。
上記構成の半導体装置において、第４の導電層は、第１の導電層、第２の導電層又は第３の導電層と同じ層に設けられている。また、第４の導電層は、第１の導電層、第２の導電層又は第３の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して半導体層が含む不純物領域に接続された第２の導電層（ソース配線又はドレイン配線に相当）とを有する。また、第２の導電層を覆う第３の絶縁層と、第３の絶縁層に設けられた開口部を介して第２の導電層に接続された第３の導電層と、第３の導電層に接続された有機化合物を含む層と、有機化合物を含む層に接続された第４の導電層と、アンテナとして機能する第５の導電層とを有する。
上記構成の半導体装置において、第５の導電層は、第１の導電層、第２の導電層、第３の導電層又は第４の導電層と同じ層に設けられている。また、第５の導電層は、第１の導電層、第２の導電層、第３の導電層又は第４の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して半導体層が含む不純物領域に接続された第２の導電層（ソース配線又はドレイン配線に相当）と、第２の導電層を覆う第３の絶縁層と、第３の絶縁層に設けられた開口部を介して第２の導電層に接続された有機化合物を含む層と、有機化合物を含む層に接する第３の導電層と、アンテナとして機能する第４の導電層を有する。
上記構成の半導体装置において、第４の導電層は、第１の導電層、第２の導電層又は第３の導電層と同じ層に設けられている。また、第４の導電層は、第１の導電層、第２の導電層又は第３の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、トランジスタを覆う第２の絶縁層と、第２の絶縁層に設けられた開口部を介して半導体層が含む不純物領域に接続された第２の導電層（ソース配線又はドレイン配線に相当）と、第２の導電層を覆う第３の絶縁層と、第３の絶縁層に設けられた開口部を介して第２の導電層に接続された第３の導電層と、第３の導電層を覆う第４の絶縁層と、第４の絶縁層に設けられた開口部を介して第３の導電層に接続された有機化合物を含む層と、有機化合物を含む層に接続された第４の導電層と、アンテナとして機能する第５の導電層を有する。
上記構成の半導体装置において、第５の導電層は、第１の導電層、第２の導電層、第３の導電層又は第４の導電層と同じ層に設けられている。また、第５の導電層は、第１の導電層、第２の導電層、第３の導電層又は第４の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、第１の基体上に、第１の導電層、第１の導電層に接続された有機化合物を含む層及び有機化合物を含む層に接続された第２の導電層が設けられている。また、第２の基体上に、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第３の導電層を含むトランジスタ、トランジスタを覆う第２の絶縁層、第２の絶縁層に設けられた開口部を介して半導体層の不純物領域に接続された第４の導電層（ソース配線又はドレイン配線に相当）及びアンテナとして機能する第５の導電層が設けられている。
上記構成の半導体装置において、第１の基体と第２の基体は、第１の導電層と第４の導電層、又は第２の導電層と第４の導電層が接するように、導電性粒子を含む層を介して貼りあわされている。また、第５の導電層は、第３の導電層又は第４の導電層と同じ層に設けられている。また、第５の導電層は、第３の導電層又は第４の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、第１の基体上に、第１の導電層、第１の導電層に接続された有機化合物を含む層及び有機化合物を含む層に接続された第２の導電層が設けられている。また、第２の基体上に、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極として機能する第３の導電層を含むトランジスタ、トランジスタを覆う第２の絶縁層、第２の絶縁層に設けられた開口部を介して半導体層の不純物領域に接続された第４の導電層（ソース配線又はドレイン配線に相当）、第４の導電層を覆う第３の絶縁層、第３の絶縁層に設けられた開口部を介して第４の導電層に接続された第５の導電層及びアンテナとして機能する第６の導電層が設けられている。
上記構成の半導体装置において、第１の基体と第２の基体は、第１の導電層と第５の導電層、又は第２の導電層と第５の導電層が接するように、導電性粒子を含む層を介して貼りあわされている。また、第６の導電層は、第４の導電層又は第５の導電層と同じ層に設けられている。また、第６の導電層は、第４の導電層又は第５の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、第１の基体上に、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタ、第１のトランジスタを覆う第２の絶縁層、第２の絶縁層に設けられた開口部を介して第１の半導体層の不純物領域に接続された第２の導電層（ソース配線又はドレイン配線に相当）、第２の導電層に接続された有機化合物を含む層及び有機化合物を含む層に接続された第３の導電層が設けられている。
また、上記の構成に加えて、第２の基体上に、第２の半導体層、ゲート絶縁層である第３の絶縁層及びゲート電極である第４の導電層を含む第２のトランジスタ、第２のトランジスタを覆う第４の絶縁層、第４の絶縁層に設けられた開口部を介して第２の半導体層の不純物領域に接続された第５の導電層（ソース配線又はドレイン配線に相当）及びアンテナとして機能する第６の導電層が設けられている。
上記構成の半導体装置において、第１の基体と第２の基体は、第３の導電層と第５の導電層が接するように、導電性粒子を含む層を介して貼りあわされている。また、第６の導電層は、第４の導電層又は第５の導電層と同じ層に設けられている。また、第６の導電層は、第４の導電層又は第５の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、第１の基体上に、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタ、第１のトランジスタを覆う第２の絶縁層、第２の絶縁層に設けられた開口部を介して第１の半導体層の不純物領域に接続された第２の導電層（ソース配線又はドレイン配線に相当）、第２の導電層に接続された有機化合物を含む層及び有機化合物を含む層に接続された第３の導電層が設けられている。
また、上記の構成に加えて、第２の基体上に、第２の半導体層、ゲート絶縁層である第３の絶縁層及びゲート電極である第４の導電層を含む第２のトランジスタ、第２のトランジスタを覆う第４の絶縁層、第４の絶縁層に設けられた開口部を介して第２の半導体層の不純物領域に接続された第５の導電層（ソース配線又はドレイン配線に相当）、第５の導電層を覆う第５の絶縁層、第５の絶縁層に設けられた開口部を介して第５の導電層に接続された第６の導電層及びアンテナとして機能する第７の導電層が設けられている。
上記構成の半導体装置において、第１の基体と第２の基体は、第３の導電層と第６の導電層が接するように、導電性粒子を含む層を介して貼りあわされている。また、第７の導電層は、第４の導電層、第５の導電層又は第６の導電層と同じ層に設けられている。また、第７の導電層は、第４の導電層又は第５の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、第１の基体上に、第１の導電層、第１の導電層に接続された有機化合物を含む層、有機化合物を含む層に接続された第２の導電層及びアンテナとして機能する第３の導電層が設けられている。また、第２の基体上に、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第４の導電層を含むトランジスタ、トランジスタを覆う第２の絶縁層、第２の絶縁層に設けられた開口部を介して半導体層の不純物領域に接続された第５の導電層（ソース配線又はドレイン配線に相当）が設けられている。
上記構成の半導体装置において、第１の基体と第２の基体は、第１の導電層と第５の導電層、又は第２の導電層と第５の導電層が接するように、導電性粒子を含む層を介して貼りあわされている。また、第３の導電層は、第１の導電層又は第２の導電層と同じ層に設けられている。また、第３の導電層は、第１の導電層又は第２の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、基体上に、第１の導電層、第１の導電層に接続された有機化合物を含む層、有機化合物を含む層に接続された第２の導電層を有する。
また、上記の構成に加えて、第２の導電層を覆う導電性粒子を含む層、導電性粒子を含む層を覆う第２の絶縁層、第２の絶縁層上の半導体層、半導体層上の第３の絶縁層、第３の絶縁層上の第３の導電層、第３の導電層を覆う第４の絶縁層、第４の絶縁層に設けられた開口部を介して半導体層の不純物領域に接続された第４の導電層（ソース配線又はドレイン配線に相当）を有する。
また、上記の構成に加えて、第２の絶縁層と第４の絶縁層に設けられた開口部を介して導電性粒子を含む層に接続された第５の導電層及びアンテナとして機能する第６の導電層が設けられている。
上記構成の半導体装置において、第６の導電層は、第３の導電層又は第４の導電層と同じ層に設けられている。また、第６の導電層は、第３の導電層又は第４の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、基体上に、第１の導電層、第１の導電層に接続された有機化合物を含む層、有機化合物を含む層に接続された第２の導電層を有する。
また、上記の構成に加えて、第２の導電層を覆う導電性粒子を含む層、導電性粒子を含む層を覆う第２の絶縁層、第２の絶縁層上の半導体層、半導体層上の第３の絶縁層、第３の絶縁層上の第３の導電層、第３の導電層を覆う第４の絶縁層、第４の絶縁層に設けられた開口部を介して半導体層の不純物領域に接続された第４の導電層（ソース配線又はドレイン配線に相当）を有する。
また、上記の構成に加えて、第２の絶縁層と第４の絶縁層に設けられた開口部を介して導電性粒子を含む層に接続された第５の導電層、第４の導電層と第５の導電層を覆う第５の絶縁層、第５の絶縁層に設けられた開口部を介して第４の導電層に接続された第６の導電層及びアンテナとして機能する第７の導電層が設けられている。
上記構成の半導体装置において、第７の導電層は、第３の導電層、第４の導電層又は第６の導電層と同じ層に設けられている。また、第７の導電層は、第３の導電層、第４の導電層又は第６の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、基体上に、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタ、第１のトランジスタを覆う第２の絶縁層、第２の絶縁層に設けられた開口部を介して第１の半導体層の不純物領域に接続された第２の導電層（ソース配線又はドレイン配線に相当）を有する。
また、上記の構成に加えて、第２の導電層を覆う第３の絶縁層、第３の絶縁層に設けられた開口部を介して第２の導電層に接続された第３の導電層、第３の絶縁層に設けられた開口部を介して第２の導電層に接続された有機化合物を含む層、有機化合物を含む層に接続された第４の導電層を有する。
また、上記の構成に加えて、第４の導電層を覆う導電性粒子を含む層、導電性粒子を含む層を覆う第４の絶縁層、第４の絶縁層上の第２の半導体層、第２の半導体層上の第５の絶縁層、第５の絶縁層上の第５の導電層、第５の導電層上の第６の絶縁層、第６の絶縁層に設けられた開口部を介して第２の半導体層の不純物領域に接続された第６の導電層（ソース配線又はドレイン配線に相当）を有する。
また、上記の構成に加えて、第４の絶縁層と第６の絶縁層に設けられた開口部を介して導電性粒子を含む層に接続された第７の導電層及びアンテナとして機能する第８の導電層が設けられている。
上記構成の半導体装置において、第８の導電層は、第５の導電層又は第６の導電層と同じ層に設けられている。また、第８の導電層は、第５の導電層又は第６の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、基体上に、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタ、第１のトランジスタを覆う第２の絶縁層、第２の絶縁層に設けられた開口部を介して第１の半導体層の不純物領域に接続された第２の導電層（ソース配線又はドレイン配線に相当）を有する。
また、第２の導電層を覆う第３の絶縁層、第３の絶縁層に設けられた開口部を介して第２の導電層に接続された第３の導電層、第３の絶縁層に設けられた開口部を介して第２の導電層に接続された有機化合物を含む層、有機化合物を含む層に接続された第４の導電層を有する。
また、上記の構成に加えて、第４の導電層を覆う導電性粒子を含む層、導電性粒子を含む層を覆う第４の絶縁層、第４の絶縁層上の第２の半導体層、第２の半導体層上の第５の絶縁層、第５の絶縁層上の第５の導電層、第５の導電層上の第６の絶縁層、第６の絶縁層に設けられた開口部を介して第２の半導体層の不純物領域に接続された第６の導電層（ソース配線又はドレイン配線に相当）を有する。
また、上記の構成に加えて、第４の絶縁層と第６の絶縁層に設けられた開口部を介して導電性粒子を含む層に接続された第７の導電層、第６の導電層と第７の導電層を覆う第７の絶縁層、第７の絶縁層に設けられた開口部を介して第６の導電層に接続された第８の導電層及びアンテナとして機能する第９の導電層が設けられている。
上記構成の半導体装置において、第９の導電層は、第５の導電層、第６の導電層又は第８の導電層と同じ層に設けられている。また、第９の導電層は、第５の導電層、第６の導電層又は第８の導電層と同時に形成され、同じ材料を含む。
本発明の半導体装置は、基体上に、第１の導電層、第１の導電層に接続された有機化合物を含む層、有機化合物を含む層に接続された第２の導電層を有する。
また、上記の構成に加えて、アンテナとして機能する第３の導電層、第２の導電層上の導電性粒子を含む層、導電性粒子を含む層上の第１の絶縁層、第１の絶縁層上の半導体層、半導体層上の第２の絶縁層、第２の絶縁層上の第４の導電層、第４の導電層を覆う第３の絶縁層、第３の絶縁層に設けられた開口部を介して半導体層の不純物領域に接続された第５の導電層（ソース配線又はドレイン配線に相当）及び第１の絶縁層と第３の絶縁層に設けられた開口部を介して導電性粒子を含む層に接続された第６の導電層が設けられている。
上記構成の半導体装置において、第３の導電層は、第１の導電層又は第２の導電層と同じ層に設けられている。また、第３の導電層は、第１の導電層又は第２の導電層と同時に形成され、同じ材料を含む。
また本発明は、一対の導電層間に設けられる層として、有機化合物を含む層、無機化合物を含む層又は有機化合物と無機化合物を含む層のいずれを用いてもよい。
上記構成を有する本発明の半導体装置において、アンテナとして機能する導電層は、トランジスタ又は記憶素子が含む導電層と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層を形成する工程を独立して設ける必要がなく、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができる。従って、作製工程を簡略化することができる。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる。
（実施の形態１）
本実施の形態では、同一の基体上に、トランジスタ、記憶素子及びアンテナが設けられた半導体装置の構成について説明する。
本発明の半導体装置は、基体１０（基板ともいう）上に、半導体層１１、ゲート絶縁層として機能する絶縁層１２及びゲート電極として機能する導電層１３を含むトランジスタ１４と、トランジスタ１４を覆う絶縁層１５と、絶縁層１５に設けられた開口部を介して半導体層１１が含む不純物領域に接続された導電層１６と、導電層１６に接続された有機化合物を含む層１７と、有機化合物を含む層１７に接続された導電層１８と、アンテナとして機能する導電層１９を有する（図１（Ａ）参照）。
また、本発明の半導体装置は、基体１０と半導体層１１の間に設けられた下地絶縁膜、隣接する有機化合物を含む層１７の間に設けられた絶縁膜、導電層１８、２２を覆うように設けられた絶縁膜を有する（図１（Ａ）参照）。
上記の構成において、アンテナとして機能する導電層１９は、導電層２０、導電層２１又は導電層２２に相当する。導電層２０は導電層１３と同じ層に設けられており、導電層２１は導電層１６と同じ層に設けられており、導電層２２は導電層１８と同じ層に設けられている。つまり、導電層１９は、導電層１３、導電層１６又は導電層１８と同じ層に設けられている。そのため、アンテナとして機能する導電層１９を形成する工程を独立して設ける必要がなく、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができる。従って、作製工程を簡略化することができる。
また、導電層１９は、導電層１３、導電層１６又は導電層１８と同じ層に設けられている導電層の少なくとも１つである。
また上記の構成において、記憶素子２３は、導電層１６、有機化合物を含む層１７及び導電層１８の積層体に相当する。３層の積層体からなる記憶素子２３は、構造が単純であるため、作製が簡単であり、作製工程の簡略化に寄与する。
また上記の構成において、導電層１６は、ソース配線又はドレイン配線として機能し、なおかつ、記憶素子２３の１つの構成要素としても機能する。このように、導電層１６が２つの機能を担うことにより、作製工程をさらに簡略化することができる。
なお、トランジスタのソース配線又はドレイン配線として機能する導電層と、記憶素子を構成する導電層を、異なる材料を用いて形成すると、記憶素子に対するデータの書き込みや記憶素子からのデータの読み出しが容易になる場合がある。そのような場合、記憶素子を構成する導電層として、新たに、導電層２９を設けるとよい（図１（Ｃ）参照）。そして、トランジスタ１４のソース配線又はドレイン配線として機能する導電層１６と、導電層２９とを電気的に接続させるとよい。
また、基体１０とは、ガラス基板、石英基板、金属基板の一表面に絶縁層を形成したもの、ステンレス基板の一表面に絶縁層を形成したもの、有機樹脂からなる基板（例えばプラスチック基板）、フィルム（例えば、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニル等からなる）、繊維質な材料からなる紙、基材フィルム（例えば、ポリエステル、ポリアミド、無機蒸着フィルム、紙類等からなる）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）の積層フィルムなどに相当する。フィルムは、最表面に設けられた接着層、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着される。
なお、基体１０と、トランジスタ１４を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体１０と、トランジスタ１４を含む素子群とを分離してもよい。
次に、上記とは異なる本発明の半導体装置の構成について説明する。
本発明の半導体装置は、基体１０（基板ともいう）上に、半導体層１１、ゲート絶縁層として機能する絶縁層１２及びゲート電極として機能する導電層１３を含むトランジスタ１４と、トランジスタ１４を覆う絶縁層１５と、絶縁層１５に設けられた開口部を介して半導体層１１が含む不純物領域に接続された導電層１６と、導電層１６を覆う絶縁層２４と、絶縁層２４に設けられた開口部を介して導電層１６に接続された導電層２５と、導電層２５に接続された有機化合物を含む層１７と、有機化合物を含む層１７に接続された導電層２６と、アンテナとして機能する導電層１９を有する（図１（Ｂ）参照）。
また、本発明の半導体装置は、基体１０と半導体層１１の間に設けられた下地絶縁膜、隣接する有機化合物を含む層１７の間に設けられた絶縁膜、導電層１８、２８を覆うように設けられた絶縁膜を有する（図１（Ｂ）参照）。
上記の構成において、アンテナとして機能する導電層１９は、導電層２０、導電層２１、導電層２７又は導電層２８に相当する。導電層２０は導電層１３と同じ層に設けられており、導電層２１は導電層１６と同じ層に設けられており、導電層２７は導電層２５と同じ層に設けられており、導電層２８は導電層２６と同じ層に設けられている。つまり、導電層１９は、導電層１３、導電層１６、導電層２５又は導電層２６と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層１９を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層１９は、導電層１３、導電層１６、導電層２５又は導電層２６と同じ層に設けられている導電層の少なくとも１つである。
また上記の構成において、記憶素子２３は、導電層２５、有機化合物を含む層１７及び導電層２６の積層体に相当する。３層の積層体からなる記憶素子２３は、構造が単純であるため、作製が簡単であり、作製工程の簡略化に寄与する。
（実施の形態２）
次に、上記とは異なる本発明の半導体装置の構成について説明する。
本発明の半導体装置は、基体３０（基板ともいう）上に、半導体層３１、ゲート絶縁層として機能する絶縁層３２及びゲート電極として機能する導電層３３を含むトランジスタ３４と、トランジスタ３４を覆う絶縁層３５と、絶縁層３５に設けられた開口部を介して半導体層３１が含む不純物領域に接続された導電層３６と、導電層３６を覆う絶縁層３７と、絶縁層３７に設けられた開口部を介して導電層３６に接続された有機化合物を含む層３８と、有機化合物を含む層３８に接する導電層３９と、アンテナとして機能する導電層４０を有する（図２（Ａ）参照）。
また、本発明の半導体装置は、基体３０と半導体層３１の間に設けられた下地絶縁膜、導電層３９、４３上に設けられた絶縁膜を有する（図２（Ａ）参照）。
上記の構成において、アンテナとして機能する導電層４０は、導電層４１、導電層４２又は導電層４３に相当する。導電層４１は導電層３３と同じ層に設けられており、導電層４２は導電層３６と同じ層に設けられており、導電層４３は導電層３９と同じ層に設けられている。つまり、導電層４０は、導電層３３、導電層３６又は導電層３９と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層１９を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層４０は、導電層３３、導電層３６又は導電層３９と同じ層に設けられている導電層の少なくとも１つである。
また上記の構成において、記憶素子４４は、導電層３６、有機化合物を含む層３８及び導電層３９の積層体に相当する。３層の積層体からなる記憶素子４４は、構造が単純であるため、作製が簡単であり、作製工程の簡略化に寄与する。
また上記の構成において、導電層３６は、トランジスタ３４のソース配線又はドレイン配線として機能し、なおかつ、記憶素子４４を構成する１つの導電層として機能する。このように、導電層３６が２つの機能を担うことにより、作製工程をさらに簡略化することができる。但し、トランジスタのソース配線又はドレイン配線として機能する導電層と、記憶素子を構成する導電層を、異なる材料を用いて形成すると、記憶素子に対するデータの書き込みや記憶素子からのデータの読み出しが容易になる場合がある。そのような場合、記憶素子を構成する導電層として、新たに、導電層２９を設けるとよい（図２（Ｃ）参照）。そして、トランジスタ１４のソース配線又はドレイン配線として機能する導電層１６と、導電層２９とを電気的に接続させるとよい。
なお、基体３０と、トランジスタ３４を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体３０と、トランジスタ３４を含む素子群とを分離してもよい。
次に、上記とは異なる本発明の半導体装置の構成について説明する。
本発明の半導体装置は、基体（基板ともいう）３０上に、半導体層３１、ゲート絶縁層として機能する絶縁層３２及びゲート電極として機能する導電層３３を含むトランジスタ３４と、トランジスタ３４を覆う絶縁層３５と、絶縁層３５に設けられた開口部を介して半導体層３１が含む不純物領域に接続された導電層３６と、導電層３６を覆う絶縁層３７と、絶縁層３７に設けられた開口部を介して導電層３６に接続された導電層４５と、導電層４５を覆う絶縁層４６と、絶縁層４６に設けられた開口部を介して導電層４５に接続された有機化合物を含む層３８と、有機化合物を含む層３８に接する導電層４７と、アンテナとして機能する導電層４０を有する（図２（Ｂ）参照）。
また、本発明の半導体装置は、基体３０と半導体層３１の間に設けられた下地絶縁膜、導電層４７、４９上に設けられた絶縁膜を有する（図２（Ｂ）参照）。
上記の構成において、アンテナとして機能する導電層４０は、導電層４１、導電層４２、導電層４８又は導電層４９に相当する。導電層４１は導電層３３と同じ層に設けられており、導電層４２は導電層３６と同じ層に設けられており、導電層４８は導電層４５と同じ層に設けられており、導電層４９は導電層４７と同じ層に設けられている。つまり、導電層４０は、導電層４１、導電層４２、導電層４８又は導電層４９と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層１９を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層４０は、導電層４１、導電層４２、導電層４８又は導電層４９と同じ層に設けられている導電層の少なくとも１つである。
また上記の構成において、記憶素子４４は、導電層４５、有機化合物を含む層３８及び導電層４７の積層体に相当する。３層の積層体からなる記憶素子４４は、構造が単純であるため、作製が簡単であり、作製工程の簡略化に寄与する。
なお、図１、２を用いて説明した構成では、アンテナとして機能する導電層は、１層のみではなく、複数の層に設けてもよい。例えば、図１（Ａ）に示す構成であれば、アンテナとして機能する導電層１９として、導電層２０、導電層２１及び導電層２２から選択された複数を設けてもよい。アンテナとして機能する導電層を複数の層に設けることにより、半導体装置の受信感度を向上させることができる。また、図１、２を用いて説明した構成では、トランジスタは、トップゲート型のものを示すが、本発明はトップゲート型に制約されない。ボトムゲート型のトランジスタを用いてもよい。
また、アンテナとして機能する導電層は、低抵抗化を図ることが好適である。低抵抗化を図るためには、アンテナとして機能する導電層を厚く形成するとよい。そのため、アンテナとして機能する導電層は、液滴吐出法またはダマシン法により形成することが好ましい。ダマシン法は、絶縁層に溝を設けて、その溝を充填するように導電層を形成する方法であり、溝の深さを調整することにより、膜厚を大きくすることが容易な方法である。ダマシン法を用いて形成する導電層としては、トランジスタのゲート電極を設ける層が好ましい。
（実施の形態３）
本発明の半導体装置は、基体（基板ともいう）５１上に、導電層５２、導電層５２に接続された有機化合物を含む層５３及び有機化合物を含む層５３に接続された導電層５４が設けられている。
また基体５５上に、半導体層５６、ゲート絶縁層として機能する絶縁層５７及びゲート電極として機能する導電層５８を含むトランジスタ５９、トランジスタ５９を覆う絶縁層６０、絶縁層６０に設けられた開口部を介して半導体層５６の不純物領域に接続された導電層６１及びアンテナとして機能する導電層６２が設けられている（図３（Ａ）参照）。
また、基体５５と半導体層５６の間に設けられた下地絶縁膜、導電層６１、６４を覆う絶縁膜、導電層５４を覆う絶縁膜、隣接する有機化合物を含む層５３の間に設けられた絶縁膜を有する（図３（Ａ）参照）。導電層６１、６４を覆う絶縁膜と、導電層５４を覆う絶縁膜には、それぞれ開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記の構成において、基体５１と基体５５は、導電層５２と導電層６１、又は導電層５４と導電層６１が接するように、導電性粒子６５を含む層６６を介して貼りあわされている。図示する構成では、基体５１と基体５５は、導電層５４と導電層６１が接するように、導電性粒子６５を含む層６６を介して貼りあわされている。
また上記の構成において、アンテナとして機能する導電層６２は、導電層６３又は導電層６４に相当する。導電層６３は導電層５８と同じ層に設けられており、導電層６４は導電層６１と同じ層に設けられている。つまり、導電層６２は、導電層５８又は導電層６１と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層６２を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層６２は、導電層５８又は導電層６１と同じ層に設けられている導電層の少なくとも１つである。
また上記の構成において、記憶素子７０は、導電層５２、有機化合物を含む層５３及び導電層５４の積層体に相当する。
なお、基体５５と、トランジスタ５９を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体５５と、トランジスタ５９を含む素子群とを分離してもよい。また、基体５１と、記憶素子７０を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体５１と、記憶素子７０を含む素子群とを分離してもよい。
また、導電性粒子６５を含む層６６中に、スペーサを設けてもよい。スペーサを設けることにより、基体５１と基体５５との距離を制御することができる。また、導電層５２と導電層６１、又は導電層５４と導電層６１は、導電性粒子６５を含む層６６（導電性粒子６５と樹脂層に相当）により電気的に接続されているが、本発明はこの形態に制約されない。導電層５２と導電層６１、又は導電層５４と導電層６１は、バンプのみを用いて電気的に接続させてもよいし、バンプと樹脂層を用いて電気的に接続させてもよいし、バンプと導電性粒子と樹脂層を用いて電気的に接続させてもよい。
次に、上記とは異なる本発明の半導体装置の構成について説明する。
本発明の半導体装置は、基体５１（基板ともいう）上に、導電層５２、導電層５２に接続された有機化合物を含む層５３及び有機化合物を含む層５３に接続された導電層５４が設けられている（図３（Ｂ）参照）。
また基体５５上に、半導体層５６、絶縁層５７及び導電層５８を含むトランジスタ５９、トランジスタ５９を覆う絶縁層６０、絶縁層６０に設けられた開口部を介して半導体層５６の不純物領域に接続された導電層６１、導電層６１を覆う絶縁層６７、絶縁層６７に設けられた開口部を介して導電層６１に接続された導電層６８及びアンテナとして機能する導電層６２が設けられている（図３（Ｂ）参照）。
また、基体５５と半導体層５６の間に設けられた下地絶縁膜、導電層６８、６９を覆う絶縁膜、導電層５４を覆う絶縁膜、隣接する有機化合物を含む層５３の間に設けられた絶縁膜を有する（図３（Ｂ）参照）。導電層６８、６９を覆う絶縁膜と、導電層５４を覆う絶縁膜には、それぞれ開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記の構成において、基体５１と基体５５は、導電層５２と導電層６８、又は導電層５４と導電層６８が接するように、導電性粒子６５を含む層６６を介して貼りあわされている。図示する構成では、基体５１と基体５５は、導電層５４と導電層６８が接するように、導電性粒子６５を含む層６６を介して貼りあわされている。
また上記の構成において、アンテナとして機能する導電層６２は、導電層６３、導電層６４又は導電層６９に相当する。導電層６３は導電層５８と同じ層に設けられており、導電層６４は導電層６１と同じ層に設けられており、導電層６９は導電層６８と同じ層に設けられている。つまり、導電層６２は、導電層６３、導電層６４又は導電層６９と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層６２を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層６２は、導電層６３、導電層６４又は導電層６９と同じ層に設けられている導電層の少なくとも１つである。
また上記構成において、記憶素子７０は、導電層５２、有機化合物を含む層５３及び導電層５４の積層体に相当する。
（実施の形態４）
次に、上記とは異なる本発明の半導体装置の構成について説明する。
本発明の半導体装置は、基体７１（基板ともいう）上に、半導体層７２、ゲート絶縁層として機能する絶縁層７３及びゲート電極として機能する導電層７４を含むトランジスタ７５、トランジスタ７５を覆う絶縁層７６、絶縁層７６に設けられた開口部を介して半導体層７２の不純物領域に接続された導電層７７、導電層７７の端部を覆う絶縁層７８、絶縁層７８に設けられた開口部を介して導電層７７に接続された有機化合物を含む層７９、絶縁層７８に設けられた開口部を介して導電層７７に接続された導電層８１、絶縁層７８に設けられた開口部を介して有機化合物を含む層７９に接続された導電層８０が設けられている（図４（Ａ）参照）。
また基体５５（基板ともいう）上に、半導体層５６、ゲート絶縁層として機能する絶縁層５７及びゲート電極として機能する導電層５８を含むトランジスタ５９、トランジスタ５９を覆う絶縁層６０、絶縁層６０に設けられた開口部を介して半導体層５６の不純物領域に接続された導電層６１及びアンテナとして機能する導電層６２が設けられている（図４（Ａ）参照）。
また、基体５５と半導体層５６の間に設けられた絶縁膜、導電層６１、６４を覆う絶縁膜、基体７１と半導体層７２の間に設けられた下地絶縁膜、導電層８０、８１を覆う絶縁膜を有する（図４（Ａ）参照）。導電層６１、６４を覆う絶縁膜と、導電層８０、８１を覆う絶縁膜には、それぞれ開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記の構成において、基体７１と基体５５は、導電層８１と導電層６１が接するように、導電性粒子６５を含む層６６を介して貼りあわされている。
また上記の構成において、アンテナとして機能する導電層６２は、導電層６３又は導電層６４に相当する。導電層６３は導電層５８と同じ層に設けられており、導電層６４は導電層６１と同じ層に設けられている。つまり、導電層６２は、導電層５８又は導電層６１と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層６２を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層６２は、導電層５８又は導電層６１と同じ層に設けられている導電層の少なくとも１つである。
また上記の構成において、記憶素子８２は、導電層７７、有機化合物を含む層７９及び導電層８０の積層体に相当する。記憶素子８２は、トランジスタ７５により制御される。
なお、基体５５と、トランジスタ５９を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体５５と、トランジスタ５９を含む素子群とを分離してもよい。また、基体７１と、トランジスタ７５と記憶素子８２を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体７１と、トランジスタ７５と記憶素子８２を含む素子群とを分離してもよい。
また、導電性粒子６５を含む層６６中に、スペーサを設けてもよい。スペーサを設けることにより、基体５１と基体５５との距離を制御することができる。また、導電層８１と導電層６１は、導電性粒子６５を含む層６６（導電性粒子６５と樹脂層に相当）により電気的に接続されているが、本発明はこの形態に制約されない。導電層８１と導電層６１は、バンプのみを用いて電気的に接続させてもよいし、バンプと樹脂層を用いて電気的に接続させてもよいし、バンプと導電性粒子と樹脂層を用いて電気的に接続させてもよい。
次に、上記とは異なる本発明の半導体装置の構成について説明する。
本発明の半導体装置は、基体７１（基板ともいう）上に、半導体層７２、ゲート絶縁層として機能する絶縁層７３及びゲート電極として機能する導電層７４を含むトランジスタ７５、トランジスタ７５を覆う絶縁層７６、絶縁層７６に設けられた開口部を介して半導体層７２の不純物領域に接続された導電層７７、導電層７７の端部を覆う絶縁層７８、絶縁層７８に設けられた開口部を介して導電層７７に接続された有機化合物を含む層７９、絶縁層７８に設けられた開口部を介して導電層７７に接続された導電層８１、絶縁層７８に設けられた開口部を介して有機化合物を含む層７９に接続された導電層８０が設けられている（図４（Ｂ）参照）。
また基体５５（基板ともいう）上に、半導体層５６、絶縁層５７及び導電層５８を含むトランジスタ５９、トランジスタ５９を覆う絶縁層６０、絶縁層６０に設けられた開口部を介して半導体層５６の不純物領域に接続された導電層６１、導電層６１を覆う絶縁層６７、絶縁層６７に設けられた開口部を介して導電層６１に接続された導電層６８及びアンテナとして機能する導電層６２が設けられている（図４（Ｂ）参照）。
また、基体５５と半導体層５６の間に設けられた絶縁膜、導電層６８、６９を覆う絶縁膜、基体７１と半導体層７２の間に設けられた下地絶縁膜、導電層８０、８１を覆う絶縁膜を有する（図４（Ｂ）参照）。導電層６８、６９を覆う絶縁膜と、導電層８０、８１を覆う絶縁膜には、それぞれ開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記の構成において、基体７１と基体５５は、導電層８１と導電層６８が接するように、導電性粒子６５を含む層６６を介して貼りあわされている。
また上記の構成において、アンテナとして機能する導電層６２は、導電層６３、導電層６４又は導電層６９に相当する。導電層６３は導電層５８と同じ層に設けられており、導電層６４は導電層６１と同じ層に設けられており、導電層６９は導電層６８と同じ層に設けられている。つまり、導電層６２は、導電層６３、導電層６４又は導電層６９と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層６２を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層６２は、導電層６３、導電層６４又は導電層６９と同じ層に設けられている導電層の少なくとも１つである。
また上記の構成において、記憶素子８２は、導電層７７、有機化合物を含む層７９及び導電層８０の積層体に相当する。記憶素子８２は、トランジスタ７５により制御される。
（実施の形態５）
次に、上記とは異なる本発明の半導体装置の構成について説明する。
本発明の半導体装置は、基体９０（基板ともいう）上に、導電層９１、導電層９１に接続された有機化合物を含む層９２、有機化合物を含む層９２に接続された導電層９３及びアンテナとして機能する導電層９４が設けられている（図５参照）。
また基体９５上に、半導体層９６、ゲート絶縁層として機能する絶縁層９７及びゲート電極として機能する導電層９８を含むトランジスタ９９、トランジスタ９９を覆う絶縁層１００、絶縁層１００に設けられた開口部を介して半導体層９６の不純物領域に接続された導電層１０１が設けられている（図５参照）。
また、基体９０と導電層９１の間に設けられた絶縁膜、隣接する有機化合物を含む層９２の間に設けられ且つ導電層１０１を覆う絶縁膜、導電層９３、１０２を覆う絶縁膜、導電層１０１を覆う絶縁膜、基体９５と半導体層９６の間に設けられた下地絶縁膜とを有する（図５参照）。導電層９３、１０２を覆う絶縁膜と、導電層１０１を覆う絶縁膜には、それぞれ開口部が設けられ、開口部の内部に導電性粒子６５が設けられている。
上記の構成において、基体９０と基体９５は、導電層９１と導電層１０１、又は導電層９３と導電層１０１が接するように、導電性粒子６５を含む層６６を介して貼りあわされている。図示する構成では、説明のために、導電層９１と導電層１０１、導電層９３と導電層１０１の両者が接する場合を示すが、実際には、導電層９１と導電層１０１、導電層９３と導電層１０１の一方が接するように、貼りあわされる。
また上記構成において、アンテナとして機能する導電層９４は、導電層１０１又は導電層１０２に相当する。導電層１０１は導電層９１と同じ層に設けられており、導電層１０２は導電層９３と同じ層に設けられている。つまり、導電層９４は、導電層９１又は導電層９３と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層９４を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層９４は、導電層９１又は導電層９３と同じ層に設けられている導電層の少なくとも１つである。
また上記構成において、記憶素子１０３は、導電層９１、有機化合物を含む層９２及び導電層９３の積層体に相当する。
なお、図３〜５を用いて説明した構成では、アンテナとして機能する導電層は、１層のみではなく、複数の層に設けてもよい。アンテナとして機能する導電層を複数の層に設けることにより、半導体装置の受信感度を向上させることができる。また、図３〜５を用いて説明した構成では、トランジスタは、トップゲート型のものを示すが、本発明はトップゲート型に制約されない。ボトムゲート型のトランジスタを用いてもよい。
また、アンテナとして機能する導電層は、低抵抗化を図ることが好適である。低抵抗化を図るためには、アンテナとして機能する導電層を厚く形成するとよい。そのため、アンテナとして機能する導電層は、液滴吐出法またはダマシン法により形成することが好ましい。ダマシン法は、絶縁層に溝を設けて、その溝を充填するように導電層を形成する方法であり、溝の深さを調整することにより、膜厚を大きくすることが容易な方法である。ダマシン法を用いて形成する導電層としては、トランジスタのゲート電極を設ける層が好ましい。
なお、基体９０と、記憶素子１０３を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体９０と、記憶素子１０３を含む素子群とを分離してもよい。また、基体９５と、トランジスタ９９を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体９５と、トランジスタ９９を含む素子群とを分離してもよい。
また、導電性粒子６５を含む層６６中に、スペーサを設けてもよい。スペーサを設けることにより、基体５１と基体５５との距離を制御することができる。また、導電層８１と導電層６１は、導電性粒子６５を含む層６６（導電性粒子６５と樹脂層に相当）により電気的に接続されているが、本発明はこの形態に制約されない。導電層８１と導電層６１は、バンプのみを用いて電気的に接続させてもよいし、バンプと樹脂層を用いて電気的に接続させてもよいし、バンプと導電性粒子と樹脂層を用いて電気的に接続させてもよい。
（実施の形態６）
本発明の半導体装置は、基体５１上に、導電層５２、導電層５２に接続された有機化合物を含む層５３、有機化合物を含む層５３に接続された導電層５４、導電層５４上の導電性粒子６５を含む層６６、導電性粒子６５を含む層６６を覆う絶縁層１１１、絶縁層１１１上の半導体層１１２、ゲート絶縁層である絶縁層１１３、ゲート電極である導電層１１４、導電層１１４を覆う絶縁層１１５、絶縁層１１５に設けられた開口部を介して半導体層１１２の不純物領域に接続された導電層１１６、絶縁層１１１に設けられた開口部と絶縁層１１５に設けられた開口部を介して導電性粒子６５を含む層６６に接続された導電層１１７及びアンテナとして機能する導電層１１８が設けられている（図６（Ａ）参照）。
また、基体５１と導電層５２の間に設けられた下地絶縁膜、隣接する有機化合物を含む層５３の間に設けられた絶縁膜、導電層５４を覆う絶縁膜、導電層１１６、１１７、１２０を覆う絶縁膜を有する（図６（Ａ）参照）。導電層５４を覆う絶縁膜には、開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記構成において、アンテナとして機能する導電層１１８は、導電層１１９又は導電層１２０に相当する。導電層１１９は導電層１１４と同じ層に設けられており、導電層１２０は導電層１１６と同じ層に設けられている。つまり、導電層１１８は、導電層１１４又は導電層１１６と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層１１８を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層１１８は、導電層１１４又は導電層１１６と同じ層に設けられている導電層の少なくとも１つである。
また上記構成において、半導体層１１２、絶縁層１１３及び導電層１１４はトランジスタ１２１として機能する。また、導電層５２、有機化合物を含む層５３及び導電層５４の積層体は記憶素子７０として機能する。
また上記構成において、導電層１１６と導電層１１７は、同じ工程で作製されたものであるが、充填する開口部が異なっており、一方は半導体層１１２の不純物領域に接続され、他方は導電性粒子６５を含む層６６に接続されている。導電層１１７は、基板からトランジスタ１２１を含む複数の素子を剥離する際に、その表面が露出されるようにしたものである。そして、導電性粒子６５を含む層６６を介して、記憶素子７０と導電層１１７が電気的に接続するように、複数の素子と、記憶素子７０が設けられた基板とが貼り合わせたものである。
なお、基体５１と、記憶素子７０を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体５１と、記憶素子７０を含む素子群とを分離してもよい。
また、導電性粒子６５を含む層６６中に、スペーサを設けてもよい。スペーサを設けることにより、基体５１と基体５５との距離を制御することができる。また、導電層５４と導電層１１７は、導電性粒子６５を含む層６６（導電性粒子６５と樹脂層に相当）により電気的に接続されているが、本発明はこの形態に制約されない。記憶素子７０と導電層１１７は、バンプのみを用いて電気的に接続させてもよいし、バンプと樹脂層を用いて電気的に接続させてもよいし、バンプと導電性粒子と樹脂層を用いて電気的に接続させてもよい。
本発明の半導体装置は、基体５１上に、導電層５２、導電層５２に接続された有機化合物を含む層５３、有機化合物を含む層５３に接続された導電層５４、導電層５４上の導電性粒子６５を含む層６６、導電性粒子６５を含む層６６を覆う絶縁層１１１、絶縁層１１１上の半導体層１１２、ゲート絶縁層として機能する絶縁層１１３、ゲート電極として機能する導電層１１４、導電層１１４を覆う絶縁層１１５、絶縁層１１５に設けられた開口部を介して半導体層１１２に接続された導電層１１６、絶縁層１１１に設けられた開口部と絶縁層１１５に設けられた開口部を介して導電性粒子６５を含む層６６に接続された導電層１１７、導電層１１６と導電層１１７を覆う絶縁層１２２、絶縁層１２２に設けられた開口部を介して導電層１１６に接続された導電層１２３及びアンテナとして機能する導電層１１８が設けられている（図６（Ｂ）参照）。
また、基体５１と導電層５２の間に設けられた下地絶縁膜、隣接する有機化合物を含む層５３の間に設けられた絶縁膜、導電層５４を覆う絶縁膜、導電層１２３、１２４を覆う絶縁膜を有する（図６（Ｂ）参照）。導電層５４を覆う絶縁膜には、開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記構成において、アンテナとして機能する導電層１１８は、導電層１１９、導電層１２０又は導電層１２４に相当する。導電層１１９は導電層１１４と同じ層に設けられており、導電層１２０は導電層１１６と同じ層に設けられており、導電層１２４は導電層１２３と同じ層に設けられている。つまり、導電層１１８は、導電層１１４、導電層１１６又は導電層１２４と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層１１８を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層１１８は、導電層１１４、導電層１１６又は導電層１２４と同じ層に設けられている導電層の少なくとも１つである。
また上記構成において、半導体層１１２、絶縁層１１３及び導電層１１４はトランジスタ１２１として機能する。また、導電層５２、有機化合物を含む層５３及び導電層５４の積層体は記憶素子７０として機能する。
（実施の形態７）
本発明の半導体装置は、基体７１上に、半導体層７２、ゲート絶縁層である絶縁層７３及びゲート電極である導電層７４を含むトランジスタ７５、トランジスタ７５を覆う絶縁層７６、絶縁層７６に設けられた開口部を介して半導体層７２の不純物領域に接続された導電層７７、導電層７７を覆う絶縁層７８、絶縁層７８に設けられた開口部を介して導電層７７に接続された導電層８１と有機化合物を含む層７９、有機化合物を含む層７９に接続された導電層８０、導電層８０上の導電性粒子６５を含む層６６、導電性粒子６５を含む層６６上の絶縁層１１１、絶縁層１１１上の半導体層１１２、ゲート絶縁層である絶縁層１１３、ゲート電極である導電層１１４、導電層１１４を覆う絶縁層１１５、絶縁層１１５に設けられた開口部を介して半導体層１１２に接続された導電層１１６、絶縁層１１１に設けられた開口部と絶縁層１１５に設けられた開口部を介して導電性粒子６５を含む層６６に接続された導電層１１７及びアンテナとして機能する導電層１１８が設けられている（図７（Ａ）参照）。
また、基体７１と半導体層７２の間に設けられた下地絶縁膜、導電層８０、８１を覆う絶縁膜、導電層１１６、１１７、１２０を覆う絶縁膜を有する（図７（Ａ）参照）。導電層８０、８１を覆う絶縁膜には、開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記構成において、アンテナとして機能する導電層１１８は、導電層１１９又は導電層１２０に相当する。導電層１１９は導電層１１４と同じ層に設けられており、導電層１２０は導電層１１６と同じ層に設けられている。つまり、導電層１１８は、導電層１１４又は導電層１１６と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層１１８を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層１１８は、導電層１１４又は導電層１１６と同じ層に設けられている導電層の少なくとも１つである。
また上記構成において、半導体層１１２、絶縁層１１３及び導電層１１４はトランジスタ１２１として機能する。また、導電層７７、有機化合物を含む層７９及び導電層８０の積層体は記憶素子８２として機能する。記憶素子８２は、トランジスタ７５により制御される。
また、導電性粒子６５を含む層６６中に、スペーサを設けてもよい。スペーサを設けることにより、基体５１と基体５５との距離を制御することができる。また、導電層８１と導電層１１７は、導電性粒子６５を含む層６６（導電性粒子６５と樹脂層に相当）により電気的に接続されているが、本発明はこの形態に制約されない。導電層８１と導電層１１７は、バンプのみを用いて電気的に接続させてもよいし、バンプと樹脂層を用いて電気的に接続させてもよいし、バンプと導電性粒子と樹脂層を用いて電気的に接続させてもよい。
本発明の半導体装置は、基体７１上に、半導体層７２、ゲート絶縁層である絶縁層７３及びゲート電極である導電層７４を含むトランジスタ７５、トランジスタ７５を覆う絶縁層７６、絶縁層７６に設けられた開口部を介して半導体層７２の不純物領域に接続された導電層７７、導電層７７の端部を覆う絶縁層７８、絶縁層７８に設けられた開口部を介して導電層７７に接続された導電層８１、絶縁層７８に設けられた開口部を介して導電層７７に接続された有機化合物を含む層７９、有機化合物を含む層７９に接続された導電層８０、導電層８０上の導電性粒子６５を含む層６６、導電性粒子６５を含む層６６上の絶縁層１１１、絶縁層１１１上の半導体層１１２、ゲート絶縁層である絶縁層１１３、ゲート電極である導電層１１４、導電層１１４を覆う絶縁層１１５、絶縁層１１５に設けられた開口部を介して半導体層１１２に接続された導電層１１６、絶縁層１１１に設けられた開口部と絶縁層１１５に設けられた開口部を介して導電性粒子６５を含む層６６に接続された導電層１１７、導電層１１６と導電層１１７を覆う絶縁層１２２、絶縁層１２２に設けられた開口部を介して導電層１１６に接続された導電層１２３及びアンテナとして機能する導電層１１８が設けられている。
また、基体７１と半導体層７２の間に設けられた下地絶縁膜、導電層８０、８１を覆う絶縁膜、導電層１２３、１２４を覆う絶縁膜を有する（図７（Ｂ）参照）。導電層８０、８１を覆う絶縁膜には、開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記構成において、アンテナとして機能する導電層１１８は、導電層１１９、導電層１２０又は導電層１２４に相当する。導電層１１９は導電層１１４と同じ層に設けられており、導電層１２０は導電層１１６と同じ層に設けられており、導電層１２４は導電層１２３と同じ層に設けられている。つまり、導電層１１８は、導電層１１４、導電層１１６又は導電層１２３と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層１１８を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層１１８は、導電層１１４、導電層１１６又は導電層１２３と同じ層に設けられている導電層の少なくとも１つである。
また上記構成において、半導体層１１２、絶縁層１１３及び導電層１１４はトランジスタ１２１として機能する。また、導電層７７、有機化合物を含む層７９及び導電層８０の積層体は記憶素子８２として機能する。記憶素子８２は、トランジスタ７５により制御される。
（実施の形態８）
本発明の半導体装置は、基体９０上に、導電層９１、導電層９１に接続された有機化合物を含む層９２、有機化合物を含む層９２に接続された導電層９３、アンテナとして機能する導電層９４、導電層９４上の導電性粒子６５を含む層６６、導電性粒子６５を含む層６６上の絶縁層１３１、絶縁層１３１上の半導体層１３２、ゲート絶縁層である絶縁層１３３、ゲート電極として機能する導電層１３４、導電層１３４を覆う絶縁層１３５、絶縁層１３５に設けられた開口部を介して半導体層１３２に接続された導電層１３６、絶縁層１３１に設けられた開口部と絶縁層１３５に設けられた開口部を介して導電性粒子６５を含む層６６に接続された導電層１３７が設けられている。
また、基体９０と導電層９１の間に設けられた絶縁膜、隣接する有機化合物を含む層９２の間に設けられ且つ導電層１０１を覆う絶縁膜、導電層９３を覆う絶縁膜、導電層１３６、１３７を覆う絶縁膜とを有する（図８参照）。導電層９３を覆う絶縁膜には、開口部が設けられており、開口部の内部に導電性粒子６５が設けられている。
上記構成において、アンテナとして機能する導電層９４は、導電層１０１又は導電層１０２に相当する。導電層１０１は導電層９１と同じ層に設けられており、導電層１０２は導電層９３と同じ層に設けられている。つまり、導電層９４は、導電層９１又は導電層９３と同じ層に設けられていることを特徴とする。上記特徴により、アンテナとして機能する導電層９４を形成する工程を独立して設けず、アンテナとして機能する導電層を形成する工程と、他の素子の導電層を形成する工程を同時に行うことができるため、作製工程を簡略化することができる。
また、導電層９４は、導電層９１又は導電層９３と同じ層に設けられている導電層の少なくとも１つである。
また上記構成において、半導体層１３２、絶縁層１３３及び導電層１３４はトランジスタ９９として機能する。また、導電層９１、有機化合物を含む層９２及び導電層９３の積層体は記憶素子１０３として機能する。
なお、図６〜８を用いて説明した構成では、アンテナとして機能する導電層は、１層のみではなく、複数の層に設けてもよい。アンテナとして機能する導電層を複数の層に設けることにより、半導体装置の受信感度を向上させることができる。また、図６〜８を用いて説明した構成では、トランジスタは、トップゲート型のものを示すが、本発明はトップゲート型に制約されない。ボトムゲート型のトランジスタを用いてもよい。
また、アンテナとして機能する導電層は、低抵抗化を図ることが好適である。低抵抗化を図るためには、アンテナとして機能する導電層を厚く形成するとよい。そのため、アンテナとして機能する導電層は、液滴吐出法またはダマシン法により形成することが好ましい。ダマシン法は、絶縁層に溝を設けて、その溝を充填するように導電層を形成する方法であり、溝の深さを調整することにより、膜厚を大きくすることが容易な方法である。ダマシン法を用いて形成する導電層としては、トランジスタのゲート電極を設ける層が好ましい。
なお、基体９０と、記憶素子１０３を含む素子群との間に剥離層を設けてもよい。そして、剥離層を用いて、基体９０と、記憶素子１０３を含む素子群とを分離してもよい。
また、導電性粒子６５を含む層６６中に、スペーサを設けてもよい。スペーサを設けることにより、基体５１と基体５５との距離を制御することができる。また、導電層９３と導電層１３７は、導電性粒子６５を含む層６６（導電性粒子６５と樹脂層に相当）により電気的に接続されているが、本発明はこの形態に制約されない。導電層９３と導電層１３７は、バンプのみを用いて電気的に接続させてもよいし、バンプと樹脂層を用いて電気的に接続させてもよいし、バンプと導電性粒子と樹脂層を用いて電気的に接続させてもよい。
（実施の形態９）
本発明の半導体装置の作製方法について、図１２を参照して説明する。
まず、基板２２０上に、剥離層２２１、複数の薄膜集積回路を含む層２２２を積層して形成する（図１２（Ａ）参照）。複数の薄膜集積回路を含む層２２２には、トランジスタ、記憶素子及びアンテナとして機能する導電層の３つを含む薄膜集積回路が複数含まれている。なお、基板上にトランジスタ、記憶素子及びアンテナとして機能する導電層の３つが設けられた構造として、例えば、図１、２に示す構造がある。
次に、複数の薄膜集積回路を含む層２２２に、選択的に開口部を形成して、剥離層２２１を露出させる（図１２（Ｂ）参照）。続いて、開口部にエッチング剤を導入して、剥離層２２１を除去する。エッチング剤には、公知のエッチング剤を用いるとよく、例えば、フッ化ハロゲンを含む気体又は液体、具体的には、三フッ化塩素（ＣｌＦ３）を用いるとよい。
次に、薄膜集積回路２２３の一方の面を基体２２４に接着させて、基板２２０から薄膜集積回路２２３を剥離する（図１２（Ｃ）参照）。次に、薄膜集積回路２２３の他方の面を基体２２５に接着させて、薄膜集積回路２２３を基体２２４、２２５により封止する（図１２（Ｄ）参照）。この際、加熱及び加圧の一方又は両方を行う封止ロール２２６、基体２２５が巻き付けられた供給ロール２２７及びベルトコンベア２２９を用いると、順次、基体２２４、２２５に封止された薄膜集積回路２２３を形成することができる。
次に、切断手段２２８により、基体２２４、２２５を切断する。そうすると、基体２２４、２２５に封止された薄膜集積回路２２３が完成する。本発明の半導体装置とは、上記のような、基体２２４、２２５に封止された薄膜集積回路２２３をその範疇に含む。
なお、切断手段２２８とは、ダイサー、レーザ、ワイヤソー、カッター、ナイフ等に相当する。
次に、上記とは異なる半導体装置の作製方法について、図１３を参照して説明する。以下に説明する半導体装置の作製方法は、少なくとも２枚の基板を用いるものであり、１枚の基板上には第１の薄膜集積回路が設けられており、もう１枚の基板上には第２の薄膜集積回路が設けられている。そして、第１の薄膜集積回路と第２の薄膜集積回路とが、電気的に接続されるように貼り合わせることにより、トランジスタ、記憶素子及びアンテナとして機能する導電層を含む薄膜集積回路を形成する。このように、第１の薄膜集積回路と第２の薄膜集積回路が電気的に接続された構造として、例えば、図３〜図５に示す構造がある。
基板２３０上に、剥離層２３１、複数の第１の薄膜集積回路を含む層２３２を積層して形成する（図１３（Ａ）参照）。複数の第１の薄膜集積回路を含む層２３２は、トランジスタ、記憶素子及びアンテナとして機能する導電層の３つから選択された少なくとも１つ又は２つを含む。
次に、複数の第１の薄膜集積回路を含む層２３２に、選択的に開口部を形成して、剥離層２３１を露出させる（図１３（Ｂ）参照）。次に、開口部にエッチング剤を導入して、剥離層２３１を除去する。続いて、第１の薄膜集積回路２３３の一方の面を基体２３４に接着させて、基板２３０から第１の薄膜集積回路２３３を剥離する（図１３（Ｃ）参照）。そうすると、第１の薄膜集積回路２３３が接着された基体２３４が完成する。
次に、上記と同じステップを行うことにより、第２の薄膜集積回路２３６が接着された基体２３５を形成する。第２の薄膜集積回路２３６は、トランジスタ、記憶素子及びアンテナとして機能する導電層の３つから選択された少なくとも１つ又は２つを含む。
また、第１の薄膜集積回路２３３又は第２の薄膜集積回路２３６と重なるように、導電性粒子を含む層２３７を設ける。ここでは、第２の薄膜集積回路２３６と重なるように、導電性粒子を含む層２３７を設ける。
次に、第１の薄膜集積回路２３３が接着された基体２３４と、第２の薄膜集積回路２３６が接着された基体２３５を貼り合わせる（図１３（Ｄ）参照）。基体２３４と基体２３５を貼り合わせる際には、導電性粒子を含む層２３７により、第１の薄膜集積回路２３３と第２の薄膜集積回路２３６が電気的に接続されるようにする。
続いて、切断手段２２８により、基体２３４、２３５を切断する。そうすると、基体２３４、２３５により封止された薄膜集積回路（第１の薄膜集積回路２３３と第２の薄膜集積回路２３６を含む）が完成する。このとき完成する薄膜集積回路は、トランジスタ、記憶素子及びアンテナとして機能する導電層を含み、半導体装置ともよばれる。
また、上記とは異なる方法として、第１の薄膜集積回路２３３が接着された基体２３４が完成したら（図１３（Ｃ）参照）、別の工程を行ってもよい。この工程では、第２の薄膜集積回路２３９が設けられた基板２３８を用いるものであり、第２の薄膜集積回路２３９上に導電性粒子を含む層２４９を設けておく。そして、導電性粒子を含む層２４９を介して、薄膜集積回路２３３と薄膜集積回路２３９が電気的に接続されるように、基板２３０から薄膜集積回路２３３を剥離する。そうすると、第１の薄膜集積回路２３３と第２の薄膜集積回路２３６が導電性粒子を含む層２３７により電気的に接続された薄膜集積回路が完成する。
このとき完成する薄膜集積回路は、トランジスタ、記憶素子及びアンテナとして機能する導電層を含み、半導体装置ともよばれる。なお、このとき完成する薄膜集積回路を、さらに、基体により封止してもよい。
次に、上記とは異なる半導体装置の作製方法について、図１４を参照して説明する。基板２４０上に、剥離層２４１、複数の薄膜集積回路を含む層２４２を積層して形成する（図１４（Ａ）参照）。複数の薄膜集積回路を含む層２４２は、トランジスタ、記憶素子及びアンテナとして機能する導電層の合計３つから選択された１つ又は２つを含む。
次に、複数の薄膜集積回路を含む層２４２に、選択的に開口部を形成して、剥離層２４１を露出させる（図１４（Ｂ）参照）。次に、開口部にエッチング剤を導入して、剥離層２４１を除去する。次に、薄膜集積回路２４３の一方の面を基体２４４に接着させて、基板２４０から薄膜集積回路２４３を剥離する（図１４（Ｃ）参照）。そうすると、薄膜集積回路２４３が接着された基体２４４が完成する。
このとき、薄膜集積回路２４３の一方の面は基体２４４に接着され、薄膜集積回路２４３の他方の面は露出される。そのため、薄膜集積回路２４３の他方の面に接続端子を設けておいて、薄膜集積回路２４３の一方の面が基体２４４に接着されたら、薄膜集積回路２４３の他方の面の接続端子が露出されるようにしておくとよい。そうすると、次の工程で行う、薄膜集積回路２４３と薄膜集積回路２４６の電気的な接続を容易に行うことができる。
次に、薄膜集積回路２４６が設けられた基板２４５を準備する（図１４（Ｄ）参照）。また、薄膜集積回路２４３又は薄膜集積回路２４６上に、導電性粒子を含む層２４７を設けておく。ここでは、薄膜集積回路２４６上に導電性粒子を含む層２４７が設けられている。そして、導電性粒子を含む層２４７を介して、薄膜集積回路２４３と薄膜集積回路２４６が電気的に接続されるように、薄膜集積回路２４３と薄膜集積回路２４６を貼り合わせる。次に、切断手段２４８により、基体２４４を切断する。上記工程を経て、薄膜集積回路２４３と薄膜集積回路２４６を含む半導体装置が完成する。
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。
（実施の形態１０）
上記の実施の形態では、基板２２０から、複数の薄膜集積回路を含む層２２２を分離しているが（図１２（Ａ）参照）、本発明はこの形態に制約されない。基板２２０上に、複数の薄膜集積回路を含む層２２２を形成した後に、基板２２０を薄型化してもよい。
基板２２０を薄型化するためには、基板２２０の他方の面を、研削装置（例えば研削盤）を用いて研削する。好適には、基板２２０の厚さが１００μｍ以下になるまで研削する。次に、研削した基板２２０の他方の面を、研磨装置（例えば、研磨パッド、研磨砥粒（例えば酸化セリウム等））を用いて研磨する。好適には、基板２２０の厚さが５０μｍ以下、好ましくは２０μｍ以下、より好ましくは５μｍ以下になるまで研磨する。なお、基板２２０を薄型化するためには、基板２２０の研削と研磨の一方又は両方を行うとよい。また、研削工程と研磨工程を行う前に、必要に応じて、複数の薄膜集積回路を含む層２２２上に保護を目的とした層を設けるとよい。また、研削工程と研磨工程の後は、必要に応じて、ゴミを除去するための洗浄工程、乾燥工程の一方又は両方を行うとよい。
薄型化した基板２２０の厚さは、研削工程と研磨工程に必要な時間、後に行う切断工程に必要な時間、半導体装置の用途、半導体装置の用途に必要な強度などを考慮して、適宜決めるとよい。例えば、研削工程と研磨工程の時間を短縮して生産性を向上させる場合は、研磨後の基板２２０の厚さは５０μｍ程度にするとよい。また、後に行う切断工程に必要な時間を短縮してり生産性を向上させる場合、研磨後の基板２２０の厚さは、２０μｍ以下、より好適には５μｍ以下とするとよい。また、半導体装置を薄い物品に貼り付けたり、埋め込んだりする場合、研磨後の基板２２０の厚さは２０μｍ以下、より好適には５μｍ以下とするとよい。また、薄型化した基板２２０の厚さの下限は特に制約されない。基板２２０が除去されるまで（基板２２０の厚さが０μｍになるまで）、薄型化してもよい。
基板２２０を薄型化した後は、必要に応じて、基板２２０を切断するとよい。薄型化した基板２２０を残存させておくと、有害な気体の侵入、水の侵入、不純物元素の侵入を抑制することができる。従って、劣化や破壊を抑制し、信頼性を向上させることができる。また、バリア性を向上させることができる。
本発明の半導体装置が含む導電層は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）、リチウム（Ｌｉ）、セシウム（Ｃｓ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）、ユウロピウム（Ｅｒ）、イットリビウム（Ｙｂ）等から選択された１つの元素を含む材料、上記の元素から選択された複数の元素を含む合金材料、導電性化合物材料からなる。
本発明の半導体装置が含む導電層は、蒸着法、スパッタリング法、ＣＶＤ法、印刷法又は液滴吐出法により形成される。液滴吐出法とは、導電性材料を含む組成物を選択的に吐出して、任意の場所に導電層を形成する方法であり、その方式によってはインクジェット法とよばれる。
記憶素子に対するデータの書き込みは、電気的作用又は光学的作用により行うが、電気的作用により行う場合、記憶素子が含む一対の導電層のうち、一方または両方が透光性を有することが必要である。透光性を有する導電層は、透光性のある導電性材料を用いて形成するか、または、透光性を有さない材料を用いる場合には光を透過する厚さで形成する。透光性のある導電性材料とは、インジウム錫酸化物、珪素を含有するインジウム錫酸化物、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等の材料に相当する。
また、記憶素子は、一対の導電層間に、有機化合物を含む層が挟まれた構造を有する。有機化合物を含む層は、公知の材料を用いることができ、低分子系材料、高分子系材料、シングレット材料、トリプレット材料のいずれを用いることもできる。
有機化合物を含む層には、有機化合物材料のみからなるものだけでなく、無機化合物を一部に含む材料を用いてもよい。また、有機化合物を含む層は、正孔注入層、正孔輸送層、正孔阻止層（ホールブロッキング層）、発光層、電子輸送層、電子注入層等を適宜組み合わせて構成されるが、単層で構成してもよいし、複数の層を積層させた構成としてもよいし、複数の層からなるがその境界が明確ではない混合型の構成でもよい。
また、有機化合物を含む層は、インクジェットに代表される液滴吐出法や蒸着法等により形成する。液滴吐出法を用いることにより、材料の利用効率、作成工程の簡略化による作製時間の短縮、作製費用の低減を実現することができる。
有機化合物を含む層に用いられる具体的な材料として、例えば、４、４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等の正孔輸送性の高い物質を用いることができる。
また、他にも有機化合物材料として、電子輸送性が高い材料を用いることができ、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等の化合物等を用いることができる。
また、他にも有機化合物材料として、４−ジシアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等が挙げられる。また、上記発光材料を分散してなる層を形成する場合に母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ２）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等を用いることができる。
また、上記の有機化合物材料に金属酸化物材料を混合させた材料を用いてもよい。金属酸化物材料とは、例えば、モリブデン酸化物、亜鉛酸化物又はインジウム酸化物であり、これらの金属酸化物材料から選択された１つ又は複数を有機化合物材料に混合させた材料を用いるとよい。
また、有機化合物を含む層には、光学的作用により、その性質が変化する材料を用いることができる。例えば、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることができる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。
また本発明の半導体装置が含むトランジスタには、非晶質半導体、結晶質半導体、微結晶半導体、有機半導体等をチャネル部としたトランジスタが用いられる。本実施例は、上記の実施の形態と自由に組み合わせることができる。
本発明の半導体装置の等価回路図とその動作について、図面を参照して説明する。本発明の半導体装置は、メモリセル２０１がマトリクス状に設けられたメモリセルアレイ２０２、デコーダ２０３、デコーダ２０４、セレクタ２０５、読み出し書き込み回路２０６を有する（図９（Ａ）参照）。メモリセル２０１は、記憶素子２０７を有する。
記憶素子２０７は、ビット線Ｂａ（１≦ａ≦ｍ）として機能する導電層２０８、ワード線Ｗｂ（１≦ｂ≦ｎ）として機能する導電層２０９、導電層２０８と導電層２０９の間に設けられた有機化合物を含む層２１０を有する（図１０（Ａ）の上面図と図１０（Ｂ）の断面図参照）。有機化合物を含む層２１０の間には、絶縁層２１１が設けられている。
導電層２０８は第１の方向に延在して設けられており、導電層２０９は第１の方向と垂直な第２の方向に延在して設けられている。導電層２０８と導電層２０９は両者ともストライプ状に設けられている。また、導電層２０８と導電層２０９は互いに交差するように設けられている。
なお上記の構成は、１つのメモリセル２０１に１つの記憶素子２０７が設けられたパッシブマトリクス型の場合である。しかしながら、本発明の半導体装置には、１つのメモリセル２０１に１つの記憶素子２０７と１つのトランジスタ２１５が設けられたアクティブマトリクス型を採用してもよい（図１１参照）。
次に、上記構成を有する半導体装置にデータの書き込みを行うときの動作について説明する。データの書き込みは、光学的作用又は電気的作用により行う。
まず、電気的作用によりデータの書き込みを行う場合について説明する（図９（Ａ）参照）。
まず、デコーダ２０３、デコーダ２０４、セレクタ２０５により、１つのメモリセル２０１が選択される。次に、読み出し書き込み回路２０６により、メモリセル２０１にデータが書き込まれる。
具体的には、選択されたメモリセル２０１が含む記憶素子２０７に所定の電圧を印加して、大電流を流し、記憶素子２０７が含む一対の導電層間を短絡させる。短絡した記憶素子２０７は、他の記憶素子２０７と比較すると抵抗値が大幅に小さくなる。このように、電気的作用を加えることにより、記憶素子２０７の抵抗値が変化することを利用してデータの書き込みを行う。例えば、電気的作用を加えていない記憶素子２０７を「０」のデータとする場合、「１」のデータを書き込む場合、選択された記憶素子２０７に電圧を印加して大電流を流すことによって、短絡させる。つまり、記憶素子２０７の抵抗値を低下させる。
なお、本発明は、記憶素子２０７に所定の電圧を印加して、記憶素子２０７を短絡させることによりデータを書き込む形態に制約されない。記憶素子２０７の素子構造や印加する電圧を適宜調整することにより、記憶素子２０７に所定の電圧を印加して、一対の導電層間の有機化合物を含む層２１０を絶縁化させることによりデータを書き込んでもよい。この場合、絶縁化した有機化合物を含む層２１０を含む記憶素子２０７は、他の記憶素子２０７と比較すると、抵抗値が大幅に高くなる。このように、電気的作用を加えることにより、記憶素子２０７の抵抗値が変化することを利用してデータの書き込みを行ってもよい。例えば、電気的作用を加えていない記憶素子２０７を「０」のデータとする場合、「１」のデータを書き込む場合、選択された記憶素子２０７に電圧を印加して一対の導電層間の有機化合物を含む層２１０を絶縁化させる。
次に、光学的作用によりデータの書き込みを行う場合について説明する（図１０（Ｂ）（Ｃ）参照）。この場合、透光性を有する導電層側（ここでは導電層２０９とする）から、レーザ照射装置２１２により、有機化合物を含む層２１０にレーザ光を照射することにより、データの書き込みを行う。より詳しくは、選択された記憶素子２０７が含む有機化合物を含む層２１０にレーザ光を照射して有機化合物を含む層２１０を破壊する。破壊された有機化合物を含む層２１０は、絶縁化し、他の記憶素子２０７と比較すると抵抗値が大幅に大きくなる。このように、レーザ光の照射により、記憶素子２０７の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子２０７を「０」のデータとする場合、「１」のデータを書き込む際は、記憶素子２０７にレーザ光を照射して破壊することによって抵抗値を大きくする。
なお、本発明は、記憶素子２０７にレーザ光を照射して、有機化合物を含む層２１０を絶縁化することによりデータを書き込む形態に制約されない。記憶素子２０７の素子構造やレーザ光の強度を適宜調整することにより、記憶素子２０７にレーザ光を照射して、有機化合物を含む層２１０を絶縁破壊して、一対の導電層を短絡させることによりデータを書き込んでもよい。この場合、一対の導電層を短絡させた記憶素子２０７は、他の記憶素子２０７と比較すると、抵抗値が大幅に低くなる。このように、光学的作用を加えることにより、記憶素子２０７の抵抗値が変化することを利用してデータの書き込みを行ってもよい。
また、有機化合物を含む層２１０として、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いる場合、レーザ光を照射すると、照射された有機化合物を含む層２１０の導電性が増加し、記憶素子２０７の抵抗値が低くなる。一方、照射されていない有機化合物を含む層２１０は導電性を有することがなく、記憶素子２０７の抵抗値は変化しない。この場合も、選択された有機化合物を含む層２１０にレーザ光を照射することにより、記憶素子２０７の抵抗値が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない記憶素子２０７を「０」のデータとする場合、「１」のデータを書き込む際は、選択された記憶素子２０７にレーザ光を照射して導電性を増加させる。
続いて、データの読み出しを行う際の動作について説明する（図９（Ａ）（Ｂ）参照）。ここでは、読み出し書き込み回路２０６は、抵抗素子２１３とセンスアンプ２１４を含む構成とする。但し、読み出し書き込み回路２０６の構成は上記構成に制約されず、どのような構成を有していてもよい。
データの読み出しは、導電層２０８と導電層２０９の間に電圧を印加して、記憶素子２０７の抵抗値を読み取ることにより行う。例えば、上述したように、電気的作用の印加によりデータの書き込みを行った場合、電気的作用を加えていない記憶素子２０７の抵抗値と、電気的作用を加えた記憶素子２０７の抵抗値は異なる値となる。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
また、有機化合物を含む層２１０にレーザ光を照射することによりデータの書き込みを行った場合も同様であり、光学的作用を加えていない記憶素子２０７の抵抗値と、光学的作用を加えた記憶素子２０７の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
また、有機化合物を含む層２１０に、光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いた場合も同様であり、光学的作用を加えていない記憶素子２０７の抵抗値と、光学的作用を加えた記憶素子２０７の抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。
まず、デコーダ２０３、デコーダ２０４、セレクタ２０５により、１つのメモリセル２０１が選択される。ここでは、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙが選択されるとする。次に、メモリセル２０１が含む記憶素子２０７と、抵抗素子２１３は、直列に接続された状態となる。ここで、直列に接続された記憶素子２０７と抵抗素子２１３の両端に電圧が印加されると、ノードαの電位は、記憶素子２０７の抵抗値に従って、抵抗分割された電位となる。ノードαの電位は、センスアンプ２１４に供給され、当該センスアンプ２１４において、「０」と「１」のどちらの情報を有しているかを判別される。その後、センスアンプ２１４において判別された「０」と「１」の情報を含む信号は、外部に供給される。
上記の方法によると、記憶素子２０７の情報は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、電気的作用を加えていない記憶素子２０７と、電気的作用を加えた記憶素子２０７の抵抗値の相違に起因した電流値の相違を利用するものである。このように電流値の相違を電気的に読み取ることにより、データの読み出しを行ってもよい。
また、上記構成とは異なる構成として、導電層２０８と有機化合物を含む層２１０、又は導電層２０９と有機化合物を含む層２１０の間に、整流性を有する素子を設けてもよい。整流性がある素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。ダイオードとは、ＰＮ接合を含むダイオード、ＰＩＮ接合を含むダイオード、アバランシェダイオードを用いるとよい。このように、整流性がある素子を設けると、１つの方向にしか電流が流れないために、誤差が減少して、読み出しマージンを向上させることができる。
本発明の半導体装置は、光学的作用又は電気的作用によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止してセキュリティを確保しつつ、新たなデータを追記することができる。従って、本発明は、多機能化と高機能化と高付加価値化を実現した表示装置を提供することができる。
本発明の半導体装置は、一対の導電層間に有機化合物を含む層が挟まれた構造の記憶素子からなることを特徴とする。上記の記憶素子の構造は、発光素子の構造と同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の半導体装置を提供することができる。
本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
本発明の半導体装置の構成について、図面を参照して説明する。本発明の半導体装置は、大別して、アンテナ部２２１０、電源部２２２０、ロジック部２２３０からなる（図１５参照）。
アンテナ部２２１０は、外部信号の受信とデータの送信を行うためのアンテナ２０１０を含む。電源部２２２０は、アンテナ２０１０を介して外部から受信した信号により電源を作る整流回路２０２０と、作りだした電源を保持するための容量素子２０３０からなる。ロジック部２２３０は、受信した信号を復調する復調回路２０４０と、クロック信号を生成するクロック生成回路２０５０と、各コード認識及び判定回路２０６０と、メモリからデータを読み出すための信号を受信信号により作り出すメモリコントローラ２０７０と、符号化した信号を受信信号にのせるための変調回路２０８０と、読み出したデータを符号化する符号化回路２０９０と、データを保持する記憶回路２１１０とを有する。
次に、半導体装置のレイアウトについて、図面を参照して説明する。まず、１つの半導体装置の全体のレイアウトについて説明する（図１６参照）。半導体装置は、電源部２２２０及びロジック部２２３０とを構成する素子群２１４０が設けられており、アンテナ２０１０は、素子群２１４０が含む複数の導電層から選択された一つの導電層と同じ層に設けられている。
なお、図示する構成では、素子群２１４０が設けられる領域の一部と、アンテナ２０１０が設けられる領域の一部は重なっており、アンテナ２０１０を構成する配線の幅を１５０μｍ、配線と配線の間の幅を１０μｍで設計し、その巻き数は１５巻きとした。
次に、電源部２２２０とロジック部２２３０のレイアウトについて説明する（図１７参照）。電源部２２２０を構成する整流回路２０２０と容量素子２０３０は同じ領域に設けられる。ロジック部２２３０を構成する復調回路２０４０と、各コード認識及び判定回路２０６０は、２カ所に分けて設けられる。記憶回路２１１０とメモリコントローラ２０７０は隣接して設けられる。クロック生成回路２０５０と各コード認識及び判定回路２０６０は隣接して設けられる。復調回路２０４０は、クロック生成回路２０５０と各コード認識及び判定回路２０６０の間に設けられる。なお、図１５のブロック図には示していないが、ロジック部用の検波容量２１２０と、電源部用の検波容量２１３０とが設けられる。変調回路２０８０は、検波容量２１２０と検波容量２１３０の間に設けられる。本実施例は、上記の実施の形態と自由に組み合わせることができる。
本発明の半導体装置２００の用途は広範にわたり、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１８（Ａ）参照）、包装用容器類（包装紙やボトル等、図１８（Ｂ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１８（Ｃ）参照）、乗物類（自転車等、図１８（Ｄ）参照）、装身具（鞄や眼鏡等、図１８（Ｅ）参照）、食品類、衣類、生活用品類、電子機器等に貼り付けて使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
半導体装置は、物品の表面に貼ったり、物品に埋め込んだりすることにより、物品に固定される。例えば、本なら表紙の厚紙に埋め込んだり、包装紙なら包装紙を構成する有機樹脂内に埋め込んだりする。また、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類等なら、表面に貼り付けたり、埋め込んだりする。上記に挙げた物品のうち、例えば、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。
また、半導体装置を、物の管理や流通のシステムに活用することで、システムの多機能化を図ることができる。例えば、表示部２９４を含む携帯端末にリーダライタ２９５を設けて、物品２９７に半導体装置２９６を設ければ、リーダライタ２９５に半導体装置２９６をかざすと、表示部２９４に物品２９７の原材料や原産地、流通過程の履歴等が表示されるシステムが実現し、システムの多機能化、高付加価値化を図ることができる（図１９（Ａ）参照）。また、別の例として、ベルトコンベアの脇にリーダライタ２９５を設けて、物品２９７に半導体装置２９６を設ければ、物品２９７の検品を簡単に行うことができ、システムの多機能化を図ることができる（図１９（Ｂ）参照）。本実施例は、上記の実施の形態、実施例と自由に組み合わせることができる。
また、本発明の半導体装置が利用することができる電波の周波帯は、長波帯の〜１３５ｋＨｚ、短波帯の６．７８ＭＨｚ、１３．５６ＭＨｚ、２７．１２５ＭＨｚ、４０．６８ＭＨｚ、超短波帯４３３．９２ＭＨｚ、８６９．０ＭＨｚ、９１５．０ＭＨｚ、マイクロ波帯の２．４５ＧＨｚ、５．８ＭＨｚ、２４．１２５ＧＨｚ等が挙げられる。
本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 本発明の半導体装置を示す図。 半導体装置の使用形態を示す図。 半導体装置の使用形態を示す図。

Claims (21)

  1. 半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、
    前記トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第３の導電層と、
    アンテナとして機能する第４の導電層と、を有し、
    前記第４の導電層は、前記第１の導電層、前記第２の導電層及び前記第３の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  2. 請求項１において、前記トランジスタ、前記第２の絶縁層、前記第２の導電層、前記有機化合物を含む層、前記第３の導電層及び前記第４の導電層は、同じ基板上に設けられていることを特徴とする半導体装置。
  3. 半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、
    前記トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層を覆う第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して前記第２の導電層に接続された第３の導電層と、
    前記第３の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第４の導電層と、
    アンテナとして機能する第５の導電層と、を有し、
    前記第５の導電層は、前記第１の導電層、前記第２の導電層、前記第３の導電層及び前記第４の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  4. 請求項３において、前記トランジスタ、前記第２の絶縁層、前記第２の導電層、前記第３の絶縁層、前記第３の導電層、前記有機化合物を含む層、前記第４の導電層及び前記第５の導電層は、同じ基板上に設けられていることを特徴とする半導体装置。
  5. 半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、
    前記トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層を覆う第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して前記第２の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接する第３の導電層と、
    アンテナとして機能する第４の導電層と、を有し、
    前記第４の導電層は、前記第１の導電層、前記第２の導電層及び前記第３の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  6. 請求項５において、前記トランジスタ、前記第２の絶縁層、前記第２の導電層、前記第３の絶縁層、前記有機化合物を含む層、前記第３の導電層及び前記第４の導電層は、同じ基板上に設けられていることを特徴とする半導体装置。
  7. 半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含むトランジスタと、
    前記トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層を覆う第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して前記第２の導電層に接続された第３の導電層と、
    前記第３の導電層を覆う第４の絶縁層と、
    前記第４の絶縁層に設けられた開口部を介して前記第３の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第４の導電層と、
    アンテナとして機能する第５の導電層と、を有し、
    前記第５の導電層は、前記第１の導電層、前記第２の導電層、前記第３の導電層及び前記第４の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  8. 請求項７において、前記トランジスタ、前記第２の絶縁層、前記第２の導電層、前記第３の絶縁層、前記第３の導電層、前記第４の絶縁層、前記有機化合物を含む層、前記第４の導電層及び前記第５の導電層は、同じ基板上に設けられていることを特徴とする半導体装置。
  9. 第１の基板上に設けられた第１の導電層と、
    前記第１の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第２の導電層と、
    第２の基板上に設けられ、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第３の導電層を含むトランジスタと、
    前記トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第４の導電層と、
    前記第２の基板上に設けられ、アンテナとして機能する第５の導電層と、を有し、
    前記第１の基板と前記第２の基板は、前記第１の導電層と前記第４の導電層、又は前記第２の導電層と前記第４の導電層とが接するように、導電性粒子を含む層を介して貼りあわされており、
    前記第５の導電層は、前記第３の導電層と前記第４の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  10. 第１の基板上に設けられた第１の導電層と、
    前記第１の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第２の導電層を有し、
    第２の基板上に設けられ、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極として機能する第３の導電層を含むトランジスタと、
    前記トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第４の導電層と、
    前記第４の導電層を覆う第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して前記第４の導電層に接続された第５の導電層と、
    前記第２の基板上に設けられ、アンテナとして機能する第６の導電層と、を有し、
    前記第１の基板と前記第２の基板は、前記第１の導電層と前記第５の導電層、又は前記第２の導電層と前記第５の導電層が接するように、導電性粒子を含む層を介して貼りあわされており、
    前記第６の導電層は、前記第４の導電層と前記第５の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  11. 第１の基板上に設けられ、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタと、
    前記第１のトランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して、前記第１の半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第３の導電層と、を有し、
    第２の基板上に設けられ、第２の半導体層と、ゲート絶縁層である第３の絶縁層及びゲート電極である第４の導電層を含む第２のトランジスタと、
    前記第２のトランジスタを覆う第４の絶縁層と、
    前記第４の絶縁層に設けられた開口部を介して前記第２の半導体層の不純物領域に接続された第５の導電層と、
    前記第２の基板上に設けられ、アンテナとして機能する第６の導電層と、を有し、
    前記第１の基板と前記第２の基板は、前記第３の導電層と前記第５の導電層が接するように、導電性粒子を含む層を介して貼りあわされており、
    前記第６の導電層は、前記第４の導電層と前記第５の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  12. 第１の基板上に設けられ、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタと、
    前記第１のトランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記第１の半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第３の導電層と、
    第２の基板上に設けられ、第２の半導体層、ゲート絶縁層である第３の絶縁層及びゲート電極である第４の導電層を含む第２のトランジスタと、
    前記第２のトランジスタを覆う第４の絶縁層と、
    前記第４の絶縁層に設けられた開口部を介して前記第２の半導体層の不純物領域に接続された第５の導電層と、
    前記第５の導電層を覆う第５の絶縁層と、
    前記第５の絶縁層に設けられた開口部を介して前記第５の導電層に接続された第６の導電層と、
    前記第２の基板上に設けられ、アンテナとして機能する第７の導電層と、を有し、
    前記第１の基板と前記第２の基板は、前記第３の導電層と前記第６の導電層が接するように、導電性粒子を含む層を介して貼りあわされており、
    前記第７の導電層は、前記第４の導電層、前記第５の導電層及び前記第６の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  13. 第１の基板上に設けられた第１の導電層と、
    前記第１の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第２の導電層と、
    前記第１の基板上に設けられ、アンテナとして機能する第３の導電層と、
    第２の基板上に設けられ、半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第４の導電層を含むトランジスタと、
    前記トランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第５の導電層と、を有し、
    前記第１の基板と前記第２の基板は、前記第１の導電層と前記第５の導電層、又は前記第２の導電層と前記第５の導電層が接するように、導電性粒子を含む層を介して貼りあわされており、
    前記第３の導電層は、前記第１の導電層と前記第２の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  14. 基板上に設けられた第１の導電層と、
    前記第１の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第２の導電層と、
    前記第２の導電層を覆う導電性粒子を含む層と、
    前記導電性粒子を含む層を覆う第２の絶縁層と、
    前記第２の絶縁層上に設けられ、半導体層、ゲート絶縁層である第３の絶縁層及びゲート電極である第３の導電層を含むトランジスタと、
    前記トランジスタを覆う第４の絶縁層と、
    前記第４の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第４の導電層と、
    前記第２の絶縁層と前記第４の絶縁層に設けられた開口部を介して前記導電性粒子を含む層に接続された第５の導電層と、
    前記基板上に設けられ、アンテナとして機能する第６の導電層と、を有し、
    前記第６の導電層は、前記第３の導電層と前記第４の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  15. 基板上に設けられた第１の導電層と、
    前記第１の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第２の導電層と、
    前記第２の導電層を覆う導電性粒子を含む層と、
    前記導電性粒子を含む層を覆う第２の絶縁層と、
    前記第２の絶縁層上に設けられ、半導体層、ゲート絶縁層である第３の絶縁層及びゲート電極である第３の導電層を含むトランジスタと、
    前記トランジスタを覆う第４の絶縁層と、
    前記第４の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第４の導電層と、
    前記第２の絶縁層と前記第４の絶縁層に設けられた開口部を介して前記導電性粒子を含む層に接続された第５の導電層と、
    前記第４の導電層と前記第５の導電層を覆う第５の絶縁層と、
    前記第５の絶縁層に設けられた開口部を介して前記第４の導電層に接続された第６の導電層と、
    前記基板上に設けられ、アンテナとして機能する第７の導電層と、を有し、
    前記第７の導電層は、前記第３の導電層、前記第４の導電層及び前記第６の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  16. 基板上に設けられ、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタと、
    前記第１のトランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記第１の半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層を覆う第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して前記第２の導電層に接続された第３の導電層と、
    前記第３の絶縁層に設けられた開口部を介して前記第２の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第４の導電層と、
    前記第４の導電層を覆う導電性粒子を含む層と、
    前記導電性粒子を含む層を覆う第４の絶縁層と、
    前記第４の絶縁層上に設けられ、第２の半導体層、ゲート絶縁層である第５の絶縁層及びゲート電極である第５の導電層を含む第２のトランジスタと、
    前記第２のトランジスタ上の第６の絶縁層と、
    前記第６の絶縁層に設けられた開口部を介して前記第２の半導体層の不純物領域に接続された第６の導電層と、
    前記第４の絶縁層と前記第６の絶縁層に設けられた開口部を介して前記導電性粒子を含む層に接続された第７の導電層と、
    前記基板上に設けられ、アンテナとして機能する第８の導電層と、を有し、
    前記第８の導電層は、前記第５の導電層と前記第６の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  17. 基板上に設けられ、第１の半導体層、ゲート絶縁層である第１の絶縁層及びゲート電極である第１の導電層を含む第１のトランジスタと、
    前記第１のトランジスタを覆う第２の絶縁層と、
    前記第２の絶縁層に設けられた開口部を介して前記第１の半導体層の不純物領域に接続された第２の導電層と、
    前記第２の導電層を覆う第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して前記第２の導電層に接続された第３の導電層と、
    前記第３の絶縁層に設けられた開口部を介して前記第２の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第４の導電層と、
    前記第４の導電層を覆う導電性粒子を含む層と、
    前記導電性粒子を含む層を覆う第４の絶縁層と、
    前記第４の絶縁層上に設けられ、第２の半導体層、ゲート絶縁層である第５の絶縁層及びゲート電極である第５の導電層を含む第２のトランジスタと、
    前記第２のトランジスタ上の第６の絶縁層と、
    前記第６の絶縁層に設けられた開口部を介して前記第２の半導体層の不純物領域に接続された第６の導電層と、
    前記第４の絶縁層と前記第６の絶縁層に設けられた開口部を介して前記導電性粒子を含む層に接続された第７の導電層と、
    前記第６の導電層と前記第７の導電層を覆う第７の絶縁層と、
    前記第７の絶縁層に設けられた開口部を介して前記第６の導電層に接続された第８の導電層と、
    前記基板上に設けられ、アンテナとして機能する第９の導電層と、を有し、
    前記第９の導電層は、前記第５の導電層、前記第６の導電層及び前記第８の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  18. 基板上に設けられた第１の導電層と、
    前記第１の導電層に接続された有機化合物を含む層と、
    前記有機化合物を含む層に接続された第２の導電層と、
    前記基板上に設けられ、アンテナとして機能する第３の導電層と、
    前記第２の導電層上の導電性粒子を含む層と、
    前記導電性粒子を含む層上の第１の絶縁層と、
    前記第１の絶縁層上に設けられ、半導体層、ゲート絶縁層である第２の絶縁層及びゲート電極である第４の導電層を含むトランジスタと、
    前記トランジスタを覆う第３の絶縁層と、
    前記第３の絶縁層に設けられた開口部を介して前記半導体層の不純物領域に接続された第５の導電層と、
    前記第１の絶縁層と前記第３の絶縁層に設けられた開口部を介して前記導電性粒子を含む層に接続された第６の導電層と、を有し、
    前記第３の導電層は、前記第１の導電層と前記第２の導電層の少なくとも１つと同じ層に設けられた導電層であることを特徴とする半導体装置。
  19. 請求項１乃至請求項１０、請求項１３乃至請求項１５、請求項１８のいずれか一項において、
    整流回路、変調回路、復調回路、クロック生成回路及び符号化回路から選択された１つ又は複数を有し、
    前記整流回路、前記変調回路、前記復調回路、前記クロック生成回路及び前記符号化回路から選択された１つ又は複数は、前記トランジスタを含むことを特徴とする半導体装置。
  20. 請求項１１、請求項１２、請求項１６又は請求項１７のいずれか一項において、
    整流回路、変調回路、復調回路、クロック生成回路及び符号化回路から選択された１つ又は複数を有し、
    前記整流回路、前記変調回路、前記復調回路、前記クロック生成回路及び前記符号化回路から選択された１つ又は複数は、前記第１のトランジスタと前記第２のトランジスタの一方又は両方を含むことを特徴とする半導体装置。
  21. 請求項１乃至請求項１８のいずれか一項において、
    前記アンテナは、電磁波を交流の電気信号に変換し、
    前記アンテナから供給される交流の電気信号を基に電源電位を生成する整流回路を有することを特徴とする半導体装置。
JP2006011926A 2005-01-21 2006-01-20 半導体装置 Expired - Fee Related JP5025134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006011926A JP5025134B2 (ja) 2005-01-21 2006-01-20 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005014617 2005-01-21
JP2005014617 2005-01-21
JP2006011926A JP5025134B2 (ja) 2005-01-21 2006-01-20 半導体装置

Publications (3)

Publication Number Publication Date
JP2006229211A true JP2006229211A (ja) 2006-08-31
JP2006229211A5 JP2006229211A5 (ja) 2008-12-11
JP5025134B2 JP5025134B2 (ja) 2012-09-12

Family

ID=36692428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006011926A Expired - Fee Related JP5025134B2 (ja) 2005-01-21 2006-01-20 半導体装置

Country Status (4)

Country Link
US (1) US8835907B2 (ja)
EP (1) EP1839335A4 (ja)
JP (1) JP5025134B2 (ja)
WO (1) WO2006078065A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108477A1 (ja) * 2012-01-20 2013-07-25 株式会社日立製作所 半導体装置およびその製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7688272B2 (en) 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
IL173941A0 (en) 2006-02-26 2007-03-08 Haim Goldberger Monolithic modules for high frequecney applications
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
CN104485334B (zh) * 2014-12-16 2018-02-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
US10453872B1 (en) * 2018-05-03 2019-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. Array substrate and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2001345431A (ja) * 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP2002026283A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
JP2003031814A (ja) * 2001-03-19 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003168570A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd 表示装置
JP2003243631A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3602887A1 (de) * 1986-01-31 1987-08-06 Bayer Ag Nichtfluechtiger elektronischer speicher
JP2000020665A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 半導体装置
DE19901384A1 (de) * 1999-01-15 2000-07-27 Siemens Ag Elektronisches Bauelement und Verwendung einer darin enthaltenen Schutzstruktur
EP1181666A1 (en) * 2000-02-14 2002-02-27 Koninklijke Philips Electronics N.V. Transponder and appliance
CN1181546C (zh) * 2000-03-28 2004-12-22 皇家菲利浦电子有限公司 带可编程存储器单元的集成电路
US6924691B2 (en) * 2000-11-28 2005-08-02 Precision Dynamics Corporation Rectifying charge storage device with sensor
JP3560563B2 (ja) * 2001-05-08 2004-09-02 シャープ株式会社 半導体装置及びその製造方法
US6773929B2 (en) * 2001-09-14 2004-08-10 Hynix Semiconductor Inc. Ferroelectric memory device and method for manufacturing the same
US6646328B2 (en) * 2002-01-11 2003-11-11 Taiwan Semiconductor Manufacturing Co. Ltd. Chip antenna with a shielding layer
JP4274734B2 (ja) * 2002-03-15 2009-06-10 三洋電機株式会社 トランジスタ回路
US6812509B2 (en) * 2002-06-28 2004-11-02 Palo Alto Research Center Inc. Organic ferroelectric memory cells
JP2004128471A (ja) * 2002-08-07 2004-04-22 Canon Inc 不揮発メモリ装置
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
JP4566578B2 (ja) 2003-02-24 2010-10-20 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP3794411B2 (ja) * 2003-03-14 2006-07-05 セイコーエプソン株式会社 表示装置および電子機器
US7333072B2 (en) * 2003-03-24 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device
US7768405B2 (en) * 2003-12-12 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method thereof
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101098777B1 (ko) * 2004-03-04 2011-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｉｄ 칩 및 ｉｃ 카드
WO2006043687A1 (en) * 2004-10-22 2006-04-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
EP1810334B1 (en) 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2001345431A (ja) * 2000-05-31 2001-12-14 Japan Science & Technology Corp 有機強誘電体薄膜及び半導体デバイス
JP2002026283A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 多層構造のメモリ装置及びその製造方法
JP2003031814A (ja) * 2001-03-19 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003168570A (ja) * 2001-11-29 2003-06-13 Hitachi Ltd 表示装置
JP2003243631A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム
JP2004220591A (ja) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd カード及び前記カードを用いた記帳システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013108477A1 (ja) * 2012-01-20 2013-07-25 株式会社日立製作所 半導体装置およびその製造方法
JP2013149833A (ja) * 2012-01-20 2013-08-01 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1839335A1 (en) 2007-10-03
EP1839335A4 (en) 2011-09-14
US20080121874A1 (en) 2008-05-29
JP5025134B2 (ja) 2012-09-12
WO2006078065A1 (en) 2006-07-27
US8835907B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
JP5303588B2 (ja) 半導体装置の作製方法
US7688624B2 (en) Semiconductor device
KR101169262B1 (ko) 반도체 장치
JP5025134B2 (ja) 半導体装置
JP5227536B2 (ja) 半導体集積回路の作製方法
KR101150994B1 (ko) 반도체장치
JP5268197B2 (ja) 半導体装置
KR101427083B1 (ko) 기억장치 및 반도체 장치
KR101280295B1 (ko) 반도체 장치 및 그 구동방법
JP5371155B2 (ja) 半導体装置
WO2006043573A1 (en) Semiconductor device and driving method of the same
JP5127178B2 (ja) 半導体装置の作製方法
JP4781159B2 (ja) 半導体装置
JP4954537B2 (ja) 半導体装置
JP5190182B2 (ja) 半導体装置
JP2007013126A (ja) 半導体装置およびその作製方法
JP2006148088A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081023

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees