KR100702462B1 - 액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 ｏｌｅｄ 패널의 제조 방법 - Google Patents

액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 ｏｌｅｄ 패널의 제조 방법 Download PDF

Info

Publication number
KR100702462B1
KR100702462B1 KR1020057019022A KR20057019022A KR100702462B1 KR 100702462 B1 KR100702462 B1 KR 100702462B1 KR 1020057019022 A KR1020057019022 A KR 1020057019022A KR 20057019022 A KR20057019022 A KR 20057019022A KR 100702462 B1 KR100702462 B1 KR 100702462B1
Authority
KR
South Korea
Prior art keywords
active matrix
matrix panel
voltage
driving tft
inspection
Prior art date
Application number
KR1020057019022A
Other languages
English (en)
Other versions
KR20060017586A (ko
Inventor
요시타미 사카구치
다이주 나카노
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20060017586A publication Critical patent/KR20060017586A/ko
Application granted granted Critical
Publication of KR100702462B1 publication Critical patent/KR100702462B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Abstract

AMOLED 패널용 TFT 어레이의 기능 검사를 OLED 형성 공정 전에 행하여 패널 제작 비용을 삭감한다. 기판상에 TFT 어레이를 형성하여 액티브 매트릭스 패널을 생성하는 어레이 공정(1)과, 생성된 액티브 매트릭스 패널의 기능 검사를 행하는 검사 공정(2)과, 검사 공정(2)에 의해 양품이라고 판단된 액티브 매트릭스 패널에 대하여 OLED를 실장하는 셀 공정(3)을 포함하고, 이 검사 공정(2)은 어레이 공정(1)에 의해 생성된 액티브 매트릭스 패널에 있어서의 OLED 접속 전극이 노출되는 면 근방에 대향 전극을 배치시키고, 이 액티브 매트릭스 패널을 구성하는 측정 대상 화소를 흐르는 전류를 관측한다.

Description

액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브 매트릭스 ＯＬＥＤ 패널의 제조 방법{ACTIVE MATRIX PANEL INSPECTION DEVICE, INSPECTION METHOD, AND ACTIVE MATRIX OLED PANEL MANUFACTURING METHOD}
본 발명은 액티브 매트릭스 OLED(Organic Light Emitting Diode) 패널의 검사 장치 등에 관한 것이며, 보다 상세하게는 OLED 형성 프로세스 공정 전에 TFT 어레이의 기능 검사를 행하는 검사 장치 등에 관한 것이다.
OLED[또는 유기 EL(Electro Luminescence)로도 불림]는 전장(電場)을 가함으로써 여기하는 형광성 유기 화합물에 직류 전류를 흐르게 하여 발광시키는 것이며, 박형, 고시야각, 넓은 가무트(Gamut) 등의 점으로부터 차세대 디스플레이 디바이스로서 주목받고 있다. 이 OLED의 구동 방식에는 패시브형과 액티브형이 존재하지만, 대화면, 고선명인 디스플레이를 실현하기 위해서는 재료, 수명, 크로스토크의 면에서 액티브형이 적합하다. 이 액티브형에서는 TFT(Thin Film Transistor) 구동을 행할 필요가 있으며, 이 TFT 어레이에는 예컨대 저온 폴리실리콘을 사용한 것과, a-Si(아몰퍼스 실리콘)를 사용한 것이 주목받고 있다.
종래, 예컨대 액정 표시 장치(LCD)에 있어서의 TFT 어레이의 검사 방법으로서, 화소 용량에의 전압의 기록을 행한 후, 화소 용량에 축적된 전하를 적분 회로 에 의해 관측하고, 기록이 정확하게 행해졌는지 여부를 검사하는 방법이 있다(예컨대, 특허 문헌 1 참조). 또한, 전계-광 변환 소자를 사용하여 광학적으로 화소 용량에의 기록을 검사하는 수법이 개시되어 있다(예컨대, 특허 문헌 2 참조). 또한, 전자빔에 의해 화소 전극에 전류를 흐르게 하는 동시에 화소 전극 전위를 측정함으로써, 기록을 검사하는 수법에 대해서도 제안되어 있다.
[특허 문헌 1] 미국 특허(USP) 제5,179,345호(Page 3-5, Fig. 2)
[특허 문헌 2] 미국 특허(USP) 제4,983,911호(Page 2-4, Fig. 1∼3)
여기서, 액티브 매트릭스 OLED(AMOLED)와 액티브 매트릭스 액정 디스플레이(AMLCD)를 비교하여 설명한다. 도 21(a), 21(b)는 AMOLED와 AMLCD의 화소 회로를 비교 설명하기 위한 도면이다. 도 21(a)는 AMOLED의 화소 회로, 도 21(b)는 AMLCD의 화소 회로를 도시하고 있다. 도 21(b)에 있어서, 데이터선(Data)과 게이트선(Gate)에 접속된 TFT(310)에 의해 TFT 어레이의 화소 회로가 형성된다. 한편, 도 21(a)에 도시하는 AMOLED에서는 도 21(b)에 도시하는 것과 동일한 회로의 화소 용량의 옆에 오픈·드레인의 드라이브 구동용 트랜지스터인 구동 TFT(302)가 접속되고, 발광 소자인 OLED(301)이 구동 TFT(302)에 접속되어 있다.
AMLCD는 TFT(310)에 전압을 발생시키는 것만으로 계조를 바꿀 수 있다. 한편, AMOLED에서는 구동 TFT(302)에 소정의 전압을 건 경우에, 흐르는 전류의 값에 따라서 OLED(301)의 휘도가 변한다. 이 구동 TFT(302)의 임계치 전압 Vth(threshold voltage)는 프로세스를 조정하였다고 해도 변동이 생길 우려가 있다. 변동이 있는 경우에는 동일한 전압을 건 경우에도 흐르는 전류가 변하기 때문 에 휘도 불균일이 발생한다. 그래서, AMOLED 패널용 TFT 어레이의 기능 검사에서는 배선의 절단(오픈)/단락(쇼트) 검사에 덧붙여 OLED(301)를 구동하는 구동 TFT(302)의 특성이 패널 전체에서 균일하다는 것의 검사가 중요해진다. 이 검사는 구동 TFT(302)의 보정 회로가 기능하여 패널상의 구동 TFT(302)의 Vth가 균일하다는 것을 확인하는 것이다.
여기서, 현재 상태의 AMOLED 패널의 제조 비용을 삭감하기 위해서는 TFT 어레이 단일체에서의 기능 테스트를 행하여, 양품만을 다음 공정으로 보내는 것이 요구된다. AMOLED 패널의 제조에서는 현재 상태의 AMOLED용 TFT 어레이의 수율이 충분히 높지 않은 것, OLED(301)의 재료 자체가 고가인 것, 제조 공정 중에서 OLED(301)의 형성 프로세스의 공정 점유 시간이 긴 것 등의 이유로부터 OLED(301)를 실장하기 전에 구동 TFT(302)의 Vth를 측정하는 것이 요구된다. 또한, OLED(301)를 실장하기 전에 에칭되는 화소 전극의 에칭 상태를 인식하고, 에칭 불량이 되는 TFT 어레이를 OLED(301) 형성 전에 제외하는 것이 요구된다.
그러나, TFT 어레이 단일체에서는 화소 회로의 구성 요소인 OLED가 실장되어 있지 않고, 구동 TFT는 오픈·드레인 상태로 되어 있다. 즉, OLED의 실장 전 공정에서는 도 21(a)의 파선으로 표시되는 OLED(301)가 접속되어 있지 않아, 정상적인 회로를 구성하고 있지 않다.
따라서, 구동 TFT(302)에 전류를 흐르게 하는 것이 기본적으로 불가능하여, 그 상태에서는 Vth 보정 회로의 기능 검사, TFT 어레이의 기능 검사, 화소 전극의 패터닝 상태의 검사를 행할 수 없었다.
전술한 미국 특허 공보 1 및 미국 특허 공보 2는 도 21(b)에 도시하는 바와 같은 AMLCD용 TFT 어레이의 화소 회로를 검사하는 수법이 표시되어 있는 것에 지나지 않으며, 도 21(a)에 도시하는 구동 TFT(302)에 전류를 공급하는 기구를 구비하고 있지 않다. 그 결과, 미국 특허 공보 1 및 미국 특허 공보 2를 이용하여 오픈·드레인이 된 구동 TFT(302)의 Vth 측정을 행할 수 없다. 또한, 구동 TFT의 드레인에 배선을 접속하여 전류를 흐르게 하여 검사를 행하는 방법을 생각할 수 있지만, 배선 접속에 의해 TFT 어레이가 오염 혹은 파괴될 가능성이 있어 현실적이지 않다.
본 발명은 이상과 같은 기술적 과제를 해결하기 위해 이루어진 것으로서, 그 목적으로 하는 것은 AMOLED 패널용 TFT 어레이의 기능 검사를 OLED 형성 공정 전에 행하는 것에 있다.
또한 다른 목적은 AMOLED 패널용 TFT 어레이의 기능 검사에 있어서, 특별한 추가 회로를 화소 중에 준비하지 않고, 기능 검사를 행하는 것에 있다.
또 다른 목적은 구동 TFT의 드레인 전극에 전류 공급 단자를 접속하지 않고, 구동 TFT의 Vth 보정 회로의 기능 검사 및 Vth의 변동 검사 또는 화소 전극의 패터닝 상태 검사를 행하는 것에 있다.
이러한 목적 아래, 본 발명이 적용되는 액티브 매트릭스 패널(TFT 어레이)의 검사 장치는 OLED(0rganic Light Emitting Diode) 형성 전의 액티브 매트릭스 패널에 있어서의 OLED 접속 전극이 노출되는 면 근방에 배치되는 대향 전극과, 이 액티브 매트릭스 패널을 구성하는 구동 TFT(Thin Film Transistor)의 OLED 접속 전극과 전원 사이에 대향 전극을 이용하여 미소 용량 Cm을 형성하는 미소 용량 형성 수단과, 이 미소 용량 형성 수단에 의해 형성된 미소 용량 Cm에 기초하여 액티브 매트릭스 패널을 검사하는 검사 수단과, 화소 회로에 존재하는 화소 용량 Cs와 미소 용량 Cm에 의해 차지 펌프 회로를 구성하고, 임계치 전압 Vth 보정 후의 핀치 오프 전압 Vp를 추정하는 핀치 오프 전압 추정 수단을 구비하였다.
여기서, 이 검사 수단은 구동 TFT의 임계치 전압 Vth를 추정하여 액티브 매트릭스 패널을 검사하는 것을 특징으로 하고 있다. 보다 상세하게는 전원의 전압을 소정 전위차만큼 변화시키고, 미소 용량 형성 수단에 의해 형성된 미소 용량 Cm을 통해서 구동 TFT의 드레인·소스 사이에 과도 전류를 흐르게 하여, 구동 TFT로부터 출력되는 전류파형을 관측함으로써 구동 TFT의 임계치 전압 Vth를 추정한다. 또한, 구동 TFT의 소스측에 배치된 적분 회로를 이용하여 흐른 전하량을 관측하고, 미소 용량 Cm과 소정 전위차에 기초하여 임계치 전압 Vth를 추정하도록 구성할 수도 있다.
또한, 이 검사 수단으로서는 액티브 매트릭스 패널을 구성하는 각 화소의 미소 용량 Cm을 추정하고, 이 미소 용량 Cm의 변동을 평가하는 것을 특징으로 할 수 있다. 또한, 전원 전압의 전위차를 Vd, 구동 TFT의 소스측에 배치된 적분 회로를 이용하여 흐른 전하량으로부터 핀치 오프 시점의 전하량을 Qp, 미소 용량을 Cm이라고 하면, Vp＝Vd-Qp/Cm에 의해 산출되는 핀치 오프 전압 Vp를 산출하고, 산출된 핀치 오프 전압 Vp에 기초하여 액티브 매트릭스 패널을 검사하는 것을 특징으로 할 수 있다.
한편, 본 발명은 OLED 형성 전의 액티브 매트릭스 패널을 검사하는 액티브 매트릭스 패널의 검사 방법으로서, 액티브 매트릭스 패널에 있어서의 OLED 접속 전극이 노출되는 면 근방에 대향 전극을 배치하는 단계와, 이 액티브 매트릭스 패널에 있어서의 측정 대상 화소를 선택하는 단계와, 대향 전극에 접속되는 전원을 구동 전위로 하고, 측정 대상 화소의 구동 TFT에서의 드레인·소스 사이에 소정의 전압 Vd를 인가하는 단계와, 측정 대상 화소의 구동 TFT를 흐르는 전류를 관측하는 단계를 포함한다.
여기서, 대향 전극과 구동 TFT 사이에 형성되는 미소 용량 Cm을 추정하는 단계와, 추정된 미소 용량 Cm에 기초하여 액티브 매트릭스 패널의 결함 개소를 특정하는 단계를 추가로 포함하며, 특히, 이 결함 개소를 특정하는 단계는 추정된 미소 용량 Cm이 미리 정해진 소정 범위를 넘었는지 여부로 결함 개소를 특정하는 것을 특징으로 하면, 과에칭에 의해 화소 전극 면적이 작아지는 경우나 에칭 부족에 의한 근접 화소 전극간의 단락 등의 결함을 용이하게 발견할 수 있다는 점에서 바람직하다.
또한, 이 구동 TFT의 임계치 전압 Vth를 추정하는 단계와, 추정된 임계치 전압 Vth에 기초하여 액티브 매트릭스 패널의 결함 개소를 특정하는 단계를 추가로 포함하면, OLED를 구동하기 위한 구동 TFT를 TFT 어레이 단일체로 평가할 수 있는 점에서 우수하다.
또한, 이 임계치 전압 Vth를 추정하는 단계는 구동 TFT의 소스측에 배치된 적분 회로를 이용하여 흐른 전하량을 관측하는 동시에, 구동 TFT가 핀치 오프 상태가 될 때까지 흐르게 한 전하량으로부터 핀치 오프 전압 Vp를 구함으로써 임계치 전압 Vth를 추정하는 것을 특징으로 할 수 있다. 그리고, 액티브 매트릭스 패널을 구성하는 화소에 대해서 임계치 전압 Vth 또는 핀치 오프 전압 Vp를 구하고, 이 임계치 전압 Vth 또는 핀치 오프 전압 Vp의 전압 범위 또는 변동에 의해 액티브 매트릭스 패널의 양호·불량을 판단하는 단계를 더 포함할 수 있다.
다른 관점으로부터 보면, 본 발명이 적용되는 액티브 매트릭스 OLED 패널의 제조 방법은 기판상에 TFT 어레이를 형성하여 액티브 매트릭스 패널을 생성하는 어레이 공정과, 생성된 액티브 매트릭스 패널의 기능 검사를 행하는 검사 공정과, 검사 공정에 의해 양품이라고 판단된 액티브 매트릭스 패널에 대하여 OLED를 실장하는 셀 공정을 포함하며, 이 검사 공정은 어레이 공정에 의해 생성된 액티브 매트릭스 패널에 있어서의 OLED 접속 전극이 노출되는 면 근방에 대향 전극을 배치시키고, 이 액티브 매트릭스 패널을 구성하는 측정 대상 화소를 흐르는 전류를 관측하는 것을 특징으로 하고 있다.
여기서, 이 검사 공정은 대향 전극을 배치함으로써 액티브 매트릭스 패널을 구성하는 구동 TFT 드레인과 전원간에 미소 용량 Cm을 형성하고, 미소 용량 Cm을 통해 구동 TFT에 과도 전류를 흐르게 하여, 구동 TFT로부터의 출력 파형을 관측하여 액티브 매트릭스 패널의 기능 검사를 행하는 것을 특징으로 할 수 있다. 특히, 액티브 매트릭스 패널을 구성하는 화소마다의 미소 용량 Cm을 추정하고, 추정된 미소 용량 Cm의 변동을 평가함으로써, 패터닝된 화소 전극의 결함 개소를 판별할 수 있다. 또한, 구동 TFT로부터의 출력 파형을 관측하여 구동 TFT의 임계치 전압 Vth를 추정함으로써 액티브 매트릭스 패널의 기능 검사를 행하는 것을 특징으로 할 수 있다. 또한, 구동 TFT의 소스측에 적분 회로를 배치하고, 적분 회로에 흐르는 전하량에 기초하여 핀치 오프 전압 Vp를 산출하는 동시에, 액티브 매트릭스 패널을 구성하는 화소에 대해서 구동 TFT의 임계치 전압 Vth 또는 산출된 핀치 오프 전압 Vp에 기초하여 액티브 매트릭스 패널의 양호·불량을 판정하는 것을 특징으로 할 수 있다. 또한, 구동 TFT에 소정의 전압을 인가하였을 때의 포화 전류를 액티브 매트릭스 패널상의 모든 화소에 대해서 구하고, 구동 TFT에 대한 특성 변동을 평가하는 것을 특징으로 할 수 있다.
도 1은 본 실시형태가 적용되는 OLED 패널의 제조 공정을 설명하기 위한 도면.
도 2는 검사 공정에서 이용되는 테스트 장치의 구성을 설명하기 위한 도면.
도 3(도 3(a), 도 3(b))은 TFT 어레이상에 미소 용량 Cm을 생성하는 것을 설명하기 위한 도면.
도 4(도 4(a), 도 4(b)는)는 가장 단순한 2 TFT에 의한 전압 프로그래밍 방식의 화소 회로예를 도시한 도면.
도 5(도 5(a), 도 5(b))는 Vth 보정 기능을 구비한 4 TFT에 의해 구성되는 전압프로그래밍 방식의 화소 회로예를 도시한 도면.
도 6은 측정의 흐름을 도시한 흐름도.
도 7은 임계치 전압 Vth의 추정 처리를 상술하는 흐름도.
도 8은 구동 TFT를 흐르는 전류의 관측에 이용되는 적분 회로의 예를 도시한 도면.
도 9는 적분 회로로부터의 출력예를 도시한 도면.
도 10은 핀치 오프 전압 Vp의 추정 처리에 있어서의 전단으로서, 콘덴서를 통해 승압/강압을 행하는 차지 펌프에 의한 Vth 설정의 흐름을 도시한 흐름도.
도 11(도 11(a), 도 11(b))은 차지 펌프 동작을 설명하기 위한 도면.
도 12는 핀치 오프 전압 Vp의 측정(추정) 처리를 도시한 흐름도.
도 13은 검사 결과 평가의 흐름을 도시한 흐름도.
도 14는 화소 회로가 2개의 TFT에 의해 구성되는 전압 프로그래밍 방식 패널에의 적용예를 도시한 도면.
도 15는 2 TFT 전압 프로그래밍 방식 화소 회로에 있어서 측정을 행하기 위한 구동 파형을 도시한 도면.
도 16은 화소 회로가 4개의 TFT에 의해 구성되는 전압 프로그래밍 방식 패널에의 실현예를 도시한 도면.
도 17은 초기화 작업(시퀀스 1∼4) 및 Vth 기록 작업(시퀀스 5∼11)의 구동 파형을 도시한 도면.
도 18은 차지 펌프 작업의 구동 파형을 도시한 도면.
도 19는 검사 작업의 구동 파형을 도시한 도면.
도 20(도 20(a), 도 20(b))은 예측되는 화소 전극의 에칭 불량에 따른 결함 예와, 미소 용량 Cm의 추정예를 설명하기 위한 도면.
도 21(도 21(a), 도 21(b))은 AMOLED와 AMLCD의 화소 회로를 비교 설명하기 위한 도면.
이하, 첨부 도면에 도시하는 실시형태에 기초하여 본 발명을 상세히 설명한다.
도 1은 본 실시형태가 적용되는 OLED(Organic Light Emitting Diode) 패널의 제조 공정을 설명하기 위한 도면이다. 본 실시형태가 적용되는 OLED 패널의 제조 방법은 OLED의 구동 회로인 TFT 어레이(액티브 매트릭스 패널)를 생성하는 어레이 공정(1)과, 생성된 TFT 어레이 단일체에서 기능 테스트를 행하는 검사 공정(2)을 갖고 있다. 이 검사 공정(2)에서는 배선의 오픈/쇼트가 소정 조건 이하이며, 또한 TFT의 특성이 패널 전체에서 균일하다는 것의 검사가 행해진다. 이 검사 공정(2)에서 불량품이라고 판단되는 TFT 어레이는 다음 공정으로 이행시키지 않고 배제된다. 양품이라고 판단되는 TFT 어레이에 대해서는 TFT 어레이상에 OLED를 형성하는 셀 공정(3)을 거쳐, 최종 검사 공정(4)으로 이행한다. 이 최종 검사 공정(4)에 의해 최후에 양품과 불량품이 분류된다. 본 실시형태에서는 셀 공정(3) 전에 검사 공정(2)을 마련함으로써, OLED를 실장하기 전에 구동 TFT의 변동이 큰 TFT 어레이를 배제하는 것이 가능해진다. 검사 대상으로서는 예컨대 PHS나 휴대 전화 등의 표시 화면에 이용되는 액티브 매트릭스(AM) 패널 이외에, 각종 AMOLED 패널을 들 수 있다.
이하에, 검사 공정(2)에 대해서 상술한다.
도 2는 검사 공정(2)에 있어서 이용되는 테스트 장치(10)의 구성을 설명하기 위한 도면이다. 테스트 장치(10)는 기억 장치(Data Base)(11), 계산기(PC)(12), 측정 제어 회로(Control Circuits)(13), 신호 생성·신호 측정 회로(Drive/sense circuits)(14), 프로브(Data probes)(15), 신호 생성·신호 측정 회로(Drive/sense circuits)(16), 프로브(Gate probes)(17), 미소 용량의 대향 전극(Power electrode)(18) 및 미소 용량 대향 전극 제어 회로(Power control Circuits)(19)를 구비하고 있다.
테스트 장치(10)의 기억 장치(11)에는 검사 대상이 되는 TFT 어레이의 양호·불량 판정에 필요한 정보나 측정에 필요한 정보가 저장되어 있다. 계산기(12)는 예컨대 PC 등에 의해 구성되고, 입력된 데이터에 근거하여 기억 장치(11)에 저장된 정보에 기초하여 판정 처리를 실행한다. 측정 제어 회로(13)는 후술하는 검사법의 측정 시퀀스를 관리하고 있다. 또한, 신호 생성·신호 측정 회로(14, 16)는 AMOLED의 구동 신호를 생성하는 동시에, TFT 어레이의 측정 파형을 취득하는 아날로그 회로이다. 이 신호 생성·신호 측정 회로(14, 16)에 후술하는 적분 회로가 실장된다. 프로브(15, 17)는 신호 생성·신호 측정 회로(14, 16)에서 생성된 AMOLED 구동 신호를 측정 대상인 TFT 어레이에 공급하고, 또한, TFT 어레이로부터 측정 파형을 취득한다. 미소 용량의 대향 전극(18)은 측정 대상인 TFT 어레이의 패널 표면(OLED 접속 전극이 노출되는 면)의 근방(예컨대 10 ㎛ 정도의 거리)에 위치하여, 구동 TFT의 드레인과 전원간에 미소 용량 Cm을 형성한다. 예컨대, 동판 등의 저항치가 낮고 평면도가 높은 금속판으로 구성되어 있다. 또한, 미소 용량 대향 전극 제어 회로(19)는 대향 전극(18)에 공급되는 전원 전압을 제어하고 있다.
테스트 장치(10)에서는 후술하는 검사법의 측정 시퀀스가 측정 제어 회로(13)에서 관리되고, AMOLED 구동 신호는 신호 생성·신호 측정 회로(14, 16)에서 생성되어, 프로브(15, 17)를 통해 TFT 어레이에 공급된다. 또한, TFT 어레이의 측정 파형은 프로브(15, 17)를 통해 신호 생성·신호 측정 회로(14, 16)에 입력되어 관측된다. 관측된 신호는 측정 제어 회로(13)에 의해 디지털 데이터로 변환되어 계산기(12)에 입력된다. 계산기(12)에서는 기억 장치(11)에 저장된 정보를 참조하면서, 측정 데이터의 처리와 양호·불량 판정이 행해진다.
다음에, 검사 공정(2)에 있어서 테스트 장치(10)를 이용하여 실행되는 구동 TFT의 검사 방법에 대해서 설명한다.
도 3(a), 도 3(b)는 TFT 어레이(액티브 매트릭스 패널)상에 미소 용량 Cm을 생성하는 것을 설명하기 위한 도면이다. 도 3(a)는 측정 대상인 TFT 어레이(액티브 매트릭스 패널)(100)를 도시하고, 도 3(b)는 TFT 어레이(100)에 대향 전극(18)을 근접 배치시킨 상태를 도시하고 있다. TFT 어레이(100)는 기판(110)상에 화소(픽셀)(101)의 집합이 형성된다. 이 각 화소(101)에 대응하여 TFT(102)가 형성되며, 각 화소(101)에 대하여 각각 화소 전극(103)이 형성된다. 도 3(b)에 도시하는 바와 같이 AMOLED 패널인 TFT 어레이(100)의 표면(OLED 접속 전극이 노출되는 면) 근방에 전원에 접속되는 대향 전극(18)이 배치되어, 구동 TFT의 드레인(OLED 접속 전극)과 전원 사이에 미소 용량 Cm이 형성된다. 대향 전극(18)을 근접시키기 위한 대향 전극 배치 수단으로서는, 예컨대 고정밀도인 거리 센서(도시하지 않음)를 사용하거나, 대향 전극(18)측 혹은 TFT 어레이(100)측에 거리 결정하기 위한 스페이스( 도시하지 않음)를 형성해 두는 것을 생각할 수 있다.
미소 용량 Cm을 형성한 화소 회로의 예를 도 4 및 도 5에 도시한다. 도 4(a), 도 4(b)는 도 21(a)에 도시한 바와 같은 가장 단순한 2 TFT에 의한 전압 프로그래밍 방식의 화소 회로예를 도시하고 있으며, 도 5(a), 도 5(b)는 Vth 보정 기능을 구비한 4 TFT에 의해 구성되는 전압 프로그래밍 방식의 화소 회로예를 도시하고 있다. 도 4(a) 및 도 5(a)에서는 OLED(120)가 실장된 상태가 도시되고, 도 4(b) 및 도 5(b)에서는 OLED(120)를 실장하는 대신에 미소 용량 Cm을 형성한 화소 회로가 도시되어 있다. 도 4(a), 도 4(b)에 있어서, SW1은 계조 전압을 화소 용량 Cs에 기록할 때에 셀렉트선(Select)에 의해 온이 된다. 또한 Tr.d는 구동 TFT이며, 여기서는 n 채널 TFT가 표시되어 있다. 도 5(a), 도 5(b)에 도시되는 SW1은 계조 전압을 화소 용량 Cs1에 기록할 때에 셀렉트선(Select)에 의해 온이 된다. SW2와 SW3은 구동 TFT(Tr.d)의 Vth 보정을 행하기 위한 회로이다. SW2는 Vth 보정 제어선(Vth cnt.)에 의해 제어되고, SW3은 전류 스위치 제어선(Current cnt.)에 의해 제어되며, 화소 용량 Cs2에 Vth가 기억된다.
임계치 전압 Vth는 TFT로 OLED(120)를 구동한 경우의 기준이 되는 전압이다. 임계치 전압 Vth로서, 예컨대 1.5 V 정도를 바람직한 값으로 한 경우에, 임계치 전압 Vth가 상승하면, 동일한 게이트 전압 Vgs를 인가한 경우, 드레인 전류치가 내려가, 화면이 어두워진다. 또한, 계조를 넣는 경우에는, 흑색에 가까운 그레이 스케일 부분이 악화된다. 한편, 임계치 전압 Vth가 내려가면, 동일한 게이트 전압 Vgs를 인가한 경우, 드레인 전류치가 올라가, 화면이 밝아진다. 그래서, 검사 공정(2) 에서는 임계치 전압 Vth를 추정하고, 추정된 임계치 전압 Vth를 패널의 양·부를 판단하는 지표의 하나로 하고 있다.
다음에, 검사 공정(2)에 있어서 실행되는 처리에 대해서 설명한다.
본 실시형태에서는 도 4에 도시하는 바와 같은 Vth 보정 기능을 갖지 않는 전압 프로그래밍 방식 화소 회로, 도 5에 도시하는 바와 같은 Vth 보정 기능을 갖는 전압 프로그래밍 방식 화소 회로의 검사를 행한다. 도 4에 도시하는 화소 회로에서는 데이터선(Data)으로부터 직접 구동 TFT의 Vgs를 설정할 수 있는 구성을 의미하며, 도 4에 도시하는 화소 회로만을 의미하는 것은 아니다. 도 5에 도시하는 화소 회로는 미소 용량 Cm과 화소 용량 Cs가 Vth 보정 제어 스위치를 통해 접속되는 구성을 의미하며, 도 5에 도시하는 화소 회로만을 의미하는 것은 아니다. 여기서는 측정의 원리를 설명하기 위해 제어 신호 구동에 의한 오프셋 전압을 고려하지 않는다. 오프셋 전압의 고려는 후술하는 실현예의 설명에서 행한다.
도 6은 측정의 흐름을 도시한 흐름도이다. 검사를 시작하는 데 있어서, 우선, 임계치 전압 Vth의 보정 기능 존재 여부가 판단된다(단계 101). 도 4(b)에 도시하는 바와 같이, Vth 보정 기능이 없는 경우에는 Vth의 추정 처리가 실행된다(단계 102). 도 5(b)에 도시한 바와 같은 Vth 보정 기능을 갖는 경우에는 차지 펌프에 의해 Vth 전압을 설정한 후, 완전히 보정할 수 없는 Vth(핀치 오프 전압 Vp)를 추정하는 처리가 실행된다(단계 103). 이들 처리 후, 검사 결과 평가의 처리가 실행되고(단계 104), 검사가 종료된다.
도 7은 도 6의 단계 102에 도시한 임계치 전압 Vth의 추정 처리를 상술하는 흐름도이다. 여기서는 Vth 보정 기능을 갖지 않는 전압 프로그래밍 방식 화소 회로의 Vth를 측정하는 흐름이 도시되어 있다. Vth 추정 처리에서는 우선, 측정 준비로서, 단계 111∼단계 113이 실행된다. 그 후, 구동 TFT에 기지인 미소 전압 Vgs를 인가하였을 때의 전류가 관측된다. 즉, 단계 114 및 단계 115에서 구동 TFT의 Vgs≒Vth에서의 동작 관측이 실행된다. 여기서, Vgs는 구동 TFT에서의 게이트·소스간 전압이다. 그 후, 미소 용량 Cm이 기지가 아닌 경우에, 미소 용량 Cm의 추정이 단계 117∼단계 119에서 실행된다. 그리고, 미소 용량 Cm이 기지인 경우 및 미소 용량 Cm의 추정이 이루어진 후에, 미소 용량 Cm의 실측치(추정치)를 사용한 Vth의 추정이 단계 120∼단계 123에서 실행된다.
도 7에 도시하는 임계치 전압 Vth의 추정 처리에서는 우선, 셀렉트선(Select)에 ON 전위를 인가함으로써 측정 라인의 선택이 이루어진다(단계 111). 도 4(b)에 도시하는 예에서는 SW1이 도통 상태가 된다. 다음에, 데이터선(Data)에 구동 TFT인 Tr.d를 온으로 할 수 있는 전압을 인가하고, 미소 용량 Cm에 접속되는 전원을 GND 전위로 한다(단계 112). 이것에 의해, 도 4(b)에서는 Tr.d가 도통 상태가 되어, Cm 양단의 전위가 GND가 됨으로써, Cm의 전하가 방전되어 0이 된다. 그 후, 데이터선(Data)에 구동 TFT를 오프로 할 수 있는 전압이 인가되고, 미소 용량 Cm에 접속되는 전원을 구동 전위로 한다(단계 113). 이것에 의해, 구동 TFT를 오프로 한 상태로 Vds에 전압을 인가할 수 있다. 도 4(b)에서는 Tr.d의 드레인·소스간에 전압 Vd가 인가된다. 이상의 흐름에 따라 측정 준비가 행해진다.
다음에, 데이터선(Data)에 구동 TFT를 온으로 할 수 있는 미소 ON 전위 Vgs 가 인가된다. 또한, 비측정 화소의 데이터선(Data)에 OFF 전위가 인가된다(단계 114). 이것에 의해, 구동 TFT는 도통을 시작하고, 미소 용량 Cm의 구동 TFT측 전극 전위는 GND 전위를 목표로 하여 변화한다. 이 때, 구동 TFT는 Vgs에 의해 결정되는 일정 전류를 흐르게 한다. 도 4(b)에서는 구동 TFT인 Tr.d가 Cm으로부터 일정 전류를 흐르게 된다. 그리고, 구동 TFT의 소스가 접속되어 있는 배선에 적분 회로를 접속함으로써, 이 적분 회로를 이용하여 구동 TFT를 흐르는 전류를 관측할 수 있다(단계 115). 이상의 흐름에 따라, 구동 TFT의 Vgs≒Vth에서의 동작 관측이 행해진다.
도 8은 구동 TFT를 흐르는 전류의 관측에 이용되는 적분 회로의 예를 도시한 도면이다. 여기서는 도 4(b)에 도시하는 회로에 적분 회로(130)가 접속된 경우가 도시되어 있으며, 이러한 적분 회로(130)는 도 2에 도시하는 신호 생성·신호 측정 회로(14, 16)에 설치된다. 도 8에 도시하는 적분 회로(130)는 연산 증폭기(Operational Amplifier)(131), 커패시터(Ci), 리셋 스위치(SWreset)가 구비되어 있다. 여기서는 구동 TFT인 Tr.d의 소스측은 적분 회로(130)의 이미지너리 쇼트(가상적 단락)에 의해 GND 전위가 된다. 또한, 적분 회로(130)의 동작에 대해서는 미국 특허(USP) 제5,179,345호에도 상세히 기록되어 있다. 적분 회로(130)는 다른 화소 회로에 대해서도 마찬가지로 접속할 수 있다. 적분 회로(130)로부터의 출력은 도 2에 도시하는 측정 제어 회로(13)에 설치되는 A/D 변환 회로에 의해서 디지털 데이터로 변환되어, 계산기(12)에 입력됨으로써, 이후의 추정 처리가 가능해진다.
도 7로 되돌아가서, 그 후, 미소 용량 Cm의 값이 기지인지 여부에 의해 처리 가 나뉜다(단계 116). 예컨대, TFT 어레이(100)와, 이 TFT 어레이(100)에 근접시키는 대향 전극(18)과의 거리를 매우 정확히 제어할 수 있고, 또한, 전극의 평탄도가 충분히 높았던 경우 등에는 계산에 의해 구해진 Cm 값 혹은 일회 행한 Cm 측정 결과를 반복 사용하는 것을 생각할 수 있다. 이러한 형태에서는 Cm이 기지인 경우라고 말할 수 있다. 이와 같이 미소 용량 Cm이 기지인 경우에는 단계 120 이후의 Vth의 추정 처리로 이동된다. 미소 용량 Cm의 값이 명확하지 않은 경우에는 단계 117∼단계 119에 의한 Cm의 추정 처리가 행해진다. 여기서는, 계산기(12)에 입력된 적분 파형이 수평이 되는 출력 전압 Va가 구해지고(단계 117), 적분 회로의 용량 Ci로부터 구동 TFT를 통과한 총 전하량 Qa가 구해진다(단계 118). 보다 구체적으로는,
Qa＝Ci*Va
에 의해 총 전하량 Qa가 구해진다. 구해진 이 총 전하량 Qa를 미소 용량 Cm에 관한 전압(도 4(b)에서는 Vd)으로 나눔으로써, 미소 용량 Cm의 값을 추정할 수 있다(단계 119). 즉, 전원 진폭 전압을 Vdrv라고 하면,
Cm＝Qa/Vdrv
에 의해 미소 용량 Cm의 값을 추정할 수 있다.
도 9는 도 8의 적분 회로(130)로부터의 출력예를 도시한 도면이다. 횡축은 시간, 종축은 전압을 취하고 있다. 측정 개시 후, 구동 TFT가 일정 전류를 흐르게 하고 있는 기간(포화 영역)에서는 기울기가 일정한 전압이 발생한다. 그 후, 기울기 변화점에서 기울기가 변하는 것을 시작으로, 전류치가 0, 즉, 구동 TFT가 전류 를 흐르게 하고 있지 않은 상태에서 출력 파형의 기울기가 수평이 된다. 기울기 변화점은 구동 TFT의 동작점이 포화 영역으로부터 선형 영역으로 이동하는 점이라고 할 수 있다. 적분 파형의 기울기가 변화(핀치 오프)하는 출력 전압 Vop와, 적분 파형이 수평이 되는 출력 전압 Va를 구하고, 이들의 값을 전술한 미소 용량 Cm 및 임계치 전압 Vth의 추정에 이용한다. 또한, 도 9에 도시하는 바와 같은 적분 회로 출력 곡선은 계산기(12)에 의해 미분되고, 단위 시간당의 전압 변화량이 구해져 기울기 변화점이 결정된다. 이 때의 적분 회로 출력 전압이 Vop이다. 단, 도 9는 원리를 설명하기 위한 것으로, 오프셋 전압이 0 V인 경우를 도시하고 있다. 오프셋 전압은 후술하는 Vout(도 15 참조)와 같이 제어 신호를 구동한 때에, 제어 신호 배선으로부터 기생 용량을 통해 GND 배선에 출입하는 전하에 의한 전압이다. 실제의 검사 장치에서는 도 14 이후에 도시하는 실현예에 설명하고 있는 바와 같이 오프셋 전압을 고려하여 계산이 행해진다. 여기서는, 원리의 설명을 쉽게 하기 위해 이 오프셋 전압을 무시하고 있다.
도 7로 되돌아가서, 그 후, Vth의 추정 처리가 행해진다. 구체적으로는 도 9에 의해 설명한 바와 같이, 적분 파형의 기울기가 변화하는 곳(기울기 변화점)을 구하여, 이 때의 적분 회로(130)의 출력 전압 Vop이 구해진다(단계 120). 이 구해진 출력 전압 Vop와 적분 회로(130)의 용량 Ci로부터, 구동 TFT가 핀치 오프(Pinch-off) 상태가 될 때까지 흐르게 한 전하량 Qp를 구한다(단계 121). 즉,
Qp＝Ci*Vop
가 구해진다. 이 값을 Cm으로 나누어 구한 전압과 미소 용량 Cm에 관한 전압 (도 4(b)에서는 Vd)의 차는 구동 TFT의 핀치 오프 전압 Vp를 의미한다. 즉, 전원 진폭 전압 Vdrv를 이용하여 나타내면, 핀치 오프 전압 Vp는,
Vp＝Vdrv-Qp/Cm
에 의해 구해진다(단계 122). 여기서, 데이터선(Data)에 인가된 구동 TFT를 온으로 할 수 있는 미소 ON 전압 Vgs와, 핀치 오프 전압 Vp의 차를 구하면, 구동 TFT의 Vth를 구할 수 있다(단계 123). 즉,
Vth＝Vgs-Vp
이상의 흐름에 따라서, 임계치 전압 Vth를 추정할 수 있다. 그 후, 셀렉트선(Select)에 OFF 전위를 공급하고, 측정 라인을 개방함으로써(단계 124). Vth 추정의 일련의 처리가 종료된다.
다음에, 도 6에 도시한 단계 103인, Vth 보정 기능이 있는 경우의 핀치 오프전압 Vp의 추정 처리에 대해서 설명한다.
도 10은 핀치 오프 전압 Vp의 추정 처리에 있어서의 전단으로서, 콘덴서를 통해 승압/강압을 행하는 차지 펌프에 의한 Vth 설정의 흐름을 도시한 흐름도이다. 구체적으로는 도 5(b)에 도시하는 Vth 보정 기능이 있는 전압 프로그래밍 방식 화소 회로에 의해 실행된다. 여기서는 우선, 단계 201∼단계 205에서 측정 준비가 실행된다.
그 후, 단계 208∼단계 210에서 차지 펌프 동작이 실행되고, 단계 211∼단계 213에서 Vth 보정의 처리가 행해진다. 그 후, 단계 214의 핀치 오프 전압 Vp의 측정이 행해진다.
도 5(b)를 참조하면서, 도 10에 도시하는 흐름도를 설명하면, 우선, 측정 준비로서, 셀렉트선(Select)에 ON 전위를 인가하여 SW1을 도통 상태로 함으로써, 측정 라인이 선택된다(단계 201). 또한, 미소 용량 Cm에 접속되는 전원을 GND 전위로 하고, 전류 SW 제어선(Current cnt.)과 데이터선(Data)에 0FF 전위[비측정 화소의 데이터선(Data)에 ON 전위]를 인가하여, 화소 용량 Cs의 초기화 준비가 행해진다(단계 202). 이 상태에서, Vth 보정 제어선(Vth cnt.)에 설정 기간 동안(일정 기간만) ON 전위를 인가하여, 화소 용량 Cs의 초기화가 행해진다(단계 203). 한편, 데이터선(Data)에 ON 전위[비측정 화소의 데이터선(Data)에 0FF 전위]를 인가하여, Vth 보정 준비를 행하고(단계 204), 그 후, Vth 보정 제어선(Vth cnt.)에 설정 기간 동안(일정 기간만) ON 전위를 인가함으로써, Vth 보정을 실행한다(단계 205). 데이터선(Data)에 ON 전위를 인가하는 것은 구동 TFT(Tr.d)의 게이트 전압을 가능한 한 크게 하기 위함이다. 여기서, 도 8에 도시한 바와 같은 적분 회로(130)의 출력에서 전류를 확인함으로써, 구동 TFT가 ON 상태인지 여부의 판단이 이루어진다(단계 206). 구동 TFT가 ON 상태이면, Vth 보정이 완료된 것으로 하여, 단계 214로 이행한다. 구동 TFT가 ON 상태가 아닌 때에는 단계 207로 이행하여 차지 펌프 동작이 실행된다. 이와 같이, 측정 준비에서는 단계 202에서 비측정 화소의 데이터선에 ON 전위를 인가하고, 단계 203에서 Vth 보정을 행하면, 비측정 화소의 화소 용량 Cs에 충전되는 전압은 최대로 Vth가 된다. 그리고, 단계 204에서 비측정 화소의 데이터선(Data)에 0FF 전위를 인가함으로써, 비측정 화소의 화소 용량 Cs에 충전되는 전압은 Vth보다도 ON 전위와 OFF 전위의 차 전위만큼 낮아져, 비측정 화소를 완전 히 OFF할 수 있다.
차지 펌프 동작을 행할 때에, 우선, 전류 SW 제어선(Current cnt.)에 ON 전위, 데이터선(Data)에 OFF 전위를 인가하여 차지 펌프 동작의 준비가 행해진다(단계 207). 그 후, 차지 펌프 동작에서는 최초에, 미소 용량 Cm에 접속되는 전원을 구동 전위로 하고, Vth 보정 제어선(Vth cnt.)에 설정 기간 동안(일정 기간만) ON 전위를 인가함으로써, 화소 용량 Cs2의 충전이 행해져, 구동 TFT(Tr.d)의 게이트 전압을 크게 한다(단계 208). 여기서, 도 8에 도시한 바와 같은 적분 회로(130)의 출력에서 전류를 확인함으로써, 구동 TFT가 ON 상태가 되었는지 여부가 판단된다(단계209). ON 상태가 된 경우에는 Vth를 넘는 전압이 Cs2에 발생한 것을 확인할 수 있으며, 단계 211 이후의 Vth 보정 처리로 이행한다. 단계 209에서 구동 TFT가 ON 상태로 되어 있지 않은 경우에는 데이터선(Data)에 ON 전위를 인가하여 구동 TFT를 ON 상태에 가깝게 한다. 여기서, 미소 용량 Cm에 접속되는 전원을 GND 전위로 떨어뜨려, 미소 용량 Cm의 전하를 GND에 방전하며, 데이터선(Data)에 OFF 전위를 인가하고(단계 210), 단계 208로 되돌아간다. 구동 TFT가 ON 상태가 될 때까지, 단계208∼단계 210의 처리가 반복된다.
도 11(a), 11(b)는 단계 207∼단계 210의 차지 펌프 동작을 설명하기 위한 도면이다. 단계 207 및 단계 208의 순서에 의해, 도 11(a)에 도시하는 바와 같이, 화소 용량 Cs2의 구동 TFT(Tr.d) 게이트에 접속되는 전극의 전위가 상승한다. 즉, 준비로서, 전류 SW 제어선(Current cnt.)에 ON 전위를 인가하여 SW3을 ON으로 하고, 데이터선(Data)을 OV로 한다. 이 단계에서, 미소 용량 Cm에 접속되는 전원을 구동 전위 Vd로 하고, Vth 보정 제어선(Vth cnt.)에 대하여 설정 기간 동안 ON 전위를 인가하여 SW2를 ON시키고, 화소 용량 Cs2의 충전이 행해져, 구동 TFT(Tr.d)의 게이트 전압을 상승시킨다.
한편, 도 11(b)에 도시하는 바와 같이, 구동 TFT(Tr.d)가 ON 상태로 되어 있지 않은 경우에는 데이터선(Data)에 ON 전위(＋V)를 인가한다. 그리고, Vth 보정 제어선(Vth cnt.)에 OFF 전위를 인가하여 SW2를 OFF로 한 상태에서 미소 용량 Cm에 접속되는 전원을 GND 전위로 떨어뜨린다. 데이터선(Data)에 ON 전위(＋V)를 인가하여도 구동 TFT(Tr.d)가 ON으로 되지 않는 경우가 있지만, 구동 TFT(Tr.d)는 SW2에 비해서 채널 폭이 충분히 크기 때문에, 그 누설 전류에 의해 단계 210의 처리가 가능해진다.
이상과 같은 차지 펌프 동작 후, Vth 보정 처리에서는 데이터선(Data)에 ON 전위를 인가한 상태로, 미소 용량 Cm에 접속되는 전원을 GND 전위로 함으로써, 미소 용량 Cm을 방전한다(단계 211). 데이터선(Data)에 ON 전위를 인가하는 것은 구동 TFT(Tr.d)를 확실하게 ON 상태로 하기 위함이다. 그 후, 데이터선(Data)에 OFF 전위를 인가하고, 전류 SW 제어선(Current cnt.)에 OFF 전위를 인가한다. 그리고, 데이터선(Data)에 ON 전위[비측정 화소의 데이터선(Data)에 OFF 전위]를 인가하여 Vth 보정 준비를 행하고(단계 212), Vth 보정 제어선(Vth cnt.)에 일정 기간 ON 전위를 인가하여, Vth 보정 기능을 설정 기간 동안 ON시킴으로써, Vth 보정을 완료한다(단계 213). 그 후, 단계 214로 이행하여 핀치 오프 전압 Vp의 측정이 실행된다.
도 12는 단계 214에 있어서의 핀치 오프 전압 Vp의 측정(추정) 처리를 도시 한 흐름도이다. 핀치 오프 전압 Vp의 측정(추정) 처리에서는 단계 302 및 단계 303에서, 구동 TFT의 Vgs≒Vth에서의 동작 관측이 실행된다. 그 후, 미소 용량 Cm이 기지가 아닌 경우에, 미소 용량 Cm의 추정이 단계 305∼단계 307에서 실행된다. 그리고, 미소 용량 Cm이 기지인 경우 및 미소 용량 Cm의 추정이 이루어진 후에, 핀치 오프 전압 Vp의 추정이 단계 308∼단계 310에서 실행된다.
도 12에 도시하는 처리에서는 우선, 데이터선(Data)에 ON＋ 미소 전위를 인가하고, 전류 SW 제어선(Current cnt.)에 일정 기간 ON 전위를 인가함으로써(단계 301), 미소 용량 Cm의 전하를 방전한다. 그리고, 미소 용량 Cm에 접속되는 전원 전극에 구동 전위를 인가하고, 전류 SW 제어선(Current cnt.)에 ON 전위를 인가하여, 구동 TFT의 드레인에 전압 Vds를 인가한다(단계 302). 여기서, 구동 TFT로부터 유출되는 전하를 도 8 및 도 9를 이용하여 설명한 적분 회로(130)에 의해 관측한다(단계 303). 적분 회로(130)의 출력은 도 2에 도시하는 측정 제어 회로(13) 중 A/D 변환 회로를 사용하여 디지털 데이터로 변환되어, 계산기(12)에 입력됨으로써, 이후의 추정이 가능해진다.
여기서, 미소 용량 Cm의 값이 기지인지 여부에 따라 처리가 나뉜다(단계 304). 미소 용량 Cm의 값이 명확하지 않을 경우에는 단계 305∼단계 307의 미소 용량 Cm의 추정 처리로 이행된다. 미소 용량 Cm의 값이 기지인 경우에는 그대로 단계 308∼단계 310의 핀치 오프 전압 Vp의 추정 처리로 이행한다. 도 9를 참조하여 설명하면, 미소 용량 Cm의 추정 처리에서는 우선, 계산기(12)에 입력된 적분 파형이 수평이 되는 출력 전압 Va가 구해진다(단계 305). 얻어진 출력전압 Va와 적분 회로 (130)의 용량 Ci로부터,
Qa＝Ci*Va
에 의해, 구동 TFT를 통과한 총 전하량 Qa가 구해진다(단계 306). 그리고, 미소 용량 Cm에 관한 전원 진폭 전압 Vdrv(도 5에서는 Vd)로 이 총 전하량 Qa를 나눔으로써, 즉,
Cm＝Qa/Vdrv
에 의해 미소 용량 Cm의 값을 추정할 수 있다(단계 307).
다음에, 핀치 오프 전압 Vp의 추정에서는 우선, 도 9에 도시한 바와 같은 적분 파형의 기울기가 변화(Pinch-off)하는 출력 전압 Vop을 구한다(단계 308). 그리고, 이 때의 적분 회로(130)의 출력 전압 Vop와 적분 회로(130)의 용량치 Ci로부터, 구동 TFT가 핀치 오프(Pinch-off) 상태가 될 때까지 흐르게 한 전하량 Qp가 구해진다(단계 309). 이 전하량 Qp는,
Qp＝Ci*Vop
에 의해 산출된다. 이와 같이 하여 얻어진 전하량 Qp의 값을 Cm으로 나누어 구한 전압과 미소 용량 Cm에 관한 전원 진폭 전압 Vdrv(도 5에서는 Vd)의 차는 구동 TFT의 핀치 오프 전압 Vp를 의미한다. 즉,
Vp＝Vdrv-Qp/Cm
에 의해 핀치 오프 전압 Vp가 구해진다(단계 310). 여기서, Vth 보정 회로가 정상적으로 작동한 경우에는 Vth 보정 후의 Vgs는 틀림없이 Vth가 된다. 즉,
Vgs＝Vth
가 된다. 따라서, 이상적인 상태에서는 구해진 핀치 오프 전압 Vp는,
Vp＝Vgs-Vth＝0
이 된다. 이상과 같이, Vth 보정 후에 핀치 오프 전압 Vp를 추정함으로써, Vth 보정 기능의 양부(良否)를 판정할 수 있다. 정상적으로 Vth 보정이 행해진 경우에는 전술한 바와 같이, 핀치 오프 전압 Vp는 충분히 작은 전압을 도시한다.
이상과 같이하여, 도 6에 도시하는 단계 102의 Vth 추정, 단계 103의 핀치 오프 전압 Vp의 추정이 행해진 후, 단계 104의 검사 결과 평가가 행해진다.
도 13은 검사 결과 평가의 흐름을 도시한 흐름도이다. 도 2에 도시하는 계산기(12)는 추정한 Vth 혹은 핀치 오프 전압 Vp의 패널 전체에 있어서의 분포를 계산한다(단계 401). 그리고, 기억 장치(11)에 저장되어 있는 값, 즉, 계산된 분포가 미리 설정된 허용 범위 안에 드는지 여부가 판단된다(단계 402). 허용 범위 안에 들지 않은 경우에는, 예컨대 계산기(12)의 디스플레이에 불량 표시를 행한다(단계403). 허용 범위 안에 들은 경우에는, 예컨대 계산기(12)의 디스플레이에 양호의 표시를 행하고(단계 404), 처리를 종료한다.
다음에, 2 TFT 전압 프로그래밍 방식 화소 회로 및 4 TFT 전압 프로그래밍 방식 화소 회로의 각각에 있어서, 더욱 구체적인 실현예를 이용하여 본 실시형태를 상술한다.
도 14는 화소 회로가 2개의 TFT로 구성되는 전압 프로그래밍 방식 패널에의 적용예를 도시한 도면이다. 또한, 도 15는 이 2 TFT 전압 프로그래밍 방식 화소 회로에서 측정을 행하기 위한 구동 파형이 도시되어 있다. 도 14에 도시하는 적용예 로서는 패널의 일부로서 3×3 화소가 도시되어 있다. 도 14에서는 측정 대상 화소는 중앙의 화소이며, 측정 대상 화소의 GND 배선에 적분 회로(130)가 접속되어 있다. 도 15에 도시하는 구동 파형에서는 측정 대상 화소인 도 14의 중앙의 화소(Select 2, Data 2)의 구동 TFT에 미소 전위(Inspection voltage)를 인가하면, 적분 회로 출력 Vout에 나타나는 전류의 모양을 관측할 수 있다. 실제의 측정에서는 전술한 측정법이 모든 화소에 대해서 반복 행해진다. 여기서, 도 14에 도시되는 적분 회로(130)에서는 적분 회로(130)의 반전 입력에 접속되는 GND선이 독립되어 있는 것처럼 그려지고 있지만, 실제로는 몇 개인가의 GND 배선(또는 모든 GND 배선)이 묶여져 공통으로 되어 있는 경우도 있다. 이와 같이 하여 묶여진 GND 배선의 그룹 수만큼 적분 회로(130)를 준비하면, 그룹마다 병행하여 측정하는 것이 가능해진다. 또한, P 채널 구동 TFT를 이용한 경우에는 GND 배선이 전원 배선이 된다.
여기서, 도 15의 상단에 표시되는 시퀀스(Sequence)에 기초하여 설명한다.
·시퀀스 1 : 모든 화소에 OFF 전압을 기록하고, 패널을 소등 상태로 한다.
·시퀀스 3 : Select 2를 ON으로 함으로써, 측정 대상 화소가 존재하는 라인을 선택한다.
·시퀀스 4 : Data 2에 ON 전위를 인가하여(Initialize), 측정 대상 화소의 Cm 전하를 방전한다.
·시퀀스 6 : Vd에 구동 전위를 인가하여, 구동 TFT의 드레인에 전압을 인가한다.
·시퀀스 7 : 적분 회로(130)를 기동하여, 측정을 시작한다.
·시퀀스 8 : Data 2에 Vth를 넘는 미소 전위인 검사 전압(Inspection voltage)을 인가하여, 구동 TFT를 약간 ON 상태로 한다. 이 때, Data 2의 전압 변화에 의해 적분 회로 출력 Vout에 오프셋 전압이 발생한다.
·시퀀스 9 : 적분 회로 출력 Vout에서 정전류를 관측할 수 있다. 구동 TFT가 포화 영역에서 정전류를 흐르게 하고 있기 때문에 적분 회로 출력 Vout는 일정한 기울기로 변화한다.
·시퀀스 12 : Data 2에 OFF 전위를 인가한다. 이 때, Data 2의 전압 변화에 의해 적분 회로 출력 Vout에 발생하고 있었던 오프셋 전압이 캔슬된다.
·시퀀스 13 : 측정을 종료한다.
이상의 시퀀스는 도 2에 도시한 계산기(12)에 의해 관리되고, 계산기(12)로부터 측정 제어 회로(13)에 출력되는 지령에 기초하여, 측정 제어 회로(13)에 의해서 각 동작이 제어된다. 이들의 시퀀스에 의해 얻어진 적분 회로(130)의 출력 파형(적분 회로 출력 Vout의 파형)을 측정 제어 회로(13)에 의해 A/D 변환하고, 이하의 계산이 순차적으로 계산기(12)에 의해 실행된다.
[용량 Cm의 측정]
도 15의 시퀀스 12와 시퀀스 13에 있어서의 Vout의 전위차(ΔVout)는 Cm으로부터 흐른 전하량 Qa를 의미하고 있다. 배선 Data 2에 검사 전압(Inspection voltage)을 인가 혹은 제거를 하는 타이밍(시퀀스 8과 시퀀스 12)에서 Vout에 오프셋 전압(Voffset)이 발생한다. 이것은 배선 Data 2의 전위를 변화시킴으로써 기생 용량을 통해 GND 배선에 전하의 출입이 발생하기 때문이다. 즉 시퀀스 12와 시퀀스 13에서의 Vout의 전위차(ΔVout)는 측정 대상 화소의 Cm으로부터 흘러나온 전하량 Qa에 의한 전압을 표시하고 있다.
Qa＝ΔVout*Ci
여기서, Ci는 적분 회로의 용량이다. 또한, Cm은 시퀀스 4에서 방전한 후, 시퀀스 8∼9에서 전압 Vd로 충전된다. 따라서,
Cm＝Qa/Vd
를 계산함으로써, 용량 Cm을 추정할 수 있다.
[Vth의 추정]
적분 회로(130)의 출력에 의해 도 9에 도시하는 바와 같은 기울기 변화점을 구하고, 시퀀스 11에 있어서의 Vout로부터 ΔVout만큼 되돌아간 전위를 측정 기준 전압으로 하여 이 측정 기준 전압과 기울기 변화점 전압의 전위차(ΔVoutp)를 구하면(이것은, Voffset를 발생시키는 전하를 제외하여, Cm으로부터의 전하만을 고려하기 위한 조작임),
Vth＝Vgs-(Vd-ΔVoutp*Ci/Cm)
으로부터 Vth를 추정할 수 있다. 이 값을 모든 화소에 대해서 구함으로써, 패널에 있어서의 Vth의 변동을 평가할 수 있다.
[Vgs-Id 특성의 추정]
모든 화소에 대해서, 시퀀스 9에 있어서의 Vout의 기울기를 구함으로써, 어떤 Vgs에서의 구동 전류의 변동을 평가할 수 있다. 시퀀스 8에서 인가하는 미소 전위를 복수 선택함으로써, Vgs에 대한 Id가 복수로 구해지며, 이것을 모든 화소에서 비교함으로써, 구동 TFT의 특성 변동을 평가할 수 있다.
다음에, 4 TFT 전압 프로그래밍 방식 화소 회로에서의 실현예에 대해서 설명한다.
도 16은 화소 회로가 4개의 TFT로 구성되는 전압 프로그래밍 방식 패널에의 실현예를 도시한 도면이다. 도 16에서는 패널의 일부(2 화소분)를 도시하고 있으며, 측정 대상 화소는 좌측의 화소이다. 실제 측정에서는 전술한 측정법을 모든 화소에 대해서 반복하여 행한다.
도 17∼도 19는 측정을 행하는 구동 파형을 도시하고 있으며, 일련의 시퀀스를 연속하여 표현하고 있다. 검사 대상 화소의 상하 화소는 모두 Select, Current cnt., Vth cnt.를 오프로 하여 행하고 있다. 검사 순서는 크게 초기화 작업(Initialize), Vth 기록 작업(Vth Writing), 차지 펌프 작업(Charge Pumping), 검사 작업(Inspection)으로 대별할 수 있다. 도 10에 도시한 흐름도와 동일하게 조건 판단이 행해진다.
도 17은 초기화 작업(시퀀스 1∼4) 및 Vth 기록 작업(시퀀스 5∼11)의 구동 파형을 도시한 도면이다.
(i) 초기화 작업(시퀀스 1∼4)
·시퀀스 1 : 화소 용량 Cs1의 초기화.
·시퀀스 3 : 화소 용량 Cs2의 초기화.
(ii) Vth 기록 작업(시퀀스 5∼11)
·시퀀스 6 : 검사 대상 화소의 Select를 온으로 한다.
·시퀀스 7 : 데이터로서 최대값보다 조금 낮은 전압값을 기록함으로써, 화소 용량 Cs2를 통해 구동 TFT의 게이트 전압을 크게 한다.
·시퀀스 9 : 시퀀스 7에서 구동 TFT의 게이트에 Vth 이상의 전압을 인가할 수 있으면, Vth cnt.를 온으로 함으로써, 구동 TFT를 통해 Cs2의 전극 전압을 Vth로 할 수 있다. 이 때, 적분 회로에 의해 전류가 확인된다. 전류가 확인되지 않는 경우에는, 다음 공정으로서 차지 펌프 작업(시퀀스 12)으로 이행하고, 전류가 확인되면, 검사 작업(시퀀스 25)으로 이행한다.
이와 같이, 여기서는 측정 대상 화소의 구동 TFT에 큰 데이터 전압을 인가하고, Vth cnt.를 개방함으로써, Cs2의 구동 TFT 게이트측 전극에 Vth를 발생시킨다. 그 넘친 전류의 유무를 적분 회로 출력 Vout에 의해 관측한다.
도 18은 차지 펌프 작업의 구동 파형을 도시한 도면이다. 각 시퀀스에 따라서 설명한다.
·시퀀스 15 : Vd를 온으로 하여 Cm에 전압을 건다.
·시퀀스 17 : Vth cnt.을 온으로 하여, 화소 용량 Cs2에 Cm의 전하를 유입시킨다. 이 때, 차지 펌프가 완료되면(Vth가 기록됨), 구동 TFT가 온으로 되며, 적분 회로(130)에서 전류가 확인된다.
·시퀀스 20 : 데이터를 기록함으로써 구동 TFT의 게이트 전압을 올리고, 그사이에 Vd를 오프시키고 구동 TFT의 누설 전류를 이용하여, Cm의 전위를 GND로 되돌린다.
이 시퀀스 17에서 전류가 확인될 때까지, 시퀀스 14∼22가 반복된다. 차지 펌프 작업이 완료한 후, 재차, Vth 기록 작업(시퀀스 5∼11)이 행해진다. 이것은 구동 TFT의 히스테리시스를 고려한 것으로, 전압이 낮은 상태에서 펌프하여 Vth를 기록한 경우와, 전압이 높은 상태에서 Vth를 기록한 경우에 값이 어긋날 경우가 있으며, 통상 동작인 전압이 높은 상태에서 Vth를 기록하기 위해 행해진다. 이와 같이 하여, 차지 펌프 동작에서는 Vd를 ON/OFF로 함으로써, Cm을 통해 Cs2에 전하를 축적해 나간다. Vth가 기록되면 구동용 TFT가 ON으로 되어 전류가 확인된다.
도 19는 검사 작업의 구동 파형을 도시한 도면이다. 각 시퀀스에 따라서 설명한다.
·시퀀스 26 : Vth 기록 작업을 한 직후는 데이터가 기록된 상태이며, 그 상태로부터, 추가로 검사를 위한 미소 전압을 기록한다.
·시퀀스 27 : 용량 Cm의 전위를 GND로 내린다.
·시퀀스 29 : 용량 Cm에 Vd의 전압을 건다.
·시퀀스 31 : Current cnt.를 온으로 하여, Cm으로부터 과도 전류를 흐르게 한다. 이 때, 적분 회로 출력 Vout가 변화하고, 그 모양을 확인할 수 있다. 단, Current cnt.를 온으로 함으로써, Currentcnt.의 변화에 대한 오프셋 전압이 발생한다. 구동 TFT의 포화 영역에서 정전류가 흐르기 때문에, Vout는 일정한 기울기로 변화한다.
·시퀀스 32 : Cm의 전압이 내려가, 구동 TFT의 핀치 오프 전압을 넘으면, 전류는 멈추고 Vout는 수평이 된다.
·시퀀스 34 : Current cnt.를 오프로 하면, Current cnt.의 오프셋 전압이 없어진다.
·시퀀스 36 : 측정 종료.
이와 같이 하여, Vth를 기록한 상태로부터 추가로 미소 전압을 인가하면, 적분 회로 출력에서 전류의 모양이 확인된다.
이상의 순서에 의해 얻어진 적분 회로 출력 파형으로부터 이하의 계산을 행한다.
[용량 Cm의 추정]
도 19의 시퀀스 35와 시퀀스 36에 있어서의 Vout의 전위차(ΔVout)는 Cm으로부터 흐른 전하량(Qa)을 의미하고 있다.
Qa＝ΔVout*Ci
여기서, Ci는 적분 회로(130)의 용량이다. 또한, Cm은 시퀀스 27에서 방전한 후, 시퀀스 29∼32에서 전압 Vd로 충전된다. 따라서,
Cm＝Qa/Vd
를 계산함으로써, 용량 Cm을 추정할 수 있다.
[핀치 오프 전압 Vp의 추정]
적분 회로(130)의 출력에 의해 도 9에 도시하는 바와 같은 기울기 변화점을 구하고, 시퀀스 33에 있어서의 Vout로부터 ΔVout만큼 되돌아간 전위를 측정 기준 전압으로 하여, 이 측정 기준 전압과 기울기 변화점 전압의 전위차(ΔVoutp)를 구하면(이것은 Voffset을 발생시키는 전하를 제외하여, Cm으로부터의 전하만을 고려하기 위한 조작이다).
Vp＝Vd-ΔVoutp*Ci/Cm
으로부터, 핀치 오프 전압 Vp를 추정할 수 있다. 이 값을 모든 화소에 대해서 구함으로써, 패널에 있어서의 Vp의 변동을 평가할 수 있다.
[Vgs-Id 특성의 추정]
모든 화소에 대해서, 시퀀스 31에 있어서의 Vout의 기울기를 구함으로써, 어떤 Vgs에서의 구동 전류의 변동을 평가할 수 있다. 시퀀스 26에서 인가하는 미소 전위를 복수 선택함으로써, Vgs에 대한 Id가 복수로 구해지며, 이것을 모든 화소에서 비교함으로써, 구동 TFT의 특성 변동을 평가할 수 있다.
[Vth의 추정]
또한, 인가된 전압과 구동 TFT의 Vgs의 상관 관계가 분명한 경우에는, 각각의 핀치 오프 전압과 인가 전압으로부터, Vth의 절대값을 구할 수 있다. 특히 인가 전압과 Vgs가 비례 관계에 있다고 간주해도 좋은 경우에는 다음 식에서 Vth가 구해진다.
Vth＝(Vdata1*Vp1-Vdata2*Vp2)/(Vdatal-Vdata2)
여기서, Vdata1 및 Vdata2는 데이터에 인가한 전압, Vp1 및 Vp2는 각 인가 전압에 있어서의 핀치 오프 전압이다.
이상과 같이하여, 예컨대, 화소마다의 Vth의 추정이나 Vgs-Id 특성의 추정, Vth 보정 회로 효과의 판정을 행할 수 있다. 화소마다의 Vth의 값이나 Vgs-Id 특성 등을 인식함으로써, 미리 정해져있는 설계값에 대하여 결함이 있는 화소를 OLED 형성 전에 인식할 수 있다. 그 결과, 액티브 매트릭스 OLED 패널의 변동을 인식할 수 있고, 부적절한 패널을 OLED 형성 전에 제외하는 것이 가능해진다.
또한, 패널 전화소의 미소 용량 Cm을 추정하고, 그 변동을 평가함으로써, 패터닝된 화소 전극(구동 TFT의 드레인 측에 접속된 전극)의 결함 개소의 특정과, 결함 종류(화소 전극의 형성 불량 및 근린 화소간의 단락)의 판별을 행할 수 있다. 즉, 미소 용량 Cm의 불연속한 부분을 알게 됨으로써, 화소 전극 자체에 의한 결함을 판정할 수도 있다.
도 20(a), 도 20(b)는 예측되는 화소 전극의 에칭 불량에 의한 결함예와, 미소 용량 Cm의 추정예를 설명하기 위한 도면이다. 도 20(a)에서는 예측되는 화소 전극의 결함예가 표현되어 있으며, 과에칭에 의한 화소 전극 형성의 실패예(B2의 화소 전극)와, 에칭 부족에 의해 근접 화소 전극끼리가 단락하는 예(C5, C6의 화소 전극)가 도시되어 있다.
도 20(b)에 전체의 화소 전극 중에서 도 20(a)에 도시하는 셀렉트 배선측에서 A∼C, 데이터 배선측에서 0∼8의 27개의 화소 전극에 있어서의 추정된 미소 용량 Cm 값의 예를 도시하고 있다. 도 20(b)에 도시하는 예에서는 화소 전극 면적이 설계값과 일치하는 화소의 추정 Cm 값은 2.0이 된다. Cm의 값은 TFT 어레이 기판상에 근접시키는 전극과 화소 전극간 거리에 의해 변동이 생기지만, 이 변동은 완만히 변화할 것으로 예상된다. 도 20(b)에 도시하는 예에서는 Cm 값이 소정 범위인 1.9∼2.1의 범위에서 완만히 변동되는 모양을 도시하고 있다. 도 20(a)에 도시하는 제1 고장 개소(2B의 화소 전극)에서는 화소 전극 면적이 작아졌기 때문에, Cm 값은 소정 범위를 넘어, 근린 화소의 Cm 값에 비해 불연속으로 작아지고 있다. 이것에 의해 과에칭에 의한 결함을 판별할 수 있다. 또한, 도 20의 제2 고장 개소(C5, C6의 화소 전극)에서는 2개의 화소 전극이 접속되었기 때문에, Cm 값은 소정 범위를 넘어, 근린 화소의 Cm 값에 비해서 불연속으로 커지고 있다. 이것에 의해 단락에 의한 결함을 판별할 수 있다. 이와 같이, 미소 용량 Cm을 추정하고, 그 변동을 평가함으로써 결함 개소의 특정과 결함 종류의 판별을 행하는 것이 가능해진다.
이상, 상술한 바와 같이, 본 실시형태에서는 AMOLED 패널의 표면(OLED 접속전극이 노출되는 면) 근방에 전원에 접속되는 대향 전극(18)을 두고, 구동 TFT의 드레인과 전원간에 미소 용량 Cm을 형성하였다. 그리고, 이 전원 전압을 전위차 Vd만큼 변화시킴으로써, 미소 용량 Cm을 통해 구동 TFT의 드레인·소스간에 과도 전류를 흘렸다. 그 후, 구동 TFT로부터 출력되는 전류 파형을 관측함으로써, 구동 TFT의 Vth를 추정하고 있다. 여기서, 구동 TFT의 Vth 추정법으로서, 기지인 Vgs를 설정한 후, 전술한 바와 같이 과도 전류를 흐르게 하고, 구동 TFT의 소스측에 배치된 적분 회로(130)를 이용하여 흐른 전하량을 관측한다. 그리고, 핀치 오프 시점의 전하량 Qp를 구하고, 미소 용량 Cm과 전위차 Vd로부터 핀치 오프 전압 Vp를 구하여, 게이트·소스간 전압 Vgs으로부터 Vth를 추정할 수 있다. 또한, 본 실시형태에서는 적분 회로에 의해 구한 구동 TFT를 흐른 총 전하량 Qa와 미소 용량 Cm의 전위차 Vd로부터 정확한 Cm을 구한 후, Vth를 추정하도록 구성하였다.
또한, 본 실시형태에서는 화소 회로에 존재하는 화소 용량 Cs와 미소 용량 Cm에 의해 소위 차지 펌프 회로를 구성하고, 구동 TFT의 Vgs를 Vth를 넘는 전압으로 상승시킨 후, 구동 TFT를 통해 화소 용량 Cs의 전하를 방전시켜 Vth를 용량 Cs 에 기억시키고, Vth 보정 후의 핀치 오프 전압 Vp를 추정하고 있다. 이 때, 미소 용량 Cm에 접속되는 전원을 구동 TFT가 온으로 되는 전압에 Vgs가 근접하도록 변화시키고 있는 기간 중에 Vth 보정 회로를 작동시키면서 구동 TFT를 오프시키도록 데이터선(계조 설정용 배선)을 구동하며, 전원이 이것과는 역 방향으로 변화하는 기간 중에 Vth 보정 회로를 정지시키면서 구동 TFT를 온시키도록 데이터선을 구동하는 것을 반복하여, 화소 용량 Cs에 Vth를 넘는 전압을 발생시키고 있다.
또한, 구동 TFT의 핀치 오프 전압 Vp 추정법으로서, 화소 용량 Cs에 Vth 기억 후, 과도 전류를 흐르게 하여, 구동 TFT의 소스측에 준비한 적분 회로(130)를 이용하여 흐른 전하량을 관측하고, 핀치 오프 시점의 전하량 Qp를 구하여, 미소 용량 Cm과 전위차 Vd로부터 핀치 오프 전압 Vp를 추정한다. 이 때, 적분 회로(130)에 의해 구한 구동 TFT를 흐른 총 전하량 Qa와 미소 용량 Cm의 전위차 Vd로부터 정확한 Cm을 구한 후, 전술한 바와 같이 하여 핀치 오프 전압 Vp를 추정한다.
이와 같이 하여, 액티브 매트릭스 패널[TFT 어레이(100)]상의 전화소에 대해서 Vth 혹은 핀치 오프 전압 Vp를 구하고, 이들 전압 범위 및 변동에 의해 패널의 양호·불량을 판정한다. 이 때, 핀치 오프 전압 Vp가 0 V인 경우, 미소 전압을 화소 용량 Cs에 기록하고, 구동 TFT를 흐르는 전류의 변동을 측정함으로써, 패널의 양호·불량을 판정할 수 있다. 또한, 핀치 오프 전압 Vp가 0 V인 경우, 복수의 미소 전압을 화소 용량 Cs에 기록하고, 각각의 인가 전압에 있어서의 핀치 오프 전압 Vp와 인가 전압비로부터 Vth를 구하도록 구성할 수도 있다.
또한, 전술한 바와 같이 하여 얻어진 적분 파형으로부터, 구동 TFT에 어떤 Vgs를 인가하였을 때의 포화 전류(적분 파형의 기울기)를 패널상의 전화소에 대해서 구하여, 구동 TFT의 특성 변동을 평가할 수 있다. 여기서 포화 영역에서의 구동 TFT의 드레인 전류(Id)의 근사식은,
Id＝0.5β·(Vgs-Vth) ^ 2
단, β＝μ·Cox·W/L
μ : 이동도(프로세스에 의해 결정됨)
Cox : 게이트와 채널 사이의 단위 면적당 용량
W/L : TFT의 채널 폭과 채널 길이의 비
가 된다. 이 β는 프로세스와 TFT 구조로부터 결정되고, Id의 크기를 결정하는 중요한 계수이다. 따라서, 포화 전류를 비교함으로써, Vth뿐만 아니라, β의 변동에 기초하여 검사를 행하는 것이 가능해진다.
이러한 구성을 채용함으로써, 본 실시형태에서는 OLED가 실장되지 않은 TFT 어레이에 대하여, 화소 전극에의 콘택트를 행하지 않고, 구동 TFT의 임계치 전압 Vth의 측정과, 구동 TFT에서의 Vth 보정 후의 핀치 오프 전압 Vp의 측정을 행하는 것이 가능해진다. 그리고, 이들 측정을 패널의 전화소에 대하여 행함으로써, 구동 TFT의 특성 및 Vth 보정 회로의 효과에 대해서, 패널 내에서의 변동을 구할 수 있다. 또한, 이 결과를 이용하여 패널의 양호·불량 판정을 하는 것이 가능해진다. 이것에 의해, 불량 TFT 어레이의 다음 공정에의 유출량을 대폭 삭감할 수 있어, 패널 제작 비용을 삭감할 수 있다. 또한, 패널 개발 단계에서는 도 2에 도시한 테스트 장치를 고장 진단으로서 이용함으로써, 개발 기간의 단축을 기대할 수 있다.
또한, 본 실시형태에서는 n 채널 구동 TFT를 사용한 경우에 대해서 설명하였지만, p 채널 구동 TFT를 사용한 경우에도 적용할 수 있다. p 채널 구동 TFT를 사용한 경우에는 도 8에 도시한 적분 회로(130)의 비반전 입력[도 8에 도시하는 연산 증폭기(131)의 ＋ 입력)을 GND에서 전원(Vd)으로 변경하면 좋다.
이상 설명한 바와 같이, 본 발명에 의하면, AMOLED 패널용 TFT 어레이의 기능 검사를 OLED 형성 공정 전에 행하는 것이 가능해지며, 패널 제작 비용을 대폭 삭감하는 것이 가능해진다.

Claims (19)

  1. OLED(Organic Light Emitting Diode) 형성 전의 액티브 매트릭스 패널에 있어서의 OLED 접속 전극이 노출되는 면 근방에 TFT(Thin Film Transistor) 어레이로부터 분리되어 배치되는 대향 전극과,
    상기 액티브 매트릭스 패널을 구성하는 구동 TFT의 상기 OLED 접속 전극과 전원 사이에 상기 대향 전극을 이용하여 미소 용량을 형성하는 미소 용량 형성 수단과,
    상기 미소 용량 형성 수단에 의해 형성된 상기 미소 용량에 기초하여 상기 액티브 매트릭스 패널을 검사하는 검사 수단
    을 포함하는 액티브 매트릭스 패널의 검사 장치.
  2. 제1항에 있어서, 상기 검사 수단은 상기 구동 TFT의 임계치 전압 Vth를 추정하여 상기 액티브 매트릭스 패널을 검사하는 것을 특징으로 하는 액티브 매트릭스 패널의 검사 장치.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2항이 있어서, 상기 검사 수단은 상기 전원의 전압을 소정 전위차만큼 변화시키고, 상기 미소 용량 형성 수단에 의해 형성된 상기 미소 용량 Cm을 통해서 상기 구동 TFT의 드레인·소스 사이에 과도 전류를 흐르게 하여, 상기 구동 TFT로부터 출력되는 전류 파형을 관측함으로써 이 구동 TFT의 임계치 전압 Vth를 추정하는 것을 특징으로 하는 액티브 매트릭스 패널의 검사 장치.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
  5. 제1항에 있어서, 상기 검사 수단은 상기 액티브 매트릭스 패널을 구성하는 각 화소의 상기 미소 용량 Cm을 추정하고, 이 미소 용량 Cm의 변동을 평가하는 것을 특징으로 하는 액티브 매트릭스 패널의 검사 장치.
  6. 제1항에 있어서, 상기 검사 수단은 전원 전압의 전위차를 Vd, 상기 구동 TFT의 소스측에 배치된 적분 회로를 이용하여 흐른 전하량으로부터 핀치 오프 시점의 전하량을 Qp, 미소 용량을 Cm이라고 하면,
    Vp＝Vd-Qp/Cm
    에 의해 산출되는 핀치 오프 전압 Vp를 산출하고, 산출된 상기 핀치 오프 전압 Vp에 기초하여 상기 액티브 매트릭스 패널을 검사하는 것을 특징으로 하는 액티브 매트릭스 패널의 검사 장치.
  7. 제1항에 있어서, 화소 회로에 존재하는 화소 용량 Cs와 상기 미소 용량 Cm에 의해 차지 펌프 회로를 구성하고, 임계치 전압 Vth 보정 후의 핀치 오프 전압 Vp를 추정하는 핀치 오프 전압 추정 수단을 더 구비한 것을 특징으로 하는 액티브 매트 릭스 패널의 검사 장치.
  8. OLED(Organic Light Emitting Diode) 형성 전의 액티브 매트릭스 패널을 검사하는 액티브 매트릭스 패널의 검사 방법으로서,
    상기 액티브 매트릭스 패널에 있어서의 OLED 접속 전극이 노출되는 면 근방에 TFT(Thin Film Transistor) 어레이로부터 분리하여 대향 전극을 배치하는 단계와,
    상기 액티브 매트릭스 패널에 있어서의 측정 대상 화소를 선택하는 단계와,
    상기 대향 전극에 접속되는 전원을 구동 전위로 하고, 상기 측정 대상 화소의 구동 TFT에 있어서의 드레인·소스 사이에 소정의 전압을 인가하는 단계와,
    상기 측정 대상 화소의 상기 구동 TFT를 흐르는 전류를 관측하는 단계
    를 포함하는 액티브 매트릭스 패널의 검사 방법.
  9. 제8항에 있어서, 상기 대향 전극과 상기 구동 TFT 사이에 형성되는 미소 용량 Cm을 추정하는 단계와, 추정된 상기 미소 용량 Cm에 기초하여 상기 액티브 매트릭스 패널의 결함 개소를 특정하는 단계를 더 포함하는 액티브 매트릭스 패널의 검사 방법.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제9항에 있어서, 결함 개소를 특정하는 단계는 추정된 상기 미소 용량 Cm이 미리 정해진 소정 범위를 넘었는지 여부로 결함 개소를 특정하는 것을 특징으로 하는 액티브 매트릭스 패널의 검사 방법.
  11. 제8항에 있어서, 상기 구동 TFT의 임계치 전압 Vth를 추정하는 단계와, 추정된 상기 임계치 전압 Vth에 기초하여 상기 액티브 매트릭스 패널의 결함 개소를 특정하는 단계를 더 포함하는 액티브 매트릭스 패널의 검사 방법.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서, 상기 임계치 전압 Vth를 추정하는 단계는 상기 구동 TFT의 소스측에 배치된 적분 회로를 이용하여 흐른 전하량을 관측하는 동시에, 상기 구동 TFT가 핀치 오프 상태가 될 때까지 흐르게 한 전하량으로부터 핀치 오프 전압 Vp를 구함으로써 임계치 전압 Vth를 추정하는 것을 특징으로 하는 액티브 매트릭스 패널의 검사 방법.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제12항에 있어서, 상기 액티브 매트릭스 패널을 구성하는 화소에 대해서 상기 임계치 전압 Vth 또는 상기 핀치 오프 전압 Vp를 구하고, 상기 임계치 전압 Vth 또는 상기 핀치 오프 전압 Vp의 전압 범위 또는 변동에 의해 상기 액티브 매트릭스 패널의 양호·불량을 판단하는 단계를 더 포함하는 액티브 매트릭스 패널의 검사 방법.
  14. 기판상에 TFT(Thin Film Transistor) 어레이를 형성하여 액티브 매트릭스 패널을 생성하는 어레이 공정과,
    생성된 상기 액티브 매트릭스 패널의 기능 검사를 행하는 검사 공정과,
    상기 검사 공정에 의해 양품이라고 판단된 액티브 매트릭스 패널에 대하여 OLED(Organic Light Emitting Diode)를 실장하는 셀 공정
    을 포함하며,
    상기 검사 공정은 상기 어레이 공정에 의해 생성된 상기 액티브 매트릭스 패널에 있어서의 OLED 접속 전극이 노출되는 면 근방에 상기 TFT 어레이로부터 분리하여 대향 전극을 배치시키고, 상기 액티브 매트릭스 패널을 구성하는 측정 대상 화소를 흐르는 전류를 관측하는 것인 액티브 매트릭스 OLED 패널의 제조 방법.
  15. 제14항에 있어서, 상기 검사 공정은 상기 대향 전극을 배치함으로써 상기 액티브 매트릭스 패널을 구성하는 구동 TFT의 드레인과 전원 사이에 미소 용량 Cm을 형성하고, 상기 미소 용량 Cm을 통해서 이 구동 TFT에 과도 전류를 흐르게 하여, 이 구동 TFT로부터의 출력 파형을 관측하여 상기 액티브 매트릭스 패널의 기능 검사를 행하는 것을 특징으로 하는 액티브 매트릭스 OLED 패널의 제조 방법.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제15항에 있어서, 상기 검사 공정은 상기 구동 TFT로부터의 출력 파형을 관측하여 상기 구동 TFT의 임계치 전압 Vth를 추정함으로써 상기 액티브 매트릭스 패널의 기능 검사를 행하는 것을 특징으로 하는 액티브 매트릭스 OLED 패널의 제조 방법.
  17. 청구항 17은(는) 설정등록료 납부시 포기되었습니다.
    제16항에 있어서, 상기 검사 공정은 상기 구동 TFT의 소스측에 적분 회로를 배치하고, 이 적분 회로에 흐르는 전하량에 기초하여 핀치 오프 전압 Vp를 산출하는 동시에, 상기 액티브 매트릭스 패널을 구성하는 화소에 대해서 상기 구동 TFT의 임계치 전압 Vth 또는 산출된 상기 핀치 오프 전압 Vp에 기초하여 상기 액티브 매 트릭스 패널의 양호·불량을 판정하는 것을 특징으로 하는 액티브 매트릭스 OLED 패널의 제조 방법.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서, 상기 검사 공정은 상기 액티브 매트릭스 패널을 구성하는 구동 TFT에 소정의 전압을 인가하였을 때의 포화 전류를 상기 액티브 매트릭스 패널상의 화소에 대해서 구하고, 이 구동 TFT에 대한 특성 변동을 평가하는 것을 특징으로 하는 액티브 매트릭스 OLED 패널의 제조 방법.
  19. 청구항 19은(는) 설정등록료 납부시 포기되었습니다.
    제14항에 있어서, 상기 검사 공정은 상기 액티브 매트릭스 패널을 구성하는 화소마다의 미소 용량 Cm을 추정하고, 추정된 상기 미소 용량 Cm의 변동을 평가함으로써, 패터닝된 화소 전극의 결함 개소를 판별하는 것을 특징으로 하는 액티브 매트릭스 OLED 패널의 제조 방법.
KR1020057019022A 2003-05-12 2004-04-28 액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 ｏｌｅｄ 패널의 제조 방법 KR100702462B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00133611 2003-05-12
JP2003133611 2003-05-12

Publications (2)

Publication Number Publication Date
KR20060017586A KR20060017586A (ko) 2006-02-24
KR100702462B1 true KR100702462B1 (ko) 2007-04-04

Family

ID=33432195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019022A KR100702462B1 (ko) 2003-05-12 2004-04-28 액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 ｏｌｅｄ 패널의 제조 방법

Country Status (5)

Country Link
US (1) US7486100B2 (ko)
JP (1) JP4110172B2 (ko)
KR (1) KR100702462B1 (ko)
CN (1) CN100437666C (ko)
WO (1) WO2004100110A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259530A (ja) 2005-03-18 2006-09-28 Seiko Epson Corp 有機ｅｌ装置及びその駆動方法並びに電子機器
CN101273398B (zh) * 2005-09-27 2011-06-01 卡西欧计算机株式会社 显示装置及显示装置的驱动方法
KR100795780B1 (ko) * 2006-04-10 2008-01-21 네오뷰코오롱 주식회사 평판 디스플레이 기판의 패널점등 검사장치
US7847577B2 (en) * 2006-07-31 2010-12-07 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate inspecting method
JP5179849B2 (ja) * 2006-12-28 2013-04-10 株式会社半導体エネルギー研究所 半導体装置
KR101366885B1 (ko) * 2007-07-06 2014-02-25 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
US8912990B2 (en) * 2008-04-21 2014-12-16 Apple Inc. Display having a transistor-degradation circuit
US7696773B2 (en) * 2008-05-29 2010-04-13 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
CN102467863B (zh) * 2010-11-17 2014-09-03 北京京东方光电科技有限公司 Tft-lcd电学不良测试电路和测试方法
US8451437B2 (en) * 2011-02-17 2013-05-28 Global Oled Technology Llc Electroluminescent light output sensing for variation detection
KR101831368B1 (ko) 2011-06-03 2018-02-23 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 시험 장치 및 시험 방법, 및 유기 발광 표시 장치의 제조 방법
KR20130104563A (ko) 2012-03-14 2013-09-25 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 시험 장치 및 시험 방법, 및 유기 발광 표시 장치의 제조 방법
KR102050365B1 (ko) * 2013-08-23 2020-01-09 삼성디스플레이 주식회사 유기 발광 표시 장치의 불량 검출 방법 및 유기 발광 표시 장치
KR102058577B1 (ko) 2013-09-13 2019-12-24 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US11004391B2 (en) * 2019-06-10 2021-05-11 Apple Inc. Image data compensation based on predicted changes in threshold voltage of pixel transistors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040082A (ja) * 2000-06-05 2002-02-06 Ind Technol Res Inst 有機ｌｅｄアレイの検査方法及び検査装置
JP2002108243A (ja) * 2000-06-05 2002-04-10 Semiconductor Energy Lab Co Ltd 表示パネル、検査方法及び該表示パネルの作製方法
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
JP2003031814A (ja) * 2001-03-19 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940002723B1 (ko) * 1985-03-18 1994-03-31 가부시기가이샤 히다찌세이사꾸쇼 반도체소자의 테스트방법
US4973910A (en) * 1988-01-14 1990-11-27 Wilson Mahlon S Surface potential analyzer
JP2758103B2 (ja) * 1992-04-08 1998-05-28 シャープ株式会社 アクティブマトリクス基板及びその製造方法
US5428300A (en) * 1993-04-26 1995-06-27 Telenix Co., Ltd. Method and apparatus for testing TFT-LCD
JP4473427B2 (ja) * 2000-08-03 2010-06-02 エーユー オプトロニクス コーポレイション アレイ基板の検査方法及び該検査装置
JP2003050380A (ja) * 2001-08-07 2003-02-21 Toshiba Corp アレイ基板の検査方法
JP3760411B2 (ja) * 2003-05-21 2006-03-29 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002040082A (ja) * 2000-06-05 2002-02-06 Ind Technol Res Inst 有機ｌｅｄアレイの検査方法及び検査装置
JP2002108243A (ja) * 2000-06-05 2002-04-10 Semiconductor Energy Lab Co Ltd 表示パネル、検査方法及び該表示パネルの作製方法
JP2003031814A (ja) * 2001-03-19 2003-01-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法

Also Published As

Publication number Publication date
JP4110172B2 (ja) 2008-07-02
KR20060017586A (ko) 2006-02-24
US7486100B2 (en) 2009-02-03
CN1788297A (zh) 2006-06-14
CN100437666C (zh) 2008-11-26
US20070040548A1 (en) 2007-02-22
JPWO2004100110A1 (ja) 2006-07-13
WO2004100110A1 (ja) 2004-11-18

Similar Documents

Publication Publication Date Title
JP3760411B2 (ja) アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスｏｌｅｄパネルの製造方法
KR100702462B1 (ko) 액티브 매트릭스 패널의 검사 장치, 검사 방법 및 액티브매트릭스 ｏｌｅｄ 패널의 제조 방법
US7358941B2 (en) Image display apparatus using current-controlled light emitting element
US7196307B2 (en) Optical sensor, method of reading optical sensor, matrix-type optical sensor circuit, and electronic apparatus
JP3527726B2 (ja) アクティブマトリクス基板の検査方法及び検査装置
US8089477B2 (en) Display device and method for controlling the same
CN104885145B (zh) 用于amoled显示器的像素电路
EP2033178B1 (en) Active matrix display compensating apparatus
JP5296700B2 (ja) 駆動トランジスタにおける閾値電圧の変化を補償する方法、ｏｌｅｄデバイス用駆動トランジスタの閾値電圧の変化を補償する方法、駆動トランジスタおよびｏｌｅｄデバイスの劣化を補償する方法及びｏｌｅｄ駆動回路における変化を補償する方法
TWI362646B (en) Tft array circuit, display panel, method for inspecting the tft array circuit, and method for manufacturing active matrix oled panel
US20100053045A1 (en) Active matrix light emitting display device and driving method thereof
CN106847175A (zh) 电致发光显示屏及其亮度均匀性补偿方法、系统
KR100586753B1 (ko) Ｅｌ 어레이 기판에 대한 검사방법 및 장치
JP2008052111A (ja) Ｔｆｔアレイ基板、その検査方法および表示装置
KR20060043163A (ko) Ｔｆｔ 어레이 시험 방법
CN110491339B (zh) 显示面板的驱动电路、显示面板及显示面板的驱动方法
JP2007517245A (ja) ビデオデータ信号補正
JP5401761B2 (ja) 表示用基板の欠陥検査方法及び欠陥検査装置並びに表示装置
JP2011013123A (ja) アクティブ型表示パネルの検査方法及び検査装置
JP2009065209A (ja) 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器
JP2008205480A (ja) 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee