JP2008205480A - 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器 - Google Patents

Abstract

【課題】スイッチングトランジスタの寄生容量の影響を少なくして、受光素子の出力を反映した値をより正確に得る。
【解決手段】走査線１３１と読出線１２１との交差部に設けられるセル回路１００は、入射光量に応じて流れる電流が変化するフォトダイオード１１２と、ゲートがフォトダイオード１１２のカソードに接続され、ソースが走査線１３１に接続され、ドレインが読出線１２１に接続されたＴＦＴ１１４とを有する。走査線１３１が選択される初期化期間では、フォトダイオード１１２は順バイアスとなり、ＴＦＴ１１４のゲートを所定の電圧に初期化する。
【選択図】図１

Description

本発明は、読出線を介してフォトダイオードのような受光素子の出力を読み取る技術に関する。

近年、携帯電話や個人向携帯端末（Personal Digital Assistance）などの電子機器に、液晶素子や有機ＥＬ素子などをマトリクス状に配列させた表示パネルが広く用いられている。この表示パネルは、日光のように極めて明るい状態から夜間のように外光がほとんどない状態まで様々な環境下で使用される。このため、外光にかかわらず表示素子の明るさや画質が一定であると、ある条件では見易いが、他の条件では非常に見辛くなってしまう、という不具合が発生する。そこで、このような表示パネルでは、外光を検出するとともに、その検出結果に合わせて明るさや画質を制御するのが望ましい、と考えられる。
このような制御において、外光の検出にはフォトダイオードのような受光素子が用いられるが、受光素子を表示パネルとは別に設けると、電子機器において受光素子を実装するスペースが余計に必要となったり、受光素子において外光を検出するための開口部を設ける必要が生じたりするなどの問題が生じる。

この問題を解消する策としては、表示パネルにおける画素をスイッチングするトランジスタと共通プロセスによって、受光素子と、当該受光素子を選択するためのトランジスタとの組を形成して、表示パネル自体で外光を検出する技術が考えられる。具体的には、走査線と読出線との交差部分に受光素子とトランジスタとの組を配置させるとともに、いずれか１つの走査線を選択して、選択した走査線に位置する組のトランジスタをオンさせ、当該組の受光素子の出力を、読出線を介し読み取る技術が考えられる。
この技術では、走査線の選択に伴うノイズが読出線に混入して光量検出の精度を低下させるので、当該ノイズを検出するとともに、検出したノイズを反転し読出線に供給することによって、当該読出線に現れるノイズを相殺する技術も提案されている（特許文献１参照）。

特開平９−８２９３１号公報（図１参照）

しかしながら、表示パネルにおいてトランジスタや配線を形成すると、様々な部分、特にトランジスタのゲートや読出線に多くの容量が寄生する。このため、受光素子の出力信号を読み取る際に、ゲート容量や読出線において寄生容量に対する充放電のために、読取側で受光素子の出力を正確に抽出することができない、といった問題が生じた。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、寄生容量の影響を少なくして、受光素子の出力を反映した値を正確に得ることが可能な光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器を提供することにある。

上記目的を達成するために本発明に係る光センサは、走査線と読出線とに対応して設けられた光センサであって、両端子間に流れる電流が入射光量に応じて変化する受光素子と、ゲートが前記受光素子の一端に接続され、ソースまたはドレインの一方が前記走査線に接続され、ソースまたはドレインの他方が前記読出線に接続されたトランジスタとを有し、前記走査線が選択される初期化期間において前記ゲートに所定の初期化電圧が印加され、当該初期化電圧の印加が解除された後、前記読出線の電圧に基づいて前記受光光量に応じた結果を出力することを特徴とする。この構成によれば、読み取りの前に、トランジスタのゲートに初期化電圧を印加して初期化するので、当該トランジスタのゲートに寄生する容量の影響を少なくすることができる。
本発明に係る光センサにおいて、前記初期化電圧の印加が解除されてから、前記読出線の電圧が予め設定されたしきい値電圧に達するまでの時間を前記受光光量に応じた結果として出力する構成としても良い。
本発明に係る光センサにおいて、前記受光光量に応じた結果として出力する前に、前記読出線に所定の電圧を印加する第１スイッチング素子を有する構成としても良い。この構成によれば、当該読出線に寄生する容量の影響も少なくすることができる。
本発明に係る光センサにおいて、前記受光素子は、前記初期化期間では順バイアスとなって、前記トランジスタのゲートに前記初期化電圧を印加する一方、前記初期化期間終了後では逆バイアスとなるダイオード素子である構成が好ましい。この構成では、順バイアスされた受光素子によりトランジスタのゲートに電圧が印加されて初期化されるので、構成の簡易化を図ることができる。

本発明に係る光センサにおいて、前記初期化期間にてオンして、前記トランジスタをダイオード接続させるとともに、前記トランジスタのゲートに、当該トランジスタのしきい値電圧に応じた電圧を印加する第２スイッチング素子を有する構成としても良い。この構成によれば、トランジスタのしきい値電圧特性の影響も少なくすることができる。
この第２スイッチング素子は、走査線に供給される電圧レベルに応じてオンまたはオフする構成が好ましい。
本発明に係る光センサにおいて、前記読出線に一端が接続された容量と、前記初期化期間にて容量の両端を短絡させる第３スイッチング素子とを有し、当該初期化電圧の印加が解除された後において、前記容量の他端に現れる電圧を前記測定結果として出力する構成としても良い。
また、上記光センサは、光センサの読取方法としても概念することができる。

上記目的を達成するために本発明に係るマトリクス型光センサ回路は、複数の走査線と複数の読出線とに対応して設けられたセル回路と、複数の走査線のうち、初期化期間では一の走査線を選択し、続く検出期間では走査線のすべてを非選択とし、次の初期化期間では別の走査線を選択する走査回路と、選択された走査線に位置する光センサの出力信号を、検出期間における読出線の電圧または前記読出線に流れる電流を読み取る読取回路とを有し、前記セル回路の各々は、両端子間に流れる電流が入射光量に応じて変化する受光素子と、ゲートが前記受光素子の一端に接続され、ソースまたはドレインの一方が前記走査線に接続され、ソースまたはドレインの他方が前記読出線に接続されたトランジスタとを有することを特徴とする。この構成によれば、上記光センサと同様にして、トランジスタのゲートに寄生する容量の影響を少なくすることができる。
また、本発明に係る電子機器は、前記光センサ、または、前記マトリクス光センサ回路を有するので、表示パネル内に作り込むことが容易となる。

以下、本発明の実施形態について図面を参照して説明する。

＜第１実施形態＞
まず、本発明の第１実施形態に係る光センサについて説明する。図１は、この光センサの要部構成を示す図である。
この図に示される光センサ１０に含まれるセル回路１００は、例えば図３（ａ）に示されるように、液晶パネルや有機ＥＬパネルの基板上において、表示領域５０の外側周縁に位置する額縁５２の四隅のうちの２箇所に設けられたものである。ここで、表示領域５０とは、表示に寄与する画素の配列領域である。なお、この表示パネルは、ＴＦＴで画素をスイッチングするアクティブマトリクス型であるが、その構成については、本発明と特に関係ないので説明を省略する。

さて、図１において、セル回路１００は、走査線１３１と読出線１２１との交差部に対応して設けられ、フォトダイオード１１２およびＴＦＴ１１４を有する。このうち、ＴＦＴ（トランジスタ）１１４はｐチャネル型であり、上記表示パネルにおいて画素をスイッチングするＴＦＴと同一プロセスにて形成されたものである。このＴＦＴ１１４のドレイン（Ｄ）は、走査信号Ｓcan-iが供給される走査線１３１に接続される一方、ＴＦＴ１１４のソース（Ｓ）は、読出線１２１に接続されている。なお、走査信号Ｓcanのサフィックス（-i）の意味については後述する。
一方、ＴＦＴ１１４のゲートは、フォトダイオード１１２のカソードに接続されている。このフォトダイオード１１２は例えばＰＩＮ型であり、ＴＦＴ１１４や、上記表示パネルにおいて画素をスイッチングするＴＦＴと共通プロセスにて形成される。また、フォトダイオード１１２のアノードは、走査線１３１に接続されている。

なお、説明の便宜上、ＴＦＴ１１４のゲート（フォトダイオード１１２のカソード）をノードＮと表記するとともに、このノードＮに寄生する容量を、図１において破線で示されるようにＣbと表すことにする。
また、フォトダイオード１１２は受光素子の一例であり、受光光量に応じて流れる電流が変化する素子であれば適用可能である。

一方、読出線１２１の一端は、電圧計１２３およびスイッチ１２５の一端に接続されている。ここで、読出線１２１は、表示パネルに形成されているので、容量が寄生する。図１では、この寄生容量が破線のＣaで示されている。
電圧計１２３は、電圧の基準となる電位Ｇｎｄと読出線１２１の電位差（電圧）を計測して、その計測結果Ｒead-jを、図示しない制御系に出力するものである。なお、計測結果Ｒead-jのサフィックス（-j）の意味については後述する。
スイッチ１２５（第１スイッチング素子）は、制御信号ＲstがＨレベルの場合のみ一端および他端間においてオンするものであり、当該他端は電圧Ｖ₁を供給する基準電圧源１２５の正極端子に接続されている。
なお、基準電圧源１２５の負極端子は電位Ｇｎｄに接地されている。また、制御信号Ｒstは、図示しない構成から供給され、走査信号Ｓcan-iが電圧Ｖ₁（Ｈレベル）となった場合に、Ｈレベルとなる。

次に、上記構成による光センサ１０の動作について説明する。図２は、この動作を説明するための各部の電圧波形図である。
この図に示されるように光センサ１０では、まず、初期化期間において、走査信号Ｓcan-iがＨレベルとなる。このため、フォトダイオード１１２は順バイアスとなる。ここで、フォトダイオード１１２の順バイアス方向のしきい値電圧をＶ_thphで表すと、ノードＮ（ＴＦＴ１１４のゲート、フォトダイオード１１２のカソード）には、Ｈレベルに相当する電圧Ｖ₁からしきい値電圧Ｖ_thphを減じた電圧（Ｖ₁−Ｖ_thph）が初期化電圧として印加される。なお、この初期化電圧（Ｖ₁−Ｖ_thph）は、寄生容量Ｃbによって保持される。
一方、初期化期間において走査信号Ｓcan-iがＨレベルになると、制御信号ＲstもＨレベルとなるので、スイッチ１２５がオンする。このため、読出線１２１も電圧Ｖ₁となる。

次に、初期化期間が終了して、走査信号Ｓcan-iがＬレベルとなって電位Ｇｎｄに変化すると、フォトダイオード１１２は逆バイアスとなる。このため、フォトダイオード１１２には、受光光量に応じた電流が流れて、容量Ｃbに蓄積された電荷がリークする結果、ノードＮは、初期化電圧（Ｖ₁−Ｖ_thph）から低下する。この際、フォトダイオード１１２への入射光量が多くなるにつれて、ノードＮの電圧低下率が大きくなる。
ノードＮの電圧が低下するにつれて、ｐチャネルＴＦＴ１１４のソース・ドレイン間の抵抗が小さくなる。このため、読出線１２１には、容量Ｃaによって保持された電荷が読出線１２１→ＴＦＴ１１４→走査線１３１という経路でリークするので、読出線１２１は、電圧Ｖ₁から、フォトダイオード１１２への受光光量が多いほど、時間的に速く低下することになる。
したがって、初期化期間後における読出線１２１の電圧変化を解析することで、フォトダイオード１１２への入射光量を反映した値を取得することができる。例えば制御系において、計測結果Ｒead-jと予め設定したしきい値電圧Ｖthとの大小関係を比較するとともに、初期化期間終了後から、電圧Ｒead-jがしきい値電圧Ｖthに達するまでの時間を計測することにより、フォトダイオード１１２への入射光量を反映した値を取得することができる。そして、制御系は、取得した値に応じて、画素の明るさや画質を調整することによって、使用環境に応じて表示パネルの特性を適切に制御することが可能となる。

本実施形態では、初期化期間においてＴＦＴ１１４のゲートに初期化電圧（Ｖ₁−Ｖ_thph）を印加した後に、フォトダイオード１１２の受光光量に応じた出力を当該ゲートに入力するので、ＴＦＴ１１４の寄生容量Ｃbによる影響を受けにくい。同様に、初期化期間において読出線１２１を電圧Ｖ₁にプリチャージした後に、フォトダイオード１１２の受光光量に応じた出力を読み取るようにしているので、読出線１２１の寄生容量Ｃaによる影響も受けないで、フォトダイオード１１２への入射光量を反映した値を正確に取得することができる。
すなわち、受光光量が刻々と変化するような環境下において一定周期で繰り返し計測するような場合、初期化しない構成では各計測タイミングにおいて、ゲートは容量Ｃbによって、読出線１２１は容量Ｃaによって、それぞれ何らかの電圧に保持されているので、初期状態が確定せず、充放電に伴う電圧変化を正確に計測できない。これに対して本実施形態では、ゲート電圧、読出線１２１の電圧状態を、それぞれ初期化期間において確定させてから、フォトダイオード１１２の受光光量に応じた出力を読み取るようにしているので、容量Ｃa、Ｃbが寄生しても、その影響を受けにくいのである。

なお、上述した実施形態では、初期化期間に読出線１２１を電圧Ｖ₁としたが、予め定められた電圧でさえあれば良いので、電圧Ｖ₁に限られる必要はない。
また、表示パネルに対して光センサ１０は、図３（ａ）に示されるほか、例えば図３（ｂ）に示されるように、額縁５２において均等に複数配置したり、図３（ｃ）に示されるように、表示領域５０における四隅のうち２箇所以上に配置したりしても良い。

＜第２実施形態＞
次に、本発明の第２実施形態に係る光センサについて、図４を参照して説明する。
この図に示されるセル回路１００が、図１に示した第１実施形態と相違する点は、主に、第１にＴＦＴ１１８（第２スイッチング素子）を有する点と、第２に給電線１４２を有する点とである。まず、第１の相違点について説明すると、ＴＦＴ１１８のドレインは、ノードＮに接続される一方、ＴＦＴ１１８のソースは給電線１４２に接続され、ＴＦＴ１１８のゲートは走査線１３１に接続されている。次に、第２の相違点について説明すると、給電線１４２は、電源電圧の低位側電圧Ｖssを給電するものであり、ＴＦＴ１１４のドレインが接続されている。
また、フォトダイオード１１２のアノードは一定電圧にバイアスされる一方、ノードＮと給電線１４２との間に容量Ｃcが電気的に介挿される。
他については、第１実施形態と同様な構成となっている。

次に、上記構成による光センサ１０の動作について説明する。図５は、この動作を説明するための各部の電圧波形図である。
まず、初期化期間において、走査信号Ｓcan-iがＨレベルとなるので、ＴＦＴ１１８がオンする結果、ＴＦＴ１１４がダイオード接続となる。一方、読出線１２１は、初期化期間では第１実施形態と同様に、電圧Ｖ₁に初期化される。このため、電流が読出線１２１→ＴＦＴ１１４→給電線１４２という経路で流れるので、ノードＮは、フォトダイオード１１２の受光光量とはほぼ関係なく、電圧Ｖ₁からＴＦＴ１１４のしきい値電圧Ｖ_thpを差し引いた電圧（Ｖ₁−Ｖ_thp）となる。第２実施形態では、この電圧（Ｖ₁−Ｖ_thp）が初期化電圧となる。そして、ノードＮの電圧（Ｖ₁−Ｖ_thp）は、容量Ｃcによって保持される。

次に、初期化期間が終了して、走査信号Ｓcan-iがＬレベルになると、ＴＦＴ１１８がオフするので、フォトダイオード１１２には、受光光量に応じた電流が流れて、容量Ｃｃに蓄積された電荷がリークする結果、ノードＮは、初期化電圧（Ｖ₁−Ｖ_thp）から低下する。
ここで、ノードＮの電圧が低下するにつれて、ｐチャネルＴＦＴ１１４のソース・ドレイン間の抵抗が小さくなる。このため、読出線１２１には、容量Ｃaによって保持された電荷が読出線１２１→ＴＦＴ１１４→給電線１４２という経路でリークするので、読出線１２１は、電圧Ｖ₁から、フォトダイオード１１２への受光光量が多いほど、時間的に速く低下することになる。
したがって、第２実施形態においても、初期化期間後における読出線１２１の電圧変化を解析することで、フォトダイオード１１２への入射光量を反映した値を取得することができる。

さらに、第２実施形態では、ＴＦＴ１１４のゲートを、電圧（Ｖ₁−Ｖ_thp）から、すなわちＴＦＴ１１４のしきい値電圧Ｖ_thpを反映させた電圧から電圧変化させているので、ＴＦＴ１１４のしきい値電圧Ｖ_thpが、読出線１２１における電圧変化に影響を与えない。
この点について詳述すると、初期化期間終了後の、ある時刻におけるノードＮの電圧低下分をΔＶとしたとき、当該時刻におけるノードＮの電圧Ｖｇは、次式のように表すことができる。
Ｖｇ＝Ｖ₁−Ｖ_thp−ΔＶ ……（ａ）

一方、ＴＦＴ１１４のソース・ドレイン間に流れる電流Ｉは、ノードＮの電圧Ｖｇで定まり、次のように示される。
Ｉ＝（β／２）（Ｖ₁−Ｖｇ−Ｖ_thp）²……（ｂ）
なお、この式においてβは、ＴＦＴ１１４の利得係数である。
式（ｂ）に式（ａ）を代入して整理すると、
Ｉ＝（β／２）（ΔＶ）²……（ｃ）
となる。この式（ｃ）に示されるように、初期化期間後においてＴＦＴ１１４に流れる電流Ｉは、ＴＦＴ１１４のしきい値Ｖ_thpに依存することなく、電圧変化分ΔＶのみによって定まることになる。したがって、読出線１２１における電圧は、ＴＦＴ１１４のしきい値Ｖ_thpに依存しないで、電圧変化分ΔＶ（すなわち、フォトダイオード１１２の受光光量）のみによって変化するので、セル回路１００を複数設ける場合に、ＴＦＴ１１４のしきい値電圧Ｖ_thp特性のバラツキによる影響を少なくすることが可能となる。

なお、上述した第１および第２実施形態では、ＴＦＴ１１４をｐチャネル型としたが、ｎチャネル型としても良い。ＴＦＴ１１４をｎチャネル型とする場合には、ソース、ドレインの接続先が入れ替えられる。

＜第３実施形態＞
次に、本発明の第３実施形態に係る光センサについて、図６を参照して説明する。
この図に示されるセル回路１００が、図４に示した第２実施形態と相違する点は、主に、第１に、給電線１４２に替えて、補助走査信号Ｖread-iが供給される補助走査線１４１が設けられている点と、第２に、読出線１２１の一端に差電圧出力回路１５０が設けられている点とである。なお、本実施形態では、ＴＦＴ１１４をｎチャネル型としてある。
第２の相違点について説明すると、差電圧出力回路１５０は、容量Ｃｄ、スイッチ１２５、１５２（第３スイッチング素子）およびアンプ１５４を含む構成である。このうち、容量Ｃｄの一端は、読出線１２１の一端およびスイッチ１２５の一端にそれぞれに接続されている。一方、容量Ｃｄの他端は、スイッチ１５２の一端およびアンプ１５４の入力端にそれぞれ接続されている。スイッチ１２５、１５２は、制御信号ＲstがＨレベルになったときに、ともにオンするものであり、両者の他端は電位Ｇｎｄに共通接地されている。すなわち、スイッチ１２５のオンにより読出線１２１が接地電位Ｇｎｄに初期化されるとともに、スイッチ１５２のオンにより容量Ｃｄに蓄積された電荷がクリアされる構成となっている。
アンプ１５４は、容量Ｃｄの他端に現れる電圧を増幅し差電圧Ｄif-jとして出力するものである。
他については、第２実施形態と同様な構成となっている。

次に、上記構成による光センサ１０の動作について説明する。図７は、この動作を説明するための各部の電圧波形図である。
まず、初期化期間において、走査信号Ｓcan-iがＨレベルになると、ＴＦＴ１１８がオンする結果、ＴＦＴ１１４がダイオード接続となる。また、初期化期間では、補助走査信号Ｖread-iがＨレベルになるので、スイッチ１２５、１５２がオンする。このため、読出線１２１は、電位Ｇｎｄに初期化されるとともに、容量Ｃｄに蓄積された電荷もクリアされる。したがって、アンプ１５４の出力である差電圧Ｄif-jは、この電荷のクリアにしたがって電位Ｇｎｄに低下する。
さらに、補助走査信号Ｖread-iがＨレベルになることにより、電流が補助走査線１４１→ＴＦＴ１１４→読出線１２１という経路で流れるので、ノードＮは、フォトダイオード１１２の受光光量とはほぼ関係なく、ＴＦＴ１１４のしきい値電圧Ｖ_thnとなる。

次に、初期化期間が終了すると、走査信号Ｓcan-i、制御信号ＲstがともにＬレベルになるが、補助走査信号Ｖread-iはＨレベルを維持する。
走査信号Ｓcan-iがＬレベルになることによってＴＦＴ１１８がオフするとともに、制御信号ＲstがＬレベルになることによってスイッチ１２５、１５２がオフする。一方、補助走査信号Ｖread-iがＨレベルを維持するので、ＴＦＴ１１４のソース・ドレイン間の導通状態は、ノードＮの電圧に応じて定められることになる。ここで、ノードＮの電圧は、フォトダイオード１１２への受光光量が多いほど低くなって、ＴＦＴ１１４のソース・ドレイン間の抵抗値を大きくさせることになる。
読出線１２１は、電位Ｇｎｄに初期化された後に、ＴＦＴ１１４のソース・ドレイン間の抵抗値に応じてＨレベルの補助走査信号Ｖread-iに引っ張られるので、フォトダイオード１１２への受光光量が多いほど電圧上昇率が低くなる。容量Ｃｄの他端には、この電圧変化に応じた電圧が現れて、この電圧を差電圧Ｄif-jとしてアンプ１５４が出力することになる。

したがって、初期化期間終了後において補助走査信号Ｖread-jがＨレベルの期間に出力される差電圧Ｄif-jは、ＴＦＴ１１４のゲートに寄生する容量（図６では図示省略）や、読出線１２１に寄生する容量Ｃaによる保持された電圧の影響をほぼ受けずに出力される。また、第３実施形態でも、初期化期間後においてＴＦＴ１１４のソース・ドレイン間に流れる電流は、第２実施形態と同様にＴＦＴ１１４のしきい値電圧Ｖ_thnに依存しないので、差電圧Ｄif-jも、ＴＦＴ１１４のしきい値電圧Ｖ_thp特性のバラツキによる影響を受けにくい。このため、例えばセル回路１００を複数設ける場合に、ＴＦＴ１１４のしきい値電圧Ｖ_thpのバラツキをキャンセルして、差電圧Ｄif-jの出力特性をセル回路毎に揃えることが可能となる。
なお、補助走査信号Ｖread-iがＬレベルである期間では、電流が上記経路にしたがって流れないので、第３実施形態では、読出禁止期間となる。
また、第３実施形態では、ＴＦＴ１１４をｎチャネル型としたが、ｐチャネル型としても良い。

＜第４実施形態＞
上述した第１〜第３実施形態では、説明の便宜上、セル回路１００を単数としたが、実際には複数個である方が、実用的である。そこで、第４実施形態として、セル回路１００を複数個設けたマトリクス型光センサ回路について説明することにする。図８は、このマトリクス型光センサ回路の構成を示すブロック図である。
この図に示されるように、マトリクス型光センサ回路２０では、複数本の走査線１３１が横方向（Ｘ方向）に延接される一方、複数本の読出線１２１が図において縦方向（Ｙ方向）に延設されている。そして、これらの走査線１３１と読出線１２１との交差の各々に対応するようにセル回路１００がそれぞれ設けられている。
ここで説明の便宜上、本実施形態では、走査線１３１の本数（行数）を「ｍ」とし、読出線１２１の本数（列数）を「ｎ」として、セル回路１００が、縦ｍ行×横ｎ列のマトリクス状に配列する構成を想定する。ただし、本発明をこの配列に限定する趣旨ではない。

なお、セル回路１００は、上述した第１〜第３実施形態のいずれでも適用可能であるが、ここでは、第３実施形態のセル回路１００（図６参照）を適用した構成を想定する。したがって、１行〜ｍ行の走査線１３１の各々に対応するように、補助走査線１４１がそれぞれ設けられている。

走査回路２４は、１行ずつ走査線１３１を選択するとともに、選択した走査線１３１に対して、Ｈレベルの走査信号を供給するとともに、この選択に同期した補助走査信号を、補助走査線１４１に供給するほか、この選択に同期した制御信号Ｒstを出力するものである。ここで、説明の便宜上、ｉ行目（ｉは、１≦ｉ≦ｍを満たす整数であり、行を一般化して説明するためのもの）の走査線１３１に供給される走査信号をＳcan-iと表記する。同様に、ｉ行目の補助走査線１４１に供給される補助走査信号をＶread-iと表記する。

一方、読出線１２１の各一端には、差電圧出力回路１５０が設けられるとともに、上記制御信号Ｒstが供給されている。ここで、説明の便宜上、ｊ列目（ｊは、１≦ｊ≦ｎを満たす整数であり、列を一般化して説明するためのもの）の読出線１２１の差電圧出力回路１５０から出力される差電圧が、図８においてＤif-jと表記されている。読取回路２６は、各読出線１２１に対応する差電圧出力回路１５０から出力される差電圧Ｄif-1、Ｄif-2、Ｄif-3、…、Ｄif-nを読み取って、図示が省略された制御系に出力する構成となっている。
なお、この構成において制御信号Ｒｓｔは、走査信号Ｓcan-1、Ｓcan-2、Ｓcan-3、…、Ｓcan-mの論理和信号に相当する。

次に、このような構成されたマトリクス型光センサ回路２０の動作について説明する。図９は、マトリクス型光センサ回路２０の動作を説明するためのタイミングチャートである。
この図に示されるように、走査回路２４は、１行〜ｍ行の走査線１３１を、一定間隔を置いて順番に１本ずつ選択して、選択した走査線１３１に対しＨレベルの走査信号を供給するとともに、走査線１３１の選択後、当該走査線１３１に対応する補助走査線１４１への補助走査信号を、次の走査線１３１を選択するまでＨレベルとする。
したがって、このマトリクス型光センサ回路２０では、走査線１３１の選択時においてＴＦＴ１１４のゲートと読出線１２１とが初期化されるとともに、初期化後に読出線１２１の電圧を検出する動作が、各行のセル回路１００について順番に時分割的に実行されることになる。

なお、この第４実施形態では、第３実施形態に係るセル回路１００（図６参照）をマトリクス状に配列したが、第１実施形態に係るセル回路１００（図１参照）を適用する場合には、補助走査線１４１および差電圧出力回路１５０や、これらに付帯する構成が不要となる。また、第２実施形態に係るセル回路１００（図４参照）を適用する場合には、補助走査線１４１を電位一定の給電線１４２とすれば良く、差電圧出力回路１５０や、これに付帯する構成が不要となる。

ところで、上述した各実施形態においてセル回路１００には、受光光量をセンシングする機能しか有していなかったが、表示パネルの画素の機能を含むように構成しても良い。
例えば、図１０に示されるように、セル回路１００に、液晶素子１８０と、当該液晶素子に保持される電圧を書き込むためのＴＦＴ１７０とを含ませても良い。ここで、液晶素子１８０は、良く知られているように、画素毎に個別化された画素電極と、各画素にわたって共通であって一定の電圧ＬＣcomが印加された共通電極とによって液晶を挟持し、両電極間の電圧実効値に応じて反射光量または透過光量が変化する構成となっている。また、ｎチャネル型のＴＦＴ１７０のゲートは、走査線１３１に接続され、ソースはデータ線１７２に接続され、ドレインは液晶素子１８０の画素電極に接続されている。なお、給電線１４２には、電圧Ｖcomが印加されている。

ここで、図１０に示されるセル回路１００では、表示モードと受光量検出モードとが排他的に実行され、表示モードにあって、走査線１３１がＨレベルになると、ＴＦＴ１７０がオンして、データ線１７２に供給されたデータ信号Ｄataの電圧が液晶素子１８０の画素電極に書き込まれて、当該液晶素子の反射光量または透過光量が当該電圧に応じて変化する。
また、受光量検出モードにあって、走査線１３１がＨレベルになると、ＴＦＴ１７０がオンして、データ線１７２に供給された初期化電圧がＴＦＴ１１４のゲートに印加される一方、走査線１３１がＬレベルになると、ＴＦＴ１１４のゲートは、フォトダイオード１１２への受光光量に応じた電圧となって、当該電圧に応じた電圧が読出線１２１に現れる構成となっている。

また、例えば図１１に示されるようなセル回路１００としても良い。
この図に示される構成では、ＴＦＴ１１４のゲート（ノードＮ）と、第１走査線１３５との間に、ＴＦＴ１１９が介挿されて、当該ＴＦＴ１１９のゲートが第２走査線１３６に接続されるとともに、読出線１２１が図１０におけるデータ線１７２の機能を兼用した構成となっている。
そして、この構成においても、表示モードと受光量検出モードとが排他的に実行される。このうち、表示モードにあって、第１走査線１３５と第２走査線１３６とがともにＨレベルとなると、ＴＦＴ１１４、１１９がともにオンして、読出線１２１に供給されたデータ信号Ｄataの電圧が液晶素子１８０の画素電極に書き込まれて、当該液晶素子の反射光量または透過光量が当該電圧に応じて変化する。
また、受光量検出モードにあっては、第２走査線１３６がＨレベルになると、ＴＦＴ１１９がオンして、読出線１２１に供給された初期化電圧がＴＦＴ１１４のゲートに印加されて初期化される一方、第２走査線１３６がＬレベルになると、ＴＦＴ１１４のゲートは、フォトダイオード１１２への受光光量に応じた電圧となって、当該電圧に応じた電圧が読出線１２１に現れる構成となっている。

なお、マトリクス状に配置するすべてのセル回路を、図１０や図１１に示されるようなセル回路１００（すなわち、受光光量をセンシングする機能とともに、表示パネルの画素の機能を含ませるセル回路１００）とする必要はない。例えば、マトリクス状に配置するすべてのセル回路については、液晶素子１８０のような画素の機能を持たせる一方で、受光光量をセンシングするための機能については、数〜数百個の画素に対して１つの割合で持たせる構成としても良い。このように構成すると、受光光量をセンシングする機能のために、画素の開口率が低下することを防止することができる。

また、液晶素子１８０に代えて、有機ＥＬ素子や、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、ＬＥＤなどの他の発光素子、さらには、電気泳動素子、エレクトロ・クロミック素子などを表示素子として用いても良い。

次に、上述した光センサ１０を有する表示パネルを表示部として用いた電子機器について説明する。図１２は、この電子機器の一例たる携帯電話の構成を示す斜視図である。
この図において、携帯電話１１００は、複数の操作ボタン１１０２のほか、受話口１１０４、送話口１１０６とともに、表示部として、上述した光センサ１０を有する表示パネル４０を備えるものである。
このような構成によれば、表示パネル内に光センサを作り込むことができるので、別途の開口部や受光素子を設けるための実装スペースが不要となる。
また、表示パネル４０として、受光光量をセンシングする機能と表示パネルの画素の機能とを有するセル回路１００をマトリクス型に配列させたマトリクス型光センサ回路２０を用いても良い。このようなマトリクス型光センサ回路２０を用いると、表示領域の一部にのみ光が照射された場合であっても、表示領域の明るさや画質が各領域に均等となるように制御することが可能となる。

なお、電子機器としては、図１２の携帯電話の他にも、デジタルスチルカメラや、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、上述したマトリクス型光センサ回路２０が適用可能なのは言うまでもない。また、直接画像や文字などを表示する電子機器の表示部に限られず、被感光体に光を照射することにより間接的に画像もしくは文字を形成するために用いられる印刷機器の光源、例えばＬＥＤプリンタのラインヘッドに適用してもよい。

本発明の第１実施形態に係る光センサの構成を示す図である。 同光センサの動作を示す図である。 同光センサのセル回路の配置例を示す平面図である。 本発明の第２実施形態に係る光センサの構成を示す図である。 同光センサの動作を示す図である。 本発明の第３実施形態に係る光センサの構成を示す図である。 同光センサの動作を示す図である。 本発明の第４実施形態に係るマトリクス型光センサ回路の構成を示す図である。 同マトリクス型光センサ回路の動作を示すタイミングチャートである。 セル回路の別例を示す図である。 セル回路の別例を示す図である。 同光センサを用いた携帯電話を示す図である。

符号の説明

１０…光センサ、２０…マトリクス型光センサ回路、４０…表示パネル、５０…表示領域、１００…セル回路、１１２…フォトダイオード、１１４…ＴＦＴ（トランジスタ）、１１８…ＴＦＴ（第２スイッチング素子）、１２５…スイッチ（第１スイッチング素子）、１２１…読出線、１３１…走査線、１４１…補助走査線、１５０…差電圧検出回路、１５２…スイッチ（第３スイッチング素子）、１１００…デジタルスチルカメラ。

Claims (10)

1. 走査線と読出線とに対応して設けられた光センサであって、
   両端子間に流れる電流が入射光量に応じて変化する受光素子と、
   ゲートが前記受光素子の一端に接続され、ソースまたはドレインの一方が前記走査線に接続され、ソースまたはドレインの他方が前記読出線に接続されたトランジスタと
   を有し、
   前記走査線が選択される初期化期間において前記ゲートに所定の初期化電圧が印加され、
   当該初期化電圧の印加が解除された後、前記読出線の電圧に基づいて前記受光光量に応じた結果を出力する
   ことを特徴とする光センサ。
2. 前記初期化電圧の印加が解除されてから、前記読出線の電圧が予め設定されたしきい値電圧に達するまでの時間を前記受光光量に応じた結果として出力する
   ことを特徴とする請求項１に記載の光センサ。
3. 前記受光光量に応じた結果として出力する前に、前記読出線に所定の電圧を印加する第１スイッチング素子を有する
   ことを特徴とする請求項１に記載の光センサ。
4. 前記受光素子は、
   前記初期化期間では順バイアスとなって、前記トランジスタのゲートに前記初期化電圧を印加する一方、
   前記初期化期間終了後では逆バイアスとなるダイオード素子である
   ことを特徴とする請求項１に記載の光センサ。
5. 前記初期化期間にてオンして、前記トランジスタをダイオード接続させるとともに、前記トランジスタのゲートに、当該トランジスタのしきい値電圧に応じた電圧を印加する第２スイッチング素子を有する
   ことを特徴とする請求項１に記載の光センサ。
6. 前記第２スイッチング素子は、走査線に供給される電圧レベルに応じてオンまたはオフする
   ことを特徴とする請求項５に記載の光センサ。
7. 前記読出線に一端が接続された容量と、
   前記初期化期間にて容量の両端を短絡させる第３スイッチング素子と
   を有し、
   当該初期化電圧の印加が解除された後において、前記容量の他端に現れる電圧を前記測定結果として出力する
   ことを特徴とする請求項１乃至５のいずれかに記載の光センサ。
8. 読出線と走査線とに対応して設けられ、
   両端子間に流れる電流が入射光量に応じて変化する受光素子と、
   ゲートが前記受光素子の一端に接続され、ソースまたはドレインの一方が前記走査線に接続され、ソースまたはドレインの他方が前記読出線に接続されたトランジスタと
   を有する光センサの読取方法であって、
   前記走査線が選択される初期化期間において前記ゲートに所定の初期化電圧を印加し、
   当該初期化電圧の印加を解除した後、前記読出線の電圧に基づいて前記受光光量に応じた結果を出力する
   ことを特徴とする光センサの読取方法。
9. 複数の走査線と複数の読出線とに対応して設けられたセル回路と、
   複数の走査線のうち、初期化期間では一の走査線を選択し、続く検出期間では走査線のすべてを非選択とし、次の初期化期間では別の走査線を選択する走査回路と、
   選択された走査線に位置する光センサの出力信号を、検出期間における読出線の電圧または前記読出線に流れる電流を読み取る読取回路と
   を有し、
   前記セル回路の各々は、
   両端子間に流れる電流が入射光量に応じて変化する受光素子と、
   ゲートが前記受光素子の一端に接続され、ソースまたはドレインの一方が前記走査線に接続され、ソースまたはドレインの他方が前記読出線に接続されたトランジスタと
   を有することを特徴とするマトリクス型光センサ回路。
10. 請求項１に記載の光センサ、または、請求項９に記載のマトリクス光センサ回路を有する
    ことを特徴とする電子機器。

Images