WO2011104957A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
WO2011104957A1
WO2011104957A1 PCT/JP2010/070896 JP2010070896W WO2011104957A1 WO 2011104957 A1 WO2011104957 A1 WO 2011104957A1 JP 2010070896 W JP2010070896 W JP 2010070896W WO 2011104957 A1 WO2011104957 A1 WO 2011104957A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
photosensor
output
sensor
power supply
Prior art date
Application number
PCT/JP2010/070896
Other languages
English (en)
French (fr)
Inventor
白木　一郎
前田　和宏
辻野　幸生
裕昭 杉山
陽介 中川
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/581,208 priority Critical patent/US20120313913A1/en
Publication of WO2011104957A1 publication Critical patent/WO2011104957A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel

Definitions

  • the present invention relates to a display device having a photosensor in a display area.
  • FIG. 17 shows a configuration of a display area included in such a display device described in Patent Document 1 and a circuit block that drives the display area.
  • the pixels 18 constituting the array include a sensor circuit 10 in addition to a display circuit composed of a liquid crystal capacitor CLC, an auxiliary capacitor C2, a TFT M4, and the like.
  • the sensor circuit 10 includes an n-channel amplifier TFT M1, a photo sensor D1, and a capacitor C1.
  • the gate of the TFT M4 is connected to the gate line GL, and the source of the TFT M4 is connected to the data line 6 '.
  • the liquid crystal capacitor CLC is formed between the pixel electrode connected to the drain of the TFT M4 and the common electrode to which the common voltage VCOM is applied.
  • the auxiliary capacitor C2 is formed between the pixel electrode and the common wiring TFTCOM.
  • the gate line GL and the common wiring TFTCOM are driven by the gate driver 15, and the data line 6 ′ is driven by the source driver 14.
  • the cathode of the photosensor D1 and one end of the capacitor C1 are connected to each other, and the gate of the amplifier TFT M1 is connected to the connection point between the photosensor D1 and the capacitor C1.
  • the drain of the amplifier TFTM1 is connected to the data line 6 ', and the source of the amplifier TFTM1 is connected to the sensor output wiring 6.
  • the data line 6 ′ is driven by the sensor read driver 17 via a switch (not shown) during the sensor drive period provided outside the data signal write period, and the voltage of the sensor output wiring 6 is read by the sensor read driver 17.
  • the anode of the photosensor D1 is connected to the reset wiring RST, and the other end of the capacitor C1 is connected to the row selection wiring RS.
  • the reset wiring RST and the row selection wiring RS are driven by the sensor row driver 16.
  • FIG. 18 shows a detailed circuit configuration when the sensor circuit 10 is specifically configured.
  • the drain of the amplifier TFT 21 (corresponding to the amplifier TFT M1 in FIG. 17) is connected to the data line 6 ', and the voltage Vdd is applied from the sensor read driver 17 during the sensor driving period.
  • the source of the amplifier TFT 21 outputs the sensor output voltage Vout to the sensor output wiring 6.
  • a constant current source I provided separately in an IC or the like is connected to the source of the amplifier TFT 21.
  • the photosensor PD is composed of a pin photodiode.
  • a voltage Vrs is applied to the anode A of the photosensor PD from the reset wiring RST.
  • the voltage Vrw is applied from the row selection wiring RS to the terminal of the capacitor Cst (corresponding to the capacitor C1 in FIG. 17) on the side opposite to the gate side of the amplifier TFT 21.
  • a connection point between the gate of the amplifier TFT 21, the cathode C of the photosensor PD, and one end of the capacitor Cst is referred to as a node NetA.
  • the data line 6 ′ is disconnected from the source driver 14 and connected to the sensor readout driver 17.
  • the sensor row driver 16 outputs an initialization signal to the reset wiring RST by setting the voltage Vrs to a high level (here, 0 V) at the initial time t1 of the sensor driving period, the photosensor PD is turned on in the forward direction.
  • the potential VnetA of the node NetA is at a high level (0 V here).
  • the voltage Vrw applied from the sensor row driver 16 to the row selection wiring RS is set to a low level (here, 0 V).
  • the voltage Vdd applied from the sensor read driver 17 to the data line 6 ' is set to a DC voltage of 15V.
  • the sensor row driver 16 sets the voltage Vrs to the low level (here, ⁇ 10 V). At this time, the photosensor PD is in a reverse bias state because the potential of the anode A is lower than that of the cathode C.
  • the charging period T1 starts.
  • the node NetA is charged according to the intensity of light irradiated to the photosensor PD.
  • the leakage current flowing from the cathode C to the anode A changes according to the intensity of the irradiated light. Since the leakage current is large in the bright part, the anode A, that is, the potential VnetA rapidly decreases. In the dark part, the leakage current is small, and thus the potential VnetA decreases slowly.
  • the sensor row driver 16 outputs a read signal to the row selection wiring RS by setting the voltage Vrw to a high level (20 V here). Then, the potential VnetA is raised from a negative potential to a positive potential by capacitive coupling by the capacitor Cst, and the potential difference between the bright part and the dark part is maintained. At this time, the amplifier TFT 21 becomes conductive, and an output period T2 of sensor output is started from time t3.
  • Vrw p ⁇ p is the peak-to-peak voltage of Vrw, and is 20V in the above example.
  • the output voltage Vout is a voltage corresponding to the potential VnetA, where the threshold voltage of the amplifier TFT 21 is Vth, the conductance of the amplifier TFT 21 is ⁇ , and the current of the constant current source I is I.
  • the sensor row driver 16 sets the voltage Vrw to the low level (0 V in this case) and ends the sensor driving period.
  • FIG. 20 shows an arrangement example of the sensor circuit.
  • the photosensor PD is used in the sensor circuit, and this output includes a photocurrent component that depends on the irradiation light and a dark current component that mainly depends on the temperature. For this reason, even if the irradiation light intensity is the same, the output value is different if the temperature is different, and the irradiation light intensity cannot be accurately detected. Accordingly, two types of sensor circuits, a light detection circuit senS that performs detection output of irradiation light and a dark current detection circuit senD that performs detection output of dark current, are arranged, and the detection output of the light detection circuit senS is detected as dark current. By compensating with the detection output of the circuit senD, accurate detection of the irradiation light intensity is performed.
  • FIG. 21 is a cross-sectional view of the panel including the device configuration of the photosensor PD.
  • the semiconductor layer 112 constituting the pin photodiode has a P + region, an I region, and an N + region of Si, and a metal as an anode electrode through a contact hole formed in the insulating film 113 with respect to the P + region.
  • the wiring 114 is in contact, and a metal wiring 114 ′ as a cathode electrode is in contact with the N + region through a contact hole formed in the insulating film 113.
  • a light shielding film 121 that performs light shielding for detecting the dark current of the pin photodiode is disposed on the counter substrate 119 side.
  • the difference in structure between the dark current detection circuit senD and the light detection circuit senS is the presence or absence of the light shielding film 121.
  • the photodetection circuit senS and the dark current detection circuit senD constituting the set for performing output compensation are arranged close to each other.
  • a photodetection circuit senS and a dark current detection circuit senD that form a pair in the column direction are arranged adjacent to each other.
  • Each of the photodetection circuit senS and the dark current detection circuit senD is provided in one area consisting of a predetermined number of picture elements, for example, one pixel consisting of three picture elements of RGB, and one photodetection is made in the first pixel PIX1.
  • the circuit senS and one dark current detection circuit senD are incorporated in the second pixel PIX2.
  • the photodetection circuit senS and the dark current detection circuit senD cause a decrease in the aperture ratio of the display area for display. Therefore, the photodetection circuit senS and the dark current detection circuit senD are usually arranged at a certain interval on the display area and do not incorporate a sensor circuit.
  • the normal pixel PIX0 is configured to be inserted between the light detection circuit senS and the dark current detection circuit senD.
  • a second photodetection circuit and a second dark current detection circuit having at least a photodiode may be arranged in the normal pixel PIX0.
  • the photodetection circuit senS and the dark current detection circuit senD that form a pair undergo a line-sequential reset operation and a read-out operation by the sensor row driver 16 formed of a shift register, and detect detection outputs in periods before and after each other. Will be read out.
  • FIG. 23 shows the configuration of the shift register of the sensor row driver 16
  • FIG. 24 shows a timing chart for explaining the operation of the shift register.
  • shift registers There are two shift registers: a first system comprising shift register stages 1W, 2W,... For generating and outputting read signals, and a second system comprising shift register stages 1S, 2S,.
  • a system is provided, and each performs a shift operation by a clock signal RCK.
  • the start pulse RWSP is shifted, and the switches AW1, AW2,... Are sequentially turned on by the sequential shift outputs SRO1, SRO2,... From the shift register stages 1W, 2W,.
  • RW is sequentially output to the readout signal supply wiring as readout signals RW1, RW2,.
  • the start pulse RSSP is shifted, and the switches AS1, AS2,... Are sequentially turned on by the sequential shift output from the shift register stages 1S, 2S,. .. Are sequentially output to the reset signal supply wiring as RS1, RS2,.
  • the read signals RW1, RW2,... are output outside the pixel display selection period, and the reset signals RS1, RS2,.
  • the detection outputs of the paired light detection circuit senS and dark current detection circuit senD are obtained in different periods by sequential scanning. This means that compensation is performed using the light detection output and the dark current detection output including variations due to time differences, so the light intensity to be detected must be compensated using a reference photodiode in the same environment. Is desirable.
  • the conventional display device described above since the environment in which the dark current detection circuit senD detects dark current and the environment in which the light detection circuit senS performs light detection are likely to be different, accurate compensation for light detection can be performed. There is a problem that you can not.
  • the present invention has been made in view of the above-described conventional problems, and its purpose is to perform accurate correction of light detection results obtained by combining different types of data, including accurate compensation for light detection.
  • An object is to realize a display device including a photosensor circuit.
  • the display device of the present invention provides A display area in which a plurality of picture elements are arranged in a matrix; In the display area, a plurality of sensor rows provided with a photo sensor circuit that outputs a detection signal corresponding to the intensity of irradiation light from an output amplifier, an output wiring for outputting the detection signal, and a power source for the output amplifier.
  • Power supply wiring to be supplied is arranged, A row driver for driving each of the photosensor circuits, Each of the photosensor circuits is driven by the row driver so that the detection signal is output in batches by a predetermined number of the sensor rows,
  • the predetermined number of the sensor rows includes the photo sensor circuit sharing the same power supply wiring between at least two different sensor rows, The detection signals of the photosensor circuits in the predetermined number of the sensor rows are output via different output wirings.
  • the output of detection signals of all the photosensor circuits included in the predetermined number of sensor rows can be obtained at once by the row driver via different sensor output wirings. Therefore, when detecting the light intensity, the output of the photosensor circuit can be compensated by using the output of the detection signal of another photosensor circuit obtained at the same time.
  • each sensor row is collectively driven in a set of a predetermined number of sensor rows, and the detection output of the photosensor circuit is extracted from these collectively, so that each sensor row is A plurality of data with little variation due to the time difference can be obtained. Furthermore, by averaging the detection outputs from a plurality of photosensor circuits having the same configuration that are taken out at the same time, data with smaller variations can be obtained.
  • the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows since the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows is included, the number of wirings can be suppressed, and the display area can be effectively allocated to the picture element and the sensor circuit. There is an effect that can be done. Furthermore, by sharing the power supply wiring, the arrangement position of the output amplifier in the photosensor circuit can be localized near the power supply wiring between the photosensor circuits sharing the power supply wiring. It is easy to avoid the arrangement interference of the power supply wirings among the plurality of sets, and it is possible to significantly increase the number of sensor rows having photosensor circuits that can be read collectively.
  • the display device of the present invention is as described above.
  • a display area in which a plurality of picture elements are arranged in a matrix;
  • a plurality of sensor rows provided with a photo sensor circuit that outputs a detection signal corresponding to the intensity of irradiation light from an output amplifier, an output wiring for outputting the detection signal, and a power source for the output amplifier.
  • Power supply wiring to be supplied is arranged, A row driver for driving each of the photosensor circuits, Each of the photosensor circuits is driven by the row driver so that the detection signal is output in batches by a predetermined number of the sensor rows,
  • the predetermined number of the sensor rows includes the photo sensor circuit sharing the same power supply wiring between at least two different sensor rows, The detection signals of the photosensor circuits in the predetermined number of the sensor rows are output via different output wirings.
  • the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows since the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows is included, the number of wirings can be suppressed, and the display area can be effectively allocated to the picture element and the sensor circuit. There is an effect that can be done. Furthermore, by sharing the power supply wiring, the arrangement position of the output amplifier in the photosensor circuit can be localized near the power supply wiring between the photosensor circuits sharing the power supply wiring. It is easy to avoid the arrangement interference of the power supply wirings among the plurality of sets, and it is possible to significantly increase the number of sensor rows having photosensor circuits that can be read collectively.
  • FIG. 3 is a diagram illustrating an embodiment of the present invention and illustrating an arrangement in a display region of a picture element and a photosensor circuit included in a display device.
  • FIG. 2 is a circuit diagram illustrating a circuit configuration of a picture element, a photosensor circuit, and a row driver included in the display device of FIG. 1.
  • FIG. 4 is a circuit diagram illustrating another configuration of the photosensor circuit of FIG. 2.
  • FIG. 3 is a block diagram illustrating the principle configuration of the photosensor circuit of FIG. 2 according to the embodiment of the present invention. 3 is a timing chart for explaining the operation of the display device of FIG. 1.
  • FIG. 4 is a diagram illustrating an embodiment of the present invention, and is a diagram illustrating detection of internal signal light from ambient light and internal signal light.
  • FIG. 4 is a diagram illustrating an embodiment of the present invention, and is a diagram illustrating detection of internal signal light from ambient light and internal signal light.
  • FIG. 5 is a diagram illustrating another embodiment of the present invention and another arrangement in a display area of a picture element and a photosensor circuit included in a display device.
  • FIG. 27 is a diagram illustrating still another arrangement in the display area of the picture element and the photosensor circuit included in the display device according to the embodiment of the present invention.
  • FIG. 9 is a circuit diagram illustrating a configuration example of the photosensor circuit of FIGS. 7 and 8.
  • FIG. 2 is a diagram illustrating a basic arrangement in a display area of a picture element and a photosensor circuit included in a display device according to an embodiment of the present invention.
  • FIG. 11 is a circuit diagram illustrating a circuit configuration of a picture element, a photosensor circuit, and a row driver included in the display device of FIG. 10.
  • FIG. 12 is a timing chart for explaining the operation of the display device of FIG. FIG. 12, showing an embodiment of the present invention, is a block diagram illustrating a basic configuration of the photosensor circuit of FIG. 11.
  • 14 is a timing chart illustrating the operation of the photosensor circuit in FIG. 13.
  • FIG. 1 showing an embodiment of the present invention, is a cross-sectional view illustrating a configuration of a photosensor circuit.
  • FIG. 1 showing an embodiment of the present invention, is a block diagram illustrating a configuration of a display device.
  • FIG. It is a circuit block diagram which shows a prior art and shows the structure of the display apparatus provided with the photosensor. It is a circuit diagram which shows a prior art and shows the structure of a photosensor circuit.
  • FIG. 12 is a timing chart for explaining the operation of the display device of FIG. FIG. 12, showing an embodiment of the present invention, is a block diagram illustrating a basic configuration of the photosensor circuit of FIG. 11.
  • 14 is a timing chart illustrating the operation of the photo
  • FIG. 19 is a timing chart illustrating an operation of the photosensor circuit of FIG. 18. It is a block diagram which shows a prior art and shows the arrangement pattern of a photosensor circuit. It is sectional drawing which shows a prior art and shows the structure of the photosensor for light detection. It is sectional drawing which shows a prior art and shows the structure of the photosensor for dark current detection. It is a block diagram which shows a prior art and shows the structure of a sensor row driver. It is a timing chart which shows the structure of the sensor row driver of FIG.
  • FIGS. 1 to 16 An embodiment of the present invention will be described with reference to FIGS. 1 to 16 as follows.
  • FIG. 16 shows a configuration of the liquid crystal display device 1 (display device) according to the present embodiment.
  • the liquid crystal display device 1 is an active matrix type display device, and includes a display panel 2 and a host controller 3.
  • the display panel 2 includes a display / sensor area 2a, a source driver 4 (data signal line driving circuit), a gate scan circuit 5 (scanning signal line driving circuit), and a sensor scan circuit (row driver) 6. .
  • the display / sensor area (display area) 2a is an area in which one or more picture elements are formed in a matrix using amorphous silicon, polysilicon, CG (Continuous Grain) silicon, microcrystalline silicon, or the like. As will be described later, picture elements and photosensor circuits are provided in a matrix.
  • the source driver 4 is obtained by directly mounting an LSI chip on the display panel 2 and takes the form of a so-called COG (Chip On Glass).
  • the source driver 4 outputs a data signal for the pixel to the display / sensor area 2a to the data signal line, and processes the output from the photosensor circuit.
  • the gate scan circuit 5 outputs a scanning signal used for writing a data signal to a picture element in the display / sensor area 2a to a gate line (scanning signal line).
  • the sensor scan circuit 6 supplies a necessary voltage to the photo sensor circuit of each sensor row provided in the display / sensor region 2a, and drives the photo sensor circuit in units of sensor rows.
  • the source driver 4, the gate scan circuit 5, and the sensor scan circuit 6 are illustrated as having a unique arrangement position with respect to the display / sensor area 2 a, but this arrangement is shown in FIG. Without limitation, the source driver 4 is provided as a driver for driving a column, and the arrangement positions of the gate scan circuit 5 and the sensor scan circuit 6 as drivers for driving a row are not limited.
  • the sensor scan circuit 6 may be integrated with the gate scan circuit 5.
  • the host controller 3 is a control board provided outside the display panel 2, and supplies display data supplied to the source driver 4, a clock signal and start pulse supplied to the gate scan circuit 5, and the sensor scan circuit 6.
  • a clock signal, a start pulse, a power supply voltage, and the like to be supplied are supplied to the source driver 4.
  • FIG. 16 shows an example of a configuration in which the supply signal and supply voltage to the gate scan circuit 5 and the sensor scan circuit 6 are supplied via the source driver 4.
  • FIG. 10 shows an example of the arrangement of photosensor circuits in the display / sensor area 2a.
  • the photo sensor circuit two types, a light detection circuit senS that performs detection output of irradiation light and a dark current detection circuit senD that performs detection output of dark current, are arranged, and the detection output of the light detection circuit senS is detected as dark current. By compensating with the detection output of the circuit senD, accurate detection of the irradiation light intensity is performed.
  • the photodetection circuit senS constitutes a first pixel PIX1 in combination with a display pixel made up of, for example, three picture elements of RGB.
  • the dark current detection circuit senD constitutes a second pixel PIX2 in combination with a display pixel made up of, for example, three picture elements of RGB.
  • a normal pixel PIX0 in which only display pixels made up of, for example, three picture elements of RGB are arranged is provided.
  • a pixel row 31 in which first pixels PIX1 and normal pixels PIX0 are alternately arranged in the row direction and a pixel row 31 in which normal pixels PIX0 and second pixels PIX2 are alternately arranged in the row direction are adjacent to each other.
  • the photodetection circuit senS and the dark current detection circuit senD are connected to output lines of different detection signals.
  • the light detection circuit senS is connected to the sensor output wiring S
  • the dark current detection circuit senD is connected to the sensor output wiring D.
  • a data signal line can be used as the sensor output wiring S / D in addition to the dedicated wiring.
  • All of the photodetection circuit senS and the dark current detection circuit senD included in one pixel row pair correspond to any one of the shift register stages SR1, SR2,... For scanning provided in the sensor scan circuit 6. It is driven all at once by what to do. As a result, in one pixel row pair, the detection signal of the photodetection circuit senS and the detection signal of the dark current detection circuit senD are collectively fetched into the source driver 4. Each pixel row pair is driven line-sequentially by the sensor scan circuit 6.
  • the display pixels are line-sequentially driven by the gate scan circuit 5, and when the data signal line is used as the sensor output wiring S / D of the light detection circuit senS and the dark current detection circuit senD, the display pixel is connected to the sensor output wiring S / D.
  • the detection signal is output during a period other than the period of writing the data signal to the display pixel.
  • FIG. 11 shows a detailed configuration of the first pixel PIX1, the second pixel PIX2, the normal pixel PIX0, and the sensor scan circuit 6.
  • the display pixels included in the first pixel PIX1, the second pixel PIX2, and the normal pixel PIX0 are each composed of the same three RGB pixels.
  • Each picture element includes a TFT 22, a liquid crystal capacitor LC, and an auxiliary capacitor CS.
  • the TFT 22 is a picture element selection element, which is, for example, an n-channel type here.
  • the source of the R picture element TFT 22 is the R data signal line RSL (j)
  • the source of the G picture element TFT 22 is the G data signal line GSL (j)
  • the source of the B picture element TFT 22 are respectively connected to the B data signal line BSL (j).
  • j is an integer of 1 or more representing the column number of the display pixel.
  • () is a convenient notation on the sentence indicating that the characters in parentheses are variables, and is used for variables h, i, j, and k, including the following explanation.
  • the drain of the TFT 22, the picture element electrode which is one end of the liquid crystal capacitor CL, and one end of the auxiliary capacitor CS are connected to each other.
  • the photodetection circuit senS includes a TFT (output amplifier) 21, a photosensor PD, and a storage capacitor Cst.
  • the TFT 21 is, for example, an n-channel type, and the drain of the TFT 21 is connected to the data signal line GSL (j), and the source of the TFT 21 is connected to the data signal line RSL (j).
  • the gate of the TFT 21 is connected to a node NetA which is one end of the storage capacitor Cst.
  • the photosensor PD is formed of, for example, a photodiode.
  • the anode of the photosensor PD is connected to the reset wiring RS (i), and the cathode of the photosensor PD is connected to the node NetA.
  • the other end of the storage capacitor Cst is connected to the read wiring RW (i).
  • i is an integer of 1 or more that represents the row number of the display pixel and the photosensor circuit.
  • the data signal line GSL (j) functions as a power supply wiring for the TFT 21 and the data signal line RSL (j) functions as a sensor output wiring S.
  • the dark current detection circuit senD includes a TFT (output amplifier) 21, a photodiode (photosensor) PD, and a storage capacitor Cst, and the connection relationship thereof is the same as that of the photodetection circuit senS.
  • the dark current detection circuit senD includes a light shielding film BM that shields the photosensor PD.
  • the data signal line GSL (j) functions as a power supply wiring of the TFT 21 and the data signal line RSL (j) functions as a sensor output wiring D.
  • the sensor scan circuit 6 includes scanning shift register stages 12S, 34S, 56S,... Which are connected in cascade, and shift register stages 12W, 34W, 56W,... Which are connected in cascade, and analog switches AS12,. .., Analog switches AW12, AW34, AW56,..., A clock line RCK, a reset clock line RS, and a read clock line RW.
  • a start pulse RSSP is input to the shift register stage 12S
  • a start pulse RWSP is input to the shift register stage 12W.
  • the reset wiring RS (i) / RS (i + 1) of the pixel row pair constituted by the (i) th row and the (i + 1) th row is connected to the reset clock wiring RS through the analog switch AS (i) (i + 1).
  • the analog switch AS (i) (i + 1) is driven ON / OFF by the output SRO (i) of the shift register stage (i) (i + 1) S.
  • the shift register stage (i) (i + 1) S operates in accordance with a clock signal supplied from the clock line RCK.
  • the readout wirings RW (i) and RW (i + 1) of the pixel row pair composed of the (i) th row and the (i + 1) th row are connected to the readout clock wiring RW via the analog switch AW (i) (i + 1).
  • the analog switch AW (i) (i + 1) is driven ON / OFF by the output SRO (i) 'of the shift register stage (i) (i + 1) S.
  • the shift register stage (i) (i + 1) W operates in accordance with a clock signal supplied from the clock wiring RCK.
  • FIG. 13 shows the detailed configuration of each photosensor circuit
  • FIG. 14 shows the basic operation of the photosensor circuit.
  • one clock pulse is input as a reset pulse from the reset clock line RS to the anode of the photosensor PD via the analog switch AS (i) (i + 1) and the reset line RS (i).
  • the reset pulse is a pulse that rises from ⁇ Vb (V) to 0 (V) in the reset period (B).
  • the photosensor PD conducts in the forward direction, and the node NetA is reset to 0 (V) as shown in FIG.
  • a sensing period (C) is entered as shown in FIG.
  • the sensing period (C) a reverse bias is applied to the photosensor PD, and the potential of the node NetA gradually decreases due to the influence of a leak current generated in the photosensor PD. This amount of potential decrease changes according to the light intensity applied to the photosensor PD.
  • a reading period (A) is entered as shown in FIG.
  • the other end of the storage capacitor Cst is connected from the read clock line RW via the analog switch AW (i) (i + 1) and the read line RW (i).
  • One clock pulse is input as a read control pulse.
  • the read control pulse is a pulse that rises from 0 (V) to Vrw (V) in the read period (A).
  • the potential VnetA of the node NetA is (Cst / Ctotal) x RWp-p Only rise.
  • Ctotal represents the total capacity connected to the node NetA
  • RWp-p represents the amplitude (here, Vrw) of the read control pulse.
  • the potential of the node NetA is pulled up in this way, so that the TFT 21 that is in the OFF state in the reset period (B) and the sensing period (C) is turned on.
  • a power supply voltage Vsup is applied to the drain of the TFT 21 via a data signal line GSL (j) as a power supply wiring, and a constant current source connected to the source of the TFT 21 in the IC. I is connected. Therefore, the source output voltage Vout of the TFT 21 when turned on is Vout ⁇ VnetA ⁇ Vth ⁇ (2I / ⁇ ) 1/2 It becomes.
  • Vth represents the threshold voltage of the TFT 21
  • I represents the current of the constant current source I
  • ⁇ represents the conductance of the TFT 21.
  • the source output voltage Vout is read out to the source driver 4 through the data signal line RSL (j) as the sensor output wiring.
  • the timing chart of FIG. 12 shows an example of the timing of each signal in the configuration of FIG. 11 together with the timing of each signal of the gate scan circuit 5.
  • the data signal line RSL (j) and the data signal line are displayed for each display pixel in the same row in 1H (one horizontal period) of display defined by the gate clocks GCK1, GCK2,.
  • SSD Source Shared Driving
  • the switch for connecting the data signal line GSL (j) to the operation power source of the photo sensor circuit is turned on during the sensor data processing period provided outside the display selection period.
  • the control signal VSW becomes active, and reading and resetting are performed.
  • the reset signal RS (i) is output, for example, one frame period before reading by the corresponding read signal RW (i).
  • the sensor scan circuit 6 can simultaneously output detection signals of all the photodetection circuits senS and dark current detection circuits senD included in the same pixel row pair via different sensor output wirings. Therefore, the means for detecting the light intensity such as the source driver 4 can compensate the output of the detection signal of the light detection circuit senS by using the output of the detection signal of the dark current detection circuit senD obtained at the same time.
  • each pixel row 31 is collectively driven in each pixel row pair, and the detection output of the photosensor circuit is extracted from these collectively, so that the pixel rows 31 are interleaved.
  • Multiple data with little variation due to time difference can be obtained.
  • by averaging the detection outputs from a plurality of photosensor circuits having the same configuration that are taken out at the same time data with smaller variations can be obtained.
  • one photosensor circuit is provided for each display pixel composed of three RGB picture elements.
  • the present invention is not limited to this, and one photosensor circuit or a plurality of arbitrary display pixels is provided.
  • the distribution may be arbitrary, for example, one by one.
  • FIG. 15 is a cross-sectional view of the panel including the device configuration of the photosensor PD.
  • the photosensor PD is composed of a pin photodiode.
  • the counter substrate 40 is sequentially stacked.
  • the semiconductor layer 32 constituting the pin photodiode has a Si P + region, an i region, and an N + region, and a metal as an anode electrode through a contact hole formed in the insulating film 33 with respect to the P + region.
  • the wiring 34 is in contact, and a metal wiring 34 ′ as a cathode electrode is in contact with the N + region through a contact hole formed in the insulating film 33.
  • a light shielding film 51 that performs light shielding for detecting the dark current of the pin photodiode is disposed on the transparent electrode 36.
  • the light shielding film 51 corresponds to the above-described light shielding film BM.
  • the structural difference between the dark current detection circuit senD and the light detection circuit senS is the presence or absence of the light shielding film 51.
  • the light shielding film 51 may be provided on the transparent electrode, the counter substrate side, or both the transparent electrode and the counter substrate side.
  • FIG. 1 shows another arrangement example of the photosensor circuits in the display / sensor area 2a.
  • a light detection circuit senS that performs detection output of irradiation light
  • a dark current detection circuit senD that performs detection output of dark current
  • a signal light detection circuit senON that performs detection output of signal light
  • signal noise light Four types of detection circuit senOFF are arranged.
  • this configuration accurately detects the intensity of the internal signal light (signal light) of the device to be discriminated by the liquid crystal display device 1 in a state where ambient light can be irradiated on the liquid crystal display device 1. Is for.
  • the touch with the user's finger or the like is performed on the display panel 2, and the signal light radiated from the infrared (IR) backlight toward the panel surface is reflected at the touched location.
  • Detect with sensor circuit At this time, irradiation light as external light becomes noise as environmental light for the apparatus.
  • a visible light filter that blocks visible light and transmits infrared light is used as the color filter 39 in FIG. 15 for the signal light detection circuit senON and the signal noise light detection circuit senOFF. .
  • the received light amount when the signal light is not irradiated is detected by the signal noise light detection circuit senOFF.
  • the detection result of the signal light detection circuit senON that detects the amount of light received during signal light irradiation is compensated.
  • the signal light detection circuit senON detects the photocurrent of the photosensor PD (environmental light dependent on IR + signal light) + dark current
  • the signal noise light detection circuit senOFF detects the photocurrent of the photosensor PD (dependent on IR). Ambient light) + dark current is detected.
  • the light detection circuit senS and the dark current detection circuit senD are used to compensate for the temperature-dependent dark current with respect to the detection result of the light detection circuit senS.
  • the signal light intensity is calculated by (detection result of the signal light detection circuit senON) ⁇ (detection result of the signal noise light detection circuit senOFF). Provide configuration to detect.
  • a row of picture elements and a row provided with a photosensor circuit are distinguished, and a pixel row is represented by LP (i) and a sensor row which is a row provided with a photosensor circuit is represented by LS (k).
  • LP i
  • LS k
  • i k picture element row LP (i) and the sensor row LS (k) are adjacent to each other.
  • the R picture element PIXR, the G picture element PIXG, and the B picture element PIXB constitute one display pixel PIX.
  • the column of the display pixel PIX is represented by C (j) using the column number j, and the column number of the picture element row is represented by h.
  • j and k are integers of 1 or more.
  • the light detection circuit senS, the dark current detection circuit senD, the signal light detection circuit senON, and the signal noise light detection circuit senOFF, each of which is arranged in a different sensor row among the four consecutive sensor rows, is one block BL1. Is configured.
  • the dark current detection circuit senD disposed in the sensor row LP (k + 1)
  • the photosensor circuits arranged in the sensor rows LP (k) and LP (k + 1) occupy an area having column numbers (h) to (h + 5), and the sensor row LP (
  • the photosensor circuit arranged at (k + 2) ⁇ LP (k + 3) occupies an area with column numbers in the range of (h + 3) to (h + 8).
  • the data signal line SL (h + 1) is connected to the power supply wiring of the output amplifier of the photosensor circuit by the photosensor circuit arranged in the sensor row LP (k) and the photosensor circuit arranged in the sensor row LP (k + 1).
  • the photo sensor circuit arranged in the sensor row LP (k + 2) and the photo sensor circuit arranged in the sensor row LP (k + 3) are connected to the data signal line SL (h + 4) of the output amplifier of the photo sensor circuit. Shared as power wiring. These power supply wirings are connected to the power supply voltage Vsup through the switch SW1.
  • the switch SW1 is ON / OFF controlled by the control signal VSW, and is turned on for a predetermined period for driving the photosensor circuit.
  • the connection of the power supply wiring to the power supply voltage Vsup by the switch SW1 is conceptual, and may be realized by supplying a voltage equal to Vsup as a data signal, or the switch SW1 may be connected to the end of the data signal line. It may be realized by preparing for.
  • the photo sensor circuit arranged in the sensor row LP (k) uses the data signal line SL (h) as a sensor output wiring (output wiring), and the photo sensor circuit arranged in the sensor row LP (k + 1) uses the data signal line SL (h). h + 2) is the sensor output wiring (output wiring), and the photosensor circuit arranged in the sensor row LP (k + 2) has the data signal line SL (h + 3) as the sensor output wiring (output wiring) and the sensor row LP (k + 3).
  • the data signal line SL (h + 5) is used as a sensor output wiring (output wiring).
  • the starting point of an arrow represents a power supply point from the shared power supply wiring
  • the tip of the arrow is an output point to the output wiring of the sensing result using the power supply. Represents.
  • dummy circuit configuration may be provided to equalize the electrical, electrical, or optical boundary conditions.
  • the sensor scan circuit 6 is connected to the serially connected shift register stages SR1, SR2, SR3,..., Analog switches AS1, AS2,..., Clock lines CLK1, CLK2, reset clock lines RST1, RST2, A read clock wiring RWCK is provided. The wiring for supplying the operation clock to the shift register stages SR1, SR2, SR3,. A start pulse RWSP is input to the shift register stage SR1.
  • One of the sensor row LS (k) and the sensor row LS (k + 1) is connected to the clock wiring CLK1 and the reset clock wiring RST1, and the other is connected to the clock wiring CLK2 and the reset clock wiring RST2.
  • the readout wirings RW (k) to RW (k + 3) of the pixel row pairs composed of the sensor rows LS (k) to LS (k + 3) are connected to the analog switch AS. It is connected to the read clock wiring RWCK via ((k + 3) / 4).
  • the analog switch AS ((k + 3) / 4) is ON / OFF driven by the output SRO ((k + 3) / 4) of the shift register stage SR ((k + 3) / 4).
  • FIG. 2 shows a detailed configuration of the display / sensor area 2a.
  • the RGB picture elements PIXR, PIXG, and PIXB constituting the pixel PIX are arranged in this order of the column numbers and are the same as those in FIG.
  • the R data signal line is connected via the analog switch ASR
  • the G data signal line is connected via the analog switch GSR
  • the B data signal line is connected via the analog switch BSR. 4 is connected to one output terminal 4, thereby performing SSD.
  • the light detection circuit senS and the signal light detection circuit senON include a TFT (output amplifier) 21, a holding TFT (holding element) 20, three photosensors PD, and a storage capacitor Cst. .
  • the TFT 21 and the holding TFT 20 are n-channel type, for example.
  • the drain of the TFT 21 is connected to the G data signal line, and the source of the TFT 21 is connected to the R data signal line.
  • the gate of the TFT 21 is connected to a node NetA which is one end of the storage capacitor Cst.
  • the gate of the holding TFT 20 is connected to the clock line CLK1 when k is an odd number, and is connected to the clock line CLK2 when k is an even number.
  • One drain / source of the holding TFT 20 is connected to the node NetA.
  • the photosensor PD is composed of, for example, a photodiode.
  • the anode of the photosensor PD is connected to the reset wiring RST1 when k is an odd number, and is connected to the reset wiring RST2 when k is an even number.
  • the cathode of the photosensor PD is connected to one drain / source of the holding TFT 20.
  • the three photosensors PD are connected in parallel to each other.
  • the other end of the storage capacitor Cst is connected to the read wiring RW (k).
  • the dark current detection circuit senD has a configuration in which a light-shielding film BM is provided on each photosensor PD in the above-described light detection circuit senS and signal light detection circuit senON.
  • the TFT 21 uses the data signal line SL (h) and the data signal line SL ( h + 1), the storage capacitor Cst is in the region between the data signal line SL (h + 1) and the data signal line SL (h + 2), and the holding TFT 20 is in the data signal line SL (h + 2) and the data signal line SL.
  • the photosensor PD is arranged in a region between (h + 3) and the photosensor PD is a region between the data signal line SL (h + 3) and the data signal line SL (h + 4), the data signal line SL (h + 4) and the data signal line.
  • One each is arranged in a region between SL (h + 5) and a region between data signal line SL (h + 5) and data signal line SL (h + 6).
  • the dark current detection circuit senD occupies the area of the (h) th to (h + 5) th pixel columns, and the storage capacitor Cst includes the data signal line SL (h) and the data signal line.
  • the TFT 21 is in the region between the data signal line SL (h + 1) and the data signal line SL (h + 2), and the holding TFT 20 is in the data signal line SL (h + 2) and the data signal line SL.
  • the photosensor PD is arranged in a region between (h + 3) and the photosensor PD is a region between the data signal line SL (h + 3) and the data signal line SL (h + 4), the data signal line SL (h + 4) and the data signal line.
  • One each is arranged in a region between SL (h + 5) and a region between data signal line SL (h + 5) and data signal line SL (h + 6).
  • the TFT 21 is connected to the data signal line SL (h + 3) and the data.
  • the storage capacitor Cst is in the region between the data signal line SL (h + 4) and the data signal line SL (h + 5), and the holding TFT 20 is connected with the data signal line SL (h + 5).
  • the photosensor PD is arranged in a region between the data signal line SL (h + 6) and the photosensor PD is a region between the data signal line SL (h + 6) and the data signal line SL (h + 7), the data signal line SL (h + 7). And a data signal line SL (h + 8), and a data signal line SL (h + 8) and a data signal line SL (h + 9).
  • the signal noise light detection circuit senOFF occupies the area of the (h + 3) th to (h + 8) th picture element columns, and the storage capacitor Cst is connected to the data signal line SL (h + 3) and the data.
  • the TFT 21 is in the region between the data signal line SL (h + 4) and the data signal line SL (h + 5), and the holding TFT 20 is in the region between the signal line SL (h + 4) and the data signal line SL (h + 4).
  • the photosensor PD is disposed in a region between the line SL (h + 6) and the photosensor PD is a region between the data signal line SL (h + 6) and the data signal line SL (h + 7), the data signal line SL (h + 7) and the data.
  • One signal line SL (h + 8) and one data signal line SL (h + 8) and one data signal line SL (h + 9) are arranged in the area.
  • the light detection circuit senS is the first photosensor circuit and the dark current detection circuit senD is the second photosensor circuit, or the signal light detection circuit senON is the first photosensor circuit.
  • the circuit and the signal noise light detection circuit senOFF are the second photosensor circuit, the following relationship is established.
  • the sensor output wiring which is an output wiring from which each of the first photosensor circuit and the second photosensor circuit outputs a detection signal, is shared by the first photosensor circuit and the second photosensor circuit.
  • the output amplifier of the first photosensor circuit includes a power supply wiring shared by the first photosensor circuit and the second photosensor circuit, and an output wiring from which the first photosensor circuit outputs a detection signal.
  • the output amplifier of the second photosensor circuit is arranged between the power supply wiring shared by the first photosensor circuit and the second photosensor circuit, and the second photosensor circuit detects the detection signal. It is arranged between the output wiring that outputs.
  • the first photosensor circuit and the second photosensor circuit can easily realize connection by changing the position of the output amplifier symmetrically with respect to the power supply wiring.
  • a predetermined number of sensor rows such as four
  • any two of the signal lines SL (h + 3), SL (h + 4), and SL (h + 5) occupy the area of the (h) -th to (h + 5) -th pixel columns. This corresponds to the fact that a pair of output amplifiers (TFTs 21) of the photo sensor circuit and the second photo sensor circuit is not sandwiched between them.
  • the positions of the output amplifier and the power supply wiring can be provided between the plurality of pairs of the first photosensor circuit and the second photosensor circuit without interfering with each other.
  • the configuration of the photosensor circuit can be provided with a blank area VA that is not occupied by the circuit area by reducing the number of photosensors PD.
  • a holding TFT 20 is provided in the photosensor circuit shown in FIG. 2, a holding TFT 20 is provided. As shown in FIG. 4, the same operation as the circuit of FIG. 13 can be performed only when the holding TFT 20 is turned on by the clock signal CLK input from the clock wiring CLK1 or CLK2. At the same time, the sensing result by the photosensor PD can be confined and held in the node NetA. Thus, when there are a plurality of pairs of the first photosensor circuit and the second photosensor circuit in a predetermined number of sensor rows, the sensing by each pair of photosensors PD is performed in time series, and the node The sensing results held in NetA can be collectively read at the end, and the detection results of a predetermined number of sensor rows can be read.
  • FIG. 5 shows a timing chart for explaining the operation of the photosensor circuit of FIG.
  • Gate clock signals GCK1 and GCK2 whose active periods do not overlap each other are input to the gate scan circuit 5 as operation clocks.
  • One horizontal period (1H) is defined by each active period of the gate clock signals GCK1 and GCK2.
  • 1H includes an R control signal RSW for instructing ON / OFF of analog switches ASR, ASG, and ASB for driving by SSD, a G control signal GSW, and a B control signal BSW. It becomes active sequentially in the series.
  • a sensor drive period TS in which a scan pulse is not output from the gate scan circuit 5 is provided every time 2H elapses.
  • a shift register stage not connected to the gate line is provided for every predetermined number of stages, so that a horizontal period in which the scan pulse is not output is provided. What is necessary is just to provide.
  • the display data writing operation and the photosensor circuit sensing operation are possible.
  • the display operation based on the display data written in the picture element and the photosensor circuit are possible. Reset operation, sensing operation, and output operation are possible.
  • the length of the sensor driving period TS can be arbitrarily set such as the length of the horizontal period unit level or the level of the horizontal blanking period.
  • the frequency of inserting the sensor driving period TS is not limited to every 2H, but is arbitrary.
  • the control signal VSW for connecting the power supply wiring of the photosensor circuit to the power supply voltage Vsup is activated.
  • the purpose of activating the control signal VSW is to supply the power supply voltage of the TFT 21 during a period for reading out the sensing result, and at the start and end of the sensing operation of the photosensor circuit and the sensing of the photosensor circuit.
  • the power supply wiring of the photo sensor circuit is set to the power supply voltage Vsup, and there is an object to prevent noise depending on the display image from being mixed from the data signal line.
  • the data signal line may be discharged to fix the data signal line at a certain constant potential using an external IC or the like. In this case, since the other than the power supply wiring of the photosensor circuit is fixed to the constant potential in the sensor driving period TS, noise from data signal lines other than the power supply wiring can be prevented.
  • a period in which the infrared backlight (IR BL) is turned on and a period in which the infrared light backlight (IR BL) is turned off are provided once in this order.
  • the clock signal CLK1 is active during the period when the infrared backlight is turned on, and the sensing operation of the light detection circuit senS and the signal light detection circuit senON is performed during the period Tsen1 by the input of the reset pulse from the reset clock wiring RST1. Is called.
  • a state of potential change of the node NetA at this time is indicated by Vint1.
  • the clock signal CLK1 becomes inactive, the sensing result is held at the node NetA.
  • the clock signal CLK2 becomes active during the period when the infrared backlight is turned off, and the dark current detection circuit senD and the signal noise light detection circuit are input during the period Tsen2 by the input of the reset pulse from the reset clock wiring RST2.
  • SenOFF sensing operation is performed.
  • a state of potential change of the node NetA at this time is indicated by Vint1.
  • the clock signal CLK1 becomes inactive, the sensing result is held at the node NetA.
  • Each of these sensing periods can be arbitrarily set. Although the infrared backlight is turned on in the period Tsen1, there is no problem even if the period Tsen1 overlaps with the image display period because the visible display is not affected.
  • the read start pulse RWSP is input to the shift register stage SR1, and the read control pulses RW1 to RW4, RW5 to RW8,... Are sequentially activated during the period when the outputs of the shift register stages SR1, SR2,. Thus, the detection result of each photosensor circuit is read out.
  • FIG. 7 shows still another arrangement example of the photosensor circuits in the display / sensor area 2a.
  • i is an odd number
  • a sensor row LS (k) is provided between the pixel row LP (i) and the pixel row (i + 1).
  • k (i + 1) / 2.
  • the block BL2 is configured so that the light detection circuit senS, the dark current detection circuit senD, the signal light detection circuit senON, and the signal noise light detection circuit senOFF included in the four sensor rows are included one by one.
  • the light detection circuit senS and the dark current detection circuit senD share the power supply wiring, and the signal light detection circuit senON and the signal noise light detection circuit senOFF share the signal wiring.
  • FIG. 9 shows a detailed configuration example of each photosensor circuit. Here, it is the same as the photosensor circuit in FIG. 2 except that nine photosensors PD are connected in parallel to each other. Each photosensor PD is arranged in a region sandwiched between two adjacent data signal lines.
  • FIG. 8 shows still another arrangement example of the photosensor circuits in the display / sensor area 2a.
  • i is an odd number
  • a sensor row LS (k) is provided between a pixel row LP (i) and a pixel row (i + 1).
  • k (i + 1) / 2.
  • the block BL3 is configured so that the light detection circuit senS, the dark current detection circuit senD, the signal light detection circuit senON, and the signal noise light detection circuit senOFF included in the four sensor rows are included one by one.
  • the light detection circuit senS and the signal light detection circuit senON share the power supply wiring, and the dark current detection circuit senD and the signal noise light detection circuit senOFF share the signal wiring.
  • the light detection circuit senS is the first photosensor circuit and the signal light detection circuit senON is the second photosensor circuit
  • the dark current detection circuit senD is the first photosensor circuit and the signal noise light
  • the detection circuit senOFF is the second photosensor circuit
  • one of the two pairs of the first photosensor circuit and the second photosensor circuit sharing the power supply wiring is the (h) th to ( The area of the (h + 12) th pixel array is occupied, and the other area is the area of the (h + 7) th to (h + 19) th pixel array.
  • FIG. 9 shows a detailed configuration example of each photosensor circuit.
  • the two photosensor circuits are used as the first photosensor circuit, and the remaining two photosensor circuits are used as the second photosensor circuit, and the power is supplied by any combination of the first photosensor circuit and the second photosensor circuit.
  • You may comprise the pair which shares wiring. 7 and 8, the same blank area VA as in FIG. 3 may be provided.
  • each sensor row is collectively driven in a set of a predetermined number of sensor rows, and the detection output of the photo sensor circuit is collectively extracted from these, whereby each sensor row A plurality of data with little variation due to the time difference between them can be obtained. Furthermore, by averaging the detection outputs from a plurality of photosensor circuits having the same configuration that are taken out at the same time, data with smaller variations can be obtained.
  • the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows since the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows is included, the number of wirings can be suppressed, and the display area can be effectively allocated to the picture element and the sensor circuit. There is an effect that can be done. Furthermore, by sharing the power supply wiring, the arrangement position of the output amplifier in the photosensor circuit can be localized near the power supply wiring between the photosensor circuits sharing the power supply wiring. It becomes easy to avoid the arrangement interference of the power supply wirings among a plurality of sets, and the number of sensor rows having photosensor circuits that can be read out in a batch can be greatly increased. In the circuit arrangements of FIGS.
  • the arrangement positions of the output amplifiers in the photosensor circuit are evenly distributed in the display area, and the photosensors can be read in a batch.
  • the number of sensor rows with circuits remained at two.
  • the number of sensor rows having photosensor circuits that can be read at once is four, which can be doubled. If the principle of this embodiment is used, the number of sensor rows can be further increased.
  • the configuration of the photosensor circuit is not limited to the above example, and a photosensor PD configured by TFT diode connection or a plurality of photosensor PDs connected in series or in series-parallel is used.
  • the storage capacitor Cst may be used arbitrarily or may be distributed in the sensor circuit area.
  • the output amplifier is not limited to a single element, and an amplifier circuit in which a plurality of elements are combined is generally applicable.
  • the output amplifier (TFT 21) in the form of a source follower has been described as an example, but any output form may be used.
  • a switch element is generally applicable as the holding element.
  • the type of display device is not limited to a liquid crystal display device, and the present invention can be applied to other display devices such as an EL display panel.
  • the display device of the present invention provides A display area in which a plurality of picture elements are arranged in a matrix; In the display area, a plurality of sensor rows provided with a photo sensor circuit that outputs a detection signal corresponding to the intensity of irradiation light from an output amplifier, an output wiring for outputting the detection signal, and a power source for the output amplifier.
  • Power supply wiring to be supplied is arranged, A row driver for driving each of the photosensor circuits, Each of the photosensor circuits is driven by the row driver so that the detection signal is output in batches by a predetermined number of the sensor rows,
  • the predetermined number of the sensor rows includes the photo sensor circuit sharing the same power supply wiring between at least two different sensor rows, The detection signals of the photosensor circuits in the predetermined number of the sensor rows are output via different output wirings.
  • the output of detection signals of all the photosensor circuits included in the predetermined number of sensor rows can be obtained at once by the row driver via different sensor output wirings. Therefore, when detecting the light intensity, the output of the photosensor circuit can be compensated by using the output of the detection signal of another photosensor circuit obtained at the same time.
  • each sensor row is collectively driven in a set of a predetermined number of sensor rows, and the detection output of the photosensor circuit is extracted from these collectively, so that each sensor row is A plurality of data with little variation due to the time difference can be obtained. Furthermore, by averaging the detection outputs from a plurality of photosensor circuits having the same configuration that are taken out at the same time, data with smaller variations can be obtained.
  • the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows since the photo sensor circuit that shares the same power supply wiring between at least two different sensor rows is included, the number of wirings can be suppressed, and the display area can be effectively allocated to the picture element and the sensor circuit. There is an effect that can be done. Furthermore, by sharing the power supply wiring, the arrangement position of the output amplifier in the photosensor circuit can be localized near the power supply wiring between the photosensor circuits sharing the power supply wiring. It is easy to avoid the arrangement interference of the power supply wirings among the plurality of sets, and it is possible to significantly increase the number of sensor rows having photosensor circuits that can be read collectively.
  • the display device of the present invention provides The output wiring and the power supply wiring are data signal lines for supplying data signals to the picture elements.
  • the data signal lines are used for the output wiring and the power supply wiring, the number of wirings can be suppressed, and the display area can be effectively allocated to the picture elements and the sensor circuit.
  • the display device of the present invention provides The photosensor circuit sharing the same power supply wiring between at least two different sensor rows includes two photosensor circuits, a first photosensor circuit and a second photosensor circuit, provided in two different sensor rows. Consisting of the above photo sensor circuit, The output wiring from which each of the first photosensor circuit and the second photosensor circuit outputs the detection signal is shared by the first photosensor circuit and the second photosensor circuit. It is the data signal line adjacent to the opposite side to the power supply wiring, The output amplifier of the first photosensor circuit includes the power supply wiring shared by the first photosensor circuit and the second photosensor circuit, and the first photosensor circuit outputs the detection signal.
  • the output amplifier of the second photosensor circuit includes the power supply wiring shared by the first photosensor circuit and the second photosensor circuit, and the second photosensor circuit outputs the detection signal. It is characterized by being arranged between the output wirings that output.
  • the first photosensor circuit and the second photosensor circuit when sharing the power supply wiring, can easily realize the connection by changing the position of the output amplifier symmetrically with respect to the power supply wiring. There is an effect that can be.
  • the display device of the present invention provides A plurality of pairs of the first photosensor circuit and the second photosensor circuit are provided in the predetermined number of the sensor rows;
  • the plurality of pairs includes the two pairs corresponding to the power supply lines adjacent to each other provided in the sensor rows different from each other,
  • the power supply wiring and the two output wirings assigned to one of the two pairs are data signal lines that do not sandwich the output amplifier of the sensor row in which the other of the two pairs is provided. It is characterized by being.
  • the output amplifier and the power supply wiring are connected between the plurality of pairs. Since the positions can be provided without interfering with each other, the detection result can be read out in a lump.
  • the display device of the present invention provides The plurality of pairs provided in the predetermined number of the sensor rows include an ambient light detection circuit for the device, a dark current detection circuit for the photosensor, an internal signal light detection circuit for the device, and the internal signal. Any two of the detection circuits for noise light with respect to the light are the first photosensor circuit, and the remaining two include the two pairs that are the second photosensor circuit.
  • the ambient light photodetection circuit and the dark current detection circuit of the photosensor for the device are temperature-dependent.
  • temperature compensation is performed in the external light detection operation, while the internal signal light detection circuit of the device and the noise light detection circuit for the internal signal light are provided. This produces an effect that the internal signal light intensity can be detected.
  • the display device of the present invention provides The first photosensor circuit and the second photosensor circuit include a holding element that holds a detection result corresponding to the detection signal until the detection signal is output to the output wiring. It is a feature.
  • the display device of the present invention provides There is a period in which display data is not written in the picture element in one frame period.
  • the power supply wiring is connected to the power supply of the output amplifier during a period in which display data is not written in the picture element.
  • the data signal line since the data signal line is not used for the writing operation in the period in which the display data is not written in the picture element, it can be used in the period in which the detection result of the photosensor circuit is read. It can be used during a period in which processing related to the reset operation and sensing operation is performed.
  • the power supply voltage of the output amplifier can be supplied via the data signal line, and when the sensing operation of the photosensor circuit starts and ends, and the sensing of the photosensor circuit At the time of reading the result, there is an effect that it is possible to prevent the noise depending on the display image from being mixed from the data signal line by using the power supply wiring as the power supply voltage of the output amplifier.
  • the present invention can be suitably used for a fingerprint authentication using a photosensor and a display device including a touch panel.
  • Liquid crystal display device 2a Display / sensor area (display area) 6 Sensor scan circuit (row driver) 20 Holding TFT (Holding element) 21 TFT (Output Amplifier) LSK sensor line PD photo sensor senS photodetection circuit (photo sensor circuit, first photo sensor circuit) senD dark current detection circuit (photo sensor circuit, first photo sensor circuit, second photo sensor circuit) senON signal light detection circuit (photo sensor circuit, first photo sensor circuit, second photo sensor circuit) senOFF signal noise light detection circuit (photo sensor circuit, second photo sensor circuit) PIXR, PIXG, PIXB Picture element SL2, SL5, SL8, ... Data signal line (power supply wiring) SL1, SL3, SL4, SL6, ... Data signal line (output wiring)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　各フォトセンサ回路（ｓｅｎＳ、ｓｅｎＤ、ｓｅｎＯＮ、ｓｅｎＯＦＦ）の検出信号は、行ドライバ（６）によって複数の所定数のセンサ行（ＬＳｋ）ずつ一括して出力されるように駆動され、上記所定数のセンサ行（ＬＳｋ）に、少なくとも２つの異なるセンサ行（ＬＳｋ）どうしで同じ電源配線（ＳＬ２、ＳＬ５、…）を共有するフォトセンサ回路（ｓｅｎＳ、ｓｅｎＤ、ｓｅｎＯＮ、ｓｅｎＯＦＦ）が含まれており、上記所定数のセンサ行（ｓｅｎＳ、ｓｅｎＤ、ｓｅｎＯＮ、ｓｅｎＯＦＦ）における各フォトセンサ回路（ｓｅｎＳ、ｓｅｎＤ、ｓｅｎＯＮ、ｓｅｎＯＦＦ）の検出信号は、互いに異なる出力配線（ＳＬ１・ＳＬ３、ＳＬ４・ＳＬ６、…）を介して出力される。

Description

表示装置
　本発明は、表示領域にフォトセンサを備えた表示装置に関する。
　液晶表示装置の画素回路にフォトセンサを備えた構成のものがあり、指紋認証やタッチパネルへの応用が試みられている。
　図１７に、特許文献１に記載されたこのような表示装置が備える表示領域の構成と、当該表示領域を駆動する回路ブロックとを示す。
　表示領域において、アレイを構成する画素１８は、液晶容量ＣＬＣ、補助容量Ｃ２、ＴＦＴＭ４などで構成される表示回路の他に、センサ回路１０を備えている。センサ回路１０は、ｎチャネル型のアンプＴＦＴＭ１、フォトセンサＤ１、および、容量Ｃ１を備えている。
　表示回路において、ＴＦＴＭ４のゲートはゲートラインＧＬに接続されており、ＴＦＴＭ４のソースはデータライン６’に接続されている。液晶容量ＣＬＣは、ＴＦＴＭ４のドレインに接続された画素電極と共通電圧ＶＣＯＭが印加された共通電極との間に形成されている。補助容量Ｃ２は、画素電極と共通配線ＴＦＴＣＯＭとの間に形成されている。
　ゲートラインＧＬおよび共通配線ＴＦＴＣＯＭはゲートドライバ１５により駆動され、データライン６’はソースドライバ１４により駆動される。
　センサ回路１０において、フォトセンサＤ１のカソードと容量Ｃ１の一端とは互いに接続されており、アンプＴＦＴＭ１のゲートは、フォトセンサＤ１と容量Ｃ１との接続点に接続されている。アンプＴＦＴＭ１のドレインはデータライン６’に接続されており、アンプＴＦＴＭ１のソースはセンサ出力配線６に接続されている。データライン６’は、データ信号の書き込み期間外に設けられるセンサ駆動期間に、図示しないスイッチを介してセンサ読み出しドライバ１７によって駆動され、センサ出力配線６の電圧はセンサ読み出しドライバ１７によって読み取られる。
　フォトセンサＤ１のアノードはリセット配線ＲＳＴに接続されており、容量Ｃ１の他端は行選択配線ＲＳに接続されている。リセット配線ＲＳＴおよび行選択配線ＲＳは、センサ行ドライバ１６により駆動される。
　図１８に、上記センサ回路１０を具体的に構成する場合の詳細な回路構成を示す。アンプＴＦＴ２１（図１７のアンプＴＦＴＭ１に相当）のドレインは、データライン６’に接続され、センサ駆動期間にセンサ読み出しドライバ１７から電圧Ｖｄｄを印加される。アンプＴＦＴ２１のソースはセンサ出力配線６にセンサ出力電圧Ｖｏｕｔを出力する。また、アンプＴＦＴ２１のソースには、別途ＩＣ内などに設けられた定電流源Ｉが接続されている。
　フォトセンサＰＤはｐｉｎフォトダイオードで構成されている。フォトセンサＰＤのアノードＡはリセット配線ＲＳＴから電圧Ｖｒｓを印加される。
　容量Ｃｓｔ（図１７の容量Ｃ１に相当）の、アンプＴＦＴ２１のゲート側と反対側の端子には行選択配線ＲＳから電圧Ｖｒｗが印加される。
　アンプＴＦＴ２１のゲートと、フォトセンサＰＤのカソードＣと、容量Ｃｓｔの一端との接続点をノードＮｅｔＡと称する。
　次に、図１９を用いて、上記構成のセンサ回路１０の動作について説明する。
　センサ駆動期間には、データライン６’はソースドライバ１４から切り離され、センサ読み出しドライバ１７に接続される。センサ駆動期間の初期の時刻ｔ１に、センサ行ドライバ１６は電圧ＶｒｓをＨｉｇｈレベル（ここでは０Ｖ）とすることによりリセット配線ＲＳＴに初期化信号を出力すると、フォトセンサＰＤが順方向に導通し、ノードＮｅｔＡの電位ＶｎｅｔＡはＨｉｇｈレベル（ここでは０Ｖ）となる。また、このとき、センサ行ドライバ１６から行選択配線ＲＳに印加する電圧ＶｒｗをＬｏｗレベル（ここでは０Ｖ）とする。センサ読み出しドライバ１７からデータライン６’に印加する電圧Ｖｄｄは直流電圧の１５Ｖに設定されている。
　次いで、時刻ｔ２で、センサ行ドライバ１６は電圧ＶｒｓをＬｏｗレベル（ここでは－１０Ｖ）とする。このとき、フォトセンサＰＤはアノードＡのほうがカソードＣよりも電位が低くなるので逆バイアス状態となる。
　時刻ｔ２からはチャージ期間Ｔ１が開始される。チャージ期間Ｔ１ではノードＮｅｔＡにフォトセンサＰＤへの照射光の強度に応じたチャージが行われる。フォトセンサＰＤに光が照射されると、カソードＣからアノードＡへ向って流れるリーク電流が、照射光の強度に応じて変化する。明部においてはリーク電流が大きいために、アノードＡすなわち電位ＶｎｅｔＡが急速に減少し、暗部においてはリーク電流が小さいために、電位ＶｎｅｔＡが緩慢に減少する。
　チャージ期間Ｔ１が終了する時刻ｔ３において、センサ行ドライバ１６は電圧ＶｒｗをＨｉｇｈレベル（ここでは２０Ｖ）とすることにより、行選択配線ＲＳに読み出し信号を出力する。すると、電位ＶｎｅｔＡは、容量Ｃｓｔによる容量結合により負電位から正電位に持ち上げられ、明部と暗部との電位差は保たれる。このとき、アンプＴＦＴ２１は導通し、時刻ｔ３からセンサ出力の出力期間Ｔ２が開始される。
　センサ回路の全容量値Ｃｔｏｔａｌと、容量Ｃｓｔとは下記の関係となり、
　　α＝Ｃｓｔ／Ｃｔｏｔａｌ
電圧Ｖｒｗによる電位ＶｎｅｔＡの昇圧分ΔＶｎｅｔＡは、
　　ΔＶｎｅｔＡ＝α×Ｖｒｗｐ－ｐ
となる。但し、Ｖｒｗｐ－ｐはＶｒｗのピーク・ツー・ピーク電圧であり、上記例では２０Ｖである。
　出力電圧Ｖｏｕｔは電位ＶｎｅｔＡに応じた電圧となり、アンプＴＦＴ２１の閾値電圧をＶｔｈ、アンプＴＦＴ２１のコンダクタンスをβ、定電流源Ｉの電流をＩとすると、
　Ｖｏｕｔ≒ＶｎｅｔＡ－Ｖｔｈ－（２×Ｉ／β）１／２
となる。従って、出力期間Ｔ２に出力電圧Ｖｏｕｔをセンサ読み出しドライバ１７によって読み出すことにより、フォトセンサＰＤのセンサ出力、すなわち、フォトセンサＰＤへの照射光の強度を検出することができる。
　出力期間Ｔ２が終了する時刻ｔ４において、センサ行ドライバ１６は電圧ＶｒｗをＬｏｗレベル（ここでは０Ｖ）とし、センサ駆動期間を終了する。
国際公開ＷＯ２００７／１４５３４７号公報（公開日２００７年１２月２１日） 日本国公開特許公報「特開平１－１６４１６５号公報（公開日１９８９年６月２８日）」 日本国公開特許公報「特開２００７－４７９９１号公報（公開日２００７年２月２２日）」
　図２０に、上記センサ回路の配置例を示す。
　センサ回路にフォトセンサＰＤを用いており、この出力には、照射光に依存する光電流成分と、主に温度に依存する暗電流成分とが含まれている。このことから、同じ照射光強度であっても温度が異なると出力値も異なり、正確な照射光強度の検出ができない。従って、センサ回路として、照射光の検出出力を行う光検出回路ｓｅｎＳと、暗電流の検出出力を行う暗電流検出回路ｓｅｎＤとの２種類を配置し、光検出回路ｓｅｎＳの検出出力を暗電流検出回路ｓｅｎＤの検出出力で補償することにより、正確な照射光強度の検出を行うようにしている。
　図２１に、フォトセンサＰＤのデバイス構成を含むパネル断面図を示す。
　ＴＦＴ基板となる透明基板１１１上に、遮光膜１２０、半導体層１１２、絶縁膜１１３、メタル配線１１４・１１４’、平坦化膜１１５、透明電極１１６、液晶層１１７、透明電極１１８、および、対向基板１１９が順次積層された構成である。ｐｉｎフォトダイオードを構成する半導体層１１２はＳｉのＰ＋領域とＩ領域とＮ＋領域とを有し、Ｐ＋領域に対して絶縁膜１１３に形成されたコンタクトホールを介してアノード電極としてのメタル配線１１４がコンタクトしているとともに、Ｎ＋領域に対して絶縁膜１１３に形成されたコンタクトホールを介してカソード電極としてのメタル配線１１４’がコンタクトしている。
　また、図２２に示すように、暗電流検出回路ｓｅｎＤでは、ｐｉｎフォトダイオードの暗電流を検出するための遮光を行う遮光膜１２１が対向基板１１９側に配置されている。暗電流検出回路ｓｅｎＤと光検出回路ｓｅｎＳとの構造上の相違はこの遮光膜１２１の有無である。
　暗電流検出回路ｓｅｎＤは光検出回路ｓｅｎＳの参照用出力を行う必要があることから、出力補償を行う組を構成する光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとは互いに近接して配置され、図２０に示したように、例えば列方向に組をなす光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとが隣接して並べられる。光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとはそれぞれ、所定数の絵素からなる領域、例えばＲＧＢの３つの絵素からなる１画素に１つ設けられ、第１の画素ＰＩＸ１に１つの光検出回路ｓｅｎＳが、また、第２の画素ＰＩＸ２に１つの暗電流検出回路ｓｅｎＤが、それぞれ内蔵されている。
　また、これら光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤは、表示にとっては表示領域の開口率を低下させる要因になるため、通常は表示領域上である間隔を置いて配置され、センサ回路を内蔵しない通常画素ＰＩＸ０が、光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤのそれぞれの間に挿入された構成を取る。但し、照射光に対する感度を向上させるために、通常画素ＰＩＸ０に少なくともフォトダイオードを持つ第２の光検出回路、第２の暗電流検出回路を配置する場合もある。
　そして、組をなす光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとは、シフトレジスタで構成されるセンサ行ドライバ１６によって線順次にリセット動作および読み出し動作が行われ、互いに前後する期間にそれぞれの検出出力が読み出されることとなる。
　図２３にセンサ行ドライバ１６のシフトレジスタの構成を示すとともに、図２４に、当該シフトレジスタの動作を説明するタイミングチャートを示す。
　シフトレジスタは、読み出し信号を生成出力するシフトレジスタ段１Ｗ・２Ｗ・…からなる第１の系統と、リセット信号を生成出力するシフトレジスタ段１Ｓ・２Ｓ・…からなる第２の系統との２つの系統を備えており、それぞれがクロック信号ＲＣＫによってシフト動作を行う。第１の系統ではスタートパルスＲＷＳＰがシフトされて、シフトレジスタ段１Ｗ・２Ｗ・…からの順次のシフト出力ＳＲＯ１・ＳＲＯ２・…により、スイッチＡＷ１・ＡＷ２・…が順次ＯＮ状態となり、Ｈｉｇｈの読み出し信号ＲＷが、読み出し信号ＲＷ１・ＲＷ２・…として順次読み出し信号供給用配線に出力される。第２の系統ではスタートパルスＲＳＳＰがシフトされて、シフトレジスタ段１Ｓ・２Ｓ・…からの順次のシフト出力により、スイッチＡＳ１・ＡＳ２・…が順次ＯＮ状態となり、Ｈｉｇｈのリセット信号ＲＳが、リセット信号ＲＳ１・ＲＳ２・…として順次リセット信号供給用配線に出力される。
　読み出し信号ＲＷ１・ＲＷ２・…は絵素の表示選択期間外で出力され、リセット信号ＲＳ１・ＲＳ２・…は読み出しを行う１フレーム期間だけ前に出力される。
　しかしながら、上述したセンサ回路を備える従来の表示装置では、組をなす光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとの各検出出力が順次走査によって互いに異なる期間に得られる。このことは時間差によるバラツキを含んだ光検出出力と暗電流検出出力とを用いて補償をすることとなるため、検出したい光強度は、同環境にある参照用のフォトダイオードを用いて補償することが望ましい。上記従来の表示装置では、暗電流検出回路ｓｅｎＤが暗電流を検出した環境と、光検出回路ｓｅｎＳが光検出を行った環境とは異なりやすいため、光検出のための正確な補償を行うことができないという問題がある。
　本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、光検出のための正確な補償を初めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することにある。
　本発明の表示装置は、上記課題を解決するために、
　複数の絵素がマトリクス状に配置された表示領域を備え、
　上記表示領域に、照射光の強度に応じた検出信号を出力アンプから出力するフォトセンサ回路が設けられた複数のセンサ行と、上記検出信号が出力される出力配線と、上記出力アンプに電源を供給する電源配線とが配置されており、
　各上記フォトセンサ回路を駆動する行ドライバを備えており、
　各上記フォトセンサ回路は、上記行ドライバによって、上記検出信号が複数の所定数の上記センサ行ずつ一括して出力されるように駆動され、
　上記所定数の上記センサ行に、少なくとも２つの異なる上記センサ行どうしで同じ上記電源配線を共有する上記フォトセンサ回路が含まれており、
　上記所定数の上記センサ行における各上記フォトセンサ回路の上記検出信号は、互いに異なる上記出力配線を介して出力されることを特徴としている。
　上記の発明によれば、行ドライバによって、所定数のセンサ行に含まれる全てのフォトセンサ回路の検出信号の出力が、異なるセンサ出力配線を介して一括して得られる。従って、光強度を検出するときに、フォトセンサ回路の出力を、同時に得られた他のフォトセンサ回路の検出信号の出力を用いて補償することができる。
　このように、本発明によれば、所定数のセンサ行からなる組において各センサ行を一括して駆動し、これらから一括してフォトセンサ回路の検出出力を取り出すことにより、各センサ行の間で時間差によるバラツキの少ない複数のデータが得られる。さらに、同時に取り出された互いに同じ構成の複数のフォトセンサ回路からの検出出力を平均化することによって、さらにバラツキの小さいデータが得られる。
　こうして得られた上記の複数のデータを互いに組み合わせることにより、光検出結果を暗電流検出結果で正確に補償することができるといったように、一方のデータを他方のデータで正確に更正することができる。
　以上により、光検出のための正確な補償を初めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができるという効果を奏する。
　また、少なくとも２つの異なる上記センサ行どうしで同じ電源配線を共有するフォトセンサ回路が含まれているので、配線数を抑制することができ、表示領域を絵素およびセンサ回路に有効に割り当てることができるという効果を奏する。さらには、電源配線の共有によって、フォトセンサ回路内の出力アンプの配置位置を、電源配線を共有するフォトセンサ回路どうしで電源配線の近傍に局在化させることができるので、共有するフォトセンサ回路の複数の組どうしでの電源配線の配置干渉を避けることが容易になり、一括して読み出せるフォトセンサ回路を有するセンサ行の数を格段に増やすことが可能になるという効果を奏する。
　本発明の表示装置は、以上のように、
　複数の絵素がマトリクス状に配置された表示領域を備え、
　上記表示領域に、照射光の強度に応じた検出信号を出力アンプから出力するフォトセンサ回路が設けられた複数のセンサ行と、上記検出信号が出力される出力配線と、上記出力アンプに電源を供給する電源配線とが配置されており、
　各上記フォトセンサ回路を駆動する行ドライバを備えており、
　各上記フォトセンサ回路は、上記行ドライバによって、上記検出信号が複数の所定数の上記センサ行ずつ一括して出力されるように駆動され、
　上記所定数の上記センサ行に、少なくとも２つの異なる上記センサ行どうしで同じ上記電源配線を共有する上記フォトセンサ回路が含まれており、
　上記所定数の上記センサ行における各上記フォトセンサ回路の上記検出信号は、互いに異なる上記出力配線を介して出力される。
　以上により、光検出のための正確な補償を初めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができるという効果を奏する。
　また、少なくとも２つの異なる上記センサ行どうしで同じ電源配線を共有するフォトセンサ回路が含まれているので、配線数を抑制することができ、表示領域を絵素およびセンサ回路に有効に割り当てることができるという効果を奏する。さらには、電源配線の共有によって、フォトセンサ回路内の出力アンプの配置位置を、電源配線を共有するフォトセンサ回路どうしで電源配線の近傍に局在化させることができるので、共有するフォトセンサ回路の複数の組どうしでの電源配線の配置干渉を避けることが容易になり、一括して読み出せるフォトセンサ回路を有するセンサ行の数を格段に増やすことが可能になるという効果を奏する。
本発明の実施形態を示すものであり、表示装置が備える絵素およびフォトセンサ回路の表示領域における配置を示す図である。 図１の表示装置が備える絵素、フォトセンサ回路、および行ドライバの回路構成を示す回路図である。 図２のフォトセンサ回路の他の構成を示す回路図である。 本発明の実施形態を示すものであり、図２のフォトセンサ回路の原理的な構成を示すブロック図である。 図１の表示装置の動作を説明するタイミングチャートである。 本発明の実施形態を示すものであり、環境光と内部信号光とから内部信号光を検出することを説明する図である。 本発明の実施形態を示すものであり、表示装置が備える絵素およびフォトセンサ回路の表示領域における他の配置を示す図である。 本発明の実施形態を示すものであり、表示装置が備える絵素およびフォトセンサ回路の表示領域におけるさらに他の配置を示す図である。 図７および図８のフォトセンサ回路の構成例を示す回路図である。 本発明の実施形態を示すものであり、表示装置が備える絵素およびフォトセンサ回路の表示領域における基本的な配置を示す図である。 図１０の表示装置が備える絵素、フォトセンサ回路、および行ドライバの回路構成を示す回路図を示す。 図１１の表示装置の動作を説明するタイミングチャートである。 本発明の実施形態を示すものであり、図１１のフォトセンサ回路の原理的な構成を示すブロック図である。 図１３のフォトセンサ回路の動作を示すタイミングチャートである。 本発明の実施形態を示すものであり、フォトセンサ回路の構成を示す断面図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 従来技術を示すものであり、フォトセンサを備えた表示装置の構成を示す回路ブロック図である。 従来技術を示すものであり、フォトセンサ回路の構成を示す回路図である。 図１８のフォトセンサ回路の動作を示すタイミングチャートである。 従来技術を示すものであり、フォトセンサ回路の配置パターンを示すブロック図である。 従来技術を示すものであり、光検出用フォトセンサの構成を示す断面図である。 従来技術を示すものであり、暗電流検出用フォトセンサの構成を示す断面図である。 従来技術を示すものであり、センサ行ドライバの構成を示すブロック図である。 図２３のセンサ行ドライバの構成を示すタイミングチャートである。
　本発明の一実施形態について図１ないし図１６に基づいて説明すると以下の通りである。
　図１６に、本実施形態に係る液晶表示装置１（表示装置）の構成を示す。
　液晶表示装置１はアクティブマトリクス型の表示装置であって、表示パネル２およびホストコントローラ３を備えている。
　表示パネル２は、表示／センサ領域２ａと、ソースドライバ４（データ信号線駆動回路）と、ゲートスキャン回路５（走査信号線駆動回路）と、センサスキャン回路（行ドライバ）６とを備えている。表示／センサ領域（表示領域）２ａは、表示パネル２にアモルファスシリコンやポリシリコン、ＣＧ(Continuous Grain)シリコン、微結晶シリコンなどを用いて１つ以上の絵素がマトリクス状に作り込まれた領域であり、後述するように絵素とフォトセンサ回路とをマトリクス状に備えている。ソースドライバ４はＬＳＩチップを表示パネル２上に直接実装したものであり、いわゆるＣＯＧ(Chip On Glass)の形態を取る。ソースドライバ４は表示／センサ領域２ａに絵素用のデータ信号をデータ信号線に出力するとともに、フォトセンサ回路からの出力を処理する。ゲートスキャン回路５は、表示／センサ領域２ａの絵素にデータ信号を書き込むのに用いる走査信号をゲートライン（走査信号線）に出力する。センサスキャン回路６は、表示／センサ領域２ａに設けられた各センサ行のフォトセンサ回路に必要な電圧を供給し、当該フォトセンサ回路をセンサ行単位で駆動する。なお、図１６では、ソースドライバ４とゲートスキャン回路５とセンサスキャン回路６とのそれぞれに、表示／センサ領域２ａに対する固有の配置位置が割り当てられているように図示されているが、この配置に限ることなく、コラムを駆動するドライバとしてソースドライバ４が設けられ、ロウを駆動するドライバとしてゲートスキャン回路５およびセンサスキャン回路６の配置位置は問わない。また、センサスキャン回路６はゲートスキャン回路５と一体化されていてもよい。
　ホストコントローラ３は、表示パネル２の外部に設けられたコントロール基板であり、ソースドライバ４に供給する表示データと、ゲートスキャン回路５に供給するクロック信号やスタートパルスなどと、センサスキャン回路６に供給するクロック信号やスタートパルス、電源電圧などとを、ソースドライバ４に供給する。図１６には、ゲートスキャン回路５およびセンサスキャン回路６への上記の供給信号および供給電圧がソースドライバ４を介して供給される構成が、一例として示されている。
　次に、図１０に、表示／センサ領域２ａにおけるフォトセンサ回路の配置例を示す。
　フォトセンサ回路としては、照射光の検出出力を行う光検出回路ｓｅｎＳと、暗電流の検出出力を行う暗電流検出回路ｓｅｎＤとの２種類を配置し、光検出回路ｓｅｎＳの検出出力を暗電流検出回路ｓｅｎＤの検出出力で補償することにより、正確な照射光強度の検出を行うようにする。
　光検出回路ｓｅｎＳは、例えばＲＧＢの３つの絵素からなる表示画素と組み合わされて第１の画素ＰＩＸ１を構成している。暗電流検出回路ｓｅｎＤは、例えばＲＧＢの３つの絵素からなる表示画素と組み合わされて第２の画素ＰＩＸ２を構成している。この他に、例えばＲＧＢの３つの絵素からなる表示画素のみが配置された通常画素ＰＩＸ０が設けられている。
　第１の画素ＰＩＸ１と通常画素ＰＩＸ０とが行方向に交互に配置された画素行３１と、通常画素ＰＩＸ０と第２の画素ＰＩＸ２とが行方向に交互に配置された画素行３１とが互いに隣接してなる画素行対Ｔ１・Ｔ２・…が形成されている。各画素行対において、光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとは互いに異なる検出信号の出力ラインに接続されている。図１０では、光検出回路ｓｅｎＳはセンサ出力配線Ｓに、暗電流検出回路ｓｅｎＤはセンサ出力配線Ｄに、それぞれ接続されている。ここで、センサ出力配線Ｓ・Ｄとして、専用配線を用いる他に、データ信号線を使用することも可能である。
　そして、１つの画素行対に含まれている光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤは全て、センサスキャン回路６に備えられた走査用のシフトレジスタ段ＳＲ１・ＳＲ２・…のいずれか１つの対応するものによって一括して駆動される。これにより、１つの画素行対においては、光検出回路ｓｅｎＳの検出信号と暗電流検出回路ｓｅｎＤの検出信号とが一括してソースドライバ４に取り込まれる。各画素行対は、センサスキャン回路６によって線順次に駆動される。また、表示画素はゲートスキャン回路５によって線順次駆動され、光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤのセンサ出力配線Ｓ・Ｄとしてデータ信号線を使用する場合には、センサ出力配線Ｓ・Ｄへの検出信号の出力を、表示画素へのデータ信号の書き込み期間以外の期間に行うようにする。
　次に、図１１に、第１の画素ＰＩＸ１、第２の画素ＰＩＸ２、通常画素ＰＩＸ０、および、センサスキャン回路６の詳細な構成を示す。
　第１の画素ＰＩＸ１、第２の画素ＰＩＸ２、および、通常画素ＰＩＸ０が備える表示画素はいずれも同じＲＧＢの３つの絵素から構成されている。各絵素は、ＴＦＴ２２、液晶容量ＬＣ、および、補助容量ＣＳを備えている。ＴＦＴ２２は絵素の選択素子であり、ここでは例えばｎチャネル型である。Ｒの絵素のＴＦＴ２２のソースはＲ用のデータ信号線ＲＳＬ(ｊ)に、Ｇの絵素のＴＦＴ２２のソースはＧ用のデータ信号線ＧＳＬ(ｊ)に、Ｂの絵素のＴＦＴ２２のソースはＢ用のデータ信号線ＢＳＬ(ｊ)に、それぞれ接続されている。ここでｊは表示画素のコラム番号を表す１以上の整数である。また、()はこの括弧内の文字が変数であることを表す文章上の便宜的表記であり、以降の説明を含めて、変数ｈ、ｉ、ｊ、ｋに対して使用する。ＴＦＴ２２のドレインと、液晶容量ＣＬの一端である絵素電極と、補助容量ＣＳの一端とは、互いに接続されている。
　光検出回路ｓｅｎＳは、ＴＦＴ（出力アンプ）２１、フォトセンサＰＤ、および、蓄積容量Ｃｓｔを備えている。ＴＦＴ２１は例えばｎチャネル型であり、ＴＦＴ２１のドレインはデータ信号線ＧＳＬ(ｊ)に、ＴＦＴ２１のソースはデータ信号線ＲＳＬ(ｊ)に、それぞれ接続されている。ＴＦＴ２１のゲートは蓄積容量Ｃｓｔの一端であるノードＮｅｔＡに接続されている。フォトセンサＰＤはここでは例えばフォトダイオードで構成される。フォトセンサＰＤのアノードはリセット配線ＲＳ(ｉ)に、フォトセンサＰＤのカソードはノードＮｅｔＡに、それぞれ接続されている。蓄積容量Ｃｓｔの他端は読出し配線ＲＷ(ｉ)に接続されている。但し、ｉは表示画素およびフォトセンサ回路のロウ番号を表す１以上の整数である。
　光検出回路ｓｅｎＳに対しては、データ信号線ＧＳＬ(ｊ)はＴＦＴ２１の電源配線として機能し、データ信号線ＲＳＬ(ｊ)はセンサ出力配線Ｓとして機能する。
　暗電流検出回路ｓｅｎＤは、ＴＦＴ（出力アンプ）２１、フォトダイオード（フォトセンサ）ＰＤ、および、蓄積容量Ｃｓｔを備えており、これらの接続関係は光検出回路ｓｅｎＳのものと同じである。また、暗電流検出回路ｓｅｎＤは、フォトセンサＰＤを遮光する遮光膜ＢＭを備えている。
　暗電流検出回路ｓｅｎＤに対しては、データ信号線ＧＳＬ(ｊ)はＴＦＴ２１の電源配線として機能し、データ信号線ＲＳＬ(ｊ)はセンサ出力配線Ｄとして機能する。
　センサスキャン回路６は、順次縦続接続された走査用のシフトレジスタ段１２Ｓ・３４Ｓ・５６Ｓ・…と、順次縦続接続された走査用のシフトレジスタ段１２Ｗ・３４Ｗ・５６Ｗ・…と、アナログスイッチＡＳ１２・ＡＳ３４・ＡＳ５６・…と、アナログスイッチＡＷ１２・ＡＷ３４・ＡＷ５６・…と、クロック配線ＲＣＫと、リセットクロック配線ＲＳと、読出しクロック配線ＲＷとを備えている。シフトレジスタ段１２ＳにはスタートパルスＲＳＳＰが入力され、シフトレジスタ段１２ＷにはスタートパルスＲＷＳＰが入力される。
　第(ｉ)行と第(ｉ＋１)行とで構成される画素行対のリセット配線ＲＳ(ｉ)・ＲＳ(ｉ＋１)はアナログスイッチＡＳ(ｉ)(ｉ＋１)を介してリセットクロック配線ＲＳに接続されている。アナログスイッチＡＳ(ｉ)(ｉ＋１)は、シフトレジスタ段(ｉ)(ｉ＋１)Ｓの出力ＳＲＯ(ｉ)によってＯＮ／ＯＦＦ駆動される。シフトレジスタ段(ｉ)(ｉ＋１)Ｓはクロック配線ＲＣＫから供給されるクロック信号に従って動作する。
　第(ｉ)行と第(ｉ＋１)行とで構成される画素行対の読出し配線ＲＷ(ｉ)・ＲＷ(ｉ＋１)はアナログスイッチＡＷ(ｉ)(ｉ＋１)を介して読出しクロック配線ＲＷに接続されている。アナログスイッチＡＷ(ｉ)(ｉ＋１)は、シフトレジスタ段(ｉ)(ｉ＋１)Ｓの出力ＳＲＯ(ｉ)’によってＯＮ／ＯＦＦ駆動される。シフトレジスタ段(ｉ)(ｉ＋１)Ｗはクロック配線ＲＣＫから供給されるクロック信号に従って動作する。
　図１３に個々のフォトセンサ回路の詳細な構成を示し、図１４に当該フォトセンサ回路の基本的な動作を示す。
　図１３に示すように、フォトセンサＰＤのアノードにリセットクロック配線ＲＳからアナログスイッチＡＳ(ｉ)(ｉ＋１)およびリセット配線ＲＳ(ｉ)を介して１つのクロックパルスがリセットパルスとして入力される。このリセットパルスは図１４に示すように、リセット期間（Ｂ）に－Ｖｂ（Ｖ）から０（Ｖ）に立ち上がるパルスである。これにより、フォトセンサＰＤは順方向に導通し、図１４に示すようにノードＮｅｔＡは０（Ｖ）にリセットされる。リセット期間（Ｂ）が終了して上記リセットパルスが－Ｖｂ（Ｖ）に立ち下がると、図１４に示すようにセンシング期間（Ｃ）となる。センシング期間（Ｃ）ではフォトセンサＰＤに逆バイアスが印加された状態となり、ノードＮｅｔＡの電位は、フォトセンサＰＤに発生するリーク電流の影響で次第に低下する。この電位低下量はフォトセンサＰＤに照射される光強度に応じて変化する。
　所定のセンシング期間（Ｃ）が経過すると、図１４に示すように読出し期間（Ａ）となる。読出し期間（Ａ）では、図１３に記載されているように、蓄積容量Ｃｓｔの他端には、読出しクロック配線ＲＷからアナログスイッチＡＷ(ｉ)(ｉ＋１)および読出し配線ＲＷ(ｉ)を介して１つのクロックパルスが読出し制御パルスとして入力される。この読出し制御パルスは図１４に示すように、読出し期間（Ａ）に０（Ｖ）からＶｒｗ（Ｖ）に立ち上がるパルスである。これにより、ノードＮｅｔＡの電位ＶｎｅｔＡが、
　　（Ｃｓｔ／Ｃｔｏｔａｌ）×ＲＷｐ－ｐ
だけ上昇する。但し、ＣｔｏｔａｌはノードＮｅｔＡに接続されている全容量を表し、ＲＷｐ－ｐは読出し制御パルスの振幅（ここではＶｒｗ）を表す。
　読出し期間（Ａ）ではこのようにしてノードＮｅｔＡの電位のプルアップが行われるため、リセット期間（Ｂ）およびセンシング期間（Ｃ）ではＯＦＦ状態であったＴＦＴ２１がＯＮ状態となる。図１３に示すように、ＴＦＴ２１のドレインには電源配線としてのデータ信号線ＧＳＬ(ｊ)を介して電源電圧Ｖｓｕｐが印加されているとともに、ＴＦＴ２１のソースにはＩＣ内で接続される定電流源Ｉが接続されている。従って、ＯＮ状態となったときのＴＦＴ２１のソース出力電圧Ｖｏｕｔは、
　　Ｖｏｕｔ≒ＶｎｅｔＡ－Ｖｔｈ－（２Ｉ／β）１／２　
となる。但し、ＶｔｈはＴＦＴ２１の閾値電圧、Ｉは定電流源Ｉの電流、βはＴＦＴ２１のコンダクタンスを表す。
　このソース出力電圧Ｖｏｕｔがセンサ出力配線としてのデータ信号線ＲＳＬ(ｊ)を介してソースドライバ４に読み出される。
　そして、上記のリセット期間（Ｂ）→センシング期間（Ｃ）→読出し期間（Ａ）のサイクルが繰り返される。
　図１２のタイミングチャートに、図１１の構成における各信号のタイミング例を、ゲートスキャン回路５の各信号のタイミングとともに示す。なお、図１２の例では、ゲートクロックＧＣＫ１・ＧＣＫ２・…で規定される表示の１Ｈ（１水平期間）において、同じロウの各表示画素に対して、データ信号線ＲＳＬ(ｊ)とデータ信号線ＧＳＬ(ｊ)とデータ信号線ＢＳＬ(ｊ)とに時分割でデータ信号を供給するＳＳＤ(Source Shared Driving)を行う場合を示している。フォトセンサ回路によるセンシングは大部分この表示選択期間に行われ、表示選択期間外に設けられるセンサーデータ処理期間に、データ信号線ＧＳＬ(ｊ)をフォトセンサ回路の動作電源に接続するスイッチをＯＮ状態とする制御信号ＶＳＷがアクティブとなって読み出しおよびリセットを行う。リセット信号ＲＳ(ｉ)は、例えば、対応する読み出し信号ＲＷ(ｉ)によって読み出しを行う１フレーム期間だけ前に出力される。
　従って、センサスキャン回路６によって、同じ画素行対に含まれる全ての光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤの検出信号の出力が、異なるセンサ出力配線を介して同時に得られる。従って、ソースドライバ４などの光強度を検出する手段は、光検出回路ｓｅｎＳの検出信号の出力を、同時に得られた暗電流検出回路ｓｅｎＤの検出信号の出力を用いて補償することができる。
　このように、本実施形態によれば、各画素行対において各画素行３１を一括して駆動し、これらから一括してフォトセンサ回路の検出出力を取り出すことにより、各画素行３１の間で時間差によるバラツキの少ない複数のデータが得られる。さらに、同時に取り出された互いに同じ構成の複数のフォトセンサ回路からの検出出力を平均化することによって、さらにバラツキの小さいデータが得られる。
　こうして得られた上記の複数のデータを互いに組み合わせることにより、光検出結果を暗電流検出結果で正確に補償することができるといったように、一方のデータを他方のデータで正確に更正することができる。
　以上により、光検出のための正確な補償を初めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができる。
　なお、以上では、フォトセンサ回路はＲＧＢの３つの絵素からなる表示画素１つにつき１つずつ設けられるような例を挙げたが、これに限ることなく、１つや任意の複数の表示画素につき１つずつ設けられるなど、その配分は任意でよい。
　また、図１５に、フォトセンサＰＤのデバイス構成を含むパネル断面図を示す。フォトセンサＰＤはここではｐｉｎフォトダイオードで構成される。
　ＴＦＴ基板となる透明基板３１上に、遮光膜５０、半導体層３２、絶縁膜３３、メタル配線３４・３４’、平坦化膜３５、透明電極３６、液晶層３７、透明電極３８、カラーフィルタ３９、および、対向基板４０が順次積層された構成である。ｐｉｎフォトダイオードを構成する半導体層３２はＳｉのＰ＋領域とｉ領域とＮ＋領域とを有し、Ｐ＋領域に対して絶縁膜３３に形成されたコンタクトホールを介してアノード電極としてのメタル配線３４がコンタクトしているとともに、Ｎ＋領域に対して絶縁膜３３に成されたコンタクトホールを介してカソード電極としてのメタル配線３４’がコンタクトしている。
　また、暗電流検出回路ｓｅｎＤでは、ｐｉｎフォトダイオードの暗電流を検出するための遮光を行う遮光膜５１が透明電極３６上に配置されている。遮光膜５１は前述の遮光膜ＢＭに相当する。暗電流検出回路ｓｅｎＤと光検出回路ｓｅｎＳとの構造上の相違はこの遮光膜５１の有無である。遮光膜５１は、透明電極上、対向基板側、または、透明電極上と対向基板側との双方に設けられていてもよい。
　次に、以上の例を発展させた実施形態について説明する。
　図１に、表示／センサ領域２ａにおけるフォトセンサ回路の別の配置例を示す。
　フォトセンサ回路としては、照射光の検出出力を行う光検出回路ｓｅｎＳと、暗電流の検出出力を行う暗電流検出回路ｓｅｎＤと、信号光の検出出力を行う信号光検出回路ｓｅｎＯＮと、信号ノイズ光検出回路ｓｅｎＯＦＦとの４種類が配置されている。この構成は、図６に示すように、液晶表示装置１に対する環境光が照射され得る状態において、液晶表示装置１が判別すべき装置の内部信号光（シグナル光）の強度を、正確に検出するためのものである。
　例えば、図６では、表示パネル２にユーザの指などによるタッチが行われていることを、赤外光（ＩＲ）バックライトからパネル面に向って放射した信号光がタッチ箇所で反射してフォトセンサ回路で検出する。このとき、外光としての照射光は装置に対する環境光としてノイズになる。また、信号光を検出するために、信号光検出回路ｓｅｎＯＮおよび信号ノイズ光検出回路ｓｅｎＯＦＦには、図１５のカラーフィルタ３９として可視光を遮断して赤外光を透過させる可視光フィルタが用いられる。カラーフィルタ３９を透過する赤外光には、内部信号光に対するノイズ光となる環境光の赤外光も含まれるため、信号ノイズ光検出回路ｓｅｎＯＦＦによって信号光非照射時の受光量を検出して、信号光照射時の受光量を検出する信号光検出回路ｓｅｎＯＮの検出結果を補償する。信号光検出回路ｓｅｎＯＮは、フォトセンサＰＤの光電流（ＩＲに依存する環境光＋信号光）＋暗電流を検出し、信号ノイズ光検出回路ｓｅｎＯＦＦは、フォトセンサＰＤの光電流（ＩＲに依存する環境光）＋暗電流を検出する。
　このように、本実施形態は、光検出回路ｓｅｎＳおよび暗電流検出回路ｓｅｎＤを用いて、温度依存性のある暗電流を光検出回路ｓｅｎＳの検出結果に対して補償することにより、外光検出動作における温度補償を図る一方、信号光検出回路ｓｅｎＯＮおよび信号ノイズ光検出回路ｓｅｎＯＦＦを用いて、（信号光検出回路ｓｅｎＯＮの検出結果）－（信号ノイズ光検出回路ｓｅｎＯＦＦの検出結果）により信号光強度を検出する構成を提供する。
　図１では、絵素の行とフォトセンサ回路が設けられた行とを区別し、絵素行をＬＰ(ｉ)で、フォトセンサ回路が設けられた行であるセンサ行をＬＳ(ｋ)で表す。ｉおよびｋはそれぞれ行番号を表す１以上の整数である。但し、図１の場合には絵素行とセンサ行とが一行ずつ交互に配置されており、ｉ＝ｋの絵素行ＬＰ(ｉ)とセンサ行ＬＳ(ｋ)とが隣接する。
　また、ここでは一例として、Ｒの絵素ＰＩＸＲ、Ｇの絵素ＰＩＸＧ、および、Ｂの絵素ＰＩＸＢが１つの表示画素ＰＩＸを構成するものとする。そして、表示画素ＰＩＸのコラムをコラム番号ｊを用いてＣ(ｊ)で表し、絵素列の列番号をｈで表す。ｊおよびｋは１以上の整数である。
　図１では、ｋ＝１～４、５～８、…のように、連続する４つの異なるセンサ行ごとに、フォトセンサ回路が一括して読出し駆動されるように構成されている。連続する４つの異なるセンサ行の中において、それぞれが異なるセンサ行に配置された、光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤと信号光検出回路ｓｅｎＯＮと信号ノイズ光検出回路ｓｅｎＯＦＦとが１つのブロックＢＬ１を構成している。ここでは、センサ行ＬＰ(ｋ)に配置された光検出回路ｓｅｎＳと、センサ行ＬＰ(ｋ＋１)に配置された暗電流検出回路ｓｅｎＤと、センサ行ＬＰ(ｋ＋２)に配置された信号光検出回路ｓｅｎＯＮと、センサ行ＬＰ(ｋ＋３)に配置された信号ノイズ光検出回路ｓｅｎＯＦＦとからなるブロックＢＬ１と、センサ行ＬＰ(ｋ＋２)に配置された光検出回路ｓｅｎＳと、センサ行ＬＰ(ｋ＋３)に配置された暗電流検出回路ｓｅｎＤと、センサ行ＬＰ(ｋ)に配置された信号光検出回路ｓｅｎＯＮと、センサ行ＬＰ(ｋ＋１)に配置された信号ノイズ光検出回路ｓｅｎＯＦＦとからなるブロックＢＬ１とが、行方向に交互に並ぶように配置されている。
　また、各ブロックＢＬ１において、センサ行ＬＰ(ｋ)・ＬＰ(ｋ＋１)に配置されたフォトセンサ回路は、列番号が(ｈ)～(ｈ＋５)の範囲の領域を占めており、センサ行ＬＰ(ｋ＋２)・ＬＰ(ｋ＋３)に配置されたフォトセンサ回路は、列番号が(ｈ＋３)～(ｈ＋８)の範囲の領域を占めている。そして、センサ行ＬＰ(ｋ)に配置されたフォトセンサ回路と、センサ行ＬＰ(ｋ＋１)に配置されたフォトセンサ回路とで、データ信号線ＳＬ(ｈ＋１)をフォトセンサ回路の出力アンプの電源配線として共有し、センサ行ＬＰ(ｋ＋２)に配置されたフォトセンサ回路と、センサ行ＬＰ(ｋ＋３)に配置されたフォトセンサ回路とで、データ信号線ＳＬ(ｈ＋４)をフォトセンサ回路の出力アンプの電源配線として共有している。これらの電源配線は、スイッチＳＷ１を介して電源電圧Ｖｓｕｐに接続されている。スイッチＳＷ１は制御信号ＶＳＷによってＯＮ／ＯＦＦ制御され、フォトセンサ回路を駆動する所定の期間にＯＮ状態とされる。なお、スイッチＳＷ１による電源配線の電源電圧Ｖｓｕｐへの接続は概念的なものであり、データ信号としてＶｓｕｐに等しい電圧を供給することで実現してもよいし、スイッチＳＷ１をデータ信号線の末端側に備えることで実現してもよい。
　センサ行ＬＰ(ｋ)に配置されたフォトセンサ回路はデータ信号線ＳＬ(ｈ)をセンサ出力配線（出力配線）とし、センサ行ＬＰ(ｋ＋１)に配置されたフォトセンサ回路はデータ信号線ＳＬ(ｈ＋２)をセンサ出力配線（出力配線）とし、センサ行ＬＰ(ｋ＋２)に配置されたフォトセンサ回路はデータ信号線ＳＬ(ｈ＋３)をセンサ出力配線（出力配線）とし、センサ行ＬＰ(ｋ＋３)に配置されたフォトセンサ回路はデータ信号線ＳＬ(ｈ＋５)をセンサ出力配線（出力配線）としている。図１では、各フォトセンサ回路の領域において、矢印の起点が、共有された電源配線からの電源供給点を表し、当該矢印の先端が、当該電源を用いたセンシング結果の出力配線への出力点を表している。
　また、センサ行ＬＳ３・ＬＳ４・ＬＳ７・ＬＳ８・…などにおいてそうであるように、ブロックＢＬ１に含まれない領域が存在している場合には、この領域をダミー領域ＤＡＭとして、ブロックＢＬ１間の幾何学的あるいは電気的あるいは光学的境界条件を等しくするために、ダミーの回路構成を備えてもよい。
　センサスキャン回路６は、順次縦続接続された走査用のシフトレジスタ段ＳＲ１・ＳＲ２・ＳＲ３・…と、アナログスイッチＡＳ１・ＡＳ２・…と、クロック配線ＣＬＫ１・ＣＬＫ２と、リセットクロック配線ＲＳＴ１・ＲＳＴ２と、読出しクロック配線ＲＷＣＫとを備えている。なお、シフトレジスタ段ＳＲ１・ＳＲ２・ＳＲ３・…に動作クロックを供給する配線については図示を省略した。シフトレジスタ段ＳＲ１にはスタートパルスＲＷＳＰが入力される。
　センサ行ＬＳ(ｋ)とセンサ行ＬＳ(ｋ＋１)とのうちの一方はクロック配線ＣＬＫ１およびリセットクロック配線ＲＳＴ１に接続され、他方はクロック配線ＣＬＫ２およびリセットクロック配線ＲＳＴ２に接続されている。
　ｋ＝１、５、９、１６、…としたとき、センサ行ＬＳ(ｋ)～ＬＳ(ｋ＋３)で構成される画素行対の読出し配線ＲＷ(ｋ)～ＲＷ(ｋ＋３)は、アナログスイッチＡＳ((ｋ＋３)／４)を介して読出しクロック配線ＲＷＣＫに接続されている。アナログスイッチＡＳ((ｋ＋３)／４)は、シフトレジスタ段ＳＲ((ｋ＋３)／４)の出力ＳＲＯ((ｋ＋３)／４) によってＯＮ／ＯＦＦ駆動される。
　次に、図２に、表示／センサ領域２ａの詳細な構成を示す。
　画素ＰＩＸを構成するＲＧＢの各絵素ＰＩＸＲ・ＰＩＸＧ・ＰＩＸＢは、列番号の順となるこの順で並んでおり、図１１のものと同様であるのでその説明を省略する。また、同じコラムに対しては、Ｒのデータ信号線はアナログスイッチＡＳＲを介して、Ｇのデータ信号線はアナログスイッチＧＳＲを介して、Ｂのデータ信号線はアナログスイッチＢＳＲを介して、ソースドライバ４の１つの出力端子に接続されており、これによってＳＳＤが行われる。
　センサ行ＬＳ(ｋ)において、光検出回路ｓｅｎＳおよび信号光検出回路ｓｅｎＯＮは、ＴＦＴ（出力アンプ）２１、保持ＴＦＴ（保持素子）２０、３つのフォトセンサＰＤ、および、蓄積容量Ｃｓｔを備えている。ＴＦＴ２１および保持ＴＦＴ２０は例えばｎチャネル型である。ＴＦＴ２１のドレインはＧのデータ信号線に、ＴＦＴ２１のソースはＲのデータ信号線に、それぞれ接続されている。ＴＦＴ２１のゲートは蓄積容量Ｃｓｔの一端であるノードＮｅｔＡに接続されている。保持ＴＦＴ２０のゲートは、ｋが奇数の場合にクロック配線ＣＬＫ１に接続されており、ｋが偶数の場合にクロック配線ＣＬＫ２に接続されている。保持ＴＦＴ２０の一方のドレイン／ソースはノードＮｅｔＡに接続されている。
　フォトセンサＰＤはここでは例えばフォトダイオードで構成される。フォトセンサＰＤのアノードは、ｋが奇数の場合にはリセット配線ＲＳＴ１に接続されており、ｋが偶数の場合にはリセット配線ＲＳＴ２に接続されている。フォトセンサＰＤのカソードは保持ＴＦＴ２０の一方のドレイン／ソースに接続されている。これにより、３つのフォトセンサＰＤは互いに並列に接続されている。蓄積容量Ｃｓｔの他端は読出し配線ＲＷ(ｋ)に接続されている。
　また、暗電流検出回路ｓｅｎＤは、上記の光検出回路ｓｅｎＳおよび信号光検出回路ｓｅｎＯＮにおいて各フォトセンサＰＤに遮光膜ＢＭを設けた構成である。
　ここで、光検出回路ｓｅｎＳが第(ｈ)番目～第(ｈ＋５)番目の絵素列の領域を占有しているとしたときに、ＴＦＴ２１はデータ信号線ＳＬ(ｈ)とデータ信号線ＳＬ(ｈ＋１)との間の領域に、蓄積容量Ｃｓｔはデータ信号線ＳＬ(ｈ＋１)とデータ信号線ＳＬ(ｈ＋２)との間の領域に、保持ＴＦＴ２０はデータ信号線ＳＬ(ｈ＋２)とデータ信号線ＳＬ(ｈ＋３)との間の領域にそれぞれ配置され、フォトセンサＰＤは、データ信号線ＳＬ(ｈ＋３)とデータ信号線ＳＬ(ｈ＋４)との間の領域、データ信号線ＳＬ(ｈ＋４)とデータ信号線ＳＬ(ｈ＋５)との間の領域、データ信号線ＳＬ(ｈ＋５)とデータ信号線ＳＬ(ｈ＋６)との間の領域にそれぞれ１つずつ配置されている。
　また、この場合に、暗電流検出回路ｓｅｎＤは第(ｈ)番目～第(ｈ＋５)番目の絵素列の領域を占有しており、蓄積容量Ｃｓｔはデータ信号線ＳＬ(ｈ)とデータ信号線ＳＬ(ｈ＋１)との間の領域に、ＴＦＴ２１はデータ信号線ＳＬ(ｈ＋１)とデータ信号線ＳＬ(ｈ＋２)との間の領域に、保持ＴＦＴ２０はデータ信号線ＳＬ(ｈ＋２)とデータ信号線ＳＬ(ｈ＋３)との間の領域にそれぞれ配置され、フォトセンサＰＤは、データ信号線ＳＬ(ｈ＋３)とデータ信号線ＳＬ(ｈ＋４)との間の領域、データ信号線ＳＬ(ｈ＋４)とデータ信号線ＳＬ(ｈ＋５)との間の領域、データ信号線ＳＬ(ｈ＋５)とデータ信号線ＳＬ(ｈ＋６)との間の領域にそれぞれ１つずつ配置されている。
　また、この場合に、信号光検出回路ｓｅｎＯＮが第(ｈ＋３)番目～第(ｈ＋８)番目の絵素列の領域を占有しているとしたときに、ＴＦＴ２１はデータ信号線ＳＬ(ｈ＋３)とデータ信号線ＳＬ(ｈ＋４)との間の領域に、蓄積容量Ｃｓｔはデータ信号線ＳＬ(ｈ＋４)とデータ信号線ＳＬ(ｈ＋５)との間の領域に、保持ＴＦＴ２０はデータ信号線ＳＬ(ｈ＋５)とデータ信号線ＳＬ(ｈ＋６)との間の領域にそれぞれ配置され、フォトセンサＰＤは、データ信号線ＳＬ(ｈ＋６)とデータ信号線ＳＬ(ｈ＋７)との間の領域、データ信号線ＳＬ(ｈ＋７)とデータ信号線ＳＬ(ｈ＋８)との間の領域、データ信号線ＳＬ(ｈ＋８)とデータ信号線ＳＬ(ｈ＋９)との間の領域にそれぞれ１つずつ配置されている。
　また、この場合に、信号ノイズ光検出回路ｓｅｎＯＦＦは、第(ｈ＋３)番目～第(ｈ＋８)番目の絵素列の領域を占有しており、蓄積容量Ｃｓｔはデータ信号線ＳＬ(ｈ＋３)とデータ信号線ＳＬ(ｈ＋４)との間の領域に、ＴＦＴ２１はデータ信号線ＳＬ(ｈ＋４)とデータ信号線ＳＬ(ｈ＋５)との間の領域に、保持ＴＦＴ２０はデータ信号線ＳＬ(ｈ＋５)とデータ信号線ＳＬ(ｈ＋６)との間の領域にそれぞれ配置され、フォトセンサＰＤは、データ信号線ＳＬ(ｈ＋６)とデータ信号線ＳＬ(ｈ＋７)との間の領域、データ信号線ＳＬ(ｈ＋７)とデータ信号線ＳＬ(ｈ＋８)との間の領域、データ信号線ＳＬ(ｈ＋８)とデータ信号線ＳＬ(ｈ＋９)との間の領域にそれぞれ１つずつ配置されている。
　また、上記において、光検出回路ｓｅｎＳと信号光検出回路ｓｅｎＯＮとの位置が入れ替わるとともに、暗電流検出回路ｓｅｎＤと信号ノイズ光検出回路ｓｅｎＯＦＦとの位置が入れ替わる場合も存在する。
　以上のような配置により、光検出回路ｓｅｎＳを第１のフォトセンサ回路とするとともに暗電流検出回路ｓｅｎＤを第２のフォトセンサ回路としたとき、あるいは、信号光検出回路ｓｅｎＯＮを第１のフォトセンサ回路とするとともに信号ノイズ光検出回路ｓｅｎＯＦＦを第２のフォトセンサ回路としたときに、次のような関係が成立する。
　すなわち、第１のフォトセンサ回路および第２のフォトセンサ回路のそれぞれが検出信号を出力する出力配線であるセンサ出力配線は、第１のフォトセンサ回路と第２のフォトセンサ回路とで共有される電源配線に対して、互いに反対側に隣接しているデータ信号線である。そして、第１のフォトセンサ回路の出力アンプは、第１のフォトセンサ回路と第２のフォトセンサ回路とで共有される電源配線と、第１のフォトセンサ回路が検出信号を出力する出力配線との間に配置されており、第２のフォトセンサ回路の出力アンプは、第１のフォトセンサ回路と第２のフォトセンサ回路とで共有される電源配線と、第２のフォトセンサ回路が検出信号を出力する出力配線との間に配置されている。
　これにより、電源配線を共有するに際して、第１のフォトセンサ回路と第２のフォトセンサ回路とにおいて、出力アンプの位置を電源配線に関して対称に入れ替えることで容易に接続を実現することができる。
　また、次の関係も成立する。
　すなわち、例えば４つという所定数のセンサ行に、第１のフォトセンサ回路と第２のフォトセンサ回路とのセンサユニットを構成する対が２つという複数だけ設けられており、互いに隣接する電源配線に対応する２つの対は、互いに異なるセンサ行に設けられており、上記２つの対の一方に割り当てられている電源配線および２つの出力配線は、上記２つの対の他方が設けられているセンサ行の出力アンプを間に挟まないデータ信号線である。これは、上記例では、第(ｈ＋３)番目～第(ｈ＋８)番目の絵素列の領域を占有している第１のフォトセンサ回路と第２のフォトセンサ回路との対の３本のデータ信号線ＳＬ(ｈ＋３)・ＳＬ(ｈ＋４)・ＳＬ(ｈ＋５)の中のいずれの２本も、第(ｈ)番目～第(ｈ＋５)番目の絵素列の領域を占有している第１のフォトセンサ回路と第２のフォトセンサ回路との対の出力アンプ（ＴＦＴ２１）を間に挟まないということに対応している。
　これにより、第１のフォトセンサ回路と第２のフォトセンサ回路との複数の対の間で、出力アンプおよび電源配線の位置を互いに干渉することなく設けることができる。
　また、フォトセンサ回路の構成を、図３に示すように、フォトセンサＰＤの数を減らすなどにより、回路領域が占有しない空白領域ＶＡを設けることもできる。
　図２に示したフォトセンサ回路では、保持ＴＦＴ２０が設けられている。これは、図４に示すように、クロック配線ＣＬＫ１あるいはＣＬＫ２から入力されるクロック信号ＣＬＫによって保持ＴＦＴ２０がＯＮ状態となったときにのみ、図１３の回路と同様の動作が可能であるようにするとともに、フォトセンサＰＤによるセンシング結果をノードＮｅｔＡに閉じ込めて保持させることを可能にするものである。これにより、所定数のセンサ行に第１のフォトセンサ回路と第２のフォトセンサ回路との対が複数存在する場合に、各対のフォトセンサＰＤによるセンシングは時系列的に行っておき、ノードＮｅｔＡに保持したセンシング結果を、最後に一括して所定数のセンサ行の検出結果を読み出すことができる。
　次に、図５に、図２のフォトセンサ回路の動作を説明するタイミングチャートを示す。
　ゲートスキャン回路５には動作クロックとして互いにアクティブ期間の重ならないゲートクロック信号ＧＣＫ１・ＧＣＫ２が入力される。ゲートクロック信号ＧＣＫ１・ＧＣＫ２の各アクティブ期間によって１水平期間（１Ｈ）が規定される。１Ｈには、ＳＳＤによる駆動を行うためのアナログスイッチＡＳＲ・ＡＳＧ・ＡＳＢのＯＮ／ＯＦＦを指示するＲ用の制御信号ＲＳＷ、Ｇ用の制御信号ＧＳＷ、および、Ｂ用の制御信号ＢＳＷが、時系列で順次アクティブになる。
　また、ここでは一例として、２Ｈが経過するごとに、ゲートスキャン回路５から走査パルスが出力されないセンサ駆動期間ＴＳが設けられている。ゲートスキャン回路５から走査パルスが出力されない期間を設けるには、例えば通常の構成のゲートドライバにおいてゲートラインに接続されないシフトレジスタ段を所定数段ごとに設けるなどして走査パルスが出力されない水平期間を設ければよい。センサ駆動期間ＴＳ以外には絵素への表示データの書込み動作およびフォトセンサ回路のセンシング動作が可能であり、センサ駆動期間ＴＳには、絵素に書き込まれた表示データによる表示動作およびフォトセンサ回路のリセット動作・センシング動作・出力動作が可能である。
　センサ駆動期間ＴＳは、任意に設定可能であるが、例えば、１Ｈ＝１２μｓとしたときに１４μｓといった長さを有している。センサ駆動期間ＴＳの長さは、水平期間単位レベルの長さや水平帰線期間のレベルの長さなど、任意に設定することができる。また、センサ駆動期間ＴＳを挿入する頻度は２Ｈごとに限らず任意である。センサ駆動期間ＴＳには、フォトセンサ回路の電源配線を電源電圧Ｖｓｕｐに接続するための制御信号ＶＳＷをアクティブにする。制御信号ＶＳＷをアクティブにするのは、センシング結果を読み出す期間にＴＦＴ２１の電源電圧を供給するという目的がある他に、フォトセンサ回路のセンシング動作開始時およびセンシング動作終了時と、フォトセンサ回路のセンシング結果の読出し時とに、フォトセンサ回路の電源配線を電源電圧Ｖｓｕｐとして、データ信号線から表示画像に依存したノイズが混入するのを防ぐという目的がある。また、センサ駆動期間ＴＳの開始時に、外部ＩＣなどを用いて、データ信号線のディスチャージを行ってデータ信号線をある定電位に固定してもよい。この場合には、フォトセンサ回路の電源配線以外は、センサ駆動期間ＴＳに上記定電位に固定されるため、電源配線以外のデータ信号線からのノイズ混入も防ぐことができる。
　１Ｆ期間においては、赤外光バックライト（ＩＲ　ＢＬ）をオン状態とする期間とオフ状態とする期間がこの順に１回ずつ設けられている。赤外光バックライトをオン状態とする期間にはクロック信号ＣＬＫ１がアクティブとなり、リセットクロック配線ＲＳＴ１からのリセットパルスの入力によって、期間Ｔｓｅｎ１に光検出回路ｓｅｎＳおよび信号光検出回路ｓｅｎＯＮのセンシング動作が行われる。このときのノードＮｅｔＡの電位変化の様子をＶｉｎｔ１で示した。クロック信号ＣＬＫ１が非アクティブになると、センシング結果がノードＮｅｔＡに保持される。また、次いで、赤外光バックライトをオフ状態とする期間にはクロック信号ＣＬＫ２がアクティブとなり、リセットクロック配線ＲＳＴ２からのリセットパルスの入力によって、期間Ｔｓｅｎ２に暗電流検出回路ｓｅｎＤおよび信号ノイズ光検出回路ｓｅｎＯＦＦのセンシング動作が行われる。このときのノードＮｅｔＡの電位変化の様子をＶｉｎｔ１で示した。クロック信号ＣＬＫ１が非アクティブになると、センシング結果がノードＮｅｔＡに保持される。これらの各センシング期間は任意に設定可能である。期間Ｔｓｅｎ１に赤外光バックライトがＯＮ状態となるが、可視表示には影響しないため、期間Ｔｓｅｎ１は画像表示期間と重なっていても問題がない。
　次いで、読出しスタートパルスＲＷＳＰがシフトレジスタ段ＳＲ１に入力され、シフトレジスタ段ＳＲ１・ＳＲ２・…の各出力がアクティブである期間に、読み出し制御パルスＲＷ１～ＲＷ４・ＲＷ５～ＲＷ８・…が順次アクティブとなって、各フォトセンサ回路の検出結果が読み出される。
　次に、図７に、表示／センサ領域２ａにおけるフォトセンサ回路のさらに別の配置例を示す。
　図７ではｉを奇数として、絵素行ＬＰ(ｉ)と絵素行(ｉ＋１)との間にセンサ行ＬＳ(ｋ)が設けられている。ｋ＝（ｉ＋１）／２である。そして、４つのセンサ行に含まれる光検出回路ｓｅｎＳ、暗電流検出回路ｓｅｎＤ、信号光検出回路ｓｅｎＯＮ、および、信号ノイズ光検出回路ｓｅｎＯＦＦが１つずつ含まれるようにブロックＢＬ２が構成されている。光検出回路ｓｅｎＳと暗電流検出回路ｓｅｎＤとで電源配線を共有し、信号光検出回路ｓｅｎＯＮと信号ノイズ光検出回路ｓｅｎＯＦＦとで信号配線を共有している。
　光検出回路ｓｅｎＳを第１のフォトセンサ回路とするとともに暗電流検出回路ｓｅｎＤを第２のフォトセンサ回路としたとき、および、信号光検出回路ｓｅｎＯＮを第１のフォトセンサ回路とするとともに信号ノイズ光検出回路ｓｅｎＯＦＦを第２のフォトセンサ回路としたときに、電源配線を共有する第１のフォトセンサ回路と第２のフォトセンサ回路との２つの対の一方は、第(ｈ)番目～第(ｈ＋１２)番目の絵素列の領域を占有しており、他方は第(ｈ＋７)番目～第(ｈ＋１９)番目の絵素列の領域を占有している。各フォトセンサ回路の詳細な構成例を図９に示す。ここでは、９つのフォトセンサＰＤが互いに並列に接続されている他は、図２におけるフォトセンサ回路と同様である。各フォトセンサＰＤが、隣接する２つのデータ信号線に挟まれた領域に配置されている。
　次に、図８に、表示／センサ領域２ａにおけるフォトセンサ回路のさらに別の配置例を示す。
　図８ではｉを奇数として、絵素行ＬＰ(ｉ)と絵素行(ｉ＋１)との間にセンサ行ＬＳ(ｋ)が設けられている。ｋ＝（ｉ＋１）／２である。そして、４つのセンサ行に含まれる光検出回路ｓｅｎＳ、暗電流検出回路ｓｅｎＤ、信号光検出回路ｓｅｎＯＮ、および、信号ノイズ光検出回路ｓｅｎＯＦＦが１つずつ含まれるようにブロックＢＬ３が構成されている。光検出回路ｓｅｎＳと信号光検出回路ｓｅｎＯＮとで電源配線を共有し、暗電流検出回路ｓｅｎＤと信号ノイズ光検出回路ｓｅｎＯＦＦとで信号配線を共有している。
　光検出回路ｓｅｎＳを第１のフォトセンサ回路とするとともに信号光検出回路ｓｅｎＯＮを第２のフォトセンサ回路としたとき、および、暗電流検出回路ｓｅｎＤを第１のフォトセンサ回路とするとともに信号ノイズ光検出回路ｓｅｎＯＦＦを第２のフォトセンサ回路としたときに、電源配線を共有する第１のフォトセンサ回路と第２のフォトセンサ回路との２つの対の一方は、第(ｈ)番目～第(ｈ＋１２)番目の絵素列の領域を占有しており、他方は第(ｈ＋７)番目～第(ｈ＋１９)番目の絵素列の領域を占有している。各フォトセンサ回路の詳細な構成例を図９に示す。
　なお、図１、図７、および図８において、４つのセンサ行に含まれる光検出回路ｓｅｎＳ、暗電流検出回路ｓｅｎＤ、信号光検出回路ｓｅｎＯＮ、および、信号ノイズ光検出回路ｓｅｎＯＦＦのうちのいずれか２つのフォトセンサ回路を第１のフォトセンサ回路とし、残りの２つのフォトセンサ回路を第２のフォトセンサ回路として、第１のフォトセンサ回路と第２のフォトセンサ回路との任意の組み合わせにより電源配線を共有する対を構成してもよい。また、図７、および図８においても、図３と同様の空白領域ＶＡが設けられていてよい。
　図１、図７、および図８の場合にも、図１１の場合と同様の理屈により、センサスキャン回路６によって、４つという所定数のセンサ行に含まれる全ての光検出回路ｓｅｎＳ、暗電流検出回路ｓｅｎＤ、信号光検出回路ｓｅｎＯＮ、および、信号ノイズ光検出回路ｓｅｎＯＦＦの検出信号の出力が、異なるセンサ出力配線を介して一括して得られる。従って、ソースドライバ４などの光強度を検出する手段は、光検出回路ｓｅｎＳおよび信号光検出回路ｓｅｎＯＮの検出信号の出力を、同時に得られた暗電流検出回路ｓｅｎＤおよび信号ノイズ光検出回路ｓｅｎＯＦＦの検出信号の出力を用いて補償することができる。
　このように、本実施形態によれば、所定数のセンサ行からなる組において各センサ行を一括して駆動し、これらから一括してフォトセンサ回路の検出出力を取り出すことにより、各センサ行の間で時間差によるバラツキの少ない複数のデータが得られる。さらに、同時に取り出された互いに同じ構成の複数のフォトセンサ回路からの検出出力を平均化することによって、さらにバラツキの小さいデータが得られる。
　こうして得られた上記の複数のデータを互いに組み合わせることにより、光検出結果を暗電流検出結果で正確に補償することができるといったように、一方のデータを他方のデータで正確に更正することができる。
　以上により、光検出のための正確な補償を初めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができる。
　また、少なくとも２つの異なる上記センサ行どうしで同じ電源配線を共有するフォトセンサ回路が含まれているので、配線数を抑制することができ、表示領域を絵素およびセンサ回路に有効に割り当てることができるという効果を奏する。さらには、電源配線の共有によって、フォトセンサ回路内の出力アンプの配置位置を、電源配線を共有するフォトセンサ回路どうしで電源配線の近傍に局在化させることができるので、共有するフォトセンサ回路の複数の組どうしでの電源配線の配置干渉を避けることが容易になり、一括して読み出せるフォトセンサ回路を有するセンサ行の数を格段に増やすことが可能になる。図１０および図１１の回路配置では、このような電源配線の共有を行わないので、フォトセンサ回路内の出力アンプの配置位置が表示領域に均等に分散してしまい、一括して読み出せるフォトセンサ回路を有するセンサ行の数が２に留まっていた。これに対して、本実施形態では一括して読み出せるフォトセンサ回路を有するセンサ行の数が４となり、これまでの２倍に増加させることができる。本実施の原理を用いれば、上記センサ行の数をさらに増加させることも可能である。
　なお、フォトセンサ回路の構成は、前記例に限ることはなく、ＴＦＴのダイオード接続で構成されたフォトセンサＰＤを用いたり、複数個のフォトセンサＰＤを直列接続あるいは直並列接続したりしたものを用いたり、複数の蓄積容量Ｃｓｔをセンサ回路領域内に分散配置させたりするなど、任意でよい。また、出力アンプとしては１つの素子のみには限らず、複数の素子を組み合わせた増幅回路が一般に適用可能である。本実施形態ではソースフォロワの形態の出力アンプ（ＴＦＴ２１）を例に挙げたが、どのような出力形態でも構わない。また、保持素子としてスイッチ素子は一般に適用可能である。
　また、表示装置の種類としては液晶表示装置に限ることはなく、ＥＬ表示パネルなど他の表示装置でも本発明の適用が可能である。
　以上に述べたように、
　本発明の表示装置は、前記課題を解決するために、
　複数の絵素がマトリクス状に配置された表示領域を備え、
　上記表示領域に、照射光の強度に応じた検出信号を出力アンプから出力するフォトセンサ回路が設けられた複数のセンサ行と、上記検出信号が出力される出力配線と、上記出力アンプに電源を供給する電源配線とが配置されており、
　各上記フォトセンサ回路を駆動する行ドライバを備えており、
　各上記フォトセンサ回路は、上記行ドライバによって、上記検出信号が複数の所定数の上記センサ行ずつ一括して出力されるように駆動され、
　上記所定数の上記センサ行に、少なくとも２つの異なる上記センサ行どうしで同じ上記電源配線を共有する上記フォトセンサ回路が含まれており、
　上記所定数の上記センサ行における各上記フォトセンサ回路の上記検出信号は、互いに異なる上記出力配線を介して出力されることを特徴としている。
　上記の発明によれば、行ドライバによって、所定数のセンサ行に含まれる全てのフォトセンサ回路の検出信号の出力が、異なるセンサ出力配線を介して一括して得られる。従って、光強度を検出するときに、フォトセンサ回路の出力を、同時に得られた他のフォトセンサ回路の検出信号の出力を用いて補償することができる。
　このように、本発明によれば、所定数のセンサ行からなる組において各センサ行を一括して駆動し、これらから一括してフォトセンサ回路の検出出力を取り出すことにより、各センサ行の間で時間差によるバラツキの少ない複数のデータが得られる。さらに、同時に取り出された互いに同じ構成の複数のフォトセンサ回路からの検出出力を平均化することによって、さらにバラツキの小さいデータが得られる。
　こうして得られた上記の複数のデータを互いに組み合わせることにより、光検出結果を暗電流検出結果で正確に補償することができるといったように、一方のデータを他方のデータで正確に更正することができる。
　以上により、光検出のための正確な補償を初めとする、異種データを組み合わせた光検出結果の正確な更正を行うことができる、フォトセンサ回路を備えた表示装置を実現することができるという効果を奏する。
　また、少なくとも２つの異なる上記センサ行どうしで同じ電源配線を共有するフォトセンサ回路が含まれているので、配線数を抑制することができ、表示領域を絵素およびセンサ回路に有効に割り当てることができるという効果を奏する。さらには、電源配線の共有によって、フォトセンサ回路内の出力アンプの配置位置を、電源配線を共有するフォトセンサ回路どうしで電源配線の近傍に局在化させることができるので、共有するフォトセンサ回路の複数の組どうしでの電源配線の配置干渉を避けることが容易になり、一括して読み出せるフォトセンサ回路を有するセンサ行の数を格段に増やすことが可能になるという効果を奏する。
　本発明の表示装置は、前記課題を解決するために、
　上記出力配線および上記電源配線は、上記絵素にデータ信号を供給するデータ信号線であることを特徴としている。
　上記の発明によれば、出力配線および電源配線にデータ信号線を用いるので、配線数を抑制することができ、表示領域を絵素およびセンサ回路に有効に割り当てることができるという効果を奏する。
　本発明の表示装置は、前記課題を解決するために、
　少なくとも２つの異なる上記センサ行どうしで同じ上記電源配線を共有する上記フォトセンサ回路は、互いに異なる２つの上記センサ行に設けられた第１のフォトセンサ回路と第２のフォトセンサ回路との２つの上記フォトセンサ回路からなり、
　上記第１のフォトセンサ回路および上記第２のフォトセンサ回路のそれぞれが上記検出信号を出力する上記出力配線は、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とで共有される上記電源配線に対して、互いに反対側に隣接している上記データ信号線であり、
　上記第１のフォトセンサ回路の上記出力アンプは、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とで共有される上記電源配線と、上記第１のフォトセンサ回路が上記検出信号を出力する上記出力配線との間に配置されており、
　上記第２のフォトセンサ回路の上記出力アンプは、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とで共有される上記電源配線と、上記第２のフォトセンサ回路が上記検出信号を出力する上記出力配線との間に配置されていることを特徴としている。
　上記の発明によれば、電源配線を共有するに際して、第１のフォトセンサ回路と第２のフォトセンサ回路とにおいて、出力アンプの位置を電源配線に関して対称に入れ替えることで容易に接続を実現することができるという効果を奏する。
　本発明の表示装置は、前記課題を解決するために、
　上記所定数の上記センサ行に、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路との対が複数設けられており、
　複数の上記対に、互いに異なる上記センサ行に設けられた、互いに隣接する上記電源配線に対応する２つの上記対が含まれており、
　上記２つの上記対の一方に割り当てられている上記電源配線および２つの上記出力配線は、上記２つの上記対の他方が設けられている上記センサ行の上記出力アンプを間に挟まないデータ信号線であることを特徴としている。
　上記の発明によれば、所定数のセンサ行に第１のフォトセンサ回路と第２のフォトセンサ回路との対が複数設けられていても、複数の対の間で、出力アンプおよび電源配線の位置を互いに干渉することなく設けることができるので、検出結果を一括して読み出すことができるという効果を奏する。
　本発明の表示装置は、前記課題を解決するために、
　上記所定数の上記センサ行に設けられた複数の上記対は、装置に対する環境光の光検出回路と、上記フォトセンサの暗電流検出回路と、装置の内部信号光の検出回路と、上記内部信号光に対するノイズ光の検出回路とのうちのいずれか２つが上記第１のフォトセンサ回路となり、残りの２つが上記第２のフォトセンサ回路となる２つの上記対を含むことを特徴としている。
　上記の発明によれば、上記の４つのフォトセンサ回路から一括して検出結果が得られるので、装置に対する環境光の光検出回路およびフォトセンサの暗電流検出回路を用いて、温度依存性のある暗電流を環境光の光検出回路の検出結果に対して補償することにより、外光検出動作における温度補償を図る一方、装置の内部信号光の検出回路および内部信号光に対するノイズ光の検出回路を用いて内部信号光強度を検出することができるという効果を奏する。
　本発明の表示装置は、前記課題を解決するために、
　上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とは、上記検出信号が上記出力配線に出力されるまで、上記検出信号に対応する検出結果を保持する保持素子を備えていることを特徴としている。
　上記の発明によれば、所定数の上記センサ行に上記第１のフォトセンサ回路と上記第２のフォトセンサ回路との対が、複数存在していても、各対による検出を時系列で行って検出結果を保持しておき、検出信号を一括して出力配線に出力することにより読出しを行うことできるという効果を奏する。
　本発明の表示装置は、前記課題を解決するために、
　１フレーム期間に上記絵素に表示データを書き込まない期間が設けられており、
　上記絵素に表示データを書き込まない期間に上記電源配線が上記出力アンプの電源に接続されることを特徴としている。
　上記の発明によれば、絵素に表示データを書き込まない期間にはデータ信号線が書き込み動作に用いられないため、フォトセンサ回路の検出結果を読み出す期間に用いることができる他に、フォトセンサ回路のリセット動作やセンシング動作に関する処理を行う期間に用いることができる。検出結果を読み出す期間に対しては、データ信号線を介して出力アンプの電源電圧を供給することができ、また、フォトセンサ回路のセンシング動作開始時およびセンシング動作終了時と、フォトセンサ回路のセンシング結果の読出し時とに、上記電源配線を出力アンプの電源電圧として、データ信号線から表示画像に依存したノイズが混入するのを防ぐことができるという効果を奏する。
　本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　本発明は、フォトセンサを用いた指紋認証やタッチパネルを備える表示装置に好適に使用することができる。
　１　　　　　　液晶表示装置（表示装置）
　２ａ　　　　　表示／センサ領域（表示領域）
　６　　　　　　センサスキャン回路（行ドライバ）
　２０　　　　　保持ＴＦＴ（保持素子）
　２１　　　　　ＴＦＴ（出力アンプ）
　ＬＳｋ　　　　センサ行
　ＰＤ　　　　　フォトセンサ
　ｓｅｎＳ　　　光検出回路（フォトセンサ回路、第１のフォトセンサ回路）
　ｓｅｎＤ　　　暗電流検出回路（フォトセンサ回路、第１のフォトセンサ回路、第２のフォトセンサ回路）
　ｓｅｎＯＮ　　信号光検出回路（フォトセンサ回路、第１のフォトセンサ回路、第２のフォトセンサ回路）
　ｓｅｎＯＦＦ　信号ノイズ光検出回路（フォトセンサ回路、第２のフォトセンサ回路）
　ＰＩＸＲ、ＰＩＸＧ、ＰＩＸＢ　　　　絵素
　ＳＬ２、ＳＬ５、ＳＬ８、…　　　　　データ信号線（電源配線）
　ＳＬ１、ＳＬ３、ＳＬ４、ＳＬ６、…　　　　データ信号線（出力配線）

Claims (7)

  1. 　複数の絵素がマトリクス状に配置された表示領域を備え、
    　上記表示領域に、照射光の強度に応じた検出信号を出力アンプから出力するフォトセンサ回路が設けられた複数のセンサ行と、上記検出信号が出力される出力配線と、上記出力アンプに電源を供給する電源配線とが配置されており、
    　各上記フォトセンサ回路を駆動する行ドライバを備えており、
    　各上記フォトセンサ回路は、上記行ドライバによって、上記検出信号が複数の所定数の上記センサ行ずつ一括して出力されるように駆動され、
    　上記所定数の上記センサ行に、少なくとも２つの異なる上記センサ行どうしで同じ上記電源配線を共有する上記フォトセンサ回路が含まれており、
    　上記所定数の上記センサ行における各上記フォトセンサ回路の上記検出信号は、互いに異なる上記出力配線を介して出力されることを特徴とする表示装置。
  2. 　上記出力配線および上記電源配線は、上記絵素にデータ信号を供給するデータ信号線であることを特徴とする請求項１に記載の表示装置。
  3. 　少なくとも２つの異なる上記センサ行どうしで同じ上記電源配線を共有する上記フォトセンサ回路は、互いに異なる２つの上記センサ行に設けられた第１のフォトセンサ回路と第２のフォトセンサ回路との２つの上記フォトセンサ回路からなり、
    　上記第１のフォトセンサ回路および上記第２のフォトセンサ回路のそれぞれが上記検出信号を出力する上記出力配線は、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とで共有される上記電源配線に対して、互いに反対側に隣接している上記データ信号線であり、
    　上記第１のフォトセンサ回路の上記出力アンプは、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とで共有される上記電源配線と、上記第１のフォトセンサ回路が上記検出信号を出力する上記出力配線との間に配置されており、
    　上記第２のフォトセンサ回路の上記出力アンプは、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とで共有される上記電源配線と、上記第２のフォトセンサ回路が上記検出信号を出力する上記出力配線との間に配置されていることを特徴とする請求項２に記載の表示装置。
  4. 　上記所定数の上記センサ行に、上記第１のフォトセンサ回路と上記第２のフォトセンサ回路との対が複数設けられており、
    　複数の上記対に、互いに異なる上記センサ行に設けられた、互いに隣接する上記電源配線に対応する２つの上記対が含まれており、
    　上記２つの上記対の一方に割り当てられている上記電源配線および２つの上記出力配線は、上記２つの上記対の他方が設けられている上記センサ行の上記出力アンプを間に挟まないデータ信号線であることを特徴とする請求項３に記載の表示装置。
  5. 　上記所定数の上記センサ行に設けられた複数の上記対は、装置に対する環境光の光検出回路と、上記フォトセンサの暗電流検出回路と、装置の内部信号光の検出回路と、上記内部信号光に対するノイズ光の検出回路とのうちのいずれか２つが上記第１のフォトセンサ回路となり、残りの２つが上記第２のフォトセンサ回路となる２つの上記対を含むことを特徴とする請求項４に記載の表示装置。
  6. 　上記第１のフォトセンサ回路と上記第２のフォトセンサ回路とは、上記検出信号が上記出力配線に出力されるまで、上記検出信号に対応する検出結果を保持する保持素子を備えていることを特徴とする請求項４または５に記載の表示装置。 
  7. 　１フレーム期間に上記絵素に表示データを書き込まない期間が設けられており、
    　上記絵素に表示データを書き込まない期間に上記電源配線が上記出力アンプの電源に接続されることを特徴とする請求項２から６までのいずれか１項に記載の表示装置。
PCT/JP2010/070896 2010-02-26 2010-11-24 表示装置 WO2011104957A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/581,208 US20120313913A1 (en) 2010-02-26 2010-11-24 Display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010043097 2010-02-26
JP2010-043097 2010-02-26

Publications (1)

Publication Number Publication Date
WO2011104957A1 true WO2011104957A1 (ja) 2011-09-01

Family

ID=44506394

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/070896 WO2011104957A1 (ja) 2010-02-26 2010-11-24 表示装置

Country Status (2)

Country Link
US (1) US20120313913A1 (ja)
WO (1) WO2011104957A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247664A (zh) * 2012-02-04 2013-08-14 剑扬股份有限公司 有机电激发光元件的画素结构
CN104102901A (zh) * 2014-07-03 2014-10-15 宁波摩米创新工场电子科技有限公司 高精度指纹识别系统
CN106815573A (zh) * 2017-01-06 2017-06-09 武汉华星光电技术有限公司 显示屏及电子装置
CN109994063A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种光强检测单元及其控制方法、显示装置
TWI740589B (zh) * 2020-07-29 2021-09-21 友達光電股份有限公司 顯示裝置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446475B (zh) * 2010-10-14 2016-08-31 上海天马微电子有限公司 平板显示装置的像素电极电压检测电路
JP2012163651A (ja) * 2011-02-04 2012-08-30 Sony Corp 有機ｅｌ表示装置及び電子機器
JP6027903B2 (ja) * 2013-01-30 2016-11-16 シナプティクス・ジャパン合同会社 半導体装置
US10222911B2 (en) * 2013-04-12 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CN104155785B (zh) * 2014-08-07 2016-10-05 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
CN105869554B (zh) * 2016-06-17 2019-01-22 京东方科技集团股份有限公司 检测电路、结构特征的识别方法及显示基板
CN108288013B (zh) * 2017-01-09 2020-04-28 上海箩箕技术有限公司 成像传感器和成像模组
TWI658393B (zh) * 2017-12-19 2019-05-01 友達光電股份有限公司 光學觸控系統
CN108735154B (zh) * 2018-05-31 2020-03-10 京东方科技集团股份有限公司 光信号降噪模组、光信号降噪方法和显示面板
CN110580434B (zh) * 2018-06-11 2023-05-26 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板及显示装置
KR102512914B1 (ko) * 2018-12-28 2023-03-22 엘지디스플레이 주식회사 디스플레이 패널, 디스플레이 장치 및 구동회로
CN109740528B (zh) * 2018-12-30 2022-03-18 联想(北京)有限公司 图像处理方法、电子设备以及可读存储介质
TWI703314B (zh) 2019-06-12 2020-09-01 友達光電股份有限公司 光學感測電路及光學感測電路陣列，與應用其之判斷光線顏色的方法
CN112883763B (zh) * 2019-11-29 2023-11-24 北京小米移动软件有限公司 信号检测方法及电子设备
FR3105691A1 (fr) * 2019-12-20 2021-06-25 Isorg Procédé de commande d’un détecteur matriciel, et détecteur matriciel
US11302102B2 (en) * 2020-01-22 2022-04-12 Novatek Microelectronics Corp. Method for controlling display panel and control circuit using the same
US11436855B2 (en) * 2020-03-25 2022-09-06 Novatek Microelectronics Corp. Method for performing fingerprint sensing, electronic module capable of performing fingerprint sensing, and computing apparatus
CN113497160B (zh) * 2020-04-08 2024-04-23 和鑫光电股份有限公司 光感测装置及其应用的光感测面板及光感测显示面板
US11922844B2 (en) * 2020-04-27 2024-03-05 Novatek Microelectronics Corp. Integrated driving device and operation method thereof
TW202201210A (zh) 2020-06-26 2022-01-01 瑞典商指紋卡公司 具有共模補償的光學指紋感測系統
US11830904B2 (en) * 2020-07-08 2023-11-28 Hannstouch Solution Incorporated Light sensing device having offset gate electrode and light sensing panel and light sensing display panel using the same
TWI750991B (zh) * 2021-01-07 2021-12-21 友達光電股份有限公司 感測器
CN114187836B (zh) * 2021-12-12 2023-06-02 武汉华星光电技术有限公司 显示面板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084629A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 光センサ内蔵表示パネルおよびそれを用いた表示装置
WO2009148084A1 (ja) * 2008-06-03 2009-12-10 シャープ株式会社 表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6590553B1 (en) * 1999-07-23 2003-07-08 Nec Corporation Liquid crystal display device and method for driving the same
JP3959454B2 (ja) * 2001-10-22 2007-08-15 シャープ株式会社 入力装置および入出力装置
WO2003073159A1 (en) * 2002-02-20 2003-09-04 Planar Systems, Inc. Light sensitive display
JP5014971B2 (ja) * 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009084629A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 光センサ内蔵表示パネルおよびそれを用いた表示装置
WO2009148084A1 (ja) * 2008-06-03 2009-12-10 シャープ株式会社 表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247664A (zh) * 2012-02-04 2013-08-14 剑扬股份有限公司 有机电激发光元件的画素结构
CN104102901A (zh) * 2014-07-03 2014-10-15 宁波摩米创新工场电子科技有限公司 高精度指纹识别系统
CN106815573A (zh) * 2017-01-06 2017-06-09 武汉华星光电技术有限公司 显示屏及电子装置
CN106815573B (zh) * 2017-01-06 2019-11-19 武汉华星光电技术有限公司 显示屏及电子装置
CN109994063A (zh) * 2018-01-02 2019-07-09 京东方科技集团股份有限公司 一种光强检测单元及其控制方法、显示装置
US11132525B2 (en) 2018-01-02 2021-09-28 Boe Technology Group Co., Ltd. Light intensity detecting unit, display panel, and method for detecting light intensity
TWI740589B (zh) * 2020-07-29 2021-09-21 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
US20120313913A1 (en) 2012-12-13

Similar Documents

Publication Publication Date Title
WO2011104957A1 (ja) 表示装置
US10970510B2 (en) Sensor and sensor-equipped display device
KR100678554B1 (ko) 표시 장치
KR101251999B1 (ko) 액정 표시 장치 및 그 구동 방법
KR101122233B1 (ko) 감지 소자를 내장한 표시 장치
JP5043196B2 (ja) 表示装置
US20060220077A1 (en) Display device with built-in sensor
JP2006293374A (ja) 表示装置及びその駆動方法
KR20070078522A (ko) 표시 장치 및 액정 표시 장치
KR20060062164A (ko) 광센서를 내장하는 표시 장치
JP2006092551A (ja) 情報認識装置及び情報認識表示装置
US8525953B2 (en) Display device
KR20090127750A (ko) 터치 스크린 표시 장치
WO2010038513A1 (ja) 表示装置
US20070052874A1 (en) Display apparatus including sensor in pixel
TWI382382B (zh) 顯示裝置
US20210407453A1 (en) Fingerprint display device and integration integrated circuit and method for driving the same
TWI764448B (zh) 指紋顯示裝置及驅動其之整合積體電路及方法
JP2008102418A (ja) 表示装置
RU2449345C1 (ru) Дисплейное устройство
JP5116851B2 (ja) 表示装置
US20120001884A1 (en) Display panel
JP2009205707A (ja) シフトレジスタ回路および表示装置ならびに電子機器
JP6635719B2 (ja) 光センサ回路および光センサ回路を備えた表示装置
KR20050121380A (ko) 표시 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10846620

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13581208

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10846620

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP