KR102512914B1 - 디스플레이 패널, 디스플레이 장치 및 구동회로 - Google Patents

디스플레이 패널, 디스플레이 장치 및 구동회로 Download PDF

Info

Publication number
KR102512914B1
KR102512914B1 KR1020180173157A KR20180173157A KR102512914B1 KR 102512914 B1 KR102512914 B1 KR 102512914B1 KR 1020180173157 A KR1020180173157 A KR 1020180173157A KR 20180173157 A KR20180173157 A KR 20180173157A KR 102512914 B1 KR102512914 B1 KR 102512914B1
Authority
KR
South Korea
Prior art keywords
photo
electrode
driving
line
transistor
Prior art date
Application number
KR1020180173157A
Other languages
English (en)
Other versions
KR20200082509A (ko
Inventor
유덕근
김현곤
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180173157A priority Critical patent/KR102512914B1/ko
Priority to CN201911182441.7A priority patent/CN111381711B/zh
Priority to US16/709,824 priority patent/US10860135B2/en
Priority to EP19216508.2A priority patent/EP3674859B1/en
Publication of KR20200082509A publication Critical patent/KR20200082509A/ko
Application granted granted Critical
Publication of KR102512914B1 publication Critical patent/KR102512914B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04106—Multi-sensing digitiser, i.e. digitiser using at least two different sensing technologies simultaneously or alternatively, e.g. for detecting pen and finger, for saving power or for improving position detection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2354/00—Aspects of interface with display user
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시예들은 디스플레이 패널, 디스플레이 장치 및 구동회로에 관한 것으로서, 터치센서 구성과 포토센서 구성을 모두 포함함에도, 터치 센싱 및 포토 센싱을 위한 전극 및 배선 구조가 효율적으로 설계되어, 높은 개구율을 갖는 디스플레이 패널, 디스플레이 장치 및 구동회로에 관한 것이다.

Description

디스플레이 패널, 디스플레이 장치 및 구동회로{DISPLAY PANEL, DISPLAY DEVICE, AND DRIVING CIRCUIT}
본 발명의 실시예들에 따른 디스플레이 패널, 디스플레이 장치 및 구동회로에 관한 것이다.
요즈음, 디스플레이 장치는 영상이나 정보 등을 표시하는 디스플레이 기능 이외에, 사용자가 손가락이나 펜 등을 이용하여 손쉽게 정보 혹은 명령을 직관적이고 편리하게 입력할 수 있도록 해주는 터치 기반의 입력 기능을 제공할 수 있다. 이러한 디스플레이 장치는 터치 기반의 입력 기능을 제공하기 위해서, 사용자의 터치 유무를 파악하고 터치 좌표를 정확하게 센싱할 수 있어야 한다.
한편, 디스플레이 장치는, 매우 다양한 디자인으로 설계되고, 매우 다양한 환경에서 사용될 수 있다. 따라서, 디스플레이 장치는 저마다의 디자인과 환경에 적합한 다양한 입력 방식을 필요로 할 수 있다.
본 발명의 실시예들의 목적은, 터치 센싱 기능과 포토 센싱 기능을 갖는 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공하는 데 있다.
또한, 본 발명의 실시예들의 다른 목적은, 터치센서 구성과 포토센서 구성이 효율적으로 설계된 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 터치센서 구성과 포토센서 구성을 모두 포함함에도, 높은 개구율을 갖는 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 터치 센싱 및 포토 센싱을 위한 전극 및 배선 구조가 효율적으로 설계된 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공하는 데 있다.
또한, 본 발명의 실시예들의 또 다른 목적은, 사용자에게 다양한 종류의 광 기반 입력을 제공할 수 있는 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공하는 데 있다.
일 측면에서, 본 발명의 실시예들은, 매트릭스 타입으로 배열되는 다수의 서브픽셀과, 다수의 서브픽셀의 구동을 위한 다수의 데이터 라인 및 다수의 게이트 라인과, 포토 제어 신호가 인가되는 게이트 전극, 포토 구동 신호가 인가되는 제1 전극 및 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호를 제2 전극으로 출력하는 다수의 포토 트랜지스터와, 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 공급하기 위한 다수의 포토 구동 라인 및 다수의 포토 제어 라인을 포함하는 디스플레이 패널을 제공할 수 있다.
이러한 디스플레이 패널에는, 제1 서브픽셀 행, 제2 서브픽셀 행, 제3 서브픽셀 행 및 제4 서브픽셀 행 등이 순서대로 배열될 수 있다.
다수의 포토 트랜지스터는, 제1 서브픽셀 행과 제2 서브픽셀 행 사이에 배치되는 제1 포토 트랜지스터와 제2 포토 트랜지스터를 포함할 수 있다.
제1 서브픽셀 행과 제2 서브픽셀 행 사이에, 제1 포토 트랜지스터 및 제2 포토 트랜지스터 각각의 제1 전극으로 포토 구동 신호를 전달하기 위한 제1 포토 구동 라인과, 제1 포토 트랜지스터 및 제2 포토 트랜지스터 각각의 게이트 전극으로 포토 제어 신호를 전달하기 위한 제1 포토 제어 라인이 배치될 수 있다.
제1 포토 구동 라인과 제1 포토 제어 라인이 하나 이상의 교차지점에서 교차하고 중첩될 수 있다.
포토 트랜지스터의 제2 전극과 게이트 전극 사이에 포토 캐패시터가 연결될 수 있다.
제2 포토 트랜지스터는 제1 포토 트랜지스터의 반전된 전극 구조를 가질 수 있다.
제1 포토 트랜지스터의 제2 전극과 제2 포토 트랜지스터의 제2 전극 중 하나는 제1 서브픽셀 행과 인접하고, 다른 하나는 제2 서브픽셀 행과 인접할 수 있다.
제1 포토 트랜지스터의 게이트 전극과 제2 포토 트랜지스터의 게이트 전극 중 하나는 제1 서브픽셀 행과 인접하고, 다른 하나는 제2 서브픽셀 행과 인접할 수 있다.
제1 포토 구동 라인과 제1 포토 제어 라인의 교차지점은 제1 포토 트랜지스터와 제2 포토 트랜지스터 사이에 위치한다.
제1 포토 구동 라인과 제1 포토 제어 라인의 교차지점은 데이터 라인과 중첩될 수 있다.
또는, 제1 포토 구동 라인과 제1 포토 제어 라인의 교차지점은 제1 포토 트랜지스터와 제2 포토 트랜지스터 각각의 제2 전극과 전기적으로 연결되는 리드아웃 라인과, 데이터 라인 사이에 위치할 수 있다.
제2 서브픽셀 행과 제3 서브픽셀 행 사이에 제3 포토 트랜지스터 및 제4 포토 트랜지스터가 배치될 수 있다.
또는, 제2 서브픽셀 행과 제3 서브픽셀 행 사이에는, 포토 트랜지스터, 포토 구동 라인 및 포토 제어 라인이 미 배치될 수 있다.
제2 서브픽셀 행과 제3 서브픽셀 행 사이에 제3 포토 트랜지스터 및 제4 포토 트랜지스터가 배치되는 경우, 제2 서브픽셀 행과 제3 서브픽셀 행 사이에 제3 포토 트랜지스터 및 제4 포토 트랜지스터가 배치되는 경우, 제2 서브픽셀 행과 제3 서브픽셀 행 사이에, 제3 포토 트랜지스터 및 제4 포토 트랜지스터 각각의 제1 전극으로 포토 구동 신호를 전달하기 위한 제2 포토 구동 라인과, 제3 포토 트랜지스터 및 제4 포토 트랜지스터 각각의 게이트 전극으로 포토 제어 신호를 전달하기 위한 제2 포토 제어 라인이 배치될 수 있다.
제2 포토 구동 라인과 제2 포토 제어 라인이 하나 이상의 교차지점에서 교차하고 중첩될 수 있다.
제1 포토 구동 라인 및 제1 포토 제어 라인은, 제1 서브픽셀 행으로 스캔 신호를 전달하는 제1 게이트 라인과, 제2 서브픽셀 행으로 스캔 신호를 전달하는 제2 게이트 라인 사이에 배치될 수 있다.
디스플레이 패널은, 제1 서브픽셀 행은 제1 내지 제5 서브픽셀을 포함하고, 제1 서브픽셀과 제2 서브픽셀로 데이터 신호를 순차적으로 전달하기 위한 제1 데이터 라인과, 제3 서브픽셀과 제4 서브픽셀로 데이터 신호를 순차적으로 전달하기 위한 제2 데이터 라인과, 제1 서브픽셀, 제3 서브픽셀 및 제5 서브픽셀로 스캔 신호를 전달하기 위한 제1 게이트 라인과, 제2 서브픽셀과 제4 서브픽셀로 스캔 신호를 전달하기 위한 제2 게이트 라인을 포함할 수 있다.
디스플레이 패널은, 제1 포토 트랜지스터의 제2 전극 및 제2 포토 트랜지스터의 제2 전극이 공통으로 연결된 제1 공통 전극과, 제2 서브픽셀과 제3 서브픽셀 사이에 배치된 제1 리드아웃 라인과, 제4 서브픽셀과 제5 서브픽셀 사이에 배치된 제2 리드아웃 라인을 포함할 수 있다.
제1 리드아웃 라인과 제2 리드아웃 라인 중 하나는, 제1 포토 트랜지스터의 제2 전극 및 제2 포토 트랜지스터의 제2 전극이 공통으로 연결된 제1 공통 전극에 전기적으로 연결될 수 있다.
제1 리드아웃 라인과 제2 리드아웃 라인 중 다른 하나는 제1 포토 트랜지스터의 제2 전극 및 제2 포토 트랜지스터의 제2 전극과 미 연결되고, 디스플레이 패널 내에서 제1 공통 전극과 동일한 열에 배치되며 제1 공통 전극과 절연된 제2 공통 전극에 전기적으로 연결될 수 있다.
제1 리드아웃 라인과 제2 리드아웃 라인 각각은 동일한 열에서 인접하게 배치되는 제1 공통 전극과 제2 공통 전극과 모두 중첩될 수 있다.
제1 공통 전극과 중첩되는 둘 이상의 데이터 라인과, 제2 공통 전극과 중첩되는 둘 이상의 데이터 라인은 동일한 데이터 라인들이다. 제1 리드아웃 라인과 제2 리드아웃 라인 각각은 중첩되는 둘 이상의 데이터 라인과 동일한 방향으로 배치될 수 있다.
제1 공통 전극 및 제2 공통 전극 각각은, 서로 다른 물질로 구성되고 하나 이상의 지점에서 컨택되는 메인 전극과 보조 전극을 포함할 수 있다.
메인 전극은 서브픽셀 내 픽셀 전극과 동일한 물질이고, 보조 전극은 게이트 라인 및 제1 포토 제어 라인 중 하나 이상과 동일한 물질일 수 있다.
표시 영역인 액티브 영역과 비 표시 영역인 넌-액티브 영역을 포함하고, 넌-액티브 영역은 다수의 더미 서브픽셀이 배치되는 더미 픽셀 영역을 포함할 수 있다.
더미 픽셀 영역에는, 하나 이상의 더미 포토 트랜지스터가 배치되고, 제1 포토 구동 라인이 연결되는 메인 포토 구동 라인이 배치되고, 제1 포토 제어 라인이 연결되는 메인 포토 제어 라인이 배치될 수 있다.
메인 포토 구동 라인 및 메인 포토 제어 라인 중 적어도 하나는 다수의 더미 서브픽셀과 연결될 수 있다.
메인 포토 구동 라인 및 메인 포토 제어 라인은 데이터 라인과 동일한 물질을 포함할 수 있다.
제1 포토 구동 라인 및 제1 포토 제어 라인은 게이트 라인과 동일한 방향으로 배치될 수 있으며, 메인 포토 구동 라인 및 메인 포토 제어 라인은 게이트 라인과 교차하는 데이터 라인과 동일한 방향으로 배치될 수 있다.
서브픽셀은 픽셀 전극과 픽셀 전극으로 데이터 신호를 전달하기 위한 구동 트랜지스터를 포함할 수 있다.
디스플레이 패널의 상부 면이 시청 면, 터치 면 및 광 조사 면에 해당하는 경우, 구동 트랜지스터 및 포토 트랜지스터 각각의 게이트 전극은 동일한 층에 위치하고, 구동 트랜지스터 및 포토 트랜지스터 각각의 액티브 층은 동일한 층에 위치하고, 구동 트랜지스터 및 포토 트랜지스터 각각의 액티브 층은 구동 트랜지스터 및 포토 트랜지스터 각각의 게이트 전극의 상부에 위치할 수 있다.
한편, 디스플레이 패널의 하부 면이 시청 면, 터치 면 및 광 조사 면에 해당하는 경우, 구동 트랜지스터의 액티브 층은 구동 트랜지스터의 게이트 전극의 상부에 위치하고, 포토 트랜지스터의 액티브 층은 포토 트랜지스터의 게이트 전극의 하부에 위치하고, 포토 트랜지스터의 제1 전극과 제2 전극은 구동 트랜지스터의 게이트 전극과 동일한 층에 위치하고, 포토 트랜지스터의 게이트 전극은 구동 트랜지스터의 제1 전극과 제2 전극과 동일한 층에 위치하며, 포토 트랜지스터의 액티브 층은 구동 트랜지스터의 액티브 층과 다른 층에 위치할 수 있다.
다른 한편, 디스플레이 패널의 하부 면이 시청 면, 터치 면 및 광 조사 면에 해당하는 경우, 구동 트랜지스터의 액티브 층은 구동 트랜지스터의 게이트 전극의 상부에 위치하고, 구동 트랜지스터의 제1 전극과 제2 전극은 구동 트랜지스터의 액티브 층 상에 위치하고, 포토 트랜지스터의 액티브 층은 포토 트랜지스터의 게이트 전극의 하부에 위치하고, 포토 트랜지스터의 제1 전극과 제2 전극은 포토 트랜지스터의 액티브 층과 포토 트랜지스터의 게이트 전극 사이에 위치하며, 포토 트랜지스터의 게이트 전극은 구동 트랜지스터의 제1 전극과 제2 전극과 동일한 물질이고, 포토 트랜지스터의 제1 전극과 제2 전극은 구동 트랜지스터의 게이트 전극과 동일한 물질이고, 포토 트랜지스터의 액티브 층은 구동 트랜지스터의 액티브 층과 서로 다른 층에 위치하고, 구동 트랜지스터의 게이트 전극의 하부에는 반도체 물질 층이 배치되고, 반도체 물질 층은 포토 트랜지스터의 액티브 층과 동일한 물질일 수 있다.
디스플레이 구동 기간 동안, 포토 구동 라인 및 포토 제어 라인은 플로팅 상태이거나, 일정한 전압 레벨을 갖는 포토 구동 신호 및 포토 제어 신호가 인가될 수 있다.
디스플레이 구동 기간 이후 블랭크 기간 동안, 포토 구동 신호 및 포토 제어 신호 각각은 전압 레벨이 스윙 할 수 있다.
블랭크 기간 동안, 제1 포토 트랜지스터의 제2 전극 및 제2 포토 트랜지스터의 제2 전극이 공통으로 연결된 제1 공통 전극에는 전압 레벨이 스윙 하는 터치 구동 신호가 인가되고, 포토 구동 신호 및 포토 제어 신호는 터치 구동 신호와 주파수, 위상 및 진폭 중 적어도 하나가 대응될 수 있다.
블랭크 기간 동안, 포토 제어 신호는 포토 트랜지스터를 턴-오프 시키는 턴-오프 전압 범위 내에서 스윙 할 수 있다.
다른 측면에서, 본 발명의 실시예들은, 매트릭스 타입으로 배열되는 다수의 서브픽셀과, 다수의 서브픽셀의 구동을 위한 다수의 데이터 라인 및 다수의 게이트 라인과, 포토 제어 신호가 인가되는 게이트 전극, 포토 구동 신호가 인가되는 제1 전극 및 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호를 제2 전극으로 출력하는 다수의 포토 트랜지스터와, 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 공급하기 위한 다수의 포토 구동 라인 및 다수의 포토 제어 라인을 포함하는 디스플레이 패널을 제공할 수 있다.
디스플레이 패널에는 제1 서브픽셀 행, 제2 서브픽셀 행, 제3 서브픽셀 행 및 제4 서브픽셀 행이 순서대로 배열될 수 있다.
다수의 포토 트랜지스터는, 제1 서브픽셀 행과 제2 서브픽셀 행 사이에 배치되는 제1 포토 트랜지스터와 제2 포토 트랜지스터를 포함할 수 있다.
제1 서브픽셀 행과 제2 서브픽셀 행 사이에, 제1 포토 트랜지스터의 제1 전극 및 제2 포토 트랜지스터의 제1 전극이 각각 연결되는 제1 포토 구동 라인 및 제2 포토 구동 라인이 배치되고, 제1 포토 트랜지스터의 게이트 전극 및 제2 포토 트랜지스터의 게이트 전극이 공통으로 연결되는 공용화된 포토 제어 라인이 배치될 수 있다.
또는, 제1 서브픽셀 행과 제2 서브픽셀 행 사이에, 제1 포토 트랜지스터의 게이트 전극 및 제2 포토 트랜지스터의 게이트 전극이 각각 연결되는 제1 포토 제어 라인 및 제2 포토 제어 라인이 배치되고, 제1 포토 트랜지스터의 제1 전극 및 제2 포토 트랜지스터의 제1 전극이 공통으로 연결되는 공용화된 포토 구동 라인이 배치될 수 있다.
제2 서브픽셀 행과 제3 서브픽셀 행 사이에는, 포토 트랜지스터, 포토 구동 라인 및 포토 제어 라인이 미 배치될 수 있다.
포토 트랜지스터의 제2 전극과 게이트 전극 사이에 포토 캐패시터가 연결될 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 다수의 데이터 라인, 다수의 게이트 라인 및 다수의 서브픽셀이 배치되고, 다수의 공통 전극 및 다수의 포토 트랜지스터가 배치되고, 다수의 공통 전극과 전기적으로 연결된 다수의 리드아웃 라인이 배치되고, 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 전달하는 다수의 포토 구동 라인 및 다수의 포토 제어 라인이 배치되는 디스플레이 패널과, 다수의 공통 전극을 구동하기 위한 멀티 센싱 회로와, 다수의 포토 구동 라인 및 다수의 포토 제어 라인을 구동하기 위한 포토 구동 회로를 포함하는 디스플레이 장치를 제공할 수 있다.
다수의 포토 트랜지스터 각각은, 포토 제어 신호가 인가되는 게이트 전극과, 포토 구동 신호가 인가되는 제1 전극과, 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호가 제2 전극으로 출력될 수 있다.
다수의 공통 전극은 제1 공통 전극과 제2 공통 전극을 포함할 수 있다.
다수의 리드아웃 라인은, 제1 공통 전극과 멀티 센싱 회로를 전기적으로 연결해주는 제1 리드아웃 라인과, 제2 공통 전극과 멀티 센싱 회로를 전기적으로 연결해주는 제2 리드아웃 라인을 포함할 수 있다.
제1 공통 전극의 영역에는 둘 이상의 포토 트랜지스터가 배치되고, 둘 이상의 포토 트랜지스터 각각의 제2 전극은 제1 공통 전극과 전기적으로 연결될 수 있다.
디스플레이 구동 기간 동안, 포토 구동 회로는 포토 구동 라인 및 포토 제어 라인을 플로팅 시키거나, 일정한 전압 레벨을 갖는 포토 구동 신호 및 포토 제어 신호를 포토 구동 라인 및 포토 제어 라인으로 출력할 수 있다.
멀티 센싱 회로는 일정한 전압 레벨을 갖는 공통 전압을 다수의 리드아웃 라인을 통해 다수의 공통 전극으로 출력할 수 있다.
디스플레이 구동 기간 이후 블랭크 기간 동안, 포토 구동 회로는 전압 레벨이 스윙 되는 포토 구동 신호 및 포토 제어 신호를 포토 구동 라인 및 포토 제어 라인으로 출력할 수 있다.
멀티 센싱 회로는 전압 레벨이 스윙 되는 터치 구동 신호를 다수의 리드아웃 라인을 통해 다수의 공통 전극으로 출력할 수 있다.
블랭크 기간 동안, 포토 구동 신호 및 포토 제어 신호는, 터치 구동 신호와 주파수, 위상 및 진폭 중 적어도 하나가 대응될 수 있다.
블랭크 기간 동안, 포토 제어 신호는 포토 트랜지스터를 턴-오프 시키는 턴-오프 전압 범위 내에서 스윙 할 수 있다.
멀티 센싱 회로는 다수의 리드아웃 라인을 통해 검출된 신호를 토대로 센싱 데이터를 출력할 수 있다.
디스플레이 장치는, 센싱 데이터에 근거하여, 디스플레이 패널에서의 터치 유무 또는 터치 좌표를 센싱하거나, 디스플레이 패널에서의 광 조사 유무 또는 광 조사 좌표를 센싱하는 멀티 컨트롤러를 더 포함할 수 있다.
멀티 컨트롤러는, 광 조사 좌표와 함께, 광 조사 좌표의 검출 시점 및 검출 지속 시간을 토대로, 광 기반 입력의 종류를 구별하여 인식할 수 있다.
또 다른 측면에서, 본 발명의 실시예들은, 디스플레이 패널에 배치된 다수의 리드아웃 라인을 통해 디스플레이 패널에 배치된 다수의 공통 전극과 전기적으로 연결된 멀티 센싱 회로와, 다수의 디스플레이 패널에 배치된 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 전달하는 다수의 포토 구동 라인 및 다수의 포토 제어 라인을 구동하기 위한 포토 구동 회로를 포함하는 구동 회로를 제공할 수 있다.
다수의 포토 트랜지스터 각각은, 포토 제어 신호가 인가되는 게이트 전극과, 포토 구동 신호가 인가되는 제1 전극과, 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호가 제2 전극으로 출력될 수 있다.
멀티 센싱 회로는, 다수의 포토 트랜지스터 각각의 제2 전극에서 출력된 신호를 해당 리드아웃 라인을 통해 수신할 수 있다.
본 발명의 실시예들에 의하면, 터치 센싱 기능과 포토 센싱 기능을 갖는 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 터치센서 구성과 포토센서 구성이 효율적으로 설계된 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 터치센서 구성과 포토센서 구성을 모두 포함함에도, 높은 개구율을 갖는 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 터치 센싱 및 포토 센싱을 위한 전극 및 배선 구조가 효율적으로 설계된 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 사용자에게 다양한 종류의 광 기반 입력을 제공할 수 있는 디스플레이 패널, 디스플레이 장치 및 구동회로를 제공할 수 있다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 구성도이다.
도 2는 본 발명의 실시예들에 따른 디스플레이 패널의 기본 멀티 센서 구성을 나타낸 도면이다.
도 3 및 도 4는 본 발명의 실시예들에 따른 디스플레이 패널의 기본 구조를 나타낸 평면도들이다.
도 5는 본 발명의 실시예들에 따른 멀티 센싱 시스템을 나타낸 도면이다.
도 6은 본 발명의 실시예들에 따른 디스플레이 장치의 광 조사 유무에 따른 포토 트랜지스터의 출력 신호를 나타낸 그래프이다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 타이밍 다이어그램이다.
도 8 내지 도 13은 본 발명의 실시예들에 따른 디스플레이 패널의 멀티 센싱 배선들의 배치도들이다.
도 14는 본 발명의 실시예들에 따른 디스플레이 패널의 서브픽셀 회로를 나타낸 도면이다.
도 15는 본 발명의 실시예들에 따른 디스플레이 패널에서, 포토 구동 라인과 포토 제어 라인의 교차 구조를 나타낸 도면이다.
도 16 내지 도 18은 본 발명의 실시예들에 따른 디스플레이 패널에 배치된 포토 트랜지스터의 단면도들이다.
도 19 내지 도 21은 본 발명의 실시예들에 따른 디스플레이 패널에 배치된 공통 전극의 구조를 나타낸 도면들이다.
도 22 내지 도 25는 본 발명의 실시예들에 따른 디스플레이 장치가 제공하는 다양한 종류의 광 기반 입력 환경을 설명하기 위한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
또한, 본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함할 수 있다.
또한, 본 발명의 실시예들에서의 구성 요소들을 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석되어야 할 것이다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성 요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. 위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
또한, 본 발명의 실시예들에서의 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것일 뿐이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
또한, 본 발명의 실시예들에서의 특징들(구성들)이 부분적으로 또는 전체적으로 서로 결합 또는 조합 또는 분리 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예는 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서는, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 디스플레이 장치의 시스템 구성도이다. 도 2는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 기본 멀티 센서 구성을 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치는 기본적인 디스플레이 기능 이외에, 터치 센싱 기능 및 포토 센싱 기능 등을 포함하는 멀티 센싱 기능을 제공할 수 있다.
사용자가 손가락이나 펜 등을 통해 디스플레이 패널(DISP) 상의 어떠한 지점(P1(X,Y))을 접촉 방식 또는 비 접촉 방식으로 터치하는 경우, 디스플레이 장치는, 터치 센싱 기능을 통해, 해당 지점(P1(X,Y))의 터치를 센싱하고, 센싱결과에 따른 프로세스(예: 입력, 선택, 응용프로그램 실행 등)를 실행할 수 있다.
사용자가 빔 발생기(BG)를 이용하여 디스플레이 패널(DISP) 상의 어떠한 지점(P2(X,Y))에 광을 조사하는 경우, 디스플레이 장치는, 포토 센싱 기능을 통해, 해당 지점(P2(X,Y))에서의 광 조사를 센싱하고, 센싱결과에 따른 프로세스(예: 입력, 선택, 응용프로그램 실행 등)를 실행할 수 있다.
빔 발생기(BG)는, 일 예로, 레이저 포인터, 리모컨 등에 포함될 수 있다. 빔 발생기(BG)는 직진성이 강한 광을 출력할 수 있다. 예를 들어, 빔 발생기(BG)는 레이저 광을 출력할 수 있다. 여기서, 일 예로, 빔 발생기(BG)에서 출사되는 레이저 광 등은 다양한 파장을 가질 수 있고, 다양한 색상을 띌 수도 있다.
디스플레이 장치는 디스플레이 기능을 제공하기 위하여, 디스플레이 패널(DISP), 데이터 구동 회로(DDC), 게이트 구동 회로(GDC), 디스플레이 컨트롤러(DCTR) 등을 포함할 수 있다.
디스플레이 장치는, 터치 센싱 기능 및 포토 센싱 기능을 포함하는 멀티 센싱 기능을 제공하기 위하여, 디스플레이 패널(DISP), 포토 구동 회로(PDC), 멀티 센싱 회로(MSC), 멀티 컨트롤러(MCTR) 등을 포함할 수 있다.
도 1을 참조하면, 디스플레이 패널(DISP)은, 디스플레이 기능을 위하여, 다수의 데이터 라인(DL), 다수의 게이트 라인(GL) 및 다수의 서브픽셀(SP)이 배치될 수 있다.
다수의 데이터 라인(DL)과 다수의 게이트 라인(GL)은 서로 다른 방향으로 배치되어 서로 교차할 수 있다. 다수의 데이터 라인(DL)은 열 방향 또는 행 방향으로 배치될 수 있으며, 다수의 게이트 라인(GL)은 행 방향 또는 열 방향으로 배치될 수 있다. 아래에서는, 다수의 데이터 라인(DL)은 열 방향(세로 방향)으로 배치되고, 다수의 게이트 라인(GL)은 행 방향(가로 방향)으로 배치되는 것으로 가정한다.
다수의 서브픽셀(SP) 각각은 구동 트랜지스터 및 픽셀 전극을 포함할 수 있다. 구동 트랜지스터는 게이트 라인(GL)을 통해 게이트 전극에 인가된 스캔 신호(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 신호(Vdata)를 픽셀 전극에 인가해줄 수 있다.
디스플레이 패널(DISP)은, 멀티 센싱 기능을 위하여, 다수의 공통 전극(COM), 다수의 리드아웃 라인(ROL), 다수의 포토센서(PS), 다수의 포토 구동 라인(PDL) 및 다수의 포토 제어 라인(PCL) 등을 포함할 수 있다.
디스플레이 장치가 갖는 터치 센싱 구성은 터치센서의 역할을 하는 다수의 공통 전극(COM)을 포함할 수 있다. 터치 센싱 구성은, 다수의 공통 전극(COM)과 함께, 다수의 공통 전극(COM)과 전기적으로 연결된 리드아웃 라인(ROL)을 더 포함할 수 있다.
디스플레이 장치는 셀프-캐패시턴스(Self-capacitance)에 기반하여 터치를 센싱할 수도 있고, 뮤추얼-캐패시턴스(Mutual-capacitance)에 기반하여 터치를 센싱할 수도 있다. 아래에서는, 설명의 편의를 위하여, 셀프-캐패시턴스에 기반하여 터치를 센싱하는 것으로 가정한다.
한편, 예를 들어, 각 공통 전극(COM)은 개구부가 없는 판 형상의 전극이거나, 개구부들이 있는 메쉬 형태의 전극이거나, 하나 이상의 지점에서 꺾어진 형태의 전극 등일 수 있다.
디스플레이 장치가 갖는 포토 센싱 구성은 다수의 포토센서(PS)를 포함할 수 있다. 다수의 포토센서(PS) 각각은 포토 트랜지스터(PHT)을 포함할 수 있다. 경우에 따라서, 다수의 포토센서(PS) 각각은 포토 캐패시터(Cs)를 더 포함할 수 있다.
포토 센싱 구성은, 다수의 포토센서(PS)와 함께, 다수의 포토 트랜지스터(PHT)로 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)를 전달하는 다수의 포토 구동 라인(PDL) 및 다수의 포토 제어 라인(PCL)을 더 포함할 수도 있으며, 경우에 따라서, 공통 전극(COM)과 리드아웃 라인(ROL)을 더 포함할 수도 있다.
다수의 포토 트랜지스터(PHT) 각각은, 포토 제어 신호(Vsto)가 인가되는 게이트 전극(PG)과, 포토 구동 신호(Vdrv)가 인가되는 제1 전극(PE1)과, 신호 출력 노드인 제2 전극(PE2) 등을 포함할 수 있다.
포토 캐패시터(Cs)는 포토 트랜지스터(PHT)의 제2 전극(PE2)과 게이트 전극(PG) 사이에 전기적으로 연결될 수 있다. 이러한 포토 캐패시터(Cs)는 포토센서(PS)마다 존재할 수도 있고, 존재하지 않을 수도 있다.
포토 제어 신호(Vsto)는 포토 제어 라인(PCL)을 통해 포토 트랜지스터(PHT)의 게이트 전극(PG)에 인가될 수 있다. 포토 구동 신호(Vdrv)는 포토 구동 라인(PDL)을 통해 포토 트랜지스터(PHT)의 제1 전극(PE1)에 인가될 수 있다. 다수의 포토 트랜지스터(PHT) 각각은, 조사된 광에 반응하여 신호(Vs)를 제2 전극(PE2)으로 출력할 수 있다.
다수의 공통 전극(COM) 각각의 영역에는, 둘 이상의 포토 트랜지스터(PHT)가 배치될 수 있다.
다수의 공통 전극(COM) 각각의 영역에 배치된 둘 이상의 포토 트랜지스터(PHT) 각각의 제2 전극(PE2)은 해당 공통 전극(COM)과 전기적으로 연결될 수 있다.
따라서, 다수의 포토 트랜지스터(PHT) 각각이 조사된 광에 반응하여 제2 전극(PE2)으로 출력하는 신호(Vs)는 해당 공통 전극(COM)을 통해 해당 리드아웃 라인(ROL)으로 전달될 수 있다.
이러한 멀티 센싱 기능과 관련된 디스플레이 패널(DISP) 내 구성요소들을 터치 센싱 기능과 포토 센싱 기능 각각에 대하여 분류해보면, 다수의 포토 트랜지스터(PHT), 다수의 포토 구동 라인(PDL) 및 다수의 포토 제어 라인(PCL)은 포토 센싱 기능에만 관련된 구성요소들이고, 다수의 공통 전극(COM) 및 다수의 리드아웃 라인(ROL)은, 기본적으로는, 터치 센싱 기능과 관련된 구성요소들이지만, 포토 센싱 기능을 위한 필수적인 구성요소들이기도 한다.
디스플레이 기능 및 멀티 센싱 기능을 구동 회로들에 대하여 살펴본다.
먼저, 디스플레이 기능을 위한 디스플레이 구동 회로들은, 다수의 데이터 라인(DL)을 구동하는 데이터 구동 회로(DDC)와, 다수의 게이트 라인(GL)을 구동하는 게이트 구동 회로(GDC)와, 데이터 구동 회로(DDC) 및 게이트 구동 회로(GDC)의 동작을 제어하는 디스플레이 컨트롤러(DCTR) 등을 포함할 수 있으며, 다수의 공통 전극(COM)을 구동하는 멀티 센싱 회로(MSC)를 더 포함할 수도 있다.
디스플레이 컨트롤러(DCTR)는 데이터 구동 회로(DDC) 및 게이트 구동 회로(GDC)로 각종 제어신호(DCS, GCS)를 공급하여, 데이터 구동 회로(DDC) 및 게이트 구동 회로(GDC)를 제어한다.
디스플레이 컨트롤러(DCTR)는, 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 구동 회로(DDC)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 디지털 영상 데이터(DATA)를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.
게이트 구동 회로(GDC)는, 디스플레이 컨트롤러(DCTR)의 제어에 따라, 온(On) 전압 또는 오프(Off) 전압의 게이트 신호를 다수의 게이트 라인(GL)으로 순차적으로 공급한다.
데이터 구동 회로(DDC)는, 게이트 구동 회로(GDC)에 의해 특정 게이트 라인(GL)이 열리면, 디스플레이 컨트롤러(DCTR)로부터 수신한 영상 데이터 신호를 영상 아날로그 신호로 변환하여 이에 대응되는 데이터 신호(Vdata)를 다수의 데이터 라인(DL)으로 공급한다.
디스플레이 컨트롤러(DCTR)는 통상의 디스플레이 기술에서 이용되는 타이밍 컨트롤러(Timing Controller)이거나, 타이밍 컨트롤러(Timing Controller)를 포함하여 다른 제어 기능도 더 수행하는 제어장치일 수 있으며, 타이밍 컨트롤러와 다른 제어장치일 수도 있다.
디스플레이 컨트롤러(DCTR)는, 데이터 구동 회로(DDC)와 별도의 부품으로 구현될 수도 있고, 데이터 구동 회로(DDC)와 함께 집적회로로 구현될 수 있다.
데이터 구동 회로(DDC)는, 다수의 데이터 라인(DL)으로 데이터 신호(Vdata)을 공급함으로써, 다수의 데이터 라인(DL)을 구동한다. 여기서, 데이터 구동 회로(DDC)는 '소스 드라이버'라고도 한다.
이러한 데이터 구동 회로(DDC)는, 적어도 하나의 소스 드라이버 집적회로(SDIC: Source Driver Integrated Circuit)를 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는, 쉬프트 레지스터(Shift Register), 래치 회로(Latch Circuit), 디지털-아날로그 컨버터(DAC: Digital to Analog Converter), 출력 버퍼회로(Output Buffer Circuit) 등을 포함할 수 있다. 각 소스 드라이버 집적회로(SDIC)는, 경우에 따라서, 아날로그-디지털 컨버터(ADC: Analog to Digital Converter)를 더 포함할 수 있다.
각 소스 드라이버 집적회로(SDIC)는, TAB (Tape Automated Bonding) 방식, COG (Chip On Glass) 방식, 또는 COF (Chip On Film) 방식 등으로 디스플레이 패널(DISP)에 연결될 수 있다.
게이트 구동 회로(GDC)는, 다수의 게이트 라인(GL)으로 스캔 신호(SCAN)를 순차적으로 공급함으로써, 다수의 게이트 라인(GL)을 순차적으로 구동한다. 여기서, 게이트 구동 회로(GDC)는 '스캔 드라이버'라고도 한다.
여기서, 스캔 신호(SCAN)는 해당 게이트 라인(GL)을 닫히게 하는 오프-레벨 게이트 전압과 해당 게이트 라인(GL)을 열리게 하는 온-레벨 게이트 전압을 구성된다.
게이트 구동 회로(GDC)는, 적어도 하나의 게이트 드라이버 집적회로(GDIC: Gate Driver Integrated Circuit)를 포함할 수 있다. 각 게이트 드라이버 집적회로(GDIC)는 쉬프트 레지스터(Shift Register), 레벨 쉬프터(Level Shifter) 등을 포함할 수 있다.
각 게이트 드라이버 집적회로(GDIC)는, COG (Chip On Glass) 방식, 또는 COF (Chip On Film) 방식 등으로 디스플레이 패널(DISP)에 연결될 수 있으며, GIP (Gate In Panel) 타입으로 구현되어 디스플레이 패널(DISP)에 내장될 수도 있다.
데이터 구동 회로(DDC)는, 도 1에서와 같이, 디스플레이 패널(DISP)의 일 측(예: 상측 또는 하측 등)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(DISP)의 양측(예: 상측과 하측 등)에 모두 위치할 수도 있다.
게이트 구동 회로(GDC)는, 도 1에서와 같이, 디스플레이 패널(DISP)의 일 측(예: 좌측 또는 우측 등)에만 위치할 수도 있고, 경우에 따라서는, 구동 방식, 패널 설계 방식 등에 따라 디스플레이 패널(DISP)의 양측(예: 좌측과 우측 등)에 모두 위치할 수도 있다.
본 발명의 실시예들에 따른 디스플레이 장치는 액정 디스플레이 장치, 유기 발광 디스플레이 장치, 또는 퀀텀 닷 디스플레이 장치 등의 다양한 타입의 표시장치일 수 있다. 본 발명의 실시예들에 따른 디스플레이 패널(DISP)도 액정 디스플레이 패널, 유기 발광 디스플레이 패널, 또는 퀀텀 닷 디스플레이 패널 등의 다양한 타입의 표시 패널일 수 있다.
디스플레이 패널(DISP)에 배치된 각 서브픽셀(SP)은 하나 이상의 회로소자(예: 트랜지스터, 캐패시터 등)를 포함하여 구성될 수 있다.
예를 들어, 디스플레이 패널(DISP)이 액정 디스플레이 패널인 경우, 각 서브픽셀(SP)에는 픽셀 전극이 배치되고, 픽셀 전극과 데이터 라인(DL) 사이에 구동 트랜지스터가 전기적으로 연결될 수 있다. 구동 트랜지스터는 게이트 라인(GL)을 통해 게이트 전극에 공급되는 스캔 신호(SCAN)에 의해 턴-온 될 수 있으며, 턴-온 시, 데이터 라인(DL)을 통해 소스 전극(또는 드레인 전극)에 공급된 데이터 신호(Vdata)를 드레인 전극(또는 소스 전극)으로 출력하여, 드레인 전극(또는 소스 전극)에 전기적으로 연결된 픽셀 전극으로 데이터 신호(Vdata)를 인가해줄 수 있다. 데이터 신호(Vdata)가 인가된 픽셀 전극과 공통 전압(Vcom)이 인가된 공통 전극(COM) 사이에는 전계가 형성되고, 픽셀 전극과 공통 전극(COM) 사이에 캐패시턴스가 형성될 수 있다.
각 서브픽셀(SP)의 구조는 패널 타입, 제공 기능 및 설계 방식 등에 따라 다양하게 정해질 수 있다.
다음으로, 멀티 센싱 기능을 위한 멀티 구동 회로들은, 멀티 센싱 회로(MSC), 포토 구동 회로(PDC) 및 멀티 컨트롤러(MCTR) 등을 포함할 수 있다.
멀티 센싱 회로(MSC)는, 디스플레이 패널(DISP)에 배치된 다수의 리드아웃 라인(ROL)을 통해 디스플레이 패널(DISP)에 배치된 다수의 공통 전극(COM)과 전기적으로 연결될 수 있다.
포토 구동 회로(PDC)는, 다수의 디스플레이 패널(DISP)에 배치된 다수의 포토 트랜지스터(PHT)로 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)를 전달하는 다수의 포토 구동 라인(PDL) 및 다수의 포토 제어 라인(PCL)을 구동할 수 있다.
멀티 컨트롤러(MCTR)는 멀티 센싱 회로(MSC)로부터 센싱 데이터를 수신하여, 터치유무 및/또는 터치좌표를 검출하거나, 광 조사 유무 및/또는 광 조사 좌표(사용자가 광 조사를 통해 지정한 위치로서, 포토 좌표라고도 함)를 검출할 수 있다.
또한, 멀티 컨트롤러(MCTR)는, 멀티 센싱 회로(MSC) 및 포토 구동 회로(PDC) 각각의 구동 타이밍 등을 제어할 수도 있다.
멀티 센싱 회로(MSC)는, 다수의 공통 전극(COM)을 구동하고, 다수의 공통 전극(COM)을 센싱할 수 있다. 즉, 멀티 센싱 회로(MSC)는, 다수의 리드아웃 라인(ROL)을 통해 터치 구동 신호(TDS)를 다수의 공통 전극(COM)에 공급함으로써, 다수의 공통 전극(COM)을 구동할 수 있다.
포토 구동 회로(PDC)는 다수의 포토 구동 라인(PDL) 및 다수의 포토 제어 라인(PCL)을 구동할 수 있다. 즉, 포토 구동 회로(PDC)는 다수의 포토 제어 라인(PCL)으로 포토 제어 신호(Vsto)를 출력함으로써 다수의 포토 제어 라인(PCL)을 구동하고, 다수의 포토 구동 라인(PDL)으로 포토 구동 신호(Vdrv)를 출력함으로써 다수의 포토 구동 라인(PDL)을 구동할 수 있다.
이에 따라, 포토 제어 신호(Vsto)가 다수의 포토 제어 라인(PCL)을 통해 다수의 포토 트랜지스터(PHT)의 게이트 전극(PG)에 인가될 수 있다. 포토 구동 신호(Vdrv)가 다수의 포토 구동 라인(PDL)을 통해 다수의 포토 트랜지스터(PHT)의 제1 전극(PE1)에 인가될 수 있다.
또한, 멀티 센싱 회로(MSC)는, 다수의 리드아웃 라인(ROL)을 통해, 다수의 공통 전극(COM) 각각으로부터 신호(ROS)를 검출함으로써, 다수의 공통 전극(COM)을 센싱할 수 있다. 여기서, 리드아웃 라인(ROL)을 통해 공통 전극(COM)으로부터 검출되는 신호(ROS)는 해당 공통 전극(COM)의 전기적인 상태를 나타낸다.
멀티 센싱 회로(MSC)가 검출한 신호(ROS)는 사용자의 손가락 또는 펜 등의 터치에 따라 발생하는 신호일 수 있다. 이 신호는 터치유무 및/또는 터치좌표를 알아내는 필요한 신호일 수 있다.
또는, 멀티 센싱 회로(MSC)가 검출한 신호(ROS)는 디스플레이 패널(DISP)에 광이 조사된 경우, 광 조사 위치에 배치된 포토 트랜지스터(PHT)에서 출력되는 신호일 수 있다. 이 신호는 광 조사 유무 및/또는 광 조사 위치(광 조사를 통한 사용자 지정 위치)를 알아내는 필요한 신호일 수 있다.
멀티 센싱 회로(MSC)는 다수의 리드아웃 라인(ROL)을 통해 검출된 신호(ROS)를 토대로 센싱 데이터를 생성하여 멀티 컨트롤러(MCTR)로 출력할 수 있다.
멀티 컨트롤러(MCTR)는, 센싱 데이터에 근거하여, 디스플레이 패널(DISP)에서의 터치 유무 또는 터치 좌표를 센싱하거나, 디스플레이 패널(DISP)에서의 광 조사 유무 또는 광 조사 좌표(포토 좌표)를 센싱하여 센싱 결과 정보를 출력할 수 있다.
도 2를 참조하면, 기본 멀티 센서 구성을 설명하면, 공통 전극(COM) 등은 터치센서에 해당하고, 포토 트랜지스터(PHT) 및 포토 캐패시터(Cs)는 포토센서(PS)에 해당할 수 있다.
도 2를 참조하면, 다수의 공통 전극(COM)은 동일한 열에 배치되는 제1 공통 전극(COM1)과 제2 공통 전극(COM2) 등을 포함할 수 있다. 또한, 다수의 리드아웃 라인(ROL)은, 제1 공통 전극(COM1)과 멀티 센싱 회로(MSC)를 전기적으로 연결해주는 제1 리드아웃 라인(ROL1)과, 제2 공통 전극(COM2)과 멀티 센싱 회로(MSC)를 전기적으로 연결해주는 제2 리드아웃 라인(ROL2) 등을 포함할 수 있다.
제1 공통 전극(COM1)의 영역에는 둘 이상의 포토 트랜지스터(PHT)가 배치될 수 있다. 제1 공통 전극(COM1)의 영역에 배치된 둘 이상의 포토 트랜지스터(PHT) 각각의 제2 전극(PE2)은 제1 공통 전극(COM1)과 전기적으로 연결될 수 있다.
이와 마찬가지로, 제2 공통 전극(COM2)의 영역에는 둘 이상의 포토 트랜지스터(PHT)가 배치될 수 있다. 제2 공통 전극(COM2)의 영역에 배치된 둘 이상의 포토 트랜지스터(PHT) 각각의 제2 전극(PE2)은 제2 공통 전극(COM2)과 전기적으로 연결될 수 있다.
제1 리드아웃 라인(ROL1)은 제1 공통 전극(COM1)과 제2 공통 전극(COM2)과 모두 중첩될 수 있다. 하지만, 제1 리드아웃 라인(ROL1)은 컨택홀(CNT_COM_ROL)을 통해 제1 공통 전극(COM1)과만 전기적으로 연결되고, 제2 공통 전극(COM2)과는 절연될 수 있다.
제2 리드아웃 라인(ROL2)은 제1 공통 전극(COM1)과 제2 공통 전극(COM2)과 모두 중첩될 수 있다. 하지만, 제2 리드아웃 라인(ROL2)은 컨택홀(CNT_COM_ROL)을 통해 제2 공통 전극(COM2)과만 전기적으로 연결되고, 제1 공통 전극(COM1)과는 절연될 수 있다.
제1 공통 전극(COM1) 및 제2 공통 전극(COM2)은 동일한 열에 배치되므로, 제1 공통 전극(COM1)과 중첩되는 둘 이상의 데이터 라인(DL)과, 제2 공통 전극(COM2)과 중첩되는 둘 이상의 데이터 라인(DL)은 동일할 수 있다.
제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 각각은 둘 이상의 데이터 라인(DL)과 동일한 방향으로 배치될 수 있다.
도 3 및 도 4는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 기본 구조를 나타낸 평면도들이다.
도 3 및 도 4를 참조하면, 디스플레이 패널(DISP)은 표시 영역에 해당하는 액티브 영역(A/A)과, 액티브 영역(A/A)의 외곽 영역이고 비 표시 영역인 넌-액티브 영역(N/A)을 포함한다.
도 3 및 도 4는 디스플레이 패널(DISP)에서, 액티브 영역(A/A)의 일부와 넌-액티브 영역(N/A)의 일부가 있는 좌상측 영역에 대한 평면도들이다. 좌상측 영역은 데이터 구동 회로(DDC) 및 인쇄회로기판 등을 통해 각종 신호들(데이터 신호, 게이트 구동 관련 전압, 공통 전압, 포토 구동 신호, 포토 제어 신호 등)이 공급되는 영역이다.
도 3 및 도 4를 참조하면, 디스플레이 패널(DISP)에는, 다수의 데이터 라인(DL) 및 다수의 리드아웃 라인(ROL)이 열 방향(세로 방향)으로 배치되고, 다수의 게이트 라인(GL), 다수의 포토 구동 라인(PDL) 및 다수의 포토 제어 라인(PCL)이 행 방향(가로 방향)으로 배치될 수 있다.
도 3 및 도 4를 참조하면, 액티브 영역(A/A)에는 다수의 서브픽셀(SP)이 매트릭스 타입으로 배열된다. 다수의 서브픽셀(SP) 각각은 픽셀 전극(PXL)과 구동 트랜지스터(DRT)를 포함할 수 있다. 구동 트랜지스터(DRT)는 게이트 라인(GL)을 통해 게이트 전극에 인가된 스캔 신호(SCAN)에 의해 턴-온 되어, 데이터 라인(DL)에서 공급된 데이터 신호(Vdata)를 픽셀 전극(PXL)에 인가해줄 수 있다.
또한, 액티브 영역(A/A)에는, 다수의 포토 트랜지스터(PHT)가 배치될 수 있다.
포토 트랜지스터(PHT)는 1개의 서브픽셀(SP) 당 1개씩 할당될 수도 있고, 2개 이상의 서브픽셀(SP) 당 1개씩 할당될 수 있다.
이에 따르면, 포토 구동 라인(PDL)이 1개의 서브픽셀(SP) 당 1개씩 할당될 수도 있고, 2개 이상의 서브픽셀(SP) 당 1개씩 할당될 수 있다. 포토 제어 라인(PCL)이 1개의 서브픽셀(SP) 당 1개씩 할당될 수도 있고, 2개 이상의 서브픽셀(SP) 당 1개씩 할당될 수 있다.
예를 들어, 도 3 및 도 4에 도시된 바와 같이, 1개의 서브픽셀 행마다 포토 트랜지스터들(PHT)이 1행 이상으로 배열될 수 있다. 즉, 2개의 서브픽셀 행의 사이마다 포토 트랜지스터들(PHT)이 1행 이상으로 배열될 수 있다. 이 경우, 2개의 서브픽셀 행 사이마다 1개 이상의 포토 구동 라인(PDL)과 1개 이상의 포토 제어 라인(PCL)이 배치될 수 있다.
다른 예를 들어, 2개의 서브픽셀 행마다 포토 트랜지스터들(PHT)이 1행 또는 2행으로 배열될 수 있다. 가령, 제1 서브픽셀 행, 제2 서브픽셀 행, 제3 서브픽셀 행 및 제4 서브픽셀 행이 순서대로 있는 경우, 제1 서브픽셀 행과 제2 서브픽셀 행 사이에는 1행 이상의 포토 트랜지스터들(PHT)이 배열되고, 제2 서브픽셀 행과 제3 서브픽셀 행 사이에는 포토 트랜지스터들(PHT)이 배열되지 않고, 제3 서브픽셀 행과 제4 서브픽셀 행 사이에는 1행 이상의 포토 트랜지스터들(PHT)이 배열될 수 있다. 이 경우, 제1 서브픽셀 행과 제2 서브픽셀 행 사이에는 1개 이상의 포토 구동 라인(PDL)과 1개 이상의 포토 제어 라인(PCL)이 배치되고, 제2 서브픽셀 행과 제3 서브픽셀 행 사이에는 포토 구동 라인(PDL)과 포토 제어 라인(PCL)이 배치되지 않고, 제3 서브픽셀 행과 제4 서브픽셀 행 사이에는 1개 이상의 포토 구동 라인(PDL)과 1개 이상의 포토 제어 라인(PCL)이 배치될 수 있다.
도 3 및 도 4를 참조하면, 2개의 게이트 라인(GL) 사이에, 포토 트랜지스터들(PHT), 1개 이상의 포토 구동 라인(PDL) 및 1개 이상의 포토 제어 라인(PCL)이 배치될 수 있다.
한편, 도 3 및 도 4를 참조하면, 넌-액티브 영역(N/A)은 하나 이상의 더미 서브픽셀 행이 배치되는 더미 픽셀 영역(D/A)을 포함할 수 있다.
더미 픽셀 영역(D/A)은 액티브 영역(A/A)의 일 측 또는 양 측에만 있을 수도 있으며, 액티브 영역(A/A)의 모든 외곽에 존재할 수도 있다.
하나 이상의 더미 서브픽셀 행에 포함되는 다수의 더미 서브픽셀(DMY_SP) 각각은 더미 픽셀 전극(DMY_PXL)을 포함할 수 있다. 또한, 다수의 더미 서브픽셀(DMY_SP) 각각은 구동 트랜지스터(DRT)를 더 포함할 수 있다.
하나 이상의 더미 서브픽셀 행은 액티브 영역(A/A)에서의 서브픽셀 행과 동일하게 설계된다. 즉, 더미 게이트 라인(DMY_GL), 더미 픽셀 전극(DMY_PXL)이 배치되고, 경우에 따라서, 더미 데이터 라인(DMY_DL)이 배치될 수 있다.
여기서, 더미 데이터 라인(DMY_DL)은 데이터 라인(DL) 및/또는 공통 전극(COM)과 동일 물질로 구성될 수 있다. 더미 게이트 라인(DMY_GL)은 게이트 라인(GL) 등과 동일 물질로 구성될 수 있다.
다수의 더미 서브픽셀(DMY_SP) 각각에 배치된 구동 트랜지스터(DRT)에서, 게이트 전극은 더미 게이트 라인(DMY_GL)과 연결되고, 소스 전극(또는 드레인 전극)은 더미 데이터 라인(DMY_DL)과 연결되고, 드레인 전극(또는 소스 전극)은 더미 픽셀 전극(DMY_PXL)과 연결될 수 있다. 다수의 더미 서브픽셀(DMY_SP) 각각에 배치된 구동 트랜지스터(DRT)는 온-오프 동작을 할 수도 있고, 항상 오프 상태일 수도 있다. 더미 게이트 라인(DMY_GL)은 액티브 영역(A/A)에 인가되는 스캔 신호(SCAN)와 동일한 형태의 신호가 인가될 수도 있고, 플로팅 상태일 수도 있고, 항상 턴-오프 레벨 전압(예: 로우 레벨 전압)이 인가될 수도 있다.
액티브 영역(A/A)의 외곽에 더미 픽셀 영역(D/A)을 둠으로써, 빛 샘 유발 방지, 정전기 방지, 러빙(Rubbing) 얼룩 방지 등의 효과를 기대할 수 있다.
한편, 넌-액티브 영역(N/A) 내 더미 픽셀 영역(D/A)에도, 더미 포토 트랜지스터들(DMY_PHT)이 배치될 수 있으며, 더미 포토 구동 라인(DMY_PDL) 및 더미 포토 제어 라인(DMY_PCL)이 배치될 수 있다.
즉, 더미 픽셀 전극들(DMY_PXL) 또는 더미 게이트 라인(DMY_GL)과, 액티브 영역(A/A) 사이에, 더미 포토 트랜지스터들(DMY_PHT), 더미 포토 구동 라인(DMY_PDL) 및 더미 포토 제어 라인(DMY_PCL)이 배치될 수 있다.
한편, 도 3을 참조하면, 신호 공급 위치를 고려할 때, 디스플레이 패널(DISP)로 유입되는 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)가 행 방향(가로 방향)으로 배치된 다수의 포토 구동 라인(PDL)과 다수의 포토 제어 라인(PCL)으로 전달되기 위해서는, 디스플레이 패널(DISP)로 유입되는 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)를 행 방향(가로 방향)으로 배치된 다수의 포토 구동 라인(PDL)과 다수의 포토 제어 라인(PCL)으로 전달해주기 위한 열 방향(세로 방향)의 메인 포토 구동 라인(MPDL)과 메인 포토 제어 라인(MPCL)이 넌-액티브 영역(N/A)에 배치되어야 한다.
넌-액티브 영역(N/A)에 배치된 메인 포토 구동 라인(MPDL)은 다수의 컨택홀(CNT_DRV)을 통해 행 방향(가로 방향)으로 배치된 포토 구동 라인들(PDL)과 연결된다. 넌-액티브 영역(N/A)에 배치된 메인 포토 제어 라인(MPCL)은 다수의 컨택홀(CNT_STO)을 통해 행 방향(가로 방향)으로 배치된 포토 제어 라인들(PCL)과 연결된다.
도 3을 참조하면, 넌-액티브 영역(N/A) 내에서 더미 픽셀 전극들(DMY_PXL)을 포함하는 더미 서브픽셀들(DMY_SP)이 액티브 영역(A/A)과 가장 인접하게는 배치되므로, 메인 포토 구동 라인(MPDL)과 메인 포토 제어 라인(MPCL)은 더미 서브픽셀들(DMY_SP) 또는 더미 데이터 라인(DMY_DL) 등보다 더 외곽에 배치되어야 한다. 이로 인해, 넌-액티브 영역(N/A)의 폭이 커질 수밖에 없다. 즉, 더미 픽셀 영역(D/A)이 존재하는 경우, 액티브 영역(A/A)에 포토 센싱 구성이 배치되는 경우, 메인 포토 구동 라인(MPDL)과 메인 포토 제어 라인(MPCL)이 더미 픽셀 영역(D/A)의 외곽에 배치될 수밖에 없어서 베젤 사이즈가 증가할 수밖에 없다.
도 4를 참조하면, 넌-액티브 영역(N/A) 내 더미 픽셀 영역(D/A)이 존재하는 경우, 더미 서브픽셀들(DMY_SP) 각각의 구동 트랜지스터(DRT)의 소스 전극(또는 드레인 전극)에 연결된 더미 데이터 라인들(DMY_DL)을 메인 포토 구동 라인(MPDL)과 메인 포토 제어 라인(MPCL)으로 활용함으로써, 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)의 전달을 위한 열 방향 배선들을 넌-액티브 영역(N/A)에 추가로 배치할 필요가 없다. 따라서, 메인 포토 구동 라인(MPDL)과 메인 포토 제어 라인(MPCL)에 의한 베젤 사이즈의 증가를 방지할 수 있다.
이러한 경우, 메인 포토 구동 라인(MPDL) 및 메인 포토 제어 라인(MPCL) 중 적어도 하나는 다수의 더미 서브픽셀(DMY_SP)과 연결될 수 있다. 즉, 메인 포토 구동 라인(MPDL) 및 메인 포토 제어 라인(MPCL) 중 적어도 하나는 다수의 더미 서브픽셀(DMY_SP) 각각에 포함되는 구동 트랜지스터(DRT)의 소스 전극(또는 드레인 전극)과 연결될 수 있다.
또한, 이러한 경우, 메인 포토 구동 라인(MPDL) 및 메인 포토 제어 라인(MPCL)은 데이터 라인(DL)과 동일한 물질일 수 있다.
도 4를 참조하면, 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)은 게이트 라인(GL)과 동일한 방향으로 배치된다. 메인 포토 구동 라인(MPDL) 및 메인 포토 제어 라인(MPCL)은 게이트 라인(GL)과 교차하는 데이터 라인(DL)과 동일한 방향으로 배치될 수 있다.
한편, 도 3 및 도 4에서는, 설명의 편의를 위하여, 리드아웃 라인들(ROL)과 전기적으로 연결되는 공통 전극들(COM)은 생략되었다. 각 공통 전극(COM)의 영역의 크기는 2개의 서브픽셀(SP)이 차지하는 영역의 크기 이상일 수 있다. 공통 전극(COM)의 구조는 뒤에서 더욱 상세하게 설명한다.
한편, 본 발명의 실시예들에 따른 디스플레이 장치는, 데이터 구동 회로(DDC)의 채널 수를 줄일 수 있는 더블 레이트 구동(DRD: Double Rate Driving)을 수행하는 경우, 도 3 및 도 4에 도시된 바와 같이, 디스플레이 패널(DISP)은 서브픽셀 행의 상하에 게이트 라인(GL)이 1개씩 배치되고, 1개의 데이터 라인(DL)을 2개의 서브픽셀 열이 공유하는 구조를 갖는다.
한편, 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 다수의 서브픽셀(SP)은 적색 서브픽셀, 녹색 서브픽셀, 청색 서브픽셀 등으로 구성될 수 있다. 본 발명의 실시예들에서, 다수의 서브픽셀(SP) 각각에는 해당 색상을 구현하기 위해 필요한 적색 컬러필터(안료), 녹색 컬러필터(안료), 청색 컬러필터(안료) 등이 각각 배치될 수 있다. 이때, 적색 컬러필터(안료), 녹색 컬러필터(안료), 청색 컬러필터(안료)는 컬러필터 기판에 배치될 수 있으며, 박막 트랜지스터 어레이 기판에 배치될 수 있다.
이때, 각각의 적색 컬러필터(안료), 녹색 컬러필터(안료), 청색 컬러필터(안료)가 배치된 영역에 포토 트랜지스터(PHT)가 중첩되어 배치될 수 있다. 이하에서는, 빔 발생기(BG)에서 출사된 레이저 등의 광이 포토 트랜지스터(PHT)보다 각각의 컬러필터에 먼저 입사되는 경우에 대해 설명하고자 한다.
빔 발생기(BG)에서 출사되는 광이 특정 색상을 갖는 경우, 빔 발생기(BG)에서 출사된 광의 색상과 동일하거나 유사한 색상의 컬러필터와 중첩되어 배치되는 포토 트랜지스터(PHT)가 광에 주로 반응하여 포토 센싱에 활용된다.
예를 들면, 빔 발생기(BG)에서 출사된 광이 적색 파장대의 광인 경우, 빔 발생기(BG)에서 출사된 광은 각각의 적색 컬러필터(안료), 녹색 컬러필터(안료), 청색 컬러필터(안료)를 통과하여, 적색 컬러필터(안료), 녹색 컬러필터(안료), 청색 컬러필터(안료) 각각에 중첩되는 포토 트랜지스터(PHT)에 입사될 수 있다. 이때, 적색 컬러필터와 중첩되어 배치된 적색 포토 트랜지스터(PHT)가 광에 주로 반응하여 누설전류를 발생시킨다. 하지만, 녹색 컬러필터 및 청색 컬러필터와 중첩되어 배치된 포토 트랜지스터는 광 반응성이 떨어져서 상대적으로 적은 누설전류를 발생시킨다. 왜냐하면, 적색 파장대의 광은 상대적으로 녹색 컬러필터 및 청색 컬러필터를 잘 통과하지 못하기 때문이다. 따라서, 표시패널에 포인팅 되는 영역에 입사되는 광이 적색 파장대의 광인 경우, 적색 컬러필터와 중첩되어 배치된 하나 이상의 포토 트랜지스터(PHT)가 주로 광 반응하여 누설전류를 발생시키고, 포토 센싱과 이에 기초한 광 조사 위치를 파악하는데 이용될 수 있다.
도 5는 본 발명의 실시예들에 따른 멀티 센싱 시스템을 나타낸 도면이고, 도 6은 본 발명의 실시예들에 따른 디스플레이 장치의 광 조사 유무에 따른 포토 트랜지스터(PHT)의 출력신호(Vs)를 나타낸 그래프이다.
도 5를 참조하면, 본 발명의 실시예들에 따른 멀티 센싱 시스템은, 포토 트랜지스터(PHT) 등을 포함하는 포토센서(PS)와, 터치센서의 역할을 하는 공통 전극(COM)과, 포토센서(PS) 및 공통 전극(COM)을 센싱하는 멀티 센싱 회로(MSC) 등을 포함할 수 있다.
포토센서(PS)는 공통 전극(COM)에 연결되고, 공통 전극(COM)은 리드아웃 라인(ROL)을 통해 멀티 센싱 회로(MSC)와 연결된다. 따라서, 리드아웃 라인(ROL)은 멀티 센싱 회로(MSC)가 포토센서(PS) 및 공통 전극(COM)을 센싱하기 위한 공용화된 배선이다.
멀티 센싱 회로(MSC)는, 다수의 센싱유닛(SU)과, 하나 이상의 아날로그 디지털 컨버터(ADC)를 포함할 수 있다.
다수의 센싱유닛(SU) 각각은 전하 증폭기(CAMP)와, 전하 증폭기(CAMP)의 출력신호(Vout)를 적분하여 적분값을 출력하는 적분기(INTG)와, 적분기(INTG)의 적분값을 저장하는 샘플 앤 홀드 회로(SHA) 등을 포함할 수 있다.
전하 증폭기(CAMP)는, 입력 신호(Vin)로서 터치 구동 신호(TDS)가 입력되는 제1 입력단(IN1), 제1 멀티플렉서(MUX1)와 연결되는 제2 입력단(IN2)과, 출력신호(Vout)를 출력하는 출력단(OUT)을 갖는 연산증폭기(OP-AMP)와, 제2 입력단(IN2)과 출력단(OUT) 사이에 연결된 피드백 캐패시터(Cfb) 등을 포함할 수 있다. 제1 입력단(IN1)은 비반전 입력단이고, 제2 입력단(IN2)은 반전 입력단일 수 있다.
멀티 센싱 회로(MSC)는, 다수의 공통 전극(COM) 중 일부를 선택적으로 다수의 센싱유닛(SU)에 연결해주는 제1 멀티플렉서와, 다수의 센싱유닛(SU) 중 일부를 선택적으로 아날로그 디지털 컨버터(ADC)와 연결해주는 제2 멀티플렉서 등을 더 포함할 수 있다.
먼저, 터치 센싱에 대하여 설명한다. 멀티 센싱 회로(MSC)는, 터치 발생 시, 각 공통 전극(COM)의 핑거 캐패시턴스(Cf)의 변화를 센싱하여 터치유무 및/또는 터치좌표를 검출할 수 있다.
멀티 센싱 회로(MSC)는, 터치 전후, 핑거 캐패시턴스(Cf)에 의한 로드 증가량(Cf 증가량)을 터치센서(터치전극)의 역할을 하는 공통 전극(COM)에 인가되는 터치 구동 신호(TDS)와 전하 증폭기(CAMP)의 출력신호(Vout)의 전압차이(Vout-Vin)를 통해 센싱할 수 있다.
멀티 센싱 회로(MSC)는, 터치 센싱 시간 내 적분기(INTG)를 이용하여 누적된 전압 차이(Vout-Vin)를 아날로그 디지털 컨버터(ADC)를 이용하여 디지털 값에 해당한 센싱값으로 변환하여 센싱 데이터를 생성하여 출력한다. 멀티 컨트롤러(MCTR)는 센싱 데이터를 이용하여 터치를 센싱할 수 있다.
다음으로, 포토 센싱에 대하여 설명한다.
본 발명의 실시예들에 따른 포토 센싱은, 포토 트랜지스터(PHT)를 턴-오프 시켜 놓은 상태에서, 포토 트랜지스터(PHT)에 광이 조사된 경우, 포토 트랜지스터(PHT)의 광 반응에 의해 포토 트랜지스터(PHT)에서 누설전류(또는 오프 전류)가 발생하면, 누설전류의 발생 및 증가에 의해 포토 캐패시터(Cs)에 충전된 전하를 공통 전극(COM)에 인가되는 터치 구동 신호(TDS)와 전하 증폭기(CAMP)의 출력신호(Vout)의 전압차이(Vout-Vin)를 통해 센싱할 수 있다. 여기서, 포토 캐패시터(Cs)는 없을 수도 있다. 포토 캐패시터(Cs)가 없더라도, 포토 트랜지스터(PHT)의 제2 전극(PE2)이 갖는 캐패시턴스 성분에 의해 전하 충전이 될 수 있다.
포토 센싱을 위하여, 포토 트랜지스터(PHT)는 턴-오프 상태에 있어야 한다. 따라서, 포토 트랜지스터(PHT)의 게이트 전극(PG)에 인가되는 포토 제어 신호(Vsto)는, 포토 트랜지스터(PHT)를 턴-오프 시킬 수 있는 턴-오프 레벨 전압을 갖는다.
터치 센싱 및 포토 센싱 모두는 공통 전극(COM) 및 리드아웃 라인(ROL)이 공통으로 이용된다. 또한, 멀티 센싱 회로(MSC)가 리드아웃 라인(ROL)을 통해 공통 전극(COM)의 전기적인 상태(전하, 캐패시턴스)를 검출하여 터치 센싱 및 포토 센싱을 수행한다. 리드아웃 라인(ROL)은 터치 센싱 및 포토 센싱을 위한 공용화된 신호 배선이다.
포토 센싱 시, 포토 트랜지스터(PHT)의 출력신호(Vs)이 기준 전압(펄스형태)과 합산되어, 포토 센싱에 필요한 전압차이(Vout-Vin)가 발생한다. 여기서, 기준 전압은 터치 및 포토 트랜지스터(PHT)에 의한 변화가 없는 상태의 펄스 전압으로서, 터치 구동 신호(TDS)에 해당하는 입력신호(Vin) 및 전하 증폭기(CAMP)의 출력값(Vout)과 동일하다(전압 차이=0).
도 6은 예를 들어, 1개의 공통 전극(COM)에 약 70개 정도의 포토 트랜지스터(PHT)의 제2 전극(PE2)이 연결된 환경 하에서, 조사 광을 레이저(Laser)로 사용한 센싱 시뮬레이션 결과이다.
도 6을 참조하면, 레이저 센싱(Laser Sensing)의 경우, 레이저의 온-오프에 따라 전하 증폭기(CAMP)의 출력신호(Vout)의 중심 치가 아래로 이동한다.
레이저 조사에 의해 포토 트랜지스터(PHT)에서 누설전류(오프 전류, off current)가 발생하면, 전하가 센싱유닛(SU) 내 연산 증폭기(OP-AMP)의 제2 입력단(IN2)으로 유입되어 피드백 캐패시터(Cfb)에 의해 축적이 되면서, 전위가 상승한다. 그런데 제2 입력단(IN2)은 연산 증폭기(OP-AMP)의 관점에서 봤을 때 반전 입력단이 된다. 즉, 누설전류(오프전류)에 의해 전위가 상승하면, 도 6에 도시된 바와 같이, 결과적으로 출력신호(Vout)의 값 전체가 감소할 수 있다.
따라서, 도 6에 도시된 바와 같이, 광이 조사된 경우의 출력신호(Vout)는 광이 조사되지 않는 경우의 출력신호(Vout)보다 전압 레벨이 ΔVon/off만큼 낮아진다.
하지만, 광이 조사된 경우의 출력신호(Vout)는, 터치 센싱을 위한 핑거 캐패시턴스(Cf)처럼 연산 증폭기(OP-AMP)의 게인(gain)에 영향을 주지 않기 때문에, 출력신호(Vout)의 진폭은 그대로 유지한 채, 중심치만 아래로 이동한다.
따라서, 광이 조사된 경우의 출력신호(Vout)와 광이 조사되지 않는 경우의 출력신호(Vout)는 신호 파형(주파수, 위상, 진폭)이 동일하거나 유사하다. 광이 조사된 경우의 출력신호(Vout)와 광이 조사되지 않는 경우의 출력신호(Vout)는 터치구동신호(TDS)와 동일한 신호 파형을 갖는다.
한편, 도 5를 참조하면, 멀티 센싱을 위한 구동 기간 동안, 공통 전극(COM)에 터치 구동 신호(TDS)가 인가될 때, 공통 전극(COM)은 디스플레이 패널(DISP) 내 데이터 라인(DL), 게이트 라인(GL) 및 다른 공통 전극(Other COM) 등과 기생 캐패시턴스(Cdc, Cgc, Ccc)를 형성할 수 있다. 이러한 기생 캐패시턴스(Cdc, Cgc, Ccc)는 터치 감도를 떨어뜨리는 요인이 된다.
따라서, 본 발명의 실시예들에 따른 디스플레이 장치는, 공통 전극(COM)에 터치 구동 신호(TDS)가 인가될 때, 공통 전극(COM)과 디스플레이 패널(DISP) 내 다른 패턴들(DL, GL Other COM) 간의 기생 캐패시턴스(Cdc, Cgc, Ccc)의 형성을 방지해주는 로드 프리 구동(LFD: Load Free Driving)을 수행할 수 있다.
LFD 구동 시, 공통 전극(COM)에 인가되는 터치 구동 신호(TDS)와 동일하거나 유사한 LFD 신호를 디스플레이 패널(DISP) 내 다른 패턴들(DL, GL Other COM)에 인가해줄 수 있다. LFD 신호는 터치 구동 신호(TDS)의 주파수, 위상 및 진폭(ΔV) 등 중 하나 이상과 대응된다. 이에 따라, 공통 전극(COM)과 디스플레이 패널(DISP) 내 다른 패턴들(DL, GL Other COM) 간의 전위차가 없어져 기생 캐패시턴스(Cdc, Cgc, Ccc)가 방지될 수 있다.
도 7은 본 발명의 실시예들에 따른 디스플레이 장치의 구동 타이밍 다이어그램이다.
도 7을 참조하면, 본 발명의 실시예들에 따른 디스플레이 장치는 디스플레이와 멀티 센싱(터치 센싱, 포토 센싱)을 서로 다른 시간대에 진행할 수 있다.
예를 들어, 한 프레임 시간 내 액티브 시간 동안 디스플레이 구동을 진행하고, 블랭크(Blank) 시간 동안 멀티 센싱을 진행할 수 있다. 블랭크 시간 동안, 터치 센싱과 포토 센싱은 동시에 진행된다.
도 7을 참조하면, 디스플레이 구동 기간 동안, 데이터 라인(DL)에는 데이터 신호(Vdata)가 인가되고, 게이트 라인(GL)에는 스캔 신호(SCAN)가 인가되고, 모든 공통 전극(COM)에는 공통 전압(Vcom)이 인가될 수 있다.
또한, 디스플레이 구동 기간 동안, 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)은, 플로팅 상태이거나, 공통 전압(Vcom), 그라운드 전압, 또는 디스플레이 구동 관련 배선들이나 전극들에 영향을 끼치지 않는 전압이 인가될 수 있다.
다시 말해, 디스플레이 구동 기간 동안, 멀티 센싱 회로(MSC)는 일정한 전압 레벨을 갖는 공통 전압(Vcom)을 다수의 리드아웃 라인(ROL)을 통해 다수의 공통 전극(COM)으로 출력한다. 포토 구동 회로(PDC)는 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)을 플로팅 시키거나, 일정한 전압 레벨을 갖는 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)를 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)으로 출력한다. 여기서, 디스플레이 구동 기간 동안, 일정한 전압 레벨을 갖는 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)는, 일 예로, DC 전압 형태의 공통 전압(Vcom)과 동일할 수 있다.
도 7을 참조하면, 디스플레이 구동 기간 이후 블랭크 기간 동안, 터치 센싱을 위한 터치 구동과 포토 센싱을 위한 포토 구동이 동시에 진행된다.
블랭크 기간 동안, 멀티 센싱 회로(MSC)는 터치 센싱을 위하여 전압 레벨이 스윙 되는 터치 구동 신호(TDS)를 다수의 리드아웃 라인(ROL)을 통해 다수의 공통 전극(COM)으로 출력한다.
블랭크 기간 동안, 포토 구동 회로(PDC)는 포토 센싱을 위하여 전압 레벨이 스윙 되는 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)를 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)으로 출력한다.
블랭크 기간 동안, 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)는, 터치 구동 신호(TDS)와 주파수, 위상 및 진폭(ΔV) 중 적어도 하나가 대응될 수 있다.
이러한 신호 특성의 유사성으로 인해, 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)는 일종의 LFD 신호의 역할도 한다. 즉, 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)은 공통 전극(COM)과 불필요한 기생 캐패시턴스를 형성하지 않을 수 있다.
포토 센싱은, 포토 트랜지스터(PHT)가 턴-오프 된 상태에서, 광 조사에 따라 포토 트랜지스터(PHT)에서 발생되는 누설전류를 이용하기 때문에, 블랭크 기간 동안, 포토 제어 신호(Vsto)는 전압 레벨이 스윙 하더라도 최대로 높은 전압 레벨이 포토 트랜지스터(PHT)를 턴-온 시키는 수준까지 높아지면 안 된다.
따라서, 블랭크 기간 동안, 포토 제어 신호(Vsto)는 포토 트랜지스터(PHT)를 턴-오프 시키는 턴-오프 전압 범위 내에서 스윙 할 수 있다.
여기서, 전압 레벨이 가변 되는 터치 구동 신호(TDS), 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)는 AC 신호, 변조 신호 또는 펄스 신호 등이라고 할 수 있다.
한편, 블랭크 기간 동안, 데이터 라인(DL)에 대한 LFD를 위해, 데이터 라인(DL)에는 터치 구동 신호(TDS)와 주파수, 위상 및 진폭(ΔV) 등 중 적어도 하나가 대응되는 LFD 신호(D_LFDS)가 인가될 수 있다.
또한, 블랭크 기간 동안, 게이트 라인(GL)에 대한 LFD를 위해, 게이트 라인(GL)에는 터치 구동 신호(TDS)와 주파수, 위상 및 진폭(ΔV) 등 중 적어도 하나가 대응되는 LFD 신호(G_LFDS)가 인가될 수 있다.
또한, 블랭크 기간 동안, 공통 전극(COM)에 대한 LFD를 위해, 센싱 대상인 되는 공통 전극(COM)에 인가되는 터치 구동 신호(TDS)와 주파수, 위상 및 진폭(ΔV) 등 중 적어도 하나가 대응되는 LFD 신호(C_LFDS)가 비 센싱 대상인 공통 전극(Other COM)에 인가될 수 있다.
도 8 내지 도 13은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 멀티 센싱 배선들(PDL, PCL)의 배치도들이다. 도 14는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)의 서브픽셀 회로를 나타낸 도면이다. 도 15는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에서, 포토 구동 라인(PDL)과 포토 제어 라인(PCL)의 교차 구조를 나타낸 도면이다.
도 8 내지 도 13은 도 2의 제1 및 제2 공통 전극(COM1, COM2) 중 1개의 제1 공통 전극(COM1)이 배치된 영역을 더욱 구체적으로 나타낸 평면도들로서, 제1 공통 전극(COM1)이 배치된 영역에는, 일 예로, 제1 서브픽셀 행(SPR1), 제2 서브픽셀 행(SPR2), 제3 서브픽셀 행(SPR3) 및 제4 서브픽셀 행(SPR4)이 순서대로 배열되는 것으로 가정한다.
도 8 내지 도 13을 참조하면, 예를 들어, 4개의 서브픽셀 행(SPR1, SPR2, SPR3, SPR4) 각각은 5개의 서브픽셀들을 포함할 수 있다. 제1 서브픽셀 행(SPR1)은 SP11, SP12, SP13, SP14, SP15를 포함하고, 제2 서브픽셀 행(SPR1)은 SP21, SP22, SP23, SP24, SP25를 포함하고, 제3 서브픽셀 행(SPR1)은 SP31, SP32, SP33, SP34, SP35를 포함하고, 제4 서브픽셀 행(SPR1)은 SP41, SP42, SP43, SP44, SP45를 포함한다.
도 14를 참조하여, 제1 서브픽셀 행(SPR1)에 포함된 제3 서브픽셀(SP13)을 통해, 모든 서브픽셀 구조를 살펴본다. 제3 서브픽셀(SP13)은, 픽셀 전극(PXL) 및 구동 트랜지스터(DRT)를 포함할 수 있다.
구동 트랜지스터(DRT)는 제2 게이트 라인(GL1b)에서 공급되는 스캔 신호(SCAN)에 의해 온-오프가 제어되고, 제2 데이터 라인(DL2)과 픽셀 전극(PXL) 사이에 연결될 수 있다. 디스플레이 구동 기간 동안, 구동 트랜지스터(DRT)는 스캔 신호(SCAN)에 의해 턴-온 되면, 제2 데이터 라인(DL2)에서 공급된 데이터 신호(Vdata)를 픽셀 전극(PXL)에 전달해줄 수 있다.
데이터 신호(Vdata)가 인가된 픽셀 전극(PXL)과 공통 전압(Vcom)이 인가된 제1 공통 전극(COM1) 사이에는 스토리지 캐패시턴스(Cst)가 형성된다. 그리고, 액정층에 의해, 픽셀 전극(PXL)과 제1 공통 전극(COM1) 사이에는 액정 캐패시턴스(Clc)가 형성될 수 있다.
도 8 내지 도 13의 배선 구조들 모두에서, 1개의 제1 공통 전극(COM1)이 배치된 영역에, 데이터 라인들(DL1, DL2, DL3)이 열 방향으로 배치되고, 게이트 라인들(GL1a, GL1b, GL2a, GL2b, GL3a, GL3b, GL4a, GL4b, GL5a)이 행 방향으로 배치된다.
도 8 내지 도 13은 디스플레이 패널(DISP)이 DRD (Double Rate Driving) 배선 구조를 갖는 경우를 예로 든 것이다.
DRD 배선 구조를 갖는 경우, 2개의 서브픽셀 열은 1개의 데이터 라인(DL)을 공유한다. 1개의 서브픽셀 행에 2개의 게이트 라인이 대응된다. 즉, 1개의 서브픽셀 행으로 스캔신호를 전달하는 2개의 게이트 라인이 1개의 서브픽셀 행의 위와 아래에 배치될 수 있다.
아래에서는, 제1 내지 제5 서브픽셀(SP11, SP12, SP13, SP14, SP15) 등이 포함된 제1 서브픽셀 행(SPR1)을 참조하여, 디스플레이 패널(DISP)의 DRD 배선 구조를 간단히 설명한다.
도 8 내지 도 13을 참조하면, DRD 배선 구조를 갖는 디스플레이 패널(DISP)에는, 제1 서브픽셀(SP11)과 제2 서브픽셀(SP12)로 데이터 신호(Vdata)를 순차적으로 전달하기 위한 제1 데이터 라인(DL1)과, 제3 서브픽셀(SP13)과 제4 서브픽셀(SP14)로 데이터 신호(Vdata)를 순차적으로 전달하기 위한 제2 데이터 라인(DL2)과, 제5 서브픽셀(SP5)과 제6 서브픽셀(미도시)로 데이터 신호(Vdata)를 순차적으로 전달하기 위한 제3 데이터 라인(DL3)이 배치될 수 있다. 즉, DRD 배선 구조에 따르면, 2개의 서브픽셀 열은 1개의 데이터 라인을 공유한다.
도 8 내지 도 13을 참조하면, DRD 구조를 갖는 디스플레이 패널(DISP)에는, 제2 서브픽셀(SP12)과 제4 서브픽셀(SP14)로 스캔 신호(SCAN)를 전달하기 위한 제1 게이트 라인(GL1a)과, 제1 서브픽셀(SP11), 제3 서브픽셀(SP13) 및 제5 서브픽셀(SP15)로 스캔 신호(SCAN)를 전달하기 위한 제2 게이트 라인(GL1b)이 배치될 수 있다.
도 8 내지 도 13을 참조하면, 디스플레이 패널(DISP)에는, 멀티 센싱을 위한 신호 검출 경로(신호 센싱 경로)가 되는 리드아웃 라인들(ROL0, ROL1, ROL2)이 열 방향으로 배치될 수 있다. 리드아웃 라인들(ROL0, ROL1, ROL2)은 데이터 라인들(DL1, DL2, DL3)과 평행하게 배치될 수 있다.
도 8 내지 도 13을 참조하면, 1개의 제1 공통 전극(COM1)과 중첩되는 리드아웃 라인들(ROL0, ROL1, ROL2) 중에서 1개만이 컨택홀(CON_COM_ROL)을 통해 제1 공통 전극(COM1)과 전기적으로 연결된다.
도 8 내지 도 13의 예시에서는, 1개의 제1 공통 전극(COM1)의 영역을 지나가는 리드아웃 라인들(ROL0, ROL1, ROL2) 중에서 2번째의 제1 리드아웃 라인(ROL1)이 컨택홀(CON_COM_ROL)을 통해 제1 공통 전극(COM1)과 전기적으로 연결되고, 나머지 리드아웃 라인들(ROL0, ROL2)은 제1 공통 전극(COM1)과 중첩되어 지나가기만 하고, 제1 공통 전극(COM1)과 전기적으로 연결되지는 않는다.
도 8 내지 도 13을 참조하면, 디스플레이 패널(DISP)에는 다수의 포토 트랜지스터(PHT1, PHT2, ...)가 배치될 수 있다.
다수의 포토 트랜지스터(PHT1, PHT2, ...) 각각은 포토 제어 신호(Vsto)가 인가되는 게이트 전극(PG)과, 포토 구동 신호(Vdrv)가 인가되는 제1 전극(PE1)과, 제1 공통 전극(COM1)과 컨택 되는(연결되는) 제2 전극(PE2)을 포함할 수 있다.
제1 공통 전극(COM1)은, 제1 공통 전극(COM1)의 영역 내에 배치되는 모든 포토 트랜지스터(PHT1, PHT2, ...) 각각의 제2 전극(PE2)과 공통으로 연결된다.
제1 공통 전극(COM1)의 영역을 지나가는 리드아웃 라인들(ROL0, ROL1, ROL2) 중에서, 제1 리드아웃 라인(ROL1)은 제2 서브픽셀 열(SP12, SP22, SP32, SP42 등을 포함하는 서브픽셀 열)과 제3 서브픽셀 열(SP13, SP23, SP33, SP43 등을 포함하는 서브픽셀 열) 사이에 배치된다.
제2 리드아웃 라인(ROL2)은 제4 서브픽셀 열(SP14, SP24, SP34, SP44 등을 포함하는 서브픽셀 열)과 제5 서브픽셀 열(SP15, SP25, SP35, SP45 등을 포함하는 서브픽셀 열) 사이에 배치된다.
제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 중 하나(도 8 내지 도 13의 예시에서는, ROL1)는, 제1 공통 전극(COM1)의 영역 내에 배치되는 모든 포토 트랜지스터(PHT1, PHT2, ...) 각각의 제2 전극(PE2)이 공통으로 연결된 제1 공통 전극(COM1)에 전기적으로 연결될 수 있다.
제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 중 다른 하나(도 8 내지 도 13의 예시에서는, ROL2)는, 제1 공통 전극(COM1)의 영역 내에 배치되는 모든 포토 트랜지스터(PHT1, PHT2, ...) 각각의 제2 전극(PE2)과 연결되지 않고, 디스플레이 패널(DISP) 내에서 제1 공통 전극(COM1)과 동일한 열에 배치되며 제1 공통 전극(COM1)과 절연된 제2 공통 전극(COM2)에 전기적으로 연결될 수 있다.
즉, 제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 각각은 제1 공통 전극(COM1)과 제2 공통 전극(COM2)과 모두 중첩된다. 하지만, 제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 중 제1 리드아웃 라인(ROL1)만이 제1 공통 전극(COM1)과 연결되고 제2 리드아웃 라인(ROL2)은 제1 공통 전극(COM1)과 연결되지 않는다.
이와 마찬가지로, 제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 각각은 제1 공통 전극(COM1)과 제2 공통 전극(COM2)과 모두 중첩된다. 하지만, 제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 중 제2 리드아웃 라인(ROL2)만이 제2 공통 전극(COM2)과 연결되고 제1 리드아웃 라인(ROL1)은 제2 공통 전극(COM2)과 연결되지 않는다.
제1 공통 전극(COM1)이 중첩되는 둘 이상의 데이터 라인(DL1, DL2, DL3)과, 제2 공통 전극(COM1)이 중첩되는 둘 이상의 데이터 라인(DL1, DL2, DL3)은 동일한 데이터 라인들이다.
제1 리드아웃 라인(ROL1)과 제2 리드아웃 라인(ROL2) 각각은 중첩되는 둘 이상의 데이터 라인(DL1, DL2, DL3)과 동일한 방향(동일한 열 방향)으로 배치될 수 있다.
도 8 내지 도 13을 참조하면, 디스플레이 패널(DISP)에는 다수의 포토센서 행(PSR1, PSR2, ...)이 배치될 수 있다.
도 8 내지 도 13을 참조하면, 다수의 포토센서 행(PSR1, PSR2, ...) 각각에는, 포토 트랜지스터들(PHT)과, 포토 트랜지스터들(PHT)로 포토 구동 신호(Vdrv) 및 포토 제어 신호(Vsto)를 전달해주기 위한 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)을 포함할 수 있다.
도 8 내지 도 13을 참조하면, 다수의 서브픽셀 행(SPR1, SPR2, SPR3, SPR4, ...)이 배치되는 영역은 개구부 영역(OA)에 해당한다. 하지만, 다수의 포토센서 행(PSR1, PSR2, ...)이 배치되는 영역은 비 개구부 영역(NOA)에 해당한다.
디스플레이 패널(DISP)에서 다수의 포토센서 행(PSR1, PSR2, ...)이 많아질수록, 포토 센싱 성능은 향상될 수 있지만, 개구부 영역(OA)이 감소하여 투과율이 저하되고, 화상 품질이 저하될 수 있다.
따라서, 개구부 영역(OA)의 큰 증가 없이 포토 센싱 성능을 향상시킬 수 있는 포토센서 배치 구조가 필요하다. 아래에서는, 이러한 관점에서 배치 구조를 설명한다.
도 8 내지 도 13에 도시된 바와 같이, 다수의 포토센서 행(PSR1, PSR2, ...)의 개수 및 배치 위치 등은 달라질 수 있다. 즉, 포토 트랜지스터들(PHT1, PHT2, ..)의 개수 및 배치 위치 등이 달라질 수 있다. 포토 구동 라인들(PDL1, PDL2, ...) 및 포토 제어 라인들(PCL1, PCL2, ...)의 개수 및 배치 위치 등이 달라질 수 있다.
도 8의 제1 배치 구조와 도 9의 제2 배치 구조의 경우, 2개의 서브픽셀 행 사이마다 1개의 포토센서 행이 배치된다. 즉, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에 제1 포토센서 행(PSR1)이 배치되고, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에 제2 포토센서 행(PSR2)이 배치되고, 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에 제3 포토센서 행(PSR3)이 배치되고, 제4 서브픽셀 행(SPR4)과 제5 서브픽셀 행 사이에 제4 포토센서 행(PSR1)이 배치된다.
더욱 구체적으로, 도 8 및 도 9를 참조하면, 제1 및 제2 배치 구조에 따르면, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에, 제1 포토 트랜지스터들(PHT1)과, 포토 구동 신호(Vdrv)와 포토 제어 신호(Vsto)를 제1 포토 트랜지스터들(PHT1) 각각의 제1 전극(PE1)과 게이트 전극(PG)으로 전달하는 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)이 배치될 수 있다.
제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에, 제2 포토 트랜지스터들(PHT2)과, 포토 구동 신호(Vdrv)와 포토 제어 신호(Vsto)를 제2 포토 트랜지스터들(PHT2) 각각의 제1 전극(PE1)과 게이트 전극(PG)으로 전달하는 제2 포토 구동 라인(PDL2)과 제2 포토 제어 라인(PCL2)이 배치될 수 있다.
제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에, 제3 포토 트랜지스터들(PHT3)과, 포토 구동 신호(Vdrv)와 포토 제어 신호(Vsto)를 제3 포토 트랜지스터들(PHT3) 각각의 제1 전극(PE1)과 게이트 전극(PG)으로 전달하는 제3 포토 구동 라인(PDL3)과 제3 포토 제어 라인(PCL3)이 배치될 수 있다.
제4 서브픽셀 행(SPR4)과 제5 서브픽셀 행 사이에, 제4 포토 트랜지스터들(PHT4)과, 포토 구동 신호(Vdrv)와 포토 제어 신호(Vsto)를 제4 포토 트랜지스터들(PHT4) 각각의 제1 전극(PE1)과 게이트 전극(PG)으로 전달하는 제4 포토 구동 라인(PDL4)과 제4 포토 제어 라인(PCL4)이 배치될 수 있다.
도 8의 제1 배치 구조의 경우, 2개의 서브픽셀 당 1개의 포토 트랜지스터가 할당되어 있다. 하지만, 도 9의 제2 배치 구조의 경우, 1개의 서브픽셀 당 1개의 포토 트랜지스터가 할당되어 있다.
이에 따라, 도 8의 제1 배치 구조에 비해, 도 9의 제2 배치 구조는, 포토 트랜지스터(PHT)의 밀집도가 2배 가량 높다. 따라서, 도 8의 제1 배치 구조에 비해, 도 9의 제2 배치 구조는 더욱 높은 포토 센싱 성능을 얻을 수 있다.
도 8의 제1 배치 구조와 도 9의 제2 배치 구조는, 2개의 서브픽셀 행 사이마다 1개의 포토센서 행이 배치되기 때문에, 개구율 감소와, 이에 따른 투과율 저하로 화상 품질이 저하될 가능성이 있다.
도 10 내지 도 13 각각의 제3 내지 제6 배치 구조는, 개구율 감소를 최소화하여 투과율 특성을 개선할 수 있는 배치 구조들이다.
도 10의 제3 배치 구조와 도 11의 제4 배치 구조는, 2개의 서브픽셀 행(예: SPR1, SPR2) 사이에 2개의 포토센서 행(예: PSR1, PSR2)이 모여서 배치된다.
따라서, 도 10의 제3 배치 구조와 도 11의 제4 배치 구조에 따르면, 모든 2개의 서브픽셀 행 사이마다 포토센서 행이 배치되는 것이 아니라, 어떠한 2개의 서브픽셀 행(예: SPR2, SPR3) 사이에는 포토센서 행이 존재하지 않는다.
2개의 서브픽셀 행(예: SPR1, SPR2) 사이에 2개의 포토센서 행(예: PSR1, PSR2)이 모여서 배치될 때, 2개의 포토센서 행(예: PSR1, PSR2)은 2개의 포토 구동 라인(PSR1에 필요한 PDL과, PSR2에 필요한 PDL)과 2개의 포토 제어 라인(PSR1에 필요한 PCL과, PSR2에 필요한 PCL)이 필요하다.
하지만, 도 10의 제3 배치 구조와 도 11의 제4 배치 구조의 경우, 포토 센싱 관련 배선들(PDL, PCL)의 공용화를 통해, 개구율을 증가시킬 수 있다.
도 10의 제3 배치 구조는 포토 제어 라인(PCL)의 공용화 구조이고, 도 11의 제4 배치 구조는 포토 구동 라인(PDL)의 공용화 구조이다.
도 10을 참조하면, 제3 배치 구조에 따르면, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에, 제1 포토 트랜지스터들(PHT1)과 제2 포토 트랜지스터들(PHT2)이 배치된다. 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에, 제3 포토 트랜지스터들(PHT3)과 제4 포토 트랜지스터들(PHT4)이 배치될 수 있다.
하지만, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에는, 포토 트랜지스터(PHT), 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)이 전혀 배치되지 않는다.
이에 따라, 비 개구부 영역(NOA)이 줄어들게 되어, 개구율이 증가하고, 투과율이 높아질 수 있다.
도 10을 참조하면, 제3 배치 구조에 따르면, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2)사이에, 제1 포토 트랜지스터들(PHT1)의 제1 전극(PE1) 및 제2 포토 트랜지스터들(PHT2)의 제1 전극(PE1)이 각각 연결되는 제1 포토 구동 라인(PDL1) 및 제2 포토 구동 라인(PDL2)이 배치될 수 있다.
제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2)사이에, 제1 포토 트랜지스터들(PHT1)의 게이트 전극(PG) 및 제2 포토 트랜지스터들(PHT2)의 게이트 전극(PG)이 공통으로 연결되는 공용화된 포토 제어 라인(PCL1/2)이 배치될 수 있다.
이러한 공용화된 포토 제어 라인(PCL1/2)에 의해, 비 개구부 영역(NOA)이 더욱 줄어들게 되어, 개구율이 더욱 증가하고, 투과율이 더욱 높아질 수 있다.
이와 마찬가지로, 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4)사이에, 제3 포토 트랜지스터들(PHT3)의 제1 전극(PE1) 및 제4 포토 트랜지스터들(PHT4)의 제1 전극(PE1)이 각각 연결되는 제3 포토 구동 라인(PDL3) 및 제4 포토 구동 라인(PDL2)이 배치될 수 있다.
제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4)사이에, 제3 포토 트랜지스터들(PHT3)의 게이트 전극(PG) 및 제4 포토 트랜지스터들(PHT4)의 게이트 전극(PG)이 공통으로 연결되는 공용화된 포토 제어 라인(PCL3/4)이 배치될 수 있다.
이러한 공용화된 포토 제어 라인(PCL3/4)에 의해, 비 개구부 영역(NOA)이 더욱 줄어들게 되어, 개구율이 더욱 증가하고, 투과율이 더욱 높아질 수 있다.
도 11을 참조하면, 제4 배치 구조에 따르면, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에, 제1 포토 트랜지스터들(PHT1)과 제2 포토 트랜지스터들(PHT2)이 배치된다. 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에, 제3 포토 트랜지스터들(PHT3)과 제4 포토 트랜지스터들(PHT4)이 배치될 수 있다.
하지만, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에는, 포토 트랜지스터(PHT), 포토 구동 라인(PDL) 및 포토 제어 라인(PCL)이 전혀 배치되지 않는다.
이에 따라, 비 개구부 영역(NOA)이 줄어들게 되어, 개구율이 증가하고, 투과율이 높아질 수 있다.
도 11을 참조하면, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에, 제1 포토 트랜지스터(PHT1)의 게이트 전극(PG) 및 제2 포토 트랜지스터(PHT2)의 게이트 전극(PG)이 각각 연결되는 제1 포토 제어 라인(PCL1) 및 제2 포토 제어 라인(PCL2)이 배치될 수 있다.
제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에, 제1 포토 트랜지스터(PHT1)의 제1 전극(PE1) 및 제2 포토 트랜지스터(PHT2)의 제1 전극(PE1)이 공통으로 연결되는 공용화된 포토 구동 라인(PDL1/2)이 배치될 수 있다.
이러한 공용화된 포토 구동 라인(PDL1/2)에 의해, 비 개구부 영역(NOA)이 더욱 줄어들게 되어, 개구율이 더욱 증가하고, 투과율이 더욱 높아질 수 있다.
이와 마찬가지로, 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4)사이에, 제3 포토 트랜지스터(PHT3)의 게이트 전극(PG) 및 제4 포토 트랜지스터(PHT4)의 게이트 전극(PG)이 각각 연결되는 제3 포토 제어 라인(PCL3) 및 제4 포토 제어 라인(PCL4)이 배치될 수 있다.
제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4)사이에, 제3 포토 트랜지스터(PHT3)의 제1 전극(PE1) 및 제4 포토 트랜지스터(PHT4)의 제1 전극(PE1)이 공통으로 연결되는 공용화된 포토 구동 라인(PDL3/4)이 배치될 수 있다.
이러한 공용화된 포토 구동 라인(PDL3/4)에 의해, 비 개구부 영역(NOA)이 더욱 줄어들게 되어, 개구율이 더욱 증가하고, 투과율이 더욱 높아질 수 있다.
다음으로, 도 12의 제5 배치 구조 및 도 13의 제6 배치 구조를 설명한다.
도 12의 제5 배치 구조 및 도 13의 제6 배치 구조의 경우, 포토 트랜지스터(PHT)가 2개 단위로 반전이 되게 배치된다. 그리고, 포토 구동 라인(PDL)과 포토 제어 라인(PCL)이 하나 이상의 교차지점(PX)에서 교차한다.
도 12의 제5 배치 구조 및 도 13의 제6 배치 구조의 경우, 포토 트랜지스터(PHT)의 반전 배치로 인해, 설계 공간 확보가 용이하며, 포토 트랜지스터(PHT)를 더욱더 조밀하고 밀도 있게 배치할 수 있다. 따라서, 비 개구부 영역(NOA)을 감소시킬 수 있고, 투과율을 높여줄 수 있다.
도 12의 제5 배치 구조는, 1개의 서브픽셀 행마다 포토센서 행(PSR1, PSR2, PSR3, PSR4)이 1개씩 할당된다.
이러한 제5 배치 구조의 경우, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에 제1 포토센서 행(PSR1)이 배치되고, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에도 제2 포토센서 행(PSR2)이 배치된다. 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에 제3 포토센서 행(PSR3)이 배치되고, 제4 서브픽셀 행(SPR4)과 제5 서브픽셀 행 사이에도 제4 포토센서 행(PSR4)이 배치된다.
더욱 구체적으로, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에, 제1 포토 트랜지스터들(PHT1, PHT1R), 제1 포토 구동 라인(PDL1) 및 제1 포토 제어 라인(PCL1)이 배치되고, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에, 제2 포토 트랜지스터들(PHT2, PHT2R), 제2 포토 구동 라인(PDL2) 및 제2 포토 제어 라인(PCL2)이 배치된다. 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에, 제3 포토 트랜지스터들(PHT3, PHT3R), 제3 포토 구동 라인(PDL3) 및 제3 포토 제어 라인(PCL3)이 배치되고, 제4 서브픽셀 행(SPR4)과 제5 서브픽셀 행 사이에, 제4 포토 트랜지스터들(PHT4, PHT4R), 제4 포토 구동 라인(PDL4) 및 제4 포토 제어 라인(PCL4)이 배치된다.
도 13의 제6 배치 구조는, 2개의 서브픽셀 행마다 포토센서 행(PSR1, PSR2, PSR3, PSR4)이 1개씩 할당된다. 따라서, 도 12의 제5 배치 구조에 비해 개구율과 투과율을 높일 수 있다.
도 13의 제6 배치 구조의 경우, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에 제1 포토센서 행(PSR1)이 배치되고, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에도 포토센서 행이 배치되지 않는다. 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에 제2 포토센서 행(PSR2)이 배치되고, 제4 서브픽셀 행(SPR4)과 제5 서브픽셀 행 사이에도 포토센서 행이 배치되지 않는다.
더욱 구체적으로, 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이에, 제1 포토 트랜지스터들(PHT1, PHT1R), 제1 포토 구동 라인(PDL1) 및 제1 포토 제어 라인(PCL1)이 배치된다. 하지만, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에는, 포토 트랜지스터들(PHT), 포토 구동 라인(PDL2) 및 포토 제어 라인(PCL)이 배치되지 않는다. 제3 서브픽셀 행(SPR3)과 제4 서브픽셀 행(SPR4) 사이에, 제2 포토 트랜지스터들(PHT2, PHT2R), 제2 포토 구동 라인(PDL2) 및 제2 포토 제어 라인(PCL2)이 배치된다. 하지만, 제4 서브픽셀 행(SPR4)과 제5 서브픽셀 행 사이에는, 포토 트랜지스터들(PHT), 포토 구동 라인(PDL2) 및 포토 제어 라인(PCL)이 배치되지 않는다.
도 13의 제1 포토센서 행(PSR1)에 배치되는 제1 포토 트랜지스터들(PHT1)의 개수는 도 12의 제1 포토센서 행(PSR1)에 배치되는 제1 포토 트랜지스터들(PHT1)의 개수의 2배만큼 많다.
즉, 도 13의 제6 배치 구조는 도 12의 제5 배치 구조보다 포토센서 구성들의 밀집도를 더욱 높여주는 대신에, 제2 서브픽셀 행(SPR2)과 제3 서브픽셀 행(SPR3) 사이에는, 포토 트랜지스터들(PHT), 포토 구동 라인(PDL2) 및 포토 제어 라인(PCL)이 배치되지 않도록 하여, 개구율과 투과율을 높여준다.
도 12의 제5 배치 구조 및 도 13의 제6 배치 구조에 따르면, 제1 포토센서 행(PSR1)에 배치되는 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)은 하나 이상의 교차지점에서 교차하고 중첩된다.
도 12의 제5 배치 구조 및 도 13의 제6 배치 구조에 따르면, 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)은 중첩되지만 서로 다른 신호 전달 라인이므로, 서로 다른 물질 층에 배치될 수 있다.
도 12의 제5 배치 구조에 따르면, 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)의 교차지점은 제1 포토 트랜지스터(PHT1)와 반전된 제1 포토 트랜지스터(PHT1R) 사이에 위치한다. 또한, 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)의 교차지점은 데이터 라인(DL1, DL2, DL3)과 중첩될 수 있다.
도 13의 제6 배치 구조에 따르면, 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)의 교차지점은, 제1 포토 트랜지스터(PHT1)와 반전된 제1 포토 트랜지스터(PHT1R) 사이에 위치한다. 또한, 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)의 교차지점은, 제1 포토 트랜지스터(PHT1)와 반전된 제1 포토 트랜지스터(PHT1R) 각각의 제2 전극(PE2)과 전기적으로 연결되는 제1 리드아웃 라인(ROL1)과, 제1 데이터 라인(DL1) 사이에 위치할 수 있다.
도 12의 제5 배치 구조에서 포토 트랜지스터(PHT)의 반전 구조를 도 15를 참조하여 더욱 상세하게 설명한다. 도 15는 도 12에서 제1 서브픽셀 행(SPR1)과 제2 서브픽셀 행(SPR2) 사이의 X 영역을 확대한 것이다.
도 15를 참조하면, 제1 포토센서 행(PSR1)에 배치되는 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)은 다수의 교차지점(PX)에서 교차하고 중첩된다.
제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)은 중첩되지만 서로 다른 신호 전달 라인이므로, 서로 절연된 다른 물질 층에 배치될 수 있다.
제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)의 교차지점(PX)은, 제1 포토 트랜지스터(PHT1)와, 반전된 제1 포토 트랜지스터(PHT1R) 사이에 위치한다.
또한, 제1 포토 구동 라인(PDL1)과 제1 포토 제어 라인(PCL1)의 교차지점(PX)은 데이터 라인들(DL1, DL2, DL3)과 중첩될 수 있다.
도 15를 참조하면, 제1 포토 트랜지스터(PHT1)의 제2 전극(PE2)과, 반전된 제1 포토 트랜지스터(PHT1R)의 제2 전극(PE2) 중 하나는 제1 서브픽셀 행(SPR1)과 인접하고, 다른 하나는 제2 서브픽셀 행(SPR2)과 인접할 수 있다. 다시 말해, 반전된 제1 포토 트랜지스터(PHT1R)의 제2 전극(PE2)은, 제1 포토 트랜지스터(PHT1)의 제2 전극(PE2)보다, 제1 서브픽셀 행(SPR1)과 더 인접하게 위치한다.
도 15를 참조하면, 제1 포토 트랜지스터(PHT1)의 액티브 층(PACT)과, 반전된 제1 포토 트랜지스터(PHT1R)의 액티브 층(PACT) 중 하나는 제1 서브픽셀 행(SPR1)과 인접하고, 다른 하나는 제2 서브픽셀 행(SPR2)과 인접할 수 있다. 다시 말해, 반전된 제1 포토 트랜지스터(PHT1R)의 액티브 층(PACT)은, 제1 포토 트랜지스터(PHT1)의 액티브 층(PACT)보다, 제1 서브픽셀 행(SPR1)과 인접하게 위치할 수 있다.
도 15를 참조하면, 제1 포토 트랜지스터(PHT1)의 게이트 전극(PG)과, 반전된 제1 포토 트랜지스터(PHT1R)의 게이트 전극(PG) 중 하나는 제1 서브픽셀 행(SPR1)과 인접하고, 다른 하나는 제2 서브픽셀 행(SPR2)과 인접할 수 있다. 다시 말해, 반전된 제1 포토 트랜지스터(PHT1R)의 게이트 전극(PG)은, 제1 포토 트랜지스터(PHT1)의 게이트 전극(PG)보다, 제1 서브픽셀 행(SPR1)과 인접하게 위치할 수 있다.
도 15에서, 제1 포토 트랜지스터(PHT1)의 게이트 전극(PG)은, 제1 포토 제어 라인(PDL1)에서 제1 포토 트랜지스터(PHT1)의 액티브 층(PACT)의 아래에 위치하는 부분이다. 도 15에서, 제2 포토 트랜지스터(PHT2)의 게이트 전극(PG)은, 제2 포토 제어 라인(PDL2)에서 제2 포토 트랜지스터(PHT1R)의 액티브 층(PACT)의 아래에 위치하는 부분이다.
전술한 디스플레이 패널(DISP)이 각종 트랜지스터들(DRT, PHT)이 형성되는 하부 기판과, 하부 기판 상에 위치하는 상부 기판(예: 컬러필터 기판)을 포함할 수 있다.
디스플레이 패널(DISP)은, 상부 기판과 가까운 상부 면이 시청 면, 터치 면 및 광 조사 면일 수 있다. 이와 다르게, 디스플레이 패널(DISP)은, 하부 기판과 가까운 하부 면이 시청 면, 터치 면 및 광 조사 면일 수 있다.
아래에서는, 언급된 포토 트랜지스터(PHT)의 단면 구조를 설명한다.
도 16 내지 도 18은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 포토 트랜지스터(PHT)의 단면도들이다.
도 16을 참조하면, 구동 트랜지스터(DRT)의 액티브 층(DACT)은 구동 트랜지스터(DRT)의 게이트 전극(DG)의 상부에 위치하다.
도 16을 참조하면, 포토 트랜지스터(PHT)의 액티브 층(PACT)은 포토 트랜지스터(PHT)의 게이트 전극(PG)의 상부에 위치할 수 있다. 따라서, 포토 트랜지스터(PHT)의 액티브 층(PACT)이 상부 면에 조사되는 광에 반응하여 오프 전류를 발생시켜줄 수 있다.
도 16을 참조하면, 구동 트랜지스터(DRT)와 포토 트랜지스터(PHT)는 모두 바텀 게이트(Bottom Gate) 구조를 갖는다.
도 16을 참조하면, 구동 트랜지스터(DRT)의 게이트 전극(DG)과 포토 트랜지스터(PHT)의 게이트 전극(PG)은 동일한 층에 위치할 수 있다. 구동 트랜지스터(DRT)의 액티브 층(DACT)과 포토 트랜지스터(PHT)의 액티브 층(PACT)은 동일한 층에 위치할 수 있다.
도 16의 단면 구조를 갖는 디스플레이 패널(DISP)은, 디스플레이 패널(DISP)의 상부 면이 시청 면, 터치 면 및 광 조사 면일 수 있다.
도 17을 참조하면, 구동 트랜지스터(DRT)의 액티브 층(DACT)은 구동 트랜지스터(DRT)의 게이트 전극(DG)의 상부에 위치한다.
도 17을 참조하면, 포토 트랜지스터(PHT)의 액티브 층(PACT)은 포토 트랜지스터(PHT)의 게이트 전극(PG)의 하부에 위치할 수 있다. 따라서, 포토 트랜지스터(PHT)의 액티브 층(PACT)이 하부 면에 조사되는 광에 반응하여 오프 전류를 발생시켜줄 수 있다.
도 17을 참조하면, 구동 트랜지스터(DRT)는 바텀 게이트(Bottom Gate) 구조를 갖고, 포토 트랜지스터(PHT)는 탑 게이트(Top Gate) 구조를 갖는다.
도 17을 참조하면, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)은 구동 트랜지스터(DRT)의 게이트 전극(DG)과 동일한 층에 위치할 수 있다.
도 17을 참조하면, 포토 트랜지스터(PHT)의 게이트 전극(PG)은 구동 트랜지스터(DRT)의 제1 전극(DE1)과 제2 전극(DE2)과 동일한 층에 위치할 수 있다.
도 17을 참조하면, 포토 트랜지스터(PHT)의 액티브 층(PACT)은 구동 트랜지스터(DRT)의 액티브 층(DACT)과 다른 층에 위치할 수 있다.
도 17의 단면 구조를 갖는 디스플레이 패널(DISP)은, 디스플레이 패널(DISP)의 하부 면이 시청 면, 터치 면 및 광 조사 면일 수 있다.
도 18을 참조하면, 구동 트랜지스터(DRT)의 액티브 층(DACT)은 구동 트랜지스터(DRT)의 게이트 전극(DG)의 상부에 위치한다. 구동 트랜지스터(DRT)의 제1 전극(DE1)과 제2 전극(DE2)은 구동 트랜지스터(DRT)의 액티브 층(DACT) 상에 위치할 수 있다.
도 18을 참조하면, 포토 트랜지스터(PHT)의 액티브 층(PACT)은 포토 트랜지스터(PHT)의 게이트 전극(PG)의 하부에 위치하고, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)은 포토 트랜지스터(PHT)의 액티브 층(PACT)과 포토 트랜지스터(PHT)의 게이트 전극(PG) 사이에 위치할 수 있다. 포토 트랜지스터(PHT)의 액티브 층(PACT)이 제1 전극(PE1), 제2 전극(PE2) 및 게이트 전극(PG)보다 가장 아래에 배치되기 때문에, 하부 면에 조사된 광에 반응할 수 있다.
도 18을 참조하면, 포토 트랜지스터(PHT)의 게이트 전극(PG)은 구동 트랜지스터(DRT)의 제1 전극(DE1)과 제2 전극(DE2)과 동일한 물질일 수 있다. 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)은 구동 트랜지스터(DRT)의 게이트 전극(DG)과 동일한 물질일 수 있다. 포토 트랜지스터(PHT)의 액티브 층(PACT)은 구동 트랜지스터(DRT)의 액티브 층(DACT)과 서로 다른 층에 위치할 수 있다.
도 18을 참조하면, 구동 트랜지스터(DRT)의 게이트 전극(DG)의 하부에는 반도체 물질 층(SEMI)이 배치될 수 있다. 반도체 물질 층(SEMI)은 포토 트랜지스터(PHT)의 액티브 층(PACT)과 동일한 물질일 수 있다.
도 18의 단면 구조를 갖는 디스플레이 패널(DISP)은, 디스플레이 패널(DISP)의 하부 면이 시청 면, 터치 면 및 광 조사 면일 수 있다.
아래에서는, 도 16 및 도 18을 참조하여, 포토 트랜지스터(PHT)의 구조들을 더욱 상세하게 설명한다.
도 16은 본 발명의 실시예들에 따른 포토 트랜지스터(PHT)가 배치된 기판의 전면으로 영상이 표시되는 경우, 포토 트랜지스터(PHT)의 구조의 예시를 나타낸 도면이다. 즉, 포토 트랜지스터(PHT)가 배치된 기판의 배면으로 백라이트에서 출사된 광(B/L)이 조사되는 경우를 예시로 나타낸다.
도 16을 참조하면, 기판(SUB) 상에 구동 트랜지스터(DRT)의 게이트 전극(DG)과 포토 트랜지스터(PHT)의 게이트 전극(PG)이 배치된다. 그리고, 게이트 절연층(GI)이 배치된다.
게이트 절연층(GI) 상에 구동 트랜지스터(DRT)의 액티브층(DACT)과 포토 트랜지스터(PHT)의 액티브층(PACT)이 배치된다. 그리고, 구동 트랜지스터(DRT)의 제1 전극(DE1)과 제2 전극(DE2)이 배치되고, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)이 배치된다.
즉, 포토 트랜지스터(PHT)는 구동 트랜지스터(DRT)를 형성하는 공정과 동일한 공정에 의해 형성될 수 있다.
구동 트랜지스터(DRT)와 포토 트랜지스터(PHT) 상에 하나 이상의 절연층이 배치될 수 있으며, 일 예로, 제1 절연층(INS1), 제2 절연층(INS2) 및 제3 절연층(INS3)이 배치될 수 있다. 이러한 절연층의 배치 구조는 하나의 예시이므로, 이보다 적거나 많은 절연층이 배치될 수도 있다.
제3 절연층(INS3) 상에 픽셀 전극(PXL)과 공통 전극(COM)이 배치될 수 있다.
여기서, 픽셀 전극(PXL)은 절연층에 형성된 컨택홀을 통해 구동 트랜지스터(DRT)의 제2 전극(DE2)과 전기적으로 연결될 수 있다. 또한, 공통 전극(COM)은 절연층에 형성된 컨택홀을 통해 포토 트랜지스터(PHT)의 제2 전극(PE2)과 전기적으로 연결될 수 있다.
따라서, 구동 트랜지스터(DRT)는 데이터 라인(DL)을 통해 구동 트랜지스터(DRT)의 제1 전극(DE1)으로 인가되는 데이터 신호(Vdata)가 픽셀 전극(PXL)에 인가되도록 할 수 있다.
그리고, 포토 트랜지스터(PHT)는 포토 트랜지스터(PHT)의 게이트 전극(PG)에 포토 제어 신호(Vsto)가 인가되고 포토 트랜지스터(PHT)의 제1 전극(PE1)에 포토 구동 전압(Vdrv)이 인가된 상태에서, 포토 센싱에 따라 공통 전극(COM)과 전기적으로 연결된 리드아웃 라인(ROL)으로 출력신호(Vs)가 출력되도록 할 수 있다.
이와 같이, 디스플레이 장치가 포토 트랜지스터(PHT)가 배치된 기판의 전면으로 영상을 표시하는 경우, 구동 트랜지스터(DRT)를 형성하는 공정을 통해 포토 트랜지스터(PHT)를 용이하게 형성할 수 있다.
반면, 디스플레이 장치가 포토 트랜지스터(PHT)가 배치된 기판의 배면으로 영상을 표시하는 경우에는, 포토 트랜지스터(PHT)의 액티브층(PACT)이 외부 광에 노출되지 않을 수 있어 포토 센싱이 이루어지지 않을 수 있다.
본 발명의 실시예들은, 디스플레이 장치가 포토 트랜지스터(PHT)가 배치된 기판의 배면으로 영상을 표시하는 경우, 포토 센싱의 성능을 개선할 수 있는 포토 트랜지스터(PHT)의 구조를 제공한다.
도 17는 본 발명의 실시예들에 따른 포토 트랜지스터(PHT)가 배치된 기판의 배면으로 영상이 표시되는 경우, 포토 트랜지스터(PHT)의 구조의 예시를 나타낸 도면이다. 즉, 포토 트랜지스터(PHT)가 배치된 기판의 전면으로 백라이트에서 출사된 광(B/L)이 조사되는 경우를 예시로 나타낸다.
도 17를 참조하면, 기판(SUB) 상에 구동 트랜지스터(DRT)의 게이트 전극(DG)이 배치된다. 그리고, 기판(SUB) 상에 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)이 배치될 수 있다.
여기서, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)은 구동 트랜지스터(DRT)의 게이트 전극(DG)과 동일한 물질로 이루어질 수 있다. 즉, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)은 구동 트랜지스터(DRT)의 게이트 전극(DG)을 형성하는 공정에 의해 형성될 수 있다.
그리고, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2) 상에 포토 트랜지스터(PHT)의 액티브층(PACT)이 배치될 수 있다.
구동 트랜지스터(DRT)의 게이트 전극(DG)과 포토 트랜지스터(PHT)의 액티브층(PACT) 상에 게이트 절연층(GI)이 배치된다.
게이트 절연층(GI) 상에 구동 트랜지스터(DRT)의 액티브층(DACT)이 배치되고, 구동 트랜지스터(DRT)의 액티브층(DACT) 상에 구동 트랜지스터(DRT)의 제1 전극(DE1)과 제2 전극(DE2)이 배치된다. 또한, 게이트 절연층(GI) 상에 포토 트랜지스터(PHT)의 게이트 전극(PG)이 배치된다.
여기서, 포토 트랜지스터(PHT)의 게이트 전극(PG)은 구동 트랜지스터(DRT)의 제1 전극(DE1) 및 제2 전극(DE2)과 동일한 물질로 이루어질 수 있다. 즉, 포토 트랜지스터(PHT)의 게이트 전극(PG)은 구동 트랜지스터(DRT)의 제1 전극(DE1)과 제2 전극(DE2)을 형성하는 공정에 의해 형성될 수 있다.
구동 트랜지스터(DRT)의 제1 전극(DE1), 제2 전극(DE2)과 포토 트랜지스터(PHT)의 게이트 전극(PG) 상에 제1 절연층(INS1), 제2 절연층(INS2) 및 제3 절연층(INS3)이 배치될 수 있다.
그리고, 구동 트랜지스터(DRT)의 제2 전극(PE2)은 절연층에 형성된 컨택홀에 의해 픽셀 전극(PXL)과 전기적으로 연결될 수 있다.
또한, 포토 트랜지스터(PHT)의 제2 전극(PE2)은 절연층에 형성된 컨택홀에 의해 공통 전극(COM)과 전기적으로 연결될 수 있다. 여기서, 포토 트랜지스터(PHT)의 제2 전극(PE2)과 공통 전극(COM)의 연결을 위한 컨택홀은 게이트 절연층(GI)까지 형성될 수 있다.
이와 같이, 포토 트랜지스터(PHT)의 액티브층(PACT)이 포토 트랜지스터(PHT)의 게이트 전극(PG)의 하부에 배치되도록 함으로써, 영상이 표시되는 면으로 조사되는 광에 반응하여 포토 센싱이 이루어지도록 할 수 있다.
그리고, 백라이트에서 출사된 광(B/L)이 기판(SUB)의 전면으로 입사됨에 따라, 백라이트에서 출사된 광(B/L)에 의한 구동 트랜지스터(DRT)나 포토 트랜지스터(PHT)의 오프 전류 방지를 위한 구조가 추가될 수 있다.
일 예로, X 부분에 도시된 예시와 같이, 픽셀 전극(PXL)의 일부분이 구동 트랜지스터(DRT)의 액티브층(DACT)과 중첩되도록 배치될 수 있다. 또한, X' 부분에 도시된 예시와 같이, 공통 전극(COM)의 일부분이 포토 트랜지스터(PHT)의 액티브층(PACT)과 중첩되도록 배치될 수 있다.
즉, 백라이트에서 출사된 광(B/L)이 입사되는 방향에 위치한 픽셀 전극(PXL)이나 공통 전극(COM)의 일부분이 구동 트랜지스터(DRT)나 포토 트랜지스터(PHT)와 중첩되도록 함으로써, 백라이트에서 출사된 광(B/L)에 의한 구동 트랜지스터(DRT)나 포토 트랜지스터(PHT)의 오프 전류가 발생하는 것을 방지할 수 있다.
도 18은 본 발명의 실시예들에 따른 포토 트랜지스터(PHT)가 배치된 기판의 배면으로 영상이 표시되는 경우, 포토 트랜지스터(PHT)의 구조의 다른 예시를 나타낸 도면이다.
도 18을 참조하면, 기판(SUB)에 반도체 물질층(SEMI)과 포토 트랜지스터(PHT)의 액티브층(PACT)이 배치될 수 있다. 그리고, 반도체 물질층(SEMI) 상에 구동 트랜지스터(DRT)의 게이트 전극(PG)이 배치된다. 또한, 포토 트랜지스터(PHT)의 액티브층(PACT) 상에 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)이 배치될 수 있다.
여기서, 반도체 물질층(SEMI)은 포토 트랜지스터(PHT)의 액티브층(PACT)을 배치하는 과정에서 배치될 수 있다. 그리고, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)은 구동 트랜지스터(DRT)의 게이트 전극(DG)과 동일한 물질로 이루어질 수 있다.
구동 트랜지스터(DRT)의 게이트 전극(DG)과 포토 트랜지스터(PHT)의 제1 전극(PE1) 및 제2 전극(PE2) 상에 게이트 절연층(GI)이 배치될 수 있다.
그리고, 게이트 절연층(GI) 상에 구동 트랜지스터(DRT)의 액티브층(DACT)이 배치되고, 구동 트랜지스터(DRT)의 액티브층(DACT) 상에 구동 트랜지스터(DRT)의 제1 전극(DE1)과 제2 전극(DE2)이 배치될 수 있다.
또한, 게이트 절연층(GI) 상에 포토 트랜지스터(PHT)의 게이트 전극(PG)이 배치될 수 있다. 즉, 포토 트랜지스터(PHT)의 제1 전극(PE1)과 제2 전극(PE2)은, 포토 트랜지스터(PHT)의 액티브층(PACT)과 게이트 전극(PG) 사이에 배치될 수 있다.
여기서, 포토 트랜지스터(PHT)의 게이트 전극(PG)은 구동 트랜지스터(DRT)의 제1 전극(DE1) 및 제2 전극(DE2)과 동일한 물질로 이루어질 수 있다.
구동 트랜지스터(DRT)와 포토 트랜지스터(PHT) 상에 제1 절연층(INS1), 제2 절연층(INS2) 및 제3 절연층(INS3)이 배치될 수 있다. 그리고, 구동 트랜지스터(DRT)의 제2 전극(DE2)은 절연층에 형성된 컨택홀을 통해 픽셀 전극(PXL)과 전기적으로 연결되고, 포토 트랜지스터(PHT)의 제2 전극(PE2)은 절연층에 형성된 홀을 통해 공통 전극(COM)과 전기적으로 연결될 수 있다.
따라서, 포토 트랜지스터(PHT)의 액티브층(PACT)이 포토 트랜지스터(PHT)의 최하부에 배치되도록 함으로써, 포토 트랜지스터(PHT)의 액티브층(PACT)이 영상이 표시되는 면으로 조사되는 광에 쉽게 반응할 수 있도록 한다. 이에 따라, 디스플레이 패널(DISP)이 포토 트랜지스터(PHT)가 배치된 기판의 배면으로 영상을 표시하는 구조에서, 포토 센싱의 성능을 더욱 향상시켜줄 수 있다.
한편, 전술한 예시와 같이, 공통 전극(COM)과 픽셀 전극(PXL)이 동일한 층에 배치되는 경우, 공통 전극(COM)과 구동 트랜지스터(DRT)의 제2 전극(DE2) 사이에 캐패시턴스를 형성해줄 면적이 부족할 수 있다. 따라서, 본 발명의 실시예들은, 공통 전극(COM) 및 픽셀 전극(PXL)과 다른 층에 배치되는 물질을 이용하여 공통 전극(COM)을 추가로 구성함으로써, 데이터 신호(Vdata)가 인가되는 구동 트랜지스터(DRT)의 제2 전극(DE2)과 공통 전극(COM) 사이에 캐패시턴스를 형성해줄 수 있는 방안을 제공한다.
도 19는 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 공통 전극(COM)의 구조의 예시를 나타낸 도면이다.
도 19를 참조하면, 하나의 공통 전극(COM)과 대응되는 영역, 즉, 하나의 터치 블록을 예시로 나타낸 것으로서, 터치 블록에 배치된 공통 전극(COM)이 제2 리드아웃 라인(ROL2)과 제3 컨택홀(CNT3)을 통해 전기적으로 연결된 구조를 예시로 나타낸다.
이러한 터치 블록에서, 일 방향으로 게이트 라인(GL), 포토 제어 라인(PCL) 및 포토 구동 라인(PDL)이 배치될 수 있다. 이러한 게이트 라인(GL), 포토 제어 라인(PCL) 및 포토 구동 라인(PDL)은 동일한 층에 배치되며 동일한 물질로 이루어질 수 있다.
그리고, 게이트 라인(GL)과 교차하는 방향으로 데이터 라인(DL)과 리드아웃 라인(ROL)이 배치될 수 있다. 이러한 데이터 라인(DL)과 리드아웃 라인(ROL)은 동일한 층에 배치되며 동일한 물질로 이루어질 수 있다.
각각의 서브픽셀(SP)마다 픽셀 전극(PXL)이 배치되며, 픽셀 전극(PXL)과 동일한 층에 공통 전극(COM)이 배치될 수 있다. 이러한 픽셀 전극(PXL)은, 구동 트랜지스터(DRT)의 제2 전극(DE2)과 제1 컨택홀(CNT1)을 통해 전기적으로 연결될 수 있다.
그리고, 터치 블록에 배치된 둘 이상의 포토 트랜지스터(PHT)의 제1 전극(PE1)은 제4 컨택홀(CNT4a, CNT4b)을 통해 포토 구동 라인(PDL)과 전기적으로 연결되고, 포토 트랜지스터(PHT)의 제2 전극(PE2)은 제5 컨택홀(CNT5)을 통해 공통 전극(COM)과 전기적으로 연결될 수 있다.
여기서, 공통 전극(COM)은, 픽셀 전극(PXL)과 동일한 층에 배치되는 메인 공통 전극(COMm)과, 픽셀 전극(PXL)과 다른 층에 배치되는 보조 공통 전극(COMs)을 포함할 수 있다. 그리고, 보조 공통 전극(COMs)은, 일 예로, 게이트 라인(GL)이 배치되는 층에 배치될 수 있으며, 게이트 라인(GL)과 동일한 물질로 이루어질 수 있다.
이러한 보조 공통 전극(COMs)은, 일 예로, 각각의 서브픽셀(SP)에 사각형 형태로 배치되고, 동일한 터치 블록 내에서 인접한 서브픽셀(SP)에 배치된 보조 공통 전극(COMs)이 서로 연결될 수 있다.
또한, 보조 공통 전극(COMs)은, 제2 컨택홀(CNT2)을 통해 메인 공통 전극(COMm)과 전기적으로 연결될 수 있다.
그리고, 보조 공통 전극(COMs)은, 일부분이 구동 트랜지스터(DRT)의 제2 전극(DE2)과 중첩되도록 배치될 수 있다.
즉, 보조 공통 전극(COMs)이 데이터 신호(Vdata)가 인가되는 구동 트랜지스터(DRT)의 제2 전극(DE2)과 중첩되도록 배치됨에 따라, 공통 전극(COM)과 구동 트랜지스터(DRT)의 제2 전극(DE2) 사이에 캐패시턴스가 형성되도록 할 수 있다.
이와 같이, 메인 공통 전극(COMm)과 다른 층에 보조 공통 전극(COMs)을 배치함으로써, 메인 공통 전극(COMm)이 픽셀 전극(PXL)과 동일한 층에 배치되는 경우에도 공통 전극(COM)과 구동 트랜지스터(DRT)의 제2 전극(DE2) 사이에 캐패시턴스가 형성되는 면적을 확보해줄 수 있도록 한다.
이때, 인접한 서브픽셀(SP)에 배치된 보조 공통 전극(COMs)이 서로 연결되어 배치됨에 따라, Y 부분에 도시된 예시와 같이, 보조 공통 전극(COMs)의 일부분이 데이터 라인(DL)과 중첩되어 기생 캐패시턴스가 형성될 수 있다. 그리고, 기생 캐패시턴스로 인해 데이터 라인(DL)으로 인가되는 데이터 신호(Vdata)가 지연되거나, 공통 전극(COM)을 통해 검출되는 신호의 민감도가 저하될 수 있다.
본 발명의 실시예들은, 보조 공통 전극(COMs)과 데이터 라인(DL) 사이에 형성되는 기생 캐패시턴스를 최소화함으로써, 데이터 신호(Vdata)의 지연과 센싱 민감도 저하를 방지할 수 있는 방안을 제공한다.
도 20은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 공통 전극(COM)의 구조의 다른 예시를 나타낸 도면이다.
도 20을 참조하면, 하나의 공통 전극(COM)과 대응되는 영역을 예시로 나타낸 것으로서, 일 방향으로 게이트 라인(GL), 포토 제어 라인(PCL) 및 포토 구동 라인(PDL)이 배치되고, 이와 교차하는 방향으로 데이터 라인(DL)과 리드아웃 라인(ROL)이 배치될 수 있다.
그리고, 픽셀 전극(PXL)과 메인 공통 전극(COMm)이 동일한 층에 배치되고, 게이트 라인(GL)이 배치되는 층에 보조 공통 전극(COMs)이 배치될 수 있다. 메인 공통 전극(COMm)과 보조 공통 전극(COMs)은, 제2 컨택홀(CNT2)을 통해 서로 전기적으로 연결될 수 있다.
이러한 보조 공통 전극(COMs)은, 일 예로, 리드아웃 라인(ROL)을 중심으로 배치된 두 개의 서브픽셀(SP)에 사각형 형태로 배치될 수 있다.
여기서, 터치 블록의 경계에 해당하는 서브픽셀(SP)에 배치된 보조 공통 전극(COMs)은, 도시된 예시와 같이, "ㄷ" 형태로 배치될 수도 있으나, 경우에 따라, 하나의 서브픽셀(SP)에 사각형 형태로 배치될 수도 있다.
그리고, 인접한 서브픽셀(SP)에 배치된 보조 공통 전극(COMs)은, 서로 연결될 수 있다.
이때, 인접한 서브픽셀(SP)에 배치된 보조 공통 전극(COMs)은, Y' 부분에 도시된 예시와 같이, 하나의 연결부에 의해 연결될 수 있다. 즉, 인접한 서브픽셀(SP)에 배치된 보조 공통 전극(COMs)의 연결을 위한 부분을 최소화함으로써, 보조 공통 전극(COMs)과 데이터 라인(DL) 사이에 형성되는 기생 캐패시턴스를 최소화할 수 있다.
또한, 리드아웃 라인(ROL)의 양측에는, 리드아웃 라인(ROL)이 배치된 방향과 동일한 방향으로 배치되는 보조 공통 전극(COMs)이 배치되지 않을 수 있다. 즉, 인접한 서브픽셀(SP)에서 서로 반대편에 위치하는 구동 트랜지스터(DRT)의 제2 전극(PE2)과 중첩되는 부분을 연결하기 위한 보조 공통 전극(COMs)의 부분을 최소화함으로써, 서브픽셀(SP)의 투과율을 높여줄 수 있다.
이와 같이, 인접한 서브픽셀(SP)에 배치되는 보조 공통 전극(COMs)의 연결을 위한 부분을 최소화함으로써, 공통 전극(COM)과 데이터 라인(DL) 간의 기생 캐패시턴스를 저감시키며 서브픽셀(SP)의 투과율을 높여줄 수 있다.
또한, 본 발명의 실시예들은, 보조 공통 전극(COMs)이 데이터 라인(DL)과 중첩되지 않게 배치되도록 함으로써, 공통 전극(COM)과 데이터 라인(DL) 간의 기생 캐패시턴스를 더욱 저감시켜줄 수 있도록 한다.
도 21은 본 발명의 실시예들에 따른 디스플레이 패널(DISP)에 배치된 공통 전극(COM)의 구조의 다른 예시를 나타낸 도면이다.
도 21을 참조하면, 하나의 공통 전극(COM)과 대응되는 영역에서, 게이트 라인(GL), 포토 제어 라인(PCL) 및 포토 구동 라인(PDL)이 일 방향으로 배치되고, 게이트 라인(GL)과 교차하는 방향으로 데이터 라인(DL) 및 리드아웃 라인(ROL)이 배치된다.
그리고, 픽셀 전극(PXL)과 메인 공통 전극(COMm)이 동일한 층에 배치되고, 메인 공통 전극(COMm)과 전기적으로 연결되는 보조 공통 전극(COMs)이 게이트 라인(GL)과 동일한 층에 배치될 수 있다.
이러한 보조 공통 전극(COMs)은, 두 개의 서브픽셀(SP)에 사각형 형태로 배치될 수 있다. 또한, 터치 블록의 경계에 해당하는 서브픽셀(SP)에서, 보조 공통 전극(COMs)은, 도시된 예시와 같이, "ㄷ" 형태로 배치될 수 있다. 또는, 경우에 따라, 터치 블록의 경계에서, 보조 공통 전극(COMs)은, 하나의 서브픽셀(SP)에 사각형 형태로 배치될 수도 있다.
여기서, 데이터 라인(DL)을 기준으로 인접한 서브픽셀(SP)에 배치된 보조 공통 전극(COMs)은 서로 분리된 구조로 배치될 수 있다. 즉, Y" 부분에 도시된 예시와 같이, 보조 공통 전극(COMs)이 데이터 라인(DL)과 중첩되지 않게 배치될 수 있다.
그리고, 사각형 단위로 분리되어 배치된 보조 공통 전극(COMs)은, 제2 컨택홀(CNT2)을 통해 메인 공통 전극(COMm)과 전기적으로 연결될 수 있다.
따라서, 하나의 터치 블록에 배치된 보조 공통 전극(COMs)이 메인 공통 전극(COMm)과 전기적으로 연결되며, 보조 공통 전극(COMs)과 데이터 라인(DL)이 중첩되지 않도록 함으로써, 보조 공통 전극(COMs)과 데이터 라인(DL) 간에 기생 캐패시턴스가 형성되는 것을 방지해줄 수 있다.
또한, 리드아웃 라인(ROL)의 양측에는, 리드아웃 라인(ROL)이 배치된 방향과 동일한 방향으로 배치되는 보조 공통 전극(COMs)이 배치되지 않도록 함으로써, 서브픽셀(SP)의 투과율을 높여줄 수 있다.
이와 같이, 터치 블록에 배치된 보조 공통 전극(COMs)과 데이터 라인(DL) 간의 기생 캐패시턴스를 최소함으로써, 기생 캐패시턴스로 인한 데이터 신호(Vdata)의 지연을 방지하면서, 공통 전극(COM)을 이용한 센싱의 민감도를 개선해줄 수 있도록 한다.
도 22 내지 도 25는 본 발명의 실시예들에 따른 디스플레이 장치가 제공하는 다양한 종류의 광 기반 입력 환경을 설명하기 위한 도면이다.
본 발명의 실시예들에 따른 디스플레이 장치는, 사용자가 손가락이나 펜 등을 이용하여 다양한 종류의 터치 입력 환경을 제공해줄 수 있다.
여기서, 다양한 종류의 터치 입력은, 예를 들어, 사용자가 한 지점을 짧게 한번 클릭하여 인식되는 원 클릭, 사용자가 한 지점을 두 번 연속으로 짧게 클릭하여 인식되는 더블 클릭, 사용자가 한 지점을 길게 눌러서 인식되는 홀딩 터치(홀딩 입력) 및 사용자가 두 지점 사이를 이어서 터치하는 드래그 등을 포함할 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치는 다양한 종류의 터치 입력 환경의 제공에 따라 다양한 종류의 터치 입력에 맞는 다양한 응용 처리를 제공할 수 있다. 여기서, 예를 들어, 다양한 응용 처리는, 화면 상에서 해당 지점에서의 오브젝트(예: 아이콘, 버튼, 텍스트, 이미지, 콘텐츠, URL 주소, 키보드 버튼 등)를 선택하는 선택 처리를 포함하거나, 필기하거나 드로잉 하는 처리를 포함할 수 있으며, 터치 입력이 된 지점과 링크되는 응용 프로그램(애플리케이션) 등의 실행 처리를 포함할 수 있다.
한편, 본 발명의 실시예들에 따른 디스플레이 장치는, 다양한 종류의 터치 입력 환경과 대응되는 다양한 종류의 광 기반 입력 환경을 동일하게 제공해줄 수 있다. 또한, 본 발명의 실시예들에 따른 디스플레이 장치는, 다양한 종류의 터치 입력에 따른 다양한 응용 처리를 제공한 것과 마찬가지로, 다양한 종류의 광 기반 입력에 따른 다양한 응용 처리를 동일하게 제공해줄 수 있다.
사용자는 빔 발생기(BG)의 버튼을 눌러서 디스플레이 패널(DISP) 상의 원하는 지점에 광을 조사할 수 있다.
사용자는 빔 발생기(BG)의 버튼을 누르는 횟수를 조절하여 광 조사 횟수를 조절하거나, 빔 발생기(BG)의 버튼을 길게 누르고 짧게 누르는 시간(홀딩 시간)을 조절하여 광을 지속적으로 조사하는 시간을 조절하거나, 빔 발생기(BG)의 버튼을 누르고 있는 상태에서 빔 발생기(BG)을 움직여서 광이 조사되는 위치를 이동시킬 수 있다. 이와 같이, 사용자는 빔 발생기(BG)의 조작을 다변화하여 광 기반 입력의 종류를 다변화할 수 있다.
이에 따라, 광 조사된 위치의 포토 트랜지스터(PHT)의 광 반응 횟수, 광 반응 시간 등이 달라짐에 따라, 포토 트랜지스터(PHT)에서 흐르는 누설 전류(오프 전류)의 전류 량이 달라지거나, 포토 트랜지스터(PHT)에서 누설 전류(오프 전류)가 지속적으로 흐르는 횟수나 시간이 달라지거나, 광 반응을 하는 포토 트랜지스터(PHT)가 이동함으로써, 멀티 센싱 회로(MSC)에서의 센싱 값(Vout)의 패턴이 변할 수 있다. 멀티 컨트롤러(MCTR)는 멀티 센싱 회로(MSC)에서의 센싱 값(Vout)의 패턴 변화를 감지하여 광 기반 입력의 종류를 구분할 수 있다.
본 발명의 실시예들에 따른 디스플레이 장치의 멀티 센싱 회로(MSC)는, 조사 광에 반응한 포토 트랜지스터들(PHT)로부터 출력된 신호(Vs)를 공통 전극들(COM)로부터 센싱 신호(ROS)로서 검출하여 센싱 데이터를 생성한다. 멀티 컨트롤러(MCTR)는 멀티 센싱 회로(MSC)에서 출력된 센싱 데이터를 토대로, 디스플레이 패널(DISP)에서의 광 조사 좌표(포토 좌표)를 검출할 수 있다.
또한, 멀티 컨트롤러(MCTR)는, 멀티 센싱 회로(MSC)에서 출력된 센싱 데이터를 토대로, 광 조사 좌표(포토 좌표)의 검출과 함께, 광 기반 입력의 검출 시점을 인식할 수 있으며, 이를 토대로, 동일한 광 조사 좌표(포토 좌표)가 지속적으로 검출되는 시간을 검출 지속 시간(CST)으로 산출할 수 있다.
여기서, 광 기반 입력의 검출 시점은 검출 시작 시점(Ts)과 검출 종료 시점(Te)을 포함할 수 있다. 검출 시작 시점(Ts)과 검출 종료 시점(Te)은, 광 조사 좌표(포토 좌표)가 지속적으로 검출되는 검출 지속 시간(CST)의 시작과 끝의 시점이다. 검출 지속 시간(CST)은 사용자가 빔 발생기(BG)를 이용하여 동일한 지점에 광을 지속적으로 조사한 시간과 대응된다.
아래에서는, 다양한 종류의 터치 입력(원 클릭, 더블 클릭, 홀딩 터치, 드래그 등)과 대응되는 다양한 종류의 광 기반 입력과 그 인식 방법을 설명한다.
도 22를 참조하면, 사용자는, Ts1 시점에 빔 발생기(BG)의 버튼을 짧게 한 번 눌러서 디스플레이 패널(DISP) 상의 P1 지점에 광을 짧게 한번 조사하는 광 조사 액션을 취함으로써, 사용자는 원 클릭 타입의 제1 광 기반 입력(PIN1)을 해줄 수 있다.
이후, 사용자는, Ts2 시점에 빔 발생기(BG)의 버튼을 한번 더 짧게 눌러서 디스플레이 패널(DISP) 상의 P1 지점에 광을 다시 짧게 한번 조사하는 광 조사 액션을 취함으로써, 사용자는 원 클릭 타입의 제2 광 기반 입력(PIN2)을 해줄 수 있다.
멀티 컨트롤러(MCTR)는, 센싱 데이터를 토대로, Ts1 시점(시작 시점)에 P1 지점을 광 조사 좌표로서 검출하여 제1 광 기반 입력(PIN1)을 인식하고, Ts1 시점(시작 시점)으로부터 일정 시간(INT1) 후의 Ts2 시점에 P1 지점 (또는 다른 지점)을 광 조사 좌표로서 검출하여 제2 광 기반 입력(PIN2)를 인식한다.
이러한 1차적인 인식 결과에 더하여, 광 기반 입력 종류를 구분하기 위하여, 멀티 컨트롤러(MCTR)는, Ts1 시점과 Ts2 시점의 간격(INT1)을 미리 정해진 간격 임계값(INT_TH)과 비교하고, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)과 제2 광 기반 입력(PIN2)의 검출 지속 시간(CST2) 각각을 임계 검출 지속 시간(CST_TH)과 비교한다. 단, 도 22의 예시에서는, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)의 시작 시점(Ts1)과 종료 시점(Te1)은 거의 동일하다고 간주한다. 제2 광 기반 입력(PIN2)의 검출 지속 시간(CST2)의 시작 시점(Ts2)과 종료 시점(Te2)은 거의 동일하다고 간주한다.
도 22에 예시된 사용자의 광 조사 액션에 따르면, Ts1 시점과 Ts2 시점의 간격(INT1)이 간격 임계값(INT_TH)보다 길다. 그리고, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)과 제2 광 기반 입력(PIN2)의 검출 지속 시간(CST2) 각각이 임계 검출 지속 시간(CST_TH)보다 짧다.
따라서, 멀티 컨트롤러(MCTR)는, 제1 광 기반 입력(PIN1)과 제2 광 기반 입력(PIN2) 각각을 서로 구별되는 원 클릭(One Click) 타입의 광 기반 입력으로 구분하여 인식한다.
도 23을 참조하면, 사용자는, 빔 발생기(BG)의 버튼을 빠른 속도로 2차례 짧게 눌러서 디스플레이 패널(DISP) 상의 P1 지점에 광을 짧게 두 번 연속으로 조사하는 광 조사 액션을 취함으로써, 사용자는 더블 클릭 타입의 광 기반 입력을 해줄 수 있다.
멀티 컨트롤러(MCTR)는, 센싱 데이터를 토대로, Ts1 시점에 P1 지점을 광 조사 좌표로서 검출하여 제1 광 기반 입력(PIN1)을 인식하고, Ts1 시점으로부터 일정 시간(INT2) 후의 Ts2 시점에 P1 지점을 광 조사 좌표로서 검출하여 제2 광 기반 입력(PIN2)를 인식한다.
이러한 1차적인 인식 결과에 더하여, 광 기반 입력 종류를 구분하기 위하여, 멀티 컨트롤러(MCTR)는, Ts1 시점과 Ts2 시점의 간격(INT2)을 미리 정해진 간격 임계값(INT_TH)과 비교하고, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)과 제2 광 기반 입력(PIN2)의 검출 지속 시간(CST2) 각각을 임계 검출 지속 시간(CST_TH)과 비교한다. 단, 도 23의 예시에서는, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)의 시작 시점(Ts1)과 종료 시점(Te1)은 거의 동일하다고 간주한다. 제2 광 기반 입력(PIN2)의 검출 지속 시간(CST2)의 시작 시점(Ts2)과 종료 시점(Te2)은 거의 동일하다고 간주한다.
도 23에 예시된 사용자의 광 조사 액션에 따르면, Ts1 시점과 Ts2 시점의 간격(INT2)이 간격 임계값(INT_TH)이하이다. 그리고, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)과 제2 광 기반 입력(PIN2)의 검출 지속 시간(CST2) 각각이 임계 검출 지속 시간(CST_TH)보다 짧다.
따라서, 멀티 컨트롤러(MCTR)는, 제1 광 기반 입력(PIN1)과 제2 광 기반 입력(PIN2)을 포함하여, 더블 클릭(Double Click) 타입에 해당하는 하나의 광 기반 입력으로 인식한다.
도 24를 참조하면, 사용자는, 빔 발생기(BG)의 버튼을 길게 쭉 눌러서 디스플레이 패널(DISP) 상의 P1 지점에 광을 일정 시간 이상 동안 조사하는 광 조사 액션을 취함으로써, 사용자는 홀드 터치 타입의 광 기반 입력을 해줄 수 있다.
멀티 컨트롤러(MCTR)는, 센싱 데이터를 토대로, Ts1 시점에서 Te1 시점까지의 검출 지속 시간(CST1) 동안, P1 지점을 광 조사 좌표로서 지속적으로 검출하여 제1 광 기반 입력(PIN1)을 인식한다.
이러한 1차적인 인식 결과에 더하여, 광 기반 입력 종류를 구분하기 위하여, 멀티 컨트롤러(MCTR)는, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)과 임계 검출 지속 시간(CST_TH)과 비교한다.
도 24에 예시된 사용자의 광 조사 액션에 따르면, 제1 광 기반 입력(PIN1)의 검출 지속 시간(CST1)이 임계 검출 지속 시간(CST_TH)보다 길다.
따라서, 멀티 컨트롤러(MCTR)는, 제1 광 기반 입력(PIN1)을 홀딩 터치(Holding Touch) 타입의 광 기반 입력으로 인식한다.
도 25를 참조하면, 사용자는, 빔 발생기(BG)의 버튼을 길게 쭉 누르면서 디스플레이 패널(DISP) 상의 P1 지점에서 P2 지점까지의 궤적에 광을 조사하는 광 조사 액션을 취함으로써, 사용자는 P1 지점에서 P2 지점까지 드래그 하는 드래그 타입의 광 기반 입력을 해줄 수 있다.
멀티 컨트롤러(MCTR)는, 센싱 데이터를 토대로, Ts1 시점에서 Te1 시점까지의 검출 지속 시간(CST1) 동안, P1 지점에서 P2 지점까지의 궤적 상의 지점들을 광 조사 좌표로서 지속적으로 검출함으로써, 드래그 타입의 제1 광 기반 입력(PIN1)을 인식한다.
본 발명의 실시예들에 따른 디스플레이 장치는, 전술한 원 클릭 타입, 더블 클릭 타입, 홀딩 터치 타입 및 드래그 타입의 광 기반 입력 방식뿐만 아니라, 이들을 변형 또는 조합하여, 멀티 터치 타입의 광 기반 입력, 멀티 드래그 타입의 광 기반 입력 등의 더욱 다양한 광 기반 입력 환경을 제공해줄 수 있다.
이상에서 설명한 본 발명의 실시예들에 의하면, 터치 센싱 기능과 포토 센싱 기능을 갖는 디스플레이 패널(DISP), 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 터치센서 구성(COM, ROL)과 포토센서 구성(PHT, PDL, PCL, COM, ROL, Cs)이 효율적으로 설계된 디스플레이 패널(DISP), 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 터치센서 구성(COM, ROL)과 포토센서 구성(PHT, PDL, PCL, COM, ROL, Cs)을 모두 포함함에도, 높은 개구율을 갖는 디스플레이 패널(DISP), 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 터치 센싱 및 포토 센싱을 위한 전극 및 배선 구조(COM, ROL, PDL, PCL)가 효율적으로 설계된 디스플레이 패널(DISP), 디스플레이 장치 및 구동회로를 제공할 수 있다.
또한, 본 발명의 실시예들에 의하면, 사용자에게 다양한 종류의 광 기반 입력을 제공할 수 있는 디스플레이 패널(DISP), 디스플레이 장치 및 구동회로를 제공할 수 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (30)

  1. 매트릭스 타입으로 배열되는 다수의 서브픽셀;
    상기 다수의 서브픽셀의 구동을 위한 다수의 데이터 라인 및 다수의 게이트 라인;
    포토 제어 신호가 인가되는 게이트 전극, 포토 구동 신호가 인가되는 제1 전극 및 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호가 상기 제2 전극으로 출력되는 다수의 포토 트랜지스터; 및
    상기 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 공급하기 위한 다수의 포토 구동 라인 및 다수의 포토 제어 라인을 포함하고,
    제1 서브픽셀 행, 제2 서브픽셀 행, 제3 서브픽셀 행 및 제4 서브픽셀 행이 순서대로 배열되고,
    상기 다수의 포토 트랜지스터는, 상기 제1 서브픽셀 행과 상기 제2 서브픽셀 행 사이에 배치되는 제1 포토 트랜지스터와 제2 포토 트랜지스터를 포함하고,
    상기 제1 서브픽셀 행과 상기 제2 서브픽셀 행 사이에,
    상기 제1 포토 트랜지스터 및 상기 제2 포토 트랜지스터 각각의 제1 전극으로 상기 포토 구동 신호를 전달하기 위한 제1 포토 구동 라인과,
    상기 제1 포토 트랜지스터 및 상기 제2 포토 트랜지스터 각각의 게이트 전극으로 상기 포토 제어 신호를 전달하기 위한 제1 포토 제어 라인이 배치되고,
    상기 제1 포토 구동 라인과 상기 제1 포토 제어 라인이 하나 이상의 교차지점에서 교차하고 중첩되는 디스플레이 패널.
  2. 제1항에 있어서,
    상기 포토 트랜지스터의 제2 전극과 게이트 전극 사이에 포토 캐패시터가 연결된 디스플레이 패널.
  3. 제1항에 있어서,
    상기 제2 포토 트랜지스터는 상기 제1 포토 트랜지스터와 반전된 전극 구조를 갖고,
    상기 제1 포토 트랜지스터의 게이트 전극과 상기 제2 포토 트랜지스터의 게이트 전극 중 하나는 상기 제1 서브픽셀 행과 인접하고, 다른 하나는 상기 제2 서브픽셀 행과 인접하게 배치되는 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제1 포토 구동 라인과 상기 제1 포토 제어 라인의 상기 교차지점은,
    상기 제1 포토 트랜지스터와 상기 제2 포토 트랜지스터 사이에 위치하고,
    상기 데이터 라인과 중첩되는 디스플레이 패널.
  5. 제1항에 있어서,
    상기 제2 서브픽셀 행과 상기 제3 서브픽셀 행 사이에 제3 포토 트랜지스터 및 제4 포토 트랜지스터가 배치되고,
    상기 제2 서브픽셀 행과 상기 제3 서브픽셀 행 사이에,
    상기 제3 포토 트랜지스터 및 상기 제4 포토 트랜지스터 각각의 제1 전극으로 상기 포토 구동 신호를 전달하기 위한 제2 포토 구동 라인과,
    상기 제3 포토 트랜지스터 및 상기 제4 포토 트랜지스터 각각의 게이트 전극으로 상기 포토 제어 신호를 전달하기 위한 제2 포토 제어 라인이 배치되고,
    상기 제2 포토 구동 라인과 상기 제2 포토 제어 라인이 하나 이상의 교차지점에서 교차하고 중첩되는 디스플레이 패널.
  6. 제1항에 있어서,
    상기 제2 서브픽셀 행과 상기 제3 서브픽셀 행 사이에는, 상기 포토 트랜지스터, 상기 포토 구동 라인 및 상기 포토 제어 라인이 미 배치되는 디스플레이 패널.
  7. 제1항에 있어서,
    상기 제1 포토 구동 라인과 상기 제1 포토 제어 라인의 상기 교차지점은,
    상기 제1 포토 트랜지스터와 상기 제2 포토 트랜지스터 사이에 위치하고,
    상기 제1 포토 트랜지스터와 상기 제2 포토 트랜지스터 각각의 제2 전극과 전기적으로 연결되는 리드아웃 라인과, 상기 데이터 라인 사이에 위치하는 디스플레이 패널.
  8. 제1항에 있어서,
    상기 제1 포토 구동 라인 및 상기 제1 포토 제어 라인은,
    상기 제1 서브픽셀 행으로 스캔 신호를 전달하는 제1 게이트 라인과, 상기 제2 서브픽셀 행으로 스캔 신호를 전달하는 제2 게이트 라인 사이에 배치되는 디스플레이 패널.
  9. 제1항에 있어서,
    상기 제1 서브픽셀 행은 제1 내지 제5 서브픽셀을 포함하고,
    상기 제1 서브픽셀과 상기 제2 서브픽셀로 데이터 신호를 순차적으로 전달하기 위한 제1 데이터 라인과, 상기 제3 서브픽셀과 상기 제4 서브픽셀로 데이터 신호를 순차적으로 전달하기 위한 제2 데이터 라인과,
    상기 제1 서브픽셀, 상기 제3 서브픽셀 및 상기 제5 서브픽셀로 스캔 신호를 전달하기 위한 제1 게이트 라인과, 상기 제2 서브픽셀과 상기 제4 서브픽셀로 스캔 신호를 전달하기 위한 제2 게이트 라인을 포함하는 디스플레이 패널.
  10. 제9항에 있어서,
    상기 제1 포토 트랜지스터의 제2 전극 및 상기 제2 포토 트랜지스터의 제2 전극이 공통으로 연결된 제1 공통 전극과,
    상기 제2 서브픽셀과 상기 제3 서브픽셀 사이에 배치된 제1 리드아웃 라인과,
    상기 제4 서브픽셀과 상기 제5 서브픽셀 사이에 배치된 제2 리드아웃 라인을 더 포함하고,
    상기 제1 리드아웃 라인과 상기 제2 리드아웃 라인 중 하나는,
    상기 제1 포토 트랜지스터의 제2 전극 및 상기 제2 포토 트랜지스터의 제2 전극이 공통으로 연결된 상기 제1 공통 전극에 전기적으로 연결되고,
    상기 제1 리드아웃 라인과 상기 제2 리드아웃 라인 중 다른 하나는,
    상기 제1 포토 트랜지스터의 제2 전극 및 상기 제2 포토 트랜지스터의 제2 전극과 미 연결되고, 상기 디스플레이 패널 내에서 상기 제1 공통 전극과 동일한 열에 배치되며 상기 제1 공통 전극과 절연된 제2 공통 전극에 전기적으로 연결되는 디스플레이 패널.
  11. 제10항에 있어서,
    상기 제1 리드아웃 라인과 상기 제2 리드아웃 라인 각각은 상기 제1 공통 전극과 상기 제2 공통 전극과 모두 중첩되고,
    상기 제1 공통 전극과 중첩되는 둘 이상의 데이터 라인과, 상기 제2 공통 전극과 중첩되는 둘 이상의 데이터 라인은 동일한 데이터 라인들이고,
    상기 제1 리드아웃 라인과 상기 제2 리드아웃 라인 각각은 중첩되는 둘 이상의 데이터 라인과 동일한 방향으로 배치되는 디스플레이 패널.
  12. 제10항에 있어서,
    상기 제1 공통 전극 및 상기 제2 공통 전극 각각은,
    서로 다른 물질로 구성되고 하나 이상의 지점에서 컨택되는 메인 전극과 보조 전극을 포함하고,
    상기 메인 전극은 상기 서브픽셀 내 픽셀 전극과 동일한 물질이고,
    상기 보조 전극은 상기 게이트 라인 및 상기 제1 포토 제어 라인 중 하나 이상과 동일한 물질인 디스플레이 패널.
  13. 제1항에 있어서,
    표시 영역인 액티브 영역과 비 표시 영역인 넌-액티브 영역을 포함하고,
    상기 넌-액티브 영역은 다수의 더미 서브픽셀이 배치되는 더미 픽셀 영역을 포함하고,
    상기 더미 픽셀 영역에는,
    하나 이상의 더미 포토 트랜지스터와, 상기 제1 포토 구동 라인이 연결되는 메인 포토 구동 라인과, 상기 제1 포토 제어 라인이 연결되는 메인 포토 제어 라인이 배치되고,
    상기 제1 포토 구동 라인 및 상기 제1 포토 제어 라인은 상기 게이트 라인과 동일한 방향으로 배치되고, 상기 메인 포토 구동 라인 및 상기 메인 포토 제어 라인은 상기 게이트 라인과 교차하는 상기 데이터 라인과 동일한 방향으로 배치되는 디스플레이 패널.
  14. 제13항에 있어서,
    상기 메인 포토 구동 라인 및 상기 메인 포토 제어 라인 중 적어도 하나는 상기 다수의 더미 서브픽셀과 연결되는 디스플레이 패널.
  15. 제13항에 있어서,
    상기 메인 포토 구동 라인 및 상기 메인 포토 제어 라인은 상기 데이터 라인과 동일한 물질을 포함하는 디스플레이 패널.
  16. 제1항에 있어서,
    상기 서브픽셀은 픽셀 전극과 상기 픽셀 전극으로 데이터 신호를 전달하기 위한 구동 트랜지스터를 포함하고,
    상기 디스플레이 패널의 상부 면이 시청 면, 터치 면 및 광 조사 면에 해당하는 경우,
    상기 구동 트랜지스터 및 상기 포토 트랜지스터 각각의 게이트 전극은 동일한 층에 위치하고, 상기 구동 트랜지스터 및 상기 포토 트랜지스터 각각의 액티브 층은 동일한 층에 위치하고, 상기 구동 트랜지스터 및 상기 포토 트랜지스터 각각의 액티브 층은 상기 구동 트랜지스터 및 상기 포토 트랜지스터 각각의 게이트 전극의 상부에 위치하는 디스플레이 패널.
  17. 제1항에 있어서,
    상기 서브픽셀은 픽셀 전극과 상기 픽셀 전극으로 데이터 신호를 전달하기 위한 구동 트랜지스터를 포함하고,
    상기 디스플레이 패널의 하부 면이 시청 면, 터치 면 및 광 조사 면에 해당하는 경우,
    상기 구동 트랜지스터의 액티브 층은 상기 구동 트랜지스터의 게이트 전극의 상부에 위치하고, 상기 포토 트랜지스터의 액티브 층은 상기 포토 트랜지스터의 게이트 전극의 하부에 위치하고,
    상기 포토 트랜지스터의 제1 전극과 제2 전극은 상기 구동 트랜지스터의 게이트 전극과 동일한 층에 위치하고, 상기 포토 트랜지스터의 게이트 전극은 상기 구동 트랜지스터의 제1 전극과 제2 전극과 동일한 층에 위치하며,
    상기 포토 트랜지스터의 액티브 층은 상기 구동 트랜지스터의 액티브 층과 다른 층에 위치하는 디스플레이 패널.
  18. 제1항에 있어서,
    상기 서브픽셀은 픽셀 전극과 상기 픽셀 전극으로 데이터 신호를 전달하기 위한 구동 트랜지스터를 포함하고,
    상기 디스플레이 패널의 하부 면이 시청 면, 터치 면 및 광 조사 면에 해당하는 경우,
    상기 구동 트랜지스터의 액티브 층은 상기 구동 트랜지스터의 게이트 전극의 상부에 위치하고, 상기 구동 트랜지스터의 제1 전극과 제2 전극은 상기 구동 트랜지스터의 액티브 층 상에 위치하고,
    상기 포토 트랜지스터의 액티브 층은 상기 포토 트랜지스터의 게이트 전극의 하부에 위치하고, 상기 포토 트랜지스터의 제1 전극과 제2 전극은 상기 포토 트랜지스터의 액티브 층과 상기 포토 트랜지스터의 게이트 전극 사이에 위치하며,
    상기 포토 트랜지스터의 게이트 전극은 상기 구동 트랜지스터의 제1 전극과 제2 전극과 동일한 물질이고, 상기 포토 트랜지스터의 제1 전극과 제2 전극은 상기 구동 트랜지스터의 게이트 전극과 동일한 물질이고,
    상기 포토 트랜지스터의 액티브 층은 상기 구동 트랜지스터의 액티브 층과 서로 다른 층에 위치하고,
    상기 구동 트랜지스터의 게이트 전극의 하부에는 반도체 물질 층이 배치되고, 상기 반도체 물질 층은 상기 포토 트랜지스터의 액티브 층과 동일한 물질인 디스플레이 패널.
  19. 제1항에 있어서,
    디스플레이 구동 기간 동안, 상기 포토 구동 라인 및 상기 포토 제어 라인은 플로팅 상태이거나, 일정한 전압 레벨을 갖는 포토 구동 신호 및 포토 제어 신호가 인가되고,
    상기 디스플레이 구동 기간 이후 블랭크 기간 동안, 상기 포토 구동 신호 및 상기 포토 제어 신호 각각은 전압 레벨이 스윙 하는 디스플레이 패널.
  20. 제19항에 있어서,
    상기 블랭크 기간 동안,
    상기 제1 포토 트랜지스터의 제2 전극 및 상기 제2 포토 트랜지스터의 제2 전극이 공통으로 연결된 제1 공통 전극에는 전압 레벨이 스윙 하는 터치 구동 신호가 인가되고,
    상기 포토 구동 신호 및 상기 포토 제어 신호는 상기 터치 구동 신호와 주파수, 위상 및 진폭 중 적어도 하나가 대응되는 디스플레이 패널.
  21. 제19항에 있어서,
    상기 블랭크 기간 동안, 상기 포토 제어 신호는 상기 포토 트랜지스터를 턴-오프 시키는 턴-오프 전압 범위 내에서 스윙 하는 디스플레이 패널.
  22. 매트릭스 타입으로 배열되는 다수의 서브픽셀;
    상기 다수의 서브픽셀의 구동을 위한 다수의 데이터 라인 및 다수의 게이트 라인;
    포토 제어 신호가 인가되는 게이트 전극, 포토 구동 신호가 인가되는 제1 전극 및 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호가 상기 제2 전극으로 출력되는 다수의 포토 트랜지스터; 및
    상기 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 공급하기 위한 다수의 포토 구동 라인 및 다수의 포토 제어 라인을 포함하고,
    제1 서브픽셀 행, 제2 서브픽셀 행, 제3 서브픽셀 행 및 제4 서브픽셀 행이 순서대로 배열되고,
    상기 다수의 포토 트랜지스터는, 상기 제1 서브픽셀 행과 상기 제2 서브픽셀 행 사이에 배치되는 제1 포토 트랜지스터와 제2 포토 트랜지스터를 포함하고,
    상기 제1 서브픽셀 행과 상기 제2 서브픽셀 행 사이에,
    상기 제1 포토 트랜지스터의 제1 전극 및 상기 제2 포토 트랜지스터의 제1 전극이 각각 연결되는 제1 포토 구동 라인 및 제2 포토 구동 라인이 배치되고, 상기 제1 포토 트랜지스터의 게이트 전극 및 상기 제2 포토 트랜지스터의 게이트 전극이 공통으로 연결되는 공용화된 포토 제어 라인이 배치되거나,
    상기 제1 포토 트랜지스터의 게이트 전극 및 상기 제2 포토 트랜지스터의 게이트 전극이 각각 연결되는 제1 포토 제어 라인 및 제2 포토 제어 라인이 배치되고, 상기 제1 포토 트랜지스터의 제1 전극 및 상기 제2 포토 트랜지스터의 제1 전극이 공통으로 연결되는 공용화된 포토 구동 라인이 배치되는 디스플레이 패널.
  23. 제22항에 있어서,
    상기 제2 서브픽셀 행과 상기 제3 서브픽셀 행 사이에는, 상기 포토 트랜지스터, 상기 포토 구동 라인 및 상기 포토 제어 라인이 미 배치되는 디스플레이 패널.
  24. 다수의 데이터 라인, 다수의 게이트 라인 및 다수의 서브픽셀이 배치되고, 다수의 공통 전극 및 다수의 포토 트랜지스터가 배치되고, 상기 다수의 공통 전극과 전기적으로 연결된 다수의 리드아웃 라인이 배치되고, 상기 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 전달하는 다수의 포토 구동 라인 및 다수의 포토 제어 라인이 배치되는 디스플레이 패널;
    상기 다수의 공통 전극을 구동하기 위한 멀티 센싱 회로; 및
    상기 다수의 포토 구동 라인 및 상기 다수의 포토 제어 라인을 구동하기 위한 포토 구동 회로를 포함하고,
    상기 다수의 포토 트랜지스터 각각은,
    상기 포토 제어 신호가 인가되는 게이트 전극과, 상기 포토 구동 신호가 인가되는 제1 전극과, 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호가 상기 제2 전극으로 출력되고,
    상기 다수의 공통 전극은 제1 공통 전극과 제2 공통 전극을 포함하고,
    상기 다수의 리드아웃 라인은, 상기 제1 공통 전극과 상기 멀티 센싱 회로를 전기적으로 연결해주는 제1 리드아웃 라인과, 상기 제2 공통 전극과 상기 멀티 센싱 회로를 전기적으로 연결해주는 제2 리드아웃 라인을 포함하고,
    상기 제1 공통 전극의 영역에는 둘 이상의 포토 트랜지스터가 배치되고,
    상기 둘 이상의 포토 트랜지스터 각각의 제2 전극은 상기 제1 공통 전극과 전기적으로 연결되고,
    상기 다수의 리드아웃 라인은 상기 멀티 센싱 회로와 연결되어 상기 포토 트랜지스터의 상기 제2전극으로부터 출력되는 포토 센싱 신호 및 상기 공통 전극으로부터 출력되는 터치 센싱 신호를 각각 수신하는 공용화된 배선인 디스플레이 장치.
  25. 제24항에 있어서,
    디스플레이 구동 기간 동안,
    상기 포토 구동 회로는 상기 포토 구동 라인 및 상기 포토 제어 라인을 플로팅 시키거나, 일정한 전압 레벨을 갖는 상기 포토 구동 신호 및 상기 포토 제어 신호를 상기 포토 구동 라인 및 상기 포토 제어 라인으로 출력하고,
    상기 멀티 센싱 회로는 일정한 전압 레벨을 갖는 공통 전압을 상기 다수의 리드아웃 라인을 통해 상기 다수의 공통 전극으로 출력하고,
    상기 디스플레이 구동 기간 이후 블랭크 기간 동안,
    상기 포토 구동 회로는 전압 레벨이 스윙 되는 상기 포토 구동 신호 및 상기 포토 제어 신호를 상기 포토 구동 라인 및 상기 포토 제어 라인으로 출력하고,
    상기 멀티 센싱 회로는 전압 레벨이 스윙 되는 터치 구동 신호를 상기 다수의 리드아웃 라인을 통해 상기 다수의 공통 전극으로 출력하는 디스플레이 장치.
  26. 제25항에 있어서,
    상기 블랭크 기간 동안, 상기 포토 구동 신호 및 상기 포토 제어 신호는, 상기 터치 구동 신호와 주파수, 위상 및 진폭 중 적어도 하나가 대응되는 디스플레이 장치.
  27. 제25항에 있어서,
    상기 블랭크 기간 동안, 상기 포토 제어 신호는 상기 포토 트랜지스터를 턴-오프 시키는 턴-오프 전압 범위 내에서 스윙 하는 디스플레이 장치.
  28. 제24항에 있어서,
    상기 멀티 센싱 회로는 상기 다수의 리드아웃 라인을 통해 검출된 신호를 토대로 센싱 데이터를 출력하고,
    상기 센싱 데이터에 근거하여, 상기 디스플레이 패널에서의 터치 유무 또는 터치 좌표를 센싱하거나, 상기 디스플레이 패널에서의 광 조사 유무 또는 광 조사 좌표를 센싱하는 멀티 컨트롤러를 더 포함하는 디스플레이 장치.
  29. 제28항에 있어서,
    상기 멀티 컨트롤러는,
    상기 광 조사 좌표와 함께, 상기 광 조사 좌표의 검출 시점 및 검출 지속 시간을 토대로, 광 기반 입력의 종류를 구별하여 인식하는 디스플레이 장치.
  30. 디스플레이 패널에 배치된 다수의 리드아웃 라인을 통해 상기 디스플레이 패널에 배치된 다수의 공통 전극과 전기적으로 연결된 멀티 센싱 회로; 및
    상기 다수의 디스플레이 패널에 배치된 다수의 포토 트랜지스터로 포토 구동 신호 및 포토 제어 신호를 전달하는 다수의 포토 구동 라인 및 다수의 포토 제어 라인을 구동하기 위한 포토 구동 회로를 포함하고,
    상기 다수의 포토 트랜지스터 각각은,
    상기 포토 제어 신호가 인가되는 게이트 전극과, 상기 포토 구동 신호가 인가되는 제1 전극과, 신호 출력 노드인 제2 전극을 포함하며, 조사된 광에 반응하여 신호가 상기 제2 전극으로 출력되고,
    상기 멀티 센싱 회로는,
    상기 다수의 포토 트랜지스터 각각의 제2 전극에서 출력된 신호를 해당 리드아웃 라인을 통해 수신하고,
    상기 다수의 리드아웃 라인은 상기 멀티 센싱 회로와 연결되어 상기 포토 트랜지스터의 제2전극으로부터 출력된 포토 센싱 신호 및 상기 공통 전극으로부터 출력된 터치 센싱 신호를 각각 수신하는 공용화된 배선인 구동회로.
KR1020180173157A 2018-12-28 2018-12-28 디스플레이 패널, 디스플레이 장치 및 구동회로 KR102512914B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180173157A KR102512914B1 (ko) 2018-12-28 2018-12-28 디스플레이 패널, 디스플레이 장치 및 구동회로
CN201911182441.7A CN111381711B (zh) 2018-12-28 2019-11-27 显示面板、显示装置和驱动电路
US16/709,824 US10860135B2 (en) 2018-12-28 2019-12-10 Display panel, display device, and driving circuit
EP19216508.2A EP3674859B1 (en) 2018-12-28 2019-12-16 Display panel, display device, and driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180173157A KR102512914B1 (ko) 2018-12-28 2018-12-28 디스플레이 패널, 디스플레이 장치 및 구동회로

Publications (2)

Publication Number Publication Date
KR20200082509A KR20200082509A (ko) 2020-07-08
KR102512914B1 true KR102512914B1 (ko) 2023-03-22

Family

ID=68917590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180173157A KR102512914B1 (ko) 2018-12-28 2018-12-28 디스플레이 패널, 디스플레이 장치 및 구동회로

Country Status (4)

Country Link
US (1) US10860135B2 (ko)
EP (1) EP3674859B1 (ko)
KR (1) KR102512914B1 (ko)
CN (1) CN111381711B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759066B (zh) * 2020-08-03 2022-03-21 友達光電股份有限公司 畫素陣列基板
CN112230797A (zh) * 2020-10-13 2021-01-15 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN112259581B (zh) 2020-10-15 2022-11-25 深圳市华星光电半导体显示技术有限公司 控制组件、显示屏以及控制装置
CN112415798B (zh) * 2020-11-10 2023-04-07 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、显示装置
CN114930445A (zh) 2020-12-03 2022-08-19 三星电子株式会社 显示装置及其发光装置
WO2022059870A1 (ko) * 2020-12-03 2022-03-24 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
KR102361974B1 (ko) * 2020-12-03 2022-02-14 삼성전자주식회사 디스플레이 장치 및 그 광원 장치
CN116360154A (zh) * 2020-12-03 2023-06-30 三星电子株式会社 显示设备及发光装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0173157B1 (ko) 1995-05-25 1999-02-18 안중환 비가공시간 단축을 위한 연삭장치 및 그 제어방법
KR101243822B1 (ko) * 2008-05-27 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치
KR20100005855A (ko) * 2008-07-08 2010-01-18 엘지디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
TWI438660B (zh) * 2009-06-30 2014-05-21 Century Display Shenzhen Co 觸控顯示面板
US20120313913A1 (en) 2010-02-26 2012-12-13 Sharp Kabushiki Kaisha Display device
US20140061651A1 (en) 2012-08-28 2014-03-06 Yang-Hui Chang Electrophoretic display device with photo detecting input
KR102034048B1 (ko) * 2012-12-21 2019-10-18 엘지디스플레이 주식회사 터치 센싱 장치 및 방법
CN104934008A (zh) * 2015-07-09 2015-09-23 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置
JP6514593B2 (ja) * 2015-07-17 2019-05-15 パナソニック液晶ディスプレイ株式会社 タッチ検出機能付表示装置
CN104991364B (zh) * 2015-07-21 2018-10-30 京东方科技集团股份有限公司 一种阵列基板及其驱动方法、显示面板、显示装置

Also Published As

Publication number Publication date
US10860135B2 (en) 2020-12-08
EP3674859A1 (en) 2020-07-01
US20200210043A1 (en) 2020-07-02
EP3674859B1 (en) 2022-07-13
CN111381711A (zh) 2020-07-07
KR20200082509A (ko) 2020-07-08
CN111381711B (zh) 2023-11-28

Similar Documents

Publication Publication Date Title
KR102512914B1 (ko) 디스플레이 패널, 디스플레이 장치 및 구동회로
US11169636B2 (en) Detection apparatus
KR102554262B1 (ko) 구동 회로, 디스플레이 패널 및 디스플레이 장치
US9176616B2 (en) Display device with integrated touch function
KR102555180B1 (ko) 터치표시장치, 표시패널 및 일체형 스위치 소자
KR20070034720A (ko) 표시패널, 이를 구비한 표시장치 및 표시장치의 터치 위치검출방법
US20100053098A1 (en) Information input device, information input method, information input/output device, and information input program
TWI724325B (zh) 觸控顯示裝置、觸控電路以及觸控感測方法
US11669203B2 (en) Detection device
US11531432B2 (en) Proximity sensor
JP2018032171A (ja) 表示装置
US11281328B2 (en) Display device and driving circuit
KR20210051316A (ko) 디스플레이 장치
KR102594317B1 (ko) 디스플레이 패널
JP2017027576A (ja) 表示装置
KR102571923B1 (ko) 디스플레이 장치 및 구동회로
KR20210011212A (ko) 디스플레이 패널 및 디스플레이 장치
US11886659B2 (en) Touch display device
KR20220094690A (ko) 터치 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right