JP4882825B2

JP4882825B2 - 検出装置、その駆動方法、および電子機器

Info

Publication number: JP4882825B2
Application number: JP2007083679A
Authority: JP
Inventors: 栄二神田
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2007-03-28
Filing date: 2007-03-28
Publication date: 2012-02-22
Anticipated expiration: 2027-03-28
Also published as: JP2008244965A

Description

本発明は、フォトダイオードなど各種の検出素子を備えた単位回路を駆動する技術に関する。

入射光の光量に応じた電流を出力するフォトダイオードを用いて、画像を撮像する固体撮像装置がある。固体撮像装置では、半導体基板上にフォトダイオードとＭＯＳＦＥＴとが形成されるのが一般的である。
固体撮像装置に用いられる画素回路として、図２１に示す回路が知られている（非特許文献１）。この画素回路では、入射光の光量を検出する期間において、転送トランジスタＴｒ３をオン状態にして、フォトダイオードＰＤで発生する電流を増幅トランジスタＴｒ１に供給する。増幅トランジスタＴｒ１は検出線ＳＥＮを介して検出電流を出力する。一方、入射光の光量を検出しない期間では、転送トランジスタＴｒ３をオフ状態にする一方、リセットトランジスタＴｒ２をオン状態にしてリセット線ＲＳＤの電位を増幅トランジスタＴｒ１に供給する。ここで、リセット線ＲＳＤの電位は、増幅トランジスタＴｒ１をオフ状態にできるように低電位ＶＳＳに設定される。この場合、検出の対象となる行について、増幅トランジスタＴｒ１のゲート電位を初期化し、増幅トランジスタＴｒ１から検出電流を検出線ＳＥＮに流し、この後、増幅トランジスタＴｒ１から検出電流が流れ出ないようにそのゲート電位をリセット電位に設定していた。すなわち、ある増幅トランジスタのゲートにリセット電位が供給されてから、次にリセット電位が供給されるのは１フレーム期間が経過した後であった。
映像情報メディア学会誌Vol.60,No.3 p295〜298

ところで、ガラス基板上に形成される薄膜トランジスタ（以下、ＴＦＴ：Thin Film Transistor）と略す。）は、オフ電流が大きい。図２２にｎチャネル型のＴＦＴの特性を示す。この図に示すように、ゲート・ソース間の電圧Ｖｇｓが負になると、ドレイン電流Ｉｄｓが増加する傾向がある。オフ電流は、ソース電位に対してゲート電位が低いほど大きくなり、また、ドレイン・ソース間の電圧が大きくなるほど大きくなる。
上述した従来の画素回路では、露光の順番ではない画素回路の増幅トランジスタＴｒ１のゲート電位は低電位ＶＳＳにしておく必要がある。しかし、検出の前にはリセット線ＲＳＤの電位を初期化のために初期化電位（例えば、ＶＤＤ）にする必要がある。このため、リセット線ＲＳＤの電位がリセット電位になる度にリセットトランジスタＴｒ２のリーク電流が増幅トランジスタＴｒ１のゲートに流れ込んでしまう。この結果、読み出しの順番ではない画素の増幅トランジスタＴｒ１のゲート電位が次第に上昇し、リーク電流が検出線ＳＥＮに流れ込み、正常な信号が取り出せなくなる。
本発明は、このような事情に鑑みてなされたものであり、薄膜トランジスタを用いる場合であっても、オフ電流に起因するノイズを抑制するという課題の解決を目的としている。

この課題を解決するために、本発明に係る検出装置の駆動方法は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路（例えば、図２の４０）を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタ（例えば、図２の４５）と、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子（例えば、図２の４７）と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタ（例えば、図２の４１）とを備えた検出装置を駆動する方法であって、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々はリセット期間、初期化期間、および検出期間を含み、前記リセット期間では、前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、前記第２トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、前記初期化期間では、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給することを特徴とする。

この発明によれば、リセット期間において、全ての走査線に選択電位が供給される。このとき、電源線には第２電位が供給されている。このため、水平走査期間ごとのリセット期間において、全ての単位回路で増幅トランジスタのゲート電位が第２電位に設定される。これにより、第２トランジスタにリーク電流が発生しても水平走査期間ごとに第１トランジスタのゲート電位をオフ状態になるようにリセットすることができるので、第２トランジスタのリーク電流を大幅に低減させることができる。この結果、検出信号のＳＮ比を大幅に向上させることができる。

また、本発明に係る検出装置の駆動方法は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備えた検出装置を駆動する方法であって、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間では、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記第２電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給することを特徴とする。

この発明によれば、走査線単位のリセットとブロック単位のリセットを同時に実行する。ここで、ブロック単位のリセットは、初期化期間で選択電位を供給した走査線が属するブロックの次のブロックに属するすべての走査線に選択電位を供給することによって実行される。したがって、リセットする単位回路の数を減らすことができるので、消費電力を低減することができる。特に、次のブロックは、走査線単位のリセットが実行されてから時間が経過しているので、第２トランジスタのリーク電流によって第１トランジスタのゲート電位がオン状態になり易い。そのようなブロックを対象としてリセットを実行するので、検出信号のＳＮ比を向上させつつ、消費電力を削減することが可能となる。

また、本発明に係る検出装置の駆動方法は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備えた検出装置を駆動する方法であって、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間では、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給し、前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記第２電位を前記電源線に供給し、当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらすことを特徴とする。

本発明によれば、検出の対象となる単位回路に対応する走査線の選択に応じて、リセットの対象となるブロックを順次ずらすことができる。検出信号のＳＮ比の向上と消費電力の低減はトレードオフの関係にある。消費電力を削減するためには、リセットの対象となる単位回路を減らす必要がある。このため、ノイズを検出線に出力する可能性が高いリセットされてから時間が最も経過した単位回路を選択的にリセットするのが効率がよい。そのような単位回路は、検出の対象となっている行の次に選択される行の単位回路である。この発明によれば、次に選択される走査線を含む所定数の走査線の単位回路をリセットするようにしたので、消費電力を削減しつつ、検出信号のＳＮ比をより一層向上させることができる。

ここで、前記第１トランジスタは前記電源線と前記検出線との間に設けられており、前記検出期間において前記電源線に前記第１電位を供給することが好ましい。この場合には、第１トランジスタへの電源供給をリセット電位および初期化電位を供給する電源線と兼用することができるので、特別な電源線が不要となる。この結果、開口率を向上させることができる。

また、前記第１トランジスタは所定の電位を供給するノードと前記検出線との間に設けられており、前記検出期間において前記電源線に前記第２電位を供給することが好ましい。この場合には、検出期間において電源線の電位を第２電位にすることができるので、第２トランジスタのリーク電流を低減することができ、検出信号のＳＮ比をより一層向上させることができる。

次に、本発明に係る検出装置は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備え、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々がリセット期間、初期化期間、および検出期間を含み、前記リセット期間、前記初期化期間、および前記検出期間に分けて前記複数の単位回路を駆動するものであって、前記リセット期間において、前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、前記初期化期間において、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給する電源供給手段と、前記リセット期間では、前記第２トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、前記初期化期間では、前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給する走査線駆動手段とを備えることを特徴とする。

この発明によれば、リセット期間において、全ての走査線に選択電位が供給されので、水平走査期間ごとに全ての単位回路をリセットできる。これにより、第２トランジスタにリーク電流が発生しても水平走査期間ごとに第１トランジスタのゲート電位をオフ状態になるようにリセットすることができるので、第２トランジスタのリーク電流を大幅に低減させることができる。この結果、検出信号のＳＮ比を大幅に向上させることができる。

次に、本発明に係る検出装置は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備え、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間、前記検出期間、およびリセット期間に分けて前記複数の単位回路を駆動するものであって、前記リセット期間において、前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、前記初期化期間において、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給する電源供給手段と、前記初期化期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給する走査線駆動手段とを備えたことを特徴とする。

この発明によれば、走査線単位のリセットとブロック単位のリセットを同時に実行するので、リセットする単位回路の数を減らして消費電力を低減することができる。特に、次のブロックは、走査線単位のリセットが実行されてから時間が経過しているので、第２トランジスタのリーク電流によって第１トランジスタのゲート電位がオン状態になり易い。そのようなブロックを対象としてリセットを実行するので、検出信号のＳＮ比を向上させつつ、消費電力を削減することが可能となる。

次に、本発明に係る検出装置は、複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備え、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間、前記検出期間、およびリセット期間に分けて前記複数の単位回路を駆動するものであって、前記リセット期間において、前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、前記初期化期間において、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給する電源供給手段と、前記初期化期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらす走査線駆動手段とを備えたことを特徴とする。

本発明によれば、検出の対象となる単位回路に対応する走査線の選択に応じて、リセットの対象となるブロックを順次ずらすことができるので、ノイズを検出線に出力する可能性が高いリセットされてから時間が最も経過した単位回路を選択的にリセットする。この結果、消費電力を削減しつつ、検出信号のＳＮ比をより一層向上させることができる。

上述した検出装置において、前記第１トランジスタは前記電源線と前記検出線との間に設けられており前記電源供給手段は、前記検出期間において前記電源線に前記第１電位を供給することが好ましい。あるいは、前記第１トランジスタは所定の電位を供給するノードと前記検出線との間に設けられており、前記電源供給手段は、前記検出期間において前記電源線に前記第２電位を供給することが好ましい。

また、上述した検出装置において、前記第１トランジスタおよび前記第２トランジスタは薄膜トランジスタであることが好ましい。薄膜トランジスタはリーク電流が大きいという特性があるが、この検出装置によればリーク電流を低減して検出信号のＳＮ比を向上させることができる。さらに、前記検出素子は、光エネルギーを電気エネルギーに変換する光電変換素子であることが好ましい。この場合には、画像を読み取ることができる。光電変換素子の典型例はフォトダイオードである。
次ぎに、本発明に係る電子機器は、上述した検出装置を備えたことを特徴とする。このような電子機器としては、スキャナー、ビデオカメラや電子スチルカメラ等の撮像装置、タッチパネル、温度測定装置などが該当する。

＜１．第１実施形態＞
図１に本発明の第１実施形態に係る検出装置の構成を示す。検出装置１は、スキャナーや撮像装置などの画像読取装置に適用される。同図に示されるように、検出装置１は、画素領域Ａ、Ｙドライバ１００、第１Ｘドライバ２００Ａ、第２Ｘドライバ２００Ｂ、制御回路３００を備える。このうち画素領域Ａには、Ｘ方向に延在するｍ本の走査線１０と、各走査線１０に対をなしてＸ方向に延在するｍ本の第１電源線１１と、Ｘ方向に直交するＹ方向に延在するｎ本の電源線１２と、各第２電源線１４に対をなしてＹ方向に延在するｎ本の検出線１４とが形成される。走査線１０と電源線１２との各交差に対応する位置には画素回路４０（単位回路）が配置される。したがって、これらの画素回路４０は、縦ｍ行×横ｎ列のマトリクス状に配列する。

Ｙドライバ１００は、画素領域Ａに配列する各画素回路４０を水平走査期間ごとに行単位で選択して、走査信号Ｙ１〜Ｙｍを各走査線１０に出力する。第１Ｘドライバ２００Ａは、ｎ本の検出線１４から供給される検出信号Ｘ１〜Ｘｎをサンプルホールドし、サンプルホールドの結果に基づいて画像信号ＶＩＤを生成する。また、第２Ｘドライバ２００Ｂは、電源線１２に電源電圧ＲＳＬを供給する。電源電圧ＲＳＬは第１電源電位ＶDDまたは第２電源電位ＶSSの一方となる。さらに、第１Ｘドライバ２００Ａは、各検出線１４を所定のタイミングで第２電源電位ＶSSにプリチャージする。後述するように第１電源線１１の電位が第１電源電位ＶDDのとき、各画素回路４０から入射光の光量に応じた大きさの検出信号Ｘ１〜Ｘｎが出力される。なお、検出信号Ｘ１〜Ｘｎの各々には、列方向に並ぶｍ個の画素回路４０から出力される信号が時分割多重される。制御回路３００は、クロック信号など各種の制御信号をＹドライバ１００、第１Ｘドライバ２００Ａおよび第２Ｘドライバ２００Ｂに供給する。

図２に画素回路４０の構成を示す。なお、この画素回路４０はｉ（ｉは１≦ｉ≦ｍの整数）行j（ｊは１≦ｊ≦ｎの整数）列目に配置されるが、他の画素回路４０も同様に構成されている。画素回路４０は、フォトダイオード４７を備える。フォトダイオード４７は入射光の光量に応じた大きさの電流を出力するものであって、光エネルギーを電気エネルギーに変換する光電変換素子として機能する。フォトダイオード４７の陽極（第１の端子）は固定電位に接続されており、その陰極は増幅トランジスタ４５のゲートに接続されている。また、増幅トランジスタ４５のゲートと第１電源線１１との間には容量素子４３が設けられている。この容量素子４３にフォトダイオード４７から出力される電荷が蓄積される。増幅トランジスタ４５のゲートと電源線１２との間にはリセットトランジスタ４１が設けられている。このリセットトランジスタ４１はスイッチング素子として機能し、走査信号Ｙｉが選択電位になるとオン状態となり、非選択電位になるとオフ状態となる。リセットトランジスタ４１がオン状態のとき、電源線１２の電位が増幅トランジスタ４５のゲートに供給される。さらに、増幅トランジスタ４５のドレインは電源線１２と電気的に接続される一方、そのソースは検出線１４と電気的に接続される。なお、増幅トランジスタ４５におけるドレインとソースの関係は、電位が高い方をドレイン、電位が低い方をソースと定義するので、バイアスによってはドレインとソースとが逆転することがある。

図３に、Ｙドライバ１００のブロック図を示す。シフトレジスタ１１０は、スタートパルスＳＰをＹクロック信号ＹＣＫに従って順次シフトして各シフト信号を生成する。各シフト信号は、１水平走査期間の初期化期間Ｔini（図６参照）において順次アクティブとなる。ＮＯＲ回路１２０の一方の入力端子にシフト信号が供給され、他方の入力端子にはリセット信号ＲＳが供給される。リセット信号ＲＳは水平走査期間のリセット期間Ｔrest（図６参照）において順次アクティブとなる。ＮＯＲ回路１２０の出力信号はバッファ回路１３０を介して走査信号Ｙ１〜Ｙｍとして、各走査線１０に供給される。

図４に、第１Ｘドライバ２００Ａのブロック図を示す。第１Ｘドライバ２００Ａはｎ本の検出線１４に各々対応する処理ユニットＵａ１〜Ｕａｎを備える。ここでは、処理ユニットＵａ１について説明するが、他の処理ユニットも同様に構成されている。トランスファーゲート２０、容量素子２１および容量素子２２は、サンプルホールド回路として機能する。トランスファーゲート２０はサンプリング信号ＳＨＧがハイレベルの場合、オン状態となり、ローレベルの場合、オフ状態となる。これにより、検出信号Ｘ１が取り込まれ保持される。また、インバータ２３は増幅回路として機能する。トランスファーゲート２４は、インバータ２３の入力を中間電位にバイアスするために用いられる。すなわち、制御信号ＡＭＧがハイレベルになるとインバータ２３の入力と出力とが短絡され、入力電位が中間電位がバイアスされる。インバータ２３の出力端子はスイッチングトランジスタ２５を介して配線Ｌに接続されている。スイッチングトランジスタ２５のゲートにはシフトレジスタ２６の出力信号が供給される。シフトレジスタ２６は、転送開始パルスＤＸをＸクロック信号ＸＣＫに従って順次転送して出力信号を生成する。この出力信号によって各処理ユニットＵａ１〜Ｕａｎは排他的に検出信号を配線Ｌに供給し、配線Ｌで検出信号が合成され、バッファＢを介して画像信号ＶＩＤとして出力される。なお、サンプリング信号ＳＨＧ、制御信号ＡＭＧ、転送開始パルスＤＸ、およびＸクロック信号ＸＣＫは、制御回路３００から供給される。

図５は、第２Ｘドライバ２００Ｂの構成を示すブロック図である。第２Ｘドライバ２００Ｂはｎ列に各々対応する処理ユニットＵｂ１〜Ｕｂｎを備える。ここでは、処理ユニットＵｂ１について説明するが、他の処理ユニットも同様に構成されている。トランジスタ２７とトランジスタ２８とは制御信号ＳＧ１およびＳＧ２によってオン・オフが制御される。ここで制御信号ＳＧ２は制御信号ＳＧ１を反転したものである。したがって、トランジスタ２７とトランジスタ２８とは排他的にオン状態となり、電源線１２に第１電源電位ＶDDまたは第２電源電位ＶSSを供給する。また、トランジスタ２９は制御信号ＲＧがハイレベルになるとオン状態となり、検出線１４に第２電源電位ＶSSを供給する。これにより、検出線１４をプリチャージすることが可能となる。

次に、検出装置１の動作を説明する。図６は、検出装置１の各部の信号波形を示すタイミングチャートである。走査信号Ｙ１〜Ｙｍは各水平走査期間の一部の期間で順次ハイレベルとなる。この図に示すようにｉ番目の水平走査期間は、リセット期間Ｔrest、初期化期間Ｔini、検出期間Ｔdet、および読出期間Ｔreadから構成される。

まず、リセット期間Ｔrestにおいては、増幅トランジスタ４５のゲート電位を第２電源電位ＶSSに設定する。図６に示すように当該期間では、走査信号Ｙｉがハイレベルとなるので、リセットトランジスタ４１がオン状態となる。このとき、制御信号ＳＧ１がローレベルとなる一方、制御信号ＳＧ２がハイレベルとなるので、トランジスタ２８がオン状態となって、第２電源電位ＶSSが電源電圧ＲＳＬとして電源線１２を介して増幅トランジスタ４５のゲートに供給される。さらに、制御信号ＲＧがハイレベルとなるので、トランジスタ２９がオン状態となり検出線１４に第２電源電位ＶSSがプリチャージされる。ｍ＝ｎ＝３の場合、図７に示すようにすべての画素回路４０において増幅トランジスタ４５のゲート電位が第２電源電位ＶSSに設定される。

次に、初期化期間Ｔiniでは、制御信号ＳＧ１がハイレベルとなりトランジスタ２７がオン状態となり、第１電源電位ＶDDが電源電圧ＲＳＬとして電源線１２およびリセットトランジスタ４１を介して増幅トランジスタ４５のゲートに供給される。図８に示されるように、初期化期間Ｔiniにおいて、第１電源電位ＶDDが供給されるのは、走査信号Ｙ１〜Ｙｍがハイレベルとなる行に限られる。図８に示す例では第２行である。その他の行の画素回路４０においては、リセット期間Ｔrestで書き込まれた第２電源電位ＶSSが容量素子４３によって保持される。また、初期化期間Ｔiniでは、サンプリング信号ＳＨＧおよび制御信号ＡＭＧがハイレベルとなるので、トランスファーゲート２０および２４がオン状態となる。このとき、検出線１４には第２電源電位ＶSSが供給されるので、容量素子２１の一方の端子の電位は第２電源電位ＶSSとなり、他方の端子の電位は中間電位に設定される。これにより、容量素子２１の電位が初期化される。

次に、検出期間Ｔdetにおいては、図６に示すように制御信号ＳＧ１がハイレベルとなりトランジスタ２７がオン状態となり、第１電源電位ＶDDが電源電圧ＲＳＬとして電源線１２に供給される。また、制御信号ＲＧがローレベルとなるので、トランジスタ２９はオフ状態となり、検出線１４には第２電源電位ＶSSが供給されない。図１０に示されるように、検出期間Ｔdetでは、選択された行（この例では、第２行）の画素回路４０から検出信号Ｘ１〜Ｘ３が出力される。さらに、検出期間Ｔdetにおいては、初期化期間Ｔiniと同様に制御信号ＳＧ１がハイレベルであるから、トランジスタ２７がオン状態となり、第１電源電位ＶDDが電源線１２に供給される。ただし、検出期間Ｔdetでは、走査信号Ｙｉがローレベルとなるので、リセットトランジスタ４１がオフ状態となる。
図９に選択された第２行第２列の画素回路４０のバイアスを示す。この図に示すように増幅トランジスタ４５のゲート電位Ｖｇは、フォトダイオード４７の電圧をＶｐｄとすれば、Ｖｇ＝ＶＤＤ−Ｖｐｄとなる。電圧Ｖｐｄは、フォトダイオード４７への入射光の光量に応じて変化する。そして、ゲート電位に応じて定まる電流が検出信号Ｘ２として検出線１４に出力される。

検出線１４の電位をＶsenseとすると、電位Ｖsenseは図１１に示すように変化する。ここで、特性Ｑ１は入射光の光量が小さく暗い場合を示し、特性Ｑ２は入射光の光量が大きく明るい場合を示す。すなわち、暗い場合には、フォトダイオード４７の電圧Ｖｐｄが小さいので、ゲート電位Ｖｇが高い。このため、大きな電流が増幅トランジスタ４５のソースから流れ出し、検出線１４の電位Ｖsenseが急速に上昇する。一方、明るい場合にはフォトダイオード４７の電圧Ｖｐｄが大きいのでゲート電位Ｖｇが高い。このため、増幅トランジスタ４５のソースから流れ出す電流が小さいので、検出線１４の電位Ｖsenseは緩やかに上昇する。そして、Ｖsense＝Ｖｇ−Ｖｔｈとなると、増幅トランジスタ４５がオフ状態となる。このように入射光の光量に応じて検出線１４に流れ出る電荷量が相違するので、これを上述した処理ユニットＵａ２において電圧として検出する。

上述したように本実施形態では、全ての水平走査期間のリセット期間Ｔrestにおいて走査信号Ｙ１〜Ｙｉを選択電位としたので、水平走査期間ごとに増幅トランジスタ４５のゲート電位を第１電源電位ＶDDに設定することができる。すなわち、電源電圧ＲＳＬが初期化期間Ｔiniにおいて第２電源電位ＶSSに遷移して、リーク電流が増幅トランジスタ４５のゲートに流れ込んだとしても、ゲート電位は水平走査期間の周期でリセットされる。したがって、ゲート電位が上昇して選択されない増幅トランジスタ４５がオン状態に近づくことがないので、検出信号を出力しない画素回路４０からのリーク電流を確実に低減することが可能となり、検出信号のＳＮ比を向上させることができる。

次に、読出期間Ｔreadについて説明する。図６に示すように読出期間Ｔreadにおいては、サンプリング信号ＳＨＧおよび制御信号ＡＭＧがローレベルとなるので、図１２に示すようにトランスファーゲート２０および２４がオフ状態となる。検出期間Ｔdetにおいて容量素子２１および２２には入射光に応じた電荷が流れ込むので、インバータ２３の入力電位は、流れ込む電荷量に応じて上昇する。読出期間Ｔreadにおいて、インバータ２３は電荷の変化を増幅して電圧として取り出すことができる。
また、読出期間Ｔreadにおいては、リセット期間Ｔrestと同様に制御信号ＳＧ２がハイレベルであるから、トランジスタ２８がオン状態となり、第２電源電位ＶSSが電源線１２に供給される。ただし、検出期間Ｔdetでは、走査信号Ｙｉがローレベルとなるので、リセットトランジスタ４１がオフ状態となる。このため、電源線１２の電位は不問であり、第１電源電位ＶDDであってもよいし、あるいは第２電源電位ＶSSであってもよい。

なお、上述した実施形態においては、検出線１４に流れ出す電荷を容量素子２１および２２で積分し、その結果によって光量を読み取ったが、増幅トランジスタ４５のオン抵抗の相違によって光量を読み取るようにしてもよい。
また、図１３に示すように増幅トランジスタ４５の電源を供給する配線と電源線１２とを分離してもよい。この場合、図１４に示すように検出期間Ｔdetにおいて電源電圧ＲＳＬを第２電源電位ＶSSとすることができるので、リセットトランジスタ４１のリーク電流を低減することができる。この結果、増幅トランジスタ４５のゲート電位の上昇を小さくなるから、選択されていない画素回路４０からリーク電流が検出線１４に流れ出ることを防止できる。

＜２．第２実施形態＞
上述した第１実施形態では、水平走査期間ごとに全ての走査線１０に選択電位を供給し、電源線１２を介して供給される第１電源電位ＶDDを増幅トランジスタ４５のゲートに供給して、リーク電流によるゲート電位の上昇を抑圧していた。これに対して第２実施形態の検出装置１は、走査線１０を順次選択し、選択された画素回路４０では検出信号を出力した後、増幅トランジスタ４５のゲートに第１電源電位ＶDDを供給してリセットすると共に、検出領域を走査線１０に沿って複数のブロックに分割し、分割されたブロック単位でリセットを実行する。この例では、検出領域を４つに分割したブロックＢ１〜Ｂ４を想定する（図１７参照）。

本実施形態の検出装置１は、Ｙドライバ１００の替わりにＹドライバ１００Ａを用いる点を除いて、図１に示す第１実施形態の検出装置１と同様に構成されている。図１５にＹドライバ１００Ａの構成を示す。この図に示すようにＹドライバ１００Ａは、スタートパルスＳＰをＹクロック信号ＹＣＫに従って順次シフトして各シフト信号を生成するシフトレジスタ１１０と、駆動ユニットＵａ〜Ｕｄを備える。各駆動ユニットＵａ〜Ｕｄは、ブロックＢ１〜Ｂ４に対応している。第１実施形態ではリセット期間Ｔrestを規定するリセット信号ＲＳを全てのＮＯＲ回路１２０に供給することによって、全ての画素回路４０を水平走査期間ごとにリセットした。

これに対して、第２実施形態では、４つのリセット信号ＲＳａ〜ＲＳｄを用いる。これらのリセット信号ＲＳａ〜ＲＳｄは、図１６に示すように１フレームを４つに分割した第１乃至第４期間Ｔ１〜Ｔ４で各々アクティブとなる。図１７を参照してブロック単位のリセットについて説明する。ブロック単位のリセットは、検出する行が踏まれるブロックの次のブロックである。即ち、検出する行がブロックＢ１に含まれる場合、リセットするブロックはブロックＢ２であり、検出する行がブロックＢ２に含まれる場合、リセットするブロックはブロックＢ３であり、検出する行がブロックＢ３に含まれる場合、リセットするブロックはブロックＢ４であり、検出する行がブロックＢ４に含まれる場合、リセットするブロックはブロックＢ１である。

例えば、図１７（Ａ）に示すように検出の対象となる行がブロックＢ２に含まれる場合、ブロックＢ３がリセットされるブロックとなる。そして、図１７（Ｂ）に示すように検出の対象となる行をシフトしても当該行が従前のブロックＢ２に属する場合には、リセットされるブロックは変化しない。この後、検出の対象となる行がブロックＢ３に含まれるようになると、リセットされるブロックがブロックＢ３からブロックＢ４へ移行する。

図１８に電源電圧ＲＳＬと走査信号ＹｉおよびＹi+1の関係を示す。この図に示すように、リセット期間Ｔrestでは、初期化期間Ｔiniで選択電位を供給した走査線１０に選択電位を供給する。このとき、初期化期間Ｔiniで選択電位を供給した走査線１０が属するブロック（例えば、Ｂ２）の次のブロック（例えば、Ｂ３）に属するすべての走査線１０に選択電位を供給する。従って、検出の対象となる行の次のブロックに属する走査信号をYｊとしたとき、走査信号Ｙｊは図１８に示すものとなる。

このようにブロック単位のリセットを実行すると、水平走査期間ごとに全ての画素回路４０に対してリセットを実行する第１実施形態と比較して、消費電力を削減することができる。また、増幅トランジスタ４５のゲート電位の上昇によって検出線１４に流れ込むリーク電流が大きくなるので、リセットされてからの経過時間が長い画素回路４０ほど、リーク電流が大きくなる。本実施形態において、検出の対象となるブロックの次のブロックに対してリセットを実行したのは、次のブロックがリセットされてからの時間が最も経過しているからである。検出信号のＳＮ比の向上と消費電力の低減はトレードオフの関係にあるが、本実施形態のように次のブロックをリセットの対象とすることにより、消費電力を削減しつつ、ＳＮ比を向上させることができる。
なお、図１９（Ａ）に示すように２つのブロックを同時にリセットしてもよく、あるいは、図１９（Ｂ）に示すように検出の対象となる行が属するブロック以外のブロック全てをリセットの対象としてもよい。

＜３．第３実施形態＞
上述した第２実施形態では、Ｙドライバ１００Ａを用いて、走査線単位のリセットとブロック単位でリセットを同時に実行した。この場合、リセットの対象となるブロックは固定であった。これに対して第３実施形態の検出装置１は、選択される走査線１０に応じてリセットの対象となるブロックを順次ずらしていく点で相違する。

図２０に第３実施形態で用いるＹドライバ１００Ｂのブロック図を示し、図２１にそのタイミングチャートを示す。この例のスタートパルスＳＰは、ブロックの範囲に相当する幅を有しており、この例では５水平走査期間となっている。すなわち、ブロックの大きさは５本の走査線１０の範囲となる。シフトレジスタ１１０はスタートパルスＳＰをＸクロック信号ＸＣＫに従って順次シフトし、シフト信号Ｓ２、Ｓ３を生成する。スタートパルスＳＰに対してシフト信号Ｓ２はハイレベルの期間が１水平走査期間１Ｈだけずれたものであり、シフト信号Ｓ３はシフト信号Ｓ２に対してハイレベルの期間が１水平走査期間だけずれたものである。

ＮＯＲ回路１１２には、スタートパルスＳＰ（前段のシフト信号）と当該段のシフト信号Ｓ２をインバータ１１１で反転した信号が供給される。このため、ＮＯＲ回路１１２の出力信号Ｓ６は、シフト信号Ｓ２がハイレベルとなる最後の１水平走査期間でハイレベルとなる。ＮＡＮＤ回路１１３は、各水平走査期間の初期化期間Ｔiniでハイレベルとなる初期化信号ＩＮＩＴと信号Ｓ６との反転論理積を演算し、出力信号Ｓ７を生成する。出力信号Ｓ７は、選択期間Ｔｓの最後の水平走査期間における初期化期間Ｔiniを特定する信号である。

次に、ＮＯＲ回路１１４は、スタートパルスＳＰおよびシフト信号Ｓ２の反転論理和を演算し出力信号Ｓ４を生成する。ＮＯＲ回路１１５は出力信号Ｓ４と反転リセット信号／ＲＳとの反転論理和を演算し出力信号Ｓ５を生成する。反転リセット信号／ＲＳは各水平走査期間のリセット期間Ｔrestでローレベルとなる。出力信号Ｓ５は、期間Ｔａに含まれるリセット期間Ｔrestを指定する信号である。ＮＡＮＤ回路１１７は、出力信号Ｓ５をインバータ１１６で反転した信号と出力信号Ｓ７との反転論理積を演算して走査信号Ｙ１を生成する。走査信号Ｙ１は６水平走査期間に亘ってリセット期間Ｔrestでアクティブとなり、最後の水平走査期間の初期化期間Ｔiniでアクティブとなる。これに対して、走査信号Ｙ２は、走査信号Ｙ１を１水平走査期間だけずらしたものとなる。

ここで、走査信号Ｙ１が供給される第１番目の走査線１０に着目すると、初期化期間Ｔiniに選択電位が供給される水平走査期間Ｔｘにおいて、そのリセット期間Ｔrestで当該走査線１０に選択電位が供給され、第１行の画素回路４０がリセットされる。さらに、水平走査期間Ｔｘのリセット期間Ｔrestでは、走査信号Ｙ２〜Ｙ６が選択電位となるので、第２行乃至第６行の画素回路４０も同時にリセットされる。すなわち、少なくとも次の初期化期間Ｔiniで選択電位が供給される走査線１０（第２行）を含む所定数の走査線１０に選択電位が供給される。これにより、検出の対象となる画素回路４０に対応する走査線１０の選択に応じて、リセットの対象となるブロックを順次ずらすことができる。

上述したように検出信号のＳＮ比の向上と消費電力の低減はトレードオフの関係にある。消費電力を削減するためには、リセットの対象となる画素回路４０を減らす必要がある。このため、ノイズを検出線１４に出力する可能性が高いリセットされてから時間が最も経過した画素回路４０を選択的にリセットするのが効率がよい。そのような画素回路４０は、検出の対象となっている行の次に選択される行の画素回路４０である。本実施形態では、次に選択される行を含む所定数の行の画素回路４０をリセットするようにしたので、消費電力を削減しつつ、検出信号のＳＮ比をより一層向上させることができる。

＜４．変形例＞
上述した各実施形態においては、検出素子としてフォトダイオード４７を用いて検出装置１を構成したが、本発明はこれに限定されるものではなく、外的要因（光、温度、圧力変化）に応じて増幅トランジスタ４５のゲート電位を変化させることができるのであれば、どのような検出素子を用いてもよい。例えば、PINダイオードを熱センサとして使えば温度を検出する検出装置を構成できる。また、フォトダイオードの代わりに圧電素子を使えば圧力を検出する検出装置を構成できる。
さらに、検出素子としてのフォトダイオード４５は、ライン状に配置してもよい。また、検出装置１をタッチパネル（液晶、OLED、無機LED、EPD）として用いてもよい。
くわえて、上述した第２実施形態および第３実施形態でも図１３に示す画素回路を採用してもよい。この場合には、図１８および図２１に示す検出期間Ｔdetにおいて、第２Ｘドライバ２００Ｂは、第２電源電位ＶSSを電源電圧ＲＳＬとして電源線１２に供給すればよい。

本発明の実施形態に係る検出装置の構成を示すブロック図である。画素回路の構成を示す回路図である。Ｙドライバの構成を示すブロック図である。第１Ｘドライバの構成を示すブロック図である。第２Ｘドライバの構成を示すブロック図である。検出装置の各部の信号波形を示すタイミングチャートである。リセット期間における信号の流れを示す説明図である。初期化期間における信号の流れを示す説明図である。検出期間における信号の流れを示す説明図である。画素回路のバイアスを示す説明図である。検出線の電位の時間変化を示すグラフである。読出期間における信号の流れを示す説明図である。他の画素回路の例を示す回路図である。他の画素回路の動作を示すタイミングチャート。第２実施形態に係るＹドライバ１００Ａの構成を示すブロック図である。リセット信号のタイミングチャートである。検出の対象となる走査線とリセットの対象となるブロックの関係を説明するための説明図である。検出装置の各部の信号波形を示すタイミングチャートである。変形例に係る検出の対象となる走査線とリセットの対象となるブロックの関係を説明するための説明図である。第３実施形態に係るＹドライバ１００Ｂの構成を示すブロック図である。検出装置の各部の信号波形を示すタイミングチャートである。従来の画素回路の構成を示す回路図である。薄膜トランジスタの特性を示す説明図である。

符号の説明

１……検出装置、１２……電源線、１４……検出線、４０……画素回路、４１……リセットトランジスタ（第２トランジスタ）、４３……容量素子、４５……増幅トランジスタ（第１トランジスタ）、１００，１００Ａ，１００Ｂ……Ｙドライバ、２００Ａ……第１Ｘドライバ、２００Ｂ……第２Ｘドライバ、Ｔrest……リセット期間、Ｔini……初期化期間、Ｔdet……検出期間、Ｔread……読出期間。

Claims

複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備えた検出装置の駆動方法であって、
１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々はリセット期間、初期化期間、および検出期間を含み、
前記リセット期間では、
前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、
前記第２トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、
前記初期化期間では、
前記第１トランジスタをオン状態とする第１電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、
前記検出期間では、
前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給する、
ことを特徴とする検出装置の駆動方法。
複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備えた検出装置の駆動方法であって、
１フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、
前記初期化期間では、
前記第１トランジスタをオン状態とする第１電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、
前記検出期間では、
前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、
前記リセット期間では、
前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給する、
ことを特徴とする検出装置の駆動方法。
複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、前記複数の単位回路の各々は、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備えた検出装置の駆動方法であって、
１フレームが複数の水平走査期間からなり、前記複数の水平走査期間が初期化期間、検出期間、およびリセット期間を含み、
前記初期化期間では、
前記第１トランジスタをオン状態とする第１電位を前記電源線に供給し、
前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、
前記検出期間では、
前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、
前記リセット期間では、
前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、
当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらす、
ことを特徴とする検出装置の駆動方法。
前記第１トランジスタは前記電源線と前記検出線との間に設けられており、
前記検出期間において前記電源線に前記第１電位を供給する、
ことを特徴とする請求項１乃至３のうちいずれか１項に記載の検出装置の駆動方法。
前記第１トランジスタは所定の電位を供給するノードと前記検出線との間に設けられており、
前記検出期間において前記電源線に前記第２電位を供給する、
ことを特徴とする請求項１乃至３のうちいずれか１項に記載の検出装置の駆動方法。
複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備え、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々がリセット期間、初期化期間、および検出期間を含み、前記リセット期間、前記初期化期間、および前記検出期間に分けて前記複数の単位回路を駆動する検出装置であって、
前記リセット期間において、前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、前記初期化期間において、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給する電源供給手段と、
前記リセット期間では、前記第２トランジスタをオン状態とする選択電位を前記複数の走査線の全てに供給し、前記初期化期間では、前記複数の水平走査期間の各々において前記選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給する走査線駆動手段とを、
備えることを特徴とする検出装置。
複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備え、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間、前記検出期間、およびリセット期間に分けて前記複数の単位回路を駆動する検出装置であって、
前記リセット期間において、前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、前記初期化期間において、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給する電源供給手段と、
前記初期化期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、前記複数の水平走査期間の各々において前記初期化期間で前記選択電位を供給した前記走査線に前記選択電位を供給するとともに、前記複数の走査線を複数のブロックに分割した場合に、前記初期化期間で前記選択電位を供給した前記走査線が属するブロックの次のブロックに属するすべての走査線に前記選択電位を供給する走査線駆動手段とを、
備えたことを特徴とする検出装置。
複数の走査線と、複数の検出線と、前記走査線と前記検出線との交差に対応して設けられた複数の単位回路を備え、ゲートの電位に応じた検出信号を前記検出線に供給する第１トランジスタと、前記第１トランジスタのゲートと接続され、外的要因に応じて前記第１トランジスタのゲート電位を変化させる検出素子と、前記第１トランジスタのゲートと電源線との間に設けられ、ゲートが前記走査線に接続された第２トランジスタとを備え、１フレームが複数の水平走査期間からなり、前記複数の水平走査期間の各々が初期化期間、検出期間、およびリセット期間を含み、前記初期化期間、前記検出期間、およびリセット期間に分けて前記複数の単位回路を駆動する検出装置であって、
前記リセット期間において、前記第１トランジスタをオフ状態とする第２電位を前記電源線に供給し、前記初期化期間において、前記第１トランジスタをオン状態とする第１電位を前記電源線に供給する電源供給手段と、
前記初期化期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオン状態とする選択電位を前記複数の走査線に順次供給し、前記検出期間では、前記複数の水平走査期間の各々において前記第２トランジスタをオフ状態とする非選択電位を前記複数の走査線に順次供給し、前記リセット期間では、当該リセット期間を含む水平走査期間の前記初期化期間において前記選択電位を供給した前記走査線と、少なくとも次の前記初期化期間で前記選択電位が供給される前記走査線を含む所定数の走査線とに前記選択電位を供給し、水平走査期間ごとに前記所定数の走査線をずらす走査線駆動手段とを、
備えたことを特徴とする検出装置。
前記第１トランジスタは前記電源線と前記検出線との間に設けられており、
前記電源供給手段は、前記検出期間において前記電源線に前記第１電位を供給する、
ことを特徴とする請求項６乃至８のうちいずれか１項に記載の検出装置。
前記第１トランジスタは所定の電位を供給するノードと前記検出線との間に設けられており、
前記電源供給手段は、前記検出期間において前記電源線に前記第２電位を供給する、
ことを特徴とする請求項６乃至８のうちいずれか１項に記載の検出装置。
前記第１トランジスタおよび前記第２トランジスタは薄膜トランジスタであることを特徴とする請求項６乃至１０のうちいずれか１項に記載の検出装置。
前記検出素子は、光エネルギーを電気エネルギーに変換する光電変換素子であることを特徴とする請求項６乃至１１のうちいずれか１項に記載の検出装置。
請求項６乃至１２のうちいずれか１項に記載の検出装置を備えたことを特徴とする電子機器。