JP2003023144A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】新しい構成を有する画素を提供することによっ
て、マスク数及び工程数を増加させることなく、高い開
口率を実現した半導体装置を提供することを課題とす
る。 【解決手段】本発明の半導体装置を用いることにより、
電源供給線が必要なくなるため、従来の半導体装置に比
べて、パネル作成プロセスにおけるマスク枚数や工程数
の増加を伴うことなく、より高い開口率を実現すること
が出来る。また、各画素が高い開口率をもつことによ
り、光の利用効率が向上し、半導体装置の省電力化およ
び小型化が達成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置に関す
る。より詳細には、半導体基板上又は絶縁表面上に作製
されたトランジスタを有するアクティブマトリクス型半
導体装置に関する。

【０００２】

【従来の技術】イメージセンサ機能を有する半導体装置
には、光電変換素子と該光電変換素子を制御する一つま
たは複数のトランジスタが設けられる。光電変換素子と
しては、ＰＮ型のフォトダイオードが用いられる場合が
多い。その他には、ＰＩＮ型のフォトダイオード、アバ
ランシェ型ダイオード、ｎｐｎ埋め込み型ダイオード、
ショットキー型ダイオード、フォトトランジスタなどが
ある。その他には、Ｘ線用のフォトコンダクタや赤外線
用のセンサなどもあるが、本発明の半導体装置は公知の
どのような素子を用いることが出来る。

【０００３】イメージセンサ機能を有する半導体装置
は、大別してＣＣＤ型とＣＭＯＳ型に分類される。ＣＭ
ＯＳ型の半導体装置は、増幅用回路を搭載していないも
のはパッシブ型、増幅用回路を搭載しているものはアク
ティブ型に分類される。増幅用回路は、光電変換素子が
読み取った被写体の画像信号を増幅したりする機能を有
する。その結果、ノイズなどの影響を受けにくく、増幅
用回路が搭載されたアクティブ型のＣＭＯＳ型半導体装
置は多く採用されている。

【０００４】ここで、光電変換素子と複数のトランジス
タを１画素中に設けた半導体装置について、図５〜図７
を用いて説明する。

【０００５】図５に本発明の半導体装置の概略図の一例
を示す。図５の半導体装置は、画素部１０３、画素部１
０３の周辺に配置されたソース信号線駆動回路１０１、
ゲート信号線駆動回路１０２を有している。なお、本実
施の形態において示す半導体装置はソース信号線駆動回
路１０１と、ゲート信号線駆動回路１０２とをそれぞれ
１つずつ有しているが、本発明はこれに限定されない。
ソース信号線駆動回路１０１と、ゲート信号線駆動回路
１０２の数は任意に定めることができる。

【０００６】また、画素部１０３は、半導体基板上又は
絶縁表面上にマトリクス状に形成された複数の画素１０
０、ソース信号線駆動回路１０１と接続された信号線、
ゲート信号線駆動回路１０２と接続された信号線を有し
ている。なお、ソース信号線駆動回路１０１とゲート信
号線駆動回路１０２とに接続される信号線の数は、後述
する画素１００の構成により異なっている。また、ソー
ス信号線駆動回路１０１は、バイアス用回路１０１ａ、
サンプルホールド回路１０１ｂ、信号出力線駆動回路１
０１ｃ、最終出力増幅用回路１０１ｄなどを有している
が、これらの回路に関しては実施例において詳しく説明
する。

【０００７】図６と図７は、図５で示した画素部１０３
におけるｉ行目ｊ列目に設けられた画素１００の回路図
を示す。

【０００８】図６（Ａ）に示す画素１００は、信号出力
線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線（ＶＢ1〜
ＶＢｘ）のいずれか１つと、ゲート信号線（Ｇ１〜Ｇ
ｙ）のいずれか１つと、リセット信号線（Ｒ１〜Ｒｙ）
のいずれか１つとを有している。また、画素１００は、
スイッチング用トランジスタ５１２と、増幅用トランジ
スタ５１３と、リセット用トランジスタ５１４と、光電
変換素子５１１とを有している。

【０００９】光電変換素子５１１は、ｎチャネル型端
子、ｐチャネル型端子、およびｎチャネル型端子とｐチ
ャネル型端子の間に設けられている光電変換層を有して
いる。ｐチャネル型端子及びｎチャネル型端子の一方
は、電源基準線５２１に接続されており、もう一方は増
幅用トランジスタ５１３のゲート電極に接続されてい
る。

【００１０】スイッチング用トランジスタ５１２のゲー
ト電極はゲート信号線（Ｇｊ）に接続されている。そし
てスイッチング用トランジスタ５１２のソース領域とド
レイン領域は、一方は増幅用トランジスタ５１３のソー
ス領域に接続されており、もう一方は信号出力線（Ｓ
ｉ）に接続されている。スイッチング用トランジスタ５
１２は、光電変換素子５１１の信号を出力するときのス
イッチング素子として機能するトランジスタである。

【００１１】増幅用トランジスタ５１３のドレイン領域
は電源線（ＶＢｉ）に接続されている。そして増幅用ト
ランジスタ５１３のソース領域はスイッチング用トラン
ジスタ５１２のソース領域又はドレイン領域に接続され
ている。増幅用トランジスタ５１３は、画素部１０３の
下部に設けられたバイアス用トランジスタ（図示せず）
とソースフォロワ回路を形成する。そのため、増幅用ト
ランジスタ５１３とバイアス用トランジスタの極性は同
じである方がよい。

【００１２】リセット用トランジスタ５１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ５１４のソース領域とドレイン領域
は、一方は電源線（ＶＢｉ）に接続されており、もう一
方は、光電変換素子５１１及び増幅用トランジスタ５１
３のゲート電極に接続されている。リセット用トランジ
スタ５１４は、光電変換素子５１１を初期化（リセッ
ト）するための素子（スイッチング素子）として機能す
るトランジスタである。

【００１３】図６（Ｂ）に示す画素１００は、信号出力
線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線（ＶＢ1〜
ＶＢｘ）のいずれか１つと、ゲート信号線（Ｇ１〜Ｇ
ｙ）のいずれか１つと、リセット信号線（Ｒ１〜Ｒｙ）
のいずれか１つとを有している。また、画素１００は、
スイッチング用コンデンサ７１２と、増幅用トランジス
タ７１３と、リセット用トランジスタ７１４と、光電変
換素子７１１とを有している。

【００１４】光電変換素子７１１は、ｎチャネル型端
子、ｐチャネル型端子、およびｎチャネル型端子とｐチ
ャネル型端子の間に設けられている光電変換層を有して
いる。ｐチャネル型端子、ｎチャネル型端子の一方は、
電源基準線７２１に接続されており、もう一方はスイッ
チング用コンデンサ７１２の一方の端子に接続されてい
る。

【００１５】スイッチング用コンデンサ７１２のもう一
方の端子は、ゲート信号線（Ｇｊ）に接続されている。
スイッチング用コンデンサ７１２は、光電変換素子７１
１の信号を出力するときのスイッチング素子として機能
するコンデンサである。

【００１６】増幅用トランジスタ７１３のドレイン領域
は電源線（ＶＢｉ）に接続されている。そして増幅用ト
ランジスタ７１３のソース領域は信号出力線（Ｓｉ）に
接続されている。増幅用トランジスタ７１３は、画素部
１０３の下部に設けられたバイアス用トランジスタ（図
示せず）とソースフォロワ回路を形成する。そのため、
増幅用トランジスタ７１３とバイアス用トランジスタの
極性は同じである方がよい。

【００１７】リセット用トランジスタ７１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ７１４のソース領域とドレイン領域
は、一方は電源線（ＶＢｉ）に接続されており、もう一
方は、光電変換素子７１１及び増幅用トランジスタ７１
３のゲート電極に接続されている。リセット用トランジ
スタ７１４は、光電変換素子７１１を初期化（リセッ
ト）するための素子（スイッチング素子）として機能す
るトランジスタである。

【００１８】図６（Ｃ）に示す画素１００は、図６
（Ａ）に示す画素１００のスイッチング用トランジスタ
と増幅用トランジスタの接続の構成が異なる例を示す。
画素１００は、信号出力線（Ｓ１〜Ｓｘ）のいずれか１
つと、電源線（ＶＢ1〜ＶＢｘ）のいずれか１つと、ゲ
ート信号線（Ｇ１〜Ｇｙ）のいずれか１つと、リセット
信号線（Ｒ１〜Ｒｙ）のいずれか１つとを有している。
また、画素１００は、スイッチング用トランジスタ５１
２０と、増幅用トランジスタ５１３０と、リセット用ト
ランジスタ５１４０と、光電変換素子５１１０とを有し
ている。

【００１９】光電変換素子５１１０は、ｎチャネル型端
子、ｐチャネル型端子、およびｎチャネル型端子とｐチ
ャネル型端子の間に設けられている光電変換層を有して
いる。ｐチャネル型端子及びｎチャネル型端子の一方
は、電源基準線５２１０に接続されており、もう一方は
増幅用トランジスタ５１３０のゲート電極に接続されて
いる。

【００２０】スイッチング用トランジスタ５１２０のゲ
ート電極はゲート信号線（Ｇｊ）に接続されている。そ
してスイッチング用トランジスタ５１２０のソース領域
とドレイン領域は、一方は増幅用トランジスタ５１３０
のソース領域に接続されており、もう一方は電源供給線
（ＶＢｉ）に接続されている。スイッチング用トランジ
スタ５１２０は、光電変換素子５１１０の信号を出力す
るときのスイッチング素子として機能するトランジスタ
である。

【００２１】増幅用トランジスタ５１３０のドレイン領
域は信号出力線（Ｓｉ）に接続されている。そして増幅
用トランジスタ５１３０のソース領域はスイッチング用
トランジスタ５１２のソース領域又はドレイン領域の一
方に接続されている。増幅用トランジスタ５１３０は、
画素部１０３の下部に設けられたバイアス用トランジス
タ（図示せず）とソースフォロワ回路を形成する。その
ため、増幅用トランジスタ５１３０とバイアス用トラン
ジスタの極性は同じである方がよい。

【００２２】リセット用トランジスタ５１４０のゲート
電極は、リセット信号線（Ｒj）に接続されている。リ
セット用トランジスタ５１４０のソース領域とドレイン
領域は、一方は電源線（ＶＢｉ）に接続されており、も
う一方は、光電変換素子５１１０及び増幅用トランジス
タ５１３０のゲート電極に接続されている。リセット用
トランジスタ５１４０は、光電変換素子５１１を初期化
（リセット）するための素子（スイッチング素子）とし
て機能するトランジスタである。

【００２３】なお、図６（Ｃ）に示す画素１００では、
スイッチング用トランジスタ５１２０のソース領域及び
ドレイン領域の一方が電源供給線（ＶＢｉ）に接続され
ている。図示しないが、このような構成は、図６
（Ａ）、（Ｂ）に示す画素１００にも適用される。

【００２４】図７（Ａ）に示す画素１００は、信号出力
線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線（ＶＢ1〜
ＶＢｘ）のいずれか１つと、ゲート信号線（Ｇ１〜Ｇ
ｙ）のいずれか１つと、リセット信号線（Ｒ１〜Ｒｙ）
のいずれか１つと、転送信号線（Ｔ１〜Ｔｙ）のいずれ
か一つと、フォトゲート信号線（Ｆ１〜Ｆｙ）のいずれ
か一つとを有している。また、画素１００は、スイッチ
ング用トランジスタ６１２と、増幅用トランジスタ６１
３と、リセット用トランジスタ６１４と、転送用トラン
ジスタ６１５と、フォトゲート６１１とを有している。

【００２５】フォトゲート６１１の一方の端子は、フォ
トゲート信号線（Ｆｊ）に接続されており、もう一方の
端子は転送用トランジスタ６１５に接続されている。

【００２６】スイッチング用トランジスタ６１２のゲー
ト電極は、ゲート信号線（Ｇｊ）に接続されている。そ
してスイッチング用トランジスタ６１２のソース領域及
びドレイン領域は、一方は信号出力線（Ｓｉ）に接続さ
れており、もう一方は増幅用トランジスタ６１３のソー
ス領域に接続されている。スイッチング用トランジスタ
６１２は、フォトゲート６１１に信号を出力するときの
スイッチング素子として機能するトランジスタである。

【００２７】増幅用トランジスタ６１３のドレイン領域
は電源線（ＶＢｉ）に接続されている。そして増幅用ト
ランジスタ６１３のソース領域はスイッチング用トラン
ジスタ６１２の端子に接続されている。増幅用トランジ
スタ６１３は、画素部１０３の下部に設けられたバイア
ス用トランジスタ（図示せず）とソースフォロワ回路を
形成する。そのため、増幅用トランジスタ６１３とバイ
アス用トランジスタの極性は同じである方がよい。

【００２８】リセット用トランジスタ６１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ６１４のソース領域とドレイン領域
は、一方は電源線（ＶＢｉ）に接続されており、もう一
方は、増幅用トランジスタ６１３のゲート電極に接続さ
れている。リセット用トランジスタ６１４は、フォトゲ
ート６１１を初期化（リセット）するための素子（スイ
ッチング素子）として機能するトランジスタである。

【００２９】転送用トランジスタ６１５のゲート電極
は、転送信号線（Ｔｊ）に接続されている。そして転送
用トランジスタ６１５のソース領域及びドレイン領域
は、一方は増幅用トランジスタ６１３のゲート電極及び
リセット用トランジスタ６１４のソース領域に接続され
ており、もう一方はフォトゲート６１１に接続されてい
る。

【００３０】図７（Ｂ）に示す画素１００は、信号出力
線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線（ＶＢ1〜
ＶＢｘ）のいずれか１つと、ゲート信号線（Ｇ１〜Ｇ
ｙ）のいずれか１つと、リセット信号線（Ｒ１〜Ｒｙ）
のいずれか１つと、転送信号線（Ｔ１〜Ｔｘ）を有して
いる。また、画素１００は、スイッチング用トランジス
タ８１２と、増幅用トランジスタ８１３と、リセット用
トランジスタ８１４と、転送用トランジスタ８１５と、
光電変換素子８１１とを有している。

【００３１】光電変換素子８１１は、ｎチャネル型端
子、ｐチャネル型端子、およびｎチャネル型端子とｐチ
ャネル型端子の間に設けられている光電変換層を有して
いる。ｐチャネル型端子及びｎチャネル型端子の一方
は、電源基準線８２１に接続されており、もう一方は転
送用トランジスタ８１５のソース領域又はドレイン領域
に接続されている。

【００３２】スイッチング用トランジスタ８１２のゲー
ト電極はゲート信号線（Ｇｊ）に接続されている。そし
てスイッチング用トランジスタ８１２のソース領域とド
レイン領域は、一方は増幅用トランジスタ８１３のソー
ス領域に接続されており、もう一方は信号出力線（Ｓ
ｉ）に接続されている。スイッチング用トランジスタ８
１２は、光電変換素子８１１の信号を出力するときのス
イッチング素子として機能するトランジスタである。

【００３３】増幅用トランジスタ８１３のドレイン領域
は電源線（ＶＢｉ）に接続されている。そして増幅用ト
ランジスタ８１３のソース領域はスイッチング用トラン
ジスタ８１２のソース領域又はドレイン領域に接続され
ている。増幅用トランジスタ８１３は、画素部１０３の
下部に設けられたバイアス用トランジスタ（図示せず）
とソースフォロワ回路を形成する。そのため、増幅用ト
ランジスタ８１３とバイアス用トランジスタの極性は同
じである方がよい。

【００３４】リセット用トランジスタ８１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ８１４のソース領域とドレイン領域
は、一方は電源線（ＶＢｉ）に接続されており、もう一
方は、増幅用トランジスタ８１３のゲート電極に接続さ
れている。リセット用トランジスタ８１４は、光電変換
素子８１１および増幅用トランジスタ８１３のゲート電
極を初期化（リセット）するための素子（スイッチング
素子）として機能するトランジスタである。

【００３５】転送用トランジスタ８１５のゲート電極
は、転送信号線（Ｔj）に接続されている。転送用トラ
ンジスタ８１５のソース領域とドレイン領域は、一方は
増幅用トランジスタ８１３のゲート電極に接続されてお
り、もう一方は、光電変換素子８１１に接続されてい
る。

【００３６】以上の内容に関しては、JIECセミナ資料：
日本工業技術センター（平成10年2月20日）：CMOSセン
サの開発展望、ISSCC'99 An Integrated 800*600 CMOS
Imaging System、ISSCC'97 A 1/4 Inch 330k Square Pi
xel Progressive Scan CMOSActive Pixel Image Senso
r、ISSCC'95 A 256*256 CMOS Active Pixel Image Sens
or with Motion Detection、IEDM'98 A snap-shot CMOS
Active Pixel Imager for Low-Noise,High-Speed Imag
ing、IEDM'97 CMOS Image Sensor-Recent Advances and
Device Scaling Considerationsなどに報告されてい
る。

【００３７】

【発明が解決しようとする課題】イメージセンサ機能を
有する半導体装置においては、その性能の面から光感度
を上げるため、高開口率化が求められている。各画素が
高い開口率を持つことにより、光の利用効率が向上し、
半導体装置の省電力化および小型化が達成できる。

【００３８】しかしながら、近年、高解像度化が進み、
画素サイズの微小化が求められている。画素サイズを微
小化させると、相対的に１つの画素に占めるトランジス
タ及び配線の形成面積が大きくなり、画素の開口率が低
下してしまう。

【００３９】そこで、規定の画素サイズの中で、各画素
の高開口率を得るためには、画素の回路構成に必要な回
路要素を効率よくレイアウトすることが不可欠である。

【００４０】本発明はそのような要求に答えるものであ
り、新しい構成を有する画素を提供することによって、
マスク数及び工程数を増加させることなく、高い開口率
を実現した半導体装置を提供することを課題とする。

【００４１】

【課題を解決するための手段】上述した従来技術の課題
を解決するために、本発明においては以下の手段を講じ
た。

【００４２】本発明の半導体装置は、その画素部の構成
において、あるゲート信号線が、その選択期間以外の期
間においては、一定の電位をとっている点に着目した。
本発明の半導体装置における特徴は、ｉ行目のゲート信
号線が選択されているとき、ｉ行目の画素に電流を供給
する電流供給線を、ｉ行目のゲート信号線を含むゲート
信号線のいずれか１本によって代用することにより、画
素部においてある割合を占めている電流供給線を省略す
ることが出来る、というものである。

【００４３】また本発明の半導体装置における特徴は、
ｉ行目のリセット信号線が選択されているとき、ｉ行目
の画素に電流を供給する電流供給線を、ｉ行目のリセッ
ト信号線を含むリセット信号線のいずれか１本によって
代用することにより、画素部においてある割合を占めて
いる電流供給線を省略することが出来る、というもので
ある。

【００４４】上記の方法により、マスク枚数や作成工程
数を増加させることなく、画素部において高い開口率を
実現することが出来る。また、従来の開口率と同等にす
るならば、信号線の幅をより大きくとることが出来るた
め、抵抗の低減やノイズの低減といった、画質の向上に
寄与することが出来る。

【００４５】また、電源供給線の代用として、ゲート信
号線やリセット信号線だけでなく、転送信号線、フォト
ゲート信号線などの他の信号線を用いることも可能であ
る。

【００４６】

【発明の実施の形態】（実施の形態１）図５に本発明の
半導体装置の概略図の一例を示す。図５の半導体装置
は、画素部１０３、画素部１０３の周辺に配置されたソ
ース信号線駆動回路１０１、ゲート信号線駆動回路１０
２を有している。なお、本実施の形態において示す半導
体装置はソース信号線駆動回路１０１と、ゲート信号線
駆動回路１０２とをそれぞれ１つずつ有しているが、本
発明はこれに限定されない。ソース信号線駆動回路１０
１と、ゲート信号線駆動回路１０２の数は任意に定める
ことができる。

【００４７】また、画素部１０３は、半導体基板上又は
絶縁表面上にマトリクス状に形成された複数の画素１０
０、ソース信号線駆動回路１０１と接続された信号線、
ゲート信号線駆動回路１０２と接続された信号線を有し
ている。なお、ソース信号線駆動回路１０１とゲート信
号線駆動回路１０２と接続された信号線の数は、後述す
る画素１００の構成により異なっている。また、ソース
信号線駆動回路１０１は、バイアス用回路１０１ａ、サ
ンプルホールド回路１０１ｂ、信号出力線駆動回路１０
１ｃ、最終出力増幅用回路１０１ｄなどを有している
が、これらの回路に関しては実施例において詳しく説明
する。

【００４８】図１乃至図４は、図５で示した画素部にお
けるｉ行目ｊ列目に設けられた画素１００の回路図を示
す。

【００４９】図１（Ａ）、（Ｂ）に示す画素１００は、
信号出力線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線
（ＶＢ1〜ＶＢｘ）のいずれか１つと、ゲート信号線
（Ｇ１〜Ｇｙ）のいずれか１つと、リセット信号線（Ｒ
１〜Ｒｙ）のいずれか１つとを有している。また、画素
１００は、スイッチング用トランジスタ１１２と、増幅
用トランジスタ１１３と、リセット用トランジスタ１１
４と、光電変換素子１１１とを有している。

【００５０】光電変換素子１１１は、ｎチャネル型端
子、ｐチャネル型端子、およびｎチャネル型端子とｐチ
ャネル型端子の間に設けられている光電変換層を有して
いる。ｐチャネル型端子及びｎチャネル型端子の一方
は、電源基準線１２１に接続されており、もう一方は増
幅用トランジスタ１１３のゲート電極に接続されてい
る。

【００５１】スイッチング用トランジスタ１１２のゲー
ト電極はゲート信号線（Ｇｊ）に接続されている。そし
てスイッチング用トランジスタ１１２のソース領域とド
レイン領域は、一方は増幅用トランジスタ１１３のソー
ス領域に接続されており、もう一方は信号出力線（Ｓ
ｉ）に接続されている。スイッチング用トランジスタ１
１２は、光電変換素子１１１の信号を出力するときのス
イッチング素子として機能するトランジスタである。

【００５２】図１（Ａ）に示す画素１００の増幅用トラ
ンジスタ１１３のドレイン領域は、画素（ｉ、ｊ）の上
部に位置する画素（ｉ、ｊ-１）のリセット信号線（Ｒ
ｊ-１）に接続され、画素（ｉ、ｊ）よりも先に走査さ
れる。

【００５３】リセット用トランジスタ１１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ５１４のソース領域とドレイン領域
は、一方はリセット信号線（Ｒｊ-１）に接続されてお
り、もう一方は、光電変換素子１１１及び増幅用トラン
ジスタ１１３のゲート電極に接続されている。

【００５４】一方、図１（Ｂ）に示す画素１００の増幅
用トランジスタ１１３のドレイン領域は、画素（ｉ、
ｊ）の下部に位置する画素（ｉ、ｊ+１）のゲート信号
線（Ｇｊ+１）に接続され、画素（ｉ、ｊ）よりも後に
走査される。

【００５５】リセット用トランジスタ１１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ１１４のソース領域とドレイン領域
は、一方はゲート信号線（Ｇｊ+１）に接続されてお
り、もう一方は、光電変換素子１１１及び増幅用トラン
ジスタ１１３のゲート電極に接続されている。

【００５６】また、図１（Ｃ）に示す画素１００の増幅
用トランジスタ１１３のドレイン領域は、画素（ｉ、
ｊ）の上部に位置する画素（ｉ、ｊ-1）のリセット信号
線（Ｒｊ-１）に接続され、画素（ｉ、ｊ）よりも後に
走査される。

【００５７】リセット用トランジスタ１１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ１１４のソース領域及びドレイン領
域の一方は、画素（ｉ、ｊ）の下部に位置する画素
（ｉ、ｊ+１）のゲート信号線（Ｇｊ+１）に接続され、
画素（ｉ、ｊ）よりも後に走査される。リセット用トラ
ンジスタ１１４のソース領域及びドレイン領域の他方
は、光電変換素子１１１及び増幅用トランジスタ１１３
のゲート電極に接続されている。

【００５８】次いで、スイッチング用素子としての役割
を有するコンデンサが設けられた画素１００の構成につ
いて、図２を用いて説明する。

【００５９】図２（Ａ）、（Ｂ）に示す画素１００は、
信号出力線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線
（ＶＢ1〜ＶＢｘ）のいずれか１つと、ゲート信号線
（Ｇ１〜Ｇｙ）のいずれか１つと、リセット信号線（Ｒ
１〜Ｒｙ）のいずれか１つとを有している。また、画素
１００は、スイッチング用コンデンサ３１２と、増幅用
トランジスタ３１３と、リセット用トランジスタ３１４
と、光電変換素子３１１とを有している。

【００６０】光電変換素子３１１は、ｎチャネル型端
子、ｐチャネル型端子、およびｎチャネル型端子とｐチ
ャネル型端子の間に設けられている光電変換層を有して
いる。ｐチャネル型端子、ｎチャネル型端子の一方は、
電源基準線３２１に接続されており、もう一方はスイッ
チング用コンデンサ３１２の一方の端子に接続されてい
る。

【００６１】スイッチング用コンデンサ３１２のもう一
方の端子は、ゲート信号線（Ｇｊ）に接続されている。
スイッチング用コンデンサ３１２は、光電変換素子３１
１の信号を出力するときのスイッチング素子として機能
するコンデンサである。

【００６２】図２（Ａ）に示す画素１００の増幅用トラ
ンジスタ３１３のドレイン領域は、画素（ｉ、ｊ）の上
部に位置する画素（ｉ、ｊ-１）のリセット信号線（Ｒ
ｊ-１）に接続され、画素（ｉ、ｊ）よりも先に走査さ
れる。

【００６３】リセット用トランジスタ３１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ５１４のソース領域とドレイン領域
は、一方はリセット信号線（Ｒｊ-１）に接続されてお
り、もう一方は、光電変換素子１１１及び増幅用トラン
ジスタ１１３のゲート電極に接続されている。

【００６４】一方、図２（Ｂ）に示す画素１００の増幅
用トランジスタ３１３のドレイン領域は、画素（ｉ、
ｊ）の下部に位置する画素（ｉ、ｊ+１）のゲート信号
線（Ｇｊ+１）に接続され、画素（ｉ、ｊ）よりも後に
走査される。

【００６５】リセット用トランジスタ３１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ３１４のソース領域とドレイン領域
は、一方はゲート信号線（Ｇｊ+１）に接続されてお
り、もう一方は、光電変換素子１１１及び増幅用トラン
ジスタ３１３のゲート電極に接続されている。

【００６６】本発明の着眼点は、現在選択している行か
ら信号を出力しているとき、又は光電変換素子をリセッ
トしているとき、既に別の行は非選択状態に戻っている
ということである。そして、再び選択されるようになる
までの間は、電位は一定（非選択状態）に保たれる。そ
こで、１行前のリセット信号線（Ｒｊ-１）及び１行後
のゲート信号線（Ｇｊ+１）を定電位線、つまり、電流
供給線として取り扱う点に特徴がある。つまり、リセッ
ト信号線とゲート信号線のどちらか一方と電流供給線と
を共用するようにする。その結果、配線数を減らすこと
が出来、開口率を向上させることが出来る。

【００６７】なお本実施の形態では、１行前のリセット
信号線（Ｒｊ-１）及び１行後のゲート信号線（Ｇｊ+
１）を電源線の代用して用いる例を示したが、本発明は
これに限定されない。何行前のリセット信号線および何
行前のゲート信号線を用いて代用することも出来るし、
何行後のリセット信号線および何行後ゲート信号線を用
いて代用することも出来る。また、自分の画素が有する
リセット信号線およびゲート信号線を用いて代用するこ
とも出来る。つまり、画素部が有するリセット信号線お
よびゲート信号線のいずれか１本に接続されていればよ
い。

【００６８】また本実施の形態では、増幅用トランジス
タのソース領域及びドレイン領域の一方とリセット用ト
ランジスタのソース領域及びドレイン領域の一方を同じ
配線に接続したが、本発明はこれに限定されない。例え
ば、増幅用トランジスタの端子を自分の画素（ｉ、ｊ）
のリセット信号線（Ｒｊ）に接続し、リセット用トラン
ジスタの端子を自分の画素（ｉ、ｊ）のゲート信号線
（Ｇｊ）に接続してもよい。このような構成にすること
により、リセット信号線（Ｒｊ）とゲート信号線（Ｇ
ｊ）を用いて電源線を代用することが出来る。

【００６９】さらに本発明を適用するに際し、電源供給
線の代用として用いる配線によっては、図１に示すスイ
ッチング用トランジスタ１１２、増幅用トランジスタ１
１３、リセット用トランジスタ１１４のそれぞれのトラ
ンジスタの極性、および図２に示す増幅用トランジスタ
３１３、リセット用トランジスタ３１４のそれぞれのト
ランジスタの極性に注意する必要がある。

【００７０】ここで、図１（Ａ）を例に挙げて説明す
る。図１（Ａ）に示す画素１００では、リセット信号線
（Ｒｊ-１）を電源線として利用している。１行前のリ
セット信号線（Ｒｊ-１）は、殆どの期間で定電位であ
る必要があり、そのときのリセット信号線（Ｒｊ-１）
の電位は、削除しなかった場合の画素が有する電源線と
同じ電位にする必要がある。そのため、リセット信号線
（Ｒｊ-１）に接続されているリセット用トランジスタ
１１４の極性には注意する必要がある。

【００７１】もし、殆どの期間でリセット信号線（Ｒｊ
-１）がＨｉｇｈの電位にある場合には、リセット信号
線（Ｒｊ-１）に接続されたリセット用トランジスタ１
１４はｐチャネル型トランジスタを用いる必要がある。
仮に、リセット用トランジスタ１１４にｎチャネル型ト
ランジスタを用いると、そのトランジスタは、殆ど導通
状態になってしまうからである。また増幅用トランジス
タ１１３のドレイン領域は、リセット信号線（Ｒｊ-
１）と接続されるので、ｎチャネル型トランジスタを用
いる必要がある。なおこの場合において、増幅用トラン
ジスタ１１３とバイアス用トランジスタ（図示せず）が
ソースフォロワ回路を形成するのであれば、バイアス用
トランジスタもｎチャネル型トランジスタを用いる必要
がある。但しソースフォロワ回路を形成しないのであれ
ば、バイアス用トランジスタにｎチャネル型トランジス
タを用いる必要はない。

【００７２】また、殆どの期間でリセット信号線（Ｒj-
1）がＬｏｗの電位にある場合には、リセット信号線
（Ｒj-1）に接続されたリセット用トランジスタ１１４
はｎチャネル型トランジスタを用いる必要がある。つま
り、電源線の代用として用いるリセット信号線およびゲ
ート信号線の電位に注意して、適当な極性のトランジス
タを用いる必要がある。

【００７３】さらに、光電変換素子（図１に示す光電変
換素子１１１と図２に示す光電変換素子３１１）として
ダイオードを用いる場合には、その向きにも注意する必
要がある。

【００７４】ここで、図１（Ａ）を例に挙げて説明す
る。光電変換素子１１１は、リセットされた時には、逆
バイアス状態になる必要がある。よって光電変換素子１
１１の向きを逆にした場合には、電源線として用いるリ
セット信号線（Ｒｊ-１）と、電源基準線１２１の電位
を入れ替える必要が出てくる。実際に電位を入れ替えた
場合には、リセット信号線（Ｒj-1）に接続されたリセ
ット用トランジスタ１１４の極性には注意する必要があ
る。つまり、殆どの期間でリセット信号線（Ｒj-1）が
Ｈｉｇｈの電位にある場合には、リセット用トランジス
タ１１４はｐチャネル型トランジスタを用いる必要があ
り、殆どの期間でＬｏｗの電位にある場合には、リセッ
ト用トランジスタ１１４はｎチャネル型トランジスタを
用いる必要がある。なおこの場合のように、リセット信
号線（Ｒ１〜Ｒｙ）を電源供給線の代用として用いる場
合には、スイッチング用トランジスタ１１２の極性は特
に限定されない。

【００７５】また図１（Ｂ）に示すように、ゲート信号
線（Ｇ１〜Ｇｙ）を電源供給線の代用として用いる際に
も、同様に増幅用トランジスタ１１３とリセット用トラ
ンジスタ１１４の極性には注意する必要がある。つま
り、本発明を適用するに際し、電源線の代用として用い
るリセット信号線およびゲート信号線の電位と、電源基
準線（図１に示す電源基準線１２１と図２に示す電源基
準線３２１）の電位とに注意して、適当な極性のトラン
ジスタを用いる必要がある。

【００７６】（実施の形態２）本実施の形態では、実施
の形態１とは異なり、電源線の代わりに、転送信号線、
フォトゲート線を用いた場合について説明する。

【００７７】図３（Ａ）、（Ｂ）に示す画素１００は、
信号出力線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線
（ＶＢ1〜ＶＢｘ）のいずれか１つと、ゲート信号線
（Ｇ１〜Ｇｙ）のいずれか１つと、リセット信号線（Ｒ
１〜Ｒｙ）のいずれか１つと、転送信号線（Ｔ１〜Ｔ
ｙ）のいずれか一つと、フォトゲート信号線（Ｆ１〜Ｆ
ｙ）のいずれか一つとを有している。また、画素１００
は、スイッチング用トランジスタ２１２と、増幅用トラ
ンジスタ２１３と、リセット用トランジスタ２１４と、
転送用トランジスタ２１５と、フォトゲート２１１とを
有している。

【００７８】フォトゲート２１１の端子は、フォトゲー
ト信号線（Ｆｊ）に接続されており、もう一方の端子は
転送用トランジスタ２１５のソース領域又はドレイン領
域のどちらか一方に接続されている。

【００７９】スイッチング用トランジスタ２１２のゲー
ト電極は、ゲート信号線（Ｇｊ）に接続されている。そ
してスイッチング用トランジスタ２１２のソース領域及
びドレイン領域は、一方は信号出力線（Ｓｉ）に接続さ
れており、もう一方は増幅用トランジスタ２１３のソー
ス領域又はドレイン領域のどちらか一方に接続されてい
る。

【００８０】転送用トランジスタ２１５のゲート電極
は、転送信号線（Ｔｊ）に接続されている。そして転送
用トランジスタ２１５のソース領域及びドレイン領域
は、一方は増幅用トランジスタ２１３のゲート電極及び
リセット用トランジスタ２１４のソース領域に接続され
ており、もう一方はフォトゲート２１１に接続されてい
る。

【００８１】そして、図３（Ａ）に示す画素１００の増
幅用トランジスタ２１３のソース領域およびドレイン領
域のどちらか一方は、画素（ｉ、ｊ）の上部に位置する
画素（ｉ、ｊ-１）の転送信号線（Ｔｊ-１）に接続さ
れ、画素（ｉ、ｊ）よりも先に走査される。

【００８２】リセット用トランジスタ２１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。そし
てリセット用トランジスタ２１４のソース領域とドレイ
ン領域は、一方は転送信号線（Ｔｊ-１）に接続されて
おり、もう一方は、増幅用トランジスタ２１３のゲート
電極に接続されている。

【００８３】また、図３（Ｂ）に示す画素１００の増幅
用トランジスタ２１３のソース領域およびドレイン領域
のどちらか一方は、画素（ｉ、ｊ）の上部に位置する画
素（ｉ、ｊ-１）のフォトゲート信号線（Ｔｊ-１）に接
続され、画素（ｉ、ｊ）よりも先に走査される。

【００８４】リセット用トランジスタ２１４のゲート電
極は、フォトゲート信号線（Ｔｊ-１）に接続されてい
る。そしてリセット用トランジスタ２１４のソース領域
とドレイン領域は、一方は転送信号線（Ｔｊ-１）に接
続されており、もう一方は、増幅用トランジスタ２１３
のゲート電極に接続されている。

【００８５】なお、本実施の形態では、１行前の転送信
号線（Ｔｊ-１）及び１行前のフォトゲート信号線（Ｔ
ｊ-１）を電源線の代用して用いる例を示したが、本発
明はこれに限定されない。何行前の転送信号線および何
行前フォトゲート信号線を用いて代用することも出来る
し、何行後の転送信号線および何行後フォトゲート信号
線を用いて代用することも出来る。また、自分の画素が
有する転送信号線（Ｔｉ）およびフォトゲート信号線
（Ｆｉ）を用いて代用することも出来る。つまり、画素
部が有する転送信号線（Ｔ１〜Ｔｙ）およびフォトゲー
ト信号線（Ｆ１〜Ｆｙ）のいずれか１本に接続されてい
ればよい。

【００８６】また、本実施の形態では、増幅用トランジ
スタ２１３のソース領域及びドレイン領域の一方とリセ
ット用トランジスタ２１４のソース領域及びドレイン領
域の一方を同じ配線に接続したが、本発明はこれに限定
されない。例えば、増幅用トランジスタの端子２１３を
自分の画素（ｉ、ｊ）の転送信号線（Ｔｊ）に接続し、
リセット用トランジスタ２１４の端子を自分の画素
（ｉ、ｊ）のフォトゲート信号線（Ｆｊ）に接続しても
よい。このような構成にすることにより、転送信号線お
よびフォトゲート信号線を用いて電源線を代用すること
が出来る。

【００８７】さらに本発明を適用するに際し、電源供給
線の代用として用いる配線によって、図３に示すスイッ
チング用トランジスタ２１２、増幅用トランジスタ２１
３、リセット用トランジスタ２１４、転送用トランジス
タ２１５のそれぞれのトランジスタの極性に注意する必
要がある。

【００８８】ここで、図３（Ａ）を例に挙げて説明す
る。図３（Ａ）に示す画素１００では、転送信号線（Ｔ
ｊ-１）を電源線として利用している。１行前の転送信
号線（Ｔｊ-１）は、殆どの期間で定電位である必要が
あり、そのときの転送信号線（Ｔｊ-１）の電位は、削
除しなかった場合の画素が有する電源供給線と同じ電位
にする必要がある。そのため、転送信号線（Ｔｊ-１）
に接続されている転送用トランジスタ２１５の極性には
注意する必要がある。

【００８９】もし、殆どの期間で転送信号線（Ｔｊ-
１）がＨｉｇｈの電位にある場合には、転送信号線（Ｔ
ｊ-１）に接続された転送用トランジスタ２１５はｐチ
ャネル型トランジスタを用いる必要がある。仮に、転送
用トランジスタ２１５にｎチャネル型トランジスタを用
いると、そのトランジスタは殆ど導通状態になってしま
うからである。

【００９０】また、殆どの期間で転送信号線（Ｔｊ-
１）がＬｏｗの電位にある場合には、転送信号線（Ｔｊ
-１）に接続された転送用トランジスタ２１５はｎチャ
ネル型トランジスタを用いる必要がある。つまり、電源
線の代用として用いる転送信号線およびフォトゲート信
号線の電位に注意して、適当な極性のトランジスタを用
いる必要がある。

【００９１】なお本実施の形態では、転送信号線および
フォトゲート信号線を用いた例について説明したが、本
発明はこれに限定されず、ゲート信号線、リセット信号
線などの他の配線を用いてもよい。

【００９２】（実施の形態３）本実施の形態では、実施
の形態１、２とは異なる例として、電源線の代わりとし
て、転送信号線、ゲート信号線を用いる構成の半導体装
置について説明する。

【００９３】図４（Ａ）、（Ｂ）に示す画素１００は、
信号出力線（Ｓ１〜Ｓｘ）のいずれか１つと、電源線
（ＶＢ1〜ＶＢｘ）のいずれか１つと、ゲート信号線
（Ｇ１〜Ｇｙ）のいずれか１つと、リセット信号線（Ｒ
１〜Ｒｙ）のいずれか１つと、転送信号線（Ｔ１〜Ｔ
ｙ）を有している。また、画素１００は、スイッチング
用トランジスタ４１２と、増幅用トランジスタ４１３
と、リセット用トランジスタ４１４と、転送用トランジ
スタ４１５と、光電変換素子４１１とを有している。

【００９４】光電変換素子４１１は、ｎチャネル型端
子、ｐチャネル型端子、およびｎチャネル型端子とｐチ
ャネル型端子の間に設けられている光電変換層を有して
いる。ｐチャネル型端子及びｎチャネル型端子の一方
は、電源基準線４２１に接続されており、もう一方は転
送用トランジスタ４１５のソース領域又はドレイン領域
に接続されている。

【００９５】スイッチング用トランジスタ４１２のゲー
ト電極はゲート信号線（Ｇｊ）に接続されている。そし
てスイッチング用トランジスタ４１２のソース領域とド
レイン領域は、一方は増幅用トランジスタ４１３のソー
ス領域に接続されており、もう一方は信号出力線（Ｓ
ｉ）に接続されている。

【００９６】図４（Ａ）に示す画素１００の増幅用トラ
ンジスタ４１３のドレイン領域は、画素（ｉ、ｊ）の上
部に位置する画素（ｉ、ｊ-１）の転送信号線（Ｔｊ-
１）に接続され、画素（ｉ、ｊ）よりも先に走査され
る。

【００９７】リセット用トランジスタ４１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ４１４のソース領域とドレイン領域
は、一方は転送信号線（Ｔｊ-１）に接続されており、
もう一方は、光電変換素子４１１及び増幅用トランジス
タ１１３のゲート電極に接続されている。

【００９８】一方、図１（Ｂ）に示す画素１００の増幅
用トランジスタ４１３のドレイン領域は、画素（ｉ、
ｊ）の下部に位置する画素（ｉ、ｊ+１）のゲート信号
線（Ｇｊ+１）に接続され、画素（ｉ、ｊ）よりも後に
走査される。

【００９９】リセット用トランジスタ４１４のゲート電
極は、リセット信号線（Ｒj）に接続されている。リセ
ット用トランジスタ４１４のソース領域とドレイン領域
は、一方はゲート信号線（Ｇｊ+１）に接続されてお
り、もう一方は、光電変換素子４１１及び増幅用トラン
ジスタ４１３のゲート電極に接続されている。

【０１００】転送用トランジスタ４１５のゲート電極
は、転送信号線（Ｔj）に接続されている。転送用トラ
ンジスタ４１５のソース領域とドレイン領域は、一方は
増幅用トランジスタ４１３のゲート電極に接続されてお
り、もう一方は、光電変換素子４１１に接続されてい
る。

【０１０１】なお、本実施の形態では、１行前の転送信
号線（Ｔｊ-１）及び１行後のゲート信号線（Ｇｊ+１）
を電源線の代用して用いる例を示したが、本発明はこれ
に限定されない。何行前の転送信号線および何行前のゲ
ート信号線を用いて代用することも出来るし、何行後の
転送信号線および何行後のゲート信号線を用いて代用す
ることも出来る。また、自分の画素が有する転送信号線
およびゲート信号線を用いて代用することも出来る。つ
まり、画素部が有する転送信号線およびゲート信号線の
いずれか１本に接続されていればよい。

【０１０２】また、本実施の形態では、転送信号線およ
びゲート信号線を用いた例について説明したが、本発明
はこれに限定されず、リセット信号線を用いてもよい。

【０１０３】また、本実施の形態では、増幅用トランジ
スタ４１３のソース領域及びドレイン領域の一方とリセ
ット用トランジスタ４１４のソース領域及びドレイン領
域の一方を同じ配線に接続したが、本発明はこれに限定
されない。例えば、増幅用トランジスタ４１３の端子を
自分の画素（ｉ、ｊ）の転送信号線（Ｔｊ）に接続し、
リセット用トランジスタ４１４の端子を自分の画素
（ｉ、ｊ）のゲート信号線（Ｇｊ）に接続してもよい。
このような構成にすることにより、転送信号線（Ｔｊ）
とゲート信号線（Ｇｊ）を用いて電源線を代用すること
が出来る。

【０１０４】さらに本発明を適用するに際し、電源供給
線の代用として用いる配線によっては、図４に示すスイ
ッチング用トランジスタ４１２、増幅用トランジスタ４
１３、リセット用トランジスタ４１４、転送用トランジ
スタ４１５のそれぞれのトランジスタの極性に注意する
必要がある。

【０１０５】ここで、図４（Ａ）を例に挙げて説明す
る。図４（Ａ）に示す画素１００では、転送信号線（Ｔ
ｊ-１）を電源線として利用している。１行前の転送信
号線（Ｔｊ-１）は、殆どの期間で定電位である必要が
あり、そのときの転送信号線（Ｔｊ-１）の電位は、削
除しなかった場合の画素が有する電源線と同じ電位にす
る必要がある。そのため、転送信号線（Ｔｊ-１）に接
続されている転送用トランジスタ４１５の極性には注意
する必要がある。

【０１０６】もし、殆どの期間で転送信号線（Ｔｊ-
１）がＨｉｇｈの電位にある場合には、転送信号線（Ｔ
ｊ-１）に接続された転送用トランジスタ４１５はｐチ
ャネル型トランジスタを用いる必要がある。仮に、転送
用トランジスタ４１５にｎチャネル型トランジスタを用
いると、そのトランジスタは、殆ど導通状態になってし
まうからである。また、殆どの期間で転送信号線（Ｔｊ
-１）がＬｏｗの電位にある場合には、転送信号線（Ｔ
ｊ-１）に接続された転送用トランジスタ４１５はｎチ
ャネル型トランジスタを用いる必要がある。つまり、電
源線の代用として用いる転送信号線、ゲート信号線およ
びリセット信号線の電位に注意して、適当な極性のトラ
ンジスタを用いる必要がある。なお、増幅用トランジス
タ１１３とバイアス用トランジスタ（図示せず）がソー
スフォロワ回路を形成するのであれば、増幅用トランジ
スタ１１３とバイアス用トランジスタは同じ極性のトラ
ンジスタを用いる必要がある。但し、ソースフォロワ回
路を形成しないのであればこの限りではない。

【０１０７】さらに、光電変換素子（図４に示す光電変
換 素子４１１）としてダイオードを用いる場合におけ
る光電変換素子の向きにも注意する必要がある。

【０１０８】ここで、図４（Ａ）を例に挙げて説明す
る。光電変換素子１１１は、リセットされた時には、逆
バイアス状態になる必要がある。よって、光電変換素子
４１１の光電変換素子４１１の向きを逆にした場合に
は、電源線として用いる転送信号線（Ｔｊ-１）と、電
源基準線４２１の電位を入れ替える必要が出てくる。実
際に電位を入れ替えた場合には、転送信号線（Ｔｊ-
１）に接続された転送用トランジスタ４１５の極性には
注意する必要がある。つまり、殆どの期間で転送信号線
（Ｔｊ-１）がＨｉｇｈの電位にある場合には、転送用
トランジスタ４１５はｐチャネル型トランジスタを用い
る必要があり、殆どの期間でＬｏｗの電位にある場合に
は、転送用トランジスタ４１５はｎチャネル型トランジ
スタを用いる必要がある。なおこの場合のように、転送
信号線（Ｔ１〜Ｔｙ）を電源供給線の代用として用いる
場合には、スイッチング用トランジスタ４１２の極性は
特に限定されない。

【０１０９】つまり、本発明を適用するに際し、電源線
の代用として用いる転送信号線（Ｔ１〜Ｔｙ）、ゲート
信号線（Ｇ１〜Ｇｙ）およびリセット信号線（Ｒ１〜Ｒ
ｙ）の電位と、電源基準線（図４に示す電源基準線４２
１）の電位とに注意して、適当な極性のトランジスタを
用いる必要がある。

【０１１０】

【実施例】（実施例１）図５には本発明の半導体装置の
概略図の一例を示すが、本実施例では、図５に示すソー
ス信号線駆動回路１０１について詳しく説明する。ソー
ス信号線駆動回路１０１は、ソース信号線駆動回路１０
１は、バイアス用回路１０１ａ、サンプルホールド回路
１０１ｂ、信号出力用駆動回路１０１ｃ、最終出力増幅
用回路１０１ｄを有している。

【０１１１】なお、本発明はこれに限定されず、ソース
信号線駆動回路１０１に、アナログ・デジタル信号変換
回路、雑音低減回路、信号処理回路などを設けてもよ
い。

【０１１２】バイアス用回路１０１ａは、各画素の増幅
用トランジスタと対になって、ソースフォロワ回路を形
成する。サンプルホールド回路１０１ｂは、信号をいっ
たん保存したり、アナログ・デジタル変換を行ったり、
雑音を低減する回路を有している。また、信号出力用駆
動回路１０１ｃは、一時的に保存されていた信号を、順
に出力していくための信号を出力する回路を有してい
る。そして、最終出力増幅用回路１０１ｄは、サンプル
ホールド回路１０１ｂと信号出力用駆動回路１０１ｃに
より出力された信号を増幅する回路を有している。な
お、最終出力増幅用回路１０１ｄは、信号を増幅する必
要のない場合には設けなくてもよい。

【０１１３】次いで、バイアス用回路１０１ａ、サンプ
ルホールド回路１０１ｂおよび信号出力線用駆動回路１
０１ｃのｉ行目周辺部分１０１ｅの回路図を図８に示
す。なお、本実施例では、全てのトランジスタがｎチャ
ネル型トランジスタとする。

【０１１４】バイアス用回路１０１ａは、バイアス用ト
ランジスタ５５１０ａを有している。バイアス用トラン
ジスタ５５１０ａは、各画素の増幅用トランジスタと同
じ極性を有し、ソースフォロワ回路を形成する。バイア
ス用トランジスタ５５１０ａのゲート電極は、バイアス
信号線５１１に接続されている。バイアス用トランジス
タ５５１０ａのソース領域およびドレイン領域は、一方
は信号出力線（Ｓｉ）に接続されており、もう一方は電
源基準線５５１０ｂに接続されている。なお、本実施例
では、ｎチャネル型トランジスタをバイアス用トランジ
スタ５５１０ａに用いた場合を示したが、本発明はこれ
に限定されない。例えば、ｐチャネル型トランジスタを
バイアス用トランジスタ５５１０ａに用いることもでき
るが、その場合には、バイアス用トランジスタ５５１０
ａは電源基準線ではなく電源線に接続される。

【０１１５】転送用トランジスタ５５１２のゲート電極
は、トランスファー信号線５５１３に接続されている。
転送用トランジスタ５５１２のソース領域とドレイン領
域は、一方は信号出力線（Ｓｉ）に接続され、もう一方
はコンデンサ５５１４ｂに接続されている。転送用トラ
ンジスタ５５１２は、信号出力線（Ｓｉ）の電位をコン
デンサ５５１４ｂに転送する機能を有している。なお、
本実施例では、ｎチャネル型トランジスタを転送用トラ
ンジスタ５１２に用いた場合を示したが、本発明はこれ
に限定されない。例えば、ｐチャネル型トランジスタと
ｎチャネル型トランジスタを並列に接続して、それらの
トランジスタを転送用トランジスタとして用いてもよ
い。

【０１１６】コンデンサ５５１４ｂは、転送用トランジ
スタ５５１２と電源基準線５５１４ｃに接続されてい
る。コンデンサ５５１４ｂは、信号出力線（Ｓｉ）から
出力された信号を一時的に蓄積する。

【０１１７】放電用トランジスタ５５１４ａのゲート電
極は、プリ放電信号線５５１５に接続されている。そし
て放電用トランジスタ５５１４ａのソース領域とドレイ
ン領域は、一方はコンデンサ５５１４ｂに接続され、も
う一方は電源基準線５５１４ｃにそれぞれ接続されてい
る。放電用トランジスタ５５１４ａは、信号出力線（Ｓ
ｉ）の電位をコンデンサ５５１４ｂに入力する前に、コ
ンデンサ５１４ｂの電荷を放電する機能を有している。

【０１１８】そして、コンデンサ５５１４ｂと最終出力
線５５１８の間には、最終選択用トランジスタ５５１６
が接続される。最終選択用トランジスタ５５１６のソー
ス領域とドレイン領域は、一方はコンデンサ５１４ｂに
接続され、もう一方は最終出力線５１８に接続される。
最終選択用トランジスタ５５１６のゲート電極は、ｉ行
目最終選択線５１９に接続されている。

【０１１９】最終選択線は、画素部にマトリクス状に設
けられており、１列目からｙ列目まで順に走査される。
仮に、図８に示すようにｉ行目最終選択線５５１９が選
択され、最終選択用トランジスタ５５１６が導通状態に
なると、コンデンサ５５１４ｂの電位とｉ行目最終選択
線５５１９の電位が等しくなる。そうすると、コンデン
サ５５１４ｂに蓄積していた信号を最終出力線５５１８
に出力することができる。

【０１２０】但し、最終出力線５５１８に信号を出力す
る前に、最終出力線５５１８に電荷が蓄積されている場
合がある。そうすると、該電荷によって最終出力線５５
１８に信号を出力したときの電位は影響を受けてしま
う。そこで、最終出力線５５１８に信号を出力する前
に、最終出力線５５１８の電位を、ある電位値までに初
期化することが必要である。

【０１２１】図８では、最終出力線５５１８と電源基準
線５５１７ｂの間に、最終リセット用トランジスタ５５
１７ａが設けられている。最終リセット用トランジスタ
５５１７ａのゲート電極は、ｉ行目最終リセット線５５
２０に接続されている。また、最終リセット用トランジ
スタ５５１７ａのソース領域及びドレイン領域は、一方
は最終出力線５５１８に接続され、もう一方は電源基準
線５５１７ｂに接続されている。

【０１２２】そして、ｉ行目最終選択線５５１９を選択
する前に、ｉ行目最終リセット線５５２０を選択し、最
終出力線５５１８の電位を電源基準線５５１７ｂの電位
に初期化する。その後、ｉ行目最終選択線５５１９を選
択し、最終出力線５５１８に、コンデンサ５５１４ｂに
蓄積していた信号を出力する。

【０１２３】なお、最終出力線５５１８に出力される信
号は、そのまま外部に取り出しても良い。しかし、出力
される信号が微弱である場合には、外部に取り出す前に
増幅しておくことが好ましい。信号を増幅するための回
路として、最終出力増幅用回路１０１ｄの回路を図９
（Ａ）、（Ｂ）に示す。なお、本実施例では、最も簡単
な信号増幅回路として、ソースフォロワ回路を示すが、
本発明はこれに限定されない。例えば、演算増幅器な
ど、公知の増幅回路を用いてもよい。

【０１２４】図９（Ａ）は、ｎチャネル型のソースフォ
ロワ回路を有する最終増幅回路１０１ｄを示す。最終出
力増幅用回路１０１ｄへの信号の入力は、最終出力線５
５１８を介して行われる。最終出力線５５１８は、画素
部にマトリクス状に設けられており、その１列目からｙ
列目まで順に信号が出力される。

【０１２５】最終出力線５５１８から出力された信号
は、最終出力増幅用回路１０１ｄによって、増幅されて
外部に出力する。最終出力線５５１８は、増幅用トラン
ジスタ５５２１のゲート電極に接続されている。増幅用
トランジスタ５５２１のドレイン領域は、電源線５２０
に接続され、ソース領域は出力端子となっている。

【０１２６】一方、バイアス用トランジスタ５５２２の
ゲート電極は、最終出力増幅用バイアス信号線５５２３
に接続されている。バイアス用トランジスタ５５２２の
ソース領域とドレイン領域は、一方は電源基準線５２４
に接続され、もう一方は増幅用トランジスタ５５２１の
ソース領域に接続されている。

【０１２７】次いで、図９（Ｂ）には、ｐチャネル型の
ソースフォロワ回路を有する最終増幅回路１０１ｄを示
す。最終出力線５５１８は、増幅用トランジスタ５５２
１のゲート電極に接続されている。増幅用トランジスタ
５５２１のドレイン領域は、電源基準線５５２０に接続
され、ソース領域は、出力端子となる。

【０１２８】一方、バイアス用トランジスタ５５２２の
ゲート電極は、最終出力増幅用バイアス信号線５５２３
と接続されている。バイアス用トランジスタ５５２２の
ソース領域とドレイン領域は、一方は電源線５２０と接
続されており、もう一方は増幅用トランジスタ５２１の
ソース領域と接続されている。なお、ｐチャネル型のソ
ースフォロワ回路を有する図９（Ｂ）に示す最終出力増
幅用バイアス信号線５５２３の電位は、ｎチャネル型の
ソースフォロワ回路を有する図９（Ａ）に示すの最終出
力増幅用バイアス信号線５２３の電位とは異なってい
る。

【０１２９】次いで、図８に示すｊ列目周辺回路のタイ
ミングチャートを図１０に示す。なお、本実施例では、
一例として、ｉ行目のゲート信号線（Ｇｉ）が選択され
た場合のタイミングチャートを示す。

【０１３０】はじめに、ｉ行目のゲート信号線（Ｇｉ）
が選択され、次いでプリ放電信号線５５１５を選択され
る。そうすると、放電用トランジスタ５５１４ａが導通
状態になる。そして、トランスファー信号線５５１３が
選択されると、それぞれの画素の信号が各列のコンデン
サ５５１４ｂに出力される。

【０１３１】そして、各列のコンデンサ５５１４ｂに蓄
積された信号は、最終出力線５５１８に順に出力されて
いく。次いで、１行目の最終リセット線を選択し、最終
リセット用トランジスタ５５１７ａを導通状態にし、最
終出力線５５１８を電源基準線５５１７ｂの電位に初期
化する。その後、１列目の最終選択線を選択し、最終選
択用トランジスタ５５１６を導通状態にし、１列目のコ
ンデンサ５５１４ｂの信号を最終出力線５５１８に出力
する。

【０１３２】次に、２列目の最終リセット線を選択し、
最終リセット用トランジスタ５５１７ａを導通状態に
し、最終出力線５５１８を電源基準線５５１７ｂの電位
に初期化する。その後、２列目の最終選択線を選択し、
最終選択用トランジスタ５５１６を導通状態にし、２列
目のコンデンサ５５１４ｂの信号を最終出力線５５１８
に出力する。このようにして、同様の動作を繰り返す。

【０１３３】次いで、ｉ行目の場合を説明する。はじめ
に、ｉ行目最終リセット線５５２０を選択し、最終リセ
ット用トランジスタ５１５７ａを導通状態にして、最終
出力線５５１８を電源基準線５５１７ｂの電位に初期化
する。その後、ｉ行目最終選択線５５１９を選択し、最
終選択用トランジスタ５５１６を導通状態にし、ｉ行目
のコンデンサ５５１４ｂの信号を最終出力線５５１８に
出力する。

【０１３４】次いで、(ｉ+1)列目の最終リセット線５５
２０を選択し、最終リセット用トランジスタ５５１７ａ
を導通状態にし、最終出力線５５１８を電源基準線５５
１７ｂの電位に初期化する。その後、(ｉ+1)列目最終選
択線５５１９を選択し、最終選択用トランジスタ５５１
６を導通状態にし、(ｉ+1)列目のコンデンサ５５１４ｂ
の信号を最終出力線５５１８に出力する。

【０１３５】このようにして、同様の動作を繰り返し、
全ての列の信号を最終出力線５５１８に出力していく。
そして、最終出力線５５１８に出力された信号は、最終
出力増幅用回路１０１ｄで増幅され、外部へ出力されて
いく。なお、最終出力線５５１８に信号を出力していく
期間においては、バイアス信号線５５１１の電位は、一
定に保たれている。

【０１３６】なお、本実施例においては、ＰＮ型のフォ
トダイオードを用いた場合について説明したが、本発明
はこれに限定されない。光電変換素子には、ＰＩＮ型の
ダイオード、アバランシェ型ダイオード、ＮＰＮ埋め込
み型ダイオード、ショットキー型ダイオード、Ｘ線用の
フォトコンダクタ、赤外線用のセンサなどを用いてもよ
い。また、蛍光材やシンチレータにより、Ｘ線を光に変
換した後、その光を読み取るようにしてもよい。

【０１３７】上述のように、光電変換素子は、ソースフ
ォロワ回路の入力端子に接続されることが多い。しか
し、本発明はこれに限定されず、フォトゲート型のよう
にスイッチを間に挟んでもよいし、対数変換型のよう
に、光強度の対数値なるように処理した後の信号を入力
端子に入力してもよい。

【０１３８】また、本実施例は、実施の形態１乃至実施
の形態３と自由に組み合わせることが可能である。

【０１３９】（実施例２）本実施例では、画素１００に
設けられたトランジスタに出力する信号のタイミングに
ついて図１１を用いて説明する。なお、本実施例では、
一例として図１（Ａ）に示す半導体装置の画素１００に
設けられたトランジスタに出力する信号のタイミングに
ついて説明する。

【０１４０】始めに、リセット信号線（Ｒ１〜Ｒｙ）を
制御し、リセット用トランジスタ１１４を導通状態にす
る。

【０１４１】次に、光電変換素子１１１のｎチャネル型
端子の電位は、電源電位Ｖｄｄにまで充電される。な
お、本発明の半導体装置においては、リセット信号線
（Ｒ１〜Ｒｙ）が電源線の代用をしているので、リセッ
ト信号線（Ｒ１〜Ｒｙ）を電源電位Ｖｄｄと同じ電位に
しておく必要がある。すなわち、画素１００がリセット
される。それから、リセット信号線（Ｒ１〜Ｒｙ）を制
御し、リセット用トランジスタ１１４を非導通状態にす
る。

【０１４２】その後、光電変換素子１１１に光が照射さ
れていると、光強度に応じた電荷が光電変換素子１１１
に発生する。そして、リセットにより充電された電荷
が、徐々に放電され、光電変換素子１１１のｎチャネル
型端子の電位が低くなってくる。

【０１４３】図１１に示すように、光電変換素子１１１
に明るい光が照射されている場合は、放電される量が多
いため、光電変換素子１１１のｎチャネル型端子の電位
は低くなる。光電変換素子１１１に暗い光が照射されて
いる場合は、放電される量が少なく、光電変換素子１１
１のｎチャネル型端子の電位は、明るい光が照射されて
いる場合に比べると、あまり低くならない。

【０１４４】そして、ある時点において、スイッチング
用トランジスタ１１２を導通状態にして、光電変換素子
１１１のｎチャネル型端子の電位を信号として読み出
す。この信号は、光電変換素子１１１に照射された光の
強度に比例している。そして、再びリセット用トランジ
スタ１１４を導通状態にして光電変換素子１１１をリセ
ットし、上述の動作を繰り返していく。

【０１４５】但し、非常に明るい光が照射された場合
は、光電変換素子１１１の電荷の放電される量が非常に
多いため、光電変換素子１１１のｎチャネル型端子の電
位は、非常に低下してしまう。しかし、光電変換素子１
１１のｎチャネル型端子の電位は、光電変換素子１１１
のｐチャネル型端子、つまり電源基準線１２１の電位よ
り低くなることはない。

【０１４６】また、非常に明るい光が照射された場合
は、光電変換素子１１１のｎチャネル型端子の電位が低
くなってくるが、その電位が電源基準線１２１の電位ま
で低くなると、電位は変化しなくなる。このような状況
を飽和と呼ぶ。飽和すると、光電変換素子１１１のｎチ
ャネル型端子の電位が変化しなくなってしまうため、正
しい光強度に応じた信号を出力できない。よって、正常
に動作させるためには、光電変換素子１１１が飽和しな
いようにして、動作させる必要がある。

【０１４７】また、画素１００がリセットされてから、
信号を出力する時までの期間は、蓄積時間と呼ばれる。
蓄積時間とは、光電変換素子の受光部に光を照射し、信
号を蓄積している時間のことであり、露光時間ともよば
れる。蓄積時間において、光電変換素子１１１は、光電
変換素子１１１に照射された光によって生成される電荷
を蓄積している。

【０１４８】よって、蓄積時間が異なると、たとえ同じ
光強度であっても、光によって生成される電荷の総量が
異なるため、信号値も異なってしまう。例えば、強い光
が光電変換素子１１１に照射された場合は、短い蓄積時
間で飽和してしまう。また、弱い光が光電変換素子１１
１に照射された場合であっても、蓄積時間が長いと、い
ずれは飽和状態に達する。つまり、信号は、光電変換素
子１１１に照射される光の強さと蓄積時間との積によっ
て決定する。

【０１４９】また、本実施例は、実施の形態１乃至実施
の形態３、実施例１と自由に組み合わせることが可能で
ある。

【０１５０】（実施例３）本実施例では、図１において
説明した光電変換素子と複数のトランジスタを一画素中
に設けた半導体装置の断面構造について図１２を用いて
説明する。

【０１５１】図１２において、６０００は絶縁表面を有
する基板であり、６００１は下地膜である。下地膜６０
０１上には光電変換素子１１１、増幅用トランジスタ１
１３、スイッチング用トランジスタ１１２、リセット用
トランジスタ１１４が形成されている。また、駆動回路
として、ｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組
み合わせたＣＭＯＳ回路を図示する。なお、それぞれの
トランジスタは公知の如何なる構造のトランジスタを用
いてもよい。

【０１５２】絶縁表面を有する基板６０００上に形成さ
れた各トランジスタの構造について説明する。増幅用ト
ランジスタ１１３において、６０２３はゲート電極、６
００８はゲート絶縁膜、６０３７はｐ型の不純物領域か
らなるソース領域及びドレイン領域、６０４２はソース
配線、６０４３はドレイン配線である。

【０１５３】スイッチング用トランジスタ１１２におい
て、６０２４はゲート電極、６００８はゲート絶縁膜、
６０３８はｐ型の不純物領域からなるソース領域及びド
レイン領域、６０４４はソース配線、６０４５はドレイ
ン配線である。

【０１５４】リセット用トランジスタ１１４において、
６０２５はゲート電極、６００８はゲート絶縁膜、６０
１９はｎ型の不純物領域からなるソース領域及びドレイ
ン領域、６０３０はＬＤＤ領域（ライトドープドレイン
領域）、６０４６はソース配線、６０４７はドレイン配
線である。

【０１５５】光電変換素子１１１において、６０３６は
ｐ型の不純物領域からなるｐ型半導体層、６０２０ｂは
ｎ型の不純物領域からなるｎ型半導体層、６０５４は非
晶質半導体膜からなる光電変換層（ｉ層）である。

【０１５６】駆動回路部のｎチャネル型トランジスタに
おいて、６０２６はゲート電極、６００８はゲート絶縁
膜、６０２１はｎ型の不純物領域からなるソース領域及
びドレイン領域、６０３１はＬＤＤ領域（ライトドープ
ドレイン領域）、６０５０はソース配線、６０５１はド
レイン配線である。

【０１５７】また、駆動回路部のｐチャネル型トランジ
スタにおいて、６０２７はゲート電極、６００８はゲー
ト絶縁膜、６０３９はｐ型の不純物領域からなるソース
領域及びドレイン領域、６０５２はドレイン配線、６０
５３はソース配線である。

【０１５８】そして、増幅用トランジスタ１１３、スイ
ッチング用トランジスタ１１２、リセット用トランジス
タ１１４、ｎチャネル型トランジスタ、ｐチャネル型ト
ランジスタを覆って、第一層間絶縁膜６０４１、第二層
間絶縁膜６０５９が設けられている。

【０１５９】また、本実施例は、実施の形態１乃至実施
の形態３、実施例１、２と自由に組み合わせることが可
能である。

【０１６０】（実施例４）実施例３では、半導体装置の
断面構造について説明したが、本実施例では、半導体装
置を封止してＦＰＣを取り付けた状態について説明す
る。

【０１６１】図１３（Ａ）は本発明を用いた半導体装置
の上面図であり、図１３（Ａ）をＸ−Ｘ'面で切断した
断面図を図１３（Ｂ）に示す。図１３（Ａ）において、
４００１は基板、４００２は画素部、４００３はソース
信号線駆動回路、４００４はゲート信号線駆動回路であ
り、それぞれの駆動回路は配線４００５、４００６、４
００７を経てＦＰＣ４００８に至り、外部機器へと接続
される。

【０１６２】このとき、少なくとも画素部、好ましくは
駆動回路および画素部を囲むようにしてカバー材４００
９、密封材４０１０、シーリング材（ハウジング材とも
いう）４０１１（図１３（Ｂ）に図示）が設けられてい
る。

【０１６３】また、図１３（Ｂ）は本実施例の半導体装
置の断面構造であり、基板４００１、下地膜４０１２の
上に駆動回路部（但し、ここではｎチャネル型ＴＦＴと
ｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示
している）４０１３および画素部４０１４（但し、ここ
では説明を簡単にするために光電変換素子とスイッチン
グ用トランジスタのみを図示する）が形成されている。

【０１６４】公知の作製方法を用いて駆動回路部４０１
３、画素部４０１４が完成したら、樹脂材料でなる第一
層間絶縁膜（平坦化膜）４０１５を形成する。

【０１６５】次いで、樹脂材料でなる第二層間絶縁膜４
０１７を形成し、第二層間絶縁膜４０１７を覆うように
パッシベーション膜４０２２、充填材４０２３、カバー
材４００９が形成される。

【０１６６】さらに、カバー材４００９と基板４００１
の内側にシーリング材４０１１が設けられ、さらにシー
リング材４０１１の外側には密封材（第２のシーリング
材）４０１０が形成される。

【０１６７】このとき、この充填材４０２３は、カバー
材４００９を接着するための接着剤としても機能する。
充填材４０２３としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニ
ルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材４０２３の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１６８】また、充填材４０２３の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。スペーサーを設けた場合、パッシベーショ
ン膜４０２２はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。

【０１６９】また、カバー材４００９としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Fibergla
ss-Reinforced Plastics）板、ＰＶＦ（ポリビニルフル
オライド）フィルム、マイラーフィルム、ポリエステル
フィルムまたはアクリルフィルムを用いることができ
る。なお、充填材４０２３としてＰＶＢやＥＶＡを用い
る場合、数十［μm］のアルミニウムホイルをＰＶＦフ
ィルムやマイラーフィルムで挟んだ構造のシートを用い
ることが好ましい。

【０１７０】配線４００７は、駆動回路４０１３が有す
るトランジスタに接続され、また、シーリング材４０１
１および密封材４０１０と基板４００１との隙間を通っ
てＦＰＣ４００８に電気的に接続される。なお、ここで
は配線４００７について説明したが、他の配線４００
５、４００６も同様にしてシーリング材４０１１および
密封材４０１０の下を通ってＦＰＣ４００８に電気的に
接続される。

【０１７１】なお本実施例では、充填材４０２３を設け
てからカバー材４００９を接着し、充填材４０２３の側
面（露呈面）を覆うようにシーリング材４０１１を取り
付けているが、カバー材４００９およびシーリング材４
０１１を取り付けてから、充填材４０２３を設けても良
い。この場合、基板４００１、カバー材４００９および
シーリング材４０１１で形成されている空隙に通じる充
填材の注入口を設ける。そして前記空隙を真空状態（１
０^-2Torr以下）にし、充填材の入っている水槽に注入口
を浸してから、空隙の外の気圧を空隙の中の気圧よりも
高くして、充填材を空隙の中に充填する。

【０１７２】また本実施例は、実施の形態１乃至実施の
形態３、実施例１乃至実施例３と自由に組み合わせるこ
とが可能である。

【０１７３】（実施例５）本発明の半導体装置を用いた
電子機器の実施例として、図１４を用いて説明する。

【０１７４】図１４（Ａ）は、ラインセンサを用いたハ
ンドスキャナーである。ＣＣＤ型（ＣＭＯＳ型）のイメ
ージセンサ１００１の上には、ロッドレンズアレイなど
の光学系１００２が設けられている。光学系１００２
は、被写体１００４上の画像がイメージセンサ１００１
上に映し出されるようにするために用いられる。そし
て、ＬＥＤや蛍光灯などの光源１００３は、被写体１０
０４に光を照射できる位置に設けられている。そして、
被写体１００４の下部には、ガラス１００５が設けられ
ている。

【０１７５】光源１００３を出た光は、ガラス１００５
を介して被写体１００４に入射する。被写体１００４で
反射した光は、ガラス１００５を介して、光学系１００
２に入射する。光学系１００２に入射した光は、イメー
ジセンサ１００１に入射し、そこで光電変換される。本
発明の半導体装置は、イメージセンサ１００１に用いる
ことができる。

【０１７６】図１４（Ｂ）は、１８０１は基板、１８０
２は画素部、１８０３はタッチパネル、１８０４はタッ
チペンである。タッチパネル１８０３は透光性を有して
おり、画素部１８０２から発せられる光及び、画素部１
８０２に入射する光を透過することができ、タッチパネ
ル１８０３を通して被写体上の画像を読み込むことがで
きる。また画素部１８０２に画像が表示されている場合
にも、タッチパネル１８０３を通して、画素部１８０２
上の画像を見ることが可能である。

【０１７７】タッチペン１８０４がタッチパネル１８０
３に触れると、タッチペン１８０４とタッチパネル１８
０３とが接している部分の位置の情報を、電気信号とし
て半導体装置に取り込むことができる。本実施例で用い
られるタッチパネル１８０３及びタッチペン１８０４
は、タッチパネル１８０３が透光性を有していて、なお
かつタッチペン１８０４とタッチパネル１８０３とが接
している部分の位置の情報を、電気信号として半導体装
置に取り込むことができるものならば、公知のものを用
いることができる。なお、本発明の半導体装置は、画素
部１８０２に用いることができる。

【０１７８】図１４（Ｃ）は、図１４（Ｂ）とは異なる
携帯型ハンドスキャナーであり、本体１９０１、画素部
１９０２、上部カバー１９０３、外部接続ポート１９０
４、操作スイッチ１９０５で構成されている。図１４
（Ｄ）は図１４（Ｃ）と同じ携帯型ハンドスキャナーの
上部カバー１９０３を閉じた図である。

【０１７９】画素部１９０２で読み込んだ画像信号を、
外部接続ポート１９０４から携帯型ハンドスキャナーの
外部に接続されている電子機器に送り、パソコンにおい
て画像を補正、合成、編集等を行うことも可能である。
なお、本発明の半導体装置は、画素部１８０２に用いる
ことができる。

【０１８０】また、本発明の半導体装置を用いた電子機
器として、ビデオカメラ、デジタルスチルカメラ、ノー
ト型パーソナルコンピュータ、携帯情報端末（モバイル
コンピュータ、携帯電話、携帯型ゲーム機または電子書
籍等）などが挙げられる。

【０１８１】図１４（Ｅ）はビデオカメラであり、本体
２６０１、表示部２６０２、筐体２６０３、外部接続ポ
ート２６０４、リモコン受信部２６０５、受像部２６０
６、バッテリー２６０７、音声入力部２６０８、操作キ
ー２６０９等を含む。本発明の半導体装置は表示部２６
０２に用いることができる。

【０１８２】図１４（Ｆ）はモバイルコンピュータ（情
報携帯端末）であり、本体２３０１、表示部２３０２、
スイッチ２３０３、操作キー２３０４、赤外線ポート２
３０５等を含む。本発明の半導体装置２３０２に用いる
ことができる。

【０１８３】図１４（Ｇ）は携帯電話（携帯端末）であ
り、本体２７０１、筐体２７０２、表示部２７０３、音
声入力部２７０４、音声出力部２７０５、操作キー２７
０６、外部接続ポート２７０７、アンテナ２７０８等を
含む。本発明の半導体装置は表示部２７０３に用いるこ
とができる。

【０１８４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。

【０１８５】

【発明の効果】本発明の半導体装置を用いることによ
り、電源線が必要なくなるため、従来の半導体装置に比
べて、パネル作成プロセスにおけるマスク枚数や工程数
の増加を伴うことなく、より高い開口率を実現すること
が出来る。あるいは、従来通りの開口率であれば、その
分、信号線を太くすることが出来るため、抵抗率が下が
り、クロストークなどを低減することが出来、画質の向
上を実現することが出来る。

【０１８６】

【図面の簡単な説明】

【図１】 本発明の半導体装置の画素の回路図を示す
図。

【図２】 本発明の半導体装置の画素の回路図を示す
図。

【図３】 本発明の半導体装置の画素の回路図を示す
図。

【図４】 本発明の半導体装置の画素の回路図を示す
図。

【図５】 本発明の半導体装置の概略図を示す図。

【図６】 従来の半導体装置の画素の回路図を示す図。

【図７】 従来の半導体装置の画素の回路図を示す図。

【図８】 半導体装置のソース信号線駆動回路を説明す
る図。

【図９】 半導体装置のソース信号線駆動回路を説明す
る図。

【図１０】 半導体装置のソース信号線駆動回路を説明
する図。

【図１１】 画素に出力する信号のタイミングチャート
を示す図。

【図１２】 本発明の半導体装置の断面構造を示す図。

【図１３】 本発明の半導体装置の上面図および断面
図。

【図１４】 本発明の半導体装置が適用可能な電子機器
の一例を示した図。

Claims (27)

【特許請求の範囲】
1. 【請求項１】複数の画素が設けられた画素部を有する半
   導体装置において、 前記画素は光電変換素子と、複数のトランジスタと、ゲ
   ート信号線と、リセット信号線とを有し、 複数の前記ゲート信号線、又は複数の前記リセット信号
   線のいずれか一本により前記光電変換素子に電流が供給
   されることを特徴とする半導体装置。
2. 【請求項２】複数の画素が設けられた画素部を有する半
   導体装置において、 前記画素は光電変換素子と、複数のトランジスタと、コ
   ンデンサと、ゲート信号線と、リセット信号線とを有
   し、 複数の前記ゲート信号線、又は複数の前記リセット信号
   線のいずれか一本により前記光電変換素子に電流が供給
   されることを特徴とする半導体装置。
3. 【請求項３】複数の画素が設けられた画素部を有する半
   導体装置において、 前記画素は光電変換素子と、複数のトランジスタと、ゲ
   ート信号線と、リセット信号線と、転送信号線とを有
   し、 複数の前記ゲート信号線、又は複数の前記リセット信号
   線、又は前記転送信号線のいずれか一本により前記光電
   変換素子に電流が供給されることを特徴とする半導体装
   置。
4. 【請求項４】複数の画素が設けられた画素部を有する半
   導体装置において、 前記画素は光電変換素子と、複数のトランジスタと、ゲ
   ート信号線と、リセット信号線と、転送信号線と、フォ
   トゲート信号線とを有し、 複数の前記ゲート信号線のいずれか一本、又は複数の前
   記リセット信号線、又は複数の前記転送信号線、又は複
   数の前記フォトゲート信号線のいずれか一本により前記
   光電変換素子に電流が供給されることを特徴とする半導
   体装置。
5. 【請求項５】請求項１において、前記複数のトランジス
   タは、スイッチング用トランジスタと、増幅用トランジ
   スタと、リセット用トランジスタであることを特徴とす
   る半導体装置。
6. 【請求項６】請求項２において、前記複数のトランジス
   タは、増幅用トランジスタと、リセット用トランジスタ
   であることを特徴とする半導体装置。
7. 【請求項７】請求項３又は請求項４において、前記複数
   のトランジスタは、スイッチング用トランジスタと、増
   幅用トランジスタと、リセット用トランジスタと、転送
   用トランジスタであることを特徴とする半導体装置。
8. 【請求項８】複数の画素が設けられた画素部を有する半
   導体装置において、 前記画素は、光電変換素子と、スイッチング用トランジ
   スタと、増幅用トランジスタと、リセット用トランジス
   タと、ゲート信号線と、リセット信号線とを有し、前記
   増幅用トランジスタの不純物領域の一方は、複数の前記
   ゲート信号線、又は複数の前記リセット信号線のいずれ
   か一本に接続され、 前記リセット用トランジスタの不純物領域の一方は、複
   数の前記ゲート信号線、又は複数の前記リセット信号線
   のいずれか一本に接続されていることを特徴とする半導
   体装置。
9. 【請求項９】複数の画素が設けられた画素部を有する半
   導体装置において、 前記画素は、光電変換素子と、スイッチング用トランジ
   スタと、増幅用トランジスタと、リセット用トランジス
   タと、ゲート信号線と、リセット信号線とを有し、 前記スイッチング用トランジスタの不純物領域の一方
   は、複数の前記ゲート信号線、又は複数の前記リセット
   信号線のいずれか一本に接続され、 前記リセット用トランジスタの不純物領域の一方は、複
   数の前記ゲート信号線、又は複数の前記リセット信号線
   のいずれか一本に接続されていることを特徴とする半導
   体装置。
10. 【請求項１０】複数の画素が設けられた画素部を有する
    半導体装置において、 前記画素は、光電変換素子と、スイッチング用トランジ
    スタと、増幅用トランジスタと、リセット用トランジス
    タと、転送用トランジスタと、ゲート信号線と、リセッ
    ト信号線と、転送信号線とを有し、前記増幅用トランジ
    スタの不純物領域の一方は、複数の前記ゲート信号線、
    複 数の前記リセット信号線、又は複数の前記転送信号線の
    いずれか一本に接続され、 前記リセット用トランジスタの不純物領域の一方は、複
    数の前記ゲート信号線、複数の前記リセット信号線、又
    は複数の前記転送信号線のいずれか一本に接続されてい
    ることを特徴とする半導体装置。
11. 【請求項１１】複数の画素が設けられた画素部を有する
    半導体装置において、 前記画素は、光電変換素子と、スイッチング用トランジ
    スタと、増幅用トランジスタと、リセット用トランジス
    タと、転送用トランジスタと、ゲート信号線と、リセッ
    ト信号線と、転送信号線とを有し、 前記スイッチング用トランジスタの不純物領域の一方
    は、複数の前記ゲート信号線、複数の前記リセット信号
    線、又は複数の前記転送信号線のいずれか一本に接続さ
    れ、 前記リセット用トランジスタの不純物領域の一方は、複
    数の前記ゲート信号線、複数の前記リセット信号線、又
    は複数の前記転送信号線のいずれか一本に接続されてい
    ることを特徴とする半導体装置。
12. 【請求項１２】複数の画素が設けられた画素部を有する
    半導体装置において、 前記複数の画素は、フォトゲートと、スイッチング用ト
    ランジスタと、増幅用トランジスタと、リセット用トラ
    ンジスタと、転送用トランジスタと、ゲート信号線と、
    リセット信号線と、転送信号線と、フォトゲート信号線
    とを有し、 前記増幅用トランジスタの不純物領域の一方は、複数の
    前記ゲート信号線、複数の前記リセット信号線、複数の
    前記転送信号線、又は複数の前記フォトゲート信号線の
    いずれか一本に接続され、 前記リセット用トランジスタの不純物領域の一方は、複
    数の前記ゲート信号線、複数の前記リセット信号線、複
    数の前記転送信号線、又は複数の前記フォトゲート信号
    線のいずれか一本に接続されていることを特徴とする半
    導体装置。
13. 【請求項１３】複数の画素が設けられた画素部を有する
    半導体装置において、 前記複数の画素は、フォトゲートと、スイッチング用ト
    ランジスタと、増幅用トランジスタと、リセット用トラ
    ンジスタと、転送用トランジスタと、ゲート信号線と、
    リセット信号線と、転送信号線と、フォトゲート信号線
    とを有し、 前記スイッチング用トランジスタの不純物領域の一方
    は、複数の前記ゲート信号線、複数の前記リセット信号
    線、複数の前記転送信号線、又は複数の前記フォトゲー
    ト信号線のいずれか一本に接続され、 前記リセット用トランジスタの不純物領域の一方は、複
    数の前記ゲート信号線、複数の前記リセット信号線、複
    数の前記転送信号線、又は複数の前記フォトゲート信号
    線のいずれか一本に接続されていることを特徴とする半
    導体装置。
14. 【請求項１４】請求項８乃至請求項１３のいずれか一項
    において、 前記光電変換素子は、ｎチャネル型端子と、ｐチャネル
    型端子と、光電変換層とを有し、 前記ｎチャネル型端子が前記駆動用トランジスタのゲー
    ト電極に接続され、前記ｐチャネル型端子が電源基準線
    に接続され、 前記リセット用トランジスタのソース領域及びドレイン
    領域の一方は複数の前記リセット信号線のいずれか一本
    に接続され、 前記リセット用トランジスタはｐチャネル型トランジス
    タであることを特徴とする半導体装置。
15. 【請求項１５】請求項８乃至請求項１３のいずれか一項
    において、 前記光電変換素子は、ｎチャネル型端子と、ｐチャネル
    型端子と、光電変換層とを有し、 前記ｎチャネル型端子が前記駆動用トランジスタのゲー
    ト電極に接続され、前記ｐチャネル型端子が電源基準線
    に接続され、 前記リセット用トランジスタのソース領域及びドレイン
    領域の一方は複数の前記ゲート信号線のいずれか一本に
    接続され、 前記スイッチング用トランジスタはｐチャネル型トラン
    ジスタであることを特徴とする半導体装置。
16. 【請求項１６】請求項８乃至請求項１３のいずれか一項
    において、 前記光電変換素子は、ｎチャネル型端子と、ｐチャネル
    型端子と、光電変換層とを有し、 前記ｎチャネル型端子が電源線に接続され、前記ｐチャ
    ネル型端子が前記駆動用トランジスタのゲート電極に接
    続され、 前記リセット用トランジスタのソース領域及びドレイン
    領域の一方は複数の前記リセット信号線のいずれか一本
    に接続され、 前記リセット用トランジスタはｎチャネル型トランジス
    タであることを特徴とする半導体装置。
17. 【請求項１７】請求項８乃至請求項１３のいずれか一項
    において、 前記光電変換素子は、ｎチャネル型端子と、ｐチャネル
    型端子と、光電変換層とを有し、 前記ｎチャネル型端子が電源線に接続され、前記ｐチャ
    ネル型端子が前記駆動用トランジスタのゲート電極に接
    続され、 前記リセット用トランジスタのソース領域及びドレイン
    領域の一方は複数の前記ゲート信号線のいずれか一本に
    接続され、 前記スイッチング用トランジスタはｎチャネル型トラン
    ジスタであることを特徴とする半導体装置。
18. 【請求項１８】請求項８乃至請求項１３のいずれか一項
    において、 前記スイッチング用トランジスタのソース領域及びドレ
    イン領域の一方は、前記増幅用トランジスタのソース領
    域に接続され、 前記増幅用トランジスタのドレイン領域は、複数の前記
    リセット信号線のいずれか一本に接続され、 前記増幅用トランジスタはｎチャネル型トランジスタで
    あり、前記リセット用トランジスタはｐチャネル型トラ
    ンジスタであることを特徴とする半導体装置。
19. 【請求項１９】請求項８乃至請求項１３のいずれか一項
    において、 前記スイッチング用トランジスタのソース領域及びドレ
    イン領域の一方は、前記増幅用トランジスタのソース領
    域に接続され、 前記増幅用トランジスタのドレイン領域は、複数の前記
    ゲート信号線のいずれか一本に接続され、 前記増幅用トランジスタはｎチャネル型トランジスタで
    あり、前記スイッチング用トランジスタはｐチャネル型
    トランジスタであることを特徴とする半導体装置。
20. 【請求項２０】請求項８乃至請求項１３のいずれか一項
    において、 前記スイッチング用トランジスタのソース領域及びドレ
    イン領域の一方は、前記増幅用トランジスタのソース領
    域に接続され、 前記増幅用トランジスタのドレイン領域は、複数の前記
    リセット信号線のいずれか一本に接続され、 前記増幅用トランジスタはｐチャネル型トランジスタで
    あり、前記リセット用トランジスタはｎチャネル型トラ
    ンジスタであることを特徴とする半導体装置。
21. 【請求項２１】請求項８乃至請求項１３のいずれか一項
    において、 前記スイッチング用トランジスタのソース領域及びドレ
    イン領域の一方は、前記増幅用トランジスタのソース領
    域に接続され、 前記増幅用トランジスタのドレイン領域は、複数の前記
    ゲート信号線のいずれか一本に接続され、 前記増幅用トランジスタはｐチャネル型トランジスタで
    あり、前記スイッチング用トランジスタはｎチャネル型
    トランジスタであることを特徴とする半導体装置。
22. 【請求項２２】請求項１０乃至請求項１３のいずれか一
    項において、 前記光電変換素子は、ｎチャネル型端子と、ｐチャネル
    型端子と、光電変換層とを有し、 前記ｎチャネル型端子が前記駆動用トランジスタのゲー
    ト電極に接続され、前記ｐチャネル型端子が電源基準線
    に接続され、 前記リセット用トランジスタのソース領域及びドレイン
    領域の一方は複数の前記転送信号線のいずれか一本に接
    続され、 前記転送用トランジスタはｐチャネル型トランジスタで
    あることを特徴とする半導体装置。
23. 【請求項２３】請求項１０乃至請求項１３のいずれか一
    項において、 前記光電変換素子は、ｎチャネル型端子と、ｐチャネル
    型端子と、光電変換層とを有し、 前記ｎチャネル型端子が電源線に接続され、前記ｐチャ
    ネル型端子が前記駆動用トランジスタのゲート電極に接
    続され、 前記リセット用トランジスタのソース領域及びドレイン
    領域の一方は複数の前記転送信号線のいずれか一本に接
    続され、 前記リセット用トランジスタはｎチャネル型トランジス
    タであることを特徴とする半導体装置。
24. 【請求項２４】請求項１０乃至請求項１３のいずれか一
    項において、 前記スイッチング用トランジスタのソース領域及びドレ
    イン領域の一方は、前記増幅用トランジスタのソース領
    域に接続され、 前記増幅用トランジスタのドレイン領域は、複数の前記
    ゲート信号線のいずれか一本に接続され、 前記増幅用トランジスタはｎチャネル型トランジスタで
    あり、前記転送用トランジスタはｐチャネル型トランジ
    スタであることを特徴とする半導体装置。
25. 【請求項２５】請求項１０乃至請求項１３のいずれか一
    項において、 前記スイッチング用トランジスタのソース領域及びドレ
    イン領域の一方は、前記増幅用トランジスタのソース領
    域に接続され、 前記増幅用トランジスタのドレイン領域は、複数の前記
    転送信号線のいずれか一本に接続され、 前記増幅用トランジスタはｐチャネル型トランジスタで
    あり、前記転送用トランジスタはｎチャネル型トランジ
    スタであることを特徴とする半導体装置。
26. 【請求項２６】請求項１乃至請求項２５のいずれか一項
    に記載の半導体装置を用いることを特徴とする携帯端
    末。
27. 【請求項２７】請求項１乃至請求項２５のいずれか一項
    に記載の半導体装置を用いることを特徴とするデジタル
    スチルカメラ。