JPWO2010026830A1 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JPWO2010026830A1
JPWO2010026830A1 JP2010527736A JP2010527736A JPWO2010026830A1 JP WO2010026830 A1 JPWO2010026830 A1 JP WO2010026830A1 JP 2010527736 A JP2010527736 A JP 2010527736A JP 2010527736 A JP2010527736 A JP 2010527736A JP WO2010026830 A1 JPWO2010026830 A1 JP WO2010026830A1
Authority
JP
Japan
Prior art keywords
wiring
signal
potential
output
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010527736A
Other languages
English (en)
Other versions
JP5258891B2 (ja
Inventor
前田　和宏
和宏 前田
白木　一郎
一郎 白木
裕昭 杉山
裕昭 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010527736A priority Critical patent/JP5258891B2/ja
Publication of JPWO2010026830A1 publication Critical patent/JPWO2010026830A1/ja
Application granted granted Critical
Publication of JP5258891B2 publication Critical patent/JP5258891B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
    • G09G2360/148—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel the light being detected by light detection means within each pixel

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

アクティブマトリクス基板（１００）の画素領域（１）に光センサ（８１）を備えた表示装置において、光センサ（８１）が、光検出素子と、当該光センサ（８１）へリセット信号ＲＳを供給するリセット信号配線と、当該光センサ（８１）へ読み出し信号ＲＷを供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでのセンシング期間に光検出素子で受光された光量にしたがって変化した蓄積ノードの電位をセンサ回路出力として出力配線へ読み出すためのセンサスイッチング素子とを備える。読み出し信号ＲＷの直前と、リセット信号ＲＳの直前との少なくともいずれか一方において、蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位Ｖ０に固定する。

Description

本発明は、フォトダイオードまたはフォトトランジスタ等の光検出素子を有する光センサ付きの表示装置に関し、特に、画素領域内に光センサを備えた表示装置に関する。
従来、例えばフォトダイオード等の光検出素子を画素内に備えたことにより、外光の明るさを検出したり、ディスプレイに近接した物体の画像を取り込んだりすることが可能な、光センサ付き表示装置が提案されている。このような光センサ付き表示装置は、双方向通信用表示装置や、タッチパネル機能付き表示装置としての利用が想定されている。
従来の光センサ付き表示装置では、アクティブマトリクス基板において、信号線および走査線、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）、画素電極等の周知の構成要素を半導体プロセスによって形成する際に、同時に、アクティブマトリクス基板上にフォトダイオード等を作り込む（例えば、特許文献１参照。）。
アクティブマトリクス基板上に形成される従来の光センサ（例えば、特許文献２、３参照。）の一例を、図２５に示す。図２５に示す従来の光センサは、フォトダイオードＤ１、コンデンサＣ２、トランジスタＭ２から構成される。フォトダイオードＤ１のアノードには、リセット信号ＲＳを供給するための配線が接続されている。フォトダイオードＤ１のカソードには、コンデンサＣ２の電極の一方と、トランジスタＭ２のゲートが接続されている。トランジスタＭ２のドレインは定電圧Ｖｓｕｐを供給する配線に接続されている。なお、トランジスタＭ２のソースから光センサのセンサ回路出力データＳＤａｔａが出力される。コンデンサＣ２の電極の他方は、読み出し信号ＲＷを供給するための配線に接続されている。
この構成において、リセット信号ＲＳおよび読み出し信号ＲＷをそれぞれ所定のタイミングで供給することにより、フォトダイオードＤ１で受光した光の量に応じたセンサ回路出力データＳＤａｔａを得ることができる。ここで、図２６を参照し、図２５に示した従来の光センサの動作について説明する。なお、図２６において、リセット信号ＲＳのローレベル（例えば−４Ｖ）を−Ｖｂ、読み出し信号ＲＷのハイレベル（例えば８Ｖ）をＶｒｗと、それぞれ表す。なお、リセット信号ＲＳのハイレベルを０Ｖ、読み出し信号ＲＷのローレベルを０Ｖとする。
以下、図２５に示した光センサのセンシングシーケンスを、（Ａ）読み出し期間、（Ｂ）リセット期間、（Ｃ）センシング期間、の３つに分けて説明する。
（Ａ）読み出し期間
読み出し信号ＲＷがハイレベルである期間が、読み出し期間に相当する。読み出し信号ＲＷがハイレベルの間、コンデンサＣ２を介して蓄積ノードの電位ＶＩＮＴがプルアップされる。なお、蓄積ノードとは、コンデンサＣ２と、フォトダイオードＤ１のカソードと、トランジスタＭ２のゲートとの接続点である。このとき、蓄積ノードの電位ＶＩＮＴは、読出し直前の蓄積ノード電位をＶ０、コンデンサＣ２の容量をＣｓｔ、回路内総容量をＣｔｏｔａｌ、読み出し信号ＲＷの振幅をＶｒｗとすると、
ＶＩＮＴ ＝ Ｃｓｔ／Ｃｔｏｔａｌ・Ｖｒｗ＋Ｖ０
と表すことができる。
そして、プルアップされた電位ＶＩＮＴがトランジスタＭ２の閾値を超えることにより、トランジスタＭ２がＯＮされ、センサデータＳＤａｔａが出力される。このとき、ＳＤａｔａの電位Ｖｏｕｔは、トランジスタＭ２の閾値をＶｔｈ、定電流源の電流値をＩ、トランジスタＭ２のコンダクタンスをβとすると、
Ｖｏｕｔ ≒ ＶＩＮＴ−Ｖｔｈ−（２Ｉ／β）１／２
と表すことができる。
（Ｂ）リセット期間
リセット信号ＲＳがハイレベル（０Ｖ）となることにより、フォトダイオードＤ１に順方向電流が流れ、蓄積ノードの電位ＶＩＮＴが０Ｖにリセットされる。
（Ｃ）センシング期間
リセット信号がハイレベルからローレベルへ戻った時点から、センシング期間が開始される。すなわち、上述のとおりリセット期間に蓄積ノードがリセットされた後に、リセット信号ＲＳがローレベル（−Ｖｂ）となることにより、フォトダイオードＤ１に逆バイアスが発生する。そして、フォトダイオードＤ１への入射光の光量に応じた光電流で、蓄積ノードが−Ｖｂ方向へ変化する。
上記の（Ａ）読み出し期間、（Ｂ）リセット期間、および、（Ｃ）センシング期間、を１サイクルとして、このサイクルを繰り返し行うことにより、光センサからのセンサデータの読み出しが行われる。
ここで、画素内の光センサの構成例を図２７に示す。図２７に示した構成例では、赤（ｒ）、緑（ｇ）、青（ｂ）の３色の絵素から構成される１画素につき、１つのセンサ回路８１が設けられている。センサ回路８１は、図２５に示した構成のうち、フォトダイオードＤ１，コンデンサＣ２，トランジスタＭ２に相当する。図２７の例では、ゲート線ＧＬとソース線ＳＬとがマトリクス状に配置され、ゲート線ＧＬとソース線ＳＬとの交差点に、各絵素の画素電極８２ｒ，８２ｇ，８２ｂを駆動するためのＴＦＴ８３が設けられている。ＴＦＴ８３のゲートはゲート線ＧＬに接続され、ソースはソース線ＳＬに接続され、ドレインは画素電極８２ｒ，８２ｇ，８２ｂに接続されている。なお、図２７の例では、画素電極８２ｒ，８２ｇ，８２ｂは、この３つを１単位として行方向に沿って繰り返し配置されている。
ゲート線ＧＬは、マトリクス基板上にＬ本設けられている。すなわち、このマトリクス基板上の行方向の画素数はＬ個である。ゲート線ＧＬを個々に区別する必要がある場合は、ＧＬ（ｌ）と表記する（ｌは１からＬまでの自然数）。ソース線ＳＬは、ソース線ＳＬｒ，ＳＬｇ，ＳＬｂを１組として、マトリクス基板上にＭ組（すなわち３Ｍ本）設けられている。すなわち、このマトリクス基板上の列方向（水平方向）の画素数はＭ個、絵素数は３Ｍ個である。以下、ソース線ＳＬを個々に区別する必要がある場合は、ＳＬｒ（ｍ），ＳＬｇ（ｍ），ＳＬｂ（ｍ）のように表記する。すなわち、ｍは１からＭまでの自然数である。
なお、センサ回路８１を駆動するための制御信号線群ＲＣＴＬとして、上述のリセット信号ＲＳおよび読み出し信号ＲＷをセンサ回路８１へそれぞれ供給するための配線がＮ本敷設されている。なお、Ｎは、ゲート線ＧＬの本数Ｌと等しい場合もあるし、Ｌよりも少ない場合もある。例えば、行方向（垂直方向）において全画素にセンサ回路８１を設けた構成では、Ｎ＝Ｌとなるし、例えば、行方向において１画素おきにセンサ回路８１を設ければ、Ｎ＝Ｌ／２となる。
また、図２７の例では、センサ回路８１へ電源を供給する電源線Ｖｓｕｐが、ソース線ＳＬｇ（ｍ）とＳＬｂ（ｍ）との間に敷設されている。また、センサ回路８１からデータを出力するための出力配線ＳＤａｔａが、ソース線ＳＬｒ（ｍ）とＳＬｇ（ｍ）との間に敷設されている。
また、図２８に示すように、ソース線ＳＬのいずれか（図２８の例ではＳＬｒ（ｍ）とＳＬｇ（ｍ））が、電源線Ｖｓｕｐと出力配線ＳＤａｔａとをそれぞれ兼ねる構成としても良い。この構成においては、ソース線ＳＬが映像表示動作に用いられていない期間（例えば帰線期間）にセンサ駆動を実行しなければならないというタイミング的な制約はあるが、配線が少なくて済むので、画素開口率が高いという利点がある。すなわち、図２８に示す構成においては、映像表示動作中は、ソース線ＳＬへは映像信号が印加される。一方で、センサ駆動中（例えば帰線期間）は、スイッチの切替によって、ソース線ＳＬｇ（ｍ）へ電源から定電圧が供給されることにより、このソース線が電源線Ｖｓｕｐとして機能する。同様に、スイッチの切替によって、ソース線ＳＬｒ（ｍ）へは、センサ回路８１からセンサ回路出力データが出力される。これにより、センサ駆動中は、このソース線が出力配線ＳＤａｔａとして機能する。
特開２００６−３８５７号公報 国際公開第２００７／１４５３４６号パンフレット 国際公開第２００７／１４５３４７号パンフレット
上記従来のセンサ回路８１においては、図２５に示したように、蓄積ノード（フォトダイオードのカソードとコンデンサとの接続点）と、センサ回路８１へ電源を供給する電源線Ｖｓｕｐおよび出力配線ＳＤａｔａとの間には、それぞれ、寄生容量Ｃps，Ｃpdが存在する。このため、センサ回路８１のリセット時と読み出し時との間に、これらの配線の電位が変動すると、その電位差が寄生容量を介して蓄積ノードに伝播し、蓄積ノードの電位ＶＩＮＴを変動させることとなる。この結果、センサ回路８１からの出力にオフセットノイズが生じるという問題がある。
ここで、図２９，図３０を参照し、センサ回路８１からの出力にオフセットノイズが生じる態様について、具体的に説明する。
図２９は、図２７に示したように、電源線Ｖｓｕｐと出力配線ＳＤａｔａとがソース線ＳＬとは独立して設けられた構成において、センサ回路８１とその駆動に必要な配線群のみを抜き出して示した等価回路図である。図２９に示すように、この構成においては、同じ列に並ぶセンサ回路８１の全てについて、電源線Ｖｓｕｐと出力配線ＳＤａｔａとは共通である。
ここで、仮にセンサ回路８１内のトランジスタＭ２（図２５参照）がＯＦＦ状態であったとしても、トランジスタＭ２のゲート／ソース間、および、ゲート／ドレイン間には寄生容量（Ｃｐｓ，Ｃｐｄ）が存在する。また、レイアウト次第では、蓄積ノードと出力配線ＳＤａｔａとの間、または、蓄積ノードと電源線Ｖｓｕｐとの間に、カップリング容量やフリンジ容量が存在する可能性もある。ここで、蓄積ノードに接続される寄生容量を含む全ての容量をＣｔｏｔａｌとした場合、出力配線ＳＤａｔａが蓄積ノードに及ぼす電気的ノイズＮｏｉｓｅ＿ＳＤは、以下のように表される。なお、下記のＶ＿ＳＤａｔａは出力配線ＳＤａｔａの電位変動を表す。
Ｎｏｉｓｅ＿ＳＤ ＝ Ｃｐｓ／Ｃｔｏｔａｌ・Ｖ＿ＳＤａｔａ ・・・（１）
図２９に示した構成において、図３０に示すように、リセット、センシング、読み出しを繰り返し行う場合、フォトダイオードＤ１へ入射する光量が一定であったとしても、出力配線ＳＤａｔａへ読み出されるセンサ回路出力データは、読み出し信号ＲＷおよびリセット信号ＲＳの直前の出力配線ＳＤａｔａの電位（図３０に示すＶｓ１，Ｖｗ２，Ｖｓ２，…）に影響され、変動する。なお、上記の出力配線ＳＤａｔａの電位Ｖｓ１，Ｖｗ２，Ｖｓ２，…は、その直前のセンサ回路出力データの電位に依存する。
なお、図３０に示したタイミングチャートにおいて、同じセンサ回路８１に対して、読み出し信号ＲＷとリセット信号ＲＳとが供給されるタイミングは、各垂直期間において一定であるとする。したがって、リセット信号ＲＳのパルス１が立ち下がった後、次の垂直期間において読み出し信号ＲＷのパルス２が印加されるまでが、当該リセット信号ＲＳと読み出し信号ＲＷが印加されるセンサ回路８１のセンシング期間に相当する。
ここで、図３０の読み出し信号ＲＷのパルス２によって読み出されるセンサ回路出力データと、読み出し信号ＲＷのパルス３によって読み出されるセンサ回路出力データとの間には、それぞれのセンシング期間にフォトダイオードＤ１へ入射する光量が同じであったとしても、寄生容量に起因して、以下のオフセットＶoff2-3が生じる。これは、上記の式（１）から求められる。
Ｖoff2-3＝Ｃｐｓ／Ｃｔｏｔａｌ・｛（Ｖｓ１−Ｖｗ２）−（Ｖｓ２−Ｖｗ３）｝
また、読み出し信号ＲＷのパルス３によって読み出されるセンサ回路出力データと、読み出し信号ＲＷのパルス４によって読み出されるセンサ回路出力データとの間には、それぞれのセンシング期間にフォトダイオードＤ１へ入射する光量が同じであったとしても、寄生容量に起因して、以下のオフセットＶoff3-4が生じる。
Ｖoff3-4＝Ｃｐｓ／Ｃｔｏｔａｌ・｛（Ｖｓ２−Ｖｗ３）−（Ｖｓ３−Ｖｗ４）｝
前述のように、出力配線ＳＤａｔａの電位Ｖｓ１，Ｖｗ２，Ｖｓ２，…は、その直前のセンサ回路出力データ（すなわち、同じ列で一つ前の行のセンサ回路からの出力データ）の電位に依存する。したがって、オフセットＶoff2-3とオフセットＶoff3-4とは、必ずしも一定ではない。以上のとおり、センサ回路出力データは、フォトダイオードＤ１へ入射する光量が一定であったとしても、読み出し信号ＲＷおよびリセット信号ＲＳの直前の出力配線ＳＤａｔａの電位変動から生じるオフセットを持つ。また、上述のとおり、このオフセットは一定ではないので、単純に除去することができない。
図２８に示したように、ソース線ＳＬの一部が、電源線Ｖｓｕｐと出力配線ＳＤａｔａとを兼ねた構成においては、出力配線ＳＤａｔａの電位変動によって生じるオフセットの他に、電源線Ｖｓｕｐの電位変動によって生じるオフセットも重畳される。図２７および図３０に示した構成では、電源線Ｖｓｕｐにおいて電位変動は生じないが、図２８に示した構成においては、電源線Ｖｓｕｐはソース線ＳＬを兼ねているので、画像表示期間に映像信号が印加されることによって、電位の変動が生じるからである。
本発明は、上記の問題を鑑み、寄生容量に起因する蓄積ノードのオフセットを解消することにより、精度の高いセンサ回路出力データを得ることができる光センサ付き表示装置を提供することを目的とする。
上記の課題を解決するために、本発明にかかる表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に接続され、前記光検出素子からの出力電流によって電位が変化する蓄積ノードと、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間をセンシング期間とし、センシング期間に前記光検出素子で受光された光量にしたがって変化した前記蓄積ノードの電位をセンサ回路出力として出力配線へ読み出すためのセンサスイッチング素子とを備え、前記読み出し信号の直前と、前記リセット信号の直前との少なくともいずれか一方において、前記蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位に固定することを特徴とする。
本発明によれば、寄生容量に起因する蓄積ノードのオフセットを解消することにより、精度の高いセンサ回路出力データが得られる光センサ付き表示装置を提供することができる。
図１は、本発明の一実施形態にかかる表示装置の概略構成を示すブロック図である。 図２は、本発明の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図３は、ロウドライバの構成例を示す等価回路図である。 図４は、ロウドライバの駆動に関する信号のタイミングチャートである。 図５は、カラムドライバの構成例を示す等価回路図である。 図６は、カラムドライバの駆動に関する信号のタイミングチャートである。 図７は、ゲートドライバの構成例を示す等価回路図である。 図８は、ゲートドライバの駆動に関する信号のタイミングチャートである。 図９は、ソースドライバの構成例を示す等価回路図である。 図１０は、ソースドライバの駆動に関する信号のタイミングチャートである。 図１１は、ソースドライバとカラムドライバの構成例を示す等価回路図である。 図１２は、表示動作のタイミングとセンシングタイミングとの関係を示すタイミングチャートである。 図１３は、第１の実施形態におけるセンサ駆動信号のタイミングチャートである。 図１４は、第１の実施形態におけるカラムドライバの構成を示す等価回路図である。 図１５は、読み出し信号、リセット信号、ディスチャージ信号、および、データ出力配線の電位との関係を示すタイミングチャートである。 図１６は、本発明の実施形態にかかる表示装置における一画素の構成を示す等価回路図である。 図１７は、表示動作のタイミングとセンシングタイミングとの関係を示すタイミングチャートである。 図１８は、第２の実施形態におけるセンサ駆動信号のタイミングチャートである。 図１９は、第２の実施形態におけるカラムドライバの構成を示す等価回路図である。 図２０は、第３の実施形態におけるセンサ駆動信号のタイミングチャートである。 図２１は、第３の実施形態におけるソースドライバの差動増幅回路の構成を示す等価回路図である。 （ａ）は、第３の実施形態におけるソースドライバの差動増幅回路の構成を示す等価回路図であり、（ｂ）は、（ａ）の回路の駆動信号のタイミングチャートである。 図２３は、第４の実施形態におけるセンサ駆動信号のタイミングチャートである。 図２４は、本発明を適用可能なセンサ回路の他の実施形態の等価回路図である。 図２５は、アクティブマトリクス基板上に形成される従来の光センサの一例を示す等価回路図である。 図２６は、従来の光センサにおける駆動信号の波形を示すタイミングチャートである。 図２７は、従来の光センサにおける配線例を示す模式図である。 図２８は、従来の光センサにおける配線の他の例を示す模式図である。 図２９は、光センサ回路と周辺の配線との接続関係を示す等価回路図である。 図３０は、読み出し信号の直前とリセット信号の直前に、データ読み出し配線の電位が変動する様子を説明するためのタイミングチャートである。
本発明の一実施形態にかかる表示装置は、アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、前記光センサが、入射光を受光する光検出素子と、前記光検出素子に接続され、前記光検出素子からの出力電流によって電位が変化する蓄積ノードと、当該光センサへリセット信号を供給するリセット信号配線と、当該光センサへ読み出し信号を供給する読み出し信号配線と、前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間をセンシング期間とし、センシング期間に前記光検出素子で受光された光量にしたがって変化した前記蓄積ノードの電位をセンサ回路出力として出力配線へ読み出すためのセンサスイッチング素子とを備え、前記読み出し信号の直前と、前記リセット信号の直前との少なくともいずれか一方において、前記蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位に固定する。
この構成によれば、読み出し信号の直前とリセット信号の直前との少なくともいずれか一方において、蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位に固定することにより、光センサからの読み出し直前および／またはリセット直前の配線電位に起因する電位変動によって蓄積ノードの電位が変動することを防止できる。これにより、寄生容量に起因する蓄積ノードのオフセットを解消し、精度の高いセンサ回路出力データが得られる光センサ付き表示装置を提供できる。
なお、前記蓄積ノードとの間で寄生容量を有する配線が、前記出力配線である構成が好ましい。出力配線は、直前のセンサ回路出力データや、回路構成によっては直前の映像信号等のレベルに依存して、その電位が変動する。しかも、変動の大きさを予測することができない。したがって、この配線の電位を、読み出し信号の直前とリセット信号の直前との少なくともいずれか一方において所定の電位に固定することにより、寄生容量に起因する蓄積ノードのオフセットを解消することができる。さらに、この構成において、前記出力配線を前記所定の電位に固定するために、当該配線へ所定のレベルの映像信号を供給することが好ましい。
また、前記蓄積ノードとの間で寄生容量を有する配線が、前記読み出し信号が供給されている期間に前記光センサへ電源電圧を供給する電源配線であり、前記電源配線は、前記画素領域の画素へ映像信号を供給するソース線を兼ねた構成であることも好ましい。この構成の場合、前記電源配線は、画素へ供給される映像信号のレベルに依存して、その電位が変動する。しかも、変動の大きさを予測することができない。したがって、この電源配線の電位を、読み出し信号の直前とリセット信号の直前との少なくともいずれか一方において所定の電位に固定することにより、寄生容量に起因する蓄積ノードのオフセットを解消することができる。さらに、この構成において、前記電源配線の前記所定の電位への固定を、前記読み出し信号とは異なる信号によって制御することが好ましい。
また、前記読み出し信号の直前に、前記出力配線を第１の所定の電位に固定するために、当該配線へ所定のレベルの映像信号を供給し、前記リセット信号の直前に、前記出力配線を第２の所定の電位に固定するために、当該配線へ所定のレベルの電圧を供給することが好ましい。
また、本発明の表示装置は、前記アクティブマトリクス基板に対向する対向基板と、前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた液晶表示装置として好適に実施できる。
以下、本発明のより具体的な実施形態について、図面を参照しながら説明する。なお、以下の実施形態は、本発明にかかる表示装置を液晶表示装置として実施する場合の構成例を示したものであるが、本発明にかかる表示装置は液晶表示装置に限定されず、アクティブマトリクス基板を用いる任意の表示装置に適用可能である。なお、本発明にかかる表示装置は、光センサを有することにより、画面に近接する物体を検知して入力操作を行うタッチパネル付き表示装置や、表示機能と撮像機能とを具備した双方向通信用表示装置等としての利用が想定される。
また、以下で参照する各図は、説明の便宜上、本発明の実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。従って、本発明にかかる表示装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
［第１の実施形態］
最初に、図１および図２を参照しながら、本発明の第１の実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板の構成について説明する。
図１は、本発明の一実施形態にかかる液晶表示装置が備えるアクティブマトリクス基板１００の概略構成を示すブロック図である。図１に示すように、アクティブマトリクス基板１００は、ガラス基板上に、画素領域１、ゲート（ｇａｔｅ）ドライバ２、ソース（ｓｏｕｒｃｅ）ドライバ３、カラム（ｃｏｌｕｍｎ）ドライバ４、および、ロウ（ｒｏｗ）ドライバ５を少なくとも備えている。なお、図示はしていないが、画素領域１内の光検出素子（後述）で取り込まれた画像信号を処理するための信号処理回路が、ＦＰＣ６を介して、アクティブマトリクス基板１００に接続されている。
ゲートドライバ２およびソースドライバ３は、外部より入力される同期信号（Ｖｓｙｎｃ，Ｈｓｙｎｃ）に応じて、画素領域１の表示画素へ、同じく外部から入力される映像信号を書き込むための走査を行う。一方、カラムドライバ４およびロウドライバ５は、画素領域１の光センサに対して、センサ駆動に必要な各種の信号（後述する読み出し信号およびリセット信号等）を供給すると共に、読み出されたセンサ回路出力データを表示装置外へ順次出力するためのドライバである。
なお、図１に示した各種のドライバの配置は、あくまでも一例であり、各種ドライバをどのように実装するかは任意の設計事項である。また、アクティブマトリクス基板１００上の上記の構成部材は、半導体プロセスによってガラス基板上にモノリシックに形成することも可能である。あるいは、上記の構成部材のうちのアンプやドライバ類を、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）技術等によってガラス基板上に実装した構成としても良い。あるいは、図１においてアクティブマトリクス基板１００上に示した上記の構成部材の少なくとも一部が、ＦＰＣ上に実装されることも考えられる。アクティブマトリクス基板１００は、全面に対向電極が形成された対向基板（図示せず）と貼り合わされ、その間隙に液晶材料が封入される。
画素領域１は、画像を表示するために、複数の画素が形成された領域である。本実施形態では、画素領域１における各画素内には、画像を取り込むための光センサ（センサ回路８１）が設けられている。図２は、画素領域１における画素とセンサ回路８１との配置を示す等価回路図である。図２の例では、１つの画素が、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の絵素によって形成され、この３絵素で構成される１つの画素内に、フォトダイオードＤ１とコンデンサＣ２と薄膜トランジスタＭ２とによって構成される１つのセンサ回路８１が設けられている。すなわち、本実施形態の構成では、画素領域１は、Ｌ行×Ｍ列のマトリクス状に配置された画素と、Ｎ行×Ｏ列のマトリクス状に配置されたセンサ回路８１とを有する。なお、本実施形態においては、ゲート線ＧＬの行方向の本数（Ｌ）は、センサ回路８１の行方向の個数（Ｎ）に等しく、列方向の画素数（Ｍ）はセンサ回路８１の列方向の個数（Ｏ）に等しい。画素領域１の全体の絵素数は、（Ｌ×３Ｍ）個である。
図２に示すように、画素領域１は、画素用の配線として、マトリクス状に配置されたゲート線ＧＬおよびソース線ＳＬを有している。ゲート線ＧＬは、ゲートドライバ２に接続されている。ソース線ＳＬは、ソースドライバ３に接続されている。なお、ゲート線ＧＬは、画素領域１内にＬ行設けられている。以下、個々のゲート線ＧＬを区別して説明する必要がある場合は、ＧＬ（ｌ）のように表記する。ｌは、１〜Ｌの自然数である。一方、ソース線ＳＬは、上述のとおり、１つの画素内の３絵素にそれぞれ画像データを供給するために、１画素につき３本ずつ設けられている。ソース線ＳＬを個々に区別して説明する必要がある場合は、ＳＬｒ（ｍ），ＳＬｇ（ｍ），ＳＬｂ（ｍ）のように表記する。ｍは１〜Ｍの自然数である。
ゲート線ＧＬとソース線ＳＬとの交点には、画素用のスイッチング素子として、薄膜トランジスタ（ＴＦＴ）Ｍ１が設けられている。なお、図２では、赤色、緑色、青色のそれぞれの絵素に設けられている薄膜トランジスタＭ１を、Ｍ１ｒ，Ｍ１ｇ，Ｍ１ｂと表記している。薄膜トランジスタＭ１のゲート電極はゲート線ＧＬへ、ソース電極はソース線ＳＬへ、ドレイン電極は図示しない画素電極へ、それぞれ接続されている。これにより、図２に示すように、薄膜トランジスタＭ１のドレイン電極と対向電極（ＶＣＯＭ）との間に液晶容量ＣＬＣが形成される。また、ドレイン電極とＴＦＴＣＯＭとの間に補助容量Ｃ１が形成されている。
図２において、１本のゲート線ＧＬと１本のソース線ＳＬｒとの交点に接続された薄膜トランジスタＭ１ｒによって駆動される絵素は、この絵素に対応するように赤色のカラーフィルタが設けられ、ソース線ＳＬｒを介してソースドライバ３から赤色の画像データが供給されることにより、赤色の絵素として機能する。また、ゲート線ＧＬとソース線ＳＬｇとの交点に接続された薄膜トランジスタＭ１ｇによって駆動される絵素は、この絵素に対応するように緑色のカラーフィルタが設けられ、ソース線ＳＬｇを介してソースドライバ３から緑色の画像データが供給されることにより、緑色の絵素として機能する。さらに、ゲート線ＧＬとソース線ＳＬｂとの交点に接続された薄膜トランジスタＭ１ｂによって駆動される絵素は、この絵素に対応するように青色のカラーフィルタが設けられ、ソース線ＳＬｂを介してソースドライバ３から青色の画像データが供給されることにより、青色の絵素として機能する。
図２の構成では、センサ回路８１に電源を供給する電源線Ｖｓｕｐおよびセンサ回路出力データの出力用の出力配線ＳＤａｔａは、ソース線ＳＬとは別個に設けられている。すなわち、センサ回路８１の薄膜トランジスタＭ２のドレインが電源線Ｖｓｕｐに接続され、ソースが出力配線ＳＤａｔａに接続されている。
なお、図２の例では、センサ回路８１は、画素領域１において、１画素（３絵素）に１つの割合で設けられている。ただし、画素とセンサ回路８１の配置割合は、この例のみに限定されず、任意である。例えば、１絵素につき１つのセンサ回路８１が配置されていても良いし、複数画素に対して１つのセンサ回路８１が配置された構成であっても良い。例えば、１行おきにセンサ回路８１が配置された構成としても良い。
以下、図１に示した各種ドライバの構成と動作について説明する。
最初に、ロウドライバ５の構成と駆動方法について、図３および図４を参照しながら説明する。図３に示すように、ロウドライバ５は、ＲＳＳＰをスタートパルス信号とし、クロック信号ＲＣＫに同期して、順次信号を生成して転送するＮ個のフリップフロップからなるシフトレジスタ５１と、ＲＷＳＰをスタートパルス信号とし、クロック信号ＲＣＫに同期して、順次信号を生成して転送するＮ個のフリップフロップからなるシフトレジスタ５２とを有している。シフトレジスタ５１は、その出力ＳＲＲＳＯｎ（ｎ＝１〜Ｎ）により、リセット信号用アナログスイッチＲＳｎ（ｎ＝１〜Ｎ）の開閉を制御する。シフトレジスタ５２は、その出力ＳＲＲＷＯｎ（ｎ＝１〜Ｎ）により、読み出し信号用アナログスイッチＲＷｎ（ｎ＝１〜Ｎ）の開閉を制御する。
このように、リセット信号用アナログスイッチＲＳｎと読み出し信号用アナログスイッチＲＷｎとが順次開閉制御されることにより、リセット信号ＲＳと読み出し信号ＲＷとが、画素領域１に配置されているセンサ回路８１のそれぞれの行へ、順次供給される（図４参照）。なお、図３の構成においては、リセット信号制御用のシフトレジスタ５１と読み出し信号制御用のシフトレジスタ５２とを独立に設けたことにより、それぞれのスタートパルスＲＳＳＰ，ＲＷＳＰのタイミング変更により、読み出しとリセットのタイミングを独立にコントロールすることができる。
次に、図５および図６を参照し、カラムドライバ４の構成と動作について説明する。
カラムドライバ４は、図５に示すように、Ｏ個のフリップフロップからなるシフトレジスタ４１と、保持容量４２と、出力回路４３と、アナログスイッチ４４とを有する。シフトレジスタ４１は、ＣＳＰをスタートパルスとして、クロック信号ＣＣＫに同期して、順次信号を生成して転送する。保持容量４２は、読み出し信号ＲＷによってセンサ回路出力データＳＤａｔａｏ（ｏ＝１〜Ｏ）をサンプリングして保持する。出力回路４３は、シフトレジスタ４１の出力ＳＲＯｏ（ｏ＝１〜Ｏ）によってイネーブルされ、保持容量４２のデータを出力ラインＤｓｏ（図１参照）へ出力する。アナログスイッチ４４は、読み出し信号ＲＷによって制御され、片方の端子が電源線Ｖｓｕｐへ接続されている。
図５の構成により、図６に示すように、読み出し信号ＲＷによって１行分一括してセンサ回路出力データＳＤａｔａｏを保持容量４２にサンプリング保持した後、順次シフトされるシフトレジスタ４１の出力ＳＲＯｏに応じて、保持データが、時分割で出力ラインＤｓｏへ出力される。また、読み出し信号ＲＷにより、電源線Ｖｓｕｐを介して、センサ回路８１へ電源ＶＤＤからの定電圧が供給される。
次に、図７および図８を参照し、ゲートドライバ２の構成と動作について説明する。ゲートドライバ２は、Ｌ個のフリップフロップからなるシフトレジスタ２１と出力回路２２とを有する。シフトレジスタ２１は、ＧＳＰをスタートパルスとし、クロック信号ＧＣＫに同期して、順次信号を生成転送する。出力回路２２は、シフトレジスタ２１の出力ＳＲＯｌ（ｌ＝１〜Ｌ）の出力信号を整形・増幅する。出力回路２２の出力が、行選択信号として、画素領域１のゲート線ＧＬｌ（ｌ＝１〜Ｌ）へ順次出力される。
さらに、図９および図１０を参照し、ソースドライバ３の構成と動作の一例について説明する。ソースドライバ３は、シリアル／パラレル変換回路３１と、Ｄ／Ａ変換回路３２と、増幅器３３とを有している。シリアル／パラレル変換回路３１は、外部から入力される同期信号（Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＣＫ等）に同期して、同じく外部からデジタル入力されるシリアル映像信号をパラレルデータに変換する。Ｄ／Ａ変換回路３２は、デジタル映像信号をアナログ映像信号に変換する。増幅器３３は、ＳＳＷに同期し、Ｄ／Ａ変換回路３２の出力を増幅してソース線ＳＬｍ（ｍ＝１〜Ｍ）へ出力する。
また、図１１に、ソースドライバ３とカラムドライバ４の配置例を示す。図１１に示す構成は、基本的には、図５に示したカラムドライバ４の構成と、図９に示したソースドライバ３の構成とを組み合わせたものである。カラムドライバ４のシフトレジスタ４１を構成する、縦列接続された個々のフリップフロップそれぞれの間に何本のソース線ＳＬが入るかは、列方向（水平方向）におけるセンサ回路８１の配置による。本実施形態の場合、図２に示したように、センサ回路８１が３絵素（１画素）毎に１つ設けられているので、図１１においては、カラムドライバ４のシフトレジスタ４１を構成する縦列接続された個々フリップフロップそれぞれの間に３本のソース線ＳＬｒ，ＳＬｇ，ＳＬｂが敷設される。
次に、図１２を参照し、画素領域１の画素の表示動作と、光センサの動作とのタイミングについて説明する。図１２に示す例では、水平走査期間の帰線期間に読み出し信号ＲＷをＯＮにして、センサ回路出力データＳＤａｔａを出力ラインＤｓｏへ読み出している。ただし、図２に示したように、本実施形態の表示装置は、電源線Ｖｓｕｐおよびセンサ回路出力データの出力用の出力配線ＳＤａｔａがソース線ＳＬとは別個に設けられているので、読み出し信号ＲＷの印加を有効表示期間内に行っても構わない。なお、図１２の駆動タイミングでは、毎垂直期間において一定のタイミングで読み出し信号ＲＷとリセット信号ＲＳが印加される場合であり、第ｎ行のセンサ回路８１に対して、ある垂直期間においてリセット信号ＲＳ（ｎ）を印加し、次の垂直期間に印加される読み出し信号ＲＷ（ｎ）によって、当該センサ回路８１からセンサ回路出力データを読み出すようになっている。つまり、図１２の例では、センサ回路８１のセンシング期間は、ほぼ１垂直期間に近い長さを持つ。
なお、本実施形態にかかる表示装置は、読み出し信号ＲＷおよびリセット信号ＲＳの直前に、出力配線ＳＤａｔａを所定の電位Ｖ０に固定することに特徴がある。このため、図１３に示すように、読み出し信号ＲＷおよびリセット信号ＲＳの直前にＯＮとなるディスチャージ信号ＤｉｓＣを、出力配線ＳＤａｔａへ定電位Ｖ０を印加するための制御信号として用いる。なお、電位Ｖ０は定電位であれば任意であり、例えば接地電位であっても良い。
ここで、上記のディスチャージ信号ＤｉｓＣを出力配線ＳＤａｔａへ印加するための回路構成の一例を、図１４に示す。図１４に示すように、本実施形態にかかるカラムドライバ４は、図５および図１１に示した基本的な構成に、ディスチャージ信号ＤｉｓＣで開閉制御されるアナログスイッチ４５を追加したことを特徴とする。アナログスイッチ４５の一端が定電圧源Ｖ０に接続され、他端が出力配線ＳＤａｔａへ接続されている。
この構成によれば、図１５に示すように、ディスチャージ信号ＤｉｓＣがＯＮのタイミング、すなわち、読み出し信号ＲＷおよびリセット信号ＲＳの直前において、出力配線ＳＤａｔａの電位は定電位Ｖ０に固定される。したがって、図１５と背景技術の欄で参照した図３０とを比較すれば分かるように、本実施形態の構成によれば、出力配線ＳＤａｔａの電位変動が寄生容量を介して蓄積ノードに与える影響をなくすことができる。したがって、オフセットが除去された精度の高いセンサ回路出力を得ることができる。
［第１の実施形態の変形例１］
なお、本実施形態の上記の説明においては、図２に示したように、電源線Ｖｓｕｐおよびセンサ回路出力データの出力配線ＳＤａｔａがソース線ＳＬとは別個に設けられた構成を例示した。しかし、図１６に示すように、ソース線ＳＬが電源線Ｖｓｕｐおよびセンサ回路出力データの出力配線ＳＤａｔａを兼ねている回路構成を採用しても良い。この構成において、かつ、図１２に示したタイミングで駆動を行う場合においても、読み出し信号ＲＷおよびリセット信号ＲＳの直前に、出力配線ＳＤａｔａの電位を定電位Ｖ０に固定することにより、寄生容量に起因するオフセットを除去して精度の高いセンサ回路出力を得ることが可能となる。
すなわち、図１６に示した回路構成において、図１２に示したタイミングでセンサ回路８１を駆動した場合、読み出し信号ＲＷが印加される直前の出力配線ＳＤａｔａの電位（図３０に示したＶｗ１，Ｖｗ２，…）は、直前の表示データに依存する。また、リセット信号ＲＳが印加される直前の出力配線ＳＤａｔａの電位（図３０に示したＶｓ１，Ｖｓ２，…）は、直前のセンサ回路出力データに依存する。
したがってこの場合も、センサ回路出力データは、フォトダイオードＤ１へ入射する光量が一定であったとしても、読み出し信号ＲＷおよびリセット信号ＲＳの直前の出力配線ＳＤａｔａの電位変動から生じるオフセットを持つ。また、上述のとおり、このオフセットは一定ではないので、単純に除去することができない。しかし、この場合も、上述のとおり、読み出し信号ＲＷおよびリセット信号ＲＳの直前にＯＮになるディスチャージ信号ＤｉｓＣに同期させて、出力配線ＳＤａｔａの電位を定電位Ｖ０に固定することにより、寄生容量に起因するオフセットを除去して精度の高いセンサ回路出力を得ることが可能となる。
［第１の実施形態の変形例２］
また、本実施形態の上記の説明においては、センサ回路８１が行方向（垂直方向）において１画素毎に設けられ、図１２に示すようなタイミングで駆動を行うものとした。しかし、センサ回路８１を行方向において１画素おきに設けた場合、センサ回路８１の駆動タイミングは図１７に示すとおりとなる。つまり、センサ回路８１に対する読み出し信号ＲＷおよびリセット信号ＲＳの印加が１水平期間おきになる。
ここで、図１６に示したようにソース線ＳＬが電源線Ｖｓｕｐおよびセンサ回路出力データの出力配線ＳＤａｔａを兼ねている回路構成に、図１７の駆動タイミングを適用すると、読み出し信号ＲＷが印加される直前の出力配線ＳＤａｔａの電位（図３０に示したＶｗ１，Ｖｗ２，…）は、直前の表示データに依存する。また、リセット信号ＲＳが印加される直前の出力配線ＳＤａｔａの電位（図３０に示したＶｓ１，Ｖｓ２，…）も、直前の表示データに依存する。
したがってこの場合も、センサ回路出力データは、フォトダイオードＤ１へ入射する光量が一定であったとしても、読み出し信号ＲＷおよびリセット信号ＲＳの直前の出力配線ＳＤａｔａの電位変動から生じるオフセットを持つ。また、上述のとおり、このオフセットは一定ではないので、単純に除去することができない。しかし、この場合も、上述のとおり、読み出し信号ＲＷおよびリセット信号ＲＳの直前にＯＮになるディスチャージ信号ＤｉｓＣに同期させて、出力配線ＳＤａｔａの電位を定電位Ｖ０に固定することにより、蓄積ノードと出力配線ＳＤａｔａとの間の寄生容量に起因するオフセットを除去し、精度の高いセンサ回路出力を得ることができる。
［第２の実施形態］
本発明の第２の実施形態について以下に説明する。なお、第１の実施形態において説明した構成と同様の機能を有する構成については、第１の実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
第２の実施形態にかかる表示装置は、図１６に示す回路構成を有し、センサ回路８１が行方向において１画素おきに設けられており、図１７に示したタイミングでセンサ回路８１を駆動する。また、第１の実施形態と同じく、読み出し信号ＲＷおよびリセット信号ＲＳの直前に出力配線ＳＤａｔａの電位を定電位Ｖ０に固定するが、第１の実施形態と異なるのは、図１８に示すように、従来は読み出し信号ＲＷの印加時にのみ電源線Ｖｓｕｐを介してセンサ回路８１へ供給されていた電源電圧（ＶＤＤ）を、リセット信号ＲＳの直前にも供給する点にある。
つまり、第２の実施形態では、図１８に示すように、リセット信号ＲＳの直前の所定の期間と、読み出し信号ＲＷのＯＮ期間とにおいてＯＮになる信号ＶＳＷを用いて、この信号ＶＳＷがＯＮの間、電源線Ｖｓｕｐに電源電圧（ＶＤＤ）を供給する。これを実現するために、第２の実施形態にかかる表示装置は、図１９に示すように、カラムドライバ４内で、電源線Ｖｓｕｐへの電源電圧（ＶＤＤ）の供給を制御するアナログスイッチ４４の開閉を、信号ＶＳＷによって行う。なお、第１の実施形態においては、図５，図１１，図１４に示すように、電源線Ｖｓｕｐのアナログスイッチ４４は、読み出し信号ＲＷによって開閉制御されている。
このように、読み出し信号ＲＷとは独立した信号ＶＳＷによって、リセット信号ＲＳの直前に、電源線Ｖｓｕｐの電位を所定の電位（電源電圧ＶＤＤ）に固定することにより、図１８に示すように、読み出し信号ＲＷおよびリセット信号ＲＳの直前の電源線Ｖｓｕｐの電位を、その前の状態に関わらずに一定に保つことができる。これにより、蓄積ノードと電源線Ｖｓｕｐとの間の寄生容量に起因するオフセットを除去し、精度の高いセンサ回路出力を得ることができる。また、第１の実施形態と同様に、読み出し信号ＲＷおよびリセット信号ＲＳの直前に出力配線ＳＤａｔａの電位を定電位Ｖ０に固定することにより、蓄積ノードと出力配線ＳＤａｔａとの間の寄生容量に起因するオフセットを除去し、精度の高いセンサ回路出力を得ることができる。
なお、第２の実施形態の前記の説明では、図１６に示す回路構成を有し、センサ回路８１が行方向において１画素おきに設けられており、図１７に示したタイミングでセンサ回路８１を駆動する場合を例示した。しかし、信号ＶＳＷによる電源線Ｖｓｕｐの制御は、図２に示す回路構成にも適用することができ、同様の効果を奏する。また、センサ回路８１が行方向の各画素に設けられた構成において、図１２に示したタイミングでセンサ回路８１を駆動する場合にも、信号ＶＳＷによる電源線Ｖｓｕｐの制御を適用することができ、同様の効果を奏する。
［第３の実施形態］
本発明の第３の実施形態について以下に説明する。なお、前述の実施形態において説明した構成と同様の機能を有する構成については、それらの実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
第３の実施形態にかかる表示装置は、図１６に示す回路構成を有し、センサ回路８１が行方向の各画素に設けられ、図１２に示したタイミングでセンサ回路８１を駆動する。また、第１の実施形態と同じく、読み出し信号ＲＷおよびリセット信号ＲＳの直前に出力配線ＳＤａｔａの電位を所定の電位に固定する。ただし、第１の実施形態と異なるのは、前記所定の電位が、図２０に示すように、映像信号として入力される所定のレベル（Ｖｘ）である点である。なお、この定電位Ｖｘを得るためには、（１）ソースドライバ３の出力増幅回路３３（図９等参照）を構成するボルテージフォロワ出力を用いる、（２）ソースドライバ３の出力増幅回路３３の信号線電位固定機能を用いる、の２種類の方法がある。
まず、上記（１）の方法の場合、配線ＳＤａｔａとして機能するソース線ＳＬへの出力増幅回路３３を、図２１に示すように、差動増幅回路に対して負帰還をかけたボルテージフォロワ回路により実現する。この回路は、Ｅｎａｂｌｅ出力によりアクティブの状態では、入力電圧ＩＮの電流増幅を行う。一方、非アクティブの状態では、ハイインピーダンス状態となる。したがって、図２０に示す信号ＰＣＨのタイミングにおいてもイネーブル信号をＯＮとし、入力電圧ＩＮとして、増幅後に所定の電圧Ｖｘが得られる電圧を入力すれば良い。
一方、上記（２）の方法の場合、配線ＳＤａｔａとして機能するソース線ＳＬへの出力増幅回路３３を、図２２（ａ）に示すように、図２１に示す差動増幅回路にさらにスイッチを設けた構成を採用すれば良い。図２２（ａ）の構成によれば、図２２（ｂ）に示すように、信号ＰＣＨがＯＮの期間にのみ、定電圧Ｖｘを、配線ＳＤａｔａとしてのソース線ＳＬへ出力することができる。
以上の第３の実施形態によれば、読み出し信号ＲＷおよびリセット信号ＲＳの直前に出力配線ＳＤａｔａの電位を定電位Ｖｘに固定することにより、蓄積ノードと出力配線ＳＤａｔａとの間の寄生容量に起因するオフセットを除去し、精度の高いセンサ回路出力を得ることができる。
また、第２の実施形態と同様に、読み出し信号ＲＷとは独立した信号ＶＳＷによって、リセット信号ＲＳの直前に、電源線Ｖｓｕｐの電位を所定の電位（電源電圧ＶＤＤ）に固定することにより、図１８に示すように、読み出し信号ＲＷおよびリセット信号ＲＳの直前の電源線Ｖｓｕｐの電位を、その前の状態に関わらずに一定に保つことができる。これにより、蓄積ノードと電源線Ｖｓｕｐとの間の寄生容量に起因するオフセットを除去し、精度の高いセンサ回路出力を得ることができる。
なお、第３の実施形態の前記の説明では、図１６に示す回路構成を有し、センサ回路８１が行方向において１画素おきに設けられており、図１７に示したタイミングでセンサ回路８１を駆動する場合を例示した。しかし、センサ回路８１が行方向の１画素毎に設けられた構成において、図１２に示したタイミングでセンサ回路８１を駆動する場合にも、上述のように読み出し信号ＲＷおよびリセット信号ＲＳの直前に出力配線ＳＤａｔａの電位を定電位Ｖｘに固定することにより、同様の効果を奏する。
［第４の実施形態］
本発明の第４の実施形態について以下に説明する。なお、前述の実施形態において説明した構成と同様の機能を有する構成については、それらの実施形態と同じ参照符号を付記し、その詳細な説明を省略する。
第４の実施形態にかかる表示装置は、図１６に示す回路構成を有し、センサ回路８１が行方向の各画素に設けられ、図１２に示したタイミングでセンサ回路８１を駆動する。また、第４の実施形態にかかる表示装置は、図２３に示すように、読み出し信号ＲＷの直前に、映像信号として入力される所定のレベル（Ｖｘ）を、配線ＳＤａｔａとして機能するソース線ＳＬへ供給する（第３の実施形態参照）。また、リセット信号ＲＳの直前に、所定の電圧Ｖ０を、配線ＳＤａｔａとして機能するソース線ＳＬへ供給する（第１の実施形態参照）。さらに、リセット信号ＲＳの直前と、読み出し信号ＲＷが印加されている期間との両方において、読み出し信号ＲＷとは独立した信号ＶＳＷによって、リセット信号ＲＳの直前に、電源線Ｖｓｕｐの電位を所定の電位（電源電圧ＶＤＤ）に固定する（第２の実施形態参照）。なお、Ｖ０，Ｖｘの電圧は、それぞれが一定の値であることを条件として、任意である。また、Ｖ０とＶｘとが互いに異なる電圧であっても良い。
以上のように、第１〜第３の実施形態を組み合わせたことにより、蓄積ノードと出力配線ＳＤａｔａとの間の寄生容量に起因するオフセットと、蓄積ノードと電源線Ｖｓｕｐとの間の寄生容量に起因するオフセットとの両方を除去し、精度の高いセンサ回路出力を得ることができる。
以上、本発明についていくつかの実施形態を説明したが、本発明は上述の各実施形態にのみ限定されず、発明の範囲内で種々の変更が可能である。
例えば、本発明は、読み出し信号ＲＷの直前とリセット信号ＲＳの直前との両方において、蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位に固定することが好ましい。しかし、読み出し信号ＲＷの直前とリセット信号ＲＳの直前とのいずれか一方だけにおいて、蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位に固定することによっても、十分な効果が得られる場合がある。したがって、例えば、第４の実施形態において、ディスチャージ信号ＤｉｓＣによる電圧Ｖ０の印加を省略しても良い。
さらに、上記の各実施形態では、図２または図１６に示したように、センサ回路８１がフォトダイオードＤ１とコンデンサＣ２と、１つの薄膜トランジスタＭ２とを有する構成を例示した。しかし、図２４に示すように、センサ回路８１が、フォトダイオードＤ１とコンデンサＣ２と、３つの薄膜トランジスタＭ２，Ｍ４，Ｍ５を備えた構成にも、本発明を適用することができる。すなわち、このような構成において、読み出し信号ＲＷの直前とリセット信号ＲＳの直前とのいずれか一方においてのみ、蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位に固定することにより、蓄積ノードと前記配線との間の寄生容量に起因するオフセットとの両方を除去し、精度の高いセンサ回路出力を得ることができる。
また、上記の各実施形態では、蓄積用の容量としてコンデンサＣ２を備えたセンサ回路８１を例示したが、センサ回路８１内に蓄積用の容量に相当する回路素子に有していなくても、蓄積ノードに自ずと発生する寄生容量を、蓄積用の容量として用いることも可能である。したがって、コンデンサＣ２は必須ではない。
本発明は、アクティブマトリクス基板の画素領域内に光センサを有する表示装置として、産業上利用可能である。

Claims (7)

  1. アクティブマトリクス基板の画素領域に光センサを備えた表示装置であって、
    前記光センサが、
    入射光を受光する光検出素子と、
    前記光検出素子に接続され、前記光検出素子からの出力電流によって電位が変化する蓄積ノードと、
    当該光センサへリセット信号を供給するリセット信号配線と、
    当該光センサへ読み出し信号を供給する読み出し信号配線と、
    前記リセット信号が供給されてから前記読み出し信号が供給されるまでの間をセンシング期間とし、センシング期間に前記光検出素子で受光された光量にしたがって変化した前記蓄積ノードの電位をセンサ回路出力として出力配線へ読み出すためのセンサスイッチング素子とを備え、
    前記読み出し信号の直前と、前記リセット信号の直前との少なくともいずれか一方において、前記蓄積ノードとの間で寄生容量を有する配線の電位を所定の電位に固定することを特徴とする表示装置。
  2. 前記蓄積ノードとの間で寄生容量を有する配線が、前記出力配線である、請求項１に記載の表示装置。
  3. 前記出力配線を前記所定の電位に固定するために、当該配線へ所定のレベルの映像信号を供給する、請求項２に記載の表示装置。
  4. 前記蓄積ノードとの間で寄生容量を有する配線が、前記読み出し信号が供給されている期間に前記光センサへ電源電圧を供給する電源配線であり、
    前記電源配線は、前記画素領域の画素へ映像信号を供給するソース線を兼ねる、請求項１に記載の表示装置。
  5. 前記電源配線の前記所定の電位への固定を、前記読み出し信号とは異なる信号によって制御する、請求項４に記載の表示装置。
  6. 前記読み出し信号の直前に、前記出力配線を第１の所定の電位に固定するために、当該配線へ所定のレベルの映像信号を供給し、
    前記リセット信号の直前に、前記出力配線を第２の所定の電位に固定するために、当該配線へ所定のレベルの電圧を供給する、請求項１に記載の表示装置。
  7. 前記アクティブマトリクス基板に対向する対向基板と、
    前記アクティブマトリクス基板と対向基板との間に挟持された液晶とをさらに備えた、請求項１〜６のいずれか一項に記載の表示装置。
JP2010527736A 2008-09-02 2009-07-07 表示装置 Expired - Fee Related JP5258891B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010527736A JP5258891B2 (ja) 2008-09-02 2009-07-07 表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008224931 2008-09-02
JP2008224931 2008-09-02
PCT/JP2009/062354 WO2010026830A1 (ja) 2008-09-02 2009-07-07 表示装置
JP2010527736A JP5258891B2 (ja) 2008-09-02 2009-07-07 表示装置

Publications (2)

Publication Number Publication Date
JPWO2010026830A1 true JPWO2010026830A1 (ja) 2012-02-02
JP5258891B2 JP5258891B2 (ja) 2013-08-07

Family

ID=41797003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010527736A Expired - Fee Related JP5258891B2 (ja) 2008-09-02 2009-07-07 表示装置

Country Status (7)

Country Link
US (1) US8593443B2 (ja)
EP (1) EP2323021A4 (ja)
JP (1) JP5258891B2 (ja)
CN (1) CN102132233B (ja)
BR (1) BRPI0918475A2 (ja)
RU (1) RU2449345C1 (ja)
WO (1) WO2010026830A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5489114B2 (ja) 2009-11-12 2014-05-14 株式会社ジャパンディスプレイ 撮像機能付き表示装置、駆動方法および電子機器
WO2011111506A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving circuit and method for driving display device
US9252171B2 (en) * 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
JP6734180B2 (ja) * 2016-11-09 2020-08-05 株式会社日立製作所 アナログ加算回路、それを用いた超音波探触子、および超音波診断装置
CN113128318B (zh) 2020-01-15 2024-07-23 群创光电股份有限公司 用于屏下生物表征辨识的电子装置
TWI745081B (zh) * 2020-09-14 2021-11-01 友達光電股份有限公司 光學觸控裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09247536A (ja) * 1996-03-13 1997-09-19 Toshiba Corp Ｍｏｓ型固体撮像装置及びその駆動方法
JP3579194B2 (ja) 1996-09-17 2004-10-20 株式会社東芝 固体撮像装置の駆動方法
JP3546985B2 (ja) * 1997-12-15 2004-07-28 シャープ株式会社 増幅型光電変換素子、増幅型固体撮像装置及びその駆動方法
JP4227770B2 (ja) * 2002-07-10 2009-02-18 シャープ株式会社 表示装置およびそれを備えた画像読み取り／表示システム
JP4145587B2 (ja) * 2002-07-12 2008-09-03 東芝松下ディスプレイテクノロジー株式会社 表示装置
CN1331347C (zh) * 2002-07-12 2007-08-08 东芝松下显示技术有限公司 显示装置
KR100669270B1 (ko) * 2003-08-25 2007-01-16 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 표시 장치 및 광전 변환 소자
JP4737956B2 (ja) * 2003-08-25 2011-08-03 東芝モバイルディスプレイ株式会社 表示装置および光電変換素子
US7295199B2 (en) * 2003-08-25 2007-11-13 Motorola Inc Matrix display having addressable display elements and methods
JP4521176B2 (ja) * 2003-10-31 2010-08-11 東芝モバイルディスプレイ株式会社 表示装置
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
JP4127243B2 (ja) * 2004-05-24 2008-07-30 セイコーエプソン株式会社 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器
JP4338140B2 (ja) * 2005-05-12 2009-10-07 株式会社 日立ディスプレイズ タッチパネル一体表示装置
GB2439098A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
GB2439118A (en) 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
RU2319991C1 (ru) 2006-10-24 2008-03-20 Самсунг Электроникс Ко., Лтд. Жидкокристаллический дисплей
JP5116851B2 (ja) * 2008-09-02 2013-01-09 シャープ株式会社 表示装置

Also Published As

Publication number Publication date
BRPI0918475A2 (pt) 2015-12-01
EP2323021A1 (en) 2011-05-18
US8593443B2 (en) 2013-11-26
JP5258891B2 (ja) 2013-08-07
US20110149174A1 (en) 2011-06-23
EP2323021A4 (en) 2013-10-23
RU2449345C1 (ru) 2012-04-27
CN102132233B (zh) 2013-11-13
WO2010026830A1 (ja) 2010-03-11
CN102132233A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
US10133384B2 (en) Display device and method of driving the same
KR101462149B1 (ko) 터치센서, 이를 갖는 액정표시패널 및 터치센서의 센싱방법
JP4666303B2 (ja) 光感知パネル、該パネルを有する光感知装置及び該装置の駆動方法
JP5068320B2 (ja) 表示装置
US8416225B2 (en) Display device
CN101680803B (zh) 光传感器和包括该光传感器的显示装置
JP5258891B2 (ja) 表示装置
US8525953B2 (en) Display device
WO2012008198A1 (ja) 光センサ付き表示装置
US8658957B2 (en) Sensor circuit and display apparatus
JP5178710B2 (ja) 表示装置
WO2013084947A1 (ja) 光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法
US9069412B2 (en) Touch-sensor-equipped display device comrpising photodetecting elements
WO2010038513A1 (ja) 表示装置
WO2010001929A1 (ja) 表示装置
JP5116851B2 (ja) 表示装置
US20130113768A1 (en) Display device and drive method for same
WO2010100785A1 (ja) 表示装置
CN113920908B (zh) 感测电路以及感测信号的侦测方法
KR20090005603A (ko) 액정표시장치 및 그 구동방법
KR20050121380A (ko) 표시 장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5258891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees