WO2013084947A1 - 光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法 - Google Patents

光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法 Download PDF

Info

Publication number
WO2013084947A1
WO2013084947A1 PCT/JP2012/081526 JP2012081526W WO2013084947A1 WO 2013084947 A1 WO2013084947 A1 WO 2013084947A1 JP 2012081526 W JP2012081526 W JP 2012081526W WO 2013084947 A1 WO2013084947 A1 WO 2013084947A1
Authority
WO
WIPO (PCT)
Prior art keywords
pin diode
reset
optical sensor
sensor circuit
circuit
Prior art date
Application number
PCT/JP2012/081526
Other languages
English (en)
French (fr)
Inventor
前田　和宏
裕昭 杉山
陽介 中川
杉田　靖博
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to CN201280059286.XA priority Critical patent/CN103959363B/zh
Priority to US14/362,433 priority patent/US9488521B2/en
Publication of WO2013084947A1 publication Critical patent/WO2013084947A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/444—Compensating; Calibrating, e.g. dark current, temperature drift, noise reduction or baseline correction; Adjusting
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J2001/4446—Type of detector
    • G01J2001/446—Photodiode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0237—Switching ON and OFF the backlight within one frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PIN type

Definitions

  • the present invention relates to an operation method of an optical sensor circuit using a photodiode, for example, an operation method of an optical sensor circuit mounted on a display device.
  • a touch panel function and a function for maintaining and improving display quality are realized by mounting an optical sensor circuit on a display unit of a display device such as a liquid crystal display device or an organic EL display device.
  • FIG. 27 is a diagram illustrating a configuration of the display device disclosed in Patent Document 1.
  • FIG. 27 includes a video signal output circuit 152, a display unit 153, a writing scanning circuit 154, a sensor scanning circuit 155, and a sensor output detection circuit 156.
  • the display unit 153 pixel circuits 121 1,1 to 121 N, M are arranged in a matrix, and the light receiving circuit 161 serving as an optical sensor circuit is arranged in one-to-one correspondence with the pixel circuit 121. 1,1 to 61 N, M are arranged in a matrix. As shown in FIG.
  • the light receiving circuit 161 includes a sensor transistor T SE , a holding capacitor Cse, an output transistor T OUT by an n-channel TFT, and a read transistor T RS , and the light is received when the sensor transistor T SE is off. Functions as a sensor. That is, when the sensor transistor TSE is off, a leak current corresponding to the amount of received light flows to the gate of the output transistor TOUT .
  • the sensor transistor TSE has a characteristic that when it is off, the leakage current increases or decreases according to the amount of received light. That is, if the amount of received light is large, the increase amount of the leakage current is large, and if it is small, the increase amount of the leakage current is small.
  • the light detection circuit 161 outputs a light detection signal corresponding to the amount of received light via the sensor output line SOL.
  • FIG. 29 A structure of a liquid crystal display device having the structure is shown in FIG.
  • the liquid crystal display device shown in FIG. 29 includes a PIN diode 204, a thin film transistor (TFT) 206 for holding data, a storage capacitor Cint, and a light shielding film 210.
  • TFT thin film transistor
  • the TFT 206 is a TFT 206 that holds an electrical signal output from the PIN diode 204 as data, and is connected in proximity to the PIN diode 204.
  • the light shielding film 210 is formed in the vicinity of the PIN diode 204 and the TFT 206 so as to shield light incident on the PIN diode 204 and the TFT 206 from the backlight. Further, a potential change due to charging of the storage capacitor Cint can be taken out as a sensor output.
  • the light shielding film 210 blocks light directly incident from the backlight of the PIN diode 204 and prevents an OFF leak current due to light entering the TFT 206 and generating carriers.
  • an optical sensor circuit configured using a photodiode
  • the optical sensor circuit when the optical sensor circuit is driven (operated) in an environment where the amount of incident light exceeds a predetermined amount, the incident light is incident on the anode terminal and the cathode terminal of the photodiode.
  • the potential of the terminal whose potential changes according to the amount of light causes a large shift to the extent that induces carriers in the intrinsic region (intrinsic region) of the photodiode with respect to the potential of the light shielding layer.
  • the carriers accumulated in the intrinsic region do not completely disappear from the intrinsic region even in the reset process performed immediately before sensing, and cause a change in the photocurrent, which is the original data, during sensing following the reset process. .
  • the present invention has been made in view of the above problems, and an object of the present invention is to perform accurate sensing of an optical sensor circuit using a photodiode without accumulating carriers in the intrinsic region of the photodiode. It is an object of the present invention to provide a method for operating an optical sensor circuit capable of performing the above and a method for operating a display device including the optical sensor circuit.
  • an operation method of the optical sensor circuit according to the present invention is as follows.
  • a light-shielding film formed in the vicinity of the optical sensor circuit Sensing incident light at regular intervals using the PIN diode, and performing this reset prior to each sensing, Between a certain main reset and the subsequent main reset, the potential immediately before the main reset of the terminal whose potential changes according to the amount of incident light of the anode terminal and the cathode terminal of the PIN diode is An auxiliary reset is performed so as to suppress the accumulation of carriers in the intrinsic region of the PIN diode within a predetermined range.
  • the operation method of the photosensor circuit according to the present invention includes a PIN diode, a thin film transistor connected in proximity to the PIN diode and holding an electric signal output from the PIN diode as data, and a PIN diode from a certain direction.
  • An optical sensor circuit operating method comprising at least a light-shielding film formed close to the PIN diode so as to shield incident light, and sensing the incident light using the PIN diode at a constant interval
  • Each reset is performed prior to each sensing, and the incident light quantity of the anode terminal and the cathode terminal of the PIN diode is changed between the certain reset and the subsequent reset.
  • the potential of the terminal whose potential changes changes the key to the intrinsic region of the PIN diode. It is characterized by performing the auxiliary reset so suppressed within a predetermined range that does not induce rear storage.
  • FIG. 2 is a schematic diagram of a PIN diode mounted on an optical sensor circuit provided in the display unit shown in FIG. 1.
  • FIG. 4 is a graph showing IV characteristics of the PIN diode shown in FIG. 2. It is a figure explaining the potential (mode A) of the intrinsic area
  • FIG. 1 A circuit diagram showing a configuration of the photosensor circuit shown in FIG. 1, and (b) a timing chart when the photosensor circuit is operated in one mode of the operation method according to the present invention. It is a circuit diagram which shows the structure of the optical sensor circuit shown in FIG. It is a figure of the timing chart in the case of making it operate
  • FIG. 17 is a timing chart when the amount of incident light is small when the optical sensor circuit shown in FIG. 16 is operated by a general operation method.
  • FIG. 17 is a timing chart when the amount of incident light is large when the optical sensor circuit shown in FIG. 16 is operated by a general operation method. It is a figure which shows the problem at the time of making it operate
  • FIG. 17 is a timing chart when the optical sensor circuit shown in FIG. 16 is operated in another mode of the operation method according to the present invention. It is a figure of the timing chart in the case of making it operate
  • FIG. 25 is a timing chart showing the operation of the liquid crystal display device shown in FIG. It is the figure which showed the outline
  • FIG. 1 is a diagram illustrating an in-pixel circuit configuration of a display unit of a liquid crystal display device.
  • the liquid crystal display device is an active matrix display device, and includes a display unit 1, a gate driver as a scanning signal line driving circuit, a source driver as a data signal line driving circuit, an auxiliary capacitance wiring driving circuit, A gate driver, a source driver, an auxiliary capacitance wiring drive circuit, and an external drive circuit for driving and controlling the common electrode.
  • This liquid crystal display device performs gate line inversion driving as AC driving.
  • the display unit 1 includes a gate line GL as a plurality (n) of scanning signal lines, a source line SL as a plurality (m) of data signal lines intersecting with each of the gate lines GL, and a gate line GL. And a plurality of (n ⁇ m) picture elements PIX provided corresponding to the respective intersections of the source line SL and the auxiliary capacitance line CsL in parallel with the gate line GL, which are arranged in this direction.
  • One auxiliary capacitance line CsL is allocated to each picture element row composed of m picture elements PIX.
  • each picture element PIX includes a pixel TFT 21, a liquid crystal capacitor CL, and an auxiliary capacitor Cs.
  • the gate of the pixel TFT 21 is connected to the gate line GL
  • the source is connected to the source line SL
  • the drain is connected to the pixel electrode.
  • the liquid crystal capacitor CL is a capacitor in which a liquid crystal layer is disposed between a picture element electrode and a common electrode.
  • the auxiliary capacitor Cs is a capacitor in which an insulating film is disposed between the pixel electrode and the auxiliary capacitor line CsL.
  • a common potential generated by a power supply circuit provided in the external drive circuit is applied to the common electrode.
  • the auxiliary capacitance line CsL includes a high level voltage and a low level voltage generated by a power supply circuit included in the external drive circuit and supplied to the auxiliary capacitance line drive circuit.
  • the auxiliary capacitance potential generated is applied.
  • the liquid crystal capacitor CL and the auxiliary capacitor Cs constitute a picture element capacity.
  • As other capacity constituting the picture element capacity a parasitic capacity formed between the picture element electrode and the gate line GL, a common electrode, There are a parasitic capacitance formed between the source line SL and a parasitic capacitance formed between the auxiliary capacitance line CsL and the source line SL.
  • Each pixel is provided with a photosensor circuit adjacent to the display circuit.
  • one photosensor circuit 11 is provided for one display circuit 12 (one pixel) from three picture elements PIX of red (R), green (G), and blue (B). .
  • R red
  • G green
  • B blue
  • a drive circuit that receives and processes the output from the photosensor circuit 11 is mounted on the above-described liquid crystal display device. Note that this drive circuit may be formed on an FPC mounted on a liquid crystal display device or on an external substrate.
  • the optical sensor circuit 11 includes a PIN diode 4, a data holding TFT 6 (thin film transistor), a storage capacitor Cint, a data writing TFT 9, and a light shielding layer 10.
  • the PIN diode 4 has an anode terminal connected to the reset scanning line RST and a cathode terminal connected to the source of the data holding TFT 6, and the potential of the cathode terminal varies depending on the charge generated according to the amount of incident light.
  • the electric charge is output from the PIN diode 4 as an electric signal and is held by the data holding TFT 6.
  • the data holding TFT 6 has its source connected to the cathode terminal of the PIN diode 4, its gate connected to the signal line CLK that supplies the on / off signal of the data holding TFT 6, and its drain connected to the storage capacitor Cint. ing.
  • the storage capacitor Cint is connected to the data holding TFT 6 and is provided to hold the electric charge held in the data holding TFT 6.
  • the storage capacitor Cint is connected to the write signal line RW.
  • the data writing TFT 9 has its gate connected to the data holding TFT 6 and the storage capacitor Cint.
  • the data writing TFT 9 has its source connected to the power supply wiring VDD and its drain connected to the photosensor output line OUT.
  • the power supply wiring VDD and the photosensor output line OUT are configured using the source line SL of the display circuit.
  • the source of the data writing TFT 9 is connected to a power source and is designed to always operate in the saturation region. In the saturation region, the drain current of the data writing TFT 9 is controlled by the gate-source voltage. Therefore, when the storage capacitor Cint receives a write signal from the write signal line RW, the gate application voltage of the data write TFT 9 is changed and output in accordance with the storage node voltage.
  • the light shielding layer 10 is formed close to the PIN diode 4 and the TFT 6 so as to shield light incident on the PIN diode 4 and the TFT 6 from a backlight provided as a light source device on the back surface of the display circuit.
  • the light shielding layer 10 shields light directly incident from the backlight in the PIN diode 4 and can prevent an OFF leak current due to light entering the TFT 6 and generating carriers. That is, the OFF current during the data retention period of the TFT 6 can be reduced.
  • the light shielding layer 10 and the PIN diode 4 will be described in detail with reference to FIG. It can be said that the light shielding layer 10 and the PIN diode 4 constitute a photodiode.
  • the lowermost layer of the photodiode has a conductive light shielding layer 10 that blocks light incident from the back surface. 10 is connected to the light shielding layer fixed voltage Vls.
  • a PIN diode 4 as a semiconductor layer made of a PIN junction is formed on the light shielding layer 10 with an insulating layer interposed therebetween.
  • FIG. 3 is a graph showing the photodiode IV characteristics.
  • the bias Vac applied to the photodiode changes from positive to negative, a reverse current starts to flow through the photodiode (region (C) in FIG. 3). It becomes substantially constant with respect to the bias Vac after exceeding a certain predetermined voltage V1 (region (B) in FIG. 3).
  • of the bias Vac is further increased (greater than or equal to
  • the area (B) in FIG. 3 is used.
  • PIN Diode Operation Mode The potential of each region of the PIN diode 4 is determined by the applied voltages Va, Vc, Vls, and the inversion thresholds Vth_n and Vth_p in the intrinsic region of the PIN diode 4.
  • Va, Vc, Vls, and the inversion thresholds Vth_n and Vth_p the potential relationship of each region and the intrinsic region of the PIN diode 4 will be described separately for three modes A, B, and C.
  • FIG. 4 is a diagram for explaining the mode A.
  • Va, Vc, Vls, Vth_n, and Vth_p are made to satisfy (Va + Vth_p) ⁇ Vls ⁇ (Vc + Vth_n).
  • depletion regions (A and B in the figure) are formed on the N region side and the P region side in the intrinsic region, respectively, and the intrinsic region sandwiched between the P region and the N region exists as an intrinsic region. It is possible to realize a configuration to That is, if (Va + Vth_p) ⁇ Vls ⁇ (Vc + Vth_n), the region between the P region and the N region is an intrinsic region.
  • diodes are provided at both ends of the intrinsic region as shown in the lower side of FIG.
  • FIG. 5 is a diagram for explaining the mode B.
  • Vls ⁇ (Va + Vth_p) ⁇ (Vc + Vth_n) is satisfied.
  • the intrinsic region between the P region and the N region is mostly inverted to the P-type due to the influence of Vls, that is, the holes (holes) are accumulated. Only the region adjacent to is a depletion region (region indicated by Wdep in the figure).
  • mode B is schematically shown, as shown in the lower side of FIG. 5, the region sandwiched between the P region and the N region is provided with a diode in a region close to the N region, A p-type TFT is provided between them.
  • FIG. 6 is a diagram for explaining the mode C.
  • the only difference from FIG. 4 is that in mode C, (Va + Vth_p) ⁇ (Vc + Vth_n) ⁇ Vls is satisfied.
  • the intrinsic region between the P region and the N region is mostly inverted to the N type due to the influence of Vls, that is, the state where electrons are accumulated is adjacent to the P region. Only the region that is present becomes a depletion region (region indicated by Wdep in the figure).
  • mode C is schematically shown, as shown in the lower side of FIG. 6, the region sandwiched between the P region and the N region is provided with a diode in a region close to the P region, The n-type TFT is provided between them.
  • FIG. 7A is a circuit diagram showing the configuration of the photosensor circuit 11 shown in FIG. 1A.
  • FIG. 7B shows a typical operation example of the photosensor circuit 11. It is a timing chart.
  • Va -5V
  • Vls-Vth_n ⁇ Vc ⁇ 0V
  • Vls -1.5V.
  • Va + Vth_p ⁇ 7V
  • Vls ⁇ 1.5V ⁇ Vc + Vth_n
  • the PIN diode operates in mode A.
  • Va -5V, Vc ⁇ -5V ,
  • the PIN diode When the amount of incident light is large as described above, the PIN diode is reset from the mode C state to the mode A state. At that time, the PIN diode is stored in the region that should be intrinsic in the mode C. There is a concern that the reset period may end with some remaining in the area. As a result, as shown in FIG. 9, the remaining charge (electrons) is superposed on the photocurrent (signal) generated by the incident light at the time of sensing after reset, and the current amount that should be originally (shown by a broken line in the graph). A current larger than (linear) is output.
  • resetting is also performed at other timings, so that the potential of the cathode terminal whose potential shifts according to incident light is changed to the charge. Is suppressed to a certain predetermined range that does not induce accumulation.
  • main reset a reset necessary prior to the above sensing
  • auxiliary reset a reset performed at a timing different from the main reset
  • FIG. 10 is a diagram for explaining a characteristic driving method (operation method) of the PIN diode 4 performed in the present embodiment.
  • FIG. 10A is a circuit diagram showing the configuration of the photosensor circuit 11. (Same as FIG. 1 and FIG. 7A), and (b) in the figure is a timing chart for explaining a method of driving the PIN diode 4.
  • an auxiliary reset is performed to supply a reset signal to the anode terminal of the PIN diode 4 via the reset scanning line RST.
  • the auxiliary reset is started (time t 5 ) when the cathode potential Nint does not fall below Vls ⁇ Vth_n. Thereafter, the end of the auxiliary reset (time t 6 ) is performed after sufficiently discharging Nint, but the timing is a position where interference with other operations can be avoided. In FIG. It is desirable to perform this at a time before the writing voltage is supplied to Cint via the writing signal line RW and becomes High.
  • the cathode potential Nint does not fall below Vls ⁇ Vth_n and becomes the reset potential (High).
  • the PIN diode 4 can be prevented from entering the mode C described above.
  • the current amount (the linearity shown by the broken line in the graph) can be output without superimposing the residual charge on the photocurrent (signal) generated by the incident light. it can.
  • this reset is an operation of initializing the nodes (Nint and NHint) in which charges generated from the photodiode serving as a data signal prior to sensing are accumulated, that is, charging or discharging to the initial potential of sensing. That is. Based on the reset potential, the displacement of Nint and NHint due to subsequent sensing is recognized as a data signal. That is, in the circuit of FIG. 7A, the reset is performed when the holding transistor is in the on state.
  • the auxiliary reset is performed in order to hold Nint at a predetermined potential or higher, and is an operation not related to the original data signal (accumulation which is a problem to be solved by the present invention).
  • the effect of the remaining charge is not the original data signal). That is, in the circuit of FIG. 7A, the reset is performed when the holding transistor is in an off state.
  • FIG. 11 is the same as the circuit shown in FIG. 7A.
  • Cp1 is a sum of parasitic capacitances connected to Nint
  • Cp2 is a parasitic capacitance connected to Nhint (excluding Cint).
  • Ipd is a photocurrent flowing through the photodiode in the state of receiving the assumed maximum incident light
  • Na1 and Na2 indicate generic names of the target nodes of the parasitic capacitance.
  • the photodiode in FIG. 11 is assumed to operate in the region (B) of FIG.
  • Each of the above-described embodiment and the first modification is a mode in which the auxiliary reset is performed once between the main reset and the next main reset.
  • the present invention is not limited to this, and a plurality of auxiliary resets may be performed between the main reset and the next main reset.
  • FIG. 13 shows a timing chart of the second modified example, in which an auxiliary reset is performed twice between the main reset and the next main reset.
  • the lowering degree of Nint is different between the two.
  • the degree of the decrease varies depending on the amount of incident light, Nint, and capacitance connected to NHint.
  • the capacitance is uniquely determined by the circuit layout and device configuration.
  • the photodiode current (Ipd) is uniquely determined by the amount of incident light and the photodiode capability (size and characteristics). Therefore, the capacitance is set to the minimum value in consideration of process variation, and Ipd is set to the maximum possible incident light and the maximum sensitivity within the capability variation.
  • the auxiliary reset timing is set in consideration of the above.
  • FIG. 14 is a diagram showing this modification.
  • the first light shielding layer 10a that shields the PIN diode 4 and the second light shielding layer 10b that shields the data holding TFT 6 are provided.
  • FIG. 14B is a diagram schematically showing the PIN diode 4 and the first light shielding layer 10a of this modification.
  • FIG. 14C is a diagram showing the data holding TFT 6 of this modification.
  • the 2nd light shielding layer 10b is shown typically.
  • the threshold value of the data holding TFT 6 can be controlled by separating the light shielding layer and applying different voltages.
  • the mode in which the PIN diode 4 and the data holding TFT 6 are shielded by the single light shielding layer 10 has been described.
  • the present invention is not limited to this, and the gate electrode of the data holding TFT 6 is used. It can also be used as a light shielding layer. In this case, it is not necessary to separately provide a light shielding layer on the data holding TFT 6 (FIG. 15C), and the light shielding layer 10 ′ shields only the PIN diode 4 as shown in FIG. ((A) and (b) in FIG. 15).
  • the cathode whose potential is changed according to the incident light quantity of the anode terminal and the cathode terminal of the PIN diode by performing the auxiliary reset.
  • the potential of the terminal can be set within a predetermined range that does not induce the accumulation of electrons in the intrinsic region of the PIN diode, specifically, more than the value indicated by Vls ⁇ Vth_n, immediately before the reset.
  • FIG. 16 is a circuit diagram showing a configuration of the photosensor circuit of the present embodiment.
  • the potential of the cathode terminal of the PIN diode 4 is changed by the charge generated according to the amount of incident light.
  • the photosensor circuit of the present embodiment has a configuration in which the potential of the anode terminal of the PIN diode 4 is changed by the charge generated according to the amount of incident light.
  • the cathode terminal of the PIN diode 4 ' is connected to the reset scanning line RST, and the source of the data holding TFT 6 is connected to the anode terminal.
  • each region of the PIN diode 4 ′ is determined by the applied voltages Va, Vc, Vls and the inversion thresholds Vth_n and Vth_p in the intrinsic region of the PIN diode 4 ′.
  • the relationship between the potentials of the respective regions and the intrinsic region of the PIN diode 4 ' are the same as the three modes A, B, and C in FIGS. 4 to 6 described above.
  • FIG. 17 is a timing chart of a general driving example of the optical sensor circuit 11 ′.
  • the voltage is turned on is applied to the gate of the data holding TFT6 at time t 1.
  • a time t 2 at time t 3 when the Low to the potential supplied through the reset scan line RST to the cathode terminal of the PIN diode 4, the anode potential of the PIN diode, and the storage node is discharged Set to initial potential.
  • a voltage is applied to the gate of the data holding TFT 6 at time t1 to turn it on and reset it.
  • Vc 0V
  • -5V ⁇ Va ⁇ Vls-Vth_p -3.5 V
  • Vc + Vth_n 2V
  • Va + Vth_p ⁇ Vls ⁇ 3.5V
  • the PIN diode operates in mode A.
  • Vc 0V, Vls -Vth_p ⁇ Va
  • Vls -3.5V
  • Vc + Vth_n 2V
  • PIN diode 4 ' is operated in mode B It will be.
  • Vc 0V, Va ⁇ 0V
  • Vc + Vth_n 2V
  • the PIN diodes 4 ' operates in mode B It will be.
  • the PIN diode When the amount of incident light is large in this way, the PIN diode is reset from the mode B state to the mode A state. At that time, the PIN diode is accumulated in the region that should be intrinsic in mode B. There is a concern that the reset period may end with some remaining in the area. As a result, as shown in FIG. 19, this remaining charge (hole) cancels the photocurrent (signal) generated by the incident light during sensing after reset, and the current amount that should be originally (shown by a broken line in the graph). A current smaller than (linear) is output.
  • FIG. 20 is a characteristic timing chart of the PIN diode 4 ′ driving method (operating method) performed in the present embodiment.
  • the auxiliary reset is started (time t 5 ) when the anode potential Nint does not exceed Vls ⁇ Vth_p. Thereafter, the end of the auxiliary reset (time t 6 ) is performed after sufficiently discharging Nint, but the timing is written to a position where interference with other operations can be avoided, in FIG. 20, in the storage capacitor Cint. It is desirable to perform this at a time before the writing voltage is supplied via the signal line RW and becomes High.
  • the anode potential Nint does not exceed Vls ⁇ Vth_p and becomes the reset potential (Low).
  • the anode potential is never exceed Vls-Vth_p, following the reset is performed. That is, according to the operation method of the present embodiment, it is possible to prevent the PIN diode 4 'from entering the mode B described above. As a result, the above-described problems can be solved, and the amount of current that should be originally (linear as indicated by the broken line in the graph) can be output without the remaining charge canceling out the photocurrent (signal) generated by the incident light. it can.
  • the write period (from time t 5 the time t 6), immediately before the TFT6 next book immediately before resetting is turned on (time t 1) During this period, an auxiliary reset may be performed.
  • an auxiliary reset may be performed.
  • the next main reset is performed. It is possible to prevent the anode potential Nint from exceeding Vls ⁇ Vth_p before.
  • Each of the above-described embodiment and the first modification is a mode in which the auxiliary reset is performed once between the main reset and the next main reset.
  • the present invention is not limited to this, and a plurality of auxiliary resets may be performed between the main reset and the next main reset.
  • FIG. 22 shows a timing chart of the second modified example, in which an auxiliary reset is performed twice between the main reset and the next main reset.
  • the anode whose potential is changed according to the amount of incident light of the anode terminal and the cathode terminal of the PIN diode by performing an auxiliary reset.
  • the potential of the terminal can be made smaller than a value indicated by Vls ⁇ Vth_p, specifically within a predetermined range that does not induce the accumulation of electrons in the intrinsic region of the PIN diode immediately before the reset.
  • Vls ⁇ Vth_p a value indicated by Vls ⁇ Vth_p
  • the difference between the first embodiment and the present embodiment lies in the processing method when receiving and processing the output from the optical sensor circuit.
  • one display circuit 12 is constituted by three picture elements PIX of red (R), green (G), and blue (B), and one photosensor circuit is provided for the one display circuit 12.
  • 11 is the same as that of the first embodiment, but in this embodiment, for each optical sensor circuit, a circuit that senses when the backlight of the liquid crystal display device is on and a circuit when the backlight is off. It differs from the configuration of the first embodiment in that it is divided into sensing circuits. The present embodiment will be described with reference to FIGS.
  • FIG. 23 is a diagram showing an outline of optical sensing according to the present embodiment.
  • the detection signal is in a state in which the signal light due to the backlight lighting and the ambient light are mixed. Therefore, as shown in FIG. 23, in this embodiment, the reflection from the object on the upper surface of the optical sensor circuit is detected in a state where the signal light and the ambient light due to backlight lighting (BL ON in the figure) are mixed.
  • the difference between the detection result of the first sensing and the detection result of the second sensing is obtained.
  • FIG. 24 is a diagram schematically showing a part of the display unit of the present embodiment and a circuit diagram of a photosensor circuit mounted on the display unit.
  • pixels in which photosensor circuits that sense when the backlight is lit are mounted on adjacent pixels in the row direction and pixels that are mounted with photosensor circuits that are sensed when the backlight is extinguished alternately in the column direction.
  • pixels on which a photosensor circuit that senses when the backlight is turned on are arranged are arranged.
  • the photosensor circuit of the first embodiment described above is mounted on each pixel.
  • the photosensor circuit of the second embodiment described above may be mounted on each pixel.
  • FIG. 25 is a timing chart showing the operation of the liquid crystal display device of the present embodiment.
  • the optical sensor circuit that senses when the backlight is turned on is reset.
  • the optical sensor circuit described as the scanning line RST2, the signal line CLK2, and the output OUT2 is described as the reset scanning line RST1, the signal line CLK1, and the output OUT1.
  • the backlight turn-off light sensor circuit and the backlight turn-on light sensor circuit are sequentially driven in one display frame, and each of them holds the incident light data. Thereafter, the held data is sequentially written out in units of rows.
  • the driving order of the backlight-lighting photosensor circuit and the backlight-lighting photosensor circuit may be either one. Further, at the time of writing, one line unit or a plurality of line units may be used. However, in the case of writing in units of a plurality of lines, it is necessary to secure output wiring for data to be written simultaneously. Further, both sensing and writing are not limited to once in one display frame. By driving with this timing chart, it is possible to perform light sensing of the backlight differential method.
  • a backlight extinction photosensor circuit (or a backlight illumination photosensor circuit) is arranged along the row direction of the display unit 1 ′ of the liquid crystal display device 50.
  • the backlight extinction photosensor circuit (or backlight illumination photosensor circuit) may be arranged along the column direction ((2) in the figure).
  • positioned the photosensor circuit for backlight extinction and the photosensor circuit for backlight lighting by a different number may be sufficient.
  • the operation method of the optical sensor circuit according to the present invention is as follows: A PIN diode, a thin film transistor connected in proximity to the PIN diode and holding an electrical signal output from the PIN diode as data, and at least the PIN diode so as to shield light incident on the PIN diode from a certain direction A light-shielding film formed in the vicinity of the optical sensor circuit, Sensing incident light at regular intervals using the PIN diode, and performing this reset prior to each sensing, Between a certain main reset and the subsequent main reset, the potential immediately before the main reset of the terminal whose potential changes according to the amount of incident light of the anode terminal and the cathode terminal of the PIN diode is An auxiliary reset is performed so as to suppress the accumulation of carriers in the intrinsic region of the PIN diode within a predetermined range.
  • auxiliary reset is performed, and the potential of the terminal whose potential changes according to the amount of incident light of the anode terminal and the cathode terminal of the PIN diode is not induced to accumulate carriers in the intrinsic region of the PIN diode. It can be suppressed within a predetermined range. Therefore, inconvenient accumulation of carriers in the intrinsic region does not occur. As a result, the relationship between the sensor output and the amount of incident light can be kept linear as described above without causing a change in the photocurrent that is the original data during sensing.
  • this reset is an operation that initializes the nodes (Nint and NHint) in which charges generated from the photodiodes that become data signals prior to sensing are accumulated, that is, charges or discharges to the initial sensing potential. That is. Based on the reset potential, the displacement of Nint and NHint by subsequent sensing is recognized as a data signal. That is, in the circuit of FIG. 7A described later, this is a reset performed when the holding transistor is in an on state.
  • the auxiliary reset is performed in order to hold Nint above or below a predetermined potential, and is an operation not related to the original data signal (accumulation which is a problem to be solved by the present invention).
  • the effect of the remaining charge is not the original data signal). That is, in the circuit of FIG. 7A to be described later, the reset is performed when the holding transistor is in an off state.
  • one mode of the operation method of the optical sensor circuit according to the present invention is as follows. It is preferable to perform the auxiliary reset a plurality of times between the main reset and the subsequent main reset.
  • one mode of the operation method of the optical sensor circuit according to the present invention is as follows.
  • the terminal whose potential changes according to the amount of incident light among the anode terminal and the cathode terminal of the PIN diode is a cathode terminal
  • the potential of the cathode terminal immediately before the main reset is expressed by the following formula (1): Vls ⁇ Vth_n (1) (However, Vls in the above expression indicates a voltage for fixing the light shielding film, and Vth_n in the expression indicates a voltage threshold at which the intrinsic region is inverted to n-type) It is preferable to perform the auxiliary reset so as to be larger than the value indicated by.
  • one mode of the operation method of the optical sensor circuit according to the present invention is as follows.
  • the terminal whose potential changes according to the amount of incident light among the anode terminal and the cathode terminal of the PIN diode is an anode terminal
  • the potential of the anode terminal immediately before the main reset is expressed by the following formula (2): Vls ⁇ Vth_p (2) (However, Vls in the above expression indicates a voltage for fixing the light shielding film, and Vth_p in the expression indicates a voltage threshold at which the intrinsic region is inverted to p-type) It is preferable to perform the auxiliary reset so as to be smaller than the value indicated by.
  • an operation method of the display device is as follows.
  • the optical sensor circuit is operated by the operation method of the optical sensor circuit described above.
  • an auxiliary reset is performed to induce the accumulation of carriers in the intrinsic region of the PIN diode by causing the potential of the PIN diode anode terminal and the cathode terminal whose potential changes according to the amount of incident light. Can be kept within a predetermined range. Therefore, inconvenient accumulation of carriers in the intrinsic region does not occur. As a result, the relationship between the sensor output and the amount of incident light can be kept linear as described above without causing a change in the photocurrent that is the original data during sensing.
  • the operation method of the display device according to the present invention is in addition to the above configuration.
  • the display device further includes a backlight, A certain photosensor circuit performs sensing while the backlight is lit, and another photosensor circuit different from the certain photosensor circuit senses while the backlight is extinguished. It is preferable to operate in such a manner.
  • the difference between the detection result of the optical sensor circuit that performs sensing while the backlight is turned on and the detection result of the optical sensor circuit that performs sensing while the backlight is turned off is obtained.
  • accurate sensing that is not affected by ambient light can be realized.
  • the present invention can be used for any device including a circuit that performs optical sensing using a diode.

Abstract

　本発明の一態様に係る光センサ回路（１１）の動作方法は、ＰＩＮダイオード（４）を用いておこなう入射光のセンシングに先立って本リセットをおこない、且つ、本リセットとその次の本リセットとの間に、ＰＩＮダイオード（４）のカソード端子の電位を、ＰＩＮダイオード（４）の真性領域へのキャリアの蓄積を誘起しない所定の範囲内に抑えるように補助リセットをおこなう。

Description

光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法
　本発明は、フォトダイオードを用いた光センサ回路の動作方法に関し、例えば表示装置に実装された光センサ回路の動作方法に関する。
　液晶表示装置や有機ＥＬ表示装置などの表示装置の表示部に光センサ回路を実装することによって、タッチパネル機能や、表示品位の維持や向上を図る機能を実現したものが知られている。
　図２７は、特許文献１に開示された表示装置の構成を示した図である。図２７の表示装置１５０は、映像信号出力回路１５２、表示部１５３、書き込み走査回路１５４、センサ走査回路１５５、およびセンサ出力検出回路１５６により構成される。そして、表示部１５３には、画素回路１２１1,1から１２１N,Mが行列状に配置されているとともに、画素回路１２１と１対１に対応するように、光センサ回路としての受光回路１６１1,1から６１N,Mが行列状に配置されている。この受光回路１６１は、図２８に示すように、センサトランジスタＴSE、保持容量Ｃｓｅ、ｎチャネルＴＦＴによる出力トランジスタＴOUT、および読み出しトランジスタＴRSにより構成されており、センサトランジスタＴSEがオフにおいて光センサとして機能する。すなわち、センサトランジスタＴSEがオフのとき、受光量に応じたリーク電流が出力トランジスタＴOUTのゲートに流れる。センサトランジスタＴSEは、オフにおいては、受光量に応じてリーク電流が増減する特性を有する。すなわち、受光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。このように、受光回路１６１により、センサ出力線ＳＯＬを介して、受光量に応じた光検出信号を出力する。
　また、上述のようなトランジスタを用いた光センサ回路に代えて、ＰＩＮ（Ｐ－ｉｎｔｒｉｎｓｉｃ－Ｎ）ダイオードを用いて光センサ回路を実現した構成も知られている。当該構成を具備した液晶表示装置の構成を、図２９に示す。図２９に示す液晶表示装置は、ＰＩＮダイオード２０４、データ保持用の薄膜トランジスタ（ＴＦＴ）２０６、蓄積容量Ｃｉｎｔおよび遮光膜２１０を備えている。
　ＴＦＴ２０６は、ＰＩＮダイオード２０４から出力される電気信号をデータとして保持するＴＦＴ２０６であり、ＰＩＮダイオード２０４に近接して接続されている。また、遮光膜２１０は、バックライトからＰＩＮダイオード２０４およびＴＦＴ２０６に入射する光を遮光するようにＰＩＮダイオード２０４およびＴＦＴ２０６に近接して形成されている。また、蓄積容量Ｃｉｎｔへの充電による電位変化を、センサ出力として取り出すことができる。遮光膜２１０により、ＰＩＮダイオード２０４におけるバックライトから直接入射する光が遮光されるとともに、ＴＦＴ２０６に光が入射してキャリアが発生することによるＯＦＦリーク電流を防止する。また、ＰＩＮダイオード２０４は遮光膜２１０に近接しているため、遮光膜２１０に印加する電圧は、ＰＩＮダイオード２０４にも印加される。なお、データは矢印Ａに示した方向に読み出される。このようなＰＩＮダイオードを光センサ回路として具備した構成は、例えば特許文献２および３に開示されている。
日本国公開特許公報「特開２０１１－１４１３７０号公報（２０１１年７月２１日公開）」 日本国公開特許公報「特開２０１１－７６０２３号公報（２０１１年４月１４日公開）」 日本国公開特許公報「特開２００８－１８５８６８号公報（２００８年８月１４日公開）」
　フォトダイオードを用いて光センサ回路を構成した装置において、ある所定の入射光量以上の環境下で当該光センサ回路を駆動する（動作させる）場合、当該フォトダイオードのアノード端子とカソード端子のうち、入射光量に応じてその電位が変化する端子の電位が、遮光層の電位に対して、フォトダイオードの真性領域（ｉｎｔｒｉｎｓｉｃ領域）にキャリアを誘起する程度に大きなシフトを生じてしまう。この真性領域に蓄積されたキャリアは、センシング直前におこなわれるリセット処理においても真性領域から完全に消失せず、当該リセット処理に続くセンシングの際に本来のデータであるフォト電流の変化を引き起こしてしまう。そのため、後述する図９に破線で示す本来の、センサ出力が入射光量に対してあるべき関係（図では直線形）から乖離して実線で示す状態となって、出力誤差が生じてしまう。
　本発明は、上記課題に鑑みてなされたものであり、その目的は、フォトダイオードを用いた光センサ回路に関して、当該フォトダイオードの真性領域にキャリアを蓄積させずに、正確なセンシングを実施することが可能な光センサ回路の動作方法、および、当該光センサ回路を具備した表示装置の動作方法を提供することにある。
　そこで、上記の課題を解決するために、本発明に係る、光センサ回路の動作方法は、
　ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され当該ＰＩＮダイオードから出力される電気信号をデータとして保持する薄膜トランジスタと、或る方向から上記ＰＩＮダイオードに入射する光を遮光するように少なくとも当該ＰＩＮダイオードに近接して形成された遮光膜と、を備えた光センサ回路の動作方法であって、
　上記ＰＩＮダイオードを用いて入射光のセンシングを一定の間隔ごとにおこない、且つ、各当該センシングに先立って本リセットをおこない、
　或る上記本リセットとその次に行う上記本リセットとの間に、上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する端子の本リセット直前の電位を、当該ＰＩＮダイオードの真性領域へのキャリアの蓄積を誘起しない所定の範囲内に抑えるように補助リセットをおこなうことを特徴としている。
　本発明に係る光センサ回路の動作方法は、ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され当該ＰＩＮダイオードから出力される電気信号をデータとして保持する薄膜トランジスタと、或る方向から上記ＰＩＮダイオードに入射する光を遮光するように少なくとも当該ＰＩＮダイオードに近接して形成された遮光膜と、を備えた光センサ回路の動作方法であって、上記ＰＩＮダイオードを用いて入射光のセンシングを一定の間隔ごとにおこない、且つ、各当該センシングに先立って本リセットをおこない、或る上記本リセットとその次に行う上記本リセットとの間に、上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する端子の電位を、当該ＰＩＮダイオードの真性領域へのキャリアの蓄積を誘起しない所定の範囲内に抑えるように補助リセットをおこなうことを特徴としている。
　上記の構成によれば、真性領域への電荷の不都合な蓄積がなく、すなわち、センシング直前におこなわれる本リセットにおける残存電荷は発生しない。よって、センシングの際に本来のデータであるフォト電流に変化を生じさせず、上述したようにセンサ出力と入射光量との関係を直線形に維持することができる。
本発明に係る光センサ回路の一形態を実装した液晶表示装置の表示部の模式図である。 図１に示す表示部に設けられた光センサ回路に実装されたＰＩＮダイオードの模式図である。 図２に示すＰＩＮダイオードのＩＶ特性を示すグラフ図である。 ＰＩＮダイオードの真性領域のポテンシャル（モードＡ）について説明する図である。 ＰＩＮダイオードの真性領域のポテンシャル（モードＢ）について説明する図である。 ＰＩＮダイオードの真性領域のポテンシャル（モードＣ）について説明する図である。 （ａ）図１に示した光センサ回路の構成を示す回路図と、（ｂ）当該光センサ回路の一般的な動作方法において入射光量が少ないときのタイミングチャートの図である。 図１に示した光センサ回路の一般的な動作方法において入射光量が多いときのタイミングチャートの図である。 図８に示す一般的な動作方法で駆動した場合の問題点を示す図である。 （ａ）図１に示した光センサ回路の構成を示す回路図と、（ｂ）当該光センサ回路を本発明に係る動作方法の一形態で動作させる場合のタイミングチャートの図である。 図１に示した光センサ回路の構成を示す回路図である。 図１０の（ｂ）で示した動作方法の第１変形例の方法で動作させる場合のタイミングチャートの図である。 図１０の（ｂ）で示した動作方法の第２変形例の方法で動作させる場合のタイミングチャートの図である。 変形例を示す図である。 変形例を示す図である。 本発明に係る光センサ回路の他の形態を示す回路図である。 図１６に示す光センサ回路を一般的な動作方法で動作させる場合の入射光量が少ないときのタイミングチャートの図である。 図１６に示す光センサ回路を一般的な動作方法で動作させる場合の入射光量が多いときのタイミングチャートの図である。 図１８に示す一般的な動作方法で動作させた場合の問題点を示す図である。 図１６に示す光センサ回路を本発明に係る動作方法の他の形態で動作させる場合のタイミングチャートの図である。 図２０で示した動作方法の第１変形例の方法で動作させる場合のタイミングチャートの図である。 図２０で示した動作方法の第２変形例の方法で動作させる場合のタイミングチャートの図である。 本発明の一実施形態の光センサ回路を用いた光センシングの概要を示す図である。 本発明の一実施形態の光センサ回路を実装した液晶表示装置の表示部の一部分を模式的に示すとともに、当該表示部に実装された光センサ回路の回路図を示した図である。 図２４に示す液晶表示装置の動作を示すタイミングチャートである。 図２４に示す液晶表示装置の表示部の概要とその変形例を示した図である。 従来構成を示す図である。 従来構成を示す図である。 従来構成を示す図である。
　〔第１実施形態〕
　以下、本発明に係る光センサ回路の動作方法の一実施形態について説明する。まず、本実施形態の光センサ回路が実装された液晶表示装置の構成を説明する。
　＜１．本実施形態の液晶表示装置の構成＞
　図１は、液晶表示装置の表示部の画素内回路構成を示す図である。ここで、液晶表示装置はアクティブマトリクス型の表示装置であり、表示部１と、走査信号線駆動回路としてのゲートドライバと、データ信号線駆動回路としてのソースドライバと、補助容量配線駆動回路と、ゲートドライバ、ソースドライバ、補助容量配線駆動回路、およびコモン電極を駆動制御するための外部駆動回路とを備えている。この液晶表示装置は、交流駆動としてゲートライン反転駆動を行う。そして、さらに、正極性データをパネルに供給する期間と負極性データをパネルに供給する期間とで、互いに補助容量配線ＣｓＬに印加する補助容量電位の極性を反転させる駆動を、補助容量配線ＣｓＬごとに行う。
　表示部１は、複数本（ｎ本）の走査信号線としてのゲートラインＧＬと、ゲートラインＧＬのそれぞれと交差する複数本（ｍ本）のデータ信号線としてのソースラインＳＬと、ゲートラインＧＬとソースラインＳＬとの各交差点にそれぞれ対応して設けられた複数個（ｎ×ｍ個）の絵素ＰＩＸと、ゲートラインＧＬと平行に補助容量配線ＣｓＬとを備えており、当該方向に並んだｍ個の絵素ＰＩＸからなる各絵素行に１本の補助容量配線ＣｓＬが割り当てられている。
　本実施形態では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの絵素ＰＩＸから１つの表示回路、すなわち１画素が構成されている。各絵素ＰＩＸは、図１に示すように、画素ＴＦＴ２１と、液晶容量ＣＬと、補助容量Ｃｓとを備えている。画素ＴＦＴ２１のゲートはゲートラインＧＬに、ソースはソースラインＳＬに、ドレインは絵素電極にそれぞれ接続されている。液晶容量ＣＬは、絵素電極とコモン電極との間に液晶層が配置されてなる容量である。補助容量Ｃｓは、絵素電極と補助容量配線ＣｓＬとの間に絶縁膜が配置されてなる容量である。コモン電極には外部駆動回路が備える電源回路で生成されたコモン電位が印加される。補助容量配線ＣｓＬには、外部駆動回路が備える電源回路で生成されて補助容量配線駆動回路に供給されたＨｉｇｈレベルの電圧とＬｏｗレベルの電圧とから、補助容量配線駆動回路によって補助容量配線ＣｓＬごとに生成された補助容量電位が印加される。液晶容量ＣＬと補助容量Ｃｓとは絵素容量を構成しているが、絵素容量を構成する他の容量として、絵素電極とゲートラインＧＬとの間に形成される寄生容量、コモン電極とソースラインＳＬとの間に形成される寄生容量、補助容量配線ＣｓＬとソースラインＳＬとの間に形成される寄生容量などが存在する。
　また、各画素には、表示回路に隣接して光センサ回路が設けられている。本実施形態では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの絵素ＰＩＸから１つの表示回路１２（１画素）に対して、１つの光センサ回路１１が設けられている。この光センサ回路１１が、表示部１内に複数配設されていることによって、タッチパネル機能を実現している。なお、この光センサ回路１１からの出力を受信処理する駆動回路が、上述の液晶表示装置に実装されている。なお、この駆動回路は、液晶表示装置に実装したＦＰＣの上に形成してもよいし、外部基板上に形成してもよい。
　図１に示すように、光センサ回路１１は、ＰＩＮダイオード４、データ保持用ＴＦＴ６（薄膜トランジスタ）、蓄積容量Ｃｉｎｔ、データ書き出し用ＴＦＴ９、および、遮光層１０を備えている。
　ＰＩＮダイオード４は、アノード端子をリセット走査線ＲＳＴに接続し、カソード端子をデータ保持用ＴＦＴ６のソースに接続しており、カソード端子の電位は、入射光量に応じて生じた電荷により変化する。そして、その電荷が、電気信号としてＰＩＮダイオード４から出力され、データ保持用のＴＦＴ６によって保持される。
　データ保持用ＴＦＴ６は、そのソースをＰＩＮダイオード４のカソード端子に接続し、そのゲートをデータ保持用ＴＦＴ６のオン・オフ信号を供給する信号線ＣＬＫに接続し、そのドレインを蓄積容量Ｃｉｎｔに接続している。リセット中とセンシング中はＰＩＮダイオード４のカソード端子と、蓄積ノードＮＨｉｎｔとを接続して、蓄積容量Ｃｉｎｔに電荷（＝データ）を蓄積させると共に、データ保持中およびデータ書き出し中は、ＰＩＮダイオード４のカソード端子と、蓄積ノードＮＨｉｎｔとを非接続として、蓄積容量Ｃｉｎｔに蓄積された電荷（＝データ）を保持する。
　蓄積容量Ｃｉｎｔは、データ保持用ＴＦＴ６に接続しており、データ保持用ＴＦＴ６に保持された電荷を保持するために設けられている。また、蓄積容量Ｃｉｎｔは、書き出し信号線ＲＷに接続されている。
　データ書き出し用ＴＦＴ９は、そのゲートをデータ保持用ＴＦＴ６および蓄積容量Ｃｉｎｔに接続している。またデータ書き出し用ＴＦＴ９は、そのソースを電源配線ＶＤＤに接続し、そのドレインを光センサ出力線ＯＵＴに接続している。なお、本実施形態では、電源配線ＶＤＤおよび光センサ出力線ＯＵＴは、表示回路のソースラインＳＬを流用した構成となっている。データ書き出し用ＴＦＴ９のソースは電源に接続されており、常に飽和領域で動作するように設計されている。飽和領域ではデータ書き出し用ＴＦＴ９のドレイン電流はゲート・ソース間電圧によって制御される。そこで、蓄積容量Ｃｉｎｔが書き出し信号線ＲＷから書き出し信号を受けると、蓄積ノード電圧に応じて、データ書き出し用ＴＦＴ９のゲート印加電圧を変化させて出力する。
　遮光層１０は、表示回路の背面に光源装置として設けられたバックライトからＰＩＮダイオード４およびＴＦＴ６に入射する光を遮光するようにＰＩＮダイオード４およびＴＦＴ６に近接して形成されている。遮光層１０により、ＰＩＮダイオード４におけるバックライトから直接入射する光が遮光されるとともに、ＴＦＴ６に光が入射してキャリアが発生することによるＯＦＦリーク電流を防止できる。すなわち、ＴＦＴ６のデータ保持期間におけるＯＦＦ電流を低減することができる。
　ここで、図２を用いて、遮光層１０およびＰＩＮダイオード４について詳述する。遮光層１０およびＰＩＮダイオード４は、フォトダイオードを構成していると換言することができ、このフォトダイオードの最下層に、裏面からの光入射を遮断する導電性の遮光層１０があり、遮光層１０は遮光層用固定電圧Ｖｌｓに接続されている。そして、遮光層１０の上に、絶縁層を挟んでＰＩＮ接合からなる半導体層としてのＰＩＮダイオード４が形成されている。そして、図２に示すアノード端子Ｖａとカソード端子Ｖｃとの間に所定の電圧が印加された状態でＰＩＮダイオード４の真性領域ｉ（ｉｎｔｒｉｎｓｉｃ）に外光が入射することにより、その入射光量に応じたフォト電流が発生する。図３は、フォトダイオードＩＶ特性を示すグラフ図である。図３に示すように、フォトダイオードに印加されるバイアスＶａｃが正から負に変化するに従って、フォトダイオードには逆方向の電流が流れ始め（図３中の領域（Ｃ））、当該逆電流は或る所定の電圧Ｖ１を超えたところからバイアスＶａｃに対してほぼ一定となる（図３中の領域（Ｂ））。そして、さらにバイアスＶａｃの大きさ｜Ｖａｃ｜を大きくしていく（図３中の｜Ｖ２｜以上）と、降伏による電流増加が生じる（図３中の領域（Ａ））。本実施形態の光センシングでは、図３中の領域（Ｂ）を使用する。
　＜２．ＰＩＮダイオードの動作モード＞
　また、ＰＩＮダイオード４の各領域のポテンシャルは、印加電圧Ｖａ、Ｖｃ、Ｖｌｓ、および、ＰＩＮダイオード４の真性領域における反転閾値Ｖｔｈ＿ｎおよびＶｔｈ＿ｐによって決定される。以下では、各領域のポテンシャルの関係と、ＰＩＮダイオード４の真性領域とについて、モードＡ、Ｂ、Ｃの３つのモードに分けて説明する。
　図４は、モードＡについて説明する図である。Ｖａ、Ｖｃ、Ｖｌｓ、Ｖｔｈ＿ｎ、Ｖｔｈ＿ｐを、（Ｖａ＋Ｖｔｈ＿ｐ）＜Ｖｌｓ＜（Ｖｃ＋Ｖｔｈ＿ｎ）を満たすようにする。この場合、真性領域におけるＮ領域側とＰ領域側とにそれぞれ空乏領域（図中のＡ、Ｂ）が形成されて、Ｐ領域とＮ領域とに挟まれた真性領域が、まさに真性領域として存在する構成を実現することができる。すなわち、（Ｖａ＋Ｖｔｈ＿ｐ）＜Ｖｌｓ＜（Ｖｃ＋Ｖｔｈ＿ｎ）であれば、Ｐ領域とＮ領域との間は真性領域である。モードＡを模式的に示すと、図４の下側に示すように、ダイオードを真性領域の両端に設けた構成となる。
　次に図５は、モードＢについて説明する図である。図４と異なる点は、モードＢでは、Ｖｌｓ≦（Ｖａ＋Ｖｔｈ＿ｐ）＜（Ｖｃ＋Ｖｔｈ＿ｎ）を満たすようにする点のみである。この場合、本来真性である、Ｐ領域とＮ領域とに挟まれた領域は、その大部分がＶｌｓの影響によりＰ型へ反転、すなわち、ホール（正孔）が蓄積された状態となり、Ｎ領域に隣接している領域のみが空乏領域（図中のＷｄｅｐで示す領域）となる。モードＢを模式的に示すと、図５の下側に示すように、Ｐ領域とＮ領域とに挟まれた領域は、Ｎ領域に近接した領域にダイオードを設け、当該領域とＰ領域との間にｐ型ＴＦＴを設けた構成となる。
　最後に図６は、モードＣについて説明する図である。図４と異なる点は、モードＣでは、（Ｖａ＋Ｖｔｈ＿ｐ）＜（Ｖｃ＋Ｖｔｈ＿ｎ）≦Ｖｌｓを満たすようにする点のみである。この場合、本来真性である、Ｐ領域とＮ領域とに挟まれた領域は、その大部分がＶｌｓの影響によりＮ型へ反転、すなわち、電子が蓄積された状態となり、Ｐ領域に隣接している領域のみが空乏領域（図中のＷｄｅｐで示す領域）となる。モードＣを模式的に示すと、図６の下側に示すように、Ｐ領域とＮ領域とに挟まれた領域は、Ｐ領域に近接した領域にダイオードを設け、当該領域とＮ領域との間にｎ型ＴＦＴを設けた構成となる。
　＜３．一般的な光センサ回路の動作例と問題点＞
　続いて、図１に示した光センサ回路１１の実駆動例（実動作例）におけるＰＩＮダイオード４の状態を説明する。ここで、まずは、一般的な駆動例（動作例）を説明する。一般的な動作例ではセンシングに先立つ蓄積ノードの初期化のためのリセット、それに続くセンシング、センシングした結果の保持、保持されているデータの書き出し、といった動作がシリーズに行われる。
　図７は、図中の（ａ）が図１にも示した光センサ回路１１の構成を示す回路図であり、図中の（ｂ）は、この光センサ回路１１の一般的な動作例のタイミングチャートである。
　図７（ｂ）のタイミングチャートにおいて、時刻ｔ１でデータ保持用ＴＦＴ６のゲートに電圧が印加されてオンとなる。続いて時刻ｔ２から時刻ｔ３の間に、ＰＩＮダイオード４のアノード端子にリセット走査線ＲＳＴを介して電位が供給されたＨｉｇｈとなると、ＰＩＮダイオードのカソード部、ならびに、蓄積ノードがディスチャージされ初期電位にセットされる。リセット期間である時刻ｔ２から時刻ｔ３の間に、例えば、Ｖａ＝０Ｖ、Ｖｃ≒０Ｖ、Ｖｌｓ＝－１．５Ｖとする。この場合、Ｖａ＋Ｖｔｈ＿ｐ＝－２Ｖとし、Ｖｃ＋Ｖｔｈ＿ｎ＝２Ｖとすれば、これらとＶｌｓとの関係から、ＰＩＮダイオードはモードＡで動作する。時刻ｔ３でＶａ＝－５Ｖとなってリセット期間が終了する。
　続く動作については、入射光量が少ない場合と、入射光量が多い場合とに分けて説明する。
　まず、入射光量が少ない場合において、時刻ｔ３から時刻ｔ４でセンシングをおこなう。この間、蓄積容量Ｃｉｎｔに電荷（＝データ）が蓄積される。時刻ｔ４でデータ保持用ＴＦＴ６がオフになり、センシングが完了する。続いて、時刻ｔ４から時刻ｔ７の間は、蓄積容量Ｃｉｎｔの電荷（＝データ）が保持され、一方、Ｎｉｎｔには電荷が蓄積されつづけ、時刻ｔ７で書き出し信号線ＲＷを介して書き出し電圧がＨｉｇｈとなると、データ書き出し用ＴＦＴ９がオンになって、蓄積容量Ｃｉｎｔに蓄積された電荷（＝データ）に応じた電流が、データ書き出し用ＴＦＴ９を流れて出力ＯＵＴされる。そして、次のセンシングに備えて、時刻ｔ１でデータ保持用ＴＦＴ６のゲートに電圧が印加されてオンとなってその後リセットがおこなわれる。この時刻ｔ３から時刻ｔ２の間、例えば、Ｖａ＝－５Ｖ、Ｖｌｓ－Ｖｔｈ＿ｎ＜Ｖｃ＜０Ｖ、Ｖｌｓ＝－１．５Ｖとする。この場合、Ｖａ＋Ｖｔｈ＿ｐ＝－７Ｖとし、Ｖｌｓ＝－１．５Ｖ＜Ｖｃ＋Ｖｔｈ＿ｎとなり、ＰＩＮダイオードはモードＡで動作する。
　すなわち、入射光量が少ない場合は、ＰＩＮダイオードが常にモードＡで駆動される（動作する）。
　次に、入射光量が多い場合について図８を用いて説明する。入射光量が少ない場合と多い場合とで顕著に異なるのは、図８の時刻ｔ５以降である。換言すれば、フォトダイオードを最初に駆動した時刻ｔ１から時刻ｔ４まで（初回リセットから続くセンシングまで）は、入射光量が少ない場合と同じでモードＡで駆動される。また、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持され、一方で、Ｎｉｎｔに電荷が蓄積され続ける期間の初めのうちは、入射光量が少ない場合と同じでモードＡで駆動される。ところが、図８に示すように、時刻ｔ５から時刻ｔ６の間に、カソード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｎを下回る。これを具体例で説明すれば、時刻ｔ５から時刻ｔ６の間、Ｖａ＝－５Ｖ、Ｖｃ≦Ｖｌｓ－Ｖｔｈ＿ｎ、Ｖｌｓ＝－１．５Ｖとすると、Ｖａ＋Ｖｔｈ＿ｐ＝－７Ｖ、Ｖｃ＋Ｖｔｈ＿ｎ≦Ｖｌｓ＝－１．５Ｖとなり、ＰＩＮダイオード４はモードＣで動作することになる。同じく、時刻ｔ６から時刻ｔ２において、例えば、Ｖａ＝－５Ｖ、Ｖｃ≒－５Ｖ、Ｖｌｓ＝－１．５Ｖとすると、Ｖａ＋Ｖｔｈ＿ｐ＝－７Ｖ、Ｖｃ＋Ｖｔｈ＿ｎ≒－３Ｖ＜Ｖｌｓ＝－１．５Ｖとなり、ＰＩＮダイオードはモードＣで動作することになる。
　すなわち、入射光量が多い場合、ＰＩＮダイオードは、モードＡ→モードＣ→モードＡ→・・・とモードＡとモードＣにて駆動される。
　このように入射光量が多い場合、ＰＩＮダイオードは、モードＣの状態からモードＡの状態へとリセットされるが、その際にモードＣのときに本来真性であるべき領域に蓄積されていた電子の一部が当該領域に残存したままリセット期間を終えてしまう虞がある。これにより、図９に示すように、リセット後のセンシング時にこの残存電荷（電子）が入射光によって発生したフォト電流（信号）に重畳してしまい、本来のあるべき電流量（グラフの破線で示す線形）よりも大きな電流が出力されてしまう。
　＜４．本実施形態の光センサ回路の動作方法＞
　そこで、本実施形態では、この問題を解決するために、ＰＩＮダイオード４の真性領域に電荷（電子）が不都合に蓄積しないようなバイアス状態を維持することで、信号への影響を防ぐ。
　具体的には、本実施形態では、上記のセンシングに先立って必要な上記リセットに加えて、他のタイミングでもリセットをおこなうことにより、入射光に応じて電位がシフトするカソード端子の電位を、電荷の蓄積を誘起しないある所定の範囲に抑える。
　以下、この特徴的な構成を説明するが、以下の説明では、上記のセンシングに先立って必要なリセットを「本リセット」と記載し、当該本リセットとは別のタイミングでおこなうリセットを「補助リセット」と記載する。
　図１０は、本実施形態で行われる特徴的な、ＰＩＮダイオード４の駆動方法（動作方法）について説明した図であり、図中の（ａ）は、光センサ回路１１の構成を示した回路図（図１および図７（ａ）と同一）であり、図中の（ｂ）は、ＰＩＮダイオード４の駆動方法を説明するタイミングチャートである。
　図１０（ｂ）に示すように、本実施形態では、本リセットと本リセットとの間の或るタイミング、具体的にここでは、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間の後半、すなわち、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前に、リセット走査線ＲＳＴを介してＰＩＮダイオード４のアノード端子にリセット信号を供給する補助リセットをおこなう。補助リセットの開始（時刻ｔ５）は、カソード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｎを下回らない時点でおこなう。その後補助リセットの終了（時刻ｔ６）はＮｉｎｔを十分にディスチャージした後に行われるが、そのタイミングは他動作との干渉を避けることができるような位置、図１０（ｂ）で言えば、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前の時点で行うことが望ましい。
　この補助リセットにより、カソード電位Ｎｉｎｔが、Ｖｌｓ－Ｖｔｈ＿ｎを下回らず、リセット電位（Ｈｉｇｈ）となる。これにより、時刻ｔ７からのデータ書き出し期間に再度カソード電位が下がっても、カソード電位がＶｌｓ－Ｖｔｈ＿ｎを下回ることは無く、次の本リセットが行われる。すなわち、本実施形態の駆動方法によれば、ＰＩＮダイオード４が前述したモードＣになることを防ぐことができる。これにより、上述のような問題が解消し、入射光によって発生したフォト電流（信号）に残存電荷が重畳することなく、本来のあるべき電流量（グラフの破線で示す線形）を出力することができる。
　すなわち、本リセットとは、センシングに先立ってデータ信号となるフォトダイオードから発生した電荷が蓄積されるノード（ＮｉｎｔとＮＨｉｎｔ）を初期化、すなわち、センシングの初期電位にチャージ、もしくは、ディスチャージする動作のことである。そのリセット電位を基点としてその後のセンシングによるＮｉｎｔならびにＮＨｉｎｔの変位をデータ信号として認識する。つまり、図７（ａ）の回路において、保持トランジスタがオン状態にて行われるリセットのことである。
　一方、補助リセットとは、Ｎｉｎｔをある所定の電位以上もしくは以下に保持するために行われるものであり、本来のデータ信号には関係しない動作である（本発明が解決しようとする課題である蓄積電荷残りの影響は本来のデータ信号ではない）。つまり、図７（ａ）の回路において、保持トランジスタがオフ状態にて行われるリセットである。
　最後に、補助リセットの実施時期や回数の決定方法について一例を挙げて説明する。図１１は、図７（ａ）に示す回路と同じであるが、図中のＣｐ１は、Ｎｉｎｔに接続される寄生容量の総和であり、Ｃｐ２は、Ｎｈｉｎｔに接続される寄生容量（Ｃｉｎｔは除く）の総和であり、Ｉｐｄ，ｍａｘは、想定される最大の入射光を受けた状態でのフォトダイオードに流れる光電流であり、Ｎａ１およびＮａ２は、寄生容量の対象ノードの総称を示している。この図１１におけるフォトダイオードは、図３の（Ｂ）領域で動作しているとする。
　図１０（ｂ）のタイミングチャートに基づくと、センシング（ｔ３～ｔ４）期間ＴｓｅｎにおけるＮｉｎｔおよびＮｈｉｎｔの電位変化ΔＶｓｅｎは、
ΔＶｓｅｎ＝Ｉｐｄ，ｍａｘ×Ｔｓｅｎ／（Ｃｐ１＋Ｃｐ２＋Ｃｉｎｔ）
と表すことができ、センシング終了～補助リセット開始（ｔ４～ｔ５）期間ＴｓｒａにおけるＮｉｎｔの電位変化ΔＶｓｒａは、
ΔＶｓｒａ＝Ｉｐｄ，ｍａｘ×Ｔｓｒａ／Ｃｐ１
と表すことができる。したがって、ｎ回目の本リセット終了後から（ｎ＋１）回目の本リセット開始期間中の総電位変化ΔＶｒｒは、
ΔＶｒｒ＝ΔＶｓｅｎ＋ΔＶｓｒａ
　　　　＝Ｉｐｄ，ｍａｘ×〔Ｔｓｅｎ／（Ｃｐ１＋Ｃｐ２＋Ｃｉｎｔ）＋Ｔｓｒａ／Ｃｐ１〕
と表すことができる。
　そこで、算出されるΔＶｒｒによる電位シフトを考慮した場合にモードＡを維持できるようなタイミング（ＴｓｅｎとＴｓｒａ）を設定することにより、真性領域への不都合な電荷の蓄積を防ぐことができる。
　〔第１変形例〕
　上述した態様では、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間の後半、すなわち、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前に、補助リセットをおこなう態様を例示したが、本発明はこれに限定されるものではない。
　例えば、図１２に示す第１変形例のタイミングチャートのように、書き出し期間（時刻ｔ５から時刻ｔ６の間）から、次の本リセット直前のＴＦＴ６がオンになる直前（時刻ｔ１）までの間に、補助リセットをおこなってもよい。これにより、入射光量が多い場合であって、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間中に、カソード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｎを下回った場合であっても、次の本リセットの前に、カソード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｎを下回らないようにすることができる。この場合、時刻ｔ６までにフォトダイオードに蓄積され、かつ、補助リセット時においても残存した電荷が、補助リセット終了後の時刻ｔ７～時刻ｔ２の期間に消去され、かつ、次の本リセット直前のカソード電位が電荷を蓄積する状態まで下がっていないため、結果、次の本リセット時におけるモードＣからモードＡへの遷移、すなわち、残存電荷が発生することを防止することができる。
　すなわち、図１２のタイミングチャートを図１１を用いて説明すると、補助リセット終了～本リセット開始（時刻ｔ７～時刻ｔ２）期間ＴｒａｓにおけるＮｉｎｔの電位変化ΔＶｒａｓは、
ΔＶｒａｓ＝Ｉｐｄ，ｍａｘ×Ｔｒａｓ／Ｃｐ１
で表され、算出されるΔＶｒａｓによる電位シフトを考慮した場合にモードＡを維持できるようなタイミング（Ｔｒａｓ）を設定することにより、真性領域への不都合な電荷の蓄積を防ぐことができる。
　〔第２変形例〕
　上述した実施形態および第１変形例はいずれも、本リセットと次の本リセットとの間に、補助リセットが１回実施される態様である。しかしながら、本発明はこれに限定されるものではなく、本リセットと次の本リセットとの間に複数回の補助リセットをおこなってもよい。
　図１３は、第２変形例のタイミングチャートを示しており、本リセットと次の本リセットとの間に２回の補助リセットをおこなう。
　具体的には、図１３に示すように、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間（時刻ｔ４から時刻ｔ７の間）の後半（時刻ｔ５から時刻ｔ６の間）、すなわち、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前に、１回目の補助リセット（時刻ｔ５から時刻ｔ６までの間）を行い、書き出し期間（時刻ｔ７から時刻ｔ８の間）から、本リセット直前のＴＦＴ６がオンになる直前（時刻ｔ１）までの間に、２回目の補助リセット（時刻ｔ８から時刻ｔ９までの間）をおこなう。
　この駆動方法によれば、ＰＩＮダイオード４がモードＣにて駆動されること自体を防ぐことができ、次の本リセットにおける残存電荷の発生を防止することができる。
　すなわち、図１３のタイミングチャートを図１１を用いて説明すると、時刻ｔ３から時刻ｔ５までは図１０（ｂ）の場合と同様であり、時刻ｔ９から時刻ｔ２までは図１２の場合と同様であるが、１回目の補助リセット終了から２回目の補助リセット開始（時刻ｔ６から時刻ｔ８）期間Ｔｒａ１２におけるＮｉｎｔの電位変化ΔＶｒａ１２は、
ΔＶｒａ１２＝Ｉｐｄ，ｍａｘ×Ｔｒａ１２／Ｃｐ１
で表され、算出されるΔＶｒａ１２による電位シフトを考慮した場合にモードＡを維持できるようなタイミング（Ｔｒａ１２）を設定することにより、真性領域への不都合な電荷の蓄積を防ぐことができる。
　またここで、図１０（ｂ）と図１３とを比較すると、Ｎｉｎｔの下降度合いが両者で異なっている。この下降の度合いは入射光量やＮｉｎｔならびにＮＨｉｎｔに接続される容量によって変化する。上記容量は回路のレイアウトやデバイス構成によって一意に決定されるものである。また、フォトダイオード電流（Ｉｐｄ）は入射光量とフォトダイオード能力（サイズや特性）によって一意に決定されるものである。したがって、上記容量は、プロセスバラつきを考慮した最小値とし、Ｉｐｄは、想定される最大入射光、かつ、能力バラつきの内感度最大となる値として、このように最も厳しい条件下におけるＮｉｎｔの電位シフトを考慮して補助リセットのタイミングを設定する。
　〔第３変形例〕
　本実施形態では、ＰＩＮダイオード４およびデータ保持用ＴＦＴ６を１つの遮光層１０で遮光している形態について説明したが、本発明はこれに限定されるものではなく、遮光層をＰＩＮダイオード４用とデータ保持用ＴＦＴ６用とに分離して別々の電圧を印加する形態としてもよい。図１４は、本変形例を示した図であり、図１４の（ａ）に示すように、ＰＩＮダイオード４を遮光する第１遮光層１０ａと、データ保持用ＴＦＴ６を遮光する第２遮光層１０ｂとを備えている。そして、図１４の（ｂ）は、本変形例のＰＩＮダイオード４および第１遮光層１０ａを模式的に示した図であり、図１４の（ｃ）は、本変形例のデータ保持用ＴＦＴ６および第２遮光層１０ｂを模式的に示している。図１４に示すように、遮光層を分離し、別々の電圧を印加する形態とすることによって、データ保持用ＴＦＴ６のしきい値を制御することができる。
　〔第４変形例〕
　本実施形態では、ＰＩＮダイオード４およびデータ保持用ＴＦＴ６を１つの遮光層１０で遮光している形態について説明したが、本発明はこれに限定されるものではなく、データ保持用ＴＦＴ６のゲート電極を遮光層として用いることも可能である。この場合は、別途、データ保持用ＴＦＴ６には別途遮光層を設ける必要はなく（図１５の（ｃ））、遮光層１０´は、図１５に示すように、ＰＩＮダイオード４のみを遮光するように配置すればよい（図１５の（ａ）および（ｂ））。
　＜５．本実施形態の作用効果＞
　以上のように、本実施形態の光センサ回路の駆動方法（動作方法）によれば、補助リセットをおこなってＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化するカソード端子の電位を、特に本リセット直前において、ＰＩＮダイオードの真性領域への電子の蓄積を誘起しない所定の範囲内、具体的にはＶｌｓ－Ｖｔｈ＿ｎで示される値よりも大きくすることができる。これにより、フォトダイオードの真性領域への電荷の不都合な蓄積を防止することができ、次のセンシング直前におこなわれる本リセットで、残存電荷は発生しない。よって、センシングの際に本来のデータであるフォト電流に残余電荷が重畳することを防ぐことができ、上述したようにセンサ出力と入射光量との関係を直線形に維持することができる。
　〔第２実施形態〕
　以下、本発明に係る光センサ回路の動作方法の他の実施形態について説明する。なお、説明の便宜上、上記第１実施形態にて説明した部材と同じ機能を有するものは、同じ符号を付記し、その説明を省略する。
　＜１．本実施形態の液晶表示装置の構成＞
　図１６は、本実施形態の光センサ回路の構成を示した回路図である。上記第１実施形態では、ＰＩＮダイオード４のカソード端子の電位が入射光量に応じて生じた電荷により変化する構成である。これに対して、本実施形態の光センサ回路は、ＰＩＮダイオード４のアノード端子の電位が入射光量に応じて生じた電荷により変化する構成となっている。
　具体的には、図１６に示すように、ＰＩＮダイオード４´のカソード端子がリセット走査線ＲＳＴに接続し、アノード端子に、データ保持用ＴＦＴ６のソースが接続している。
　＜２．ＰＩＮダイオードの動作モード＞
　本実施形態の光センサ回路においても、一般的な駆動例だと上述の第１実施形態中で説明したように入射光量によっては本来真性であるべき領域に蓄積されていた電荷（ホール）を全て当該領域から消失させることができない事態が生じる虞がある。この点、以下に説明する。
　ＰＩＮダイオード４´の各領域のポテンシャルは、印加電圧Ｖａ、Ｖｃ、Ｖｌｓ、および、ＰＩＮダイオード４´の真性領域における反転閾値Ｖｔｈ＿ｎおよびＶｔｈ＿ｐによって決定される。各領域のポテンシャルの関係と、ＰＩＮダイオード４´の真性領域とについては、上述した図４～６のモードＡ、Ｂ、Ｃの３つのモードと同じである。
　＜３．一般的な光センサ回路の動作例と問題点＞
　続いて、図１６に示した光センサ回路１１´の実駆動例（実動作例）におけるＰＩＮダイオード４の状態を説明する。ここで、以下に説明する一般的な駆動例（動作例）では、光センサ回路でのセンシングの直前に、蓄積ノードの初期化のためのリセットをおこなう。
　図１７は、光センサ回路１１´の一般的な駆動例のタイミングチャートである。図１７のタイミングチャートにおいて、時刻ｔ１でデータ保持用ＴＦＴ６のゲートに電圧が印加されてオンとなる。続いて時刻ｔ２から時刻ｔ３の間に、ＰＩＮダイオード４のカソード端子にリセット走査線ＲＳＴを介して電位が供給されたＬｏｗとなると、ＰＩＮダイオードのアノード電位部、ならびに、蓄積ノードがディスチャージされ初期電位にセットされる。リセット期間である時刻ｔ２から時刻ｔ３の間に、例えば、Ｖｃ＝－５Ｖ、Ｖａ≒－５Ｖ、Ｖｌｓ＝－３．５Ｖとする。この場合、Ｖａ＋Ｖｔｈ＿ｐ＝－７Ｖとし、Ｖｃ＋Ｖｔｈ＿ｎ＝－３Ｖとすると、これらとＶｌｓとの関係から、ＰＩＮダイオードはモードＡで動作する。時刻ｔ３でＶｃ＝０Ｖとなってリセット期間が終了する。
　続く動作については、入射光量が少ない場合と、入射光量が多い場合とに分けて説明する。
　まず、入射光量が少ない場合において、時刻ｔ３から時刻ｔ４でセンシングをおこなう。この間、蓄積容量Ｃｉｎｔに電荷（＝データ）が蓄積される。時刻ｔ４でデータ保持用ＴＦＴ６がオフになり、センシングが完了する。続いて、時刻ｔ４から時刻ｔ７の間は、蓄積容量Ｃｉｎｔに電荷（＝データ）が保持され、一方、Ｎｉｎｔには電荷が蓄積されつづけ、時刻ｔ７で書き出し信号線ＲＷを介して書き出し電圧がＨｉｇｈとなると、データ書き出し用ＴＦＴ９がオンになって、蓄積容量Ｃｉｎｔに蓄積された電荷（＝データ）に応じた電流が、データ書き出し用ＴＦＴ９を流れて出力ＯＵＴされる。そして、次のセンシングに備えて、時刻ｔ１でデータ保持用ＴＦＴ６のゲートに電圧が印加されてオンとなってリセットがおこなわれる。この時刻ｔ２から時刻ｔ３の間、例えば、Ｖｃ＝０Ｖ、－５Ｖ＜Ｖａ＜Ｖｌｓ－Ｖｔｈ＿ｐ、Ｖｌｓ＝－３．５Ｖとする。この場合、Ｖｃ＋Ｖｔｈ＿ｎ＝２Ｖ、Ｖａ＋Ｖｔｈ＿ｐ＜Ｖｌｓ＝－３．５Ｖとなり、ＰＩＮダイオードはモードＡで動作する。
　すなわち、入射光量が少ない場合は、ＰＩＮダイオードが常にモードＡで駆動される（動作する）。
　次に、入射光量が多い場合について図１８を用いて説明する。入射光量が少ない場合と多い場合とで顕著に異なるのは、図１８の時刻ｔ５以降である。換言すれば、フォトダイオードを最初に駆動した時刻ｔ１から時刻ｔ４まで（初回リセットから続くセンシングまで）は、入射光量が少ない場合と同じでモードＡで駆動される。また、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間の初めのうちは、入射光量が少ない場合と同じでモードＡで駆動される。ところが、図１８に示すように、時刻ｔ５から時刻ｔ６の間に、アノード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｐを上回る。例えば、時刻ｔ５から時刻ｔ６の間、Ｖｃ＝０Ｖ、Ｖｌｓ－Ｖｔｈ＿ｐ≦Ｖａ、Ｖｌｓ＝－３．５Ｖとすると、Ｖｌｓ≦Ｖａ＋Ｖｔｈ＿ｐ、Ｖｃ＋Ｖｔｈ＿ｎ＝２Ｖとなり、ＰＩＮダイオード４´はモードＢで動作することになる。同じく、時刻ｔ６から時刻ｔ２において、例えば、Ｖｃ＝０Ｖ、Ｖａ≒０Ｖ、Ｖｌｓ＝－３．５Ｖとすると、Ｖａ＋Ｖｔｈ＿ｐ＝－２Ｖ、Ｖｃ＋Ｖｔｈ＿ｎ＝２Ｖとなり、ＰＩＮダイオード４´はモードＢで動作することになる。
　すなわち、入射光量が多い場合、ＰＩＮダイオードは、モードＡ→モードＢ→モードＡ→・・・とモードＡとモードＢにて駆動される。
　このように入射光量が多い場合、ＰＩＮダイオードは、モードＢの状態からモードＡの状態へとリセットされるが、その際にモードＢのときに本来真性であるべき領域に蓄積されていたホールの一部が当該領域に残存したままリセット期間を終えてしまう虞がある。これにより、図１９に示すように、リセット後のセンシング時にこの残存電荷（ホール）が入射光によって発生したフォト電流（信号）を相殺してしまい、本来のあるべき電流量（グラフの破線で示す線形）よりも小さな電流が出力されてしまう。
　＜４．本実施形態の光センサ回路の動作方法＞
　そこで、本実施形態では、この問題を解決するために、ＰＩＮダイオード４´の真性領域に電荷が蓄積しないようなバイアス状態を維持することで、蓄積電荷の信号への影響を防ぐ。具体的には、本実施形態では、上記のセンシングに先立って必要な本リセットに加えて、他のタイミングで補助リセットをおこなうことにより、入射光に応じて電位がシフトするアノード端子の電位を、電荷の蓄積を誘起しないある所定の範囲に抑える。
　図２０は、本実施形態で行われる特徴的な、ＰＩＮダイオード４´の駆動方法（動作方法）のタイミングチャートである。
　図２０に示すように、本実施形態では、本リセットと本リセットとの間の或るタイミング、具体的にここでは、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間の後半、すなわち、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前に、リセット走査線ＲＳＴを介してＰＩＮダイオード４´のカソード端子にリセット信号を供給する補助リセットをおこなう。補助リセットの開始（時刻ｔ５）はアノード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｐを上回らない時点でおこなう。その後補助リセットの終了（時刻ｔ６）はＮｉｎｔを十分にディスチャージした後に行われるが、そのタイミングは他動作との干渉を避けることができるような位置、図２０で言えば、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前の時点で行うことが望ましい。
　この補助リセットにより、アノード電位Ｎｉｎｔが、Ｖｌｓ－Ｖｔｈ＿ｐを上回らず、リセット電位（Ｌｏｗ）となる。これにより、時刻ｔ７からのデータ書き出し期間に再度アノード電位が上がっても、アノード電位がＶｌｓ－Ｖｔｈ＿ｐを上回ることはなく、次の本リセットが行われる。すなわち、本実施形態の動作方法によれば、ＰＩＮダイオード４´が前述したモードＢになることを防ぐことができる。これにより、上述のような問題が解消し、入射光によって発生したフォト電流（信号）を残存電荷が相殺することなく、本来のあるべき電流量（グラフの破線で示す線形）を出力することができる。
　〔第１変形例〕
　上述した態様では、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間の後半、すなわち、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前に、補助リセットをおこなう態様を例示したが、本発明はこれに限定されるものではない。
　例えば、図２１に示す第１変形例のタイミングチャートのように、書き出し期間（時刻ｔ５から時刻ｔ６の間）から、次の本リセット直前のＴＦＴ６がオンになる直前（時刻ｔ１）までの間に、補助リセットをおこなってもよい。これにより、入射光量が多い場合であって、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間中に、アノード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｐを上回った場合であっても、次の本リセットの前に、アノード電位ＮｉｎｔがＶｌｓ－Ｖｔｈ＿ｐを上回らないようにすることができる。
　この場合、ｔ６までにフォトダイオードに蓄積され、かつ、補助リセット時においても残存した電荷が、補助リセット終了後のｔ７～ｔ２の期間に消去され、かつ、次の本リセット直前のアノード電位が電荷を蓄積する状態まで上がっていないため、結果、次の本リセット時におけるモードＢからモードＡへの遷移、すなわち、残存電荷が発生することを防止することができる。
　〔第２変形例〕
　上述した実施形態および第１変形例はいずれも、本リセットと次の本リセットとの間に、補助リセットが１回実施される態様である。しかしながら、本発明はこれに限定されるものではなく、本リセットと次の本リセットとの間に複数回の補助リセットをおこなってもよい。
　図２２は、第２変形例のタイミングチャートを示しており、本リセットと次の本リセットとの間に２回の補助リセットをおこなう。
　具体的には、図２２に示すように、蓄積容量Ｃｉｎｔにおいて電荷（＝データ）が保持されている期間（時刻ｔ４から時刻ｔ７の間）の後半（時刻ｔ５から時刻ｔ６の間）、すなわち、蓄積容量Ｃｉｎｔに書き出し信号線ＲＷを介して書き出し電圧が供給されてＨｉｇｈとなる前に、１回目の補助リセット（時刻ｔ５から時刻ｔ６までの間）を行い、書き出し期間（時刻ｔ７から時刻ｔ８の間）から、本リセット直前のＴＦＴ６がオンになる直前（時刻ｔ１）までの間に、２回目の補助リセット（時刻ｔ８から時刻ｔ９までの間）をおこなう。
　この動作方法によれば、ＰＩＮダイオード４がモードＢにて駆動されること自体を防ぐことができ、次の本リセットにおける残存電荷の発生を防止することができる。
　＜５．本実施形態の作用効果＞
　以上のように、本実施形態の表示装置（光センサ回路）の動作方法によれば、補助リセットをおこなってＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化するアノード端子の電位を、特に本リセット直前において、ＰＩＮダイオードの真性領域への電子の蓄積を誘起しない所定の範囲内、具体的にはＶｌｓ－Ｖｔｈ＿ｐで示される値よりも小さくすることができる。これにより、フォトダイオードの真性領域への電荷の不都合な蓄積を防止することができ、次のセンシング直前におこなわれる本リセットで、残存電荷は発生しない。よって、センシングの際に本来のデータであるフォト電流を残余ホールが相殺することを防ぐことができ、上述したようにセンサ出力と入射光量との関係を直線形に維持することができる。
　〔第３実施形態〕
　以下、本発明に係る表示装置の動作方法の他の実施形態について説明する。なお、説明の便宜上、上記第１実施形態にて説明した部材と同じ機能を有するものは、同じ符号を付記し、その説明を省略する。
　上記第１実施形態と本実施形態の相違点は、光センサ回路からの出力を受信して処理する際の処理方法にある。
　具体的には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの絵素ＰＩＸから１つの表示回路１２を構成して、この１つの表示回路１２に対して１つの光センサ回路１１が設けられている点では第１実施形態と同じであるが、本実施形態では、光センサ回路ごとに、液晶表示装置のバックライトがオンの時にセンシングする回路と、バックライトがオフの時にセンシングする回路とに分けている点で第１実施形態の構成と異なる。本実施形態について図２３～図２６に基づいて説明する。
　図２３は本実施形態の光センシングの概要を示す図である。一般に、バックライト光を照射し、光センサ回路の上面にある対象物からの反射を検知する場合、検知信号には、バックライト点灯によるシグナル光と環境光が混在する状態となる。そこで、図２３に示すように、本実施形態では、バックライト点灯（図中のＢＬ ＯＮ）によるシグナル光と環境光とが混在した状態で光センサ回路の上面にある対象物からの反射を検知する第１センシングと、バックライト消灯時（図中のＢＬ ＯＦＦ）において光センサ回路の上面にある対象物からの反射を検知する、すなわち環境光のみが存在する状態での検知をおこなう第２センシングとをおこない、第１センシングの検知結果と、第２センシングの検知結果の差分を求める。これにより、環境光に影響されずに、センシングを精度良く実現することが可能となる。
　このようなバックライト差分方式に対応した表示部について、図２４を用いて説明する。図２４は、本実施形態の表示部の一部分を模式的に示すとともに、当該表示部に実装された光センサ回路の回路図を示した図である。図２４に示すように、行方向に隣り合う画素にバックライト点灯時にセンシングする光センサ回路を実装した画素と、バックライト消灯時にセンシングする光センサ回路を実装した画素とを、列方向に交互に並べ、行方向には、バックライト点灯時にセンシングする光センサ回路を実装した画素（または、バックライト消灯時にセンシングする光センサ回路を実装した画素）を並べる。各画素には、図２４に示すように、上述した第１実施形態の光センサ回路が実装されている。なお、上述した第１実施形態の光センサ回路に代えて、上述した第２実施形態の光センサ回路を各画素に実装してもよい。
　図２５は、本実施形態の液晶表示装置の動作を示すタイミングチャートである。図２５のタイミングチャートでは、バックライト点灯時にセンシングする光センサ回路の動作と、バックライト消灯時にセンシングする光センサ回路の動作とを区別するために、バックライト点灯時にセンシングする光センサ回路について、リセット走査線ＲＳＴ２、信号線ＣＬＫ２、出力ＯＵＴ２と記載し、バックライト消灯時にセンシングする光センサ回路について、リセット走査線ＲＳＴ１、信号線ＣＬＫ１、出力ＯＵＴ１と記載する。これらは、図２４の回路図にも示している。なお書出し信号に関しては、図２５中のＲＷ１・・・Ｒｎ－１が図２４中のＲＷ１に、図２５中のＲＷ２・・・ＲＷｎが図２４中のＲＷ２に対応する（ｎは２より始まる２の整数倍）。図２５に示すように、表示１フレーム内にバックライト消灯用光センサ回路と、バックライト点灯用光センサ回路とを逐次駆動し、それぞれにて入射光データを一端保持する。その後、保持されているデータを行単位にて順次書き出す。なお、バックライト消灯用光センサ回路とバックライト点灯用光センサ回路の駆動順番はどちらでも良い。また、書き出しの際、１行単位でも複数行単位でも良い。ただし、複数行単位での書き出しの場合は同時に書き出されるデータ分の出力配線を確保する必要がある。さらに、両センシングおよび書き出しに関しては、１表示フレーム内に１回だけとは限らない。このタイミングチャートで駆動することにより、バックライト差分方式の光センシングを実施することが可能となる。
　なお、本実施形態では、図２６に示すように、液晶表示装置５０の表示部１´の行方向に沿ってバックライト消灯用光センサ回路（またはバックライト点灯用光センサ回路）を並べた形態（図中の（１））を説明したが、列方向に沿ってバックライト消灯用光センサ回路（またはバックライト点灯用光センサ回路）を並べた形態（図中の（２））としてもよい。あるいは、バックライト消灯用光センサ回路とバックライト点灯用光センサ回路とを千鳥格子のように配置した形態（図中の（３））としてもよい。更には別の形態として、バックライト消灯用光センサ回路とバックライト点灯用光センサ回路とを異なる数で配置した形態（図中の（４））であってもよい。
　なお、本発明は上述した各実施形態および各変形例に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　＜まとめ＞
　本発明に係る、光センサ回路の動作方法は、
　ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され当該ＰＩＮダイオードから出力される電気信号をデータとして保持する薄膜トランジスタと、或る方向から上記ＰＩＮダイオードに入射する光を遮光するように少なくとも当該ＰＩＮダイオードに近接して形成された遮光膜と、を備えた光センサ回路の動作方法であって、
　上記ＰＩＮダイオードを用いて入射光のセンシングを一定の間隔ごとにおこない、且つ、各当該センシングに先立って本リセットをおこない、
　或る上記本リセットとその次に行う上記本リセットとの間に、上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する端子の本リセット直前の電位を、当該ＰＩＮダイオードの真性領域へのキャリアの蓄積を誘起しない所定の範囲内に抑えるように補助リセットをおこなうことを特徴としている。
　上記構成によれば、補助リセットをおこなってＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する端子の電位を、ＰＩＮダイオードの真性領域へのキャリアの蓄積を誘起しない所定の範囲内に抑えることができる。そのため、真性領域へのキャリアの不都合な蓄積が発生しない。よって、センシングの際に本来のデータであるフォト電流に変化を生じさせず、上述したようにセンサ出力と入射光量との関係を直線形に維持することができる。
　ここで、本リセットとは、センシングに先立ってデータ信号となるフォトダイオードから発生した電荷が蓄積されるノード（NintとNHint）を初期化、すなわち、センシングの初期電位にチャージ、もしくは、ディスチャージする動作のことである。そのリセット電位を基点としてその後のセンシングによるNintならびにNHintの変位をデータ信号として認識する。つまり、後述する図７（ａ）の回路において、保持トランジスタがオン状態にて行われるリセットのことである。
　一方、補助リセットとは、Nintをある所定の電位以上もしくは以下に保持するために行われるものであり、本来のデータ信号には関係しない動作である（本発明が解決しようとする課題である蓄積電荷残りの影響は本来のデータ信号ではない）。つまり、後述する図７（ａ）の回路において、保持トランジスタがオフ状態にて行われるリセットである。
　本発明に係る、光センサ回路の動作方法の一形態は、上記の構成に加えて、
　上記本リセットとその次に行う上記本リセットとの間に、複数回の上記補助リセットをおこなうことが好ましい。
　上記の構成によれば、効果的に真性領域への電荷の不都合な蓄積を防止することができる。
　本発明に係る、光センサ回路の動作方法の一形態は、上記の構成に加えて、
　上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する上記端子は、カソード端子であり、
　上記本リセットの直前における上記カソード端子の電位が、次の式（１）；
　　　Ｖｌｓ－Ｖｔｈ＿ｎ　　・・・（１）
（但し、上記式中のＶｌｓは、上記遮光膜の固定用電圧を示し、式中のＶｔｈ＿ｎは、上記真性領域がｎ型に反転する電圧閾値を示す）
で示される値よりも大きくなるように上記補助リセットをおこなうことが好ましい。
　上記の構成によれば、本リセットの直前における上記カソード端子の電位がＶｌｓ－Ｖｔｈ＿ｎで示される値よりも大きくなっていれば、真性領域への電荷（電子）の不都合な蓄積はなく、すなわち、センシング直前におこなわれる本リセットにおける残存電荷は発生しない。
　本発明に係る、光センサ回路の動作方法の一形態は、上記の構成に加えて、
　上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する上記端子は、アノード端子であり、
　上記本リセットの直前における上記アノード端子の電位が、次の式（２）；
　　　Ｖｌｓ－Ｖｔｈ＿ｐ　　・・・（２）
（但し、上記式中のＶｌｓは、上記遮光膜の固定用電圧を示し、式中のＶｔｈ＿ｐは、上記真性領域がｐ型に反転する電圧閾値を示す）
で示される値よりも小さくなるように上記補助リセットをおこなうことが好ましい。
　上記の構成によれば、本リセットの直前における上記アノード端子の電位がＶｌｓ－Ｖｔｈ＿ｐで示される値よりも小さくなっていれば、真性領域への電荷（ホール）の不都合な蓄積はなく、すなわち、センシング直前におこなわれる本リセットにおける残存電荷は発生しない。
　また、本発明に係る、表示装置の動作方法は、上記の課題を解決するために、
　ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され当該ＰＩＮダイオードから出力される電気信号をデータとして保持する薄膜トランジスタと、或る方向から上記ＰＩＮダイオードに入射する光を遮光するように少なくとも当該ＰＩＮダイオードに近接して形成された遮光膜と、を備えた光センサ回路を、画素ごとに設けている表示装置の動作方法であって、
　上記光センサ回路を、上記した光センサ回路の動作方法で動作させることを特徴としている。
　上記の構成によれば、補助リセットをおこなってＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する端子の電位を、ＰＩＮダイオードの真性領域へのキャリアの蓄積を誘起しない所定の範囲内に抑えることができる。そのため、真性領域へのキャリアの不都合な蓄積が発生しない。よって、センシングの際に本来のデータであるフォト電流に変化を生じさせず、上述したようにセンサ出力と入射光量との関係を直線形に維持することができる。
　また、本発明に係る、表示装置の動作方法は、上記の構成に加えて、
　上記表示装置は、バックライトを更に備えており、
　或る上記光センサ回路は、上記バックライトが点灯している間にセンシングをおこない、或る上記光センサ回路とは異なる他の上記光センサ回路は、上記バックライトが消灯している間にセンシングをおこなうように動作する、ことが好ましい。
　上記の構成によれば、バックライトが点灯している間にセンシングをおこなう光センサ回路の検知結果と、バックライトが消灯している間にセンシングをおこなう光センサ回路の検知結果との差分を求めることで、環境光に影響されない精度の良いセンシングを実現することができる。
　本発明は、ダイオードを用いて光センシングを行う回路を備えたあらゆる装置に利用可能である。
１、１´　表示部
４、４´　ＰＩＮダイオード
６　データ保持用ＴＦＴ
９　データ書き出し用ＴＦＴ
１０、１０´　遮光層
１０ａ　第１遮光層
１０ｂ　第２遮光層
１１、１１´　光センサ回路
１２　表示回路
２１画素ＴＦＴ
５０　液晶表示装置
ＣＬ　液晶容量
ＣＬＫ　信号線
Ｃｉｎｔ　蓄積容量
Ｃｓ　補助容量
ＣｓＬ　補助容量配線
ＧＬ　ゲートライン
ＮＨｉｎｔ　蓄積ノード
Ｎｉｎｔ　アノード電位、カソード電位
ＯＵＴ　光センサ出力線
ＰＩＸ　絵素
ＲＳＴ　リセット走査線
ＲＷ　書き出し信号線
ＳＬ　ソースライン
ＶＤＤ　電源配線
Ｖａ　アノード端子への印加電圧
Ｖａｃ　バイアス
Ｖｃ　カソード端子への印加電圧
Ｖｌｓ　遮光層用固定電圧
Ｖｔｈ　反転閾値
ｉ　真性領域

Claims (6)

  1. 　ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され当該ＰＩＮダイオードから出力される電気信号をデータとして保持する薄膜トランジスタと、或る方向から上記ＰＩＮダイオードに入射する光を遮光するように少なくとも当該ＰＩＮダイオードに近接して形成された遮光膜と、を備えた光センサ回路の動作方法であって、
    　上記ＰＩＮダイオードを用いて入射光のセンシングを一定の間隔ごとにおこない、且つ、各当該センシングに先立って本リセットをおこない、
    　或る上記本リセットとその次に行う上記本リセットとの間に、上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する端子の本リセット直前の電位を、当該ＰＩＮダイオードの真性領域へのキャリアの蓄積を誘起しない所定の範囲内に抑えるように補助リセットをおこなうことを特徴とする、光センサ回路の動作方法。
  2. 　上記本リセットとその次に行う上記本リセットとの間に、複数回の上記補助リセットをおこなうことを特徴とする請求項１に記載の光センサ回路の動作方法。
  3. 　上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する上記端子は、カソード端子であり、
    　上記本リセットの直前における上記カソード端子の電位が、次の式（１）；
    　　　Ｖｌｓ－Ｖｔｈ＿ｎ　　・・・（１）
    （但し、上記式中のＶｌｓは、上記遮光膜の固定用電圧を示し、式中のＶｔｈ＿ｎは、上記真性領域がｎ型に反転する電圧閾値を示す）
    で示される値よりも大きくなるように上記補助リセットをおこなうことを特徴とする請求項１または２に記載の光センサ回路の動作方法。
  4. 　上記ＰＩＮダイオードのアノード端子とカソード端子のうちの入射光量に応じてその電位が変化する上記端子は、アノード端子であり、
    　上記本リセットの直前における上記アノード端子の電位が、次の式（２）；
    　　　Ｖｌｓ－Ｖｔｈ＿ｐ　　・・・（２）
    （但し、上記式中のＶｌｓは、上記遮光膜の固定用電圧を示し、式中のＶｔｈ＿ｐは、上記真性領域がｐ型に反転する電圧閾値を示す）
    で示される値よりも小さくなるように上記補助リセットをおこなうことを特徴とする請求項１または２に記載の光センサ回路の動作方法。
  5. 　ＰＩＮダイオードと、上記ＰＩＮダイオードに近接して接続され当該ＰＩＮダイオードから出力される電気信号をデータとして保持する薄膜トランジスタと、或る方向から上記ＰＩＮダイオードに入射する光を遮光するように少なくとも当該ＰＩＮダイオードに近接して形成された遮光膜と、を備えた光センサ回路を、画素ごとに設けている表示装置の動作方法であって、
    　上記光センサ回路を、請求項１から４までの何れか１項に記載の動作方法で動作させることを特徴とする、表示装置の動作方法。
  6. 　上記表示装置は、バックライトを更に備えており、
    　或る上記光センサ回路は、上記バックライトが点灯している間にセンシングをおこない、或る上記光センサ回路とは異なる他の上記光センサ回路は、上記バックライトが消灯している間にセンシングをおこなうように動作する、請求項５に記載の表示装置の動作方法。
PCT/JP2012/081526 2011-12-07 2012-12-05 光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法 WO2013084947A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201280059286.XA CN103959363B (zh) 2011-12-07 2012-12-05 光传感器电路的动作方法、以及具备该光传感器电路的显示装置的动作方法
US14/362,433 US9488521B2 (en) 2011-12-07 2012-12-05 Method for operating optical sensor circuit, and method for operating display apparatus provided with optical sensor circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011268385 2011-12-07
JP2011-268385 2011-12-07

Publications (1)

Publication Number Publication Date
WO2013084947A1 true WO2013084947A1 (ja) 2013-06-13

Family

ID=48574305

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081526 WO2013084947A1 (ja) 2011-12-07 2012-12-05 光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法

Country Status (3)

Country Link
US (1) US9488521B2 (ja)
CN (1) CN103959363B (ja)
WO (1) WO2013084947A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599649A (zh) * 2014-12-30 2015-05-06 西安乾易企业管理咨询有限公司 一种液晶屏

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103959363B (zh) * 2011-12-07 2016-04-27 夏普株式会社 光传感器电路的动作方法、以及具备该光传感器电路的显示装置的动作方法
JP7154795B2 (ja) * 2018-03-29 2022-10-18 キヤノン株式会社 撮像装置、撮像システム、および移動体
CN110391269A (zh) * 2018-04-23 2019-10-29 京东方科技集团股份有限公司 显示装置、显示面板及其制备方法
WO2021021207A1 (en) * 2019-08-01 2021-02-04 Google Llc Detection of blink period for ambient light sensing
CN110660356B (zh) * 2019-09-30 2021-03-19 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN113128318A (zh) * 2020-01-15 2021-07-16 群创光电股份有限公司 用于屏下生物表征辨识的电子装置
US11715322B2 (en) * 2020-11-20 2023-08-01 Novatek Microelectronics Corp. Fingerprint sensing apparatus, fingerprint readout circuit, and touch display panel

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010224635A (ja) * 2009-03-19 2010-10-07 Sharp Corp 表示装置、表示方法、および表示プログラム
JP2011034026A (ja) * 2009-08-06 2011-02-17 Epson Imaging Devices Corp 表示装置、表示装置の輝度調整回路および電子機器
JP2011113384A (ja) * 2009-11-27 2011-06-09 Sony Corp センサ装置、センサ素子の駆動方法、入力機能付き表示装置および電子機器
JP2011170337A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 電子機器及び電子システム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997035297A2 (en) * 1996-03-18 1997-09-25 Philips Electronics N.V. Display device
JPH11505635A (ja) * 1996-03-18 1999-05-21 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 表示装置
GB0014961D0 (en) * 2000-06-20 2000-08-09 Koninkl Philips Electronics Nv Light-emitting matrix array display devices with light sensing elements
JP2008185868A (ja) 2007-01-31 2008-08-14 Epson Imaging Devices Corp 電気光学装置
JP2009265512A (ja) * 2008-04-28 2009-11-12 Sony Corp 液晶表示装置
JP5171431B2 (ja) * 2008-06-26 2013-03-27 株式会社ジャパンディスプレイウェスト 光電変換装置、放射線撮像装置及び放射線検出装置
US8384007B2 (en) * 2009-10-07 2013-02-26 Zena Technologies, Inc. Nano wire based passive pixel image sensor
JP4752922B2 (ja) * 2009-01-30 2011-08-17 ソニー株式会社 画像表示装置および電子装置
US20120001880A1 (en) * 2009-02-10 2012-01-05 Christopher Brown Display device
EP2392964A4 (en) * 2009-03-02 2013-06-05 Sharp Kk DISPLAY DEVICE
US20110267562A1 (en) * 2009-04-17 2011-11-03 Yuji Yashiro Liquid crystal panel
JP2012164686A (ja) * 2009-06-16 2012-08-30 Sharp Corp 光センサおよび表示装置
JP5481127B2 (ja) * 2009-08-19 2014-04-23 株式会社ジャパンディスプレイ センサ素子およびその駆動方法、センサ装置、ならびに入力機能付き表示装置および電子機器
JP2011076023A (ja) 2009-10-02 2011-04-14 Sharp Corp 液晶表示装置の動作方法
KR101727469B1 (ko) * 2009-11-06 2017-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2011141370A (ja) 2010-01-06 2011-07-21 Sony Corp 表示装置およびその光検出方法
US20120242621A1 (en) * 2011-03-24 2012-09-27 Christopher James Brown Image sensor and display device incorporating the same
JP5935285B2 (ja) * 2011-10-19 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
JP5935286B2 (ja) * 2011-10-19 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
JP5935287B2 (ja) * 2011-10-21 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
JP5935291B2 (ja) * 2011-11-01 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
JP5935293B2 (ja) * 2011-11-02 2016-06-15 ソニー株式会社 撮像装置および撮像表示システム
CN103959363B (zh) * 2011-12-07 2016-04-27 夏普株式会社 光传感器电路的动作方法、以及具备该光传感器电路的显示装置的动作方法
JP5988291B2 (ja) * 2012-06-13 2016-09-07 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像表示システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010224635A (ja) * 2009-03-19 2010-10-07 Sharp Corp 表示装置、表示方法、および表示プログラム
JP2011034026A (ja) * 2009-08-06 2011-02-17 Epson Imaging Devices Corp 表示装置、表示装置の輝度調整回路および電子機器
JP2011113384A (ja) * 2009-11-27 2011-06-09 Sony Corp センサ装置、センサ素子の駆動方法、入力機能付き表示装置および電子機器
JP2011170337A (ja) * 2010-01-20 2011-09-01 Semiconductor Energy Lab Co Ltd 電子機器及び電子システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104599649A (zh) * 2014-12-30 2015-05-06 西安乾易企业管理咨询有限公司 一种液晶屏

Also Published As

Publication number Publication date
US9488521B2 (en) 2016-11-08
CN103959363B (zh) 2016-04-27
US20140339400A1 (en) 2014-11-20
CN103959363A (zh) 2014-07-30

Similar Documents

Publication Publication Date Title
WO2013084947A1 (ja) 光センサ回路の動作方法、および、当該光センサ回路を備えた表示装置の動作方法
JP4799696B2 (ja) 表示装置
US20120313913A1 (en) Display device
US8373825B2 (en) Display device
US8759739B2 (en) Optical sensor and display apparatus
WO2009148084A1 (ja) 表示装置
TWI424342B (zh) 感測裝置與相關顯示裝置
JP2009540628A (ja) イメージセンサおよびディスプレイ
JP5132771B2 (ja) 表示装置
WO2010007890A1 (ja) 表示装置
US20120112047A1 (en) Sensor circuit and display apparatus
WO2010038513A1 (ja) 表示装置
WO2010001929A1 (ja) 表示装置
WO2010092709A1 (ja) 表示装置
JP5258891B2 (ja) 表示装置
US20110102393A1 (en) Display device
US20130113768A1 (en) Display device and drive method for same
JP5289583B2 (ja) 表示装置
WO2010100785A1 (ja) 表示装置
JP6276685B2 (ja) 表示装置用の光センサ画素回路および表示装置
US20100302134A1 (en) Liquid crystal display device
JP2011034540A (ja) 表示装置
KR101545023B1 (ko) 터치 센서 유닛
JP2011039806A (ja) 表示装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201280059286.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12854665

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14362433

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12854665

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP