JP2011034540A - 表示装置 - Google Patents

Abstract

【課題】光センサが組み込まれた画素をアレイ状に配置した表示パネルにおいて、薄膜トランジスタの特性バラツキにより、センサ出力電圧が変動するのを防止する。
【解決手段】複数の画素を有する表示パネルを有し、前記複数の画素の中の少なくとも１つの画素は光センサを有する表示装置であって、前記表示パネルは、前記光センサの出力を取り出す出力線を有し、前記光センサは、受光部と、容量素子と、前記受光部と前記容量素子の接続点と前記出力線との間に接続されるスイッチグングトランジスタとを有し、１フレーム期間後に、前記スイッチングトランジスタをオンとして、前記出力線から前記光センサの出力を取り出す。
【選択図】図９

Description

本発明は、表示装置に係わり、特に、光センサ内蔵の表示装置に関する。

光センサ方式タッチパネルは、抵抗膜方式と同じく、さわった、さわってないと言うような２階調のものから、光の強度によって、数十や数百階調と言うスキャナーに流用できるものまでの用途が考えられる。
また、センサ部の解像度についても画面上のアイコンとして触る部分のみに必要な数だけ配置する場合や、各画素（ドット）に配置される場合もある。
いずれにしても、光センサを、表示パネルに内蔵する場合は、表示に必要となる回路を、薄膜トランジスタで作成すると同時に、光センサも作成することが必要である。これにより抵抗膜方式とは異なり、薄型の表示パネルを実現することができる。

図１は、従来の１画素に光センサが組み込まれた液晶表示パネルの等価回路を示す回路図である。
図１に示すように、従来の１画素に光センサが組み込まれた液晶表示パネルは、液晶用の走査線(ゲート線ともいう)ＧＬと、映像線（ドレイン線、あるいはソース線ともいう）ＤＬと、液晶用の薄膜トランジスタＴｒ２と、保持容量Ｃの他に、光センサＰＳと、センサ制御線（複数の場合有り）ＰＳＬと、センサ出力線ＯＵＴを有する。センサ制御線ＰＳＬと、センサ出力線ＯＵＴは、液晶用の走査線ＧＬや、映像線ＤＬと共用することも可能な場合がある。
光センサＰＳの出力は、液晶表示パネル外に出力され、外部のドライバ（液晶データ制御ＩＣ等）ＤＲＶへ入力される。これにより、光センサＰＳの出力が、液晶データとして液晶表示パネル上に反映される。なお、図１、および後述する図３において、矢印ＦＡは、液晶表示パネルの外側を示している。
図２は、図１に示す光センサが組み込まれた１画素の断面構造を示す模式断面図であり、図２（ａ）が、薄膜トランジスタＴｒ２の断面構造を、図２（ｂ）が光センサＰＳの断面構造を示す。
図２において、Ｓはソース、Ｇはゲート、Ｄはドレイン、ＳＭは半導体層、Ｋはカソード、Ａはアノードである。光センサＰＳは、例えば、ＰＩＮ構造とされ、光に対する電流を発生する。また、バックライトからの光が入射されないように、光センサＰＳの下側には遮光膜ＢＰＳが設けられる。

図３は、光センサが組み込まれた画素をアレイ状に配置した液晶表示パネルの等価回路を示す回路図である。
図３に示す光センサＰＳは、ホトダイオードＤ１と、ホトダイオードＤ１の電流を電圧に変換する容量素子Ｃ１と、読み出し回路の薄膜トランジスタ（Ｔｒ１，Ｔｒ３）とで構成される。なお、薄膜トランジスタＴｒ３ついては、共用として使うため１垂直読み出しラインに１つの構成となる。また、ＣＬＫ１，ＣＬＫ２はクロック線、Ｖｂはバイアス線である。
図３の光センサ部及び読み出し回路部を抜き出すと図４の通りとなる。図４に示すように、Ｔｒ１とＴｒ３の薄膜トランジスタは、ソースホロア回路を構成しており、容量素子Ｃ１の光に対する電圧変化をインピーダンス変換して、センサ出力ＳＯＵＴとして出力している。
また、図３に示す回路では、液晶用の走査線ＧＬや、映像線ＤＬを共用していないため、光センサの動作は、液晶の表示と非同期で行う事ができる。

図５は、図４に示す回路のタイミングチャートである、以下、図５を用いて、図４に示す回路の動作について説明する。
始めに、クロック線ＣＬＫ２の電圧をＨｉｇｈレベル（以下、Ｈレベル）にして、容量素子Ｃ１に電荷を蓄積する。そして、クロック線ＣＬＫ２の電圧がＬｏｗレベル（以下、Ｌレベル）となった時点から、光センサの動作（受光によるセンス）が開始する。
ホトダイオードＤ１に光が照射されることにより、容量素子Ｃ１に蓄積された電荷が、クロック線ＣＬＫ２へはき出され、結果として容量素子Ｃ１の電圧Ｖｏが下がる。これが、センサ動作時間により積分されて、照射光の変化が容量素子Ｃ１の電圧Ｖｏとして出力される。
次に、クロック線ＣＬＫ１がＨレベルの電圧となった時に、Ｔｒ１とＴｒ３の薄膜トランジスタで構成されるソースホロア回路が動作を開始し、その時の容量素子Ｃ１の電圧Ｖｏがソースホロア回路を介してセンサ出力ＳＯＵＴとなる。
よって、クロック線ＣＬＫ２の電圧がＬレベルとなってから、クロック線ＣＬＫ１がＨレベルとなる時点までがセンサ受光時間となる。
なお、図５の容量素子Ｃ１の電圧Ｖｏ、センサ出力ＳＯＵＴの波線は、光が照射されない暗状態の時の出力となり、この差が照射光に対する電圧変化となる。

特開２００８−３００６３０号公報

半導体層として、多結晶シリコン膜、あるいはアモルファスシリコン膜を使用する薄膜トランジスタのバラツキ（例えば、閾値電圧など）は、通常のシリコンウエハで作成するトランジスタより大きくなり、結果として製品の特性バラツキを引き起こす元となる。
前述の図３、図４に示す回路は、図６（ａ）に示すように、アナログ回路であるソースホロア回路を内蔵している。なお、図６はソースホロア回路を説明するための図である。
仮に、図６（ｂ）に示すように、薄膜トランジスタＴｒ３を定電流源とした等価回路を考えると、入力電圧（容量素子Ｃ１の電圧）Ｖｉｎと出力電圧Ｖｏｕｔとは、下記（１）式で表される。
Ｖｏｕｔ＝Ｖｉｎ−（Ｖｔｈ＋√（２×Ｉ／β）
β＝μＣ×Ｗ／Ｌ ・・・・・・・・・・・ （１）
ここで、Ｖｔｈは薄膜トランジスタＴｒ１の閾値電圧、μは薄膜トランジスタＴｒ１のゲート酸化膜誘電率、Ｃは薄膜トランジスタＴｒ１の酸化膜容量（μｍ^２）、Ｗは薄膜トランジスタＴｒ１のゲート幅、Ｌは薄膜トランジスタＴｒ１のゲート長である。
前述の（１）式の通り、光センサＰＳの出力電圧Ｖｏｕｔは、薄膜トランジスタＴｒ１の各特性バラツキ値により直接変わってしまう。さらに、実際の回路では、等価回路で電流源とした薄膜トランジスタＴｒ３の特性バラツキも重畳されることになる。

以上説明したように、従来の光センサが組み込まれた画素をアレイ状に配置した液晶表示パネルでは、薄膜トランジスタの特性バラツキにより、センサ出力電圧が変動するという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、光センサが組み込まれた画素をアレイ状に配置した表示パネルにおいて、薄膜トランジスタの特性バラツキにより、センサ出力電圧が変動するのを防止することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の画素を有する表示パネルを有し、前記複数の画素の中の少なくとも１つの画素は光センサを有する表示装置であって、前記表示パネルは、前記光センサの出力を取り出す出力線を有し、前記光センサは、受光部と、容量素子と、前記受光部と前記容量素子の接続点と前記出力線との間に接続されるスイッチグングトランジスタとを有し、１フレーム期間後に、前記スイッチングトランジスタをオンとして、前記出力線から前記光センサの出力を取り出す。
（２）（１）において、前記スイッチングトランジスタの制御電極に接続されるセンサ制御線を有し、１フレーム期間後にセンサ制御線に選択電圧を供給し、前記スイッチングトランジスタをオンとする。
（３）（１）または（２）において、前記１フレーム期間後に前記出力線から前記光センサの出力を取り出す前に、前記出力線にプリチャージ電圧を供給する。
（４）（３）において、前記受光部と前記容量素子の他端は、基準電圧に接続され、前記１フレーム期間後に前記出力線から前記光センサの出力を取り出した後に、前記スイッチングトランジスタを介して、前記出力線から前記受光部と前記容量素子の接続点にリセット電圧を入力し、前記容量素子をリセット電圧に充電する。

（５）（３）または（４）において、前記少なくとも１つの画素は、第１の色のサブピクセルを有し、前記表示パネルは、第１の色のサブピクセルに映像電圧を入力する第１映像線を有し、前記第１映像線は、前記出力線を兼用する。
（６）（５）において、１フレーム期間後の１水平走査期間の後半に前記センサ制御線に選択電圧を供給し、前記スイッチングトランジスタをオンとする。
（７）（５）または（６）において、前記少なくとも１つの画素は、第１の色のサブピクセルと、第２の色のサブピクセルと、第３の色のサブピクセルとを有し、前記表示パネルは、第１の色のサブピクセルに映像電圧を入力する第１映像線と、第２の色のサブピクセルに映像電圧を入力する第２映像線と、第３の色のサブピクセルに映像電圧を入力する第３映像線とをそれぞれ有する。
（８）（５）ないし（７）の何れかにおいて、前記第１映像線は、映像線駆動回路に接続され、前記映像線駆動回路は、比較回路と、前記第１映像線に接続されるスイッチ回路を有し、前記スイッチ回路は、前記光センサの出力を前記比較回路に入力する動作と、前記第１映像線にプリチャージ電圧と表示データを供給する動作とを有する。
（９）（７）において、前記表示パネルは、１水平走査期間中に、前記第１ないし第３映像線を順次映像線駆動回路に接続するＲＧＢスイッチ回路を有し、前記第１ないし第３映像線は、前記ＲＧＢスイッチ回路を介して映像線駆動回路に接続され、前記映像線駆動回路は、比較回路と、前記ＲＧＢスイッチ回路に接続されるスイッチ回路を有し、前記スイッチ回路は、前記光センサの出力を前記比較回路に入力する動作と、前記ＲＧＢスイッチ回路にプリチャージ電圧と表示データを供給する動作とを有する。

（１０）（８）または（９）において、前記表示パネルは、前記映像線駆動回路に接続されるダミーの映像線を有し、前記映像線駆動回路は、ダミーの映像線に接続される第２のスイッチ回路を有し、前記第２のスイッチ回路は、前記ダミーの映像線にプリチャージ電圧を供給、あるいは、前記スイッチングトランジスタをオンとして、前記出力線から前記光センサの出力を取り出すときに、前記比較回路の一方の端子に前記ダミーの映像線上のプリチャージ電圧を供給する。
（１１）（５）ないし（１０）の何れかにおいて、同じ１本の前記出力線に接続されると共に、同じ１本の前記センサ制御線に接続される複数個の前記光センサを有し、１フレーム期間後にセンサ制御線に選択電圧を供給し、前記複数個の前記光センサの各スイッチングトランジスタをオンとすることにより、前記出力線から前記複数個の前記光センサの出力を取り出す。
（１２）（５）ないし（１０）の何れかにおいて、前記光センサは、少なくとも１つの第２の容量素子と少なくとも１つの第２のスイッチングトランジスタとを有し、前記第２の容量素子は、前記光センサが有する前記容量素子と並列に接続され、前記第２のスイッチングトランジスタの制御電極と、前記光センサが有する前記スイッチグングトランジスタの制御電極とは、同じ前記センサ制御線に接続され、前記第２のスイッチングトランジスタの出力と、前記前記光センサが有する前記スイッチグングトランジスタの出力とは、同じ前記出力線に接続されている。
（１３）（１）ないし（１２）の何れかにおいて、前記表示パネルは、液晶表示パネルであり、前記液晶表示パネルは、バックライトから出射するバックライト光が照射され、前記受光部は、前記バックライト光を遮光する遮光膜を有する。
（１４）（１）ないし（１３）の何れかにおいて、前記受光部は、ホトダイオードで構成されている。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、光センサが組み込まれた画素をアレイ状に配置した表示パネルにおいて、薄膜トランジスタの特性バラツキにより、センサ出力電圧が変動するのを防止することが可能となる。

従来の１画素に光センサが組み込まれた液晶表示パネルの等価回路を示す回路図である。 図１に示す光センサが組み込まれた１画素の断面構造を示す模式断面図である。 光センサが組み込まれた画素をアレイ状に配置した液晶表示パネルの等価回路を示す回路図である。 図３に示す光センサ部及び読み出し回路部を抜き出して示す回路図である。 図４に示す回路の動作を説明するためのタイミングチャート図である。 ソースホロア回路を説明するための図である。 本発明の原理を説明するための図である。 本発明の光センサの等価回路を示す回路図である。 図８の回路に出力線の寄生容量を付加した回路図である。 図９の回路を簡略化した等価回路を示す回路図である。 本発明の実施例１の液晶表示パネルの１画素の等価回路を示す回路図である。 本発明の実施例１の液晶表示パネルのタイミングチャートを示す図である。 本発明の実施例２の液晶表示パネルの１画素の等価回路を示す回路図である。 本発明の実施例３の液晶表示パネルの１画素の等価回路を示す回路図である。 本発明の実施例３の液晶表示パネルの１画素の変形例の等価回路を示す回路図である。 本発明の実施例４の液晶表示パネルの１画素の等価回路を示す回路図である。 本発明の実施例４の液晶表示パネルにおける、ダミー映像線の電圧と、スイッチの切り替えを示すタイミングチャートである。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の原理］
図７（ａ）に示すように、入力電圧（容量素子Ｃ１の電圧）Ｖｉｎを、別容量Ｃｓへの電圧変動として変換し、その時の別容量Ｃｓの電圧を出力電圧Ｖｏｕｔとするものとする。また、Ｖｏｕｔは、直ちに外部のドライバＩＣへ入力し、微小電圧として読み出すものとする。
図７（ｂ）に、図７（ａ）の等価回路を示すが、別容量Ｃｓの初期の電圧Ｖｏｕｔが０（Ｖｏｕｔ＝０）Ｖならば、入力電圧Ｖｉｎと、出力電圧Ｖｏｕｔとの関係は、下記（２）式で表される。
Ｖｏｕｔ＝Ｖｉｎ×（１−ｅｘｐ（−ｔ／Ｃｓ×Ｒｏｎ））
・・・・・・・・・・・ （２）
ここで、ｔは時間、Ｒｏｎはスイッチングトランジスタとして機能する薄膜トランジスタＴｒ４のオン抵抗である。
前述の（２）式から分かるように、薄膜トランジスタＴｒ４の特性がばらついたとしても、当該バラツキを見越して、ｔ（時間）を長く取るか、あるいはオン抵抗Ｒｏｎを小さく設計すれば、薄膜トランジスタＴｒ４がばらついたとしても、そのバラツキにより、出力電圧Ｖｏｕｔが変動するのを防止することできる。

［本発明の光センサ］
図８は、本発明の光センサの等価回路を示す回路図である。図８（ａ）に示すように、本発明では、ホトダイオード（本発明の受光部）Ｄ１と容量素子Ｃ１とが並列に接続され、ホトダイオードＤ１と容量素子Ｃ１との接続点が、スイッチトランジスタとして機能する薄膜トランジスタＴｒ１を介して、出力線ＯＵＴに接続される。
本発明では、下記の手順で光センサの出力が読み出される。
［センサの初期化］
予め、薄膜トランジスタＴｒ１をオンとして出力線ＯＵＴから、光センサの容量素子Ｃ１に初期電圧Ｖｓを書き込む。（Ｑ＝Ｖｓ＊Ｃ１の電荷を蓄える。）なお、図８（ｂ）に示すように、ホトダイオードＤ１のアノードＡに、クロック線ＣＬＫ２を接続し、所定のタイミングで、このクロック線ＣＬＫ２にＶｓの電圧を供給することにより、容量素子Ｃ１に初期電圧Ｖｓを書き込むようにしてもよい。
［受光と光電変換］
光照射により、ホトダイオードＤ１の逆方向電流が発生し、光の照射量に従って予め蓄積した容量素子Ｃ１の電荷量が減少していく。
［読み出し］
出力線ＯＵＴを適当な電圧（ここでは、Ｖｓ）に固定し、その後、出力線ＯＵＴをフローティングにする。（出力線ＯＵＴの電圧はＶｓとなる）
薄膜トランジスタＴｒ１がオンすることにより、容量素子Ｃ１と、出力線ＯＵＴが接続される。これにより、フローティング状態の出力線ＯＵＴの電圧Ｖｓが変動する。
この電圧変動を、液晶表示パネル外部のドライバＤＲＶで読み取ることにより光の強度を電圧として出力する。

さらに詳細に、読み出し部のみの回路と読み出し電圧について説明する。
図８の回路を、実際に則して書くと図９に示すようになる。図９において、Ｃｓは出力線ＯＵＴの寄生容量である。この寄生容量は、出力線ＯＵＴの下地あるいは上層との交差等により、意図せず付加されるものである。
図１０は、図９に示す回路を簡略化した等価回路であり、薄膜トランジスタＴｒ１は、スイッチＳＷとして表記されている。
図１０（ａ）は、光センサに光が照射された状態における等価回路を示す図であり、容量素子Ｃ１の初期電圧は、Ｖｓであったが受光により、容量素子Ｃ１の電圧はＶ１（初期電圧Ｖｓが光により減少した電圧）となっている。この時、容量素子Ｃ１に蓄積された電荷量Ｑ１は、下記（３）式で表される。
Ｑ１＝Ｃ１＊Ｖ１ ・・・・・・・・・・・・ （３）
（Ｖ１：初期電位（Ｖｓ）が光により減少した電圧）
出力線ＯＵＴは、読み出し直前に、電圧Ｖｓを与えてからフローティング状態とする。そのため、寄生容量Ｃｓの電圧Ｖｓとなる。
このとき、寄生容量Ｃｓに蓄積された電荷量Ｑ２は、下記（４）式で表される。
Ｑ２＝Ｃｓ＊Ｖｓ ・・・・・・・・・・・・・ （４）

図１０（ｂ）は、光センサの読み出し時の等価回路を示す図であり、スイッチＳＷが導通し（薄膜トランジスタＴｒ１がオン）、薄膜トランジスタＴｒ１のオン抵抗Ｒｏｎを介して、容量素子Ｃ１が出力線ＯＵＴに接続されるため、容量素子Ｃ１と寄生容量Ｃｓとの間で電荷の移動が発生する。
十分時間を経た時、容量素子Ｃ１と寄生容量Ｃｓの新たな電圧がＶｏとなる。読み出し直前の出力線ＯＵＴの電圧Ｖｓと電圧Ｖｏとの差「ΔＶ」は、下記（５）式で表される。
ΔＶ＝Ｖｓ−Ｖｏ
＝Ｃ１×（Ｖｓ−Ｖ１）／（Ｃ１＋Ｃｓ） ・・・・・・・・ （５）
この（５）式から分かるように、光センサの出力電圧Ｖ１が、容量素子Ｃ１と寄生素子Ｃｓとの比で、出力線ＯＵＴへ出力電圧ΔＶとして読み出されることとなる。このΔＶの電圧を外部のドライバＤＲＶで読み出す。
但し、容量素子Ｃ１と寄生素子Ｃｓとの間で電荷移動を行うため、十分な時間が必要であり、薄膜トランジスタＴｒ１のバラツキも含めたオン抵抗Ｒｏｎの最大値を考えた設計が必要となるが、これを十分余裕をもって設計すれば、薄膜トランジスタＴｒ１自体のバラツキは出力電圧ΔＶに現れないことになる。ここで、容量素子Ｃ１と寄生素子Ｃｓとの間で電荷移動を行うための時間は、２μｓｅｃ以上が必要である。
なお、前述の説明、および、これ以降の実施例では、『容量素子Ｃ１の初期電圧＝出力線ＯＵＴの読み出し前の電圧＝Ｖｓ』とするが、『容量素子Ｃ１の初期電圧』と『出力線ＯＵＴの読み出し前の電圧』とは、同じ電圧である必要はない。
しかし、この様に設定すると、ホトダイオードＤ１に光の照射により、容量素子Ｃ１の電圧変位量ΔＶｐｈは、『ΔＶｐｈ＝Ｖｓ−Ｖ１』となるので、前述の（５）式のように表される。ここで、Ｃ１／（Ｃ１＋Ｃｓ）を容量比、（Ｖｓ−Ｖｏ）をホトダイオード感度とするとき、出力電圧『ΔＶ』、すなわち読み出し電圧は、ホトダイオード感度、あるいは容量素子Ｃ１の容量値が大きい、あるいは、寄生素子Ｃｓの容量値が小さいことが条件であることが分かる。

［実施例１］
図１１は、本発明の実施例１の液晶表示パネルの１画素の等価回路を示す回路図である。
図１１に示すように、本実施例では、１画素は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブピクセルと、光センサを有する。赤（Ｒ）のサブピクセルは、薄膜トランジスタ（Ｔｒ２Ｒ）と、液晶容量ＬＣと、保持容量Ｃとを有する。同様に、緑（Ｇ）のサブピクセルは、薄膜トランジスタ（Ｔｒ２Ｇ）と、液晶容量ＬＣと、保持容量Ｃとを有し、青（Ｂ）のサブピクセルは、薄膜トランジスタ（Ｔｒ２Ｂ）と、液晶容量ＬＣと、保持容量Ｃとを有する。
Ｔｒ２Ｒ，Ｔｒ２Ｇ，Ｔｒ２Ｂの各薄膜トランジスタのゲートは、走査線φＧｎに接続される。また、Ｔｒ２Ｒの薄膜トランジスタのドレイン（または、ソース）は映像線ＤＲｎに、Ｔｒ２Ｇの薄膜トランジスタのドレイン（または、ソース）は映像線ＤＧｎに、Ｔｒ２Ｂの薄膜トランジスタのドレイン（または、ソース）は映像線ＤＢｎに接続される。
光センサは、ホトダイオードＤ１と、容量素子Ｃ１と、薄膜トランジスタＴｒ１とを有する。スイッチングトランジスタとして機能する薄膜トランジスタＴｒ１のゲートは、センサ制御線φＧＳｎに接続され、薄膜トランジスタＴｒ１のドレイン（または、ソース）は、光センサの出力線ＯＵＴを兼用する映像線ＤＢｎに接続される。なお、図１１において、Ｖｃｏｍは対向電極に共通電圧を入力する共通線である。
また、液晶表示パネルの外部に配置されるドライバＤＲＶは、ＤＲｎとＤＧｎの映像線には、ＤＡＴＡ（Ｒ）と、ＤＡＴＡ（Ｇ）の表示データを供給するが、ＤＢｎの映像線には、Ｉ／Ｏセレクタ回路ＳＥＬが接続される。
このＩ／Ｏセレクタ回路ＳＥＬは、ＤＢｎの青の映像線に、ＤＡＴＡ（Ｂ）の表示データと、Ｖｓのプリチャージ電圧を供給するとともに、ＤＢｎの映像線からの光センサの出力を比較回路ＣＯＰに出力するスイッチ回路ＳＷを有する。

本実施例の光センサにおけるセンサ受光時間（図６に示すセンサ受光時間）は、１フレームとなる。すなわち、１フレーム期間内の該当する１水平走査期間内に、『液晶データ書き込み』＋『光センサ受光データ読み込み』＋『光センサ初期電位設定』を行った後、直ちに、図６で示すセンサ受光時間が開始する。このセンサ受光時間は、次のフレームの該当する１水平走査期間内の受光データが読み出されるまで続くこととなる。
図１２は、本実施例の液晶表示パネルの動作を説明するためのタイミングチャートである。以下、図１２を用いて、本実施例の液晶表示パネルの動作を説明する。
［ｔ０〜ｔ１］
走査線φＧｎの電圧がＨレベルとなり、Ｔｒ２Ｒ，ＴＲ２Ｇ，Ｔｒ２Ｂの薄膜トランジスタがオンとなる。同時に、ＤＲｎ、ＤＧｎの赤、緑の各信号線には、ＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）の表示データが、ドライバＤＲＶから供給される。ＤＢｎ青の信号線には、ドライバＤＲＶのＩ／Ｏセレクタ回路ＳＥＬのスイッチ回路ＳＷから、ＤＡＴＡ（Ｂ）の表示データが供給される。
［ｔ１〜ｔ２］
走査線φＧｎの電圧がＬレベル、Ｔｒ２Ｒ，ＴＲ２Ｇ，Ｔｒ２Ｂの薄膜トランジスタがオフとなる。これにより、液晶表示パネルの各画素への、ＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ（Ｂ）の表示データの書き込みが完了し確定する。
［ｔ２〜ｔ３］
ＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）の表示データは、無効（invalid）であり、また、走査線φＧｎの電圧もＬレベルであり何も動作に寄与しない。
外部のドライバＤＲＶのＩ／Ｏセレクタ回路ＳＥＬのスイッチＳＷが切り替わり、ＤＢｎの青の信号線には、プリチャージ電圧（Ｖｓ）を供給する。これにより、ＤＢｎの青の信号線は、Ｖｓの電圧に固定される。

［ｔ３〜ｔ４］
ドライバＤＲＶのＩ／Ｏセレクタ回路ＳＥＬのスイッチＳＷは、ＤＢｎの青の信号線との接続を切断する。これにより、ＤＢｎの青の信号線は、Ｖｓの電圧に固定されたフローティング状態となる。
センサ制御線φＧＳｎの電圧がＨレベルになり、薄膜トランジスタＴｒ１がオンとなる。この時、センサの容量素子Ｃ１と、ＤＢｎの青の信号線の寄生容量との間で電荷の移動が発生し、ＤＢｎの青の信号線の電圧がＶｓからＶｏへ低下する。これにより、前述の（５）式の状態が発生する。
ドライバＤＲＶのＩ／Ｏセレクタ回路ＳＥＬは、ＤＢｎの青の信号線と比較回路ＣＯＰとを接続する。これにより、比較回路ＣＯＰによって、ＤＢｎの青の信号線の電圧変動ΔＶ（＝Ｖｓ−Ｖｏ）を読み取る。なお、比較回路ＣＯＰは、一例であり、電圧変動ΔＶの値を読み取れば他の回路でも良い。これによって、センサ出力を読み取り確定させる。
［ｔ４〜ｔ５］
ドライバＤＲＶのＩ／Ｏセレクタ回路ＳＥＬのスイッチＳＷは、Ｖｓのプリチャージ電圧に切り替わり、ＤＢｎの青の信号線に、Ｖｓのプリチャージ電圧を供給する。センサ制御線φＧＳｎの電圧はＨレベルのままであり、薄膜トランジスタＴｒ１がオンしているため、容量素子Ｃ１には、ＤＢｎの青の信号線を介して初期電圧Ｖｓが書き込まれる。
［ｔ５〜］
センサ制御線ＰＳＬの電圧φＧＳｎがＬレベルとなり、この水平期間の動作が完了する。

［実施例２］
図１３は、本発明の実施例２の液晶表示パネルの１画素の等価回路を示す回路図である。
本実施例は、ＲＧＢスイッチ回路ＳＲＧＢを設け、ドライバＤＲＶから、ＤＡＴＡ（Ｒ）の表示データをＤＲｎ，ＤＲｎ＋１の赤の映像線に、ＤＡＴＡ（Ｇ）の表示データをＤＧｎ，ＤＧｎ＋１の緑の映像線に、ＤＡＴＡ（Ｂ）の表示データをＤＢｎ，ＤＢｎ＋１の青の映像線に、時分割で供給するようにしたものである。
本実施例では、ドライバＤＥＶのＩ／Ｏセレクタ回路ＳＥＬ内のスイッチ回路ＳＷは、ＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ（Ｂ）の表示データと、Ｖｓのプリチャージ電圧のＲＧＢスイッチ回路ＳＲＧＢへの出力と、光センサの出力の比較回路ＣＯＰへの入力との切り替えを行う。
本実施例では、１水平走査期間内の第１期間に、スイッチ回路ＳＷが、ＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ（Ｂ）の表示データを出力し、それに同期してＲＧＢスイッチ回路ＳＲＧＢが、ＤＡＴＡ（Ｒ）、ＤＡＴＡ（Ｇ）、ＤＡＴＡ（Ｂ）の表示データを、それぞれＤＲｎ，ＤＲｎ＋１の赤の映像線と、ＤＧｎ，ＤＧｎ＋１の緑の映像線と、ＤＢｎ，ＤＢｎ＋１の青の映像線に供給する。この第１期間では、走査線、例えば、φＧｎの走査線の電圧がＨレベルとなり、Ｔｒ２Ｒ，ＴＲ２Ｇ，Ｔｒ２Ｂの薄膜トランジスタがオンとなる。また、φＧＳｎのセンサ制御線の電圧がＬレベルであり、Ｔｒ１の薄膜トランジスタはオフである。

また、１水平走査期間内の第１期間に続く第２期間に、スイッチ回路ＳＷが、Ｖｓのプリチャージ電圧を出力し、ＲＧＢスイッチ回路ＳＲＧＢが、Ｖｓのプリチャージ電圧を青の映像線に出力する。この第２期間では、φＧｎ，φＧｎ＋１の走査線の電圧がＬレベルとなり、Ｔｒ２Ｒ，ＴＲ２Ｇ，Ｔｒ２Ｂの薄膜トランジスタがオフとなる。また、Ｔｒ１の薄膜トランジスタは依然オフである。
また、１水平走査期間内の第２期間に続く第３期間に、ＲＧＢスイッチ回路ＳＲＧＢとスイッチ回路ＳＷを介して、光センサの出力を比較回路ＣＯＰへ入力する。この第３期間では、Ｔｒ２Ｒ，ＴＲ２Ｇ，Ｔｒ２Ｂの薄膜トランジスタはオフである。また、φＧＳｎのセンサ制御線の電圧がＨレベルとなり、Ｔｒ１の薄膜トランジスタがオンとなる。
さらに、１水平走査期間内の第３期間に続く第４期間に、スイッチ回路ＳＷが、Ｖｓの初期電圧を出力し、ＲＧＢスイッチ回路ＳＲＧＢが、Ｖｓのプリチャージ電圧を青の映像線に出力し、容量素子Ｃ１に初期電圧Ｖｓが書き込む。この第４期間では、Ｔｒ２Ｒ，ＴＲ２Ｇ，Ｔｒ２Ｂの薄膜トランジスタはオフである。また、Ｔｒ１の薄膜トランジスタもオンである。

［実施例３］
図１４は、本発明の実施例３の液晶表示パネルの１画素の等価回路を示す回路図である。
本実施例では、１水平走査期間内に、センサ制御線を２本同時に選択するようにしたものである。
本実施例において、光センサの出力線の電圧変動ΔＶ（＝Ｖｓ−Ｖｏ）は、前述（５）式により決定される。そして、前述したように、『ホトダイオードＤ１の感度が大きい』、あるいは『容量素子Ｃ１の容量値が大きい』、あるいは『寄生容量Ｃｓの容量値が小さい』ことで、電圧変動ΔＶ（＝Ｖｓ−Ｖｏ）が大きくなる。
よって、複数水平ラインの容量素子Ｃ１を、同じ映像線（図１４では、ＤＢｎ，ＤＢｎ＋１の青の映像線）に接続することにより、見かけの容量素子Ｃ１の容量値を大きくすることができる。
図１４では、ＤＢｎ，ＤＢｎ＋１の青の映像線に接続され、センサ制御線φＧＳｎにより制御される薄膜トランジスタＴｒ１の数が２個であり、２水平ラインの容量素子Ｃ１が、同時にＤＢｎ，ＤＢｎ＋１の青の映像線に接続される。
前述の（５）式と同じ様に、ΔＶを計算すると、（７）式が得られる。
ΔＶ＝Ｖｓ−Ｖｏ
＝２×Ｃ１×（Ｖｓ−Ｖ１）／（２×Ｃ１＋Ｃｓ） ・・・・・・・・ （７）

一般に、同じ映像線に接続され、センサ制御線φＧＳｎにより制御される薄膜トランジスタＴｒ１の数がｎ個の場合に、ΔＶを計算すると、下記（８）式が得られる。
ΔＶ＝Ｖｓ−Ｖｏ
＝ｎ×Ｃ１×（Ｖｓ−Ｖ１）／（ｎ×Ｃ１＋Ｃｓ） ・・・・・・・・ （８）
このように、複数の水平ラインの容量素子Ｃ１を同時に出力線に接続することで、電圧変動ΔＶを大きくすることができる。なお、同時に選択するセンサ制御線は、液晶表示パネル外、あるいは液晶表示パネル内の回路によって、自由に設定できるようにすることも可能である。但し、本実施例のような多段接続では、垂直方向の光センサ読み取りの垂直解像度は悪くなる（１／ｎとなる）。
なお、本実施例では、光センサの読み出し時に、ホトダイオードＤ１と容量素子Ｃ１を１組として、複数の水平ラインを同時に出力線（図１４では、ＤＢｎ，ＤＢｎ＋１の青の映像線）に接続したが、図１５に示すように、同時に出力線に接続するホトダイオードＤ１は１走査ラインのみ、容量素子Ｃ１は複数の走査ラインとすることも可能である。
図１５のＡ部に示す光センサでは、ホトダイオードＤ１が省略され、容量素子Ｃ１のみとなっている。これは、光センサの読み出し時に、同時に出力線に接続される２水平ラインの中の１本は、「ホトダイオードＤ１＋容量素子Ｃ１」の組み合わせで、もう１本は、容量素子Ｃ１のみの組み合わせとなる。

［実施例４］
図１６は、本発明の実施例４の液晶表示パネルの１画素の等価回路を示す回路図である。
本実施例の液晶表示パネルでは、ダミー映像線ＤＤｕＭが１本設けられる。このダミー映像線ＤＤｕＭは、液晶表示パネルの外部のドライバＤＲＶと接続されており、内部でスイッチＳＷ−Ｄに接続される。スイッチＳＷ−Ｄは、Ｖｓの電圧のプリチャージと、Ｉ／Ｏセレクタ回路ＳＥＬ、及び接続無しの切り替えとなる。
図１７は、本実施例の液晶表示パネルにおける、ダミー映像線ＤＤｕＭの電圧と、スイッチＳＷ−Ｄの切り替えを示すタイミングチャートである。
各水平期間で、スイッチＳＷ−Ｄは、Ｖｓの電圧のプリチャージ、接続無し、Ｉ／Ｏセレクタ回路ＳＥＬへ接続、Ｖｓの電圧のプリチャージを行う。
［ｔ０〜ｔ１］
この期間では、スイッチＳＷ−Ｄは、ダミー映像線ＤＤｕＭに対して、Ｖｓの電圧のプリチャージを行う。
［ｔ２〜ｔ３］
この期間では、スイッチＳＷ−Ｄは接続無しの状態となる。

［ｔ３〜ｔ４］
この期間では、スイッチＳＷ−Ｄは、Ｉ／Ｏセレクタ回路ＳＥＬへ接続する。ダミー映像線ＤＤｕＭに対して、Ｖｓの電圧のプリチャージを行う。本実施例では、ダミー映像線ＤＤｕＭをＩ／Ｏセレクタ回路ＳＥＬに接続し、光センサの出力を検出する比較回路ＣＯＰの比較電位Ｖｓをダミー映像線ＤＤｕＭから供給する。これにより、他のクロック等から映像線へのノイズをキャンセルする効果を期待できる。
［ｔ４〜ｔ５］
この期間では、スイッチＳＷ−Ｄは、ダミー映像線ＤＤｕＭに対して、Ｖｓの電圧のプリチャージを行う。
なお、図１６では、１画面に対して１ダミー映像線ＤＤｕＭであるが、当然複数のダミー映像線ＤＤｕＭを持つことも可能である。例えば、ホトダイオードＤ１と容量素子１と接続される各映像線に隣接してダミー映像線ＤＤｕＭを配置すればより効果が高い。

以上説明したように、本実施例では、光センサの読み出し時に、ソースホロワ回路から成るアナログアンプを使用せず、容量素子の充放電だけで行う。そして、十分な充放電時間を取ることにより、薄膜トランジスタの特性バラツキにより、センサ出力電圧が変動するのを防止することができる。
なお、前述の説明では、薄膜トランジスタＴｒ１は、ｎ型の薄膜トランジスタで構成されているが、ｎ型の薄膜トランジスタに代えてｐ型の薄膜トランジスタを使用することも可能である。但し、薄膜トランジスタＴｒ１を、ｐ型の薄膜トランジスタで構成する場合には、バイアス電圧の電圧値を適宜変更する必要があることはいうまでもない。
また、前述の説明では、薄膜トランジスタＴｒ１は、半導体層が多結晶シリコン膜で構成される薄膜トランジスタの場合について説明したが、薄膜トランジスタＴｒ１は、半導体層がアモルファスシリコン膜で構成される薄膜トランジスタであってもよい。
さらに、前述の説明では、本発明を液晶表示パネルに適用した実施例について説明したが、本発明は、これに限定されるものではなく、本発明は、有機ＥＬ表示パネルなどにも適用可能である。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

ＧＬ，φＧ 走査線(ゲート線)
ＤＬ，ＤＲ，ＤＧ，ＤＢ 映像線（ドレイン線、あるいはソース線）
ＤＤｕＭ ダミー映像線
Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４ 薄膜トランジスタ
ＬＣ 液晶容量
Ｃ 保持容量
ＰＳ 光センサ
ＰＳＬ，φＧＳ センサ制御線
ＯＵＴ センサ出力線
ＤＲＶ ドライバ
Ｓ ソース
Ｇ ゲート
Ｄ ドレイン
ＳＭ 半導体層
Ｋ カソード
Ａ アノード
ＢＰＳ 遮光膜
Ｄ１ ホトダイオード
Ｃ１ 容量素子
ＣＬＫ１，ＣＬＫ２ クロック線
Ｖｂ バイアス線
ＳＷ，ＳＷ−Ｄ スイッチ
ＳＲＧＢ ＲＧＢスイッチ

Claims (14)

1. 複数の画素を有する表示パネルを有し、
   前記複数の画素の中の少なくとも１つの画素は光センサを有する表示装置であって、
   前記表示パネルは、前記光センサの出力を取り出す出力線を有し、
   前記光センサは、受光部と、
   容量素子と、
   前記受光部と前記容量素子の接続点と前記出力線との間に接続されるスイッチグングトランジスタとを有し、
   １フレーム期間後に、前記スイッチングトランジスタをオンとして、前記出力線から前記光センサの出力を取り出すことを特徴とする表示装置。
2. 前記スイッチングトランジスタの制御電極に接続されるセンサ制御線を有し、
   １フレーム期間後にセンサ制御線に選択電圧を供給し、前記スイッチングトランジスタをオンとすることを特徴とする請求項１に記載の表示装置。
3. 前記１フレーム期間後に前記出力線から前記光センサの出力を取り出す前に、前記出力線にプリチャージ電圧を供給することを特徴とする請求項１または請求項２に記載の表示装置。
4. 前記受光部と前記容量素子の他端は、基準電圧に接続され、
   前記１フレーム期間後に前記出力線から前記光センサの出力を取り出した後に、前記スイッチングトランジスタを介して、前記出力線から前記受光部と前記容量素子の接続点にリセット電圧を入力し、前記容量素子をリセット電圧に充電することを特徴とする請求項３に記載の表示装置。
5. 前記少なくとも１つの画素は、第１の色のサブピクセルを有し、
   前記表示パネルは、第１の色のサブピクセルに映像電圧を入力する第１映像線を有し、
   前記第１映像線は、前記出力線を兼用することを特徴とする請求項３または請求項４に記載の表示装置。
6. １フレーム期間後の１水平走査期間の後半に前記センサ制御線に選択電圧を供給し、前記スイッチングトランジスタをオンとすることを特徴とする請求項５に記載の表示装置。
7. 前記少なくとも１つの画素は、第１の色のサブピクセルと、第２の色のサブピクセルと、第３の色のサブピクセルとを有し、
   前記表示パネルは、第１の色のサブピクセルに映像電圧を入力する第１映像線と、
   第２の色のサブピクセルに映像電圧を入力する第２映像線と、
   第３の色のサブピクセルに映像電圧を入力する第３映像線とをそれぞれ有することを特徴とする請求項５または請求項６に記載の表示装置。
8. 前記第１映像線は、映像線駆動回路に接続され、
   前記映像線駆動回路は、比較回路と、
   前記第１映像線に接続されるスイッチ回路を有し、
   前記スイッチ回路は、前記光センサの出力を前記比較回路に入力する動作と、前記第１映像線にプリチャージ電圧と表示データを供給する動作とを有することを特徴とする請求項５ないし請求項７のいずれか１項に記載の表示装置。
9. 前記表示パネルは、１水平走査期間中に、前記第１ないし第３映像線を順次映像線駆動回路に接続するＲＧＢスイッチ回路を有し、
   前記第１ないし第３映像線は、前記ＲＧＢスイッチ回路を介して映像線駆動回路に接続され、
   前記映像線駆動回路は、比較回路と、
   前記ＲＧＢスイッチ回路に接続されるスイッチ回路を有し、
   前記スイッチ回路は、前記光センサの出力を前記比較回路に入力する動作と、前記ＲＧＢスイッチ回路にプリチャージ電圧と表示データを供給する動作とを有することを特徴とする請求項７に記載の表示装置。
10. 前記表示パネルは、前記映像線駆動回路に接続されるダミーの映像線を有し、
    前記映像線駆動回路は、ダミーの映像線に接続される第２のスイッチ回路を有し、
    前記第２のスイッチ回路は、前記ダミーの映像線にプリチャージ電圧を供給、あるいは、前記スイッチングトランジスタをオンとして、前記出力線から前記光センサの出力を取り出すときに、前記比較回路の一方の端子に前記ダミーの映像線上のプリチャージ電圧を供給することを特徴とする請求項８または請求項９に記載の表示装置。
11. 同じ１本の前記出力線に接続されると共に、同じ１本の前記センサ制御線に接続される複数個の前記光センサを有し、
    １フレーム期間後にセンサ制御線に選択電圧を供給し、前記複数個の前記光センサの各スイッチングトランジスタをオンとすることにより、前記出力線から前記複数個の前記光センサの出力を取り出すことを特徴とする請求項５ないし請求項１０のいずれか１項に記載の表示装置。
12. 前記光センサは、少なくとも１つの第２の容量素子と少なくとも１つの第２のスイッチングトランジスタとを有し、
    前記第２の容量素子は、前記光センサが有する前記容量素子と並列に接続され、
    前記第２のスイッチングトランジスタの制御電極と、前記光センサが有する前記スイッチグングトランジスタの制御電極とは、同じ前記センサ制御線に接続され、
    前記第２のスイッチングトランジスタの出力と、前記前記光センサが有する前記スイッチグングトランジスタの出力とは、同じ前記出力線に接続されていることを特徴とする請求項５ないし請求項１０のいずれか１項に記載の表示装置。
13. 前記表示パネルは、液晶表示パネルであり、
    前記液晶表示パネルは、バックライトから出射するバックライト光が照射され、
    前記受光部は、前記バックライト光を遮光する遮光膜を有することを特徴とする請求項１ないし請求項１２のいずれか１項に記載の表示装置。
14. 前記受光部は、ホトダイオードで構成されていることを特徴とする請求項１ないし請求項１３のいずれか１項に記載の表示装置。

Images