JP5329539B2 - 表示装置および表示装置の駆動方法 - Google Patents

表示装置および表示装置の駆動方法 Download PDF

Info

Publication number
JP5329539B2
JP5329539B2 JP2010519692A JP2010519692A JP5329539B2 JP 5329539 B2 JP5329539 B2 JP 5329539B2 JP 2010519692 A JP2010519692 A JP 2010519692A JP 2010519692 A JP2010519692 A JP 2010519692A JP 5329539 B2 JP5329539 B2 JP 5329539B2
Authority
JP
Japan
Prior art keywords
pulse
tft
display device
gate
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010519692A
Other languages
English (en)
Other versions
JPWO2010004803A1 (ja
Inventor
元 今井
英樹 北川
信也 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010519692A priority Critical patent/JP5329539B2/ja
Publication of JPWO2010004803A1 publication Critical patent/JPWO2010004803A1/ja
Application granted granted Critical
Publication of JP5329539B2 publication Critical patent/JP5329539B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • G01J1/44—Electric circuits
    • G01J1/46—Electric circuits using a capacitor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13318—Circuits comprising a photodetector
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Position Input By Displaying (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、表示領域にフォトセンサを備えた表示装置に関する。
液晶表示装置の画素回路にフォトセンサを備えた構成のものがあり、指紋認証やタッチパネルへの応用が試みられている。
図６に、特許文献１に記載されたこのような表示装置が備える表示領域の構成と、当該表示領域を駆動する回路ブロックとを示す。
表示領域において、アレイを構成する画素１８は、液晶容量ＣＬＣ、補助容量Ｃ２、ＴＦＴＭ４などで構成される表示回路の他に、センサ回路１０を備えている。センサ回路１０は、ｎチャネル型のアンプＴＦＴＭ１、フォトセンサＤ１、および、容量Ｃ１を備えている。
表示回路において、ＴＦＴＭ４のゲートはゲートラインＧＬに接続されており、ＴＦＴＭ４のソースはデータライン６’に接続されている。液晶容量ＣＬＣは、ＴＦＴＭ４のドレインに接続された画素電極と共通電圧ＶＣＯＭが印加された共通電極との間に形成されている。補助容量Ｃ２は、画素電極と共通配線ＴＦＴＣＯＭとの間に形成されている。
ゲートラインＧＬおよび共通配線ＴＦＴＣＯＭはゲートドライバ１５により駆動され、データライン６’はソースドライバ１４により駆動される。
センサ回路１０において、フォトセンサＤ１のカソードと容量Ｃ１の一端とは互いに接続されており、アンプＴＦＴＭ１のゲートは、フォトセンサＤ１と容量Ｃ１との接続点に接続されている。アンプＴＦＴＭ１のドレインはデータライン６’に接続されており、アンプＴＦＴＭ１のソースはセンサ出力配線６に接続されている。データライン６’は、データ信号の書き込み期間外に設けられるセンサ駆動期間に、図示しないスイッチを介してセンサ読み出しドライバ１７によって駆動され、センサ出力配線６の電圧はセンサ読み出しドライバ１７によって読み取られる。
フォトセンサＤ１のアノードはリセット配線ＲＳＴに接続されており、容量Ｃ１の他端は行選択配線ＲＳに接続されている。リセット配線ＲＳＴおよび行選択配線ＲＳは、センサ行ドライバ１６により駆動される。
図７に、上記センサ回路１０を具体的に構成する場合の詳細な回路構成を示す。アンプＴＦＴＭ１のドレインは、データライン６’に接続され、センサ駆動期間にセンサ読み出しドライバ１７から電圧Ｖｄｄを印加される。アンプＴＦＴＭ１のソースはセンサ出力配線６にセンサ出力電圧Ｖｏｕｔを出力する。アンプＴＦＴＭ１のゲートとドレインとの間には容量Ｃａｇｄが形成されており、アンプＴＦＴＭ１のゲートとソースとの間には容量Ｃａｇｓが形成されている。
フォトセンサＤ１はＴＦＴ１０１のダイオード接続で構成されており、ＴＦＴ１０１のゲートとドレインとが互いに接続されてなるアノードＡと、ＴＦＴ１０１のソースからなるカソードＫとを有している。アノードＡはリセット配線ＲＳＴから電圧Ｖｒｓｔを印加される。アノードＡとカソードＫとの間、すなわちＴＦＴ１０１のゲートとソースとの間には、容量Ｃｄｇｓが形成されている。
容量Ｃ１は容量値Ｃｓｔを有しており、上記他端には行選択配線ＲＳから電圧Ｖｐｕｌｓｅ１が印加される。
アンプＴＦＴＭ１のゲートと、フォトセンサＤ１のカソードと、容量Ｃ１の一端との接続点をノードＮｅｔＡと称する。
次に、図８を用いて、上記構成のセンサ回路１０の動作について説明する。
センサ駆動期間には、データライン６’はソースドライバ１４から切り離され、センサ読み出しドライバ１７に接続される。センサ駆動期間の初期の時刻ｔ１に、センサ行ドライバ１６からリセット配線ＲＳＴに印加する電圧ＶｒｓｔをＨｉｇｈレベル（ここでは０Ｖ）とすることにより、フォトセンサＤ１が順方向に導通し、ノードＮｅｔＡの電位ＶｎｅｔＡはＨｉｇｈレベル（ここでは０Ｖ）となる。また、このとき、センサ行ドライバ１６から行選択配線ＲＳに印加する電圧Ｖｐｕｌｓｅ１をＬｏｗレベル（ここでは０Ｖ）とされる。センサ読み出しドライバ１７からデータライン６’に印加する電圧Ｖｄｄは直流電圧である１５Ｖに設定されている。
次いで、時刻ｔ２で、センサ行ドライバ１６は電圧ＶｒｓｔをＬｏｗレベル（ここでは−１０Ｖ）とする。このとき、フォトセンサＤ１はアノードＡのほうがカソードＫよりも電位が低くなるので逆バイアス状態となる。
時刻ｔ２からはチャージ期間Ｔ１が開始される。チャージ期間Ｔ１ではノードＮｅｔＡにフォトセンサＤ１への照射光の強度に応じたチャージが行われる。フォトセンサＤ１に光が照射されると、カソードＫからアノードＡへ向って流れるリーク電流が、照射光の強度に応じて変化する。明部においてはリーク電流が大きいために、アノードＡすなわち電位ＶｎｅｔＡが急速に減少し、暗部においてはリーク電流が小さいために、電位ＶｎｅｔＡが緩慢に減少する。
チャージ期間Ｔ１が終了する時刻ｔ３において、センサ行ドライバ１６は電圧Ｖｐｕｌｓｅ１をＨｉｇｈレベル（ここでは２０Ｖ）とする。すると、電位ＶｎｅｔＡは、容量Ｃ１による容量結合により負電位から正電位に持ち上げられ、明部と暗部との電位差は保たれる。このとき、アンプＴＦＴＭ１は導通するが、電位ＶｎｅｔＡすなわちアンプＴＦＴＭ１のゲート電位は、容量Ｃａｇｄおよび容量Ｃａｇｓによる容量結合を通したブートストラップ効果によっても持ち上げられる。従って、アンプＴＦＴＭ１は、ブートストラップ効果のない場合よりも高い出力電圧Ｖｏｕｔをソースから出力する。時刻ｔ３からセンサ出力の出力期間Ｔ２が開始される。
全容量値Ｃｔｏｔａｌを、
Ｃｔｏｔａｌ＝Ｃｄｇｓ＋Ｃｓｔ＋Ｃａｇｄ＋Ｃａｇｓ
とし（但し、右辺の各容量値は容量名で代用した）、
α＝Ｃｓｔ／Ｃｔｏｔａｌ
とすると、電圧Ｖｐｕｌｓｅ１による電位ＶｎｅｔＡの昇圧分ΔＶｎｅｔＡは、
ΔＶｎｅｔＡ＝α×Ｖｐｕｌｓｅ１ｐ−ｐ
となる。但し、Ｖｐｕｌｓｅ１ｐ−ｐはＶｐｕｌｓｅ１のピーク・ツー・ピーク電圧であり、上記例では２０Ｖである。
出力電圧Ｖｏｕｔは電位ＶｎｅｔＡに応じた電圧となるので、出力期間Ｔ２に出力電圧Ｖｏｕｔをセンサ読み出しドライバ１７によって読み出すことにより、フォトセンサＤ１のセンサ出力、すなわち、フォトセンサＤ１への照射光の強度を検出することができる。
出力期間Ｔ２が終了する時刻ｔ４において、センサ行ドライバ１６は電圧Ｖｐｕｌｓｅ１をＬｏｗレベル（ここでは０Ｖ）とし、センサ駆動期間を終了する。
国際公開ＷＯ２００７／１４５３４７号公報（公開日２００７年１２月２１日） 特開２００５−２１７７０８号公報（公開日２００５年８月１１日） 特開平１１−２６７４０号公報（公開日１９９９年１月２９日）
しかしながら、上記従来のセンサ回路１０においては、出力期間Ｔ２にフォトセンサＤ２のセンサ出力を検出するときに、出力電圧Ｖｏｕｔはセンサ出力配線６やＡＤ変換回路の入力部におけるホールドコンデンサなどの、アンプＴＦＴＭ１のソースよりも下流側の負荷を充電した結果得られる電圧となる。従って、実際には、図９に示すように出力電圧Ｖｏｕｔはある時定数に従って上昇し、出力期間Ｔ２における出力電圧Ｖｏｕｔの最終値が明部と暗部とでどの程度異なっているかが明暗の差として検出されることになる。しかし、アンプＴＦＴＭ１はソースフォロワとして動作しているため、出力電圧Ｖｏｕｔの出力期間Ｔ２における最終値の最大値はＶｏｕｔ＝ＶｎｅｔＡ−Ｖｔｈ≦Ｖｄｄ（ＶｔｈはアンプＴＦＴＭ１の閾値電圧）であり、明部と暗部との間で得ることのできる出力電圧Ｖｏｕｔの最終値の差には限界がある。従来は、この最終値の差が小さいために、明暗を十分に識別することができなかった。
また、表示装置がより高精細化されるにつれて、１つのあるいは１行あたりのセンサ回路１０に割り当てることのできるセンサ駆動期間が非常に短くなるので、出力期間Ｔ２を、ソースフォロワとして動作するアンプＴＦＴＭ１が導通状態から遮断状態へと移行する時点よりも手前となる、Ｖｏｕｔ＜ＶｎｅｔＡ−Ｖｔｈを満たす非常に短い期間に設定することを余儀なくされる。この結果、明暗の差はますます識別し難いものとなる。
ところが表示パネルをアモルファスシリコンを用いて製造しようとする場合には、アモルファスシリコンを用いたＴＦＴは閾値電圧Ｖｔｈが大きく移動度が小さいことからアンプＴＦＴＭ１のアンプ能力がポリシリコンを用いた場合に比べて小さいので、この明暗の識別難を解消するためには、アンプＴＦＴＭ１の出力時に電位ＶｎｅｔＡを高くすることにより大きな出力電流を確保する必要、すなわち、センサ出力の大きなダイナミックレンジを確保する必要がある。また、ポリシリコンを用いる場合でも、より大きなダイナミックレンジを得ようとすれば、同様に電位ＶｎｅｔＡを高くする必要がある。
電位ＶｎｅｔＡを高くするには、１）電圧Ｖｐｕｌｓｅ１のピーク・ツー・ピーク電圧Ｖｐｕｌｓｅ１ｐ−ｐを大きくする、２）容量Ｃ１の容量値Ｃｓｔを大きくする、３）電圧Ｖｄｄを大きくする、４）アンプＴＦＴＭ１のチャネル幅Ｗを大きくする、などの方法が考えられる。しかし、１）の方法ではセンサ行ドライバ１６などの電圧Ｖｐｕｌｓｅ１を供給するＩＣを高耐圧化する必要がありコストアップを招来する、２）の方法では容量Ｃ１の占有面積が増加して画素の開口率が減少する、３）の方法ではセンサ読み出しドライバ１７などの電圧Ｖｄｄを供給するＩＣを高耐圧化する必要があり、コストアップおよび消費電流の増大を招来する、４）の方法ではアンプＴＦＴＭ１の占有面積が増加して画素の開口率が減少する、などの欠点がある。
このように、画素にフォトセンサを備えた従来の表示装置には、センサ出力のダイナミックレンジを拡大しようとすると、センサ用電源電圧の上昇や画素の開口率の低下をもたらすという問題があった。
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、表示領域に備えられたフォトセンサのセンサ用電源電圧の上昇や画素の開口率の低下をもたらすことなく、センサ出力のダイナミックレンジを拡大することのできる表示装置および表示装置の駆動方法を実現することにある。
本発明の表示装置は、表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えた、マトリクス型の表示装置であって、上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号が入力され、上記ゲートに接続された容量を備えており、上記容量の上記ゲートと接続される側とは反対側の一端に、上記第１のパルスの立ち上がりタイミングよりも前にＬｏｗレベルからＨｉｇｈレベルに立ち上がるとともに上記第１のパルスの立ち上がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がる第２のパルスを有する第２のパルス信号が入力されることを特徴としている。
本発明の表示装置の駆動方法は、表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えたマトリクス型の表示装置を駆動する、表示装置の駆動方法であって、上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号を入力し、上記ゲートに、容量を介して、上記第１のパルスの立ち上がりタイミングよりも前にＬｏｗレベルからＨｉｇｈレベルに立ち上がるがるとともに上記第１のパルスの立ち上がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がる第２のパルスを有する第２のパルス信号を入力することを特徴としている。
本発明の表示装置は、上記課題を解決するために、表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えた、マトリクス型の表示装置であって、上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号が入力されることを特徴としている。
上記の発明によれば、フォトセンサの出力した信号がＴＦＴのゲートに入力されている状態で、ＴＦＴのドレインに第１のパルス信号の第１のパルスが印加されると、ＴＦＴのゲート・ドレイン間の容量結合によってゲート電位が上昇するとともに、導通状態となったＴＦＴのゲート・ソース間の容量結合によってゲート電位がさらに上昇する。従って、ＴＦＴのゲート電位が従来よりも大きく上昇し、当該ゲート電位に応じた電位となるソースフォロワ出力も、従来より高い電位となる。
これにより、ソースフォロワ出力すなわちフォトセンサ出力のダイナミックレンジが拡大され、フォトセンサへの照射光の明暗の差を光強度検出手段によって従来よりも大きく検出することができる。また、このダイナミックレンジの拡大には、フォトセンサのセンサ用電源電圧を上昇させたり、ゲート電位を上昇させるための素子サイズの拡大などを行ったりする必要はない。
以上により、表示領域に備えられたフォトセンサのセンサ用電源電圧の上昇や画素の開口率の低下をもたらすことなく、センサ出力のダイナミックレンジを拡大することのできる表示装置を実現することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記ゲートに接続された容量を備えており、上記容量の上記ゲートと接続される側とは反対側の一端に、上記第１のパルスの立ち上がりタイミングよりも前にＬｏｗレベルからＨｉｇｈレベルに立ち上がるとともに上記第１のパルスの立ち上がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がる第２のパルスを有する第２のパルス信号が入力されることを特徴としている。
上記の発明によれば、第１のパルスの立ち上がりよりも先に第２のパルス信号の第２のパルスを容量を介してＴＦＴのゲートに印加することにより、予めゲート電位を上昇させておくことができるので、ＴＦＴのドレインに第１のパルスを印加したときに、ゲート電位を非常に大きく上昇させることができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第２のパルスは、上記第１のパルスの立ち下がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がることを特徴としている。
上記の発明によれば、第１のパルス期間の全てにおいてソースフォロワ出力の検出が可能になるので、ソースフォロワ出力の検出期間を第１のパルス期間のタイミングのみを基準にして容易に設定することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第１のパルスのＨｉｇｈレベルの電位と、上記第２のパルスのＨｉｇｈレベルの電位とは互いに等しいことを特徴としている。
上記の発明によれば、第１のパルスおよび第２のパルスの両方のＨｉｇｈレベルを、同じ電源を用いて供給することができるので、電源部の構成を複雑にすることを回避することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第１のパルスの終了時点と上記第２のパルスの終了時点とのうちの早いほうのタイミングで、上記ソースフォロワ出力の電位は上記ＴＦＴのゲート電位から上記ＴＦＴの閾値電圧だけ差し引いた電位よりも低いことを特徴としている。
上記の発明によれば、ソースフォロワ出力の出力期間が、ソースフォロワ出力がＴＦＴを遮断状態とする電位に達しないような短い期間であるときに、ソースフォロワ出力のダイナミックレンジの拡大により明暗の識別を容易にすることができるので、高精細および高速駆動の光検出を実現することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記フォトセンサおよび上記ＴＦＴは、画素行ごとに設けられていることを特徴としている。
上記の発明によれば、フォトセンサおよびＴＦＴが画素行ごとに設けられていて、各画素行の光検出を順次走査で行う場合に、各走査期間が短くてソースフォロワ出力の出力期間が短くなっても、ソースフォロワ出力のダイナミックレンジの拡大により明暗の識別を容易にすることができるので、高精細および高速駆動の光検出を実現することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記表示領域はアモルファスシリコンを用いて形成されていることを特徴としている。
上記の発明によれば、アモルファスシリコンを用いてＴＦＴを構成することによりＴＦＴのアンプ能力が低くなっても、ソースフォロワ出力のダイナミックレンジの拡大により明暗の識別を容易にすることができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記第１のパルス信号を生成する回路が、ＣＯＧ(Chip On Glass)の形態で上記表示領域に実装されていることを特徴としている。
上記の発明によれば、ＣＯＧ実装のために用いる第１のパルス信号を生成する回路に、電源電圧に変更のない従来のアーキテクチャによるＩＣチップを適用することができるので、コストを抑制することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記フォトセンサはダイオード接続されたトランジスタであり、上記フォトセンサのカソードが上記ＴＦＴのゲートに接続されていることを特徴としている。
上記の発明によれば、フォトセンサのカソードからアノードへ向って流れるリーク電流が、照射光の強度に応じて変化するので、当該リーク電流に応じたＴＦＴのゲート電位からソースフォロワ出力を導出することができるという効果を奏する。
本発明の表示装置は、上記課題を解決するために、上記表示領域が液晶を表示素子に用いていることを特徴としている。
上記の発明によれば、フォトセンサを備えた液晶表示装置においてソースフォロワ出力のダイナミックレンジの拡大により明暗の識別を容易にすることができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えたマトリクス型の表示装置を駆動する、表示装置の駆動方法であって、上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号を入力することを特徴としている。
上記の発明によれば、フォトセンサの出力した信号がＴＦＴのゲートに入力されている状態で、ＴＦＴのドレインに第１のパルス信号の第１のパルスが印加されると、ＴＦＴのゲート・ドレイン間の容量結合によってゲート電位が上昇するとともに、導通状態となったＴＦＴのゲート・ソース間の容量結合によってゲート電位がさらに上昇する。従って、ＴＦＴのゲート電位が従来よりも大きく上昇し、当該ゲート電位に応じた電位となるソースフォロワ出力も、従来より高い電位となる。
これにより、ソースフォロワ出力すなわちフォトセンサ出力のダイナミックレンジが拡大され、フォトセンサへの照射光の明暗の差を光強度検出手段によって従来よりも大きく検出することができる。また、このダイナミックレンジの拡大には、フォトセンサのセンサ用電源電圧を上昇させたり、ゲート電位を上昇させるための素子サイズの拡大などを行ったりする必要はない。
以上により、表示領域に備えられたフォトセンサのセンサ用電源電圧の上昇や画素の開口率の低下をもたらすことなく、センサ出力のダイナミックレンジを拡大することのできる表示装置の駆動方法を実現することができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、上記ゲートに、容量を介して、上記第１のパルスの立ち上がりタイミングよりも前にＬｏｗレベルからＨｉｇｈレベルに立ち上がるがるとともに上記第１のパルスの立ち上がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がる第２のパルスを有する第２のパルス信号を入力することを特徴としている。
上記の発明によれば、第１のパルスの立ち上がりよりも先に第２のパルス信号の第２のパルスを容量を介してＴＦＴのゲートに印加することにより、予めゲート電位を上昇させておくことができるので、ＴＦＴのドレインに第１のパルスを印加したときに、ゲート電位を非常に大きく上昇させることができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、上記第２のパルスは、上記第１のパルスの立ち下がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がることを特徴としている。
上記の発明によれば、第１のパルス期間の全てにおいてソースフォロワ出力の検出が可能になるので、ソースフォロワ出力の検出期間を第１のパルス期間のタイミングのみを基準にして容易に設定することができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、上記第１のパルスのＨｉｇｈレベルの電位と、上記第２のパルスのＨｉｇｈレベルの電位とは互いに等しいことを特徴としている。
上記の発明によれば、第１のパルスおよび第２のパルスの両方のＨｉｇｈレベルを、同じ電源を用いて供給することができるので、電源部の構成を複雑にすることを回避することができるという効果を奏する。
本発明の表示装置の駆動方法は、上記課題を解決するために、上記第１のパルスの終了時点と上記第２のパルスの終了時点とのうちの早いほうのタイミングで、上記ソースフォロワ出力の電位が上記ＴＦＴのゲート電位から上記ＴＦＴの閾値電圧だけ差し引いた電位よりも低くなるように、上記第１のパルスのパルス期間を設定することを特徴としている。
上記の発明によれば、ソースフォロワ出力の出力期間が、ソースフォロワ出力がＴＦＴを遮断状態とする電位に達しないような短い期間であるときに、ソースフォロワ出力のダイナミックレンジの拡大により明暗の識別を容易にすることができるので、高精細および高速駆動の光検出を実現することができるという効果を奏する。
本発明の表示装置は、以上のように、表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えた、マトリクス型の表示装置であって、上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号が入力される。
以上により、表示領域に備えられたフォトセンサのセンサ用電源電圧の上昇や画素の開口率の低下をもたらすことなく、センサ出力のダイナミックレンジを拡大することのできる表示装置を実現することができるという効果を奏する。
本発明の表示装置の駆動方法は、以上のように、表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えたマトリクス型の表示装置を駆動する、表示装置の駆動方法であって、上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号を入力する。
以上により、表示領域に備えられたフォトセンサのセンサ用電源電圧の上昇や画素の開口率の低下をもたらすことなく、センサ出力のダイナミックレンジを拡大することのできる表示装置の駆動方法を実現することができるという効果を奏する。
本発明の実施形態を示すものであり、センサ回路を説明する図であって、（ａ）はセンサ回路の構成を示す回路図、（ｂ）は（ａ）のセンサ回路の動作を示すタイミングチャートである。 図１のセンサ回路の動作の詳細を示す各電圧および電位の波形図である。 図２の波形の一部を従来と比較して示す波形図である。 本発明の実施形態を示すものであり、表示装置の構成を示すブロック図である。 図４の表示装置が備える表示パネルの構成を示す回路ブロック図である。 従来技術を示すものであり、フォトセンサを備えた表示装置の構成を示す回路ブロック図である。 従来技術を示すものであり、センサ回路の構成を示す回路図である。 図７のセンサ回路の動作を示すタイミングチャートである。 図７のセンサ回路の動作の詳細を示す各電圧および電位の波形図である。
本発明の一実施形態について図１ないし図５に基づいて説明すると以下の通りである。
図４に、本実施形態に係る液晶表示装置１（表示装置）の構成を示す。
液晶表示装置１はアクティブマトリクス型の表示装置であって、表示パネル２およびホストコントローラ３を備えている。
表示パネル２は、表示／センサ領域２ａと、ソースドライバ４（データ信号線駆動回路）と、ゲートスキャン回路５（走査信号線駆動回路）と、センサスキャン回路６とを備えている。表示／センサ領域２ａは、表示パネル２にアモルファスシリコンやポリシリコン、ＣＧ(Continuous Grain)シリコン、微結晶シリコンなどを用いて作り込まれた領域であり、後述の図５に示す画素とセンサ回路ＳＣとをマトリクス状に備えている。ソースドライバ４はＬＳＩチップを表示パネル２上に直接実装したものであり、いわゆるＣＯＧ(Chip On Glass)の形態を取る。ソースドライバ４は表示／センサ領域２ａに画素用のデータ信号をデータ信号線に出力するとともに、センサ回路からの出力を処理する。ゲートスキャン回路５は、表示／センサ領域２ａの画素にデータ信号を書き込むのに用いる走査信号を走査信号線に出力する。センサスキャン回路６は、表示／センサ領域２ａのセンサ回路に必要な電圧を供給する。
ホストコントローラ３は、表示パネル２の外部に設けられたコントロール基板であり、ソースドライバ４に供給する表示データと、ゲートスキャン回路５に供給するクロック信号やスタートパルスなどと、センサスキャン回路６に供給するクロック信号やスタートパルス、電源電圧などとを、ソースドライバ４に供給する。ゲートスキャン回路５およびセンサスキャン回路６への上記の供給信号および供給電圧は、ソースドライバ４を介して供給される。
図５に、表示／センサ領域２ａとソースドライバ４との接続関係を示す。
表示／センサ領域２ａでは、Ｒの絵素ＰＩＸＲと、Ｇの絵素ＰＩＸＧと、Ｂの絵素ＰＩＸＢとが１組となって各画素が構成されており、各画素にセンサ回路ＳＣが１つずつ備えられている。各画素において、絵素ＰＩＸＲと絵素ＰＩＸＧと絵素ＰＩＸＢとは、１水平期間内に時分割で駆動される。各絵素は、走査信号線ＧＬとデータ信号線ＳＬ（ＲについてはＳＬＲ、ＧについてはＳＬＧ、ＢについてはＳＬＢ）との交差点に形成されており、選択素子であるＴＦＴ５１によって液晶容量ＣＬにデータ信号を書き込む構成である。データ信号線ＳＬＲはスイッチＳＷＲを介して、データ信号線ＳＬＧはスイッチＳＷＧを介して、データ信号線ＳＬＢはスイッチＳＷＢを介して、それぞれ、ソースドライバ４の同じ端子Ｐに接続されている。なお、絵素の色の種類としては上記のＲＧＢのような３色に限らず、任意の色の種類が可能である。
センサ回路ＳＣは、スイッチＳＷＲ・ＳＷＧ・ＳＷＢに対して上記端子Ｐとは反対側の領域で上記絵素に接続されるように配置されており、ｎチャネル型のアンプＴＦＴ（ＴＦＴ）５２と容量５３とフォトセンサ５４とを備えている。アンプＴＦＴ５２は図６のアンプＴＦＴＭ１と、容量５３は図６の容量Ｃ１と、フォトセンサ５４は図６のフォトセンサＤ１と、それぞれ同様の構成である。アンプＴＦＴ５２のドレイン端子はデータ信号線ＳＬＧに接続されており、アンプＴＦＴ５２のソース端子はデータ信号線ＳＬＢに接続されている。容量５３とフォトセンサ５４とは、フォトセンサ５４のカソード側を互いの接続点として直列に接続されており、当該接続点であるノードＮｅｔＡはアンプＴＦＴ５２のゲートに接続されている。容量５３の他端は画素行ごとに設けられた行選択ラインＲＳを介して、また、フォトセンサ５４のアノードは画素行ごとに設けられたリセット配線ＲＳＴを介して、それぞれセンサスキャン回路６に接続されている。各画素行の行選択ラインＲＳには、その画素行の全ての容量５３の上記他端が接続されている。各画素行のリセット配線ＲＳＴには、その画素行の全てのフォトセンサ５４のアノードが接続されている。また、データ信号線ＳＬＧの端子Ｐ側とは反対側の一端は、スイッチＳＷＳを介して電源Ｖ０に接続されている。
ソースドライバ４では、ソース入出力回路４７の出力がそれぞれ端子Ｐに接続されている。ソース出力回路４７は、オペアンプのボルテージフォロワからなるバッファ４７ａとスイッチ部４７ｂとが１つずつ組になった各段を備えており、各段が１つの上記端子Ｐに接続されている。バッファ４７ａの入力はＤＡ変換回路４６の出力に接続されており、バッファ４７ａの出力は端子Ｐに接続されている。スイッチ部４７ｂは、ＡＤ変換回路４５の入力を端子Ｐに接続するか端子Ｐから遮断するかの切り替えを行う回路である。ＤＡ変換回路４６はＤＡ変換回路４６に専用の電源およびＧＮＤを使用しており、ＡＤ変換回路４５はＡＤ変換回路４５に専用の電源およびＧＮＤを使用している。
表示／センサ領域２ａにおいて絵素による表示を行う表示期間には、バッファ４７ａの電源が投入され、スイッチ部４７ｂはＡＤ変換回路４５の入力を端子Ｐから遮断する。これにより、ＲＧＢの各ソース出力（データ信号）Ｖｄが時系列で表示／センサ領域２ａに供給される。表示／センサ領域２ａ側では、スイッチＳＷＲ・ＳＷＧ・ＳＷＢが順次交替してＯＮ状態となり、データ信号線ＳＬＲ・ＳＬＧ・ＳＬＢに順次ソース出力Ｖｄが出力されて絵素ＰＩＸＲ・ＰＩＸＧ・ＰＩＸＢで表示が行われる。また、このとき、スイッチＳＷＳはＯＦＦ状態にある。
表示／センサ領域２ａにおいてバックライトもしくは外光の光照射による光強度の検出を行うセンサ駆動期間には、スイッチＳＷＲ・ＳＷＧ・ＳＷＢがＯＦＦ状態にされ、スイッチＳＷＳがＯＮ状態にされてデータ信号線ＳＬＧを電源Ｖ０に接続する。また、事前にセンサスキャン回路６からフォトセンサ５４の順方向を用いて容量５３を所定電圧に充電しておくことにより、光強度の検出期間に、アンプＴＦＴ５２のゲートをフォトセンサ５４に照射される光の強度に応じた電圧とする。これにより、データ信号線ＳＬＢが検出された光の強度に応じた電圧となるので、スイッチＳＷＢをＯＮ状態としてデータ信号線ＳＬＢをソースドライバ４の端子Ｐに接続する。
このとき、ソースドライバ４側ではバッファ４７ａの電源が遮断されてバッファ４７ａの出力がハイインピーダンスにされるとともに、スイッチ部４７ｂがＡＤ変換回路４５の入力を端子Ｐに接続する。これにより、センサ回路ＳＣのアナログ出力であるセンサ電圧ＶｓがＡＤ変換回路４５に入力される。ＡＤ変換回路４５は入力されたセンサ電圧Ｖｓをデジタルデータに変換する。このデジタルデータは後続の処理回路で光強度の検出結果として用いられる。
このように、ソースドライバ４は、フォトセンサ５４への照射光の強度を検出する光強度検出手段として機能している。
次に、図１を用いて、上記構成の液晶表示装置１におけるセンサ回路ＳＣの詳細な構成および動作について説明する。
図１の（ａ）に、センサ回路ＳＣの詳細な回路構成を示す。アンプＴＦＴ５２のドレインには、センサ駆動期間に、電源Ｖ０からスイッチＳＷＳおよびデータ信号線ＳＬＧを介して電圧（第１のパルス信号）Ｖｐｕｌｓｅ２が入力される。アンプＴＦＴ５２のソースはセンサ出力配線となるデータ信号線ＳＬＢにセンサ出力電圧Ｖｏｕｔを出力する。アンプＴＦＴ５２のゲートとドレインとの間には容量Ｃａｇｄが形成されており、アンプＴＦＴ５２のゲートとソースとの間には容量Ｃａｇｓが形成されている。
フォトセンサ５４はＴＦＴ（トランジスタ）１１のダイオード接続で構成されており、ＴＦＴ１１のゲートとドレインとが互いに接続されてなるアノードＡと、ＴＦＴ１１のソースからなるカソードＫとを有している。アノードＡはリセット配線ＲＳＴから電圧Ｖｒｓｔを印加される。アノードＡとカソードＫとの間、すなわちＴＦＴ１１のゲートとソースとの間には、容量Ｃｄｇｓが形成されている。
容量５３は容量値Ｃｓｔを有しており、行選択配線ＲＳ側の一端には行選択配線ＲＳから電圧（第２のパルス信号）Ｖｐｕｌｓｅ１が入力される。
次に、図１の（ｂ）を用いて、上記構成のセンサ回路ＳＣの動作について説明する。
センサ駆動期間には、データ信号線ＳＬＧはスイッチＳＷＧがＯＦＦ状態となることによりソースドライバ４から切り離され、データ信号線ＳＬＢはスイッチＳＷＢがＯＮ状態となることによりソースドライバ４に接続される。さらにソースドライバ４においては、端子Ｐがスイッチ部４７ｂによってＡＤ変換回路４５の入力に接続される。センサ駆動期間の初期の時刻ｔ１に、センサスキャン回路６からリセット配線ＲＳＴに印加する電圧ＶｒｓｔをＨｉｇｈレベル（ここでは０Ｖ）とすることにより、フォトセンサ５４が順方向に導通し、ノードＮｅｔＡの電位ＶｎｅｔＡはＨｉｇｈレベル（ここでは０Ｖ）となる。また、このとき、センサスキャン回路６から行選択配線ＲＳに印加する電圧Ｖｐｕｌｓｅ１はＬｏｗレベル（ここでは０Ｖ）とされる。電源Ｖ０からデータ信号線ＳＬＧに印加される電圧Ｖｐｕｌｓｅ２はＬｏｗレベル（ここでは０Ｖ）とされる。
次いで、時刻ｔ２で、センサスキャン回路６は電圧ＶｒｓｔをＬｏｗレベル（ここでは−１０Ｖ）とする。このとき、フォトセンサ５４はアノードＡのほうがカソードＫよりも電位が低くなるので逆バイアス状態となる。
時刻ｔ２からはチャージ期間Ｔ１が開始される。チャージ期間Ｔ１ではノードＮｅｔＡにフォトセンサ５４への照射光の強度に応じたチャージが行われる。フォトセンサ５４に光が照射されると、カソードＫからアノードＡへ向って流れるリーク電流が、照射光の強度に応じて変化する。明部においてはリーク電流が大きいために、カソードＫの電位すなわち電位ＶｎｅｔＡが急速に減少し、暗部においてはリーク電流が小さいために、電位ＶｎｅｔＡが緩慢に減少する。このチャージ期間Ｔ１における電位ＶｎｅｔＡは、フォトセンサ５４への照射光の強度に応じた信号となる。
チャージ期間Ｔ１が終了する時刻ｔ３において、センサスキャン回路６は電圧Ｖｐｕｌｓｅ１をＨｉｇｈレベル（ここでは２０Ｖ）とする。すると、電位ＶｎｅｔＡは、容量５３による容量結合により、負電位から正電位に持ち上げられる。このとき、明部と暗部との電位差は保たれるが、電圧Ｖｐｕｌｓｅ２がＬｏｗレベルであるのでアンプＴＦＴ５２にはまだ電流が流れない。
次いで、時刻ｔ３よりも後の時刻ｔ４に、電源Ｖ０の電圧Ｖｐｕｌｓｅ２がＨｉｇｈレベル（ここでは２０Ｖ）とされる。これにより、アンプＴＦＴ５２が導通するが、電位ＶｎｅｔＡすなわちアンプＴＦＴ５２のゲート電位は、容量Ｃａｇｄおよび容量Ｃａｇｓによる容量結合を通したブートストラップ効果によってさらに大きく持ち上げられる。このアンプＴＦＴ５２のドレインに電圧Ｖｐｕｌｓｅ２のパルスを入力することによる昇圧により、電位ＶｎｅｔＡは、アンプＴＦＴ５２のドレインに常時一定電圧が印加される場合よりも高くなる。従って、アンプＴＦＴ５２は従来よりも高い出力電圧Ｖｏｕｔをソースから出力する。但し、Ｖｏｕｔ≦（Ｖｐｕｌｓｅ２のＨｉｇｈレベル）であるので、期間Ｔ２がアンプＴＦＴ５２がＯＦＦ状態になるまでの時間以上に設定されている場合には、電位ＶｎｅｔＡはＶｎｅｔＡ≦（Ｖｐｕｌｓｅ２のＨｉｇｈレベル）＋Ｖｔｈの範囲内で出力電圧Ｖｏｕｔを従来よりも高くする効果、従って出力電圧Ｖｏｕｔの明暗の差を従来よりも広げる効果を得る。期間Ｔ２がアンプＴＦＴ５２がＯＦＦ状態になるまでの時間より短く設定されている場合には、電位ＶｎｅｔＡをＶｎｅｔＡ＞（Ｖｐｕｌｓｅ２のＨｉｇｈレベル）＋Ｖｔｈに設定してあると、期間Ｔ２の途中で出力電圧ＶｏｕｔがＶｐｕｌｓｅ２のＨｉｇｈレベルに近い値で飽和するが、出力電圧Ｖｏｕｔの変化速度は従来よりも大きいため、飽和するまでの期間では出力電圧Ｖｏｕｔの明暗の差を従来よりも広げる効果を得る。時刻ｔ４からセンサ出力の出力期間Ｔ２が開始される。
全容量値Ｃｔｏｔａｌを、
Ｃｔｏｔａｌ＝Ｃｄｇｓ＋Ｃｓｔ＋Ｃａｇｄ＋Ｃａｇｓ
とし（但し、右辺の各容量値は容量名で代用した）、
α＝Ｃｓｔ／Ｃｔｏｔａｌ
β＝Ｃａｇｄ／Ｃｔｏｔａｌ
とすると、電圧Ｖｐｕｌｓｅ１による電位ＶｎｅｔＡの昇圧分ΔＶ１ｎｅｔＡは、
ΔＶ１ｎｅｔＡ＝α×Ｖｐｕｌｓｅ１ｐ−ｐ
となり、電圧Ｖｐｕｌｓｅ２による電位ＶｎｅｔＡの昇圧分ΔＶ２ｎｅｔＡは、
ΔＶ２ｎｅｔＡ＝β×Ｖｐｕｌｓｅ２ｐ−ｐ
となる。但し、Ｖｐｕｌｓｅ１ｐ−ｐはＶｐｕｌｓｅ１のピーク・ツー・ピーク電圧、Ｖｐｕｌｓｅ２ｐ−ｐはＶｐｕｌｓｅ２のピーク・ツー・ピーク電圧であり、上記例では両方とも２０Ｖである。
これにより、電圧Ｖｐｕｌｓｅ１および電圧Ｖｐｕｌｓｅ２による電位ＶｎｅｔＡの全昇圧分ΔＶａｌｌｎｅｔＡは、
ΔＶａｌｌｎｅｔＡ＝ΔＶ１ｎｅｔＡ＋ΔＶ２ｎｅｔＡ
となる。
ここで、ΔＶ１ｎｅｔＡと従来の前記ΔＶｎｅｔＡとは、電圧Ｖｐｕｌｓｅ１のパルス立ち上がりのタイミング（＝時刻ｔ３）におけるアンプＴＦＴのドレイン印加電圧の違いにより、互いに若干異なるものの、ほぼ同じとなる。従って、ΔＶａｌｌｎｅｔＡは、従来の前記ΔＶｎｅｔＡよりもほぼΔＶ２ｎｅｔＡの分だけ大きい。この結果、電位ＶｎｅｔＡに応じた電圧となる出力電圧Ｖｏｕｔは、従来よりも大きくなる。
出力期間Ｔ２に、出力電圧Ｖｏｕｔをソースドライバ４によって読み出すことにより、フォトセンサ５４のセンサ出力、すなわち、フォトセンサ５４への照射光の強度を検出することができる。出力電圧Ｖｏｕｔのダイナミックレンジが拡大されているので、ＡＤ変換回路４５の入力ダイナミックレンジが拡大されていることとなり、ＡＤ変換回路４５は明暗の差を高分解で読み取ることができる。
出力期間Ｔ２が終了する時刻ｔ５において電源Ｖ０の電圧Ｖｐｕｌｓｅ２がＬｏｗレベル（ここでは０Ｖ）とされ、続いて時刻ｔ６においてセンサスキャン回路６から印加される電圧Ｖｐｕｌｓｅ１がＬｏｗレベル（ここでは０Ｖ）とされて、センサ駆動期間が終了する。
なお、上記のセンサ回路ＳＣの駆動においては、時刻ｔ３から時刻ｔ６までの期間には、電圧Ｖｐｕｌｓｅ１のパルス（第２のパルス）が容量５３を介してノードＮｅｔＡすなわちアンプＴＦＴ５２のゲートに印加され、出力期間Ｔ２には、電圧Ｖｐｕｌｓｅ２のパルス（第１のパルス）がアンプＴＦＴ５２のドレインに印加されることになる。
図２に、出力期間Ｔ２における各電圧・電位の具体的な波形例を示す。
電位ＶｎｅｔＡは期間Ｔ２において漸増するがほぼ一定であり、出力電圧ＶｏｕｔはアンプＴＦＴ５２のソースから下流側の負荷に応じた時定数に従って上昇し続ける。
図３に、電位ＶｎｅｔＡおよび出力電圧Ｖｏｕｔの波形を、本実施形態（図２のもの）と従来（図９のもの）とについて併せて示す。破線で示す従来の電位ＶｎｅｔＡは出力期間Ｔ２にほぼ１１．０２Ｖに昇圧されるのに対して、実線で示す本実施形態の電位ＶｎｅｔＡは、期間Ｔ１の終了時に一旦ほぼ１０．７１Ｖに昇圧された後に、出力期間Ｔ２にさらに２．５４Ｖだけ高いほぼ１３．２５Ｖにまで昇圧される。これにより、本実施形態の電位ＶｎｅｔＡは従来よりもほぼ２．２３Ｖ高くなる。
そして、出力期間Ｔ２の終了時点における従来の出力電圧Ｖｏｕｔは０．８６Ｖであるのに対して、本実施形態の出力電圧Ｖｏｕｔは従来よりも０．４０Ｖだけ高い１．２６Ｖとなる。
このように、本実施形態では、出力期間Ｔ２において、アンプＴＦＴ５２のドレインに印加するパルスによる電位ＶｎｅｔＡの昇圧効果が、ドレインに常時一定電圧を印加する場合のブートストラップ効果よりも大きいため、電位ＶｎｅｔＡの電位を従来よりも高くすることができる。従って、出力電圧Ｖｏｕｔの明暗による差もそれだけ大きくすることができる。また、アンプＴＦＴ５２のドレインに電圧Ｖｐｕｌｓｅ２のパルスを印加するだけでも電位ＶｎｅｔＡの大きな昇圧を得ることが可能であるが、上記例のように、ノードＮｅｔＡに予め容量５３を介して電圧Ｖｐｕｌｓｅ１のパルスを印加しておくことにより、２段階の昇圧が行われてノードＮｅｔＡを非常に大きく昇圧させることができる。
なお、上記例では、電圧Ｖｐｕｌｓｅ１のパルスの立ち下がりタイミングを電圧Ｖｐｕｌｓｅ２のパルスの立ち下がりタイミングよりも後になるように設定したが、これに限ることはなく、電圧Ｖｐｕｌｓｅ１のパルスの立ち下がりタイミングを、電圧Ｖｐｕｌｓｅ２のパルスの立ち上がりタイミングよりも後であって、電圧Ｖｐｕｌｓｅ２のパルスの立ち下がりタイミングよりも前となるように設定してもよい。この場合には出力期間Ｔ２は、電圧Ｖｐｕｌｓｅ２のパルスの立ち上がりタイミングから電圧Ｖｐｕｌｓｅ１の立ち下がりタイミングまでとなり、出力電圧Ｖｏｕｔをこの期間の間に検出すればよい。
なお、センサ回路ＳＣにおいて、容量Ｃｄｇｓ、Ｃｓｔ、Ｃａｇｄ、Ｃａｇｓのそれぞれについては、寄生容量を用いてもよいし、電極を対向させることにより意図的に容量を形成してもよい。全昇圧分ΔＶａｌｌｎｅｔＡを大きくするためにはαおよびβを大きくすればよいが、例えばβを大きくするためにＣａｇｄを大きくするとＣｔｏｔａｌが大きくなるため、逆にαが小さくなるので、各容量値はバランスするように設定するのが好ましい。
また、前記例では電圧Ｖｐｕｌｓｅ１のＨｉｇｈレベルと電圧Ｖｐｕｌｓｅ２のＨｉｇｈレベルとを、従来の電圧Ｖｐｕｌｓｅ１に等しくして、電源電圧に変更のない従来と同様のアーキテクチャによる電源部およびＩＣを構成可能なようにするとともに、電源電圧の種類を減らして電源部の構成が複雑にならないようにしている。しかし、電圧Ｖｐｕｌｓｅ１のＨｉｇｈレベルと電圧Ｖｐｕｌｓｅ２のＨｉｇｈレベルとの一方または両方を、より高くすることによっても、全昇圧分ΔＶａｌｌｎｅｔＡを大きくすることが可能である。この場合には、電圧Ｖｐｕｌｓｅ１のＨｉｇｈレベルおよび電圧Ｖｐｕｌｓｅ２のＨｉｇｈレベルと、各容量値との全てのバランスを考慮するのが好ましい。
特に、表示装置の製品の仕様によって、使用可能な容量および電圧が変化するので、それに合わせて全昇圧分ΔＶａｌｌｎｅｔＡが最大になるように設計を行うのが好ましい。
以上のように、本実施形態によれば、アンプＴＦＴ５２のソースフォロワ出力、すなわちフォトセンサ出力のダイナミックレンジが拡大され、フォトセンサ５４への照射光の明暗の差を従来よりも大きく検出することができる。また、このダイナミックレンジの拡大には、フォトセンサ５４のセンサ用電源電圧を上昇させたり、ゲート電位を上昇させるための素子サイズの拡大などを行ったりする必要はない。
以上により、表示領域に備えられたフォトセンサのセンサ用電源電圧の上昇や画素の開口率の低下をもたらすことなく、センサ出力のダイナミックレンジを拡大することのできる表示装置を実現することができる。
上記の効果はすなわち、アンプＴＦＴ５２の出力電流を大きくすることができることであるが、逆に、出力電圧Ｖｏｕｔが大きくなる分だけ、出力期間Ｔ２の短縮を可能とする効果も得られる。また、逆に、出力電圧Ｖｏｕｔが大きくなる分だけ、容量５３の容量値Ｃｓｔを小さくして容量５３の占有面積を減少させ、画素の開口率を増大させることができる効果も得られる。また、逆に、アンプＴＦＴ５２の出力電流を大きくすることができる分だけ、アンプＴＦＴ５２のチャネル幅を小さくしてアンプＴＦＴ５２の占有面積を減少させ、画素の開口率を大きくすることができる効果も得られる。また、逆に、２段階の昇圧を行う場合に電圧Ｖｐｕｌｓｅ１、Ｖｐｕｌｓｅ２のピーク・ツー・ピーク電圧を小さくして、耐圧の小さなＩＣを使用可能とするとともにコストダウンを可能にするという効果も得られる。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、フォトセンサを用いた指紋認証やタッチパネルを備える表示装置に好適に使用することができる。
１ 液晶表示装置（表示装置）
４ ソースドライバ（光強度検出手段）
１１ ＴＦＴ（トランジスタ）
５２ ＴＦＴ
５３ 容量
５４ フォトセンサ
Ｖｏｕｔ 出力電圧（ソースフォロワ出力）
Ｖｐｕｌｓｅ１
電圧（第２のパルス信号）
Ｖｐｕｌｓｅ２
電圧（第１のパルス信号）

Claims (13)

  1. 表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えた、マトリクス型の表示装置であって、
    上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号が入力され、
    上記ゲートに接続された容量を備えており、
    上記容量の上記ゲートと接続される側とは反対側の一端に、上記第１のパルスの立ち上がりタイミングよりも前にＬｏｗレベルからＨｉｇｈレベルに立ち上がるとともに上記第１のパルスの立ち上がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がる第２のパルスを有する第２のパルス信号が入力されることを特徴とする表示装置。
  2. 上記第２のパルスは、上記第１のパルスの立ち下がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がることを特徴とする請求項１に記載の表示装置。
  3. 上記第１のパルスのＨｉｇｈレベルの電位と、上記第２のパルスのＨｉｇｈレベルの電位とは互いに等しいことを特徴とする請求項１または２に記載の表示装置。
  4. 上記第１のパルスの終了時点と上記第２のパルスの終了時点とのうちの早いほうのタイミングで、上記ソースフォロワ出力の電位は上記ＴＦＴのゲート電位から上記ＴＦＴの閾値電圧だけ差し引いた電位よりも低いことを特徴とする請求項１から３までのいずれか１項に記載の表示装置。
  5. 上記フォトセンサおよび上記ＴＦＴは、画素行ごとに設けられていることを特徴とする請求項１から４までのいずれか１項に記載の表示装置。
  6. 上記表示領域はアモルファスシリコンを用いて形成されていることを特徴とする請求項１から５までのいずれか１項に記載の表示装置。
  7. 上記第１のパルス信号を生成する回路が、ＣＯＧ(Chip On Glass)の形態で上記表示領域に実装されていることを特徴とする請求項１から６までのいずれか１項に記載の表示装置。
  8. 上記フォトセンサはダイオード接続されたトランジスタであり、上記フォトセンサのカソードが上記ＴＦＴのゲートに接続されていることを特徴とする請求項１から７までのいずれか１項に記載の表示装置。
  9. 上記表示領域が液晶を表示素子に用いていることを特徴とする請求項１から８までのいずれか１項に記載の表示装置。
  10. 表示領域に設けられて照射光の強度に応じた信号を出力するフォトセンサと、上記信号をゲート入力とするソースフォロワを構成するｎチャネル型のＴＦＴと、上記ＴＦＴのソースフォロワ出力を検出することにより上記照射光の強度の検出を行う光強度検出手段とを備えたマトリクス型の表示装置を駆動する、表示装置の駆動方法であって、
    上記ＴＦＴのドレインに、上記信号が上記ＴＦＴのゲートに入力されている状態でＬｏｗレベルからＨｉｇｈレベルに立ち上がる第１のパルスを有する第１のパルス信号を入力し、
    上記ゲートに、容量を介して、上記第１のパルスの立ち上がりタイミングよりも前にＬｏｗレベルからＨｉｇｈレベルに立ち上がるがるとともに上記第１のパルスの立ち上がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がる第２のパルスを有する第２のパルス信号を入力することを特徴とする表示装置の駆動方法。
  11. 上記第２のパルスは、上記第１のパルスの立ち下がりタイミングよりも後にＨｉｇｈレベルからＬｏｗレベルに立ち下がることを特徴とする請求項１０に記載の表示装置の駆動方法。
  12. 上記第１のパルスのＨｉｇｈレベルの電位と、上記第２のパルスのＨｉｇｈレベルの電位とは互いに等しいことを特徴とする請求項１０または１１に記載の表示装置の駆動方法。
  13. 上記第１のパルスの終了時点と上記第２のパルスの終了時点とのうちの早いほうのタイミングで、上記ソースフォロワ出力の電位が上記ＴＦＴのゲート電位から上記ＴＦＴの閾値電圧だけ差し引いた電位よりも低くなるように、上記第１のパルスのパルス期間を設定することを特徴とする請求項１０から１２までのいずれか１項に記載の表示装置の駆動方法。
JP2010519692A 2008-07-11 2009-04-30 表示装置および表示装置の駆動方法 Expired - Fee Related JP5329539B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010519692A JP5329539B2 (ja) 2008-07-11 2009-04-30 表示装置および表示装置の駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008181761 2008-07-11
JP2008181761 2008-07-11
PCT/JP2009/058517 WO2010004803A1 (ja) 2008-07-11 2009-04-30 表示装置および表示装置の駆動方法
JP2010519692A JP5329539B2 (ja) 2008-07-11 2009-04-30 表示装置および表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPWO2010004803A1 JPWO2010004803A1 (ja) 2011-12-22
JP5329539B2 true JP5329539B2 (ja) 2013-10-30

Family

ID=41506925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010519692A Expired - Fee Related JP5329539B2 (ja) 2008-07-11 2009-04-30 表示装置および表示装置の駆動方法

Country Status (8)

Country Link
US (1) US8654110B2 (ja)
EP (1) EP2302489A4 (ja)
JP (1) JP5329539B2 (ja)
KR (1) KR101207115B1 (ja)
CN (1) CN102067072B (ja)
BR (1) BRPI0915409A2 (ja)
RU (1) RU2464623C2 (ja)
WO (1) WO2010004803A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI436137B (zh) 2010-06-15 2014-05-01 Ind Tech Res Inst 主動式光感測畫素、主動式光感測陣列以及光感測方法
JP5710449B2 (ja) * 2011-04-13 2015-04-30 株式会社ジャパンディスプレイ 表示装置、駆動回路、駆動方法、および電子機器
JP5962167B2 (ja) * 2012-04-19 2016-08-03 セイコーエプソン株式会社 検出回路、センサーデバイス及び電子機器
KR102112089B1 (ko) * 2013-10-16 2020-06-04 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR101615813B1 (ko) * 2014-05-30 2016-05-13 엘지디스플레이 주식회사 시분할 구동방식의 터치 센싱 장치
KR102249203B1 (ko) * 2014-09-05 2021-05-10 삼성전자주식회사 좌표 측정 장치 및 이의 구동 방법
CN109215555B (zh) * 2015-05-07 2022-02-08 北京大学深圳研究生院 一种光电传感器和显示面板
US11301708B2 (en) 2019-10-01 2022-04-12 Novatek Microelectronics Corp. Image sensing circuit and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007179000A (ja) * 2005-12-01 2007-07-12 Hitachi Displays Ltd 液晶表示装置および表示装置
JP2007304519A (ja) * 2006-05-15 2007-11-22 Epson Imaging Devices Corp 液晶表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3373691B2 (ja) 1995-02-23 2003-02-04 株式会社東芝 座標入力機能付き表示装置
JP3369911B2 (ja) 1997-06-30 2003-01-20 株式会社東芝 固体撮像装置
US6410899B1 (en) * 1998-06-17 2002-06-25 Foveon, Inc. Active pixel sensor with bootstrap amplification and reduced leakage during readout
US6999122B1 (en) * 1999-07-22 2006-02-14 Minolta Co., Ltd. Solid-state logarithmic image sensing device
US6809768B1 (en) * 2000-02-14 2004-10-26 Foveon, Inc. Double slope pixel sensor and array
NO315728B1 (no) 2000-03-22 2003-10-13 Thin Film Electronics Asa Multidimensjonal adresseringsarkitektur for elektroniske innretninger
US7408598B2 (en) * 2002-02-20 2008-08-05 Planar Systems, Inc. Light sensitive display with selected interval of light sensitive elements
KR100825145B1 (ko) 2003-08-05 2008-04-25 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치의 구동 방법
JP4168945B2 (ja) 2004-01-29 2008-10-22 カシオ計算機株式会社 画像読取装置及びその駆動制御方法
US7915723B2 (en) * 2004-01-29 2011-03-29 Casio Computer Co., Ltd. Transistor array, manufacturing method thereof and image processor
US7612818B2 (en) * 2004-03-29 2009-11-03 Toshiba Matsushita Display Technology Co., Ltd. Input sensor containing display device and method for driving the same
JP4127243B2 (ja) * 2004-05-24 2008-07-30 セイコーエプソン株式会社 光センサ、光センサの読取方法、マトリクス型光センサ回路および電子機器
US8704803B2 (en) * 2004-08-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance using the display device
JP4584215B2 (ja) * 2006-04-17 2010-11-17 三星モバイルディスプレイ株式會社 外光感知センサー及びこれを利用した液晶表示装置
US7859526B2 (en) * 2006-05-01 2010-12-28 Konicek Jeffrey C Active matrix emissive display and optical scanner system, methods and applications
GB2439098A (en) * 2006-06-12 2007-12-19 Sharp Kk Image sensor and display
JP4215086B2 (ja) 2006-09-27 2009-01-28 エプソンイメージングデバイス株式会社 液晶表示装置
EP2085810A4 (en) * 2006-10-19 2011-01-19 Sharp Kk DISPLAY APPARATUS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007179000A (ja) * 2005-12-01 2007-07-12 Hitachi Displays Ltd 液晶表示装置および表示装置
JP2007304519A (ja) * 2006-05-15 2007-11-22 Epson Imaging Devices Corp 液晶表示装置

Also Published As

Publication number Publication date
US8654110B2 (en) 2014-02-18
KR20110030579A (ko) 2011-03-23
KR101207115B1 (ko) 2012-12-03
CN102067072A (zh) 2011-05-18
BRPI0915409A2 (pt) 2015-11-03
EP2302489A1 (en) 2011-03-30
US20110090193A1 (en) 2011-04-21
RU2011100819A (ru) 2012-07-20
WO2010004803A1 (ja) 2010-01-14
JPWO2010004803A1 (ja) 2011-12-22
RU2464623C2 (ru) 2012-10-20
EP2302489A4 (en) 2014-04-02
CN102067072B (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
JP5329539B2 (ja) 表示装置および表示装置の駆動方法
KR102246726B1 (ko) 시프트 레지스터 유닛, 게이트 구동 회로, 디스플레이 디바이스 및 구동 방법
CN109559674B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US20180024677A1 (en) Touch display driving integrated circuit and operation method thereof
KR100678554B1 (ko) 표시 장치
US7843446B2 (en) Direct current to direct current converting circuit, display apparatus having the same and method of driving the direct current to direct current converting circuit
US20070052874A1 (en) Display apparatus including sensor in pixel
WO2011145507A1 (ja) 表示装置
US20130177128A1 (en) Shift register and method thereof
US7414601B2 (en) Driving circuit for liquid crystal display device and method of driving the same
US7436385B2 (en) Analog buffer and driving method thereof, liquid crystal display apparatus using the same and driving method thereof
WO2010007890A1 (ja) 表示装置
TWI381207B (zh) 液晶顯示器
WO2010038513A1 (ja) 表示装置
KR100996217B1 (ko) 표시장치 및 이의 구동방법
KR101285051B1 (ko) 광검출 장치, 그를 이용한 액정표시장치 및 그의 구동방법
KR102108784B1 (ko) 게이트 구동부를 포함하는 액정표시장치
US8593443B2 (en) Display device
KR100761612B1 (ko) 전기 광학 장치 및 전자 기기
JPWO2004042691A1 (ja) サンプルホールド回路およびそれを用いた画像表示装置
JP2016127047A (ja) 表示装置用の光センサ画素回路および表示装置
KR20100006022A (ko) 액정 표시 장치 및 이의 구동 방법
JP2011034540A (ja) 表示装置
US7330171B2 (en) Amplifier circuit
TWI756098B (zh) 指紋畫素單元、指紋感測裝置及整合積體電路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130724

R150 Certificate of patent or registration of utility model

Ref document number: 5329539

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees