JP2016127047A - 表示装置用の光センサ画素回路および表示装置 - Google Patents

Abstract

【課題】制御の簡単化と開口率低減の抑制を実現できる表示装置用の光センサ画素回路および表示装置を得る。【解決手段】ディスプレイ面の少なくとも一部に光センサ（ＰＤ）が内蔵された表示装置用の光センサ画素回路であって、光センサが内蔵されたｎライン目の光センサ画素のそれぞれにおいて、光センサの制御線として、ゲート線（ｎ＋１）をリセット信号として使用し、ゲート線（ｎ）を読み出し信号として使用し、光センサの出力線として、データ線とは異なる一対の配線（Ｖｒｏｖ、Ｖｒｏｌ）を透明電極で新たに形成し、光センサによる検知信号を出力する構成を備える。【選択図】図１

Description

本発明は、液晶表示装置あるいは有機ＥＬ表示装置の光センサ画素回路に関し、特に、ディスプレイ表示面にイメージスキャナ用の光センサを内蔵させる技術に関する。

モバイル機器の高性能化、無線通信環境の高度化、指紋認証Ｓ／Ｗの高度化などにより、携帯端末から指紋認証可能な携帯機器が販売され始めた。この指紋認証のようなイメージスキャナに用いられる光センサを制御する従来技術が、種々提案されている（例えば、特許文献１、２参照）

図７は、特許文献１における従来の画素回路を示した図であり、図８は、特許文献１における従来の画素回路の各部の動作波形を示した説明図である。この特許文献１によると、ゲート線とは別にリセット信号ＲＳＴと、読み出し信号ＲＥＳを追加している。そして、これら２つの信号は、ゲート線とは異なる電源とＴｉｍｉｎｇで駆動されている。

この特許文献１によれば、センサからの信号を読み出す場合に、データ線の１つを電源として、また、他方のデータ線を読み出し線として用いている。従って、特許文献１は、読み出し時の配線としてデータ線を用いている点で、新たな配線の追加がなく、開口率低下を抑制することができる。

また、図９は、特許文献２における従来の画素回路を示した図であり、図１０は、特許文献２における従来の画素回路の各部の動作波形を示した説明図である。この特許文献２によると、リセットにＣＬＫ２信号、読み出しにＳＧＮＤ信号、電源線にＣＬＫ１信号をそれぞれ追加し、光センサの制御を実現している。

この特許文献２は、追加された各信号線が、ゲート線の制御とは異なっている。また、読み出し系は、ＣＬＫ１とＳＯＵＴ線を用いて駆動されている。

国際公開２０１１／０６５５５６号公報 特開２０１１−３９８０６号公報

しかしながら、従来技術には、以下のような課題がある。
特許文献１、２は、両方ともほぼ同一の素子構成で、異なる制御方式を提案しているものである。しかしながら、特許文献１は、駆動振幅、タイミングが、ゲート線とは異なっているため、光センサの制御が複雑化し、専用駆動系（専用ＩＣあるいはＤＤＩへの組み込み）が必要となる。

また、特許文献２は、光センサの制御用に追加配線が必要となり、追加配線によって、開口率が低下し、表示性能（解像度、輝度、消費電力）が低下する課題がある。

このように、光センサを用いた表示装置では、制御の簡単化と、開口率低減の抑制が課題として挙げられる。そして、このような課題を解決するには、ディスプレイ表示面にセンサを内蔵することが考えられる。しかしながら、このようなディスプレイ表示面にセンサを内蔵した製品は、未だ発売には至ってないのが現状である。

本発明は、前記のような課題を解決するためになされたものであり、制御の簡単化と開口率低減の抑制を実現できる表示装置用の光センサ画素回路および表示装置を得ることを目的とする。

本発明に係る表示装置用の光センサ画素回路は、ディスプレイ面の少なくとも一部に光センサが内蔵された表示装置用の光センサ画素回路であって、光センサが内蔵されたｎライン目の光センサ画素のそれぞれにおいて、光センサの制御線として、ゲート線（ｎ＋１）をリセット信号として使用し、ゲート線（ｎ）を読み出し信号として使用し、光センサの出力線として、データ線とは異なる一対の配線を透明電極で新たに形成し、光センサによる検知信号を出力する構成を備えたものである。

本発明によれば、光センサの制御（リセット、読み出し）にゲート線を採用することで、特別な駆動ＩＣを不要としている。さらに、制御線については、新たな追加配線を不要とし、出力線については、透明配線を用いることで、開口率の低下を防止している。このような構成を採用することで、ディスプレイ面に光センサを内蔵することが可能となり、部品点数低減によるコスト低下、顧客への新機能提供が可能となる。この結果、制御の簡単化と開口率低減の抑制を実現できる表示装置用の光センサ画素回路および表示装置を得ることができる。

本発明の実施の形態１における光センサ画素回路の構成図である。 本発明の実施の形態１における光センサ画素回路の、センシング時および読み出し時の各信号の波形を示した図である。 実施例１におけるディスプレイの全体構成を示した模式図である。 実施例１における図３に示したディスプレイの各部における駆動波形を示した図である。 実施例２における光センサ画素回路の画素構成図である。 実施例３における光センサ画素回路のセンサ出力配線の配置を示した断面図である。 特許文献１における従来の画素回路を示した図である。 特許文献１における従来の画素回路の各部の動作波形を示した説明図である。 特許文献２における従来の画素回路を示した図である。 特許文献２における従来の画素回路の各部の動作波形を示した説明図である。

以下、本発明の表示装置用の光センサ画素回路および表示装置の好適な実施の形態につき図面を用いて説明する。

実施の形態１．
図１は、本発明の実施の形態１における光センサ画素回路の構成図である。図１に示された光センサ画素回路は、光センサである１つのフォトダイオードＰＤ、１つのキャパシタＣｓｓ、および１つの薄膜トランジスタＭ１を備えて構成されている。

この図１のような光センサ画素回路において、フォトダイオードＰＤは、カソードがキャパシタＣｓｓを介してゲート線（ｎ）に接続され、アノードがゲート線（ｎ＋１）に接続されており、光量検出を行う。また、薄膜トランジスタＭ１は、ゲートがキャパシタＣｓｓを介してゲート線（ｎ）に接続され、ソースおよびドレインのそれぞれが、一対の配線ＶｒｏｖとＶｒｏｌの間に接続されている。

フォトダイオードＰＤは、ゲート（ｎ）が立ち上がることで読み出しが開始され、ゲート（ｎ＋１）が立ち上がることで、リセットされる。また、光センサ出力時は、Ｖｒｏｖに、あるＶｓｖｏｌ電位（Ｈｉｇｈ電位）が供給され、この電位とＶｓｒｏ電位との間の電位が、ＯＵＴとして出力される。

光センサを用いることに伴って、ＶｒｏｖとＶｒｏｌの一対の配線が新たに追加されることとなる。そして、これらの配線は、センサ出力時以外は、フローティングである。

図２は、本発明の実施の形態１における光センサ画素回路の、センシング時および読み出し時の各信号の波形を示した図である。ゲート線Ｇａｔｅ（ｎ＋１）が立ち上がることで、ノードＶｓの初期値が、Ｖｇｈ−Ｖｔｈｐｄにリセットされる。
Ｖｓｉｎｉ＝Ｖｇｈ − Ｖｔｈｐｄ

それ以後、フォトダイオードＰＤが逆バイアス状態になり、光量に従った電流がゲート線Ｇａｔｅ（ｎ＋１）に流れ、ノードＶｓの電位は、低下する。そして、この状態は、次のゲート線Ｇａｔｅ（ｎ）が活性化されるまで続き、ゲート線Ｇａｔｅ（ｎ）の立ち上がりで、薄膜トランジスタＭ１のゲート電位Ｖｓに応じた電位が、ＯＵＴから出力される。

このような図１の光センサ画素回路の特徴をまとめると、以下のようになる。
（特徴１）光センサの制御（リセット、読み出し）に、ゲート線を流用することで、特別な駆動ＩＣを不要としている。この結果、部品点数の増加を防止できるとともに、制御の簡素化を実現できる。

（特徴２）制御線については、新たな追加配線を不要とし、出力線については、ＶｒｏｖとＶｒｏｌが新たに追加されている。しかしながら、これらの追加配線に関しては、透明配線を用いることで、開口率の低下を防止することができる。

次に、このような特徴を備えた光センサ画素回路を応用した３つの実施例について、具体的に説明する。

［実施例１］
図３は、実施例１におけるディスプレイの全体構成を示した模式図である。実施例１では、図３に示すように、１つのディスプレイを２分割し、上部分は、ディスプレイのみとして駆動し、下部分は、ディスプレイとともに光センサを活性化している。

具体的には、ゲート１からゲートＸまでをディスプレイのみの『ディスプレイモード』として駆動し、ゲートＸ＋１以降をディスプレイとともに光センサを活性化する『ディスプレイ＆センサ出力モード』として駆動する構成を採用している。

なお、図３に示した分割は、一例であり、全画面の中の一部のゲートライン群を『ディスプレイ＆センサ出力モード』として駆動する構成とすることも可能である。

図４は、実施例１における図３に示したディスプレイの各部における駆動波形を示した図である。ゲート１からゲートＸは、『ディスプレイモード』として駆動されている。一方、ゲートＸ＋１以降は、センサ出力開始信号（Ｖｓｓｔ）とともに、読み出し制御信号（Ｖｒｏｃｏｎｔ）が活性化されることで、センサ出力が開始される様子を示している。

［実施例２］
本実施例２では、先の実施例１で示した光センサ画素回路をさらに応用した具体例について説明する。図５は、実施例２における光センサ画素回路の画素構成図である。図５に示すように、本実施例２では、それぞれの画素が、ＲＧＢＷ構成で構成されている。そして、『ディスプレイ＆センサ出力モード』として駆動するゲートラインの領域では、Ｗｈｉｔｅ画素を、センサ画素に置き換えている。

このように、Ｗｈｉｔｅ画素を利用することで、ディスプレイ面に光センサを内蔵する構成を実現し、上述した特徴１、２を得ることができる。

［実施例３］
本実施例３では、先の実施例１で示した光センサ画素回路におけるセンサ出力配線の具体例について説明する。図６は、実施例３における光センサ画素回路のセンサ出力配線の配置を示した断面図である。この図６の例では、誘電体ＩＩＩ層と同一層に、新たに追加される出力線としての配線Ｖｒｏｖ、Ｖｒｏｌを形成している。

以上のように、実施の形態１によれば、光センサの制御（リセット、読み出し）にゲート線を採用することで、特別な駆動ＩＣを不要としている。さらに、制御線については、新たな追加配線を不要とし、出力線については、透明配線を用いることで、開口率の低下を防止している。

このような構成を採用することで、ディスプレイ面に光センサを内蔵することが可能となり、部品点数低減によるコスト低下、顧客への新機能提供が可能となる。この結果、制御の簡単化と開口率低減の抑制を実現できる表示装置用の光センサ画素回路および表示装置を得ることができる。

なお、光センサであるフォトダイオードとしては、ＰＩＮ型ダイオード、アモルファスダイオード、ｎ型ダイオードなどを用いることができる。

Ｍ１ 薄膜トランジスタ、ＰＤ フォトダイオード、Ｖｒｏｖ、Ｖｒｏｌ 一対の配線（出力線）、Ｇａｔｅ（ｎ）、Ｇａｔｅ（ｎ＋１） ゲート線（制御線）。

Claims (8)

1. ディスプレイ面の少なくとも一部に光センサが内蔵された表示装置用の光センサ画素回路であって、
   前記光センサが内蔵されたｎライン目の光センサ画素のそれぞれにおいて、
   前記光センサの制御線として、ゲート線（ｎ＋１）をリセット信号として使用し、ゲート線（ｎ）を読み出し信号として使用し、
   前記光センサの出力線として、データ線とは異なる一対の配線を透明電極で新たに形成し、前記光センサによる検知信号を出力する
   構成を備えた表示装置用の光センサ画素回路。
2. 前記出力線は、前記光センサの活性化時以外においては、電位が固定されずフローティング状態であり、活性化時においては、前記一対の配線のうち、一方があるＨｉｇｈ電位を供給し、他方が前記検知信号を出力する役割を担う
   請求項１に記載の表示装置用の光センサ画素回路。
3. それぞれの前記光センサ画素は、
   カソードが前記ゲート線（ｎ）に接続され、アノードが前記ゲート線（ｎ＋１）に接続され、光量検出を行う１つのフォトダイオードと、
   ゲートが前記ゲート線（ｎ）に接続され、ソースおよびドレインのそれぞれが、前記一対の配線の間に接続され、前記ゲート線（ｎ）を介して前記ゲートに入力される前記読み出し信号に応じて前記フォトダイオードによる検知信号を出力する１つの薄膜トランジスタと
   を含んで構成される請求項１または２に記載の表示装置用の光センサ画素回路。
4. それぞれの前記光センサ画素は、
   前記フォトダイオードの前記アノード、および前記薄膜トランジスタの前記ゲートが、１つのキャパシタを介して前記ゲート線（ｎ）に接続されている
   請求項３に記載の表示装置用の光センサ画素回路。
5. 前記フォトダイオードは、ＰＩＮ型ダイオード、アモルファスダイオード、またはｎ型ダイオードのいずれかである
   請求項３または４に記載の表示装置用の光センサ画素回路。
6. それぞれの前記光センサ画素は、表示用の１画素がＲＧＢＷの４画素で構成されている場合に、Ｗ画素を置き換えることで構成されている
   請求項１から５のいずれか１項に記載の表示装置用の光センサ画素回路。
7. それぞれの前記光センサ画素は、全画面の中の一部のゲートライン群に形成されている
   請求項１から６のいずれか１項に記載の表示装置用の光センサ画素回路。
8. 請求項１から７のいずれか１項に記載の表示装置用の光センサ画素回路を含む表示装置。

Images