TWI286367B - A semiconductor device - Google Patents

A semiconductor device Download PDF

Info

Publication number
TWI286367B
TWI286367B TW094144873A TW94144873A TWI286367B TW I286367 B TWI286367 B TW I286367B TW 094144873 A TW094144873 A TW 094144873A TW 94144873 A TW94144873 A TW 94144873A TW I286367 B TWI286367 B TW I286367B
Authority
TW
Taiwan
Prior art keywords
circuit
film
substrate
semiconductor device
voltage
Prior art date
Application number
TW094144873A
Other languages
English (en)
Other versions
TW200625536A (en
Inventor
Masaaki Hiroki
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200625536A publication Critical patent/TW200625536A/zh
Application granted granted Critical
Publication of TWI286367B publication Critical patent/TWI286367B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2607Circuits therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/3025Wireless interface with the DUT
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays

Description

Π86367 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於一種半導體裝置的製造方法,包含利用 半導體特性的半導體元件’(如電晶體,特別是場效應電晶 體;通常爲金屬氧化物半導體(MOS)電晶體和薄膜電晶 體(TFT ))的檢測方法。更具體地說,本發明係關於非 接觸型檢測裝置和使用該檢測裝置的檢測方法。本發明還 φ 關於包含這種半導體元件的檢測方法的半導體裝置的製造 方法。 【先前技術】 在主動矩陣型液晶顯示器和電致發光(EL)顯示器中 ,TFT —般提供在每個圖素中。在液晶顯示器的情況下, 在形成在每個圖素中的多個TFT中,有些TFT用做開關 元件,而另一些控制電流。 φ 在完成産品之前,在製造其中形成大量TFT的顯示器 期間,在早期階段包含識別缺陷産品的檢測方法對於降低 成本是非常有效的。原因如下:不需要對缺陷産品進行後 續步驟;由於早期發現,因此很容易修復缺陷産品等等。 例如,在EL顯示器中,EL元件的一個電極(圖素電 極)和電容可以利用形成在其間的電晶體互相連接。即使 在用於控制發光元件的發光電路或電路元件中有某些問題 ,也很難證實存在缺陷,直到完成EL顯示器和即使進行 顯示爲止。實際上,對於未成爲産品的EL面板,爲了與 (2) 1286367 滿意的産品區別,形成發光元件,進行封裝’並固定連接 器以完成EL顯示器,藉以對EL顯示器進行檢測。 在這種情況下,形成發光元件、封裝和固定連接器的 方法變成毫無用處,因此不能降低減少時間和成本。此外 ,即使在採用多削角基底形成EL面板的情況下,封裝和 固定連接器的方法就沒有用了,因此也不能減少時間和成 本。 φ 爲了檢測由於半導體膜、絕緣膜或接線(以下只稱爲 “圖形”)的圖形寬度變化而引起的操作故障的部分和由 於灰塵或缺陷膜形成引起的接線斷開或短路的部分,且爲 了證實要檢測的電路或電路元件是否正常操作,進行檢測 。這種缺陷檢測主要分爲光學檢測法和探針檢測法。 根據光學檢測法,由CCD等讀取形成在基底上的圖 形,並且被讀取圖形與參考圖形比較以識別缺陷。根據探 針檢測法,細針(探針)的端部放在基底一側上,並在探 # 針之間的電流或電壓的大小基礎上識別缺陷。通常,前種 方法稱爲非接觸型檢測法,後種方法稱爲觸針型檢測法。 藉由接線直接連接(接觸)到TFT基底上的上述檢測 法識別能用於産品好的TFT基底而不能用於産品的缺陷 TFT基底。但是,根據該方法,在連接接線固定和去除期 間’灰麈可能附著於基底上。此外,根據藉由直接使細針 (探針)與接線接觸的檢測缺陷部分的方法,接線可能被 損壞。這種檢測方法在檢測方法期間可能不必要地增加缺 陷産品。而且,根據光學檢測法,需要很長時間以檢測很 -5- (3) .1286367 多次。 【發明內容】 因此,鑒於上述原因,本發明的目的是提供包含非接 觸型檢測方法的半導體裝置的製造方法,該檢測方法在 E L顯TfC器兀成之目II目b夠確S忍形成在TFT基底上的電路或 電路元件是否正常操作,以便批量生産主動矩陣型EL顯 魯 不器。 本發明的發明人發現了一種方法,即在不直接將檢測 裝置連接到陣列基底上的情況下,藉由電磁感應向接線産 生電動勢而允許電流流過TFT基底的接線。 更具體地說,爲了檢測TFT基底,分開製備檢查基底 。檢查基底具有一次線圈,要檢測的陣列基底(TFT基底 )具有二次線圈。 二次線圈是藉由構圖形成在基底上的導電膜形成的。 # 根據本發明,可以使一次線圈和二次線圈爲:其中在中心 提供磁性物質以形成磁通路。而且,亦可以採用在中心不 提供磁性物質的線圈。 檢查基底的一次線圏與陣列基底的二次線圈重疊,因 此其間保持預定間隔,並且在一次線圈的兩端施加交流電 壓,由此在二次線圏的兩端産生電動勢。希望檢查基底和 陣列基底之間的間隔盡可能的小,且一次線圈和二次線圈 較佳的互相靠近到能控制其間的間隔的程度。 作爲在二次線圈中産生的電動勢的交流電壓在TFT基 -6 - (4) 1286367 底中被校正之後適當地變平緩,因此得到電壓可用做用於 驅動TFT基底的電路或電路元件的直流電壓(以下稱爲“ 電源電壓”)。此外,作爲在二次線圈中産生的電動勢的 交流電壓被波形整形電路等適當整形,因此得到的電壓可 以用做用於驅動TFT基底的電路或電路元件的訊號(以下 稱爲“驅動訊號”)。 驅動訊號或電源電壓施加於TFT基底,藉以驅動電路 φ 或電路元件。當電路或電路元件被驅動時,在電路或電路 元件中産生弱電磁波或電場。藉由確認弱電磁波或電場的 狀態,從大量電路或電路元件中可發現包含沒有正常操作 的電路或電路元件的TFT基底。 可採用已知方法當成確認在電路或電路元件中産生弱 電磁波或電場的方法。 根據本發明,由於上述構造,在不直接將探針連接於 TFT基底的情況下,可確認TFT基底對於産品的適合性。 • 因此,減少了在檢測方法期間由固著於TFT基底上的灰塵 産生的缺陷,這防止了成品率的下降。與光學檢測法不一 樣,在一個檢測方法中可決定TFT基底對於産品的適合性 。因此檢測方法更簡單化,且在批量生産的情況下可以在 短時間內進行檢測方法。此外,沒有形成不必要的發光元 件。 【實施方式】 實施模式1 (5) 1286367 在本實施模式中,將參照圖1-5和圖20A-B到23A-23C說明在陣列基底100上製造多個TFT基底1〇1的方法 、確認製造的TFT基底的品質的檢測方法、和在被決定滿 意的TFT基底上形成發光元件的方法。 在本實施模式中,將說明在TFT基底上形成發光元件 的情況。但是,本發明不僅適用於具有發光元件的發光裝 置(EL顯示器),而且適用於採用利用半導體特性的半 φ 導體元件的所有電設備,如液晶顯示裝置,例如,電晶體 、特別是場效應電晶體,通常爲MOS (金屬氧化物半導體 )電晶體和TFT (薄膜電晶體)。 首先,在陣列基底100上形成包含TFT、圖素部分 103、變壓器的二次線圏l〇4a、整流電路104b和波形整形 電路104c的驅動電路102、和外部訊號輸入端子105。圖 2A-2D中所示的TFT控制流過圖素部分103中的發光元件 的電流,並且在本說明書中,這種TFT稱爲電流控制TFT # 。藉由採用提供在檢查基底上的變壓器一次線圈,變壓器 的二次線圈以非接觸方式對TFT基底傳送驅動電源和驅動 訊號。整流電路將從一次線圏施加的交流電壓整流成直流 電壓。波形整形電路將從一次線圈施加的交流電壓校正爲 驅動訊號的波形(或接近於訊號波形的形狀)。 圖3表示整流電路l〇4b和波形整形電路104c的示意 電路圖。圖4A和4B表示陣列基底100和檢查基底106的 示意頂視圖。 然後,在形成在基底200上的TFT201上形成中間層 (6) 1286367 絕緣膜202,然後修平。作爲中間層絕緣膜202,可採用 選自聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺-醯胺、 環氧樹脂和苯並環丁烯 (BCB )的有機樹脂材料,或選 自氧化矽和氮氧化矽的無機絕緣材料。平均膜厚設定爲約 1.0-2.0 /z m (圖 2A )。 此外’在中間層絕緣膜202上形成絕緣膜203,隨後 形成含有所希望圖形的抗蝕劑掩模,並形成到達T F T 2 0 1 φ 的汲區的接觸孔以提供接線2 0 4。可以藉由利用濺射或真 空蒸氣澱積,形成由Al、Ti或其合金製成的導電金屬膜 ,然後構圖成所希望的形狀,由此獲得接線。 而後,形成要作爲發光元件的陽極的透明導電膜205 。透明導電膜205通常是由氧化銦錫(ITO)或與2-20°/。 氧化鋅(ZnO )混合的氧化銦形成。 蝕刻透明導電膜205以形成圖素電極206。形成要成 爲築堤的有機絕緣膜207 (在本說明書中,在圖素電極上 φ 具有開口並設置成以便覆蓋圖素電極的端部的絕緣膜將稱 爲“築堤”),可以在有機絕緣膜的表面上形成抗靜電膜 ,以便防止帶電。形成抗靜電膜的第一個原因是爲了防止 在後面進行的檢測方法期間灰塵附著於陣列基底。 第二個原因如下。作爲用於發光元件的電極材料,採 用鹼金屬材料如A1和Mg,它們可能對TFT特性産生關鍵 性的損傷。當鹼金屬混合在TFT的主動層中時,TFT的電 特性改變,如此即無法保證隨著時間消逝的可靠性。爲了 防止TFT特性被損壞,TFT製造方法處理室(潔淨空間) -9- (7) 1286367 與發光元件製造方法處理室(潔淨空間)分開,由此防止 TFT的主動層被鹼金屬污染。這樣,在移動處理室時,可 防止灰塵附著於陣列基底。 由於上述原因,在有機絕緣膜上提供抗靜電膜。在本 實施模式中,抗靜電膜可以由能藉由水清洗去除的已知抗 靜電材料形成。可採用任何防止帶電的措施代替形成抗靜 電膜。圖5表示這種狀態中的陣列基底的示意圖。 φ 然後,進行用於確認形成在陣列基底上的電路或電路 元件的操作的檢測。下面參照圖1 (圖22 )說明檢測方法 〇 在與製造TFT的相同方法期間,在陣列基底1〇〇上, 形成二次線圈104a、整流電路104b和波形整形電路104c 。檢查基底106設置在陣列基底100上方。 檢查基底106以非接觸方式(含有預定間隔)水平覆 蓋在陣列基底1〇〇附近。檢查基底106傳送電源電壓和驅 • 動訊號,並在電場和電磁場改變的基礎上檢測陣列基底( TFT基底)上的電路或電路元件的操作。 如圖3所示,整流電路104b由二極體601、電容602 和電阻603構成。二極體601將輸入交流電壓整流成直流 電壓。在本實施模式中,由於在與在陣列基底上形成TFT 相同的方法中形成整流電路l〇4b的二極體,因此藉由圖3 所示的已知方法用二極體代替TFT。 圖20A表示交流電壓在二極體601中被整流之前隨著 時間的變化。圖20B表示被整流之後電壓隨著時間的變化 -10- (8) 1286367 。正如從圖20A的曲線和20B的曲線之間的對比理解到的 ,被整流之後的電壓具有0或在半週期基礎上具有一個極 性的値(所謂的脈動電壓)。 圖20B所示的脈動電壓不能用做電源電壓。因此,通 常情況下,電荷被積累在電容中,由此脈動電壓變平緩爲 直流電壓。實際上,藉由薄膜半導體可以使脈動電壓變得 足夠平緩。然而,由於需要形成大容量的電容,因此電容 φ 本身的面積太大,這是不實際的。因此,根據本發明,含 有不同相位的脈動電壓在被整流之後互相組合(相加), 由此使電壓變平緩。根據所述結構,即使電容的容量很小 ,使脈動電壓也足以變平緩,而且,即使沒有確實提供電 容,也能使脈動電壓足以變平緩。 在圖3中,從四個二極體601輸出的含有不同相位的 四個脈動訊號互相加起來以産生電源電壓。但是,本發明 不限於此。相位分割的數量不限於四個。可以採用任何數 • 量的相位分割,只要來自整流電路的輸出能變平緩以便用 做電源電壓即可。 圖2 1 A-2 1 C表示藉由使多個整流訊號互相相加得到的 電源電壓隨著時間的變化。圖21A表示其中含有不同相位 的四個脈動電壓互相相加以産生一個電源電壓的例子。 藉由使多個脈動電流相加産生電源電壓,因此存在作 爲除了支流以外的分量的漣波。漣波指的是電源電壓的最 高電壓和最低電壓之間的擦痕。由於漣波很小,因此電源 電壓接近於直流。 -11 - 1286367 Ο) 圖2 1 B表示藉由使含有不同相位的八個脈動電壓相加 得到的電源電壓隨著時間的變化。與圖2 1 A所示的電源電 壓隨著時間的變化相比,應該理解漣波是較小的。 圖21C表示藉由使含有不同相位的16個脈動電壓相 加得到的電源電壓隨著時間的變化。與圖2 1 B所示的電源 電壓隨著時間的變化相比,應該理解漣波是較小的。 如上所述,應該理解,藉由使含有不同相位的大量脈 φ 動電壓互相相加,電源電壓的漣波較小,並且可以得到更 滿意的直流。這樣,隨著相位分割數量越大,從整流電路 104b輸出的電源電壓更加平緩。此外,隨著電容602的容 量變大,從整流電路輸出的電源電壓更平緩。 在整流電路l〇4b中産生的電源電壓藉由端子6 04 a和 604b輸出。更具體地說,從端子604a輸出接近於地電壓 ,從端子604b輸出具有正極性的電源電壓。藉由在相反 方向連接二極體的陽極和陰極,輸出的電源電壓的極性可 φ 以是相反的。在陽極和陰極關於二極體在相反方向連接到 端子上的情況下,輸出的方向相反。 在TFT基底上形成各種電路或電路元件(驅動電路、 週邊邏輯電路等),並且要傳送給電路或電路元件的電源 電壓的大小根據每個電路或電路元件的種類或使用而改變 。在圖3所示的整流電路104b中,藉由調整輸入交流訊 號的幅度,可以調整要輸入到每個端子的電壓的大小。此 外,藉由根據電路或電路元件改變要連接的端子,可以改 變傳送到電路或電路元件的電源電壓。 -12- (10) 1286367 本發明中使用的整流電路l〇4b不限於圖3中所示的 構造。本發明的中採用的整流電路104b可以是能從輸入 交流訊號傳送直流電源電壓的電路。 波形整形電路104c是用於形成隨著時間的改變量即 電壓、電流等的波形和整形波形的電子電路。在圖3中, 具有電阻606和608和電容607和609的每個電路元件組 合以構成波形整形電路l〇4c。不用說,波形整形電路 • 1 〇 4 c不限於圖3所示的構造。本發明的採用的波形整形電 路l〇4c從輸入交流的電動勢産生時鐘訊號(CLK)、啓 始脈衝訊號(S P )和視頻訊號並輸出它們。從波形整形電 路l〇4c輸出的訊號不限於上述那些。可以從波形整形電 路104c輸出具有任何波形的訊號,只要它們能産生藉由 在T F T基底的電路或電路元件中監視決定缺陷部分的電磁 波或電場即可。而且,放大器由參考標記605表示。 在檢查基底106上,提供變壓器的一次線圈1〇7、光 φ 學特性因電場改變而改變的材料(泡克耳斯材料(Pockels cell)或液晶)108、和形成以夾住材料108的透明導電膜 (通常由IT0形成)109a和109b,且該透明導電膜l〇9b 接地。 形成在檢查基底106上的一次線圈107a和形成在陣 列基底上的二次線圈1 〇4a不是提供在中心以形成磁路徑 的磁性物質。當檢查基底1 06和陣列基底1 00保持以互相 靠近時,藉由在一次線圈l〇7a的兩端之間施加交流電壓 ,二次線圈l〇4a在其兩個端子之間産生電動勢。 -13- (11) 1286367 作爲在二次線圈中産生的電動勢的交流電壓被形成在 陣列基底100上的整流電路104b整流並變平緩,藉此, 變平緩的電壓可用做用於驅動陣列基底100上的電路或電 路元件的直流電壓(以下稱爲“電源電壓”)。此外,作 爲在二次線圈104a中産生的電動勢的交流電壓被形成在 陣列基底100上的波形整形電路104c適當整形成訊號波 形,藉此,被整形的電壓可用做用於驅動陣列基底1〇〇上 φ 的電路或電路元件的訊號(以下稱爲“驅動訊號”)。 接著,將詳細說明一次線圈107a和二次線圈l〇4a的 構造。圖23A-23C顯示線圈的放大圖。 圖23A中所示的線圈具有圓螺旋形,其中在線圏兩端 形成線圈端子。圖23B中所示的線圈具有矩形螺旋形狀, 其中在線圈兩端形成線圈端子。 關於本發明中使用的線圏,只需要線圈的整個接線形 成在同一平面內,線圈的接線捲繞成螺旋形。因此,當在 # 垂直於形成線圈的平面的方向觀看時,線圈的接線可呈現 圓形或有角形狀。 此外,如果需要,線圈的匝數、線寬、和佔據基底的 面積可適當由設計者設定。 如圖1所示,檢查基底106的一次線圈形成部分107 和陣列基底(TFT基底)100的二次線圏形成部分104以 其間預定的間隔互相重疊。 圖2 3 C顯示一次線圈形成部分1 〇 7與二次線圈形成部 分104疊加部分之放大圖。在圖23C中,一次線圏l〇7a -14- (12) 1286367 的接線的捲繞方向與二次線圈l〇4a的相同。然而,本發 明不限於這種構造。一次線圈的捲繞方向可以與二次線圏 的相反。 在本實施模式中,在預定壓力下,經由檢查基底106 ,在檢查基底106和陣列基底100之間注入氣體,藉此在 其間保持預定間隔。這個間隔可以由本領域技術人員適當 決定。但是,在本實施模式中,該間隔較佳的在10-2 00 φ // m範圍內。此外,爲了在檢查基底106和陣列基底100 之間注入氣體,檢查基底106提供有用於注入氣體的多個 孔。 可使用絕緣液體代替氣體,以便保持陣列基底1 〇〇和 檢查基底1 〇 6之間的間隔。 檢測裝置提供有驅動電源和驅動訊號輸入裝置1 1 1、 光源(可採用無干擾光源如鹵素燈和放電燈)1 1 2a、光學 系統1 1 2 b、視頻相機1 1 3、和影像處理裝置1 1 4。在給 φ TFT施加電壓之前,照射來自光源 1 12a的光,來自 Pockel cell的表面的光態被視頻相機113作爲影像捕獲, 然後採用影像處理裝置1 1 4進行影像處理。 作爲檢測形成在提供在檢查基底1 06上的陣列基底( TFT基底)100上的電路或電路元件上的資訊的方法,可 採用其光學特性因電場改變而改變的材料(Pockel晶體 )如液晶或Pockel cell。在檢查基底1〇6中,Pockel cell 108夾在第一電極109a和第二電極i〇9b之間(圖22)。
Pockel cell是具有電光效應(p0Ckel效應)的光學 -15- (13) 1286367
元件,它利用電光特性根據施加電壓而改變的性能。藉由 對晶體施加交流電壓或脈衝電壓,這個性能可用於光調變 、快門、和圓偏振光的產生和檢測。更具體地說,Pockel cell 是 NH4H2P〇4、BaTi03、KH2P〇 ( KHP ) 、KD2P04 ( D KDP ) 、LiNb03、ZnTe 或 ZnO 等之晶體。 似陣列基底的電路或電路元件被驅動以改變電場,且 電場的改變引起在Pockel cell中的雙折射,由此透射率呈 φ 現不同。更具體地說,和與正常電路或電路元件疊加的部 分中的Pockel cell相比,與缺陷電路或電路元件疊加的部 分中的Pockel cell表現爲更亮或更暗。 例如,透光率在形成在圖素中的正常TFT和缺陷TFT 之間改變。原因如下:當設置裝置基底以便垂直於Pockel cell的鐵電晶體的光軸時,由於在電路或電路元件中産生 的電場而在鐵電晶體中産生雙折射。 關於具有在電場方向的分量的偏振光的雙折射的折射 Φ 率由電場強度決定。因此,在具有相同結構和正常操作的 多個電路或電路兀件中,産生具有相同強度的電場,因此 與每個電路或電路元件重疊的部分中的鐵電晶體的折射率 基本上相同。 然而’在缺陷電路或電路元件中産生的電場比在其他 正常電路或電路元件中産生的電場強或弱。因此,與缺陷 電路或電路元件重疊的部分中的鐵電晶體的折射率不同於 與其他正常電路或電路元件重疊的部分中的鐵電晶體的折 射率。當藉由Pockel cell觀察裝置基底時,和與正常電路 -16- (14) 1286367 或電路元件重疊的部分相比,與缺陷電路或電路元件重疊 的部分表現爲更亮或更暗。 例如,如圖1所示,下列情況是可能的:利用光學系 統如偏振束分離器將在垂直於陣列基底的方向的光分離, 並且監視光的強度,由此計算Pockel cell的透射率,以便 檢測缺陷部分。藉由多次監視光得到的結果可進行某種運 算處理,以便檢測缺陷部分。 φ 還可以將來自要檢測的所有電路的輸出輸入到用於檢 測的電路,並利用電光元件測量在用於檢測的電路中産生 的電場強度,由此決定缺陷的存在或決定缺陷部分本身。 採用用於檢測電路不需要用Pockel cell監視要檢測的所有 電路或電路元件中的光,由此簡化和加速檢測方法。 缺陷的檢測不限於圖素部分,本檢測方法可適用於任 何電路或電路元件。例如,Pockel cell可以與驅動電路或 訊號線驅動電路疊加,並監測折射率,由此可同樣檢測缺 • 陷部分。此外,可同樣檢測在裝置基底上的路由路線中産 生的如斷開和短路等缺陷。 由於上述檢測方法,確認陣列基底上的每個TFT基底 是否適合於産品。此後,檢測方法之前已經形成抗靜電膜 的情況下,去掉抗靜電膜,並蝕刻有機絕緣膜以形成築堤 207,然後在230-350 °C下進行熱處理。 然後分離陣列基底100以形成TFT基底101。關於在 陣列基底1 00上如何形成TFT基底和二次線圈形成部分 104 (二次線圈l〇4a、整流電路104b、波形整形電路104c -17- (15) 1286367 ),可以由本領域技術人員適當決定。但是,較佳的,形 成TFT基底和檢測電路,以便TFT基底101上的驅動電 路可與用在檢測方法中的二次線圈l〇4a、整流電路104b 、波形整形電路l〇4c分離,以便其間不留下電氣和物理 連接,如圖5所示。 然後,在上述檢測方法中被決定適合於産品的TFT基 底101的圖素電極206上,形成絕緣膜208、有機化合物 φ 層209、和陰極210。被決定適合於産品的TFT基底從用 於分析缺陷的製造方法中除去。當可以修復缺陷TFT基底 以便適合於産品時,缺陷TFT被修復並再回到檢測方法。 作爲絕緣膜208,藉由旋塗形成厚度爲l-5nm的由聚 醯亞胺、醯胺、丙烯酸樹脂等構成的有機樹脂絕緣膜。 有機化合物層209是藉由堆疊包含電洞注入層、電洞 傳送層、電洞阻擋層、電子傳送層和電子注入層以及發光 層的多個層的組合形成的。有機化合物層209的厚度較佳 _ 約爲 10-400nm (圖 2D)。 陰極210是在形成有機化合物層209之後藉由氣相澱 積形成的。作爲陰極210的材料,不僅可採用MgAg或 Al-Li合金(鋁和鋰的合金),而且可以採用藉由屬於週 期表1或2族的元素和鋁的共氣相澱積形成的膜。陰極 210的厚度較佳爲約80-200nm。 如上所述,可藉由採用形成在陣列基底100上的多個 TFT基底101製造發光裝置。 在本實施模式中,玻璃基底用做陣列基底。然而,也 -18- (16) 1286367 可採用石英基底或塑膠基底。在採用塑膠基底的情況下, 基底的耐熱溫度低,因此本領域技術人員可以適當決定在 塑膠基底能承受的溫度下進行製造方法。 形成在檢查基底和陣列基底上的線圈的匝數、線寬、 形狀和佔據基底的面積可由本領域技術人員適當決定。但 是,考慮到二次線圈的匝數與一次線圏的匝數的比和引入 到二次線圏的電壓與施加於一次線圏的電壓的比成反比, φ 因此決定這些參數是很重要的。 實施模式2 在本實施模式中,將參照圖4A和4B及圖6說明用於 TFT基底的另一檢測方法。 當形成在陣列基底上的TFT基底上的電路或電路元件 操作時,産生電磁波。根據本實施模式中所揭示的檢測方 法,藉由測量電磁波的強度和頻率,和在某一時間週期基 φ 礎上的電磁波的強度和頻率,確認TFT基底是否適合於産 品。 被決定滿意(適合於産品)的TFT基底上的電路的電 磁波的強度及在某一時間週期基礎上的強度和頻率可預先 被測量並使用以相比較以決定TFT基底對産品的適合性。 然後,利用電磁感應,對形成在陣列基底上的TFT基 底上的電路或電路元件傳送電源電壓和驅動訊號。此時, 利用具有能測量電磁波的天線的檢查基底,測量電磁波的 強度和頻率及在某一時間週期(某定時)基礎上的強度和 -19- (17) 1286367 頻率。 檢查基底301用與實施模式1相同的方式提供有一次 線圈3 02。當在一次線圈的兩個端子之間施加來自驅動電 源和驅動訊號輸入裝置3 05的交流電壓時,在二次線圏 l〇4a的兩個端子之間産生電動勢。 然後,作爲在二次線圈l〇4a中産生的電動勢的交流 電壓被形成在陣列基底100上的整流電路l〇4b整流和變 φ 平緩,藉此變平緩的電壓可用做用於驅動陣列基底的電路 或電路元件的直流電壓(以下稱爲“電源電壓”)。此外 ,作爲在二次線圈1 04a中産生的電動勢的交流電壓被形 成在陣列基底100上的波形整形電路104c適當整形成訊 號波形,藉此被整形的電壓可用做用於驅動陣列基底1 〇〇 上的電路或電路元件的訊號(以下稱爲“驅動訊號”)。 當由整流電路和波形整形電路傳送驅動電源和驅動訊 號時,如實施模式1中所述,形成在TFT基底上的電路或 φ 電路元件操作以産生電磁波。利用提供在檢查基底301上 的天線3 03測量産生的電磁波的強度和光譜及在定時基礎 上的強度和光譜。作爲提供在檢查基底301上的天線303 (電磁感測器),可採用具有1 MHz-1 GHz的測量頻率帶 的已知感測器(天線)。此外,爲使檢查基底3 01不與陣 列基底100接觸,和爲了提高由陣列基底100上的電路或 電路元件産生的電磁波的測量可重復性,需要總是保持檢 查基底3 0 1和陣列基底1 00之間的預定間隔。在本實施模 式中,在預定壓力下,將氣體注入檢查基底301中,由此 -20- (18) 1286367 在檢查基底30 1和陣列基底1 00之間保持預定間隔。這個 間隔可由本領域技術人員適當決定。但是,在本實施模式 中,間隔設定在10-200/zm的範圍內。爲了注入氣體,檢 查基底提供有多個孔304。圖4A和4B示意性地顯示一次 線圈3 02和檢查基底3 0 1上的外部訊號輸入端子之間以及 二次線圈104a和陣列基底100上的外部訊號輸入端子105 之間的關係。 φ 在天線3 03中,爲了得到用於獲得位置資訊如由形成 在陣列基底1 00上的電路或電路元件産生的電磁波的強度 和頻率所需要的解析度,較佳的用於在檢查基底301上形 成天線3 03的間隔做得盡可能的小,以便可形成更小的天 線。用於形成天線3 03的間隔可由本領域技術人員適當決 定,以便根據圖素尺寸得到最佳解析度。 此外,藉由盡可能保持檢查基底和陣列基底之間的間 隔爲預定値(在本實施模式中爲l〇〇/zm或更小),可提 • 高解析度。 電磁波的強度和頻率的測量結果是藉由天線3 03得到 的,並利用影像處理裝置3 0 6分析。由此可以例如藉由顔 色編碼顯示電磁波的強度分佈。 根據在本實施模式中揭示的檢測方法,藉由同時測量 由電路或電路元件産生的電磁波的強度和頻率及在某一時 間週期基礎上的電磁波的強度和頻率,確認形成在陣列基 底上的電路或電路元件的操作。因此可在短時間週期內確 認TFT基底是否適合於産品。 -21 - (19) 1286367 當完成本實施模式中的檢測方法時,陣列基底1 〇〇被 分成單獨的TFT基底101。此後,可在被決定適合於産品 的TFT基底上形成發光元件以製造EL顯示器。TFT基底 可粘接到相對基底上,其間密封液晶以製造液晶顯示器。 由於在製造方法中包含上述檢測方法,因此可以不在 包含大量缺陷圖素或缺陷驅動電路的TFT基底上形成發光 元件。因此,不會浪費用於形成發光元件的材料,這就可 φ 以降低製造成本。 此外,可利用非接觸方式將驅動電源或驅動訊號傳送 給陣列基底。因此,可防止在檢測方法(或爲檢測方法之 準備)期間灰塵附著於陣列基底上以污染陣列基底。 實施例 實施例1 在本實施例中,將說明根據本發明製造的發光元件。 φ 這裏,將參照圖7A-7D到10A和10B說明製造具有在同 一基底上的本發明的發光元件、提供在圖素部分週邊的驅 動電路的TFT (η通道TFT和p通道TFT)、變壓器的二 次線圈、整流電路,和用於檢測TFT基底的驅動的波形整 形電路的圖素部分的方法的例子。 首先,在本例中,採用由玻璃如以Corning公司生産 的#705 9玻璃和# 1 73 7玻璃爲代表的硼矽酸鋇玻璃或硼矽 酸鋁玻璃製成的基底900。作爲基底900,可採用具有透 明度的任何基底,並且可採用石英基底。此外,可採用具 -22- (20) 1286367 有能承受本實施例的處理溫度的耐熱性的塑膠基底。 然後,如圖7A所示,在基底900上形成由絕緣膜如 氧化矽膜、氮化矽膜或氮氧化矽膜製成的底絕緣膜901。 在本例中,底絕緣膜90 1具有雙層結構。但是,底絕緣膜 901可以具有單層結構或兩層或多層絕緣膜的多層結構。 作爲底絕緣膜901的下層,採用SiH4、NH3和N20作爲反 應氣體,利用電漿CVD形成厚度爲10-20Onm (較佳50-φ l〇〇nm)的氮氧化矽膜901a。在本實施例中,形成厚度爲 50nm的氮氧化矽膜 901a (成分比:Si = 32%,0 = 27°/。, N = 24%和H=17%)。然後,作爲底絕緣膜901的上層,採 用SiH4和N20作爲反應氣體,利用電漿CVD在其上形成 厚度爲 50-200nm (較佳 100-150nm)的氮氧化砂膜 901b 。在本例中,形成厚度爲10 Onm的氮氧化矽膜901b (成 分比·· Si = 3 2%,0 = 5 9〇/〇,N = 7%和 H = 2% )。 然後,在底絕緣膜901上形成半導體層902-906。半 # 導體層906是藉由使整流電路中的TFT變形而用於形成二 極體。在本說明書中,包含通道形成區和其中添加高濃度 的η型雜質的要成爲後來的源區和汲區的區域的半導體層 被稱爲主動層。利用已知方法(濺射、LPCVD、電漿CVD 等)’藉由形成具有非晶結構的半導體膜,並對半導體膜 進行已知的結晶(鐳射結晶、熱結晶、採用催化劑如鎳的 熱結晶)’以便得到結晶半導體膜,並將該結晶半導體膜 構圖成所希望的形狀,由此得到半導體層902-906。半導 體層902-906形成爲25-80nm (較佳30-60nm)的厚度。 -23- (21) 1286367 對於結晶半導體膜的材料沒有特別的限制。較佳的,結晶 半導體膜是由矽或矽鍺(SixGei-xCXM.000 1-0.02 ))合 金構成。在本例中,藉由電漿CVD形成厚度爲55nm的非 晶矽膜,然後將含有鎳的溶液保持在非晶矽膜上。該非晶 矽膜在50(TC脫水一小時,在5 50°C熱結晶4小時,並進 行鐳射退火以提高結晶,由此形成結晶矽膜。藉由光微顯 影構圖該結晶矽膜以形成半導體層902-906。 φ 形成半導體層902-906之後,爲了控制TFT的臨界値 ’用微量的雜質元素摻雜(硼或磷)半導體層9 02-9 06。 在利用鐳射結晶製造結晶半導體膜的情況下,可採用 脈衝振蕩型或連續發光型準分子雷射器、YAG雷射器或 YV04雷射器。在採用這些雷射器的情況下,採用這樣的 方法,以便從鐳射振蕩器發射的鐳射被光學系統聚集成線 形並照射半導體膜。結晶的條件可由本領域技術人員適當 選擇。但是,在採用準分子雷射器的情況下,脈衝振蕩頻 φ 率設定爲300Hz,鐳射能量密度設定爲1 00-4 00m J/cm2 ( 通常爲200-300 mJ/cm2 )。在使用 YAG雷射器的情況下 ,採用二次諧波,脈衝振蕩頻率設定爲30_3 00kHz,鐳射 能量密度設定爲300-600mJ/cm2(通常爲 350-500 mJ/cm2 )。被聚集成寬度爲l〇〇-l〇〇〇//m (例如400//m)的線形 的鐳射照射在基底的整個表面上,且此時線形鐳射的重疊 率可以爲50-90%。 然後,形成覆蓋半導體膜902-906的907。閘極絕緣 膜907是藉由電漿CVD或灑射由厚度爲4 0-15 Onm的含有 -24- (22) 1286367 矽的絕緣膜製成的。在本實施例中,利用電漿CVD形成 厚度爲1 10nm的氮氧化矽膜(成分比:Si = 32%,0 = 59%, N = 7%,H = 2% )作爲閘極絕緣膜907。不用說,閘極絕緣 膜907不限於氮氧化矽膜,可具有含有矽的其他絕緣膜的 單層結構或多層結構。 在使用氧化矽膜的情況下,藉由電漿CVD,混合原矽 酸四乙酯(TEOS)和02並在4 0Pa的反應壓力、300 °C-φ 400°C的基底溫度和0·5-0·8 W/cm2的高頻(13·56ΜΗζ)功率 密度下進行放電,形成閘極絕緣膜907。如此形成的氧化 矽膜藉由在400-5 00°C的熱退火的後面步驟可呈現作爲閘 極絕緣膜的滿意特性。 在閘極絕緣膜907上形成厚度爲200-4OOnm (較佳爲 2 5 0-35 Onm )的用於形成閘極的耐熱導電層90 8。耐熱導 電層908可以具有單層結構,或者,如果需要,可具有多 個層(例如兩層或三層)的多層結構。耐熱導電層908含 φ 有選自由Ta、Ti和W、構成的組的一種元素、含有該元 素的合金、或所述元素的組合的合金膜。這些耐熱導電層 是藉由濺射或CVD形成的。爲了降低電阻,較佳的,降 低含在耐熱導電層中的雜質的濃度。特別是,氧的濃度較 佳設定爲30ppm或以下。在本例中,形成厚度爲3〇〇nm 的W膜。可用W做靶、藉由濺射形成…膜,或者利用六 氟化鎢(WF6 )藉由熱CVD形成W膜。在任何情況下, 爲了用該膜做閘極’需要降低電阻。希望w膜的電阻設 定爲20 // Ω cm或以下。可藉由放大晶粒來降低w膜的電 -25- (23) 1286367 阻。然而,在大量雜質元素如氧含在W膜中的情況下, 阻止了結晶,並增加了電阻。因此,在灑射的情況下,使 用純度爲99.9999%的W靶,並且應該小心,以便在膜形 成期間雜質不混入氣相中以形成W膜,由此可實現9-20 β Ω cm的電阻。 另一方面,在使用Ta膜用於耐熱導電層908的情況 下,可藉由濺射同樣形成耐熱導電層908。Ta膜是用 Ar φ 做濺射氣體形成的。如果給濺射氣體添加適量的Xe或Kr ,可減輕要形成的膜的內部應力,以便防止膜剝落。處於 α相的Ta膜的電阻約爲20 // Ω cm,因此這個Ta膜可用 於閘極。另一方面,處於3相的Ta膜的電阻約爲180 // Ω cm,因此這個Ta膜不適合用於閘極。由於TaN膜具 有接近於α相的晶體結構,如果在Ta膜下面形成TaN膜 ,則很容易獲得α相的Ta膜。雖然圖中未示出,但在耐 熱導電層90 8下面形成厚度約爲2-2 0nm的用磷(P)摻雜 • 的矽膜是有效的。這能增強粘附性和防止在矽膜上要形成 的耐熱導電層908被氧化,同時防止在耐熱導電層908和 909中存在的微量鹼金屬元素擴散到第一形狀閘極絕緣膜 907中。在任何情況下,耐熱導電層908較佳的具有在 10-50// Ω cm範圍內的電阻。 此外,作爲形成閘極的另一例子,以用雜質元素如磷 摻雜的多晶矽膜爲代表的半導體膜可用做第一導電膜。而 且,可使用具有三層結構的閘極。三層結構的閘極可藉由 如下組合形成:鎢(W )膜作爲第一導電膜、Cu膜作爲第 -26- (24) 1286367 二導電膜和鈦(Ti )膜做爲第三導電膜的組合,鉅(TaN )膜作爲第一導電膜、鋁(A1)膜作爲第二導電膜和鈦( Ti)膜作爲第三導電膜的組合,氮化鉬(TaN)膜作爲第 一導電膜、鋁(A1)膜作爲第二導電膜和鈦(Ti)膜作爲 第三導電膜的組合,和氮化鉬(TaN )膜作爲第一導電膜 、Cu膜作爲第二導電膜和鈦(Ti )膜作爲第三導電膜的 組合。 φ 在本實施例中,形成TaN膜作爲第一導電層(第一導 電膜)908,形成 W膜作爲第二導電層(第二導電膜) 909 (圖 7A )。 然後,藉由光微顯影形成用於形成閘極的抗鈾劑掩模 9 1 0a和用於形成二次線圈的抗蝕劑掩模9 1 Ob。進行第一 蝕刻方法。第一鈾刻方法是在第一和第二蝕刻條件下進 行的。 在本實施例中,用Cl2、CF4和〇2作爲蝕刻氣體,且各 φ 個氣體的流速爲25/25/1 0(SCCm),藉由在IPa壓力和傳送 的3.2W/cm2的RF(13.56MHz))功率下,産生電漿,由此在 ICP蝕刻裝置中進行第一蝕刻方法。進一步對基底側(樣 品階段)傳送224mW/cm2的RF( 1 3.5 6MHz)功率,由此基 本上對其施加負自偏壓。在第一蝕刻條件下蝕刻W膜。 然後在不除去抗蝕劑掩模的情況下,用CF4和Cl2作爲蝕 刻氣體,且各個氣體的流速爲3 0/3 0(SCCm),藉由在IPa壓 力和傳送的 RF(13.56MHz))功率下,産生電漿,由此在 第二蝕刻條件下進行蝕刻。進一步對基底側(樣品階段) -27- (25) 1286367 傳送20W的RF(13.56MHz)功率,由此基本上對其施加負 自偏壓。 由於第一蝕刻方法,形成具有第一錐形的導電層911_ 915。導電層911-915形成以獲得之錐角爲15°-30°。爲了 在不留殘餘物的情況下進行蝕刻,進行蝕刻時間增加約 10-20%的過蝕刻。由於氮氧化矽膜(閘極絕緣膜907 )相 對於W膜的選擇率爲2-4 (通常爲3),因此氮氧化矽膜 φ 的露出表面藉由過蝕刻被蝕刻約20-50nm。 藉由第一摻雜方法對半導體層902-906添加具有一種 導電性的雜質元素。這裏,在不除去抗鈾劑掩模9 1 0 a的 情況下添加η型雜質元素。用具有第一錐形的導電膜911-91 5做掩模,以自對準方式給半導體層902-906的一部分 添加雜質,由此形成第一 η型雜質區91 6-920。作爲η型 雜質元素,採用屬於15族(通常爲磷(Ρ)或砷(As)) 的元素。這裏,藉由離子摻雜,用磷(P)以lxl02G-φ lxl〇21原子/cm3的濃度範圍對第一 n型雜質區91 6-920添 加η型雜質元素(圖7Β)。 然後,在不除去抗蝕劑掩模的情況下進行第二蝕刻方 法。第二蝕刻方法是在第三和第四蝕刻條件下進行的。用 CF4和Cl2作爲蝕刻氣體,且各個氣體的流速爲3 0/3 0(SCCm) ,藉由在IPa壓力和傳送的RF(13.56MHz))功率下産生電 漿,由此利用與第一蝕刻方法相同的方法在ICP蝕刻裝置 中進行第二蝕刻方法。對基底側(樣品階段)傳送20W 的RF(13.56MHz)功率,由此基本上對其施加負自偏壓。 -28- (26) 1286367 在第三蝕刻條件下,形成導電膜921 _925,其中 w膜和 TaN膜被蝕刻到相同程度(圖7C )。 然後,在不除去抗蝕劑掩模的情況下,用CF4、Cl2 和 〇2作鈾刻氣體,藉由在 1 Pa壓力和傳送的 RF(13.56MHz))功率下産生電漿,由此在第四蝕刻條件下 進行蝕刻。對基底側(樣品階段)傳送 20W 的 RF( 13·56ΜΗζ)功率,由此基本上對其施加負自偏壓。w膜 φ 是在第四蝕刻條件下被蝕刻的,由此形成第二成形導電膜 926-93 0 (圖 7D ) ° 在本實施例中,在完成用於形成閘極的所有鈾刻方法 之後,藉由用螺旋形掩模蝕刻,可形成二次線圏。因此, 在蝕刻期間要形成閘極的區域用掩模覆蓋。此外,螺旋形 掩模形成得使二次線圈具有1 mm的外徑和0 · 5 mm的內徑 。然而,二次線圈的形狀不限於圓螺旋形狀,可以由本領 域技術人員適當決定。此外,形成在每個TFT基底上的二 φ 次線圈的數量可以和TFT基底的驅動電壓一起由本領域技 術人員適當決定。另外,形成二次線圈的方法不限於本實 施例,可以由本領域技術人員決定。 然後,進行第二摻雜方法(藉由第二形狀第一導電膜 926a-93 0a對半導體層添加η型雜質元素),由此在接觸 第一 η型雜質區916-92 0的通道形成區的一側形成第二η 型雜質區933 -93 7。第二η型雜質區中的雜質的濃度設定 爲1χ1016-1χ1019原子/cm3。在第二摻雜方法中,採用如 下條件:其中甚至藉由作爲第一層的第二形狀導電膜 -29- (27) 1286367 926a-93 0a的錐部對半導體層添加n型雜質元素。在本說 明書中,與作爲第一層的第二形狀導電膜926a-93 0a重疊 的第二η型雜質區被稱爲Lm ( ov的意思是“重疊”)區 ,並且不與作爲第一層的第二形狀導電膜926a-930a重疊 的第二η型雜質區將稱爲Uff ( off的意思是“偏移”) 區(圖8 A )。 然後,如圖8B所示,在要成爲在後面完成的p通道 φ TFT的主動層(包含通道形成區和要成爲其中添加高濃度 雜質的源/汲區的區域的半導體層)的半導體層902、905 和906中形成具有與上述導電性相反的導電性的雜質區 939 (939a、93 9b ) 、940 (940a、940b )和 941 (941a、 941b)。用第二形狀導電層926、929和930做掩模,添 力D P型雜質元素,由此用自對準方式形成雜質區。此時, 用抗蝕劑掩模938a和93 8b覆蓋要成爲在後面完成的η通 道TFT的主動層的半導體層903和904的整個表面。藉由 φ 離子摻雜,採用乙硼烷(B2H6),形成p型雜質區939、 940和941,p型雜質區939、940和941的p型雜質元素 的濃度設定爲2xl02G-2xl021原子/cm3。 具體而言,精確地對P型雜質區930、940和941添 加η型雜質元素。然而,p型雜質區93 9、94 0和941中的 Ρ型雜質元素的濃度是η型雜質元素濃度的1.5-3倍。因 此,對於Ρ型雜質區939、940和941用做ρ通道TFT的 源和汲區沒有問題。 隨後,如圖8C所示,在第二形狀導電層926-930和 -30- (28) 1286367 閘極絕緣膜上形成第一中間層絕緣膜942。第一中間層絕 緣膜942可以由氮化矽膜、氧化矽膜、氮氧化矽膜或其組 合的層疊膜構成。在任何情況下,第一中間層絕緣膜942 由無機絕緣材料構成。第一中間層絕緣膜942的厚度設定 爲100-200nm。在用氧化矽膜作爲第一中間層絕緣膜942 的情況下,混合TEOS和02並在反應壓力爲40Pa、基底 溫度爲 3 00-400°C和高頻(13·56ΜΗζ)功率密度爲 0.5-φ 〇.8W/cm2下進行放電,由此藉由電漿CVD形成第一中間 層絕緣膜942。在用氮氧化矽膜作爲第一中間層絕緣膜 942的情況下,由SiH4、N20和NH3製成的氮氧化矽膜或 由SiH4和N20製成的氮氧化矽膜可藉由電漿CVD形成。 這種情況下的膜形成條件如下:反應壓力爲20-200Pa,基 底溫度爲 300-400°C,高頻(60MHz)功率密度爲 0.1-l.OW/cm2。作爲第一中間層絕緣膜942,可採用由SiH4、 N20和H2製成的氧化、氮化和氫化的矽膜。氮化矽膜還 φ 可以藉由電漿CVD由SiH4和NH3形成。 以各個濃度添加的η型或p型雜質元素被啓動。這個 方法是藉由採用退火爐的熱退火進行的。此外,可採用鐳 射退火或快速熱退火(RTA)。在氧濃度爲lppm或更少 (通常爲O.lppm或更低)的氮氣氛中在400-700°C (通常 爲5 00-60 0°C )下進行熱退火。在本實施例中,在5 50 °C下 進行熱處理4小時。此外,在採用具有低耐熱溫度的塑膠 基底作爲基底900的情況下,較佳採用鐳射退火。 在上述熱處理期間,在使半導體層結晶的方法中使用 -31 - (29) 1286367 的催化元素(鎳)移動(吸氣)到以高濃度添加屬於週期 表的15族並具有吸氣功能的元素(本實施模式中爲磷) 的第一 η型雜質區中,由此可以降低通道形成區中的催化 元素的濃度。 啓動方法之後,改變氣氛氣體,並在含有3“00%氫 的氣氛中在300-4 50。C下進行熱處理12小時,由此使半 導體層氫化。在這個方法期間,半導體層中的1〇16-φ l〇18/cm3的懸垂鍵以熱激發氫終結。作爲氫化的另一中方 式,可進行電漿氫化(採用由電漿激發的氫)。在任何情 況下,希望半導體層中的缺陷密度設定爲1〇 16/cm3或更低 。爲此,可以添加約爲0.0 1 - 0 · 1原子%量的氫。 形成由有機絕緣材料製成的平均厚度爲1·0-2·0μιη第 二中間層絕緣膜943。作爲有機樹脂材料,可採用聚醯亞 胺、丙烯酸樹脂、醯胺、聚醯亞胺-醯胺、BCB (苯並環丁 烯)等。例如,在採用熱聚合的聚醯亞胺的情況下,在施 # 加於基底之後,藉由在潔淨爐中,在3 00°C下燒結形成第 二中間層絕緣膜943。在採用丙烯酸樹脂的情況下,採用 2-液體型。在這種情況下,主材料與固化劑混合,之後利 用旋塗器將混合物塗敷基底的整個表面。然後,在熱板上 ,在8 0 ° C暫時加熱所得到的基底6 0秒,隨後在潔淨爐中 ,在250°C燒結60分鐘。 如上所述,藉由形成有機絕緣材料的第二中間層絕緣 膜9 4 3,使表面滿意地平面化。此外,有機樹脂材料一般 具有低介電常數,因此可降低寄生電容。然而,有機樹脂 -32- (30) 1286367 材料由於其吸溼特性而不適合用做保護膜。因此,有機絕 緣材料可與作爲第一中間層絕緣膜9 4 2形成的氧化矽膜、 氮氧化砂膜或氮化砂膜組合,與本實施例一樣。此外,在 本實施例中,第二中間層絕緣膜943由有機絕緣材料製成 。然而,還可以由無機絕緣材料形成膜,其表面藉由CMP 等整平,由此獲得的膜用做第二中間層絕緣膜943。 注意,由有機絕緣材料製成的第二中間層絕緣膜943 φ 在某些情況下會産生濕氣和氣體。已知發光元件可能由於 濕氣和氣體(氧)而退化。由於由發光元件産生的熱,在 實際採用使用有機樹脂絕緣膜於中間層絕緣膜得到的裝置 時’因爲從有機樹脂絕緣膜産生濕氣和氣體,發光元件可 能會由於濕氣和氣體而退化。爲了避免這種現象,在由有 機絕緣材料形成的第二中間層絕緣膜943上形成絕緣膜 944。絕緣膜944由氧化矽膜、氮氧化矽膜、氮化矽膜等 製成。絕緣膜944可藉由濺射或電漿CVD形成。絕緣膜 φ 944還可在形成接觸孔之後形成。 而後,形成有預定圖形的抗蝕劑掩模,並形成接觸孔 以便到達要成爲形成在每個半導體層中的源區或汲區的雜 質區。接觸孔是藉由乾蝕刻形成的。 然後,藉由濺射或真空氣相澱積形成導電金屬膜,並 用掩模構圖,然後蝕刻,由此形成接線94 5-9 52。雖然圖 中未示出,在本實施例中,每個接線945-952由Ti膜( 厚度爲50nm )和合金(A1和Ti )膜(厚度爲5 00nm )的 層疊膜構成。 -33- (31) 1286367 在接線上形成厚度爲80- 1 20nm的透明導電 刻以形成圖素電極(陽極)953 (圖9A)。在本 ,作爲透明導電膜,採用其中氧化鋅(ZnO )與 化銦混合的氧化銦錫(ITO )膜或透明導電膜。 此外,陽極95 3與汲極接線95 0疊加以便與 由此電連接到電流控制TFT的汲區。這裏,陽極 在180-350°C下熱處理。 φ 接下來,如圖9B所示,在陽極95 3上形成 膜 954。 此時,爲了防止其上含有TFT的陣列基底被 空氣中的灰塵污染,在有機絕緣膜954上形成具 功能的超薄膜(以下稱爲“抗靜電膜” )95 5。 955由可用水清洗除去的已知材料製成(圖9C) 中,使用staticide (由ACL生産)形成抗靜電膜 然後,進行檢測以便決定由此生産的陣列 • TFT的品質(TFT基底對於産品的適合性)。發 材料是昂貴的。因此,就製造成本方面,不希望 爲産品傳送的TFT基底上形成發光元件。爲了識 常被驅動或傳輸訊號的TFT基底,結合了檢測方 用在上述實施模式1或2中所述的檢測方法。 在TFT基底傳送到用於形成發光元件的處理 空間)之後,用水清洗除去抗靜電膜955。然後 機絕緣膜954以形成在對應圖素(發光元件)的 口的築堤956。在本例中,築堤956是由抗蝕劑 膜,並蝕 實施例中 2-20% 氧 之接觸, 953可以 有機絕緣 損傷或被 有抗靜電 抗靜電膜 。在本例 95 5 〇 基底上的 光元件的 在不能作 別不能正 法。可採 室(潔淨 ,蝕刻有 位置有開 形成的。 -34 - (32) 1286367 在本例中,築堤956的厚度設定爲約Ιμιη,並且覆蓋接線 與陽極接觸的部分的築堤956的區域是錐形的(圖10Α) 〇 在本例中,雖然築堤956由抗蝕劑膜構成,但是在某 些情況下,也可採用聚醯亞胺、醯胺、丙烯酸樹脂、BCB (苯並環丁烯)或氧化矽膜。築堤956可由有機物質或無 機物質形成,只要是絕緣物質即可。在用光敏丙烯酸樹脂 φ 形成築堤95 6的情況下,較佳蝕刻光敏丙烯酸樹脂,並在 1 80-3 50 °C下熱處理。在用非光敏丙烯酸膜形成築堤956 的情況下,較佳的在1 80-3 5 0°C下熱處理,並蝕刻形成築 堤。 接著,對陽極表面進行擦洗處理。在本例中,用 Bellclean 961 (由Odzu Sangyo生産)清洗陽極953的表 面,由此整平陽極95 3的表面並除去附著於其上的灰塵。 作爲用於擦洗的清洗劑,採用純水。Bellclean所圍繞的軸 φ 的旋轉數量設定爲l〇〇-300rpm,並且推進値設定爲0.1-1 · 0mm (圖 1 0 A) 〇 然後,形成覆蓋築堤956和陽極95 3的絕緣膜957。 作爲絕緣膜95 7,藉由旋塗、氣相澱積或濺射形成厚度爲 1-5 nm的由聚醯亞胺、醯胺、或聚醯亞胺-醯胺製成的有機 樹脂膜。如此形成的絕緣膜9 5 7可覆蓋陽極9 5 3表面上的 裂痕等,由此防止發光元件退化。 此後,藉由已知方法將陣列基底分爲多個TFT基底。 此時,較佳的,形成在要成爲産品的TFT基底區域外部並 -35- (33) 1286367 用在檢測方法中的變壓器的二次線圈、整流電路和波形整 形電路電氣和物理分離。在本例中,變壓器的二次線圈、 整流電路和波形整形電路形成在要成爲産品的TFT基底的 區域的外部。然而,形成這些兀件的位置可以由本領域技 術人員適當決定,不限於本實施例。 之後,藉由氣相澱積在能用做産品的TFT基底的絕緣 膜957上形成有機化合物層958和陰極959。在本例中, φ 作爲發光元件的陰極,採用MgAg電極;然而,也可採用 其他已知材料。藉由堆疊不僅包含發光層而且包含電洞注 入層、電洞傳送層、電子傳送層和電子注入層的多個層的 組合’形成有機化合物層9 5 8。將在下面詳細說明在本例 中使用的有機化合物層95 8的構造。 在本例中,藉由氣相澱積,由銅酞菁形成電洞注入層 ,由a -NPD形成電洞傳送層。 然後,形成發光層。在本例中,採用不同材料用於發 # 光層形成呈現不同光發射的有機化合物層。在本例中,形 成呈現發射紅、綠和藍光的有機化合物層。由於在任何情 況下採用氣相激積用於膜形成,因此藉由採用根據圖素變 化的材料形成發光層,並且在形成膜時採用金屬掩模。 採用以DCM摻雜的Alq3,形成發射紅光的發光層。 此外’可採用用Eu絡合物(1,1〇·菲咯啉)三(1,3 -二苯基 丙烷-1,3-二酸)銪(in)(Eu(DBM)3(Phen)摻雜的(N,N,-disalicylidene-l,6 己烷二氨化)鋅(n)(Zn(salhn))等。也可 採用其他已知材料。 -36 - (34) 1286367 發綠光的發光層可藉由CBP和Ir(ppy)3的共氣相澱 積形成。在這種情況下,較佳採用BCP堆疊電洞阻擋層。 此外,可採用銘嗤啉醇化(alumiquinolato )絡合物( Alq3)或苯並喹啉(benzoquinolinate)鈹絡合物(BeBq )。而且,可採用用如香豆素 6或喹吖啶酮( Quinacridone ) 的材料作爲摻雜劑的喹啉醇化 ( quinolinolato )鋁絡合物(Alq3 ),也可採用其他已知材 φ 料。 此外,作爲發藍光的發光層,可採用作爲聯苯乙烯衍 生物的DPVBi、作爲具有偶氮甲域化合物作爲配位體的 (N,N’-disalicylidene-l,6 己院二氨化(hexanediaminate) )鋅(II)(Zn(salhn))和用茈(perylene)摻雜的 4,4’-雙(2,2-二 苯-乙嫌基)-聯苯(DPVBi)。然而,也可以採用其他已知材 料。 接著,形成電子傳送層。作爲電子傳送層,可採用如 φ 1,3,4-噁二唑衍生物、1,2,4-三唑衍生物(TAZ)等。在本 例中,電子傳送層是藉由氣相澱積由1,2,4-三唑衍生物 (TAZ)形成的且厚度爲30-60nm。 如上所述,形成具有層疊結構的有機化合物層。在本 例中,有機化合物層958的厚度設定爲l〇_400nm (通常 爲60- 1 50nm),陰極959的厚度設定爲80_200nm (通常 爲 10 0 -15 Onm ) ° 在形成有機化合物層之後,藉由氣相澱積形成發光元 件。在本例中,作爲要成爲發光元件的陰極的導電膜,採 -37- (35) 1286367 用MgAg。然而,也可以採用Al-Li合金膜( 金膜)或藉由屬於週期表1或2族的元素和鋁 積形成的膜作爲導電膜。 這樣,完成了具有如圖1 0B所示的構造的 其中陽極9 53、有機化合物層95 8和陰極959 頂部的部分960被稱爲發光元件。 P通道TFT1 000和η通道TFT 1001是驅 • 的TFT,它們構成CMOS。開關TFT 1 002和電 1003是圖素部分103的TFT,驅動電路102 E 素部分103的TFT可形成在同一基底上。 在採用發光元件的發光裝置的情況下,驅 源電壓約爲5V-6V (最大値約10V)足夠了, 可能因熱電子而退化。 在本例中,已經說明了形成在發光裝置的 TFT元件基底)上的檢測方法使用的變壓器的 • 例子。本實施例不限於發光裝置,可以形成用 應用於由半導體元件構成的半導體裝置如液晶 元件基底上的變壓器的二次線圈。 實施例2 在實施例2中,進行與實施例1相同的方 成第二中間層絕緣膜943,並代替在實施例1 膜944,對第二中間層絕緣膜943進行電漿處 二中間層絕緣膜943的表面。在下面參照圖1 鋁和鋰的合 的共氣相澱 發光裝置。 互相堆疊在 動電路1 〇 2 流控制TFT 勺TFT和圖 動電路的電 因此TFT不 TFT基底( 二次線圈的 於將本發明 顯示裝置的 法,以便形 中形成絕緣 理以修整第 1 -1 3說明這 -38- (36) 1286367 種方法。 例如,在選自由氫、氮、碳氫化合物、鹵化碳、氟化 氫和稀有氣體(Ai:、He、Ne等)構成的組的一種或多種 氣體中對第二中間層絕緣膜943進行電漿處理,由此在第 二中間層絕緣膜943的表面上形成新的塗敷膜,並且改變 在該表面上的功能基的種類。這樣,可以修整第二中間層 絕緣膜943的表面。在第二中間層絕緣膜943的表面上, φ 形成緻密膜943B,如圖11所示。在本說明書中,膜943B 稱爲固化膜943B。因此,可防止有機樹脂膜釋放氣體和 濕氣。 此外,在本例中,在修整第二中間層絕緣膜943的表 面之後形成陽極(ITO ),防止熱處理在具有不同熱膨脹 係數的材料互相直接接觸的條件下進行。因此,可防止 ITO的裂痕等,這防止了發光元件退化。第二中間層絕緣 膜943可以在形成接觸孔之前或之後進行電漿處理。 φ 藉由在選自由氫、氮、碳氫化合物、鹵化碳、氟化氫 和稀有氣體(Ar、He、Ne等)構成的組的一種或多種氣 體中對由有機絕緣材料製成的中間層絕緣膜943的表面進 行電漿處理,形成固化膜943 B。因此,固化膜943B含有 氫、氮、碳氫化合物、鹵化碳、氟化氫或稀有氣體(Ar、 He、Ne等)的氣體元素。 此外,作爲另一個例子,如圖1 2所示,用與實施例1 相同的方式進行方法,形成第二中間層絕緣膜943,然後 在第二中間層絕緣膜943上形成金剛石類碳(DCL )膜 -39- (37) 1286367 943C作爲絕緣膜944。 DLC膜具有在約 1 5 5 0cm·1的不對稱峰値,和在約 1 300 cnT1的具有肩部的Raman光譜分佈。此外,當用顯 微硬度計測量時DLC膜呈現15-25Gpa的硬度並且在耐化 學性上優異。而且,DLC膜可以藉由CVD或濺射在室溫 到100eC的溫度範圍內形成。作爲膜形成方法,可採用濺 射、ECR電漿CVD、高頻電漿CVD、或離子束氣相澱積 ,厚度可以爲約5-50nm。 作爲又一例子,如圖13所示,接下來是:用與實施 例1相同的方式進行方法,以便形成第二中間層絕緣膜 943;藉由電漿處理以形成固化膜943B,修整第二中間層 絕緣膜943的表面;之後,在固化膜943B上形成DLC膜 94 3C°DLC膜943C可藉由濺射3、ECR電漿CVD、高頻 電漿CVD或離子束氣相澱積形成爲具有約5-5 Onm的厚度 實施例3 在實施例3中,用與實施例1相同的方式進行方法, 形成築堤956,並對築堤956的表面進行電漿處理,由此 修整築堤95 6的表面。這將參照圖14說明。 築堤956是由有機樹脂絕緣膜形成的,有産生濕氣和 氣體的問題。築堤956由於在實際使用發光裝置時産生的 熱而可能産生濕氣和氣體。 爲了克服這個問題,在熱處理之後,進行電漿處理以 -40- (38) 1286367 便修整築堤956的表面,如圖14所示。在選自由氫、氮 、鹵化碳、氟化氫和稀有氣體構成的組的其中或多種氣體 中進行電漿處理。 由於上述原因,築堤95 6的表面製成緻密,並且形成 含有選自氫、氮、鹵化碳、氟化氫和稀有氣體的一種或多 種氣體元素的固化膜9 5 6b,防止從內部産生濕氣和氣體( 氧),由此防止發光元件退化。 本實施例可以與實施例1 _4的任一個組合。 實施例4 本發明適用於任何形狀之TFT。在本實施例中,其中 形成底閘型TFT的發光裝置的製造方法將參照圖15A-15C 和16A-16C說明。 在陣列基底50上由選自氧化矽膜、氮化矽膜和氮氧 化矽膜的材料形成底絕緣膜5 1。形成由選自Ta、Ti、W、 # Mo、Cr、和A1的元素製成或主要含有任一所述元素的導 電膜,並構圖成所希望的形狀,以獲得閘極52。然後,形 成閘極絕緣膜5 3,該膜具有氧化矽膜、氮化矽膜或氮氧化 矽膜的單層結構或任何這些膜的多層結構。然後,藉由已 知方法形成厚度爲10-1 5 Onm的非晶矽膜,作爲非晶半導 體膜。閘極絕緣膜5 3和非晶矽膜可利用相同膜形成方法 形成’因此它們可連續形成。藉由連續形成這些膜,可以 在不暴露於氣氛氣體的情況下形成,由此防止其表面被污 染,並且減少要生産的TFT特性的改變和臨界値電壓的漣 -41 - (39) 1286367 波。 然後’使非晶半導體膜結晶,得到結晶半導體膜5 4。 結晶方法可以藉由鍾射、熱處理或其組合進行。結晶方法 之後,形成厚度爲100-400nm並在添加雜質的後面方法中 保護結晶矽膜(通道形成區)的絕緣膜(未示出)。形成 該絕緣膜是爲了防止在雜質元素添加方法期間結晶矽膜直 接暴露於電漿和使雜質元素的濃度得到精確控制。 φ 然後,採用抗蝕劑掩模,對要成爲後來T?T的主動層 的結晶矽膜添加η型雜質元素並形成TFT的源/汲區55。 隨後,啓動添加到結晶矽膜中的雜質元素。在進行結 晶方法的情況下,採用催化元素,可在與啓動方法相同的 方法中吸氣施加於結晶矽膜的催化元素。用於熱處理的氣 氛可以藉由用旋轉式泵或機械增壓泵抽空而處於減壓下。 然後,除去結晶矽膜上的絕緣膜,並將結晶矽膜構圖 成所希望的形狀。此後,形成絕緣膜56。絕緣膜56由無 # 機絕緣膜如氧化矽膜、氮化矽膜、氮氧化矽膜等、或選自 聚醯亞胺、丙烯酸樹脂、醯胺、聚醯亞胺-醯胺、環氧樹 脂和BCB (苯並環丁烯)的有機樹脂材料製成。 隨後,形成到達各個TFT的源/汲區的接觸孔,並且 由鋁或主要含有鋁的導電膜形成用於電連接每個TFT的接 線57。然後,形成覆蓋接線5 7的中間層絕緣膜5 8。中間 層絕緣膜5 8可由無機絕緣膜如氧化矽膜、氮化矽膜和氮 氧化矽膜、或選自聚醯亞胺、丙烯酸樹脂、醯胺、聚醯亞 胺-醯胺、環氧樹脂和BCB (苯並環丁烯)的有機樹脂材 -42- (40) 1286367 料形成。 然後’由導電膜形成要成爲發光元件的陽極的圖素電 極59。作爲導電膜,可採用選自鉻、鉬、鎢、鉅、和鈮的 金屬(圖1 5A)。 此後,形成用於形成築堤(在本說明書中,在圖素電 極上具有開口並形成得覆蓋圖素電極的端部的絕緣膜被稱 爲築堤)的有機絕緣膜60(圖15B),並在有機絕緣膜 φ 60上形成用於抗靜電功能的抗靜電膜61。形成抗靜電膜 6 1是爲了防止在後面的檢測方法期間灰塵附著於TFT基 底上。 然後,進行檢測方法,以便檢測形成在陣列基底上的 TFT的操作以決定TFT是否適合於産品。可採用實施模式 1或2中所述的檢測方法。 完成檢測方法之後,藉由水等清洗除去抗靜電膜6 1, 並蝕刻有機絕緣膜60以形成築堤62 (圖15C)。 • 在上述檢測方法中,被決定適合於産品的TFT基底上 形成有機化合物層63和陰極64。 有機化合物層63是藉由堆疊包含電洞注入層、電洞 傳送層、電子傳送層和電子注入層以及發光層的多個層的 組合形成的。有機化合物層63的厚度較佳約爲l〇-400nm (圖 1 6A )。 形成有機化合物層63之後形成陰極64。陰極64具有 雙層結構,其中用MgAg或Al-Li合金(鋁和鋰的合金) 形成超薄(20nm或以下)陰極64a作爲第一層,在陰極 -43- (41) 1286367 64a上形成厚度爲80-200nm的透明導電膜64b (圖16B) 〇 然後,形成保護膜65,以便覆蓋築堤62和陰極64。 保護膜65可以由DLC膜、氧化矽膜或氮化矽膜的任一種 形成,該膜形成得含有Ar (圖16C )。 如上所述,藉由採用形成在陣列基底上的多個TFT基 底可製造發光裝置。 實施例5 在實施例5中,將說明藉由採用催化元素並降低得到 的結晶半導體膜中的催化元素的濃度,使要成爲TFT的主 動層的半導體膜結晶的方法。 在圖24A中,基底1 1〇〇較佳由硼矽酸鋇玻璃、硼矽 酸鋁玻璃或石英製成。在基底100的表面上形成厚度爲 10-2 OOnm的無機絕緣膜,作爲底絕緣膜11〇1。底絕緣膜 # 1101的較佳例子是藉由電漿CVD形成的氮氧化矽膜。藉 由形成由SiH4、NH3和N20製成的第一氮氧化矽膜1101a (厚度爲50nm),和形成由SiH4和N20製成的第二氮氧 化矽膜1101b (厚度爲10 〇nm),由此獲得底絕緣膜11〇1 。提供底絕緣膜1101 ( 1101a、1101b)是爲了防止包含在 陣列基底中的鹼金屬擴散到要形成在上層的半導體膜中。 在採用石英基底的情況下,可省去底絕緣膜1 1 〇 1。 隨後,在底絕緣膜1 1 0 1上形成氮化矽膜1 1 02。形成 氮化矽膜1102是爲了防止在後面的半導體膜結晶方法中 -44- (42) 1286367 使用的催化元素(通常爲鎳)被吸收到底絕緣膜1 1 Ο 1上 ,還防止含在底絕緣膜11 〇 1中的氧具有副面影響。氮化 矽膜1102可藉由電漿CVD形成爲具有l-5nm的厚度。 然後,在氮化矽膜Π02上形成非晶半導體膜11〇3。 主要含有矽的半導體材料用於非晶半導體膜1 1 02。通常, 非晶矽膜、非晶矽鍺膜等適用於非晶半導體膜1 1 03並藉 由電漿CVD、減壓CVD或濺射形成爲具有10-10〇nm的厚 φ 度。爲了得到高品質的晶體,含在非晶半導體膜1 1 03中 的雜質如氧和氮的濃度可被減少到5xl018/cm3或以下。 這些雜質妨礙了非晶半導體的結晶,而且,在結晶之 後增加捕獲中心和複合中心的密度。因此,希望不僅採用 高純度材料氣體而且採用爲超高真空設計的並提供有在反 應室中的鏡面表面處理(場抛光處理)系統和無油真空排 氣系統的CVD裝置。在不暴露於氣氛的情況下,可連續 形成包含底絕緣膜1101到非晶半導體膜(非晶矽膜1103 • )的膜。 此後,給非晶矽膜1 1 03的表面添加具有促進結晶的 催化功能的金屬元素(圖24B )。具有促進半導體膜的結 晶的催化功能的金屬元素包含鐵(Fe)、鎳(Ni)、鈷( C〇 )、釕(Ru )、鍺(Rh )、鈀(Pd )、餓(Os )、銥 (Ir)、鈾(Pt )、銅(Cu)、金(Au)等。可採用選自 這些例子的一種或多種金屬元素。通常採用鎳。用旋塗器 將含有l-100ppm重量鎳的乙酸鎳溶液施加於非晶矽膜 1103的表面,形成含催化劑層n〇4。在這種情況下,爲 -45- (43) 1286367 了更容易將溶液施加於非晶矽膜11 03的表 膜1103進行表面處理。更具體地說,由含 成超薄氧化物膜,用含有氟酸和過氧化氫溶 蝕刻該氧化物膜,形成潔淨表面。此後,再 液處理得到的表面,形成超薄氧化物膜。由 導體膜的表面原來是疏水的;因此,藉由形 膜,可均勻地施加乙酸鎳溶液。 φ 無庸贅言,形成含催化劑層1104的方 方法。可藉由濺射、氣相澱積、電漿處理等 層 1 1 04 〇 在非晶矽膜1 103與含催化劑層1 104接 行用於結晶的熱處理。作爲熱處理的方法, 爐的爐退火、或利用鹵素燈、金屬鹵化物燈 碳電弧燈、高壓鈉燈、高壓汞燈等的RTA ( 〇 # 在進行RTA的情況下,用於加熱的燈3 秒(較佳30-60秒),並重復這個週期1-1〇 次)。燈光源的發光強度可利用半導體膜被 600-1000°C、較佳650-750°C的方式任意決 樣的高溫,半導體膜只是被快速加熱,且基 由於應變而變形。這樣,非晶半導體膜被晶 砂膜1 105,如圖24C所示。非晶半導體膜 處理結晶,除非形成含催化劑層1 1 〇 4。 在採用爐退火作爲另一種方法的情況下 面,對非晶矽 臭氧水溶液形 液的混合溶液 用含臭氧水溶 矽等製成的半 成這種氧化物 法不限於所述 形成含催化劑 觸的條件下進 採用利用電熱 、氙電弧燈、 快速熱退火) 源點燃1 - 6 0 次(較佳2 - 6 快速加熱到約 定。即使在這 底 1 1 00不會 化’得到結晶 不能藉由這種 ’在用於結晶 -46 - (44) 1286367 的熱處理之前,預先在50 0°C進行熱處理約1小時,以便 釋放含在非晶矽膜1 1 03中的氫。然後,採用電熱爐在氮 氣氛中在5 5 0-600°C、較佳5 80 °C下進行用於結晶的熱處 理,由此使非晶矽膜1 103結晶。這樣,形成如圖24C所 示的結晶矽膜1105。 此外,爲了提高結晶比(在整個膜體積中晶體成分的 比),校正留在晶粒中的缺陷,用鐳射照射結晶矽膜1 1 0 5 φ 也是有效的。 在如此得到的結晶矽膜1 1 05中,催化元素(這裏爲 鎳)保持超過1 xlO19/cm3的平均濃度。留下來的催化元素 對TFT的特性具有有害影響。因此,要求降低半導體膜中 的催化元素的濃度。以下將說明在結晶方法之後減少半導 體膜中的催化元素的濃度的方法。 首先,如圖24D所示,在結晶矽膜1105表面上形成 薄層1106。在本說明書中,提供形成在結晶矽膜i 1〇5上 # 的薄層1 1〇6是爲了防止在後來除去吸氣部分時結晶矽膜 1105被蝕刻,並被稱爲阻擋層1106。 阻擋層1106形成爲具有約l-10nm的厚度。利用簡單 方式,用臭氧水處理結晶矽膜i i 〇5,形成化學氧化物,作 爲阻擋層。或者,甚至在用其中過氧化氫溶液與硫酸、鹽 酸、硝酸等混合的水溶液處理結晶矽膜時,同樣形成化學 氧化物。作爲另一種方法,可藉由在氧氣氛中的電漿處理 或在含有氧的氣氛中用紫外光照射産生臭氧,由此氧化結 晶矽膜1105。或者,藉由在潔淨爐中在約200-35(rC下加 -47- (45) 1286367 熱結晶矽膜1 105,形成薄氧化物膜,作爲阻擋層1 106。 或者,可藉由電漿CVD、濺射或氣相澱積,澱積厚度爲約 1-5 nm的氧化物膜,形成阻擋層。在這種情況下,可採用 在吸氣期間允許催化元素移動到吸氣部分,並在除去吸氣 部分時防止蝕刻劑滲入結晶矽膜1 1 05 (即保護結晶矽膜 1 1 05不接觸蝕刻劑)的膜。例如,可採用藉由用臭氧水處 理形成的化學氧化物膜、氧化矽膜(SiOx)或多孔膜。 φ 然後,作爲吸氣部分1 107,藉由濺射在阻擋層1 106 上厚度爲25-250nm的含有濃度爲lxl〇2G/cm3或以上的稀 有氣體元素的第二半導體膜(通常爲非晶矽膜)。爲了提 高相對於結晶矽膜1 1 05的蝕刻選擇比,較佳的形成具有 低密度的後來要除去的吸氣部分1 1 07。 稀有氣體元素本身在半導體膜中是不活潑的,因此不 會對結晶矽膜1105産生有害影響。作爲稀有氣體元素, 採用選自氦(He )、氖(Ne )、氬(A〇 、氪(Kr )、 鲁 氣(Xe)的一種或多種元素。本發明的特徵在於這些稀有 氣體元素用做形成吸氣部分的離子源,並且形成含有這些 元素的半導體膜以得到吸氣部分。 爲了準確實現吸氣,需要在後來進行熱處理。熱處理 是藉由爐退火或RTA進行的。在進行爐退火的情況下, 在氮氣氛中在450-600°C下進行熱處理〇·5-12小時。在採 用RTA的情況下,用於加熱的燈光源點燃ι_6()秒(較佳 30-60秒),並重復這個週期1-1〇次(較佳2_6次)。可 利用半導體膜能被快速加熱到約6 0 0 · 1 〇 〇 〇。c、較丨圭約7 0 0 _ -48- (46) 1286367 7 5 0°C的方式任意決定燈光源的發光強度。 由於吸氣,藉由熱能使要被吸氣的區域(捕獲部分) 中的催化元素釋放並藉由擴散移動到吸氣部分。因此,吸 氣取決於處理溫度,並在溫度較高時,可在較短時間內進 行。根據本發明,在吸氣期間催化元素移動的距離約是半 導體膜的厚度,由此可以在相對短的時間內完成吸氣(圖 24E )。 φ 甚至由於上述熱處理,含有濃度爲 lxl019/cm3- lxl021/cm3 、較佳 lx102()/cm3-lxl021/cm3 、更較佳 5xl02Vcm3的稀有氣體的半導體膜1107不結晶。其原因 如下:在即使在上述處理溫度範圍內也不會再釋放的情況 下,稀有氣體元素保留在半導體膜1107中,由此阻止了 半導體膜1107的結晶。 吸氣方法之後,選擇蝕刻吸氣部分1 1 以除去該部 分。作爲蝕刻方法,可進行在不用電漿情況下用CIF3的 φ 乾蝕刻、或利用鹼性溶液如含有肼(hydrazine)和氫氧化四 乙銨((CH3)4NOH )的水溶液的濕蝕刻。此時,阻擋層 1 1 06用做蝕刻停止層。此外’後來可用氟酸除去阻擋層 1106° 這樣,如圖2 4 F所示’可'得1到丨崔4匕元;素@濃度減少、5(1 1 X 1 0 17/cm3或以下的結晶砂膜1 1 0 8。如此得到的結晶砂膜 1 1 0 8由於催化元素的功能而形成爲細棒狀或薄平條狀的晶 體,並且當從宏觀上看時’每個晶體在特定方向生長。 本實施例可與實施模式1和2、以及實施例1 - 5組合 -49- (47) 1286367 實施例6 在本例中,下面將參照圖17A和17B具體說明藉由如 圖10B所示組合實施例1-5的製造步驟製造的發光面板作 爲發光裝置被完成的方法。 圖17A是其中TFT基底被氣密密封的發光面板的頂 φ 視圖,圖17B是沿著圖17A的線A-A’截取的截面圖。參 考標記801表示源極側驅動電路,並用虛線表示;參考標 記8 02表示圖素部分;參考標記803表示閘極側驅動電路 :參考標記804表示密封基底;和參考標記805表示密封 劑。被密封劑805包圍的內部是空間807。 用於傳輸輸入到源極側驅動電路8 0 1和閘極側驅動電 路8 03的訊號、視頻訊號或時鐘訊號的穿通接線(未示出 )從作爲外部輸入端子的軟性印刷電路(FPC) 809接收 φ 。這裏顯示FPC連接到發光面板的狀態。在本說明書中, 藉由FPC直接安裝積體電路(ICs)的任何元件被稱爲發 光裝置。 參照圖17B,下面將說明圖17A所示的發光面板的部 分結構。圖素部分802和驅動電路部分形成在基底810上 。圖素部分802由圖素構成,每個圖素包含電流控制TFT 81 1和與電流控制TFT 811的汲極電連接的陽極812。驅 動電路部分由其中η通道TFT 813和p通道TFT 814互相 組合的CMOS電路構成。 -50- (48) 1286367 在每個陽極8 1 2的的兩側形成築堤8 1 5。此後,在陽 極8 1 2上形成絕緣膜82 1、有機化合物層8 1 6和陰極8 1 7 ,形成發光元件8 1 8。 陰極8 1 7用做公用於所有圖素的接線,並藉由連接接 線8 08與FPC 809電連接。 由玻璃構成的密封基底804用密封劑805粘接到基底 8 1 0上。作爲密封劑805,較佳使用紫外線固化樹脂或熱 φ 固樹脂。如果需要,爲了保持密封基底804和發光元件 8 1 8之間的間隔,可設置由樹脂膜構成的隔板。惰性氣體 如氮或稀有氣體塡充到由密封劑805包圍的空間807中。 希望密封劑8 05由水或氧的滲透性盡可能小的材料製成。 藉由將發光元件氣密地放入上述結構的空間807中, 發光元件可以完成與外部隔離。結果是,可以防止發光元 件由於從外部進入的水或氧而退化。因而,可製造具有高 可靠性的發光裝置。 φ 本例的結構可藉由任意組合實施模式1、2及實施例 1-5的結構而實現。 實施例7 圖18A更具體地顯示採用本發明製造的發光裝置的圖 素部分的頂面結構’圖18B顯示其電路圖。參考圖18A和 18B,開關TFT 704由圖10B中所示的開關(η通道)TFT 1002構成。因而,關於其結構,應該參考關於開關(11通 道)TFT 1 002的說明。接線703是用於使開關TFT 704 -51 - (49) 1286367 的閘極704a和704b互相電連接的閘極接線。 在本例中,採用其中形成兩個通道形成區的雙閘結構 。然而,也可以採用形成一個通道形成區的單閘結構或形 成三個通道形成區的三閘結構。 開關TFT704的源極與源極接線715連接,其汲極與 汲極接線705連接。汲極接線705電連接到電流控制TFT 706的閘極707。電流控制TFT 706由圖10B中的電流控 φ 制(P通道)TFT1 003構成。因此,關於其結構,應該參 考關於開關(P通道)TFT 1 003的說明。本例中,採用單 閘結構。但是,也可以採用雙閘結構或三閘結構。 電流控制TFT 706的源極電連接到電流供應線716。 其汲極電連接到汲極接線717。汲極接線717電連接到又 虛線示出的陽極(圖素電極)7 1 8。 在這種情況下,在由參考標記7 1 9所示的區域中形成 保儲存存電容(電容)。電容719是藉由電連接到電流供 • 應線716的半導體膜720、與閘極絕緣膜相同的層形成的 絕緣膜(未示出)和閘極707形成的。由閘極707、形成 爲與第一中間層絕緣膜相同層的層(未示出)和電流供應 線716構成的電容可用做保存儲存電容。 本例的結構可藉由與實施模式1和2及實施例1-6任 意組合而實現。 實施例8 顯示單元採用利用本發明製造的發光裝置的電子裝置 -52- (50) 1286367 的例子如下:視頻相機;數位相機;護目鏡式顯示器(頭 部安裝顯示器):導航系統;聲音再生裝置(汽車音響、 聲音部件等);膝上型電腦;遊戲機;攜帶型資訊終端( 攜帶型電腦、行動電話、攜帶型遊戲機、電子書等)·,影 像再生裝置(具體爲:能處理記錄媒體如數位通用盤( DVD )中的資料並具有能顯示資料影像的顯示裝置的裝置 )。具有發光元件的發光裝置特別希望用於攜帶型資訊終 φ 端,因爲其螢幕通常是被傾斜觀察的並需要具有寬的視角 。電子裝置的具體例子示於圖19A-19H中。 圖19A表示顯示裝置,它由殻2001、支持座2002、 顯示單元2003、揚聲器單元2004、視頻輸入單元2005等 構成。本發明的發光裝置可用於顯示單元2003。具有發光 元件的發光裝置是自發光的,不需要背景光,因此可以做 成比液晶顯示裝置做的更薄的顯示單元。這種顯示裝置包 含用於顯示資訊的每個顯示裝置如用於個人電腦的、用於 • 接收TV廣播的和用於廣告的。 圖19B表示數位靜止相機,它由本體2101、顯示單 元2102、影像接收單元2103、操作鍵2104、外部連接埠 2 105、快門21 06等構成。藉由採用本發明形成的發光裝 置可用於顯示單元2102。 圖19C表示膝上型電腦,它由本體2201、殼2202、 顯示單元2203、鍵盤2204、外部連接埠2205、指標滑鼠 2 2 06等構成。藉由利用本發明形成的發光裝置可用於顯示 單元2203。 -53- (51) 1286367 圖19D表示攜帶型電腦,它由本體2301、顯示單元 2302、開關2303、操作鍵2304、紅外線埠2305等構成。 藉由利用本發明形成的發光裝置可用於顯示單元2302。 圖19E表示備有記錄媒體(特定的DVD播放機)的 攜帶型影像再生裝置。該裝置由本體2401、殼2402、顯 示單元A2403、顯示單元B2404、記錄媒體(DVD)讀取 單元2405、操作鍵2406、揚聲器單元2407等構成。顯示 φ 單元A2403主要顯示影像資訊,而顯示單元B 2404主要 顯示文本資訊。該攜帶型影像再生裝置是藉由採用本發明 的發光裝置作爲顯示單元A2403和B2404形成的。該備有 記錄媒體的影像再生裝置包含家用遊戲機。 圖19F表示護目鏡式顯示器(頭部式安裝顯示器), 它由本體2501、顯示單元2502、臂單元2503構成。藉由 利用本發明形成的發光裝置可用於顯示單元2502。 圖19G表示視頻相機,它由本體260 1、顯示單元 # 26 〇2、殼26〇3、外部連接埠2604、遙控接收單元2605、 影像接收單元2606、電池2607、聲音輸入單元2608、操 作鍵2609等構成。藉由利用本發明形成的發光裝置可用 於顯示單元2602。 圖19H表示行動電話,它由本體2701、殼27 02、顯 示單元2703、聲音輸入單元2704、聲音輸出單元2705、 操作鍵2706、外部連接埠2707、天線2708等構成。該行 動電話是藉由採用本發明的發光裝置作爲顯示單元2703 形成的。如果顯示單元2703在黑背景上顯示白色字元, 54- (52) 1286367 則可降低該行動電話的功耗。 如果將來提高了從有機材料發射的光的亮度,則具有 有機元件的發光裝置也可用在承載輸出影像資訊的光被透 鏡等放大以投射在螢幕上的正面或背面式投影儀中。 上面提出的電子裝置通常顯示藉由電子通信線如網際 網路和CATV (有線電視)分佈的資訊,特別是具有增加 頻率的活動資訊。由於有機材料具有快速回應速度,因此 φ 具有發光元件的發光裝置適合於顯示活動資訊。 在發光裝置中,發光的部分消耗功率。因此,希望顯 示資訊以便盡可能小的部分發光。因而,如果發光裝置用 於主要顯示文本資訊的顯示單元如攜帶型資訊終端、特別 是行動電話和聲音再生裝置,希望分配發光部分顯示文本 資訊而不發光的部分用做背景。 如上所述,適用於本發明的發光裝置的應用範圍是很 寬的,每個領域的電子裝置都可以採用該裝置。本例中的 鲁 電子裝置可藉由採用執行實施模式1、2及實施例1-6所 示的方法製造的發光裝置而完成。 本發明包含採用檢測裝置檢測方法,和該檢測方法不 僅適合於具有發光元件的發光裝置(EL顯示器),而且 適合於使用利用半導體特性的半導體元件如液晶顯示裝置 (例如電晶體,特別是場效應電晶體;通常爲MOS電晶 體和TFT)的所有電設備。
根據本發明的半導體裝置的製造方法中包含的檢測方 法,可以用非接觸方式將驅動電源和驅動訊號傳送給TFT -55- (53) 1286367 基底。因此,克服了習知接觸型檢測方法中係關於的如灰 塵附著於TFT基底並且由檢測裝置損傷TFT基底等問題 〇 此外,可以根據TFT的製造方法形成在包含在本發明 中的檢測方法中使用的在陣列基底上的二次線圈、整流電 路、和波形整形電路。因此,不需要增加製造TFT基底的 方法數量。 • 特別是,在製造EL顯示器的情況下,只需要在決定 TFT基底的品質之後製造發光元件。因此,不需要用昂貴 的材料在不適合於産品的TFT基底中形成發光元件,這可 &消除浪費和降低製造成本。 [圖式簡單說明】 圖1表示檢查基底和陣列基底之間的關係; 圖2 A-2D示意性地顯示發光裝置之製造方法; ® 圖3表示整流電路和波形整形電路的電路圖; 圖4A和4B示意性地表示檢查基底和陣列基底; 圖5表示陣列基底和TFT基底之間的關係; 圖6表示檢查基底和陣列基底之間的關係; 圖7A-7D表示本發明的典型實施例; 圖8A-8C表示本發明的典型實施例; 圖9A-9C表示本發明的典型實施例; 圖10A和10B表示本發明的典型實施例; 圖11表示本發明的典型實施例; -56- (54) 1286367 圖12表示本發明的典型實施例; 圖13表示本發明的典型實施例; 圖14表示本發明的典型實施例; 圖15A-15C表示本發明的典型實施例; 圖16A-16C表示本發明的典型實施例; 圖17A和17B表示本發明的典型實施例; 圖18A和18B表示本發明的典型實施例; φ 圖19A-19H表示在顯示部分中採用根據本發明製造的 發光裝置的電設備; 圖20A和20B表示從交流向脈動電流被整流的訊號隨 著時間的變化; 圖21 A-21C表示藉由增加脈動電流産生的直流隨著消 逝時間的改變; 圖22是表示在檢測過程中陣列基底和檢查基底的透 視圖; • 圖23A_23C表示放大的線圈;和 圖24A-24F表示本發明的典型實施例。 【主要元件符號說明】 100 :陣列基底 101 : T F T 基底 1 0 2 :驅動電路 103 :圖素部份 104a :二次線圈 •57- (55) 1286367 104b :整流電路 l〇4c :波形整形電路 105 :外部訊號輸入端子 106 :檢查基底 200 :基底
201 : T F T 202 :中間層絕緣膜 φ 203 :絕緣膜 204 :接線 205 :透明導電膜 2 0 6 :圖素電極 2 0 7 :築堤 601 :二極體 602 :電容 6 0 3 :電阻 鲁 604a、 604b:端子 606、 608 :電阻 607 > 609 :電容 1 0 7 a : —次線圈 1 0 8 :材料 109a,109b :透明導電膜 104 :二次線圈形成部 107 : —次線圏形成部 1 1 0 :孔線圏形成部 -58- (56) 1286367 1 1 1 :驅動訊號輸入裝置 1 1 2 a :光源 1 12b :光學系統 1 1 3 :視頻相機 1 1 4 :影像處理裝置 2 0 8 :絕緣膜 209 :有機化合物層 φ 210 :陰極 301 :檢查基底 3 0 2 : —次線圈 3 05 :驅動訊號輸入裝置 303 :天線 304 :孔 306 :影像處理裝置 9 0 0 :基底 φ 901 :底絕緣膜 901a,901b:氫氧化砂膜 902-906 :半導體層 907 :閘極絕緣膜 908 :阻熱導電層 909 :第二導電層 ’ 910a,910b :阻止掩膜 91 1_915 :導電層 9 1 6-920 :第一 η型雜質區 (57) 1286367 921-925:導電膜 926-930 :第二形狀導電膜 93 3 -93 7 :第二η型雜質區 93 9,940,94 1 :雜質區 93 8 a,93 8b :阻止掩模 942 :第一中間層絕緣膜 943 :第二中間層絕緣膜 φ 944 :絕緣膜 9 4 5 - 9 5 2 :接線 95 3 :陽極 954 :有機絕緣膜 95 5 :抗靜電膜 9 5 6 :築堤 9 5 7 :絕緣膜 9 5 8 :有機化合物層 φ 959 :陰極 960 :發光元件 1 000 : ρ 通道丁 F T 1001 : η 通道 T F T 1 002 :開關 T F Τ 1 0 0 3 :電流控制T F Τ 943 Β :緻密膜 943 C : D L C 膜 5 0 :陣列基底 -60- (58) 1286367 5 2 :閘極電極 5 1 :底絕緣膜 53 :閘極絕緣膜 54 :結晶半導體膜 5 5 :源/汲區 5 6 :絕緣膜 5 7 :接線 φ 5 8 :中間層絕緣膜 59 :圖素電極 60 :有機絕緣膜 61 :抗靜電膜 62 :築堤 6 3 :有機化合物層 64 :陰極 64a :陰極 φ 64b :透明導電膜 65 :保護膜 1100:基底 1 1 0 1 :底絕緣膜 1 102 :氮化矽膜 1103 :非晶半導體膜 1104 :含觸媒層 1105 :結晶矽膜 1 1 0 6 :薄層 -61 (59) 1286367 1 107 :吸氣部份 1 1 0 8 :結晶砂膜 801 :源極側驅動電路 802 :圖素部份 8 0 3 :閘極側驅動電路 8 04 :密封基底 8 0 5 :密封劑 φ 8 0 7 :間隔器 8 0 8 :連接接線
809 : F P C 810 :基底 8 1 1 :電流控制T F 丁 8 1 2 :陽極 813: η 通道 TFT 814: p 通道 TFT • 8 1 5 :築堤 8 1 6 :有機化合物層 817 :陰極 8 1 8 :發光元件 8 2 1 :絕緣膜 703 :接線 704a,704b :閘極電極
704 :開關 T F T 705 :汲極接線 (60) 1286367 7 1 5 :源極接線 7 0 6 :電流控制T F T 7 0 7 :鬧極電極 7 1 6 :電流供應線 7 1 7 :汲極接線 7 1 8 :陽極 7 1 9 :電容 φ 720 :半導體膜 2001 :殼 2002 :支持座 2003 :顯示單元 2004 :揚聲器單元 2005:視頻輸入單元 2101 :本體 2102 :顯示單元 Φ 2 103 :影像接收單元 2 104 :操作鍵 2 105 :外部連接埠 2106:快門 220 1 :本體 2202 :殼 2203 :顯示單元 2204 :鍵盤 2205 :外部連接埠 -63- (61) 1286367 2206 :指標滑鼠 23 0 1 :本體 2302:顯示單元 2303 :開關 23 04 :操作鍵 2 3 0 5 :紅外線埠 2401 :本體 φ 2402 :殼
2403 :顯示單元A
2404 :顯示單元B 2405 :記錄媒體記錄單元 2406 :操作鍵 2407 :揚聲器單元 250 1 :本體 2502:顯示單元 φ 2503 :臂單元 260 1 :本體 2602:顯不單兀 2603 :殼 2 6 0 4 :外部連接埠 2605 :遙控接收單元 2606 :影像接收單元 2607 :電池 2608 :音頻輸入單元 1286367 (62) 2609 :操作鍵 270 1 :本體 2702 :殻 2703:顯示單元 2704 :音頻輸入單元 2705 :音頻輸出單元 2706 :操作鍵 φ 2707 :外部連接埠 2 7 0 8 :天線
-65-

Claims (1)

  1. (1) 1286367 十、申請專利範圍 1·—種半導體裝置,包含: 在一基底上的一電路,其包含一薄膜電晶體;和 一線圈,其電連接至在基底上的該電路。 2· —種半導體裝置,包含: 在一基底上的第一電路,其包含一薄膜電晶體; 一整流電路,其電連接至在基底上的該第一電路;和 • 一線圏,其電連接至在基底上的整流電路。 3· —種半導體裝置,包含: 在一基底上的第一電路,其包含一薄膜電晶體; 一波形整形電路,其電連接至在基底上的該第一電路 :和 一線圈,其電連接至在基底上的該波形整形電路。 4. 一種半導體裝置,包含: 在一基底上的第一電路,其包含一薄膜電晶體; • 包含一電阻和一電容的第二電路,其電連接至在基底 上的該第一電路;和 一線圏,其電連接至在基底上的該第二電路。 5. —種半導體裝置,包含: 在一基底上的第一電路,其包含一薄膜電晶體; 包含一二極體的第二電路,其電連接至在基底上的該 第一電路;和 一線圈,其電連接至在基底上的該第二電路。 6. —種半導體裝置,包含: -66 - (2) 1286367 在一基底上的第一電路,其包含一薄膜電晶體; 包含一二極體、一電容、和一電阻的第二電路,其電 連接至在基底上的該第一電路;和 一線圈,其電連接至在基底上的該第二電路。 7. 如申請專利範圍第1項的半導體裝置, 其中藉由電磁感應以在線圈兩端間產生一 AC電壓, 和 其中該AC電壓受整形或整流以形成一分割訊號或電 源供應電壓,而後供應至該電路。 8. 如申請專利範圍第2項的半導體裝置, 其中藉由電磁感應以在線圈兩端間產生一 AC電壓, 和 其中該AC電壓受整流電路整流以形成一電源供應電 壓,而後供應至該第一電路。 9. 如申請專利範圍第3項的半導體裝置, 其中藉由電磁感應以在線圈兩端間產生一 AC電壓, 和 其中該AC電壓受整形以形成一分割訊號,而後供應 至該第一電路。。 10. 如申請專利範圍第4項的半導體裝置, 其中藉由電磁感應以在線圏兩端間產生一 AC電壓, 和 其中該AC電壓受第二電路整形以形成一分割訊號, 而後供應至該第一電路。 -67- (3) 1286367 11·如申請專利範圍第5項的半導體裝置, 其中藉由電磁感應以在線圈兩端間產生一 AC電壓’ 和 其中該AC電壓受第二電路整形以形成一分割訊號’ 而後供應至該第一電路。 12·如申請專利範圍第6項的半導體裝置, 其中藉由電磁感應以在線圈兩端間產生一 AC電壓’ • 和 其中該AC電壓受第二電路整流以形成一電源供應電 壓,而後供應至該第一電路。 13·如申請專利範圍第1項的半導體裝置,其中該電 路包含一移位暫存器,一位準移位器,和一類比開關。 14·如申請專利範圍第2項的半導體裝置,其中該第 一電路包含一移位暫存器,一位準移位器,和一類比開關 〇 • 15.如申請專利範圍第3項的半導體裝置,其中該電 路包含一移位暫存器,一位準移位器,和一類比開關。 16. 如申請專利範圍第4項的半導體裝置,其中該電 路包含一移位暫存器,一位準移位器,和一類比開關。 17. 如申請專利範圍第5項的半導體裝置,其中該電 路包含一移位暫存器,一位準移位器,和一類比開關。 1 8 .如申請專利範圍第6項的半導體裝置,其中該電 路包含一移位暫存器,一位準移位器,和一類比開關。 1 9 .如申請專利範圍第1項的半導體裝置,其中該基 -68- (4) 1286367 底具有一絕緣表面。 20. 如申請專利範圍第2項的半導體裝置,其中該基 底具有一絕緣表面。 21. 如申請專利範圍第3項的半導體裝置,其中該基 底具有一絕緣表面。 22. 如申請專利範圍第4項的半導體裝置,其中該基 底具有一絕緣表面。 23 .如申請專利範圍第5項的半導體裝置,其中該基 底具有一絕緣表面。 24.如申請專利範圍第6項的半導體裝置,其中該基 底具有一絕緣表面。
    -69-
TW094144873A 2001-03-19 2002-03-14 A semiconductor device TWI286367B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001079609 2001-03-19

Publications (2)

Publication Number Publication Date
TW200625536A TW200625536A (en) 2006-07-16
TWI286367B true TWI286367B (en) 2007-09-01

Family

ID=18936021

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094144873A TWI286367B (en) 2001-03-19 2002-03-14 A semiconductor device

Country Status (7)

Country Link
US (5) US7105365B2 (zh)
JP (1) JP4271404B2 (zh)
KR (2) KR100825911B1 (zh)
CN (3) CN1790671B (zh)
MY (1) MY134535A (zh)
SG (2) SG142160A1 (zh)
TW (1) TWI286367B (zh)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7301279B2 (en) * 2001-03-19 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and method of manufacturing the same
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
JP2002340989A (ja) 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
TWI237729B (en) * 2001-12-24 2005-08-11 Chi Mei Optoelectronics Corp Energy recycling device for liquid crystal display device
US7453705B2 (en) * 2002-05-07 2008-11-18 Alien Technology Corporation Barrier, such as a hermetic barrier layer for O/PLED and other electronic devices on plastic
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG130013A1 (en) * 2002-07-25 2007-03-20 Semiconductor Energy Lab Method of fabricating light emitting device
TWI304706B (zh) * 2002-08-30 2008-12-21 Au Optronics Corp
KR100867726B1 (ko) * 2002-11-21 2008-11-10 삼성전자주식회사 액정표시장치의 제조 방법
JP4429593B2 (ja) * 2002-11-22 2010-03-10 パナソニック株式会社 半導体装置のレイアウト検証方法
US7205986B2 (en) * 2002-12-18 2007-04-17 Semiconductor Energy Laboratory Co., Ltd. Image display device and testing method of the same
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
JP4242663B2 (ja) * 2003-02-19 2009-03-25 ソフトバンクBb株式会社 無線タグ
US7973313B2 (en) 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP4624109B2 (ja) * 2003-03-25 2011-02-02 株式会社半導体エネルギー研究所 半導体装置の検査回路
WO2004100110A1 (ja) * 2003-05-12 2004-11-18 International Business Machines Corporation アクティブマトリックスパネルの検査装置、検査方法、およびアクティブマトリックスoledパネルの製造方法
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
KR100936908B1 (ko) * 2003-07-18 2010-01-18 삼성전자주식회사 전계발광 디바이스의 박막 트랜지스터, 이를 이용한전계발광 디바이스 및 이의 제조 방법
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
US7199637B2 (en) * 2003-09-02 2007-04-03 Semiconductor Energy Laboratory Co., Ltd. Rectifier circuit without alternating-current feedback
JP4823478B2 (ja) * 2003-09-19 2011-11-24 株式会社半導体エネルギー研究所 発光装置の作製方法
US7520790B2 (en) 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
US7632721B2 (en) * 2004-02-06 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
KR101191094B1 (ko) * 2004-08-23 2012-10-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 무선 칩 및 그 제조 방법
CN101044624A (zh) * 2004-10-22 2007-09-26 株式会社半导体能源研究所 半导体器件
US20060109120A1 (en) * 2004-11-19 2006-05-25 Jeremy Burr RFID tag in a substrate
US7518602B2 (en) * 2004-12-06 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Test circuit and display device having the same
US8716834B2 (en) * 2004-12-24 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including antenna
EP1839335A4 (en) * 2005-01-21 2011-09-14 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT
JPWO2006085606A1 (ja) * 2005-02-10 2008-06-26 財団法人神奈川科学技術アカデミー 円二色性熱レンズ顕微鏡装置
EP1860429A1 (en) * 2005-02-10 2007-11-28 Kanagawa Academy of Science and Technology Circular dichroic thermal lens microscope
WO2006095791A1 (en) 2005-03-07 2006-09-14 Semiconductor Energy Laboratory Co., Ltd. Element substrate, inspecting method, and manufacturing method of semiconductor device
US7659892B2 (en) * 2005-03-17 2010-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device and portable terminal
JP2006303422A (ja) * 2005-03-22 2006-11-02 Sony Corp プラズマ処理方法および半導体装置の製造方法
US7838347B2 (en) * 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
US7808253B2 (en) * 2005-12-02 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Test method of microstructure body and micromachine
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
DE102006054088A1 (de) * 2006-11-16 2008-05-21 Siemens Ag Messvorrichtung und Messverfahren zum Inspizieren einer Oberfläche eines Substrates
US20100015731A1 (en) * 2007-02-20 2010-01-21 Lam Research Corporation Method of low-k dielectric film repair
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US8334537B2 (en) * 2007-07-06 2012-12-18 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP5561899B2 (ja) * 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
US7793237B2 (en) * 2007-12-17 2010-09-07 International Business Machines Corporation System, structure and method of providing dynamic optimization of integrated circuits using a non-contact method of selection, and a design structure
DE102008030545A1 (de) * 2008-06-27 2010-01-07 Siemens Aktiengesellschaft Vorrichtung und Verfahren zur berührungslosen Ankontaktierung von leitfähigen Strukturen, insbesondere von Dünnschicht-Transistor-Flüssigkristallanzeigen (Thin Film Transistor Liquid Crystal Displays)
TWI577027B (zh) * 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8643127B2 (en) 2008-08-21 2014-02-04 S3C, Inc. Sensor device packaging
US7775119B1 (en) * 2009-03-03 2010-08-17 S3C, Inc. Media-compatible electrically isolated pressure sensor for high temperature applications
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5751748B2 (ja) * 2009-09-16 2015-07-22 信越化学工業株式会社 多結晶シリコン塊群および多結晶シリコン塊群の製造方法
CN102721506A (zh) * 2011-03-30 2012-10-10 浙江三花股份有限公司 一种压力传感器
US9366696B2 (en) 2011-10-19 2016-06-14 Applied Materials, Inc. Roll to roll tester and method of testing flexible substrates roll to roll
JP6088234B2 (ja) 2011-12-23 2017-03-01 株式会社半導体エネルギー研究所 受電装置、無線給電システム
US8879275B2 (en) * 2012-02-21 2014-11-04 International Business Machines Corporation Anti-corrosion conformal coating comprising modified porous silica fillers for metal conductors electrically connecting an electronic component
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
CN104067376B (zh) * 2013-01-23 2016-12-28 株式会社村田制作所 薄膜电容和齐纳二极管的复合电子部件及其制造方法
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
CN105009320B (zh) * 2013-03-11 2017-10-17 应用材料公司 用于oled应用的pecvd hmdso膜的等离子体固化
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US9025119B2 (en) * 2013-05-14 2015-05-05 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD module and liquid crystal panel
CN104122695B (zh) * 2013-07-19 2017-07-07 深超光电(深圳)有限公司 用于液晶显示面板的阵列基板及阵列基板的制造方法
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
DE102015101671A1 (de) * 2015-02-05 2016-08-11 Osram Opto Semiconductors Gmbh Verfahren und Vorrichtung zur Überprüfung einer optoelektronischen Komponente
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
CN107085300B (zh) 2016-02-15 2021-06-22 精工爱普生株式会社 虚像显示装置以及影像元件单元的制造方法
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9646961B1 (en) 2016-04-04 2017-05-09 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and metal-short-configured, NCEM-enabled fill cells
CN106785336A (zh) * 2016-12-20 2017-05-31 西安电子科技大学 具备SiO2保护层的频率可重构全息天线的制备方法
CN106654523A (zh) * 2016-12-20 2017-05-10 西安科锐盛创新科技有限公司 用于可重构多层全息天线的Si基SPiN二极管制备方法
JP6797042B2 (ja) * 2017-02-02 2020-12-09 株式会社ジャパンディスプレイ 表示装置
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
IT201700040531A1 (it) * 2017-04-12 2018-10-12 Ricerca Sul Sist Energetico Rse S P A Metodo per la misura vettoriale di campi elettrici e relativa apparecchiatura.
KR102538996B1 (ko) * 2017-06-20 2023-05-31 애플 인크. 발광 다이오드(led) 테스트 장치 및 제조 방법
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
CN109119356B (zh) * 2018-08-22 2021-01-22 京东方科技集团股份有限公司 阵列基板的检测设备及检测方法
KR102506803B1 (ko) 2018-11-23 2023-03-07 삼성전자주식회사 배선 기판 테스트 방법 및 이를 수행하기 위한 장치
CN109782147A (zh) * 2018-12-26 2019-05-21 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet高温栅偏测试方法
WO2021062773A1 (zh) * 2019-09-30 2021-04-08 重庆康佳光电技术研究院有限公司 一种发光二极管检测系统
KR20210149957A (ko) * 2020-06-02 2021-12-10 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN112964944B (zh) * 2021-01-29 2022-06-14 上海交通大学 集成信号处理电路的传感器及其制备方法

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3311818A (en) * 1963-03-11 1967-03-28 Api Instr Company Non-contact apparatus for magnetically measuring strain
US4190799A (en) * 1978-08-21 1980-02-26 Bell Telephone Laboratories, Incorporated Noncontacting measurement of hall effect in a wafer
JPS61226887A (ja) 1985-03-30 1986-10-08 Anritsu Corp Icカ−ド
JPH01243087A (ja) * 1988-03-25 1989-09-27 Hitachi Ltd 磁気光学効果を用いたディスプレイ装置
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
JPH01297626A (ja) 1988-05-26 1989-11-30 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイとその検査方法
US5097201A (en) 1990-02-15 1992-03-17 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US5124635A (en) 1990-02-15 1992-06-23 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US4983911A (en) 1990-02-15 1991-01-08 Photon Dynamics, Inc. Voltage imaging system using electro-optics
US5266869A (en) * 1990-09-27 1993-11-30 Tokyo Electric Co., Ltd. Discharge lamp lighting apparatus having output impedance which limits current flow therethrough after start of discharging
JPH04138584A (ja) 1990-09-28 1992-05-13 Toppan Printing Co Ltd 情報カードの検査装置
US5424633A (en) * 1991-01-22 1995-06-13 Advanced Test Technologies Inc. Contactless test method and system for testing printed circuit boards
JPH04264745A (ja) 1991-02-19 1992-09-21 Fujitsu Ltd マイクロ波プローバ
JPH0547889A (ja) * 1991-03-01 1993-02-26 Matsushita Electron Corp 金属配線の信頼性評価方法
US5245274A (en) * 1991-05-31 1993-09-14 Youngquist John S Storm monitor
JPH05119356A (ja) 1991-06-17 1993-05-18 Seiko Epson Corp 電極基板の製造方法
US5543729A (en) 1991-09-10 1996-08-06 Photon Dynamics, Inc. Testing apparatus and connector for liquid crystal display substrates
US5444385A (en) * 1991-09-10 1995-08-22 Photon Dynamics, Inc. Testing apparatus for liquid crystal display substrates
US5295072A (en) * 1992-04-29 1994-03-15 Bfgoodrich Flightsystems, Inc. Sampled data lightning strike detection and mapping system capable of recovering a pre threshold sample history for detection and mapping processing
JPH05314786A (ja) 1992-05-14 1993-11-26 Sharp Corp 半導体記憶装置
JP2803943B2 (ja) 1992-10-21 1998-09-24 アルプス電気株式会社 非接触電力供給装置
US6058497A (en) * 1992-11-20 2000-05-02 Micron Technology, Inc. Testing and burn-in of IC chips using radio frequency transmission
JP3244141B2 (ja) 1993-03-12 2002-01-07 コスモ工機株式会社 管体の切断装置
US5389875A (en) * 1993-03-19 1995-02-14 Grumman Aerospace Corporation Apparatus for non-destructive testing of dielectric/magnetic materials
US5643804A (en) * 1993-05-21 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a hybrid integrated circuit component having a laminated body
JPH06349913A (ja) * 1993-06-14 1994-12-22 Fujitsu Ltd バーンインの非接触モニター方法
JP3269225B2 (ja) * 1993-11-17 2002-03-25 横河電機株式会社 プリントコイル・テスタ
JPH08101404A (ja) 1994-09-30 1996-04-16 Hitachi Electron Eng Co Ltd Tft基板の欠陥検出方法および欠陥検査装置
US5631818A (en) * 1995-02-14 1997-05-20 Zero Emissions Technology Inc. Power supply for electrostatic preciptator electrodes
US5517110A (en) * 1995-04-06 1996-05-14 Yentec Inc. Contactless test method and system for testing printed circuit boards
JP2909807B2 (ja) * 1995-11-22 1999-06-23 セイコーインスツルメンツ株式会社 超伝導量子干渉素子磁束計および非破壊検査装置
US6940267B1 (en) * 1995-12-27 2005-09-06 William H. Swain Error correction by selective modulation
SG54559A1 (en) * 1996-09-13 1998-11-16 Hitachi Ltd Power transmission system ic card and information communication system using ic card
TW308741B (en) * 1996-11-22 1997-06-21 United Microelectronics Corp Micro-coil structure of integrated circuit and process thereof
US5837971A (en) * 1997-01-21 1998-11-17 Lee; Myoung Jun Electric blanket having reduced electromagnetic field
JP3067671B2 (ja) 1997-02-07 2000-07-17 セイコーエプソン株式会社 アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置
JP3328553B2 (ja) * 1997-07-25 2002-09-24 松下電器産業株式会社 回路基板検査装置
JP3288303B2 (ja) * 1997-09-04 2002-06-04 シャープ株式会社 液晶表示装置及びその駆動方法
US6909419B2 (en) * 1997-10-31 2005-06-21 Kopin Corporation Portable microdisplay system
WO1999032893A1 (en) 1997-12-22 1999-07-01 Conexant Systems, Inc. Wireless test apparatus for integrated circuit die
US6184696B1 (en) * 1998-03-23 2001-02-06 Conexant Systems, Inc. Use of converging beams for transmitting electromagnetic energy to power devices for die testing
US6331782B1 (en) * 1998-03-23 2001-12-18 Conexant Systems, Inc. Method and apparatus for wireless testing of integrated circuits
JP4075138B2 (ja) * 1998-06-05 2008-04-16 凸版印刷株式会社 非接触icカード用検査装置および検査方法
US6249673B1 (en) * 1998-11-09 2001-06-19 Philip Y. W. Tsui Universal transmitter
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4159713B2 (ja) 1998-11-25 2008-10-01 株式会社半導体エネルギー研究所 半導体装置
JP2000200053A (ja) 1999-01-07 2000-07-18 Futaba Corp 表示素子用基板の製造方法及び表示素子用基板
JP3755012B2 (ja) * 1999-01-18 2006-03-15 株式会社アドバンテスト デバイス試験システム及び方法並びに測定用カード
KR100314661B1 (ko) * 1999-02-05 2001-12-28 김형태 휴대용 원격제어 무선 영상 및 음성 통신시스템
JP2000258482A (ja) 1999-03-08 2000-09-22 Toshiba Corp 周波数検査装置
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2000321591A (ja) * 1999-05-14 2000-11-24 Nec Corp 液晶表示装置
JP2001013917A (ja) * 1999-06-30 2001-01-19 Hitachi Ltd ディスプレイ装置
KR100333271B1 (ko) * 1999-07-05 2002-04-24 구본준, 론 위라하디락사 배선의 단락 및 단선 테스트를 위한 박막트랜지스터-액정표시장치의 어레이기판과 그 제조방법.
US6509217B1 (en) * 1999-10-22 2003-01-21 Damoder Reddy Inexpensive, reliable, planar RFID tag structure and method for making same
DE10015484C2 (de) * 2000-03-29 2002-10-24 Fraunhofer Ges Forschung Verfahren zum kontaktlosen Test von Chips sowie Vorrichtung zur Durchführung dieses Verfahrens
US6407546B1 (en) * 2000-04-07 2002-06-18 Cuong Duy Le Non-contact technique for using an eddy current probe for measuring the thickness of metal layers disposed on semi-conductor wafer products
CA2308820A1 (en) * 2000-05-15 2001-11-15 The Governors Of The University Of Alberta Wireless radio frequency technique design and method for testing of integrated circuits and wafers
JP4717295B2 (ja) * 2000-10-04 2011-07-06 株式会社半導体エネルギー研究所 ドライエッチング装置及びエッチング方法
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
US6582980B2 (en) * 2001-01-30 2003-06-24 Eastman Kodak Company System for integrating digital control with common substrate display devices
WO2002063675A1 (fr) * 2001-02-02 2002-08-15 Hitachi, Ltd. Circuit integre, procede de test et de fabrication d'un circuit integre
US6850080B2 (en) * 2001-03-19 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Inspection method and inspection apparatus
US6512482B1 (en) * 2001-03-20 2003-01-28 Xilinx, Inc. Method and apparatus using a semiconductor die integrated antenna structure
US6759850B2 (en) * 2001-03-28 2004-07-06 Orbotech Ltd. System and method for non-contact electrical testing employing a CAM derived reference
JP3761470B2 (ja) * 2001-04-04 2006-03-29 北斗電子工業株式会社 非接触電圧計測方法及び装置並びに検出プローブ
JP2002340989A (ja) 2001-05-15 2002-11-27 Semiconductor Energy Lab Co Ltd 測定方法、検査方法及び検査装置
KR100867726B1 (ko) * 2002-11-21 2008-11-10 삼성전자주식회사 액정표시장치의 제조 방법
US7250781B2 (en) * 2002-12-19 2007-07-31 Fuji Xerox Co., Ltd. Circuit board inspection device
KR100528695B1 (ko) * 2003-05-06 2005-11-16 엘지.필립스 엘시디 주식회사 평판표시장치의 검사방법 및 장치
JP4138584B2 (ja) 2003-06-11 2008-08-27 ヤンマー農機株式会社 播種装置
EP1665362A2 (en) * 2003-08-25 2006-06-07 Tau-Metrix, Inc. Technique for evaluating a fabrication of a semiconductor component and wafer
KR101270180B1 (ko) * 2004-01-30 2013-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 검사장치 및 검사방법과, 반도체장치 제작방법
US7378837B2 (en) * 2004-06-07 2008-05-27 General Electric Company Method and system for calibrating a micro-electromechanical system (MEMS) based sensor using tunneling current sensing
JP4264745B2 (ja) 2004-12-14 2009-05-20 独立行政法人産業技術総合研究所 酵素とビオチン修飾異方性高分子微粒子、これを用いた微小管と微粒子のコンプレックス及びatp自己供給するナノバイオマシン

Also Published As

Publication number Publication date
KR20070032980A (ko) 2007-03-23
CN100372051C (zh) 2008-02-27
US20100157165A1 (en) 2010-06-24
MY134535A (en) 2007-12-31
US20140252971A1 (en) 2014-09-11
US20150348855A1 (en) 2015-12-03
JP2003031814A (ja) 2003-01-31
SG117406A1 (en) 2005-12-29
CN101241916B (zh) 2011-01-26
US7674635B2 (en) 2010-03-09
CN1375859A (zh) 2002-10-23
KR100862044B1 (ko) 2008-10-09
KR100825911B1 (ko) 2008-04-28
US20060263952A1 (en) 2006-11-23
JP4271404B2 (ja) 2009-06-03
US9047796B2 (en) 2015-06-02
US7105365B2 (en) 2006-09-12
US20020132383A1 (en) 2002-09-19
CN1790671A (zh) 2006-06-21
CN101241916A (zh) 2008-08-13
CN1790671B (zh) 2012-03-21
TW200625536A (en) 2006-07-16
US8729548B2 (en) 2014-05-20
KR20020074415A (ko) 2002-09-30
SG142160A1 (en) 2008-05-28

Similar Documents

Publication Publication Date Title
TWI286367B (en) A semiconductor device
US9768405B2 (en) Light emitting device and method of manufacturing the same
KR100881992B1 (ko) 반도체장치 제조방법
JP2003115457A (ja) 半導体装置及びその作製方法
US7297579B2 (en) Semiconductor device and manufacturing method thereof
JP4223218B2 (ja) 発光装置
CN109244082A (zh) 显示面板及其制备方法、显示装置
JP2002318546A (ja) 発光装置およびその作製方法
JP4592989B2 (ja) 発光装置の作製方法
TWI257688B (en) Method of manufacturing a semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees