ES2236361T3 - Circuito de memoria ferroelectrica y metodo para su fabricacion. - Google Patents
Circuito de memoria ferroelectrica y metodo para su fabricacion.Info
- Publication number
- ES2236361T3 ES2236361T3 ES01997814T ES01997814T ES2236361T3 ES 2236361 T3 ES2236361 T3 ES 2236361T3 ES 01997814 T ES01997814 T ES 01997814T ES 01997814 T ES01997814 T ES 01997814T ES 2236361 T3 ES2236361 T3 ES 2236361T3
- Authority
- ES
- Spain
- Prior art keywords
- ferroelectric
- polymer
- contact layer
- thin film
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
- H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
- Formation Of Insulating Films (AREA)
- Liquid Crystal (AREA)
- Static Random-Access Memory (AREA)
Abstract
Circuito (C) de memoria ferroeléctrica que comprende una célula (F) de memoria ferroeléctrica en la forma de una película delgada de polímero ferroeléctrico y un primero y segundo electrodos (E1;E2) respectivamente, que entran en contacto con la célula (F) de memoria ferroeléctrica por unas superficies opuestas de la misma, por lo que un estado de polarización de la célula puede ser establecido, conmutado o detectado mediante la aplicación de unas tensiones apropiadas sobre los electrodos (E1;E2), caracterizado porque por lo menos uno de los electrodos (E1;E2) comprende por lo menos una capa de contacto (P1;P2), comprendiendo dicha por lo menos una capa de contacto (P1;P2) un polímero conductor en contacto con la célula (F) de memoria, y opcionalmente una segunda capa (M1;M2) de una película metálica en contacto con el polímero conductor (P1;P2), por lo que dicho por lo menos uno de los electrodos (E1;E2) comprende o bien únicamente una capa (P1;P2) de contacto de polímero conductor, o bienuna combinación de una capa (P1;P2) de contacto de polímero conductor y una capa (M1;M2) de película metálica.
Description
Circuito de memoria ferroeléctrica y método para
su fabricación.
La presente invención se refiere a un circuito de
memoria ferroeléctrica que comprende una célula de memoria
ferroeléctrica en forma de una película delgada de polímero
ferroeléctrico y un primero y segundo electrodos que contactan
respectivamente con la célula de memoria ferroeléctrica por
superficies opuestas de la misma, por lo que un estado de
polarización de la célula puede ser establecido, conmutado y
detectado mediante la aplicación de tensiones apropiadas sobre los
electrodos. La invención se refiere asimismo a un método de
fabricación de un circuito de memoria ferroeléctrica de este tipo,
en el que el circuito de memoria está dispuestos sobre un substrato
aislante.
La presente invención trata con el proceso de
polarización y conmutación en una película delgada de polímero
ferroeléctrico en unos circuitos de memoria. Unos circuitos de este
tipo son utilizados para realizar dispositivos de memoria
ferroeléctrica biestable.
En particular, la presente invención se refiere a
cómo mejorar el rendimiento de unas películas delgadas y
ultradelgadas de un polímero ferroeléctrico de
poli(fluoruro-trifluoretileno de vinilideno)
en un circuito de este tipo, donde unas células de memoria en la
película delgada son conmutadas entre dos estados de polarización
por medio de un campo eléctrico.
Las películas ferroeléctricas delgadas (de 0,1
\mum a 1 \mum) y ultradelgadas (por debajo de los 0,1 \mum)
que pueden ser utilizadas como dispositivos de memoria biestable son
bien conocidas en la técnica anterior. La utilización de un polímero
ferroeléctrico en forma de película delgada puede permitir la
realización de dispositivos completamente integrados en los cuales
se puede producir una conmutación de polarización a bajas tensiones.
Sin embargo, la investigación acerca de la dependencia respecto al
espesor del comportamiento de la polarización de los polímeros
ferroeléctricos más ampliamente utilizados, de acuerdo con la
técnica anterior, es decir, el
fluoruro-trifluoretileno de polivinilideno
(PVDF-TFE), muestra que el nivel remanente de
polarización P_{R} disminuye y que la polarización no conmutable
\hat{P} aumenta a medida que disminuye el espesor, y
adicionalmente que se observa una gran caída en el nivel de
polarización a medida que se reduce el espesor por debajo de red
doméstica 100 nm. En las películas de polímero
PVDF-TFE, el comportamiento de la polarización está
relacionado directamente a la cristalinidad y al tamaño del
cristalito en la película. Se cree que en películas delgadas, un
substrato de metal rígido sobre el cual se deposita normalmente la
película mediante recubrimiento realizado mediante rotación, puede
inhibir el proceso de cristalización debido al proceso de
germinación heterogéneo que determina la orientación del cristalito
que está influida por el substrato. Como resultado, los cristalitos
pueden tener desajustes grandes de orientación que producen una
energía elástica alta en la película, y evita el crecimiento
adicional de unos cristalitos, creando de esta manera una región de
interfaz entre el substrato metálico y la película delgada. Por otro
lado, unos resultados experimentales recientes parecen indicar que
se puede obtener una alta cristalinidad incluso con un substrato
metálico, de manera que el mecanismo real en la actualidad permanece
algo confuso. La interfaz posee un espesor que es una fracción
considerable del espesor de la película delgada, produciendo un
menor nivel de polarización y un mayor campo coercitivo. Debido a
dicha interfaz, unas películas delgadas de polímero ferroeléctrico
en contacto con una capa metálica presentan un menor nivel remanente
de polarización P_{R} y una alta polarización no conmutable
\hat{P} con respecto a los
anteriores.
anteriores.
Por lo tanto, un objetivo principal de la
presente invención es obviar las desventajas mencionadas
anteriormente de la tecnología de la técnica anterior para circuitos
de memoria ferroeléctrica. Especialmente, es asimismo un objetivo de
la presente invención mejorar el comportamiento de la polarización y
de la conmutación en circuitos de memoria ferroeléctrica con
películas delgadas de polímero ferroeléctrico como material de
memoria.
Los objetivos anteriores, así como
características y ventajas adicionales son realizadas con un
circuito de memoria ferroeléctrica de acuerdo con la invención, que
está caracterizado porque uno, por lo menos, de los electrodos
comprende una, por los menos, capa de contacto, dicha por lo menos
una capa de contacto comprendiendo un polímero conductor que
contacta con la célula de memoria, y opcionalmente, una segunda capa
de una película metálica que contacta con el polímero conductor, por
lo que dicho por lo menos uno de los electrodos comprende o bien
únicamente una capa de contacto de polímero conductor, o una
combinación de una capa de contacto de polímero conductor y una capa
de película metálica.
En una forma de realización ventajosa del
circuito de memoria ferroeléctrica de la invención, en el que sólo
uno de los electrodos comprende la capa de contacto de polímero
conductor, el otro electrodo comprende una capa de película metálica
única.
Preferentemente, la película delgada de polímero
ferroeléctrico posee un espesor de 1 \mum o inferior, y
preferentemente el polímero conductor presenta un espesor de entre
20 nm a red doméstica 100 nm.
Preferentemente, la célula de memoria
ferroeléctrica comprende un, por lo menos, polímero seleccionado de
entre uno de los siguientes, especialmente fluoruro de
polivinilideno (PVDF), polivinilideno con cualquiera de sus
copolímeros, terpolímeros basados o bien en copolímeros o en
PVDF-trifluoretileno (PVDF-TrFE),
nilones impares, nilones impares con cualquiera de sus copolímeros,
cianopolímeros, y cianopolímeros con cualquiera de sus copolímeros.
Con respecto a esto, se prefiere que el polímero conductor de la
capa de contacto esté seleccionado de entre uno de los siguientes,
especialmente polipirrol dopado (PPy), derivados dopados de
polipirrol (PPy), polianilina dopada, derivados dopados de
polianilina, politiofenos dopados, y derivados dopados de
politiofenos.
De manera general, es preferente que el polímero
conductor de la capa de contacto esté seleccionado de entre uno de
los siguientes polímeros, especialmente, polipirrol dopado (PPy),
derivados dopados de polipirrol (PPy), polianilina dopada, derivados
dopados de polianilina, politiofenos dopados, y derivados dopados de
politiofenos.
Es asimismo preferente que el metal de la capa de
película metálica esté seleccionado de entre uno de los siguientes,
especialmente aluminio, platino, titanio y cobre.
De manera ventajosa, el circuito de memoria
ferroeléctrica de acuerdo con la invención forma un circuito de
memoria en un arreglo de circuitos similares en forma de matriz
direccionable, esa célula de memoria de un circuito de memoria forma
una parte en una capa global de una película delgada de polímero
ferroeléctrico, y el primero y segundo electrodos forman partes de
unos primero y segundo medios de electrodo respectivamente, cada uno
de los medios de electrodo comprendiendo una serie de electrodos en
paralelo en forma de tira, con los electrodos de los segundos medios
de electrodo estando orientados con un ángulo, preferentemente de
manera ortogonal, a los electrodos de los primeros medios de
electrodo, con la capa global de la película delgada de polímero
ferroeléctrico interpuesta entre medio de los mismos, de manera que
la célula de memoria ferroeléctrica está definida, en la película
delgada de polímero ferroeléctrico, en la intersección de,
respectivamente, los electrodos de los primeros medios de electrodo
y los electrodos de los segundos medios de electrodo, por lo que el
arreglo formado por los medios de electrodo y la película delgada de
polímero ferroeléctrico con las células de memoria, forman un
dispositivo pasivo integrado de memoria ferroeléctrica en forma de
matriz direccionable, en el que el direccionamiento de las
correspondientes células de memoria, para unas operaciones de
lectura y escritura, se produce a través de los electrodos de los
medios de electrodo en una conexión adecuada con unos circuitos
eléctricos de accionamiento, control y detección.
Los objetivos mencionados anteriormente, así como
unas características y ventajas adicionales son realizados asimismo
con un método de fabricación del circuito de memoria ferroeléctrica
de acuerdo con la invención, el método estando caracterizado por la
deposición de una capa de contacto de un polímero conductor sobre el
substrato, depositando posteriormente una película delgada de
polímero ferroeléctrico sobre la capa de contacto, y depositando a
continuación una segunda capa de contacto encima de la película
delgada de polímero ferroeléctrico.
En el método de acuerdo con la invención, se
considera ventajoso la deposición de una capa de película metálica
sobre el substrato antes de la deposición de la primera capa de
contacto, y depositando esta última posteriormente.
En el método de acuerdo con la invención, es
preferente la deposición de la película delgada de polímero
conductor por medio de un recubrimiento realizado mediante rotación,
y de manera similar, mediante la deposición de la película delgada
de polímero ferroeléctrico sobre la primera capa de contacto por
medio de un recubrimiento realizado mediante rotación.
En una forma de realización preferida del método
de acuerdo con la invención, la primera capa de contacto y/o la
película delgada de polímero ferroeléctrico son recocidas a una
temperatura de 140ºC aproximadamente después de las correspondientes
etapas de deposición.
En otra forma de realización preferida del método
de acuerdo con la invención, una segunda capa de contacto de una
película delgada de polímero conductor es depositada encima de la
película delgada de polímero ferroeléctrico. Con respecto a esto, la
segunda capa de contacto es preferentemente recocida a una
temperatura de 140ºC aproximadamente, sin que la película delgada de
polímero ferroeléctrico sea recocida antes de la deposición de la
segunda capa de contacto, y preferentemente se puede depositar una
capa de película metálica encima de la segunda capa de contacto.
La invención será explicada con mayor detalle a
continuación en relación a unas discusiones de unas formas de
realización y unos ejemplos indicados a título de ejemplo, en
relación a las figuras de dibujos adjuntas, en las cuales:
La figura 1 muestra una célula de memoria
ferroeléctrica de acuerdo con la técnica anterior;
La figura 2a muestra una primera forma de
realización de una célula de memoria ferroeléctrica de acuerdo con
la presente invención, la figura 2b muestra una segunda forma de
realización de una célula de memoria ferroeléctrica de acuerdo con
la presente invención, la figura 2c muestra una tercera forma de
realización de una célula de memoria ferroeléctrica de acuerdo con
la presente invención, la figura 2d muestra una cuarta forma de
realización de una célula de memoria ferroeléctrica de acuerdo con
la presente invención, la figura 2e muestra una quinta forma de
realización de una célula de memoria ferroeléctrica de acuerdo con
la presente invención, la figura 3 muestra esquemáticamente una
vista plana de un dispositivo de memoria ferroeléctrica tal como se
conoce en la técnica anterior, pero con unos circuitos de memoria de
acuerdo con la presente invención;
La figura 4a muestra una sección tomada a lo
largo de la línea X - X en la figura 3;
La figura 4b muestra el detalle de un circuito de
memoria de acuerdo con la presente invención, y tal como el
utilizado en el dispositivo de memoria en la figura 3;
La figura 5a muestra una comparación del bucle de
histéresis obtenido de manera correspondiente con el circuito de
memoria de acuerdo con la presente invención y con un circuito de
memoria de la técnica anterior; y
La figura 6 muestra el comportamiento frente a la
fatiga de un circuito de memoria de acuerdo con la presente
invención comparado con el de un circuito de memoria de la técnica
anterior.
A continuación, diferentes formas de realización
del circuito de memoria de acuerdo con la presente invención serán
discutidas, tomando un circuito de memoria de la técnica anterior,
como se muestra en la figura 1, como punto de partida. En la figura
1, que muestra una sección a través de un circuito de memoria de la
técnica anterior, una capa F de una película delgada de polímero
ferroeléctrico es intercalada entre un primero y segundo electrodos
E1;E2 respectivamente. Los electrodos son dispuestos como unas
películas metálicas M1;M2, y debe entenderse que el metal de los
electrodos puede ser el mismo, aunque no necesariamente.
En la figura 2a se muestra una primera forma de
realización de un circuito de memoria C de acuerdo con la invención,
el cual es similar al circuito de memoria de la técnica anterior en
la figura 1, pero que en el electrodo inferior E1 la película
metálica M1 ha sido en este caso reemplazada por una película
delgada P1 de un polímero conductor, mientras que el electrodo
superior E2 sigue siendo un electrodo de película metálica.
En la figura 2b se muestra una segunda forma de
realización del circuito de memoria C de acuerdo con la invención, y
en este caso ambos electrodos E1;E2 están realizados como una
películas delgadas P1;P2 de un polímero conductor, las cuales en
cualquier caso pueden ser del mismo o de diferentes polímeros
conductores.
La figura 2c muestra una tercera forma de
realización del circuito de memoria C de acuerdo con la invención, y
en este caso el primer electrodo E1 comprende una película delgada
P1 de polímero conductor como una capa de contacto como interfaz con
el polímero ferroeléctrico F. Sobre la película delgada P1 de
polímero conductor se dispone una película metálica M1, de manera
que el primer electrodo E1, en este caso, es una capa compuesta
formada por dos capas M1,P1. El segundo electrodo E2 es similar al
de la primera forma de realización, comprendiendo una película
metálica M2 como interfaz con la película delgada F de polímero
ferroeléctrico que constituye el material de memoria, es decir, la
célula de memoria propiamente.
La figura 2d muestra una cuarta forma de
realización del circuito de memoria C de acuerdo con la invención, y
difiere de la forma de realización en la figura 2c en que el segundo
electrodo E2 comprende, en este caso, sólo una capa de contacto de
una película delgada P2 de polímero conductor.
Finalmente, la figura 2e muestra una quinta forma
de realización del circuito de memoria C de acuerdo con la
invención, y en este caso ambos electrodos E1;E2 son , en este caso,
una capa compuesta formada respectivamente de unas películas
metálicas M1;M2, y de unas películas delgadas P1;P2 de polímero
conductor dispuestas como una capa de contacto dispuesta, como
interfaz, entre las películas metálicas M1;M2 y la película delgada
F de polímero ferroeléctrico de la propia célula de memoria.
De manera convencional, tal como es conocido por
las personas expertas en la materia, el circuito de memoria de la
técnica anterior puede ser aplicado como una célula de memoria en un
dispositivo pasivo de memoria ferroeléctrica, en forma de matriz
direccionable, del tipo mostrado en la figura 3, en el que el
material de memoria, es decir, la película ferroeléctrica delgada,
es dispuesto como una capa global G. Sin embargo, un dispositivo
pasivo de memoria ferroeléctrica en forma de matriz, con una capa G
similar, puede incorporar asimismo cualquiera de las formas de
realización del circuito de memoria en las figuras 2a a 2e. Un
dispositivo de memoria comprende por lo tanto la película delgada de
polímero ferroeléctrico dispuesta en una capa global G, y utilizada
como un material de memoria en un circuito de memoria C.
Adicionalmente, el dispositivo de memoria comprende unos primeros
medios de electrodo en la forma de unos electrodos inferiores E1 en
paralelo en forma de tira, como interfaz con la capa global G de la
película delgada de polímero ferroeléctrico. Unos segundos medios de
electrodo E2, de electrodos similares, son dispuestos a continuación
por encima de la película delgada de polímero ferroeléctrico, pero
con los electrodos inferiores E2 en paralelo en forma de tira,
orientados con un ángulo, preferentemente perpendicular a los
electrodos E1 de los primeros medios de electrodo. La figura 4a
muestra una sección transversal del dispositivo pasivo de memoria en
forma de matriz direccionable en la figura 3, tomada a lo largo de
la línea X-X de la misma. Tal como se ha obtenido,
el dispositivo de memoria ferroeléctrica está dotado en este caso
con un circuito de memoria C que corresponde a la forma de
realización mostrada en la figura 2c o en la figura 2d, es decir,
con un electrodo inferior E1 compuesto de una película metálica M1 y
una capa de contacto de un polímero conductor P1, como interfaz con
una parte F de la capa global G de la película delgada de polímero
ferroeléctrico utilizada como el material de memoria en la célula de
memoria.
En el dispositivo de memoria mostrado en la
figura 3 y en la figura 4a, la intersección solapada de un electrodo
E_{2} de los segundos medios de electrodo, con un electrodo
E_{1} de los primeros medios de electrodo, define una célula de
memoria F en el volumen de la película delgada de polímero
ferroeléctrico dispuesta entre medio, tal como se indica en las
figuras 3 y 4a respectivamente. Por lo tanto, el circuito de memoria
C de acuerdo con la invención forma una parte del arreglo de memoria
completo con el material F de memoria ferroeléctrica y los
electrodos E1;E2, tal como se muestra en las figuras 3, 4a, aunque
en este caso los electrodos E1;E2 del circuito de memoria, así como
el material de memoria F del mismo, todos forman partes
correspondientes definibles de los electrodos E1;E2 y del material
de memoria F, como aplicados de manera global en el dispositivo de
memoria ferroeléctrica de la figura 3.
La figura 4b detalla un circuito de memoria C
como el utilizado en un dispositivo pasivo de memoria ferroeléctrica
en forma de matriz direccionable, tal como se remarca tanto en la
figura 3 como en la figura 4a. Se observará que el circuito de
memoria C en este caso corresponde tanto a la forma de realización
en la figura 2c como a la forma de realización en la figura 2d. En
otras palabras, mientras que los electrodos inferiores E1 comprenden
una película metálica M1 y una capa de contacto de un polímero
conductor P1. El electrodo superior E2 puede ser, en este caso, una
película metálica M2 o un polímero conductor P2. Por supuesto, no
hay motivo para descartar la utilización de cualquiera de las formas
de realización mostradas en las figuras 2a a 2e en el dispositivo de
memoria en forma de matriz direccionable mostrado tanto en la figura
3 como en la figura 4a.
A continuación, la presente invención será
discutida en términos generales. Un circuito de memoria C de acuerdo
con la invención comprende una película delgada de polímero
ferroeléctrico sobre un substrato que está cubierto con un polímero
conductor. De acuerdo con un aspecto de la invención, un polímero
débilmente conductor, tal como un politiofeno conductor, es
depositado sobre un substrato metalizado, por ejemplo una oblea de
silicio cubierta con platino o aluminio. Una película delgada de
polímero ferroeléctrico, cuyo espesor puede ser de 20 nm a 1 \mum,
por ejemplo de un copolímero de
fluoruro-trifluoretileno de polivinilideno
(PVDF-TFE), es depositada a continuación sobre el
substrato, por ejemplo mediante un recubrimiento realizado mediante
rotación. El polímero conductor es utilizado como el electrodo
inferior, el cual reemplaza los electrodos metálicos utilizados de
manera convencional en la técnica anterior, por ejemplo de metales
tales como Al, Pt, Au y similares. Dispuestos de acuerdo con el
método de la presente invención, los electrodos de polímero
conductor están pensados para aumentar la cristalinidad en la
película delgada de polímero ferroeléctrico, y por lo tanto aumentar
el nivel de polarización y reducir el campo conmutable con respecto
a los anteriores, cuando se compara con las películas delgadas
correspondientes sobre unos electrodos metálicos.
La introducción de un polímero conductor como un
electrodo en la célula de memoria de la invención, sirve para
reducir la rigidez de la película (es decir, aumentar la
cristalinidad de la película), y asimismo para modificar la interfaz
eléctricamente aislante. De manera general, la diferencia de fase
entre polímeros reduce una región cristalina cercana a su interfaz.
Esta propiedad es utilizada en la invención mediante la aplicación,
en primer lugar, de una película de polímero conductor sobre un
substrato para formar un electrodo inferior. La película
ferroeléctrica delgada y la película de polímero conductor poseen
una buena diferencia de fase, que reducirá la región no cristalizada
de la película ferroeléctrica delgada durante un proceso de recocido
posterior. Debido al diferente mecanismo de conducción de carga en
los polímeros conductores en comparación con el metal, se cree que
la interfaz aislante entre el electrodo y la película de polímero
ferroeléctrico es modificada de una manera que produce el aumento
del nivel remanente de polarización P_{R} y de la velocidad de
conmutación en la película de polímero ferroeléctrico, mientras que
se reduce la polarización no conmutable \hat{P}, tal como se ha
observado de hecho en unos experimen-
tos.
tos.
En la presente invención, los polímeros
conductores que pueden ser utilizados incluyen, aunque no se limitan
a, polipirrol dopado (PPy) y sus derivados dopados, polianilina
dopada y sus derivados dopados, y politiofenos dopados y sus
derivados dopados.
Los polímeros ferroeléctricos que pueden ser
utilizados en la invención incluyen, aunque no se limitan a,
fluoruro de polivinilideno (PVDF) y sus copolímeros con
trifluoretileno (PVRF-TFE), terpolímeros basados
tanto en copolímeros o en PVDF-TFE, y otros
polímeros ferroeléctricos tales como nilones impares o
cianopolímeros.
En la presente invención, la utilización de un
electrodo de polímero conductor, que aumenta la cristalinidad en una
película delgada de copolímero PVDF-TFE, es
comparada con la utilización de las películas delgadas que actúan
como interfaces con unos metales de electrodo, tales como Al, Pt, Au
y similares. El bucle de histéresis de la polarización muestra que
las películas delgadas de copolímero PVDF-TFE
dispuestas sobre un electrodo de polímero conductor poseen un mayor
nivel de polarización que aquellos dispuestos con un electrodo
metálico, por ejemplo de titanio, bajo el mismo campo eléctrico
aplicado, como se muestra en la figura 5, el cual será discutido a
continuación. La fabricación de unas películas delgadas y
ultradelgadas de polímero ferroeléctrico, sobre un substrato plano
cubierto con un polímero conductor, será descrita en los siguientes
ejemplos.
Las formas de realización de la invención que se
dan a conocer, son presentadas con fines aclaratorios y no
limitantes. Los ejemplos no están previstos ni han de ser
construidos como limitantes del alcance de la descripción o de las
reivindicaciones.
En este ejemplo, un polímero conductor denominado
PEDOT (poli (3,4-etileno dioxietiofeno)) será
utilizado como uno de los electrodos de un polímero ferroeléctrico
en un circuito de memoria con una película delgada. Una película
PEDOT puede ser producida tanto mediante polimerización química,
mediante polimerización electroquímica, como mediante un
recubrimiento realizado mediante rotación sobre una disolución
preparada que contiene PEDOT-PSS (donde PSS es ácido
sulfónico de poliestireno). En este caso, se ha utilizado el método
químico de producción de una película PEDOT. La disolución para
preparar una película de este tipo es una mezcla entre Baytron M
(3,4-etileno dioxietiofeno EDOT) y Baytron C
(disolución de sulfonato férrico de tolueno en
n-butanol, 40%), ambos comercialmente disponibles.
La proporción entre Baytron C y Baytron M es 6 en la mezcla de
disolución estándar. La polimerización de EDOT a PEDOT aparece
aproximadamente 15 minutos después de mezclar las dos
disoluciones.
El polímero conductor PEDOT es, en este ejemplo,
recubierto mediante rotación sobre una oblea de silicio metalizada.
Con fines de polimerización, la película es dispuesta a continuación
sobre una placa caliente (100ºC) durante 1 ó 2 minutos. A
continuación, un proceso de lavado de la disolución elimina
cualquier disolución férrica y de EDOT no polimerizado. En este
proceso se puede utilizar de manera alternativa Isopropanol y agua
desionizada. Por encima de la película conductora PEDOT se deposita
una película ferroeléctrica delgada, en este caso de un espesor de
80 nm, por medio de una técnica de recubrimiento realizado mediante
rotación, a partir de lo cual sigue una etapa de recocido a 145ºC
durante 10 minutos. Se aplica un electrodo superior de titanio a la
película ferroeléctrica por medio de evaporación. La película
ferroeléctrica, en este ejemplo, es un copolímero
PVDF-TrFE de 75/25.
La figura 5 muestra el bucle de histéresis 1 para
la película delgada de polímero ferroeléctrico procesada de acuerdo
con el ejemplo 1 dado a conocer anteriormente. El circuito de
memoria C es dotado a continuación, con un electrodo inferior E1 de
un polímero conductor PEDOT y con titanio como el electrodo superior
E2.
Un polímero conductor, en este caso polipirrol,
es depositado sobre un substrato metalizado (tal como una oblea de
silicio cubierta con Pt o Al) según un procedimiento conocido, en el
que el substrato es bañado en una disolución del polímero. De
acuerdo con este ejemplo, los substratos son bañados a continuación
dentro de una disolución de un polímero de baja concentración para
reducir la velocidad de deposición. De manera general, los
substratos pueden ser bañados en la disolución de polimerización
durante 3 minutos aproximadamente a 30 minutos aproximadamente, a
temperatura ambiente. Un procedimiento de baño de múltiples etapas
puede ser utilizado para obtener el espesor deseado. En el ejemplo,
se utiliza un espesor final de 30 nm para la capa de polipirrol,
aunque el espesor puede ser variado en el margen de 20 nm a 100 nm
aproximadamente, mediante la variación del tiempo total de baño. La
etapa descrita es seguida, a continuación, por una etapa de
secuencia de deposición, en la que la capa de polímero conductor es
recubierta mediante rotación con la capa de película delgada de
polímero ferroeléctrico.
En el ejemplo presente, se utilizan unos
copolímeros PVDF-TrFE aleatorios de 75/25 y
proporción de contenido molar de 68/32 de VDF-TrFE,
que poseen unos pesos moleculares promedio de 200.000
aproximadamente, para formar la capa de película delgada. Las
películas son recocidas posteriormente a 140ºC durante 2 horas y
enfriadas lentamente hasta temperatura ambiente.
Una capa de electrodo de polímero conductor es
depositada sobre un substrato metalizado (es decir, una oblea de
silicio cubierta con películas de platino, titanio o aluminio) o por
encima de una película ferroeléctrica delgada, mediante un
recubrimiento realizado mediante rotación, a partir de una
disolución de Baytron P. El Baytron P comercial es una disolución
acuosa de PEDOT en presencia de ácido sulfónico de poliestireno
(PSS), que funciona como un estabilizador coloidal. Debido a la
mojabilidad débil de cualquiera de dichas películas metálicas y de
la película ferroeléctrica, se debe añadir una cierta cantidad de
agente tensioactivo en el Baytron P para permitir una formación
uniforme y suave de una película PEDOT-PSS. Después
del recubrimiento realizado mediante rotación, es necesario un
tratamiento de calor a 100ºC durante 2 a 10 minutos. Este
procedimiento puede aumentar la conductividad del
PEDOT-PSS.
Un disolvente adecuado es utilizado para disolver
el polímero ferroeléctrico. El único requisito es que este
disolvente no deberá disolver o expandir la película
PEDOT-PSS a temperatura ambiente, y evitar un
posible proceso de difusión entre la película ferroeléctrica delgada
y la película PEDOT-PSS. La concentración de
polímero ferroeléctrico en carbonato de dietilo (DEC) es del 3%.
Para obtener una película ferroeléctrica gruesa de 90 nm, se utiliza
una velocidad de rotación de 3.800 r.p.m.
Una segunda capa de polímero conductor
PEDOT-PSS es formada por encima de la película de
polímero ferroeléctrico. Por encima de esta segunda capa conductora,
se deposita una capa de electrodo de titanio. Esto se realiza
mediante la evaporación de una película de titanio de 150 nm de
espesor por encima del polímero conductor. La zona activa está
definida mediante una máscara de sombra.
La figura 5 muestra el bucle de histéresis que se
puede obtener con un circuito de memoria de acuerdo con la presente
invención. Este circuito de memoria C corresponde esencialmente a la
forma de realización del circuito de memoria C en la figura 2a y al
ejemplo 1. Para el electrodo inferior E1, el polímero conductor P1
es C-PEDOT, que es un politiofeno dopado con
sulfonato férrico de tolueno. Se asume que dispone de una
conductividad mayor que el PEDOT-PSS. El electrodo
superior E2 está realizado en una película metálica de titanio. El
ciclo 1 es el bucle de histéresis del circuito de memoria C de
acuerdo con la presente invención, que posee una polarización
remanente P_{R1} y una tensión coercitiva V_{C1}, mientras que
el bucle 2 es el bucle de histéresis de un circuito de memoria C de
la técnica anterior con una polarización remanente P_{R2} y una
tensión coercitiva V_{C2}, y unos electrodos inferior y superior
E_{1};E_{2} ambos realizados en titanio. Como se verá, el
circuito de memoria C de acuerdo con la presente invención muestra
una polarización remanente P_{R1} mucho mayor comparada con la de
la técnica anterior, especialmente P_{R2}, como resulta evidente a
partir de los bucles de histéresis 1,2 comparados. Asimismo, la
polarización no conmutable \hat{P}_{1} del circuito de memoria
C de acuerdo con la presente invención es relativamente inferior a
la polarización no conmutable \hat{P}_{2} del circuito de
memoria de la técnica anterior. Sin embargo, se debe observar que la
tensión coercitiva V_{C1} es algo más alta para el circuito de
memoria de la presente invención, probablemente debido a un espesor
algo más grande de lo esperado de la película delgada de polímero
ferroeléctrico. Sin embargo, los bucles de histéresis comparados en
la figura 5 muestran claramente que la utilización de los electrodos
inferiores con un polímero conductor, en este caso
C-PEDOT, mejora apreciablemente la polarización de
la película delgada de polímero ferroeléctrico utilizada como el
material de memoria.
La figura 6 compara la fatiga del circuito de
memoria C de acuerdo con la presente invención con la fatiga de un
circuito de memoria de la técnica anterior a temperatura ambiente.
Las curvas con cuadrados blancos se refieren a la presente
invención, aquellas con puntos negros se refieren a la técnica
anterior. Se observará que el circuito de memoria de acuerdo con la
invención muestra una polarización remanente mucho más mejorada, así
como del comportamiento frente a la fatiga, y la diferencia entre el
circuito de memoria de acuerdo con la presente invención y el
circuito de memoria de la técnica anterior es apreciable hasta más
de 10^{6} ciclos de fatiga, como se puede observar a partir de una
comparación de las curvas relevantes de la polarización remanente
P_{R1};P_{R2}. Asimismo, la polarización no conmutable
\hat{P}_{R1}, se reduce en términos relativos, con la presente
invención, hasta por lo menos 10^{6} ciclos de fatiga.
Se cree que un substrato metálico puede imponer
una alta energía elástica en películas ferroeléctricas delgadas y
ultradelgadas debido al desajuste de orientación entre los
cristalitos vecinos, que son impuestos mediante la utilización de un
substrato metálico para las películas delgadas de polímero
ferroeléctrico. Esto resulta en una baja cristalinidad en películas
ultradelgadas de PVDF-TFE. Como consecuencia, las
películas ultradelgadas de copolímero PVDF-TFE de
este tipo presentan un nivel de polarización remanente inferior y
una polarización conmutable mejorada. Además, la interfaz aislante
entre un electrodo metálico y una película de polímero
ferroeléctrico puede reducir asimismo la polarización no conmutable
\hat{P} asociada a la polarización remanente P_{R}, dada una
curva de histéresis más cuadrada. En la presente invención, se
caracterizan las propiedades ferroeléctricas de las películas de
PVDF-TFE con espesores de 0,05 a 1 \mum. Se ha
medido la velocidad de conmutación bajo diferentes campos
eléctricos. Los resultados experimentales muestran que, utilizando
unos electrodos de polímero conductor, la cristalinidad y el nivel
de polarización son aumentados debido a su coincidencia en cuanto a
los coeficientes de elasticidad con las películas de polímero
ferroeléctrico. Esta es una indicación clara de que los electrodos
de polímero conductor funcionan de manera apropiada en dispositivos
de película ferroeléctrica delgada. Adicionalmente, es razonable
suponer que la modificación de la interfaz
electrodo-polímero resulta asimismo en una
modificación beneficiosa de la interfaz aislante, que produce el
aumento tanto del nivel de polarización como de la velocidad de
conmutación. Lo más importante es que el nivel de polarización es
mayor, y que el campo o tensión de conmutación es inferior, en
comparación con los resultados correspondientes para películas
delgadas de polímero ferroeléctrico con electrodos metálicos bajo
las mismas condiciones experimentales.
Claims (17)
1. Circuito (C) de memoria ferroeléctrica que
comprende una célula (F) de memoria ferroeléctrica en la forma de
una película delgada de polímero ferroeléctrico y un primero y
segundo electrodos (E1;E2) respectivamente, que entran en contacto
con la célula (F) de memoria ferroeléctrica por unas superficies
opuestas de la misma, por lo que un estado de polarización de la
célula puede ser establecido, conmutado o detectado mediante la
aplicación de unas tensiones apropiadas sobre los electrodos
(E1;E2),
(E1;E2),
caracterizado porque por lo menos uno de
los electrodos (E1;E2) comprende por lo menos una capa de contacto
(P1;P2), comprendiendo dicha por lo menos una capa de contacto
(P1;P2) un polímero conductor en contacto con la célula (F) de
memoria, y opcionalmente una segunda capa (M1;M2) de una película
metálica en contacto con el polímero conductor (P1;P2), por lo que
dicho por lo menos uno de los electrodos (E1;E2) comprende o bien
únicamente una capa (P1;P2) de contacto de polímero conductor, o
bien una combinación de una capa (P1;P2) de contacto de polímero
conductor y una capa (M1;M2) de película metálica.
2. Circuito (C) de memoria ferroeléctrica según
la reivindicación 1, en el que sólo uno de los electrodos (E1;E2)
comprende la capa (P1;P2) de contacto de polímero conductor,
caracterizado porque el otro electrodo (E1;E2) comprende sólo
una capa (M2;M1) de película metálica única.
3. Circuito (C) de memoria ferroeléctrica según
la reivindicación 1, caracterizado porque la película delgada
(F) de polímero ferroeléctrico presenta un espesor de 1 \mum o
inferior.
4. Circuito (C) de memoria ferroeléctrica según
la reivindicación 1, caracterizado porque el polímero
conductor presenta un espesor de entre 20 nm y
100 nm.
100 nm.
5. Circuito (C) de memoria ferroeléctrica según
la reivindicación 1, caracterizado porque la célula (F) de
memoria ferroeléctrica comprende, por lo menos, un polímero
seleccionado de entre uno de los siguientes, especialmente fluoruro
de polivinilideno (PVDF), polivinilideno con cualquiera de sus
copolímeros, terpolímeros basados o bien en copolímeros o en
PVDF-trifluoretileno (PVDF-TFE),
nilones impares, nilones impares con cualquiera de sus copolímeros,
cianopolímeros, y cianopolímeros con cualquiera de sus
copolímeros.
6. Circuito (C) de memoria ferroeléctrica según
la reivindicación 5, caracterizado porque el polímero
conductor de la capa de contacto (P) se selecciona de entre uno de
los siguientes, particularmente polipirrol dopado (PPy), derivados
dopados de polipirrol (PPy), polianilina dopada, derivados dopados
de polianilina, politiofenos dopados, y derivados dopados de
politiofenos.
7. Circuito (C) de memoria ferroeléctrica según
la reivindicación 1, caracterizado porque el polímero
conductor de la capa de contacto (P) se selecciona de entre uno de
los siguientes polímeros, especialmente polipirrol dopado (PPy),
derivados dopados de polipirrol (PPy), polianilina dopada, derivados
dopados de polianilina, politiofenos dopados, y derivados dopados de
politiofenos.
8. Circuito (C) de memoria ferroeléctrica según
la reivindicación 1, caracterizado porque el metal de la capa
(M) de película metálica se selecciona de entre uno de los
siguientes, especialmente aluminio, platino, titanio y cobre.
9. Circuito (C) de memoria ferroeléctrica según
la reivindicación 1, caracterizado porque el circuito (C) de
memoria ferroeléctrica forma un circuito de memoria según un arreglo
de circuitos similares en forma de matriz direccionable, porque la
célula (F) de memoria de un circuito (C) de memoria forma una parte
en una capa global (G) de una película delgada de polímero
ferroeléctrico, y porque un primer y segundo electrodos (E1;E2)
forman unas partes de unos primeros y segundos medios
respectivamente, comprendiendo cada uno de los medios de electrodo
una serie de electrodos (E1;E2) en paralelo en forma de tira, con el
electrodo (E2) estando orientado con un ángulo, preferentemente de
manera ortogonal, al electrodo (E1) de los primeros medios de
electrodo, con la capa global (G) de la película delgada de polímero
ferroeléctrico intercalada entre medio, de tal forma que la célula
(F) de memoria ferroeléctrica está definida de manera
correspondiente, en la película ferroeléctrica delgada, en la
intersección de los electrodos (E1) de los primeros medios de
electrodo con los electrodos (E2) de los segundos medios de
electrodo, por lo que el arreglo formado por los medios de electrodo
y la película delgada de polímero ferroeléctrico con las células (F)
de memoria, forma un dispositivo pasivo integrado de memoria
ferroeléctrica en forma de matriz direccionable, en el que el
direccionamiento de las respectivas células (F) de memoria para unas
operaciones de escritura y lectura, se produce a través de los
electrodos (E1;E2) de los medios de electrodo, en una conexión
adecuada con unos circuitos eléctricos externos de accionamiento,
control y
detección.
detección.
10. Método de fabricación de un circuito (C) de
memoria ferroeléctrica, en el que el circuito (C) de memoria
comprende una célula (F) de memoria ferroeléctrica en la forma de
una película delgada de polímero ferroeléctrico y un primer y
segundo electrodos (E1;E2) en contacto respectivamente con la célula
(F) de memoria ferroeléctrica por unas superficies opuestas de la
misma, por lo que un estado de polarización de la célula puede ser
establecido, conmutado y detectado mediante la aplicación de
tensiones apropiadas sobre los electrodos (E1;E2) y en el que el
circuito (C) de memoria es dispuesto sobre un substrato aislante
(S), caracterizado porque deposita una primera capa de
contacto de una película delgada de polímero conductor sobre el
substrato, depositando a continuación una película delgada de
polímero ferroeléctrico sobre la primera capa de contacto, y
depositando a continuación una segunda capa de contacto por encima
de la película delgada de polímero ferroeléctrico.
11. Método según la reivindicación 10,
caracterizado porque deposita una capa de película metálica
sobre el substrato antes de que la primera capa de contacto sea
depositada, y porque deposita posteriormente esta última.
12. Método según la reivindicación 10,
caracterizado porque deposita la película delgada de polímero
conductor por medio de un recubrimiento realizado mediante
rotación.
13. Método según la reivindicación 10,
caracterizado porque deposita la película delgada de polímero
ferroeléctrico sobre la primera capa de contacto por medio de un
recubrimiento realizado mediante rotación.
14. Método según la reivindicación 10,
caracterizado porque recuece la primera capa de contacto y/o
la película delgada de polímero ferroeléctrico, a una temperatura de
140ºC aproximadamente, después de las correspondientes etapas de
deposición.
15. Método según la reivindicación 10,
caracterizado porque deposita una segunda capa de contacto de
una película delgada de polímero conductor por encima de la película
delgada de polímero ferroeléctrico.
16. Método según la reivindicación 15,
caracterizado porque recuece la segunda capa de contacto a
una temperatura de 140ºC aproximadamente, sin el recocido de la
película delgada de polímero ferroeléctrico antes de la deposición
de la segunda capa de contacto.
17. Método según la reivindicación 15,
caracterizado porque deposita una capa de película metálica
por encima de la segunda capa de contacto.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO20005980 | 2000-11-27 | ||
| NO20005980A NO20005980L (no) | 2000-11-27 | 2000-11-27 | Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2236361T3 true ES2236361T3 (es) | 2005-07-16 |
Family
ID=19911842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES01997814T Expired - Lifetime ES2236361T3 (es) | 2000-11-27 | 2001-11-27 | Circuito de memoria ferroelectrica y metodo para su fabricacion. |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US6734478B2 (es) |
| EP (1) | EP1346367B1 (es) |
| JP (1) | JP2004515055A (es) |
| KR (1) | KR100504612B1 (es) |
| CN (1) | CN100342453C (es) |
| AT (1) | ATE290713T1 (es) |
| AU (2) | AU2316502A (es) |
| CA (1) | CA2429887C (es) |
| DE (1) | DE60109325T2 (es) |
| ES (1) | ES2236361T3 (es) |
| HK (1) | HK1063688A1 (es) |
| NO (1) | NO20005980L (es) |
| RU (1) | RU2259605C2 (es) |
| WO (1) | WO2002043071A1 (es) |
Families Citing this family (72)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6303986B1 (en) | 1998-07-29 | 2001-10-16 | Silicon Light Machines | Method of and apparatus for sealing an hermetic lid to a semiconductor die |
| DE60220912T2 (de) * | 2001-05-07 | 2008-02-28 | Advanced Micro Devices, Inc., Sunnyvale | Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben |
| CN1276518C (zh) | 2001-05-07 | 2006-09-20 | 先进微装置公司 | 使用复合分子材料的浮置栅极存储装置 |
| AU2002340793A1 (en) | 2001-05-07 | 2002-11-18 | Coatue Corporation | Molecular memory device |
| WO2002091494A1 (en) | 2001-05-07 | 2002-11-14 | Advanced Micro Devices, Inc. | Switch element having memeory effect |
| US6747781B2 (en) | 2001-06-25 | 2004-06-08 | Silicon Light Machines, Inc. | Method, apparatus, and diffuser for reducing laser speckle |
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| US6624457B2 (en) | 2001-07-20 | 2003-09-23 | Intel Corporation | Stepped structure for a multi-rank, stacked polymer memory device and method of making same |
| US6806526B2 (en) | 2001-08-13 | 2004-10-19 | Advanced Micro Devices, Inc. | Memory device |
| DE60130586T2 (de) | 2001-08-13 | 2008-06-19 | Advanced Micro Devices, Inc., Sunnyvale | Speicherzelle |
| US6768157B2 (en) | 2001-08-13 | 2004-07-27 | Advanced Micro Devices, Inc. | Memory device |
| US6829092B2 (en) * | 2001-08-15 | 2004-12-07 | Silicon Light Machines, Inc. | Blazed grating light valve |
| DE10156470B4 (de) * | 2001-11-16 | 2006-06-08 | Infineon Technologies Ag | RF-ID-Etikett mit einer Halbleiteranordnung mit Transistoren auf Basis organischer Halbleiter und nichtflüchtiger Schreib-Lese-Speicherzellen |
| NO20015735D0 (no) * | 2001-11-23 | 2001-11-23 | Thin Film Electronics Asa | Barrierelag |
| US6878980B2 (en) | 2001-11-23 | 2005-04-12 | Hans Gude Gudesen | Ferroelectric or electret memory circuit |
| US6800238B1 (en) * | 2002-01-15 | 2004-10-05 | Silicon Light Machines, Inc. | Method for domain patterning in low coercive field ferroelectrics |
| NO315399B1 (no) * | 2002-03-01 | 2003-08-25 | Thin Film Electronics Asa | Minnecelle |
| NO316637B1 (no) * | 2002-03-25 | 2004-03-15 | Thin Film Electronics Asa | Volumetrisk datalagringsapparat |
| US6767751B2 (en) | 2002-05-28 | 2004-07-27 | Silicon Light Machines, Inc. | Integrated driver process flow |
| US6839479B2 (en) | 2002-05-29 | 2005-01-04 | Silicon Light Machines Corporation | Optical switch |
| NO322192B1 (no) * | 2002-06-18 | 2006-08-28 | Thin Film Electronics Asa | Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning |
| US6829258B1 (en) | 2002-06-26 | 2004-12-07 | Silicon Light Machines, Inc. | Rapidly tunable external cavity laser |
| US6813059B2 (en) | 2002-06-28 | 2004-11-02 | Silicon Light Machines, Inc. | Reduced formation of asperities in contact micro-structures |
| CN1521565A (zh) | 2002-12-20 | 2004-08-18 | ϣ | 电子器件的制造 |
| US6890813B2 (en) * | 2003-01-06 | 2005-05-10 | Intel Corporation | Polymer film metalization |
| DE10303316A1 (de) * | 2003-01-28 | 2004-08-12 | Forschungszentrum Jülich GmbH | Schneller remanenter Speicher |
| ATE476739T1 (de) * | 2003-01-29 | 2010-08-15 | Polyic Gmbh & Co Kg | Organisches speicherbauelement |
| US7046420B1 (en) | 2003-02-28 | 2006-05-16 | Silicon Light Machines Corporation | MEM micro-structures and methods of making the same |
| US6829077B1 (en) | 2003-02-28 | 2004-12-07 | Silicon Light Machines, Inc. | Diffractive light modulator with dynamically rotatable diffraction plane |
| US6930340B2 (en) * | 2003-03-03 | 2005-08-16 | Seiko Epson Corporation | Memory cell array including ferroelectric capacitors, method for making the same, and ferroelectric memory device |
| US6656763B1 (en) * | 2003-03-10 | 2003-12-02 | Advanced Micro Devices, Inc. | Spin on polymers for organic memory devices |
| US7259039B2 (en) * | 2003-07-09 | 2007-08-21 | Spansion Llc | Memory device and methods of using and making the device |
| WO2005064705A1 (en) * | 2003-12-22 | 2005-07-14 | Koninklijke Philips Electronics N.V. | Increasing the wettability of polymer solutions to be deposited on hydrophobic ferroelecric polymerb layers |
| US20050139879A1 (en) * | 2003-12-24 | 2005-06-30 | Diana Daniel C. | Ion implanting conductive electrodes of polymer memories |
| NO321555B1 (no) * | 2004-03-26 | 2006-05-29 | Thin Film Electronics Asa | Organisk elektronisk innretning og fremgangsmate til fremstilling av en slik innretning |
| KR100626912B1 (ko) | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
| US20060000493A1 (en) * | 2004-06-30 | 2006-01-05 | Steger Richard M | Chemical-mechanical post-etch removal of photoresist in polymer memory fabrication |
| US7045897B2 (en) * | 2004-07-28 | 2006-05-16 | Endicott Interconnect Technologies, Inc. | Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same |
| US7253502B2 (en) * | 2004-07-28 | 2007-08-07 | Endicott Interconnect Technologies, Inc. | Circuitized substrate with internal organic memory device, electrical assembly utilizing same, and information handling system utilizing same |
| US7808024B2 (en) * | 2004-09-27 | 2010-10-05 | Intel Corporation | Ferroelectric polymer memory module |
| KR20060070716A (ko) * | 2004-12-21 | 2006-06-26 | 한국전자통신연구원 | 유기 메모리 소자 및 제조 방법 |
| NO322202B1 (no) * | 2004-12-30 | 2006-08-28 | Thin Film Electronics Asa | Fremgangsmate i fremstillingen av en elektronisk innretning |
| NO324809B1 (no) * | 2005-05-10 | 2007-12-10 | Thin Film Electronics Asa | Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer |
| US20080128682A1 (en) * | 2005-05-11 | 2008-06-05 | University Of Seoul Foundation Of Industry- Academic Cooperation | Ferrodielectric Memory Device And Method For Manufacturing The Same |
| NO324539B1 (no) * | 2005-06-14 | 2007-11-19 | Thin Film Electronics Asa | Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning |
| US20070003695A1 (en) * | 2005-06-30 | 2007-01-04 | Alexander Tregub | Method of manufacturing a polymer memory device |
| KR100966302B1 (ko) * | 2005-11-15 | 2010-06-28 | 서울시립대학교 산학협력단 | 메모리 장치 |
| WO2007058436A1 (en) * | 2005-11-15 | 2007-05-24 | Iferro Co., Ltd. | Memory device |
| US20070126001A1 (en) * | 2005-12-05 | 2007-06-07 | Sung-Yool Choi | Organic semiconductor device and method of fabricating the same |
| GB2433646A (en) | 2005-12-14 | 2007-06-27 | Seiko Epson Corp | Printing ferroelectric devices |
| EP1798732A1 (en) * | 2005-12-15 | 2007-06-20 | Agfa-Gevaert | Ferroelectric passive memory cell, device and method of manufacture thereof. |
| US7706165B2 (en) | 2005-12-20 | 2010-04-27 | Agfa-Gevaert Nv | Ferroelectric passive memory cell, device and method of manufacture thereof |
| JP2007184462A (ja) * | 2006-01-10 | 2007-07-19 | Agfa Gevaert Nv | 強誘電性記憶素子、その素子を含むデバイス及びその製法 |
| GB2436893A (en) * | 2006-03-31 | 2007-10-10 | Seiko Epson Corp | Inkjet printing of cross point passive matrix devices |
| EP1995736A1 (en) | 2007-05-22 | 2008-11-26 | Rijksuniversiteit Groningen | Ferro-electric device and modulatable injection barrier |
| CN101359665B (zh) * | 2007-07-30 | 2011-12-28 | 徐海生 | 铁电随机存取芯片 |
| KR20090059811A (ko) * | 2007-12-07 | 2009-06-11 | 한국전자통신연구원 | 유기 메모리 소자 및 그의 제조방법 |
| SG157267A1 (en) * | 2008-05-29 | 2009-12-29 | Sony Corp | Ferroelectric memory device |
| KR101201673B1 (ko) * | 2008-07-01 | 2012-11-15 | 한국과학기술원 | 수동 매트릭스-어드레스 가능한 메모리 장치 |
| EP2192636A1 (en) * | 2008-11-26 | 2010-06-02 | Rijksuniversiteit Groningen | Modulatable light-emitting diode |
| US9476026B2 (en) * | 2009-03-12 | 2016-10-25 | New Jersey Institute Of Technology | Method of tissue repair using a piezoelectric scaffold |
| KR20110062904A (ko) * | 2009-12-04 | 2011-06-10 | 한국전자통신연구원 | 저항형 메모리 장치 및 그 형성 방법 |
| US9412705B2 (en) * | 2011-06-27 | 2016-08-09 | Thin Film Electronics Asa | Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate |
| US8994014B2 (en) * | 2012-06-06 | 2015-03-31 | Saudi Basic Industries Corporation | Ferroelectric devices, interconnects, and methods of manufacture thereof |
| CN104704565B (zh) * | 2012-10-09 | 2017-04-19 | 沙特基础工业公司 | 由单一聚合物材料制成的电阻式存储装置 |
| FR3004854B1 (fr) | 2013-04-19 | 2015-04-17 | Arkema France | Dispositif de memoire ferroelectrique |
| CN103762217B (zh) * | 2014-01-26 | 2016-05-04 | 江苏巨邦环境工程集团股份有限公司 | 一种铁电存储器的制造方法 |
| KR101872632B1 (ko) | 2014-06-09 | 2018-08-02 | 사빅 글로벌 테크놀러지스 비.브이. | 펄스 전자기 복사선을 이용한 박막 유기 강유전 물질의 제조방법 |
| WO2016039830A1 (en) * | 2014-09-12 | 2016-03-17 | Sabic Global Technologies B.V. | Use of ambient-robust solution processing for preparing nanoscale organic ferroelectric films |
| US9735004B2 (en) * | 2015-08-05 | 2017-08-15 | Thin Film Electronics Asa | PVDF-TrFE co-polymer having improved ferroelectric properties, methods of making a PVDF-TrFE co-polymer having improved ferroelectric properties and methods of changing the end group of a PVDF-TrFE co-polymer |
| KR102599612B1 (ko) * | 2019-06-27 | 2023-11-08 | 브이메모리 주식회사 | 전기장을 이용한 전류 경로 제어 방법 및 전자 소자 |
| EP3993072A1 (en) * | 2020-10-27 | 2022-05-04 | Nederlandse Organisatie voor toegepast- natuurwetenschappelijk Onderzoek TNO | Large-area printed piezoelectrics with high frequency response |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60257581A (ja) * | 1984-06-04 | 1985-12-19 | Nippon Telegr & Teleph Corp <Ntt> | 高感度圧電素子及びその製造方法 |
| JPS62198176A (ja) * | 1986-02-26 | 1987-09-01 | Mitsubishi Petrochem Co Ltd | 透明高分子圧電素子及びその製造方法 |
| JPS6320883A (ja) * | 1986-07-14 | 1988-01-28 | Fujikura Ltd | 圧電フイルムおよびその製造方法 |
| JPS63104386A (ja) * | 1986-10-20 | 1988-05-09 | Onkyo Corp | 高分子圧電素子 |
| JPH02158173A (ja) * | 1988-12-12 | 1990-06-18 | Seiko Epson Corp | 記憶装置 |
| DE3925970A1 (de) | 1989-08-05 | 1991-02-07 | Hoechst Ag | Elektrisch leitfaehige polymere und ihre verwendung als orientierungsschicht in fluessigkristall-schalt- und -anzeigeelementen |
| JPH03126275A (ja) * | 1989-10-12 | 1991-05-29 | Seiko Epson Corp | 非線形２端子素子 |
| JPH05232516A (ja) * | 1991-03-15 | 1993-09-10 | Seiko Epson Corp | アクティブデバイス及びその製造方法 |
| US5356500A (en) * | 1992-03-20 | 1994-10-18 | Rutgers, The State University Of New Jersey | Piezoelectric laminate films and processes for their manufacture |
| JP2808380B2 (ja) | 1992-04-17 | 1998-10-08 | 松下電器産業株式会社 | 空間光変調素子の駆動方法 |
| JPH0764107A (ja) * | 1993-08-30 | 1995-03-10 | Sharp Corp | 非線形素子基板の製造方法 |
| EP1271669A3 (en) * | 1994-09-06 | 2005-01-26 | Koninklijke Philips Electronics N.V. | Electroluminescent device comprising a transparent structured electrode layer made from a conductive polymer |
| DE19640239A1 (de) * | 1996-09-30 | 1998-04-02 | Siemens Ag | Speicherzelle mit Polymerkondensator |
| US6025618A (en) * | 1996-11-12 | 2000-02-15 | Chen; Zhi Quan | Two-parts ferroelectric RAM |
| US6545384B1 (en) * | 1997-02-07 | 2003-04-08 | Sri International | Electroactive polymer devices |
| NO972803D0 (no) * | 1997-06-17 | 1997-06-17 | Opticom As | Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte |
| US6072716A (en) * | 1999-04-14 | 2000-06-06 | Massachusetts Institute Of Technology | Memory structures and methods of making same |
| JP3956190B2 (ja) * | 2000-01-28 | 2007-08-08 | セイコーエプソン株式会社 | 強誘電体キャパシタアレイ及び強誘電体メモリの製造方法 |
-
2000
- 2000-11-27 NO NO20005980A patent/NO20005980L/no not_active Application Discontinuation
-
2001
- 2001-11-27 CN CNB018222080A patent/CN100342453C/zh not_active Expired - Fee Related
- 2001-11-27 EP EP01997814A patent/EP1346367B1/en not_active Expired - Lifetime
- 2001-11-27 JP JP2002544725A patent/JP2004515055A/ja active Pending
- 2001-11-27 DE DE60109325T patent/DE60109325T2/de not_active Expired - Lifetime
- 2001-11-27 US US10/169,064 patent/US6734478B2/en not_active Expired - Fee Related
- 2001-11-27 AT AT01997814T patent/ATE290713T1/de not_active IP Right Cessation
- 2001-11-27 CA CA002429887A patent/CA2429887C/en not_active Expired - Fee Related
- 2001-11-27 AU AU2316502A patent/AU2316502A/xx active Pending
- 2001-11-27 KR KR10-2003-7007038A patent/KR100504612B1/ko not_active IP Right Cessation
- 2001-11-27 RU RU2003119441/09A patent/RU2259605C2/ru not_active IP Right Cessation
- 2001-11-27 ES ES01997814T patent/ES2236361T3/es not_active Expired - Lifetime
- 2001-11-27 AU AU2002223165A patent/AU2002223165B2/en not_active Ceased
- 2001-11-27 WO PCT/NO2001/000473 patent/WO2002043071A1/en active IP Right Grant
-
2004
- 2004-08-26 HK HK04106412A patent/HK1063688A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CA2429887A1 (en) | 2002-05-30 |
| RU2259605C2 (ru) | 2005-08-27 |
| DE60109325D1 (de) | 2005-04-14 |
| AU2316502A (en) | 2002-06-03 |
| KR100504612B1 (ko) | 2005-08-01 |
| CA2429887C (en) | 2005-03-29 |
| JP2004515055A (ja) | 2004-05-20 |
| CN1488148A (zh) | 2004-04-07 |
| NO20005980D0 (no) | 2000-11-27 |
| US20030056078A1 (en) | 2003-03-20 |
| NO20005980L (no) | 2002-05-28 |
| HK1063688A1 (en) | 2005-01-07 |
| KR20030059272A (ko) | 2003-07-07 |
| WO2002043071A1 (en) | 2002-05-30 |
| EP1346367B1 (en) | 2005-03-09 |
| ATE290713T1 (de) | 2005-03-15 |
| AU2002223165B2 (en) | 2005-02-17 |
| EP1346367A1 (en) | 2003-09-24 |
| CN100342453C (zh) | 2007-10-10 |
| US6734478B2 (en) | 2004-05-11 |
| DE60109325T2 (de) | 2006-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2236361T3 (es) | Circuito de memoria ferroelectrica y metodo para su fabricacion. | |
| AU2002223165A1 (en) | A ferroelectric memory circuit and method for its fabrication | |
| Bernstein et al. | Fatigue of ferroelectric PbZr x Ti y O 3 capacitors with Ru and RuO x electrodes | |
| JP7052148B2 (ja) | 変動低抵抗ライン不揮発性メモリ素子及びその動作方法 | |
| Xu et al. | Ferroelectric and switching behavior of poly (vinylidene fluoride-trifluoroethylene) copolymer ultrathin films with polypyrrole interface | |
| KR100897881B1 (ko) | 유기물층 및 버크민스터 플러렌층의 적층을 정보 저장요소로 채택하는 유기 메모리 소자의 제조방법 | |
| TWI586008B (zh) | 鐵電裝置，互連器及其製法 | |
| RU2003119441A (ru) | Ферроэлектрический запоминающий контур и способ его изготовления | |
| US7482621B2 (en) | Rewritable nano-surface organic electrical bistable devices | |
| US20070267627A1 (en) | Organic memory device and fabrication method thereof | |
| KR20080009748A (ko) | 강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및강유전성 올리고머 메모리 물질을 갖는 메모리 | |
| JPH10270654A (ja) | 半導体記憶装置 | |
| TW200534467A (en) | Method for the manufacture of a non-volatile ferroelectric memory device and memory device thus obtained | |
| JP2007523469A (ja) | 有機両極性半導体を使用する不揮発性強誘電体薄膜デバイス及びそのようなデバイスを処理するための方法 | |
| US8394666B2 (en) | Organic memory devices and methods of fabricating such devices | |
| US8039643B2 (en) | Organic memory device using iridium organometallic compound and fabrication method thereof | |
| US8217385B2 (en) | Organic memory device and fabrication method thereof | |
| EP3226271B1 (en) | Electrochemical device | |
| ES2246042T3 (es) | Celda de memoria. | |
| KR101148338B1 (ko) | ＰＶＤＦ－ＴｒＦＥ／토포그래픽 나노패턴 ＯＳ의 복합 절연층의 제조방법, 상기 절연층을 적용한 커패시터 및 전계효과트랜지스터의 제조방법 | |
| RU210435U1 (ru) | САМОСОВМЕЩЕННЫЙ СЕГНЕТОЭЛЕКТРИЧЕСКИЙ КОНДЕНСАТОР С ЭЛЕКТРОДАМИ ИЗ LaNiO3 | |
| NO319548B1 (no) | Ferroelektrisk minnekrets og fremgangsmate ved dens fremstilling | |
| KR20130021716A (ko) | 양자점을 포함하는 저항 변화 메모리 소자 및 이의 제조방법 | |
| KR100963828B1 (ko) | 셋 전압 윈도우가 좁은 저항 변화 기억 소자용 박막 구조물및 그 제조 방법 | |
| Okuwada et al. | Ferroelectric SBT capacitor for 1‐V operation |