NO316637B1 - Volumetrisk datalagringsapparat - Google Patents

Volumetrisk datalagringsapparat Download PDF

Info

Publication number
NO316637B1
NO316637B1 NO20021466A NO20021466A NO316637B1 NO 316637 B1 NO316637 B1 NO 316637B1 NO 20021466 A NO20021466 A NO 20021466A NO 20021466 A NO20021466 A NO 20021466A NO 316637 B1 NO316637 B1 NO 316637B1
Authority
NO
Norway
Prior art keywords
memory
electrode
electrodes
data storage
devices
Prior art date
Application number
NO20021466A
Other languages
English (en)
Other versions
NO20021466L (no
NO20021466D0 (no
Inventor
Hans Gude Gudesen
Geirr I Leistad
Original Assignee
Thin Film Electronics Asa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thin Film Electronics Asa filed Critical Thin Film Electronics Asa
Priority to NO20021466A priority Critical patent/NO316637B1/no
Publication of NO20021466D0 publication Critical patent/NO20021466D0/no
Priority to CNA038066157A priority patent/CN1643616A/zh
Priority to AU2003215967A priority patent/AU2003215967A1/en
Priority to DK03745040T priority patent/DK1488427T3/da
Priority to JP2003579230A priority patent/JP2005521255A/ja
Priority to AT03745040T priority patent/ATE301327T1/de
Priority to PCT/NO2003/000097 priority patent/WO2003081602A1/en
Priority to RU2004126964/09A priority patent/RU2275699C2/ru
Priority to DE60301208T priority patent/DE60301208T2/de
Priority to KR10-2004-7015141A priority patent/KR20040111435A/ko
Priority to CA002480307A priority patent/CA2480307A1/en
Priority to EP03745040A priority patent/EP1488427B1/en
Priority to ES03745040T priority patent/ES2247552T3/es
Priority to US10/395,245 priority patent/US6952361B2/en
Publication of NO20021466L publication Critical patent/NO20021466L/no
Publication of NO316637B1 publication Critical patent/NO316637B1/no

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/14Word line organisation; Word line lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Description

Oppfinnelsen angår et volumetrisk datalagringsapparat som omfatter en rekke stablede, matriseadresserbare minneinnretninger, hvor hver minneinnretning omfatter første og andre elektrodeanordninger i form av respektive lag med parallelle elektroder som danner henholdsvis ordlinjer og bitlinjer i minneinnretningen for å matriseadressere denne, med ordlinjene orientert ortogonalt til bitlinjene for matriseadresseringen av en minneinnretning, hvor hver minneinnretning omfatter et lag av minnemateriale anordnet mellom første og andre elektrodeanordninger og i direkte eller indirekte kontakt dermed, hvor den annen elektrodeanordning danner den første elektrodeanordning i den følgende minneinnretning i stabelen, hvorved antallet elektrodeanordninger utgjør én mer enn antallet minneinnretninger i stabel, hvor minnematerialet er polariserbart dielektrisk materiale som er i stand til å vise hysterese, foretrukket et ferroelektrisk eller elektret materiale, og hvor minneceller er definert i minnematerialet til en minneinnretning ved eller mellom krysningene av ordlinjene og bitlinjene til denne.
Fra et arkitektonisk standpunkt er den passive matriseutførelse av minner med et ferroelektrisk polymerminnemateriale i sandwich mellom elektrodelagene mer attraktiv enn utførelsen med én transistor og én kondensator (1T-1C) i dagens beste silisiumminnearkitekturer, spesielt fordi den førnevnte gir tettere lateral lagring (2f<2> mot 6f<2> og større, hvor f er det minste definerbare trekk), men i enda større grad fordi den tillater stabling av påfølgende minnelag, eksempelvis styrt fra felles substratkretser. Det er imidlertid fortsatt et faktum at selv 4f<2->utførelsen bare gir en arealfyllingsfaktor på 25 %. Med en fyllingsfaktor på 50 til nærmere 100 % kan antallet minnelag i volumetrisk stablede minner reduseres, og det samme ville produksjonskompleksitet, utbytte og kostnad. I tillegg vil bruk av ett eller to minnelag redusere virkningen av etterbehandling av polymerer i samme grad og følgelig forhindre negative ytelseseffekter som skyldes slike prosedyrer.
Den tradisjonelle måte for å øke celletetthet er å redusere cellearealet. Imidlertid gir et redusert celleareal et tilsvarende redusert signal (og dermed lavere signal-til-støy forhold), og det må anordnes mer følsomme og mer komplekse og arealkrevende utlesningskretser (dominert av deteksjonsforsterkere). I realiteten er det antatt ekstremt vanskelig å bygge matrisesysterner av enhver art med kryssende elektroder med en mindre linjebredde enn 0,30 nm til 0,40 Jim (cellestørrelse 0,09 \ im2 til 0,16 Jim<2>).
Et problem forbundet med flerlags stabling er planarisering. Oppbygging av påfølgende lag på forutgående frembringer gradvis en «bølgende» eller «humpete» topografi som frembyr vesentlige problemer med hensyn til litografistyring og dermed evnen til å adressere og lese fra cellene (f.eks. er deteksjonsforsterkere utført i relasjon til et forventet celleareal, og om dette på grunn av ujevn litografi varierer utover visse grenser, kan ikke signalet leses ut med pålitelighet - med andre ord blir det vanskeligere å bestemme forskjellen mellom nullere og enere).
Arkitekturen definerer også minimumsantallet masketrinn som er nødvendig, idet jo færre desto mindre kostbar blir fabrikasjonen. Reduksjonen av antall masketrinn pr. bit er meget viktig. En foreliggende polymerminnematrise for en typisk innretning med 8 minnelag, krever f.eks. 19 flere masketrinn enn konkurrerende flashminne, noe som innebærer en nær dobling av kostnadene for å fremstille en slik skive sammenlignet med dagens CMOS-prosess f.eks. for flashminner.
I et matriseadresserbart polymerminne som foreslått av søkeren og som benytter et vertikalt svitsjefelt, bestemmer morfologien til de spinnavsatte polymerfilmer for en stor del anvendeligheten i minneapplikasjoner. Det er en spesiell utfordring å opprettholde en optimal morfologi med hensyn til ferroelektriske egenskaper når filmtykkelsen minker til under 100 nm. Ved slike tykkelser vil filmene være meget mer følsomme overfor arten av løsningsmidler som benyttes, spinnavsetningen og varmebehandlings-betingelsene, arten av og virkningen av grenseflate/barrierelag etc. Stadig tynnere filmer er ønskelige med tanke på å redusere svitsjespenningen; f.eks. må filmene være tynnere enn 30 nm for å oppnå svitsjefelt med en styrke på under 5 V mellom elektrodene. Lavere ^spenningsnivåer er nødvendig for å kunne benytte stadig tettere litografi og være kompatibel med forbundne konstruksjonsregler, noe som også tillater redusert strømforbruk. Lav spenning er dessuten meget attraktivt i polymerbaserte minner, da det tillater at flere og i ytterste konsekvens alle kretser oppbygges under den passive minnegruppe, noe som igjen reduserer det effektive celleareal og reduserer overskytende areal eventuelt til null og vil gjøre det lettere å utføre og implementere viaer og koblinger.
Å fremstille slike filmer med akseptabel jevnhet og morfologi og uten kortslutninger, er imidlertid meget krevende over store arealer, eksempelvis over en hel skive, men også fordi viktige ferroelektriske egenskaper som krystallinitet er tilbøyelig til å svekkes med tynnere filmer, samtidig som lekkasje- og snikstrømmer representerer et økende problem. Dette påvirker i sin tur minneegenskapene, f.eks. nivået til svitsjbar og remanent polarisasjon som er av betydning for å skjelne mellom lagrede enere og nuller, svitsjeutholdenheten og svitsjehastigheten. Spesielt synes ytelsen ved høyere temperaurer (eksempelvis > 60°C) å svekkes i meget stor grad.
Men til og med tykkere filmer utsettes for en rekke lignende problemer, om enn ikke så uttrykkelig som de for tynne filmer. Den foretrukkede og etablerte filmpåføringsmetode er spinnbelegging med bruk av passende løsningsmiddel. Valget av løsningsmiddel, spinnbetingelser, mulige løsningsmiddelrester, varmebehandlingsbetingelser relativt til valg av løsningsmidler etc. representerer store utfordringer med hensyn til å finne den korrekte kombinasjon av parametere; utfordringer som bare vokser når det dreier seg om tynne filmer. Løsningsmidlene må benyttes for å få tynne, jevne filmer på skivesubstrater.
På grunn av svitsjespenningens avhengighet av filmtykkelsen (drøftet nedenfor), vil koersitivfeltet med redusert filmjevnhet variere tilsvarende, noe som vil by på problemer under drift hvis variasjonene er større enn det angitte maksimums spenningsutslag. På den annen side has at dess større spesifisert spenningsutslag, desto mer komplekse blir kretsene som er nødvendige for å håndtere det, og i tillegg kommer ytterligere kostnader med hensyn til arealutnyttingsgrad produksjonskompleksitet og komponentkostnad.
Sannsynligvis er et enda større problem med morfologien den kjensgjerning at polymeren vil utsettes for vesentlig etterbehandling, f.eks. avsetning av toppelektroder, grenselag, viaer etc. i flerlags minnestabler. Dette utgjør en potensielt stor negativ effekt på polymeregenskapene, idet disse er vanskelige å kontrollere skikkelig, spesielt i en kommersiell fabrikasjonsprosess.
Bruken av polymer og spesielt det faktum at elektrodene hviler direkte på dette materialet som har en smeltetemperatur på omtrent 150°C, resulterer i problemer i forbindelse med pakkingen. I en typisk loddeprosess kan temperaturene nå så høyt som 210°C i begrensede perioder, hvilket byr på problemer for arkitekturen da polymer begynner å smelte og flyte, slik at grenseflaten til en elektrode/polymerfilm kan skades i alvorlig grad.
Datalagringsapparatet i henhold til oppfinnelsen er anordnet som en stabel av en rekke minneinnretninger og med elektrodeanordninger som alternerende danner ordlinjer og bitlinjer i naboinnretninger, slik at i datalagringsapparatet med stablede minner i henhold til oppfinnelsen er antallet separate elektrodeanordninger i stabelen bare én mer enn antallet minneinnretninger i stabelen. Dette innebærer naturligvis at en adresseringsprotokoll må sørge for at bare én minneinnretning i stabelen adresseres av gangen, eller at høyst annenhver minneinnretning i stabelen kan adresseres samtidig. Elektrodeanordninger som alternerer som ord- og bitlinjer, er blitt foreslått i kjent teknikk som viser stablede matriseadresserbare minneinnretninger, men de baserer seg på konvensjonelle elektrode- og minnecellearrangementer, enskjønt med elektrodeanordningene anordnet hovedsakelig som tynnfilm. Selv om dette gir en konstruksjonsmessig forenkling, er de ikke i stand til å bidra til en vesentlig økning i lagringstettheten.
I den forbindelse kan det også vises til US patent nr. 5 375 085 (Gnade & al., overdratt til Texas Instruments, Inc.) som viser en ferroelektrisk integrert krets med stablede minnesjikt og ordlinjene og bitlinjene for hvert minnesjikt innbyrdes ortogonale, men slik at bitlinjene i det første minnesjikt utgjør ordlinjene til det annet minnesjikt osv. Resultatet er naturligvis at det fås en stablet, passivt adresserbar ferroelektrisk matriseminne hvor antallet elektrodelag bare er ett mer enn antallet minnelag. Konseptet er imidlertid foreslått i langt eldre publikasjoner og blant annet vist i US patent nr. 5 329 485 tilhørende det japanske firma Olympus og med prioritet fra slutten av 1980-tallet, se f.eks. spalte 14, linje 31-36 i dette.
US patent nr. 6 399 007 (Wang & al., overdratt til IBM) viser en stablet kondensatorkonstruksjon, hvor bunnelektroden danner en pyramidelignende struktur med overflaten kledd av dielektrisk materiale og toppelektroden anordnet derover. Med en slik utførelse oppnås en høyere ladningstetthet og det fås en mindre arealkrevende kondensator, noe som er av vesentlig betydning for å oppnå en økende integrasjontetthet i DRAM-innretninger. En spesifikk hensikt med utførelsen som vist i denne publikasjon er å håndtere problemet med oksygendiffusjon gjennom elektroden, samtidig som den ønskede ladningstetthet oppnås og uten at kondensatoren blir mer arealkrevende, slik at det fås både høy kapasitans og høy integrasjonstetthet.
Hovedhensikten med den foreliggende oppfinnelse er derfor å avbøte de ovennevnte ulemper og problemer med matriseadresserbare minneinnretninger for datalagring i henhold til kjent teknikk og som baserer seg på polariserbare minnematerialer som er i stand til å vise hysterese, såsom ferroelektriske materialer og elektrete materialer, og å skaffe et volumetrisk datalagringsapparat som omfatter stablede, matriseadresserbare minneinnretninger med en meget høy datalagringstetthet.
En spesiell hensikt med den foreliggende oppfinnelse er også å avbøte problemer som oppstår når minnematerialet er et polymer- eller kopolymermateriale, som ovenfor nevnt.
Hensiktene med oppfinnelsen så vel som andre fordeler og trekk realiseres med et volumetrisk datalagringsapparat i henhold til oppfinnelsen som er kjennetegnet ved at elektrodene til hver elektrodeanordning er anordnet i tett arrangement innbyrdes isolert av et barrierelag derimellom, idet tykkelsen av barrierelaget bare er en brøkdel av elektrodebredden, hvorved arealfyllingsfaktoren til elektrodene i en elektrodeanordning nærmer seg enheten, at toppflaten til elektrodeanordningen som vender mot den nærmest følgende elektrodeanordning har anordnet parallelle fordypninger orientert ortogonalt til elektrodene og innbyrdes adskilt med en avstand sammenlignbar med elektrodebredden, idet de parallelle fordypninger har et tverrsnitt med samme form som tverrsnittsformen til elektrodene, at annenhver elektrode i den tilstøtende, følgende elektrodeanordning er anordnet slik at de strekker seg nedad i fordypningene dannet i den tilstøtende, foregående elektrodeanordning, at et minnemateriale er anordnet i et lag over hver elektrodeanordning og dekker dennes overflate så vel som minst sideveggene og etter valg bunnen av fordypningene i denne, og at elektrodene som strekker seg inn i fordypningene i forbindelse med de ortogonalt kryssende elektroder i den tilstøtende foregående elektrodeanordning, definerer minneceller som har minst to svitsjeretninger i minnematerialet anordnet i fordypningene, hvorved det volumetriske datalagringsapparat gis en meget høy lagringstetthet, idet en minnecellefyllingsfaktor for hvert minnelag i minneinnretningen nærmer seg verdien til arealfyllingsfaktoren for elektrodene i elektrodeanordningene og med annenhver minnecelle i et lag (4) av minnematerialet i stand til å svitsjes i minst to retninger.
Fordelaktig er alle lag i en minneinnretning anordnet hovedsakelig som tynnfilmer.
Hvor minnematerialet er et ferroelektrisk eller elektret materiale, kan dette fordelaktig være et polymer- eller kopolymermateriale.
Endelig er det i henhold til oppfinnelsen ansett fordelaktig at hver elektrodeanordning er dannet som en kompositt av to eller flere lag, idet det første lag består av et metall og et annet lag av ledende polymer, og at det annet lag av ledende polymer danner et kontaktlag som direkte kontakterer minnematerialet i minneinnretningen.
Apparatet i henhold til oppfinnelsen skal nå forklares i detalj med en inngående drøftelse av dets bestanddeler og utførelser derav som vist på tegningen, hvor
fig. 1 viser et tverrsnitt gjennom en første elektrodeanordning i datalagringsapparatet i henhold til oppfinnelsen,
fig. 2 et grunnriss av den første elektrodeanordning på fig. 1,
fig. 3a et tverrsnitt av elektrodeanordningen tatt langs linjen A-A på fig. 2,
fig. 3b-3f forskjellige trinn for å danne elektroder med stort høyde/bredde-forhold i en annen elektrodeanordning i datalagringsapparatet i henhold til oppfinnelsen, idet disse tverrsnitt er sett i samme retning som på fig. 3a,
fig. 4 en første minneinnretning i datalagringsapparatet i henhold til oppfinnelsen og sett i samme retning som tverrsnittet på fig. 3a,
fig. 5 et grunnriss av en første minneinnretning i datalagringsapparatet i henhold til oppfinnelsen,
fig. 6 et tverrsnitt gjennom datalagringsapparatet på fig. 5 tatt langs linjen B-B på fig. 5,
fig. 7 stablingen av en annen minneinnretning på toppen av den første minneinnretningen i datalagringsapparatet i henhold til oppfinnelsen og sett i samme retning som tverrsnittet på fig. 6,
fig. 8 et grunnriss av datalagringsapparatet i henhold til oppfinnelsen med to minnelag,
fig. 9 et tverrsnitt gjennom datalagringsapparatet på fig. 8 tatt langs linjen A-A på fig. 8,
fig. 10 et tverrsnitt lik det på fig. 9, men med en tredje minneinnretning stablet på toppen av den annen minneinnretning,
fig. 11 et grunnriss av datalagringsapparatet på fig. 10 med en tredje minneinnretning,
fig. 12a et tverrsnitt av en skjematisk utførelse av datalagringsapparatet i henhold til oppfinnelsen med fire minneinnretninger, tatt langs linjen B-B på fig. 11,
fig. 12b et tverrsnitt gjennom datalagringsapparatet i henhold til oppfinnelsen og lik utførelsen på fig. 12a, men tatt langs linjen A-A på fig. 11, og fig. 13 skjematisk den generelle struktur og bestanddelene i et funksjonelt datalagringsapparat i henhold til oppfinnelsen.
Fig. 1 viser et tverrsnitt av en elektrodeanordning Ej i apparatet i henhold til oppfinnelsen. Elektrodeanordningen EL omfatter en rekke parallelle elektroder Ei som fremkommer som stripelignende i grunnrisset av elektrodeanordningen Ei på fig. 2. Hver elektrode et er anordnet på et isolerende substrat 1 og adskilt bare ved hjelp av en isolerende tynnfilm 2a som forhindrer ohmsk kontakt mellom de enkelte elektroder ei. Elektrodene Ei er utført med en høyde H og en bredde w, men med forholdsvis stort høyde/bredde-forhold H/w. Den isolerende tynnfilm 2 har en tykkelse 8 som
typisk er meget mindre enn elektrodebredden w, og dette innebærer at nesten hele arealet av en elektrodeanordning et slik dens fotavtrykk fremkommer på fig. 2 opptas av elektrodene Ei, mens den isolerende tynnfilm eller barriere 2a mellom elektrodene bare beslaglegger en mindre del derav (hvis en litografi med 0,15 \ im linjebredde eller større benyttes; finere litografi reduserer denne forskjellen). En elektrodeanordning av denne art kan fremstilles med en fremgangsmåte som vist i norsk patentsøknad nr. 20015509 inngitt 9. november 2001, og som tilhører den foreliggende oppfinner, og følgelig skal den aktuelle fremgangsmåte til fabrikasjon av en tett elektrodeanordning av denne art ikke belyses med ytterligere detaljer her, da den ovennevnte søknad
skal anses som innbefattet ved henvisning. I den forbindelse skal det bemerkes at elektrodebredden kan svare til et minimums prosessbeskranket trekk hvis størrelse vil være avhengig av f.eks. konstruksjonsreglene som kan anvendes i en fotomikrolitografisk mønstringsprosess. Uansett innebærer dette at elektrodebredden w eller en avstand d fra en elektrode til den neste i elektrodeanordningen E( skal være underlagt en konstruksjonsregel av denne art, mens dette ikke behøver å være tilfelle med tykkelsen til den isolerende tynnfilm som kan avsettes med prosesser som er ubeskranket av hvilken som helst konvensjonell konstruksjonsregel. Det følger også at den virkelige bredde av f.eks. annenhver elektrode e i elektrodeanordningen E da kan være mindre enn det minimums prosessbeskrankede trekk f med en størrelse 25, dvs. at det vil være avstanden d = w + 28 som faktisk er beskranket av konstruksjonsregelen.
Vedrørende grunnrisset på fig. 2 viser det elektrodeanordningen Ej med dannede fordypninger 3 dannet som strekker seg nedad fra toppflatene til dennes elektroder Et. Disse fordypninger 3 som kan ha tilnærmet den samme bredde w som elektrodene E[, strekker seg perpendikulært til elektrodeanordningene Et og er adskilt av de resterende partier av elektrodene Ei som tilsvarende kan ha en bredde på omtrent w. Fordypningene 3 strekker seg fra toppflatene til elektrodene Ei og mot substratet med en størrelse h og har et hovedsakelig rektangulært tverrsnitt. Ved bunnen av fordypningene 3 vil elektrodene £t være forbundet av en seksjon som utgjør en del av og som strekker seg til en høyde H-h over substratet 1. Det skal forstås at mens h kan utgjøre en brøkdel av H, vil størrelsen til h for meget liten H foretrukket velges som 50 % av denne. Dette kan fordelaktig ses på fig. 3a som viser et tverrsnitt av elektrodeanordningen 1 på fig. 2 tatt langs linjen A-A.
Nå skal prosesstrinnene for å danne en annen elektrodeanordning E2 i datalagringsapparatet i henhold til oppfinnelsen beskrives med henvisning til fig. 3b-3f. I et første trinn vist på fig. 3b blir elektrodeanordningene Ei med fordypningene 3 dekket av et isolerende tynnfilmmateriale 4.1 et annet trinn blir et elektrodemateriale 5, f.eks. det for elektrodene eL, avsatt over den isolerende tynnfilm 4 til en høyde på omtrent H eller mer.
Elektrodematerialet 5 fyller fordypningene 3 fullstendig. Den isolerende tynnfilm 4 kan være ethvert dielektrisk tynnfilmmateriale, men fortrinnsvis vil det være et ferroelektrisk eller elektret tynnfilmmateriale, noe som vil omtales mer utførlig i det følgende. Nå følger et tredje trinn for å mønstre elektrodene e2 med stort høyde/bredde-forhold og plassert i fordypningene 3, orientert ortogonalt til elektrodene £i i den første elektrodeanordning E\. En første variant av mønstringstrinnet er vist på fig. 3d. Her er elektrodematerialet 5 så vel som det isolerende tynnfilmmaterialet 4 fjernet i en etseprosess, som kan være en to-trinns selektiv etseprosess som først fjerner det overflødige elektrodemateriale 5 og deretter det isolerende tynnfilmmateriale 4 som vist på fig. 3, uten på noen måte å påvirke de allerede avsatte elektroder Ei. Dette gir elektroder e2 som har et stort høyde/bredde-forhold og er plassert i fordypningene på en isolerende tynnfilm 4b, men med spor 3a mellom sideveggene til fordypningene 3 og elektrodene E2 nå dannet deri. Minnematerialet 4 blir nå tilsatt og fyller sporene 3a og dekker toppoverflaten av elektrodene Ei, og den resulterende struktur fremkommer som vist på fig. 3. Hvis imidlertid tynnfilmmaterialet 4 som avsettes i trinn 1 som vist på fig. 3b, er et ferroelektrisk eller elektret minnemateriale, kan etseprosessen være slik at bare det overflødige elektrodemateriale 5 fjernes, og strukturen vil med bare ett eneste etsetrinn da fremkomme som vist på fig. 3e med tynnfilmmaterialet 4 som et ferroelektrisk eller elektret minnemateriale som dekker sideveggene til elektrodene £| fullstendig, dvs. også med partier 4a som dekker sideveggene til fordypningene 3 så vel som partier 4b som dekker bunnen i de sistnevnte. Dette innebærer f.eks. at det ferroelektriske tynnfilmmateriale 4b som henholdsvis er anbrakt på sideveggene og i bunnen av fordypningene 3, vil danne minnematerialet til respektive minneceller adresserbare via elektroder Ei; e2 i elektrodeanordningene Ei; E2.
Elektrodene E2 med stort høyde/bredde-forhold anbrakt i fordypningene 3 blir nå i et fjerde trinn dekket med en tynnfilm av isolerende materiale 2. Tynnfilmen 2 av isolerende materiale kan f.eks. dannes ved selektivt å oksidere elektrodene e2. I et femte og endelig prosesstrinn blir ytterligere elektrodemateriale avsatt mellom elektrodene £2 som allerede foreligger, dvs. som skjematisk angitt på fig. 3f også i de tomme partier som ikke er opptatt av elektrodene £2 og som er anbrakt i og strekker seg fra fordypningene 3. Den resulterende struktur er vist i tverrsnitt på fig. 4 og danner en første minneinnretning Mt. Elektrodeanordningen e2 er nå anordnet plassert på toppen av elektrodeanordningen Et med parallelle og tett anordnede elektroder E2 som strekker seg ortogonalt til elektrodene £\ i den første elektrodeanordning i Ei. Elektrodene e2 i den annen elektrodeanordning E2 er lik elektrodene Ei i den første elektrodeanordning Eo og adskilt og på samme måte innbyrdes isolert av de tynne isolerende barrierer 2a. Minnematerialet 4i i en første minneinnretning Mi i datalagringsapparatet i henhold til oppfinnelsen er anordnet mellom elektrodeanordningene Ei, E2 og minneceller 6 er dannet ved krysningene mellom henholdsvis elektrodene Ei; e2 deri, slik det kan ses best på fig. 5. Annenhver elektrode e2 er anbrakt i en fordypning som strekker seg inn over elektrodene Ei og ved krysningen av mellom elektrodene dannes en minnecelle 6 i fordypningene, og kan svitsjes i tre retninger som angitt av dobbeltpiler orientert perpendikulært til sideveggene av fordypningen så vel som perpendikulært til bunnen derav. De resterende elektroder E2 i elektrodeanordningen E2 er ikke anbrakt i fordypningene og kan bare svitsjes i en eneste retning som angitt ved dobbeltpilen orientert perpendikulært på minnematerialet 4t i den første minneanordning.
Fig. 5 viser et grunnriss av den ferdigstilte struktur, dvs. den første minneinnretning Mi vist på fig. 4. Det vil nå tydelig ses hvordan elektrodene e2 i den annen elektrodeanordningen E2 er orientert perpendikulært til elektrodene Ei i den første elektrodeanordning Ei. Minnematerialet 4 og etter valg også 4b anordnet mellom elektrodene £| og £2 i bunnen av fordypningene 3 over elektrodene Ei danner nå minnemediet 4] i minnecellene 6, hvorav noen få er angitt med dette henvisningstall i minneinnretningen Mi. Strukturen vist på fig. 5 med minnematerialet 4 og elektroder Ei, E2 skaffer nå en passiv, matriseadresserbar gruppe av minneceller 6 som spesielt skal være ferroelektriske eller elektrete minneceller og enda mer spesielt realisert med minnematerialet 4 i form av en polymer eller kopolymer. Fra tverrsnittet på fig. 4 vil det ses at ved at å påtrykke spenningen til elektrodene Ei og £2, vil det dannes et elektrisk potensial mellom disse over minnematerialet 4|. Minnecellene 6 adressert av elektrodene anbrakt i fordypningene 3 kan enten være polarisert eller svitsjes i forskjellige retninger. Partiet 4a i minnecellen kan f.eks. svitsjes i en sideretning relativt til utstrekningen av minneinnretningen Mi, mens det valgfrie parti 4b av minnematerialet i bunnen av fordypningen 3 kan svitsjes i en retning perpendikulær på planet til minneinnretningen Mi eller som antydet på fig. 4, i vertikalretningen. Ved å gjøre det på denne måte kan tre «områder» svitsjes samtidig, hvorved det fås en signalrespons omtrent to ganger størrelse enn den fra en vanlig minnecelle i sandwich, fordi arealet og bunnregionen 4a svarer til elektrodekrysningsarealet, eksempelvis w2 og arealet av de to sideveggregioner utgjør 2wh hvor h-l/2w. Dette innfører en ekstra dimensjon som sammenlignet med vertikalt svitsjede minneceller som kjent i teknikken, antyder at det aktive minnecelleareal vil være uavhengig av en ellers anvendbar konstruksjonsregel.
Da et planariseringstrinn kan innføres mellom avsetningen av hvert elektrodelag som nedenfor nevnt, trenger det ikke å foregå et tap av filmjevnhet og litografitetthet ved å tilsette påfølgende lag, noe som bortsett fra potensielle komplikasjoner med hensyn til viaer og forbindelser, også innebærer at det teknisk sett ikke er noen grense til hvor mange lag som kan stables på denne måte sammenlignet med de kjente vertikale arkitekturer, hvor planarisering blir i økende grad vanskeligere å oppnå med påfølgende lag.
En minnematrise av minneceller 6 er nå oppnådd i minneinnretningene Mt og med en arealfyllingsfaktor lik arealfyllingsfaktoren for elektrodene i de respektive elektrodeanordninger Ei, E2. Annenhver minnecelle 6 i minneinnretningen kan svitsjes i mer enn én minneinnretning, og det skal dessuten bemerkes at minnematrisen er en passiv, adresserbar minnematrise, dvs. at det ikke er noen diskret svitsjekomponent forbundet med noen av minnecellene 6.
Med henvisning til fig. 6, 7 og 8 skal det nå beskrives hvordan en annen minneinnretning M2 i datalagringsapparatet i henhold til oppfinnelsen dannes og stables på toppen av den første minneinnretning Mi som gjengitt i tverrsnitt på fig. 4. Fig. 6 viser et annet perspektiv av tverrsnittet på fig. 4 sett i rett vinkel i forhold til dette, med andre ord langs linjen B-B på fig. 5. Lik trinnene vist på fig. 3a, dannes nå fordypninger 3 i elektrodene e2 til elektrodeanordningen E2 og tilsvarende orientert og dimensjonert. Nå blir prosesstrinnene som vist på fig. 3b-3f og drøftet ovenfor, gjentatt og den resulterende struktur fremkommer som vist på fig. 7, men med en ytterligere elektrodeanordning E3 lik elektrodeanordningen E2 på fig. 4, men naturligvis med elektrodene e3 orientert ortogonalt til elektrodene e2 til elektrodeanordningen E2. - En stiplet horisontal linje som strekker seg langs elektrodene 6i som gjengitt på fig. 6 og 7, angir hvor langt ned fordypningene 3 strekker seg i disse elektrodene. - En annen minneinnretning i M2 stablet i datalagringsapparatet i henhold til oppfinnelsen blir således dannet med elektrodeanordningene E2, E3 og et tilsvarende arrangement av minnecellene 6. Dette kan fordelaktig ses på fig. 8 som viser et grunnriss av minneinnretningen M2 som stablet på toppen av minneinnretningen M| og med minneceller 6 (igjen med bare noen få av disse angitt med henvisningstallet i en matriseadresserbar gruppe). Videre kan det også av fig. 7 lett ses at den annen minneinnretning M2 deler elektrodeanordningen E2 med den forutgående minneinnretning Mi i stabelen. Med andre ord, hvis elektrodene 8t i elektrodeanordningen Ei danner ordlinjer i minneinnretningen Mj og elektrodene e2 til elektrodesettet E2 dennes bitlinjer, vil tilsvarende elektrodene e2 i elektrodesettet E2 danne ordlinjene i minneinnretningen M2, mens elektrodene 63 i elektrodeanordningen E3 på toppen av strukturen som vist på fig. 7, danner bitlinjene i minneinnretningen M2. Dette spesielle arrangement og dets konsekvenser skal drøftes noe mer detaljert nedenfor.
Prosesstrinnene som benyttes for å danne stablede minneinnretninger ML og M2 kan nå naturligvis gjentas for å danne så mange minneinnretninger M stablet i den initiale struktur som ønsket. Denne fortsatte prosedyre skal beskrives i noen detalj med henvisning til fig. 9-12 som angår en eksemplifiserende utførelse av datalagringsapparatet i henhold til den foreliggende oppfinnelse med fire stablede minneinnretninger MrM4. Det skal naturligvis forstås at utførelsen som vist, bare vil gjengis skjematisk uten å ta hensyn til den virkelige skalering som benyttes under mer realistiske produksjonsbetingelser, og følgelig er derfor den viste utførelse bare en indikasjon på den virkelige kapasitet til datalagringsapparatet i henhold til oppfinnelsen med hensyn til oppnåelig antall minneceller, stablede minneinnretninger eller datalagringstetthet.
Fig. 9 viser et tverrsnitt av datalagringsapparatet i henhold til oppfinnelsen tatt langs linjen A-A på fig. 8 og viser derfor et tverrsnitt sett fra en rett vinkel i forhold til synsretningen på tverrsnittet gjengitt på fig. 7. Prosesstrinn lik de trinn som er vist på fig. 3b-3f, blir nå gjentatt og resulterer i en minnestruktur som vist på fig. 2, med tre minneinnretninger
Mi, M2, M3 stablet oppå hverandre og med fire elektrodeanordninger E1-E4 som vekselvis skaffer ordlinjene og bitlinjene i de stablede minneinnretninger. En stiplet horisontal linje som går gjennom elektrodeanordningene E2 både på fig. 9 og 10, angir hvor dypt fordypningene for de følgende elektrodeanordninger E3 strekker seg inn i elektrodene e2 i elektrodeanordningen E2. Svitsjeretningene for de resulterende minneceller 6 i minneinnretningen Mi, M3 er angitt av dobbeltpiler og fremgår også av fig. 11 som viser et grunnriss av apparatet på fig. 10 sett ovenfra. Som før er annenhver minnecelle 6 i en minneinnretning svitsj bar i flere retninger, slik det fremgår av forklaringen på figuren.
Fig. 12a og 12b viser skjematiske utførelser av et datalagringsapparat i henhold til oppfinnelsen gjengitt som respektive tverrsnitt tatt langs henholdsvis linjen A-A og linjen B-B på fig. 11, slik at tverrsnittene på fig. 12a og 12b ses fra synsretninger orientert innbyrdes perpendikulært. Utførelsen som vist på fig. 12a, 12b, skaffer til sammen fire stablede minneinnretninger MrM4 og fem elektrodeanordninger Ej-E5 med de respektive elektroder ErE5 som angitt. På samme måte er utstrekningen av fordypningene som rommer elektrodene til følgende elektrodesett angitt etter som det passer av den horisontale stiplede linje som i dette tilfellet på fig. 12a strekker seg gjennom elektrodene Ei, 83 og på fig. 12b gjennom elektrodene e2, e4.
Slik det vil ses, kan elektrodene Ej anses som ordlinjene i minneinnretningen Mi, mens elektrodene E2 kan anses som bitlinjene til denne. Tilsvarende danner elektrodene e2 dessuten ordlinjene til den påfølgende minneinnretning
. M2 osv. Resultatet er naturligvis at datalagringsapparatet i henhold til oppfinnelsen får et antall elektrodesett som overstiger antallet minneinnretninger med bare én og følgelig vil en stablet innretning av denne art eksempelvis bare ha halvparten av det antall elektrodeinnretninger som vil forekomme i konvensjonelle sandwichstrukturer i henhold til kjent teknikk. Dette forenkler strukturen og reduserer naturligvis også høyden av stabelen av minneinnretninger. Med elektrodeanordninger E som veksler som ordlinjer og bitlinjer for de respektive stablede minneinnretninger M, må adresseringsprotokollen ta hensyn til dette slik at adressering ikke vil finne sted til tilstøtende naboinnretninger samtidig. I tilfelle av utførelsen på fig. 12a, 12b impliserer det at minneinnretningene Mi og M3 kan adresseres
samtidig for enten skriving, lesing eller sletting og tilsvarende at minneinnretningene M2, M4 også kan adresseres samtidig for disse formål. Med andre ord vil spenning påtrykt elektrodene Ei og 63 for adressering av minnecellene i minnelaget 4| i minneinnretningen Mt ikke påvirke eller forstyrre minnecellene i minnelaget 42 i minneinnretningen M2 i noen vesentlig grad, selv om en potensialforskjell i dette tilfelle kan foreligge over minnelaget 42 til minneinnretningen M2. Dette kan imidlertid avbøtes ved å benytte passende tiltak i de angitte adresseringsprotokoller som benyttes, og et i innlysende tiltak ville være å påtrykke f.eks. en samme spenning til elektrodene e2 og e3, noe som vil sikre at det ikke dannes en potensialforskjell over minnematerialet 42.
Forskjellige adresseringsprotokoller som minimerer den såkalte forstyrrelse av naboceller, er kjent i teknikken og også gjenstand for patentsøknader som tilhører nærværende søker. Det skal imidlertid bemerkes at protokoller som er utført for å unngå forstyrrelse av uadresserte celler eller innbyrdes forstyrrelseseffekter mellom adresserte celler, vanligvis er begrenset til utførelser hvor bare hver separat matriseadresserbare minneinnretning kommer i betraktning og ikke er spesielt tilpasset til stablede utførelser hvor elektrodeanordningene er anordnet på tilsvarende måte som ved den foreliggende oppfinnelse. Imidlertid kan tilsvarende tankegang for utførelsen også benyttes på en tredje dimensjon, dvs. på stablede strukturer hvor en forstyrrelse av minneceller i en adressert minneinnretning er en mulighet.
Datalagringsapparatet i henhold til oppfinnelsen skaffer et stablet minne som tilbyr muligheten av en meget høy lagringstetthet og med en nesten optimal arealfyllingsfaktor med hensyn til enten elektrodene eller minnecellene, idet fyllingsfaktoren i ethvert tilfelle nærmer seg en verdi nær enheten. For hver elektrodeanordning er det bare nødvendig med to etse- eller mønstringstrinn, nemlig et første mønstringstrinn eller et trinn for å danne det tette elektrodearrangementet i den første elektrodeanordning Ei fulgt av etsing av fordypningene 3 i den samme. Det skal imidlertid bemerkes at den samme maske kunne benyttes for dette trinn ganske enkelt ved å orientere masken med en 90° vinkelforskyvning for prosesstrinnet gjengitt på fig. 3a. Også avsetningen av barriere- eller minnematerialet og elektrodematerialet 5 kan finne sted i to påfølgende trinn, som vist på fig. 3b og 3c. Bare én maskeoperasjon er da nødvendig for å skaffe strukturen som er gjengitt på fig. 3e. Den samme maske som benyttet for å skaffe den første elektrodeanordning Et kan passende orientert også anvendes på alle masketrinn for de følgende elektrodesett E2, E3 osv., gitt at de samme dimensjonelle parametre benyttes. Dette vil i vesentlig grad bidra til å redusere prosesskostnadene for datalagringsapparatet i henhold til oppfinnelsen.
Vedrørende minnecellene som f.eks. er gjengitt på fig. 10, vil det ses at halvparten av minnecellene kan svitsjes i bare én retning, nemlig i det tilfelle hvor minnematerialet befinner seg i sandwich mellom elektrodene som danner ordlinjene og bitlinjene for den angjeldende minnecelle, men i tilfelle elektroden er anordnet i fordypningene dannet i den foregående elektrodeanordning, kan minnecellen nå svitsjes i mer enn én retning, f.eks. som vist på fig. 10 i tre retninger. Iakttas det at dybden h til en fordypning 3 vil være minst sammenlignbar med halvparten av høyden H til den foregående elektrode, er det klart at minnematerialet eller minnefilmen 4 som dekker begge sidevegger så vel som bunnen av fordypningen, frembyr et meget større overflateareal til den adresserende ordlinje og bitlinje enn hva tilfellet er for et minnemateriale som rett og slett er anordnet i sandwich. Svitsjingen i alle retninger vil naturligvis finne sted samtidig og slik at det effektive celleareal kan mer enn dobles og signal/støy-forholdet forbedres med en faktor på minst 2.
Det vil ses at en økning av høyde/bredde-forholdet til elektrodene e og anordning av dypere fordypninger vil øke det effektive minnecelleareal. Det skal bemerkes at arealet av de vertikale partier av minneceller ikke er en kritisk faktor når den benyttede litografiske teknikk nedskaleres til stigninger og linjebredder som fås ved å benytte fotolitografi i det ekstreme eller harde UV-området. Det skal også bemerkes at en økning av det effektive celleareal og en forbedring av signal/støyforholdet til cellen når den adresseres, f.eks. i en destruktiv utlesningsoperasjon som bevirker en polarisasjonsomvending i svitsjeretningen, vil tjene til å dempe den skadelige virkning av såkalt utmatting, et fenomen som kan dukke opp etter et visst stort antall svitsjeoperasjoner og som manifester seg ved at den oppnåelige polarisasjon av minnecellen er tilbøyelig til å minke med et økende antall svitsjesykler.
Ujevnhetene som vanligvis vil fås når det stables et stort antall minneinnretninger og med hvert lag i minneinnretningen sammensatt av tynne filmer, unngås enkelt ved å benytte et planariseringstrinn som det endelige prosesstrinn i fabrikasjonen av hver elektrodeanordning. Dette kan ses ved å betraktes av fig. 4 som viser et snitt gjennom en minneinnretning med to elektrodeanordninger E|, E2 og hvor det isolerende materialet 2 på toppen av elektrodene e2 som vist på fig. 3, fjernes når de resterende elektroder e2 i elektrodeanordningen E2 avsettes. Dette vil naturligvis etterlate isolerende barrierer 2a mellom elektrodene e2, men fjerningsprosessen kan også benyttes til å planarisere toppoverflaten av elektrodeanordningen E2, da fjerningsprosessen kan innbefatte enten en mekanisk eller kjemomekanisk polering. Elektrodeanordningen E2 blir derfor forsynt med en glatt toppflate og er klar for å føres til prosesstrinnene for den neste minneinnretning i stabelen.
I prinsippet er det bare en praktisk grense med hensyn til hvor mange lag som kan anordnes eller hvor mange minneinnretninger som kan stables for å danne det volumetriske datalagringsapparat i henhold til oppfinnelsen. En åpenbar begrensning av antallet av stablede minneinnretninger vil være nødvendigheten av å forbinde alle elektroder og implisitt også alle minneceller til driver- og kontrollkretser plassert i substratet 1 eller passende kretser anordnet i forbindelse med dette substrat, som f.eks. kan være fremstilt av silisium og med kretser som angitt realisert i f.eks. en egnet CMOS-teknologi. For en gitt lagringskapasitet vil en økning i arealfyllingsfaktoren for minnecellene nå svare til en nedskalering av stigningen og gjøre det mulig å greie seg med færre minneinnretninger i stabelen, mens den ønskede lagringskapasitet opprettholdes. En annen løsning på konnektivitetsproblemet ville naturligvis være å skaffe kretsområder for driving- og kontrollformål i minneinnretningen i stabelen, og således unngå nødvendigheten av viaer til substratet, i det minste i en betydelig grad.
Utførelsen av datalagringsapparatet i henhold til oppfinnelsen som gjengitt på fig. 12a og 12b er naturligvis skjematisk og viser bare fire minneinnretninger med 25 minneceller i hver og et totalt antall på 100 minneceller, av hvilke i det foreliggende tilfellet bare 40 er minneceller med flere svitsjeretninger. Imidlertid vil i en normal utførelse i praksis annenhver minnecelle kunne svitsjes i flere retninger og fyllingsfaktoren for slike celler i hver minneinnretning ville derfor nærme seg 0,5. De åpenbare fordeler med minneceller som kan svitsjes i multiple retninger, innebærer at vanlige minneceller i sandwich og som bare kan svitsjes i én retning, vil være mindre attraktive og f.eks. rett og slett kunne kastes ut av konstruksjonen, da den i høy grad tilstrekkelige fyllingsfaktor på 0,5 fortsatt kan fås. I dette tilfellet kunne naturligvis elektrodematerialet bare påføres for å danne elektroder anordnet i fordypningene i foregående elektrodeanordning og de kanallignende åpninger mellom disse kunne f.eks. være fullstendig fylt med barrieremateriale.
I en praktisk utførelse som lett kan oppnås med dagens teknologi, kunne et datalagringsapparat som svarte til fig. 12a og fig. 12b og som gjengitt med fire minneinnretninger og 100 minneceller, være anordnet med linjebredder på ca. 0,5 jim og en stigning på ca. 1 [im, da tykkelsen 8 til barrierene mellom elektrodene bare vil være en liten brøkdel av elektrodebredden w.
En mer realistisk tilnærming til en funksjonell utførelse av datalagringsapparatet i henhold til oppfinnelsen er vist på fig. 13, enskjønt naturligvis skjematisk og generalisert, men inkorporerer alle funksjonelle deler som er nødvendig for dets drift. Datalagringsapparatet på fig. 13 er gjengitt med n stablede minneinnretninger Mi-MB stablet på toppen av hverandre, og hver av minneinnretningene omfatter et lag 4 av minnemateriale som vist. For adressering av hver minneinnretning M er det anordnet to elektrodeanordninger E med ikke viste elektroder som kontakterer laget 4 av minnemateriale og danner ordlinjer WL og bitlinjer BL for å kontaktere minnecellen i minneinnretningen M. Bitlinjene danner nå naturligvis ordlinjene i den tilstøtende, etterfølgende minneinnretning. På fig. 13 vil det f.eks. ses at for en vilkårlig minneinnretning Mk med en etterfølgende minneinnretning Mk+1, danner elektrodeanordningen Ek+1 som utgjør bitlinjene BLk til minneinnretningen Mk, ordlinjene WLk+i i minneinnretningen Mk+I. Følgelig vil elektrodeanordningen Ek+2 naturligvis danne bitlinjene BLk+i i minneinnretningen Mk+1 osv. Resultatet er at antallet elektrodeanordninger er n+1, dvs. én mer enn antallet n av minneinnretninger M i datalagringsapparatet i henhold til oppfinnelsen. De stablede minneinnretninger M er anordnet på et isolerende substrat 1 som imidlertid kan anses som en del av substratet 10 som kan implementeres i silisiumteknologi og innbefatter kretser for driving, styring og adressering av minneinnretningene M i den derover anbrakte stabel. For dette formål omfatter datalagringsapparatet i henhold til oppfinnelsen et sammenkoblings-eller grensesnittparti 7 på sidekantene av minneinnretningene hvori viaer eller forbindelser 8 fra hver minneinnretning M og ned til et substratgrensesnitt 9 benyttes for å etablere den nødvendige forbindelse mellom kretspartiet 10 i substratet og minneinnretningene M. I tillegg kunne substratgrensesnittet 9 dessuten være forsynt med forbindelser til eksterne eller perifere innretninger eller regneanordninger, men dette substratgrensesnitt kan også benyttes til å integrere datalagringsapparatet i henhold til oppfinnelsen i hvilket som helst databehandlingsapparat hvor det ville være påkrevet med minner med tilstrekkelig høy kapasitet, dvs. stor lagringstetthet.
Linjebredder og stigninger som ovenfor gitt, impliserer fire minneceller for hver kvadratmikrometer eller 4 millioner celler i tilfelle hver minneinnretning har en utstrekning på 1 mm x 1 mm. Stabelen på fire slike ville da kunne greie 16 millioner minneceller på 1 mm<2> stor brikke, og da tykkelsen f.eks. kunne være i størrelsesorden 1 nm, vil dette innebære en volumetrisk lagringstetthet på 16 Gbit/mm<3>. Reduksjon av linjebredden til 0,2 \ im som er mulig med dagens fotolitografiske teknikker, vil føre til at minneinnretningen i datalagringsapparatet i henhold til oppfinnelsen kunne gi plass til 25 minneceller på 1 \ im, og med en stabel på 4 minneinnretninger skalert til 1 |xm3, kunne det fås en volumetrisk lagringstetthet på 100 Gbit/mm<3>. En skalerbarhet av denne størrelsesorden vil være helt oppnåelig med dagens teknologi, selv om spesielle hensyn måtte tas for å løse problemer vedrørende konnektivitet eller som oppstår på grunn av mulige fysiske forstyrrelser, enten de er termiske eller elektriske. Eksperimenter utført av søkeren angir at slike problemer imidlertid lar seg håndtere og at skaleringen av datalagringsapparatet i henhold til oppfinnelsen kan utføres til yttergrensene som tillates av den nåværende teknologi for mønstring.

Claims (4)

1. Et volumetrisk datalagringsapparat omfattende en rekke stablede matriseadresserbare minneinnretninger (M), hvor hver minneinnretning (Mk, ke l,2...n) omfatter første og andre elektrodeanordninger (Ek;Ek+l) i form av respektive lag med parallelle elektroder (Skje^i) som danner henholdsvis ordlinjer (WLk) og bitlinjer (BLk) i minneinnretningen (Mk), med ordlinjene (WL) orientert ortogonalt til bitlinjene (BL) for matriseadresseringen av en minneinnretning (M), hvor hver minneinnretning (Mk) omfatter et lag (4k) av minnematerialet anordnet mellom første og andre elektrodeanordninger (Ek;Ek+1) og i direkte eller indirekte kontakt dermed, hvor den annen elektrodeanordning (Ek+i) danner den første elektrodeanordning i den følgende minneinnretning (Mk+i) i stabelen, hvorved antallet elektrodeanordninger (E) utgjør én mer enn antallet minneinnretninger (M) i stabel, hvor minnematerialet er polariserbart, dielektrisk materiale som er i stand til å vise hysterese, foretrukket et ferroelektrisk eller elektret materiale, og hvor minneceller (6) er definert i minnematerialet (4k) til en minneinnretning (Mk) ved eller mellom krysningene av ordlinjene (WL) og bitlinjene (BL) til denne, karakterisert ved at elektrodene (e) til hver elektrodeanordning (E) er anordnet i tett arrangement innbyrdes isolert av et barrierelag (2a) derimellom, idet tykkelsen (5) av barrierelaget bare er en brøkdel av elektrodebredden (w), hvorved arealfyllingsfaktoren til elektrodene (e) i en elektrodeanordning (E) nærmer seg enheten, at toppflaten til elektrodeanordningen (Ek) som vender mot den nærmest følgende elektrodeanordning (Ek+i) har anordnet parallelle fordypninger (3) orientert ortogonalt til elektrodene (ck) og innbyrdes adskilt med en avstand sammenlignbar med elektrodebredden (w), idet de parallelle fordypninger (3) har et tverrsnitt med samme form som tverrsnittsformen til elektrodene (e), at annenhver elektrode i den tilstøtende, følgende elektrodeanordning (Ek+1) er anordnet slik at de strekker seg nedad i fordypningene (3) dannet i den tilstøtende foregående elektrodeanordning (Ek), at et minnemateriale er anordnet i et lag (4) over hver elektrodeanordning (E) og dekker dennes overflate så vel som minst sideveggene og etter valg bunnen av fordypningene (3) i denne, og at elektrodene (ek+i) som strekker seg inn i fordypningene (3) i forbindelse med de ortogonalt kryssende elektroder (ek) i den tilstøtende, foregående elektrodeanordning (Ek), definerer minneceller (6) som har minst to svitsjeretninger i minnematerialet anordnet i fordypningene (3), hvorved det volumetriske datalagringsapparat gis en meget høy lagringstetthet, idet en minnecellefyllingsfaktor for hvert minnelag (4) i minneinnretningen (M) nærmer seg verdien til arealfyllingsfaktoren for elektrodene (e) i elektrodeanordningene (E) og med annenhver minnecelle (6) i et lag (4) av minnematerialet i stand til å svitsjes i minst to retninger.
2. Volumetrisk datalagringsapparat i henhold til krav 1, karakterisert ved at alle lag (E,4) i en minneinnretning (M) er anordnet hovedsakelig som tynnfilmer.
3. Volumetrisk datalagringsapparat i henhold til krav 1, hvor minnematerialet er et ferroelektrisk eller elektret materiale, karakterisert ved at det ferroelektriske eller elektrete materialet er et polymer- eller kopolymermateriale.
4. Volumetrisk datalagringsapparat i henhold til krav 1, karakterisert ved at hver elektrodeanordning (E) er dannet som en kompositt av to eller flere lag, idet et første lag består av et metall og et annet lag av en ledende polymer, og at det annet lag av ledende polymer danner et kontaktlag som direkte kontakterer minnematerialet i minneinnretningen (M).
NO20021466A 2002-03-25 2002-03-25 Volumetrisk datalagringsapparat NO316637B1 (no)

Priority Applications (14)

Application Number Priority Date Filing Date Title
NO20021466A NO316637B1 (no) 2002-03-25 2002-03-25 Volumetrisk datalagringsapparat
ES03745040T ES2247552T3 (es) 2002-03-25 2003-03-21 Aparato para el almacenamiento volumetrico de datos que comprende una serie de dispositivo de memoria apilados direccionables en forma de matriz.
PCT/NO2003/000097 WO2003081602A1 (en) 2002-03-25 2003-03-21 A volumetric data storage apparatus comprising a plurality of stacked matrix-addressable memory devices
DE60301208T DE60301208T2 (de) 2002-03-25 2003-03-21 Volumetrische datenspeichervorrichtung mit mehreren gestapelten matrixadressierbaren speichereinrichtungen
DK03745040T DK1488427T3 (da) 2002-03-25 2003-03-21 Volumetrisk datalagringsapparat omfattende en flerhed af stablede matrixadresserbare hukommelsesindretninger
JP2003579230A JP2005521255A (ja) 2002-03-25 2003-03-21 複数のスタック化マトリクス・アドレス可能メモリ・デバイスを備える容積データ記憶装置
AT03745040T ATE301327T1 (de) 2002-03-25 2003-03-21 Volumetrische datenspeichervorrichtung mit mehreren gestapelten matrixadressierbaren speichereinrichtungen
CNA038066157A CN1643616A (zh) 2002-03-25 2003-03-21 包括多个堆叠的矩阵可寻址存储器件的立体数据存储装置
RU2004126964/09A RU2275699C2 (ru) 2002-03-25 2003-03-21 Устройство объемного хранения данных, содержащее множество собранных в пакет запоминающих устройств с матричной адресацией
AU2003215967A AU2003215967A1 (en) 2002-03-25 2003-03-21 A volumetric data storage apparatus comprising a plurality of stacked matrix-addressable memory devices
KR10-2004-7015141A KR20040111435A (ko) 2002-03-25 2003-03-21 다수의 적층된 매트릭스-어드레스 가능한 메모리디바이스들을 포함하는 용적형 데이타 저장장치
CA002480307A CA2480307A1 (en) 2002-03-25 2003-03-21 A volumetric data storage apparatus comprising a plurality of stacked matrix-addressable memory devices
EP03745040A EP1488427B1 (en) 2002-03-25 2003-03-21 A volumetric data storage apparatus comprising a plurality of stacked matrix-addressable memory devices
US10/395,245 US6952361B2 (en) 2002-03-25 2003-03-25 Volumetric data storage apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NO20021466A NO316637B1 (no) 2002-03-25 2002-03-25 Volumetrisk datalagringsapparat

Publications (3)

Publication Number Publication Date
NO20021466D0 NO20021466D0 (no) 2002-03-25
NO20021466L NO20021466L (no) 2003-09-26
NO316637B1 true NO316637B1 (no) 2004-03-15

Family

ID=19913461

Family Applications (1)

Application Number Title Priority Date Filing Date
NO20021466A NO316637B1 (no) 2002-03-25 2002-03-25 Volumetrisk datalagringsapparat

Country Status (14)

Country Link
US (1) US6952361B2 (no)
EP (1) EP1488427B1 (no)
JP (1) JP2005521255A (no)
KR (1) KR20040111435A (no)
CN (1) CN1643616A (no)
AT (1) ATE301327T1 (no)
AU (1) AU2003215967A1 (no)
CA (1) CA2480307A1 (no)
DE (1) DE60301208T2 (no)
DK (1) DK1488427T3 (no)
ES (1) ES2247552T3 (no)
NO (1) NO316637B1 (no)
RU (1) RU2275699C2 (no)
WO (1) WO2003081602A1 (no)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
NO20052128L (no) * 2005-04-29 2006-10-30 Thin Film Electronics Asa Minneinnretning og fremgangsmater for drift av denne
KR101547328B1 (ko) 2009-09-25 2015-08-25 삼성전자주식회사 강유전체 메모리 소자 및 그 동작 방법
RU2625023C2 (ru) * 2015-11-12 2017-07-11 Дмитриенко Владимир Григорьевич Способ обмена данными с ячейками памяти или иных устройств и их адресации
CN109378313B (zh) * 2018-09-23 2020-10-30 复旦大学 一种低功耗三维非易失性存储器及其制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6775173B2 (en) * 2001-11-28 2004-08-10 Hans Gude Gudesen Matrix-addressable apparatus with one or more memory devices

Also Published As

Publication number Publication date
DK1488427T3 (da) 2005-11-28
DE60301208T2 (de) 2006-04-13
NO20021466L (no) 2003-09-26
EP1488427B1 (en) 2005-08-03
EP1488427A1 (en) 2004-12-22
KR20040111435A (ko) 2004-12-31
US20040004887A1 (en) 2004-01-08
RU2004126964A (ru) 2005-06-10
US6952361B2 (en) 2005-10-04
NO20021466D0 (no) 2002-03-25
ES2247552T3 (es) 2006-03-01
ATE301327T1 (de) 2005-08-15
DE60301208D1 (de) 2005-09-08
CA2480307A1 (en) 2003-10-02
JP2005521255A (ja) 2005-07-14
AU2003215967A1 (en) 2003-10-08
WO2003081602A1 (en) 2003-10-02
CN1643616A (zh) 2005-07-20
RU2275699C2 (ru) 2006-04-27

Similar Documents

Publication Publication Date Title
US7613027B2 (en) Semiconductor memory device with dual storage node and fabricating and operating methods thereof
CN109378313B (zh) 一种低功耗三维非易失性存储器及其制备方法
US20100270527A1 (en) Phase-change memory device and method of manufacturing the phase-change memory device
US20120228685A1 (en) Magnetic memory device and method for manufacturing the same
US20050275003A1 (en) Crosspoint structure semiconductor memory device, and manufacturing method thereof
JP2022535516A (ja) 3次元相変化メモリデバイスを形成するための方法
CN112018238B (zh) 三维存储器的制造方法
EP1263048A1 (en) Ferroelectric memory device and its manufacturing method, and hybrid device
WO2022082750A1 (en) ARCITECTURE, STRUCTURE, METHOD AND MEMORY ARRAY FOR 3D FeRAM
JP3655175B2 (ja) 半導体記憶装置の製造方法
JP2004514298A (ja) 不揮発性メモリセルを配置する集積メモリ、ならびに集積メモリの製造および操作方法
CN114864582A (zh) 存储单元及其数据读写方法、制备方法及存储器
NO316637B1 (no) Volumetrisk datalagringsapparat
KR101035537B1 (ko) T형 전기기계 메모리 소자와 그 동작방법 및 제조방법
NO314373B1 (no) Matriseadresserbart apparat med en eller flere minneinnretninger
JP2004274048A (ja) 強誘電体記憶素子及びその製造方法
JP2005509282A (ja) メモリ構造体用電極、方法および装置
JP2005509282A5 (no)
US6775173B2 (en) Matrix-addressable apparatus with one or more memory devices
KR100720265B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 형성 방법
JP2005510866A (ja) 折り重ね式メモリー層
US20230371279A1 (en) Memory selector
JPH11340439A (ja) 不揮発性強誘電体メモリ装置及びその製造方法
JP2010199290A (ja) 半導体記憶装置およびその製造方法