ES2247552T3 - Aparato para el almacenamiento volumetrico de datos que comprende una serie de dispositivo de memoria apilados direccionables en forma de matriz. - Google Patents
Aparato para el almacenamiento volumetrico de datos que comprende una serie de dispositivo de memoria apilados direccionables en forma de matriz.Info
- Publication number
- ES2247552T3 ES2247552T3 ES03745040T ES03745040T ES2247552T3 ES 2247552 T3 ES2247552 T3 ES 2247552T3 ES 03745040 T ES03745040 T ES 03745040T ES 03745040 T ES03745040 T ES 03745040T ES 2247552 T3 ES2247552 T3 ES 2247552T3
- Authority
- ES
- Spain
- Prior art keywords
- memory
- electrodes
- electrode means
- electrode
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 title claims description 12
- 230000015654 memory Effects 0.000 claims abstract description 154
- 238000013500 data storage Methods 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 54
- 229920000642 polymer Polymers 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 229920001577 copolymer Polymers 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 14
- 229920001940 conductive polymer Polymers 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
- 238000013459 approach Methods 0.000 abstract description 7
- 210000004027 cell Anatomy 0.000 description 64
- 238000000034 method Methods 0.000 description 29
- 239000010408 film Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 20
- 239000000758 substrate Substances 0.000 description 14
- 238000013461 design Methods 0.000 description 10
- 235000021183 entrée Nutrition 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000004075 alteration Effects 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000005119 centrifugation Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100421536 Danio rerio sim1a gene Proteins 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010954 commercial manufacturing process Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010411 cooking Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Refuse Collection And Transfer (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Read Only Memory (AREA)
Abstract
Aparato para el almacenamiento volumétrico de datos que comprende una serie de dispositivos de memoria apilados (M) direccionables, por matriz, en el que cada
Description
Aparato para el almacenamiento volumétrico de
datos que comprende una serie de dispositivos de memoria apilados
direccionables en forma de matriz.
La presente invención se refiere a un aparato
para el almacenamiento volumétrico de datos que comprende una serie
de dispositivos de memoria apilados direccionables en forma de
matriz, en el que cada dispositivo de memoria comprende unos
primeros y segundos medios de electrodo en forma de capas
respectivas con electrodos paralelos formando respectivamente líneas
de palabras y líneas de bits del dispositivo de memoria para el
direccionado en forma de matriz, estando las líneas de palabras
orientadas ortogonalmente a las líneas de bits para el direccionado
en forma de matriz de un dispositivo de memoria, en el que cada
dispositivo de memoria comprende una capa de material de memoria
dispuesta entre los primeros y segundos medios de electrodo y en
contacto directo o indirecto con ellos, en el que los segundos
medios de electrodo forman los primeros medios de electrodo de un
dispositivo de memoria siguiente en el apilamiento, por lo que el
número de medios de electrodo llega a ser uno más que el número de
dispositivos de memoria en el apilamiento, en el que el material de
memoria es un material dieléctrico polarizable capaz de mostrar
histéresis, preferentemente un material ferroeléctrico ó electreto,
y en el que las celdas de memoria están definidas en el material de
memoria de un dispositivo de memoria en los cruces de líneas de
palabra y líneas de bits del mismo o entre dichos cruces.
Desde un punto de vista estructural el enfoque de
matriz pasiva de memorias con un material de memoria de polímero
ferroeléctrico intercalado entre las capas de electrodo es más
atractivo que el enfoque 1T-1C del estado de la
técnica de las estructuras o arquitecturas de memoria de silicio, en
parte porque representan un almacenamiento lateral más denso
(4f^{2} en lugar de 6f^{2} y mayor, donde f es la característica
definible menor), pero aún más porque permiten el apilamiento de
capas de memoria sucesivas, controladas, por ejemplo, desde
circuitos del sustrato de unión. Sin embargo, todavía constituye un
hecho que incluso el diseño 4f^{2} solamente produce un 25% de
factor de llenado de área. Con un factor de llenado de 50% hasta
aproximadamente 100%, el número de capas de memoria en memorias
apiladas volumétricamente puede reducirse, lo mismo que la
complejidad de la producción, el rendimiento y el coste. Asimismo,
usando solamente una o dos capas de memoria, se reduciría de forma
correspondiente el efecto del postprocesado de polímeros y, por
consiguiente, se evitarían los efectos de rendimiento negativo de
tales procedimientos.
El enfoque tradicional para incrementar la
densidad de celdas es la reducción del área de celdas. Sin embargo,
cuanto menor es el perfil en planta de la celda, menor es la señal
(y menor es la relación de señal a ruido), y, por lo tanto, se deben
disponer circuitos de lectura de mayor sensibilidad y, por
consiguiente, mayor complejidad y con mayores exigencias (dominados
por amplificadores de sentido). En efecto, se considera
extremadamente difícil construir sistemas matriciales de punto de
cruzamiento de cualquier clase con anchura de línea menor de 0,30
\mum - 0,40 \mum (tamaño de celda de 0,09 \mum^{2} a 0,16
\mum^{2}).
Una preocupación relacionada con el apilamiento
multicapa es la reducción a estado plano. La construcción de capas
sucesivas sobre otras anteriores produce gradualmente una topografía
"curvada" o "bacheada" que crea problemas sustanciales con
relación al control litográfico y por consiguiente a la capacidad de
direccionar y leer desde las celdas (por ejemplo, los amplificadores
de sentido se diseñan con relación a una superficie de celda
esperada; si esto, debido a una litografía no uniforme, varía mas
allá de ciertos límites, la señal no puede ser leída con fiabilidad,
en otras palabras, la diferencia entre unos y ceros es más difícil
de determinar).
El documento U.S.A. 3.920.500 da a conocer una
memoria magnética de acceso aleatorio, de apilamiento multicapa.
La arquitectura define también el menor número de
etapas de máscara que se necesitan, cuantas menos, menos costoso de
fabricar. Es muy importante reducir el número de etapas de máscara
por bit. Una matriz de memoria de polímero de tipo actual para un
dispositivo típico que tiene 8 capas de memoria, puede requerir, por
ejemplo, 19 etapas de máscara más que una memoria competidora de
tipo flash, lo cual significa casi el doble de los costes para
procesar la oblea en comparación con los procesos CMOS del
estado de la técnica para, por ejemplo, memoria tipo flash.
En una memoria direccionable por matriz de
polímero ferroeléctrico como propone el solicitante, utilizando un
campo vertical de conmutación, la morfología de las películas de
polímero, revestidas por centrifugación determina ampliamente la
posibilidad de su uso en aplicaciones de memoria. Es particularmente
difícil mantener una morfología óptima con vistas a las propiedades
ferroeléctricas cuando el espesor de la película se reduce por
debajo de los 100 nm. Con tal espesor, las películas son mucho más
sensibles al tipo de disolventes usados, las condiciones de
revestimiento por centrifugación y cocción, el tipo y efecto de
capas de interfaz/capas barrera, etc. Las películas cada vez más
delgadas son deseables a efectos de reducir la tensión de
conmutación, por ejemplo, las películas necesitan ser más delgadas
de 30 nm a efectos de conseguir campos de conmutación con una
potencia por debajo de 5V entre los electrodos. Se requieren niveles
de voltaje inferiores a efectos de usar litografía progresivamente
más densa y que sea compatible con reglas de diseño relacionadas, lo
cual permite también consumos de potencia reducidos. Son también muy
atractivos voltajes bajos en memorias basadas en polímeros, puesto
que permiten que más circuitos, llegando finalmente a la totalidad,
sean construidos debajo de los dispositivos de memoria pasiva, lo
cual reduce nuevamente las dimensiones efectivas de la celda en
planta posiblemente a cero, y hacer más fáciles las vías y
conexiones a diseñar e implementar.
Sin embargo, la fabricación de dichas películas
delgadas con uniformidad y morfología aceptables y sin
cortocircuitos es muy exigente en zonas amplias (como una oblea), a
lo que se añade que las propiedades ferroeléctricas importantes,
como formación de cristales, tienden a deteriorarse con películas
delgadas, mientras que las corrientes de pérdida y de fuga
representan un problema creciente. Esto afecta nuevamente de manera
seria las propiedades de la memoria, por ejemplo, el nivel de
polarización conmutable y remanente que es importante para
distinguir entre unos y ceros almacenados, la resistencia de
conmutación y la velocidad de conmutación. Especialmente, el
funcionamiento a temperatura elevada parece deteriorarse enormemente
a mayor temperatura (por ejemplo, >60ºC).
Sin embargo, incluso películas más gruesas de
memoria experimentan una gama similar de problemas, aunque no tan
explícitos, que los de películas más delgadas. El procedimiento de
aplicación de la película, preferente y establecido, se enfoca como
un revestimiento por centrifugación, utilizando un disolvente
apropiado. La elección del disolvente, las condiciones de
centrifugación, los posibles residuos del disolvente, las
condiciones de secado relativas a la elección del disolvente, etc.,
representan grandes retos a efectos de obtener la combinación
correcta de parámetros, un reto que es incluso mucho mayor cuando se
refiere a películas delgadas. Se deben utilizar disolventes a
efectos de obtener películas uniformes delgadas sobre sustratos de
obleas.
Debido a la dependencia del grosor de la película
de la tensión de conmutación (explicado más adelante), con reducida
uniformidad de película, el campo coercitivo por consiguiente
variará de acuerdo con ello, lo cual creará problemas durante el
funcionamiento si las variaciones son mayores que la oscilación
máxima diseñada para el voltaje. Por otra parte, cuanto mayor sea la
oscilación prevista, mayor es la complejidad de los circuitos que se
necesitan para su manejo, con costes añadidos con relación al estado
real del rendimiento, complejidad de la producción y coste del
dispositivo.
Probablemente constituye incluso una preocupación
mayor en la morfología el hecho de que el polímero se expondrá a
procesos posteriores sustanciales, por ejemplo, deposición de
electrodos superiores, capas interfaciales, conexiones de vías,
etc., en apilamientos de memoria multicapas. Ello significa un
impacto negativo, potencialmente severo, en las propiedades del
polímero, que son muy difíciles de controlar adecuadamente,
especialmente en un proceso de fabricación comercial.
El uso de polímero y especialmente el hecho de
que los electrodos descansen directamente sobre este material, que
tiene una temperatura de fusión de 150ºC aproximadamente, resulta en
problemas en lo que se refiere al embalaje. En un proceso típico de
soldadura, las temperaturas pueden llegar hasta 210ºC en períodos
limitados, lo cual origina problemas en la arquitectura, puesto que
los electrodos empiezan a fundir y a fluir, de modo que la interfaz
de película de polímero/electrodo puede resultar seriamente
dañada.
El aparato para el almacenamiento de datos según
la invención está dispuesto como apilamiento de una serie de
dispositivos de memoria, y con los medios de electrodo formando
alternativamente líneas de palabra y líneas de bits de dispositivos
adyacentes, tales que, en el aparato para el almacenamiento de datos
de memorias apiladas, según la invención, el número de medios de
electrodo separados en el apilamiento solamente es uno más que el
número de dispositivos de memoria en el apilamiento. Esto supone,
desde luego, que debe preverse un protocolo de direccionado para
solo un dispositivo de memoria en el apilamiento siendo direccionado
en el tiempo o que, como mínimo, cada segundo dispositivo de memoria
del apilamiento puede ser direccionable simultáneamente. Medios de
electrodo que alternan como líneas de palabra y de bits se han
propuesto en la técnica anterior, dando a conocer dispositivos de
memoria apilados direccionables por matriz pasiva, pero se basan en
disposiciones de electrodos convencionales y celdas de memoria,
aunque con medios de electrodo dispuestos sustancialmente como
película delgada. Mientras proporcionan una simplificación
estructural, no son capaces de contribuir a un aumento significativo
de la densidad de almacenamiento.
El objetivo principal de la presente invención
es, por lo tanto, obviar los inconvenientes y problemas mencionados
anteriormente de los dispositivos de memoria de almacenamiento de
datos direccionables por matrices de la técnica anterior, que
dependen de materiales de memoria polarizables, capaces de mostrar
histéresis tales como los electretos ferroeléctricos, y dar a
conocer un aparato para el almacenamiento de datos volumétrico que
comprende dispositivos de memoria apilados direccionables por
matrices y con una densidad de almacenamiento de datos
extremadamente elevada.
Un objetivo particular de la presente invención
también es obviar los problemas que aparecen cuando el material de
la memoria es un material polímero o copolímero, tal como se ha
mencionado anteriormente.
Los objetivos de la invención, así como otras
ventajas y características, se consiguen con un aparato para el
almacenamiento volumétrico de datos según la invención, que se
caracteriza porque los electrodos de cada uno de los medios de
electrodo están previstos en una disposición densa y aislados entre
sí por capas barrera, siendo el espesor \delta de la capa barrera
solamente una fracción de la anchura del electrodo, por lo que el
factor de llenado de área de los electrodos en unos medios de
electrodo se aproxima a la unidad, que la superficie superior de
unos medios de electrodo dirigidos a los medios de electrodo
adyacentes siguientes está dotada de entrantes paralelos orientados
ortogonalmente a los electrodos y separados entre sí por una
distancia comparable a la anchura (w) del electrodo, teniendo los
entrantes paralelos una forma en sección transversal que se adapta a
la forma en sección transversal de los electrodos, que cada segundo
electrodo de los medios de electrodo adyacentes siguientes está
dispuesto hacia abajo en los entrantes formados en los medios de
electrodo precedentes adyacentes, que un material de memoria está
dispuesto en una capa sobre cada uno de los medios de electrodo
cubriendo la superficie de los mismos, así como, como mínimo, las
paredes laterales y opcionalmente el fondo de los entrantes, y que
los electrodos que se extienden dentro de los entrantes en
conjunción con los electrodos que cruzan ortogonalmente de los
medios de electrodo precedentes adyacentes definen celdas de memoria
que tienen, como mínimo, dos direcciones de conmutación en el
material de memoria dispuesto en los entrantes, por lo que el
aparato para el almacenamiento volumétrico de datos está dotado de
una densidad de almacenamiento muy elevada, aproximándose el factor
de llenado de celdas de memoria de cada capa de memoria de cada
dispositivo de memoria al valor del factor de llenado de área para
los electrodos de los medios de electrodo y con cada segunda de las
celdas de memoria en una capa de material de memoria capaz de ser
conmutada en dos direcciones, como mínimo.
Otras características y ventajas del aparato
según la invención resultarán evidentes a partir de las
reivindicaciones dependientes adjuntas.
El aparato según la invención se explicará a
continuación en detalle con una explicación completa de sus partes
componentes y realizaciones del mismo, según se muestra en las
figuras, en las cuales
la figura 1 muestra una sección transversal de
unos primeros medios de electrodo en el aparato para el
almacenamiento de datos, según la invención,
la figura 2 muestra una vista en planta de los
primeros medios de electrodo de la figura 1,
la figura 3a muestra una sección transversal de
los medios de electrodo, tomada según la línea (A-A)
de la figura 2,
las figuras 3b-3f muestran varias
etapas para formar electrodos con elevada relación de aspecto de
unos segundos medios de electrodo en el aparato para el
almacenamiento de datos, según la invención, siendo estas secciones
transversales vistas en la misma dirección que en la figura 3a,
la figura 4 es un primer dispositivo de memoria
en el aparato para el almacenamiento de datos, según la invención, y
visto en la misma dirección de la sección transversal de la figura
3a,
la figura 5 representa una vista en planta de un
primer dispositivo de memoria en el aparato para el almacenamiento
de datos, según la invención,
la figura 6 representa una sección transversal a
través del aparato para el almacenamiento de datos de la figura 5,
tomada según la línea (B-B) de la figura 5,
la figura 7 representa el apilamiento de un
segundo dispositivo de memoria encima del primer dispositivo de
memoria, en el aparato para el almacenamiento de datos según la
invención y visto en la misma dirección que la sección transversal
de la figura 6,
la figura 8 es una vista en planta del aparato
para el almacenamiento de datos según la invención con dos capas de
memoria,
la figura 9 representa una sección transversal a
través del aparato para el almacenamiento de datos de la figura 8,
tomada según la línea (A-A) de la figura 8,
la figura 10 representa una sección transversal
similar a la de la figura 9, pero con un tercer dispositivo de
memoria apilado encima del segundo dispositivo de memoria,
la figura 11 representa una vista en planta del
aparato para el almacenamiento de datos de la figura 10, con un
tercer dispositivo de memoria,
la figura 12a representa una sección transversal
de una realización esquemática del aparato para el almacenamiento de
datos según la invención con cuatro dispositivos de memoria, tomada
según la línea (B-B) de la figura 11,
la figura 12b representa una sección transversal
a través del aparato para el almacenamiento de datos según la
invención y similar a la realización de la figura 12a, pero tomada
según la línea (A-A) de la figura 11, y
la figura 13 representa esquemáticamente la
estructura general y partes componentes de un aparato funcional de
almacenamiento de datos, según la invención.
La figura 1 muestra una sección transversal de
unos medios de electrodo (E_{1}) en el aparato según la invención.
Los medios de electrodo (E_{1}) comprenden una serie de electrodos
paralelos (\varepsilon_{1}) que aparecen como tiras en la vista
en planta de los medios de electrodo (E_{1}) de la figura 2. Cada
electrodo (\varepsilon_{1}) está situado sobre un sustrato
aislante (1) y separado solamente por medio de una película delgada
aislante (2a) que evita el contacto óhmico entre los electrodos
separados (\varepsilon_{1}). Los electrodos
(\varepsilon_{1}) están realizados con una altura (H) y una
anchura (w), pero con una relación de aspecto bastante elevada H/w.
La película delgada aislante (2a) tiene un espesor (\delta) que
típicamente es mucho menor que la anchura de electrodo (w) y esto
implica que casi toda el área de los medios de electrodo (E_{1}),
tal como su proyección en planta que aparece en la figura 2, está
ocupada por los electrodos (\varepsilon_{1}), mientras la capa
de película delgada aislante o barrera (2a) entre los electrodos
ocupa solamente una pequeña parte de los mismos (si se utiliza una
anchura de línea litográfica de 0,15 \mum o mayor; una línea
litográfica más fina reduce esta diferencia). Unos medios de
electrodo de esta clase pueden ser fabricados por un método que se
da a conocer en la solicitud de patente noruega No. 20015509,
presentada el 9 de noviembre de 2001, que pertenece al presente
inventor, y por consiguiente el procedimiento real de la fabricación
de unos medios de electrodo densos de esta clase no se explicará con
mayor detalle en este documento. A este respecto, sin embargo, debe
remarcarse que la anchura de electrodo puede adaptarse a una
característica mínima (f) obligada por el proceso, cuya magnitud
dependerá, por ejemplo, de las reglas de diseño aplicables, por
ejemplo, a procesos de diseño fotomicrolitográfico. En todo caso,
esto implica que o bien la anchura de electrodo (w) o bien la
distancia (d) desde un electrodo al próximo, significa que el
electrodo (E_{1}) deberá estar sujeto a una regla de diseño de
esta clase, mientras esto no necesita ser el caso del espesor de la
película delgada aislante que puede ser depositada por procesos no
limitados por cualquier regla de diseño convencional. También
resulta de ello que la anchura real, por ejemplo, de cada segundo
electrodo (\varepsilon) en los medios de electrodo (E) puede ser
menor que la mínima característica (f) determinada o limitada por el
proceso en una cantidad 2\delta, es decir, será la distancia d = w
+ 2\delta la que realmente estará forzada por la regla de
diseño.
Con respecto a la vista en planta de la figura 2,
se muestran los medios de electrodo (E_{1}) con entrantes (3)
formados y dirigidos hacia abajo desde las superficies superiores
de dichos electrodos (\varepsilon_{1}). Estos entrantes (3), que
pueden tener aproximadamente la misma anchura (w) que los electrodos
(\varepsilon_{1}), se extienden perpendicularmente a los
electrodos (\varepsilon_{1}) de los medios de electrodo
(E_{1}) y están separados por partes restantes de los electrodos
(\varepsilon_{1}) que de manera similar pueden tener una
anchura aproximadamente de (w). Los entrantes (3) se extienden
desde la superficie superior de los electrodos
(\varepsilon_{1}) y hacia el substrato en una magnitud (h) y
tienen una sección transversal sustancialmente rectangular. En el
fondo de los entrantes (3), los electrodos (\varepsilon_{1})
están puenteados por una sección de los mismos que se extiende en
una altura (H-h) por encima del sustrato (1). Se
debe comprender que mientras (h) puede ser una fracción mayor de
(H), la magnitud de (h) para una (H) muy pequeña puede ser
preferentemente elegida en un 50% aproximadamente de la misma. Esto
se observa ventajosamente en la figura 3a que muestra una sección
transversal de los medios de electrodo (E_{1}) de la figura 2
tomada según la línea (A-A).
Se describirán a continuación las etapas del
proceso para formar unos segundos medios de electrodo (E_{2}) en
el aparato para el almacenamiento de datos según la invención,
haciendo referencia a las figuras 3b-3f. En una
primera etapa mostrada en la figura 3b, los medios de electrodo
(E_{1}) con los entrantes (3) se cubren mediante un material de
película delgada aislante (4). En una segunda etapa, un material de
electrodo (5), por ejemplo, similar al de los electrodos
(\varepsilon_{1}), se deposita sobre la película delgada
aislante (4) a una altura aproximada (H) o superior. El material de
electrodo (5) llena los entrantes (3) completamente. La película
delgada aislante (4) puede ser cualquier material de película
delgada dieléctrica, pero preferentemente será un material de
película delgada de electreto o ferroeléctrico, al cual se hará
referencia más adelante. Sigue a continuación una tercera etapa para
conformar electrodos (\varepsilon_{2}) con elevada relación de
aspecto y situados en los entrantes (3), orientados ortogonalmente
a los electrodos (\varepsilon_{1}) de los primeros medios de
electrodo (E_{1}). Una primera variante de la etapa de conformado
se muestra en la figura 3d. En este caso el material de electrodo
(5) así como el material de película delgada aislante (4) se
retiran en un proceso de ataque al ácido, que puede ser un proceso
de ataque selectivo de dos etapas, retirando primero el material de
electrodo (5) superfluo y a continuación el material de película
delgada aislante (4), tal como se muestra en la figura 3d, sin
afectar de ninguna manera los electrodos (\varepsilon_{1}) ya
depositados. Esto deja electrodos (\varepsilon_{2}) con elevada
relación de aspecto situados en los entrantes sobre una película
delgada aislante (4b), pero con ranuras (3a) entre las paredes
laterales de los entrantes (3) y los electrodos
(\varepsilon_{2}) que se han formado. El material de memoria
(4) se añade a continuación llenando las ranuras (3a) y cubriendo
la superficie superior de los electrodos (\varepsilon_{1}) y la
estructura resultante aparece como se muestra en la figura 3e. Sin
embargo, si el material de película delgada (4) depositado en la
etapa 1, tal como se muestra en la figura 3b, es un material de
memoria electreto o ferroeléctrico, el proceso de ataque químico
puede ser tal que solamente se retira el material de electrodo (5)
superfluo y la estructura con solamente una etapa única de ataque
aparecerá entonces tal como se muestra en la figura 3e, con el
material de película delgada (4) que es un material de memoria
electreto o ferroeléctrico cubriendo completamente la superficie de
los electrodos (\varepsilon_{1}), es decir, incluso con las
partes (4a) cubriendo la pared lateral de los entrantes (3) así como
las partes (4b) cubriendo los fondos de los últimos. Esto supone
que, por ejemplo, el material de película delgada ferroeléctrica
(4a) y (4b) situado, respectivamente, en las paredes laterales y los
fondos de los entrantes (3) formará el material de memoria de las
celdas de memoria respectivas direccionables a través de los
electrodos (\varepsilon_{1}); (\varepsilon_{2}) de los
medios de electrodo (E_{1}); (E_{2}).
Los electrodos con elevada relación de aspecto
(\varepsilon_{2}) situados en los entrantes (3) se cubren a
continuación, en una cuarta etapa, con un material aislante de
película delgada (2). Esta película delgada (2) de material aislante
puede, por ejemplo, estar formada por la oxidación selectiva de los
electrodos (\varepsilon_{2}). En una quinta etapa final del
proceso, material de electrodo adicional se deposita entre los
electrodos (\varepsilon_{2}) ya presentes, que es como se
muestra esquemáticamente en la figura 3f, incluso en las partes
vacías no ocupadas por los electrodos (\varepsilon_{2})
situados en los entrantes (3) y extendiéndose desde los mismos. La
estructura resultante se muestra en sección transversal en la
figura 4, y forma un primer dispositivo de memoria (M_{1}). A
continuación se disponen los medios de electrodo (E_{2}) situados
en la parte superior de los medios de electrodos (E_{1}) con
electrodos (\varepsilon_{2}) dispuestos densamente y paralelos,
discurriendo ortogonalmente a los electrodos (\varepsilon_{1})
de los primeros medios de electrodos (E_{1}). Los electrodos
(\varepsilon_{2}) de los segundos medios de electrodos
(E_{2}) son similares a los electrodos (\varepsilon_{1}) de
los primeros medios de electrodos (E_{1}), separados y aislados
entre sí por barreras aislantes delgadas (2a). El material de
memoria (4_{1}) del primer dispositivo de memoria (M_{1}) en el
aparato para el almacenamiento de datos, según la invención, está
dispuesto entre los medios de electrodos (E_{1}); (E_{2}) y
están formadas celdas de memoria (6) en los cruces entre los
electrodos respectivos (\varepsilon_{1}); (\varepsilon_{2})
de los mismos, tal como se observa ventajosamente en la figura 5.
Cada segundo electrodo (\varepsilon_{2}) está situado en un
entrante que se extiende dentro y a través de los electrodos
(\varepsilon_{1}) y una celda de memoria (6) está formada en el
cruce de estos electrodos, en los entrantes y puede ser conmutada en
tres direcciones, tal como se indica por las flechas dobles
orientadas perpendicularmente a las paredes laterales del entrante,
así como perpendicularmente a su fondo. Los electrodos restantes
(\varepsilon_{2}) de los medios de electrodo (E_{2}) no están
situados en los entrantes y pueden ser conmutados solamente en una
única dirección como se indica por la flecha doble orientada
perpendicularmente al material de memoria (4_{1}), de los primeros
medios de memoria.
La figura 5a muestra una vista en planta de la
estructura acabada, es decir, el primer dispositivo de memoria
(M_{1}) mostrado en la figura 4. Se observará ahora claramente
cómo los electrodos (\varepsilon_{2}) en los segundos medios de
electrodo (E_{2}) están orientados perpendicularmente a los
electrodos (\varepsilon_{1}) de los primeros medios de
electrodos (E_{1}). El material de memoria (4) y opcionalmente
también (4b) previsto entre los electrodos (\varepsilon_{1}) y
(\varepsilon_{2}) en el fondo de los entrantes (3) y sobre los
electrodos (\varepsilon_{1}) forma ahora el medio de memoria
(4_{1}) en las celdas de memoria (6), de las cuales se indican
unas pocas por este número de referencia del dispositivo de memoria
(M_{1}). La estructura mostrada en la figura 5 con material de
memoria (4) y electrodos (\varepsilon_{1}),
(\varepsilon_{2}) proporciona ahora un conjunto pasivo de matriz
direccionable de celdas de memoria (6) que particularmente serán
celdas de memoria de electreto o ferroeléctricas y aún más
particularmente tales como las realizadas con el material de
memoria (4) en forma de un polímero o copolímero. De la sección
transversal de la figura 4, se observará que aplicando tensión a
los electrodos (\varepsilon_{1}) y (\varepsilon_{2}), se
establecerá un potencial eléctrico entre ellos sobre el material de
memoria (4_{1}). Las celdas de memoria (6) direccionadas por los
electrodos situados en los entrantes (3) pueden ser o polarizadas o
conmutadas en diferentes direcciones. La parte de celda de memoria
en (4a), por ejemplo, puede ser conmutada en una dirección lateral
con respecto a la extensión del dispositivo de memoria (M_{1}),
mientras la parte opcional del material de memoria (4b) en el fondo
del entrante (3) puede ser conmutada en una dirección perpendicular
al plano del dispositivo de memoria (M_{1}) o, como se deduce de
la figura 4, en la dirección vertical. De esta manera, se pueden
conmutar simultáneamente tres "zonas", por lo que se obtiene
una respuesta de señal aproximadamente dos veces mayor que la de una
celda de memoria intercalada o en "sándwich" convencional,
debido a que la superficie de la región del fondo (4a) iguala la
superficie de cruzamiento de los electrodos, es decir, w^{2}, y la
superficie de las dos zonas de pared lateral iguala a 2wh, siendo
h\sim½w. Esto introduce una dimensión extra en comparación con las
celdas de memoria conmutadas verticalmente como se conoce en la
técnica y supone que la superficie de la celda de memoria activa
será independiente de la norma de diseño que de otro modo sería
aplicable.
Puesto que puede introducirse una etapa de
aplanado entre el depósito de cada capa de electrodo, tal como se
menciona más adelante, no se pierde necesariamente la densidad
litográfica/uniformidad de la película por el añadido de capas
sucesivas, significando también que aparte de las complicaciones
potenciales con respecto a vías y conexiones, no hay técnicamente
límites a la cantidad de capas que pueden ser apiladas de esta
manera, en contraste con las arquitecturas verticales, en las que la
planicidad resulta cada vez más difícil de conseguir con las capas
sucesivas.
Una matriz de memoria de celdas de memoria (6) se
obtiene en estas condiciones en el dispositivo de memoria (M_{1})
y con un factor de llenado de área similar al factor de llenado de
áreas de los electrodos de los respectivos medios de electrodo
(E_{1}), (E_{2}). Una de cada dos celdas de memoria (6) en el
dispositivo de memoria puede ser conmutada en más de una dirección y
debería observarse además que la matriz de memoria es una matriz
pasiva de memoria direccionable, es decir, no hay componentes de
conmutación discretos conectados con ninguna de las celdas de
memoria (6).
Haciendo referencia a las figuras 6, 7 y 8, se
describirá a continuación cómo se forma una segundo dispositivo de
memoria (M_{2}) en el aparato para el almacenamiento de datos
según la invención y es apilado encima del primer dispositivo de
memoria (M_{1}) tal como se muestra en sección transversal en la
figura 4. La figura 6 muestra otra perspectiva de la sección
transversal de la figura 4, tomada en un ángulo recto a ella, en
otras palabras, según la línea (B-B) de la figura 5.
Similar a la etapa mostrada en la figura 3a se forman en este caso
entrantes (3) en los electrodos (\varepsilon_{2}) de los medios
de electrodo (E_{2}) y orientados y dimensionados de manera
similar. A continuación, las etapas del proceso tal como se
muestran en las figuras 3b-3f y explicadas
anteriormente se repiten y la estructura resultante aparece tal como
se muestra en la figura 7, pero con unos medios de electrodo
adicionales (E_{3}) similares a los medios de electrodo (E_{2})
de la figura 4, pero, desde luego, con los electrodos
(\varepsilon_{3}) orientados ortogonalmente a los electrodos
(\varepsilon_{2}) de los medios de electrodo (E_{2}). Una
línea horizontal de puntos que se extiende a lo largo de los
electrodos (\varepsilon), tal como se muestra en las figuras 6 y
7, indica lo que los entrantes (3) se extienden dentro de estos
electrodos. Un segundo dispositivo de memoria (M_{2}) apilado en
el aparato para el almacenamiento de datos según la invención está
formado por lo tanto con los medios de electrodo (E_{2}),
(E_{3}) y una disposición similar de las celdas de memoria (6).
Esto puede observarse ventajosamente en la figura 8 que muestra una
vista en planta del dispositivo de memoria (M_{2}) apilado en la
parte superior de la memoria (M_{1}) y con celdas de memoria (6)
(de nuevo solamente con unas pocas de ellas indicadas por el número
de referencia en un conjunto de memoria de matriz direccionable).
Además fácilmente puede observarse en la figura 7 que el segundo
dispositivo de memoria (M_{2}) muestra el juego de electrodos
(E_{2}) con el dispositivo de memoria precedente (M_{1}) en el
apilamiento. En otras palabras, si los electrodos
(\varepsilon_{1}) del juego de electrodos (E_{1}) forman
líneas de palabras en el dispositivo de memoria (M_{1}) y los
electrodos (\varepsilon_{2}) en los medios de electrodo
(\varepsilon_{2}), las líneas de bits del mismo, de manera
correspondiente los electrodos (\varepsilon_{2}) de los medios
de memoria (E_{2}), formarán las líneas de palabra del
dispositivo de memoria (M_{2}), mientras los electrodos
(\varepsilon_{3}) de los medios de electrodo (E_{3}) en la
parte superior de la estructura según se muestra en la figura 7
formarán las líneas de bits del dispositivo de memoria (M_{2}).
Esta disposición específica y sus consecuencias se explicarán de
forma algo más detallada más adelante.
Las etapas del proceso usadas para formar los
dispositivos de memoria apilada (M_{1}) y (M_{2}) pueden a
continuación, desde luego, repetirse para formar tantos
dispositivos de memoria (M) como se desee, apiladas en la estructura
inicial. Este procedimiento continuado será descrito con algún
detalle haciendo referencia a las figuras 9-12,
relativas a una realización a título de ejemplo del aparato para el
almacenamiento de datos según la presente invención con cuatro
dispositivos de memoria apilados (M_{1}-M_{4}).
Desde luego, ha de entenderse que la realización ilustrada será
esquemáticamente presentada solamente sin tener en cuenta la escala
o dimensionado real, que será aplicado bajo unas condiciones de
producción reales y, por consiguiente, desde luego, la realización
ilustrada lo es solamente como indicación de la capacidad real del
aparato para el almacenamiento de datos según la invención con
respecto al número alcanzable de celdas de memoria, dispositivos de
memoria apiladas o densidad de almacenamiento de datos.
La figura 9 muestra una sección transversal del
aparato para el almacenamiento de datos según la invención, tomada
según la línea (A-A) de la figura 8, mostrando de
esta manera una sección transversal vista desde un ángulo recto a la
vista en dirección de la sección transversal dibujada en la figura
7. Etapas de proceso similares a las etapas dibujadas en las figuras
3b-3f se repiten a continuación y dan como resultado
una estructura de memoria tal como la mostrada en la figura 10, con
tres dispositivos de memoria (M_{1}), (M_{2}), (M_{3}),
apilados uno sobre el otro y con cuatro medios de electrodo
(E_{1}-E_{4}) proporcionando alternativamente
las líneas de palabra y las líneas de bits de los dispositivos de
memoria apilados. Una línea horizontal de trazados, que discurre a
través de los medios de electrodo (E_{2}) tanto en la figura 9
como en la figura 10, indica a qué profundidad se extienden los
entrantes para los medios de electrodo (E_{3}) dentro de los
electrodos (\varepsilon_{2}) de los medios de electrodo
(E_{2}). Las direcciones de conmutación de las celdas de memoria
resultantes (6) en los dispositivos de memoria (M_{1}), (M_{3})
están indicadas por flechas dobles y se observan también en la
figura 11, que muestra una vista en planta del aparato de la figura
10, vista desde arriba. Como en el caso anterior, una de cada dos
celdas de memoria (6) en un dispositivo de memoria es conmutable en
direcciones múltiples, tal como se aprecia en la leyenda.
Las figuras 12a y 12b muestran realizaciones
esquemáticas de un aparato para el almacenamiento de datos según la
invención, representado respectivas secciones transversales tomadas
según las líneas (A-A) y (B-B) de la
figura 11, de manera que las secciones transversales en las figuras
12a y 12b están vistas desde direcciones de vista orientadas
perpendicularmente entre sí. La realización mostrada en las figuras
12a, 12b proporciona en su totalidad cuatro dispositivos de memoria
apilados (M_{1}-M_{4}) y medios de electrodo
(E_{1}-E_{5}) con los electrodos separados
respectivos
(\varepsilon_{1}-\varepsilon_{5}) tal como
se indica. Del mismo modo, es la extensión hacia abajo de los
entrantes que contienen los electrodos del juego de electrodos
siguiente indicados como aplicables por líneas de trazos
horizontales, que en el caso de la figura 12a discurren a través de
los electrodos (\varepsilon_{1}),(\varepsilon_{3}) y en el
caso de la figura 12b a través de los electrodos
(\varepsilon_{2}),(\varepsilon_{4}).
Tal como se observará, los electrodos
(\varepsilon_{1}) pueden ser observados como las líneas de
palabra del dispositivo de memoria (M_{1}) mientras que los
electrodos (\varepsilon_{2}) pueden ser observados como líneas
de bits del mismo. De manera similar, los electrodos
(\varepsilon_{2}) también forman las líneas de palabra del
dispositivo de memoria siguiente (M_{2}) y así sucesivamente. El
resultado es, desde luego, que el aparato para el almacenamiento de
datos según la invención está dotado de un número de juegos de
electrodos que excede el número de dispositivos de memoria sólo en
uno, y por consiguiente un dispositivo apilado de esta clase, por
ejemplo, comprende aproximadamente la mitad del número de medios de
electrodo comparado con las estructuras intercaladas o
"sándwich" convencionales de la técnica anterior. Esto
simplifica la estructura y, desde luego, reduce también la altura
del apilamiento de los dispositivos de memoria. Con medios de
electrodo (E) alternando como líneas de palabra y líneas de bits
para los respectivos dispositivos de memoria apilados (M), el
protocolo de direccionamiento puede tener esto en cuenta de modo tal
que el direccionamiento no tenga lugar a dispositivos adyacentes
simultáneamente. En el caso de la realización de las figuras 12a,
12b, esto supone que los dispositivos de memoria (M_{1}) y
(M_{3}) pueden ser direccionados simultáneamente para ser
escritos, o bien leídos o borrados, y de manera similar a los
dispositivos de memoria (M_{2}), (M_{4}) pueden también ser
direccionados simultáneamente para los mismos propósitos. En otras
palabras, la tensión aplicada a los electrodos
(\varepsilon_{1}) y (\varepsilon_{2}) para direccionar las
celdas de memoria en la capa de memoria (4_{1}) del dispositivo
de memoria (M_{1}) no influirá o alterará en algún grado
significativo las celdas de memoria en la capa de memoria (4_{2})
del dispositivo de memoria (M_{2}), aunque, en este caso, puede
producirse una diferencia de potencial a través de la capa de
memoria (4_{2}) del dispositivo de memoria (M_{2}). Sin embargo,
esto puede ser contrarrestado mediante la adopción de medidas
apropiadas en los protocolos de direccionamiento utilizados, y una
medida obvia podría ser aplicar, por ejemplo, una tensión similar a
los electrodos (\varepsilon_{2}), (\varepsilon_{3}) como la
aplicada a los electrodos (\varepsilon_{2}), asegurando que no
se establezca ninguna diferencia de potencial a través del material
de memoria (4_{2}).
Se conocen en la técnica anterior diversos
protocolos de direccionamiento que minimizan los llamadas
alteraciones de celdas vecinas, así como la materia de solicitudes
de patentes pertenecientes al presente solicitante. Debería, sin
embargo, observarse que los protocolos diseñados para evitar la
alteración de celdas no direccionadas o los efectos de alteraciones
mutuas entre celdas direccionadas están limitados usualmente a
realizaciones en las que solamente cada dispositivo separado de
memoria direccionable por matriz se tiene en cuenta y no adaptado
particularmente a realizaciones apiladas en las que los medios de
electrodo están previstos de un modo similar, como es el caso de la
presente invención. Sin embargo, pueden también aplicarse filosofías
de diseño similares a una tercera dimensión, es decir, a estructuras
apiladas en las que existe la posibilidad de una alteración de
celdas de memoria en un dispositivo de memoria direccionada.
El aparato para el almacenamiento de datos según
la invención proporciona una memoria apilada que ofrece la
posibilidad de una densidad de almacenamiento de datos muy elevada y
con un factor de llenado de área próximo al óptimo con vistas o a
los electrodos o a las celdas de memoria, dado que dicho factor de
llenado en cualquier caso se aproxima a un valor próximo a la
unidad. Por cada uno de los medios de electrodo solamente se
requieren dos etapas de ataque químico o modelado, es decir, una
primera etapa de modelado o ataque para producir la disposición de
electrodo denso en los primeros medios de electrodo (E_{1}),
seguida por el ataque de los entrantes (3) en los mismos. Sin
embargo, debería observarse que la misma máscara podría ser usada
para ambas etapas simplemente orientando la máscara con un
desplazamiento de 90º para la etapa del proceso mostrada en la
figura 3a. Asimismo, el dispositivo del material de barrera o de
memoria y del material de electrodo (5) puede tener lugar en dos
etapas consecutivas, tal como se muestra en las figuras 3b y 3c.
Solamente se requiere entonces una operación de máscara para obtener
una estructura como la mostrada en la figura 3e. La misma máscara,
tal como la utilizada para obtener los primeros medios de electrodo
(E_{1}), puede ser aplicada también, orientada adecuadamente, en
todas las etapas de máscara para los juegos de electrodos que siguen
(E_{2}), (E_{3}) y así sucesivamente, dado que se utilizan los
mismos parámetros dimensionales. Esto debería servir para reducir
considerablemente costes de proceso en el caso de aparatos para el
almacenamiento de datos según la invención.
Con respecto a las celdas de memoria, por
ejemplo, tal como las mostradas en la figura 10, se observará que la
mitad del número de celdas de memoria puede ser conmutada solamente
en una dirección, es decir, en el caso en que el material de memoria
está intercalado entre los electrodos formando las líneas de palabra
y las líneas de bits para una celda de memoria en cuestión, mientras
que en el caso de que los electrodos estén dispuestos en los
entrantes formados en los medios de electrodo precedentes, la celda
de memoria puede ser conmutada en más de una dirección, por ejemplo,
tal como muestra la figura 10 en tres direcciones. Observando que la
profundidad (h) de un entrante (3) puede ser, como mínimo,
comparable a la mitad de la altura (H) del electrodo precedente,
resulta claro que el material de memoria o la película de memoria
(4) que cubre tanto las paredes laterales así como el fondo del
entrante presenta un área de superficie mucho mayor para el
direccionamiento de la línea de palabra y la línea de bits, tal como
es el caso para un material de memoria simplemente intercalado o
tipo "sándwich". La conmutación en todas direcciones tendrá
lugar, desde luego, simultáneamente y de forma tal que el área de
celda efectiva pueda ser más del doble y la relación de ruido a
señal mejore por un factor de 2, como mínimo.
Se observará que aumentando la relación de
aspecto de los electrodos (\varepsilon) y disponiendo entrantes
más profundos se aumentaría el área efectiva de la celda de memoria.
Debería observarse que el área de las partes verticales de una celda
de memoria no es un factor crítico cuando la técnica litográfica
aplicada se reduce de escala a los pasos y anchuras de línea
ofrecidos por la utilización de fotolitografía en la gama extremo o
"dura" de UV. Debería observarse también que aumentando el área
efectiva de celda y mejorando la relación señal de ruido de la celda
cuando se direcciona, por ejemplo, en una operación de lectura
destructiva efectuando una inversión de la polarización de la
dirección de conmutación de polarización de la celda de memoria,
serviría para mejorar la resistencia a la llamada fatiga, un
fenómeno que puede aparecer después de un determinado número grande
de operaciones de conmutación y se manifiesta en sí mismo, porque la
polarización alcanzable de la celda de memoria tiende a disminuir
con un número creciente de ciclos de conmutación.
La irregularidad de forma o "bacheado" que
es probable que aparezca cuando se apila un número muy grande de
dispositivos de memoria, estando cada capa del dispositivo de
memoria compuesto de películas delgadas, se evita fácilmente por
aplicación de una etapa de aplanado como etapa final del proceso en
la fabricación de cada uno de los medios de electrodo. Esto puede
observarse en la figura 4, que muestra una sección de un dispositivo
de memoria con dos medios de electrodo (E_{1}), (E_{2}) y en el
que el material de aislamiento (2) en la parte superior del
electrodo (\varepsilon_{2}), tal como se muestra en la figura
3f, se elimina cuando se depositan los electrodos
(\varepsilon_{2}) restantes en estos medios de electrodo
(E_{2}). Esto, desde luego, deja barreras aislantes (2a) entre
los electrodos (\varepsilon_{2}), pero el proceso de eliminación
puede también usarse para dar planicidad a la superficie superior
de los medios de electrodo (E_{2}) en tanto el proceso de
retirada puede incorporar un pulido mecánico o quimiomecánico. Los
medios de electrodo (E_{2}) están dotados de esta manera de una
superficie superior lisa y preparados para seguir con las etapas
del proceso para el próximo dispositivo de memoria en el
apilamiento.
En principio solo hay un límite práctico en
cuanto a cuántas capas pueden ser dispuestas o cuántos dispositivos
de memoria pueden ser apilados para formar el aparato para el
almacenamiento volumétrico de datos según la invención. Una
limitación obvia en el número de dispositivos de memoria apilados
podría ser la necesidad de conectar todos los electrodos e
implícitamente todas las celdas de memoria a los circuitos de
accionamiento y control situados en el sustrato (1) o unos circuitos
apropiados previstos en conexión con dicho sustrato, que, por
ejemplo, puede estar hecho de silicio y con circuitos realizados
como se ha indicado, por ejemplo, en tecnología CMOS apropiada. Para
una capacidad de almacenamiento dada, un aumento en el factor de
llenado de área de las celdas de memoria que corresponde a una
disminución de la escala del paso debe, desde luego, hacer posible
un resultado con menos dispositivos de memoria en el apilamiento
mientras se mantiene la deseada capacidad de almacenamiento. Otra
solución al problema de la conectividad sería, desde luego,
proporcionar áreas de circuito para objetivos de activación y
control en el dispositivo de memoria en el apilamiento, evitando así
la necesidad de vías al sustrato, como mínimo, en un grado
considerable.
La realización del aparato para el almacenamiento
de datos según la invención, según se muestra en las figuras 12a y
12b, es, desde luego, puramente esquemática, mostrando solamente
cuatro dispositivos de memoria con 25 celdas de memoria en cada uno
y un total de 100 celdas de memoria, de las que en el presente caso
solamente 40 son celdas de memoria con direcciones múltiples de
conmutación. Sin embargo, en una realización normal, en la práctica,
una de cada dos celdas de memoria debería ser conmutable en
direcciones múltiples y el factor de llenado de tales celdas en cada
dispositivo de memoria debería, por consiguiente, aproximarse a 0,5.
Las ventajas obvias de las celdas de memoria que pueden ser
conmutadas en direcciones múltiples implica que las celdas
ordinarias de memoria intercaladas o en "sándwich" y
conmutables solamente en una dirección podrían ser menos atractivas
y podrían simplemente ser rechazadas del diseño dado que el factor
de llenado altamente adecuado de 0,5 puede todavía obtenerse. En
este caso, desde luego, el material del electrodo podría solamente
ser aplicado para formar electrodos dispuestos en los entrantes de
un medio de electrodo precedente y las aberturas en forma de canales
entre ellas, por ejemplo, podrían estar completamente llenas con
material de barrera.
En una realización práctica alcanzable fácilmente
dentro de la tecnología actual, un aparato para el almacenamiento de
datos conforme a las figuras 12a y 12b y, tal como se ha mostrado
con 4 dispositivos de memoria y 100 celdas de memoria podría estar
dotado con anchuras de línea de aproximadamente 0,5 \mum y un paso
de aproximadamente 1 \mum ya que el espesor (\delta) de la
barrera entre los electrodos es solamente una fracción pequeña de la
anchura del electrodo (w).
Un enfoque más real para una realización
funcional del aparato para el almacenamiento de datos según la
invención se muestra en la figura 13, aunque, desde luego,
esquematizado y generalizado, pero incorporando todas las partes
funcionales necesarias para su funcionamiento. El aparato para el
almacenamiento de datos de la figura 13 se dibuja con n dispositivos
de memoria de apilamiento (M_{1}-M_{n})
apilados uno encima de otro y cada uno de los dispositivos de
memoria comprende una capa (4) de material de memoria, tal como se
muestra. Para el direccionamiento de cada dispositivo de memoria (M)
están previstos dos medios de electrodo (E) con electrodos que no se
muestran que hacen contacto con la capa (4) del material de memoria
y forman líneas de palabra (WL) y líneas de bits (BL) para hacer
contacto con las celdas de memoria del dispositivo de memoria (M).
Las líneas de bits, desde luego, forman ahora las líneas de palabra
del dispositivo de memoria adjunto siguiente. En la figura 13 se
observará, por ejemplo, que, para un dispositivo de memoria
arbitrario (M_{k}), siendo (M_{k+1}) el dispositivo de memoria
siguiente, los medios de electrodo (E_{k+1}) que proporcionan las
líneas de bits (BL_{k}) del dispositivo de memoria (M_{k})
forman ahora las líneas de palabra (WL_{k+1}) del dispositivo de
memoria (M_{k+1}). Por consiguiente los medios de electrodo
(E_{k+2}) proporcionarán, desde luego, las líneas de bits
(BL_{k+1}) del dispositivo de memoria (M_{k+1}) y así
sucesivamente. El resultado es, desde luego, que el número de
medios de electrodo es n+1, es decir, uno más que el número n de los
dispositivo de memoria (M) en el aparato para el almacenamiento de
datos según la invención. Los dispositivos de memoria apilados (M)
están situados sobre un sustrato aislante (1) que, sin embargo,
puede ser considerado como parte del sustrato (10) que puede ser
realizado con tecnología de silicio y comprende circuitos para
activación, control y direccionamiento de los dispositivos de
memoria (M) en el apilamiento situado encima. Para esta finalidad,
el aparato para el almacenamiento de datos, según la invención,
comprende una parte de interconexión o interfaz (7) en el borde
lateral de los dispositivos de memoria en el que se usan vías o
conexiones (8) desde cada dispositivo de memoria (M) pasando hacia
abajo, hacia un sustrato de interfaz (9) para establecer la
comunicación necesaria entre la parte de circuitos (10) del sustrato
y los dispositivos de memoria (M). Además, el sustrato de interfaz
(9) puede estar dotado adicionalmente de conexiones a dispositivos
externos o periféricos, o dispositivos de cálculo, pero este
sustrato de interfaz puede también ser usado para integrar el
aparato para el almacenamiento de datos según la invención en
cualquier aparato de proceso de datos en el que se requieran
memorias adecuadas de capacidad elevada, es decir, almacenamiento de
datos de gran densidad.
Las anchuras y el paso de líneas indicados
anteriormente implican cuatro celdas de memoria para cada micra
cuadrada, o 4 millones de celdas en el caso de que cada dispositivo
de memoria tenga una extensión de 1 mm x 1 mm. El apilamiento de
cuatro podría entonces ser suficiente para 16 millones de celdas de
memoria o un chip de 1 mm^{2} y como el espesor podría ser, por
ejemplo, del orden de 1\mum, esto implicaría una densidad de
almacenamiento volumétrico de 16 Gbit/mm^{3}. Reduciendo la
anchura de línea a 0,2 \mum, lo cual es posible con las técnicas
fotolitográficas actuales, el dispositivo de memoria del aparato
para el almacenamiento de datos según la invención podría acomodar
25 celdas de memoria en 1 \mum^{2} y con un apilamiento de un
dimensionado de 4 memorias por 1 \mum^{3}, se puede conseguir
una densidad volumétrica de almacenamiento de 100 Gbit/mm^{3}. Un
dimensionado de este orden podría ser perfectamente alcanzable con
la tecnología actual, aunque debería tomarse un cuidado especial
para resolver problemas relativos a la conectividad o por la
aparición de posibles perturbaciones físicas, térmicas o eléctricas.
Experimentos realizados por el solicitante indican que tales
problemas, sin embargo, serán manejables y el dimensionado del
aparato para el almacenamiento de datos según la invención puede
ser realizado hasta los límites permitidos por la tecnología del
día presente para el conformado.
Claims (6)
1. Aparato para el almacenamiento volumétrico de
datos que comprende una serie de dispositivos de memoria apilados
(M) direccionables, por matriz, en el que cada dispositivo de
memoria (M_{k}, k\in 1,2....n) comprende primeros y segundos
medios de electrodo (E_{k}; E_{k+1}) en la forma de capas
respectivas con electrodos paralelos (\varepsilon_{k};
\varepsilon_{k+1}) formando respectivamente líneas de palabra
(WL_{k}) y líneas de bits (BL_{k}) del dispositivo de memoria
(M_{k}) para el direccionado por matriz direccionable de las
mismas, estando orientadas las líneas de palabra (WL)
ortogonalmente a las líneas de bits (BL) para el direccionado por
matriz de un dispositivo de memoria (M), en el que cada dispositivo
de memoria (M_{k}) comprende una capa (4_{k}) de material de
memoria dispuesta entre los primeros y segundos medios de electrodo
(E_{k}; E_{k+1}) y en contacto directo o indirecto con ellos,
en el que los segundos medios de electrodo (E_{k+1}) forman los
primeros medios de electrodo de un dispositivo siguiente de memoria
(M_{k+1}) en el apilamiento, de manera que el número de medios de
electrodo (E) resulta ser uno más que el número de dispositivos de
memoria (M) en el apilamiento, en el que el material de memoria es
un material dieléctrico polarizable capaz de mostrar histéresis,
preferentemente un material ferroeléctrico o electreto, y en el que
las celdas de memoria (6) están definidas en el material de memoria
(4_{k}) de un dispositivo de memoria (M_{k}) en o entre los
cruces de las líneas de palabra (WL) y las líneas de bits (BL) del
mismo,
caracterizado porque los electrodos
(\varepsilon) de cada uno de los medios de electrodo (E) están
dispuestos en una disposición densa y aislados entre sí por capas de
barrera intermedias (2a), siendo el espesor \delta de la capa de
barrera solamente una fracción de la anchura de electrodo (w), por
lo que el factor de llenado de área de los electrodos
(\varepsilon) en unos medios de electrodo (E) se aproxima a la
unidad, que la superficie superior de unos medios de electrodo
(E_{k}) enfrentado a los medios de electrodo siguientes
(E_{k+1}) está dotada de entrantes paralelos (3) orientados
ortogonalmente a los electrodos (\varepsilon_{k}) y separado
entre sí en una distancia comparable a la anchura de electrodo (w),
teniendo los entrantes paralelos (3) una forma en sección
transversal conforme a la forma de la sección transversal de los
electrodos (\varepsilon), que cada segundo electrodo de los
medios de electrodo adyacentes siguientes (E_{k+1}) está
dispuesto extendiéndose hacia abajo en los entrantes (3) formados en
los medios de electrodo adyacentes precedentes (E_{k}), que un
material de memoria está dispuesto en una capa (4) sobre cada uno de
los medios de electrodo (E) cubriendo la superficie del mismo, así
como, como mínimo, las paredes laterales y opcionalmente el fondo de
los entrantes (3) del mismo, y que los electrodos
(\varepsilon_{k+1}) que se extienden hacia dentro de los
entrantes (3), conjuntamente con los electrodos que cruzan
ortogonalmente (\varepsilon_{k}) los medios de electrodo
adyacentes precedentes (E_{k}) definen celdas de memoria (6) que
tienen, como mínimo, dos direcciones de conmutación en el material
de memoria dispuesto en los entrantes (3), por lo que el aparato
para el almacenamiento volumétrico de datos está dotado de una
densidad de almacenamiento muy elevada, un factor de llenado de
celda de memoria de cada capa de memoria (4) de cada dispositivo de
memoria (M) que se aproxima al valor del factor de llenado de área
para los electrodos (\varepsilon) de los medios de electrodo (E) y
con una de cada dos celdas de memoria (6) de una capa (4) de
material de memoria capaz de ser conmutado, como mínimo, en dos
direcciones.
2. Aparato para el almacenamiento volumétrico de
datos, según la reivindicación 1, caracterizado porque todas
las capas (E, 4) de un dispositivo de memoria (M) están provistas
como películas sustancialmente delgadas.
3. Aparato para el almacenamiento volumétrico de
datos, según la reivindicación 1, en el que el material de memoria
es un material ferroeléctrico o electreto, caracterizado
porque el material ferroeléctrico o electreto es un material
polímero o copolímero.
4. Aparato para el almacenamiento volumétrico de
datos, según la reivindicación 1, caracterizado porque cada
uno de los medios de electrodo (E) está constituido por un compuesto
de dos o más capas, consistiendo una primera capa en un metal y una
segunda capa en un polímero conductor, formando dicha segunda capa
de polímero conductor una capa de contacto que hace contacto
directamente con el material de memoria del dispositivo de memoria
(M).
5. Aparato para el almacenamiento volumétrico de
datos, según la reivindicación 1, caracterizado porque el
aparato comprende celdas de memoria (6) con direcciones de
conmutación múltiple y única en las mismas proporciones
aproximadamente, de modo que el factor de llenado de celda de
memoria viene a ser igual al factor de llenado de área de los
electrodos, en una capa sola de memoria.
6. Aparato para el almacenamiento volumétrico de
datos, según la reivindicación 1, caracterizado porque el
aparato comprende celdas de memoria (6) con direcciones de
conmutación múltiple solamente, de modo que el factor máximo de
llenado de celda de memoria pasa a ser una mitad del factor de
llenado de área de los electrodos, en una sola capa de memoria.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO20021466A NO316637B1 (no) | 2002-03-25 | 2002-03-25 | Volumetrisk datalagringsapparat |
| NO20021466 | 2002-03-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2247552T3 true ES2247552T3 (es) | 2006-03-01 |
Family
ID=19913461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES03745040T Expired - Lifetime ES2247552T3 (es) | 2002-03-25 | 2003-03-21 | Aparato para el almacenamiento volumetrico de datos que comprende una serie de dispositivo de memoria apilados direccionables en forma de matriz. |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US6952361B2 (es) |
| EP (1) | EP1488427B1 (es) |
| JP (1) | JP2005521255A (es) |
| KR (1) | KR20040111435A (es) |
| CN (1) | CN1643616A (es) |
| AT (1) | ATE301327T1 (es) |
| AU (1) | AU2003215967A1 (es) |
| CA (1) | CA2480307A1 (es) |
| DE (1) | DE60301208T2 (es) |
| DK (1) | DK1488427T3 (es) |
| ES (1) | ES2247552T3 (es) |
| NO (1) | NO316637B1 (es) |
| RU (1) | RU2275699C2 (es) |
| WO (1) | WO2003081602A1 (es) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6756620B2 (en) * | 2001-06-29 | 2004-06-29 | Intel Corporation | Low-voltage and interface damage-free polymer memory device |
| NO20052128L (no) * | 2005-04-29 | 2006-10-30 | Thin Film Electronics Asa | Minneinnretning og fremgangsmater for drift av denne |
| KR101547328B1 (ko) | 2009-09-25 | 2015-08-25 | 삼성전자주식회사 | 강유전체 메모리 소자 및 그 동작 방법 |
| RU2625023C2 (ru) * | 2015-11-12 | 2017-07-11 | Дмитриенко Владимир Григорьевич | Способ обмена данными с ячейками памяти или иных устройств и их адресации |
| CN109378313B (zh) * | 2018-09-23 | 2020-10-30 | 复旦大学 | 一种低功耗三维非易失性存储器及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO20005980L (no) * | 2000-11-27 | 2002-05-28 | Thin Film Electronics Ab | Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling |
| US6858862B2 (en) * | 2001-06-29 | 2005-02-22 | Intel Corporation | Discrete polymer memory array and method of making same |
| US6775173B2 (en) * | 2001-11-28 | 2004-08-10 | Hans Gude Gudesen | Matrix-addressable apparatus with one or more memory devices |
-
2002
- 2002-03-25 NO NO20021466A patent/NO316637B1/no unknown
-
2003
- 2003-03-21 RU RU2004126964/09A patent/RU2275699C2/ru not_active IP Right Cessation
- 2003-03-21 WO PCT/NO2003/000097 patent/WO2003081602A1/en active IP Right Grant
- 2003-03-21 DE DE60301208T patent/DE60301208T2/de not_active Expired - Fee Related
- 2003-03-21 JP JP2003579230A patent/JP2005521255A/ja not_active Abandoned
- 2003-03-21 AU AU2003215967A patent/AU2003215967A1/en not_active Abandoned
- 2003-03-21 AT AT03745040T patent/ATE301327T1/de not_active IP Right Cessation
- 2003-03-21 CN CNA038066157A patent/CN1643616A/zh active Pending
- 2003-03-21 KR KR10-2004-7015141A patent/KR20040111435A/ko active IP Right Grant
- 2003-03-21 EP EP03745040A patent/EP1488427B1/en not_active Expired - Lifetime
- 2003-03-21 ES ES03745040T patent/ES2247552T3/es not_active Expired - Lifetime
- 2003-03-21 CA CA002480307A patent/CA2480307A1/en not_active Abandoned
- 2003-03-21 DK DK03745040T patent/DK1488427T3/da active
- 2003-03-25 US US10/395,245 patent/US6952361B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003215967A1 (en) | 2003-10-08 |
| WO2003081602A1 (en) | 2003-10-02 |
| NO20021466D0 (no) | 2002-03-25 |
| DE60301208T2 (de) | 2006-04-13 |
| NO20021466L (no) | 2003-09-26 |
| US6952361B2 (en) | 2005-10-04 |
| DE60301208D1 (de) | 2005-09-08 |
| EP1488427A1 (en) | 2004-12-22 |
| RU2004126964A (ru) | 2005-06-10 |
| DK1488427T3 (da) | 2005-11-28 |
| JP2005521255A (ja) | 2005-07-14 |
| ATE301327T1 (de) | 2005-08-15 |
| US20040004887A1 (en) | 2004-01-08 |
| EP1488427B1 (en) | 2005-08-03 |
| KR20040111435A (ko) | 2004-12-31 |
| CN1643616A (zh) | 2005-07-20 |
| NO316637B1 (no) | 2004-03-15 |
| RU2275699C2 (ru) | 2006-04-27 |
| CA2480307A1 (en) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100407410C (zh) | 存储单元阵列 | |
| US8202737B2 (en) | Magnetic memory device and method for manufacturing the same | |
| US6774458B2 (en) | Vertical interconnection structure and methods | |
| JP2003060162A (ja) | Ｐｉｒｍメモリアレイ内のクロストークを低減するための装置および製造プロセス | |
| JP2005522054A (ja) | 相互接続構造および方法 | |
| US20060046344A1 (en) | Organic electronic circuit and method for making the same | |
| TW202201723A (zh) | 記憶體裝置 | |
| JP2004514298A (ja) | 不揮発性メモリセルを配置する集積メモリ、ならびに集積メモリの製造および操作方法 | |
| ES2247552T3 (es) | Aparato para el almacenamiento volumetrico de datos que comprende una serie de dispositivo de memoria apilados direccionables en forma de matriz. | |
| ES2242883T3 (es) | Electrodos, procedimiento y aparato para una estructura de memoria. | |
| JP2005509282A5 (es) | ||
| KR100623143B1 (ko) | 하나 이상의 메모리 장치를 구비한 매트릭스-어드레싱가능장치 | |
| US6775173B2 (en) | Matrix-addressable apparatus with one or more memory devices | |
| KR100603678B1 (ko) | 폴딩된 메모리 층 | |
| RU2287205C2 (ru) | Интегрированные транзисторно-запоминающие структуры и массив подобных структур с матричной адресацией | |
| JP2000058768A (ja) | 強誘電体メモリ装置 | |
| TW463323B (en) | Manufacturing method for self-aligned node contact |