KR20080009748A - 강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및강유전성 올리고머 메모리 물질을 갖는 메모리 - Google Patents

강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및강유전성 올리고머 메모리 물질을 갖는 메모리 Download PDF

Info

Publication number
KR20080009748A
KR20080009748A KR1020077028854A KR20077028854A KR20080009748A KR 20080009748 A KR20080009748 A KR 20080009748A KR 1020077028854 A KR1020077028854 A KR 1020077028854A KR 20077028854 A KR20077028854 A KR 20077028854A KR 20080009748 A KR20080009748 A KR 20080009748A
Authority
KR
South Korea
Prior art keywords
oligomer
vdf
thin film
ferroelectric
substrate
Prior art date
Application number
KR1020077028854A
Other languages
English (en)
Inventor
니클라스 요한슨
하이쉥 수
게이르 아이. 레이스타드
Original Assignee
띤 필름 일렉트로닉스 에이에스에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 띤 필름 일렉트로닉스 에이에스에이 filed Critical 띤 필름 일렉트로닉스 에이에스에이
Publication of KR20080009748A publication Critical patent/KR20080009748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F214/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen
    • C08F214/18—Monomers containing fluorine
    • C08F214/22—Vinylidene fluoride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2506/00—Halogenated polymers
    • B05D2506/10—Fluorinated polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties

Abstract

비닐리덴기 불화물 저중합체 또는 비닐리덴기 불화물 공저중합체의 강유전성 박막을 형성하기 위한 방법에서, 저중합체 물질은 진공 챔버에서 증발되고, 공정 파라미터 및 증착된 VDF저중합체 또는 공저중합체 박막의 물리적 특성에 의해 판단된 범위의 온도로 냉각되는 기판상에 박막으로서 증착된다. 강유전성 메모리 셀들 또는 강유전성 메모리 소자들을 제작하기 위한 본 발명의 방법의 애플리케이션에서, 강유전성 메모리 물질은 전극 구조물들 사이에 위치된 VDF 저중합체 또는 VDF공저중합체 박막의 형태로 제공된다. 이러한 방식으로 제작된 강유전성 메모리 셀 또는 강유전성 메모리 소자는 제1 및 제2 전극 구조물들 중 적어도 하나의 구조물상에 제공된 VDF 저중합체 또는 VDF 공저중합체의 박막의 형태로 메모리 물질을 가져, 박막이 전극 구조물들 중 하나의 구조물상에 또는 제1 및 제2 전극 구조물 사이에 제공된다.

Description

강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및 강유전성 올리고머 메모리 물질을 갖는 메모리{A METHOD FOR FORMING FERROELECTRIC THIN FILMS, THE USE OF THE METHOD AND A MEMORY WITH A FERROELECTRIC OLIGOMER MEMORY MATERIAL}
본 발명은 비닐리덴기 불화물(VDF) 저중합체(oligomer) 또는 비닐리덴기 불화물(VDF) 공저중합체(co-oligomer)의 강유전성 박막을 형성하기 위한 방법에 관한 것이며, 여기서 VDF 올리고머 또는 다른 올리고머를 갖는 VDF 공저중합체가 증착되어 증발에 의해 기판상에 박막을 형성하고, 증발은 기판을 포함하는 밀봉된 밀봉물 및 증발 소스에서 발생하고; 강유전성 메모리 셀들 또는 강유전성 메모리 소자들의 제작에서 본 발명의 방법이 사용되며; 마지막으로 VDF 올리고머 또는 VDF 공저중합체의 박막 형성에서 강유전성 메모리 물질을 포함하는 강유전성 메모리 셀 또는 강유전성 메모리 소자가 제1 및 제2 전극 구조물들 중 적어도 하나의 사이에 제공된다.
특정 환경 하에서의 다양한 중합체들이 강유전성 특성들을 보인다는 것은, 즉, 상기 중합체들이 2극성 특성을 갖는 일렉트릿으로서 간주될 수 있어, 대향 분극 방향들로 스위칭될 수 있다는 것이 공지되어 있다. 강유전성 메모리 셀이 이 때문에 특정한 분극 상태들 중 하나로 설정되고, 하나로부터 다른 하나로 스위칭될 수 있기 때문에, 강유전성 중합체들은 이진 데이터 기억 장치를 위해 그들의 분극 습성을 활용하는 강유전성 메모리들에서 메모리 물질들로서 제안되고 적용되어 왔다. 두 개 분극 상태들의 세트는 따라서 로직 0 또는 로젝 1 상태 중 하나를 나타내도록 사용될 수 있다. 강유전성 메모리 셀들에서 잔류하는 분극 세트는 거의 무기한으로 유지될 수 있으므로, 강유전성 메모리들은 장기간 데이터 저장 장치에 매우 잘 맞춰진다. 잘 알려진 강유전성 중합체의 예는 비닐리덴기 불화물에서 큰 전기 쌍극자 모멘트를 보이고 상이한 단위 셀 및 분자 배좌(molecular conformation)들을 갖는 다수의 결정화 위상들을 갖는 비닐리덴기 불화물(PVDF)이다. 이러한 것들은 위상 Ⅰ 또는 β 위상, 위상 Ⅱ 또는 α 위상, 및 위상 Ⅲ 또는 γ 위상으로 불리운다. 이러한 위상들 중 Ⅰ 또는 Ⅱ만이 강유전성 습성을 보인다. 위상 Ⅰ 또는 β 위상의 경우에, 분자 체인 또는 전체 결정의 c-축에 수직한 큰 전기 쌍극자들이 특정 방향으로 배열되는데, 이는 분자 체인들이 다른 결정 형태들과 상이한, 올-트랜스(all-trans) 확립을 갖는 지그재그 평면 구조물을 갖기 때문이다. 따라서, β 위상에서의 PVDF는 그것을 강유전성 메모리 물질로서 특히 적합하게 만드는 큰 자연적인 분극을 갖는다. PVDF가 갖는 문제점은 β 위상이 단지 기계적인 힘 또는 대안적으로 전기적 힘을 인가함으로써 획득될 수 있으나, 이러한 방법들은 강유전성 메모리들에서의 사용에 바람직할, PVDF의 매우 얇은 박막의 준비에 쉽게 적용가능하지 않다. 모든 실제적인 목적들에 대하여 PVDF는 최초에 주조 및 그 후에 상기 주조 막들을 여러 번 기계적으로 스트레칭시킴으로써 두꺼운 강유전성 막 들을 형성하기 위하여 사용될 수 있다. 그러나, 적어도 1990년 이래로 적절한 강유전성 박막들이, 일반적으로 P(VDF-TrFE)로 축약되는, 공중합체 비닐리덴기 불화물(VDF) 및 트리플루오로에틸렌(TrFE)을 합성함으로써 획득될 수 있다는 것이 밝혀졌다. 트리플루오로에틸렌은 강유전성 막이 스핀 코팅 또는 용해로부터의 주조에 의해 획득될 수 있는 방식으로 결정화 공정의 동적인 동역학(kinetic)들을 변화시킨다. 또한, P(VDF-TrFE) 공중합체는 강유전성 습성으로부터 상유전성 습성으로 변화시키는 온도인 그것의 퀴리 온도가 항상 약 150℃인 용융점보다 낮다는 장점을 갖는다. 그러나P(VDF-TrFE) 스핀-코팅된 P(VDF-TrFE) 박막들이 충분히 균등질이지 않을 것이기 때문에, 박막조차도 90 nm 미만의 라인 폭으로 제작되는 소자들에서 사용하기에 적합하지 않을 수 있다. 통상적으로, 필라멘트들은 주사형 전자 현미경으로 보여질 수 있는 바와 같이 형성되며, 약 40 내지 100 nm 이상으로 연장할 수 있다. 또한 강유전성 영역들은 90 nm의 라인폭보다 더 크다.
P(VDF-TrFE) 박막의 또 다른 단점은 강유전성 영역 또는 결정(grain) 경계선들의 배향이 증착 공정에서 제어될 수 없으며, 이것이 P(VDF-TrFE) 막들이 임프린팅(imprint)되는 강한 경향을 갖도록 하고, 장시간 동안 혼자 남겨지는, 즉, 분극 반전 또는 스위칭을 겪지 않는, 분극 상태 세트가 분극 상태 세트에 열중하게 되는 경향이 있어, 임프린팅된 메모리 셀을 판독 또는 재기록하는 것은 매우 어려울 것이다. 임프린팅 현상을 방지하기 위하여, 결정 경계선들이 임의의 임프린팅 필드가 스위칭 필드에 대하여 수직하도록 전극 표면에 대하여 수직하게 형성되어, 스위칭, 즉 메모리 셀의 판독(readout) 또는 재기록을 위한 동작에 영향을 미치지 않도 록 제안되었다. 그러나, 현재까지 임프린팅을 방지하기 위한 적절한 기술은 논-어드레싱된(non-addressed) 강유전성 메모리 셀들의 분극을 적절하게 높은 주파수로 앞 뒤로 스위칭함으로써 리프레쉬 동작을 수행하는 것과 별개로 개시되지 않았다. 그러나, 이것은 메모리 셀을 약화시키고 그것의 유용한 수명을 줄일 수 있다.
상기 개시된 바와 같이, 박막 형성을 위한 선호되는 P(VDF-TrFE) 공중합체의 처리 방법은 용매를 사용하여 스핀 코팅하는 것이다. 이것은 하나의 중합체 박막 층의 증착에서 사용되는 용매가 증착 공정에서 이전이 증착된 층들을 공격할 수 있을 것이므로, 본래 달성가능한 구조물의 복잡성을 제한한다. 용액으로부터의 스핀 코팅에 의해 멀티층들을 만들 때, 새로운 층을 형성하기 위하여 사용되는 용액은 이미 증착된 층을 습윤시킬(wet) 수 있음이 또한 보장되어야 한다. 이러한 습윤성 매칭의 문제는 용매의 선택을 제한한다. 스핀 코팅의 또 다른 단점, 즉 전체적인 또는 전체-표면 증착은, 증착 및 패터닝이 하나 또는 동일한 동작으로 발생할 수 없으며, 국부적 패터닝을 제공할 수 없다는 점이다. 다양한 종류의 전자 소자들에대하여, 그것이 실질적으로 인-플레인(in-plane) 패터닝을 제공하기 위하여 요구되므로 이것은 때때로 단점이 된다. 부가적인 문제점인 실리콘-기반 컴포넌트들을 갖는 집적 하이브리드 회로에서의 P(VDF-TrFE) 물질로, P(VDF-TrFE)의 낮은 용융점 또는 퀴리 온도는 공정에 이용되는 온도에 대한 특정한 제한을 제시한다. 마지막으로, 또한 공중합체 P(VDF-TrFE)가 순수한 폴리비닐리덴기 불화물보다 낮은 잔류 분극을 갖는다는 단점이 존재한다. 그 이유는, 트리플루오로에틸렌 단량체가 비닐리덴기 불화물 단량체보다 매우 낮은 쌍극자 모멘트를 갖고, 공중합체 P(VDF-TrFE) 박막이 항상 비결정질, 즉, 비결정형 영역을 포함하는 것이다. 몇 년 동안, VDF 저중합체가 강유전성 결정형 위사들로 형성될 수 있는 것으로 공지되었으며, 그것이 분극 스위칭을 보인다는 것이 또한 밝혀졌다. VDF 저중합체가 VDF 저중합체를 반들어야만 하는 높은 쌍극자 모멘트를 갖는 것에 더하여, 강유전성 메모리 물질에 대한 우수한 후보가 최근에 문헌에서 제안되었다. 이러한 사실을 인지하여, 본 발명은 강유전성 메모리 소자들에서 메모리 물질로서 강유전성 저중합체 사용에 대한 연구에 기초한다.
1991년에 이미, 폴리비닐리덴기 불화물 및 비닐리덴기 불화물 저중합체의 박막들이 Thin Solid Films, 202, pp. 205-211(1991년)에, Takeda 외에 의해, "Preparation and piezoelectricity of β form poly(vinylidene fluoride) thin film by vapour deposition"라는 제목으로 개시된 바와 같이 기상 증착에 의해 준비되었다. PVDF 및 저중합체 VDF의 박막들 모두는 -150℃ 미만의 온도로 냉각된 기판상의 증발에 의해 증착되었다. 증착된 박막 PVDF 중합체 및 VDF 저중합체는 기판에 평행한 분자 배향으로 β 위상을 나타내며, VDF 저중합체 박막의 피에조전기 상수가 PVDF의 피에조전기 상수보다 약 50배 크다는 것에 유념하라.
증발 공정 동안의 전기장의 적용은 Journal of Applied Physics, Vol. 86, No. 7, pp. 3688-3693(1991년)의, "Structures of Vinylidene fluoride oligomer thin films on alkali halide substrate"라는 제목의, Noda 외에 의한 논문의 주제였으며, 이는 진송에서 KCI(001) 기판들상으로 증발된 VDF 저중합체가 실온으로부터 90 ℃까지의 온도로 유지되고, 50 ℃ 미만의 온도에서 무극성 α 위상으로 형성 되나, 이러한 위상으로부터 극성 β 위상으로의 위상 변형이 50 에서 80 ℃으로 기판 온도를 상승시킴으로써 유도될 수 있다는 것을 개시한다. VDF 저중합체의 분자 체인이 충분한 열적 이동하에서 정전기 상호작용의 도움으로 K+ 또는 Cl-의 (110) 열을 따라 자신의 c-축을 정렬하는 것이 제안되었다.
Japanese Journal of Applied Physics, Vol. 39, pp. 3658-6363, part 1, No. 11(2000년 11월)의, "Structure and Ferroelectric Natures of Epitaxially Grown Vinylidene Fluoride Oligomer Thin Films"라는 제목의, Noda 외에 의한 논문에서, VDF 저중합체 박막들의 강유전성 특징들은 맨 처음으로 밝혀졌다. KBr 기판상의 에피택셜하게 성장된 VDF 저중합체 박막들의 37nm 두께의 박막들은 약 200MV/m의 강제적인 필드를 보이는 것이 발견되었으며, VDF 저중합체 박막의 분극 반전은 피에조응답 이미지들 및 자기 이력 곡선들 모두에 의해 확인된다. 추정된 약 200MV/m의 강제적 필드는 중합체 폴리비닐리덴기 불화물의 강제적 필드보다 매우 크다는 것을 유념해야 한다. 이러한 연구는 또한 VDF 저중합체의 박막이 분자 스켕딜의 강유전성 기능성을 소유할 수 있으며, 따라서 예를 들어, 고밀도 분자 메모리들 및 다른 나노스케일 소자들에서의 새로운 전자 물질들에 대한 후보들일 수 있다는 것을 명백하게 나타낸다.
Japanese Journal of Applied Physics, Vol.4(2001년), pp. 4316-4364, Part 1, No. 6B(2001년 6월), Noda 외에 의한, "Molecular Ferroelectricity of Vinylidene Fluoride Oligomer Investigated by Atomic Force Microscopy"라는 제 목의 논문에서, VDF 저중합체의 박막에서 형성된 국부적 강유전성 영역들의 나노미터-스케일 전기 특성이 더 연구되었다. 국부적 폴링 및 피에조전기 응답의 관찰은, 분극된 영역들이 원래 상태로 돌아갈 수 있도록 형성되고, 전도성 AFM 팁(tip)과 하부 전극 사이에 DC 또는 펄스 전압을 인가함으로써 나노미터 두께의 VDF 저중합체 박막에서 지워지는 것을 보인다. 65 nm의 국부적 강유전성 영역이 생성되고, 본 발명자는 VDF 저중합체가 고밀도 데이터 기억 소자들과 같은 강유전성 애플리케이션들을 위한 장래성 있는 후보일 수 있음을 시사한다. 또한, Polymer Preprints Japan, Vol. 51, No. 12, Noda 외에 의한, "Polarization Reversal in Vinylidene Fluoride Oligomer Evaporated Films"라는 제목의 2002년의 논문에서, 각각 15 MHz 및 800 MHz의 주파수에서 측정된 500nm 두께의 VDF 저중합체 막들의 자기 이력 곡선들을 발표하였다. 전기적 변위의 최대 분극은 ± 150 mC/m2 사이의 범위에 놓이는 것으로 밝혀졌고, 전자의 경우 약 120V, 후자의 경우 150V 이상으로부터 변화되고, 이것은 더 많은 사각형 자기 이력 곡선을 보여준다. 또한, Material Research Society Symp. Proceedings, Vol. 748(2003)에서, Noda 외에 의한, "Investigation of Ferroelectric Properties of Vinylidene Fluoride Oligomer Evaporated Films"는, 액체 질소 온도 주변 온도에서 다양한 기판들상으로 증발된 비닐리덴기 불화물 저중합체 막들의 연구를 개시하였다. VDF 저중합체 막들은 주로 강유전성 위상으로 형성되는, 즉, 형태 Ⅰ 또는 β 위상으로 결정화하고, 분자 체인들이 기판 물질 및 VDF 저중합체 막의 두께와 관계없이 기판 표면에 평행하게 배향되는 것으로 나 타났다. 강유전성 특성들 및 작용은 실험적으로 증명되었으며, 500 nm 두께의 막에 대한 분극은 대략 60V의 고압적 전압을 갖는 약 250mC/m2인 것으로 밝혀졌다. 고압적 전압에서 전류 응답은 약 75 nA였다. 다시 말해, 이러한 논문은 100MV/m보다 다소 높은 고압적 필드 강도 및 약 250mC/m2의 잔류 분극을 갖는 강유전성 박막에 대한 이른 연구 결과를 확인하였다.
Annals of the New York Academy of Sciences 960 pp.1-15(2002)의, Matsushige & Yamada에 의한 "Ferroelectric Molecular Films with Nanoscopic High-Density Memories"는, 초박형 강유전성 분자 막들에서의 나노미터 스케일 분극의 형성 및 시각화가 비닐리덴기 불화물(VDF) 저중합체와 마찬가지로, PVDF 및 PVDF 공중합체 모두에 대하여 개시된다. 증발은 VDF 저중합체의 박막을 형성하기 위하여 사용되고, 분극 스위칭 작용은 이러한 막들을 위하여 요구된다. Matsushige & Yamada는 이러한 극성 형태의 VDF 저중합체가 분자 스케일의 강유전성을 실현하기 위한 잠재성을 갖고, 이에 따라, 고 밀도 분자 메모리에서 메모리 물질을 위한 후보로서 고려될 수 있다고 결론지었다. VDF 저중합체의 결과값들은 특정하게 양이 정해지지만, 상기 논문에서 제시되지는 않는다.
Journal of Applied Physics, Vol.93, No.5, pp.2866-2870(2003)의, Noda 외에 의한, "Remanent polarization of evaporated films of vinylidene fluoride oligomers"는, 130±3 mC/m2의 잔류 분극화 및 직사각형 D-E 자기 이력 곡선들이 액체 질소 온도 주변의 프래티넘 표면상으로 증발된 합성 비닐리덴기 불화화물 저중 합체 [(CH2CF2)17] 막에 실현되는 것을 개시한다. 이러한 결과는 비닐리덴기 저중합체 박막이 극단적으로 높은 결정도를 갖고, 전기 쌍극자들이 막 표면에 거의 수직하게 배열되는 것을 제안한다. 강유전성 중합체의 고압적 필드보다 큰 고압적 필드는 VDF 저중합체 체인들에서 요오드 원자들로부터 발생하는 원자의 공간적 배치에 관한 장애물에 기여된다.
상기 언급한 종래 기술의 간행물들은 VDF 저중합체가 강유전성 메모리 물질들을 위한 장래성 있는 후보일 수 있다는 것을 명확히 나타낸다. 그러나, 밝혀진 바와 같이, 간행된 연구 결과들이 나노스케일 강유전성 영역들의 형성 및 잔류 필드들에 관한 강유전성 특성들을 나타내고, 현재 출력들이 VDF 저중합체를 본질적으로 강유전성 메모리들을 위한 장래성 있는 후보 물질로 만들 수 있음에도 불구하고, 종래 기술은 상업적으로 실행 가능한 강유전성 메모리들의 실행을 허용할 강유전성 메모리 물질의 성공적인 제작을 위한 명백한 지시를 제공하지 못한다. 그러나, 이것은 궁극적으로 적절한 처리 방법이 개발될 수 있는지에 따라 정해질 것이다.
어느 정도까지는 본 발명의 종래 기술로서 간주될 수 있는 위에 인용한 연구 간행물들은 강유전성 메모리들에서 강유전성 메모리 물질로서의 사용을 위해 저중합체 박막을 만들 수 있는 가능성을 알려주고, 또한 분극 스위칭 및 높은 잔류 분극을 포함하는 VDF 저중합체의 강유전성 특성을 입증하였으며, 이러한 발견들은 주로 상당히 두꺼운 막들, 즉, 500nm 정도의 두께를 갖는 막들에 기초하였다. 더 얇 은 막들에 대하여 이용가능한 데이터가 거의 존재하지 않으며, 관련 연구 문헌들은, 고밀도 강유전성 메모리들에서 VDF 저중합체 막의 사용을 위한 명백한 권고를 제공함에도 불구하고, 원하는 강유전성 특성을 갖는 고품질 초박 VDF 저중합체 막들이 상기 막들을 고밀도 강유전성 메모리들에서 메모리 물질로서 애플리케이션들에 적합하게 하는 방식으로, 또는 100nm 미만 범위의 라인 폭을 갖도록 만들어질 수 있는 방법을 명확히 알려주지 않는다. 관련 연구 문헌은 막들의 품질을 저해할 조건 및 환경을 피함과 동시에, 고품질 초박 VDF 저중합체 막의 형성을 보장하는 역할을 할 수 있는 파라미터들 및 공정 단계들의 문제를 처리하지 않으며, 그것들을 메모리 물질로서 사용하기에 부적합하게 한다. 상기 언급한 바와 같이, 공중합체 P(VDF-TrFE)는 메모리 물질로서 특히 적합한 것으로 증명된다. 유추에 의하여, 동일한 것이 강유전성 공저중합체에 대하여 기대될 수 있으나, 문헌에서 이러한 것에 대한 데이가 존재하지 않으며, 적용을 위한 힌트 또한 존재하지 않는다.
따라서 본 발명의 제1 목적은 초박 VDF 저중합체 또는 VDF 공저중합체 강유전성 막들을 고밀도 강유전성 메모리들에서 메모리 물질로서 최대 범위까지의 이용을 허용하도록 만들기 위한 방법을 제공하는 것이다. 이 점에 대하여, 강유전성 VDF 저중합체 또는 VDF 공저중합체가 0.1㎛ 미만의 라인 폭 및 상대적으로 작은 피치들을 갖는 매트릭스-어드레서블(matrix-addressable) 강유전성 메모리들의 실현을 가능하게 하는 것이 특히 바람직하다.
본 발명의 제2 목적은 증착 공정에서 외부적 및 환경적 요인들이 그러한 요인들로 인하여 증착된 막들의 품질 저하를 방지하도록 제어되는 방법을 제공하는 것이다.
본 발명의 제3 목적은 강유전성 메모리 셀들 또는 강유전성 메모리 소자들의 제작에서 본 발명의 방법에 따른 방법의 사용을 제공하는 것이다.
마지막으로, 본 발명의 제4 목적은 최소 위상적 제한을 갖는 강유전성 메모리 셀 또는 강유전성 메모리 소자를 제공하는 것이며, 여기서 메모리 물질은 본 발명의 방법에 의해 제공되는 강유전성 저중합체 또는 공저중합체이다.
추가적인 특징들 및 장점들 뿐 아니라, 상기 목적들은 1 mbar 미만의 압력으로 밀봉된 밀폐물을 배기시키는 단계, 공저중합체 또는 저중합체의 큰 부분을 결정화 위상 및 기판에 평행한 배향으로 결정화하는 범위의 온도로, 그러나, 밀봉물에서의 포화 수증기 압력이 냉각이 시작되기 전의 수증기의 부분적 압력과 동일해지는 온도 이상으로 기판을 냉각시키는 단계, 미리 정해진 두께로 박막을 형성하기 위하여 기판상으로 저중합체 또는 공저중합체를 증발시키는 단계 및 증착된 저중합체 또는 공저중합체 박막이 미리 정해진 두께에 도달한 후 실온으로 기판 온도를 증가시키는 단계에 의하여 특징화되는 방법; 또한, 제1 및 제2 전극 구조물 중 하나 이상의 구조물 사이에 위치되는 VDF 공저중합체 또는 VDF 저중합체의 박막 형태로 강유전성 물질이 제공되는 본 발명의 방법의 사용; 그리고 마지막으로, VDF 저중합체 또는 VDF 공저중합체의 박막이 상기 전극 구조물들 중 적어도 하나의 구조물상에 또는 본 발명에 따른 방법에 의하여 제1 및 제2 전극 구조물 중 적어도 하나의 제1 및 제2 전극 구조물들 사이에 제공되는 것을 특징으로 하는 강유전성 메모리 셀 또는 강유전성 메모리 소자를 갖는 본 발명에 따라 달성된다.
본 발명의 추가의 특징들 및 장점들은 첨부된 종속 항들로부터 명백해질 것이다.
본 발명은 본 발명의 일반적인 배경 지식의 간략한 설명 및 본 발명에 따른 방법에 관한 예시적인 실시예들과 관련하여 보다 상세히 설명될 것이며, 본 발명에 따른 방법으로 이루어지는 강유전성 메모리 셀들 또는 강유전성 메모리 소자들의 예들과 함께 강유전성 메모리 셀들 또는 소자들의 제작에서의 사용이 다음의 첨부 도면들과 함께 취해진다.
도 1a는 VDF 단량체의 구조물을 도시한다.
도 1b는 5-유니트(five-unit) VDF 저중합체의 구조물을 도시한다.
도 2는 상이한 증착 온도에서 본 발명에 따른 방법으로 증착된 VDF 저중ㅎ바체 막의 FTIR 스펙트럼들을 도시한다.
도 3은 그것의 IF 스펙트럼 밴드들을 참조하여, 기판 온도에 따라 비극성 α 위상 및 극성 β 위상의 스펙트럼 비율을 도시한다.
도 4는 온도에 따른 수증기압을 도시한다.
도 5는 본 발명에서 사용되는 증발기 장치를 통한 단면을 도시한다.
도 6은 본 발명에 따른 방법에서 사용되는 어닐링 단계 전후에 -90℃에서 증착된 VDF저중합체 막의 FTIR 스펙트럼을 도시한다.
도 7은 본 발명에 따른 방법으로 증착되고 Au 전극을 갖는 600Å의 두꺼운 VDF 저중합체 막의 자기 이력 곡선을 도시한다.
도 8은 본 발명에 따른 방법으로 증착되는 강유전성 VDF 저중합체의 소위 PUND 측정을 도시한다.
도 9는 금 전극을 갖는 메모리 셀에서의, 본 발명에 따른 방법으로 애즈 증착된(as deposited) VDF 저중합체 막의 피로(fatigue) 곡선을 도시한다.
도 10a는 비최적 상태하에서 증착된 VDF 저중합체 막에서 버블 형태의 결함을 도시한다.
도 10b는 비최적 상태하에서 증착된 VDF 저중합체 막에서 크랙(crack) 형성을 도시한다.
도 10c는 본 발명에 따른 방법으로 증착된 VDF 저중합체 막을 도시한다.
도 11a는 TrFE 단량체의 구조물을 도시한다.
도 11b는 2-유니트 VDF-TrFE 공저중합체의 구조물을 도시한다.
도 12는 본 발명에 따른 방법으로 증착된 저중합체 또는 공저중합체의 컨포멀한(conformal) 층을 갖는 3차원 전극 구조물을 통한 단면을 도시한다.
도 13a는 본 발명에 따른 방법으로 애즈 증착된 VDF 저중합체의 구조물 및 배향을 도시한다.
도 13b는 본 발명에 따른 방법으로 애즈 증착된 VDF-TrFE 공저중합체의 구조물 및 배향을 도시한다.
도 14는 본 발명에 따른 방법으로 증착된 층들에서 VDF 저중합체 결정들의 배향 및 배열을 도시한다.
도 15a는 패시브(passive) 매트릭스-어드레서블 강유전성 메모리의 평면도를 도시한다.
도 15b는 라인 A-A를 따라 취해진 도 15a의 메모리 소자를 통한 단면을 도시한다.
도 15c는 도 15a의 도면과 유사하자, 상이한 메모리 물질 및 전극 배열을 갖는 패시브 매트릭스-어드레서블 메모리를 통한 단면을 도시한다.
도 15d는 패시브 매트릭스-어드레서블 강유전성 메모리의 2개 컴포넌트 부품들의 결합을 단면으로 개략적으로 도시한다.
도 16a는 기둥형(pillar-like) 전극들 및 전극들 사이에 측면으로 배열된 메모리 셀을 갖는 매트릭스-어드레서블 강유전성 메모리의 평면도를 도시한다.
도 16b는 도 16a의 메모리 소자를 통한 단면을 도시한다.
도 17a는 지시된 쌍극자들을 갖는 본 발명에 따른 방법으로 증착된 VDF 저중합체 또는 공저중합체의 성장 층을 갖는 기둥형 전극들의 세트를 통한 단면도를 도시한다.
도 17b는 지시된 전기 쌍극자들을 갖는, 증착이 완료된 후의 도 17a와 동일한 전극 세트를 통한 단면을 도시한다.
도 17c는 기둥형 전극들을 갖는, 도 16a의 메모리 소자의 제작 단계를 도시한다.
도 17d는 도 16a의 메모리 소자의 제작에서의 후속 단계를 도시한다.
도 17e는 전자들 사이에서 메모리 물질에서 형성된 바와 같은 측면 메모리 셀들을 갖는, 16a의 메모리 소자에서 기둥형 전극들의 배열의 평면도를 도시한다.
본 발명의 이해를 용이하게 하기 위하여, 본 발명의 임의의 특정 실시예들을 개시하기 전에, 본 발명의 일반적 배경 지식에 대한 논의가 주어질 것이다.
명세서의 도입부에서 언급된 바와 같이, 1991년에 증착 온도 및 증착 속도를 제어함으로써 α 위상, 즉, 상유전성 위상에서의 결정화에 직접적으로 결정화된 박막을 형성하는데 사용될 수 있다는 것이 발견되었다. 이것은 특히 일본에서, 꽤 최근까지, 즉, 2001년까지, VDF 저중합체 박막의 특성과 마찬가지로, Noda 외는 VDF 저중합체가 강유전성 메모리들에서의 그것의 적용을 위한 필수적인 요구조건인 분극 반전과 마찬가지로 쌍극자 분극 작용 및 자기 이력 현상을 보이는 것을 발견한 것에 기초한 강도 높은 연구가 초래되었다. 그러나, 원자력 마이크로스코피(microscopy)가 서브미크론 범위에서 초박 VDF 저중합체 막을 국부적으로 검사하고, 또한 분극 반전에 영향을 미치기 위하여 사용될 수 있음에도 불구하고, 지금까지 특히 VDF 저중합체의 초박 저중합체 막의 강유전성 특성에 대한 특정 결과가 없었다. 꽤 두꺼운, 즉, 약 500nm의 두께를 갖는 VDF 저중합체 막들에 대한 발행된 연구 결과들은 약 13mC/cm2의 큰 잔류 분극 및 약 120MV/m의 고압 필드를 갖는 윤곽이 뚜렷한 자기 이력 곡선을 보이도록 개시된다. 원자력 마이크로스코피를 사용함으로써, 국부적으로 초박 VDF 저중합체 막들을 검사하고, 분극 반전에 영향을 미치는 것과 마찬가지로 내부의 강유전성 영역을 검출하는 것이 가능하다. 초박막에 있어서, 측정된 자기 이력 곡선 형태의, 소위 PUND 측정값 형태의 전기 데이터는 존재하지 않으며, 2개의 포지티브 펄스들 및 2개 네거티브 펄스들에 뒤따르는 네거티브 프리셋(preset) 펄스를 포함하는 강유전성 물질들을 검사하기 위하여 사용되는 표준 펄스 시퀀스가 발행되었다. 그러한 강유전성 저중합체의 초박막에 대한 데이터의 부족은 아마도 요구되는 품질의, 예를 들어, 강유전성 작용에 부정적인 영향을 미칠 수 있는 결함이 존재하지 않는 그러한 막들을 만들 수 없는 능력과 관련된다. 그러나, 초박 VDF 저중합체 또는 공저중합체 강유전성 막들을 제작하기 위한 적절한 방법에서 도달하기 위하여 본 발명에 의해 수행되는 연구는 일반적으로 본 발명에 따른 방법이 본 명세서의 말미에서 더 이야기될 본 발명의 상기 개시한 목적들을 실현할 수 있다는 것을 나타내는 피로 곡선 및 자기 이력 곡선에 관하여 측정 결과값들 및 고품질 막들을 산출하였다.
강유전성 박막 메모리들에서 메모리 물질로서 초박 VDF 저중합 막들을 적용할 수 있도록 하기 위하여, 품질에 관한 요구조건들은 PVDF 또는 V(VDF-TrFE) 메모리 막들에 대해 또한 설정되는 요구조건들과 상당히 유사하다. 특히, 막에서의 크릭 및 핀홀(pinhole)들, 이미 증착된 메모리 물질상에 상부 금속 전극이 증착될 때 회로의 단락을 초래할 수 있는 결함들을 피하는 것이 필수적이다. 종래 기술로서 상기 언급된 간행된 연구에서는 이러한 문제가 처리되는 것으로 나타나지 않는다. 따라서, 본 출원의 과제는 공업적 제작을 위한 본 발명에 따른 방법의 실행을 목표로 하며, 이것은 증착된 저중합체 박막의 품질이 넓은 영역에 걸쳐 유지될 수 있고, 적어도 4인치 웨이퍼를 커버할 수 있어야함을 의미한다. 또한, 이러한 관계에 있어서, 공업적 적용을 위한 공정 경제성의 요구조건을 충족시키기 위하여, 증착 시간이 너무 길어서는 안 된다. 상기 언급한 연구 간행물들에서, 특히 Noda 외에 의한 논문들, Japanese Journal of Applied Physics, Vol. 39, pp. 3658-6363, part 1, No. 11(2000년 11월)의, "Structure and Ferroelectric Natures of Epitaxially Grown Vinylidene Fluoride Oligomer Thin Films"; Japanese Journal of Applied Physics, Vol.4(2001년), pp. 4316-4364, Part 1, No. 6B(2001년 6월), "Molecular Ferroelectricity of Vinylidene Fluoride Oligomer Investigated by Atomic Force Microscopy"; Polymer Preprints Japan, Vol. 51(2002), No. 12, "Polarization Reversal in Vinylidene Fluoride Oligomer Evaporated Films"; Material Research Society Symp. Proceedings, Vol. 748(2003)의 "Investigation of Ferroelectric Properties of Vinylidene Fluoride Oligomer Evaporated Films"; Annals of the New York Academy of Sciences 960 pp.1-15(2002)의, Matsushige & Yamada에 의한 "Ferroelectric Molecular Films with Nanoscopic High-Density Memories"; 및 마지막으로 Journal of Applied Physics, Vol.93, No.5, pp.2866-2870(2003)의, Noda 외에 의한, "Remanent polarization of evaporated films of vinylidene fluoride oligomers"에서, 2003년 11월에 분극 결과를 개시하거나 나타내는, 각각의 기판 또는 웨이퍼의 처리 시간과 관련하여 두드러지는 두 개의 파라미터들이 존재한다. 제1 파라미터는 2-4 Å/min의 범위에 놓이는 증착 속도이며, 이것은 심지어 500 Å 두께의 VDF 저중합체 막에 대하여 본 발명의 목적을 충족시킬 목적에 따라, 증착 시간은 약 125-250 분일 것이다. 각각의 저중합체-코팅된 웨이퍼에 대한 턴-어라운드(turn-around) 시간을 증가시키는 제2 파라미터는 증착시의 매우 낮은 기판 온도로부터 실온까지 웨이퍼를 가열하기 위하여 요구되는 시간이다. 모든 종래 기술은 VDF 저중합체 막의 증착 이후에 웨이퍼가 진공에서 주변 온도로 매우 느리게 가열되어야만 한다는 것을 나타낸다. 그러나, 이것은 실제 시간 소비에 관하여 암시하는 것을 나타내지 않으나, 본 발명은 전체 사이클 시간에 관하여 3°K/min의 가열 속도가 최소값인 것으로 고려되어야 하나, 그것이 바람직하게는 더 클 수 있음이 발견되었다.
본 발명은 특히 비닐리덴기 불화물 저중합체(VDF 저중합체) 또는 비닐리덴기 불화물 공저중합체(VDF 공저중합체) 중 하나를 사용하여 강유전성 박막 메모리들에서 메모리 물질로서 강유전성 박막을 형성하기 위한 방법에 관한 것이다. 비닐리덴기 단량체는 일반적으로 공식-H2CCX2를 갖는 유니트가며, X는 일반적으로 염화물, 불화물 또는 시안화물기, 비닐리덴기 수지로 불리는 결합물이다. 비닐리덴기 자신은 에틸렌으로부터의 한 원자를 제거함으로써 도출되는 비닐기 그룹 CH2=CH에 기초한다. 다시 말해, 비닐리덴기 불화물은 간단히 두 개 불화물 원자들을 갖는 비닐리덴기 수지이다. VDF 저중합체는 함께 결합된 제한된 개수의 그러한 유니트들에 의해 형성되고, 상기 언급된 바와 같이 강유전성인 것으로, 즉, 특정 조건 하에서 형성될 때 극성 결정 위상을 갖는 것으로 밝혀진다.
도 1a는 VDF 단량체의 구조물을 도시한다. 2개 수소 원자들이 제2 탄소 원자에 이중 결합을 형성하는 제1 탄소 원자에 결합된다. 2개 불화물 분자들은 제2 탄소에 결합된다. 도 1b는 VDF 공저중합체의 구조물을 도시하고, 이는 본 명세서 에서는 5개 VDF 단량체들의 체인으로서 보여지나, 특정 엔드 그룹들을 보이지는 않는다. VDF 분자의 탄소 원자들은 이웃 탄소 원자들에 결합되고, 선택된 엔드 그룹들(미도시)에 부착되는 저중합체 체인의 백본(backbone)을 형성한다.
도 2는 상이한 기판 온도에서, 즉 각각 -80℃ 및 90℃의 기판 온도에서 증착된 VDF 저중합체 박막의 퓨리에 변환 적외선(FTIR: Fourier transform infrared) 분광 사진을 도시한다. 비극성 결정 위상 Ⅱ(α 위상)이 -80℃에서 위압하는(dominate) 동안, 극성 결정 위상 Ⅰ(β 위상)은 -90℃의 증착 온도에서 위압하는 것이 보여질 것이며, 이는 -80℃와 -90℃ 사이 간격의 온도에서 증착된 박막이 극성 β 위상의 분류(fraction)의 증가를 보일 것임을 나타낸다. 분광 측정에 기초하여, 비극성 결정 위상 Ⅱ(α 위상) 및 극성 결정 위상 Ⅰ(β 위상) 각각의 분류는 온도에 따라 계산될 수 있다. 이것은 분광 사진을 사용함으로써 수행될 수 있다. 도 3에서, 박막에서 비극성 α 위상의 분류를 달성하기 위한 880cm-1 밴드에 대한 1210cm-1 밴드의 비율에 반하여, 880cm-1 밴드에 대한 1273cm-1 밴드의 비율은 거기 극성 β 위상의 분류를 달성하기 위하여 사용되었다. 이러한 비율들이 도 3에 도시된다. 본 명세서에서, 비극성 α 위상이 증가된 온도에서 위압하는 반면, 극성 β 위상은 실질적으로 실온에서 나타나며, β 위상의 분류가 온도 하강에 따라 증가를 계속하는 것이 나타날 수 있다. -80℃에서 β 위상은 VDF 저중합체 막의 큰 분류를 형성하고, 강유전성 박막을 획득하기 위하여 VDF 저중합체 증착을 위한 최소 기판 온도로 고려될 수 있는 약 150 ℃에서 피크에 도달한다. 880cm-1에서 IR 밴드는 항상 모든 샘플들에서 미리 전송되고, 그것의 강도는 샘플들의 준비 상태에 의해 크게 변화되지 않는다는 것을 유념해야 한다. 따라서, 그것은 저중합체 및 공저중합체 박막에서 α 및 β 위상들의 분류의 평가를 위한 내부 기준으로서 적합하다.
본 발명자들에 의해 수행되는 평가에 기초하여, VDF 공저중합체, 즉 트리플루오로에틸렌을 갖는 VDF(VDF-TrFE)의 증착이 유사한 라인들을 따라 일어나는 것이 발견되었다. 그러나, 공저중합체 VDF-TrFE로, 극성 β 위상이 더 높은 온도에서 VDF-TrFE 공저중합체 박막의 큰 분류로서 나타나는 것은 -40℃ 내지 -50℃ 주변 온도에서 VDF 저중합체의 경우이다.
이제 본 발명에 따른 방법의 예시적 실시예들은 상세히 설명될 것이며, 저중합체 또는 공저중합체를 형성하는 적절한 증착 온도를 선택하는 중요성과 관련하여 스트레스를 받아야 한다. 증착은 상부 및 하부 제한을 갖는 온도 간격에서 발생해야만 한다. 상부 제한은 원하는 결정 위상(즉, 강유전성) 및 그것의 배향으로부터 뒤따른다.
가능한 한 높은 극성 결정 위상을 획득하는 것이 중요할 뿐만 아니라, VDF 저중합체가 -80℃ 미만의 온도에서 증착되고, 극성 결정 위상 Ⅱ 또는 β 위상이 기판에 평행하게 배향된 저중합체의 결정 축으로 획득되는 것이 발견된다. 이것은 순수한 VDF 저중합체에 적용된다. 온도가 -80℃ 이상으로 증가한다면, 비극성 α 위상은 위압하기 시작한다. 더 높은 온도에서 저중합체는 무작위로 배향되는 그것의 결정 축으로 증착될 것이다. 더 낮은 온도 한계는 증착을 위한 기판 홀더를 냉 각시키기 이전에 진공 시스템의 특성에 의존할 것이다. 더 낮은 온도 제한은 따라서 기판 홀더의 냉각 이후에 포화 수증기압이 시스템의 부분적 수증기압과 동일한 온도에 의해 주어질 것이다. 이것은 기판이 극성 결정 형태 Ⅰ를 획득하기 위하여 -80℃ 미만의 온도로 냉각될 필요가 있다는 사실과 관련된다. 냉각 처리 동안에, 진공 챔버의 일부 잔여 수증기는 기판, 즉, 웨이퍼의 표면상에 응축할 것이다. 예를 들어, 10-6 mb의 부분적 수증기압 및 1의 부착 계수(sticking coefficient)로, 물 분자들의 단일층이 매 3초마다 형성된다. 도 4는 온도에 따른 수증기압을 도시한다. 대략 -122℃에서 수증기압은 10-6 mb이고, -140℃에서 수증기압은 10-9 mb로 강하하는 것을 볼 수 있을 것이다. 대부분의 보통의 고진공 시스템들은 10-6 mb 내지 10-6 mb 범위의 기본 압력을 갖고, 진공 시스템의 잔여 가스의 65-95%는 수증기이므로 동일한 수준의 부분적 수증기압을 갖는다 - 더 무거운 분자들은 시스템에 배기될 때 더 가벼운 분자들에 대하여 우선적으로 제거된다. 다시 말해, 약 -144℃의 온도가 고진공 시스템에서 증착 온도로서 사용된다면, 상당한 양의 물이 표면상에 응축될 것이나, -140℃ 미만의 증착 온도는 10-11 mb만큼 낮은 압력을 갖는 초고진공 시스템에서 수용될 수 있다. 또한, 심지어 낮은 온도 제한 바로 위의 온도에서 물은 표면상에 응축할 것이고, 따라서 가능한 한 높은 온도가 선택되어야 한다. 이것은 증착 이후에 어떤 것이 발생하고, 기판의 물이 그것이 진공 챔버로부터 제거된 이후 주변 온도까지 가열되는 때와 관련된다. 이러한 공정 동안 응축된 물은 물로부터 내뿜어질 것이다. 물이 더 빨리 가열될수록 물은 더 빨리 내뿜어질 것이다. 물이 내뿜어지는 것은 물에서 버블 또는 크랙 중 하나를 형성되도록 할 수 있다. 웨이퍼 기판상의 응축된 물의 효과를 완화시키기 위한 하나의 방법은 저중합체 박막의 증착 이후에 느리게 웨이퍼를 가열하는 것이며, 이에 의하여 시스템에 더욱 연장된 침전(settling) 시간을 허용한다.
저중합체 또는 공저중합체 박막은 증발에 의해 증착되고, 이 때문에 그 자체로 종래 기술 분야에서 공지되고 도 5에 도시된 바와 같은 증발 시스템이 사용될 수 있다. 도 5는 간단히 증발기로 불리는 증발 도가니(2) 및 기판(8)을 지지하는 기판 홀더(3)를 포함하는 진공 증착 챔버 또는 밀봉물을 통한 개략적인 단면도를 제공하며, 본 명세서에서 도가니 냉각-이송 파이프들(7)의 표면에 실질적으로 평행하게 배향되는 그것의 노출 표면상에 제공되는 스트립형 전극 금속화들이 기판 홀더(3)와 접속된다. 증발기(2)는 개방형이거나 천공 리드(perforated lid)가 제공될 수 있다. 밀봉물(1)은 챔버를 배기시키기 위한 진공 펌프(4)에 접속되고, 또한 챔버는 증착 시간을 제어하도록 동착가능한 셔터(5)를 포함하는데, 즉, 증착된 저중합체 또는 공저중합체 박막의 두께를 모니터링하기 위한 수단(6)뿐만 아니라, 원하는 두께의 저중합체 또는 공저중합체 층에 도달될 때, 그것은 닫힌다. 증착된 박막의 증착 속도, 성장 및 두께는 도 5에 도시된 바와 같은 밀봉물(1)에 제공되는 두께 모니터링을 위한 수단에 의해 제어될 수 있다. 강유전성 메모리 소자를 형성하기 위하여, 저중합체 또는 공저중합체 막들은 기판(8)의 표면상에 제공되는 전극 구조물들을 커버하면서 증착된다. 이러한 전극들은 일반적으로 강유전성 메모리 소자에서 제1 전극 세트를 형성하기 위하여 스트립형 금속화와 평행하도록 증착된다.
저중합체 또는 공저중합체 박막의 형성에서 메모리 물질이 전극상이 증착된 후, 그리고 최종 공정 이후, 제1 전극 세트를 갖는 기판 및 증착된 강유전성 박막은 제1 세트에서의 전극과 유사한 평행한 스트립형 전극의 제2 세트를 갖는 절연 후평면을 포함하는 제2 컴포넌트 부분에 결합될 수 있으나, 이제 메모리 박막층상에 제공되고 위치되어 제1 전극 세트의 전극들에 수직하게 배향된 제2 세트의 전극들을 가지며, 이에 의하여 두 개 분극 상태들 중 하나로서 이진 디지트를 저장할 수 있는 메모리 셀이 어느 하나의 세트의 두 개의 교차 전극들 사이에 메모리 물질에 형성되고 생성된다. 본 발명의 방법에 따른 강유전성 박막으로 코팅될 수 있는 다른 종류의 전극 구조물들과 마찬가지로 진공 챔버의 진공 시스템의 다른 가능한 변형은 아래에서 추가로 자세히 논의될 것이다.
이제 비닐리덴기 불화물 저중합체의 강유전성 박막을 인가하기 위한 본 발명에 따른 방법의 제1 실시예가 논의될 것이다.
도 1b에 도시된 바와 같은, 즉 Y 및 Z가 상이한 엔드 그룹들이고, y는 정수인, Y-(VDF)y-Z 형상의 구조물을 갖는 시작 VDF 저중합체는 증발 및 증착을 위해, 바람직하게는 1보다 큰 다분산성을 갖는 파우더로서 선택된다. 또한, 바람직하게는 시작 VDF 저중합체는 특정 길이로 선택된다. 또한 VDF 저중합체는 100개의 반복 유니트 미만으로 선택된다. 저중합체 막에 의해 커버되도록 설정된 전극을 갖 는 기판(8)은 기판 홀더(3)에 장착되고, 도 5에 도시된 바와 같은 진공 챔버에 위치된다. 이제 진공 챔버는 상기 언급된 바와 같이 선택되는 온도에서 배기되고, VDF 저중합체 박막의 증착의 경우에 약 -80℃와 -105℃ 사이 범위에 놓이도록 선택된다. -80℃의 온도에서 증착된 VDF 저중합체는 극성 결정 위상 Ⅰ 또는 β 위상에서 큰 분류로 형성될 것이다. 반면 기판 홀도(3) 및 기판(8)의 온도는 밀봉물에서 포화 수증기압이 냉각이 시작된 이후의 부분적 압력과 동일한 온도보다 낮지 않을 것이다. 이러한 이유는 응축이 방지되어야만 하기 때문인데, 다시 말하면, 부분적 압력이 10-4 mb라면, 냉각이 시작되기 전에, 냉각 이후에 최소 적용가능한 온도가 약 -100℃일 것이다. 그러나, 도 5에 도시된 바와 같이, 진공 챔버에 밀봉물(1)의 어딘가에 위치되는 콜드 트랩(cold trap)(9)이 제공되고, 실질적으로 낮은 온도, 예를 들어, -140℃ 이하의 온도로 냉각되어 증기가 이미 응축되고 그 위에 결빙할 것이다. 다음의 단계에서, 기판 홀더에 적절한 냉각제를 공급함으로써 발생할 수 있는 기판의 적절한 냉각 이후에, VDF 저중합체는 도가니 또는 증발기로부터의 선택된 증발 증착 속도로 증발된다. VDF 결정은 -60℃에서 이미 승화하기 시작하고, 용융 곡선은 150℃에서 피크로 증가하는 것을 볼 수 있다. 공정의 경제성은 증착 속도가 가능한 한 높아야 함을 의미하고, 이는 증발기의 온도가 약 2Å/s-1의 증착 속도로 주어지는 100℃보다 높아야함을 의미한다. 증발기 온도를, 즉, 도가니에서 VDF 저중합체의 온도를 150℃ 정도의 온도로 증가시키는 것은 실질적으로 더 높은 증착 속도를 산출해낼 것이며, 미리 전송된 날짜 전개(present-day development)가 약 150 내지 100nm 두께의 막두께 근처를 지시하기 때문에, 이러한 막들은 일분 정도로 증착될 수 있는 것이 바람직하다. 사실상 700Å/min 또는 약 12Å/min의 증착 속도가 VDF 저중합체의 증착을 위하여 본 발명에 따른 방법의 실제 실시예에서 성공적으로 획득된다. 증착된 VDF 저중합체 막의 원하는 두께에 도달한 이후에, 진공 챔버에서 제공되는 두께 모니터(6)에 의해 측정되는 바에 따라, 증착은 예를들어, 도 5에 도시되는 바와 같이 증발기(2)와 기판 홀더(3) 사이에 제공되는 셔터(5)를 닫음으로써 종결되고, 기판 온도는 그 후 실온으로 느리게 증가된다. 온도는 바람직하게는 3K/min.을 초과하는 속도로 발생될 수 있는데, 이는 30분보다 조금 더 긴 시간에 실온에 도달될 것임을 나타낸다. 상기 언급한 바와 같이 웨이퍼로부터 응축된 물이 내뿜어지는 곳에서 핀홀, 버블 및 크랙과 같은 증착된 저중합체 박막의 다양한 표면 결함들의 형성을 초래할 것이기 때문에, 진공 챔버의 잔여 수증기가 문제라는 것을 특히 유념해야 한다.
이미 설명한 바와 같이, VDF 저중합체의 증착 동안에 기판 온도가 너무 낮지 않은 것이 중요하며, 증착이 -80℃ 내지 -105℃ 온도 범위에서 발생하는 경우일 것이므로, 동시에 비극성 결정 위상 Ⅱ 또는 α 위상에서 증착된 VDF 저중합체의 일부 분류가 결정화한다. 따라서, 본 발명에 따른 방법의 본 실시예에서, 기판이 실혼으로 가열되고 증착된 이후 수행되는, 증착된 VDF 저중합체 박막의 어닐링 또는 열 처리가 50℃ 내지 150℃ 범위의 온도에서 발생되는 최종 단계는 매우 중요한 측면이다. 도 6에 도시된 FTIR 분광 사진으로부터, -90℃에서 증착된 VDF 저중합체 박막이 극성 β 위상에서 결정화된 큰 분류를 포함하나, 여전히 많은 α 위상 비극성 결정들을 포함하는 것을 볼 수 있다. 이제 100℃에서 증착된 VDF 저중합체 막 을 어닐링함으로써 100℃에서의 FTIR 분광 사진들과 -90℃에서 기록된 분광 사진과의 비교는 α 위상으로부터의 스펙트럼에 대한 기여가 대부분 소실되는 것을 보이고, 따라서 비극성 α 위상 결정들이 극성 β 결정화 위상으로 변환되고 증착된 저중합체의 균일한 결정화를 개선하여 부가적으로 개선된 강유전성 특성을 갖는 매우 개선된 저중합체 박막을 초래함을 의미한다.
본 발명에 따른 방법의 상기 개시된 실시예로 증착된 VDF 저중합체 박막의 이로운 강유전성 특성들은 자기 이력 곡선, 분극 스위칭 작용 및 피로 곡선의 결정의 측정값들에 의해 확증된다. 도 7은 금 전극들 사이에 증착된 600Å(60nm enRP) VDF 저중합체 막으로 획득되는 자기 이력 곡선을 도시한다. 자기 이력 곡선은 10Hz의 주파수에서 11 볼트의 진폭을 갖는 삼각파로 측정된다. 자기 이력 곡선으로부터 잘 형성된 커스프(cusp)들 및 약 12.5mC/cm2의 잔류 분극 및 실제로 매우 높지 않은 포화 분극에도 불구하고, 자기 이력 곡선이 거의 정사각형 형태를 갖는 것을 볼 수 있다. 고압 전압은 6볼트이고, 60nm 두께 막으로 이것은 고압 필드가 100MV/m에서 추정될 수 있는 것을 나타낸다. 본 기술분야에서 공지된 바와 같이, 예를 들어, 하나의 잔류 분극 상태는 저장된 로직 0을 나타내도록 사용될 수 있고, 다른 잔류 분극 상태는 저장된 로직 1을 나타내도록 사용될 수 있다. 잔류 분극 상태는 무한하게 긴 기간 동안 안정되고, 세트 잔류 분극 상태는 고압 전압 Vc보다 높은 스위칭 전압 Vs를 인가함으로써 대향 방향으로 스위칭될 수 있다. 도 7에서 볼 수 있는 바와 같이, 스위칭 전압은 예를 들어, 약 10볼트일 수 있다. 그것이 포지티브라면, 잔류 분극 상태의 메모리 셀은 포화 상태로 분극될 것이고, 스위칭 전압을 턴오프시킨 이후에, 메모리 셀은 다시 원래 분극 상태로 되돌아가 저장된 로직 0으로 유지된다. 반면에, 로직 1을 저장하는 네거티브 잔류 분극 상태의 메모리 셀은 포지티브 스위칭 전압에 의해 스위칭될 것이고, 분극 상태는 포지티브 포화 상태에 도달할 때까지 자기 이력 곡선을 따라 시계 반대 방향으로 이동하고, 스위칭 전압의 턴 오프 이후에, 메모리 셀은 포지티브 분극 상태로 움직여 이제 로직 0을 저장하는 것으로 간주될 것이다. 이것이 재기록 공정으로 의도되지 않았다면, 원래 로직 1은 단지 유사한 큰 스위칭 전압-Vs을 인가하고, 스위칭 전압-Vs의 턴오프가 메모리 셀을 원래 상태로, 즉, 네거티브 잔류 분극 상태로 넘겨 저장된 로직 1이 리셋된 이후 포지티브 잔류 분극 상태로부터 네거티브 포화 값으로 자기 이력 곡선을 따라 분극을 유도함으로써 리셋될 수 있다.
측정된 자기 이력 곡선에 의해 지시된 결과값들을 확인하기 위하여, 추가의 테스트가 강유전성 물질들을 검사하고 두 개 포지티브 펄스들 및 두 개 네거티브 펄스들의 시퀀스에 뒤따르는 네거티브 프리셋 펄스로 구성하기 위하여 표준 펄스 시퀀스를 사용하여 소위 PUND(포지티브 업, 네거티브 다운) 측정 공정을 수행함으로써 수행된다. 그러한 측정값들이 매우 두꺼운 막들, 즉, 약 500nm의 두께를 갖는 막들을 위해 발표되었으나, 본 발명에 따른 방법의 상기 개시된 실시예에서 획득된 초박 VDF 저중합체 막을 위한 측정값들은 이전에 발표되지 않았다. 도 8은 30ms 기간 및 11 볼트에서의 펄스들로 실행되는 PUND 측정값의 결과를 도시한다. 도 8로부터 볼 수 있는 바와 같이, 예상되는 우수한 스위칭 작용을 확신하는 결과값 및 획득된 출력 응답 곡선은 100-200 ms 범위의 스위칭 시간 및 약 20 mC/cm2의 큰 분극 진폭을 나타낸다.
마지막으로, 도 9는 금 전극을 갖는 VDF 저중합체 박막의 피로 곡선을 도시한다. 도 9에서 보여지는 바와 같이, PUND 측정값들은 약 ±20 볼트의 스위칭 분극 P*를 확인한다. 도 9에서 스위칭 분극 P*가 스위칭 사이클의 개수에 따라, 또는 다시 말해 분극 반전의 개수에 따라 그것의 포지티브 및 네거티브 값에 대해 보여진다. 또한 지정된 스위칭되지 않은 분극
Figure 112007088691531-PCT00001
는 다수의 스위칭 사이클들에 따라 그리고 포지티브 및 네거티브 상태에 대해 도시된다. 분극 상태들간의 신뢰성 있는 식별을 위하여, 스위칭 분극과 스위칭되지 않은 분극간의 차이는 매우 많은 개수의 스위칭 사이클들까지 가능한 한 크다. 또한, 거의 사각형상의 자기 이력 곡선은 0에 매우 가까운 스위칭되지 않은 분극을 산출한다. 도 9에 도시된 바와 같이, 모든 곡선들은 106 볼트까지 거의 선형이지만, 유사한 경우에 대한 VDF 단량체 또는 PVDF로 획득된 종래 기술의 결과들로부터, PVDF 박막이 더욱 신속하게 피로해지는 곳에서, VDF 저중합체 박막이 108 스위칭 사이클 너머까지 현저하게 피로를 느끼지 않을 것을 추정하기 위하여 도 9에 기초하여 용인될 수 있을 것이다. 이러한 결과는 실로 비휘발성 패시브 어드레서블 강유전성 매트릭스 메모리들에서 메모리 물질로서 그것의 적용을 만족시켜야 한다. 본 기술 분야의 당업자들에게 공지된 바와 같이, 피로는 증가하는 스위칭 사이클 개수를 갖는 잔류 분극 상태에서의 감소로서 나타나고, 이는 결국 세트 분극 잔류 분극 상태들 사이에 안전하고 신뢰성 있는 분간으로서 데이터 저장 장치에 대해 잘 맞지 않는 강유전성 메모리 물질을 남겨, 저장된 로직 값들이 더 이상 만들어질 수 없도록 한다. 다시 말해, 완전히 피로한 메모리 물질은 모든 실제적 목적에 있어 무용한 것으로 추정될 수 있다. 높은 피로 저항성은 따라서 강유전성 메모리들에서 임의의 중합체 또는 저중합체 후보 메모리 물질의 매우 바람직한 특성이다. VDF 저중합체에 대해 획득된 피로 곡선은 따라서 VDF 저중합체가 지금까지는 메모리들에서의 사용을 위한 바람직한 강유전성 중합체였던 PVDF 또는 공저중합체 P(VDF-TrFE) 중 하나와 적어도 같게 또는 그것보다 낫게 동작하는 것을 명백하게 나타낸다.
요약하면, 본 발명에 따른 방법의 본 실시예를 사용함으로써, 피로 작용, 일시적 분극 응답, 자기 이력 곡선의 형태를 포함하는 우수한 강유전성 특성을 갖는 초박 VDF저중합체 박막을 획득할 수 있다. 제1 전극과 제2 전극 사이의 샌드위칭에서 메모리 물질로서 사용되는 증착된 박막이 결함이 없어야 하고, 분극 상태 및 메모리 막의 작용을 트러블 없이 검사하도록 허용되는 것은 필수적이다. 이것은 게다가 실제로 종래 기술에서 주어지는 바와 같이, 도 10a 및 도 10b가 비최적화된 조건하에서 VDF 저중합체 증착의 결과를 도시하는 마이크로그래프 도 10a, 도 10b 및 도 10c에 의해 확신된다. 그것은 정확하게는 도 10a에 도시된 버블들 또는 도 10b에 도시된 크랙들의 형태로 결함들이 나타나도록 야기하는 기판의 실온으로의 가열 단계에서 또는 증착 단계에서의 물의 방출이다. 상기 개시된 본 발명의 방법 의 실시예로, 도 10c로부터 볼 수 있는 바와 같이, 완전히 흠없고 결함 없는 VDF 저중합체 박막을 획득할 수 있다. 또한, 예로 든 방법으로 증착을 수행함으로써, 실질적으로 8인치 웨이퍼의 박막을 초과하는 기판상의 결함이 없는 VDF 저중합체 박막을 만드는 것이 가능하다. 획득된 결과는 본 발명에 의해 주어지는 바와 같은 공정 파라미터들을 최적화하는 것이 좌우되고, 이것을 즉, 부분적 수증기압을 낮춤으로써 증착 시간과 실온으로의 재가열을 짧게 하는 것에 결합하여, 물을 내뿜거나 응축하는 것을 방지하거나 최소화 상태로 유지시켜, 우수한 품질의 강유전성 특성들의 VDF 저중합체 막들이 획득될 수 있다.
본 발명에 따른 방법의 제2 실시예에서, VDF 공저중합체 박막은 VDF 저중합체의 초박막을 증착하는데 사용되는 본 발명의 방법의 상기 개시된 제1 실시예에서 VDF 저중합체를 증착하기 위하여 사용되는 단계와 유사한 공정 단계로 증착된다. 본 발명에서 사용되는 것과 같은 VDF 공저중합체는 일반적인 공식 Y-(A)x-(VDF)y-Z를 갖고, A는 VDF 공저중합체의 부가적인 단량체이고, x 및 y는 정수이며, Y 및 Z는 상이한 엔드 그룹들이다. VDF 공저중합체의 부가적인 저중합체로서, 트리플루오로에틸렌(TrFE) 저중합체, 클로로트리플루오로에틸렌(CTFE) 저중합체, 클로로디플루오로에틸렌(CDF) 저중합체 또는 테트라플루오로에틸렌(TFE) 저중합체가 사용될 수 있으나, 바람직한 부가적 저중합체들의 이러한 실시예들은 극성 결정화 위상을 제공하는 다른 후보 저중합체들로서 제한하는 것으로 간주되지 않을 것이다. 다시, VDF공저중합체는 바람직하게 100개 미만의 반복 유니트들로 선택되고, 시작 공 저중합체는 특정 길이로 선택되고, 바람직하게는 1보다 큰 다분산성을 갖는 파우더로서 선택된다.
그러나, 다음의 예시적인 실시예에서 부가적인 저중합체는 널리 사용되는 강유전성 공저중합체 P(VDF-TrFE)로 유추된 트리플루오로에틸렌 또는 TrFE 저중합체로서 선택된다. 본 기술분야의 당업자에게 잘 공지된 바와 같이, P(VDF-TrFE) 공중합체는 TrFE 그룹이 VDF 그룹보다 작은 쌍극자 모멘트를 가짐에도 불구하고, 그것이 극성 결정화 위상 Ⅰ, 즉, β 위상을 갖는 박막을 형성하기 위하여 용액으로부터 용이하게 스핀 코팅될 수 있다는 사실로 인하여, 강유전성 메모리 물질로서의 제1 선택일 수 있다. TrFE 단량체의 구조물이 도 11a에, 그리고 도 11b에 VDF 및 TrFE 분자들의 공저중합체 체인이 특정 엔드 그룹 없이 도시된다. TrFE 분자는 수소 원자 대신 추가의 불소 원자를 가짐으로써 VDF 분자와 상이하다. VDF 저중합체에서와 같이, VDF-TrFE 공저중합체의 백본이 이웃 탄소 원자들 사이에 형성된다. 전기 쌍극자는 체인, 즉, 도시된 바와 같은 결정 c-축에 수직하게 배향된다. 또한 그것은 이제 VDF 분자와 비교된 TrFE 분자가 수소 원자를 하나 덜, 그리고 불소 원자를 하나 더 가짐에 따라, P(VDF-TrFE) 공저중합체와 유사한 공저중합체가 더 낮은 쌍극자 모멘트를 갖는 이유가 용이하게 실현될 수 있다. 본 발명의 방법의 이러한 제2 실시예에서, 공정 단계들은 공정 파라미터들 중 일부가 다소 상이할 것임에도 불구하고, VDF 저중합체의 증착을 위해 사용되는 단계들과 실질적으로 동일하다. VDF 저중합체와 대조적으로, VDF-TrFE 공저중합체는 극성 β 형태로 -40℃에서 주요 분류로 증발되고 증착될 수 있으며, 결과에 따라 진공 시스템은 약 1mb의 압력으로만 배기되어야 하고, 도 4의 곡선으로부터 수집될 수 있다.
Akiyoshi Takeno 외에 의한, Electronics and Optics, Thin Solild Films, 202, pp.205-211(1991)의 "Preparation and piezoelectricity of β form poly(vinylidene fluoride) thin film by vapour deposition"에 개시된 바와 같이, 극성 VDF의 분류는 온도의 하강과 함께 증가하나, 상기 출원인 의하여 약 -105℃ 및 그 아래의 온도에서, 100nm 미만의 두께를 갖는 초박막이 달성될 때 견딜 수 없는 충돌의 증가를 도시하는 것으로 밝혀졌다. 그러나, 관심사가 약 500nm의 두께를 갖는 막들이기 때문에, 이러한 단점은 종래 기술의 연구에서 개시되지 않았다. 그러나, VDF-TrFE 공저중합체가 이미 -40℃에서 극성 β 위상의 주요 분류를 보인다는 사실은 -105℃의 바람직한 낮은 제한으로 온도를 하강시킴으로써 극성 β 위상의 분류를 최소화시키는 것이 가능할 것이고 또한 강유전성 메모리 물질로서의 실제 사용에 맞지 않는 VDF 저중합체 또는 VDF 공저중합체의 초박막을 다른 방법으로 만들 충돌을 방지하는 환경을 나타낸다. 본 발명의 방법에 따라, 원하는 두께로 증착된 VDF-TrFE 공저중합체를 갖는 기판은 한 시간 미만 정도에서 바람직한 속도로 실온으로 가열된다. 이제 부가된 장점은 VDF-TrFE 공저중합체가 극성 β 위상으로 최대 분류로 증착된다면, 임의의 잔여 비극성 α 위상으로서 삭제될 수 있는 본 발명의 방법의 바람직한 최종 단계는 VDF-TrFE 공저중합체의 무시할만한 분류를 구성할 것이다. 그러나, 결정화를 최적화하기 위하여 50℃를 초과하는 온도에서 후-어닐링 처리를 실행하는 것은 권장되지 않는다.
증착된 VDF-TrFE 공저중합체 박막의 강유전성 특성들은 대응하는 증착된 VDF 저중합체에 대하여 발견된 측정값들과 유사한 측정 결과를 입증한다. VDF-TrFE 공저중합체의 스위칭 작용은 다소 낮은 분극 응답이 기대됨에도 불구하고, VDF 저중합체의 스위칭 작용을 모방한다.
본 발명의 주된 목적은 메모리 물질로서 VDF 공저중합체의 VDF 저중합체를 갖는 강유전성 메모리 소자들 또는 강유전성 메모리 셀들을 제작하는 것이고, 이는 본 발명의 방법에 의하여 강유전성 메모리 셀들의 전극 구조물들 사이에 초박막으로서 제공된다. 당업자에게 공지된 메모리 소자들로 유추하여, 초박 VDF 저중합체 또는 공저중합체가 제1 전극과 제2 전극 세트 사이의 샌드위칭에서 글로벌 층으로서 제공된다. 많은 개수의 매트릭스-어드레서블 강유전성 메모리 어레이들이 큰 웨이퍼 구조물들로부터 만들어질 수 있고, 원하는 치수의 최종 어셈블리를 위해 절단될 수 있다. 또한 공지된 바와 같이, 전극 구조물의 물질은 예를 들어, 티타늄, 금, 알루미늄 또는 티타늄 질화물로서 선택될 수 있으나, 또한 전도성, 즉, 결합 중합체들 또는 이러한 전도성 물질들의 결합물로 만들어질 수 있으나, 거기 제한되지는 않는다. 전극 물질(10)과 VDF 저중합체 또는 공저중합체 메모리 물질 사이의 원치 않는 반응 또는 피로를 최소화하기 위하여, 전극 구조물들(ε1, ε2)을 갖는 웨이퍼는 저중합체 또는 공저중합체가 그 위에 증착되기 전에 사이층 물질(11)을 갖는 도 12에 도시된 바와 같이 코팅될 수 있다. 인터페이스 층(11)의 물질은 높은 유전 상수로 선택될 수 있으며, 가능한 후보들은 국제 특허 출원 WO03/044801에 개시된 배리어 물질들 중 임의의 것일 수 있다. 이러한 배리어 물질들은 다이아몬 드형 나노조성물들, 전도성 탄화물들, 전도성 산화물들, 전도성 붕소화물, 전도성 질화물들, 전도성 규화물들 및 전도성 탄소 기반 물질들로부터 선택된다. 그러나, 사이층(11)의 물질은 또한 국제 특허 출원 WO02/043071호에 개시된 바와 같은 전도성 중합체 박막일 수 있으며, 그 후 예를 들어, 도핑된 폴리피롤(polyphrrole), 도핑된 폴리아닐린(polyaniline) 및 도핑된 폴리디오펜(polythiophene) 또는 그러한 합성물들의 파생물들로부터 선택된다. 최종적으로, 사이층(11)의 물질은 폴리비닐 포스포닉 산(PVPA) 박막 물질일 수 있다. 인터페이스 박막층이 사용되는 경우에, 그것은 그 후 완성된 소자의 워드 라인들로서 기능할 제1 전극 세트위의 웨이퍼상에 증착될 것이나, 이러한 종류의 층들이 피로를 감소시키거나 제거하기 위하여 중요한 측정치로서 보여짐에 따라, 유사한 인터페이스 물질이 또한 VDF 저중합체 또는 공저중합체 메모리 물질의 대향 측면상에 증착되고, 그 후 완성된 메모리 소자의 비트 라인들일 수 있는 제2 전극 세트로 인터페이스를 형성할 수 있다.
강유전성 메모리 소자를 위한 제작 공정의 실제적 실현에 있어서, 인터페이스 물질은 제2 전극 세트가 증착되고 패터닝된 이후, 메모리 물질상에 증착될 수 있으며, 인터페이스 물질은 특히 바람직하고, 예를 들어, 이온-반응성 에칭에 의해, 원하는 전극 구조물들을 제공하기 위하여 후속하여 패터닝되어야 하는 금속막으로서 제2 전극 세트가 아래에 놓이는 경우에 메모리 물질의 강화된 보호를 초래할 수 있는 무언가이다. 높은 유전 상수 및 낮은 전도성을 갖는 사이층 물질을 인가하는 부가적이고 바람직한 측면은 핀홀들 및 강유전성 저중합체 또는 공저중합체 박막들에서 발생할 수 있는 다른 결함들이 대부분 제거되로 더 이상 문제점을 갖지 않는다는 것이다.
간과될 수 없는 증발 공정의 실제적 측면은 진공 또는 고진공에서의 증발이 본래 발리스틱(ballistic)한데, 즉, 저중합체 또는 공저중합체 분자들이 그것의 키네틱 에너지 및 모든 방향으로 통계적 메커닉의 법칙에 따라 분배된 속도을 갖는 증발기로부터 나타나고, 그들의 통로는 단지 중력에 의해서만 영향을 받을 것이라는 사실이다. 이것은 전극 구조물들이 본질적으로 기판과 동일 평면이 아닌 경우 실제적으로 밀접한 연관을 가질 수 있으며, 따라서, 증착을 위해 나타나는 표면이 증발기의 표면과 평행하게 간주될 수 없다. 그것과 함께 확산성 증발, 즉, 주변 압력에서 발생되는 증발과 대조적으로, 증발된 분자들의 통로는 밀봉물 분위기에서 분자들과의 충돌을 통해 계속해서 변화할 것이고, 전극 표면상에 작용하는 각도는 덜 또는 더욱 동일하게 분포될 것이다. 따라서, 특정 경우의 발리스틱한 증발이 증발기의 표면의 배향과 평행하지 않은 표면상에 증착된 원치 않는 배향의 저중합체 또는 공저중합체 분자들을 초래할 것이라는 사실이 고려될 수 있다. 예를 들어, 돌출형 또는 기둥형 전극 구조물들이 저중합체 또는 공저중합체 박막으로 코팅될 것이라면, 기판은 두 개 이상의 축들 주변의 기판 홀더로 회전성 및/또는 틸팅(tilting) 이동을 부가하는 플래너태리(planetary) 기어 메커니즘에 들어맞을 수 있어, 증착 동안에 돌출 또는 삼차원 전극 구조물들의 표면들은 대략 증발기 표면의 표면 각도와 동일한 표면 각도로 존재한다. 증발기가 일반적으로 중단된(punctuated) 리드에 의해 최적으로 커버되는 개방형 증발 소스로서 선택될 것이기 때문에, 주조된 저중합체 또는 공저중합체의 스퍼터링 또는 스플래 싱(splashing)을 방지하기 위하여 그것은 기판 홀더에 대하여 오프-축(off-axis) 밀봉물에 위치될 수 있다. 이러한 경우에 그리고 통상의 증발기 위치에서, 기판에 대한 통로가 밀봉물의 차폐 장치(baffle)들 또는 변류기들을 제공함으로써 사용될 수 있다. 그러한 수단은 또한 저중합체 또는 공저중합체 박막에 의해 커버될 표면상의 충돌의 분배된 각도들을 획득하기 위하여 증발된 분자들을 분산시키도록 기능할 수 있다.
그러나, 종래 기술에 의해 이미 나타나고 본 발명의 방법에 의해 획득된 바와 같이, 저중합체 또는 공저중합체 분자들은 코팅될 표면에 수직한 그들의 전기 쌍극자들로 증착되는 것이 밝혀졌다. 이것은 도 11a와 같이 배향된 VDF 저중합체 박막에 적용되고, 도 11b와 같dl VDF-TrFE 공저중합체 박막에 적용된다. 이것은 c-축들이 극성 결정들에 대한 전극 표면(또는 기판)에 평행할 것임을 의미한다. 종래 기술에서 알려진 바와 같이, 전계는 저중합체 또는 공저중합체 분자들을 배향시키기 위하여, 예를 들어, 진공 시스템에서 제공되는 전극 구조물과 보조 전극 사이에 전위차를 인가함으로써 이용될 수 있다. 이러한 보조 전극은 종래 기술에서 공지된 바와 같이 증발기와 기판 사이의 메쉬(mesh) 전극일 수 있으나, 그러한 측정들은 실제로 냉각되지 않은 기판들과의 사용을 위해 고안되고, 따라서 본 발명의 관계에서 완전히 불필요할 것이다.
증착된 VDF 저중합체 또는 공저중합체 막들의 이상적인 배열이 저중합체 결정들이 전극 또는 기판 표면에 평행한 일정한 층들, 즉, 자신에게 평행하게 배향된 결정들의 c-축들을 갖는 층들을 형성하는 도 14에 도시된다. 결정 또는 영역 경계 선뿐만 아니라 저중합체 분자들의 전기 쌍극자들은 기판에 수직할 것이다. 본 발명에 의해 알 수 있는 바와 같이, 이러한 이상적인 저중합체 또는 공저중합체 결정의 배열은 강유전성 메모리 소자의 동작을 저해할 수 있는 소위 임프린팅 현상을 방지하는 실제적 방식을 제공하는 본 발명의 방법으로 획득될 수 있다. 임프린팅은 메모리 소자가 더 긴 시간 주기 동안, 통상적으로 수초 동안 동일한 잔류 분극 상태에 머무를 때 발생하고, 고압 필드 및, 이에 따라 분극 상태를 변화시키기 위해, 즉, 로직 상태들간의 메모리 셀 스위칭을 위해 요구되는 스위칭 전압에서 증가로서 나타난다. 임프린팅 효과는 보통의 스위칭 조건으로 리턴하기 위하여 특별한 측정을 호출할 수 있으며, 메모리 셀을 저해할 수 있는 잠재적 레벨에서 전압 사이클들의 애플리케이션을 수반할 수 있다. 임프린팅은 결정 또는 영역 경계선에서 전하들의 트래핑으로, 전하들의 전극들로부터 강유전성 물질로의 필드 주입에 의해 야기되는 것으로 간주될 수 있다. 강유전성 박막에서 결정 경계선이 통상적으로 무작위로 배향될 때, 전하는 분극 방향으로 필드를 생성하고, 따라서 메모리 셀의 분극 상태를 변화시키기 위해 필수적인 스위칭 필드에 대항할 것이다. 본 발명의 방법은 결정 경계선의 배향을 제어하기 위한 방법을 제공하여, 도 14로부터 명백해지는 바와 같이 전극들에 수직하게 배향된다. 생성된 임의의 임프린팅 필드는 인가된 필드에 수직할 것이므로, 분극 상태의 스위칭에 영향을 미치지 않는다. 다시 말해, 본 발명은 본 발명의 방법에 따라 증착된 VDF 저중합체 또는 공저중합체 메모리 물질을 가즌 임프린팅 없는 강유전성 메모리 셀의 현저한 장점을 제공한다.
본 발명에 따른 방법은 VDF 저중합체 또는 VDF 공저중합체의 박막 형태의 메 모리 물질로 강유전성 메모리 셀 또는 강유전성 메모리 소자를 제작하기 위하여 고안된다. 종래 기술에서 가장 공통적인 타입은 강유전성 캐패시터가 제2 전극과 제2 전극 사이에 강유전성 메모리 물질을 위치시킴으로써 제공되는 강유전성 중합체 메모리들이다. 이러한 강유전성 캐패시터들은 액티브 및 패시브 타입 모두일 수 있는 소위 매트릭스-어드레서블 강유전성 메모리 소자의 메모리 셀들을 구성한다. 액티브 타입에서 각각의 메모리 셀은 적어도 하나의 트랜지스터 및 예를 들어, 어드레싱 동작을 위해 전기 회로에서 강유전성 캐패시터를 스위칭하기 위하여 사용되는 필드 효과 트랜지스터와의 접촉부에 접속되는 하나의 전극을 갖는 하나의 강유전성 캐패시터를 포함한다. 이것은 큰 매트릭스-어드레서블 어레이들에서 단지 어드레싱된 메모리 셀들이 어드레싱되지 않은 메모리 셀들이 연결 해제될 때 어드레싱 동작 동안만 전극들을 접촉시키는 장점을 갖는다. 패시브 매트릭스-어드레서블 강유전성 메모리 어레이들에서, 메모리 셀들은 항상 어드레싱 전극들, 즉, 워드 라인 및 비트 라인들을 갖는 저항 접촉부들에 있으며, 이것은 어드레싱되지 않은 셀들이 어레이의 다른 셀들로의 기록 또는 판독을 위한 어드레싱 동작 동안 소위 전류 방해 및 누설 전류를 허용하도록 한다.
물론 메모리 물질이 강유전성 저중합체 또는 공저중합체의 박막인 메모리 셀들은 어떤 경우에도 본 발명의 범위에 드는 액티브 어드레서블 메모리들에서의 사용으로부터 제외될 것임에도 불구하고, 간략화를 위하여 본 발명에 따른 강유전성 메모리 소자 또는 강유전성 메모리 셀들은 하기에서 패시브 어드레서블 셀들 또는 패시브 매트릭스-어드레서블 메모리 소자들에 대하여 논의될 것이다.
도 15a는 단면도를 도시하고, 도 15b는 도 15a의 라인 A-A를 따라 취해진 단면에도 이며, 기판(8)상에 제공되는 다수의 평행한 스트립형 전극들(ε1)을 포함하는 기판을 포함하는 본 발명에 따른 메모리 소자(12)를 개략적으로 도시한다. 이러한 것들은 그 후 메모리 매체를 형성하기 위하여 강유전성 VDF 저중합체 또는 공저중합체의 박막으로 커버되고, 그 후 코스의 최종 단계에서 평행 스트립형 전극(ε2)의 제2 세트는 샌드위칭 구조물에서 제3 층으로서 제공되나, 평행 전극들(ε2)은 제1 세트의 전극들(ε1)에 실질적으로 수직하게 배향된다. 메모리 셀, 즉, 12는 이제 교차 하부 전극(ε2)과 상부 전극(ε1) 사이에 메모리 물질에서 형성된다. 이러한 종류의 메모리 소자 및 그것의 동작에 관한 추가의 논의는 본 기술 분야의 당업자들에게 잘 알려져 있을 것이므로 필수적인 것으로 여겨지지 않는다.
본 발명에 따른 방법을 실행할 때, 하부 전극(ε1)을 갖는 기판(8)이 기판 홀더(3)에 제공되고, 도 5에 도시된 바와 같이 일반적으로 증발기를 면하는 전극(ε1)이 제공된다. VDF 저중합체 또는 공저중합체의 박막의 층은 그 후 도 5에서 도시되고 이미 언급된 바와 같이 증발기 또는 도가니(2)로부터 저중합체 물질을 증발시킴으로써 원하는 두께로 세워진다.
증발에 기초한 본 발명에 따른 방법은 당연히 평면일 필요가 없는 하나 이상의 복합 구조물들상에 저중합체 또는 공저중합체 메모리 물질을 증착하는 것을 허용한다. 일실시예는, 예를 들어, 브리징 전극들을 갖는 메모리 소자를 도시하는 도 15c에 도시된 실시예이며, 여기서 하부 전극(ε1)은 절연 엘리먼트(13)에 의해 상부 전극(ε2)으로부터 분리되고, 그 후 메모리 물질(10)은 증착되어 전극 구조물들(ε1, ε2)이 커버된다. 메모리 셀(12)은 메모리 물질(10)에서 형성되고, 하부 및 상부 전극들(ε1, ε2) 사이로 절연 엘리먼트(13)의 측면을 따라 연장할 것이다. 이러한 종류의 브리징 전극들은 스트레이 전계에 의지하고, 분극은 강유전성 샌드위칭 캐패시터 구조물에서 획득가능한 것보다 현저히 약할 것이나, 브리징 전극들을 갖는 실시예는 저중합체 또는 공저중합체 메모리 물질(10)이 전극들(ε1, ε2) 위에 증착될 수 있는 장점을 제공하여, 메모리 물질(10)의 표면상에 직접 수행되는 상부 전극들(ε1)을 형성하기 위한 금속화가 방지될 수 있다. 그러나, 메모리 물질(10)이 전극 층들 사이에 샌드위칭될 때조차, 메모리 물질은 냉각된 기판상으로 증발될 수 있어, 거기에 전극들(ε1)의 세트가 제공되는 반면, 전극들(ε2)의 제2 세트는 그 후 Ⅰ에 도시된 바와 같은 분리 컴포넌트로서 후평면(14)상에 제작될 수 있다. 각각에 대한 실질적으로 직선인 각도들에서 개별적 세트들의 전극들을 배향시킨 이후, 두 개 컴포넌트들(Ⅰ, Ⅱ)은 함께 라미네이팅(laminate)될 수 있고, 메모리 소자를 위한 원하는 샌드위칭 구조물은 메모리 물질(10)상으로 직접 제2 전극층을 증착할 필요 없이 획득된다.
복합 전극 기하학적 배열 및 특히 그 중에서도 코스의 3차원 기하학적 배열은 본 발명의 방법과 함께 사용하기에 매우 적합할 것이나, 더 이상 실질적으로 평 면으로 간주되거나 3차원으로 연장할 수 없는 구조물들상으로의 증발에 의해 증착된 저중합체 또는 공저중합체 메모리 층은 기판 또는 전극 표면에 대하여 수직하게 배향된 전기 쌍극자들을 갖는 강유전성 메모리 층들을 실현하는 것을 어렵게 할 것이다. 그러나 최근에 본 출원에 할당된 공동 계류된 특허 출원에는, 비평면, 즉, 3차원 전극 구조물들 및 특히 메모리 물질이 전극들 사이에 증착되어 메모리 셀들이 예를 들어, 한 쌍의 기둥형 전극들의 대향 표면들 사이에 형성되는 기둥형 전극들이 개시되지 않는다. 이는 이제 m 행 및 n 열을 갖는 수직 메모리 어레이가 2mn-(m+n)과 동일한 이론적 개수의 메모리 셀들로 형성될 수 있다는 것을 의미한다. 어레이가 m 행과 m 열을 갖는 정사각형이라면, 이러한 방정식은 2m2-2m으로 감소된다. 이것은 접촉 문제점들로 인하여 달성하기 어려울 수 있는 이상적인 개수이지만, 그러한 전극들은 특히 높은 저장 밀도를 갖는 용적 강유전성 메모리들에 대한 흥미로운 위상 기하학(topolygy)을 제공한다. 본 발명에 있어서, 이것은 기둥형 전극들의 측면 표면, 즉, 기판으로부터 돌출하는 구조물이 바람직하게는 표면에 평행한 결정 축으로 배향된 VDF 저중합체 또는 공저중합체 메모리 막들로 커버되어야 한다는 것을 의미한다. 도 16a는 예를 들어, 집적 회로 제작에 사용되는 종래의 방법으로 만들어질 수 있는 기둥형 전극들(ε)의 사각형 m×m 어레이가 제공되는 기판(8)의 평면도를 도시한다. 도 16b는 도 16a의 라인 A-A를 따라 취해진 메모리 어레이를 통한 단면도를 도시하고, 이웃 전극들의 수직 표면에 평행한 수직 측면 표면들로 기판 평면에서 스퀘어 풋프린트(square footprint)를 갖는 전극들 또는 기둥형 전극들(ε)을 개시한다. 기둥형 전극들(ε)을 갖는 기판(8)은 진공 챔버에서 기판 홀더(3)에 장착되고, VDF 저중합체 또는 공저중합체는 모든 기판위에 층을 형성하기 위하여 증발된다. 따라서, 증착된 저중합체 체인들의 결정 축들은 그들 사이에 기판(8)과 유사하며 전극들(ε)의 측면 표면에 평행할 것이며, 코스에서 커버될 모든 구조물들은 본 발명의 방법에 사용되는 바람직한 온도, 예를 들어, VDF 저중합체의 증착의 경우 약 -80℃ 내지 -105℃로 냉각된다.
도 17a-17e를 참조로 하여, 이러한 종류의 이웃 전극들의 대향 측면 표면들 사이에 형성된 메모리 셀들을 갖는 기둥형 전극 구조물을 실현하기 위한 본 발명에 따른 방법의 일실시예에서 공정 단계들은 이제 자세히 논의될 것이다. 기둥형 또는 말뚝(post)형 구조물들의 형성에서 전극들은 반도체 소자들 및 집적 회로들의 제작에서 공지된 공정들에 의해 기판(8)상에 제공된다. 패터닝 이후, 전극들(ε)은 큰 종횡비를 갖는 것으로 나타나고, 따라서 전극들(ε) 사이의 거리 또는 분리는, 이러한 파라미터들이 인가된 패턴이 공정의 설계 규칙에 의해 제한되지 않을 것임에 따라, 선택된 높이 및 깊이의 분수일 수 있다. 돌출 전극 구조물들을 갖는 기판(8)은 밀봉물에 위치되고, VDF 저중합체 또는 공저중합체는 기판(8)의 노출된 표면 뿐만 아니라, 전극들(ε1)상에 성장 증착(10)을 형성하기 위하여 증발된다. 확립된 이러한 박막층(10)은 도 18a에 도시된 것처럼 아직 완전하지 않고, 또한 전기 쌍극자들의 방향 또는 배향은 층(10)에서 나타난다. 이러한 배향은 물론 하부 냉각 표면의 배향에 좌우될 것이다. 도 17b에서, 전극(ε1)을 갖는 기판(8)은 전극 들(ε) 사이에 완전하게 체적을 충진하는 VDF 저중합체 또는 공저중합체의 박막(10)에 의해 완전히 커버된다. 다시 말해, 전체 구조물은 이제 전극들(ε2)위에 얼마간의 거리(h1)로 연장하는 VDF 저중합체 또는 공저중합체의 박막층(10)에 의해 커버된다. 보여지는 바와 같이, 전기 쌍극자들은 후자의 중간 섹션에서 전극들(ε)의 측면 표면들에 수직하고, 이러한 배향은 하부 또는 인접 냉각 표면의 배향으로 인하여 기판 표면의 부근에서 박막층의 h1의 부분에 분포된다. 부분(h1)은 이제 예를 들어, 화학적 밀링(milling)에 의해 제거되고, 평탄화된다면 결과적인 표면은 그 후 도 17c에 도시되는 바와 같은 전극들(ε)을 위한 적절한 미도시된 접촉 및 접속 수단을 포함하는 기판 또는 후평면(14a)으로 커버된다. 후속하는 처리 단계에서, 기판(8)은 벗겨내지고, 전극들의 부분(h2) 및 증착된 VDF 저중합체 또는 공저중합체는 완전히 예컨대 화학적 밀리에 의해 완전히 제거된다. 결과적인 평면 표면은 평탄화되고, 전극들(ε)을 접속시키기 위한 적절한 수단을 포함하는 기판 또는 후평면(8a)이 제공된다. 도 17d의 단면도로 나타나는 바와 같은 결과적인 소자는 기둥형 전극 구조물(ε)의 열을 통한 단면을 도시한다. 메모리 셀들(12)은 전극들(ε) 사이에 체적들을 충진하는 메모리 물질(10)에서, 지시되는 바와 같은 전극 표면들에 수직한 전기 쌍극자로 형성된다. 기판 또는 후평면(8a, 14a)은 언급된 바와 같이, 메모리 셀들로의 기록 및 판독을 실행하기 위하여 전극들을 위한 요구되는 접속 및 어드레싱 수단을 포함한다. 후자는 도 17e에 도시된 바와 같으며, 화살표로 표시된 가능한 결합물들로, 전극 쌍들의 대향 표면들 사이에 메모리 물질(10)의 체적에 형성된다. 메모리 셀들은 개략적으로 3×3 기둥형 전극들의 사각형 어레이에서 배열되는 것으로 나타난다. 상기 공식을 이용함으로써, 가능한 개별적인 어드레서블 메모리 셀들의 이론적 개수는 2×32-(2×3)=12인 것을 쉽게 알 수 있다. 따라서, 이러한 방식으로 전극 쌍들의 대향 표면 사이에 실현될 수 있는 최대 개수의 메모리 셀들은 어레이의 크기에 따른 전극들의 개수의 두 배에 접근하는데, 즉, 제품 m×n은 증가하고, 여기서 어레이에서 m은 행의 개수이고 n은 열의 개수이다.
매우 복잡한 기하학적 배열, 일반적으로 기판상에 제공되는 임의의 3차원 구조물은 본 발명의 방법으로 처리될 수 있고, VDF 저중합체 또는 공저중합체 박막의 층으로 커버될 수 있음을 유념해야 한다. 그러나, 임의의 표면에 어디서든 평행한 결정 축을 메모리 층들에 제공하는 것이 항상 가능하지 않을 것이나, 메모리의 제작에서 수행되는 특정 후-처리 동작들은 전극 표면에 대한 적절한 배향을 갖는 VDF 저중합체 또는 공저중합체 박막들을 갖는 강유전성 메모리 셀들의 생성을 허용하고, 이는 더이상 요구되는 접촉 및 어드레싱 수단을 포함하고 전극이 돌출하는 기판 및 후평면과 평행하도록 요구하지 않는다. 그러나, 적절한 측정 및 해결책이 본 기술 분야의 당업자들에게 공지된 것으로 간주될 수 있음에도 불구하고, 그러한 후-처리 동작들은 본 발명의 범위 밖에 놓이는 것으로 간주된다.

Claims (31)

  1. 빈닐리덴기 불화물(VDF) 저중합체 또는 비닐리덴기 불화물(VDF) 공저중합체의 강유전성 박막을 형성하기 위한 방법으로서,
    상기 VDF 저중합체 또는 다른 저중합체를 갖는 상기 VDF 공저중합체는 증착되어 증발에 의해 기판상에 박막을 형성하고, 상기 증발은 증발 소스 및 상기 기판을 포함하는 밀봉된 밀봉물에서 발생하며, 상기 방법은,
    a) 1 mbar 이하의 압력으로 상기 밀봉된 밀봉물을 배기시키는 단계;
    b) 극성 결정화 위상으로 상기 저중합체 또는 공저중합체의 상당부(major fraction)가 결정화되고 상기 기판에 평행하게 배향되는 범위의 온도로 상기 기판을 냉각시키는 단계 - 상기 온도는 밀봉물의 포화 수증기압이 냉각이 시작되기 전에 수증기의 부분압과 동일해지는 온도 이상임 -;
    c) 미리 정해진 두께를 갖는 박막을 형성하기 위하여 상기 기판상으로 저중합체 또는 공저중합체를 증발시키는 단계; 및
    d) 상기 증착된 저중합체 또는 공저중합체 박막이 상기 미리 정해진 두께에 도달한 이후 상기 기판의 온도를 실온으로 증가시키는 단계
    를 포함하는 강유전성 박막 형성 방법.
  2. 제1항에 있어서,
    100 미만의 반복 유니트를 갖는 상기 저중합체 또는 공저중합체를 선택하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  3. 제1항에 있어서,
    특정 길이를 갖는 시작 VDF 저중합체 또는 VDF 공저중합체만을 선택하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  4. 제1항에 있어서,
    1보다 큰 다분산성(polydispersity)을 갖는 파우더로서 시작 VDF 저중합체 또는 VDF 공저중합체를 선택하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  5. 제1항에 있어서,
    Y-(A)x-(VDF)y-Z 형태의 VDF 공저중합체 또는 임의의 저중합체를 선택하는 단계를 포함하며, Y 및 Z는 상이한 엔드 그룹들이고, A는 VDF와 상이한 단량체이고, x 및 y는 정수인 것을 특징으로 하는 강유전성 박막 형성 방법.
  6. 제1항에 있어서,
    트리플루오로에틸렌(TrFE) 저중합체, 클로로트리플루오로에틸렌(CTFE) 저중합체, 클로로디플루오로에틸렌(CDF) 저중합체 또는 테트라플루오로에틸렌(TFE) 저 중합체로서 상기 VDF 공저중합체의 저중합체를 선택하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  7. 제 5항에 있어서,
    CCl3, OH, SH, COOH, COH 또는 POOH로서 선택된 기능성을 갖는 상기 저중합체 또는 공저중합체의 엔드 그룹들 중 적어도 하나를 선택하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  8. 제1항에 있어서,
    상기 단계 a)에서 상기 밀봉된 밀봉물을 10-4 내지 10-6 mbar 범위의 압력으로 배기시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  9. 제1항에 있어서,
    상기 단계 b)에서 상기 기판을 -40℃ 내지 -150℃ 범위의 온도로 냉각시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  10. 제9항에 있어서,
    상기 강유전성 박막은 VDF 저중합체이고,
    상기 기판을 -80℃ 이하 범위의 온도로 냉각시키는 단계를 포함하는 것을 특 징으로 하는 강유전성 박막 형성 방법.
  11. 제9항에 있어서,
    상기 강유전성 박막은 VDF 공저중합체이고,
    상기 기판을 -40℃ 이하 범위의 온도로 냉각시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  12. 제1항에 있어서,
    상기 VDF 저중합체 또는 VDF 공저중합체의 극성 결정화 위상은 β 결정화 위상인 것을 특징으로 하는 강유전성 박막 형성 방법.
  13. 제1항에 있어서,
    상기 기판의 온도로 냉각되고 단계 c) 바로 이전에 상기 밀봉물에 제공되는 홀더로 상기 냉각된 기판을 이송하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  14. 제1항에 있어서,
    상기 밀봉물에 차가운 표면을 제공하는 단계 및 상기 냉각된 기판의 온도보다 낮은 온도로 상기 밀봉물을 냉각시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  15. 제1항에 있어서,
    상기 차가운 표면을 -140℃ 이하의 온도로 냉각시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  16. 제1항에 있어서,
    2 내지 2000Å/min의 증발 속도를 사용하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  17. 제1항에 있어서,
    50Å 내지 3000Å의 범위에서 상기 VDF 저중합체 또는 VDF 공저중합체 박막의 미리 정해진 두께를 선택하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  18. 제1항에 있어서,
    단계 d)에서 3K/min을 초과하는 속도로 상기 온도를 증가시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  19. 제1항에 있어서,
    상기 증착된 박막을 어닐링하기 위하여 5-150℃ 범위의 온도로 상기 증착된 저중합체 또는 공저중합체의 박막을 가열하는 단계를 포함하고, 잔여 비극성 결정화 위상은 극성 결정화 위상으로 변환되는 것을 특징으로 하는 강유전성 박막 형성 방법.
  20. 제1항에 있어서,
    바람직하게는 천공 리드에 의해 커버되는 개방형 증발 소스를 사용하는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  21. 제1항에 있어서,
    용융된 VDF 저중합체 또는 VDF 공저중합체가 상기 기판상에 스퍼터링 또는 스플래싱되는 것을 방지하도록 상기 밀봉물에 상기 증발 소스를 위치시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  22. 제21항에 있어서,
    상기 기판과 상기 증발 소스 사이에 간접적인 통로를 획득하기 위하여 상기 기판에 대하여 상기 증발 소스를 위치시키는 단계를 포함하는 것을 특징으로 하는 강유전성 박막 형성 방법.
  23. 강유전성 메모리 셀들 및 강유전성 메모리 소자의 제작에서 제1항 내지 제22항 중 어느 한 항에 따른 방법의 사용으로서,
    하나 이상의 제1 및 제2 전극 구조물들 사이에 위치되는 강유전성 물질은 VDF 저중합체 또는 VDF 공저중합체의 박막 형태로 강유전성 물질이 제공되는 강유전성 박막 형성 방법의 사용.
  24. 제23항에 있어서,
    상기 전극 구조물들의 물질은 티타늄, 금, 알루미늄 또는 티타늄 질화물 또는 전도성 중합체 또는 그 조합물들로서 선택될 수 있는 것을 특징으로 하는 강유전성 박막 형성 방법의 사용.
  25. 제23항에 있어서,
    상기 제1 및 제2 전극 구조물들 중 적어도 하나와 VDF 저중합체 또는 VDF 공저중합체의 박막의 사이에 인터페이스 층이 제공되는 것을 특징으로 하는 강유전성 박막 형성 방법의 사용.
  26. 제25항에 있어서,
    상기 인터페이스 층의 물질은 높은 유전 상수를 갖도록 선택되는 것을 특징으로 하는 강유전성 박막 형성 방법의 사용.
  27. 제25항에 있어서,
    상기 인터페이스 층의 물질은 전도성 중합체 박막 또는 폴리비닐 포스포닉 산(PVPA) 박막 물질로서 선택되는 것을 특징으로 하는 강유전성 박막 형성 방법의 사용.
  28. 강유전성 메모리 셀 또는 강유전성 메모리 소자로서,
    VDF 저중합체 또는 VDF 공저중합체의 박막 형태로 제1 및 제2 전극 구조물들 사이에 제공되는 강유전성 메모리 물질을 포함하고,
    상기 VDF 저중합체 또는 VDF 공저중합체의 박막이 상기 전극 구조물들 중 적어도 하나의 구조물상에, 또는 상기 제1항 내지 제22항 중 어느 한항에 따른 방법에 의해 상기 제1 및 제2 전극 구조물 중 적어도 하나의 상기 제1 및 제2 전극 구조물 사이에 제공되는, 강유전성 메모리 셀 또는 강유전성 메모리 소자.
  29. 제28항에 있어서,
    상기 제1 및 제2 전극 구조물들이 각각의 비전도성 기판 또는 후평면상에 평행 스트레이프 전극 세트로서 개별적으로 제공되고, 상기 전극 구조물이 제공된 상기 비전도성 기판은 상기 제1 및 제2 전극 세트의 상기 전극들이 상호간에 수직하게 배향되도록 위치되고, VDF 저중합체 또는 VDF 공저중합체의 박막 형태의 상기 강유전성 메모리 물질이 상기 전극들 사이에 제공되어, 상기 메모리 셀들이 교차 전극들 사이에 상기 강유전성 메모리 물질에 형성되는 것을 특징으로 하는 강유전성 메모리 소자.
  30. 제28항에 있어서,
    상기 제1 및 제2 전극 구조물들은 절연 기판 또는 후평면상에 제공되고 바깥쪽으로 돌출하며, VDF 저중합체 또는 VDF 공저중합체의 박막 형태의 상기 강유전성 물질이 인접한 돌출 제1 및 제2 전극 구조물들 사이에 형성된 함몰부에 제공되어, 메모리 셀들이 그 사이에 형성되는 것을 특징으로 하는 강유전성 메모리 소자.
  31. 제28항에 있어서,
    상기 전극 구조물들은 절연 기판 또는 후평면상에 제공되고 바깥쪽으로 돌출하며, VDF 저중합체 또는 VDF 공저중합체의 박막 형태의 상기 강유전성 물질이 상기 전극 구조물들의 하나 이상의 표면들상에 컨포멀한 코팅으로서 제공되어, 메모리 셀들이 상기 제1 및 제2 전극 구조물들의 표면들 사이에 형성되는 것을 특징으로 하는 강유전성 메모리 소자.
KR1020077028854A 2005-05-10 2006-05-02 강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및강유전성 올리고머 메모리 물질을 갖는 메모리 KR20080009748A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20052263 2005-05-10
NO20052263A NO324809B1 (no) 2005-05-10 2005-05-10 Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer

Publications (1)

Publication Number Publication Date
KR20080009748A true KR20080009748A (ko) 2008-01-29

Family

ID=35277014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077028854A KR20080009748A (ko) 2005-05-10 2006-05-02 강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및강유전성 올리고머 메모리 물질을 갖는 메모리

Country Status (8)

Country Link
US (1) US20090026513A1 (ko)
EP (1) EP1879928A4 (ko)
JP (1) JP2008540841A (ko)
KR (1) KR20080009748A (ko)
CN (1) CN101218265A (ko)
NO (1) NO324809B1 (ko)
RU (1) RU2007145102A (ko)
WO (1) WO2006121336A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8226876B1 (en) * 2006-05-09 2012-07-24 The United States Of America As Represented By The Secretary Of The Navy Solid state extrusion of semi-crystalline fluoro-polymer films
JP4124243B2 (ja) * 2006-06-05 2008-07-23 セイコーエプソン株式会社 記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法
JP4835485B2 (ja) * 2007-03-26 2011-12-14 ダイキン工業株式会社 強誘電性の積層体とその製造方法
US7573063B1 (en) * 2008-05-15 2009-08-11 Xerox Corporation Organic thin film transistors
WO2011078791A1 (en) * 2009-12-23 2011-06-30 Agency For Science, Technology And Research A method of forming a vdf oligomer or co-oligomer film on a substrate and an electrical device comprising the vdf oligomer or co-oligomer film on the substrate
US9324995B2 (en) 2012-04-04 2016-04-26 Nokia Technologies Oy Apparatus and associated methods
US9362565B2 (en) * 2012-04-04 2016-06-07 Nokia Technologies Oy Apparatus and associated methods
US10515768B2 (en) 2012-04-04 2019-12-24 Lyten, Inc. Apparatus and associated methods
FR3004854B1 (fr) * 2013-04-19 2015-04-17 Arkema France Dispositif de memoire ferroelectrique
CN103521406B (zh) * 2013-10-23 2016-03-02 湖南源创高科工业技术有限公司 一种电子设备的涂覆方法及其使用的装置
JP2016155904A (ja) * 2015-02-24 2016-09-01 ユニチカ株式会社 尿素オリゴマー薄膜及びその製造方法
DE102017106431A1 (de) * 2017-03-24 2018-09-27 Aixtron Se Vorrichtung und Verfahren zum Herabsetzen des Wasserpartialdrucks in einer OVPD-Beschichtungseinrichtung
CN107154401A (zh) * 2017-05-17 2017-09-12 南京大学 一种铁电高分子相变实现信息存储的方法及其存储器
US10700093B1 (en) * 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
CN110112289B (zh) * 2019-04-11 2023-06-06 东南大学 分子铁电相变存储器
CN110983286A (zh) * 2019-12-30 2020-04-10 江阴慕达斯真空设备有限公司 一种镀膜产品用降温罩
US11222920B2 (en) 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
JP2022011406A (ja) * 2020-06-30 2022-01-17 セイコーエプソン株式会社 圧電素子、液体吐出ヘッド、およびプリンター
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04175475A (ja) * 1990-11-09 1992-06-23 Hitachi Ltd 低温トラップとターボ分子ポンプとの複合真空排気ポンプ
JPH06341375A (ja) * 1993-06-02 1994-12-13 Ulvac Kuraio Kk 低温トラップ
JPH1056149A (ja) * 1996-08-09 1998-02-24 Sony Corp 強誘電体メモリ及びその製造方法
JP3485297B2 (ja) * 1997-03-17 2004-01-13 松下電器産業株式会社 薄膜の製造方法及び製造装置
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
JP2002299572A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置およびその製造方法
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
JP4755800B2 (ja) * 2002-08-20 2011-08-24 関西ティー・エル・オー株式会社 フッ化ビニリデンオリゴマー薄膜製造方法及び該薄膜を用いたデバイス

Also Published As

Publication number Publication date
EP1879928A4 (en) 2009-12-02
NO20052263L (no) 2006-11-13
EP1879928A1 (en) 2008-01-23
CN101218265A (zh) 2008-07-09
WO2006121336A1 (en) 2006-11-16
JP2008540841A (ja) 2008-11-20
RU2007145102A (ru) 2009-06-20
US20090026513A1 (en) 2009-01-29
NO20052263D0 (no) 2005-05-10
NO324809B1 (no) 2007-12-10

Similar Documents

Publication Publication Date Title
KR20080009748A (ko) 강유전성 박막을 형성하기 위한 방법, 상기 방법의 사용 및강유전성 올리고머 메모리 물질을 갖는 메모리
Ducharme et al. Ferroelectric polymer Langmuir-Blodgett films for nonvolatile memory applications
Mao et al. Ferroelectric properties and polarization switching kinetic of poly (vinylidene fluoride-trifluoroethylene) copolymer
US6734478B2 (en) Ferroelectric memory circuit and method for its fabrication
KR100469750B1 (ko) 다층산화물 인공격자를 갖는 소자
Lee et al. Phase formation and ferroelectricity of sol-gel derived (Pb, La) TiO 3 thin films
US20110108899A1 (en) Ferroelectric organic memories with ultra-low voltage operation
Lee et al. Highly c-axis oriented Pb (Zr, Ti) O 3 thin films grown on Ir electrode barrier and their electrical properties
KR101056867B1 (ko) 초저 표면거칠기를 갖는 강유전성 ｐｖｄｆ／ｐｍｍａ 박막을 적용한 비휘발성 메모리 디바이스의 제조방법
Zhu et al. Microstructural and electrical properties of BaTiO3 epitaxial films on SrTiO3 substructures with a LaNiO3 conductive layer as a template
Zhu et al. La-doped effect on the ferroelectric properties of Bi 4 Ti 3 O 12–SrBi 4 Ti 4 O 15 thin film fabricated by pulsed laser deposition
KR19990006318A (ko) 강유전체막의 퇴적 방법 및 강유전체 커패시터 소자
Sakai et al. Effect of La substitution on electrical properties of highly oriented Bi4Ti3O12 films prepared by metalorganic chemical vapor deposition
Yang et al. Electrical properties of Bi4-xLaxTi3O12 ferroelectric thin films prepared by metalorganic decomposition method
EP1730746B1 (en) Creation of electron traps in metal nitride and metal oxide electrodes in polymer memory devices
RU210435U1 (ru) САМОСОВМЕЩЕННЫЙ СЕГНЕТОЭЛЕКТРИЧЕСКИЙ КОНДЕНСАТОР С ЭЛЕКТРОДАМИ ИЗ LaNiO3
Ducharme et al. Physics of two-dimensional ferroelectric polymers
Kim et al. (Bi, La) 4 Ti 3 O 12 (BLT) thin films grown from nanocrystalline perovskite nuclei for ferroelectric memory devices
Jiang et al. Ferroelectric properties of lead zirconate titanate thin film on glass substrate crystallized by continuous-wave green laser annealing
Liu Optimization of Epitaxial Ferroelectric Pb (Zr0. 52, Ti0. 48) O3 Thin-Film Capacitor Properties
KR100967110B1 (ko) 하부층의 배향성을 따르는 강유전체막 형성 방법 및 그를이용한 강유전체 캐패시터 형성 방법
Kim et al. Stacked Pt/BLT/Pt/IrOx/Ir capacitor for high density feram
Park et al. Single Grained PZT Array Fabricated by Physical Etching of Pt Bottom Electrode
Ohara et al. Ferroelectric Properties of Pt/Pb5Ge3O11/Pt and Pt/Pb5Ge3O11/HfO2/Si Structures
Ryu et al. Phase formations and electrical properties of Bi3. 15La0. 85Ti3O12 and Sm-Doped Bi3. 073La0. 85Sm0. 077Ti3O12 thin films with annealing temperature

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application