CN101218265A - 形成铁电薄膜的方法、该方法的用途以及具有铁电低聚物存储材料的存储器 - Google Patents

形成铁电薄膜的方法、该方法的用途以及具有铁电低聚物存储材料的存储器 Download PDF

Info

Publication number
CN101218265A
CN101218265A CNA2006800250301A CN200680025030A CN101218265A CN 101218265 A CN101218265 A CN 101218265A CN A2006800250301 A CNA2006800250301 A CN A2006800250301A CN 200680025030 A CN200680025030 A CN 200680025030A CN 101218265 A CN101218265 A CN 101218265A
Authority
CN
China
Prior art keywords
vdf
oligopolymer
oligomer
ferroelectric
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800250301A
Other languages
English (en)
Inventor
N·约翰逊
徐海生
G·I·莱斯塔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FILM ELECTRONIC Co Ltd
Original Assignee
FILM ELECTRONIC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FILM ELECTRONIC Co Ltd filed Critical FILM ELECTRONIC Co Ltd
Publication of CN101218265A publication Critical patent/CN101218265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F214/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by a halogen
    • C08F214/18—Monomers containing fluorine
    • C08F214/22—Vinylidene fluoride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02269—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by thermal evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/60—Deposition of organic layers from vapour phase
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2506/00—Halogenated polymers
    • B05D2506/10—Fluorinated polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Semiconductor Memories (AREA)
  • Physical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在用于形成偏二氟乙烯低聚物或偏二氟乙烯共聚低聚物的铁电薄膜的方法中，低聚物材料在真空室中蒸发并作为薄膜沉积在冷却到由已沉积VDF低聚物或共聚低聚物薄膜的工艺参数和物理性质所确定原料VDF的基底上。在用于制造铁电存储单元或铁电存储装置的本发明方法的应用中，铁电存储材料以设置在电极结构之间的VDF低聚物或VDF共聚低聚物薄膜的形式来提供。通过这种方式制造的铁电存储单元或铁电存储装置具有提供在第一和第二电极结构的至少一个之上的VDF低聚物或VDF共聚低聚物薄膜形式的存储材料，使得薄膜提供在电极结构的至少一个之上或者第一和第二电极结构之间。

Description

形成铁电薄膜的方法、该方法的用途以及具有铁电低聚物存储材料的存储器
本发明涉及一种用于形成偏二氟乙烯(VDF)低聚物或偏二氟乙烯(VDF)共聚低聚物的铁电薄膜的方法，其中所述VDF低聚物或包含另外的低聚物的VDF共聚低聚物通过蒸发沉积并在基底上形成薄膜，其中蒸发在装有基底和蒸发源的密封外壳中进行；还涉及本发明的方法在铁电存储单元或铁电存储装置的制造中的用途；最末还涉及在至少一个第一和第二电极结构之间提供VDF低聚物或VDF共聚低聚物薄膜形式的铁电存储材料的铁电存储单元或铁电存储装置。
众所周知的是，在某些状况下的各种聚合物显示铁电性质，即，它们可看作是具有偶极性质的驻极体，使得它们可向相反极化方向转换。铁电聚合物已经提出并作为将其极化行为用于二进制数据存储的铁电存储器中的存储材料来应用，因为为此目的的铁电存储单元设置为特定极化状态之一，并且可从那一种状态转换为另一种状态。因此，两种极化状态的集合可用来表示逻辑零或逻辑一的任一种状态。由于铁电存储单元中的设置剩余极化可能几乎无限期地保持，所以铁电存储器极适合于长期数据存储。铁电聚合物的一个众所周知的实例是聚偏二氟乙烯(PVDF)，它在偏二氟乙烯单元上显示大电偶极矩，并且具有带有不同单元晶胞和分子构象的若干晶相。存在所谓的I相即β相、II相即α相以及III相即γ相。在这些相中，仅I和III相显示铁电性质。在为I相即β相的情况中，垂直于整个晶体的分子链或c轴的大电偶极以特定方向排列，因为分子链具有带有与其它晶体形式不同的确定的全反式构型的锯齿形平面结构。因此，β相的PVDF具有大自发极化，这使它特别适合作为铁电存储材料。PVDF的一个问题在于，β相仅可通过施加机械力或者还通过施加电力来获得，但是，这些方法不易于应用到例如对于在铁电存储器中的使用是优选的极薄的PVDF薄膜的制备。对于所有实用目的，PVDF最初可通过流延、然后将流延膜经过多次机械拉伸来形成厚铁电膜。但是，至少自1990年以来已经发现，适合的铁电薄膜可通过合成通常缩写为P(VDF-TrFE)的偏二氟乙烯(VDF)和三氟乙烯(TrFE)的共聚物来获得。三氟乙烯通过以下方式来改变结晶过程的动态动力学：铁电膜可通过由溶液旋涂或流延来获得。此外，P(VDF-TrFE)共聚物的优点在于，它们从铁电性转变为顺电性的居里温度始终低于大约为150℃的熔点。但是，它的缺点在于，甚至P(VDF-TrFE)的薄膜也可能不适合用于采用小于90nm的线宽制造的装置，因为旋涂的(VDF-TrFE)薄膜不够均匀的。通常形成细丝，以及通过扫描电子显微镜可以看到，它们可能延伸到大约40至100nm。此外，铁电畴也大于90nm的线宽。
P(VDF-TrFE)薄膜的另一个缺点在于，无法在沉积过程中控制铁电畴或晶界的取向，并且这导致P(VDF-TrFE)膜非常从容易产生印记(imprint)，因为长时间未改变、即没有经过极化反转或转换的所设极化状态倾向于变为陷入所设极化状态，因此很难读取或改写有印迹的存储单元。为了避免印迹现象，已经提出，应当与电极表面垂直地形成晶界，使得任何印迹场(imprint field)将垂直于转换场(switching field)，因而不影响转换，即读出或改写存储单元的操作。但是，到现在为止，没有公开除了通过适当地以高频来回转换非寻址铁电存储单元的极化来执行刷新操作之外的用于避免印迹的适当技术。但是，这可能使存储单元疲劳并降低它的使用寿命。
如上所述，加工P(VDF-TrFE)共聚物以便形成薄膜的有利方法是通过使用溶剂旋涂。这固有地限制了可实现结构的复杂度，因为一种聚合物薄膜层的沉积中使用的溶剂可能侵蚀沉积过程中先前沉积的层。当通过溶液旋涂制作多层时，还必须确保用来形成新的层的溶液能够润湿已经沉积的层。这种可湿性匹配的问题限制了溶剂的选择。旋涂(即整体或全表面沉积)的另一个缺点在于，沉积和图案化无法在同一个操作中进行并使得局部图案化。对于多种电子装置，这是不利的，因为有时需要应用基本平面内图案化。另一个问题在于，对于具有基于硅的部件的集成混合电路中的P(VDF-TrFE)材料，P(VDF-TrFE)的居里温度或低熔点对加工所用温度有某些限制。最后，还有一个缺点在于，共聚物P(VDF-TrFE)具有比纯聚偏二氟乙烯更低的剩余极化强度。其原因在于，三氟乙烯单体具有远比偏二氟乙烯单体更低的偶极矩，以及共聚物P(VDF-TrFE)薄膜总是包含无定型(即非结晶)区。一些年来已经知道，可形成具有铁电晶相的VDF低聚物，并且已经表明，它呈现极化转换。另外，VDF低聚物具有能使VDF低聚物成为铁电存储材料的优良候选的高偶极矩，这点的确最近在文献中提出。基于对这个事实的了解，本发明研究了铁电低聚物作为铁电存储装置中的存储材料的用途。
早在1991年，如Takeda等人的“Preparation and piezoelectricity of βform poly(vinylidene fluoride)thin film by vapour deposition(通过气相沉积的β型聚(偏二氟乙烯)薄膜的制备和压电现象)”(Thin Solid Films，202，第205-211页(1991年))中公开的那样，聚偏二氟乙烯和偏二氟乙烯低聚物薄膜通过气相沉积来制备。PVDF和VDF低聚物薄膜均通过在冷却到低于-150℃的基底上进行蒸发来沉积。已沉积薄膜PVDF聚合物和VDF低聚物呈现其中的分子取向与基底平行的β相，值得注意的是VDF低聚物薄膜的压电常数比PVDF的压电常数高约50倍。
蒸发过程中的电场的施加是Noda等人的论文“Stucture ofvinylidene fluoride oligomer thin films on alkali halide substrate(碱性卤化物基底上的偏二氟乙烯低聚物薄膜的结构)”(Journal of Applied Physics，第86卷，第7期，第3688-3693页(1999年))的主题，该论文公开了VDF低聚物在真空中蒸发到保持为从室温至90℃的KCl(001)基底上，在低于50℃下形成无极性α相，但是从该相到极性β相的相变可通过将基底从50℃升高到80℃来诱发。有人建议，VDF低聚物的分子链借助于足够的热运动下的静电相互作用沿K+或Cl-的(110)对齐其c轴。
在Noda等人的论文“Structure and Ferroelectric Natures of EpitaxiallyGrown Vinylidene Fluoride Oligomer Thin Films(外延生长偏二氟乙烯低聚物薄膜的结构和铁电性质)”(Japanese Journal of Applied Physics，第39卷，第6358-6363页，第1部分，第11期，(2000年11月))中，首次揭示了VDF低聚物薄膜的铁电特性。已经发现，37nm厚的KBr基底上的外延生长VDF低聚物薄膜显示大约200MV/m的矫顽磁场，以及VDF低聚物薄膜的极化反转通过压电响应图像以及滞后曲线来证实。应当注意，大约200MV/m的所估算矫顽磁场远比聚偏二氟乙烯要大。这个研究还清楚地表明，VDF低聚物的薄膜可能在分子尺度上具有铁电功能性，因此可能是例如高密度分子存储器和其它纳米尺度装置中新的电子材料的候选。
在论文“Molecular Ferroelectricity of Vinylidene Fluoride OligomerInvestigated by Atomic Force Microscopy(通过原子力显微镜研究的偏二氟乙烯低聚物的分子铁电性)”(Japanese Journal of Applied Physics，第4卷(2001))，第4361-4364页，第1部分，No.6B(2001年6月))中，Noda等人进一步研究了VDF低聚物薄膜中形成的局部铁电畴的纳米尺度电性质。局部极化强度和压电响应的观察结果显示，通过将DC或脉冲电压施加到导电AFM端与底电极之间，在纳米厚的VDF低聚物薄膜中可逆地形成和清除极化畴。产生65nm的局部铁电畴，并且作者建议，VDF低聚物可能是铁电应用如高密度数据存储装置的有前途的候选。在2002年的论文“Polarization Reversalin Vinylidene Fluoride OligomerEvaporated Films(偏二氟乙烯低聚物蒸发膜的极化反转)”(PolymerPreprints Japan，第51卷，第12期)中，Noda等人还发表了分别以15MHz和800Hz的频率测量的500nm厚的VDF低聚物膜的滞后曲线。发现电位移的最大极化强度位于±150mC/m2之间，与从前一种情况的大约120V改变为后一种情况的超过150V的矫顽磁场之间的范围，它显示更方形的滞后曲线。此外，Noda等人的“Investigation of FeroelectricProperties of Vinylidene Fluoride Oligomer Evaporated Films(偏二氟乙烯低聚物蒸发膜的铁电性质的研究)”(Material Research Society Symp.Proceedings，第748卷(2003))公开了对在液态氮温度左右蒸发到各种基底上的偏二氟乙烯低聚物膜的研究。它表明，形成的VDF低聚物膜主要为铁磁相，即结晶成I型即β相，以及分子链取向平行于基底表面，而与基底材料和VDF低聚物膜的厚度无关。以实验方法验证铁电性质和行为，并且发现500nm厚的薄膜的极化强度大约为250mC/m2，矫顽电压大约为60V。在该矫顽电压的电流响应大约为75nA。换言之，这篇论文证实了与具有大约250mC/m2的剩余极化强度以及略高于100MV/m的矫顽磁场强度的铁磁膜有关的早期发现。
在Matsushige和Yamada的“Ferroelectric Molecular Films withNanoscopic High-density Memories(纳米高密度存储器的铁电分子膜)”(Annals of the New York Academy of Sciences 960第1-15页(2002年))中，对于PVDF和PVDF共聚物以及偏二氟乙烯(VDF)低聚物描述了超薄铁电分子薄膜中的纳米尺度的极化畴的形成和可视化。通过蒸发形成VDF低聚物薄膜，并且要求保护这些薄膜的极化转换行为。Matsushige和Yamada断定，这种极性形式的VDF低聚物具有实现分子尺度的铁电性的可能，因而可被认为是高密度分子存储器中的存储材料的候选。但是，在这篇论文中没有给出VDF低聚物的具体量化结果。
Noda等人的“Remanent Polarization of Evaporated Film of VinylideneFluoride Oligomers(偏二氟乙烯低聚物的蒸发膜的剩余极化)”(Journal ofApplied Physics，第93卷，第5期，第2866-2870页(2003年))公开了在液氮温度左右蒸发到铂表面的合成偏二氟乙烯低聚物[CF3(CH2CF2)17]中实现130±3mC/m2的剩余极化强度和矩形D-E滞后曲线。结果表明，偏二氟乙烯低聚物薄膜具有极高的结晶度，以及电偶极与膜表面几乎垂直排列。大于铁电聚合物的矫顽磁场归因于产生于VDF低聚物链上的碘原子的位阻。
上述现有技术出版物清楚地表明，VDF低聚物可能是铁电存储材料的有前途的候选。然而，结果表明，尽管发表的研究结果表明，纳米尺度的铁电畴的形成以及关于剩余磁场和电流输出的铁电性质可能使VDF低聚物本身成为铁电存储器的有前途的候选材料，但现有技术没有明确提供成功制造商品化铁电存储器的铁电存储材料的介绍。但是，这最终依靠是否可开发适当的加工方法。
虽然在某种程度上可看作是本发明的现有技术的上述研究出版物针对使低聚物薄膜用作铁电存储器中的铁电存储材料的可能性，以及还证明VDF低聚物的包括极化转换和高剩余极化强度的铁电性质，但是，这些发现主要基于相当厚的、即具有大约500nm厚度的薄膜。对于更薄的薄膜，几乎没有数据，虽然所述研究文献明确提供了使用高密度铁电存储器中的VDF低聚物膜的建议，但没有明确指出具有所需铁电性质的高品质超薄VDF低聚物膜如何通过一定的方式使其适合在高密度铁电存储器中用作存储材料或者用作线宽小于100nm的存储材料。所引用研究文献也没有针对用来确保高质量超薄VDF低聚物膜的形成的工艺步骤和参数、同时避免对薄膜质量有害并使它们不适合用作存储材料的环境和条件的问题。如上所述，共聚物P(VDF-TrFE)已经证明特别适合作为存储材料。通过毫不困难的类推，对于的铁电共聚低聚物可预期同样的情况，但是文献中没有关于这些方面的数据，并且没有它们的应用的提示。
因此，本发明的第一目的是提供一种用于制作超薄VDF低聚物或VDF共聚低聚物铁电膜以便将其作为高密度铁电存储器中的存储材料的利用达到最全面程度的方法。在那个方面，特别希望铁电VDF低聚物或VDF共聚低聚物将使得能够实现具有小于0.1μm的线宽和相当小的间距的矩阵可寻址铁电存储器。
本发明的第二方面是提供一种控制沉积过程中的外部和环境因素以免因这类因素引起所沉积薄膜质量劣化的方法。
本发明的第三目的是提供本发明的方法在制造铁电存储单元或铁电存储装置中的用途。
最后，本发明的第四目的是提供一种具有最小拓扑限制的铁电存储单元或铁电存储装置，其中存储材料是通过本发明方法提供的铁电低聚物或共聚低聚物。
根据本发明，上述目的以及其他特征和优点采用这样一种方法来实现，所述方法的特征在于以下步骤：将密封外壳抽真空到低于1毫巴，将所述基底冷却到某个温度范围，在所述温度范围大部分所述低聚物或共聚低聚物以极性晶相结晶并平行于基底取向，但不低于外壳中水的饱和蒸气压等于冷却开始时水蒸气分压时所对应的温度，将所述低聚物或共聚低聚物蒸发到基底上以形成具有预定厚度的薄膜，以及在沉积的低聚物或共聚低聚物薄膜达到预定厚度之后，将基底的温度升高到室温；以及本发明的用途，其中所述铁电材料以在一个或多个第一和第二电极结构之间的VDF低聚物或VDF共聚低聚物薄膜形式提供；最后，铁电存储单元或铁电存储装置，其特征在于在至少一个电极结构上或者在所述至少一个第一和第二电极结构的第一和第二电极结构之间提供所述VDF低聚物或VDF共聚低聚物薄膜。
通过所附从属权利要求书，本发明的其他特征和优点将会非常清楚。
现在结合本发明的一般背景的概述以及关于根据本发明的方法的示范实施例、其在制造铁电存储单元或装置中的用途，以及结合采用根据本发明的方法制作铁电存储单元或铁电存储装置的实例，结合附图，更详细地说明本发明，附图包括：
图1a表示VDF单体的结构，
图1b为五单元VDF低聚物的结构，
图2为采用本发明的方法以不同沉积温度所沉积的VDF低聚物膜的FTIR谱，
图3称作其IR谱带，为非极性α相和极性β相的谱比(spectral)与基底温度的函数，
图4表示水的蒸汽压力与温度的函数，
图5表示本发明所使用的蒸发器装置的截面图，
图6表示采用本发明方法在-90℃下沉积的VDF低聚物膜在退火步骤之前和之后的FTIR谱，
图7说明具有Au电极并采用本发明方法沉积的600厚的VDF低聚物膜的滞后曲线，
图8是采用本发明方法沉积的铁电VDF低聚物的所谓的PUND测定，
图9说明采用本发明方法沉积并具有金电极的存储单元中的VDF低聚物膜的疲劳曲线，
图10a说明在非最佳条件下沉积的VDF低聚物膜中的气泡形式的缺陷，
图10b说明在非最佳条件下沉积的VDF低聚物膜中的裂纹形成，
图10c说明采用本发明方法沉积的VDF低聚物膜，
图11a表示TrFE单体的结构，
图11b表示二单元VDF-TrFE共聚低聚物的结构，
图12说明具有采用本发明方法沉积的低聚物或共聚低聚物的保形层的三维电极结构的截面，
图13a是采用本发明方法沉积的VDF低聚物的结构和取向，
图13b是采用本发明方法沉积的VDF-TrFE共聚低聚物的结构和取向，
图14是采用本发明方法沉积的层中的VDF低聚物晶体的取向和排序，
图15a是无源矩阵可寻址铁电存储器的平面图，
图15b是沿A-A线截取的图15a的存储装置的截面，
图15c是与图15a中相似的、但具有不同配置的电极和存储材料的无源矩阵可寻址存储器的截面，
图15d通过截面示意说明无源矩阵可寻址铁电存储器的两个组成部分的结合，
图16a是具有柱状电极以及在电极之间横向排列的存储单元的矩阵可寻址铁电存储器的平面图，
图16b图16a的存储装置的截面，
图17a是具有采用本发明方法沉积的VDF低聚物或共聚低聚物的生长层的柱状电极组的截面，其中示出偶极，
图17b是在完全沉积之后的图17a中相同的电极组的截面，其中示出电偶极，
图17c说明图16a中具有柱状电极的存储装置的一个制造步骤，
图17d说明图16a中的存储装置的下一个制造步骤，以及
图17e是图16a的存储装置中的柱状电极的平面布置图，其中具有在柱状电极之间的存储材料中限定的横向存储单元。
为了便于在公开本发明的任何具体实施例之前理解本发明，给出本发明的一般背景的论述。
如本申请的介绍部分所述，在1991年发现，通过控制沉积温度和沉积速率，VDF低聚物可用来形成直接以α相(即顺电相)结晶的薄膜。这引发关于VDF低聚物薄膜的基础以及电气性质的相当广泛的研究，在日本尤其是这样，但是直到最近，即2001年，Noda等人才发现，VDF低聚物呈现偶极极化行为和滞后以及极化反转，这些对于它在铁电存储器中的应用是必要的。但是，直到现在，尽管原子力显微镜已经用来局部探测薄膜以及检测亚微米范围的铁电畴并且还实行极化反转，但仍然没有公开关于超薄低聚物薄膜、具体为VDF低聚物的铁电性质的具体结果。已经公开相当厚的(即厚度为大约500nm)的VDF低聚物膜的已发表研究结果，显示明确限定(well-defined)的滞后曲线，其中具有大约为13mC/cm2的大剩余极化强度以及大约为120MV/m的矫顽磁场。通过利用原子力显微镜，已经能够局部探测超薄VDF低聚物膜并检测其中的铁电畴以及实现极化的反转。对于超薄膜，没有发表已测量滞后曲线或所谓的PUND测量(用来探测铁电材料的一系列标准脉冲，包括负预置脉冲，之后跟随2个正脉冲和2个负脉冲)形式的电气数据。缺少关于铁电低聚物的超薄膜的这种数据可能与无法以所需质量、例如没有可能不利地影响其铁电行为的缺陷地来制作这类薄膜相关。但是，本申请人为了得出用于制造超薄VDF低聚物或共聚低聚物铁电薄膜的适当方法而进行的研究通常得到高质量薄膜以及有关滞后曲线和疲劳曲线的测量结果，这些测量结果表明，根据本发明的方法能够实现本发明的上述目的，关于这些方面将在描述结束时进一步说明。
为了能够将超薄VDF低聚物膜作为铁电薄膜存储器中的存储材料来应用，质量方面的要求与对于PVDF或P(VDF-TrFE)存储膜所规定的要求相当相似。具体来说，需要避免薄膜中的裂纹和针孔、当顶部金属电极在已沉积存储材料上沉积时可能导致短路的缺陷。无法看到在以上作为现有技术引用的已发表研究中完全解决这个问题。因此，本申请人的工作针对本发明方法在工业规模上的实现，并且这意味着，沉积的低聚物薄膜的质量必须在大面积上保持并且至少能够覆盖四英寸晶片。另外，在该上下文中以及为了满足工业应用的工艺经济性的要求，沉积时间不能太长。在上述研究出版物中，特别是在公开或表明极化结果的以下论文中，对于各基底或晶片的处理时间存在明显突出的两个参数：Noda等人的“外延生长偏二氟乙烯低聚物薄膜的结构和铁电性质”(Japanese Journal of Applied Physics，第39卷，第6358-6363页，第1部分，第11期，(2000年11月))；“通过原子力显微镜研究的偏二氟乙烯低聚物的分子铁电性”(Japanese Journal of Applied Physics，第4卷(2001)，第4361-4364页，第1部分，第6B期(2001年6月))；“偏二氟乙烯低聚物蒸发膜中的极化反转”(Polymer Preprints Japan，第51卷，第12期(2002))；“偏二氟乙烯低聚物蒸发膜的铁电性质的研究”(MaterialResearch Society Symp.Proceedings，第748卷(2003))；Matsushige和Yamada的“纳米高密度存储器的铁电分子膜”(Annals of the New YorkAcademy of Science 960，第1-15页(2002年))；以及最后Noda等人的“铁电偏二氟乙烯低聚物蒸发薄膜的热电现象”(Japanese journal ofApplied Physics，第42卷(2003)，第134-1336页，2003年11月)。第一个是处于2-4/分钟的范围的沉积速率，并且这意味着，甚至对于作为满足本发明目的的目标的500厚的VDF低聚物膜，沉积时间大约为125-250分钟。延长各低聚物涂敷晶片的周转时间的第二参数是将晶片从沉积时极低的基底温度加热到室温所需的时间。所有现有技术表明，在沉积VDF低聚物膜之后，晶片必须在真空中非常缓慢地加热到环境温度。然而没有关于在实际时间消耗方面这表示什么含意的指示，但本申请人已经发现，关于总循环时间，3°K/分钟的加热速率必须认为是最小值，但是可能有利地更大。
本发明具体涉及采用偏二氟乙烯低聚物(VDF低聚物)或者偏二氟乙烯共聚低聚物(VDF共聚低聚物)来形成作为铁电薄膜存储器中的存储材料的铁电薄膜的方法。偏取代乙烯单体通常具有式H2CCX2，其中X通常为氯、氟或氰基，具有多个单元的单体称作偏取代乙烯树脂。偏取代乙烯本身基于从乙烯中去除一个原子得到的乙烯基CH2＝CH-。换言之，偏二氟乙烯是简单地带两个氟原子的偏取代乙烯。VDF低聚物由链接在一起的有限数量的这类单元来形成，并且如上所述显示为铁电体，即在特定条件下形成时具有极性晶相。
图1a说明VDF单体的结构。两个氢原子与第一碳原子连接，第一碳原子与第二碳原子形成双键。两个氟与第二个碳原子连接。图1b说明VDF共聚低聚物的结构，在这里呈现为5个VDF单体的链，但没有显示具体端基。VDF分子的碳原子结合到其相邻碳原子，并形成低聚物链的骨架，该低聚物的骨架与所选端基(未示出)相连。
图2说明以不同基底温度(即分别以-80℃和-90℃的基底温度)沉积的VDF低聚物薄膜的傅立叶变换红外(FTIR)光谱图。大家会看到，在-80℃沉积温度下无极性II相(α相)占优势，在-90℃沉积稳定下极性I相(β相)占优势，表明以-80℃与-90℃之间的区间沉积的薄膜显示出极性β相的分数(fraction)增加。根据光谱测定，无极性II相(α相)和极性I相(β相)相应的分数可估计为温度的函数。这可通过采用光谱图来进行。在图3中，1210cm-1带与880cm-1带的比率确立薄膜中的无极性α相的分数，而1273cm-1带与880cm-1带的比率则用于确立薄膜中的极性β相的分数。这些比率如图3所示。在这里可以看到，无极性α相在高温占优势，极性β相实际上在室温出现，以及β相的分数在温度下降时继续增加。在-80℃，极性β相形成VDF低聚物膜的大部分，并且在大约-150℃达到峰值，-150℃可看作是令VDF低聚物的沉积获得铁电薄膜的最小基底温度。应当注意，880cm-1处的IR带始终存在于所有样品中，以及它的强度没有随样品的制备条件过多改变。因此，它适合作为估算低聚物和共聚低聚物薄膜中的α和β相的分数的内部参考。
根据由本发明人进行的研究已经发现，VDF共聚低聚物(即具有三氟乙烯的VDF，VDF-TrFE)的沉积沿类似于线进行。但是，对于共聚低聚物VDF-TrFE，极性β相在远比VDF低聚物更高的温度占VDF-TrFE共聚低聚物薄膜的大部分，而VDF低聚物可能在-40℃至-50℃左右极性β相便占VDF低聚物薄膜的大部分。
现在详细说明本发明方法的示例性实施例并就此而论，应当强调选择形成低聚物或共聚低聚物的适当沉积温度的重要性。沉积必须在具有上限和下限的温度区间进行。上限从所需晶相(即铁电)及其取向中得出。
重要的不仅是获得极性晶相的尽可能高的分数，而且还已经发现，VDF低聚物在低于-80℃沉积时获得低聚物晶轴的取向平行于基底的极性II相即β相。这适用于纯VDF低聚物。如果温度升高到高于-80℃，则无极性α相开始占优势。温度更高时，沉积的低聚物的晶轴无规取向。温度下限取决于在冷却供沉积用基底支架之前的真空系统的特性。因此，温度下限由这个温度给出，在该温度下所对应的水的饱和蒸汽压等于冷却基底支架之前的体系中的水蒸汽的分压。这涉及以下事实：基底需要冷却到低于-80℃以获得极性晶型I。在冷却过程中，真空室中的一部分残留水蒸汽会在基底(即晶片)的表面上凝结。例如，水蒸汽的分压为10-6毫巴且粘着系数(sticking coefficient)为1时，每隔三秒形成单层水分子。图4表示水的蒸汽压与温度的函数关系。大家会看到，在大约-122℃，水的蒸汽压为10-6毫巴，而在-140℃，水的蒸汽压下降到10-9毫巴。大多数普通高真空系统具有10-7至10-6毫巴的基本压力而水的分压为同一数量级，因为真空系统中65-95％的残留气体是水蒸汽—在对系统抽真空时较重的分子先于较轻的分子被抽走。换言之，如果在高真空系统中用约-140℃作为沉积温度，则大量水将在表面凝结，但是在具有低至10-11毫巴的超高真空系统中低于-140℃的沉积温度是可接受的。此外，甚至在正好高于温度下限的温度下，水将在表面凝结，因此应当选择尽可能高。这涉及在沉积之后当基底晶片从真空室移走之前被加热到环境温度时会发生什么情况。在这个过程中，冷凝水将从晶片中释放。晶片加热越快，则水释放也越快。水的释放可能导致晶片中气泡或裂纹的形成，这点下面进行说明。减轻晶片基底上的冷凝水的影响的一种方式是在沉积低聚物薄膜之后缓慢加热晶片，由此使得系统有更延长的静置时间。
低聚物或共聚低聚物薄膜通过蒸发来沉积，为此可采用如图5所示并且其本身是本领域已知的蒸发器系统。图5示出气相沉积室或外壳的示意截面，其中包括：简称为蒸发器的蒸发坩锅2；以及支撑基底8的基支架3，其中条状金属化电极设置在基底的暴露表面，在这里该表面的取向基本平行于坩锅的表面，冷却剂输送管7与基底支架3连接。蒸发器2可属于敞开型或者配备了有孔盖。外壳1连接到对室抽真空的真空泵4，此外，室包括：可用于控制沉积时间的闸门5，即，它在低聚物或共聚低聚物层达到预期厚度时关闭；以及用于监测已沉积低聚物或共聚低聚物薄膜的厚度的装置6。沉积速率以及沉积薄膜的生长和厚度可由用于外壳1中设置的厚度监测器的装置来控制，如图5所示。为了形成铁电存储装置，沉积低聚物或共聚低聚物膜，覆盖设置在基底8的表面的电极结构。这些电极通常作为平行条状金属化来沉积，以便形成铁电存储装置中的第一电极组。
在低聚物或共聚低聚物薄膜形式的存储材料沉积在电极上之后并经最终处理之后，具有第一电极组和沉积铁电薄膜的基底可与第二部件结合，所述第二部件包括具有类似于第一组电极的第二组平行条状电极的绝缘底板，但现提供并使其位于存储薄膜层上使得第二组电极的取向垂直于第一组电极，从而在任一组的两个相交电极之间的存储材料中限定并创建能够以两种极化状态中的任一种的形式存储二进制数字的存储单元。下面更详细地进一步论述蒸发室的真空系统的其他可能的变体以及根据本发明的方法涂有铁电薄膜的其他种类的电极结构。
现在论述用于施用偏二氟乙烯低聚物铁电薄膜的本发明方法的第一实施例。
具有如图1b所示即式Y-(VDF)y-Z的结构的VDF低聚物原料被选择用于蒸发和沉积，优选以多分散性大于1的粉末形式，其中Y和Z是不同的端基，y为整数。更优选选择具有特定长度的VDF低聚物原料。而且选择具有小于100个重复单元的VDF低聚物。具有将由低聚物膜覆盖的电极组的基底8安装在基底支架3中，并放置在真空室中，如图5所示。真空室这时在按照如上所述选择的温度下抽真空，以及选择在-80℃与-105℃之间沉积VDF低聚物薄膜。在-80℃时形成的沉积VDF低聚物I相即β相占大部分。另一方面，基底支架3和基底8的温度不应当低于外壳中水的饱和蒸汽压等于冷却开始之前的水蒸汽分压时所对应的温度。原因在于，应当消除冷凝，换言之，如果在冷开始之前分压为10-4毫巴，则冷却之后的最小适用温度大约为-100℃。但是，如图5所示，真空室可配备设置在外壳1中的某个位置并冷却到实质上更低温度(如-140℃或者以下)的冷阱9，使得蒸汽仍然可在其中凝结和冻结。在可通过向基底支架提供适当冷却剂来进行的基底的适当冷却之后的下一个步骤中，VDF低聚物采用所选蒸发沉积速率从坩锅或蒸发器中蒸发。已经表明，VDF晶体在60℃已经开始升华，熔化曲线在150℃升高到峰值。过程的经济性意味着蒸发速率应当尽可能高，这意味着，蒸发器的温度应当高于100℃，从而提供大约2/s-1的沉积速率。将蒸发器温度(即坩锅中的VDF低聚物)升高到约150℃将产生实质上更高的沉积速率，由于当今的发展针对制备大约150至100nm厚度的薄膜的可能性，所以优选这些薄膜可在一分钟左右沉积。事实上在本发明方法的实际沉积实施方案中可成功地获得700/分钟或者大约12/秒的沉积速率沉积的VDF低聚物膜已经达到预期厚度之后(可通过真空室中设置的厚度监测器6测量)，通过关闭例如如图5所示设置在蒸发器2与基底支架3之间的闸门5来终止沉积，以及基底温度则比较缓慢地升高到室温。温度升高可优选在超过3K/分钟的速度下进行，在略微超过半个小时后将达到室温。特别应当注意，真空室中的残留水蒸汽是个问题，因为它可能使得冷凝水从晶片释放时已沉积低聚物薄膜上形成各种表面缺陷，例如针孔、气泡以及裂纹，这点如上所述。
如上所述，虽然重要的是，在沉积VDF低聚物期间基底温度不要太低，但同时必须认可，一部分沉积的VDF低聚物结晶为无极性II相即α相，如同在-80℃至-105℃下进行沉积时的情况那样。因此，在本发明方法的该实施例中，极为重要的一个方面是，最终步骤在基底已经加热以室温之后以及在沉积之后进行，沉积的VDF低聚物薄膜的热处理或退火应当在50℃至150℃下进行。从图6所示的FTIR谱图中可以看到，在-90℃下沉积的VDF低聚物薄膜的大部分以极性β相结晶，但是仍然包括一定量的α相无极性晶体。这时，通过在100℃下对沉积的VDF低聚物膜退火，额外经100℃退火的FTIR谱图与-90℃下沉积所记录的FTIR谱图的比较表明，由α相对谱图所作的贡献大部分消失，因此表示无极性α相晶体被转化为极性β晶相，并且改进了沉积的VDF低聚物的均匀结晶度，从而产生具有进一步增强的铁电特性的更为改进的低聚物薄膜。
采用本发明方法的以上公开的实施例所沉积的VDF低聚物薄膜的有利铁电性质通过滞后曲线的测量、极化转换行为以及疲劳曲线的确定来确证。图7说明采用在金电极之间沉积的600(60nm厚)的VDF低聚物膜所得到的滞后曲线。滞后采用具有11伏特幅度的三角波以10Hz的频率来测量。从滞后曲线可以看到，它接近正方形，但明确限定的尖端以及大约12.5mC/cm2的剩余极化强度以及实际上不是更高的饱和极化强度。矫顽电压为6伏特，对于60nm厚的薄膜，这表示矫顽磁场可估算为100MV/m。本领域的技术人员众所周知，在这时，例如一种剩余极化状态可用来表示存储的逻辑零，以及另一种剩余极化状态可用来表示定义存储的逻辑一。剩余极化状态对于无限长的时段是稳定的，以及设置剩余 极化状态可通过施加高于矫顽电压VC的切换电压VS转换到相反方向。从图7中可以看到，切换电压例如可能大约为10伏特。如果它为正，则处于剩余极化状态的存储单元仅被极化到饱和，在切断切换电压之后，存储单元再次回复到原始极化状态，因而保持存储的逻辑零。另一方面，存储逻辑一的处于负剩余极化状态的存储单元将通过正切换电压来转换，极化状态沿滞后曲线逆时针进行，直至达到正饱和状态，此后，在切断切换电压时，存储单元将翻转到正极化状态，因而这时可看作是存储逻辑零。如果这不是要成为改写过程，则原始逻辑一仅可通过施加类似的大切换电压-VS以及沿滞后曲线将极化从正剩余极化状态驱动到负饱和值来重置，此后，切断切换电压-VS将使存储单元重新翻转到其原始状态、即负剩余极化状态，因而重置存储的逻辑一。
为了确认所测量滞后曲线所表明的结果，通过采用所谓的PUND(positive up，negative down)测定程序来进行进一步测试，该程序使用标准脉冲序列来探测铁电材料，该标准脉冲序列由负预置脉冲之后跟随序次的两个正脉冲和两个负脉冲组成。已经对于极厚的、即厚度大约为500nm的膜发开了这类测定，但以前没有对通过本发明方法的以上所述实施例所得到的超薄VDF低聚物膜公开这类测定。图8说明采用11伏特和30ms时长的脉冲所进行的PUND测定结果。从图8中将会看到，结果证实了预计的优良转换行为，以及所得输出响应曲线表明100-200ms范围的转换时间以及大约20mC/cm2的大极化幅度。
最后，图9说明具有金电极的VDF低聚物薄膜的疲劳曲线。从图9中将会看到，PUND测定证实大约为±20伏特的转换极化强度P*。在图9中，对于作为转换周期的数量、或者换言之为极化反转的数量的函数的转换极化P*的正和负值来表示转换极化强度P*。还作为转换周期的数量的函数以及用正和负两种状态示出表示为
Figure S2006800250301D00161
的非转换极化强度。为了产生极化状态之间的可靠区别，明显有利的的是，在极高的转换周期下转换与非转换极化之间的差异尽可能大到。此外，接近正方形的滞后曲线产生非常接近零的非转换极化强度。如图9所示，所有曲线直到106伏特都几乎是线性的，从对于类似情况采用VDF聚合物或PVDF、但其中的PVDF薄膜更迅速疲劳所得到的现有技术结果，根据图9，容许估算VDF低聚物薄膜在远远超过108个转换周期之前不会明显疲劳。这个结果实际上应当满足它作为非易失性无源可寻址铁电矩阵存储器中的存储材料的应用。本领域的技术人员知道，疲劳表示伴随转换周期的数量的增加剩余极化状态的减小，并且它最终导致令铁电存储材料不适合数据存储，因为不再能够进行设置极化剩余极化状态之间、因而已存储逻辑值的安全可靠区别。换言之，完全疲劳的存储材料对于所有实用目的可认定为失效。因此，高抗疲劳性是铁电存储器中的任何聚合物或低聚物候选存储材料的极合乎需要的性质。因此，对于VDF低聚物所得到的疲劳曲线清楚表明，与例如至今作为存储器中使用的优选铁电聚合物的PVDF或共聚物P(VDF-TrFE)相比，VDF低聚物的表现至少同样好或者更好。
总之，通过使用本发明方法的这个实施例，获得具有优良的包括滞后曲线形状、极化的时间响应(temporal response)和疲劳行为的铁电性质的超薄VDF低聚物薄膜。必不可少的是，用作第一与第二电极组之间的存储材料的沉积的薄膜应当是无缺陷的，并且允许极化状态和存储器膜的行为的无故障电子探测。这通过显微图10a、10b和10c来表示，其中，图10a和图10b说明在非优化条件下沉积VDF低聚物的结果，如实际上在所述现有技术中提供的那样。正是沉积阶段或者在将基底加热至室温的步骤中的水的释放导致出现图10a所示的气泡或者图10b所示的裂缝的形式的缺陷。采用本发明方法的上述实施例，从图10c中会看到，获得实质上完全无瑕疵无缺陷的VDF低聚物薄膜。此外，通过采用本发明方法进行沉积，能够在超过八英寸的晶片基底上制作实质上无缺陷的VDF低聚物薄膜。所得结果取决于优化由本发明所提供的工艺参数，并将这些参数结合以达到下述目的，即降低水的分压，缩短沉积时间以及重新加热到环境温度，因而避免水的释放和凝结，或者将它保持为最小，从而可获得优良质量和铁电性质的VDF低聚物膜。
在本发明方法的第二实施例中，采用与用于沉积VDF低聚物超薄膜的本发明方法的上述第一实施例中用于沉积VDF低聚物相似的过程步骤来沉积VDF共聚低聚物薄膜。本发明所使用的VDF共聚低聚物具有通式Y-(A)x-(VDF)y-Z，其中A是VDF共聚低聚物的其他单体，x和y为整数，Y和Z是不同的端基。作为VDF共聚低聚物的其他低聚物，可采用三氟乙烯(TrFE)低聚物、氯三氟乙烯(CTFE)低聚物、氯二氟乙烯(CDF)低聚物或者四氟乙烯(TFE)低聚物，但是，优选其他低聚物的这些实例不应当认为是限制，因为提供极性晶相的其他候选低聚物也可能是适用的。同样，优选选择具有小于100个重复单元的VDF共聚低聚物并选择具有特定长度的共聚低聚物原料，并且优选多分散性大于1的粉末形式。
但是，在以下示例性的实施方案中，其他低聚物选择为与广泛使用的铁电共聚物P(VDF-TrFE)相似的三氟乙烯即TrFE低聚物。本领域技术人员众所周知，虽然TrFE基具有比VDF基更小的偶极矩，但是，P(VDF-TrFE)共聚物因以下事实而作为铁电存储材料的首选：它易于从溶液旋涂，以便形成具有极性I相即β相的薄膜。TrFE单体的结构如图11a所示，VDF和TrFE分子的共聚低聚物链如图11b所示，但未示出特定端基。TrFE分子与VDF分子的不同仅在于用额外的氟原子代替氢原子。如同VDF低聚物中那样，相邻碳原子之间形成VDF-TrFE共聚低聚物骨架。如图所示电偶极的取向垂直于该链即晶轴c。现在还可以容易地认识到，与P(VDF-TrFE)共聚低聚物相似的共聚低聚物为何具有更低偶极矩，因为TrFE分子与VDF分子相比少一个氢原子但多一个氟原子。在本发明方法的这个第二实施例中，过程步骤实质上与用于沉积VDF低聚物的相似，但某些工艺参数有些不同。与VDF低聚物相比，VDF-TrFE共聚低聚物可在-40℃下以极性β型占大部分来蒸发和沉积，因此，真空系统仅需抽真空到大约1mb，可从图4的曲线看到。
如Akiyoshi Takeno等人的“通过气相沉积的β型聚(偏二氟乙烯)薄膜的制备和压电现象”(Electronics and Optics，Thin Soid Films，202，第205-211页(1991年))中所公开的那样，极化VDF的分数随温度的降低而增加，但是，本申请人已经发现，在大约-105℃以及更低上，沉积的薄膜显示增加的不平，这在尝试具有低于100nm的厚度的超薄膜时是不容许的。在现有技术研究中从未公开这个缺点，因为关注的是具有大约500nm的厚度的膜。但是，在-40℃下VDF-TrFE共聚低聚物的大部分已经为极性β相的事实针对以下情况：通过将温度降低到-105℃的优选下限，将能够使极性β相的分数最大并消除原本使VDF低聚物或VDF共聚低聚物超薄膜不适合于作为铁电存储材料的实际使用的不平。根据本发明的方法，具有沉积到预期厚度的VDF-TrFE共聚低聚物的基底在不到一小时左右以优选速率加热到室温。这时，增加的优点在于，如果VDF-TrFE共聚低聚物已以极性β相占最大分数来沉积，则本发明的方法中的最终优选步骤可被删除，因为任何残留非极性α相将构成VDF-TrFE共聚低聚物的可忽略部分。但是，仍然认为可取的是，以超过50℃进行后退火处理，以便优化结晶性。
沉积的VDF-TrFE共聚低聚物薄膜的铁电性质证实与对于相应沉积的VDF低聚物所发现的相似的测量结果。VDF-TrFE共聚低聚物的转换行为与VDF低聚物相似，但具有略微更低的预计极化响应。
本发明的主要目的是制造铁电存储单元或铁电存储装置，其中具有作为存储材料的VDF共聚低聚物或VDF低聚物，它通过本发明的方法作为铁电存储单元的电极结构之间的超薄膜来提供。与现有技术中公开的以及技术人员众所周知的存储装置相似，超薄VDF低聚物或共聚低聚物以夹在第一与第二电极组之间的整体层(global layer)形式提供。大量矩阵可寻址铁电存储器阵列可从大晶片结构制作，并切割到预期尺寸供最终装配。又如本领域已知的那样，电极结构的材料可选择为例如钛、金、铝或氮化钛，但也可由导电(即共轭)聚合物或者这些导电材料的组合来制作，但不限于此。为了使疲劳最小化和使电极材料10与VDF低聚物或共聚低聚物存储材料之间不希望的反应最小，按照图12所示，可在其上沉积低聚物或共聚低聚物之前采用中间层11材料涂覆具有电极结构ε1、ε2的晶片。可选择具有高介电常数的材料作为中间层11的材料，可能的候选可为国际公开申请WO03/044801中公开的阻挡材料的任一种。这些阻挡材料可在钻石状纳米复合材料、导电碳化物、导电氧化物、导电硼化物、导电氮化物、导电硅化物以及导电碳基材料之中选取。但是，中间层11的材料也可为如国际公开申请WO02/043071中公开的导电聚合物薄膜，例如则可在掺杂聚吡咯、掺杂聚苯胺以及掺杂聚噻吩或者这类化合物的衍生物之中选取。最后，中间层11的材料可为聚乙烯膦酸(PVPA)薄膜材料。如果采用中间薄膜层，则它将被沉积到晶片的第一组电极之上，随后用作整个装置的字线(word line)，但是由于这种层已经表明作为减小或消除疲劳的重要措施，因此，类似的中间材料也可沉积到VDF低聚物或共聚低聚物存储材料的对侧，从而形成与第二组电极的界面，随后则作为成品存储装置的位线(bit line)。
在铁电存储装置的制造过程的实际实现中，可在沉积和图案化第二组电极之前，将中间层材料沉积在存储材料上，它具体来说可具有优点并在第二组电极作为金属膜施用的情况下增强对存储材料的保护，其中第二组电极随后必须例如通过离子反应蚀刻图案化以提供预期电极结构。施用具有高介电常数和低导电率的中间层材料的一个额外且有利的方面在于，在铁电低聚物或共聚低聚物薄膜中可能出现的针孔和其他缺陷在很大程度上被消除并且不再是个问题。
不可忽视的蒸发过程的一个实用方面在于以下事实：真空或高真空下的蒸发主要是冲击式的，即低聚物或共聚低聚物分子从蒸发器中出来，其动能和速度按照统计力学规律并在每个方向上分布，以及它们的路径仅受重力影响。在电极结构与基底不是基本齐平、即非平面时，因而提供用于沉积的表面不可认为与蒸发器平行时，这可能具有实际含义。与此相比，扩散蒸发，即在环境压力(如大气压)下进行的蒸发，被蒸发的分子的路径将经由与封装大气中的分子的碰撞而连续改变，以及它们撞击电极表面的角度将在不同程度上相等地分布。因此，可认为某些情况中的冲击式蒸发将导致沉积在不与蒸发器表面平行的表面上的低聚物和共聚低聚物分子的不希望的取向。例如，如果要在突出或柱状电极结构上涂覆低聚物或共聚低聚物薄膜，则基底可能配备行星齿轮机构，围绕两个或两个以上的轴对基底支架施加旋转和/或倾斜运动，因此，在沉积期间突出或三维电极结构的表面均呈现与蒸发器表面相同的表面角。由于通常选择最好该有有孔盖的敞开式蒸发源作为蒸发器，所以为了避免熔化的低聚物或共聚低聚物的喷溅或飞溅，它可能相对于基底支架离轴地放置在外壳中。在这种情况中和蒸发器的通常位置中以及蒸发器与基底有直接到达的路径的情况下均可通过在外壳中提供折流板或挡板。这种部件还可用来分散蒸发的分子，以便获得撞击到将由低聚物或共聚低聚物薄膜覆盖的表面的分布角。
但是，如现有技术研究所表明以及采用本发明的方法所得到的，已经发现，沉积的低聚物或共聚低聚物分子的电偶极垂直于待涂覆的表面。这适用于如图11a所示定向的VDF低聚物薄膜以及适用于如图11b所示定向的VDF-TrFE共聚低聚物薄膜。这意味着，极性晶体的c轴将平行于电极表面(或基底)。如本领域已知的那样，例如通过在电极结构与真空系统中提供的辅助电极之间施加电位差，可电场用来定向低聚物或共聚低聚物分子。这个辅助电极可为本领域已知的蒸发器与基底之间的网状电极，但是，这类措施实际上要与未冷却基底配合使用，因此在本发明的上下文中完全不必要。
沉积的VDF低聚物或共聚低聚物膜的一种理想排列如图14所示，其中，低聚物晶体形成与电极或基底表面平行的规则层，即，其中的晶体的c轴与其平行取向。低聚物分子的电偶极以及它们的晶界或畴界将垂直于基底。本发明人已经发现，低聚物或共聚低聚物晶体的这种理想排列可采用本发明的方法得到，因此本发明的方法提供一种避免对铁电存储装置的操作可能有害的所谓的印迹现象的实用方式。在存储单元保持在相同剩余极化状态较长时间、通常为数秒时会出现印迹，并且表现为矫顽磁场以及因此的改变极化状态(即使存储单元在其逻辑状态之间转换)所需的切换电压的增加。印迹效应可能要求特殊措施以便返回到正常转换条件，并且可能涉及以可能对存储单元有害的电位水平施加电压周期。印迹可看作由从电极到铁电材料的磁场电荷注入以及电荷被俘获于晶界或畴界而引起。当铁电薄膜中的晶界照例随机取向时，则电荷将在极化方向上建立磁场，因而与改变存储单元的极化状态所需的反转磁场相反。本发明的方法提供一种控制晶界的取向的方法，使得它们垂直于电极定向，这点从图14中清楚看到。产生的任何印迹场将垂直于施加场，因此对极化状态的转换没有影响。换言之，本发明提供了包含采用本发明方法沉积的VDF低聚物或共聚低聚物存储材料的无印迹铁电存储单元的显著优点。
本发明方法意在采用VDF低聚物或VDF共聚低聚物薄膜形式的存储材料来制作铁电存储单元或铁电存储装置。本领域中最常见的类型是铁电聚合物存储器，其中通过在第一电极与第二电极之间设置铁电存储材料来提供铁电电容器。这些铁电电容器构成可能属于有源以及属于无源类型的所谓矩阵可寻址铁电存储装置的存储单元。在有源类型中，存储单元包括至少一个晶体管和一个铁电电容器，其中一个电极连接到例如场效应晶体管上的触点，用于对寻址操作转换电路中的铁电电容器。其优点在于，在大矩阵可寻址阵列中，只有被寻址存储单元仅在寻址操作中才接触电极，而非寻址存储单元则断开连接。在无源矩阵可寻址铁电存储器阵列中，存储单元始终与寻址电极、即字线和位线进行电阻接触，这使得未寻址单元在对阵列中的其他单元进行写和读的寻址操作期间易受到所谓的干扰电压和寄生电流。
为了简洁起见，下面将在无源可寻址单元或无源矩阵可寻址存储装置的上下文中论述根据本发明的铁电存储单元或铁电存储装置，但是，其中的存储材料是铁电低聚物或共聚低聚物薄膜的存储单元无疑不排除用于有源可寻址存储器，因此也落入本发明的范围之内。
图15a通过平面图以及图15b通过沿图15a的线A-A截取的截面示意说明本发明的存储装置12，其中包括包含设置在基底8上的多个平行条状电极ε1的基底。然后，用铁电VDF低聚物或共聚低聚物薄膜将其覆盖以形成存储介质，然后，在最后一个步骤，当然提供第二组平行条状电极ε2作为夹层结构的第三层，但该平行电极的取向ε2实质上垂直于第一组的电极ε1。存储单元(如12)这时限定在交叉的底部电极ε2和顶部电极ε1之间的存储材料10中。这种存储装置及其操作的进一步论述不看作是必要的，因为它们是本领域的技术人员众所周知的。
当实施本发明方法时，具有底部电极ε1的基底8设置在基底支架3中，如图5所示电极ε1通常朝向蒸发器。VDF低聚物或共聚低聚物薄膜层则通过从蒸发器或坩锅2蒸发低聚物材料来增加到预期厚度，如图5所述及所示。
本发明方法基于蒸发，允许在无疑不一定是平面的更复杂结构上沉积低聚物或共聚低聚物存储材料。一个实例例如图15c所示，它说明具有桥接电极的存储装置，其中底部电极ε1通过绝缘元件13与顶部电极ε2分隔，然后沉积存储材料10，使得覆盖两种电极结构ε1、ε2。存储单元12将在存储材料10中形成，并在底部和顶部电极ε1、ε2之间以及沿绝缘元件13的侧面延伸。这种桥接电极依靠杂散电场，并且极化强度可能明显比铁电夹层电容器结构中获得的极化强度更弱，但是，采用桥接电极的实施例提供的优点在于，低聚物或共聚低聚物存储材料10可沉积到两个电极ε1、ε2上，因而可避免直接在存储材料10上进行的形成顶部电极ε1的金属化。但是，即使当存储材料10夹在电极层之间时，存储材料可蒸发到冷却基底上，基底上提供有电极组ε1，而第二组电极ε2则可如I所示在底板14上制造为独立部件。在以相互基本垂直定向各电极组之后，将两个部件I、II层合在一起，获得存储装置的所需夹层结构，而无需将第二电极层直接沉积到存储材料10上。
复杂电极几何形状以及在一定程度上为三维的几何形状非常适合采用本发明的方法，但是，通过蒸发沉积到不再可认为实质上是平面的或者可能在三维延伸的结构上的低聚物或共聚低聚物存储层将使得难以实现其中的电偶极垂直于基底或电极表面取向的铁电存储层。但是，最近在转让给本申请人的同时待审的(co-pending NO)专利申请中，已经公开了非平面(即三维)电极结构，具体来说是柱状电极，其中存储材料沉积在电极之间，使得存储单元例如在柱状电极对的相对表面之间形成。含意在于，具有m列和n行的正交存储器阵列现在可采用理论数量等于2mn-(m+n)的存储单元来形成。如果阵列为具有m列和m行的正方形，则这个表达式简化为2m2-2m。虽然这是因接触问题而难以实现的理想数量，但是，这类电极提供感兴趣的拓扑结构，不仅仅只是(notleast for)具有高存储密度的体积铁电存储器。在本发明的上下文中，这意味着，柱状电极(即从基底突出的结构)的侧表面应当优选用以晶轴平行于表面取向的VDF低聚物或共聚低聚物存储膜来覆盖。图16a说明配备了柱状电极ε的正方形m×m阵列的基底8的平面图，该柱状电极例如可采用集成电路制造中使用的传统方法来制作。图16b说明沿图16a的线A-A截取的通过存储器阵列的截面，柱状电极ε或电极柱在基底平面上具有正方形覆盖面积，其垂直侧面平行于相邻电极的垂直表面。具有柱状电极ε的基底8安装在真空室内的基底支架3中，VDF低聚物或共聚低聚物被蒸发以形成所有表面上的层。因此，沉积的低聚物链的晶轴与电极ε的侧表面平行以及类似地与它们之间的基底8平行，因为所有待覆盖的结构无疑被冷却到用于本发明的方法的优选温度，例如在沉积VDF低聚物的情况中大约为-80℃至-105℃。
现在参照图17a-17e，更详细地论述用于实现具有在这类相邻电极的相对侧表面之间限定的存储单元的柱状电极结构的本发明方法的一个实施例中的过程步骤。通过半导体器件和集成电路的制造方面众所周知的过程，柱状(pilar-like)或柱状(post-like)结构形式的电极设置在基底8上。在图案化之后，电极ε表现出大的纵横比，因此电极ε之间的间隔或距离可能是它的所选高度或深度的一小部分，因为这些参数不受所应用图案化过程的设计规则限制。具有突出电极结构的基底8放置在外壳中，VDF低聚物或共聚低聚物经过蒸发在电极ε1以及基底8的暴露表面上形成生长的沉积物10。这种薄膜层10的逐渐累积如图18a所示仍未完成，在其中，在层10中还表明电偶极的方向或取向。这个取向无疑取决于基础冷却表面的取向。在图17b中，具有电极ε1的基底8已经由VDF低聚物或共聚低聚物薄膜10完全覆盖，它完全填充电极ε之间的容积。换言之，整个结构这时由延伸到电极ε2之上的某个距离h1的VDF低聚物或共聚低聚物薄膜层10覆盖。大家会看到，由于底部和相邻冷却表面的取向，电偶极与电极ε中部的电极ε侧表面垂直，而这种取向在基底表面附近以及薄膜层的高为h1的部分被打乱。这时例如通过化学打磨被去除高为h1的部分，所得表面如果经过平面化，此后它由包括用于电极ε的未示出的适当接触和连接部件的基底或底板14a覆盖，如图17c所示。在下一个处理步骤中，基底8被剥去，电极和沉积的VDF低聚物或共聚低聚物的高为h2的部分例如通过化学打磨完全被去除。所得平面表面经过平面化并提供包括用于接触电极ε的适当部件的基底或底板8a。如出现在图17d的截面中的所得装置说明通过一排柱状电极结构ε的截面图。存储单元1 2在填充电极ε之间的容积的存储材料10中形成，其中电偶极如图所示垂直于电极表面。如上所述，基底或底板8a、14a必须包括用于执行对存储单元的写入和读取的电极的所需接触和寻址部件。存储单元如图17e表示，并且在电极对的相对表面之间的存储材料10的容积中形成，其中可能的组合如箭头所示。存储单元示意表示为设置成3×3柱状电极的正方形阵列。通过利用上式易于看到，可能的单独可寻址存储单元的理论数量为2×32-(2×3)＝12。因此，当阵列的大小、即乘积m×n增加时，以这种方式可在电极对的相对表面之间实现的存储单元的最大数量接近电极的数量的两倍，其中m是阵列中的列数，n是行数。
应当注意，设置在基底上的非常复杂的几何形状、一般为三维结构可采用本发明的方法来处理并采用VDF低聚物或共聚低聚物薄膜层覆盖。但是，不一定始终能够提供具有在任何位置都平行于表面的晶轴的存储层，但是，在存储器的制造中进行的某些后加工操作使得可产生具有相对于电极具有所述适当取向的VDF低聚物或共聚低聚物薄膜的铁电存储单元，不再需要使包含所需接触和寻址部件且电极从其中突出的基底和底板在同一平面。但是，这类后处理操作被认为超出本发明的范围，但是，适当的措施和解决方案可认为是本领域的技术人员已知的。

Claims (31)

1.一种用于形成偏二氟乙烯(VDF)低聚物或偏二氟乙烯(VDF)共聚低聚物的铁电薄膜的方法，其中所述VDF低聚物或者包含另外的低聚物的VDF共聚低聚物通过蒸发沉积并在基底上形成薄膜，其中蒸发在装有基底和蒸发源的密封外壳中进行，其特征在于以下步骤：
a)将密封外壳抽真空到低于1毫巴，
b)将所述基底冷却到某个温度范围，在所述温度范围大部分所述低聚物或共聚低聚物以极性晶相结晶并平行于基底取向，但不低于外壳中水的饱和蒸气压等于冷却开始时水蒸气分压时所对应的温度，
c)将所述低聚物或共聚低聚物蒸发到基底上以形成具有预定厚度的薄膜，以及
d)在沉积的低聚物或共聚低聚物薄膜达到预定厚度之后，将基底的温度升高到室温。
2.权利要求1的方法，其特征在于选择具有小于100个重复单元的VDF低聚物或VDF共聚低聚物。
3.权利要求1的方法，其特征在于仅选择具有特定长度的VDF低聚物或VDF共聚低聚物原料。
4.权利要求1的方法，其特征在于选择粉末形式的多分散性大于1的VDF低聚物或VDF共聚低聚物原料。
5.权利要求1的方法，其特征在于选择式Y-(A)x-(VDF)y-Z的VDF共聚低聚物或者任何低聚物，其中Y和Z是不同的端基，A是与VDF不同的单体，x和y为整数。
6.权利要求1的方法，其特征在于选择三氟乙烯(TrFE)低聚物、氯三氟乙烯(CTFE)低聚物、氯二氟乙烯(CDFE)低聚物或者四氟乙烯(TFE)低聚物作为VDF共聚低聚物的低聚物。
7.权利要求5的方法，其特征在于选择CCl3、OH、SH、COOH、COH或POOH官能团作为低聚物或共聚低聚物的至少一个端基。
8.权利要求1的方法，其特征在于在步骤a)中将所述密封外壳抽真空到10-4至10-6毫巴。
9.权利要求1的方法，其特征在于在步骤b)中将基底冷却到-40℃至-150℃。
10.权利要求9的方法，其中所述铁电薄膜是VDF低聚物，其特征在于将基底冷却到低于-80℃。
11.权利要求9的方法，其中所述铁电薄膜是VDF共聚低聚物，其特征在于将基底冷却到低于-40℃。
12.权利要求1的方法，其特征在于VDF低聚物或VDF共聚低聚物的极性晶相为β晶相。
13.权利要求1的方法，其特征在于在步骤c)之前将经冷却的基底转移到冷却至基底温度并设置在外壳中的支架上。
14.权利要求1的方法，其特征在于提供具有冷表面的外壳，并将所述冷表面冷却至低于经冷却的基底的温度。
15.权利要求1的方法，其特征在于将所述冷表面冷却到低于-140℃。
16.权利要求1的方法，其特征在于采用2至2000/分钟的蒸发速率。
17.权利要求1的方法，其特征在于所选VDF低聚物或VDF共聚低聚物薄膜的预定厚度为50至3000。
18.权利要求1的方法，其特征在于在步骤d)中以超过3K/分钟的速率升温。
19.权利要求1的方法，其特征在于将沉积的低聚物或共聚低聚物薄膜加热到50-150℃以便对沉积薄膜退火，由此将残留的非极性晶相转换为极性晶相。
20.权利要求1的方法，其特征在于采用优选盖有有孔盖的敞开型蒸发源。
21.权利要求1的方法，其特征在于将蒸发源置于外壳中，以便避免熔融的VDF低聚物或VDF共聚低聚物溅射或飞溅到基底上。
22.权利要求21的方法，其特征在于将蒸发源相对于基底放置，以便以迂回路径到达对方。
23.权利要求1-22中的任一项的方法在铁电存储单元或铁电存储装置的制造中的用途，其中所述铁电材料以在一个或多个第一和第二电极结构之间的VDF低聚物或VDF共聚低聚物薄膜形式提供。
24.权利要求23的用途，其中选择钛、金、铝或氮化钛或者导电聚合物或者它们的组合作为电极结构的材料。
25.权利要求23的用途，其中在所述第一和第二电板结构的至少一个与VDF低聚物或VDF共聚低聚物薄膜之间提供中间层。
26.权利要求25的用途，其中选择高介电常数的材料作为中间层材料。
27.权利要求25的用途，其中选择导电聚合物薄膜或聚乙烯膦酸(PVPA)薄膜材料作为中间层材料。
28.一种铁电存储单元或铁电存储装置，所述铁电存储单元或铁电存储装置包括在至少一个第一和第二电极结构之间提供VDF低聚物或VDF共聚低聚物薄膜形式的铁电存储材料，其特征在于通过权利要求1-22中任一项的方法在至少一个电极结构上或者在所述至少一个第一和第二电极结构的第一和第二电极结构之间提供VDF低聚物或VDF共聚低聚物薄膜。
29.权利要求28的铁电存储装置，其特征在于所述第一和第二电极结构分别以多组平行条带电极形式提供在各自的非导电基底或底板上，放置具有所提供的电极结构的所述非导电基底，使得所述第一和第二组的电极相互垂直取向，它们之间提供有VDF低聚物或VDF共聚低聚物薄膜形式的铁电存储材料，从而在交叉电极之间的铁电存储材料中形成存储单元。
30.权利要求28的铁电存储装置，其特征在于在绝缘基底或底板上提供第一和第二电极结构并向外突出，在相邻突出的第一和第二电极结构之间形成的凹槽中提供VDF低聚物或VDF共聚低聚物薄膜形式的铁电存储材料，从而其间形成存储单元。
31.权利要求28的铁电存储装置，其特征在于在绝缘基底或底板上提供电极结构并向外突出，提供VDF低聚物或VDF共聚低聚物薄膜形式的铁电材料作为所述电极结构的一个或多个表面上的保形涂层，从而在第一和第二电极结构的表面之间形成存储单元。
CNA2006800250301A 2005-05-10 2006-05-02 形成铁电薄膜的方法、该方法的用途以及具有铁电低聚物存储材料的存储器 Pending CN101218265A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NO20052263A NO324809B1 (no) 2005-05-10 2005-05-10 Fremgangsmate til dannelse av ferroelektriske tynnfilmer, bruk av fremgangsmaten og et minne med et minnemateriale av ferroelektrisk oligomer
NO20052263 2005-05-10

Publications (1)

Publication Number Publication Date
CN101218265A true CN101218265A (zh) 2008-07-09

Family

ID=35277014

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800250301A Pending CN101218265A (zh) 2005-05-10 2006-05-02 形成铁电薄膜的方法、该方法的用途以及具有铁电低聚物存储材料的存储器

Country Status (8)

Country Link
US (1) US20090026513A1 (zh)
EP (1) EP1879928A4 (zh)
JP (1) JP2008540841A (zh)
KR (1) KR20080009748A (zh)
CN (1) CN101218265A (zh)
NO (1) NO324809B1 (zh)
RU (1) RU2007145102A (zh)
WO (1) WO2006121336A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103521406A (zh) * 2013-10-23 2014-01-22 湖南源创高科工业技术有限公司 一种电子设备的涂覆方法及其使用的装置
CN105283945A (zh) * 2013-04-19 2016-01-27 阿肯马法国公司 铁电存储器设备
CN107154401A (zh) * 2017-05-17 2017-09-12 南京大学 一种铁电高分子相变实现信息存储的方法及其存储器
CN110112289A (zh) * 2019-04-11 2019-08-09 东南大学 分子铁电相变存储器
CN110462094A (zh) * 2017-03-24 2019-11-15 艾克斯特朗欧洲公司 用于在ovpd覆层设备内降低水的分压的设备和方法
CN110983286A (zh) * 2019-12-30 2020-04-10 江阴慕达斯真空设备有限公司 一种镀膜产品用降温罩

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8226876B1 (en) * 2006-05-09 2012-07-24 The United States Of America As Represented By The Secretary Of The Navy Solid state extrusion of semi-crystalline fluoro-polymer films
JP4124243B2 (ja) * 2006-06-05 2008-07-23 セイコーエプソン株式会社 記憶素子の製造方法、記憶素子、記憶装置、および電子機器、ならびにトランジスタの製造方法
JP4835485B2 (ja) * 2007-03-26 2011-12-14 ダイキン工業株式会社 強誘電性の積層体とその製造方法
US7573063B1 (en) * 2008-05-15 2009-08-11 Xerox Corporation Organic thin film transistors
WO2011078791A1 (en) * 2009-12-23 2011-06-30 Agency For Science, Technology And Research A method of forming a vdf oligomer or co-oligomer film on a substrate and an electrical device comprising the vdf oligomer or co-oligomer film on the substrate
US10515768B2 (en) 2012-04-04 2019-12-24 Lyten, Inc. Apparatus and associated methods
US9362565B2 (en) * 2012-04-04 2016-06-07 Nokia Technologies Oy Apparatus and associated methods
US9324995B2 (en) 2012-04-04 2016-04-26 Nokia Technologies Oy Apparatus and associated methods
JP2016155904A (ja) * 2015-02-24 2016-09-01 ユニチカ株式会社 尿素オリゴマー薄膜及びその製造方法
US10700093B1 (en) 2018-12-20 2020-06-30 Sandisk Technologies Llc Ferroelectric memory devices employing conductivity modulation of a thin semiconductor material or a two-dimensional charge carrier gas and methods of operating the same
US11222920B2 (en) 2020-02-04 2022-01-11 Western Digital Technologies, Inc. Magnetic device including multiferroic regions and methods of forming the same
JP2022011406A (ja) * 2020-06-30 2022-01-17 セイコーエプソン株式会社 圧電素子、液体吐出ヘッド、およびプリンター
US11276446B1 (en) 2020-08-27 2022-03-15 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same
US11264562B1 (en) 2020-08-27 2022-03-01 Western Digital Technologies, Inc. Multiferroic-assisted voltage controlled magnetic anisotropy memory device and methods of manufacturing the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04175475A (ja) * 1990-11-09 1992-06-23 Hitachi Ltd 低温トラップとターボ分子ポンプとの複合真空排気ポンプ
JPH06341375A (ja) * 1993-06-02 1994-12-13 Ulvac Kuraio Kk 低温トラップ
JPH1056149A (ja) * 1996-08-09 1998-02-24 Sony Corp 強誘電体メモリ及びその製造方法
JP3485297B2 (ja) * 1997-03-17 2004-01-13 松下電器産業株式会社 薄膜の製造方法及び製造装置
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
NO20005980L (no) * 2000-11-27 2002-05-28 Thin Film Electronics Ab Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling
JP2002299572A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置およびその製造方法
NO20015735D0 (no) * 2001-11-23 2001-11-23 Thin Film Electronics Asa Barrierelag
JP4755800B2 (ja) * 2002-08-20 2011-08-24 関西ティー・エル・オー株式会社 フッ化ビニリデンオリゴマー薄膜製造方法及び該薄膜を用いたデバイス

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105283945A (zh) * 2013-04-19 2016-01-27 阿肯马法国公司 铁电存储器设备
CN103521406A (zh) * 2013-10-23 2014-01-22 湖南源创高科工业技术有限公司 一种电子设备的涂覆方法及其使用的装置
CN103521406B (zh) * 2013-10-23 2016-03-02 湖南源创高科工业技术有限公司 一种电子设备的涂覆方法及其使用的装置
CN110462094A (zh) * 2017-03-24 2019-11-15 艾克斯特朗欧洲公司 用于在ovpd覆层设备内降低水的分压的设备和方法
CN107154401A (zh) * 2017-05-17 2017-09-12 南京大学 一种铁电高分子相变实现信息存储的方法及其存储器
CN110112289A (zh) * 2019-04-11 2019-08-09 东南大学 分子铁电相变存储器
CN110983286A (zh) * 2019-12-30 2020-04-10 江阴慕达斯真空设备有限公司 一种镀膜产品用降温罩

Also Published As

Publication number Publication date
EP1879928A4 (en) 2009-12-02
NO20052263D0 (no) 2005-05-10
EP1879928A1 (en) 2008-01-23
US20090026513A1 (en) 2009-01-29
KR20080009748A (ko) 2008-01-29
JP2008540841A (ja) 2008-11-20
NO20052263L (no) 2006-11-13
NO324809B1 (no) 2007-12-10
WO2006121336A1 (en) 2006-11-16
RU2007145102A (ru) 2009-06-20

Similar Documents

Publication Publication Date Title
CN101218265A (zh) 形成铁电薄膜的方法、该方法的用途以及具有铁电低聚物存储材料的存储器
Ducharme et al. Ferroelectric polymer Langmuir-Blodgett films for nonvolatile memory applications
JP3620838B2 (ja) 多層酸化物人工格子を持つ素子及びその製造方法
Yoon et al. Effect of LaNiO3 interlayer on dielectric properties of (Ba0. 5Sr0. 5) TiO3 thin films deposited on differently oriented Pt electrodes
US7888138B2 (en) Ferroelectric thin film device and method of manufacturing the same
Saha et al. Study of the electrical properties of pulsed laser ablated (Ba0. 5Sr0. 5) TiO3 thin films
Lee et al. Highly c-axis oriented Pb (Zr, Ti) O 3 thin films grown on Ir electrode barrier and their electrical properties
Ortega et al. Multiferroic behavior of heterostructures composed of lanthanum and bismuth ferrite
Chen et al. Bi 3.25 La 0.75 Ti 3 O 12 thin films on ultrathin Al 2 O 3 buffered Si for ferroelectric memory application
Zhu et al. La-doped effect on the ferroelectric properties of Bi 4 Ti 3 O 12–SrBi 4 Ti 4 O 15 thin film fabricated by pulsed laser deposition
Lee et al. Preparation and characterization of Pb (Zr, Ti) O3 films deposited on Pt/RuO2 hybrid electrode for ferroelectric random access memory devices
Wang et al. Orienting high Curie point CaBi2Nb2O9 ferroelectric films on Si at 500 C
Kim et al. Structural and electrical properties of excess PbO doped Pb (Zr0. 52Ti0. 48) O3 thin films using rf magnetron sputtering method
Li et al. Comparison of the effect of PLT and PZT buffer layers on PZT thin films for ferroelectric materials applications
Ducharme et al. Physics of two-dimensional ferroelectric polymers
Ohara et al. Ferroelectric Properties of Pt/Pb5Ge3O11/Pt and Pt/Pb5Ge3O11/HfO2/Si Structures
Takahashi et al. Optimum ferroelectric film thickness in metal–ferroelectric–insulator–semiconductor structures composed of Pt,(Bi, La) 4Ti3O12, HfO2, and Si
Jiang et al. Ferroelectric properties of lead zirconate titanate thin film on glass substrate crystallized by continuous-wave green laser annealing
Boni et al. Electrical Properties of Epitaxial Ferroelectric Heterostructures
Kumar Jha et al. Fabrication and characterization of Sr0. 8Bi2. 2Ta2O9/Al2O3 gate stack for ferroelectric field effect transistors
Liu Optimization of Epitaxial Ferroelectric Pb (Zr0. 52, Ti0. 48) O3 Thin-Film Capacitor Properties
Ryu et al. Phase formations and electrical properties of Bi3. 15La0. 85Ti3O12 and Sm-Doped Bi3. 073La0. 85Sm0. 077Ti3O12 thin films with annealing temperature
JPH10152398A (ja) 強誘電体薄膜の形成方法
Lee et al. Effects of the Top-Electrode Preparation Method on the Ferroelectric Properties of Pt/Pb (Zr, Ti) O~ 3/Pt Thin Film Capacitors
Hua et al. Effect of PLT Buffer Layers on the PZT Thin Films for Scaling-Down Ferroelectric Materials

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080709