DE69920280T2 - Passives elektrisches element und verfahren zu seiner herstellung - Google Patents

Passives elektrisches element und verfahren zu seiner herstellung Download PDF

Info

Publication number
DE69920280T2
DE69920280T2 DE69920280T DE69920280T DE69920280T2 DE 69920280 T2 DE69920280 T2 DE 69920280T2 DE 69920280 T DE69920280 T DE 69920280T DE 69920280 T DE69920280 T DE 69920280T DE 69920280 T2 DE69920280 T2 DE 69920280T2
Authority
DE
Germany
Prior art keywords
substrate
electrical element
passive electrical
layer
element according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69920280T
Other languages
English (en)
Other versions
DE69920280D1 (de
Inventor
B. Nelson O'BRYAN
R. Robert KIESCHKE
S. Joel PEIFFER
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Application granted granted Critical
Publication of DE69920280D1 publication Critical patent/DE69920280D1/de
Publication of DE69920280T2 publication Critical patent/DE69920280T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/25Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/252Glass or ceramic [i.e., fired or glazed clay, cement, etc.] [porcelain, quartz, etc.]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31511Of epoxy ether
    • Y10T428/31515As intermediate layer
    • Y10T428/31522Next to metal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31511Of epoxy ether
    • Y10T428/31529Next to metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Adjustable Resistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

  • Die vorliegende Erfindung basiert auf von der Regierung geförderter Forschung als Teil des Vertrags Nr. 66001-96-C-8613, erteilt vom Naval Command, Control and Ocean Surveillance Center, RDT&E Division im Rahmen des Projekts Planar Capacitor Layer For Mixed Signal MCMs. Die US-Regierung kann an der vorliegenden Erfindung gewisse Rechte besitzen.
  • Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein passives elektrisches Element, Schaltungselemente daraus und das passive elektrische Element aufweisende Schaltungselemente. Das passive elektrische Element umfaßt mindestens zwei selbsttragende Substrate mit einer elektrisch isolierenden oder elektrisch leitenden Schicht zwischen den Substraten.
  • Allgemeiner Stand der Technik
  • Ein anhaltender Trend in der Elektronikindustrie ist die Miniaturisierung von Elektronikschaltungen und die Bestrebungen in Richtung einer immer höheren Schaltkreisdichte. Ein Großteil der Oberfläche von heutigen herkömmlichen Leiterplatten wird von oberflächenmontierten Kondensatoren und anderen passiven Bauelementen beansprucht. In der Industrie ist erkannt worden, daß eine Möglichkeit, um die Schaltkreisdichte weiter zu erhöhen, darin besteht, oberflächenmontierte passive Strukturen zu eliminieren und passive Strukturen in den Leiterplatten selbst einzubetten oder zu integrieren. Der zusätzliche Vorteil ist, daß die Kondensatoren viel näher an den aktiven Komponenten plaziert sind, wodurch die Länge elektrischer Zuleitungen und die Leitungsinduktanz reduziert wird, was die Schaltungsgeschwindigkeit verbessert und Signalrauschen reduziert. Beispiele für eingebettete oder integrierte Elemente sind aus den US-Patenten Nrn. 5,010,641, 5,027,253, 5,079,069, 5,155,655, 5,161,086, 5,162,977, 5,261,153, 5,469,324, 5,701,032, 5,745,334 und 5,769,587 bekannt.
  • Ein grundlegender Kondensatoraufbau besteht aus zwei elektrisch leitenden Elektroden, die durch eine dünne Schicht aus elektrisch isolierendem dielektrischem Material getrennt sind. Bei der gegenwärtigen Technologie mit eingebetteten Kondensatoren ist das dielektrische Material in der Regel ein anodisiertes oder aufgesputtertes Metalloxid wie etwa Tantaloxid oder ein Keramik mit hoher Dielektrizitätskonstante wie etwa Bariumtitanat, das in einer Matrix aus einem gewissen thermisch und mechanisch stabilen Polymer wie etwa Epoxid dispergiert ist.
  • Bekannterweise müssen die Metallelektroden rauhe Oberflächen aufweisen, damit die Kondensatoren auf Polymerbasis eine zufriedenstellende mechanische Festigkeit und Zwischenschichthaftung besitzen. Diese rauhen Oberflächen begrenzen die Mindestdicke, die möglich ist, ohne daß Kurzschlüsse („Kurze") und starke Leckströme über die Kondensatorstruktur hinweg entstehen, da ansonsten Vorsprünge auf den beiden zugewandten Elektrodenoberflächen die Lücke über die dielektrische Schicht hinweg überbrücken und einen Kontakt herstellen könnten.
  • Die Kapazität C eines Kondensators mit parallelen Platten ist gegeben durch die Gleichung C = KA/4πd, wobei K die Dielektrizitätskonstante des Mediums zwischen den Platten, A die Fläche der Platten und d den Abstand zwischen den Platten darstellt. Die Kapazität pro Flächeneinheit (in der Regel gemessen als nF/cm2) kann nur erhöht werden, indem die Dicke der dielektrischen Schicht (Elektrodenabstand) des Kondensators reduziert oder die Dielektrizitätskonstante des dielektrischen Materials zwischen den Elektroden erhöht wird. Es wurde also davon ausgegangen, daß man in Kondensatoren auf Polymerbasis eine höhere Kapazität pro Flächeneinheit, die für moderne schnelle Hochfrequenzschaltungen benötigt wird, nur durch den Einsatz von Dielektrika mit ungewöhnlich hohen Dielektrizitätskonstanten erzielen kann.
  • Es ist wohlbekannt, daß Kondensatoren ausgebildet werden können, indem eine Schicht aus einer Keramik mit einer hohen Dielektrizitätskonstante, die in einem organischen Polymer dispergiert ist, zwischen zwei leitenden Elektrodenfolien angeordnet wird, z.B. Bariumtitanat in Epoxid zwischen Kupferfilmen. Solche Kondensatorfolien oder -laminate können als eine Schicht in Leiterplatten und Multichipmodulen dazu verwendet werden, oberflächenmontierte diskrete Kondensatoren zu ersetzen. Solche Kondensatorfolien werden gegenwärtig vertrieben; sie besitzen jedoch eine geringe Kapazität (in der Regel unter 1 nF/cm2), was ihre Nützlichkeit begrenzt. Zwei wohlbekannte Möglichkeiten, wie die Kapazität eines derartigen Laminats erhöht werden kann, bestehen darin, die Beschichtungsdicke zu senken und die Dielektrizitätskonstante zu erhöhen. Damit die Beschichtungsdicken nützlich sind, müssen sie in der Regel im Bereich zwischen 1 und 10 Mikrometern (μm) liegen und einen Keramikanteil von etwa 50% aufweisen. Kommerziell erhältliche Kondensatorlaminate weisen eine 50 bis 100 μm dicke dielektrische Schicht auf.
  • EP-A-00 08 107 betrifft eine elektrische Filmschaltung, bei der zwei Metallsubstrate über zwei dazwischen liegende Klebeschichten mit einem elektrisch isolierenden oder elektrisch leitenden inneren Polymer verbunden sind.
  • Kurze Darstellung der Erfindung
  • Die Industrie ist weiter auf der Suche nach einem Kondensatorelement, das ausreichende mechanische Festigkeit und chemische Beständigkeit aufweist, damit es Schaltungsherstellungs- und -handhabungsprozesse überstehen kann; nach dielektrischen Schichten mit hoher Dielektrizitätskonstante, die über große Frequenz- und Temperaturbereiche hinweg stabil sind; nach dünnen dielektrischen Schichten, um die manchmal benötigte hohe Kapazität zu erzielen; und nach den Charakteristiken niedriger Gleichstrom-(DC)-Leckstrom, geringer Verlust und hoher Durchbruch, die über die recht großen Flächen dielektrischer Schichten (z.B. mehrere Quadratzentimeter) keinen galvanischen Kontakt oder „Kurzschlüsse" aufweisen und auf die sich Umweltbedingungen, die bei Wartung oder beim Qualifikationstesten auftreten, nicht auswirken.
  • Die Bestrebungen in Richtung auf eine Reduzierung der Schaltungsgröße und Minimierung der Leitungsinduktanz haben auch das Interesse an der Entwicklung ähnlicher Elemente mit Widerstandsfunktion geweckt.
  • Die vorliegende Erfindung richtet sich auf ein passives elektrisches Element, wie etwa einen Kondensator oder einen Widerstand, das in eine Schaltung eingebettet oder integriert werden kann oder als ein Stromkreis wirken kann.
  • Die vorliegende Erfindung wird durch die Merkmale des passiven elektrischen Elements nach Anspruch 1 und das Verfahren zur Herstellung eines passiven elektrischen Elements nach Anspruch 20 definiert.
  • Bei einer Ausführungsform betrifft die vorliegende Erfindung ein passives elektrisches Element zur Verwendung bei einer Leiterplatte oder einer flexiblen Schaltung, aufweisend:(a) ein erstes selbsttragendes Substrat mit zwei gegenüberliegenden Hauptflächen, (b) ein zweites selbsttragendes Substrat mit zwei gegenüberliegenden Hauptflächen und (c) eine elektrisch isolierende oder elektrisch leitende Schicht, die ein Polymer umfaßt und zwischen dem ersten und zweiten Substrat eine Dicke im Bereich zwischen etwa 0,5 und etwa 10 μm hat. Eine die Schicht kontaktierende Hauptfläche des ersten Substrats und eine die Schicht kontaktierende Hauptfläche des zweiten Substrats weisen eine mittlere Oberflächenrauheit im Bereich zwischen etwa 10 und etwa 300 nm auf. Eine Kraft, die erforderlich ist, um das erste und zweite Substrat des passiven elektrischen Elements mit einem Schälwinkel von 90 Grad zu trennen, ist größer als etwa 3 Pounds/Inch (etwa 0,5 kN/m).
  • Das passive elektrische Element kann strukturiert werden, um eine elektrische Schaltung zu bilden, oder es kann ferner einen elektrischen Kontakt zum Bilden einer elektrischen Schaltung aufweisen. Außerdem betrifft die vorliegende Erfindung eine Leiterplatte oder eine flexible Schaltung, die das passive elektrische Element aufweist sowie eine elektrische Einrichtung mit einer Leiterplate oder einer flexiblen Schaltung, die das passive elektrische Element aufweist.
  • Die vorliegende Erfindung betrifft außerdem ein Verfahren zum Herstellen eines passiven elektrischen Elements, das die folgenden Schritte aufweist: (1) Bereitstellen eines ersten Metallsubstrats mit zwei gegenüberliegenden Hauptflächen, die von Verunreinigungen oder chemisorbierten oder adsorbierten Materialien im wesentlichen frei sind, und eines zweiten Metallsubstrats mit zwei gegenüberliegenden Hauptflächen, die von Verunreinigungen oder chemisorbierten oder adsorbierten Materialien im wesentlichen frei sind, (2) Herstellen einer Mischung, die ein Harz umfaßt, (3) Auftragen der Mischung auf eine erste Hauptfläche des ersten Substrats, so daß die Mischung nach dem Härten oder Trocknen eine Schicht mit einer Dicke im Bereich zwischen etwa 0,5 und etwa 10 μm bildet, (4) Laminieren der ersten Hauptfläche des zweiten Substrats oder einer ersten Hauptfläche des zweiten Substrats, die mit der Mischung beschichtet ist, auf die erste Hauptfläche des ersten Substrats und (5) Härten oder Trocknen der Mischung. Das erste und zweite Substrat können vor Schritt (2) oder als Konsequenz von (5) geglüht werden. Die erste Hauptfläche des ersten Substrats und die erste Hauptfläche des zweiten Substrats weisen eine mittlere Oberflächenrauheit im Bereich zwischen etwa 10 und etwa 300 nm auf. Eine Kraft, die erforderlich ist, um das erste und zweite Substrat des passiven elektrischen Elements mit einem Schälwinkel von 90 Grad zu trennen, ist größer als etwa 3 Pounds/Inch (etwa 0,5 kN/m).
  • Die vorliegende Erfindung ist deshalb einzigartig, weil das passive elektrische Element eine relativ dünne elektrisch isolierende oder elektrisch leitende Schicht in Kombination mit relativ glatten Substraten aufweist und dennoch Haftung erzielt, wie hier beschrieben.
  • Kurze Beschreibung der Zeichnungen
  • Die vorliegende Erfindung wird ferner unter Bezugnahme auf die beigefügten Figuren erläutert, in denen in den mehreren Ansichten die gleiche Struktur mit der gleichen Zahl bezeichnet ist, wobei die Dicke von Schichten nicht notwendigerweise maßstabsgetreu ist; es zeigen:
  • 1A und 1B Querschnittsansichten eines passiven elektrischen Elements der vorliegenden Erfindung, das als ein Kondensator oder ein Widerstand fungieren kann,
  • 1C eine auseinandergezogene Ansicht der elektrisch isolierenden oder elektrisch leitenden Schicht in 1B,
  • 2 eine Querschnittsansicht eines mehrschichtigen passiven elektrischen Elements der vorliegenden Erfindung, das kapazitive und Widerstandsfunktionen besitzt,
  • 3A, 3B und 3C Querschnittsansichten einer Leiterplatte (PCB), die ein passives elektrisches Element der vorliegenden Erfindung enthält,
  • 4 eine Querschnittsansicht einer PCB, die das Element von 2 enthält,
  • 5A eine Draufsicht auf ein passives elektrisches Element, das als ein Kondensator oder Widerstand der vorliegenden Erfindung fungieren kann, das zum Bilden einer elektrischen Schaltung verwendet werden kann, und
  • 5B eine Querschnittsansicht des Elements von 5A entlang der Linie 5B-5B.
  • Ausführliche Beschreibung der Erfindung
  • Die vorliegende Erfindung betrifft ein passives elektrisches Element, das als Kondensator oder Widerstand fungieren kann, der beispielsweise als eine Komponente einer Schaltung, beispielsweise einer PCB oder einer flexiblen Schaltung (flexible Schaltungen sind eine Art von PCB), eingebettet oder integriert sein kann. Außerdem kann das passive elektrische Element selbst als elektrische Schaltung fungieren.
  • Passives elektrisches Element
  • Ein passives elektrisches Element der vorliegenden Erfindung umfaßt ein erstes selbsttragendes Substrat mit zwei gegenüberliegenden Hauptflächen, ein zweites selbsttragendes Substrat mit zwei gegenüberliegenden Hauptflächen und eine elektrisch isolierende oder elektrisch leitende Schicht (insgesamt auch als „die Schicht" bezeichnet) zwischen dem ersten und zweiten Substrat, die dazu dient, daß die beiden Substrate haften. Zur Bildung eines Kondensators ist die Schicht elektrisch isolierend; zur Bildung eines Widerstands ist die Schicht elektrisch leitend.
  • Die Anwendungen für ein passives elektrisches Element der vorliegenden Erfindung sind vielfältig und der Bereich der gewünschten Kapazität oder des gewünschten Widerstands variiert je nach der Anwendung. Die 1A und 1B veranschaulichen ein passives elektrisches Element 10a und 10b der vorliegenden Erfindung, das als ein Kondensator oder Widerstand fungieren kann. Das passive elektrische Element 10a umfaßt ein erstes Substrat 11a, ein zweites Substrat 13a und eine elektrisch isolierende oder elektrisch leitende Schicht 12a. Das passive elektrische Element 10b umfaßt ein erstes Substrat 11b, ein zweites Substrat 13b und eine elektrisch isolierende oder elektrisch leitende Schicht 12b. Die Schicht 12b enthält eine Vielzahl von Teilchen 16 in einem Polymer 15, wie in der erweiterten 1C gezeigt. Die Teilchen sind möglicherweise miteinander verbunden und können je nach der gewünschten Endanwendung auf bestimmte Weise angeordneet sein, beispielsweise gleichförmig oder zufällig
  • Die Hauptfläche 11a' des ersten Substrats 11a oder die Hauptfläche 11b' des ersten Substrats 11b muß leitend sein, um einen Kondensator oder einen Widerstand zu bilden. Die Hauptfläche 13a' des zweiten Substrats 13a oder die Hauptfläche 13b' des zweiten Substrats 13b muß leitend sein, um einen Kondensator zu bilden, kann aber je nachdem, ob die beabsichtigte Richtung des Stromflusses quer zur elektrisch isolierenden oder elektrisch leitenden Schicht 12a bzw. 12b verläuft, wie in Fall des Kondensators, oder in der Ebene der elektrisch insolierenden oder elektrisch leitenden Schicht 12a bzw. 12b, entweder isolierend oder leitend sein, um einen Widerstand zu bilden.
  • Wenn das passive elektrische Element in 1A oder 1B ein Widerstand ist, dann ist die Schicht elektrisch leitend, und wenn ein Stromfluß quer durch den Widerstand erwünscht ist, ist zumindest ein Teil der Hauptfläche 13a' oder 13b' in Kontakt mit der elektrisch leitenden Schicht 12a bzw. 12b leitend. Wenn ein Widerstandsstromfluß in der Ebene der elektrisch leitenden Schicht 12a oder 12b erwünscht ist, befinden sich nicht gezeigte Stromeingangs- und -ausgangskontakte am ersten Substrat 11a bzw. 11b oder wahlweise an den seitlichen Flächen 14a und 14b der elektrisch leitenden Schicht 12a bzw. 12b und das zweite Substrat 13a oder 13b ist bevorzugt ein isolierender Nichtleiter.
  • 2 veranschaulicht ein Beispiel für ein passives elektrisches Element der vorliegenden Erfindung mit mehr als zwei Substraten und mehr als einer elektrisch leitenden oder elektrisch isolierenden Schicht, die sich in diesem Fall als Widerstand in Reihe mit einem Kondensator eignet. Das passive elektrische Element 20 umfaßt ein erstes Substrat 21, das beispielsweise leitend ist; eine elektrisch leitende Schicht 22 mit einer Vielzahl von Teilchen (nicht gezeigt); ein zweites Substrat 23, das beispielsweise leitend ist; eine elektrisch isolierende Schicht 24 mit einer Vielzahl von Teilchen (nicht gezeigt); und ein drittes Substrat 25, das beispielsweise leitend ist.
  • Eine Kraft, die erforderlich ist, um das erste und zweite Substrat des passiven elektrischen Elements unter einem Schälwinkel von 90 Grad zu trennen, liegt über etwa 3 Pounds/Inch (etwa 0,5 Kilonewton/Meter (kN/m)), bevorzugt über 4 Pounds/Inch (0,7 kN/m), besonders bevorzugt über 6 Pounds/Inch (1 kN/m), bei Messung gemäß dem IPC Test Method Manual, IPC-TM-650, Test Nummer 2.4.9, datiert Oktober 1988, wie vom Institute for Interconnecting and Packaging Electronic Circuits veröffentlicht. Wenn mehr als zwei Substrate in dem passiven elektrischen Element der vorliegenden Erfindung vorliegen, ist die Kraft nötig, um ein beliebiges Paar von Substraten zu trennen, die durch eine elektrisch isolierende oder elektrisch leitende Schicht getrennt sind.
  • Substrat
  • Ein Substrat des passiven elektrischen Elements kann eine Einzelschicht oder eine Vielzahl von Schichten umfassen, beispielsweise ein Laminat. Ein Substrat kann Graphit umfassen; Verbundwerkstoffe wie etwa Silberteilchen in einer Polymermatrix; Metall wie etwa Kupfer oder Aluminium; Kombinationen davon oder Laminate davon. Ein Beispiel für ein mehrschichtiges Substrat enthält Kupfer auf Polyimid. Das erste und zweite Substrat können gleich oder verschieden sein.
  • Ein Substrat gemäß der vorliegenden Erfindung ist selbsttragend. Der Ausdruck „selbsttragendes Substrat" bezieht sich auf ein Substrat mit einer strukturellen Integrität derart, daß das Substrat ohne jeglichen Träger als Unterstützung beschichtet und gehandhabt werden kann. Es wird bevorzugt, daß ein Substrat flexibel ist; jedoch können auch starre Substrate verwendet werden.
  • In der Regel sind die Hauptfläche des ersten Substrats in Kontakt mit der elektrisch isolierenden Schicht und die Hauptfläche des zweiten Substrats in Kontakt mit der elektrisch isolierenden Schicht leitend, wenn ein Kondensator gebildet wird. Die Oberflächenbehandlung, durch die Material zu diesen Hauptflächen hinzugefügt wird, etwa durch Oxidation oder Reaktion mit einem Koppelmittel, beispielsweise Silanen mit funktionellen Endgruppen, kann zur Förderung der Haftung eingesetzt werden. Das entstehende Material auf der Hauptfläche des Substrats selbst ist möglicherweise nicht unbedingt leitend, doch wird ein Kondensator gebildet, vorausgesetzt die Substrate selbst sind leitend.
  • In der Regel ist die Hauptfläche des ersten Substrats in Kontakt mit der elektrisch leitenden Schicht elektrisch leitend und die Hauptfläche des zweiten Substrats in Kontakt mit der elektrisch leitenden Schicht je nach dem, ob eine quer oder in der Ebene verlaufende Stromleitung durch die dazwischen liegende Widerstandsschicht gewünscht wird, entweder elektrisch leitend oder elektrisch nichtleitend, wenn ein Widerstand gebildet wird. Auch diese Hauptflächen können oberflächenbehandelt werden, wie unter Bezugnahme auf das Bilden eines Kondensators beschrieben ist, und ein Widerstand wird gebildet, vorausgesetzt das erste Substrat ist elektrisch leitend und das zweite Substrat ist entweder elektrisch leitend oder elektrisch nichtleitend.
  • Die Hauptfläche des ersten Substrats in Kontakt mit der elektrisch isolierenden oder elektrisch leitenden Schicht und die Hauptfläche des zweiten Substrats in Kontakt mit der elektrisch isolierenden oder elektrisch leitenden Schicht besitzen eine mittlere Oberflächenrauheit im Bereich zwischen etwa 10 und 300 nm, bevorzugt 10 bis 100 nm, besonders bevorzugt 10 bis 50 nm. Wenn die Dicke der elektrisch isolierenden oder elektrisch leitenden Schicht 1 μm oder weniger beträgt, liegt die mittlere Oberflächenrauheit bevorzugt im Bereich zwischen 10 und 50 nm. Die mittlere Oberflächenrauheit RMS wird gemessen, indem die Quadratwurzel des Mittels genommen wird, [(z1)2 + (z2)2 + (z3)2 + ... (zn)2]/n, wobei z ein Abstand über oder unter dem Mittel der Substratoberfläche und n die Anzahl der gemessenen Punkte ist und mindestens 1000 beträgt. Die gemessene Fläche ist mindestens 0,2 mm2 groß. Bevorzugt ist kein zn größer als die halbe Dicke der elektrisch isolierenden oder elektrisch leitenden Schicht.
  • Bevorzugt weist ein Substrat eine Dicke im Bereich zwischen 0,5 und 3 Milli-Inch (etwa 10 bis 80 μm), bevorzugt 0,5 bis 1,5 Milli-Inch (etwa 10 bis 38 μm) auf.
  • Wenn das Substrat Metall ist, weist das Metall bevorzugt eine Glühtemperatur auf, die bei oder unter der Temperatur zum Härten der elektrisch isolierenden oder elektrisch leitenden Schicht liegt, oder das Metall wird geglüht, bevor die elektrisch isolierende oder elektrisch leitende Schicht aufgetragen wird.
  • Ein bevorzugtes Substrat ist Kupfer. Beispielhaftes Kupfer enthält von der Firma Carl Schlenk, AG, Nürnberg, Deutschland, erhältliche Kupferfolie.
  • Elektrisch isolierende oder elektrisch leitende Schicht Eine elektrisch isolierende oder elektrisch leitende Schicht des passiven elektrischen Elements, das eine oder mehrere Schichten umfassen kann, weist ein Polymer auf. Bevorzugt umfaßt die elektrisch isolierende oder elektrisch leitende Schicht ein Polymer und eine Vielzahl von Teilchen und wird aus einer Mischung aus Harz und Teilchen hergestellt.
  • Die elektrisch isolierende oder elektrisch leitende Schicht wird im Hinblick auf das Material und die Oberflächenrauheit des Substrats so gewählt, daß man ein passives elektrisches Element erhält, das eine oben beschriebene Kraft zum Trennen des ersten und zweiten Substrats erfordert. Wenn bei einem passiven elektrischen Element der vorliegenden Erfindung mehr als zwei Substrate vorliegen, dann können mehr als eine elektrisch isolierende oder elektrisch leitende Schicht vorliegen und alle elektrisch isolierenden oder alle elektrisch leitenden Schichten werden so gewählt, daß man die Haftung erhält.
  • Geeignete Harze für die elektrisch isolierende oder elektrisch leitende Schicht, die zum Bilden eines Kondensators oder eines Widerstands verwendet werden kann, enthalten Epoxid, Polyimid, Polyvinylidenfluorid, Cyanoethylpullulan, Benzocyclobuten, Polynorbornen, Polytetrafluorethylen, Acrylate und Mischungen davon. Im Handel erhältliche Epoxide enthalten jene, die von Shell Chemical Company, Houston, TX, USA, unter der Handelsbezeichnung „Epon 1001F" und „Epon 1050" erhältlich sind. Das Harz kann bevorzugt eine Temperatur aushalten, die bei einem typischen Reflowlötvorgang angetroffen würde, beispielsweise im Bereich zwischen etwa 180 und 290°C. Diese Harze können getrocknet und gehärtet werden, um die elektrisch isolierende oder elektrisch leitende Schicht zu bilden.
  • Beispielhafte Mischungen enthalten Mischungen aus Epoxiden, bevorzugt eine Mischung aus einem Diglycidylether von Bisphenol A und ein Novolakepoxid, beispielsweise 90 bis 70 Gew.-% „Epon 1001F" und 10 bis 30 Gew.-% „Epon 1050" auf der Basis des Harzgesamtgewichts.
  • Wenn Teilchen vorliegen, können die Teilchen dielektrische (oder isolierende) Teilchen oder leitende Teilchen oder Mischungen davon sein. Die Teilchenverteilung kann zufällig oder geordnet sein. In der Regel umfaßt ein passives elektrisches Element, das so ausgelegt ist, daß es als ein Kondensator fungiert, dielektrische oder isolierende Teilchen. Ein passives elektrisches Element, das so ausgelegt ist, daß es als Widerstand fungiert, kann leitende Teilchen in einem elektrisch leitenden Harz oder in einem elektrisch isolierenden Harz oder dielektrische Teilchen in einem elektrisch leitenden Harz umfassen. Wie oben erwähnt, sind Mischungen von Teilchen geeignet, vorausgesetzt, daß der Gesamteffekt der Harzschicht für einen Kondensator isolierend und für einen Widerstand leitend ist.
  • Beispielhafte dielektrische oder isolierende Teilchen enthalten Bariumtitanat, Bariumstrontiumtitanat, Titanoxid, Bleizirconiumtitanat, und Mischungen davon. Ein im Handel erhältliches Bariumtitanat ist unter der Handelsbezeichnung „BT-8" von Cabot Performance Materials, Boyertown, PA, USA, erhältlich.
  • Beispielhafte leitende Teilchen können leitende oder halbleitende Materialien umfassen wie etwa Metall- oder Metallegierungsteilchen, wobei das Metall Silber, Nickel oder Gold, vernickelte Polymerkugeln, vergoldete Polymerkugeln (im Handel erhältlich von JCI USA Inc, New York, NY, USA, unter der Produktbezeichnungsnummer „20 GNR4.6-EH"), Graphit, Tantalnitride wie etwa TaN oder Ta2N, Tantaloxynitride (TaNxOy), dotiertes Silizium, Siliziumcarbid, Metallsiliziumnitride wie etwa MSiNx, wobei M ein Übergangsmetall wie etwa Ta, Ti, Cr, Mo oder Nb ist, oder Mischungen davon sein kann.
  • Die Teilchen können eine beliebige Gestalt aufweisen und können regelmäßig und unregelmäßig geformt sein. Zu beispielhaften Formen zählen Kugeln, Plättchen, Würfel, Nadeln, Oblaten, Ellipsoide, Pyramiden, Prismen, Flocken, Stäbchen, Platten, Fasern, Chips, Whiskers und Mischungen davon.
  • Die Teilchengröße, d.h. die kleinste Abmessung des Teilchens, liegt in der Regel im Bereich zwischen 0,05 und 11 μm, bevorzugt 0,05 und 0,3 μm, besonders bevorzugt 0,05 und 2 μm. Bei Kondensatoren oder Widerständen, die Leitung in der Ebene verwenden, umfassen die Teilchen bevorzugt eine Größe, bei der mindestens zwei bis drei Teilchen innerhalb der Dicke der elektrisch isolierenden oder elektrisch leitenden Schicht vertikal gestapelt werden können. Ein relativ großes leitendes Teilchen, d.h. mit einer Teilchengröße, die geringfügig größer ist als die Beschichtungsenddicke der elektrisch leitenden Schicht, gestattet, daß individuelle leitende Teilchen die Lücke zwischen zwei leitenden Substraten überbrücken, wenn der Widerstand im quer leitenden Modus verwendet wird, d.h., wenn Strom die elektrisch leitende Schicht in Querrichtung kreuzt. Während der Laminierung verursachen diese relativ großen Teilchen eine Druckkraft, die zu einer Oberflächenverformung und einem „Wisch"-Effekt an der Grenzfläche Teilchen-Substrat führt, was Oberflächenoxidschichten entfernen kann. Außerdem kann ein guter elektrischer Kontakt bereitgestellt werden, der trotz des Unterschieds beim Wärmeausdehnungskoeffizienten zwischen den Teilchen und der Harzmatrix während wechselnder Temperaturen der gehärteten Harzschicht stabil bleibt. Beschrieben wird dieser Effekt in den US-Patenten Nrn. 5,686,703 und 5,714,252 sowie der gleichzeitig anhängigen US-Anmeldung mit der laufenden Nummer 08/685125 (auch als WO 98/04107 veröffentlicht).
  • Der Anteil der Teilchen im Polymer beträgt in der Regel 20 bis 60 Vol.-%, bevorzugt 30 bis 55 Vol.-%, besonders bevorzugt 40 bis 50 Vol.-%, auf der Basis des Gesamtvolumens der elektrisch isolierenden oder elektrisch leitenden Schicht.
  • In der Regel liegt die Dicke der elektrisch isolierenden oder elektrisch leitenden Schicht (die eine oder mehrere Schichten aufweist) im Bereich zwischen etwa 0,5 und etwa 10 μm, bevorzugt 1 bis 5 μm, besonders bevorzugt 1 bis 4 μm.
  • Verfahren zur Herstellung eines passiven elektrischen Elements
  • Ein Verfahren zur Herstellung eines passiven elektrischen Elements gemäß der vorliegenden Erfindung wird durch die Merkmale von Anspruch 20 definiert. Es umfaßt das Bereitstellen eines ersten Substrats mit zwei gegenüberliegenden Hauptflächen, die von Verunreinigungen oder chemisorbierten oder adsorbierten Materialien im wesentlichen frei sind, Bereitstellen einer ein Harz umfassenden Mischung, Auftragen der Mischung auf eine erste Hauptfläche des ersten Substrats, Laminieren eines zweiten Substrats mit zwei gegenüberliegenden Hauptflächen des zweiten Substrats auf die Mischung auf der ersten Hauptfläche des ersten Substrats und Härten oder Trocknen der Mischung. Alternativ kann das zweite Substrat eine Mischung enthalten, die ein Harz auf ihrer ersten Hauptfläche umfaßt, und das erste und zweite Substrat können zusammenlaminiert sein, um die erste Hauptfläche jedes des ersten und zweiten Substrats zu verbinden, d.h. Zusammenlaminieren der mit einer Mischung beschichteten Seite jedes Substrats. Bevorzugt umfaßt, wie oben beschrieben, mindestens eines des ersten und zweiten Leitersubstrats einen elektrischen Leiter wie etwa ein Metall.
  • Das Substrat ist bevorzugt von Verunreinigungen oder chemisorbierten oder adsorbierten Materialien im wesentlichen frei, um die Haftung an der elektrisch isolierenden Schicht zu maximieren. Erreicht wird dies beispielsweise durch Reduzieren der Menge an organischen Stoffen auf der Substratoberfläche und Entfernen von Verunreinigungen von der Substratoberfläche. Zu beispielhaften Verfahren zählt die Oberflächenbehandlung wie oben beschrieben.
  • Die Schritte des Verfahrens werden eingehender unter Bezugnahme auf die Herstellung eines Kondensators beschrieben, der als erstes und zweites Substrat eine Kupferfolie und eine aus Epoxid und Bariumtitanatteilchen gebildete elektrisch isolierende Schicht aufweist.
  • Die Kupferfolie, auf deren Oberfläche Material vorliegen kann, wie etwa ein organisches Antikorrosionsmittel (beispielsweise ein Benzotriazolderivat) und Restöle vom Walzprozeß, wird einer Oberflächenbehandlung unterzogen, um beispielsweise eine gute Haftung zwischen der elektrisch isolierenden Schicht und den Kupferfoliensubstraten zu erzielen. Das Entfernen kann beispielsweise dadurch bewirkt werden, daß die Folie mit einem Argon-Sauerstoff-Plasma oder mit einer Luftcorona behandelt wird, oder es kann eine naßchemische Behandlung verwendet werden, wie in der Technik durchaus verstanden wird. Auf beiden Seiten der Folie haftende Teilchen können zum Beispiel durch eine Ultraschall-/Vakuumbahnreinigungseinrichtung entfernt werden, die im Handel unter der Handelsbezeichnung „Ultracleaner" von Web Systems Inc., Boulder, CO, USA, erhältlich ist. Bevorzugt wird die Kurferfolie während dieses Schritts der Oberflächenbehandlung nicht zerkratzt, eingedellt oder verbogen, so daß mögliche Beschichtungsprobleme und Beschichtungsdefekte vermieden werden, die zu ungleichförmiger Beschichtung oder kurzgeschlossenen Elementen wie etwa kurzgeschlossenen Kondensatoren führen können.
  • Die Mischung kann hergestellt werden, indem ein Harz wie etwa Epoxid, wahlweise eine Vielzahl von dielektrischen oder isolierenden Teilchen wie etwa Bariumtitanat und wahlweise ein Katalysator bereitgestellt werden. Adsorbiertes Wasser oder Materialreste auf den Teilchen, z.B. Carbonate, die von dem Herstellungsprozeß herrühren, können vor Verwendung von der Oberfläche der Teilchen entfernt werden. Das Entfernen kann erreicht werden, indem die Teilchen bei einer bestimmten Temperatur über einen gewissen Zeitraum, beispielsweise 15 Stunden lang bei 350°C, an Luft erhitzt werden. Nach dem Erhitzen können die Teilchen in einem Exsikkator gelagert werden, bevor sie in der Mischung verwendet werden.
  • Die Mischung aus Bariumtitanatteilchen und Epoxid kann hergestellt werden, indem Bariumtitanat, eine Lösung von Epoxiden in Keton und ein Dispergiermittel miteinander vermischt werden. In der Regel wird ein mit 6000 UpM laufender hoher Scherrotor-Stator-Mischer verwendet, wobei die Mischung mit einem Eiswasserbad gekühlt wird. Das Mahlen in der Kugelmühle ist ein weiteres beispielhaftes Verfahren. Die Mischung wird ohne Störung stehengelassen, wodurch sich Agglomerate am Boden des Behälters absetzen können, damit der Filter im nachfolgenden Schritt nicht verstopft. In der Regel wird ein Absetzen über 12 Stunden oder mehr zugelassen. Die Mischung kann aber auch beispielsweise durch einen Grobfilter gefiltert werden, dessen Maschenweite etwa das 10fache der Maschenweite ist, die beim letzten Filtrierschritt verwendet wird. Als letzter Filtrierschritt wird die Mischung dann beispielsweise durch einen Siebfilter aus rostfreiem Stahl oder ein Äquivalent mit einer Maschenweite von etwa 2 bis etwa 5 μm gefiltert. Die gefilterte Mischung wird auf ihren prozentualen Gehalt an Feststoffen und das Verhältnis Bariumtitanat/Epoxid analysiert. Die gewünschte Zusammensetzung erhält man durch Hinzufügen eines zusätzlichen gefilterten Lösungsmittels und/oder Epoxids. Die Mischung kann in einem Lösungsmittel aufgetragen werden oder das Lösungsmittel kann entfallen, wenn das organische Bindemittel eine Flüssigkeit mit einer Viskosität ist, die ausreichend niedrig liegt, um ein Beschichten zu ermöglichen.
  • Die Mischung kann Additive wie etwa Dispergiermittel, bevorzugt ein anionisches Dispergiermittel, wenn eine elektrisch isolierende Schicht erwünscht ist, und Lösungsmittel enthalten. Zu Beispielen für Dispergiermittel zählen u.a. ein Copolymer aus Polyester und Polyamin, im Handel unter der Handelsbezeichnung „Hypermeer PS3" von ICI Americas, Wilmington, DE, USA, erhältlich. Zu Beispielen für Lösungsmittel zählen u.a. Methyethylketon und Methyllisobutylketon, die beide im Handel von Aldrich Chemical, Milwaukee, WI, USA, erhältlich sind. Bei dem bevorzugten System sind keine weiteren Additive erforderlich; jedoch können zusätzliche Komponenten wie etwa Mittel zum Ändern der Viskosität oder zum Herstellen einer ebenen Beschichtung verwendet werden.
  • Der Mischung kann ein Katalysator oder ein Härtmittel zugesetzt werden. Wird ein Katalysator oder ein Härtmittel verwendet, können sie vor dem Beschichtungsschritt zugesetzt werden. Bevorzugt wird der Katalysator oder das Härtmittel unmittelbar vor dem Beschichtungsschritt zugesetzt.
  • Zu beispielhaften Katalysatoren zählen Amine und Imidazole. Wenn keine Teilchen mit einer basischen Oberfläche, d.h. mit einem pH-Wert von über 7, vorliegen, dann können zu beispielhaften Katalysatoren solche zählen, die saure Spezies erzeugen, d.h. mit einem pH-Wert von unter 7, wie etwa Sulfoniumsalze. Ein im Handel von Aldrich Chemical, Milwaukee, WI, USA, erhältlicher Katalysator ist 2,4,6-Tris(dimethylaminomethyl)phenol. Ein Katalysator wird in der Regel in einer Menge im Bereich zwischen etwa 0,5 bis etwa 8 Gew.-%, bevorzugt 0,5 bis 1,5%, auf der Basis des Gewichts des Harzes, verwendet. Wenn 2,4,6-Tris(dimethylaminomethyl)phenol verwendet wird, beträgt der prozentuale Gewichtsanteil auf der Basis des Gewichts des Harzes bevorzugt 0,5 bis 1%.
  • Zu beispielhaften Härtmitteln zählen Polyamine, Polyamide, Polyphenole und Derivate davon. Ein im Handel erhältliches Härtmittel ist 1,3-Phenylendiamin, im Handel erhältlich von E. I. DuPont de Nemours Company, Wilmington, DE, USA. Ein Härtmittel wird in der Regel in einer Menge zwischen etwa 10 und etwa 100 Gew.-%, bevorzugt 10 und 50 Gew.-% auf der Basis des Gewichts des Harzes verwendet.
  • Die gesäuberte Kupferfolie wird unter Einsatz eines beliebigen geeigneten Verfahrens, beispielsweise mit einer Gravurlackiervorrichtung, beschichtet. Die Beschichtung erfolgt bevorzugt in einem Reinraum, um die Kontaminierung zu minimieren. Die Trockendicke hängt vom prozentualen Anteil der Feststoffe in der Mischung, der relativen Geschwindigkeiten der Gravurwalze und der Beschichtungssubstanz und von dem Zellenvolumen der verwendeten Gravur ab. Um eine Trockendicke von im Bereich zwischen etwa 0,5 und etwa 2 μm zu erzielen, liegt der prozentuale Anteil der Feststoffe in der Regel im Bereich zwischen 20 und 60 Gew.-%. Die Beschichtung wird im Ofen der Beschichtungsvorrichtung in der Regel bei einer Temperatur von unter etwa 100°C zu einem nicht klebrigen Zustand getrocknet, bevorzugt trocknet die Beschichtung in Stadien, beginnend bei einer Temperatur von etwa 30°C und endend mit einer Temperatur von etwa 100°C, und wird dann auf eine Walze gewickelt. Höhere Endtrockentemperaturen von zum Beispiel bis zu 200°C können eingesetzt werden, sind aber nicht erforderlich. Es kommt im allgemeinen während des Trocknungsschritts zu sehr wenig Vernetzung; sein Zweck besteht hauptsächlich darin, möglichst viel Lösungsmittel zu entfernen. Zurückbleibendes Lösungsmittel kann zu einer Blockierung führen (d.h. unerwünschter Zwischenschichthaftung), wenn die Beschichtung auf einer Walze gelagert wird, und zu schlechter Haftung für das Laminat.
  • Beschichtungstechniken, um Defekte zu vermeiden, enthalten Inline-Filterung und Entlüftung (zum Entfernen von Luftblasen) der Beschichtungsmischung. Außerdem wird bevorzugt, wenn ein Härtung erforderndes Harz verwendet wird, daß, ehe zwei mit einer elektrisch isolierenden Schicht beschichtete Substrate laminiert werden, mindestens eine der elektrisch isolierenden oder elektrisch leitenden Schichten teilweise, bevorzugt an Luft, gehärtet wird. Insbesondere kann die Haftung des Substrats durch Wärmebehandlung der Beschichtung vor der Laminierung verbessert werden. Bevorzugt ist die Zeit für die Wärmebehandlung kurz, beispielsweise unter 10 Minuten, insbesondere bei höheren Temperaturen.
  • Die Laminierung erfolgt bevorzugt unter Einsatz von zwei der oben beschriebenen beschichteten Substrate. Eines der beschichteten Substrate kann vor Erreichen des Laminators einen Ofen durchlaufen, beispielsweise etwa 2 bis etwa 10 Minuten lang bei einer Temperatur im Bereich zwischen etwa 150 und etwa 180°C. Dieser vorausgehende Erwärmungsschritt kann an einem oder beiden der beschichteten Substrate erfolgen. Wenn die Erwärmung länger als 5 Minuten verwendet wird, wird sie nur an einem beschichteten Substrat durchgeführt. Bevorzugt sollte die elektrisch isolierende Schicht während der Laminierung nichts berühren, und die Laminierung sollte in einem Reinraum erfolgen. Um ein passives elektrisches Element der vorliegenden Erfindung herzustellen, werden die beschichteten Substrate laminiert, und zwar eine elektrisch isolierende oder elektrisch leitende Schicht auf eine elektrisch isolierende oder elektrisch leitende Schicht, wobei ein Laminator mit zwei Quetschwalzen verwendet wird, die auf eine Temperatur im Bereich zwischen etwa 150 und etwa 200°C, bevorzugt etwa 150°C, erwärmt sind. Geeigneter Luftdruck wird an die Laminatorwalzen angelegt, bevorzugt bei einem Druck im Bereich zwischen 5 und 40 psi (34 bis 280 kPa), bevorzugt 15 psi (100 kPa). Die Walzendrehzahl kann auf einen beliebigen geeigneten Wert eingestellt werden und liegt bevorzugt im Bereich zwischen 12 und 36 Inch/Minute (0,5 bis 1,5 cm/Sekunde), besonders bevorzugt 15 Inch/Minute (0,64 cm/Sekunde). Dieser Prozeß kann auch chargenweise durchgeführt werden.
  • Das laminierte Material kann zu Folien mit der gewünschten Länge geschnitten oder auf einen geeigneten Kern gewickelt werden. Nach der Beendigung der Laminierung werden die bevorzugten Reinraumeinrichtungen nicht länger benötigt.
  • Wenn das Harz Härtung verlangt, wird das laminierte Material dann gehärtet. Beispielhafte Härttemperaturen beinhalten Temperaturen im Bereich zwischen etwa 140 und etwa 200°C, bevorzugt 140 und 170°C, und beispielhafte Härtzeiten beinhalten einen Zeitraum im Bereich zwischen etwa 60 und etwa 150 Minuten, bevorzugt 60 und 100 Minuten.
  • Die Haftung der elektrisch isolierenden oder elektrisch leitenden Schicht an einem Metallsubstrat kann verbessert werden, wenn das Metall zum Zeitpunkt der Beschichtung ausreichend weich ist oder während der Laminierung und/oder Härtung weich wird; d.h., die Folie wird vor dem Beschichten geglüht oder wird während der nachfolgenden Verarbeitung glühend gemacht. Das Glühen kann erfolgen, indem das Substrat vor dem Beschichtungsschritt oder infolge des Härt- oder Trocknungsschritts erwärmt wird, wenn die Glühtemperatur des Metalls auf der Härttemperatur des Harzes oder darunter liegt. Es wird bevorzugt, ein Metallsubstrat mit einer Glühtemperatur zu verwenden, die unter der Temperatur liegt, bei der gehärtet oder getrocknet und laminiert wird. Die Glühbedingungen variieren je nach dem verwendeten Metallsubstrat. Bei Kupfer erhält das Metallsubstrat bevorzugt in einem dieser Stadien im Prozeß eine Vickers-Härte bei einer Belastung von 10 g von unter etwa 75 kg/mm2. Ein bevorzugter Temperaturbereich für Kupfer, damit man diese Härte erzielt, liegt im Bereich zwischen etwa 100 und etwa 180°C. besonders bevorzugt 120 und 160°C.
  • Ein Widerstandselement kann unter Verwendung von halbleitenden oder leitenden Teilchen wie etwa Silberteilchen, Nickelteilchen, nickelbeschichteten Polymerkugeln, goldbeschichteten Polymerkugeln (z.B. 20 GNR4.6-EH von JCI USA Inc.), Zinnlötkugeln, Materialien mit einem höheren spezifischen Widerstand wie etwa Graphit, Tantalnitriden wie etwa TaN oder Ta2N, Tantaloxynitrid (TaNxOy), Metall-Siliziumnitriden (MSiNx), wobei M ein Übergangsmetall wie etwa Ta, Ti, Cr, Mo oder Nb ist, oder, wenn ein höherer Widerstand erwünscht ist, Halbleitern und Mischungen davon hergestellt werden.
  • Die Dicke der Beschichtung der elektrisch isolierenden oder elektrisch leitenden Schicht ist bevorzugt etwa gleich groß oder größer als die Dicke der Teilchen. Die Teilchen können groß genug sein, daß jedes Teilchen nach der Laminierung beide Substrate kontaktiert, wodurch man zwischen zwei leitenden Substraten eine Stromleitung in Querrichtung erhält. Alternativ kann ein hoher Volumenanteil an kleineren leitenden Teilchen derart verwendet werden, daß Ketten aus sich berührenden Teilchen zwischen dem gewünschten Stromeingangskontakt und Stromausgangskontakt an den leitenden Teilen der Substrate einen elektrischen Kontakt herstellen. Dieser Ansatz kann für eine Konfiguration mit Stromleitungen in Querrichtung oder in der Richtung der Ebene verwendet werden. Wenn der Widerstand in einer Konfiguration mit Stromleitung in Querrichtung verwendet werden soll (wobei der Strom zwischen den beiden Substraten durch die Schicht fließt), müssen beide Substrate auf der Hauptfläche, die die Schicht kontaktiert, die die leitenden Teilchen enthält, elektrisch leitend sein. Wenn der Widerstand in einer Konfiguration mit Stromleitung in der Ebene verwendet werden soll, braucht nur ein Substrat eine leitfähige Oberfläche aufzuweisen. Die leitfähige Oberfläche kann nach der Laminierung strukturiert werden, damit man elektrisch getrennte Stromeingangsteile und Stromausgangsteile erhält, die über die die leitfähigen Teilchen enthaltende Schicht elektrisch verbunden sind.
  • Wenngleich ein passives elektrisches Element der vorliegenden Erfindung so funktionieren kann, wie es hergestellt wird, kann das passive elektrische Element bevorzugt wie oben beschrieben strukturiert werden, um beispielsweise zur Begrenzung der Leitfähigkeit in seitlicher Richtung diskrete Inseln oder entfernte Gebiete zu bilden. Das strukturierte passive elektrische Element kann selbst als Schaltungselement oder als eine Komponente in einem Schaltungselement verwendet werden, wie unten beschrieben.
  • Strukturierung
  • Eine Oberfläche des ersten oder zweiten Substrats des passiven elektrischen Elements, die zugänglich ist, kann beispielsweise durch eine elektrische Leiterbahn kontaktiert werden, um einen elektrischen Kontakt herzustellen, so daß das erste oder zweiten Substrat als eine Elektrode wirkt. Außerdem kann es wünschenswert sein, einen elektrischen Kontakt mit der Hauptfläche des ersten oder zweiten Substrats herzustellen, die mit der elektrisch isolierenden oder elektrisch leitenden Schicht in Kontakt steht, oder einen Durchgangslochkontakt bereitzustellen. Durchgangslochkontakte eignen sich, wenn keine Wechselwirkung mit der passiven elektrischen Einrichtungen gewünscht wird. Um die Hauptfläche des ersten oder zweiten Substrats zu erreichen, die mit der elektrisch isolierenden oder elektrisch leitenden Schicht in Kontakt steht, oder um einen Durchgangslochkontakt bereitzustellen, kann das passive elektrische Element strukturiert werden.
  • Es kann jede geeignete, in der Technik bekannte Strukturierungstechnik verwendet werden. Beispielsweise kann das passive elektrische Element über Photolithographie und/oder über Laserablation strukturiert werden, wie in der Technik wohlbekannt ist.
  • Photolithographie kann durchgeführt werden, indem ein Fotolack auf das passive elektrische Element aufgebracht wird, der dann belichtet und entwickelt wird, um eine Struktur aus verborgenen und exponierten Substratbereichen auf dem passiven elektrischen Element zu bilden. Wenn das passive elektrische Element dann einer Lösung ausgesetzt wird, die bekannterweise das Substrat chemisch angreift und ätzt, können ausgewählte Bereiche des Substrats entfernt werden. Dann wird ein Ablösemittel, wie etwa Kaliumhydroxid, verwendet, um die verbleibenden Bereiche des Fotolacks zu entfernen. Durch diesen Prozeß können Substratbereiche entfernt werden, die in der Schaltungsstruktur nicht erwünscht sind.
  • Laserablation kann durchgeführt werden, indem mit einem Laser Material selektiv und thermisch von dem passiven elektrischen Element entfernt wird, beispielsweise von der elektrisch isolierenden oder elektrisch leitenden Schicht. Photolithographie und Laserablation können zusammen verwendet werden.
  • Die Dicke der elektrisch isolierenden oder elektrisch leitenden Schicht begrenzt möglicherweise, wie das passive elektrische Element der vorliegenden Erfindung strukturiert werden kann, weil die Schicht selbst möglicherweise die Substrate nicht mechanisch trägt. Die Elektroden können so strukturiert sein, daß mindestens eines der Substrate immer das passive elektrische Element trägt. Das erste Substrat des passiven elektrischen Elements kann strukturiert sein und das zweite Substrat kann durchgehend (oder unstrukturiert) sein, so daß das passive elektrische Element eine „strukturelle Integrität" aufweist, das heißt, das Element kann ohne einen Träger zur Unterstützung gehandhabt werden und bleibt freistehend. In der Regel wird das passive elektrische Element doppelt strukturiert, das heißt auf beiden Seiten strukturiert, ohne daß eine Unterstützung verwendet wird, vorausgesetzt, das passive elektrische Element weist strukturelle Integrität auf.
  • Schaltungselement
  • Das passive elektrische Element der vorliegenden Erfindung kann selbst möglicherweise mit einer gewissen Modifikation als ein Schaltungselement fungieren. In einem Fall kann das passive elektrische Element strukturiert sein. In diesem Fall kann ein Schaltungselement dadurch hergestellt werden, daß ein passives elektrisches Element der vorliegenden Erfindung bereitgestellt und wie oben beschrieben strukturiert wird, um einen Kontakt für den elektrischen Anschluß zu liefern. Entweder eine oder beide Seiten des passiven elektrischen Elements werden strukturiert, um Zugang zu jeder Hauptfläche des ersten und zweiten Substrats zu gestatten und um einen Durchgangslochkontakt zu liefern.
  • Bei einer weiteren Ausführungsform kann ein Schaltungselement durch ein Verfahren hergestellt werden, das die folgenden Schritte umfaßt:
    Bereitstellen eines passiven elektrischen Elements der vorliegenden Erfindung, Bereitstellen mindestens eines elektrischen Kontakts und Verbinden des Kontakts mit mindestens einem Substrat des passiven elektrischen Elements.
  • Eine Ausführungsform des passiven elektrischen Elements der vorliegenden Erfindung kann ferner eine oder mehrere zusätzliche Schichten umfassen, um beispielsweise eine PCB oder flexible Schaltung herzustellen. Die zusätzliche Schicht kann starr oder flexibel sein. Beispielhafte starre Schichten enthalten einen im Handel unter der Handelsbezeichnung "PCL-FR-226" von der Firma Polyclad, Franklin, NH, USA, erhältlichen Glasfaser-Epoxid-Verbundwerkstoff, Keramik, Metall oder Kombinationen davon. Beispielhafte flexible Schichten umfassen einen Polymerfilm wie etwa Polyimid oder Polyester, Metallfolien oder Kombinationen davon. Polyimid ist im Handel von duPont unter der Handelsbezeichnung "Kapton" und Polyester im Handel unter der Handelsbezeichnung "Scotchpar" von Minnesota Mining and Manufacturing (3M), St. Paul, MN, USA, erhältlich. Diese zusätzlichen Schichten können auch elektrisch leitfähige Bahnen auf der Oberseite der Schicht oder in die Schicht eingebettet enthalten. Der Ausdruck "elektrisch leitfähige Bahnen" bezieht sich auf Streifen oder Strukturen aus einem leitfähigen Material, das dafür ausgelegt ist, Strom zu führen. Geeignete Materialien für eine elektrisch leitfähige Bahn umfassen Kupfer, Aluminium, Zinnlot, Silberpaste, Gold und Kombinationen davon.
  • Unter dieser Ausführungsform umfaßt ein bevorzugtes Verfahren zum Herstellen eines Schaltungselements die folgenden Schritte: Bereitstellen eines passiven elektrischen Elements der vorliegenden Erfindung, Strukturieren mindestens einer Seite des passiven elektrischen Elements, Bereitstellen einer zusätzlichen Schicht, Anbringen der Schicht an dem passiven elektrischen Element und Bereitstellen mindestens eines elektrischen Kontakts zu mindestens einem Substrat des passiven elektrischen Elements. Bevorzugt wird eine zweite zusätzliche Schicht bereitgestellt und an dem passiven elektrischen Element angebracht.
  • Leiterplatten und flexible Schaltungen
  • Ein passives elektrisches Element der vorliegenden Erfindung kann in einer PCB, beispielsweise einer flexiblen Schaltung, als eine Komponente eingesetzt werden, die als ein Kondensator und/oder ein Widerstand fungiert. Das passive elektrische Element kann in die PCB oder in die flexible Schaltung eingebettet oder darin integriert sein.
  • Eine PCB umfaßt in der Regel zwei Materialschichten, beispielsweise ein Laminat aus Epoxid und Glasfaser, die eine oder zwei Kupferflächen aufweisen können, die eine Schicht aus Klebstoff oder einen Prepreg zwischen sich einschließen. Eine flexible Schaltung umfaßt in der Regel eine flexible Schicht, zum Beispiel eine mit Kupfer beschichtete Polyimidschicht, und eine Schicht aus Klebstoff auf dem Polyimid. Die Position eines passiven elektrischen Elements der vorliegenden Erfindung bei einer beliebigen geeigneten PCB oder flexiblen Schaltung und der Prozeß des Einbettens oder Integrierens eines passiven elektrischen Elements der vorliegenden Erfindung in eine beliebige geeignete PCB oder flexible Schaltung sind in der Technik wohlbekannt. Insbesondere muß sowohl bei einer PCB als auch einer flexiblen Schaltung dafür gesorgt werden, daß die Schichten/Komponenten der PCB oder flexiblen Schaltung ausgerichtet werden.
  • Wie oben angemerkt kann die Dicke der elektrisch isolierenden oder elektrisch leitenden Schicht bestimmen, wie der Kondensator strukturiert werden kann. Wenn das passive elektrische Element in eine PCB oder flexible Schaltung integriert wird, können die Schichten der PCB oder flexiblen Schaltung dem passiven elektrischen Element weitere Unterstützung verleihen, was zusätzliche einzigartige Strukturierungstechniken gestattet. Beispielsweise kann ein doppelter Strukturierungs- und Laminierungsprozeß nützlich sein. Der doppelte Strukturierungs- und Laminierungsprozeß umfaßt die folgenden Schritte, zu denen es nach der photolithographischen Strukturierung eines der Substrate wie oben beschrieben kommen kann. Bei diesem Prozeß wird das strukturierte Substrat auf ein unterstützendes Material wie etwa eine Leiterplattenschicht, beispielsweise FR4, laminiert, wobei die strukturierte Seite dem unterstützenden Material zugewandt ist. Das andere Substrat kann durch eine im wesentlichen ähnliche Technik strukturiert werden, da die elektrisch isolierende oder elektrisch leitende Schicht und die strukturierten Substrate nunmehr vollständig von dem unterstützenden Material unterstützt werden. Um den Prozeß abzuschließen, wird dann eine zweite Laminierung auf der exponierten Seite des zweiten Substrats durchgeführt.
  • Die 3A und 3B veranschaulichen Beispiele für eine PCB 30a bzw. 30b, die ein passives elektrisches Element nach 1a oder 1b enthält. Die PCB 30a oder 30b umfaßt zwei Schichten 32a bzw. 32b aus einem Material wie etwa Epoxid/Glasfaser, die zwischen sich einschließen: eine Schicht aus Klebstoff oder Prepreg 31a bzw. 31b und ein passives elektrisches Element der vorliegenden Erfindung, das als ein Kondensator oder ein Widerstand fungiert, durch das erste Substrat 33a bzw. 33b dargestellt; eine elektrisch isolierende oder elektrisch leitende Schicht ("Schicht") 34a oder 34b und ein zweites Substrat 35a oder 35b.
  • 3C veranschaulicht ein Beispiel für eine PCB 30c, die ein passives elektrisches Element von 1a oder 1b enthält. Die PCB 30c umfaßt zwei Schichten 32c aus einem Material wie etwa Epoxid/Glasfaser, die folgendes zwischen sich einschließen: eine Schicht aus Klebstoff oder einen Prepreg 31c und ein passives elektrisches Element der vorliegenden Erfindung, das als ein Widerstand fungiert, umfassend ein erstes Substrat 33c, eine elektrisch leitende Schicht („Schicht") 34c, und ein zweites Substrat 35c, das ein Isolator ist.
  • 3A veranschaulicht eine PCB 30a, die ein passives elektrisches Element der vorliegenden Erfindung enthält, das als ein Kondensator oder ein Widerstand fungieren kann, und in dem ein Durchgangslochkontakt ausgebildet ist, um einen leitfähigen Weg von einer oberen Oberfläche 38a zu einer unteren Oberfläche 39a der PCB 30a zu liefern, der einen Kontakt mit dem passiven elektrischen Element vermeidet. In 3A werden Signale oder Strom über ein Loch 36a, das mit Kupfer elektroplattiert ist, um eine Oberflächenkupferstruktur 37a zu bilden, durch die PCB 30a gelenkt. Die Oberflächenkupferstruktur 37a lenkt Signale von einer nicht gezeigten Bahn auf der oberen Oberfläche 38a der PCB 30a zur unteren Oberfläche 39a der PCB 30a. Die Oberflächenkupferstruktur 37a verläuft durch das Loch 36a im ersten Substrat 33a, durch die Schicht 34a und das zweite Substrat 35a. In 3A gelangen somit Signale von der oberen Oberfläche 38a der PCB 30a zu einer unteren Oberfläche 39a, ohne mit dem ersten Substrat 33a, der Schicht 34a oder dem zweiten Substrat 35a in Wechselwirkung zu treten.
  • 3B veranschaulicht eine PCB 30b, die ein passives elektrisches Element der vorliegenden Erfindung enthält, das als Kondensator oder als Widerstand fungieren kann, und bei dem ein Kontakt mit dem ersten Substrat und, separat, dem zweiten Substrat hergestellt wird, um eine elektrische Verbindung mit dem Kondensator oder Widerstand herzustellen. In 3b werden Signale oder Strom über ein Loch 36b oder ein Loch 36b', die mit Kupfer elektroplattiert sind, um Oberflächenkupferstrukturen 37b bzw. 37b' zu bilden, durch die PCB 30b gelenkt. Die Oberflächenkupferstrukturen 37b und 37b' lenken Signale von einer nicht gezeigten Bahn auf der oberen Oberfläche 38b der PCB 30b zur unteren Oberfläche 39b der PCB 30b. Die Oberflächenkupferstruktur 37b kontaktiert das erste Substrat 33b, verläuft aber durch ein zuvor strukturiertes und größeres Loch 36b" im zweiten Substrat 35b, was eine direkte Verbindung zwischen der Oberflächenkupferstruktur 37b und dem ersten Substrat 33b gestattet. Die Oberflächenkupferstruktur 37b' kontaktiert das zweite Substrat 35b, verläuft aber durch ein zuvor strukturiertes und größeres Loch 36b''' im ersten Substrat 33b, was eine direkte Verbindung zwischen der Oberflächenkupferstruktur 37b' und dem zweiten Substrat 35b gestattet. Wenn die Schicht 34b ein Isolator ist, wird zwischen 37b und 37b' durch die zwischen dem ersten Substrat 33b und dem zweiten Substrat 35b hergestellte Überlappung eine kapazitive Beziehung gebildet. Wenn die Schicht 34b ein Leiter ist, wird durch die zwischen dem ersten Substrat 33b und dem zweiten Substrat 35b hergestellte Überlappung eine Widerstandsbeziehung zwischen 37b und 37b' gebildet.
  • 3C veranschaulicht eine PCB 30c, die ein passives elektrisches Element der vorliegenden Erfindung enthält, das als ein Widerstand fungiert, bei dem eine Signalleitung in der Ebene der Schicht erwünscht ist. In 3C werden Signale oder Strom über ein Loch 36c bzw. ein Loch 36c', die mit Kupfer elektroplattiert sind, um Oberflächenkupferstrukturen 37c bzw. 37c' zu bilden, durch die PCB 30c gelenkt. Die Oberflächenkupferstrukturen 37c und 37c' lenken Signale von einer nicht gezeigten Bahn auf der oberen Oberfläche 38c der PCB 30c zur unteren Oberfläche 39c der PCB 30c. Das erste Substrat 33c ist strukturiert, um Pads 33c' und 33c'' zu bilden, die einen Teil der Schicht 34c bedecken. Die Pads 33c' und 33c'' sind mit einem Teil 34c' der Schicht 34c verbunden. Die Oberflächenkupferstrukturen 37c und 37c' werden dazu verwendet, die Pads 33c' bzw. 33c'' zu kontaktieren, so daß zwischen den Pads 33c' und 33c'' auf der Basis der Geometrie (Länge und Breite) des Teils 34c' der Schicht 34c zwischen den beiden Pads 33c' und 33c'' ein gesteuerter Widerstand gemessen werden kann.
  • 4 veranschaulicht eine PCB 40, die ein Material 61 wie etwa Epoxid/Glasfaser, das eine Schicht aus Kleber oder Prepreg 62 einschließt, und ein passives elektrisches Element nach 2 umfaßt, das sowohl als Kondensator wie auch als Widerstand fungiert und strukturierte Schichten aufweist: ein erste Substrat 41, eine erste Schicht 42, ein zweites Substrat 43, eine zweite Schicht 44 und ein drittes Substrat 45, wobei ein Kontakt mit dem ersten Substrat und dem dritten Substrat hergestellt wird. In 4 werden Signale oder Strom durch Loch 46 oder Loch 46', die mit Kupfer elektroplattiert sind, um Oberflächenkupferstrukturen 47 bzw. 47' zu bilden, durch die PCB 40 gelenkt. In die Oberflächenkupferstruktur 47 und 47' lenken Signale von einer nicht gezeigten Bahn auf der oberen Oberfläche 48 der PCB 40 zur unteren Oberfläche 49 der PCB 40. Die Oberflächenkupferstruktur 47 kontaktiert das erste Substrat 41 und verläuft durch zuvor strukturierte und größere Löcher 43', 44' und 45' im zweiten Substrat 43, in der zweiten Schicht 44 bzw. dem dritten Substrat 45. Die Oberflächenkupferstruktur 47' kontaktiert das dritte Substrat 45 und verläuft durch zuvor strukturierte und größere Löcher 42'' und 43'' in der ersten Schicht 42 bzw. im zweiten Substrat 43. Somit wird zwischen 47 und 47' eine Widerstands- und kapazitive Beziehung gebildet.
  • Unter Bezugnahme auf die 3A, 3B, 3C und 4 erkennt der Fachmann, daß verschiedene Kombinationen von Substraten und Schichten möglich sind und daß verschiedene Verbindungen zu den Substraten bereitgestellt werden können, um eine Vielfalt von Funktionen zu erzeugen.
  • Die 5A und 5B zeigen eine Draufsichts- bzw. eine Querschnittsansicht eines passiven elektrischen Elements 50 der vorliegenden Erfindung, das als ein Kondensator oder ein Widerstand fungieren kann, und veranschaulichende Beispiele, wie das Element strukturiert und mit einer nicht gezeigten flexiblen Schaltung verbunden werden kann. Das passive elektrische Element 50 umfaßt ein erstes Substrat 51 bzw. ein zweites Substrat 53 und eine Schicht 52.
  • Ein Loch A und ein ringförmiger Ring B werden beispielsweise durch Strukturierung im ersten Substrat 51 und in der Schicht 52 gebildet. Das Loch C und das Loch D werden in der Schicht 52 und dem zweiten Substrat 53 gebildet, beispielsweise strukturiert. Das Ausbilden von Löchern im passiven elektrischen Element 50, das heißt Strukturieren, was nur beispielhaft ist, liefert Kontaktpunkte 54, 55 und 56. Außerdem sind Kontaktpunkte 57 und 58 auf der Hauptfläche 51' des ersten Substrats 51 verfügbar, und ein Kontaktpunkt 59 ist auf der Hauptfläche 53' des zweiten Substrats 53 verfügbar. Die Stellen von Kontaktpunkten, die schematisch in 5B dargestellt sind, sind lediglich repräsentativ und sind nur aus Gründen der Übersichtlichkeit in der 5A weggelassen.
  • Das passive elektrische Element 50 kann in einer flexiblen Schaltung effektiv sein, indem es einen Kontakt zwischen mindestens einem der Kontaktpunkte 54, 55, 56, 57, 58 und 59 und einer nicht gezeigten Bahn in einer nicht gezeigten flexiblen Schaltung herstellt. Geeignete Bahnverbindungen können beispielsweise durch Lötkugeln hergestellt werden, wie in der WO 94/29897 beschrieben. Eine Verbindung zu Kontaktpunkten 56 und 58 kann über ein Durchgangsloch hergestellt werden, ähnlich dem Durchgangsloch von 3A. Um aus der kapazitiven oder Widerstandsfunktion des passiven elektrischen Elements einen Vorteil zu ziehen, kann eine Verbindung zu einem der Kontaktpunkte 55 oder 57 in Kombination mit einem der Kontaktpunkte 54 oder 59 hergestellt werden. Der Fachmann versteht, daß je nach der gewünschten Anwendung eine einzige Verbindung zu einem beliebigen der Kontaktpunkten 54, 55, 56, 57, 58 oder 59 möglich ist.
  • Die vorliegende Erfindung umfaßt außerdem eine elektrische Einrichtung, die ein passives elektrisches Element der vorliegenden Erfindung umfaßt, das als eine elektrische Schaltung einer PCB oder einer flexiblen Schaltung fungiert, die ein passives elektrisches Element gemäß der vorliegenden Erfindung umfaßt. Die elektrische Einrichtung kann beliebige elektrische Einrichtungen enthalten, die in der Regel eine PCB oder flexible Schaltung mit einer kapazitiven oder Widerstandskomponente verwendet. Beispielhafte elektrische Einrichtungen enthalten Mobiltelefone, Telefone, Faxgeräte, Computer, Drucker, Pager und andere Einrichtungen, wie der Fachmann erkennt. Das passive elektrische Element der vorliegenden Erfindung eignet sich insbesondere in elektrischen Einrichtungen, bei denen Platz Mangelware ist.
  • Die vorliegende Erfindung wird durch die folgenden Beispiele veranschaulicht, doch sollten die jeweiligen Materialien und Mengen davon, die in diesen Beispielen aufgeführt sind, sowie andere Bedingungen und Details nicht so ausgelegt werden, daß sie die vorliegende Erfindung, wie sie durch die Ansprüche definiert wird, unnötig beschränken.
  • Beispiele
  • Beispiel 1: Kondensatorelement mit Teilchen in der elektrisch isolierenden Schicht
  • Es wurden Kupferfoliensubstrate, die von Carl Schlenk, AG, Nürnberg, Deutschland, erhältlich sind, bereitgestellt, die eine Dicke von 1,4 Milli-Inch (36 μm), eine Glühtemperatur von 140°C und eine mittlere Oberflächenrauheit (RMS) von 8 nm aufwiesen. Chemisorbierte Materialien wurden in einem Sauerstoff-Argon-Plasma in einem Gerät von Plasma Science, Foster City, CA entfernt; die Verweilzeit der Folie in dem Plasma betrug etwa 6 Minuten. Teilchenförmige Verunreinigungen wurden mit einer im Handel unter der Handelsbezeichnung „Ultracleaner" von Web Systems Inc., Boulder, CO, USA, erhältlichen Ultraschall-/Vakuumbahnreinigungseinrichtung entfernt.
  • 6,4 Gramm (g) eines im Handel von Shell Chemical Company, Houston, TX, USA, unter der Handelsbezeichnung „Epon 1001F" erhältlichen Epoxids und 1,6 g eines im Handel von Shell Chemical Company, Houston, TX, USA, unter der Handelsbezeichnung „Epon 1050" erhältlichen Epoxids wurden in 18 g Methylethylketon (MEK) und 27 g Methylisobutylketon (MIBK), die beide im Handel von Aldrich Chemical, Milwaukee, WI, USA, erhältlich sind, gelöst. 8,8 g eines Dispergiermittels, ein Copolymer aus Polyester und Polyamin, im Handel erhältlich von ICI Americas, Wilmington, DE, USA, unter der Handelsbezeichnung „Hypermeer PS3", wurden dieser Mischung zugesetzt.
  • 47 g Bariumtitanatteilchen mit einer mittleren Teilchengröße von 0,2 μm, im Handel erhältlich von Cabot Performance Materials, Boyertown, PA, USA, unter der Handelsbezeichnung „BT-8", das 15 Stunden lang an Luft auf 350°C erhitzt worden war, wurden unter Verwendung eines Ross-Labormixers/einer-Emulgiermaschine, im Handel von Charles Ross & Sons, Hauppauge, NY, USA, mit einem Rotor-Stator-Kopf erhältlich, der mit 2000 Umdrehungen pro Minute (UpM) läuft, langsam zugesetzt. Nachdem alles Bariumtitanat zugesetzt war, wurde die Drehzahl auf 6000 UpM erhöht und das Bariumtitanat wurde 20 Minuten lang in einem Behälter dispergiert, der in einem Eisbad gekühlt wurde, um eine Erwärmung der Mischung zu verhindern. Die entstehende Mischung wies 55 Gew.-% Feststoffe auf; das Volumenverhältnis von Bariumtitanat zu Epoxid betrug 55:45.
  • Die Mischung wurde über Nacht ohne Störung stehen gelassen, damit sich schlecht dispergierte Agglomerate absetzen können. Die Mischung wurde dann durch einen 2 μm-Siebfilter aus rostfreiem Stahl gefiltert, damit eine erste Mischung entsteht. Der gewichtsprozentuale Anteil der Feststoffe der ersten Mischung wurde als 53% gemessen und der Volumenanteil an Bariumtitanat in der ersten Mischung wurde als 53% gemessen; beide Messungen erfolgten gravimetrisch.
  • 8,4 g einer 70 gew.-%igen Lösung von „Epon 1001F" in MEK, 1,8 g einer 80 gew.-%igen Lösung von „Epon 1050" in MEK und 5,4 g einer 5 gew.-%igen Lösung von 2,4,6-Tris(dimethylaminomethyl)phenol wurden durch einen 0,45 μm-Filter gefiltert und dann zu 238 g einer ersten Mischung zugesetzt, um eine zweite Mischung herzustellen. Die Mischung wurde dann homogenisiert, indem sie gerührt wurde oder der Behälter auf einer Kugelmühle (ohne Kugeln) lief; der Endgehalt an Feststoffen in der zweiten Mischung betrug 43 Gew.-%. Das Volumenverhältnis Bariumtitanat zu Epoxid betrug in der zweiten Mischung 45:55. Die zweite Mischung wurde in einem Ultraschallbad 5 Minuten lang entlüftet.
  • Die zweite Mischung wurde getrennt in einer Mikrogravurlackiervorrichtung (in einem Reinraum) auf zwei Kupferfolien aufgetragen, wobei eine Bahngeschwindigkeit von 25 feet/Minute (12,7 cm/s) und eine Gravurwalzengeschwindigkeit von 40 feet/Minute (20 cm/s) verwendet wurden. Die Gravurwalzen wurden so gewählt, daß man eine Trockenbeschichtungsdicke zwischen 1 und 1,5 μm erhielt. Die Beschichtung wurde bei 95°C getrocknet und dann zur Bildung einer Rolle auf einen Kern gewickelt.
  • Die beiden mit der Mischung beschichteten Kupferfolien wurden in einem Reinraum Beschichtungsseite auf Beschichtungsseite aufeinander laminiert, wobei ein Laminator verwendet wurde, der im Handel von Western Magnum, E1 Segundo, CA, USA, erhältlich ist, mit 150°C-Walzen mit einer Drehzahl von 15 Inch/Minute (0,64 cm/s) und einem Luftdruck zu den Walzen von 20 psi (140 kPa). Das Laminat wurde 80 Minuten lang bei 180°C an Luft gehärtet.
  • Das gehärtete Laminat wurde mit dem 90°-Schältest getestet, der in dem IPC Test Method Manual, IPC-TM-650, Test Nummer 2.4.9, datiert Oktober 1988, veröffentlicht vom Institute for Interconnecting and Packaging Elecronic Circuits, beschrieben wird. Eine Kraft von 3,4 lbs/Inch (600 N/m) war erforderlich, um die Kupferfolien zu trennen. Das gehärtete Laminat wurde durch das folgende Testverfahren auch auf seine Kapazität hin getestet: Eine 2 cm × 2 cm große Elektrode wurde über standardmäßige photolithographische und Kupferätzprozeduren auf eine Seite des Laminats geätzt, und die Kapazität wurde mit einem LCR-Meßgerät von Hewlett-Packard, Palo Alto, CA, USA, Modell Nummer 4261 A, bei 1 Kilohertz (kH) gemessen. Die gemessene Kapazität betrug 6 nF/cm2 bei einem Verlustfaktor von 0,004. Sechzig Kondensatoren wurden hergestellt und auf diese Weise getestet, und die Ausbeute der guten Kondensatoren (ohne Kurzschluß) betrug 86,7 der 60 Kondensatoren.
  • Beispiel 2: Kondensatorelement ohne Teilchen in der elektrisch isolierenden Schicht
  • Es wurden Kupferfoliensubstrate, die von Carl Schlenk, AG, Nürnberg, Deutschland, erhältlich sind, bereitgestellt, die eine Dicke von 1,4 Milli-Inch (36 μm), eine Glühtemperatur von 175°C und eine mittlere Oberflächenrauheit (RMS) von 24 nm aufwiesen. Die Folien wurden wie in Beispiel 1 beschrieben gereinigt.
  • Mit der in Beispiel 1 beschriebenen Prozedur wurde eine Ketonlösung, die 18 Gew.-% der Epoxide Epon 1001F und Epon 1050 (Verhältnis 8:2) plus Katalysator enthielt, individuell auf zwei Kupferfolien aufgetragen. Der Katalysator, 2,4,6-Tris(dimethylaminomethyl)phenol, lag in einer Konzentration von 1 Gramm Katalysator pro 100 Gramm Epoxidharz vor. Es wurden weder Bariumtitanat noch andere Teilchen zugesetzt.
  • Die Laminierung und das Härten erfolgten wie in Beispiel 1 beschrieben. Das Laminat wurde mit dem 90°-Schältest getestet, der in dem IPC Test Method Manual, IPC-TM-650, Test Nummer 2.4.9, datiert Oktober 1988, veröffentlicht vom Institute for Interconnecting and Packaging Elecronic Circuits, beschrieben wird. Eine Kraft von 3,1 lbs/Inch (540 N/cm) war erforderlich, um die Kupferfolien zu trennen. Es wurden keine Kapazitätsmessungen vorgenommen. Die unter Annahme einer Dielektrizitätskonstante von 3 für die Epoxidmischung berechnete Kapazität des Laminats würde bei einer Dicke von etwa 2 μm für die Epoxidschicht im Laminat eine Kapazität von 1,3 nF/cm2 aufweisen.
  • Beispiel 3: Kondensator mit einem Aluminium- oder Kupfer-Polyester-Substrat
  • Als das Substrat für das Beschichten der dielektrischen Schicht können außer Kupferfolie andere Leiter verwendet werden. Dies wird in dem folgenden Beispiel veranschaulicht, bei dem sowohl Aluminiumfolie als auch ein kupferbeschichteter Polyesterfilm mit einer Mischung wie unten beschrieben beschichtet und getestet wurden.
  • Aluminiumfolie (Grade 1145, H19-Wärmebehandlung) mit einer Dicke von 1,4 Milli-Inch (36 μm) wurde von Republic Foils, Inc, in Danbury, CT, USA, bezogen. Diese Folie wies eine RMS-Rauheit von 19 nm auf und wurde wie geliefert ohne zusätzliche Reinigung verwendet.
  • Eine Bariumtitanat-Epoxid-Mischung wurde gemäß der Prozedur in Beispiel 1 hergestellt. Die Aluminiumfolie wurde mit dieser Mischung beschichtet, wobei eine Gravurlackierungsvorrichtung wie in Beispiel 1 beschrieben verwendet wurde.
  • Zwei mit der Mischung beschichtete Filme wurden 2 Minuten lang bei 175°C an Luft erhitzt. Diese Filme wurden derart gestapelt, daß die beschichteten Seiten der Aluminiumfilme einander berührten. Diese gestapelten Filme wurden dann in einer auf 200°C und 300 psi (2 MPa) eingestellten Laborpresse (Carver, Menomonie, WI, USA) laminiert. Die Probe befand sich 1 Stunde lang in der Presse, wurde dann entfernt und eine weitere Stunde lang ohne Druck bei 175°C gehärtet. Die Haftung für das Laminat betrug bei Messung mit einem in Beispiel 1 beschriebenen 90°-Schältest 6,0 lbs/Inch (1100 N/m).
  • Außerdem wurden unlaminierte Filme aus Aluminiumfolie beschichtet und eine Stunde lang bei 175°C an Luft gehärtet. Palladium-Gold-Elektroden wurden durch eine Maske, die aus Löchern mit einem Durchmesser von 5 mm bestand, auf die mit der Mischung beschichtete Oberfläche aufgesputtert, wodurch Kondensatoren entstanden. Diese Kondensatoren wiesen eine Kapazität von 21,2 nF/cm2 mit einem Verlustfaktor von 0,019 auf, wobei 19% der Kondensatoren keinen Kurzschluß hatten.
  • Außerdem wurde ein 2 Milli-Inch-(50 μm)-Polyesterfilm mit einer aufgedampften gleichförmigen 200 nm-Kupferschicht als Substrat verwendet. Bariumtitanat-Epoxid-Mischungen und Beschichtungstechniken waren so wie in Beispiel 1 beschrieben. Die Beschichtung wurde unter Stickstoff 1,5 Stunden lang bei 175°C gehärtet, dann Palladium-Gold-Elektroden mit einem Durchmesser von 5 mm wie oben beschrieben aufgesputtert. Die Kapazität betrug 15,2 nF/cm2, der Verlustfaktor betrug 0,044, und die Ausbeute an guten Kondensatoren lag bei 88%. Es wurden keine Haftungsmessungen vorgenommen.

Claims (25)

  1. Passives elektrisches Element zur Verwendung bei einer Leiterplatte oder einer flexiblen Schaltung, aufweisend: (a) ein erstes selbsttragendes Substrat (11a; 11b; 21; 51) mit zwei gegenüberliegenden Hauptflächen (11a'; 11b'), (b) ein zweites selbsttragendes Substrat (13a; 13b; 23; 53) mit zwei gegenüberliegenden Hauptflächen (13a'; 13b') und (c) eine elektrisch isolierende oder elektrisch leitende Polymerschicht (12a; 12b; 22; 52) direkt zwischen Oberflächen des ersten und zweiten Substrates und diese kontaktierend, die optional mehrere Teilchen (16) und/oder ein Katalysator- oder Härtmittel und/oder Additive aufweist und eine Dicke im Bereich zwischen 0,5 und 10 μm hat, wobei eine die Schicht (12a; 12b; 22; 52) kontaktierende Hauptfläche (11a'; 11b') des ersten Substrats und eine die Schicht (12a; 12b; 52) kontaktierende Hauptfläche (13a'; 13b') des zweiten Substrats eine mittlere Oberflächenrauheit im Bereich zwischen 10 und 300 nm aufweisen, bestimmt anhand der Quadratwurzel des Durchschnitts von mindestens 1000 Meßpunkten in einem Bereich von mindestens 0,2 mm2, und wobei eine Kraft, die erforderlich ist, um das erste und zweite Substrat des passiven elektrischen Elements mit einem Schälwinkel von 90 Grad zu trennen, gemäß dem IPC Test Method Manual, IPC-TM-650, Test Nummer 2.4.9, datiert Oktober 1988, größer ist als etwa 3 Pounds/Inch (etwa 0,5 kN/m).
  2. Passives elektrisches Element nach Anspruch 1, wobei die erforderliche Kraft größer ist als 4 Pounds/Inch (0,7 kN/m).
  3. Passives elektrisches Element nach Anspruch 1, wobei die erforderliche Kraft größer ist als 6 Pounds/Inch (1 kN/m).
  4. Passives elektrisches Element nach Anspruch 1, wobei entweder das erste Substrat (11a; 11b; 21; 51) oder das zweite Substrat (13a; 13b; 23; 53) Graphit, Verbundwerkstoffe, Metall, Kombinationen oder Laminate davon umfaßt.
  5. Passives elektrisches Element nach Anspruch 1, wobei das erste Substrat (11a; 11b; 21; 51) und das zweite Substrat (13a; 13b; 23; 53) Kupfer sind.
  6. Passives elektrisches Element nach Anspruch 1, wobei die Schicht (12a; 12b; 22; 52) ein getrocknetes oder gehärtetes Harz aufweist, das Epoxid, Polyimid, Polyvinylidenfluorid, Cyanoethyl-Pullulan, Benzocyclobuten, Polynorbornen, Polytetrafluorethylen, Acrylate oder Mischungen davon umfaßt.
  7. Passives elektrisches Element nach Anspruch 6, wobei die Schicht (12a; 12b; 22; 52) ein gehärtetes Harz aufweist, das eine Mischung von Epoxiden umfaßt.
  8. Passives elektrisches Element nach Anspruch 1, wobei die Schicht (12a; 12b; 22; 52) weiterhin mehrere Teilchen (16) aufweist.
  9. Passives elektrisches Element nach Anspruch 8, wobei die mehreren Teilchen (16) Teilchen aus Bariumtitanat, Bariumstrontiumtitanat, Titanoxid, Bleizirconiumtitanat, Silber, Nickel, vernickelte Polymerkugeln, vergoldete Polymerkugeln, Zinnlot, Graphit, Tantalnitride, Metallsiliziumnitride, ein Halbleiter oder Mischungen davon sind.
  10. Passives elektrisches Element nach Anspruch 9, wobei die mehreren Teilchen (16) Teilchen aus Bariumtitanat sind.
  11. Passives elektrisches Element nach Anspruch 8, wobei eine Teilchenbelastung 20 bis 60 Volumenprozent auf der Basis des Gesamtvolumens der Schicht beträgt.
  12. Passives elektrisches Element nach Anspruch 8, wobei eine Teilchenbelastung 30 bis 55 Volumenprozent auf der Basis des Gesamtvolumens der Schicht beträgt.
  13. Passives elektrisches Element nach Anspruch 8, wobei eine Teilchenbelastung 40 bis 50 Volumenprozent auf der Basis des Gesamtvolumens der Schicht beträgt.
  14. Passives elektrisches Element nach Anspruch 1, wobei die Dicke der Schicht (12a; 12b; 22; 52) im Bereich zwischen 1 und 4 μm beträgt.
  15. Passives elektrisches Element nach Anspruch 1, wobei die die Schicht (12a; 12b; 22) kontaktierende Hauptfläche (11a'; 11b') des ersten Substrats und die die Schicht (12a; 12b; 22) kontaktierende Hauptfläche (13a'; 13b') des zweiten Substrats eine mittlere Oberflächenrauheit im Bereich zwischen 10 und 100 nm aufweisen.
  16. Passives elektrisches Element nach Anspruch 1, wobei die die Schicht (12a; 12b; 22) kontaktierende Hauptfläche (11a'; 11b') des ersten Substrats und die die Schicht (12a; 12b; 22) kontaktierende Hauptfläche (13a'; 13b') des zweiten Substrats eine mittlere Oberflächenrauheit im Bereich zwischen 10 und 50 nm aufweisen.
  17. Passives elektrisches Element nach Anspruch 1, wobei die Dicke der Schicht (12a; 12b; 22) 1 μm oder weniger beträgt und die die Schicht kontaktierende Hauptfläche (11a'; 11b') des ersten Substrats und die die Schicht kontaktierende Hauptfläche (13a'; 13b') des zweiten Substrats eine mittlere Oberflächenrauheit im Bereich zwischen 10 und 50 nm aufweisen.
  18. Passives elektrisches Element nach Anspruch 1, wobei das Element (10a; 10b; 20; 50) strukturiert ist, um eine elektrische Schaltung zu bilden.
  19. Passives elektrisches Element nach Anspruch 1, das weiterhin einen elektrischen Kontakt zum Bilden einer elektrischen Schaltung aufweist.
  20. Verfahren zum Herstellen eines passiven elektrischen Elements (10a; 10b; 20; 50) zur Verwendung bei einer Leiterplatte oder einer flexiblen Schaltung, das die folgenden Schritte aufweist: (1) Bereitstellen eines ersten Metallsubstrats mit zwei gegenüberliegenden Hauptflächen, die von Verunreinigungen oder chemisorbierten oder adsorbierten Materialien im wesentlichen frei sind, und eines zweiten Metallsubstrats mit zwei gegenüberliegenden Hauptflächen, die von Verunreinigungen oder chemisorbierten oder adsorbierten Materialien im wesentlichen frei sind, (2) Herstellen einer Mischung durch Bereitstellen eines Harzes, das nach dem Härten oder Trocknen leitend oder isolierend ist, wobei die Mischung optional mehrere Teilchen und/oder ein Katalysator- oder Härtmittel und/oder Additive aufweist, (3) Auftragen der Mischung direkt auf eine erste Hauptfläche des ersten Substrats, so daß die Mischung nach dem Härten oder Trocknen eine Schicht mit einer Dicke im Bereich zwischen 0,5 und 10 μm bildet, (4) Laminieren der ersten Hauptfläche des zweiten Substrats oder einer ersten Hauptfläche des zweiten Substrats, die mit der Mischung beschichtet ist, auf die beschichtete erste Hauptfläche des ersten Substrats und (5) Härten oder Trocknen der Mischung, wobei das erste und zweite Substrat vor Schritt (2) oder als Konsequenz von (5) geglüht werden, wobei die erste Hauptfläche (11a'; 11b') des ersten Substrats (11a; 11b; 21; 51) und die erste Hauptfläche (13a'; 13b') des zweiten Substrats (13a; 13b; 23; 53) eine mittlere Oberflächenrauheit im Bereich zwischen 10 und 300 nm aufweisen, bestimmt anhand der Quadratwurzel des Durchschnitts von mindestens 1000 Meßpunkten in einem Bereich von mindestens 0,2 mm2, und wobei eine Kraft, die erforderlich ist, um das erste und zweite Substrat des passiven elektrischen Elements (10a; 10b; 20; 50) mit einem Schälwinkel von 90 Grad zu trennen, gemäß dem IPC Test Method Manual, IPC-TM-650, Test Nummer 2.4.9, datiert Oktober 1988, größer ist als etwa 3 Pounds/Inch (etwa 0,5 kN/m).
  21. Verfahren nach Anspruch 20, wobei die Mischung in einem Lösungsmittelsystem aufgetragen wird.
  22. Verfahren nach Anspruch 20, wobei Schritt (1) durch Oberflächenbehandlung bewerkstelligt wird.
  23. Leiterplatte (30a, b, c; 40) oder flexible Schaltung, die das passive elektrische Element nach einem der Ansprüche 1 bis 19 aufweist.
  24. Leiterplatte oder flexible Schaltung nach Anspruch 23, wobei das passive elektrische Element strukturiert ist.
  25. Elektrische Einrichtung, die eine Leiterplatte oder eine flexible Schaltung nach Anspruch 23 oder 24 aufweist.
DE69920280T 1999-02-01 1999-06-04 Passives elektrisches element und verfahren zu seiner herstellung Expired - Lifetime DE69920280T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US241817 1999-02-01
US09/241,817 US6274224B1 (en) 1999-02-01 1999-02-01 Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
PCT/US1999/012510 WO2000045624A1 (en) 1999-02-01 1999-06-04 Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article

Publications (2)

Publication Number Publication Date
DE69920280D1 DE69920280D1 (de) 2004-10-21
DE69920280T2 true DE69920280T2 (de) 2005-09-29

Family

ID=22912298

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69920280T Expired - Lifetime DE69920280T2 (de) 1999-02-01 1999-06-04 Passives elektrisches element und verfahren zu seiner herstellung

Country Status (8)

Country Link
US (2) US6274224B1 (de)
EP (1) EP1153531B1 (de)
JP (1) JP5048181B2 (de)
KR (1) KR100597978B1 (de)
AU (1) AU4418499A (de)
DE (1) DE69920280T2 (de)
HK (1) HK1043016B (de)
WO (1) WO2000045624A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014109990A1 (de) * 2014-07-16 2016-01-21 Infineon Technologies Austria Ag Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes
DE102006040482B4 (de) * 2006-01-31 2017-11-16 Mitsubishi Electric Corp. Autolichtmaschine
DE112014004403B4 (de) 2013-09-27 2023-12-21 Osram Sylvania Inc. Flexible Leiterplatte für Elektronikanwendungen, diese enthaltende Lichtquelle, sowie ein Verfahren zur Herstellung einer Lichtquelle

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000007197A2 (en) * 1998-07-31 2000-02-10 Oak-Mitsui Inc. Composition and method for manufacturing integral resistors in printed circuit boards
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article
DE60019385T2 (de) * 1999-10-26 2006-03-09 Furukawa-Sky Aluminum Corp. Harzbeschichtete Metallfolie für Teile von elektronischen Maschinen und Werkzeugen und deren Herstellungsverfahren
TW487272U (en) * 2001-03-20 2002-05-11 Polytronics Technology Corp Multilayer circuit boards
JP2002353081A (ja) * 2001-05-25 2002-12-06 Canon Inc 板部材の分離装置及び分離方法
TWI291936B (de) * 2001-05-31 2008-01-01 Tdk Corp
US6577492B2 (en) * 2001-07-10 2003-06-10 3M Innovative Properties Company Capacitor having epoxy dielectric layer cured with aminophenylfluorenes
US20030059366A1 (en) * 2001-09-21 2003-03-27 Cabot Corporation Dispersible barium titanate-based particles and methods of forming the same
US6963493B2 (en) * 2001-11-08 2005-11-08 Avx Corporation Multilayer electronic devices with via components
US20030215606A1 (en) * 2002-05-17 2003-11-20 Clancy Donald J. Dispersible dielectric particles and methods of forming the same
TW200404484A (en) * 2002-09-02 2004-03-16 Furukawa Circuit Foil Copper foil for soft circuit board package module, for plasma display, or for radio-frequency printed circuit board
US20040099999A1 (en) 2002-10-11 2004-05-27 Borland William J. Co-fired capacitor and method for forming ceramic capacitors for use in printed wiring boards
US20040108134A1 (en) * 2002-10-11 2004-06-10 Borland William J. Printed wiring boards having low inductance embedded capacitors and methods of making same
US20040102022A1 (en) * 2002-11-22 2004-05-27 Tongbi Jiang Methods of fabricating integrated circuitry
KR100713731B1 (ko) * 2002-12-13 2007-05-04 이 아이 듀폰 디 네모아 앤드 캄파니 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
KR100467834B1 (ko) * 2002-12-23 2005-01-25 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
KR100455890B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US7098525B2 (en) * 2003-05-08 2006-08-29 3M Innovative Properties Company Organic polymers, electronic devices, and methods
US7279777B2 (en) * 2003-05-08 2007-10-09 3M Innovative Properties Company Organic polymers, laminates, and capacitors
US7274100B2 (en) * 2003-06-23 2007-09-25 International Rectifier Corporation Battery protection circuit with integrated passive components
AT500259B1 (de) * 2003-09-09 2007-08-15 Austria Tech & System Tech Dünnschichtanordnung und verfahren zum herstellen einer solchen dünnschichtanordnung
US7161088B2 (en) * 2003-12-04 2007-01-09 Dell Products L.P. System, method and apparatus for optimizing power delivery and signal routing in printed circuit board design
EP1756558A1 (de) * 2004-06-14 2007-02-28 Oxford Biosensors Limited Mikrobandelektrodenherstellungsverfahren
CN101695216B (zh) * 2004-06-25 2012-01-04 揖斐电株式会社 印刷配线板及其制造方法
US20060000542A1 (en) * 2004-06-30 2006-01-05 Yongki Min Metal oxide ceramic thin film on base metal electrode
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
US7290315B2 (en) * 2004-10-21 2007-11-06 Intel Corporation Method for making a passive device structure
US20060099803A1 (en) * 2004-10-26 2006-05-11 Yongki Min Thin film capacitor
US20060091495A1 (en) * 2004-10-29 2006-05-04 Palanduz Cengiz A Ceramic thin film on base metal electrode
JP3816508B2 (ja) * 2004-11-04 2006-08-30 三井金属鉱業株式会社 キャパシタ層形成材及びそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板
KR100722814B1 (ko) 2004-11-13 2007-05-30 주식회사 엘지화학 높은 유전상수와 낮은 유전손실의 동박 적층판용 수지조성물
KR101142998B1 (ko) * 2004-12-20 2012-05-08 재단법인서울대학교산학협력재단 유기 절연막 및 유기 절연막을 포함하는 박막 트랜지스터표시판 및 그 제조 방법
US8607445B1 (en) 2005-01-10 2013-12-17 Endicott Interconnect Technologies, Inc. Substrate having internal capacitor and method of making same
US20070177331A1 (en) * 2005-01-10 2007-08-02 Endicott Interconnect Technologies, Inc. Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
KR100867038B1 (ko) * 2005-03-02 2008-11-04 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US7629269B2 (en) 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7375412B1 (en) * 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US20060286696A1 (en) * 2005-06-21 2006-12-21 Peiffer Joel S Passive electrical article
US7453144B2 (en) * 2005-06-29 2008-11-18 Intel Corporation Thin film capacitors and methods of making the same
US20070003737A1 (en) * 2005-06-30 2007-01-04 Rami Khalaf Polymer to gold adhesion improvement by chemical and mechanical gold surface roughening
US20070054420A1 (en) * 2005-09-06 2007-03-08 Agency For Science, Technology And Research Substrate structure and method for wideband power decoupling
TWI270901B (en) * 2005-09-16 2007-01-11 Ctech Technology Corp Solid capacitor and fabrication method thereof
US7607350B2 (en) * 2005-10-06 2009-10-27 Northrop Grumman Guidance And Electronics Company, Inc. Circuit board mounting for temperature stress reduction
JP4844112B2 (ja) * 2005-12-15 2011-12-28 日立化成工業株式会社 印刷抵抗体、印刷インク及び配線板
KR100747336B1 (ko) 2006-01-20 2007-08-07 엘에스전선 주식회사 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법
JP2009525614A (ja) * 2006-01-31 2009-07-09 スリーエム イノベイティブ プロパティズ カンパニー コンプライアントなフォイル構造を有するled照明アセンブリ
JP5211695B2 (ja) * 2006-02-01 2013-06-12 ダイキン工業株式会社 高誘電性フィルム
US7710045B2 (en) * 2006-03-17 2010-05-04 3M Innovative Properties Company Illumination assembly with enhanced thermal conductivity
JP4983102B2 (ja) * 2006-06-06 2012-07-25 Tdk株式会社 誘電体素子
JP4783692B2 (ja) * 2006-08-10 2011-09-28 新光電気工業株式会社 キャパシタ内蔵基板及びその製造方法と電子部品装置
TWI302372B (en) * 2006-08-30 2008-10-21 Polytronics Technology Corp Heat dissipation substrate for electronic device
US7806560B2 (en) * 2007-01-31 2010-10-05 3M Innovative Properties Company LED illumination assembly with compliant foil construction
JP2008211115A (ja) * 2007-02-28 2008-09-11 Ricoh Co Ltd 半導体装置
US20100202100A1 (en) * 2007-07-31 2010-08-12 Daikin Industries ,Ltd. Highly dielectric film
US20090156715A1 (en) * 2007-12-14 2009-06-18 Thomas Eugene Dueber Epoxy compositions comprising at least one elastomer and methods relating thereto
TWI447155B (zh) * 2007-12-28 2014-08-01 Ind Tech Res Inst 撓曲性、低介電損失組成物及其製造方法
US7791897B2 (en) * 2008-09-09 2010-09-07 Endicott Interconnect Technologies, Inc. Multi-layer embedded capacitance and resistance substrate core
WO2010048297A2 (en) * 2008-10-24 2010-04-29 3M Innovative Properties Company Passive electrical article
US8866018B2 (en) * 2009-01-12 2014-10-21 Oak-Mitsui Technologies Llc Passive electrical devices and methods of fabricating passive electrical devices
US8493746B2 (en) * 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
WO2010127245A2 (en) * 2009-05-01 2010-11-04 3M Innovative Properties Company Passive electrical article
US8853820B2 (en) 2009-05-25 2014-10-07 Basf Se Crosslinkable dielectrics and methods of preparation and use thereof
TWI467610B (zh) * 2009-07-23 2015-01-01 Ind Tech Res Inst 電容結構
US8786049B2 (en) * 2009-07-23 2014-07-22 Proteus Digital Health, Inc. Solid-state thin-film capacitor
EP2497347A4 (de) * 2009-11-06 2015-08-12 3M Innovative Properties Co Dielektrisches material mit einem nicht halogenierten härtungsmittel
JP5352437B2 (ja) * 2009-11-30 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8441775B2 (en) * 2009-12-15 2013-05-14 Empire Technology Development, Llc Conformal deposition of dielectric composites by eletrophoresis
EP2649867A1 (de) 2010-12-06 2013-10-16 3M Innovative Properties Company Verbunddiode, elektronische vorrichtung und herstellungsverfahren dafür
TWI405322B (zh) 2010-12-29 2013-08-11 Ind Tech Res Inst 內藏電容基板模組
US9013893B2 (en) 2010-12-29 2015-04-21 Industrial Technology Research Institute Embedded capacitor module
CN103503582B (zh) * 2011-04-28 2017-07-18 株式会社钟化 补强板一体型挠性印刷基板
US20130037311A1 (en) * 2011-08-12 2013-02-14 Applied Nanotech Holdings, Inc. Functionalization of thermal management materials
KR20140107471A (ko) 2011-12-21 2014-09-04 쓰리엠 이노베이티브 프로퍼티즈 컴파니 수지 조성물 및 이로부터 제조된 유전층 및 커패시터
CN103374202A (zh) * 2012-04-23 2013-10-30 富葵精密组件(深圳)有限公司 环氧树脂复合材料、胶片及电路基板
KR20150036178A (ko) 2012-06-28 2015-04-07 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열전도성 기재 물품
KR102159738B1 (ko) 2013-11-01 2020-09-24 삼성디스플레이 주식회사 플렉서블 표시패널 박리 장치 및 이를 이용한 플렉서블 표시패널 박리 방법
US10506723B2 (en) 2014-12-02 2019-12-10 International Business Machines Corporation Enhanced substrate includes a carbene-coated metal foil laminated to a substrate that includes glass fiber impregnated with a base polymer
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
JP2017191894A (ja) * 2016-04-14 2017-10-19 イビデン株式会社 プリント配線基板及びその製造方法
CN107665879A (zh) * 2016-07-29 2018-02-06 奥特斯奥地利科技与系统技术有限公司 器件载体及包括所述器件载体的电子系统
US11239185B2 (en) * 2017-11-03 2022-02-01 Dialog Semiconductor (Uk) Limited Embedded resistor-capacitor film for fan out wafer level packaging
KR102496228B1 (ko) 2020-06-11 2023-02-06 미쓰이금속광업주식회사 양면 동장 적층판

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2834906C2 (de) 1978-08-09 1983-01-05 Siemens AG, 1000 Berlin und 8000 München Elektrische Hochfrequenz-Folienschaltung und Verfahren zu ihrer Herstellung
JPS5844789A (ja) 1981-09-10 1983-03-15 株式会社アサヒ化学研究所 プリント配線板に誘電体を形成する方法
JPS62163387A (ja) 1986-01-14 1987-07-20 株式会社 アサヒ化学研究所 基板に蓄電回路を形成する方法
SE458004C (sv) 1987-10-09 1991-10-07 Carmis Enterprises Sa Anordning foer elektrisk avkoppling av integrerade kretsar
JPH01100998A (ja) 1987-10-14 1989-04-19 Seiko Epson Corp 多層配線基板
JP2621342B2 (ja) 1988-05-20 1997-06-18 日本電気株式会社 多層配線基板
JPH0636464B2 (ja) * 1988-07-05 1994-05-11 三洋電機株式会社 プリント基板の製造装置
JPH0265194A (ja) 1988-08-30 1990-03-05 Ibiden Co Ltd 厚膜素子を有するプリント配線板の製造方法
US5010641A (en) 1989-06-30 1991-04-30 Unisys Corp. Method of making multilayer printed circuit board
US5155655A (en) 1989-08-23 1992-10-13 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5079069A (en) 1989-08-23 1992-01-07 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
US5161086A (en) 1989-08-23 1992-11-03 Zycon Corporation Capacitor laminate for use in capacitive printed circuit boards and methods of manufacture
JPH03136396A (ja) 1989-10-23 1991-06-11 Matsushita Electric Ind Co Ltd 電子回路部品とその製造方法及び電子回路装置
US5027253A (en) 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JP3019541B2 (ja) 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5183972A (en) 1991-02-04 1993-02-02 Microelectronics And Computer Technology Corporation Copper/epoxy structures
JPH04361565A (ja) 1991-06-10 1992-12-15 Fujitsu Ltd 半導体装置の製造方法
US5162977A (en) 1991-08-27 1992-11-10 Storage Technology Corporation Printed circuit board having an integrated decoupling capacitive element
US5261153A (en) 1992-04-06 1993-11-16 Zycon Corporation In situ method for forming a capacitive PCB
JPH0637256A (ja) 1992-07-15 1994-02-10 Fuji Electric Co Ltd 半導体装置の製造方法
JPH0645715A (ja) * 1992-07-22 1994-02-18 Mitsui Toatsu Chem Inc 配線基板
JPH0690086A (ja) 1992-08-31 1994-03-29 Teijin Ltd 電子部品の接続方法
JPH06104578A (ja) 1992-09-22 1994-04-15 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JPH06125180A (ja) 1992-10-09 1994-05-06 Ngk Spark Plug Co Ltd キャパシタ内蔵多層配線基板
JP2901451B2 (ja) 1993-02-26 1999-06-07 京セラ株式会社 ジョセフソン素子搭載用回路基板
JPH06297634A (ja) 1993-04-19 1994-10-25 Toshiba Chem Corp 銅張積層板及び多層銅張積層板
JPH06318597A (ja) 1993-05-07 1994-11-15 Nec Kyushu Ltd 半導体装置
US5401913A (en) 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
JP3154594B2 (ja) 1993-07-13 2001-04-09 日本特殊陶業株式会社 キャパシタ内蔵多層配線基板とその製造方法
JPH0730257A (ja) 1993-07-13 1995-01-31 Fujitsu Ltd コンデンサ内蔵薄膜多層配線板
US5469324A (en) 1994-10-07 1995-11-21 Storage Technology Corporation Integrated decoupling capacitive core for a printed circuit board and method of making same
US5701032A (en) 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
US5686703A (en) 1994-12-16 1997-11-11 Minnesota Mining And Manufacturing Company Anisotropic, electrically conductive adhesive film
EP0847594B1 (de) 1995-08-29 2002-07-17 Minnesota Mining And Manufacturing Company Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats
US5745334A (en) 1996-03-25 1998-04-28 International Business Machines Corporation Capacitor formed within printed circuit board
US5796587A (en) 1996-06-12 1998-08-18 International Business Machines Corporation Printed circut board with embedded decoupling capacitance and method for producing same
US6174337B1 (en) * 1997-01-06 2001-01-16 Pinnacle Research Institute, Inc. Method of construction of electrochemical cell device using capillary tubing and optional permselective polymers
EP0902048B1 (de) 1997-09-11 2005-11-23 E.I. Du Pont De Nemours And Company Flexible Polyimidfolie mit hoher dielektrischer Konstante
US6274224B1 (en) * 1999-02-01 2001-08-14 3M Innovative Properties Company Passive electrical article, circuit articles thereof, and circuit articles comprising a passive electrical article

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006040482B4 (de) * 2006-01-31 2017-11-16 Mitsubishi Electric Corp. Autolichtmaschine
DE112014004403B4 (de) 2013-09-27 2023-12-21 Osram Sylvania Inc. Flexible Leiterplatte für Elektronikanwendungen, diese enthaltende Lichtquelle, sowie ein Verfahren zur Herstellung einer Lichtquelle
DE102014109990A1 (de) * 2014-07-16 2016-01-21 Infineon Technologies Austria Ag Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes
US9824799B2 (en) 2014-07-16 2017-11-21 Infineon Technologies Austria Ag Measuring resistor and method for producing a measuring resistor
DE102014109990B4 (de) 2014-07-16 2022-10-27 Infineon Technologies Austria Ag Messwiderstand mit vertikalem Stromfluss, Halbleiterpackage mit einem Messwiderstand und Verfahren zur Herstellung eines Messwiderstandes

Also Published As

Publication number Publication date
US20010038906A1 (en) 2001-11-08
KR20010093302A (ko) 2001-10-27
JP5048181B2 (ja) 2012-10-17
US6638378B2 (en) 2003-10-28
US6274224B1 (en) 2001-08-14
JP2002536825A (ja) 2002-10-29
AU4418499A (en) 2000-08-18
WO2000045624A1 (en) 2000-08-03
HK1043016A1 (en) 2002-08-30
EP1153531B1 (de) 2004-09-15
KR100597978B1 (ko) 2006-07-13
DE69920280D1 (de) 2004-10-21
HK1043016B (zh) 2005-05-13
EP1153531A1 (de) 2001-11-14

Similar Documents

Publication Publication Date Title
DE69920280T2 (de) Passives elektrisches element und verfahren zu seiner herstellung
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
DE10361087B4 (de) Gedruckte Schaltplatte mit eingebetteten Kondensatoren und Verfahren zur Herstellung derselben
CN1105484C (zh) 电子电路组件中埋置的电容器的制造方法及电子电路组件
DE3888552T2 (de) Elektronische Packungsstruktur.
DE69938582T2 (de) Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
DE69331511T2 (de) Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung
DE69008963T2 (de) Elektronisches Schaltungssubstrat.
KR100553635B1 (ko) 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법
DE69015878T2 (de) Mehrschichtleiterplattenstruktur.
DE69622606T2 (de) Gedruckte Schaltungsplatte
DE69417684T2 (de) Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
DE102011001556B4 (de) Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads
DE3786600T2 (de) Mehrschichtige gedruckte schaltung und verfahren zu ihrer herstellung.
DE60217793T2 (de) Prepreg und Leiterplatte und Verfahren zu deren Herstellung
DE102011000530B4 (de) Verfahren zur Herstellung einer Halbleiteranordnung
JP2008544551A (ja) 受動的電気物品
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE2330732A1 (de) Schaltungskarte fuer integrierte schaltungen
DE60218475T2 (de) Elektrischer gegenstand mit dielektrischer epoxyschicht, die mit aminophenylfluorenen gehärtet ist
US8541687B2 (en) Coreless layer buildup structure
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
DE112006000519B4 (de) Integrierter Dünnschicht-Kondensator mit optimierter Temperaturkennlinie
DE10317675B4 (de) Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition