KR100597978B1

KR100597978B1 - 수동 전기 소자, 그 회로 소자 및 수동 전기 소자를 구비한 회로 소자

Info

Publication number: KR100597978B1
Application number: KR1020017009637A
Authority: KR
Inventors: 오르얀넬슨비; 키에쉬케로버트알; 페이퍼조엘에스
Original assignee: 쓰리엠 이노베이티브 프로퍼티즈 캄파니
Priority date: 1999-02-01
Filing date: 1999-06-04
Publication date: 2006-07-13
Also published as: HK1043016A1; DE69920280D1; WO2000045624A1; US20010038906A1; JP2002536825A; US6274224B1; EP1153531A1; KR20010093302A; HK1043016B; DE69920280T2; EP1153531B1; US6638378B2; AU4418499A; JP5048181B2

Abstract

본 발명의 수동 전기 소자(10a)는, (a) 대향하는 2 개의 주표면을 갖는 자체 지지되는 제1 기판(11a)과, (b) 대향하는 2 개의 주표면을 갖는 자체 지지되는 제2 기판(13a)과, (c) 상기 제1 기판(11a)과 제2 기판(13a) 사이에 약 0.5∼10 ㎛ 범위의 두께를 가지며, 중합체를 구비한 전기 절연층 또는 전기 도전층(12a)을 포함하고, 상기 전기 절연층 또는 전기 도전층(12a)과 접촉하는 제1 기판(11a)의 주표면(11a´)과 상기 전기 절연층 또는 전기 도전층(12a)과 접촉하는 제2 기판(13a)의 주표면(13a´)은 약 10∼300 ㎚ 범위의 평균 표면 거칠기를 가지며, 상기 수동 전기 소자(10a)의 제1 기판(11a)과 제2 기판(13a)을 90°의 박리 각도로 분리시키는 데에 필요한 힘은 약 3 파운드/인치(약 0.5 kN/m)보다 큰 것을 특징으로 한다. 또한, 본 발명은 상기 수동 전기 소자를 포함하는 인쇄 배선 기판 또는 가요성 회로, 상기 인쇄 배선 기판을 포함한 전기 소자 또는 수동 전기 소자를 포함한 가요성 회로, 및 수동 전기 소자를 제조하는 방법에 관한 것이다.

Description

수동 전기 소자, 그 회로 소자 및 수동 전기 소자를 구비한 회로 소자 {PASSIVE ELECTRICAL ARTICLE, CIRCUIT ARTICLES THEREOF, AND CIRCUIT ARTICLES COMPRISING A PASSIVE ELECTRICAL ARTICLE}

본 발명은 수동 전기 소자, 그 회로 소자 및 상기 수동 전기 소자를 구비한 회로 소자에 관한 것이다. 이 수동 전기 소자는 기판들 사이에 전기 절연층 또는 전기 도전층을 갖는 자체 지지하는 적어도 2 개의 기판을 포함하고 있다.

최근, 전자 산업 분야에서는 전자 회로의 소형화 및 회로 소자의 고밀도화가 지속적으로 이루어지는 추세에 있다. 종래의 인쇄 배선 기판(PWB)에 대하여 표면 영역의 큰 비율이 표면 탑재 커패시터 및 기타의 다른 수동 소자에 의하여 점유되고 있다. 전자 산업 분야에서는 회로 소자의 밀도를 더욱 증가시키기 위한 하나의 방법이 그 회로 기판 자체 내에 표면 탑재된 수동 구조물 및 매립되거나 집적화된 수동 구조물을 제거하는 것으로 인식되고 있다. 이것은 커패시터를 능동 소자에 더욱 근접하게 배치함으로써, 전기 도선 길이 및 도선 인덕턴스를 저감하고, 그에 따라서 전자 회로의 속도를 개선하며 신호 잡음을 저감할 수 있는 부가된 이점을 가지고 있다. 매립되거나 집적화된 커패시터 소자의 예로서는 미국 특허 제5,010,641호, 제5,027,253호, 제5,079,069호, 제5,155,655호, 제5,161,086호, 제5,162,977 호, 제5,261,153호, 제5,469,324호, 제5,701,032호, 제5,745,334호 및 제5,796,587호 등이 있다.

2 개의 전기 도전성 전극으로 구성된 기본적인 커패시터 구조는 전기 절연성 유전체의 얇은 층에 의하여 분리되고 있다. 본 발명의 매립된 커패시터 기술에 있어서, 유전체는 통상적으로 탄탈륨 산화물 등의 양극 처리되거나 스퍼터링 증착된 금속 산화물, 또는 에폭시와 같은 열적 및 기계적으로 안정한 일부 중합체의 매트릭스 내에 분산된 바륨 티탄산염 등의 고유전율 세라믹이다.

중합체에 기초한 커패시터에 대해서 만족할 만한 기계적인 강도 및 층간 접착력을 유지하도록 금속 전극은 거친 표면을 가질 필요가 있음이 공지되어 있다. 이러한 거친 표면은 커패시터 구조의 양단에 단락 회로["쇼트(shorts)"]를 생성함이 없이 가능한 최소 두께 및 높은 누설 전류를 제한하며, 그렇지 않으면, 2 개의 대향 전극 표면상의 임의의 돌기부가 유전층의 양단에 간극을 브리지할 수 있고, 접점을 구성할 수 있다.

평행판 커패시터의 용량(C)은 이하의 식, 즉 C = KA/4 πd에 의해 제공되는 데, 여기에서, K는 상기 평행판 사이의 매개물의 유전율을 나타내고, A는 평행판의 면적을 나타내며, d는 평행판 사이의 거리를 나타내고 있다. 따라서, 단위 면적당 용량(통상적으로, ㎋/㎝² 으로 측정됨)은 커패시터의 유전층 두께(전극 간격)를 감소시키거나 또는 도전성 전극 사이의 유전체의 유전률을 증가시키는 것에 의해서만 증가될 수 있다. 따라서, 현재의 고주파수에 대해서 고속 회로를 더욱더 필요로 하 는 단위 면적당 고용량이, 통상 고유전률을 갖는 유전체를 사용함으로써 중합체에 기초한 커패시터 내에서만 실현될 수 있음을 예상할 수 있다.

2 개의 도전성 전극 시트 사이의 유기 중합체 내에 분산된 고유전율 세라믹층, 예컨대 구리박 사이의 에폭시 내의 바륨 티탄산염을 배치함으로써 커패시터를 형성할 수 있는 것이 잘 알려져 있다. 그와 같은 커패시터 시트 또는 적층판은 인쇄 배선 기판 내의 층으로서 사용될 수 있고, 다중칩 모듈이 표면 탑재된 개별 커패시터를 대체할 수 있다. 상기한 커패시터 시트는 현재로서는 고체이지만, 이들 시트는 그 유용성을 제한하는 저용량(통상, 1 ㎋/㎝² 미만임)을 갖는다. 상기한 커패시터 시트, 즉 적층판의 용량을 증가시키는 잘 알려진 2 가지 방식은 피복 두께를 감소시키는 것과 유전률을 증가시키는 방법이 있다. 유용한 사용을 위해서, 그 피복 두께는 대략 50 체적 %의 세라믹 함유량을 갖는 1∼10 ㎛의 범위가 통상 필요하게 된다. 상업적으로 입수 가능한 커패시터 적층판은 50∼100 ㎛ 두께의 유전층을 가지고 있다.

발명의 개요

전자 산업 분야에서는 회로의 제조시에 충분한 기계적 강도 및 화학적 저항성을 갖는 커패시터 소자 및 그 처리 방법과; 넓은 주파수 범위 및 온도 범위에 걸쳐서 안정된 고유전율을 가진 유전층, 종종 필요로 되는 고용량을 실현하기 위한 얇은 유전층; 및 명백히 큰 유전층 면적(예컨대, 수제곱 센티미터)의 양단에 DC 전기 접점 또는 "단락 회로"를 갖지 않고, 서비스 또는 적격 시험(qualification testing)에 사용되는 환경 조건에 의하여 영향이 미치지 않는 낮은 직류(DC) 누설 전류, 저 손실 및 고항복 특성을 추구하는 것이 지속되고 있다.

회로의 규모를 저감하고 도선 인덕턴스를 최소화하기 위한 경향은 저항 기능을 가진 유사한 소자를 개발하는 데에도 관심을 불러 일으키고 있다.

본 발명은 회로 내에서 매립되거나 집적화될 수 있고 전기 회로로서 기능할 수 있는 커패시터 또는 저항과 같은 수동 전기 소자에 관한 것이다.

하나의 실시예에 있어서, 본 발명은, (a) 대향하는 2 개의 주표면을 갖는 자체 지지되는 제1 기판, (b) 대향하는 2 개의 주표면을 갖는 자체 지지되는 제2 기판, 및 (c) 상기 제1 기판과 제2 기판 사이에 0.5∼10 ㎛ 범위의 두께를 가지며 중합체를 구비한 전기 절연층 또는 전기 도전층을 포함하는 수동 전기 소자에 관한 것이다. 상기 전기 절연층 또는 전기 도전층과 접촉하는 제1 기판의 주표면과 제2 기판의 주표면은 약 10∼300 ㎚ 범위의 평균 표면 거칠기를 가지고 있다. 수동 전기 소자의 제1 기판과 제2 기판을 90°의 박리 각도로 분리시키는 데 필요한 힘은 약 3 파운드/인치(약 0.5 kN/m)보다 크다.

수동 전기 소자는 전기 회로를 형성하기 위해 패터닝되거나 전기 회로를 형성하기 위해서 전기 접점을 추가로 포함할 수 있다. 또한, 본 발명은 수동 전기 소자를 포함하는 인쇄 배선 기판 또는 가요성 회로 및 인쇄 배선 기판을 포함한 전기 소자 또는 상기 수동 전기 소자를 포함하는 가요성 회로에 관한 것이다.

또한, 본 발명은 수동 전기 소자를 제조하는 방법에 관한 것으로서, (1) 대향하는 2 개의 주표면을 가지며 돌 부스러기(debris) 또는 화학 흡착되거나 흡수되는 재료가 실질적으로 존재하지 않는 제1 금속 기판 및 대향하는 2 개의 주표면을 가지며 돌 부스러기 또는 화학 흡착되거나 흡수되는 재료가 실질적으로 존재하지 않는 제2 금속 기판을 제공하는 단계와, (2) 수지(resin)를 포함한 혼합물을 제공하는 단계와, (3) 경화 또는 건조된 후에 상기 혼합물이 약 0.5∼10 ㎛ 범위의 두께를 갖는 층을 형성하도록 상기 제1 기판의 제1 주표면 상에 상기 혼합물을 피복하는 단계와, (4) 상기 제2 기판의 제1 주표면 또는 상기 혼합물이 피복된 상기 제2 기판의 제1 주표면을 상기 제1 기판의 제1 주표면 상에 적층하는 단계와, (5) 상기 혼합물을 경화 또는 건조시키는 단계를 포함하는 것을 특징으로 한다. 상기 제1 기판 및 제2 기판은 단계 (2) 전에 어닐링되거나 또는 단계 (5)의 결과로서 어닐링될 수 있다. 제1 기판의 제1 주표면 및 제2 기판의 제1 주표면은 약 10∼300 ㎚ 범위의 평균 표면 거칠기를 가지고 있다. 수동 전기 소자의 제1 기판과 제2 기판을 90°의 박리 각도로 분리시키는 데 필요한 힘은 약 3 파운드/인치(약 0.5 kN/m)보다 크다.

본 발명에 의하면, 수동 전기 소자가 비교적 평탄한 기판과 조합하여 비교적 얇은 전기 절연층 또는 전기 도전층을 포함하기 때문에 독특하고, 본원 명세서에서 설명하는 바와 같은 접착력을 실현할 수 있다.

이하, 본 발명의 양호한 실시예를 첨부된 도면을 참조하여 상세히 설명할 것이다. 도면을 통하여 동일한 구성 요소에는 동일한 참조 번호를 부여하고, 층의 두께는 반드시 일정한 비율로 결정되지는 않는다.

도 1a 및 도 1b는 커패시터 또는 저항으로서 기능할 수 있는 본 발명의 수동 전기 소자의 단면도이다.

도 1c는 도 1b의 전기 절연층 또는 전기 도전층의 부분 확대도이다.

도 2는 용량 기능 및 저항 기능을 갖는 본 발명의 다중층 수동 전기 소자의 단면도이다.

도 3a, 도 3b 및 도 3c는 본 발명의 수동 전기 소자를 내장하는 인쇄 배선 기판(PWB)의 단면도이다.

도 4는 도 2의 수동 전기 소자를 내장한 인쇄 배선 기판(PWB)의 단면도이다.

도 5a는 가요성 회로를 형성하기 위해 사용될 수 있는 본 발명의 커패시터 또는 저항으로서 기능할 수 있는 수동 전기 소자의 평면도이다.

도 5b는 도 5a의 라인 5B-5B를 따라서 절취된 수동 전기 소자의 단면도이다.

본 발명은 예를 들어 인쇄 배선 기판(PWB; printed wiring board) 또는 가요성 회로(이 가요성 회로는 PWB의 하나의 유형임) 등의 회로의 구성 소자로서 매립되거나 집적화될 수 있는 커패시터 또는 저항으로서 기능할 수 있는 수동 전기 소자에 관한 것이다. 또한, 약간의 변형에 의해 수동 전기 소자 자체는 전기 회로로서 기능할 수 있다.

수동 전기 소자

본 발명의 수동 전기 소자는, 대향하는 2 개의 주표면을 갖는 자체 지지되는 제1 기판, 대향하는 2 개의 주표면을 갖는 자체 지지되는 제2 기판, 및 상기 제1 기판과 제2 기판 사이에 배치되며 상기 제1 기판 및 제2 기판을 접착하기 위해 동작하는 전기 절연층 또는 전기 도전층(이하에서는, "층"이라고 칭한다)을 구비하고 있다. 커패시터를 형성하기 위해서 상기 전기 절연층 또는 전기 도전층은 전기 절연되고, 저항을 형성하기 위해서 상기 전기 절연층 또는 전기 도전층은 전기 도전된다.

본 발명의 수동 전기 소자에 대한 분야는 커패시터 또는 저항이 변화함에 따라서 기능하고, 소망의 용량 또는 저항의 범위는 그 분야에 따라서 변화한다. 도 1a 및 도 1b는 커패시터 또는 저항으로서 기능할 수 있는 본 발명의 수동 전기 소자(10a, 10b)를 예시하고 있다. 수동 전기 소자(10a)는 제1 기판(11a), 제2 기판(13a) 및 전기 절연층 또는 전기 도전층(12a)을 포함한다. 수동 전기 소자(10b)는 제1 기판(11b), 제2 기판(13b) 및 전기 절연층 또는 전기 도전층(12b)을 포함한다. 전기 절연층 또는 전기 도전층(12b)은 도 1c에 도시된 바와 같이 중합체(15) 내에 복수 개의 입자(16)를 포함하고 있다. 이 입자들은 서로 결합되거나 결합되지 않을 수 있고, 또한 소정의 방법, 예를 들어 소망의 단부 도포에 의존하여 균일하거나 또는 불규칙하게 배열될 수 있다.

제1 기판(11a)의 주표면(11a´) 또는 제1 기판(11b)의 주표면(11b´)은 커패시터 또는 저항을 형성하기 위해 도통되어야만 한다. 제2 기판(13a)의 주표면(13a´) 또는 제2 기판(13b)의 주표면(13b´)은 커패시터를 형성하기 위해 도통되어야 하지만, 의도된 전류 흐름 방향이 전기 절연층 또는 전기 도전층(12a, 12b)으로 각각 통과하거나 또는 커패시터의 경우와 같이 전기 절연층 또는 전기 도전층(12a, 12b)의 평면으로 각각 통과하는지의 여부에 따라서 저항을 형성하도록 절연되거나 도전될 수 있다.

도 1a 또는 도 1b에 있어서, 수동 전기 소자가 저항인 경우, 전기 절연층 또는 전기 도전층은 전기적으로 도전되고, 저항을 통해 흐르는 횡단 전류가 요구되는 경우, 전기 도전층(12a, 12b)과 각각 접촉하는 주표면(13a´,13b´)의 적어도 일부분은 도전된다. 전기 도전층(12a, 12b)의 평면에 흐르는 저항 전류가 의도되는 경우, 전류의 입력 및 출력 접점(도시 생략됨)은 각각 제1 기판(11a, 11b)이 되거나 또는 선택적으로 전기 도전층(12a, 12b)의 각각의 측표면(14a, 14b)이 될 수 있고, 제2 기판(13a, 13b)은 바람직하게 절연성 부도체이다.

도 2에는 2 개 이상의 기판과, 이 경우에서 커패시터와 직렬 배치된 저항으로서 이용되는 1 개 이상의 전기 절연층 또는 전기 도전층을 갖는 본 발명의 수동 전기 소자의 일례가 도시되어 있다. 수동 전기 소자(20)는 도전성인 제1 기판(21)과, 복수 개의 입자(도시 생략됨)를 가진 전기 도전층(22)과, 도전성인 제2 기판(23)과, 복수 개의 입자(도시 생략됨)를 가진 전기 절연층(24)과, 도전성인 제3 기판(25)을 포함하고 있다.

수동 전기 소자의 제1 기판과 제2 기판을 90°의 박리 각도로 분리시키는 데 필요한 힘은, 상호 접속 및 패키징 전자 회로 학회(Institute for Interconnecting and Packaging Electronic Circuits)에 의해 1988년 10월 출판된 IPC Test Method Manual, IPC-TM-650, 시험 번호 2.4.9에 따라서 측정되는 바와 같이, 약 3 파운드/인치[약 0.5 킬로뉴톤/미터(kN/m)]보다 크고, 바람직하게는 4 파운드/인치(0.7 kN/m)보다 크며, 가장 바람직하게는 6 파운드/인치(1 kN/m)보다 크다. 본 발명의 수동 전기 소자에 2 개 이상의 기판이 존재하는 경우, 이 힘은 전기 절연층 또는 전기 도전층에 의해 분리되는 임의의 쌍의 기판을 분리시키는 데 필요하다.

기판

수동 전기 소자의 기판은 하나의 층 또는 복수 개의 층, 예컨대 적층판을 포함할 수 있다. 기판은 흑연; 중합체 매트릭스 내의 은 입자와 같은 합성물; 구리 또는 알루미늄과 같은 금속; 그 화합물 또는 그 적층판을 포함할 수 있다. 다층 기판의 일예로는 폴리이미드 상의 구리를 포함하고 있다. 제1 기판 및 제2 기판은 동일하거나 상이할 수 있다.

본 발명에 따른 기판은 자체 지지 기판이다. 이 자체 지지 기판이라고 하는 용어는 기판이 지지를 위해 캐리어가 없이 피복 및 처리 가능하도록 구조적 짜임새를 갖는 기판을 의미하고 있다. 기판은 가요성인 것이 바람직하지만, 경질의 기판을 사용할 수도 있다.

통상적으로, 전기 절연층과 접촉하는 제1 기판의 주표면과 전기 절연층과 접촉하는 제2 기판의 주표면은 커패시터를 형성할 때 전기 도전성이 있다. 예컨대 기본적인 그룹으로 종료되는 실란과 같은 결합제로 산화 또는 반응에 의하여 이들 주표면에 재료를 첨가하는 표면 처리가 접착을 촉진시키기 위해서 사용될 수 있다. 그 결과, 기판 자체의 주표면 상의 재료는 반드시 도전되지는 않지만, 그 기판 자체에 제공되어 형성되는 커패시터는 도전성이 있다.

통상적으로, 전기 도전층과 접촉하는 제1 기판의 주표면은 전기적으로 도전 되고, 전기 도전층과 접촉하는 제2 기판의 주표면은 저항성 중간 물질층을 통한 횡단 또는 평면내의 전류 도전성이 요구되는지의 여부에 의존하여 저항을 형성할 때 전기적으로 도전되거나 전기적으로 비도전된다. 또한, 이들 주표면은 전기적으로 도전되는 제1 기판 및 전기적으로 도전되거나 전기적으로 비도전되는 제2 기판에 제공되어 형성되는 커패시터 및 저항을 형성하는 것과 관련하여 설명되는 것과 같이 처리되는 표면이 될 수도 있다.

전기 절연층 또는 전기 도전층과 접촉하는 제1 기판의 주표면 및 전기 절연층 또는 전기 도전층과 접촉하는 제2 기판의 주표면은 약 10∼300 ㎚, 바람직하게는 10∼100 ㎚, 가장 바람직하게는 10∼50 ㎚ 범위의 평균 표면 거칠기를 가지고 있다. 전기 절연층 또는 전기 도전층의 두께가 1 ㎛ 미만인 경우에는, 10∼50 ㎚ 범위의 평균 표면 거칠기가 바람직하다. 평균 표면 거칠기(RMS)는 평균 제곱근 [(z₁)² + (z₂)² + (z₃)² + ‥‥(z_n)²]/n 을 취하는 것에 의하여 측정되고 있는데, 여기에서, z는 기판 표면 평균값 이상 또는 이하의 거리이고, n은 측정되는 지점의 수로서, 적어도 1000이다. 그 측정되는 면적은 적어도 0.2 mm² 이다. z_n은 전기 절연층 또는 전기 도전층의 두께의 1/2보다 크지 않은 것이 바람직하다.

바람직하게, 기판의 두께는 0.5∼3 밀(mil: 전선의 지름을 재는 단위)(대략 10∼80 ㎛), 바람직하게는 0.5∼1.5 밀(대략 10∼38 ㎛)의 범위의 두께를 갖는다.

기판이 금속인 경우, 금속은 바람직하게 전기 절연층 또는 전기 도전층을 경 화하기 위한 온도로 유지되거나 또는 그 온도 이하인 어닐링 온도를 가지며, 또는 상기 금속은 전기 절연층 또는 전기 도전층이 피복되기 전에 어닐링된다.

양호한 기판은 구리이다. 구리의 일예로는 독일 뉘른베르크에 소재하는 Carl Schlenk, AG로부터 입수 가능한 구리박(copper foil)이 있다.

전기 절연층 또는 전기 도전층

수동 전기 소자의 전기 절연층 또는 전기 도전층은 중합체를 구성하는 하나 이상의 층을 포함할 수 있다. 바람직하게, 전기 절연층 또는 전기 도전층은 하나의 중합체와 복수 개의 입자를 포함하며, 수지 및 입자의 혼합물로 제조되고 있다.

전기 절연층 또는 전기 도전층은 기판 재료 및 기판 표면 거칠기와 관련하여 제1 기판 및 제2 기판을 분리시키는데 전술한 힘이 필요한 수동 전기 소자를 제공하기 위해 선택되고 있다. 2 개 이상의 기판이 본 발명의 수동 전기 소자 내에 제공되면, 하나 이상의 전기 절연층 또는 전기 도전층이 제공될 수 있고, 각각의 전기 절연층 또는 전기 도전층은 접착력을 제공하기 위해 선택된다.

커패시터 또는 저항을 형성하기 위해 사용될 수 있는 전기 절연층 또는 전기 도전층에 적합한 수지로는 에폭시, 폴리이미드, 폴리비닐리덴 플루오르화물, 시아노에틸 풀루런, 벤조시클로부틴, 폴리노보렌, 폴리테트라플루오로에틸렌, 아크릴레이트 및 그 혼합물을 포함한다. 상업적으로 입수 가능한 에폭시로는 미국 텍사스주 휴스톤 소재의 Shell Chemical Company에 의해 제조되는 상표명 "Epon 1001F" 및 "Epon 1050" 등이 있다. 바람직하게, 수지는 통상의 땜납 리플로 조작시에 접할 수 있는 온도, 예컨대 약 180∼290℃ 의 온도 범위에서 견딜 수 있다. 이들 수지는 전 기 절연층 또는 전기 도전층을 형성하기 위해 건조 또는 경화될 수 있다.

예시적인 혼합물은 에폭시의 혼합물, 바람직하게 비스페놀 A의 디글리시딜에테르 및 노볼랙 에폭시의 혼합물, 예컨대 수지의 전체 중량에 기초하여 90∼70 중량 %의 "Epon 1001F"와 10∼30 중량 %의 "Epon 1050"의 혼합물을 포함하고 있다.

입자가 제공되면, 그 입자들은 유전(또는 절연) 입자 또는 도전 입자 또는 그 혼합물일 수도 있다. 입자 분포는 불규칙적으로 배열되거나 규칙적으로 배열될 수 있다. 통상적으로, 수동 전기 소자는 유전 입자 또는 절연 입자를 구비한 커패시터로서 기능하도록 설계된다. 저항으로서 기능하도록 설계된 수동 전기 소자는 전기 도전 수지이거나 전기 절연 수지 내의 도전 입자 또는 전기 도전 수지 내의 유전 입자를 포함할 수 있다. 전술한 바와 같이, 입자의 혼합물은 수지층의 전체 효과가 커패시터에 대해 절연성이고, 저항에 대해 도전성을 제공하는 것이 적합하다.

예시적인 유전 입자 또는 절연 입자에는 바륨 티탄산염, 바륨 스트론튬 티탄산염, 티타늄 산화물, 도선 지르코늄 티탄산염 및 그 혼합물 등을 포함한다. 상업적으로 사용 가능한 바륨 티탄산염에는 미국 펜실바니아주 보어타운 소재의 Cabot Performance Materials사에 의해 제조되는 상표명 "BT-8"이 사용되고 있다.

예시적인 도전 입자에는 금속이 은, 니켈 또는 금; 니켈 피복된 중합체구; 금 피복된 중합체구(미국 뉴욕주 뉴욕 소재의 JCI USA Inc.사에 의해 제조되는 상표명 "20 GNR4.6-EH"가 상업적으로 사용 가능함); 흑연, TaN 또는 Ta₂N과 같은 탄탈 륨 질소화물; 탄탈륨 옥시질소화물(TaN_xO_y); 도핑된 실리콘; 실리콘 탄화물; MSiN_x(여기에서, M은 Ta, Ti, Cr, Mo 또는 Nb 등의 전이 금속임)와 같은 금속 실리콘 질소화물; 또는 그 혼합물이 될 수 있는 금속 또는 금속 합금 입자 등의 도전성 재료 또는 반도체 재료를 포함할 수 있다.

상기 입자들은 임의의 형상이 될 수 있고, 또한 규칙적인 형상이거나 불규칙한 형상이 될 수도 있다. 예시적인 형상은 구, 작은 판, 정육면체, 니들, 오블레이트, 회전 타원체, 피라미드, 프리즘, 플레이크, 막대, 판, 섬유, 칩, 위스커 및 그 혼합물 등을 포함한다.

입자의 크기, 즉 입자의 최소 치수는 통상적으로 약 0.05∼11 ㎛, 바람직하게 0.05∼0.3 ㎛, 보다 바람직하게 0.05∼2 ㎛의 범위이다. 평면 내의 도전성을 사용하는 커패시터 또는 저항에 대해서, 바람직한 입자는 전기 절연층 또는 전기 도전층 두께 내에 적어도 2 개 이상의 입자가 수직으로 적층되는 크기를 갖는다. 전기 도전층의 최종 피복 두께 보다 다소 큰 입자 크기를 갖는 상대적으로 큰 도전성 입자는 저항이 횡단 도전 모드내에 사용될 때, 즉 전류가 전기 도전층을 가로로 교차하는 경우에 각각의 도전성 입자가 2 개의 도전성 기판 사이의 간극을 브릿지 가능하게 된다. 적층하는 동안, 이들 상대적으로 큰 입자들은 표면 변형으로 유도되는 압축력이 발생될 수 있고, 또한, 표면 산화물층을 제거할 수 있는 입자 기판 인터페이스에서 "와이핑(wiping)" 동작이 발생될 수도 있다. 또한, 입자와 수지 매트릭스 사이의 열팽창 계수의 차이에도 불구하고 경화된 수지층의 온도 순환중에 안 정성이 유지될 수 있는 양호한 전기 접점이 제공될 수 있다. 이러한 효과는 미국 특허 제5,686,703호, 제5,714,252호 및 계류중인 미국 특허 출원 번호 제08/685,125호(WO98/04107로서 공개됨)에 개시되고 있다.

중합체 내의 입자의 함유량은 전기 절연층 또는 전기 도전층의 전체 체적에 기초하여 통상 20∼60 체적 %, 바람직하게 30∼55 체적 %, 보다 바람직하게 40∼50 체적 % 이다.

통상적으로, 하나 이상의 층을 포함하는 전기 절연층 또는 전기 도전층의 두께는 약 0.5∼10 ㎛, 바람직하게 1∼5 ㎛, 보다 바람직하게 1∼4 ㎛의 범위이다.

수동 전기 소자의 제조 방법

본 발명에 따른 수동 전기 소자의 제조 방법은 대향하는 2 개의 주표면을 가지며 돌 부스러기 또는 화학 흡착되거나 흡수되는 재료가 실질적으로 존재하지 않는 제1 기판을 제공하는 단계, 수지를 함유한 혼합물을 제공하는 단계, 상기 제1 기판의 제1 주표면 상에 상기 혼합물을 피복하는 단계, 상기 제1 기판의 제1 주표면상의 상기 혼합물에 대향하는 2 개의 주표면을 갖는 제2 기판을 적층하는 단계, 및 상기 혼합물을 경화 또는 건조시키는 단계를 포함하는 것을 특징으로 한다. 또한, 상기 제2 기판은 그 제1 주표면 위에 수지를 포함한 혼합물을 포함할 수 있고, 제1 및 제2 기판은 이 제1 및 제2 기판의 각각의 제1 주표면을 접속하기 위해 함께 적층될 수 있는데, 즉 각 기판의 혼합물 피복된 측면을 함께 적층할 수 있다. 바람직하게, 전술한 바와 같이, 제1 및 제2 도체 기판의 적어도 하나는 금속과 같은 전기 도체를 포함한다.

기판은 전기 절연층과의 접착력을 최대화하기 위해서, 돌 부스러기 또는 화학 흡착되거나 흡수되는 재료가 실질적으로 존재하지 않는 것이 바람직하다. 이것은 예컨대 기판 표면 상의 잔류 유기물의 양을 저감하고, 기판 표면으로부터 돌 부스러기를 제거함으로써, 실현되고 있다. 예시적인 방법은 이하에 개시되는 바와 같은 표면 처리를 포함한다.

본 발명의 단계는 제1 기판 및 제2 기판과 같은 구리박, 에폭시와 바륨 티탄산염 입자로 형성되는 전기 절연층을 포함하는 커패시터를 제조하기 위하여, 참고로 추가로 상세히 설명한다.

유기 부식 방지제(예컨대, 벤조트리아졸 유도체) 및 압연 처리로부터의 잔류유와 같은 표면상에 제공되는 물질을 갖는 구리박은 예를 들어 전기 절연층과 구리박 기판 사이에 양호한 접착력을 제공하기 위해 표면 처리되고 있다. 예를 들어 아르곤 산소 플라즈마나 공기 코로나 또는 습식 화학 처리에 의해 상기 구리박을 처리하는 것에 의해 영향을 줄 수 있는 제거에 대해서는 이 기술 분야에서 잘 이해할 수 있을 것이다. 구리박의 양 측면에 접착하는 입자는 예컨대 미국 콜로라도주 보울더에 소재하는 웹 시스템사(Web Systems Inc.)에 의해 제조되는 상표명 "Ultracleaner"로서 상업적으로 사용 가능한 초음파/진공 웹 세정 장치를 사용해서 제거될 수 있다. 상기 구리박은 단락된 커패시터와 같은 불균일한 피복 또는 단락된 소자로서 귀착될 수 있는 가능한 피복 문제와 피복 결함을 방지하기 위해서 이와 같은 표면 처리 단계중에 긁히거나, 움푹 들어가거나 또는 만곡되지 않는 것이 바람직하다.

혼합물은 선택적으로 바륨 티탄산염과 같은 복수 개의 유전 입자 또는 절연 입자 및 선택적으로 촉매인 에폭시 등의 수지를 제공하는 것에 의해 제조될 수 있다. 그 제조 방법에 의해 생성되는 입자, 예컨대 탄산염상의 흡착수 또는 잔류 물질은 사용전에 그 입자의 표면으로부터 제거될 수 있다. 이러한 제거에 의해 예를 들어 15 시간 동안 350℃와 같은 소정의 시간 주기 동안 특정 온도로 공기 중에서 입자를 가열함으로써 실현할 수 있다. 가열 후, 그 입자들은 혼합물에 사용하기 전에 데시케이터(dessicator)내에 저장될 수 있다.

바륨 티탄산염 입자와 에폭시의 혼합물은 바륨 티탄산염, 에폭시의 케톤 용액 및 분산제를 함께 혼합함으로써 제조될 수 있다. 통상, 고전단 회전자-고정자 믹서가 6000 rpm으로 구동되고, 물중탕/얼음 중탕에 의해 냉각된 혼합물이 사용된다. 종래의 볼 밀링은 다른 예시적인 방법이다. 이 혼합물은 필터가 후속 단계에서 막히지 않도록 용기의 하부에 배열하기 위해 응집 가능하도록 방해받지 않게 배치된다. 통상, 상기한 배열은 약 12 시간 이상 동안 발생한다. 또한, 상기 혼합물은 예컨대 최종 거름 단계에 사용되는 메시 크기(mesh size)의 약 10배인 메시 크기를 갖는 거친 필터(coarse filter)를 통해서 여과될 수 있다. 최종 거름 단계에 의하여, 혼합물은 예컨대 약 2∼5 ㎛의 메시 크기를 갖는 스테인레스강 메시 필터 또는 그 등가물을 통해서 여과된다. 여과된 혼합물은 고체 및 바륨 티탄산염/에폭시 비율의 퍼센트에 대해 분석되고 있다. 소망의 조성물은 추가의 여과된 용매 및/또는 에폭시를 첨가함으로써 얻고 있다. 유기 혼합물이 피복 가능하도록 충분히 낮은 점성도를 갖는 액체인 경우에, 용매 시스템 또는 용매로 피복될 수 있는 혼합물은 생 략될 수 있다.

상기 혼합물에는 분산매, 바람직하게는 전기 절연층이 요구되는 경우에는 음이온성 분산매 및 용매와 같은 첨가제를 함유할 수 있다. 분산매의 예로서는 예컨대 미국 델라웨어주 윌밍톤 소재의 ICI Americas사에 의하여 상업적으로 입수 가능한 상표명 "Hypermeer PS3"과 같은 폴리에스터 및 폴리아민의 공중합체를 포함한다. 용매의 예로서는 예컨대 미국 위스콘신주 밀워키에 소재하는 Aldrich Chemical사에 의해 상업적으로 입수 가능한 메틸 에틸 케톤 및 메틸 이소부틸 케톤을 포함한다. 양호한 시스템에 있어서, 다른 첨가제가 필요하지는 않지만, 점성도를 변화시킴과 동시에 레벨 피막을 제공하기 위한 약품과 같은 추가의 구성물이 사용될 수도 있다.

촉매 또는 경화제는 혼합물에 첨가될 수 있다. 촉매 또는 경화제가 사용되면, 상기 촉매 또는 경화제는 피복 단계 전에 첨가될 수 있다. 상기 촉매 또는 경화제는 피복 단계 전에 부가되는 것이 바람직하다.

예시적인 촉매에는 아민과 이미다졸을 포함한다. 만일 7 이상의 pH(수소 이온 농도 지수)를 가진 기본 표면을 갖는 입자가 존재하지 않는 경우, 예시적인 촉매에는 술포늄염과 같은 7 미만의 pH를 가진 산성종을 제공하는 단계를 포함할 수 있다. 상업적으로 입수 가능한 촉매는 미국 위스콘신주 밀워키에 소재하는 Aldrich Chemical사에 의해 상업적으로 입수 가능한 2,4,6-트리(디메틸아미노메틸)페놀이다. 통상적으로, 촉매는 수지의 중량에 기초해서 약 0.5∼8 중량 %, 바람직하게 약 0.5∼1.5 중량 %의 양이 사용되고 있다. 2,4,6-트리(디메틸아미노메틸)페놀이 사용 되는 경우, 수지의 중량에 기초한 중량 %는 0.5∼1 중량 %가 바람직하다.

예시적인 경화제에는 폴리아민, 폴리아미드, 폴리페놀 및 그 유도체를 포함하고 있다. 상업적으로 사용 가능한 경화제에는 미국 델라웨어주 윌밍톤에 소재하는 듀퐁사(E.I. Dupont de Nemours Company)로부터 상업적으로 입수 가능한 1,3-페닐렌디아민이 있다. 통상, 경화제에는 수지의 중량에 기초해서 약 10∼100 중량 %, 바람직하게 약 10∼50 중량 % 범위의 양이 사용되고 있다.

세정된 구리박에는 예를 들어 그라비야 피복기(gravure coater) 등의 임의의 적절한 방법을 사용해서 상기 혼합물로 피복된다. 오염을 최소화하기 위해서는 청정실(cleanroom) 내에서 피복이 행해지는 것이 바람직하다. 혼합물 내의 고체 비율, 그라비야 롤과 피복 기판의 상대 속도 및 그라비야 피복기의 셀 용량에 의존하는 건조 두께가 사용된다. 통상적으로, 약 0.5∼2 ㎛ 범위의 건조 두께를 실현하기 위해서, 고체 비율은 약 20∼60 중량 %의 범위내에 있다. 상기 그라비야 피복기의 오븐 내에서 통상 약 100℃ 미만의 온도로 트랙이 자유로운 상태에서 상기 피복된 층이 건조되며, 약 30℃의 온도에서 개시하여 약 100℃의 온도에서 종료하는 스테이지 내에서 상기 피복된 층이 건조된 후, 롤 상에 권취되는 것이 바람직하다. 예컨대 약 200℃ 이상 까지의 최종적으로 높은 건조 온도가 사용될 수도 있지만, 그와 같은 온도까지 요구되지는 않는다. 일반적으로, 매우 작은 교차 결합이 건조 단계 중에 발생하는데, 그 교차 결합의 목적은 가능한 많은 용매를 주로 제거하기 위함이다. 유지된 용매는 피복된 층이 롤 상에 저장될 때 방해(즉, 원하지 않는 층간 접착력)가 될 수 있고, 적층판에 대해 불량한 접착력을 초래할 수 있다.

결함을 방지하기 위한 피복 기술은 피복 혼합물의 선형 거름 및 탈기(脫氣)(기포를 제거하기 위해서)를 포함하고 있다. 또한, 전기 절연층으로 피복된 2 개의 기판을 적층하기 전에, 경화가 필요한 수지가 사용되는 경우, 전기 절연층 또는 전기 도전층의 적어도 하나의 층을 바람직하게 공기 중에서 부분적으로 경화시키는 것은 바람직하다. 특히, 기판의 접착력은 적층 전에 피막을 열처리함으로써 개선될 수 있다. 열처리 시간은 짧은 것이 바람직한데, 예컨대 특히 고온에서의 열처리 시간은 약 10 분 미만이다.

적층은 전술한 2 개의 피복된 기판을 사용해서 실행되는 것이 바람직하다. 상기 피복된 기판 중 하나는 예를 들어 약 2∼10 분 동안 약 150∼180℃ 범위의 온도에서 적층판에 도달되기 전에 오븐을 통해서 진행할 수 있다. 이 예비 가열 단계는 상기 피복된 기판의 하나 또는 양쪽에서 행할 수 있다. 만일 가열이 5 분 이상 사용되면, 그 가열은 하나의 피복된 기판에서만 실행된다. 전기 절연층은 적층하는 동안 어디에서도 접촉되지 않고서 청정실 내에서 적층이 행해지는 것이 바람직하다. 본 발명의 수동 전기 소자를 구성하기 위해서, 상기 피복된 기판은 적층되고, 2 개의 닙 롤러(nip roller)를 가진 적층판을 사용하는 전기 절연층 또는 전기 도전층은 약 150∼200℃, 바람직하게는 약 150℃의 범위로 가열된다. 적절한 공기압은 5∼40 psi(34∼280 kPa), 보다 바람직하게는 15 psi(100 kPa) 범위의 압력에서 적층판 롤러로 공급된다. 롤러 속도는 임의의 적절한 값, 바람직하게는 12∼36 인치/분(0.5∼1.5 ㎝/sec), 보다 바람직하게는 15 인치/분(0.64 ㎝/sec) 범위의 값으로 설정될 수 있다. 이 방법은 배치 모드에서도 마찬가지로 도통될 수 있다.

적층된 물질은 소망의 길이의 시트로 절단되거나 적절한 코어상으로 권취될 수 있다. 적층이 완성되면, 양호한 청정실 설비를 장시간 필요하지 않게 된다.

수지를 경화시킬 필요가 있을 때, 적층된 물질은 경화된다. 예시적인 경화 온도는 약 140∼200℃, 바람직하게는 약 140∼170℃의 온도 범위를 포함하고, 예시적인 경화 시간은 약 60∼150 분, 바람직하게는 약 60∼100 분의 시간 범위를 포함한다.

피복시에 금속이 충분히 연화되거나 또는 적층 및/또는 경화하는 동안 연화되는 경우, 즉 금속박이 피복되기 전에 어닐링되거나 또는 후속 처리 중에 어닐링되는 경우에, 금속 기판으로의 전기 절연층 또는 전기 도전층의 접착력은 개선될 수 있다. 어닐링 처리는 금속 어닐링 온도가 수지의 경화 온도이거나 그보다 낮은 경우에 피복 단계 이전에 경화 또는 건조 단계의 결과로서 상기 기판을 가열시킴으로써 달성될 수 있다. 경화 또는 건조 및 적층이 발생하는 온도 이하의 어닐링 온도를 갖는 금속 기판을 사용하는 것이 바람직하다. 구리의 경우에 있어서, 상기 방법 내의 이들 스테이지의 어디에서도, 금속 기판은 약 75 ㎏/㎟ 미만의 10 g 부하를 사용하는 비커즈 경도(Vickers hardness)를 얻는다. 이러한 경도를 실현하기 위해 구리에 대해 양호한 온도 범위는 약 100∼180℃, 보다 바람직하게는 120∼160℃의 범위이다.

저항 소자는 은 입자; 니켈 입자; 니켈 피복된 중합체구; 금 피복된 중합체구(예컨대, JCI USA Inc.사에 의해 제조되는 상표명 "20 GNR4.6-EH"); 주석 땜납 볼; 흑연과 같은 고 저항성 물질, TaN 또는 Ta₂N과 같은 탄탈륨 질소화물; 탄탈륨 옥시질소화물(TaN_xO_y); 금속 실리콘 질소화물[MSiN_x](여기에서, M은 Ta, Ti, Cr, Mo 또는 Nb 등의 전이 금속임); 또는 고저항성이 요구될 때의 반도체; 및 그 혼합물 등의 반도체 재료 또는 도전성 입자를 사용해서 제조될 수 있다.

전기 절연층 또는 전기 도전층의 피복 두께는 입자 두께와 대략 동일하거나 또는 그 입자 두께보다 큰 것이 바람직하다. 상기 입자들은 각 입자가 적층후에 양 기판과 접촉하는 데 충분히 클 수 있고, 2 개의 도전성 기판들 사이에 횡단 전류 도전성을 제공한다. 또한, 보다 작은 도전성 입자의 고용량 비율의 함유량이, 입자를 접촉하는 체인이 기판의 도전성 부분 상의 소망의 전류 입력 및 출력 접점 사이의 전기 접점을 구성하도록 사용될 수 있다. 이 방법은 횡단 도전성 구성 또는 평면 전류 도전성 구성 중 어느 하나에 대해서 사용될 수 있다. 저항이 횡단 도전성 구성(층을 통해 2 개의 기판들 사이에 전류 흐름을 가짐) 내에서 사용되면, 양 기판은 도전성 입자를 함유하는 층을 접촉하는 주요면 상에서 전기적으로 도전되어야만 한다. 저항이 평면 도전성 구성 내에서 사용되면, 하나의 기판만이 도전성 표면을 가질 필요가 있다. 도전성 표면은 도전성 입자를 함유하는 층을 통하여 전기 접속되는 전기적으로 분리된 전류 입력 및 출력 부분을 제공하기 위해 적층 후에 패터닝될 수 있다.

본 발명의 수동 전기 소자가 그것을 제조함에 따라 기능할 수 있을 지라도 수동 전기 소자는 이하에서 설명하는 바와 같이 패터닝되어, 예들 들어 측면 전도 율을 제한하기 위해 개별 섬형 또는 제거된 영역을 형성하는 것이 바람직할 수 있다. 이와 같이 패터닝된 수동 전기 소자는 후술하는 바와 같이 회로 소자 자체 또는 회로 소자 내에 구성 소자로서 사용될 수 있다.

패터닝

접근 가능한 수동 전기 소자의 제1 및 제2 기판의 표면은 제1 및 제2 기판이 전극으로서 동작하도록 전기 접점을 구성하기 위해 예컨대 전기 트레이스에 의해 접촉될 수 있다. 또한, 전기 절연층 또는 전기 도전층과 접촉하는 제1 및 제2 기판의 주표면과 전기 접촉하거나 또는 관통 홀 접점을 제공하는 것이 바람직할 수 있다. 관통 홀 접점은 수동 전기 장치와의 어떤 상호 작용도 요구되지 않는 경우에 유용하다. 전기 절연층 또는 전기 도전층과 접촉하는 제1 및 제2 기판의 주표면에 도달하거나 또는 관통 홀 접점을 제공하기 위해서, 상기 수동 전기 소자는 패터닝될 수 있다.

이 기술 분야에서 공지된 임의의 적절한 패터닝 기술이 사용될 수 있다. 예컨대, 수동 전기 소자의 패터닝은 이 기술 분야에서 잘 알려진 바와 같은 석판 인쇄 및/또는 레이저 어블레이션에 의해 실행될 수 있다.

석판 인쇄는 수동 전기 소자 상의 은폐 및 노출된 기판 영역의 패턴을 형성하기 위해 노출 및 현상되는 상기 수동 전기 소자에 포토레지스트를 도포함으로써 실행될 수 있다. 만일 수동 전기 소자가 기판을 화학적으로 부식 작용하거나 에칭하기 위해 공지된 용액에 노출되면, 선택된 기판 영역은 제거될 수 있다. 칼륨 수산화물 등의 스트리핑제는 포토레지스트의 잔류 영역을 제거하기 위해 사용된다. 이 방법은 기판의 영역에서 회로 구조물 내의 원하지 않는 영역을 제거할 수 있다.

레이저 어블레이션은 수동 전기 소자, 예컨대 전기 절연층 또는 전기 도전층으로부터 물질을 선택적으로 열적으로 제거하기 위해서 레이저를 사용하는 것에 의하여 실행될 수 있다. 석판 인쇄 및 레이저 어블레이션은 조합해서 사용할 수도 있다.

전기 절연층 또는 전기 도전층의 두께는 레이저 자체가 기판을 기계적으로 지지할 수 없기 때문에, 본 발명의 수동 전기 소자가 어떻게 패터닝될지에 대하여 제한할 수 있다. 전극은 적어도 하나의 기판이 수동 전기 소자를 항상 지지할 수 있도록 패터닝될 수 있다. 상기 수동 전기 소자의 제1 기판은 패터닝될 수 있고, 제2 기판은 수동 전기 소자가 "구조적 완전체"를 갖도록, 즉 상기 수동 전기 소자가 지지를 위한 캐리어가 없이도 처리 가능하고 자체 구조로서 유지 가능하도록 연속적으로(또는 비패터닝됨) 유지할 수 있다. 통상, 수동 전기 소자는 이중으로 패터닝, 즉 지지체를 사용함이 없이도 양 측면 상에서 패터닝될 수 있고, 구조적인 완전체를 갖는 수동 전기 소자를 제공한다.

회로 소자

본 발명의 수동 전기 소자는 약간의 변형에 의해 회로 소자로서 기능할 수 있다. 일 실시예로서, 수동 전기 소자는 패터닝될 수 있다. 이 실시예에 있어서, 회로 소자는 본 발명의 수동 전기 소자를 제공하고, 전기 접속을 위한 접점을 제공하기 위해 전술한 바와 같은 수동 전기 소자를 패터닝하는 것에 의하여 제조될 수 있다. 상기 수동 전기 소자의 하나 또는 양 측면 중 어느 하나는 제1 및 제2 기판 의 각각의 주표면으로 접근 가능하고 관통 홀 접점을 제공하기 위하여 패터닝된다.

다른 실시예에 있어서, 회로 소자는 본 발명의 수동 전기 소자를 제공하는 단계, 적어도 하나의 전기 접점을 제공하는 단계, 및 상기 수동 전기 소자의 적어도 하나의 기판에 상기 접점을 접속하는 단계를 포함하는 방법에 의해 제조될 수 있다.

본 발명의 수동 전기 소자는 예를 들어 전기 배선 기판(PWB) 또는 가요성 회로를 제조하기 위해서, 하나 이상의 추가의 층을 더 포함할 수도 있다. 이 추가의 층은 경질이거나 또는 가요성 층일 수 있다. 예시적인 경질의 층은 미국 뉴햄프셔주 프랭클린에 소재하는 Polyclad사에 의해 제조되는 상표명 "PCL-FR-226"의 유리 섬유/에폭시 합성물, 세라믹, 금속, 또는 그 화합물을 포함한다. 예시적인 가요성층에는 폴리이미드 또는 폴리에스터 등의 중합체막, 금속박, 또는 그 화합물을 포함한다. 폴리이미드는 듀퐁사(duPont)의 상표명 "Kapton"에 의해 상업적으로 사용 가능하고, 폴리에스터는 미국 미네소타주 세인트폴에 소재하는 3M사(Minnesota Minning and Manufacturing Company)의 상표명 "Scotchpar"에 의해 상업적으로 사용 가능하다. 이들 추가의 층들은 층의 상부에 전기 도전성 트레이스를 포함할 수 있거나 또는 그 층 내에 매립될 수도 있다. 본원 명세서에서 사용되는 "전기 도전성 트레이스"라고 하는 용어는 전류를 실어 보내기 위해 설계된 도전 재료의 스트립 또는 패턴을 의미한다. 전기 도전성 트레이스에 대해 적합한 재료로는 구리, 알루미늄, 주석 땜납, 은 페이스트, 금, 및 그 화합물을 포함한다.

이 실시예에 있어서, 회로 소자를 제조하는 양호한 방법은 본 발명의 수동 전기 소자를 제공하는 단계, 상기 수동 전기 소자의 적어도 하나의 측면을 패터닝하는 단계, 추가의 층을 제공하는 단계, 상기 수동 전기 소자에 상기 층을 부착하는 단계, 및 상기 수동 전기 소자의 적어도 하나의 기판에 적어도 하나의 전기 접점을 제공하는 단계를 포함하는 것을 특징으로 한다. 상기 수동 전기 소자에는 추가의 제2 층을 제공하여 부착하는 것이 바람직하다.

인쇄 배선 기판 및 가요성 회로

본 발명의 수동 전기 소자는 인쇄 배선 기판(PWB), 예컨대 커패시터 및/또는 저항으로서 기능하는 구성 소자로서 가요성 회로 내에 사용될 수 있다. 이 수동 전기 소자는 PWB 또는 가요성 회로에 매립되거나 집적화될 수 있다.

PWB에는 접착제 또는 수지 침투 가공재의 층을 삽입하는 하나 이상의 구리 표면을 가질 수 있는 2 개의 재료층, 예컨대 에폭시 및 유리 섬유의 적층판을 통상적으로 포함하고 있다. 가요성 회로는 가요성 층, 예컨대 구리로 피복된 폴리이미드층 및 상기 폴리이미드의 접착제층을 통상적으로 포함하고 있다. 임의의 적절한 PWB 또는 가요성 회로 내의 본 발명의 수동 전기 소자의 위치 및 임의의 적절한 PWB 또는 가요성 회로 내의 본 발명의 수동 전기 소자를 매립하거나 집적화하는 방법은 이 기술 분야에서 명확히 이해할 수 있을 것이다. 특히, PWB 또는 가요성 회로 중 어느 하나는 PWB 또는 가요성 회로 층/구성 소자를 정렬하는데 주의를 기울여야 한다.

전술한 바와 같이, 전기 절연층 또는 전기 도전층의 두께는 커패시터를 어떻게 패터닝할 수 있을지를 결정할 수 있다. 수동 전기 소자를 PWB 또는 가요성 회로 내에 내장할 때, PWB 또는 가요성 회로층은 수동 전기 소자가 독특한 추가의 패터닝 기술을 고려하도록 추가로 지지될 수 있다.

예컨대, 이중 패터닝 및 적층 방법이 유용할 수 있다. 이중 패터닝 및 적층 방법은 전술한 바와 같이 기판들 중 하나를 석판 인쇄 패터닝 후에 발생할 수 있는 이하의 단계를 포함한다. 이 방법에서, 패터닝된 기판은 회로 기판층, 예컨대 지지 물질에 접하는 패터닝된 측면을 갖는 FR4와 같은 지지 물질에 적층되고 있다. 다른 기판은 전기 절연층 또는 전기 도전층 및 상기 패터닝된 기판이 현재 상기 지지 물질에 의해 충분히 지지되고 있기 때문에, 본질적으로 유사한 기술에 의하여 패터닝될 수 있다. 이어서, 제2 기판의 노출된 측면 상의 제2 적층은 상기한 방법을 완성하기 위하여 도통된다.

도 3a 및 도 3b는 각각 도 1a 또는 도 1b의 수동 전기 소자를 내장한 인쇄 배선 기판(PWB)(30a, 30b)의 예를 도시하고 있다. PWB(30a, 30b)는, 접착제 또는 수지 침투 가공재의 층(31a, 31b)을 각각 삽입하는 에폭시/유리 섬유와 같은 물질의 각각의 2 개의 층(32a, 32b)과; 제1 기판(33a, 33b), 전기 절연층 또는 전기 도전층(층)(34a, 34b), 및 제2 기판(35a, 35b)에 의해 예시된 커패시터 또는 저항으로서 기능하는 본 발명의 수동 전기 소자를 포함하고 있다.

도 3c는 도 1a 또는 도 1b의 수동 전기 소자를 내장한 PWB(30c)의 예를 도시하고 있다. PWB(30c)는, 접착제 또는 수지 침투 가공재의 층(31c)을 삽입하는 에폭시/유리 섬유와 같은 물질의 2 개의 층(32c)과; 제1 기판(33c), 전기 도전층(층)(34c), 및 절연체인 제2 기판(35c)을 구비한 저항으로서 기능하는 본 발 명의 수동 전기 소자를 포함하고 있다.

도 3a는 본 발명의 수동 전기 소자를 내장한 PWB(30a)를 도시하고 있는데, 상기 수동 전기 소자는 이 수동 전기 소자와 접촉을 방지하는 PWB(30a)의 상부면(38a)에서 하부면(39a)으로의 도전성 통로를 제공하기 위하여 관통 홀 접점이 구성되어 있는 커패시터 또는 저항으로서 기능할 수 있다. 도 3a에 있어서, 신호 또는 전류는 표면 구리 구조물(37a)을 형성하기 위해 구리로 전기 도금되는 홀(36a)에 의하여 PWB(30a)를 통해 전달되고 있다. 표면 구리 구조물(37a)에 의하여 PWB(30a)의 상부면(38a)상의 트레이스(도시 생략됨)에서 PWB(30a)의 하부면(39a)으로 신호를 전달하고 있다. 표면 구리 구조물(37a)은 홀(36a)을 통해 제1 기판(33a), 층(34a) 및 제2 기판(35a)내에 진행된다. 따라서, 도 3a에 있어서, 제1 기판(33a), 층(34a) 및 제2 기판(35a)의 상호 작용이 없이도 PWB(30a)의 상부면(38a)에서 PWB(30a)의 하부면(39a)으로 신호를 전달할 수 있다.

도 3b는 본 발명의 수동 전기 소자를 내장한 PWB(30b)를 도시하고 있는데, 상기 수동 전기 소자는 제1 기판과 커패시터 또는 저항과의 전기 접속을 위한 독립된 제2 기판과 접점이 구성되어 있는 커패시터 또는 저항으로서 기능할 수 있다. 도 3b에 있어서, 신호 또는 전류는 각각의 표면 구리 구조물(37b, 37b´)을 형성하기 위해 구리로 전기 도금되는 홀(36b, 36b´)에 의하여 PWB(30b)를 통해 전달되고 있다. 표면 구리 구조물(37b, 37b´)에 의하여 PWB(30b)의 상부면(38b)상의 트레이스(도시 생략됨)에서 PWB(30b)의 하부면(39b)으로 신호를 전달하고 있다. 표면 구리 구조물(37b)은 제1 기판(33b)을 접촉하지만 이전에 패터닝된 제2 기판(35b)내의 보다 큰 홀(36b˝)을 관통하여, 표면 구리 구조물(37b)과 제1 기판(33b)과의 사이에 직접 접속이 가능하게 된다. 표면 구리 구조물(37b´)은 제2 기판(35b)을 접촉하지만 이전에 패터닝된 제1 기판(33b)내의 보다 큰 홀(36b"')을 관통하여, 표면 구리 구조물(37b´)과 제2 기판(35b)과의 사이에 직접 접속이 가능하게 된다. 만일 층(34b)이 절연체인 경우, 제1 기판(33b)과 제2 기판(35b)과의 사이에 설정된 중첩에 의하여 용량성 관계는 표면 구리 구조물들(37b, 37b´) 사이에 형성된다. 만일 층(34b)이 도전체이면, 제1 기판(33b)과 제2 기판(35b)과의 사이에 설정된 중첩에 의하여 저항성 관계는 표면 구리 구조물들(37b, 37b´) 사이에 형성된다.

도 3c는 본 발명의 수동 전기 소자를 내장한 PWB(30c)를 도시하고 있는데, 상기 수동 전기 소자는 층의 평면내의 신호 도전성이 요구되는 저항으로서 기능할 수 있다. 도 3c에 있어서, 신호 또는 전류는 각각의 표면 구리 구조물(37c, 37c´)을 형성하기 위해 구리로 전기 도금되는 홀(36c, 36c´)에 의하여 PWB(30c)를 통해 전달되고 있다. 표면 구리 구조물(37c, 37c´)에 의하여 PWB(30c)의 상부면(38c)상의 트레이스(도시 생략됨)에서 PWB(30c)의 하부면(39c)으로 신호를 전달하고 있다. 제1 기판(33c)은 층(34c)의 부분을 커버하는 패드(33c´, 33c˝)를 형성하기 위해 패터닝된다. 패드(33c´, 33c˝)는 층(34c)의 일부분(34c´)에 의하여 결합되고 있다. 표면 구리 구조물(37c, 37c´)은 2 개의 패드들(33c´, 33c˝) 사이의 층(34c)의 일부분(34c´)의 외형 구조(길이 및 폭)에 기초하여 패드들(33c´, 33c˝) 사이에서 제어된 저항이 측정될 수 있도록 각각의 결합 패드(33c´, 33c˝)에 사용되고 있다.

도 4는 접착제 또는 수지 침투 가공재의 층(62)을 삽입하는 에폭시/유리 섬유와 같은 재료층(61)과; 제1 기판(41), 제1 층(42), 제2 기판(43), 제2 층(44) 및 제3 기판(45)으로 이루어지며 상기 제1 기판과 제3 기판으로 접점을 구성하는 패터닝된 층을 갖는 도 2의 커패시터 및 저항으로서 기능하는 수동 전기 소자를 포함하는 PWB(40)를 도시하고 있다. 도 4에 있어서, 신호 또는 전류는 각각의 표면 구리 구조물(47, 47b´)을 형성하기 위해 구리로 전기 도금되는 홀(46b, 46b´)에 의하여 PWB(40)를 통해 전달되고 있다. 표면 구리 구조물(47b, 47b´)에 의하여 PWB(40)의 상부면(48)상의 트레이스(도시 생략됨)에서 PWB(40)의 하부면(49)으로 신호를 전달하고 있다. 표면 구리 구조물(47)은 제1 기판(41)을 접촉하여, 이전에 패터닝된 각각의 제2 기판(43), 제2 층(44) 및 제3 기판(45)내의 보다 큰 홀(43´, 44´, 45´)을 통과하게 된다. 표면 구리 구조물(47b´)은 제3 기판(45)을 접촉하여, 이전에 패터닝된 각각의 제1 기판(42) 및 제2 기판(43)내의 보다 큰 홀(42˝, 43˝)을 통과하게 된다. 그에 따라서 저항 관계 및 용량 관계는 표면 구리 구조물들(47, 47b´) 사이에 형성된다.

도 3a, 도 3b, 도 3c 및 도 4를 참조하면, 당업자라면 기판과 층의 다양한 조합이 가능하고, 다양한 기능을 생성하기 위해 기판에 대해 다양한 접속을 제공할 수 있음을 명확히 인식할 수 있을 것이다.

도 5a 및 도 5b는 본 발명의 수동 전기 소자(50)의 평면도 및 단면도를 각각 예시하고 있는데, 상기 수동 전기 소자는 입자가 가요성 회로(도시 생략됨)에 패터닝되어 접촉될 수 있는 방법의 예를 예시하며, 커패시터 또는 저항으로서 기능할 수 있다. 수동 전기 소자(50)는 제1 기판(51), 제2 기판(52) 및 층(52)을 각각 포함하고 있다.

홀(A) 및 환형 링(B)은 예컨대 제1 기판(51) 및 층(52) 내에 패터닝에 의하여 형성된다. 홀(C) 및 홀(D)은 예컨대 층(52) 및 제2 기판(53) 내에 패터닝에 의하여 형성된다. 홀 수동 전기 소자(50)의 형성, 즉 패터닝은 접촉점(54, 55, 56)을 제공하는 것만이 예시되어 있다. 또한, 접촉점(57, 58)은 제1 기판(51)의 주표면(51´)상에만 사용 가능하고, 접촉점(59)은 제2 기판(53)의 주표면(53´)상에만 사용 가능하다. 도 5b에 개략적으로 예시된 접촉점의 위치는 단지 예시를 위해 도시하고 있고, 명확한 도시를 위해 도 5a에는 생략되고 있다.

수동 전기 소자(50)는 가요성 회로(도시 생략됨) 내의 적어도 하나의 접촉점(54, 55, 56, 57, 58, 59)과 트레이스(도시 생략됨)의 사이에 접점을 구성함으로써 가요성 회로 내에서 효과적일 수 있다. 적합한 트레이스 접속은 예컨대 WO94/29897에 개시된 바와 같은 땜납 볼에 의하여 구성될 수 있다. 접촉점(56, 58)으로의 접속은 도 3a의 관통 홀과 유사한 관통 비어를 제공하도록 구성될 수 있다. 수동 전기 소자의 용량 기능 또는 저항 기능의 이점을 얻기 위하여, 접속은 접촉점(54, 59) 중의 어느 하나와 조합하여 접촉점(55, 57) 중의 어느 하나로 구성할 수 있다. 이 기술 분야에서 통상의 지식을 가진 당업자라면, 소망의 분야에 따라서 임의의 접촉점(54, 55, 56, 57, 58, 59)에 대하여 단일 접속이 가능함을 명확히 이해할 수 있을 것이다.

또한, 본 발명은 PWB 또는 가요성 회로의 전기 회로로서 기능하는 본 발명의 수동 전기 소자를 구비한 전기 소자를 포함하고 있고, 상기 가요성 회로는 본 발명에 따른 수동 전기 소자를 구비하고 있다. 상기 전기 소자는 용량 소자 또는 저항 소자를 갖는 PWB 또는 가요성 회로를 통상 사용하는 임의의 전기 소자를 포함할 수 있다. 예시적인 전기 소자로는 당업자에 의해 명확히 인식될 수 있는 바와 같이, 셀룰러 폰, 전화기, 팩시밀리 장치, 컴퓨터, 프린터, 페이저(pager: 일명 '삐삐', 넓은 의미에서는 문자 데이터 수신 장치라고 칭함) 및 기타의 장치 등이 있다. 본 발명의 수동 전기 소자는 공간이 액면 이상인 전기 소자 내에서 특히 유용하다.

본 발명은 다음과 같은 실시예에 의하여 예시되고 있지만, 그 특정의 재료 및 양은 이 실시예에 개시되고 있고, 기타의 다른 조건 및 세부적인 설명은 본 발명을 부당하게 제한하고자 하는 것은 아니다.

실시예

실시예 1 : 전기 절연층 내에 입자를 갖는 커패시터 소자

독일 뉘른베르크에 소재하는 Carl Schlenk, AG로부터 입수 가능한 구리박 기판은 그 두께가 1.4 밀(36 ㎛), 어닐링 온도가 140℃, 평균 표면 거칠기(RMS)가 8 ㎚인 것이 제공되고 있다. 화학 흡착 재료는 미국 캘리포니아주 포스터시 플라즈마 사이언스사(Plasma Science)로부터 입수 가능한 소자를 사용하여 산소/아르곤 플라즈마 내에서 제거되고, 이 플라즈마 내에서 구리박의 잔류 시간은 약 6 분이다. 돌 부스러기 입자는 미국 콜로라도주 보울더에 소재하는 웹 시스템사(Web Systems Inc.)에 의해 제조되는 상표명 "Ultracleaner"로서 상업적으로 입수 가능한 진공/초음파 웹 세정 장치를 사용해서 제거되고 있다.

미국 텍사스주 휴스톤 소재의 셀 케미칼사(Shell Chemical Company)에 의해 제조되는 상표명 "Epon 1001F"로서 상업적으로 입수 가능한 6.4 그램(g)의 에폭시와 상기 셀 케미칼사에 의해 제조되는 상표명 "Epon 1050"으로서 상업적으로 입수 가능한 1.6 g의 에폭시는 미국 위스콘신주 밀워키에 소재하는 알드리치 케미칼사 (Aldrich Chemical)에 의해 상업적으로 모두 입수 가능한 18 g의 메틸 에틸 케톤(MEK)과 27 g의 메틸 이소부틸 케톤(MIBK) 내에서 용해되고 있다. 미국 델라웨어주 윌밍톤 소재의 아이씨아이사(ICI Americas)에 의해 제조되는 상표명 "Hypermeer PS3"으로서 상업적으로 입수 가능한 폴리에스터 및 폴리아민의 공중합체인 0.8 g의 분산매가 이 혼합물 내에 첨가되고 있다.

미국 펜실바니아주 보어타운 소재의 카봇 퍼포먼스 매티리얼사(Cabot Performance Materials)에 의해 제조되는 상표명 "BT-8"로서 상업적으로 입수 가능한 공기 중에서 15 시간 동안 350℃로 가열된 상태인 0.2 ㎛의 평균 입자 크기를 갖는 47 g의 바륨 티탄산염 입자는 미국 뉴욕주 호포지 소재의 찰즈 로스 앤 존스(Charles Ross & Sons)로부터 상업적으로 입수 가능한 로스 이화학용 혼합기/에멀션화제를 사용해서 분당 2000 회전(rpm) 정도로 회전중인 회전자/고정자 헤드에 의하여 서서히 첨가되고 있다. 바륨 티탄산염의 모두가 첨가되면, 그 속도는 6000 rpm으로 증가되고, 바륨 티탄산염은 혼합물의 가열을 피하기 위해 얼음 중탕에 의해 냉각된 용기 내에서 20분 동안 분산된다. 그 결과, 55 중량 %의 고체이고, 바륨 티탄산염과 에폭시의 체적 비율은 55:45 이다.

상기 혼합물은 침전시키기 위해 불량하게 분산되어 응집 가능하도록 방해받 지 않은 오버나이트를 배치시킨 후, 그 혼합물을 2 ㎛의 스테인레스강 메시 필터를 통하여 여과시켜서, 제1 혼합물을 형성한다. 제1 혼합물의 중량 %의 고체는 53 중량 %로 측정되고, 제1 혼합물 내의 바륨 티탄산염의 체적 %의 함유율은 53%로서 측정되며, 이들 양 측정값은 중량에 의해 측정되고 있다.

메틸 에틸 케톤(MEK) 내의 70 중량 % 용액의 8.4 g의 "Epon 1001F"와, MEK 내의 80 중량 % 용액의 1.8 g의 "Epon 1050", 및 5 중량 % 용액의 5.4 g의 2,4,6-트리(디메틸아미노메틸)페놀을 0.45 ㎛ 필터를 통하여 여과시킨 후, 238 g의 제1 혼합물을 첨가하여, 제2 혼합물을 형성하고 있다. 상기 혼합물은 볼 밀링(볼이 없는 상태로)상에 용기 롤러를 교반(stirring) 또는 레팅(letting)함으로써 균일하게 구성되고, 제2 혼합물의 최종 고체 함유량은 43 중량 % 이었다. 제2 혼합물 내의 바륨 티탄산염과 에폭시의 체적 비율은 45:55 이다. 제2 혼합물은 초음파 중탕을 사용해서 5분 동안 분산시키고 있다.

상기 제2 혼합물을 25 피트/분(12.7 ㎝/sec)의 웹 속도 및 40 피트/분(20 ㎝/sec)의 그라비야 롤 속도를 사용하여 2 개의 구리박 상에 청정실 내에서 마이크로그라비야 피복기(microgravure coater)에 의해 독립적으로 피복하고 있다. 그라비야 롤은 1∼1.5 ㎛의 건조 피복 두께를 제공하도록 선택되고 있다. 이 피복층은 95℃에서 건조된 후, 롤러를 형성하기 위해 코어 상으로 권취된다.

2 개의 혼합물이 피복된 구리박은, 미국 캘리포니아주 엘세군도 소재의 웨스턴 마그넘사(Western Magnum)로부터 상업적으로 입수 가능한 적층판을 사용해서 15 인치/분(0.64 ㎝/sec)의 속도에서 150℃ 롤러 및 20 psi(140 kPa)에서 상기 롤러에 대한 공기압으로 하여 피복 측면 대 피복 측면을 청정실 내에서 동시에 적층시키고 있다. 상기 적층을 공기 중에서 80분 동안 180℃에서 경화시켰다.

상기 경화된 적층은 상호 접속 및 패키징 전자 회로 학회에 의해 1988년 10월 출판된 IPC Test Method Manual, IPC-TM-650, 시험 번호 2.4.9에 개시된 90°의 박리 시험을 이용하여 시험하였다. 상기 구리박을 분리시키기 위해서는 3.4 lbs/inch(600 N/m)의 힘이 요구되고 있다. 또한, 경화된 적층은 이하의 시험 방법에 의하여 용량을 시험하고 있다. 2 ㎝ ×2 ㎝ 전극은 표준 석판 인쇄 및 구리 에칭 공정을 사용하여 적층의 일측면 상에 에칭되고, 그 용량은 캘리포니아주 팔로알토에 소재하는 휴렛 팩커드사(Hewlett Packard)에 의해 제조되는 모델 번호 4261A로서 입수 가능한 LCR 미터를 사용하여 1 킬로헤르쯔(㎑)로 측정되고 있다. 측정된 용량은 0.004의 소산 비율로서 6 ㎋/㎠이다. 60 개의 커패시터를 준비하여, 이와 같은 방법으로 시험하면, 양호한(비단락) 커패시터의 수율은 전체 60 개의 커패시터 중의 86.7% 였다.

실시예 2 : 전기 절연층 내에 입자를 갖지 않는 커패시터 소자

독일 뉘른베르크에 소재하는 Carl Schlenk, AG로부터 입수 가능한 구리박 기판은 그 두께가 1.4 밀(36 ㎛), 어닐링 온도가 175℃, 평균 표면 거칠기(RMS)가 24 ㎚인 것이 제공되고 있다. 이 구리박을 실시예 1에 설명된 바와 같이 세정하였다.

실시예 1에 설명된 공정을 사용하여, 18 중량 %의 "Epon 1001F" 및 "Epon 1050" 에폭시와, 촉매를 함유하는 케톤 용액을 2 개의 구리박 상에 개별적으로 피복하였다. 촉매인 2,4,6-트리(디메틸아미노메틸)페놀은 에폭시 수지의 100 그램당 1 그램의 촉매 농도 상태이다. 바륨 티탄산염 또는 기타 다른 입자들은 첨가하지 않고 있다.

적층 및 경화는 실시예 1에 설명된 바와 같이 실시하였다. 적층은 상호 접속 및 패키징 전자 회로 학회에 의해 1988년 10월 출판된 IPC Test Method Manual, IPC-TM-650, 시험 번호 2.4.9에 개시된 90°의 박리 시험을 이용하여 시험하였다. 상기 구리박을 분리시키기 위해서는 3.1 lbs/inch(540 N/m)의 힘이 요구되고 있다. 용량의 측정은 행하지 않았다. 적층의 용량은 적층 내의 에폭시층에 대해 대략 2 ㎛의 두께를 제공하는 1.3 ㎋/㎠의 용량을 갖는 에폭시 혼합물에 대해 유전율 3을 가정하여 산출되었다.

실시예 3 : 알루미늄 또는 구리 폴리에스터 기판을 갖는 커패시터 소자

구리박 이외의 도체를 유전층을 피복하기 위한 기판으로서 사용할 수 있다. 이것은 구리로 피복되는 알루미늄박 및 폴리에스터막의 양자 모두가 이하에서 설명하는 혼합물로 피복되어 시험되는 다음의 실시예에 예시되고 있다.

1.4 밀(36 ㎛)의 두께를 가진 알루미늄박(등급 1145, H19 열처리)은 미국 커넥티컷주 단부리에 소재하는 리퍼블릭 포일스사(Republic Foils, Inc.)로부터 입수 가능한 알루미늄박을 사용하였다.

바륨 티탄산염/에폭시 혼합물은 실시예 1의 공정에 따라서 제조되고 있다. 알루미늄박은 실시예 1에 설명된 바와 같은 그라비야 피복기를 사용하여 이 혼합물로 피복하였다.

2 개의 혼합물이 피복된 시트는 공기 중에서 175℃에서 2분 동안 가열되고 있다. 이들 시트는 알루미늄 시트의 피복된 측면이 서로 접촉되도록 적층되고 있다. 이 적층된 시트는 200℃ 및 300 psi(2 MPa)로 설정하는 이화학용 프레스(Carver, Menomonie, WI)로 적층된다. 시료를 1 시간 동안 상기 프레스 내에 유지시킨 후, 제거하고, 175℃에서 압력 없이 추가의 시간 동안 경화시킨다. 적층에 대한 접착력은 실시예 1에 설명된 90°의 박리 시험을 사용하는 것에 의해 측정됨에 따라서 6.0 lbs/inch(1100 N/m)이다.

또한, 알루미늄박의 비적층된 시트는 공기중에서 1 시간 동안 175℃로 피복하여 경화시켰다. 팔라듐/금 전극을 5 ㎜ 직경 홀로 이루어진 마스크를 통해 혼합물 피복면 상으로 스퍼터링함으로써, 커패시터를 형성한다. 이들 커패시터는 커패시터의 19%가 비단락된 상태로 21.2 ㎋/㎠의 용량과 0.019의 소산 비율을 갖는다.

또한, 균일한 200 ㎚의 두께로 증착된 구리층을 갖는 2 밀(50 ㎛) 폴리에스터막이 기판으로서 사용되고 있다. 바륨 티탄산염/에폭시 혼합물 및 피복 기술은 실시예 1에 설명된 것과 같다. 피복은 175℃의 질소 분위기하에서 1.5 시간 동안 경화시킨 후, 전술한 바와 같이 5 ㎜ 직경의 팔라듐/금 전극으로 스퍼터링하였다. 용량은 15.2 ㎋/㎠이고, 소산 비율은 0.044 이며, 양호한 커패시터의 수율은 88% 였다. 접착력의 측정은 행하지 않았다.

Claims

(a) 대향하는 2 개의 주표면을 갖는 자체 지지되는 제1 기판과;

(b) 대향하는 2 개의 주표면을 갖는 자체 지지되는 제2 기판과;

(c) 상기 제1 기판과 제2 기판 사이에 0.5∼10 ㎛ 범위의 두께를 가지며, 중합체를 구비한 전기 절연층 또는 전기 도전층을 포함하고,

상기 전기 절연층 또는 전기 도전층과 접촉하는 제1 기판의 주표면과 상기 전기 절연층 또는 전기 도전층과 접촉하는 제2 기판의 주표면은 약 10∼300 ㎚ 범위의 평균 표면 거칠기를 가지며,

수동 전기 소자의 제1 기판과 제2 기판을 90°의 박리 각도로 분리시키는 데에 필요한 힘은 약 3 파운드/인치(약 0.5 kN/m)보다 큰 것을 특징으로 하는 수동 전기 소자.
삭제
삭제
삭제
삭제
삭제
삭제
제1항에 있어서, 상기 전기 절연층 또는 전기 도전층은 복수 개의 입자를 포함하는 것인 수동 전기 소자.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
수동 전기 소자를 제조하기 위한 방법에 있어서,

(1) 대향하는 2 개의 주표면을 가지며 돌 부스러기 또는 화학 흡착되거나 흡수되는 재료가 실질적으로 존재하지 않는 제1 금속 기판 및 대향하는 2 개의 주표면을 가지며 돌 부스러기 또는 화학 흡착되거나 흡수되는 재료가 실질적으로 존재하지 않는 제2 금속 기판을 제공하는 단계와;

(2) 수지를 구비한 혼합물을 제공하는 단계와;

(3) 경화 또는 건조된 후에 상기 혼합물이 약 0.5∼10 ㎛ 범위의 두께를 갖는 층을 형성하도록 상기 제1 금속 기판의 제1 주표면 상에 상기 혼합물을 피복하는 단계와;

(4) 상기 제2 금속 기판의 제1 주표면 또는 상기 혼합물이 피복된 상기 제2 금속 기판의 제1 주표면을 상기 제1 금속 기판의 상기 피복된 제1 주표면 상에 적층하는 단계와;

(5) 상기 혼합물을 경화 또는 건조시키는 단계

를 포함하며,

상기 제1 금속 기판 및 제2 금속 기판은 단계 (2) 전에 어닐링되거나 또는 단계 (5)의 결과로서 어닐링되고,

상기 제1 금속 기판의 제1 주표면 및 제2 금속 기판의 제1 주표면은 약 10∼300 ㎚ 범위의 평균 표면 거칠기를 가지며,

수동 전기 소자의 제1 금속 기판과 제2 금속 기판을 90°의 박리 각도로 분리시키는 데에 필요한 힘은 약 3 파운드/인치(약 0.5 kN/m)보다 큰 것을 특징으로 하는 수동 전기 소자의 제조 방법.
삭제
삭제
삭제
삭제
삭제
삭제