JP2002124771A - 多層配線基板およびこれを用いた電子部品モジュール - Google Patents

多層配線基板およびこれを用いた電子部品モジュール

Info

Publication number
JP2002124771A
JP2002124771A JP2000314526A JP2000314526A JP2002124771A JP 2002124771 A JP2002124771 A JP 2002124771A JP 2000314526 A JP2000314526 A JP 2000314526A JP 2000314526 A JP2000314526 A JP 2000314526A JP 2002124771 A JP2002124771 A JP 2002124771A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
electronic component
insulating layers
organic resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000314526A
Other languages
English (en)
Inventor
Takeshi Kume
健士 久米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000314526A priority Critical patent/JP2002124771A/ja
Publication of JP2002124771A publication Critical patent/JP2002124771A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 有機材料を絶縁層とする多層配線基板におい
て、多層配線基板内部に大きな静電容量を持つ容量素子
を形成できず、電子部品モジュールを小型化できない。 【解決手段】 有機材料から成る複数の絶縁層1a〜1eを
積層するとともにこれら絶縁層1a〜1eの表面に配線導体
２を形成して成る多層配線基板４であって、絶縁層1a〜
1eの少なくとも一層に貫通孔７を設け、この貫通孔７内
に比誘電率が20以上の誘電体磁器８を埋入するととも
に、この誘電体磁器８をその上下両面に導電性有機樹脂
層９を介して被着した配線導体層2aで対向挟持すること
により容量素子Ａを形成した。容量素子Ａの静電容量を
大きくでき、その結果、容量素子Ａの対向電極の面積を
小さくすることが可能で、電子部品モジュール５を小型
化することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種ＡＶ機器や家
電機器・通信機器・コンピュータやその周辺機器等の電
子機器に使用される多層配線基板ならびにこれを用いた
電子部品モジュールに関するものである。
【０００２】
【従来の技術】従来、半導体素子等の能動部品や容量素
子・抵抗素子等の受動部品を多数搭載し、所定の電子回
路を構成するように成した混成集積回路等の電子部品モ
ジュールは、通常、アルミナ等のセラミックス材料から
成る絶縁基板の内部および表面にタングステン・モリブ
デン等の高融点金属粉末から成る複数の配線導体を形成
した配線基板の表面に、半導体素子や容量素子・抵抗素
子等を搭載取着するとともにこれらの電極を各配線導体
に接続することによって形成されている。
【０００３】しかしながら、このような配線基板は、配
線導体がタングステンやモリブデン等の高融点金属粉末
から成る導電ペーストをスクリーン印刷等の厚膜手法を
採用して所定パターンに印刷塗布することによって形成
されていることから、配線導体の微細化が難しく配線導
体を高密度に形成することが困難であるという問題点を
有していた。
【０００４】また、従来の配線基板は、表面に半導体素
子等の能動部品や容量素子・抵抗素子等の受動部品が多
数搭載されることから、部品の搭載数に応じて基板が大
型化してしまうという問題点も有していた。
【０００５】このような問題点を解決するために、本願
出願人は、先に特開平10-242651において、複数の有機
樹脂絶縁層と複数の薄膜配線導体層とを交互に多層に積
層するとともに、有機樹脂絶縁層に形成した穴に挿入し
た誘電体磁器と、有機樹脂層を介して誘電体磁器を挟む
対向電極とを用いて内部に容量素子を形成した多層配線
基板を提案した。
【０００６】この多層配線基板によれば、配線導体を薄
膜で形成したことから配線の微細化が可能となり、配線
を極めて高密度に形成することができ、また、多層配線
基板内部に誘電体磁器を埋入するとともに誘電体磁器の
上下面に対向電極を配置させたことから、誘電体磁器の
比誘電率・厚み・幅・長さを調整することによって所定
の静電容量値を有する容量素子を任意数内蔵させること
ができ、多層配線基板に半導体素子や容量素子・抵抗素
子等の電子部品を搭載して混成集積回路装置となす場合
に、多層配線基板に別途、容量素子を多数実装する必要
はなく、その結果、多層配線基板に実装される部品の数
が減り、混成集積回路装置を小型化することができる。
【０００７】さらに、この多層配線基板によれば、誘電
体磁器の上下面と薄膜配線導体層との間に有機樹脂層を
介在させたことから有機樹脂層によって誘電体磁器と薄
膜配線導体層との接合が強固となり、薄膜配線導体層の
所定位置に所定静電容量値の容量素子を高い信頼性で電
気的に接続することが可能となる。また、有機樹脂絶縁
層に設けた穴が誘電体磁器と有機樹脂層とによって完全
に埋められ、上部に位置する有機樹脂絶縁層を平坦とし
て薄膜配線導体層を断線など招来することなく所定パタ
ーンに形成することが可能となる。
【０００８】
【発明が解決しようとする課題】しかしながら、近年、
電子機器類の小型化・軽量化が更に進むにつれ、配線基
板ならびにこれを用いた電子部品モジュールにおいても
より小型化の要求が増してきている。このような更なる
小型化の要求に対し、内蔵する容量素子の対向電極の面
積を小さくする必要が出てきた。ところが、この多層配
線基板は、誘電体磁器の上下面に比誘電率が２〜５程度
と低い有機樹脂層を介して対向電極を配置し容量素子を
形成していることから、誘電体磁器の比誘電率を十分に
発現させることが困難であり、対向電極間の比誘電率が
10程度と低いものとなり、その結果、大きな静電容量の
容量素子を得るためには対向電極の面積を大きなものと
する必要があり、小型化には限界があるという問題点を
有していた。
【０００９】また、誘電体磁器の上下面の有機樹脂層が
半導体素子の駆動時等に発生する熱で膨張することによ
り対向電極間の距離が変化し、容量素子の静電容量が変
化してしまうという問題点も有していた。
【００１０】本発明はかかる従来技術の問題点に鑑み案
出されたものであり、その目的は、電極面積の小さい容
量素子を内蔵した小型の多層配線基板およびこれを用い
た電子部品モジュールを提供することにある。
【００１１】
【課題を解決するための手段】本発明の多層配線基板
は、有機材料から成る複数の絶縁層を積層するとともに
これら絶縁層の表面に配線導体を形成して成る多層配線
基板であって、絶縁層の少なくとも一層に貫通孔を設
け、この貫通孔内に比誘電率が20以上の誘電体磁器を埋
入するとともに、この誘電体磁器をその上下両面に導電
性有機樹脂層を介して被着した配線導体で対向挟持する
ことにより容量素子を形成したことを特徴とするもので
ある。
【００１２】また、本発明の多層配線基板は、上記構成
において、導電性有機樹脂層が有機材料および金属粉末
を主成分とし、かつ金属粉末の含有量が導電性有機樹脂
層の50〜98重量％であることを特徴とするものである。
【００１３】さらに、本発明の電子部品モジュールは、
上記の多層配線基板に電子部品を実装し、回路素子とし
て容量素子と電子部品とを含む電気的な回路を構成した
ことを特徴とするものである。
【００１４】本発明の多層配線基板によれば、誘電体磁
器をその上下両面に導電性有機樹脂層を介して被着した
配線導体で対向挟持することにより容量素子を形成した
ことから、導電性有機樹脂層が誘電体磁器と配線導体と
を強固に接合するとともに電極の一部として機能し、誘
電体磁器の比誘電率を十分に発現させることができる。
その結果、誘電体磁器をその上下面に有機樹脂層を介し
て被着した配線導体で対向挟持することにより容量素子
を形成した従来の多層配線基板に比べ、同一面積の対向
電極で２倍以上の容量値を得ることが可能となり、所望
の静電容量を得るために容量素子を形成する対向電極の
面積を従来よりも1/2以下の小さなものとすることがで
き、多層配線基板を小型なものとすることができる。
【００１５】また、本発明の多層配線基板によれば、半
導体素子の駆動時などに熱が発生したとしても導電性有
機樹脂層が電極として機能するため電極間距離の変化は
無く、静電容量変化の少ない安定した容量素子を形成す
ることが可能となる。
【００１６】さらに、本発明の電子部品モジュールによ
れば、上記の多層配線基板に電子部品を実装し、回路素
子として容量素子と電子部品とを含む電気的な回路を構
成したことから、多層配線基板に半導体素子や容量素子
・抵抗素子等の電子部品を搭載して混成集積回路装置等
の電子部品モジュールを製作する場合に、容量素子が内
蔵されているため、多層配線基板に別途、容量素子を多
数実装する必要はなく、その結果、多層配線基板に実装
される部品の数が減り、電子部品モジュールを小型化す
ることができる。
【００１７】
【発明の実施の形態】次に本発明の多層配線基板および
これを用いた電子部品モジュールを添付の図面に基づい
て詳細に説明する。
【００１８】図１は、本発明の多層配線基板に、電子部
品として半導体素子を搭載した場合の電子部品モジュー
ルの実施の形態の一例を示す断面図である。この図にお
いて１は絶縁基体、２は配線導体、３は半導体素子等の
電子部品で、主に絶縁基体１と配線導体２とで本発明の
多層配線基板４が構成され、また、主に多層配線基板４
と電子部品３とで本発明の電子部品モジュール５が構成
されている。
【００１９】絶縁基体１は、本例では５層の有機材料か
ら成る絶縁層1a・1b・1c・1d・1eが積層されて構成され
ており、絶縁基体１表面には、半導体素子等の電子部品
３が半田等の接続材６を介して接続固定される。また、
配線導体２は、本例では各絶縁層1a・1b・1c・1d・1e表
面に形成された配線導体層2aと各絶縁層1a・1b・1c・1d
・1eを貫通して各配線導体層2aを電気的に接続する貫通
導体2bとから構成されている。さらに、本例では、絶縁
基体１を構成する絶縁層1a・1b・1c・1d・1eのうち少な
くとも一層（この図の例では絶縁層1c）は、少なくとも
１個の貫通孔７を有するとともに、この貫通孔７内に誘
電体磁器８が挿入されており、この誘電体磁器８をその
上下両面に導電性有機樹脂層９を介して被着した配線導
体層2aの一部で対向挟持することにより容量素子Ａを形
成している。
【００２０】絶縁基体１は、半導体素子等の電子部品３
を支持する支持体としての機能を有し、この絶縁基体１
を構成する絶縁層1a・1b・1c・1d・1eは有機材料により
形成されている。
【００２１】絶縁層1a・1b・1c・1d・1eを形成する有機
材料としては、エポキシ樹脂やフェノール樹脂・ポリイ
ミド樹脂・熱硬化性ポリフェニレンエーテル樹脂・ビス
マレイミドトリアジン樹脂等の熱硬化性樹脂や、液晶ポ
リエステル・フッ素樹脂・ポリフェニレンエーテル樹脂
・ポリエステル樹脂等の熱可塑性樹脂が用いられ、とり
わけ、絶縁層1a・1b・1c・1d・1eを形成する際の作業性
・絶縁層1a・1b・1c・1d・1eの絶縁特性・耐熱特性・機
械的特性等の観点からは、エポキシ樹脂・ポリイミド樹
脂・熱硬化性ポリフェニレンエーテル樹脂等の熱硬化性
樹脂を用いることが好ましい。
【００２２】また、絶縁層1a・1b・1c・1d・1eには、熱
膨張係数を調整する目的、および／あるいは機械的強度
を向上する目的で必要に応じて酸化アルミニウム・窒化
珪素・窒化アルミニウム・炭化珪素・酸化チタン・酸化
バリウム・酸化ストロンチウム・酸化ジルコニウム・酸
化カルシウム・ゼオライト等の無機絶縁粉末や繊維状ガ
ラスを布状に織り込んだガラスクロスあるいは繊維状有
機材料から成る不織布等を含有させてもよい。
【００２３】このような絶縁基体１は、例えば粒径が0.
1〜15μｍ程度の酸化アルミニウム・窒化珪素・窒化ア
ルミニウム・炭化珪素・酸化チタン・酸化バリウム・酸
化ストロンチウム・酸化ジルコニウム・酸化カルシウム
等の無機絶縁粉末に、エポキシ樹脂・フェノール樹脂・
ポリイミド樹脂・ビスマレイミド樹脂・熱硬化性ポリフ
ェニレンエーテル樹脂等の熱硬化性樹脂、または液晶ポ
リエステル・ポリフェニレンエーテル樹脂等の熱可塑性
樹脂と溶剤・可塑剤・分散剤等を添加して得たペースト
を従来周知のドクタブレード法等のシート成型法を採用
してシート状と成すことによって絶縁基体１における絶
縁層1a・1b・1c・1d・1eと成る複数の前駆体シートを得
るとともにこの絶縁層1a・1b・1c・1d・1eと成る前駆体
シートの各々に必要に応じて適当な穿設加工を従来周知
のレーザ加工法を採用して施し、これらの穿設加工が施
された絶縁層1a・1b・1c・1d・1eを所定の順に積層圧着
し、最後に、積層圧着された絶縁層1a・1b・1c・1d・1e
を温度が約100〜300℃で圧力が0.4〜10ＭＰａの条件で3
0分〜24時間ホットプレスして加熱硬化させることによ
って製作される。
【００２４】また、絶縁層1cには、誘電体磁器８を収容
するための貫通孔７が穿設されている。この貫通孔７
は、従来周知のレーザ加工法による穿設加工やパンチン
グ法による打ち抜き加工を施すことにより絶縁層1cに所
望の大きさ・形状に形成される。
【００２５】貫通孔７には、比誘電率が20以上の誘電体
磁器８が埋入されており、この誘電体磁器８をその上下
両面に導電性有機樹脂層９を介して被着した配線導体層
2aの一部で対向挟持することにより容量素子Ａを形成し
ている。
【００２６】本発明の多層配線基板４によれば、絶縁層
1a・1b・1c・1d・1eの少なくとも一層に比誘電率が20以
上の誘電体磁器８を埋入するとともに、この誘電体磁器
８の上下両面に導電性有機樹脂層９を介して被着した配
線導体層2aで対向挟持することにより容量素子Ａを形成
したことから、導電性有機樹脂層９が誘電体磁器８と配
線導体層2aとを強固に接合するとともに電極の一部とし
て機能し、誘電体磁器８の比誘電率を十分に発現させる
ことができ、誘電体磁器をその上下面に有機樹脂層を介
して被着した配線導体の一部で対向挟持することにより
容量素子を形成した従来の多層配線基板に比べ、同一面
積の対向電極で２倍以上の容量値を得ることが可能とな
り、その結果、所望の静電容量を得るために容量素子Ａ
を形成する対向電極の面積を従来よりも1/2以下の小さ
なものとすることができ、多層配線基板４を小型なもの
とすることができる。
【００２７】このような容量素子Ａは、例えば、次に述
べる方法により形成される。まず、絶縁層1dと成る前駆
体シート表面に後述する方法により配線導体層2aを形成
した後、従来周知のスクリーン印刷法を用いて導電性有
機樹脂層９を配線導体層2aと電気的に接続するように形
成する。次に、絶縁層1cと成る前駆体シートに、従来周
知のレーザ加工法を用いて穿設加工することにより貫通
孔７を所望の大きさ・形状に形成し、さらに、このシー
トを絶縁層1dと成る前駆体シートに積層するとともに貫
通孔７に誘電体磁器８を埋入する。さらにまた、同様の
方法により誘電体磁器８の上部に導電性有機樹脂層９・
配線導体層2aを順次形成した後、絶縁層1bと成る前駆体
シートを絶縁層1cと成る前駆体シートに積層することに
よって容量素子Ａが形成される。
【００２８】なお、絶縁層1cに埋入する誘電体磁器８
は、酸化チタン・酸化バリウム・酸化ストロンチウム・
酸化ジルコニウム・酸化カルシウム・チタン酸バリウム
・チタン酸カルシウム・スズ酸バリウム・ジルコン酸バ
リウム・ジルコン酸ストロンチウム等やこれらの化合物
・混合物から成る無機系誘電体の磁器が用いられ、その
比誘電率が20（室温１ＭＨｚ）よりも小さいと、容量素
子Ａの容量値が実用に供することができない小さな値と
なってしまう傾向がある。従って、絶縁層1cに埋入され
る誘電体磁器８は、その比誘電率を20（室温１ＭＨｚ）
以上とすることが好ましい。
【００２９】また、このような誘電体磁器８は、例え
ば、チタン酸バリウムから成る場合、炭酸バリウム・酸
化チタン・チタン酸マグネシウム等の原料粉末を仮燒・
反応させてチタン酸バリウムを得、次にこれを微紛に粉
砕するとともに適当な有機溶剤・溶媒を添加混合して泥
漿物と成し、この泥漿物をドクタブレード法やカレンダ
ーロール法等によりグリーンシートと成すとともにこれ
を打ち抜き加工やレーザ加工により所望の大きさに切断
し、最後にこれを高温で焼成することによって製作され
る。
【００３０】さらに、誘電体磁器８上下に形成される導
電性有機樹脂層９は、導電率が1×103Ｓ／ｃｍ以上の有
機材料あるいは有機材料と金属粉末を主成分として形成
され、導電性有機樹脂層９を電極として作用させるとい
う導電率の観点からは有機材料と金属粉末を主成分とし
て形成されることが好ましい。
【００３１】このような有機材料と金属粉末を主成分と
する導電性有機樹脂層９に用いられる有機材料として
は、エポキシ樹脂やフェノール樹脂・ポリイミド樹脂・
熱硬化性ポリフェニレンエーテル樹脂・ビスマレイミド
トリアジン樹脂等の熱硬化性樹脂や、液晶ポリエステル
・フッ素樹脂・ポリフェニレンエーテル樹脂・ポリエス
テル樹脂等の熱可塑性樹脂、または、ポリアセチレンや
フェニルアセチレン・ポリ（1,6-ヘプタジイン）、ポリ
ピロール・ポリチオフェン・ポリフラン・ポリセレノフ
ェン・ポリテルロフェン、ポリアニリン・ポリ（3-メチ
ル,4-カルボキシピロール）、ポリアセン・ポリアセナ
セン・ポリペリナフタレン・ポリペリアントラセン等の
導電性高分子、またはこれらの複合体が用いられ、とり
わけ、導電性有機樹脂層９を形成する際の作業性・絶縁
特性・耐熱特性・機械的特性・接着性等の観点からは、
エポキシ樹脂・ポリイミド樹脂・熱硬化性ポリフェニレ
ンエーテル樹脂等の熱硬化性樹脂を用いることが好まし
い。
【００３２】また、金属粉末としては銅・銀・モリブデ
ン・タングステン・錫・金・アルミニウム等の少なくと
も１種を含む金属粉末またはこれらの固溶体・複合体が
用いられ、とりわけ導電性の観点から銅を用いることが
好ましい。
【００３３】なお、金属粉末の含有量は、導電性有機樹
脂層９を電極として作用させるという導電率の観点から
は、導電性有機樹脂層９の50重量％以上であることが好
ましく、また、均一な厚みの導電性有機樹脂層９を形成
するという樹脂粘度の観点からは、98重量％以下である
ことが好ましい。従って、導電性有機樹脂層９に用いら
れる金属粉末の含有量は、導電性有機樹脂層９の50〜98
重量％とすることが好ましい。
【００３４】また、金属粉末の平均粒径は、均一な厚み
の導電性有機樹脂層９を形成するという粘度の観点から
は、0.01μｍ以上であることが好ましく、導電性有機樹
脂層９の導電率のバラツキを少なくするという均一な分
散性の観点からは30μｍ以下であることが好ましい。従
って、導電性有機樹脂層９に含有される金属粉末は、そ
の平均粒径を0.01〜30μｍの範囲とすることが好まし
い。
【００３５】さらに、絶縁層1a・1b・1c・1d・1eから成
る絶縁基体１には、絶縁層1a・1b・1c・1d・1e表面に配
線導体層2aおよび各配線導体層2a同士を電気的に接続す
る貫通導体2bが形成されている。
【００３６】配線導体層2aおよび貫通導体2bから成る配
線導体２は、多層配線基板４に実装される半導体素子等
の電子部品３を外部電気回路（図示せず）に電気的に接
続する機能を有するとともに、誘電体磁器８の上下両面
を導電性有機樹脂層９を介して対向挟持することにより
容量素子Ａを形成する機能を有する。
【００３７】このような配線導体層2aは、絶縁基体１に
おける絶縁層1a・1b・1c・1d・1eと成る複数の前駆体シ
ートに、銅・銀・金等の低抵抗金属を従来周知のスクリ
ーン印刷法により形成する方法や、パターン形成した銅
・金等から成る金属箔を転写法等により被着形成する方
法・無電解めっき法・蒸着法・スパッタリング法等の薄
膜形成方法を採用することにより形成される。
【００３８】なお、本発明の多層配線基板４では、配線
導体層2aを薄膜で形成したことから配線の微細化が可能
となり、配線を極めて高密度に形成することができ、小
型の多層配線基板４とすることができる。
【００３９】また、貫通導体2bは、絶縁層1a・1b・1c・
1d・1eと成る複数の前駆体シートにレーザ加工法等によ
り穿設加工を施した後、この貫通孔に銅・銀・金等から
成る導電性ペーストをスクリーン印刷法等により埋め込
むことにより形成される。
【００４０】なお、配線導体層2a・貫通導体2bは、その
露出する表面にニッケル・金等の耐蝕性に優れ、かつ良
導電性の金属をめっき法により1.0〜20μｍの厚みに被
着させておくと配線導体層2a・貫通導体2bの酸化腐蝕を
有効に防止することができるとともに配線導体層2a・貫
通導体2bと半導体素子等の電子部品３や外部電気回路の
配線導体（図示せず）とを強固に電気的に接続させるこ
とができる。従って、配線導体層2a・貫通導体2bの露出
する表面には、ニッケルや金等の耐蝕性に優れ、かつ良
導電性の金属をめっき法により1.0〜20μｍの厚みに被
着させておくことが好ましい。
【００４１】本発明の多層配線基板４によれば、このよ
うな容量素子Ａを形成したことから、多層配線基板４に
半導体素子や容量素子・抵抗素子等の電子部品３を搭載
して混成集積回路装置等の電子部品モジュール５を製作
する場合に、多層配線基板４に別途、容量素子を多数実
装する必要はなく、その結果、多層配線基板４に実装さ
れる部品の数が減り、電子部品モジュール５を小型化す
ることができる。
【００４２】また、このような容量素子Ａの容量値は、
多層配線基板４に要求される機能により決定され、埋入
される誘電体磁器８の比誘電率・絶縁層1cの厚み・容量
素子Ａを形成する配線導体２の面積等を適宜決めること
により決定される。
【００４３】かくして本発明の多層配線基板４によれ
ば、容量素子Ａを形成した絶縁層1cに誘電体磁器８を埋
入し、この誘電体磁器８をその上下両面に導電性有機樹
脂層９を介して被着した配線導体層2aで対向挟持するこ
とにより容量素子Ａを形成したことから、導電性有機樹
脂層９が誘電体磁器８と配線導体層2aとを強固に接合す
るとともに、電極の一部として機能し、誘電体磁器８の
比誘電率を十分に発現させることができる。その結果、
誘電体磁器をその上下面に有機樹脂層を介して被着した
配線導体で対向挟持することにより容量素子を形成した
従来の多層配線基板に比べ、同一面積の対向電極で２倍
以上の容量値を得ることが可能となり、所望の静電容量
を得るためには容量素子を形成する対向電極の面積を従
来よりも1/2以下の小さなものとすることができ、多層
配線基板を小型なものとすることが可能となる。
【００４４】また、本発明の多層配線基板４によれば、
半導体素子等の電子部品３の駆動時等に熱が発生したと
しても導電性有機樹脂層９が電極として機能するため電
極間距離の変化は無く、静電容量変化の少ない安定した
容量素子Ａを形成することが可能となる。
【００４５】さらに、本発明の電子部品モジュール５
は、上記の多層配線基板４表面に被着形成された配線導
体２に半導体素子や容量素子・抵抗素子等の電子部品３
の各電極を接続材６を介して電気的に接続固定すること
によって形成される。
【００４６】このような接続材６は、金や鉛―錫、錫―
亜鉛、錫―銀―ビスマス等の導電性材料から成り、例え
ば、接続材６が鉛―錫から成る場合、このペーストを多
層配線基板４表面の配線導体２上にスクリーン印刷法で
印刷することにより、配線導体２上に被着形成される。
さらに、電子部品３を接続材６に載置し、リフロー炉を
通し配線導体２と半導体素子や容量素子・抵抗素子等の
電子部品３の各電極とを電気的に接続することにより、
本発明の電子部品モジュール５と成る。
【００４７】なお、接続材６の保護および電子部品３と
多層配線基板４とを強固に固着するために、電子部品３
と多層配線基板４との間に、熱硬化性樹脂とフィラーと
から成るアンダーフィル材10を注入してもよい。
【００４８】かくして、本発明の電子部品モジュール５
によれば、多層配線基板４に電子部品３を実装し、容量
素子Ａを構成する配線導体２と電子部品３とで電気的な
回路を構成したことから、多層配線基板４に半導体素子
や容量素子・抵抗素子等の電子部品３を搭載して混成集
積回路装置等の電子部品モジュール５を製作する場合
に、多層配線基板４に別途、容量素子を多数実装する必
要はなく、その結果、多層配線基板４に実装される部品
の数が減り、電子部品モジュール５を小型化することが
できる。また、例えば電子部品３が半導体素子の場合、
容量素子Ａを形成する配線導体２の一方の電極を半導体
素子の電源電極に、他方の電極を半導体素子の接地電極
に接続することにより高周波電源電流の拡散を防止する
デカップリングの強化をすることができ、半導体素子の
誤動作を有効に防止することもできる。
【００４９】なお、本発明の多層配線基板４および電子
部品モジュール５は上述の実施例に限定されるものでは
なく、本発明の要旨を逸脱しない範囲であれば種々の変
更は可能であり、例えば、上述の実施例では５層の絶縁
層1a・1b・1c・1d・1eを積層することによって絶縁基体
１を製作したが、３層や４層、あるいは６層以上の絶縁
層を積層して絶縁基体１を製作してもよい。また、上述
の実施例では誘電体磁器を含む絶縁層を１層としたが、
２層（連続層を含む）以上としてもよい。
【００５０】また、上述の実施例では容量素子Ａは、対
向電極が誘電体磁器を含む絶縁層を１層挟持して形成さ
れているが、２層以上挟持して形成されていてもよい。
【００５１】さらに、絶縁層1a・1b・1c・1d・1eには、
有機材料と無機絶縁粉末の親和性を高め、これらの接合
性向上と絶縁基体１の機械的強度を高める目的で、絶縁
層1a・1b・1c・1d・1eにシラン系カップリング剤やチタ
ネート系カップリング剤等のカップリング剤、熱安定性
を改善するための酸化防止剤や耐光性を改善するための
紫外線吸収剤等の光安定剤、難燃性を改善するためのハ
ロゲン系もしくはリン酸系の難燃性剤、アンチモン系化
合物やホウ酸亜鉛・メタホウ酸バリウム・酸化ジルコニ
ウム等の難燃助剤、潤滑性を改善するための高級脂肪酸
や高級脂肪酸エステル・高級脂肪酸金属塩・フルオロカ
ーボン系界面活性剤等の外部滑剤効果を有するもの等を
１種以上添加してもよい。
【００５２】
【発明の効果】本発明の多層配線基板によれば、誘電体
磁器をその上下両面に導電性有機樹脂層を介して被着し
た配線導体で対向挟持することにより容量素子を形成し
たことから、導電性有機樹脂層が誘電体磁器と配線導体
とを強固に接合するとともに電極の一部として機能し、
誘電体磁器の比誘電率を十分に発現させることができ
る。その結果、誘電体磁器をその上下面に有機樹脂層を
介して被着した配線導体で対向挟持することにより容量
素子を形成した従来の多層配線基板に比べ、同一面積の
対向電極で２倍以上の容量値を得ることが可能となり、
所望の静電容量を得るために容量素子を形成する対向電
極の面積を従来よりも1/2以下の小さなものとすること
ができ、多層配線基板を小型なものとすることができ
る。
【００５３】また、本発明の多層配線基板によれば、半
導体素子の駆動時などに熱が発生したとしても導電性有
機樹脂層が電極として機能するため電極間距離の変化は
無く、静電容量変化の少ない安定した容量素子を形成す
ることが可能となる。
【００５４】さらに、本発明の電子部品モジュールによ
れば、上記の多層配線基板に電子部品を実装し、回路素
子として容量素子と電子部品とを含む電気的な回路を構
成したことから、多層配線基板に半導体素子や容量素子
・抵抗素子等の電子部品を搭載して混成集積回路装置等
の電子部品モジュールを製作する場合に、容量素子が内
蔵されているため、多層配線基板に別途、容量素子を多
数実装する必要はなく、その結果、多層配線基板に実装
される部品の数が減り、電子部品モジュールを小型化す
ることができる。
【図面の簡単な説明】
【図１】本発明の多層配線基板に、電子部品として半導
体素子を搭載した場合の電子部品モジュールの実施の形
態の一例を示す断面図である。
【符号の説明】
1・・・・・・・・・・・・・・絶縁基体 1a・1b・1c・1d・1e・・・・・絶縁層 2・・・・・・・・・・・・・・配線導体 2a・・・・・・・・・・・・・配線導体層 2b・・・・・・・・・・・・・貫通導体 3・・・・・・・・・・・・・・電子部品 4・・・・・・・・・・・・・・多層配線基板 5・・・・・・・・・・・・・・電子部品モジュール 7・・・・・・・・・・・・・・貫通孔 8・・・・・・・・・・・・・・誘電体磁器 9・・・・・・・・・・・・・・導電性有機樹脂層 Ａ・・・・・・・・・・・・・・容量素子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 1/09 Ｈ０１Ｇ 1/035 Ｄ 1/16 Ｈ０１Ｌ 23/12 Ｎ Ｆターム(参考） 4E351 AA01 BB04 BB26 BB31 BB49 CC11 DD01 DD40 DD41 DD52 DD58 EE02 EE03 GG01 GG08 GG09 5E346 AA12 AA13 AA15 AA23 AA33 AA36 AA43 BB01 BB16 BB20 CC02 CC08 CC21 CC31 CC32 CC38 CC39 DD07 EE01 FF18 FF45 GG15 GG28 GG40 HH01 HH07 HH22

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 有機材料から成る複数の絶縁層を積層す
    るとともにこれら絶縁層の表面に配線導体を形成して成
    る多層配線基板であって、前記絶縁層の少なくとも一層
    に貫通孔を設け、該貫通孔内に比誘電率が２０以上の誘
    電体磁器を埋入するとともに、該誘電体磁器をその上下
    両面に導電性有機樹脂層を介して被着した前記配線導体
    で対向挟持することにより容量素子を形成したことを特
    徴とする多層配線基板。
  2. 【請求項２】 前記導電性有機樹脂層が有機材料および
    金属粉末を主成分とし、かつ該金属粉末の含有量が前記
    導電性有機樹脂層の５０〜９８重量％であることを特徴
    とする請求項１記載の多層配線基板。
  3. 【請求項３】 請求項１または請求項２記載の多層配線
    基板に電子部品を実装し、回路素子として前記容量素子
    と前記電子部品とを含む電気的な回路を構成したことを
    特徴とする電子部品モジュール。
JP2000314526A 2000-10-13 2000-10-13 多層配線基板およびこれを用いた電子部品モジュール Pending JP2002124771A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000314526A JP2002124771A (ja) 2000-10-13 2000-10-13 多層配線基板およびこれを用いた電子部品モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000314526A JP2002124771A (ja) 2000-10-13 2000-10-13 多層配線基板およびこれを用いた電子部品モジュール

Publications (1)

Publication Number Publication Date
JP2002124771A true JP2002124771A (ja) 2002-04-26

Family

ID=18793763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000314526A Pending JP2002124771A (ja) 2000-10-13 2000-10-13 多層配線基板およびこれを用いた電子部品モジュール

Country Status (1)

Country Link
JP (1) JP2002124771A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261373A (ja) * 2005-03-17 2006-09-28 Dainippon Printing Co Ltd 受動部品内蔵モジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006261373A (ja) * 2005-03-17 2006-09-28 Dainippon Printing Co Ltd 受動部品内蔵モジュール
JP4598573B2 (ja) * 2005-03-17 2010-12-15 大日本印刷株式会社 受動部品内蔵モジュールの製造方法

Similar Documents

Publication Publication Date Title
US7791897B2 (en) Multi-layer embedded capacitance and resistance substrate core
US7235745B2 (en) Resistor material with metal component for use in circuitized substrates, circuitized substrate utilizing same, method of making said ciruitized substrate, and information handling system utilizing said ciruitized substrate
US7733626B2 (en) Passive device structure
US20070177331A1 (en) Non-flaking capacitor material, capacitive substrate having an internal capacitor therein including said non-flaking capacitor material, and method of making a capacitor member for use in a capacitive substrate
JP2006196886A (ja) 電力コアデバイス及びその作製方法
KR100816623B1 (ko) 전력 코어 장치 및 그 제조 방법
US7656644B2 (en) iTFC with optimized C(T)
JP3956851B2 (ja) 受動素子内蔵基板及びその製造方法
CN101207971B (zh) 电容器用粘结片和电容器内置型印刷布线板的制造方法
JP3199664B2 (ja) 多層配線基板の製造方法
JP2004119483A (ja) 素子内蔵基板
JP2002124771A (ja) 多層配線基板およびこれを用いた電子部品モジュール
JP4269657B2 (ja) 誘電体積層シート、基板内蔵キャパシターシート及び素子内蔵基板
JP2002141671A (ja) 多層配線基板およびこれを用いた電子部品モジュール
JP2003198139A (ja) コンデンサ素子内蔵多層配線基板
JP2002185146A (ja) 多層配線基板およびこれを用いた電子部品モジュール
JP2002064278A (ja) 多層配線基板およびこれを用いた電子部品モジュール
US20240170222A1 (en) Multi-layer ceramic capacitor
JP2003046242A (ja) 多層配線基板
JP2002164662A (ja) 多層配線基板
JP4126753B2 (ja) 多層板
JP4511511B2 (ja) コンデンサ素子内蔵多層配線基板の製造方法
JP2002016366A (ja) 多層配線基板