DE69513215T2 - Spannungspegelumsetzer - Google Patents

Spannungspegelumsetzer

Info

Publication number
DE69513215T2
DE69513215T2 DE69513215T DE69513215T DE69513215T2 DE 69513215 T2 DE69513215 T2 DE 69513215T2 DE 69513215 T DE69513215 T DE 69513215T DE 69513215 T DE69513215 T DE 69513215T DE 69513215 T2 DE69513215 T2 DE 69513215T2
Authority
DE
Germany
Prior art keywords
input signal
potential
level
mos transistor
channel mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69513215T
Other languages
English (en)
Other versions
DE69513215D1 (de
Inventor
Hiroshige Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69513215D1 publication Critical patent/DE69513215D1/de
Publication of DE69513215T2 publication Critical patent/DE69513215T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine Verbesserung eines Spannungspegelschiebers.
  • Eine Halbleitervorrichtung, die mehrere Spannungsquellen verwendet, benötigt einen Spannungspegelschieber zum Verschieben der Potentiale von Signalen auf Potentialpegel der entsprechenden Spannungsquellen.
  • Ein Spannungspegelschieber nach dem Stand der Technik wird nachfolgend beschrieben.
  • Fig. 6 zeigt einen Schaltungsaufbau eines im Stand der Technik konventionellen Spannungspegelschiebers, und Fig. 8 zeigt ein Betriebszeitdiagramm des konventionellen Spannungspegelschiebers. In diesen Zeichnungen bezeichnet 130 ein Eingangssignal, O30 ein Ausgangssignal, VCC eine erste Spannungsquelle, VPP eine zweite Spannungsquelle, VSS eine Erdspannungsquelle, 3001 einen Spannungspegelschieber, Qn3001 und Qn3002 sind N-Kanal- MOS-Transistoren, Qp3001 und Qp3002 sind P-Kanal-MOS-Transistoren und N3001 bezeichnet einen Verbindungsknoten.
  • Ein Schaltungsaufbau in Fig. 6 wird nachfolgend beschrieben. Das Eingangssignal 130 ist mit Source des N-Kanals-MOS-Transistors Qn3001 und einen Gate des N-Kanal-MOS-Transistors Qn3002 verbunden. Ein Gate des N-Kanals-MOS-Transistors Qn3001 ist mit der ersten Spannungsquelle VCC verbunden, und eine Source des N-Kanal-MOS-Transistors Qn3002 ist mit der Erdspannungsquelle VSS verbunden. Eine Sourceelektrode des P-Kanal-MOS-Transistors Qp3001 und eine Sourceelektrode des P-Kanal-MOS-Transistors Qp3002 sind mit der zweiten Spannungsquelle VPP verbunden. Ein Drain des N-Kanal-MOS-Transistors Qn3001, ein Drain des P-Kanal-MOS-Transistors Qp3001 und ein Gate des P-Kanal-MOS-Transistors Qp3002 sind zusammengeschaltet.
  • Das Ausgangssignal O30 ist mit einem Drain des N-Kanal-MOS-Transistors Pn3002, einem Gate des P-Kanal-MOS-Transistors Qp3001 und einem Drain des P-Kanal-MOS-Transistors Qp3002 verbunden.
  • Fig. 7 zeigt einen grundsätzlichen Aufbau des Spannungspegelschiebers in Fig. 6. Der Aufbau in Fig. 7 unterscheidet sich von dem in Fig. 6 dadurch, daß ein N-Kanal-MOS-Transistor Qn3001' an seinem Gate mit einem Signal versorgt wird, das durch Invertierung des Eingangs signals durch einen Inverter INV 32 gebildet wird, seine Source ist mit der Spannungsquelle VSS des Eingangssignals verbunden, und ein Drain ist mit dem P-Kanal-MOS-Transistor Qp3202 verbunden. Mit anderen Worten, der Aufbau in Fig. 6 eliminiert die Inverterschaltung INV32 durch Verwendung des geeigneten Verbindungsaufbaus des N-Kanal-MOS-Elements Qn3001, führt jedoch denselben Betrieb durch, wie der grundsätzliche Aufbau in Fig. 7. Dementsprechend wird der Betrieb nachfolgend nur in Verbindung mit dem Aufbau in Fig. 6 erläutert.
  • Bezugnehmend auf ein Betriebszeitdiagramm von Fig. 8 wird nachfolgend der Betrieb beschrieben. Wenn das Eingangssignal 130 sich auf "L"- (niedrigem) Pegel befindet, ist der Knoten N3001 auf "L"-Pegel, der N-Kanal-MOS-Transistor Qn3002 ist ausgeschaltet, der P- Kanal-MOS-Transistor Qp3002 ist eingeschaltet, das Ausgangssignal 030 ist auf "H"-Pegel durch die zweite Spannungsquelle VPP gesetzt, und der P-Kanal-MOS-Transistor Qp3001 ist vollständig ausgeschaltet. Wenn das Eingangssignal 130 vom "L"-Pegel auf den "H"-Pegel übergeht, wird der N-Kanal-MOS-Transistor Qn3002 vollständig ausgeschaltet, der Knoten N3001 nimmt ein Potential (VCC-Vtn) an, das um eine Schwellenspannung (Vtn) des N-Kanal- MOS-Transistors Qn3001 niedriger als die erste Spannungsquelle VCC ist, und der P-Kanal- MOS-Transistor Qp3002 wird im wesentlichen ausgeschaltet. Das Ausgangssignal O30 nimmt dann den "L"-Pegel an, der P-Kanal-MOS-Transistor Qp3001 wird vollständig ausgeschaltet, der Knoten N3001 erreicht das Potential der zweiten Spannungsquelle VPP und der P-Kanal- MOS-Transistor Qp3002 wird vollständig ausgeschaltet.
  • Fig. 9 zeigt einen weiteren Spannungspegelschieber. Dieser Spannungspegelschieber verstärkt sowohl den Maximumwert als auch den Minimumwert einer Amplitude eines Eingangssignals, um ein Signal zu erzeugen, das eine große Amplitude hat. Der Spannungspegelschieber enthält eine Signalinverterschaltung 50, die das Eingangssignal invertiert, einen Positivpegelschieber 51, der das Eingangssignal und ein Ausgangssignal der Signalinverterschaltung 50 empfängt, um den Maximumwert der Amplitude des Eingangssignals zu verstärken, einen Negativpegelschieber 52, der das Eingangssignal und das Ausgangssignal der Signalinverterschaltung 50 empfängt, um den Minimumwert der Amplitude des Eingangssignals zu verstärken, und einen Positiv/Negativ-Pegelschieber 53, der den Ausgang der Positiv- und Negativpegelschieber 51 und 52 empfängt und sie zusammenfügt.
  • Bei den Spannungspegelschiebern der konventionellen Konstruktionen, die in den Fig. 6 und 8 gezeigt sind, wird jedoch der N-Kanal-MOS-Transistor Qn3002 vollständig ausgeschaltet und der P-Kanal-MOS-Transistor Qp3002 im wesentlichen ausgeschaltet, wie bereits beschrieben, wenn das Eingangssignal vom "L"-Pegel auf den "H"-Pegel übergeht. Im Einzelnen, wenn die erste Spannungsquelle VCC eine niedrige Spannung zuführt und/oder eine große Potentialdifferenz zwischen den ersten und zweiten Spannungsquellen VCC und VPP vorhanden ist, dann ist der P-Kanal-MOS-Transistor Qp3002 eingeschaltet. Daher fließt ein Durchgangsstrom von der zweiten Spannungsquelle VPP zur Erdspannungsquelle VSS über den N-Kanal-MOS-Transistor Qn3002 und den P-Kanal-MOS-Transistor Qp3002, was einen Nachteil hervorruft, daß der Spannungspegel des Ausgangssignals O30 nicht auf dem "L"-Pegel festgehalten werden kann.
  • Der konventionelle Spannungspegelschieber nach Fig. 9 benötigt drei Pegelschieber und daher viele Transistoren, die ihn bilden, und ist so aufgebaut, daß er die geschobenen Ausgänge der Positiv- und Negativpegelschieber zusammenfügt, was zu einer Herabsetzung der Betriebsgeschwindigkeit führt.
    • ÜBERSICHT ÜBER DIE ERFINDUNG
  • Es ist eine Aufgabe der Erfindung, einen Spannungspegelschieber anzugeben, der wie folgt arbeiten kann, wenn eine Spannungsquelle eines Eingangssignals eine niedrige Spannung zuführt und/oder eine große Potentialdifferenz zwischen einer Spannungsquelle eines Eingangssignals und einer Spannungsquelle eines Spannungspegelschiebers vorhanden ist. Wenn das Eingangssignal von einem "L"-Pegel auf den "H"-Pegel übergeht, wird ein auszuschaltender MOS-Transistor sicher so gesteuert, daß er ausgeschaltet wird, und ein Spannungspegel eines Ausgangssignals des Spannungspegelschiebers sicher auf dem "L"-Pegel festgehalten wird, während mit Sicherheit ein Durchgangsstromfluß verhindert wird.
  • Eine weitere Aufgabe der Erfindung ist es, einen Spannungspegelschieber anzugeben, bei dem sowohl der Maximumwert als auch der Minimumwert eines Eingangssignals durch Pegelverschiebung an einer Stufe verstärkt werden, so daß eine Geschwindigkeit für die Pegelverschiebung verbessert werden kann und die Zahl der die Schaltung bildenden Transistoren vermindert ist, um den Aufbau zu vereinfachen.
  • Um die obigen Aufgaben zu lösen, ist ein Spannungspegelschieber nach der Erfindung derart aufgebaut, daß wenn ein Eingangssignal vom "L"-Pegel auf den "H"-Pegel übergeht, elektrische Ladungen aktiv einem Gate eines auszuschaltenden MOS-Transistors zugeführt werden, um diesen MOS-Transistor so zu steuern, daß er sicher ausgeschaltet wird.
  • Gemäß dem Spannungspegelschieber der Erfindung ist speziell eine Schaltung vorgesehen, die ein Ausgangssignal des Spannungspegelschiebers während des Übergangs des Pegels des Eingangssignals vom "L"-Pegel auf den "H"-Pegel auf den "L"-Pegel fixiert, selbst wenn der auszuschaltende MOS-Transistor eingeschaltet ist.
  • Die obigen Aufgaben werden durch einen Spannungspegelschieber gelöst, der die Merkmale von Anspruch 1 aufweist.
  • Gemäß dem so aufgebauten Spannungspegelschieber der Erfindung liefert, wenn das Eingangssignal vom "L"-Pegel auf den "H"-Pegel übergeht, der elektrische Ladungszuführkreis elektrische Ladungen an das Gate des zweiten MOS-Transistors, so daß der Aus-Zustand des zweiten MOS-Transistors in Richtung auf den vollständigen Aus-Zustand übergeht. Selbst wenn die Spannungsquelle VCC des Eingangssignals eine niedrige Spannung liefert und/oder eine große Potentialdifferenz zwischen der Spannungsquelle VCC des Eingangssignals und der Spannungsquelle VPP des Pegelschiebers vorhanden ist, wird daher das Ausgangssignal sicher auf dem "L"-Pegel gehalten. Es ist möglich, einen Durchgangsstrom, der von der Spannungsquelle VPP des Pegelschiebers nach Erde VSS fließt, wirksam zu beschränken.
  • Weiterhin wird beim Spannungspegelschieber der Erfindung die Amplitude des Eingangssignals durch die Pegelverschiebung an einer einzigen Stufe für die Ausgabe des Signals einer großen Amplitude angehoben, so daß der Betrieb der Verschiebung des Spannungspegels schnell durchgeführt werden kann und die Anzahl notwendiger Transistoren vermindert werden kann.
  • Andere Ziele, Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden detaillierten Beschreibung derselben, die im Zusammenhang mit den begleitenden Zeichnungen gegeben wird, klarer hervor.
    • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den begleitenden Zeichnungen sind bevorzugte Ausführungsformen der Erfindung dargestellt.
  • Fig. 1 zeigt einen Aufbau eines Spannungspegelschiebers gemäß der Erfindung;
  • Fig. 2 zeigt ein Betriebszeitdiagramm des Spannungspegelschiebers nach der Erfindung;
  • Fig. 3 zeigt einen Aufbau zum Erzeugen des S1-Eingangssignals der Erfindung;
  • Fig. 4 zeigt einen Aufbau zum Erzeugen der Eingangssignale der Erfindung;
  • Fig. 5 zeigt ein Betriebszeitdiagramm des in Fig. 4 gezeigten Aufbaus;
  • Fig. 6 zeigt einen Aufbau eines Spannungspegelschiebers nach dem Stand der Technik;
  • Fig. 7 zeigt einen Grundaufbau des Spannungspegelschiebers nach dem Stand der Technik;
  • Fig. 8 zeigt ein Betriebszeitdiagramm des Spannungspegelschiebers nach dem Stand der Technik, und
  • Fig. 9 zeigt einen Aufbau eines weiteren konventionellen Spannungspegelschiebers.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Bevorzugte Ausführungsformen der Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen erläutert.
    • (Erste Ausführungsform)
  • Ein Spannungspegelschieber einer ersten Ausführungsform der Erfindung wird nun erläutert.
  • Die Fig. 1 und 3 zeigen einen Schaltungsaufbau, und Fig. 2 zeigt ein Betriebszeitdiagramm. In den Fig. 1 und 3 sind I1 und S1 Eingangssignale, O1 ist ein Ausgangssignal, 101 ist ein Spannungspegelschieber, 301 ist eine Signalerzeugungsschaltung (elektrische Ladungszuführschaltung), VCC ist eine erste Spannungsquelle (Spannungsquelle des Eingangssignals), VPP ist eine zweite Spannungsquelle (Spannungsquelle des Spannungspegelschiebers) und VSS ist eine Erdspannungsquelle.
  • Bei dem Spannungspegelschieber 101 in Fig. 1 ist Qn101 ein N-Kanal-MOS-Transistor (erstes N-Kanal-Schalterelement), Qn101 ist ein N-Kanal-MOS-Transistor (zweites N-Kanal-Schal terelement), Qp101 ist ein P-Kanal-MOS-Transistor (erster P-Kanal-MOS-Transistor) und Qp101 ist ein P-Kanal-MOS-Transistor (zweiter P-Kanal-MOS-Transistor).
  • In der Signalerzeugungsschaltung (elektrische Ladungszuführschaltung) 301 in Fig. 3 ist Qn301 ein N-Kanal-MOS-Transistor (dritter N-Kanal-MOS-Transistor), C301 ist ein Kondensator, N101 und N301 bis N303 sind Verbindungsknoten, 30 ist eine Inverter-Schaltung, 31 ist eine Verzögerungsschaltung und 32 ist eine NOR-Schaltung.
  • Ein Schaltungsaufbau in Fig. 1 wird nachfolgend erläutert. Das Eingangssignal I1 ist mit einer Source des N-Kanal-MOS-Transistors Qn101 und einem Gate des N-Kanal-MOS-Transistors Qn102 verbunden, und ein Gate des N-Kanal-MOS-Transistors On101 ist mit dem Eingangssignal S1 verbunden. Eine Source des N-Kanal-MOS-Transistors Qn102 ist mit der Erdspannungsquelle VSS verbunden, und die Sources des P-Kanal-MOS-Transistors Qp101 und des Transistors Qp102 sind mit der zweiten Spannungsquelle VPP verbunden. Ein Drain des N- Kanal-MOS-Transistors Qn101, ein Drain des P-Kanal-MOS-Transistors Qp101 und ein Gate des P-Kanal-MOS-Transistsors Qp102 sind zusammengeschaltet, und das Ausgangssignal O1 ist mit dem Drain des N-Kanal-MOS-Transistors Qn101, dem Drain des P-Kanal-MOS-Transistors Qp101 dem Gate des P-Kanal-MOS-Transistors Qp102 verbunden.
  • Der Schaltungsaufbau in Fig. 3 wird nun erläutert. Ein invertiertes Signal des Eingangssignals I1 gelangt zum Verbindungsknoten N302. Ein Verzögerungssignal einer Phase entgegengesetzt zu der am Knoten N302 wird zum Knoten N303 gesandt. Ein NOR (negiertes ODER) zwischen den Knoten N302 und N303 wird dem Knoten N301 zugeführt. Der Kondensator C301 ist zwischen den Knoten N301 und das Eingangssignal S1 geschaltet. Das Eingangssignal S1 ist mit dem Drain des N-Kanal-MOS-Transistors Qn301 verbunden, dessen Source und Gate mit der ersten Spannungsquelle VCC verbunden sind.
  • Aufgrund des Verbindungsaufbaus des N-Kanal-MOS-Transistors Qn101 dient, wie bereits beschrieben, die Schaltung auch als eine Signalinverterschaltung zum Invertieren des Eingangssignals I1.
  • Ein Betrieb wird nun unter Bezugnahme auf das Betriebszeitdiagramm von Fig. 2 erläutert. Zunächst, wenn das Eingangssignal I1 sich auf "L"-Pegel befindet, ist der Knoten N301 der Signalerzeugungsschaltung 301 auf "L"-Pegel, und das Eingangssignal S1 ist auf einem Potential (VCC-Vtn), das um einen Wert niedriger als die erste Spannungsquelle VCC ist, der einem Schwellenwert (Vtn) des N-Kanal-MOS-Transistors Qn301 entspricht. In dem Spannungspegelschieber 101 ist der Knoten N101 auf "L"-Pegel, der N-Kanal-MOS-Transistor Qn101 ist ausgeschaltet, der P-Kanal-MOS-Transistsor Qp102 ist eingeschaltet, das Ausgangssignal O1 ist auf dem Potential der zweiten Spannungsquelle VPP und daher auf dem "H"-Pegel, und der P- Kanal-MOS-Transistor Qp101 ist vollständig ausgeschaltet. In der Signalerzeugungsschaltung 301 erzeugt der Knoten N301 ein Impulssignal, das zwischen dem "L"-Pegel und dem "H"- Pegel während einer Verzögerungszeit umschaltet, die durch den Knoten N302 und den Knoten N303 bestimmt ist.
  • Daher erzeugt das über den Kondensator C301 an den Knoten N301 angeschlossene Eingangssignal S1 ein Impulssignal, das zwischen einem Potential (VCC-Vtn) und einem Potential (2xVCC-Vtn) wechselt. Da in dem Spannungspegelschieber 101 das Eingangssignal I1 auf "H"- Pegel ist, ist der N-Kanal-MOS-Transistor Qn102 vollständig ausgeschaltet. Der Knoten N101 befindet sich auf dem Potential (VCC-2xVtn), wenn das Eingangssignal S1 auf dem Potential (VCC-Vtn) ist, nimmt aber das niedrigere aus dem Potential (2xVCC-Vtn) und dem Potential der ersten Spannungsquelle VCC an, wenn das Eingangssignal S1 das Potential (ZxWC-Vtn) erreicht. Angenommen, VCC ist 1,5 V und Vtn ist 0,7 V, nimmt der Knoten N101 das Potential VCC an. Da der Knoten N101 auf VCC gesetzt ist, wird, wie oben beschrieben der P-Kanal- MOS-Transistor Qp101 im wesentlichen ausgeschaltet. Das Ausgangssignal O1 erreicht dann den "L"-Pegel, und der P-Kanal-MOS-Transistor Qp101 wird vollständig eingeschaltet, so daß der Knoten N101 das Potential der zweiten Spannungsquelle VPP annimmt und der P-Kanal- MOS-Transistor Qp101 vollständig ausgeschaltet wird.
  • Der vorangehend beschriebene Spannungspegelschieber 101 hat die Eigenschaft, daß wenn das Eingangssignal I1 vom "L"-Pegel auf den "H"-Pegel übergeht, das Potential des Eingangssignals S1 angehoben oder über die erste Spannungsquelle VCC gebracht wird und der Knoten N101 auf das Potential der ersten Spannungsquelle VCC gesetzt wird, wodurch der P-Kanal- MOS-Transistor Qp101 vollständig ausgeschaltet wird. Es ist daher möglich, den Durchgangsstrom, der von der zweiten Spannungsquelle VPP zur Erdspannungsquelle VSS über den N- Kanal-MOS-Transistor Qn101 und den P-Kanal-MOS-Transistor Qp102 fließt, zu unterdrücken, und der Spannungspegel des Ausgangssignals O1 kann schnell auf dem "L"-Pegel fixiert werden. Insbesondere; selbst wenn die erste Spannungsquelle VCC eine niedrige Spannung zuführt und/oder eine große Potentialdifferenz zwischen den ersten und zweiten Spannungsquellen VCC und VPP vorhanden ist, kann der Spannungspegel des Ausgangssignals O1 schnell auf dem "L"-Pegel fixiert werden.
  • Die Fig. 1 und 4 zeigen einen Schaltungsaufbau, und Fig. 5 zeigt ein Betriebszeitdiagramm. In den Fig. 1 und 4 sind I1, I4 und S1 Eingangssignale, O1 ist ein Ausgangssignal, VCC ist die erste Spannungsquelle, VPP ist die zweite Spannungsquelle und VSS ist die Erdspannungsquelle. 101 ist der Spannungspegelschieber, 401 ist eine Signalerzeugungsschaltung, Qn101, Qn102 und Qn401 sind N-Kanal-MOS-Transistsoren (dritter N-Kanal-MOS-Transistor), Qp101 und Qp102 sind P-Kanal-MOS-Transistoren, 40 ist eine Inverter-Schaltung, 41 ist eine Verzögerungsschaltung und 42 ist eine NOR-Schaltung. C401 ist ein Kondensator und N401 und N402 sind Verbindungsknoten.
  • Der Schaltungsaufbau in Fig. 1 ist der gleiche wie der der ersten Ausführungsform.
  • Der Schaltungsaufbau in Fig. 4 wird nun erläutert. Ein invertiertes Signal des Eingangssignals 14 wird dem Knoten 402 zugeführt, und ein NOR zwischen dem Knoten 402 und dem Eingangssignal I1 wird dem Knoten 401 als ein Verzögerungssignal einer Phase entgegengesetzt zu der des Knotens 402 zugeführt. Der Kondensator C401 ist zwischen dem Knoten 401 und das Eingangssignal S1 geschaltet. Das Eingangssignal S1 ist mit einem Drain des N-Kanal-MOS-Transistors Qn401 verbunden, dessen Source und Gate mit der ersten Spannungsquelle VCC verbunden sind.
  • Ein Betrieb wird nun unter Bezugnahme auf das Betriebszeitdiagramm von Fig. 5 beschrieben. Zunächst, wenn das Eingangssignal 14 auf "L"-Pegel ist, dann ist das Eingangssignal I1 in der Signalerzeugungsschaltung 401 auf "L"-Pegel, der Knoten 401 ist auf dem "L"-Pegel und das Eingangssignal S1 ist auf einem Potential (VCC-Vtn) was um einen Wert niedriger als die erste Spannungsquelle VCC ist, der einem Schwellenwert (Vtn) des N-Kanal-MOS-Transistors Qn401 entspricht. In dem Spannungspegelschieber 101 ist, ähnlich der ersten Ausführungsform, der Knoten N101 auf dem "L"-Pegel, der N-Kanal-MOS-TRansistor Qn102 ist ausgeschaltet, der P- Kanal-MOS-Transistor Qp102 ist eingeschaltet, das Ausgangssignal O1 ist auf dem Potential der zweiten Spannungsquelle VPP und somit auf dem "H"-Pegel, und der P-Kanal-MOS-Transistor Qp101 ist vollständig ausgeschaltet.
  • Wenn das Eingangssignal 14 von den "L"-Pegel auf den "H"-Pegel übergeht, arbeitet die Signalerzeugungsschaltung 401 derart, daß der Knoten N401 ein Impulssignal erzeugt, das zwischen dem "L"-Pegel und dem "H"-Pegel während einer Verzögerungszeit des Eingangssignals I1 vom Knoten 402 wechselt. Das Eingangssignal S1, das dem Knoten 401 über den Kondensator C401 zugeführt wird, erzeugt somit ein Impulssignal, das zwischen einem Potential (VCC-Vtn) und einem Potential (2xVCC-Vtn) wechselt. In dem Spannungspegelschieber 101 geht das Eingangssignal I1 vom "L"-Pegel auf den "H"-Pegel mit einer Verzögerung vom Eingangssignal 14 über, und der N-Kanal-MOS-Transisstor Qn102 wird vollständig ausgeschaltet. Der Knoten N101 nimmt das niedrigere aus dem Potential (2xVCC-Vtn) und dem Potential der ersten Spannungsquelle VCC an, weil das Eingangssignal S1 sein Potential von (VCC-Vtn) auf (2xVCC-Vtn) bereits gewechselt hat. Angenommen, VCC ist 1,5 V und Vtn ist 0,7 V, nimmt der Knoten N101 das Potential VCC an. Da der Knoten 101 VCC annimmt, wird, wie oben beschrieben, der P-Kanal-MOS-Transistor Qp102 im wesentlichen ausgeschaltet. Dann erreicht das Ausgangssignal O1 den "L"-Pegel, und der P-Kanal-MOS-Transistor Qp101 wird vollständig eingeschaltet, so daß der Knoten N101 auf das Potential der zweiten Spannungsquelle VPP gesetzt wird und der P-Kanal-MOS-Transistor Qp102 vollständig ausgeschaltet wird.
  • Der vorangehende beschriebene Spannungspegelschieber 101 hat die Eigenschaften, daß wenn das Eingangssignal I1 vom "L"-Pegel auf den "H"-Pegel übergeht, das Eingangssignal S1 bereits auf oder über die erste Spannungsquelle VCC angehoben ist und somit der Knoten N101 auf das Potential der ersten Spannungsquelle VCC schneller gebracht wird, als bei der ersten Ausführungsform, wodurch der P-Kanal-MOS-Transisotr Qp102 im wesentlichen ausgeschaltet wird. Es ist dadurch möglich, einen Durchgangsstrom, der von der zweiten Spannungsquelle VPP zur Erdspannungsquelle VSS über den N-Kanal-MOS-Transistor Qn102 und den P- Kanal-MOS-Transistor Qp102 fließt, zu unterdrücken, und der Spannungspegel des Ausgangssignals O1 kann schnell auf dem "L"-Pegel festgehalten werden. Im Einzelnen, selbst wenn die erste Spannungsquelle VCC eine niedrige Spannung liefert und/oder eine große Potentialdifferenz zwischen den ersten und zweiten Spannungsquellen VCC und VPP vorhanden ist, kann der Spannungspegel des Ausgangssignals O1 schnell auf den "L"-Pegel fixiert werden.

Claims (5)

1. Spannungspegelschieber, enthaltend:
eine Quelle hoher Versorgungsspannung (VPP);
erste und zweite MOS-Transistoren (Qp101, Qp102);
ein erstes MOS-Schalterelement (Qn101) enthaltend:
eine Source, die ein Eingangssignal (I1) empfängt);
ein Gate, das ein anderes Eingangssignal (S1) empfängt; und
ein Drain, das mit einem Drain des ersten MOS-Transistors und einem Gate des zweiten MOS- Transistors verbunden ist; und ein zweites MOS-Schalterelement (Qn102) enthaltend:
ein Gate, das das Eingangssignal empfängt;
eine Source, die geerdet ist, und
ein Drain, dessen Potential als ein Ausgangssignal (O1) dient;
wobei die Versorgungsquelle hoher Spannung mit den Sources der ersten und zweiten MOS- Transistoren verbunden ist,
wobei ein Gate des ersten MOS-Transistors, ein Drain des zweiten MOS-Transistors und das Drain des zweiten MOS-Schalterelements miteinander verbunden sind,
wobei ein Potential des Eingangssignals zwischen Erdpotential bei einem "L"-Pegel und einem vorgegebenen Potential bei einem "H"-Pegel (VCC) wechselt,
wobei ein Potential eines anderen "H"-Pegels, der höher als das vorgegebene Potential ist, und einem Potential eines anderen "L"-Pegels, der niedriger als das Potential des anderen "H"- Pegels ist, wechselt,
wobei die Versorgungsquelle hoher Spannung ein Potential liefert, das höher als das vorgegebene Potential des Eingangssignals ist, und
wobei das Ausgangssignal von dem Potential, das von der Spannungsquelle hoher Spannung geliefert wird, auf das Erdpotential übergeht, wenn das Potential des Eingangssignals vom "L"- Pegel auf den "H"-Pegel übergeht und das Potential des anderen Eingangssignals vom anderen "L"-Pegel auf den anderen "H"-Pegel übergeht.
2. Spannungspegelschieber nach Anspruch 1, dadurch gekennzeichnet, daß
jeder der ersten und zweiten MOS-Transistoren (Qp101, Qp102) ein P-Kanal-MOS-Transistor ist, und
jedes der ersten und zweiten MOS-Schalterelemente (Qn101, Qn102) ein N-Kanal-MOS-Transistsor ist.
3. Spannungspegelschieber nach Anspruch 2,
dadurch gekennzeichnet, daß er weiterhin enthält:
eine Signalerzeugungsschaltung (301), die das andere Eingangssignal (S1) eines Potentials erzeugt, das das
vorgegebene Potential des Eingangssignals (I1) überschreitet, wenn das Eingangssignal von dem "L"-Pegel auf den "H"-Pegel übergeht, und das erzeugte Signal dem Gate des ersten N- Kanal-MOS-Schalterelements (Qn101) zuführt.
4. Spannungspegelschieber nach Anspruch 3, dadurch gekennzeichnet, daß die Signalerzeugungsschaltung (301) enthält:
eine Inverter-Schaltung (30), die das Eingangssignal (I1) invertiert,
eine Verzögerungsschaltung (31), die ein Ausgangssignal der Inverter-Schaltung um eine vor bestimmte Zeit verzögert und dieses invertiert,
eine NOR-Schaltung (32), die ein Signal durch Negierung einer logischen Summe des Ausgangssignals der Inverter-Schaltung und des Ausgangssignals der Verzögerungsschaltung erzeugt,
einen dritten N-Kanal-MOS-Transistsor (Qn301), dessen Source und Gate mit einer Spannungsquelle (VCC) des Eingangssignals (I1) verbunden sind, und
einen Kondensator (301), der zwischen ein Drain des dritten N-Kanal-MOS-Transistors (Qn301) und die NOR-Schaltung eingefügt ist, wodurch das andere Eingangssignal (S1) eines Potentials, das das vorgegebene Potential des Eingangssignals (I1) überschreitet, am Drain des dritten N-Kanal-MOS-Transistors (Qn301) erzeugt wird.
5. Spannungspegelschieber nach Anspruch 2, dadurch gekennzeichnet, daß er weiterhin enthält:
eine Signalerzeugungsschaltung (401), die das andere Eingangssignal (S1) eines Potentials erzeugt, das das vorgegebene Potential (VCC) des Eingangssignals (I1) vor dem Übergang des Eingangssignals (I1) vom "L"-Pegel auf den "H"-Pegel überschreitet und das erzeugte Signal (S1) den Gate des ersten N-Kanal-Schaltelements (Qn101) zuführt.
DE69513215T 1994-03-30 1995-03-30 Spannungspegelumsetzer Expired - Lifetime DE69513215T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6077494 1994-03-30
JP06071695A JP3623004B2 (ja) 1994-03-30 1995-03-20 電圧レベル変換回路

Publications (2)

Publication Number Publication Date
DE69513215D1 DE69513215D1 (de) 1999-12-16
DE69513215T2 true DE69513215T2 (de) 2000-04-06

Family

ID=26401770

Family Applications (6)

Application Number Title Priority Date Filing Date
DE69527155T Expired - Lifetime DE69527155T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber
DE69513215T Expired - Lifetime DE69513215T2 (de) 1994-03-30 1995-03-30 Spannungspegelumsetzer
DE69524265T Expired - Lifetime DE69524265T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber
DE69527656T Expired - Lifetime DE69527656T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber
DE69523341T Expired - Lifetime DE69523341T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber
DE69522970T Expired - Lifetime DE69522970T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69527155T Expired - Lifetime DE69527155T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber

Family Applications After (4)

Application Number Title Priority Date Filing Date
DE69524265T Expired - Lifetime DE69524265T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber
DE69527656T Expired - Lifetime DE69527656T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber
DE69523341T Expired - Lifetime DE69523341T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber
DE69522970T Expired - Lifetime DE69522970T2 (de) 1994-03-30 1995-03-30 Spannungspegelverschieber

Country Status (5)

Country Link
US (1) US5650742A (de)
EP (7) EP0817387B1 (de)
JP (1) JP3623004B2 (de)
KR (1) KR100186917B1 (de)
DE (6) DE69527155T2 (de)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3369384B2 (ja) * 1995-07-12 2003-01-20 三菱電機株式会社 出力バッファ回路
DE19536020C1 (de) * 1995-09-27 1997-02-20 Siemens Ag Bidirektionale Treiberschaltung für PCI-Bussysteme
US6147511A (en) 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
US6194923B1 (en) * 1996-10-08 2001-02-27 Nvidia Corporation Five volt tolerant output driver
JP3242042B2 (ja) * 1996-10-30 2001-12-25 住友金属工業株式会社 レベルシフト回路
KR100218506B1 (ko) * 1996-12-14 1999-09-01 윤종용 액정 표시 장치용 레벨 시프트 회로
JPH10209853A (ja) * 1997-01-27 1998-08-07 Sony Corp レベルシフト回路
US5963076A (en) * 1997-04-14 1999-10-05 Motorola, Inc. Circuit with hot-electron protection and method
JP3123463B2 (ja) * 1997-05-16 2001-01-09 日本電気株式会社 レベル変換回路
US6072351A (en) * 1997-08-18 2000-06-06 Advanced Micro Devices, Inc. Output buffer for making a 5.0 volt compatible input/output in a 2.5 volt semiconductor process
US6351157B1 (en) 1997-08-18 2002-02-26 Vantis Corporation Output buffer for making a high voltage (5.0 volt) compatible input/output in a low voltage (2.5 volt) semiconductor process
DE19739807C2 (de) * 1997-09-10 2000-06-15 Siemens Ag Pegelumsetzschaltung
US6242948B1 (en) * 1997-11-19 2001-06-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
US6285213B1 (en) * 1997-11-19 2001-09-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device
GB2332597B (en) * 1997-12-16 2002-08-07 Nec Technologies SIM clock driver circuit for a mobile telephone
US6084430A (en) * 1997-12-31 2000-07-04 Intel Corporation Input buffer for a mixed voltage environment
KR100301928B1 (ko) * 1998-09-24 2001-10-27 윤종용 반도체장치의레벨변환기
US6111425A (en) * 1998-10-15 2000-08-29 International Business Machines Corporation Very low power logic circuit family with enhanced noise immunity
US6265896B1 (en) * 1999-02-17 2001-07-24 Elbrus International Limited Level transfer circuit for LVCMOS applications
JP2000353946A (ja) 1999-06-10 2000-12-19 Matsushita Electric Ind Co Ltd レベルシフタ回路
DE10051988A1 (de) * 2000-10-20 2002-05-08 Infineon Technologies Ag Zustandspegel-Wandlerschaltung zur Ansteuerung von Wortleitungen
US6917239B2 (en) * 2000-10-24 2005-07-12 Fujitsu Limited Level shift circuit and semiconductor device
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
TW546615B (en) * 2000-11-22 2003-08-11 Hitachi Ltd Display device having an improved voltage level converter circuit
JP2003110022A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体集積回路
JP3532181B2 (ja) * 2001-11-21 2004-05-31 沖電気工業株式会社 電圧トランスレータ
US6650167B1 (en) * 2002-06-06 2003-11-18 Broadcom Corporation Multi-level/single ended input level shifter circuit
KR100849403B1 (ko) * 2002-10-18 2008-07-31 삼성전자주식회사 반도체 메모리 장치
US6768367B1 (en) * 2003-01-28 2004-07-27 Promos Technologies, Inc. Pre-biased voltage level shifting circuit for integrated circuit devices utilizing differing power supply levels
US6833747B2 (en) * 2003-03-25 2004-12-21 Anthony Correale, Jr. Level translator circuit for use between circuits having distinct power supplies
KR100570661B1 (ko) * 2004-04-29 2006-04-12 삼성에스디아이 주식회사 레벨 시프터 및 이를 이용한 평판 표시 장치
JP4149968B2 (ja) 2004-07-08 2008-09-17 松下電器産業株式会社 電圧レベル変換回路
TWI246252B (en) * 2004-12-16 2005-12-21 Faraday Tech Corp Level shifter
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
US7183817B2 (en) * 2005-06-29 2007-02-27 Freescale Semiconductor, Inc. High speed output buffer with AC-coupled level shift and DC level detection and correction
US7392419B2 (en) 2005-06-30 2008-06-24 International Business Machines Corporation System and method automatically selecting intermediate power supply voltages for intermediate level shifters
US7212060B1 (en) 2005-08-23 2007-05-01 Xilinx, Inc. Ground bounce protection circuit for a test mode pin
US20070052468A1 (en) * 2005-09-02 2007-03-08 Etron Technology, Inc. Shift down level shifter
US7265600B2 (en) 2005-10-04 2007-09-04 International Business Machines Corporation Level shifter system and method to minimize duty cycle error due to voltage differences across power domains
US7245172B2 (en) 2005-11-08 2007-07-17 International Business Machines Corporation Level shifter apparatus and method for minimizing duty cycle distortion
KR100736396B1 (ko) * 2006-02-13 2007-07-09 삼성전자주식회사 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치
US7649382B2 (en) * 2006-08-04 2010-01-19 Broadcom Corporation Apparatus to reduce voltage swing for control signals
JP4979344B2 (ja) * 2006-10-30 2012-07-18 ルネサスエレクトロニクス株式会社 信号検知回路
JP2007089230A (ja) * 2006-12-20 2007-04-05 Ricoh Co Ltd レベルシフト回路
JP2008199153A (ja) * 2007-02-09 2008-08-28 Matsushita Electric Ind Co Ltd レベルシフタ
JP5015029B2 (ja) 2007-03-09 2012-08-29 パナソニック株式会社 昇圧回路に用いられる電流制御回路
US20090108904A1 (en) * 2007-10-24 2009-04-30 Shiffer Ii James David Shifting of a voltage level between different voltage level domains
TWI390377B (zh) * 2008-01-28 2013-03-21 Faraday Tech Corp 準位切換器
EP2241009B1 (de) * 2008-02-06 2014-01-22 Synopsys, Inc. Cmos-eingangsschaltung mit geringer auslenkung
US7671629B2 (en) * 2008-04-08 2010-03-02 Freescale Semiconductor, Inc. Single-supply, single-ended level conversion circuit for an integrated circuit having multiple power supply domains
TWI502890B (zh) * 2009-07-02 2015-10-01 Advanced Risc Mach Ltd 電壓位準平移器與用於平移電壓位準之方法
US8860461B2 (en) * 2010-04-22 2014-10-14 Freescale Semiconductor, Inc. Voltage level shifter, decoupler for a voltage level shifter, and voltage shifting method
KR101206499B1 (ko) * 2010-11-22 2012-11-29 에스케이하이닉스 주식회사 집적 회로
CN102323844B (zh) * 2011-06-20 2013-11-13 旭曜科技股份有限公司 宽输出范围的转换系统
DE102011084963A1 (de) * 2011-10-21 2013-04-25 Robert Bosch Gmbh Vorrichtung und Verfahren zum sicheren Erkennen von Weckereignissen in der Phase des Abschaltens eines Steuergerätes
KR102115450B1 (ko) * 2013-12-12 2020-05-27 에스케이하이닉스 주식회사 반도체 장치
US9209810B2 (en) 2014-04-16 2015-12-08 Freescale Semiconductor, Inc. Ratioless near-threshold level translator
US9473018B2 (en) * 2014-05-07 2016-10-18 Broadcom Corporation High efficiency voltage level multiplier
CN107528580B (zh) * 2017-09-22 2020-09-08 上海安其威微电子科技有限公司 电平转换电路
US11121713B1 (en) * 2020-08-14 2021-09-14 Analog Devices, Inc. Boosted switch drivers for high-speed signal switching

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3906254A (en) * 1974-08-05 1975-09-16 Ibm Complementary FET pulse level converter
US4080539A (en) * 1976-11-10 1978-03-21 Rca Corporation Level shift circuit
DE2741821C2 (de) * 1977-09-16 1979-11-29 Siemens Ag, 1000 Berlin Und 8000 Muenchen Pegelkonverter mit komplementären Feldeffekttransistoren, insbesondere CMOS-FET
JPS5478069A (en) * 1977-12-03 1979-06-21 Nec Corp Dual complementary mos transistor circuit
JPS583198A (ja) * 1981-06-30 1983-01-08 Toshiba Corp 半導体記憶装置
US4490633A (en) * 1981-12-28 1984-12-25 Motorola, Inc. TTL to CMOS input buffer
JPS59231914A (ja) * 1983-06-15 1984-12-26 Nec Corp クロツク信号発生回路
JPS6020394A (ja) * 1983-07-14 1985-02-01 Ricoh Co Ltd 電源切換回路
US4638182A (en) * 1984-07-11 1987-01-20 Texas Instruments Incorporated High-level CMOS driver circuit
JP2753218B2 (ja) * 1986-01-31 1998-05-18 株式会社日立製作所 半導体記憶装置
US4663701A (en) * 1985-08-02 1987-05-05 Intermedics, Inc. Voltage level shifter
JPS63284925A (ja) * 1987-05-15 1988-11-22 Nec Corp 出力バッファ回路
US4818901A (en) * 1987-07-20 1989-04-04 Harris Corporation Controlled switching CMOS output buffer
DE3729951A1 (de) * 1987-09-07 1989-06-01 Siemens Ag Cmos-ausgangsstufe
US4816706A (en) * 1987-09-10 1989-03-28 International Business Machines Corporation Sense amplifier with improved bitline precharging for dynamic random access memory
JPH01140494A (ja) * 1987-11-26 1989-06-01 Mitsubishi Electric Corp 半導体記憶装置の出力バッファ回路
JPH01191517A (ja) * 1988-01-27 1989-08-01 Nec Corp Ｃｍｏｓ出力バッファ回路
JPH01259751A (ja) * 1988-04-07 1989-10-17 Toshiba Corp 昇圧回路
JPH01272227A (ja) * 1988-04-22 1989-10-31 Mitsubishi Electric Corp 半導体集積回路装置
JPH0727717B2 (ja) * 1988-07-13 1995-03-29 株式会社東芝 センス回路
JPH02105723A (ja) * 1988-10-14 1990-04-18 Nec Corp レベル変換回路
US4888501A (en) * 1988-10-19 1989-12-19 Ncr Corporation ECL to CMOS converter
JPH02134918A (ja) * 1988-11-15 1990-05-23 Sharp Corp レベルシフタ回路
US4980583A (en) * 1989-01-03 1990-12-25 National Semiconductor Corporation CMOS level shift circuit with active pull-up and pull-down
DE3904901A1 (de) * 1989-02-17 1990-08-23 Texas Instruments Deutschland Integrierte gegentakt-ausgangsstufe
JPH0334719A (ja) * 1989-06-30 1991-02-14 Toshiba Micro Electron Kk 半導体集積回路
US4978870A (en) * 1989-07-19 1990-12-18 Industrial Technology Research Institute CMOS digital level shifter circuit
JPH03175727A (ja) * 1989-12-04 1991-07-30 Nec Corp 高電圧信号入力回路
US5113097A (en) * 1990-01-25 1992-05-12 David Sarnoff Research Center, Inc. CMOS level shifter circuit
US5266848A (en) * 1990-03-28 1993-11-30 Hitachi, Ltd. CMOS circuit with reduced signal swing
JPH04120817A (ja) * 1990-09-11 1992-04-21 Mitsubishi Electric Corp Ｌｓｉ回路の出力バッファ回路
JPH04217116A (ja) * 1990-12-18 1992-08-07 Nec Kyushu Ltd 出力回路
US5124579A (en) * 1990-12-31 1992-06-23 Kianoosh Naghshineh Cmos output buffer circuit with improved ground bounce
JPH04318394A (ja) * 1991-04-18 1992-11-09 Hitachi Ltd 半導体駆動回路
US5157281A (en) * 1991-07-12 1992-10-20 Texas Instruments Incorporated Level-shifter circuit for integrated circuits
US5160860A (en) * 1991-09-16 1992-11-03 Advanced Micro Devices, Inc. Input transition responsive CMOS self-boost circuit
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
DE4208731A1 (de) * 1992-03-18 1993-09-23 Siemens Ag Integrierte schaltung mit transferelement
JP2567179B2 (ja) * 1992-03-18 1996-12-25 株式会社東芝 レベル変換回路
US5276366A (en) * 1992-10-02 1994-01-04 Motorola, Inc. Digital voltage level translator circuit
JP2565296B2 (ja) * 1993-12-22 1996-12-18 日本電気株式会社 入力回路

Also Published As

Publication number Publication date
KR100186917B1 (ko) 1999-04-15
EP0675602A1 (de) 1995-10-04
EP0817385B1 (de) 2002-06-19
EP0817387B1 (de) 2001-10-17
DE69522970D1 (de) 2001-10-31
EP0886379B1 (de) 2001-09-26
EP0880230A2 (de) 1998-11-25
DE69523341D1 (de) 2001-11-22
EP0886379A1 (de) 1998-12-23
EP0884849B1 (de) 2001-11-28
EP0817386B1 (de) 2002-07-31
DE69524265T2 (de) 2002-06-13
US5650742A (en) 1997-07-22
DE69527656T2 (de) 2003-02-13
DE69527656D1 (de) 2002-09-05
DE69522970T2 (de) 2002-04-04
EP0817387A1 (de) 1998-01-07
JPH07321638A (ja) 1995-12-08
EP0884849A3 (de) 1998-12-23
DE69513215D1 (de) 1999-12-16
EP0884849A2 (de) 1998-12-16
EP0675602B1 (de) 1999-11-10
JP3623004B2 (ja) 2005-02-23
DE69527155T2 (de) 2002-10-10
DE69523341T2 (de) 2002-05-02
EP0880230A3 (de) 1998-12-16
EP0817385A1 (de) 1998-01-07
EP0817386A1 (de) 1998-01-07
DE69527155D1 (de) 2002-07-25
KR950027822A (ko) 1995-10-18
DE69524265D1 (de) 2002-01-10

Similar Documents

Publication Publication Date Title
DE69513215T2 (de) Spannungspegelumsetzer
DE69216142T2 (de) Vereinfachte Ausgangspufferschaltung mit niedriger Störspannung
DE69618123T2 (de) Ausgangsschaltung
DE19618752C2 (de) Einschaltrücksetzsignal-Erzeugungsschaltkreis einer Halbleitervorrichtung
DE69210063T2 (de) Integrierte Halbleiter-Schaltungseinheit mit Detektionsschaltung für Substrat-Potential
DE68912617T2 (de) Spannungsseitige MOS-Treiberschaltung.
DE69430165T2 (de) Verriegelungsschaltungsgesteuerter Ausgangstreiber
DE4423546C2 (de) Chip-Initialisierungssignal-Erzeugungsschaltkreis zum Initialisieren von Schaltkreisen einer Halbleiter-Speichervorrichtung
DE69902199T2 (de) Halbleiteranordnung mit einer Pegelverschiebungsschaltung
DE69834755T2 (de) Ausgangsschaltung, Eingangsschaltung und Eingangs/Ausgangsschaltung
DE69519386T2 (de) Digitale Spannungspegelumsetzer und Systeme damit
DE2534181A1 (de) Schaltungsanordnung zur anpassung von spannungspegeln
EP0275941A2 (de) ECL-kompatible Eingangs-/Ausgangsschaltungen in CMOS-Technik
DE69612007T2 (de) Ausgangspuffer mit gemeinsam genutzten zwischenknoten
DE69022644T2 (de) Steuerschaltung für den Datenausgang für eine Halbleiterspeicheranordnung.
DE68912739T2 (de) Befehlschaltung.
DE4207999A1 (de) Adresseingabepuffereinrichtung
DE69420209T2 (de) Spannungserzeugungsschaltung, die eine negative Spannung erzeugt
EP0499673B1 (de) Regelschaltung für einen Substratvorspannungsgenerator
DE19937829A1 (de) Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten
DE4107870C2 (de)
DE19524658C1 (de) Bootstrapschaltung
DE4033950C2 (de)
DE202012103019U1 (de) Strommodus-Leseverstärker zum schnellen Lesen
DE68925616T2 (de) Adressenübergangsabfühlschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8320 Willingness to grant licences declared (paragraph 23)