JPH01272227A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路装置に係り、電源電圧の＋
側［と−１１の両方の′電圧を変換することができるレ
ベルシックの相補形ＭＯＳ集積回路（以下ＣＭＯＳと称
す）に関するものである○〔従来の技術〕 従来の０ＭＯＳのレベルシフタ回路を第３，４図に示す
。本例はＭ％基板にＰ型のアイランドを形成してできる
０ＭＯＳの例である。第３図は′電源電圧の＋側を変換
する回路である。図において、Ｖｃｃ、Ｖｓｓは変換前
の′電源電圧、ｖｃｃ′は変換後の＋側の′１源電圧、
ＶＸは入力端子、ｖｏは出力端子である。２１．２３．
２５．２７．２９はＰチャネル　ＭＯＳトランジスタ（
以下、Ｐ−ＭＯＳＴと称す）で、２２゜２４、２６．２
８．３０はＮチャネルＭＯＳ）ランシフタ（以下、Ｎ−
ＭＯＳＴと称す）である。Ｐ−ＭＯＳＴ２５のゲートは
Ｐ−ＭＯＳＴ２７．　Ｎ−ＭＯＳＴ２８の各々のドレイ
ンに接続され、更に次段のＰ−ＭＯＳＴ２９．　Ｎ−Ｍ
ＯＳＴ３０の各々のゲートにも接続式れている。またＰ
−ＭＯＳＴ２ツのゲートはＰ−ＭＯＳＴ２５．Ｎ−ＭＯ
ＳＴ２６の各々のドレインに接続されている。更に、　
Ｎ　−ＭＯＳＴ２６　！７）ゲートはＰ−ＭＯＳＴ２３
．　Ｎ−ＭＯＳＴ２４の各々のドレインに、Ｎ−ＭＯＳ
Ｔ２８のゲートはＰ−ＭＯＳ’Ｉ’２１、　Ｎ−ＭＯＳ
Ｔ２２の各々のドレインに長続されている０ 第４図は電源電圧の一側を変換する回路である。

図においてｓ　Ｖ８Ｂ’はに、換恢の一側の電源電圧で
ある。

３１、３３．３５．３７．３９はＰ−ＭＯＳＴ、　３２
．３４．３６゜３８．４０はＮ−ＭＯＳＴである。Ｎ−
ＭＯＳＴ３６のゲートはＰ−ＭＯＳＴ３７とＮ−ＭＯＳ
Ｔ３Ｂの各々のドレインに接続され史に次段のＰ−Ｍ　
Ｏ８Ｔ　３９　、　Ｎ−Ｍ　ＯＳ　Ｔ　４０のゲートに
接続されている。またＮ−ＭＯＳＴ３ＢのゲートはＰ−
ＭＯＳ’ｌ”３５．　Ｎ−ＭＯＳＴ３６の各々のドレイ
ンに接続されている。史にＰ−ＭＯＳＴ３５のゲートＵ
Ｐ−ＭＯＳＴ３３．　Ｎ−ＭＯＳＴ３４の各々のドレイ
ンに、Ｐ−ＭＯＳＴ３７のゲートはＰ−ＭＯＳＴ３１．
　Ｎ−ＭＯＳＴ３２の各々のドレインにＭａされている
。

次にこの＄３図に示す回路の動作を稟５図を参照して説
明する。第５図において、ＶＸ　、　ａ　、　ｂ　、　
ｃ　。

Ｄ及びｖＯは第３図の各点の′４圧を示す。また本説明
では、ｖａｃ　＝　５Ｖ、　Ｖｓｓ　＝　０ＶｊＶｃｃ
’＝　１５Ｖつまり調理振幅を０〜ｂＶからＯＮ１５Ｖ
に変換する場合を例にとる。

（１）　　Ｖ工＝　ＯＶの時 ｖ工＝Ｏｖなので、ａ　＝　５７．　ｂ　＝　ＯＶであ
るｏＬつてＮ−ＭＯＳＴ２８のゲート・ソース間電圧ｖ
Ｇｓ＝５ｖでＮ−ＭＯＳＴの７．Ｌ／ツ’／”３にドシ
圧Ｖｔｘ　（ｍ常０．’７５Ｖ近辺に設定されている〕
よシ大きいため（ＶＧＳ　＞Ｖｒｘ　）　Ｎ　ＭＯＳＴ
２８はＯＮ　している。また、Ｎ−ＭＯＳＴ　２６　Ｂ
　ＶＧＩＩ　＝　ＯＶ＜ＶＴＮ　７ｒのでＯＦＦ　（、
ている。従ってＤ　＝　（ＩＶであるのでＰ−ＭＯＳＴ
２５はＶｏ８　＝　１５Ｖ＞１ｖテｐｌ　（Ｐ　ＭＯＳ
Ｔのスレッショルド電圧：通常は一〇、］５ｖ近辺に設
定されている。）なのでＯＮしている。Ｐ−ＭＯＳＴ２
５がＯＮ、　Ｎ−ＭＯＳＴ２６がＯＦＦであるのでｃ＝
１５Ｖ（、従ってＰ−ＭＯＳＴ２’７はＶＧＳ＝ｏ（ｌ
　Ｖｙｐ　ｌであるのでＯＦＦ’　している。従って、
Ｖｏ＝１５Ｖである。

（■）Ｖ、＝ｏ→５ｖの時 Ｖｘが０→５ｖへ変化すると、ａ、ｂは各々５→ＯＶ、
　０−＋　５ｖへｉ化するため、Ｎ−ＭＯＳＴ２６はＯ
ＦＦ→ＯＮへ、Ｎ−ＭＯＳＴ２８はＯＮ→ＯＦＦへと変
化し、それに従い、ｃ、Ｄの電位は谷々１５−＋ＯＶ、
　０−＋１５Ｖへと変化しそれに伴ってＰ−ＭＯＳＴ２
５はＯＮ→ＯＦＦへＰ−ＭＯＳＴ２７はＯＦｆ’　→Ｏ
Ｎ　ヘ移行するためｖＯは１５→Ｏｖへと変化する。

（出）　ｖｌ　＝　５ｖの時 Ｖｘ　＝　５Ｖなので、ａ＝ＯＶ、ｂ＝５Ｖである。従
つて、Ｎ−ＭＯＳＴ２６がＯＮ　（ＶＧ８＝５＞ＶＴＮ
　）　Ｉ　Ｎ　ＭＯＳＴ２ＢがＯＦＦ　（Ｗａｓ　：Ｏ
Ｖ＜ＶＴＮ　）である。従ってＣ＝Ｏｖな１７）　テＰ
−ＭＯＳＴ２７はＯＮ　（ｖＧ８＝　１５Ｖ＞Ｉ　ＶＴ
Ｐ　Ｉ入り＝１５Ｖ　す（７）　テＰ−ＭＯ３Ｔ２５は
ＯＦＦ　（Ｖｏｓ　＝　ｏｖ＜　Ｉ　ＶＴｐ　ｌ）して
いる。従ってＶｏ　＝　０７となる。

（ＩＶ）　ＶＸ　＝　５ｖ→Ｏｖの時 ＶＩが５ｖ→Ｏｖへ変化すると、ａ、ｂは各々０→５Ｖ
、　５　→ＯＶ　ヘと変化するため、Ｎ−ＭＯＳＴ２６
はＯＮ→ＯＦＦ　１Ｎ−ＭＯＳＴ２８はＯＦＦ　−＋　
ＯＮへと変化し、それに伴いｃ、Ｄの電位は各々０→１
５Ｖ、　１５→ＯＶへと変化し、Ｐ−ＭＯＳＴ２５はＯ
ＦＦ→ＯＮ、　Ｐ−ＭＯＳＴ２７はＯＮ→０Ｆｌｉ’へ
と変化するためＶ、は０→１５７へと変化する。

以上のように第３図に示すレベルシフタ回路は電源電圧
の＋側の電位をシフトすることにより調理振幅を変える
ことができる。

次に第４図に示す回収の動作全島６図を参照して説明す
る。第６図において、Ｖｚ、ｅ、ｆ、ｇ、ｈ及びｖＯは
第４図の各点の電圧を示す。また本説明ではｖ８８　＝
　０７．　ＶＢＢ〆＝−５ｖつ１り調理振幅を０〜５ｖ
から一５〜５ｖへ変換する場合を例にとる。

（１）　ｖＩ＝　ＯＶの時 ｖＸ＝ｏｖなので、ｅ　＝　５７．　ｆ　＝　ＯＶであ
る。従ッテＰ−ＭＯＳＴ３５はＶＧａ　＝　５Ｖ　＞　
ｌ　’ｈＰ　ｌなのでＯＮ。

Ｐ−ＭＯＳＴ３マはＶｏｓ　＝　Ｏ＜　ｌ　ＶＴＰ　ｌ
なのでＯＦＦ　ｌ、てイル。

従ってｇ　＝　５ＶなのでＮ−ＭＯＳＴ３８はＷｏ８＝
ｌＯＶ＞Ｖｘ。

でＯＮシている。Ｐ−ＭＯＳＴ３７がＯＦＦ、　Ｎ−Ｍ
ＯＳ’［’３ＢがＯＮなのでｈ　＝−５Ｖであ夛、Ｎ−
ＭＯＳＴ３６はｖａｓ：０＜Ｖ？ａでＯＦＦ　Ｕている
。従ってＶｏ　＝　５７である。

（ｎ）　”１１　＝　Ｏ−＋　５７１７）　時ｖｌがＯ
→５ｖへ変化すると、ｅ、ｆは各々５→Ｏｖ、０→５ｖ
へ変化するため、Ｐ−ＭＯＳＴ３５はＯＮ−＋ＯＦＦへ
、Ｐ−ＭＯＳＴ３’７はＯＦＦ　−＋　ＯＮ　ヘと変化
し、それに伴いｇ、ｈの電位は各々５→−５７，−５→
５ｖへと変化し、Ｎ−ＭＯＳＴ３６はＯＦＦ　−＋　０
１１１　ヘ、Ｎ−ＭＯＳＴ３８はＯＮ−＋ＯＦＦへ変化
するためｖＯは５−＋　−５Ｖ　ヘと変化する。

（■）　ｖ工＝　５Ｖの時 ＶＩ＝５Ｖなのでｅ　＝　ＯＶ、　ｆ　＝　５Ｖである
。従ってＰ−ＭＯＳＴ３’７はＶａｓ　＝　５Ｖ＞ｌ　
−Ｖｒｐ　ｌ　テＯＮ　％Ｐ−ＭＯＳＴ３５はＶｏｓ　
＝ｏｖ（ｌ　ＶＴｐ　ｌでＯＦＦである。この時ｈ＝５
■なのでＮ−ＭＯＳＴ３６はＶ　Ｇ８　＝　１０Ｖ　＞
　Ｖ　ＴｌでＯＮしているｏ　Ｐ　ＭＯＳＴ３５がＯＦ
Ｆ、　Ｎ−ＭＯＳＴ３６がＯＮなのでｇ　＝−５ＶでＮ
−ＭＯＳＴ３８はＶ　ｏＢ　＝　ＯＶ　（Ｖ　ＴＮでＯ
ＦＦしている。従ってＶｏ　＝　ＣＩＶである０（１９
）　ＶＸ　＝　５→ＯＶの時 Ｖ、が５→Ｏｖへ変化すると、ｅ、ｆは各々５→Ｏｖ、
０→５ｖへと変化するため、Ｐ−ＭＯＳＴ３５はＯＦＦ
→ＯＮ、　Ｐ−ＭＯＳＴ３’７はＯＮ→ＯＦＦへと変化
し、それに伴いｇ、ｈの電位は各々−６→５ｖ、５→−
５ｖへと変化し、Ｎ−ＭＯＳＴ３６はＯＮ→ＯＦＦへ、
Ｎ−ＭＯＳＴ３８はＯＦＦ　−＋　ＯＮ　ヘ変化するた
めＶｏは−５−＋　５Ｖへと変化する。

以上のように第４図に示すレベルシック回路は電源電圧
の一側の電位をシフトすることにより論理振幅を変える
ことができる。

〔発明が解決しようとする課題〕

以上説明したように従来のレベルシフタ回路では、電源
電圧の＋側あるいは一側のどちらか一方だけしか変換す
ることができないという課題があつた。

この発明は、このような課題を解決するためになされた
もので、′電源電圧の＋側及び−側の電圧を両方とも変
換することができるレベルシフタのＣＭＯＳ集積回路装
置を得ることを目的とする。

〔課題を解決するための手段〕

この発明による半導体集積回路装置は、電源電圧の＋側
だけを変換するレベルシフタ回路と電源電圧の一側だけ
を変換するレベルシック回路の両方を内蔵し、変換され
た電源゛電圧の初段のＰ−ＭＯＳＴのゲートに＋ＩＩの
レベルシフタの出力ヲ、Ｎ−ＭＯＳＴのゲートに一側の
レベルシックの出力を接続したものである。

〔作用〕

この発明において、上記のような回路桐成にすることに
より、電源電圧の＋側１及び−０１１１の両方の電位を
変換することができる。

〔実施例〕

以下、この発明の実施例を説明する０第１図はこの発明
による半導体集積１川路表直の実施例である。本例はＮ
型基板にＰ型のアイランドを形成してできる０ＭＯＳの
例である。図において、Ｖｃｃ。

Ｖ８Ｂは変換前の＋側、−側の電源電圧、Ｖｃｃ’、Ｙ
８ｓ’は変換後の＋側、−側の電源電圧である。Ｖ、は
入力端子、ｖＯは出力端子である。１，３，５，７゜９
　、１１．１３はＰ−ＭＯＳ’ｌ’、　２，４，６，８
，１０，１２，１４はＮ−ＭＯＳＴであシ、ＭＯＳＴ５
　、６　、　’７　、８で＋１１１１のレベルシックを
構成し、電源電圧はＶｃｃ’　−Ｖ８Ｂとなっている。

またＭＯＳＴ９．１０，１１．１２で一側のレベルシフ
タｆ、ｇ成し、電源電圧Ｖｃｃ　−Ｖｓｓ’となってい
る。更に電源電圧Ｖｃｃ’−Ｖ８ＥＩ’に変換される初
段のＭ、Ｏ８ＴのＰ−ＭＯＳＴ１３のゲートは＋側のレ
ベルシフタの出力と接続されてお、９　、Ｎ−ＭＯＳ’
Ｉ’１４のゲートｆｄ　−ｔｉｌｌのレベルシフタの出
力と接続されてイル。

次にこの第１図に示す医施例の動作を第２図を参照して
説明する。第２図において、ｖＩ、Ａ、Ｂ。

Ｃ，Ｄ、Ｅ、Ｆ及びｖＯは第１図の各点の電位を示ちま
た本説明では、Ｖｃａ　＝　５Ｖ、　Ｖｓｓ　＝　ＯＶ
　ｆ　Ｖｃｃ’＝７．５Ｖ、　ｖＢ８’＝−７，５Ｖに
変換する、つまシ詭理振幅０〜５ｖを−７，５ｖ〜７．
５■にシフトする場合を例にとる。

（１）　ＶＸ　＝　ＯＶＯ時 Ｖｘ　”　ＯＶなのでＡ＝５Ｖ、Ｂ＝ＯＶである。Ｎ−
ＭＯＳＴ６はＶｏｓ＝Ｏ＜ＶＴＩでＯ］ｉ”Ｆ、　Ｎ−
ＭＯＳＴ８はＶｏｓ　＝　５Ｖ＞７７１１でＯＮである
０従ってＰ−ＭＯＳＴ５はＤ　＝　ＯＶなのでｖＧａ＝
７．ａｖ＞１ＶｒｐｌでＯＮ　、　Ｐ−ＭＯＳＴ’７は
Ｃ＝７．５７なのでＶ（Ｈ３＝　Ｏｖ　＜　ｌ　ｖｔｐ
　ｌでＯＦＦである〇一方Ｐ−ＭＯＳＴ９はＶＧ８＝５
Ｖ）ＩＶ、ＰＩでＯＮ　％Ｐ−ＭＯＳＴ　１１はＶｏｓ
　＝　ｏｖ（ｌ　ＶＴＰ　ｌでＯＦ”Ｆである０従って
Ｎ−ＭＯＳ’ｌ’１２はＥ　＝　１５ＶなのでＶ（Ｂ３
＝１２．５Ｖ＞ＶＴｇでＯＮ、　Ｎ　−ＭＯＳＴＩＯは
ｌｉ’　＝−７，５ＶなのでＶ　Ｇ８　＝　ＯＶ　＜　
ＶＴｒｉでＯＦＦである。従ってＤ　＝　ＯＶ、　Ｙ　
＝−７，５ＶであるのでＰ−ＭＯＳＴ１３はｖ（Ｉｓ　
＝　７．５Ｖ≧ＩＶ、、ｌでＯＮ、Ｎ−ＭＯＳＴ１４は
ＶＯｓ　＝　ＯＶ　＜　ＶＴ）ＩでＱＦＦであるためｙ
ｏ＝　７．５Ｖとなる。

（■）Ｖｘ＝ｏｖ−＋５ｖノ時 ｖＸがＯＶ→５ｖへ変化するとＡ、Ｂは各々５ｖ→０７
、　ＯＶ　−＋　５Ｖ　ヘと変化するため、Ｎ−ＭＯＳ
Ｔ５はｖｏｓがＯ−＋　５Ｖへと大きくなるためＯＦＦ
　−＋　ＯＮ、、　ＩＪ−ＭＯＳ’ｌ’８はｙＧｓが５
→Ｏｖへと不妊くなるためＯＮ→ＯＦＦへと変化する。

これに伴い０点はＮ−ＭＯＳＴ６が徐々にＯＮするため
電位が下が９、Ｐ−ＭＯＳＴ７はＶＯＳが０→７．５ｖ
へと大きくなるためＯＦＦ→ＯＮへ変化する。また９点
はＰ−ＭＯＳＴ７が徐々にＯＮｌＮ−ＭＯＳＴ８が徐々
にＯＦＦするためその電位は０→７．５Ｖ　ヘと上がシ
、Ｐ−ＭＯＳＴ５はＶＱＢが’７，５Ｖ　−＋　ＯＶへ
と小さくなるためＯＮ→ＯＦ］ｉ″へ変化する〇一方Ｐ
−ＭＯＳＴ９はｖａｓが５→Ｏｖへと小さくなるためＯ
Ｎ　→ＯＦＦ　、　Ｐ−Ｍ　ＯＳ　Ｔ　１１はＶＯ８が
Ｑ　→５Ｖ　ヘと大きくなるためＯＦＦ　−＋　ＯＮへ
と変化する０これに伴い２点はＰ−ＭＯＳＴＩＩが徐々
にＯＮするため電位が−７、５Ｖ　→５Ｖ　ヘと上がυ
、Ｎ−ＭＯＳＴＩＯはＶＯ８がＯ−＋１２、５１へと大
きくなるためＯＦＦ→ＯＮへ変化する０また８点はＰ−
ＭＯＳＴ９が徐々にＯＦＦ’　、　Ｎ−ＭＯＳＴＩＯが
徐々にＯＮするためその電位は５→−７，５ｖへと下が
９、Ｎ−ＭＯ３Ｔ１２はＶＯ８が１２．５−）　ＯＶ　
ヘと小さくなるためＯＮ→ＯＲ”Ｆへ変化する。

従ってＤ　＝　Ｏ→’７．５Ｖ、　Ｆ　＝　−７，５Ｖ
　→５Ｖなので、Ｐ−ＭＯＳＴ１３はＶＯ８が７．５　
→ＯＶ　、　Ｎ　ＭＯＳＴ１４　Ｆ’Ｓ　ＶＯＢがＯ→
１２，５Ｖ　ヘと変化し、各ｋ　ＯＮ　−＋　ＯＦＦ、
　ＯＦＦ　−）ＯＮになる。これに伴いＶｏ　＝　７．
５Ｖ→−７，５ｖへと変化する。

（■）　ＶＩ　＝　５７の時 Ｖ、　＝　５ＶなのでＡ＝ＯＶ、Ｂ＝５Ｖである。Ｎ−
ＭＯＳＴ６はｖｏｓ　＝　５Ｖ　）　ＶＴ、でＯＮ、　
　Ｎ−ＭＯＳ’！’８はＶ’Ｑｓ＝ｏｖ＜　ＬｒｘでＯ
ＦＦである。従ってＰ−ＭＯＳＴ’ｉＦはＣ＝ＯＶな（
Ｄ　テＶＱＢ　＝　７．５Ｖ　＞　ｌ　Ｖｒｐ　ｌでＯ
Ｎ　、　Ｐ−ＭＯＳＴ５　ｆｌ　Ｄ＝７．５Ｖな（Ｄ　
テＶＧ８　＝　ＯＶ＜　ｌ　ＶＴＰ　ＩでＯＦＦである
。一方Ｐ−ＭＯＳ’Ｌ’９はＶｏｓ　＝　ＯＶ　＜　ｌ
　Ｖｒｐ　ＩでＯＦＦ　、　Ｐ−ＭＯＳＴＩＩはＶｏｓ
＝５Ｖ＞　ｌＶ’ｙｐｌ　テＯＮ　テある。従ッテ１１
１−Ｍ０８Ｔ１０はＦ　＝　５Ｖな（Ｄ　テＶａ８＝　
１２　、５１　）ＶＴＭでＯＮ、Ｎ−ＭＯＳＴ１２はＥ
　＝−’１．５ＶなのでＶｏｓ　＝　ＯＶ　＜　ＶＴＪ
ＩでＯＦＦ’である。従ってＤ　＝　’７．５ｖ、　Ｆ
　＝　５ＶなのでＰ−ＭＯＳＴ１３はｖＱ８＝ｏｖ＜ｌ
ｖ？ＰｌでＯＦＦ、　Ｎ−ＭＯＳ’ｌ’１４は■ｏｓ：
１２．５ＶでＯＮであるためＴｏ　＝−’７．５Ｖとな
る。

（Ｎ）　Ｖ工＝　５Ｖ→Ｏｖの時 ｖｘが５ｖ→Ｏｖへ変化するとＡ、Ｂは各々ＯＶ→５７
、５７−＋　ＯＶ　ヘと変化するため、Ｎ−ＭＯＳＴ６
はＶＯ８が５−＋　ＯＶ　ヘと小さくなるたメＯＮ−＋
ＯＦＦ　％Ｎ−ＭＯＳＴ８はｖ。８が０→５ｖへと大き
くなるためＯＦＦ　−＋　ＯＮへと変化する。これに伴
い９点はＮ−ＭＯＳ’ｌ’８が徐々にＯＮするため電位
カ下が）、Ｐ−ＭＯＳ’ｌ’５はＶＯ５２＞Ｅ　Ｂ　−
＋　’／、５Ｖ　ヘと大きくなるためＯＦＦ　−＋　Ｏ
Ｎ　ヘ変化する。また０点はＰ−ＭＯＳＴ５が徐々にＯ
Ｎ、　Ｎ−ＭＯＳＴ６が徐々にＯＦＦするためその電位
は０→７．５ｖへと上が９、Ｐ−ＭＯＳＴ７はＶＯ８が
７．５Ｖ　−＋　ＯＶ　ヘと小さくなるためＯＮ→ＯＦ
Ｆへ変化する。

一方Ｐ−ＭＯＳＴ９はＶ。８が０→５ｖへと大きくなる
ためＯＦＦ　→ＯＮ　、　Ｐ−ＭＯＳＴＩＩ　ＩｔｉＶ
ｏｓが５→ｏｖへと小きくなるためＯＮ→ＯＦＦへと変
化する。これに伴い８点はＰ−ＭＯＳＴ９が徐々にＯＮ
するため電位が−７，５Ｖ　−＋　５１　ヘと上がシ、
Ｎ−ＭＯＳＴ１２は７Ｇ＋１がＯ→１２．５Ｖへと大き
くなるためＯＦＦ→ＯＮへ変化する。また２点はＰ−Ｍ
ＯＳＴＩＩが保々にＯＦＪ’、Ｎ−ＭＯＳＴ１２が徐々
にＯＮするためその電位は５→−’７．５Ｖへと下がｐ
　Ｎ−ＭＯ３’Ｉ’ｌＯはＶＯ８７）Ｅ　１２．５ｖ−
＋Ｏｖへと小さくなるため○Ｎ→ＯＦＦする。

従ってＤ　＝　７．５Ｖ　−＋　ＯＶ、　Ｆ　＝　５Ｖ
　−＋−７，５Ｖなので、Ｐ−ＭＯＳＴ１３はＶａＳが
Ｏ→’７．５Ｖ　、　Ｎ−ＭＯＳＴ１４　Ｋ　ＶＯ８が
１２．５−＋　ＯＶ　ヘと変化し、各々ＯＮ　−）　Ｏ
ＦＦ、　ＯＦＦ　−＋ＯＮになる。これに伴いＶｏ＝＝
７．５→−７，５ｖへと変化する。

以上のように第１図に示すレベルシック回路は０〜５ｖ
の論理振幅を−７，５ｖ〜７．５ｖの論３！１振幅に変
換することができる。

上記実施例では、電源電圧の＋側、−側両方を変換する
例について説明したが、＋側、−側の片方だけを変換す
ることもできる。

〔発明の効果〕

以上のようにこの発明によれば電源電圧の＋側だけを変
換するレベルシック回路と電源電圧の一側だけを変換す
るレベルシック回路の両方全内蔵し、電源電圧の＋・−
の両方を変えた初段のＰ−ＭＯＳＴのゲートに＋側のレ
ベルシックの出力を、Ｎ−ＭＯＳＴのゲートに一側のレ
ベルシックの出力を長続することにより、電源゛亀圧の
＋側及び−側の電圧を両方とも変換することができるレ
ベルシフタ回路のＣＭＯＳ集積回路装置を得ることがで
きる。

【図面の簡単な説明】

４１図はこの弁明の一実施例による半導体装置回路装置
を示す回路図、第２図は第１図の動作を説明する図、第
３図および第４図は従来の半導体集積回路装置を示す回
路図、第５図は第３図の動作を説明する図、第６図は第
４図の動作を説明する図である。 図において、（１）　、　（３）　、　（５）　、　（
７）　、　（９）　、α９１口ばＰ−ＭＯＳＴ　、　　
１２１　、　（４１、（６）　１（３）ｊ（１０、ｃｗ
　、α脣はＮ−ＭＯＳＴである。 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 　同一の半導体基板内にこれと逆の導電形のアイランド
   を形成して、ＰチャネルＭＯＳトランジスタとＮチャネ
   ルＭＯＳトランジスタとを形成し、これらを直列に接続
   して相補形ＭＯＳ集積回路を構成するもので、電源電圧
   の＋側の電圧だけを変換するレベルシフタ回路と一側の
   電圧だけを変換するレベルシフタ回路の両方を内蔵した
   ことを特徴とする半導体集積回路装置。