JPH06197001A - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JPH06197001A JPH06197001A JP34366592A JP34366592A JPH06197001A JP H06197001 A JPH06197001 A JP H06197001A JP 34366592 A JP34366592 A JP 34366592A JP 34366592 A JP34366592 A JP 34366592A JP H06197001 A JPH06197001 A JP H06197001A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- node
- power supply
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】動作電源電圧の最低値が低いシステム（例えば
１．５Ｖ系のシステム）においても、使用するＭＯＳト
ランジスタの閾値のマージンを十分に確保して動作可能
とし、定常的な電流の発生を防止できるレベル変換回路
を提供する。 【構成】入力ノードからの入力信号を反転するインバー
タ回路１３と、電源端子１５とインバータ回路の電源電
圧供給ノードＡとの間にドレイン・ソース間が接続さ
れ、ゲートがインバータ回路の出力ノードに接続された
デプレッション型の第１のＭＯＳトランジスタ１４と、
第１のＭＯＳトランジスタとドレイン同士、ソース同士
が接続され、ゲートに入力信号とは論理レベルが反転関
係にある信号が与えられるデプレッション型の第２のＭ
ＯＳトランジスタ１７とを具備することを特徴とする。
１．５Ｖ系のシステム）においても、使用するＭＯＳト
ランジスタの閾値のマージンを十分に確保して動作可能
とし、定常的な電流の発生を防止できるレベル変換回路
を提供する。 【構成】入力ノードからの入力信号を反転するインバー
タ回路１３と、電源端子１５とインバータ回路の電源電
圧供給ノードＡとの間にドレイン・ソース間が接続さ
れ、ゲートがインバータ回路の出力ノードに接続された
デプレッション型の第１のＭＯＳトランジスタ１４と、
第１のＭＯＳトランジスタとドレイン同士、ソース同士
が接続され、ゲートに入力信号とは論理レベルが反転関
係にある信号が与えられるデプレッション型の第２のＭ
ＯＳトランジスタ１７とを具備することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、不揮発性メモリなどの
半導体集積回路に用いられるレベル変換回路に係り、特
に信号の電源電圧レベルを変換するレベル変換回路に関
する。
半導体集積回路に用いられるレベル変換回路に係り、特
に信号の電源電圧レベルを変換するレベル変換回路に関
する。
【０００２】
【従来の技術】例えばＥＰＲＯＭ（紫外線消去・再書込
み可能な読み出し専用メモリ）においては、読み出しモ
ード／プログラムモードに応じて電源電圧レベルが切換
えられるレベル変換回路が用いられている。図５は、従
来のレベル変換回路の一例を示している。
み可能な読み出し専用メモリ）においては、読み出しモ
ード／プログラムモードに応じて電源電圧レベルが切換
えられるレベル変換回路が用いられている。図５は、従
来のレベル変換回路の一例を示している。
【０００３】図５において、１５は電源電圧Ｖccあるい
はこれより高い電圧（プログラム電圧）Ｖppが印加され
る電源端子、Ｖssは基準電圧（接地電位）、１３はＣＭ
ＯＳ（相補性絶縁ゲート型）インバータ、１１はＰＭＯ
Ｓ（Ｐチャネル）トランジスタ、１２はＮＭＯＳ（Ｎチ
ャネル）トランジスタ、１４はデプレッション型ＮＭＯ
Ｓトランジスタ、Ｉｎは入力信号、Ｏｕｔは出力信号で
ある。次に、図５の回路の動作を説明する。 （１）電源端子１５にＶcc（例えば５Ｖ）が印加されて
いる場合。
はこれより高い電圧（プログラム電圧）Ｖppが印加され
る電源端子、Ｖssは基準電圧（接地電位）、１３はＣＭ
ＯＳ（相補性絶縁ゲート型）インバータ、１１はＰＭＯ
Ｓ（Ｐチャネル）トランジスタ、１２はＮＭＯＳ（Ｎチ
ャネル）トランジスタ、１４はデプレッション型ＮＭＯ
Ｓトランジスタ、Ｉｎは入力信号、Ｏｕｔは出力信号で
ある。次に、図５の回路の動作を説明する。 （１）電源端子１５にＶcc（例えば５Ｖ）が印加されて
いる場合。
【０００４】いま、入力信号Ｉｎとして５Ｖが印加され
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖ（“０”レベル）になる。この時、デプ
レッション型トランジスタ１４は、ドレインに電源端子
１５から５Ｖが印加されており、ゲートに０Ｖが与えら
れているので、その閾値電圧の絶対値が５Ｖ以下である
なら、そのソース（ＰＭＯＳトランジスタ１１との接続
ノードＡ）を上記閾値電圧の絶対値まで充電した後にカ
ットオフする。そして、ＰＭＯＳトランジスタ１１は、
ゲートに５Ｖが与えられており、ソース（デプレッショ
ン型トランジスタ１４との接続ノードＡ）がデプレッシ
ョン型トランジスタ１４の閾値電圧の絶対値まで低下し
ているのでオフになる。
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖ（“０”レベル）になる。この時、デプ
レッション型トランジスタ１４は、ドレインに電源端子
１５から５Ｖが印加されており、ゲートに０Ｖが与えら
れているので、その閾値電圧の絶対値が５Ｖ以下である
なら、そのソース（ＰＭＯＳトランジスタ１１との接続
ノードＡ）を上記閾値電圧の絶対値まで充電した後にカ
ットオフする。そして、ＰＭＯＳトランジスタ１１は、
ゲートに５Ｖが与えられており、ソース（デプレッショ
ン型トランジスタ１４との接続ノードＡ）がデプレッシ
ョン型トランジスタ１４の閾値電圧の絶対値まで低下し
ているのでオフになる。
【０００５】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ１２がオフにな
り、ＰＭＯＳトランジスタ１１は、そのソース（ノード
Ａ）が予めデプレッション型トランジスタ１４の閾値電
圧の絶対値になっているのでオンになり、出力信号Ｏｕ
ｔはデプレッション型トランジスタ１４の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ１４のゲートに帰還されるので、そのソース（ノー
ドＡ）はデプレッション型トランジスタ１４のゲート電
圧分だけ上昇する。そして、最終的には、電源端子１５
に印加されているＶcc＝５Ｖが出力信号に現われる。 （２）電源端子にＶpp（例えば２０Ｖ）が印加されてい
る場合。
印加されると、ＮＭＯＳトランジスタ１２がオフにな
り、ＰＭＯＳトランジスタ１１は、そのソース（ノード
Ａ）が予めデプレッション型トランジスタ１４の閾値電
圧の絶対値になっているのでオンになり、出力信号Ｏｕ
ｔはデプレッション型トランジスタ１４の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ１４のゲートに帰還されるので、そのソース（ノー
ドＡ）はデプレッション型トランジスタ１４のゲート電
圧分だけ上昇する。そして、最終的には、電源端子１５
に印加されているＶcc＝５Ｖが出力信号に現われる。 （２）電源端子にＶpp（例えば２０Ｖ）が印加されてい
る場合。
【０００６】いま、入力信号Ｉｎとして５Ｖが印加され
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖ（“０”レベル）になる。この時、デプ
レッション型トランジスタ１４は、ドレインに電源端子
１５から２０Ｖが印加されており、そのソース（ノード
Ａ）を上記閾値電圧の絶対値まで充電した後にカットオ
フする。そして、ＰＭＯＳトランジスタ１１は、ゲート
に５Ｖが与えられており、そのソース（ノードＡ）がデ
プレッション型トランジスタ１４の閾値電圧の絶対値ま
で低下しているのでオフになる。
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖ（“０”レベル）になる。この時、デプ
レッション型トランジスタ１４は、ドレインに電源端子
１５から２０Ｖが印加されており、そのソース（ノード
Ａ）を上記閾値電圧の絶対値まで充電した後にカットオ
フする。そして、ＰＭＯＳトランジスタ１１は、ゲート
に５Ｖが与えられており、そのソース（ノードＡ）がデ
プレッション型トランジスタ１４の閾値電圧の絶対値ま
で低下しているのでオフになる。
【０００７】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ１２がオフにな
り、ＰＭＯＳトランジスタ１１は、そのソース（ノード
Ａ）が予めデプレッション型トランジスタ１４の閾値電
圧の絶対値になっているのでオンになり、出力信号Ｏｕ
ｔはデプレッション型トランジスタ１４の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ１４のゲートに帰還されるので、そのソース（ノー
ドＡ）はデプレッション型トランジスタ１４のゲート電
圧分だけ上昇する。そして、最終的には、電源端子１５
に印加されているＶpp＝２０Ｖが出力信号に現われる。
次に、上記した図５の回路における電源電圧マージンお
よび閾値電圧のマージンについて考察する。
印加されると、ＮＭＯＳトランジスタ１２がオフにな
り、ＰＭＯＳトランジスタ１１は、そのソース（ノード
Ａ）が予めデプレッション型トランジスタ１４の閾値電
圧の絶対値になっているのでオンになり、出力信号Ｏｕ
ｔはデプレッション型トランジスタ１４の閾値電圧の絶
対値になる。この出力電圧がデプレッション型トランジ
スタ１４のゲートに帰還されるので、そのソース（ノー
ドＡ）はデプレッション型トランジスタ１４のゲート電
圧分だけ上昇する。そして、最終的には、電源端子１５
に印加されているＶpp＝２０Ｖが出力信号に現われる。
次に、上記した図５の回路における電源電圧マージンお
よび閾値電圧のマージンについて考察する。
【０００８】出力信号ＯｕｔとしてＶccまたはＶppを出
力する場合には、ＰＭＯＳトランジスタ１１がオンする
ためには、ノードＡの充電電圧、つまり、デプレッショ
ン型トランジスタ１４の閾値電圧（バックゲート効果を
含めた閾値電圧）Ｖth14の絶対値が、ＰＭＯＳトランジ
スタ１１の閾値電圧（バックゲート効果を含めた閾値電
圧）Ｖth11の絶対値より大きくなければならない。 つまり、｜Ｖth14｜ ＞ ｜Ｖth11｜ …（１） の関係を満足する必要がある。
力する場合には、ＰＭＯＳトランジスタ１１がオンする
ためには、ノードＡの充電電圧、つまり、デプレッショ
ン型トランジスタ１４の閾値電圧（バックゲート効果を
含めた閾値電圧）Ｖth14の絶対値が、ＰＭＯＳトランジ
スタ１１の閾値電圧（バックゲート効果を含めた閾値電
圧）Ｖth11の絶対値より大きくなければならない。 つまり、｜Ｖth14｜ ＞ ｜Ｖth11｜ …（１） の関係を満足する必要がある。
【０００９】一方、出力信号Ｏｕｔとして０Ｖを出力す
る場合には、ＰＭＯＳトランジスタ１１がオフし、電源
端子１５からＰＭＯＳトランジスタ１１を介して定常的
な電流（貫通電流、リーク電流）が流れないようにする
ためには、ノードＡの電圧、つまり、デプレッション型
トランジスタ１４の閾値電圧Ｖth14の絶対値からこの時
の入力信号電圧Ｖccを引いた値が、ＰＭＯＳトランジス
タ１１の閾値電圧Ｖth11の絶対値より小さくなければな
らない。 つまり、｜Ｖth14｜−Ｖcc ＜ ｜Ｖth11｜ …（２） の関係を満足する必要がある。
る場合には、ＰＭＯＳトランジスタ１１がオフし、電源
端子１５からＰＭＯＳトランジスタ１１を介して定常的
な電流（貫通電流、リーク電流）が流れないようにする
ためには、ノードＡの電圧、つまり、デプレッション型
トランジスタ１４の閾値電圧Ｖth14の絶対値からこの時
の入力信号電圧Ｖccを引いた値が、ＰＭＯＳトランジス
タ１１の閾値電圧Ｖth11の絶対値より小さくなければな
らない。 つまり、｜Ｖth14｜−Ｖcc ＜ ｜Ｖth11｜ …（２） の関係を満足する必要がある。
【００１０】図６は、上式（１）、（２）に示した動作
条件を関係を満足する｜Ｖth14｜の領域および｜Ｖth11
｜の領域について、縦軸を｜Ｖth11｜、横軸を｜Ｖth14
｜として示すマップである。ここで、ＡはＰＭＯＳトラ
ンジスタ１１のオン時のマージン電圧、ＢはＰＭＯＳト
ランジスタ１１のオフ時のマージン電圧である。また、
上式（２）については、Ｖcc＝１．９Ｖの場合を示して
いる。
条件を関係を満足する｜Ｖth14｜の領域および｜Ｖth11
｜の領域について、縦軸を｜Ｖth11｜、横軸を｜Ｖth14
｜として示すマップである。ここで、ＡはＰＭＯＳトラ
ンジスタ１１のオン時のマージン電圧、ＢはＰＭＯＳト
ランジスタ１１のオフ時のマージン電圧である。また、
上式（２）については、Ｖcc＝１．９Ｖの場合を示して
いる。
【００１１】この図６から、｜Ｖth11｜、｜Ｖth14｜の
バラツキの範囲を決めれば、動作電源電圧の最低値Ｖcc
min も己ずと決まることが分かる。例えば｜Ｖth11｜、
｜Ｖth14｜のバラツキの範囲がそれぞれ±０．３Ｖであ
るとすると、Ｖccmin ＝１．９Ｖ程度となる。
バラツキの範囲を決めれば、動作電源電圧の最低値Ｖcc
min も己ずと決まることが分かる。例えば｜Ｖth11｜、
｜Ｖth14｜のバラツキの範囲がそれぞれ±０．３Ｖであ
るとすると、Ｖccmin ＝１．９Ｖ程度となる。
【００１２】即ち、上記した図５の回路は、動作電源電
圧の最低値Ｖccmin が１．９Ｖ程度となり、それ以下の
電源電圧では動作が不可能となり、例えば１．５Ｖ系の
システムでは使用できないことになる。図７は、従来の
レベル変換回路の他の例を示している。
圧の最低値Ｖccmin が１．９Ｖ程度となり、それ以下の
電源電圧では動作が不可能となり、例えば１．５Ｖ系の
システムでは使用できないことになる。図７は、従来の
レベル変換回路の他の例を示している。
【００１３】図７において、２３はＣＭＯＳインバータ
であり、ＶccノードとＶssノードとの間に、ＰＭＯＳト
ランジスタ２１およびＮＭＯＳトランジスタ２２が直列
に接続され、両者のゲートは入力ノードに共通に接続さ
れて入力信号Ｉｎが与えられる。上記ＰＭＯＳトランジ
スタ２１およびＮＭＯＳトランジスタ２２のドレイン相
互接続ノード（ＣＭＯＳインバータ２３の出力ノード）
とレベル変換回路の出力ノードとの間にデプレッション
型の第１のＮＭＯＳトランジスタ２４のソース・ドレイ
ン間が接続されており、この第１のＮＭＯＳトランジス
タ２４のゲートには制御信号Ｓが与えられる。
であり、ＶccノードとＶssノードとの間に、ＰＭＯＳト
ランジスタ２１およびＮＭＯＳトランジスタ２２が直列
に接続され、両者のゲートは入力ノードに共通に接続さ
れて入力信号Ｉｎが与えられる。上記ＰＭＯＳトランジ
スタ２１およびＮＭＯＳトランジスタ２２のドレイン相
互接続ノード（ＣＭＯＳインバータ２３の出力ノード）
とレベル変換回路の出力ノードとの間にデプレッション
型の第１のＮＭＯＳトランジスタ２４のソース・ドレイ
ン間が接続されており、この第１のＮＭＯＳトランジス
タ２４のゲートには制御信号Ｓが与えられる。
【００１４】さらに、電源電圧Ｖccあるいは高電圧Ｖpp
が印加される電源端子２７と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第２のＮＭＯＳト
ランジスタ２６およびＰＭＯＳトランジスタ２５が直列
に接続されている。そして、上記第２のＮＭＯＳトラン
ジスタ２６のゲートはレベル変換回路の出力ノードに接
続されて出力信号Ｏｕｔが与えられ、上記ＰＭＯＳトラ
ンジスタ２５のゲートは入力ノードに接続されて入力信
号Ｉｎが与えられる。次に、図７の回路の動作を説明す
る。
が印加される電源端子２７と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第２のＮＭＯＳト
ランジスタ２６およびＰＭＯＳトランジスタ２５が直列
に接続されている。そして、上記第２のＮＭＯＳトラン
ジスタ２６のゲートはレベル変換回路の出力ノードに接
続されて出力信号Ｏｕｔが与えられ、上記ＰＭＯＳトラ
ンジスタ２５のゲートは入力ノードに接続されて入力信
号Ｉｎが与えられる。次に、図７の回路の動作を説明す
る。
【００１５】この回路において、制御信号Ｓの論理レベ
ル“１”は電源電圧Ｖcc（例えば２Ｖ）、論理レベル
“０”は０Ｖであるものとする。また、制御信号Ｓが
“１”の時は電源端子２７にＶccが印加され、制御信号
Ｓが“０”の時は電源端子２７にＶppが印加されるもの
とする。 （１）制御信号Ｓが“１”、電源端子にＶccが印加され
ている場合。
ル“１”は電源電圧Ｖcc（例えば２Ｖ）、論理レベル
“０”は０Ｖであるものとする。また、制御信号Ｓが
“１”の時は電源端子２７にＶccが印加され、制御信号
Ｓが“０”の時は電源端子２７にＶppが印加されるもの
とする。 （１）制御信号Ｓが“１”、電源端子にＶccが印加され
ている場合。
【００１６】いま、入力信号Ｉｎとして２Ｖが印加され
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの“１”が与えられているの
でオンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖ
になる。
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの“１”が与えられているの
でオンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖ
になる。
【００１７】そして、デプレッション型の第２のトラン
ジスタ２６は、ドレインに電源端子２７から２Ｖが印加
されており、ゲートに出力信号Ｏｕｔの０Ｖが与えられ
てオン状態になるが、その閾値電圧の絶対値が２Ｖ以下
であるなら、そのソース（ＰＭＯＳトランジスタ２５と
の接続ノードＡ）を上記閾値電圧の絶対値まで充電した
後にカットオフする。
ジスタ２６は、ドレインに電源端子２７から２Ｖが印加
されており、ゲートに出力信号Ｏｕｔの０Ｖが与えられ
てオン状態になるが、その閾値電圧の絶対値が２Ｖ以下
であるなら、そのソース（ＰＭＯＳトランジスタ２５と
の接続ノードＡ）を上記閾値電圧の絶対値まで充電した
後にカットオフする。
【００１８】また、ＰＭＯＳトランジスタ２５は、ゲー
トに入力信号の２Ｖが与えられており、ゲートとソース
（デプレッション型の第２のトランジスタ２６との接続
ノードＡ）との電位差がその閾値電圧の絶対値より小さ
ければカットオフする。この結果、電源端子２７からデ
プレッション型の第２のトランジスタ２６およびＰＭＯ
Ｓトランジスタ２５を介して定常的な電流が流れること
はない。
トに入力信号の２Ｖが与えられており、ゲートとソース
（デプレッション型の第２のトランジスタ２６との接続
ノードＡ）との電位差がその閾値電圧の絶対値より小さ
ければカットオフする。この結果、電源端子２７からデ
プレッション型の第２のトランジスタ２６およびＰＭＯ
Ｓトランジスタ２５を介して定常的な電流が流れること
はない。
【００１９】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの２Ｖが与えられて
いるのでオンになり、レベル変換回路の出力信号Ｏｕｔ
は２Ｖになる。
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの２Ｖが与えられて
いるのでオンになり、レベル変換回路の出力信号Ｏｕｔ
は２Ｖになる。
【００２０】そして、デプレッション型の第２のトラン
ジスタ２６は、ゲートに出力信号Ｏｕｔの２Ｖが与えら
れてオン状態になっており、ＰＭＯＳトランジスタ２５
は、ゲートに入力信号の０Ｖが与えられオン状態になっ
ているので、電源端子２７のＶccがレベル変換回路の出
力ノードに現われる。
ジスタ２６は、ゲートに出力信号Ｏｕｔの２Ｖが与えら
れてオン状態になっており、ＰＭＯＳトランジスタ２５
は、ゲートに入力信号の０Ｖが与えられオン状態になっ
ているので、電源端子２７のＶccがレベル変換回路の出
力ノードに現われる。
【００２１】この時、前記ＮＭＯＳトランジスタ２２が
オフ状態になっているので、ＶccノードからＰＭＯＳト
ランジスタ２１を介して、あるいは、電源端子２７から
デプレッション型の第２のトランジスタ２６およびＰＭ
ＯＳトランジスタ２５を介してＶssノードに流れる定常
電流は存在しない。 （２）制御信号Ｓが“０”、電源端子２７にＶpp（例え
ば２０Ｖ）が印加されている場合。
オフ状態になっているので、ＶccノードからＰＭＯＳト
ランジスタ２１を介して、あるいは、電源端子２７から
デプレッション型の第２のトランジスタ２６およびＰＭ
ＯＳトランジスタ２５を介してＶssノードに流れる定常
電流は存在しない。 （２）制御信号Ｓが“０”、電源端子２７にＶpp（例え
ば２０Ｖ）が印加されている場合。
【００２２】いま、入力信号Ｉｎとして２Ｖが印加され
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの０Ｖが与えられているので
オンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖに
なる。
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの０Ｖが与えられているので
オンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖに
なる。
【００２３】そして、ＰＭＯＳトランジスタ２１は、ゲ
ートに入力信号の２Ｖが与えられており、オフ状態にな
っている。また、デプレッション型の第２のトランジス
タ２６は、ゲートに出力信号の０Ｖが与えられており、
オン状態になっているが、その閾値電圧の絶対値までソ
ース（ノード）を充電した後にカットオフする。この結
果、電源端子２７からデプレッション型の第２のトラン
ジスタ２６およびＰＭＯＳトランジスタ２５を介して流
れる定常的な電流は存在しない。
ートに入力信号の２Ｖが与えられており、オフ状態にな
っている。また、デプレッション型の第２のトランジス
タ２６は、ゲートに出力信号の０Ｖが与えられており、
オン状態になっているが、その閾値電圧の絶対値までソ
ース（ノード）を充電した後にカットオフする。この結
果、電源端子２７からデプレッション型の第２のトラン
ジスタ２６およびＰＭＯＳトランジスタ２５を介して流
れる定常的な電流は存在しない。
【００２４】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの０Ｖが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの０Ｖが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
【００２５】そして、デプレッション型の第２のトラン
ジスタ２６は、ゲートに出力信号Ｏｕｔの２Ｖが与えら
れるのでオン状態になり、そのゲート電圧とその閾値電
圧の絶対値分とを加えた電圧をソース（ノードＡ）に出
力する。この時、ＰＭＯＳトランジスタ２５は、ゲート
に入力信号Ｉｎの０Ｖが与えられており、そのソース
（ノードＡ）の電圧がその閾値電圧の絶対値より高けれ
ばオン状態になっている。これにより、上記ノードＡの
電圧がレベル変換回路の出力ノードに現われ、この出力
電圧がデプレッション型の第２のトランジスタ２６を介
して前記ノードＡに帰還される。つまり、最終的には、
電源端子２７のＶppがレベル変換回路の出力ノードに現
われる。
ジスタ２６は、ゲートに出力信号Ｏｕｔの２Ｖが与えら
れるのでオン状態になり、そのゲート電圧とその閾値電
圧の絶対値分とを加えた電圧をソース（ノードＡ）に出
力する。この時、ＰＭＯＳトランジスタ２５は、ゲート
に入力信号Ｉｎの０Ｖが与えられており、そのソース
（ノードＡ）の電圧がその閾値電圧の絶対値より高けれ
ばオン状態になっている。これにより、上記ノードＡの
電圧がレベル変換回路の出力ノードに現われ、この出力
電圧がデプレッション型の第２のトランジスタ２６を介
して前記ノードＡに帰還される。つまり、最終的には、
電源端子２７のＶppがレベル変換回路の出力ノードに現
われる。
【００２６】この時、前記ＮＭＯＳトランジスタ２２お
よびデプレッション型の第１のトランジスタ２４がそれ
ぞれオフ状態になっているので、ＶccノードからＶssノ
ードに流れる定常電流は存在しない。次に、上記した図
７の回路における電源電圧マージンおよび閾値電圧のマ
ージンについて考察する。
よびデプレッション型の第１のトランジスタ２４がそれ
ぞれオフ状態になっているので、ＶccノードからＶssノ
ードに流れる定常電流は存在しない。次に、上記した図
７の回路における電源電圧マージンおよび閾値電圧のマ
ージンについて考察する。
【００２７】出力信号ＯｕｔとしてＶppを出力する場合
には、ＰＭＯＳトランジスタ２５がオンするためには、
ノードＡの充電電圧、つまり、デプレッション型の第１
のトランジスタ２４の閾値電圧Ｖth24の絶対値とデプレ
ッション型の第２のトランジスタ２６の閾値電圧Ｖth26
の絶対値とを加えた値が、ＰＭＯＳトランジスタ２５の
閾値電圧Ｖth25の絶対値より大きくなければならない。
ここで、Ｖth24とＶth26とが等しいとすると、 ２・｜Ｖth26｜ ＞ ｜Ｖth25｜ …（３） の関係を満足する必要がある。
には、ＰＭＯＳトランジスタ２５がオンするためには、
ノードＡの充電電圧、つまり、デプレッション型の第１
のトランジスタ２４の閾値電圧Ｖth24の絶対値とデプレ
ッション型の第２のトランジスタ２６の閾値電圧Ｖth26
の絶対値とを加えた値が、ＰＭＯＳトランジスタ２５の
閾値電圧Ｖth25の絶対値より大きくなければならない。
ここで、Ｖth24とＶth26とが等しいとすると、 ２・｜Ｖth26｜ ＞ ｜Ｖth25｜ …（３） の関係を満足する必要がある。
【００２８】また、デプレッション型の第１のトランジ
スタ２４は、ゲート電圧（制御信号Ｓ）が０Ｖ、ソース
電圧（インバータ２３の出力電圧）がＶccであるので、
ドレイン（レベル変換回路の出力ノード）の電圧がソー
ス側へ向かってリークしないためには、その閾値電圧Ｖ
th24の絶対値はＶccより小さくなければならない。 つまり、｜Ｖth24｜＝｜Ｖth26｜ ＜ Ｖcc …（４） の関係を満足する必要がある。
スタ２４は、ゲート電圧（制御信号Ｓ）が０Ｖ、ソース
電圧（インバータ２３の出力電圧）がＶccであるので、
ドレイン（レベル変換回路の出力ノード）の電圧がソー
ス側へ向かってリークしないためには、その閾値電圧Ｖ
th24の絶対値はＶccより小さくなければならない。 つまり、｜Ｖth24｜＝｜Ｖth26｜ ＜ Ｖcc …（４） の関係を満足する必要がある。
【００２９】一方、出力信号Ｏｕｔとして０Ｖを出力す
る場合には、ＰＭＯＳトランジスタ２５がオフし、電源
端子２７から貫通電流が流れないためには、ノードＡの
電圧、つまり、デプレッション型の第２のトランジスタ
２６の閾値電圧Ｖth26の絶対値からこの時の入力信号電
圧Ｖccを引いた値が、ＰＭＯＳトランジスタ２５の閾値
電圧Ｖth25の絶対値より小さくなければならない。 つまり、｜Ｖth26｜−Ｖcc ＜ ｜Ｖth25｜ …（５） の関係を満足する必要がある。
る場合には、ＰＭＯＳトランジスタ２５がオフし、電源
端子２７から貫通電流が流れないためには、ノードＡの
電圧、つまり、デプレッション型の第２のトランジスタ
２６の閾値電圧Ｖth26の絶対値からこの時の入力信号電
圧Ｖccを引いた値が、ＰＭＯＳトランジスタ２５の閾値
電圧Ｖth25の絶対値より小さくなければならない。 つまり、｜Ｖth26｜−Ｖcc ＜ ｜Ｖth25｜ …（５） の関係を満足する必要がある。
【００３０】図８は、上式（３）〜（５）に示した動作
条件を関係を満足する｜Ｖth25｜の領域および｜Ｖth26
｜の領域について、縦軸を｜Ｖth25｜、横軸を｜Ｖth26
｜として示すマップである。ここで、ＡはＰＭＯＳトラ
ンジスタ２５のオン時のマージン電圧、ＢはＰＭＯＳト
ランジスタ２５のオフ時のマージン電圧、Ｃはデプレッ
ション型の第２のトランジスタ２６のオフ時のマージン
電圧である。また、上式（４）、（５）については、Ｖ
cc＝１．３Ｖの場合を示している。
条件を関係を満足する｜Ｖth25｜の領域および｜Ｖth26
｜の領域について、縦軸を｜Ｖth25｜、横軸を｜Ｖth26
｜として示すマップである。ここで、ＡはＰＭＯＳトラ
ンジスタ２５のオン時のマージン電圧、ＢはＰＭＯＳト
ランジスタ２５のオフ時のマージン電圧、Ｃはデプレッ
ション型の第２のトランジスタ２６のオフ時のマージン
電圧である。また、上式（４）、（５）については、Ｖ
cc＝１．３Ｖの場合を示している。
【００３１】この図８から、｜Ｖth24｜、｜Ｖth25｜、
｜Ｖth26｜のバラツキの範囲がそれぞれ±０．３Ｖであ
るとすると、動作電源電圧の最低値Ｖccmin ＝１．３Ｖ
程度となり、それ以下の電源電圧では動作が不可能とな
り、例えば１．５Ｖ系のシステムでは動作マージンが殆
んどない。図９は、図５の回路の従来の改良例を示して
いる。
｜Ｖth26｜のバラツキの範囲がそれぞれ±０．３Ｖであ
るとすると、動作電源電圧の最低値Ｖccmin ＝１．３Ｖ
程度となり、それ以下の電源電圧では動作が不可能とな
り、例えば１．５Ｖ系のシステムでは動作マージンが殆
んどない。図９は、図５の回路の従来の改良例を示して
いる。
【００３２】この回路は、図５の回路に対して、Ｖccあ
るいはＶppを出力する時の動作の高速化を図るために、
ＶccノードとノードＡとの間にデプレッション型の第２
のＮＭＯＳトランジスタ１６を付加接続し、そのゲート
に入力信号Ｉｎを与えるようにしたものである。
るいはＶppを出力する時の動作の高速化を図るために、
ＶccノードとノードＡとの間にデプレッション型の第２
のＮＭＯＳトランジスタ１６を付加接続し、そのゲート
に入力信号Ｉｎを与えるようにしたものである。
【００３３】図９の回路によれば、０Ｖを出力している
時にノードＡをＶccに充電しておき、ＶccあるいはＶpp
を出力する時に、出力ノードからの帰還を高速化するこ
とが可能になる。図１０は、図７の回路の従来の改良例
を示している。
時にノードＡをＶccに充電しておき、ＶccあるいはＶpp
を出力する時に、出力ノードからの帰還を高速化するこ
とが可能になる。図１０は、図７の回路の従来の改良例
を示している。
【００３４】この回路は、図７の回路に対して、Ｖccあ
るいはＶppを出力する時の動作の高速化を図るために、
ＶccノードとノードＡとの間にデプレッション型の第３
のＮＭＯＳトランジスタ２９およびＰＭＯＳトランジス
タ２８を直列に付加接続し、上記デプレッション型の第
３のトランジスタ２９のゲートに入力信号Ｉｎを与え、
上記ＰＭＯＳトランジスタ２８のゲートにインバータ２
３の出力信号を与えるようにしたものである。
るいはＶppを出力する時の動作の高速化を図るために、
ＶccノードとノードＡとの間にデプレッション型の第３
のＮＭＯＳトランジスタ２９およびＰＭＯＳトランジス
タ２８を直列に付加接続し、上記デプレッション型の第
３のトランジスタ２９のゲートに入力信号Ｉｎを与え、
上記ＰＭＯＳトランジスタ２８のゲートにインバータ２
３の出力信号を与えるようにしたものである。
【００３５】図１０の回路によれば、０Ｖを出力してい
る時にノードＡをＶccに充電しておき、ＶccあるいはＶ
ppを出力する時に出力ノードからの帰還を高速化するこ
とが可能になる。
る時にノードＡをＶccに充電しておき、ＶccあるいはＶ
ppを出力する時に出力ノードからの帰還を高速化するこ
とが可能になる。
【００３６】しかし、図９および図１０の回路は、図５
および図７の回路と同様に、電源電圧が２Ｖ以下でのト
ランジスタの閾値変動のバラツキを考慮すると、例えば
１．５Ｖ系のシステムでは動作が不可能あるいは動作マ
ージンが殆んどないという問題がある。
および図７の回路と同様に、電源電圧が２Ｖ以下でのト
ランジスタの閾値変動のバラツキを考慮すると、例えば
１．５Ｖ系のシステムでは動作が不可能あるいは動作マ
ージンが殆んどないという問題がある。
【００３７】
【発明が解決しようとする課題】上記したように従来の
レベル変換回路は、動作電源電圧の最低値が低いシステ
ム（例えば１．５Ｖ系のシステム）において動作が不可
能あるいは動作マージンが殆んどないという問題があっ
た。
レベル変換回路は、動作電源電圧の最低値が低いシステ
ム（例えば１．５Ｖ系のシステム）において動作が不可
能あるいは動作マージンが殆んどないという問題があっ
た。
【００３８】本発明は上記の問題点を解決すべくなされ
たもので、動作電源電圧の最低値が低いシステム（例え
ば１．５Ｖ系のシステム）においても、使用するＭＯＳ
トランジスタの閾値のマージンを十分に確保して動作可
能とし、しかも、定常的な電流の発生を防止し得るレベ
ル変換回路を提供することを目的とする。
たもので、動作電源電圧の最低値が低いシステム（例え
ば１．５Ｖ系のシステム）においても、使用するＭＯＳ
トランジスタの閾値のマージンを十分に確保して動作可
能とし、しかも、定常的な電流の発生を防止し得るレベ
ル変換回路を提供することを目的とする。
【００３９】
【課題を解決するための手段】本発明のレベル変換回路
は、入力ノードからの入力信号を反転するインバータ回
路と、電源端子と上記インバータ回路の電源電圧供給ノ
ードとの間にドレイン・ソース間が接続され、ゲートが
上記インバータ回路の出力ノードに接続されたデプレッ
ション型の第１のＭＯＳトランジスタと、この第１のＭ
ＯＳトランジスタとドレイン同士、ソース同士が接続さ
れ、ゲートに前記入力信号とは論理レベルが反転関係に
ある信号が与えられるデプレッション型の第２のＭＯＳ
トランジスタとを具備することを特徴とする。
は、入力ノードからの入力信号を反転するインバータ回
路と、電源端子と上記インバータ回路の電源電圧供給ノ
ードとの間にドレイン・ソース間が接続され、ゲートが
上記インバータ回路の出力ノードに接続されたデプレッ
ション型の第１のＭＯＳトランジスタと、この第１のＭ
ＯＳトランジスタとドレイン同士、ソース同士が接続さ
れ、ゲートに前記入力信号とは論理レベルが反転関係に
ある信号が与えられるデプレッション型の第２のＭＯＳ
トランジスタとを具備することを特徴とする。
【００４０】
【作用】電源端子に電源電圧Ｖccあるいはこれより高い
電圧Ｖppが印加され、入力ノードに電源電圧Ｖccと０Ｖ
との間で反転する力信号が入力する場合、インバータ回
路の出力ノードにＶccあるいはＶppを出力する動作時
に、その初期に前記第２のＭＯＳトランジスタによりＣ
ＭＯＳインバータ回路の電源電圧供給ノードを十分高い
電圧に充電することが可能になる。
電圧Ｖppが印加され、入力ノードに電源電圧Ｖccと０Ｖ
との間で反転する力信号が入力する場合、インバータ回
路の出力ノードにＶccあるいはＶppを出力する動作時
に、その初期に前記第２のＭＯＳトランジスタによりＣ
ＭＯＳインバータ回路の電源電圧供給ノードを十分高い
電圧に充電することが可能になる。
【００４１】これにより、動作電源電圧の最低値が低い
システム（例えば１．５Ｖ系のシステム）においても、
使用するＭＯＳトランジスタの閾値のマージンを十分に
確保して動作可能とし、動作電圧範囲を広くし、しか
も、定常的な電流の発生を防止することが可能になる。
システム（例えば１．５Ｖ系のシステム）においても、
使用するＭＯＳトランジスタの閾値のマージンを十分に
確保して動作可能とし、動作電圧範囲を広くし、しか
も、定常的な電流の発生を防止することが可能になる。
【００４２】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は、本発明の第１実施例に係るレベル
変換回路を示している。
に説明する。図１は、本発明の第１実施例に係るレベル
変換回路を示している。
【００４３】図１の回路において、１５は電源電圧Ｖcc
あるいはこれより高い電圧（プログラム電圧）Ｖppが印
加される電源端子、Ｖssは基準電圧（接地電位）、Ｉｎ
は入力信号、１３は上記入力信号Ｉｎを反転するＣＭＯ
Ｓインバータ、ＯｕｔはＣＭＯＳインバータの出力信号
（レベル変換信号の出力信号）である。
あるいはこれより高い電圧（プログラム電圧）Ｖppが印
加される電源端子、Ｖssは基準電圧（接地電位）、Ｉｎ
は入力信号、１３は上記入力信号Ｉｎを反転するＣＭＯ
Ｓインバータ、ＯｕｔはＣＭＯＳインバータの出力信号
（レベル変換信号の出力信号）である。
【００４４】上記ＣＭＯＳインバータ１３は、電源電圧
供給ノードＡとＶssノードとの間に、ＰＭＯＳトランジ
スタ１１およびＮＭＯＳトランジスタ１２が直列に接続
され、両者のゲートは入力ノードに共通に接続されて入
力信号Ｉｎが与えられ、上記ＰＭＯＳトランジスタ１１
およびＮＭＯＳトランジスタ１２のドレイン相互接続ノ
ードが出力ノードになっていいる。
供給ノードＡとＶssノードとの間に、ＰＭＯＳトランジ
スタ１１およびＮＭＯＳトランジスタ１２が直列に接続
され、両者のゲートは入力ノードに共通に接続されて入
力信号Ｉｎが与えられ、上記ＰＭＯＳトランジスタ１１
およびＮＭＯＳトランジスタ１２のドレイン相互接続ノ
ードが出力ノードになっていいる。
【００４５】１４は電源端子１５と上記ＣＭＯＳインバ
ータ１３の電源電圧供給ノードＡとの間にドレイン・ソ
ース間が接続され、ゲートが上記ＣＭＯＳインバータ１
３の出力ノードに接続されたデプレッション型の第１の
ＮＭＯＳトランジスタである。
ータ１３の電源電圧供給ノードＡとの間にドレイン・ソ
ース間が接続され、ゲートが上記ＣＭＯＳインバータ１
３の出力ノードに接続されたデプレッション型の第１の
ＮＭＯＳトランジスタである。
【００４６】１７は上記第１のＭＯＳトランジスタ１４
とドレイン同士、ソース同士が接続され、ゲートに前記
入力信号Ｉｎとは論理レベルが反転関係にある信号／Ｉ
ｎが与えられるデプレッション型の第２のＮＭＯＳトラ
ンジスタである。次に、図１の回路の動作を説明する。 （１）電源端子１５にＶcc（例えば５Ｖ）が印加されて
いる場合。
とドレイン同士、ソース同士が接続され、ゲートに前記
入力信号Ｉｎとは論理レベルが反転関係にある信号／Ｉ
ｎが与えられるデプレッション型の第２のＮＭＯＳトラ
ンジスタである。次に、図１の回路の動作を説明する。 （１）電源端子１５にＶcc（例えば５Ｖ）が印加されて
いる場合。
【００４７】いま、入力信号Ｉｎとして５Ｖが印加され
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖになる。この時、デプレッション型の第
１のトランジスタ１４は、ドレインに電源端子１５から
５Ｖが印加され、ゲートに０Ｖが与えられているので、
その閾値電圧の絶対値が５Ｖ以下であるなら、そのソー
ス（ＰＭＯＳトランジスタ１１との接続ノードＡ）を上
記閾値電圧の絶対値まで充電した後にカットオフする。
また、デプレッション型の第２のトランジスタ１７は、
ドレインに電源端子１５から５Ｖが印加され、ゲートに
入力信号Ｉｎの反転レベルである０Ｖが与えられている
ので、その閾値電圧の絶対値が５Ｖ以下であるなら、そ
のソース（ノードＡ）を上記閾値電圧の絶対値まで充電
した後にカットオフする。
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖになる。この時、デプレッション型の第
１のトランジスタ１４は、ドレインに電源端子１５から
５Ｖが印加され、ゲートに０Ｖが与えられているので、
その閾値電圧の絶対値が５Ｖ以下であるなら、そのソー
ス（ＰＭＯＳトランジスタ１１との接続ノードＡ）を上
記閾値電圧の絶対値まで充電した後にカットオフする。
また、デプレッション型の第２のトランジスタ１７は、
ドレインに電源端子１５から５Ｖが印加され、ゲートに
入力信号Ｉｎの反転レベルである０Ｖが与えられている
ので、その閾値電圧の絶対値が５Ｖ以下であるなら、そ
のソース（ノードＡ）を上記閾値電圧の絶対値まで充電
した後にカットオフする。
【００４８】そして、ＰＭＯＳトランジスタ１１は、ゲ
ートに５Ｖが与えられており、ソース（デプレッション
型の第１のトランジスタ１４、第２のトランジスタ１７
との接続ノードＡ）が第１のトランジスタ１４、第２の
トランジスタ１７の閾値電圧の絶対値まで低下している
のでオフになる。この結果、電源端子１５から第１のト
ランジスタ１４、第２のトランジスタ１７およびＰＭＯ
Ｓトランジスタ１１を介して流れる定常的な電流は存在
しない。
ートに５Ｖが与えられており、ソース（デプレッション
型の第１のトランジスタ１４、第２のトランジスタ１７
との接続ノードＡ）が第１のトランジスタ１４、第２の
トランジスタ１７の閾値電圧の絶対値まで低下している
のでオフになる。この結果、電源端子１５から第１のト
ランジスタ１４、第２のトランジスタ１７およびＰＭＯ
Ｓトランジスタ１１を介して流れる定常的な電流は存在
しない。
【００４９】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ１２がオフにな
る。そして、デプレッション型の第２のトランジスタ１
７は、ドレインに電源端子１５から５Ｖが印加され、ゲ
ートに入力信号Ｉｎの反転レベルである５Ｖが与えられ
ているのでオンになり、そのソース（ノードＡ）に電源
端子１５の５Ｖを出力する。また、ＰＭＯＳトランジス
タ１１は、ゲートに０Ｖが与えられており、ソース（ノ
ードＡ）が５Ｖになっているのでオンになる。
印加されると、ＮＭＯＳトランジスタ１２がオフにな
る。そして、デプレッション型の第２のトランジスタ１
７は、ドレインに電源端子１５から５Ｖが印加され、ゲ
ートに入力信号Ｉｎの反転レベルである５Ｖが与えられ
ているのでオンになり、そのソース（ノードＡ）に電源
端子１５の５Ｖを出力する。また、ＰＭＯＳトランジス
タ１１は、ゲートに０Ｖが与えられており、ソース（ノ
ードＡ）が５Ｖになっているのでオンになる。
【００５０】従って、電源端子１５に印加されているＶ
cc＝５Ｖが出力信号に現われる。この時、ＮＭＯＳトラ
ンジスタ１２がオフになっているので、電源端子１５か
らＶssノードに流れる定常的な電流は存在しない。 （２）電源端子にＶpp（例えば２０Ｖ）が印加されてい
る場合。
cc＝５Ｖが出力信号に現われる。この時、ＮＭＯＳトラ
ンジスタ１２がオフになっているので、電源端子１５か
らＶssノードに流れる定常的な電流は存在しない。 （２）電源端子にＶpp（例えば２０Ｖ）が印加されてい
る場合。
【００５１】いま、入力信号Ｉｎとして５Ｖが印加され
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖになる。この時、デプレッション型の第
１のトランジスタ１４および第２のトランジスタ１７
は、それぞれドレインに電源端子１５から２０Ｖが印加
されており、それぞれゲートに０Ｖが与えられているの
で、それぞれソース（ノードＡ）をそれぞれの閾値電圧
の絶対値まで充電した後にカットオフする。そして、Ｐ
ＭＯＳトランジスタ１１は、ゲートに５Ｖが与えられて
おり、ソース（ノードＡ）がデプレッション型の第１の
トランジスタ１４および第２のトランジスタ１７の閾値
電圧の絶対値まで低下しているのでオフになる。この結
果、電源端子１５から第１のトランジスタ１４、第２の
トランジスタ１７およびＰＭＯＳトランジスタ１１を介
して流れる定常的な電流は存在しない。
ると、ＮＭＯＳトランジスタ１２がオンになり、出力信
号Ｏｕｔが０Ｖになる。この時、デプレッション型の第
１のトランジスタ１４および第２のトランジスタ１７
は、それぞれドレインに電源端子１５から２０Ｖが印加
されており、それぞれゲートに０Ｖが与えられているの
で、それぞれソース（ノードＡ）をそれぞれの閾値電圧
の絶対値まで充電した後にカットオフする。そして、Ｐ
ＭＯＳトランジスタ１１は、ゲートに５Ｖが与えられて
おり、ソース（ノードＡ）がデプレッション型の第１の
トランジスタ１４および第２のトランジスタ１７の閾値
電圧の絶対値まで低下しているのでオフになる。この結
果、電源端子１５から第１のトランジスタ１４、第２の
トランジスタ１７およびＰＭＯＳトランジスタ１１を介
して流れる定常的な電流は存在しない。
【００５２】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ１２がオフにな
る。そして、デプレッション型の第２のトランジスタ１
７は、ドレインに電源端子１５から２０Ｖが印加され、
ゲートに入力信号Ｉｎの反転レベルである５Ｖが与えら
れているのでオンになり、そのソース（ノードＡ）を５
Ｖにその閾値電圧の絶対値分を加えた電圧まで充電す
る。
印加されると、ＮＭＯＳトランジスタ１２がオフにな
る。そして、デプレッション型の第２のトランジスタ１
７は、ドレインに電源端子１５から２０Ｖが印加され、
ゲートに入力信号Ｉｎの反転レベルである５Ｖが与えら
れているのでオンになり、そのソース（ノードＡ）を５
Ｖにその閾値電圧の絶対値分を加えた電圧まで充電す
る。
【００５３】また、ＰＭＯＳトランジスタ１１は、ゲー
トに０Ｖが与えられており、ソース（ノードＡ）が５Ｖ
より高くなっているのでオンになるので、出力信号Ｏｕ
ｔは５Ｖにデプレッション型の第２のトランジスタ１７
の閾値電圧の絶対値分を加えた電圧になる。
トに０Ｖが与えられており、ソース（ノードＡ）が５Ｖ
より高くなっているのでオンになるので、出力信号Ｏｕ
ｔは５Ｖにデプレッション型の第２のトランジスタ１７
の閾値電圧の絶対値分を加えた電圧になる。
【００５４】この出力電圧がデプレッション型の第１の
トランジスタ１４のゲートに帰還されるので、そのソー
ス（ノードＡ）はデプレッション型の第１のトランジス
タ１４のゲート電圧分だけさらに上昇する。そして、最
終的には、電源端子１５に印加されているＶpp＝２０Ｖ
が出力信号に現われる。この時、ＮＭＯＳトランジスタ
１２がオフになっているので、電源端子１５からＶssノ
ードに流れる定常的な電流は存在しない。次に、上記し
た図１の回路における電源電圧マージンおよび閾値電圧
のマージンについて考察する。
トランジスタ１４のゲートに帰還されるので、そのソー
ス（ノードＡ）はデプレッション型の第１のトランジス
タ１４のゲート電圧分だけさらに上昇する。そして、最
終的には、電源端子１５に印加されているＶpp＝２０Ｖ
が出力信号に現われる。この時、ＮＭＯＳトランジスタ
１２がオフになっているので、電源端子１５からＶssノ
ードに流れる定常的な電流は存在しない。次に、上記し
た図１の回路における電源電圧マージンおよび閾値電圧
のマージンについて考察する。
【００５５】出力信号ＯｕｔとしてＶccを出力する場合
には、通常のＣＭＯＳインバータの動作と同等であり、
ノードＡがＶccの時にＰＭＯＳトランジスタ１１がオン
すればよい。 つまり、 Ｖcc ＞ ｜Ｖth11｜ …（６） の関係を満足する必要がある。
には、通常のＣＭＯＳインバータの動作と同等であり、
ノードＡがＶccの時にＰＭＯＳトランジスタ１１がオン
すればよい。 つまり、 Ｖcc ＞ ｜Ｖth11｜ …（６） の関係を満足する必要がある。
【００５６】出力信号ＯｕｔとしてＶppを出力する場合
には、ＰＭＯＳトランジスタ１１がオンするためには、
ノードＡに充電される電圧、つまり、Ｖccにデプレッシ
ョン型の第２のトランジスタ１７の閾値電圧Ｖth17の絶
対値分を加えた電圧がＰＭＯＳトランジスタ１１の閾値
電圧Ｖth11の絶対値より大きければよい。ここで、Ｖth
14とＶth17とが等しいとすると、 Ｖcc＋｜Ｖth14｜ ＞ ｜Ｖth11｜ …（７） の関係を満足する必要がある。
には、ＰＭＯＳトランジスタ１１がオンするためには、
ノードＡに充電される電圧、つまり、Ｖccにデプレッシ
ョン型の第２のトランジスタ１７の閾値電圧Ｖth17の絶
対値分を加えた電圧がＰＭＯＳトランジスタ１１の閾値
電圧Ｖth11の絶対値より大きければよい。ここで、Ｖth
14とＶth17とが等しいとすると、 Ｖcc＋｜Ｖth14｜ ＞ ｜Ｖth11｜ …（７） の関係を満足する必要がある。
【００５７】一方、出力信号Ｏｕｔとして０Ｖを出力す
る場合には、ＰＭＯＳトランジスタ１１がオフし、電源
端子１５からＰＭＯＳトランジスタ１１を介して定常的
な電流が流れないためには、ノードＡの電圧、つまり、
デプレッション型の第１のトランジスタ１４の閾値電圧
Ｖth14の絶対値からこの時の入力信号電圧Ｖccを引いた
値が、ＰＭＯＳトランジスタ１１の閾値電圧Ｖth11の絶
対値より小さければよい。 つまり、｜Ｖth14｜−Ｖcc ＜ ｜Ｖth11｜ …（８） の関係を満足する必要がある。
る場合には、ＰＭＯＳトランジスタ１１がオフし、電源
端子１５からＰＭＯＳトランジスタ１１を介して定常的
な電流が流れないためには、ノードＡの電圧、つまり、
デプレッション型の第１のトランジスタ１４の閾値電圧
Ｖth14の絶対値からこの時の入力信号電圧Ｖccを引いた
値が、ＰＭＯＳトランジスタ１１の閾値電圧Ｖth11の絶
対値より小さければよい。 つまり、｜Ｖth14｜−Ｖcc ＜ ｜Ｖth11｜ …（８） の関係を満足する必要がある。
【００５８】図２は、上式（６）〜（８）に示した動作
条件を関係を満足する｜Ｖth14｜の領域および｜Ｖth11
｜の領域について、縦軸を｜Ｖth11｜、横軸を｜Ｖth14
｜として示すマップである。ここで、ＡはＰＭＯＳトラ
ンジスタ１１のオン時のマージン電圧、ＢはＰＭＯＳト
ランジスタ１１のオフ時のマージン電圧である。また、
上式（７）、（８）については、Ｖcc＝０．９Ｖの場合
を示している。この図２から、各閾値電圧のバラツキの
範囲がそれぞれ±０．３Ｖであるとすると、動作電源電
圧の最低値Ｖccmin ＝０．９Ｖ程度となる。即ち、上記
した図２の回路は、動作電源電圧を従来より大幅に低下
させることが可能になり、例えば１．５Ｖ系のシステム
でも十分に使用可能になる。図３は、本発明の第２実施
例に係るレベル変換回路を示している。
条件を関係を満足する｜Ｖth14｜の領域および｜Ｖth11
｜の領域について、縦軸を｜Ｖth11｜、横軸を｜Ｖth14
｜として示すマップである。ここで、ＡはＰＭＯＳトラ
ンジスタ１１のオン時のマージン電圧、ＢはＰＭＯＳト
ランジスタ１１のオフ時のマージン電圧である。また、
上式（７）、（８）については、Ｖcc＝０．９Ｖの場合
を示している。この図２から、各閾値電圧のバラツキの
範囲がそれぞれ±０．３Ｖであるとすると、動作電源電
圧の最低値Ｖccmin ＝０．９Ｖ程度となる。即ち、上記
した図２の回路は、動作電源電圧を従来より大幅に低下
させることが可能になり、例えば１．５Ｖ系のシステム
でも十分に使用可能になる。図３は、本発明の第２実施
例に係るレベル変換回路を示している。
【００５９】図３において、２３はＣＭＯＳインバータ
であり、ＶccノードとＶssノードとの間にＰＭＯＳトラ
ンジスタ２１およびＮＭＯＳトランジスタ２２が直列に
接続され、両者のゲートは入力ノードに共通に接続され
て入力信号Ｉｎが与えられる。上記ＰＭＯＳトランジス
タ２１およびＮＭＯＳトランジスタ２２のドレイン相互
接続ノード（ＣＭＯＳインバータ２３の出力ノード）と
レベル変換回路の出力ノードとの間にデプレッション型
の第１のＮＭＯＳトランジスタ２４のソース・ドレイン
間が接続されており、このトランジスタ２４のゲートに
は制御信号Ｓが与えられる。
であり、ＶccノードとＶssノードとの間にＰＭＯＳトラ
ンジスタ２１およびＮＭＯＳトランジスタ２２が直列に
接続され、両者のゲートは入力ノードに共通に接続され
て入力信号Ｉｎが与えられる。上記ＰＭＯＳトランジス
タ２１およびＮＭＯＳトランジスタ２２のドレイン相互
接続ノード（ＣＭＯＳインバータ２３の出力ノード）と
レベル変換回路の出力ノードとの間にデプレッション型
の第１のＮＭＯＳトランジスタ２４のソース・ドレイン
間が接続されており、このトランジスタ２４のゲートに
は制御信号Ｓが与えられる。
【００６０】そして、電源電圧Ｖccあるいは高電圧Ｖpp
が印加される電源端子２７と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第２のＮＭＯＳト
ランジスタ２６およびＰＭＯＳトランジスタ２５が直列
に接続されている。そして、上記第２のＮＭＯＳトラン
ジスタ２６のゲートは上記レベル変換回路の出力ノード
に接続されて出力信号Ｏｕｔが与えられ、上記ＰＭＯＳ
トランジスタ２５のゲートは前記入力ノードに接続され
て入力信号Ｉｎが与えられる。
が印加される電源端子２７と上記レベル変換回路の出力
ノードとの間に、デプレッション型の第２のＮＭＯＳト
ランジスタ２６およびＰＭＯＳトランジスタ２５が直列
に接続されている。そして、上記第２のＮＭＯＳトラン
ジスタ２６のゲートは上記レベル変換回路の出力ノード
に接続されて出力信号Ｏｕｔが与えられ、上記ＰＭＯＳ
トランジスタ２５のゲートは前記入力ノードに接続され
て入力信号Ｉｎが与えられる。
【００６１】さらに、上記デプレッション型の第２のＭ
ＯＳトランジスタ２６とドレイン同士、ソース同士が接
続され、ゲートに前記入力信号Ｉｎとは論理レベルが反
転関係にある信号（ＣＭＯＳインバータ回路２３の出力
信号と同じ論理レベルの信号）が与えられるデプレッシ
ョン型の第３のＮＭＯＳトランジスタ３０が設けられて
いる。本例では、上記第３のＮＭＯＳトランジスタ３０
のゲートは前記ＣＭＯＳインバータ２３の出力ノードに
接続されている。次に、図３の回路の動作を説明する。
ＯＳトランジスタ２６とドレイン同士、ソース同士が接
続され、ゲートに前記入力信号Ｉｎとは論理レベルが反
転関係にある信号（ＣＭＯＳインバータ回路２３の出力
信号と同じ論理レベルの信号）が与えられるデプレッシ
ョン型の第３のＮＭＯＳトランジスタ３０が設けられて
いる。本例では、上記第３のＮＭＯＳトランジスタ３０
のゲートは前記ＣＭＯＳインバータ２３の出力ノードに
接続されている。次に、図３の回路の動作を説明する。
【００６２】この回路において、制御信号Ｓの論理レベ
ル“１”はＶcc（例えば２Ｖ）、論理レベル“０”は０
Ｖであるものとする。また、制御信号Ｓが“１”の時は
電源端子にＶccが印加され、制御信号Ｓが“０”の時は
電源端子２７にＶppが印加されるものとする。 （１）制御信号Ｓが“１”、電源端子２７にＶccが印加
されている場合。
ル“１”はＶcc（例えば２Ｖ）、論理レベル“０”は０
Ｖであるものとする。また、制御信号Ｓが“１”の時は
電源端子にＶccが印加され、制御信号Ｓが“０”の時は
電源端子２７にＶppが印加されるものとする。 （１）制御信号Ｓが“１”、電源端子２７にＶccが印加
されている場合。
【００６３】いま、入力信号Ｉｎとして２Ｖが印加され
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの“１”が与えられているの
でオンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖ
になる。
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの“１”が与えられているの
でオンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖ
になる。
【００６４】そして、デプレッション型の第２のトラン
ジスタ２６および第３のトランジスタ３０は、それぞれ
ドレインに電源端子２７から２Ｖが印加されており、そ
れぞれゲートに“０”が与えられているのでオン状態に
なっているが、それぞれの閾値電圧の絶対値が２Ｖ以下
であるなら、それぞれのソース（ＰＭＯＳトランジスタ
２５との接続ノードＡ）を上記閾値電圧の絶対値まで充
電した後にカットオフする。
ジスタ２６および第３のトランジスタ３０は、それぞれ
ドレインに電源端子２７から２Ｖが印加されており、そ
れぞれゲートに“０”が与えられているのでオン状態に
なっているが、それぞれの閾値電圧の絶対値が２Ｖ以下
であるなら、それぞれのソース（ＰＭＯＳトランジスタ
２５との接続ノードＡ）を上記閾値電圧の絶対値まで充
電した後にカットオフする。
【００６５】そして、ＰＭＯＳトランジスタ２５は、ゲ
ートに２Ｖが与えられており、ゲートとソース（デプレ
ッション型の第２のトランジスタ２６、第３のトランジ
スタ３０との接続ノードＡ）との電位差がその閾値電圧
の絶対値より小さければカットオフする。この結果、電
源端子２７からデプレッション型の第２のトランジスタ
２６、第３のトランジスタ３０およびＰＭＯＳトランジ
スタ２５を介して定常的な電流が流れることはない。
ートに２Ｖが与えられており、ゲートとソース（デプレ
ッション型の第２のトランジスタ２６、第３のトランジ
スタ３０との接続ノードＡ）との電位差がその閾値電圧
の絶対値より小さければカットオフする。この結果、電
源端子２７からデプレッション型の第２のトランジスタ
２６、第３のトランジスタ３０およびＰＭＯＳトランジ
スタ２５を介して定常的な電流が流れることはない。
【００６６】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの２Ｖが与えられて
いるのでオンになり、レベル変換回路の出力信号Ｏｕｔ
は２Ｖになる。
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの２Ｖが与えられて
いるのでオンになり、レベル変換回路の出力信号Ｏｕｔ
は２Ｖになる。
【００６７】そして、デプレッション型の第２のトラン
ジスタ２６および第３のトランジスタ３０は、それぞれ
ゲートに２Ｖが与えられてオン状態になっており、ＰＭ
ＯＳトランジスタ２５は、ゲートに入力信号の０Ｖが与
えられオン状態になっているので、電源端子２７の２Ｖ
がレベル変換回路の出力ノードに現われる。
ジスタ２６および第３のトランジスタ３０は、それぞれ
ゲートに２Ｖが与えられてオン状態になっており、ＰＭ
ＯＳトランジスタ２５は、ゲートに入力信号の０Ｖが与
えられオン状態になっているので、電源端子２７の２Ｖ
がレベル変換回路の出力ノードに現われる。
【００６８】この時、前記ＮＭＯＳトランジスタ２２が
オフ状態になっているので、ＶccノードからＰＭＯＳト
ランジスタ２１を介して、あるいは、電源端子２７から
デプレッション型の第２のトランジスタ２６、第３のト
ランジスタ３０およびＰＭＯＳトランジスタ２５を介し
てＶssノードに流れる定常電流は存在しない。 （２）制御信号Ｓが“０”、電源端子２７にＶpp（例え
ば２０Ｖ）が印加されている場合。
オフ状態になっているので、ＶccノードからＰＭＯＳト
ランジスタ２１を介して、あるいは、電源端子２７から
デプレッション型の第２のトランジスタ２６、第３のト
ランジスタ３０およびＰＭＯＳトランジスタ２５を介し
てＶssノードに流れる定常電流は存在しない。 （２）制御信号Ｓが“０”、電源端子２７にＶpp（例え
ば２０Ｖ）が印加されている場合。
【００６９】いま、入力信号Ｉｎとして２Ｖが印加され
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの“０”が与えられているの
でオンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖ
になる。
ると、ＰＭＯＳトランジスタ２１がオフ、ＮＭＯＳトラ
ンジスタ２２がオンになり、インバータ２３の出力ノー
ドが０Ｖになる。このインバータ２３の出力ノードに接
続されているデプレッション型の第１のトランジスタ２
４は、ゲートに制御信号Ｓの“０”が与えられているの
でオンになり、レベル変換回路の出力信号Ｏｕｔは０Ｖ
になる。
【００７０】そして、ＰＭＯＳトランジスタ２５は、ゲ
ートに入力信号の２Ｖが与えられており、オフ状態にな
っている。また、デプレッション型の第２のトランジス
タ２６および第３のトランジスタ３０は、それぞれゲー
トに０Ｖが与えられており、それぞれオン状態になって
いるが、それぞれの閾値電圧の絶対値までソース（ノー
ド）を充電した後にカットオフする。この結果、電源端
子２７からデプレッション型の第２のトランジスタ２
６、第３のトランジスタ３０およびＰＭＯＳトランジス
タ２５を介して流れる定常的な電流は存在しない。
ートに入力信号の２Ｖが与えられており、オフ状態にな
っている。また、デプレッション型の第２のトランジス
タ２６および第３のトランジスタ３０は、それぞれゲー
トに０Ｖが与えられており、それぞれオン状態になって
いるが、それぞれの閾値電圧の絶対値までソース（ノー
ド）を充電した後にカットオフする。この結果、電源端
子２７からデプレッション型の第２のトランジスタ２
６、第３のトランジスタ３０およびＰＭＯＳトランジス
タ２５を介して流れる定常的な電流は存在しない。
【００７１】これに対して、入力信号Ｉｎとして０Ｖが
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの０Ｖが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
印加されると、ＮＭＯＳトランジスタ２２がオフ、ＰＭ
ＯＳトランジスタ２１がオンになり、インバータ２３の
出力ノードが２Ｖになる。このインバータ２３の出力ノ
ードに接続されているデプレッション型の第１のトラン
ジスタ２４は、ゲートに制御信号Ｓの０Ｖが与えられて
いるのでオンになるが、その閾値電圧の絶対値までレベ
ル変換回路の出力ノードを充電した後にカットオフす
る。
【００７２】そして、デプレッション型の第３のトラン
ジスタ３０は、ゲートにインバータ２３の出力である２
Ｖが与えられるのでオン状態になり、そのゲート電圧Ｖ
ccとその閾値電圧の絶対値分とを加えた電圧をソース
（ノードＡ）に出力する。この時、ＰＭＯＳトランジス
タ２５は、ゲートに入力信号Ｉｎの０Ｖが与えられてお
り、そのソース（ノードＡ）電圧がその閾値電圧の絶対
値より高ければオン状態になっている。これにより、上
記ノードＡの電圧がレベル変換回路の出力ノードに現わ
れ、この出力電圧がデプレッション型の第２のトランジ
スタ２６を介して前記ノードＡに帰還される。つまり、
最終的には、電源端子２７のＶppがレベル変換回路の出
力ノードに現われる。
ジスタ３０は、ゲートにインバータ２３の出力である２
Ｖが与えられるのでオン状態になり、そのゲート電圧Ｖ
ccとその閾値電圧の絶対値分とを加えた電圧をソース
（ノードＡ）に出力する。この時、ＰＭＯＳトランジス
タ２５は、ゲートに入力信号Ｉｎの０Ｖが与えられてお
り、そのソース（ノードＡ）電圧がその閾値電圧の絶対
値より高ければオン状態になっている。これにより、上
記ノードＡの電圧がレベル変換回路の出力ノードに現わ
れ、この出力電圧がデプレッション型の第２のトランジ
スタ２６を介して前記ノードＡに帰還される。つまり、
最終的には、電源端子２７のＶppがレベル変換回路の出
力ノードに現われる。
【００７３】この時、前記ＮＭＯＳトランジスタ２２お
よびデプレッション型の第１のトランジスタ２４がそれ
ぞれオフ状態になっているので、Ｖccノードおよび電源
端子２７からＶssノードに流れる定常電流は存在しな
い。次に、上記した図３の回路における電源電圧マージ
ンおよび閾値電圧のマージンについて考察する。
よびデプレッション型の第１のトランジスタ２４がそれ
ぞれオフ状態になっているので、Ｖccノードおよび電源
端子２７からＶssノードに流れる定常電流は存在しな
い。次に、上記した図３の回路における電源電圧マージ
ンおよび閾値電圧のマージンについて考察する。
【００７４】出力信号ＯｕｔとしてＶccを出力する場合
には、通常のＣＭＯＳインバータの動作と同等であり、
ノードＡがＶccの時にＰＭＯＳトランジスタ２５がオン
すればよい。 つまり、 Ｖcc ＞ ｜Ｖth25｜ …（９） の関係を満足する必要がある。
には、通常のＣＭＯＳインバータの動作と同等であり、
ノードＡがＶccの時にＰＭＯＳトランジスタ２５がオン
すればよい。 つまり、 Ｖcc ＞ ｜Ｖth25｜ …（９） の関係を満足する必要がある。
【００７５】出力信号ＯｕｔとしてＶppを出力する場合
には、ＰＭＯＳトランジスタ２５がオンするためには、
ノードＡに充電される電圧、つまり、Ｖccにデプレッシ
ョン型の第２のトランジスタ２６の閾値電圧Ｖth26の絶
対値分を加えた電圧がＰＭＯＳトランジスタ２５の閾値
電圧Ｖth25の絶対値より大きければよい。
には、ＰＭＯＳトランジスタ２５がオンするためには、
ノードＡに充電される電圧、つまり、Ｖccにデプレッシ
ョン型の第２のトランジスタ２６の閾値電圧Ｖth26の絶
対値分を加えた電圧がＰＭＯＳトランジスタ２５の閾値
電圧Ｖth25の絶対値より大きければよい。
【００７６】また、デプレッション型の第１のトランジ
スタ２４は、ゲート電圧（制御信号Ｓ）が０Ｖ、ソース
電圧（インバータ２３の出力電圧）がＶccであるので、
ドレイン（レベル変換回路の出力ノード）に印加される
電圧Ｖppがソース側へ向かってリークしないためには、
その閾値電圧Ｖth24の絶対値はＶccより小さければよ
い。ここで、Ｖth26とＶth30とが等しいとすると、 Ｖcc＋｜Ｖth26｜ ＞ ｜Ｖth25｜ …（１０） ｜Ｖth26｜＝｜Ｖth30｜ ＜ Ｖcc …（１１） の関係を満足する必要がある。
スタ２４は、ゲート電圧（制御信号Ｓ）が０Ｖ、ソース
電圧（インバータ２３の出力電圧）がＶccであるので、
ドレイン（レベル変換回路の出力ノード）に印加される
電圧Ｖppがソース側へ向かってリークしないためには、
その閾値電圧Ｖth24の絶対値はＶccより小さければよ
い。ここで、Ｖth26とＶth30とが等しいとすると、 Ｖcc＋｜Ｖth26｜ ＞ ｜Ｖth25｜ …（１０） ｜Ｖth26｜＝｜Ｖth30｜ ＜ Ｖcc …（１１） の関係を満足する必要がある。
【００７７】一方、出力信号Ｏｕｔとして０Ｖを出力す
る場合には、ＰＭＯＳトランジスタ２５がオフし、電源
端子２７から貫通電流が流れないためには、ノードＡの
電圧、つまり、デプレッション型の第２のトランジスタ
２６、第３のトランジスタ３０の閾値電圧Ｖth26、Ｖth
30の絶対値からこの時の入力信号電圧Ｖccを引いた値
が、ＰＭＯＳトランジスタ２５の閾値電圧Ｖth25の絶対
値より小さくなければならない。 つまり、｜Ｖth26｜−Ｖcc ＜ ｜Ｖth25｜ …（１２） の関係を満足する必要がある。
る場合には、ＰＭＯＳトランジスタ２５がオフし、電源
端子２７から貫通電流が流れないためには、ノードＡの
電圧、つまり、デプレッション型の第２のトランジスタ
２６、第３のトランジスタ３０の閾値電圧Ｖth26、Ｖth
30の絶対値からこの時の入力信号電圧Ｖccを引いた値
が、ＰＭＯＳトランジスタ２５の閾値電圧Ｖth25の絶対
値より小さくなければならない。 つまり、｜Ｖth26｜−Ｖcc ＜ ｜Ｖth25｜ …（１２） の関係を満足する必要がある。
【００７８】図４は、上式（９）〜（１２）に示した動
作条件を関係を満足する｜Ｖth25｜の領域および｜Ｖth
26｜の領域について、縦軸を｜Ｖth25｜、横軸を｜Ｖth
26｜として示すマップである。ここで、ＡはＰＭＯＳト
ランジスタ２５のオン時のマージン電圧、ＢはＰＭＯＳ
トランジスタ２５のオフ時のマージン電圧、Ｃはデプレ
ッション型の第１のトランジスタ２４のオフ時のマージ
ン電圧である。また、上式（１０）〜（１２）について
は、Ｖcc＝０．９Ｖの場合を示している。この図４か
ら、各閾値電圧のバラツキの範囲がそれぞれ±０．３Ｖ
であるとすると、動作電源電圧の最低値Ｖccmin ＝０．
９Ｖ程度となる。即ち、上記した図３の回路は、動作電
源電圧を従来より大幅に低下させることが可能になり、
例えば１．５Ｖ系のシステムでも十分に使用可能にな
る。
作条件を関係を満足する｜Ｖth25｜の領域および｜Ｖth
26｜の領域について、縦軸を｜Ｖth25｜、横軸を｜Ｖth
26｜として示すマップである。ここで、ＡはＰＭＯＳト
ランジスタ２５のオン時のマージン電圧、ＢはＰＭＯＳ
トランジスタ２５のオフ時のマージン電圧、Ｃはデプレ
ッション型の第１のトランジスタ２４のオフ時のマージ
ン電圧である。また、上式（１０）〜（１２）について
は、Ｖcc＝０．９Ｖの場合を示している。この図４か
ら、各閾値電圧のバラツキの範囲がそれぞれ±０．３Ｖ
であるとすると、動作電源電圧の最低値Ｖccmin ＝０．
９Ｖ程度となる。即ち、上記した図３の回路は、動作電
源電圧を従来より大幅に低下させることが可能になり、
例えば１．５Ｖ系のシステムでも十分に使用可能にな
る。
【００７９】なお、上記各実施例では、Ｖcc＝５Ｖ、Ｖ
cc＝２Ｖ、Ｖpp＝２０Ｖの場合を例として説明したが、
その値は限定されるものではない。また、ＣＭＯＳイン
バータの部分は、インバータ回路であればよい。
cc＝２Ｖ、Ｖpp＝２０Ｖの場合を例として説明したが、
その値は限定されるものではない。また、ＣＭＯＳイン
バータの部分は、インバータ回路であればよい。
【００８０】
【発明の効果】上述したように本発明によれば、動作電
源電圧の最低値が低いシステムにおいても、使用するＭ
ＯＳトランジスタの閾値のマージンを十分に確保して動
作可能とし、動作電圧範囲が広く、定常的な電流の発生
を防止でき、電流損失が極めて少ないレベル変換回路を
実現することができる。
源電圧の最低値が低いシステムにおいても、使用するＭ
ＯＳトランジスタの閾値のマージンを十分に確保して動
作可能とし、動作電圧範囲が広く、定常的な電流の発生
を防止でき、電流損失が極めて少ないレベル変換回路を
実現することができる。
【図１】本発明の第１実施例に係るレベル変換回路を示
す回路図。
す回路図。
【図２】図１の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
【図３】本発明の第２実施例に係るレベル変換回路を示
す回路図。
す回路図。
【図４】図３の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
【図５】従来のレベル変換回路の一例を示す回路図。
【図６】図６の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
【図７】従来のレベル変換回路の他の例を示す回路図。
【図８】図７の回路における動作条件を満足するための
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
電源電圧マージンおよび閾値電圧Ｖthのマージンを示す
特性図。
【図９】図５のレベル変換回路の変形例を示す回路図。
【図１０】図７のレベル変換回路の変形例を示す回路
図。
図。
１１、２５…ＰＭＯＳトランジスタ、１２、２２…ＮＭ
ＯＳトランジスタ、１３、２３…ＣＭＯＳインバータ、
１４、１７、２４、２６、３０…デプレッション型のＮ
ＭＯＳトランジスタ、１５、２７…電源端子、Ｖcc…電
源電位、Ｖpp…高電圧、Ｉｎ…入力信号、Ｏｕｔ…出力
信号。
ＯＳトランジスタ、１３、２３…ＣＭＯＳインバータ、
１４、１７、２４、２６、３０…デプレッション型のＮ
ＭＯＳトランジスタ、１５、２７…電源端子、Ｖcc…電
源電位、Ｖpp…高電圧、Ｉｎ…入力信号、Ｏｕｔ…出力
信号。
Claims (2)
- 【請求項１】 入力ノードからの入力信号を反転するイ
ンバータ回路と、 電源端子と上記インバータ回路の電源電圧供給ノードと
の間にドレイン・ソース間が接続され、ゲートが上記イ
ンバータ回路の出力ノードに接続されたデプレッション
型の第１のＭＯＳトランジスタと、 この第１のＭＯＳトランジスタとドレイン同士、ソース
同士が接続され、ゲートに前記入力信号とは論理レベル
が反転関係にある信号が与えられるデプレッション型の
第２のＭＯＳトランジスタとを具備することを特徴とす
るレベル変換回路。 - 【請求項２】 入力ノードからの入力信号を反転するイ
ンバータ回路と、 このインバータ回路の出力ノードにソースが接続され、
ゲートに制御信号が与えられるデプレッション型の第１
のＭＯＳトランジスタと、 電源端子にドレインが接続され、ゲートが上記第１のＭ
ＯＳトランジスタのドレインに接続されたデプレッショ
ン型の第２のＭＯＳトランジスタと、 この第２のＭＯＳトランジスタのソースと前記第１のＭ
ＯＳトランジスタのドレインとの間にソース・ドレイン
間が接続され、ゲートが前記入力ノードに接続された第
３のＭＯＳトランジスタと、 前記第２のＭＯＳトランジスタとドレイン同士、ソース
同士が接続され、ゲートに前記インバータ回路の出力信
号と同じ論理レベルの信号が与えられるデプレッション
型の第４のＭＯＳトランジスタとを具備することを特徴
とするレベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34366592A JPH06197001A (ja) | 1992-12-24 | 1992-12-24 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34366592A JPH06197001A (ja) | 1992-12-24 | 1992-12-24 | レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06197001A true JPH06197001A (ja) | 1994-07-15 |
Family
ID=18363298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34366592A Pending JPH06197001A (ja) | 1992-12-24 | 1992-12-24 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06197001A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034889A (ko) * | 2000-10-30 | 2002-05-09 | 니시무로 타이죠 | 전압 전환 회로 |
| JP2007310936A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体記憶装置 |
| JP2008109667A (ja) * | 2006-10-26 | 2008-05-08 | Dongbu Hitek Co Ltd | 単一電源レベル変換器 |
| JP2012109940A (ja) * | 2010-10-28 | 2012-06-07 | Sumitomo Electric Ind Ltd | 駆動回路、及び、光送信装置 |
-
1992
- 1992-12-24 JP JP34366592A patent/JPH06197001A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020034889A (ko) * | 2000-10-30 | 2002-05-09 | 니시무로 타이죠 | 전압 전환 회로 |
| JP2007310936A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体記憶装置 |
| JP2008109667A (ja) * | 2006-10-26 | 2008-05-08 | Dongbu Hitek Co Ltd | 単一電源レベル変換器 |
| JP2012109940A (ja) * | 2010-10-28 | 2012-06-07 | Sumitomo Electric Ind Ltd | 駆動回路、及び、光送信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3152867B2 (ja) | レベルシフト半導体装置 | |
| EP0884849B1 (en) | Voltage-level shifter | |
| US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
| JPH0440798B2 (ja) | ||
| US20110025380A1 (en) | Output driver operable over wide range of voltages | |
| JPS6020394A (ja) | 電源切換回路 | |
| JP2567179B2 (ja) | レベル変換回路 | |
| JPH0964718A (ja) | 出力バッファ回路 | |
| JPH1196749A (ja) | 電圧レベル変換回路 | |
| US8466722B2 (en) | Startup and protection circuitry for thin oxide output stage | |
| US7323932B2 (en) | Silicon-on-insulator differential amplifier circuit | |
| JPH05347550A (ja) | 半導体集積回路 | |
| JPH0786917A (ja) | インバータ回路 | |
| JP3176339B2 (ja) | レベルシフト回路及びこれを備える不揮発性メモリ | |
| JPH06197001A (ja) | レベル変換回路 | |
| US6472924B1 (en) | Integrated semiconductor circuit having analog and logic circuits | |
| US9620185B1 (en) | Voltage supply devices generating voltages applied to nonvolatile memory cells | |
| JP2006295252A (ja) | レベルシフト回路及びレベルシフト装置 | |
| JP2788890B2 (ja) | レベルシフト回路 | |
| JP3935266B2 (ja) | 電圧検知回路 | |
| JPH0846508A (ja) | Ｃｍｏｓレベルシフト回路 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| JP2590574B2 (ja) | 高電圧スイッチング回路 | |
| US7084614B2 (en) | Reference voltage generator | |
| JP3055505B2 (ja) | レベル変換回路 |