DE4208731A1 - Integrierte schaltung mit transferelement - Google Patents
Integrierte schaltung mit transferelementInfo
- Publication number
- DE4208731A1 DE4208731A1 DE19924208731 DE4208731A DE4208731A1 DE 4208731 A1 DE4208731 A1 DE 4208731A1 DE 19924208731 DE19924208731 DE 19924208731 DE 4208731 A DE4208731 A DE 4208731A DE 4208731 A1 DE4208731 A1 DE 4208731A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- transfer element
- circuit
- effect transistor
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 44
- 230000005669 field effect Effects 0.000 claims abstract description 49
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Description
Die Erfindung betrifft eine integrierte Schaltung nach dem
Oberbegriff des Patentanspruchs 1.
Integrierte Schaltungen der gattungsgemäßen Art sind bei
spielsweise aus dem Buch Introduction to VLSI Systems von
Carver Mead und Lynn Conway, Addison-Wesley Publishing Com
pany, 3.8 Register-to-Register Transfer (Seite 75 und 76) be
kannt. Dabei handelt es sich um integrierte Schaltungen, deren
Schaltungskern mindestens einen Schaltungsblock aufweist, der
mit mindestens einem Transferelement verbunden ist, das je
weils nur aus einem Feldeffekttransistor besteht.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte
Schaltung anzugeben, die mindestens einen CMOS-Schaltungsblock
besitzt und deren Transferelemente, bei minimalem Schaltungs
aufwand und gegebenenfalls minimaler Verlustleistung, den
vollen Spannungshub der CMOS-Schaltungsblöcke übertragen.
Die Aufgabe wird erfindungsgemäß durch die im kennzeichnenden
Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Der Vorteil der Erfindung liegt insbesondere darin, daß, trotz
der Übertragung des vollen Spannungshubs, für ein Transferele
ment nur ein einzelner Feldeffekttransistor erforderlich und
eine einfache Erzeugung der Steuerspannung für das Transferele
ment möglich ist.
Die Ansprüche 2 bis 5 sind auf zweckmäßige Ausbildungen der er
findungsgemäßen integrierten Schaltung gerichtet.
Die Erfindung wird nachfolgend anhand der Zeichnung erläutert.
Die Zeichnung zeigt eine integrierte Schaltung, die aus einem
Schaltungskern K und einer Schaltungsperipherie IN und OUT be
steht. Der Schaltungskern K ist dabei beispielhaft über einen
Eingangsperipherieblock IN mit einem Eingangsanschluß IPAD und
über einen Ausgangsperipherieblock OUT mit einem Ausgangsan
schluß OPAD verbindbar und weist Schaltungsblöcke B12 und B34
auf. Der Eingangsperipherieblock IN ist über ein ebenfalls zum
Schaltungskern K gehörendes Transferelement T1, das entweder
aus einem n-Kanal Feldeffekttransistor oder, wie gestrichelt
angedeutet, aus einem p-Kanal Feldeffekttransistor besteht,
mit einem Eingang 1 des Schaltungsblocks B12 verbindbar. Ein
Ausgang 2 des Schaltungsblocks B12 ist über ein Transferele
ment T2, das wiederum aus einem einzelnen n-Kanal Feldeffekt
transistor bzw., wie gestrichelt angedeutet, aus einem p-Kanal
Feldeffekttransistor besteht, mit einem Eingang 3 des Schal
tungsblocks B34 beschaltet. Ein Ausgang 4 des Schaltungsblocks
B34 ist über ein Transferelement T3, das ebenfalls aus einem
einzelnen n-Kanal Feldeffekttransistor bzw., wie gestrichelt
angedeutet, aus einem p-Kanal Feldeffekttransistor besteht,
mit dem Ausgangsperipherieblock OUT verbindbar. Die Schaltungs
blöcke B12 und B34 sind in der Regel CMOS-Schaltungsblöcke,
bei denen der gesamte Schaltungsblock jeweils in CMOS-Technik
aufgebaut ist, es kann sich aber auch um einen Schaltungsblock
handeln, der Komponenten einer anderen Technologie enthält,
wobei jedoch die Transferelemente mit CMOS-Stufen verbunden
sind. Die beiden Schaltungsblöcke B12 und B34 stehen beispiel
haft für eine eventuell größere Anzahl von Schaltungsblöcken,
die untereinander und mit der Schaltungsperipherie über Trans
ferelemente verbindbar sind. Es ist ebenfalls denkbar, daß
Schaltungsblöcke mit der Schaltungsperipherie oder untereinan
der nicht nur jeweils durch ein einzelnes Transferelement, son
dern durch eine sogenannte Transferlogik, die beispielsweise
aus einer Reihen- oder Parallelschaltung von Transferelementen
besteht, verbindbar sind, wobei auch eine Kombination von
Transferelementen, die aus n-Kanal Feldeffekttransistoren be
stehen, mit solchen, die aus p-Kanal Feldeffekttransistoren be
stehen, prinzipiell möglich ist. Im Schaltungsblock B12 ist
stellvertretend für eine beliebige CMOS-Schaltung, insbesonde
re für eine CMOS-Logikschaltung, eine aus einem n-Kanal Feld
effekttransistor NB und einem p-Kanal Feldeffekttransistor PB
bestehende CMOS-Inverterschaltung, die mit einer Versorgungs
spannung VCC und Massepotential M beschaltet ist, dargestellt.
Der Schaltungsblock B34 ist ebenfalls mit der Versorgungsspan
nung VCC und Massepotential M verbunden und besteht ebenfalls,
wie durch Punkte angedeutet, aus einer beliebigen CMOS-Schal
tung mit Feldeffekttransistoren NB und PB, beispielsweise einem
CMOS-Inverter. Die Feldeffekttransistoren NB und PB besitzen
eine Gateoxiddicke D1, die geringer ist als eine Gateoxiddicke
D2 bei den Feldeffekttransistoren für die Transferelemente T1
. . . T3. Das Gate des Feldeffekttransistors für T1 wird mit
einer Steuerspannung V1, das Gate des Feldeffekttransistors
für T2 mit einer Steuerspannung V2 und das Gate des Feldeffekt
transistors für T3 mit einer Steuerspannung V3 angesteuert.
Die Steuerspannungen V1 . . . V3 sind gegebenenfalls in einer,
beispielsweise ebenfalls im Schaltungskern K befindlichen,
Ansteuerschaltung A erzeugbar. Eine solche Ansteuerschaltung
weist beispielsweise ebenfalls eine CMOS-Schaltung, beispiels
weise eine aus einem n-Kanal Feldeffekttransistor NA und einem
p-Kanal Feldeffekttransistor PA bestehende CMOS-Inverterschal
tung, auf, die mit Massepotential und einer weiteren Versor
gungsspannung VDD verbunden ist, sofern die anzusteuernden
Transferelemente in Form von n-Kanal Feldeffekttransistoren
ausgebildet sind und die mit der Versorgungsspannung VCC und
einer mindestens um den Betrag der Einsatzspannung des Feld
effekttransistors für das Transferelement niedriger als das
Massepotential M liegenden Spannung verbunden ist, sofern die
anzusteuernden Transferelemente in Form von p-Kanal Feldeffekt
transistoren ausgeführt sind. Die weitere Versorgungsspannung
VDD ist dabei höher als die Versorgungsspannung VCC der CMOS-
Schaltungsblöcke B12 und B34 und die Gateoxiddicken der Tran
sistoren NA und PA entsprechen der Gateoxiddicke D2, die bei
den Feldeffekttransistoren für die Transferelemente T1 . . . T3
vorgesehen ist.
Damit der volle CMOS-Signalhub VCC der Schaltungsblöcke B12
und B34 durch die Transferelemente T1 . . . T3 übertragbar ist,
müssen die maximalen Werte für die Steuerspannung V1 . . . V3
mindestens um die Einsatzspannung der jeweiligen Feldeffekt
transistoren für T1 . . . T3 größer als die Versorgungsspannung
VCC der Schaltungsblöcke B12 und B34 sein, sofern die Transfer
elemente aus n-Kanal Feldeffekttransistoren bestehen und müs
sen die minimalen Werte für die Steuerspannungen V1 . . . V3
mindestens um die Einsatzspannung der jeweiligen Feldeffekt
transistoren für T1 . . . T3 kleiner als das Bezugspotential M
sein, sofern die Transferelemente aus p-Kanal Feldeffekttran
sistoren bestehen. Bei integrierten Schaltungen mit hoher Inte
grationsdichte und sehr kurzen Kanallängen von weniger als
etwa 0,8 µm wird eine Gateoxiddicke von ca. 10 nm benötigt, um
dennoch die Steuerbarkeit des Transistorstromes durch die Gate
spannung zu gewährleisten. Bei einer Gateoxiddicke von ca. 10
nm würde jedoch bei einer meist üblichen Versorgungsspannung
von 5 Volt die zulässige Oxidfeldstärke überschritten. Man ver
wendet deshalb häufig für den Schaltungskern eine reduzierte
Versorgungsspannung von ca. VCC = 3,3 Volt. Würde ein Signal
hub von 3,3 Volt, wie oben erwähnt, um den Betrag der Einsatz
spannung reduziert, so wäre die Verwendung von herkömmlichen
Transferelementen mit einem einzelnen n-Kanal bzw. p-Kanal Feld
effekttransistor, aufgrund technologiebedingter Schwankungen
der Schaltschwellen, dynamischer Störeinkopplungen insbesonde
re auf Taktleitungen und anderer Ursachen, mit großem Fehler
risiko behaftet. Um auch bei einer niedrigen Versorgungsspan
nung für den Schaltungsblock, beispielsweise VCC = 3,3 Volt,
Transferelemente erfindungsgemäß in Form von einzelnen n-Kanal
bzw. p-Kanal Feldeffekttransistoren, also nicht in Form von
CMOS-Transferelementen verwenden zu können, werden die Trans
ferelemente mit Steuerspannungen V1 . . . V3 so angesteuert, daß
der Signalhub mindestens die Summe aus der Versorgungsspannung
VCC der Schaltungsblöcke und der Einsatzspannung eines Feldef
fekttransistors für T1 . . . T3 beträgt. Geht man beispielsweise
von einer Versorgungsspannung VCC = 3,3 Volt und einer relativ
hohen Einsatzspannung von 1 Volt aus, so ist diese Bedingung
beispielsweise für Steuerspannungen von V1 . . . V3 = 5 Volt er
füllt. Damit dies möglich ist, wird erfindungsgemäß, bei glei
cher zulässiger Oxidfeldstärke, die Gateoxiddicke D2 bei den
Transistorelementen um den Faktor 5 Volt/3,3 Volt = 1,5, also
im obigen Beispiel auf ca. 15 nm erhöht.
Die Steuerspannungen V1 . . . V3 können, wie beispielsweise bei
FPGA′s (field programmable gate arrays) üblich, zum dauerhaf
ten Aktivieren bzw. Deaktivieren von Schaltungsblöcken sta
tisch angesteuert werden oder aber dynamisch derart ange
steuert werden, daß üblicherweise der Feldeffekttransistor des
Transferelements am Eingang eines Schaltungsblocks invers zum
Feldeffekttransistor des Transferelements am Ausgang desselben
Schaltungsblocks angesteuert wird. Die Ansteuerspannungen V1
. . . V3 können extern zugeführt werden oder aber sie sind in
der Ansteuerschaltung A erzeugbar, wobei die Ansteuerschaltung
A mit Massepotential und der weiteren Versorgungsspannung VDD,
beispielsweise 5 Volt, beschaltet ist. Es besteht die Möglich
keit, sowohl die Versorgungsspannung VCC als auch die weitere
Versorgungsspannung VDD extern zuzuführen, die weitere Versor
gungsspannung extern zuzuführen und daraus die Versorgungs
spannung VCC zu gewinnen oder aber die Versorgungsspannung VCC
zuzuführen und mit Hilfe einer Spannungsüberhöhungstechnik
(bootstrap inverter etc.), wie sie im Wortleitungstreiber in
DRAM′s angewendet wird, die weitere Versorgungsspannung VDD zu
gewinnen.
Claims (5)
1. Integrierte Schaltung mit einem Schaltungskern (K) und
einer Schaltungsperipherie (IN, OUT), bei der der Schaltungs
kern mindestens einen Schaltungsblock (B12) aufweist, der je
weils mit mindestens einem Transferelement verbunden ist, wo
bei ein einzelnes Transferelement (T1) jeweils nur aus einem
einzigen Feldeffekttransistor besteht, dadurch ge
kennzeichnet, daß mindestens ein Schaltungsblock
(B12) mindestens eine CMOS-Stufe besitzt, die n-Kanal und p-Ka
nal Feldeffekttransistoren (NB, PB) aufweist, und sowohl mit
Massepotential (M) als auch mit einer Versorgungsspannung
(VCC) verbunden ist, daß der Feldeffekttransistor des Trans
ferelements (T1) eine größere Gateoxiddicke (D2) aufweist, als
die Gateoxiddicke (D1) der n-Kanal und p-Kanal Feldeffekttran
sistoren (NB, PB) der CMOS-Stufe, daß beim jeweiligen Transfer
element an das Gate des Feldeffekttransistors eine mindestens
um den Betrag der Einsatzspannung dieses Feldeffekttransistors
höhere maximale Steuerspannung (V1) anlegbar ist als die Ver
sorgungsspannung (VCC), sofern das jeweilige Transferelement
aus einem n-Kanal Feldeffekttransistor besteht, und daß beim
jeweiligen Transferelement an das Gate des Feldeffekttransi
stors eine mindestens um den Betrag der Einsatzspannung dieses
Feldeffekttransistors niedrigere minimale Steuerspannung (V1)
anlegbar ist als das Massepotential (M), sofern das Transfer
element aus einem p-Kanal Feldeffekttransistor besteht.
2. Integrierte Schaltung nach Anspruch 1, dadurch
gekennzeichnet, daß das Verhältnis aus der Gate
oxiddicke (D2) beim Transferelement (T1 . . . T3) zur Gateoxid
dicke (D1) beim Schaltungsblock (B12, B34) dem Verhältnis aus
der maximalen Steuerspannung (V1 . . . V3) für das Transferele
ment zur Versorgungsspannung (VCC) entspricht.
3. Integrierte Schaltung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß über mindestens ein Transfer
element (T1) ein Eingang (1) und/oder über mindestens ein Trans
ferelement (T3) ein Ausgang (4) eines Schaltungsblocks (B12,
B34) mit der Schaltungsperipherie (IN, OUT) verbindbar ist
und/oder daß über mindestens ein Transferelement (T2) ein Aus
gang (2) eines Schaltungsblocks (B12) mit einem Eingang (3)
eines weiteren Schaltungsblocks (B34) miteinander verbindbar
ist, sofern mindestens ein weiterer Schaltungsblock vorhanden
ist.
4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß alle Trans
ferelemente (T1 . . . T3) entweder in Form von n-Kanal Feldeffekt
transistoren oder alle Transferelemente in Form von p-Kanal
Feldeffekttransistoren ausgebildet sind.
5. Integrierte Schaltung nach einem der vorangehenden Ansprü
che, dadurch gekennzeichnet, daß sich
im Schaltungskern (K) eine Ansteuerschaltung (A) befindet,
die, sofern alle Transferelemente aus n-Kanal Feldeffekttran
sistoren bestehen, mit Massepotential (M) und einer weiteren
Versorgungsspannung (VDD) verbunden ist, und sofern alle
Transferelemente aus p-Kanal Feldeffekttransistoren bestehen,
mit der Versorgungsspannung (VCC) und einer weiteren Versor
gungsspannung verbunden ist, wobei letztere um den Betrag der
Einsatzspannung des Feldeffekttransistors für das jeweilige
Transferelement niedriger als das Massepotential (M) ist, Feld
effekttransistoren (NA, PA) aufweist und in der mindestens
eine Steuerspannung (V1 . . . V3) für mindestens ein Transferele
ment (T1 . . . T3) bildbar ist, wobei die weitere Versorgungs
spannung der maximalen Steuerspannung des Transferelements ent
spricht und wobei die Feldeffekttransistoren (NA, PA) der An
steuerschaltung (A) die größere Gateoxiddicke (D2) des Trans
ferelements besitzen.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924208731 DE4208731A1 (de) | 1992-03-18 | 1992-03-18 | Integrierte schaltung mit transferelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19924208731 DE4208731A1 (de) | 1992-03-18 | 1992-03-18 | Integrierte schaltung mit transferelement |
Publications (1)
Publication Number | Publication Date |
---|---|
DE4208731A1 true DE4208731A1 (de) | 1993-09-23 |
Family
ID=6454400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924208731 Withdrawn DE4208731A1 (de) | 1992-03-18 | 1992-03-18 | Integrierte schaltung mit transferelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4208731A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0817387A1 (de) * | 1994-03-30 | 1998-01-07 | Matsushita Electric Industrial Co., Ltd. | Spannungspegelverschieber |
-
1992
- 1992-03-18 DE DE19924208731 patent/DE4208731A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0817387A1 (de) * | 1994-03-30 | 1998-01-07 | Matsushita Electric Industrial Co., Ltd. | Spannungspegelverschieber |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69523341T2 (de) | Spannungspegelverschieber | |
DE3627681C2 (de) | ||
DE2807531A1 (de) | Ausgangsschaltung | |
DE69519386T2 (de) | Digitale Spannungspegelumsetzer und Systeme damit | |
DE2946025C2 (de) | ||
DE4002871C2 (de) | Verstärkerausgangsstufenschaltung geringer Leistung | |
DE19751789A1 (de) | Spannungspegel-Verschiebeschaltung | |
EP0130587B1 (de) | Eingangssignalpegelwandler für eine MOS-Digitalschaltung | |
DE19502598A1 (de) | Eingangspuffer für CMOS-Schaltungen | |
DE1945613A1 (de) | Integrierte Flip-Flop-Schaltung | |
DE2646653A1 (de) | Leseverstaerker fuer statische speichereinrichtung | |
DE69314753T2 (de) | Pegelschieberschaltung | |
DE10223763B4 (de) | Halbleitervorrichtung | |
DE19731714C2 (de) | Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen | |
DE2108101B2 (de) | Schalterstromkrels | |
DE60309386T2 (de) | Pegelschieber zum Aufrechterhalten der Integrität des Gate-Oxids von Halbleiterelemente in kleinem Massstab | |
DE4208731A1 (de) | Integrierte schaltung mit transferelement | |
DE3913801C2 (de) | Logikgatter | |
DE3314655A1 (de) | Cmos-pufferverstaerker | |
DE2758012C3 (de) | Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge | |
DE10331544B3 (de) | Verfahren zum Ansteuern eines Transistors | |
DE2066205C3 (de) | Schaltungsanordnung bestehend aus zwei miteinander verbundenen integrierten Schaltungen | |
DE10107182B4 (de) | Halbleiterspeicher mit einer Ansteuerschaltung zur Steuerung des Zugriffs auf Speicherzellen | |
DE3424274A1 (de) | Integrierte schaltung zur abgabe einer zwischen einem positiven und einem negativen spannungspegel alternierenden taktspannung | |
DE2708022B2 (de) | Schaltungsanordnung in integrierter MOS-Technik zur Abgabe einer Konstantspannung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H03K 19/0185 |
|
8139 | Disposal/non-payment of the annual fee |