DE602004004483T2 - Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung - Google Patents

Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung Download PDF

Info

Publication number
DE602004004483T2
DE602004004483T2 DE602004004483T DE602004004483T DE602004004483T2 DE 602004004483 T2 DE602004004483 T2 DE 602004004483T2 DE 602004004483 T DE602004004483 T DE 602004004483T DE 602004004483 T DE602004004483 T DE 602004004483T DE 602004004483 T2 DE602004004483 T2 DE 602004004483T2
Authority
DE
Germany
Prior art keywords
layer
metal oxide
sacrificial layer
sacrificial
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004004483T
Other languages
English (en)
Other versions
DE602004004483D1 (de
Inventor
Jae-Hak Kim
Young-Joon Moon
Kyoung-Woo Yangcheon-gu Lee
Jeong-Wook Seocho-gu Hwang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE602004004483D1 publication Critical patent/DE602004004483D1/de
Application granted granted Critical
Publication of DE602004004483T2 publication Critical patent/DE602004004483T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung.
  • Mit der Zunahme des Integrationsgrades von Halbleiterbauelementen wird der Prozess der Herstellung einer Metallzwischenverbindung zunehmend wichtig hinsichtlich einer Beeinflussung der Zuverlässigkeit von Halbleiterbauelementen. Metallzwischenverbindungen sind mit Problemen wie RC-Verzögerung, EM (Elektromigration) oder dergleichen verknüpft. Als eines der Verfahren zur Lösung der Probleme werden eine Kupferzwischenverbindung und eine dielektrische Schicht mit niedrigem k auf einem Halbleiterbauelement eingesetzt, und ein Damaszener-Prozess wird zur Bildung einer Kupferzwischenverbindung verwendet.
  • Ein Doppeldamaszenerprozess beinhaltet das Bilden einer Durchkontaktöffnung, die eine untere Zwischenverbindung freilegt, und eines Grabens, der sich durch den oberen Teil der Durchkontaktöffnung hindurch erstreckt, das Füllen der Durchkontaktöffnung und des Grabens mit einem Metallmaterial, wie Kupfer, und das gleichzeitige Bilden einer Metallzwischenverbindung und eines Durchkontaktstifts mittels eines chemisch-mechanischen Polierprozesses (CMP-Prozesses). Die Doppeldamaszener-Metallzwischenverbindung bedeutet eine Metallzwischenverbindung, die durch den Doppeldamaszener-Prozess gebildet wird.
  • Des Weiteren kann ein Doppeldamaszener-Prozess, bei dem zuerst eine Durchkontaktöffnung gebildet wird und dann ein Graben gebildet wird, als ein Durchkontakt-zuerst-Doppeldamaszener(VFDD)-Prozess bezeichnet werden. Der VFDD-Prozess kann jedoch im Vergleich zu einem typischen Photolithographieprozess, bei dem nur eine Durchkontaktöffnung oder nur ein Graben gebildet wird, einen Mangel an Prozesstoleranzen eines Photolithographieprozesses liefern. Insbesondere kann als Problem eine Prozesstoleranz eines Photolithographieprozesses betrachtet werden, bei dem der Graben nach der Bildung der Durchkontaktöffnung gebildet wird. Des Weiteren kann in der unteren Zwischenverbindung, die während der Bildung des Grabens durch die Durchkontaktöffnung freigelegt ist, ein Ätzschaden verursacht werden.
  • Ein Verfahren zur Verhinderung eines Ätzschadens der unteren Zwischenverbindung und des Vergrößerns einer Prozesstoleranz eines Photolithographieprozesses ist in der Patentschrift US 6.329.118 beschrieben. Bei diesem Verfahren wird eine Durchkontaktöffnung, die innerhalb einer isolierenden Schicht ausgebildet ist, mit einem lichtabsorbierenden Opfermaterial gefüllt und eine Photoresiststruktur wird zur Bildung eines Grabens auf dem lichtabsorbierenden Opfermaterial gebildet. Dann werden das lichtabsorbierende Opfermaterial und die isolierende Schicht unter Verwendung der Photoresiststruktur als Ätzmaske zur Bildung des Grabens geätzt.
  • Das lichtabsorbierende Opfermaterial reduziert das Reflexionsvermögen des Substrats während eines Belichtungsschritts in einem Photolitho graphieprozess und verbessert die Fähigkeit zur Steuerung einer kritischen Abmessung (CD) und einer CD-Gleichmäßigkeit. Des Weiteren kann das lichtabsorbierende Opfermaterial mit im Wesentlichen der gleichen Rate trockengeätzt werden, mit der die isolierende Schicht trockengeätzt werden kann, und kann mit einer signifikant höheren Rate nassgeätzt werden als die isolierende Schicht nassgeätzt werden kann. Daher können untere Zwischenverbindungen, die durch die Durchkontaktöffnung freigelegt sind, während der Bildung des Grabens geschützt werden.
  • Mit weiter zunehmender Integration von Halbleiterbauelementen wird jedoch ein Rastermaß des Grabens weiter reduziert. In dem Fall, dass eine Designregel 90nm oder weniger beträgt, ist es schwierig, eine Photoresiststruktur mit einem geeigneten Rastermaß nur mit einem Belichtungsschritt unter Verwendung eines KrF-Lasers zu bilden. Um eine isolierende Schicht unter Verwendung der Photoresiststruktur als Ätzmaske zu ätzen, ist des Weiteren eine Photoresistschicht mit einer Dicke von mehr als einem vorgegebenen Niveau erforderlich. So kann sich für einen Photolithographieprozess, der einen KrF-Laser wie vorstehend verwendet, ein Mangel an Prozesstoleranzen ergeben, wie Auflösung und Tiefenschärfe (DOF). Um dem zu entsprechen, wird ein Photolithographieprozess eingesetzt, der einen ArF-Laser verwendet. Der Photolithographieprozess, der einen ArF-Laser verwendet, ist vorteilhaft bei der Verbesserung der Auflösung und der Ermöglichung der Bildung einer viel feineren Photoresiststruktur im Vergleich zu dem herkömmlichen Photolithographieprozess, der einen KrF-Laser verwendet. Die Photoresistschicht für ArF weist jedoch eine geringere Ätzbeständigkeit als die Photoresistschicht für KrF auf. Als ein Ergebnis kann ein Ätzprozess zur Bildung eines Grabens, der die Photoresiststruktur als Ätzmaske verwendet, keine gewünschten Prozesstoleranzen bereitstellen.
  • Daher kann der Doppeldamaszenerprozess zur Bildung eines Grabens unter Verwendung der Photoresiststruktur als Ätzmaske durch das in US 6.329.118 offenbarte Verfahren in den neueren Trends hochintegrierter Halbleiterbauelemente nicht gleichzeitig Prozesstoleranzen von Photolithographie- und Ätzprozessen sicherstellen.
  • Des Weiteren offenbart US 6.365.529 einen Durchkontakt-zuerst-Doppeldamaszenerprozess, der ein Durchkontaktschutz-Opfermaterial verwendet.
  • Der Prozess beinhaltet das Bilden einer dielektrischen Schicht auf einem Halbleitersubstrat und das Ätzen eines Durchkontakts in die dielektrische Schicht, jedoch nicht das Freilegen des Halbleitersubstrats. Der Durchkontakt wird mit einem Opfermaterial gefüllt, das auch die Oberseite der dielektrischen Schicht bedeckt. Auf der Schicht aus Opfermaterial wird eine Antireflexschicht gebildet, die organisch oder anorganisch sein kann und im letzteren Fall SiN, SiC oder TiN beinhalten kann. Auf der Antireflexschicht wird eine Photoresistmaske gebildet, die einen Graben definiert, und die Grabenstruktur wird in die Antireflexschicht transferiert, wobei das Opfermaterial freigelegt wird. Weiterhin unter Verwendung des Photoresists als Maske werden das Opfermaterial und die dielektrische Schicht geätzt, um einen Graben in dem dielektrischen Material zu erzeugen. Das Photoresist und die Antireflexschicht werden entfernt.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens zur Bildung einer Doppeldamaszener-Metallzwischenverbindung zugrunde, das zufriedenstellende Prozesstoleranzen sowohl von Photolithographie- als auch von Ätzprozessen ermöglicht.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Verfahrens mit den Merkmalen des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Verweis in die Beschreibung aufgenommen wird, um unnötige Textwiederholungen zu vermeiden.
  • Die Erfindung stellt ein Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung bereit, das eine Opfer-Metalloxidschicht verwendet, wobei das Verfahren gemeinsam Prozesstoleranzen eines Photolithographieprozesses und eines Ätzprozesses für die Bildung eines Grabens verbessert, ohne einen zusätzlichen Prozess zum Justieren einer Durchkontaktöffnung und eines Grabens zu erfordern.
  • Das Verfahren beinhaltet das Bereitstellen eines Halbleitersubstrats. Auf dem Substrat wird eine isolierende Zwischenschicht gebildet, und die isolierende Zwischenschicht wird strukturiert, um eine vorläufige Durchkontaktöffnung zu bilden. Auf dem Halbleitersubstrat mit der vorläufigen Durchkontaktöffnung wird eine Durchkontaktschutz-Opferschicht gebildet, um die vorläufige Durchkontaktöffnung zu füllen und eine Oberseite der isolierenden Zwischenschicht zu bedecken. Auf der Durchkontaktschutz-Opferschicht wird eine Metalloxid-Opferschicht gebildet, und die Metalloxid-Opferschicht wird strukturiert, um eine Metalloxid-Opferstruktur mit einer Öffnung zu bilden, die quer über der vorläufigen Durchkontaktöffnung verläuft und die Durchkontaktschutz-Opferschicht freilegt. Die Durchkontaktschutz-Opferschicht und die isolierende Zwischenschicht werden unter Verwendung der Metalloxid-Opferstruktur als Ätzmaske geätzt, um einen Graben zu bilden, der sich innerhalb der isolierenden Zwischenschicht befindet.
  • Gemäß der Erfindung kann eine Photolithographie-Prozesstoleranz sichergestellt werden, da in einem Photolithographieprozess zur Bildung der Metalloxid-Opferstruktur ein ArF-Laser verwendet werden kann, und eine Prozesstoleranz eines Ätzprozesses kann sichergestellt werden, da ein Graben unter Verwendung der Metalloxid-Opferstruktur als Ätzmaske verwendet werden kann.
  • Gemäß einer exemplarischen Ausführungsform werden die Metalloxid-Opferstruktur und die Durchkontaktschutz-Opferschicht entfernt, um eine Oberseite der isolierenden Zwischenschicht und eine Bodenfläche der vorläufigen Durchkontaktöffnung freizulegen. Dann wird die freigelegte Bodenfläche der vorläufigen Durchkontaktöffnung geätzt, um eine endgültige Durchkontaktöffnung zu bilden, die das Halbleitersubstrat freilegt. Auf dem Halbleitersubstrat mit der endgültigen Durchkontaktöffnung werden sequentiell eine Diffusionsbarrierenschicht und eine Kristallkeimschicht gebildet, und auf dem Halbleitersubstrat mit der Kristallkeimschicht wird eine Kupferschicht gebildet, um den leeren Raum der endgültigen Durchkontaktöffnung und des Grabens zu füllen. Dann werden bis zur Freilegung einer Oberseite der isolierenden Zwischenschicht die Kupferschicht, die Kristallkeimschicht und die Diffusionsbarrierenschicht sequentiell planarisiert, um eine Doppeldamaszener-Metall-zwischenverbindung zu bilden.
  • In einer Ausführungsform kann des Weiteren auf der Metalloxid-Opferschicht eine Deckschicht gebildet werden. Die Deckschicht wirkt dahingehend, ein Reflexionsvermögen der Metalloxid-Opferschicht zu reduzieren und eine Fähigkeit zu verbessern, eine CD und eine CD-Gleichmäßigkeit zu steuern. Die Deckschicht wird vorzugsweise mit einer Dicke von 10nm bis 50nm (100Å bis 500Å) gebildet. Des Weiteren kann gleichzeitig mit der Strukturierung der Metalloxid-Opferschicht die Deckschicht strukturiert werden, um eine Deckschichtstruktur zu bilden. Die Deckschichtstruktur wird vorzugsweise während der Bildung des Grabens entfernt.
  • Vor der Bildung der isolierenden Zwischenschicht wird vorzugsweise eine Ätzbarrierenschicht gebildet. Die Ätzbarrierenschicht kann eine Sili ciumnitrid(SiN)-Schicht, eine Siliciumcarbid(SiC)-Schicht oder eine Siliciumkohlenstoffnitrid(SiCN)-Schicht beinhalten. Die Ätzbarrierenschicht wirkt dahingehend, während der Bildung der vorläufigen Durchkontaktöffnung Ätzschäden auf dem Halbleitersubstrat zu verhindern.
  • Des Weiteren wird vorzugsweise eine isolierende Zwischenschicht aus einer dielektrischen Schicht mit niedrigem k mit einer Ätzselektivität bezüglich der Ätzbarrierenschicht gebildet. Die isolierende Zwischenschicht kann aus einer Siliciumoxycarbid(SiOC)-Schicht oder einer Siliciumoxid(SiO2)-Schicht, wie einer FSG-Schicht (Fluorsilicatglas), einer PSG-Schicht (Phosphorsilicatglas), einer USG-Schicht (undotiertes Silicatglas), einer BPSG-Schicht (Borphosphorsilicatglas) und einer PE-TEOS-Schicht (plasmaunterstütztes Tetraethylorthosilicat), gebildet werden oder kann durch Stapeln der vorstehenden Schichten gebildet werden. Des Weiteren kann die isolierende Zwischenschicht aus einem Organopolymer mit einer niedrigen Dielektrizitätskonstante gebildet werden.
  • Des Weiteren kann die Durchkontaktschutz-Opferschicht vorzugsweise aus einer Aufschleuderdepositions(SOD)-Schicht gebildet werden, die mit einer Trockenätzrate trockengeätzt wird, die im Wesentlichen identisch mit jener der isolierenden Zwischenschicht ist, und die eine signifikant hohe Nassätzselektivität bezüglich der isolierenden Zwischenschicht aufweist. Die SOD-Schicht kann die vorläufige Durchkontaktöffnung selbst mit einer geringen Depositionsdicke füllen und weist eine gute Planarisierungscharakteristik auf, wodurch eine Prozesstoleranz eines Photolithographieprozesses erhöht wird. Die SOD-Schicht kann vorzugsweise aus einer Wasserstoffsiloxanschicht, einer Organosiloxanschicht oder einer SOP(Aufschleuderpolymer)-Schicht gebildet werden und kann bevorzugter aus HSQ (Wasserstoffsilsequioxan) oder MSQ (Methylsilsequioxan) gebildet werden.
  • In einer Ausführungsform ist die Metalloxid-Opferschicht im sichtbaren Wellenlängenbereich transparent. Die Metalloxid-Opferschicht kann aus einer Aluminiumoxid(Al2O3)-Schicht, einer Indiumzinnoxid(InSnO)-Schicht, einer Tantaloxid(Ta2O5)-Schicht, einer Lanthanoxid(La2O3)-Schicht oder einer Hafniumoxid(HfO2)-Schicht gebildet werden oder kann durch Stapeln von wenigstens zwei der vorstehenden Schichten gebildet werden. Bevorzugter wird die Metalloxid-Opferschicht aus einer Al2O3-Schicht gebildet.
  • Des Weiteren kann die Metalloxid-Opferschicht mit einer Dicke von 20nm bis 100nm (200Å bis 1.000Å) gebildet werden. Mit abnehmender Dicke der Metalloxid-Opferschicht kann eine Prozesstoleranz eines Photolithographieprozesses zum Strukturieren der Metalloxid-Opferschicht zunehmen.
  • In einer Ausführungsform beinhaltet das Verfahren des Weiteren das Bilden einer Photoresistschicht auf der Metalloxid-Opferschicht und das Belichten und Entwickeln der Photoresistschicht unter Verwendung eines ArF-Lasers, um eine Photoresiststruktur mit einer Öffnung zu bilden, die quer über der vorläufigen Durchkontaktöffnung verläuft. Die Metalloxid-Opferschicht kann durch Ätzen der Metalloxid-Opferschicht unter Verwendung der Photoresiststruktur als Ätzmaske strukturiert werden.
  • In einer Ausführungsform beinhaltet das Verfahren des Weiteren das Bilden einer organischen Antireflex-Bodenbeschichtung (BARC) auf der Metalloxid-Opferschicht nach dem Bilden der Metalloxid-Opferschicht. Die organische BARC kann vor der Bildung des Grabens entfernt werden. Die organische BARC kann unter Verwendung eines Veraschungsprozesses entfernt werden.
  • In einer Ausführungsform beinhaltet das Verfahren des Weiteren das Bilden einer Deckschicht auf der Metalloxid-Opferschicht vor der Bildung der organischen BARC. Die Deckschicht kann aus einer Materialschicht gebildet werden, die aus der Gruppe ausgewählt ist, die aus einer Poly-Si-, FSG-, PSG-, USG-, PE-TEOS-, SiOC-, SiN-, SiON-, SiC- und einer SiCN-Schicht besteht. Die Entfernung der Metalloxid-Opferstruktur und der Durchkontaktschutz-Opferschicht wird bevorzugt durch gemeinsames Nassätzen der Metalloxid-Opferstruktur und der Durchkontaktschutz-Opferschicht unter Verwendung einer HF-Lösung als Ätzmittel durchgeführt. Wenn die Durchkontaktschutz-Opferschicht aus einer Wasserstoff-Siloxanschicht, wie HSQ, gebildet ist, können die Metalloxid-Opferstruktur und die Durchkontaktschutz-Opferschicht speziell durch gemeinsames Nassätzen unter Verwendung einer HF-Lösung als Ätzmittel entfernt werden. Daher kann ein Prozess zur Entfernung der Metalloxid-Opferstruktur und der Durchkontaktschutz-Opferschicht vereinfacht werden. Wenn jedoch die Durchkontaktschutz-Opferschicht aus einer Organosiloxanschicht, wie MSQ, oder einem organischen Polymer gebildet wird, kann die Durchkontaktschutz-Opferschicht eventuell nicht einfach unter Verwendung einer HF-Lösung als Ätzmittel entfernt werden. In diesem Fall kann die Metalloxid-Opferstruktur unter Verwendung einer HF-Lösung als Ätzmittel entfernt werden, und dann kann die Durchkontaktschutz-Opferschicht unter Verwendung eines Organo-Ablösemittels entfernt werden.
  • Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der folgenden Beschreibung vorteilhafter Ausführungsformen der Erfindung offensichtlich, wie jenen in den begleitenden Zeichnungen dargestellten, in denen sich gleiche Bezugszeichen überall in den verschiedenen Ansichten auf die gleichen Teile beziehen. Die Zeichnungen sind nicht notwendigerweise maßstäblich, stattdessen wird auf die Darstellung der Prinzipien der Erfindung Wert gelegt. Es zeigen:
  • 1 ein sequentielles Flussdiagramm, das ein Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung gemäß einer Ausführungsform der Erfindung veranschaulicht, und
  • 2 bis 11 Schnittansichten, die ein Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung gemäß einer Ausführungsform der Erfindung veranschaulichen.
  • Nunmehr wird die Erfindung im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen vollständiger beschrieben, in denen die Dicken von Schichten und Bereichen zwecks Klarheit übertrieben dargestellt sind.
  • 1 ist ein sequentielles Flussdiagramm, das ein Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung gemäß der Erfindung veranschaulicht, und die 2 bis 11 sind Schnittansichten, die ein Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung gemäß dem sequentiellen Flussdiagramm von 1 veranschaulichen.
  • Bezugnehmend auf die 1 und 2 wird ein Halbleitersubstrat 51 mit einer unteren Zwischenverbindung 53 hergestellt (Schritt 1 von 1). Die untere Zwischenverbindung 53 kann unter Verwendung eines Damaszenerprozesses gebildet werden. Des Weiteren kann die untere Zwischenverbindung 53 eine Kupferzwischenverbindung sein, und eine Diffusionsbarrierenschicht (nicht gezeigt) kann auf den Seitenwänden und dem Boden der Kupferzwischenverbindung 53 ausgebildet sein.
  • Des Weiteren kann das Halbleitersubstrat 51 diskrete Bauelemente aufweisen, wie einen Transistor (nicht gezeigt) oder einen Kondensator (nicht gezeigt).
  • Auf dem Halbleitersubstrat 51 wird eine isolierende Zwischenschicht 57 gebildet (Schritt 3 von 1). Vor der Bildung der isolierenden Zwischenschicht 57 kann zuerst eine Ätzbarrierenschicht 55 gebildet werden. In dem Fall, in dem die untere Zwischenverbindung 53 eine Kupferzwischenverbindung ist, kann die Ätzbarrierenschicht 55 als Barriere wirken, um eine Ausdiffusion von Kupferatomen in andere Schichten zu unterdrücken. Des Weiteren wirkt die Ätzbarrierenschicht 55 dahingehend, die untere Zwischenverbindung 53 vor Ätzschäden zu schützen, die in nachfolgenden Prozessen auftreten können. So wird die Ätzbarrierenschicht 55 vorzugsweise so gebildet, dass sie eine Materialschicht wie SiN, SiC oder SiCN beinhaltet. Da die Ätzbarrierenschicht 55 typischerweise eine hohe Dielektrizitätskonstante aufweisen kann, wird die Ätzbarrierenschicht 55 vorzugsweise so gebildet, dass sie eine so geringe Dicke wie möglich aufweist, jedoch ausreichend dick ist, um als Barrierenschicht zu dienen. Die Ätzbarrierenschicht 55 kann mit einer Dicke von 50nm bis 100nm (500Å bis 1.000Å) gebildet werden und wird bevorzugter mit einer Dicke von 60nm bis 80nm (600Å bis 800Å) gebildet.
  • Die isolierende Zwischenschicht 57 wirkt dahingehend, die Zwischenverbindungen voneinander zu isolieren. Die isolierende Zwischenschicht 57 kann aus einer dielektrischen Schicht mit niedrigem k gebildet werden, um eine RC-Verzögerung zu reduzieren und so einer Forderung der letzten Zeit nach immer höher integrierten Halbleiterbauelementen zu entsprechen. Des Weiteren kann die isolierende Zwischenschicht 57 eine Ätzselektivität bezüglich der Ätzbarrierenschicht 55 aufweisen.
  • Die isolierende Zwischenschicht 57 kann aus einer SiOC-Schcht oder einer SiO2-Schicht gebildet werden, wie einer FSG-, PSG-, USG-, BPSG- oder einer PE-TEOS-Schicht, und sie kann durch Stapeln von wenigstens zwei der vorstehenden Schichten gebildet werden. Des Weiteren kann die isolierende Zwischenschicht 57 aus einem organischen Polymer mit einer niedrigen Dielektriztätskonstante gebildet werden, wie SiLK.
  • Auf der isolierenden Zwischenschicht 57 wird eine erste Photoresistschicht gebildet. Dann wird die erste Photoresistschicht belichtet und entwickelt, um eine erste Photoresiststruktur 61 mit einer Öffnung 61a über der unteren Zwischenverbindung 53 zu bilden. Vor dem Bilden der ersten Photoresistschicht kann eine untere Antireflexbeschichtung (BARC) 59 gebildet werden. Die BARC 59 wird vorzugsweise aus einem organischen Material gebildet. So wird die BARC 59 durch die Öffnung 61a über der unteren Zwischenverbindung 53 freigelegt.
  • Bezugnehmend auf die 1 und 3 werden die BARC 59 und die isolierende Zwischenschicht 57 unter Verwendung der ersten Photoresiststruktur 61 als Ätzmaske sequentiell geätzt, um eine vorläufige Durchkontaktöffnung 63 (Schritt 5 von 1) zu bilden. Die Ätzbarrierenschicht 55 kann durch die vorläufige Durchkontaktöffnung 63 freigelegt werden.
  • Die isolierende Zwischenschicht 57 kann aus einer Materialschicht mit einer Ätzselektivität bezüglich der Ätzbarrierenschicht 55 gebildet werden. So kann die Ätzbarrierenschicht 55 auf der unteren Zwischenverbindung 53 verbleiben. Derart wird eine Ätzschädigung der unteren Zwischenverbindung 53 während der Bildung der vorläufigen Durchkontaktöffnung 63 verhindert.
  • In dem Fall, in dem die isolierende Zwischenschicht 57 aus einer SiO2-Schicht oder einer SiOC-Schicht nach der Bildung der vorläufigen Durchkontaktöffnung 63 gebildet wird, werden die erste Photoresiststruktur 61 und die BARC 59 zum Beispiel unter Verwendung eines Veraschungsprozesses entfernt. In dem Fall, in dem die BARC 59 aus einem organischen Material gebildet wird, können die erste Photore siststruktur 61 und die BARC 59 unter Verwendung eines Veraschungsprozesses gleichzeitig entfernt werden.
  • Des Weiteren kann die vorläufige Durchkontaktöffnung 63 in dem Fall, in dem die isolierende Zwischenschicht 57 aus einem organischen Polymer gebildet wird, wie SiLK, unter Verwendung eines Veraschungsprozesses gebildet werden. So können die erste Photoresiststruktur 61 und die BARC 59 während der Bildung der vorläufigen Durchkontaktöffnung 63 entfernt werden.
  • Bezugnehmend auf die 1 und 4 wird eine Durchkontaktschutz-Opferschicht 65 auf dem Halbleitersubstrat mit der vorläufigen Durchkontaktöffnung 63d gebildet (Schritt 7 von 1). Die Durchkontaktschutz-Opferschicht 65 füllt die vorläufige Durchkontaktöffnung 63 und bedeckt die Oberseite der isolierenden Zwischenschicht 57.
  • Die Durchkontaktschutz-Opferschicht 65 kann aus einer Aufschleuderdepositions(SOD)-Schicht gebildet werden, die mit einer Trockenätzrate trockengeätzt wird, die im Wesentlichen identisch mit jener der isolierenden Zwischenschicht 57 ist und eine signifikant hohe Nassätzselektivität bezüglich der isolierenden Zwischenschicht 57 aufweist. Die SOD-Schicht kann eine Wasserstoffsiloxan-Schicht, wie HSQ, eine Organosiloxanschicht, wie MSQ, oder eine Aufschleuderpolymer(SOP)-Schicht sein. Da die SOD-Schicht gute Durchkontaktöffnungsfüllcharakteristika und gute Planarisierungscharakteristika zeigt, kann sie normalerweise als Füllmaterial oder Planarisierungsmaterial verwendet werden.
  • Des Weiteren wird die SOD-Schicht für einen nachfolgenden Justierprozess vorzugsweise aus einer in einem Wellenlängenbereich für eine Justierung transparenten Schicht gebildet, das heißt einem sichtbaren Wellenlängenbereich.
  • Die Durchkontaktschutz-Opferschicht 65 kann mit einer Dicke von 50nm bis 300nm (500Å bis 3.000Å) gebildet werden.
  • Die Metalloxid-Opferschicht 67 wird auf der Durchkontaktschutz-Opferschicht 65 gebildet (Schritt 9 von 1). Da die Durchkontaktschutz-Opferschicht 65 die Oberseite der isolierenden Zwischenschicht 57 bedeckt, kann die Metalloxid-Opferschicht 67 flach gebildet werden.
  • Die Metalloxid-Opferschicht 67 kann aus einer Al2O3-, InSnO-, Ta2O5-, La2O3- oder HfO2-Schicht gebildet werden, oder sie kann alternativ durch Stapeln von wenigstens zwei Schichten der vorstehenden gebildet werden. Des Weiteren kann die Metalloxid-Opferschicht 67 mit einer Dicke von 20nm bis 100nm (200Å bis 1.000Å) gebildet werden. Mit abnehmender Dicke der Metalloxid-Opferschicht 67 nimmt die Prozesstoleranz eines Photolithographieprozesses zu. Die Metalloxid-Opferschicht 67 sollte jedoch eine geeignete Dicke beibehalten, da sie als Ätzmaske in einem nachfolgenden Prozess verwendet wird.
  • Die Metalloxid-Opferschicht 67 kann unter Verwendung einer physikalischen Gasphasenabscheidungs(PVD)-Technologie gebildet werden. Das heißt, die Metalloxid-Opferschicht 67 kann durch Sputtern eines Metalltargets in Anwesenheit eines Plasmas gebildet werden, das Sauerstoffatome enthält.
  • Alternativ kann die Metalloxid-Opferschicht 67 unter Verwendung einer typischen atomaren Schichtdepositions(ALD)-Technologie oder einer chemischen Gasphasenabscheidungs(CVD)-Technologie gebildet werden.
  • Bezugnehmend auf die 1 und 5 wird eine zweite Photoresistschicht auf der Metalloxid-Opferschicht 67 gebildet. Die zweite Photoresistschicht wird belichtet und entwickelt, um eine zweite Photore siststruktur 73 mit einer Öffnung 73a zu bilden, die quer über der vorläufigen Durchkontaktöffnung 63 verläuft.
  • Die zweite Photoresiststruktur 73 wird vorzugsweise unter Verwendung eines ArF-Lasers gebildet. Dadurch kann eine Prozesstoleranz, wie Auflösung und DOF, in dem Photolithographieprozess erhöht werden.
  • Des Weiteren wird die Metalloxid-Opferschicht 67 für einen nachfolgenden Justierprozess vorzugsweise aus einer in einem Wellenlängenbereich für eine Justierung transparenten Schicht gebildet, das heißt einem sichtbaren Wellenlängenbereich. Wenn die Metalloxid-Opferschicht 67 transparent ist, besteht keine Notwendigkeit für einen zusätzlichen Prozess zur Justierung der zweiten Photoresiststruktur 73 auf der vorläufigen Durchkontaktöffnung 63.
  • Vor der Bildung der zweiten Photoresistschicht kann eine organische BARC 71 gebildet werden. Die Bildung der organischen BARC 71 wird speziell in dem Photolithographieprozess zur Bildung der zweiten Photoresiststruktur 73 unter Verwendung eines ArF-Lasers verwendet. Die organische BARC 71 wirkt dahingehend, das Reflexionsvermögen der Metalloxid-Opferschicht 67 zu reduzieren und eine CD und CD-Gleichmäßigkeit der zweiten Photoresiststruktur 73 zu steuern.
  • Des Weiteren kann vor der Bildung der organischen BARC 71 eine Deckschicht 69 gebildet werden. Die Deckschicht 69 wirkt als eine anorganische BARC, wodurch das Reflexionsvermögen der Metalloxid-Opferschicht 67 weiter reduziert wird.
  • Die Deckschicht 69 kann aus einer Poly-Si-, FSG-, PSG-, USG-, PE-TEOS-, SiOC-, SiN-, SiON-, SiC- oder SiCN-Schicht gebildet werden. Des Weiteren wird die Deckschicht 69 vorzugsweise mit einer Dicke von 10nm bis 50nm (100Å bis 500Å) gebildet.
  • Da die Deckschicht 69 und die organische BARC 71 zusätzlich gebildet werden, kann das Reflexionsvermögen reduziert werden, und die Prozesstoleranz des Photolithographieprozesses zur Bildung der zweiten Photoresiststruktur 73 kann des Weiteren sichergestellt werden. Daher kann das Reflexionsvermögen reduziert werden, selbst wenn die Durchkontaktschutz-Opferschicht 65 transparent ist.
  • Bezugnehmend auf die 1 und 6 werden die organische BARC 71, die Deckschicht 69 und die Metalloxid-Opferschicht 67 unter Verwendung der zweiten Photoresiststruktur 73 als Ätzmaske sequentiell geätzt, um eine Deckschichtstruktur 69a und eine Metalloxid-Opferstruktur 67a zu bilden (Schritt 11 von 1). Die Deckschichtstruktur 69a und die Metalloxid-Opferstruktur 67a weisen eine Öffnung 67b auf, die quer über der vorläufigen Durchkontaktöffnung 63 verläuft und die Durchkontaktschutz-Opferschicht 65 freilegt.
  • Die zweite Photoresiststruktur 73 wird während des Ätzens der organischen BARC 71, der Deckschicht 69 und der Metalloxid-Opferschicht 67 als Ätzmaske verwendet. So kann eine gewünschte Ätzprozesstoleranz sichergestellt werden, selbst wenn die zweite Photoresiststruktur 73 unter Anwenden einer Photoresistschicht für einen ArF-Laser gebildet wird.
  • Des Weiteren werden nach der Bildung der Deckschichtstruktur 69a und der Metalloxid-Opferstruktur 67a die zweite Photoresiststruktur 73 und die organische BARC 71 unter Verwendung eines typischen Verfahrens entfernt, wie einer Veraschung. Alternativ können die zweite Photoresiststruktur 73 und die organische BARC 71 nach der Bildung eines Grabens entfernt werden.
  • Bezugnehmend auf die 1 und 7 werden die freigelegte Durchkontaktschutz-Opferschicht 65 und die isolierende Zwischenschicht 57 unter Verwendung der Deckschichtstruktur 69a und der Metalloxid-Opferstruktur 67a als Ätzmasken geätzt, um einen Graben 75 zu bilden (Schritt 13 von 1). Der Graben 75 kann innerhalb der isolierenden Zwischenschicht 57 mit einer Tiefe von 150nm bis 600nm (1.500Å bis 6.000Å) gebildet werden. Der Graben 75 kann durch Trockenätzen der Durchkontaktschutz-Opferschicht 65 und der isolierenden Zwischenschicht 57 gebildet werden. Das Trockenätzen wird vorzugsweise unter den Bedingungen durchgeführt, dass die Ätzraten der Durchkontaktschutz-Opferschicht 65 und der isolierenden Zwischenschicht 57 im Wesentlichen identisch sind oder ein Verhältnis der Ätzraten zwischen der Durchkontaktschutz-Opferschicht 65 und der isolierenden Zwischenschicht 57 niedriger als 4:1 ist.
  • Typischerweise weist die Metalloxid-Opferstruktur 67a eine relativ hohe Ätzselektivität bezüglich der isolierenden Zwischenschicht 57 auf. So wird die Metalloxid-Opferstruktur 67a während der Bildung des Grabens 75 nicht vollständig entfernt und kann seine Funktion als Ätzmaske ausüben. Da jedoch die Deckschichtstruktur 69a mit einer Ätzrate geätzt wird, die jener der isolierenden Zwischenschicht 57 ähnlich ist, kann sie während der Bildung des Grabens 75 insgesamt entfernt werden.
  • Des Weiteren wird die Durchkontaktschutz-Opferschicht 65 mit einer Ätzrate trockengeätzt, die im Wesentlichen identisch zu jener der isolierenden Zwischenschicht 57 ist, oder wird mit einer Ätzrate trockengeätzt, die im Vergleich zu jener der isolierenden Zwischenschicht 57 etwas höher ist. So wird die Durchkontaktschutz-Opferschicht 65 innerhalb der vorläufigen Durchkontaktöffnung 63 zusammen mit der isolierenden Zwischenschicht 57 geätzt. So verbleibt ein Teil der Durchkontaktschutz-Opferschicht 65 während der Bildung des Grabens 75 innerhalb der vorläufigen Durchkontaktöffnung 63. Als ein Ergebnis kann die Ätzbarrierenschicht 55 unter der vorläufigen Durchkontaktöffnung 63 vor dem Ät zen geschützt werden. Demgemäß kann eine Ätzschädigung der unteren Zwischenverbindung 51 verhindert werden.
  • Bezugnehmend auf die 1 und 8 werden nach der Bildung des Grabens 75 die Metalloxid-Opferstruktur 67a und die Durchkontaktschutz-Opferschicht 65 entfernt. Wenn die Durchkontaktschutz-Opferschicht 65 aus Wasserstoffsiloxan, wie HSQ, gebildet wird, werden die Metalloxid-Opferstruktur 67a und die Durchkontaktschutz-Opferschicht 65 vorzugsweise unter Verwendung von HF-Lösung als Ätzmittel nassgeätzt und gleichzeitig entfernt.
  • In dem Fall, in dem die Durchkontaktschutz-Opferschicht 65 aus einer Organosiloxanschicht, wie MSQ, oder einer SOP gebildet wird, kann die Durchkontaktschutz-Opferschicht 65 nicht unter Verwendung einer HF-Lösung als Ätzmittel entfernt werden. In diesem Fall wird die Metalloxid-Opferstruktur 67a unter Verwendung einer HF-Lösung als Ätzmittel nassgeätzt, und die Durchkontaktschutz-Opferschicht 65 kann unter Verwendung eines Organo-Ablösemittels entfernt werden. In diesem Fall kann ein in dem Organo-Ablösemittel verwendetes Ätzmittel in Abhängigkeit von den Arten der Durchkontaktschutz-Opferschicht 65 variiert werden.
  • Als ein Ergebnis der Entfernung der Durchkontakschutz-Opferschicht 65 und der Metalloxid-Opferstruktur 67a wird die Oberseite der isolierenden Zwischenschicht 57 freigelegt, und die Ätzbarrierenschicht 55 wird durch die vorläufige Durchkontaktöffnung freigelegt.
  • Bezugnehmend auf die 1 und 9 wird die freigelegte Ätzbarrierenschicht 55 entfernt, um eine endgültige Durchkontaktöffnung 63a zu bilden, welche die untere Zwischenverbindung 53 freilegt (Schritt 15 von 1). Die Ätzbarrierenschicht 55 kann unter Verwendung eines Ätzmit tels mit einer hohen Ätzselektivität bezüglich der isolierenden Zwischenschicht 57 geätzt werden.
  • Des Weiteren wird verhindert, dass die untere Zwischenverbindung 53 und die Ätzbarrierenschicht 55 während der Bildung des Grabens 75 durch die Durchkontaktschutz-Opferschicht 65 geätzt werden. So kann die Ätzbarrierenschicht 55 eine Dicke aufweisen, die im Vergleich zu jener der isolierenden Zwischenschicht 57 relativ gering ist. Daher kann die Ätzbarrierenschicht 55 ohne Schädigung der Profile des Grabens 75 und der vorläufigen Durchkontaktöffnung 63 geätzt werden.
  • Bezugnehmend auf die 1 und 10 wird eine leitfähige Schicht 81 auf dem Halbleitersubstrat mit der endgültigen Durchkontaktöffnung 63a und dem Graben 75 durch ein typisches Verfahren gebildet (Schritt 17 von 1). Die leitfähige Schicht 81 kann eine Kupferschicht sein. Des Weiteren können vor der Bildung der Kupferschicht ein konformes Diffusionsbarrierenmetall 77 und eine Kristallkeimschicht 79 gebildet werden. Die Kupferschicht kann unter Verwendung einer elektrolytischen Plattierungstechnologie oder einer stromlosen Plattierungstechnologie gebildet werden, und sie kann den leeren Raum des Grabens 75 und der endgültigen Durchkontaktöffnung 63a füllen.
  • Bezugnehmend auf die 1 und 11 werden die leitfähige Schicht 81, die Kristallkeimschicht 79 und das Diffusionsbarrierenmetall 77 unter Verwendung einer CMP-Technologie planarisiert, bis die Oberseite der isolierenden Zwischenschicht 57 freigelegt ist (Schritt 19 von 1). Als ein Ergebnis werden eine Diffusionsbarrierenschicht 77a, eine Kristallkeimschicht 79a und eine Metallzwischenverbindung 81a gebildet, die innerhalb des Grabens 75 begrenzt sind, und es wird ein Durchkontaktstift zum Füllen der endgültigen Durchkontaktöffnung 63a gebildet. Die Metallzwischenverbindung 81a ist mit der unteren Zwischenverbin dung 53 über den innerhalb der endgültigen Durchkontaktöffnung 63a gebildeten Durchkontaktstift elektrisch verbunden.
  • Demgemäß sind die Ausführungsformen der Erfindung dahingehend effektiv, dass Prozesstoleranzen sichergestellt werden, d.h. die Verwendung der Metalloxid-Opferschicht 67 stellt eine Prozesstoleranz in einem Photolithographieprozess zur Bildung eines Grabens bereit, und die Verwendung der Metalloxid-Opferstruktur 67a als Ätzmaske für die Bildung des Grabens 75 erlaubt eine Prozesstoleranz in einem Ätzprozess. Des Weiteren kann ein Reflexionsvermögen bezüglich unterer Schichten durch zusätzliches Bilden der Deckschicht 69 auf der Metalloxid-Opferschicht 67 weiter reduziert werden. Als ein Ergebnis können eine CD und CD-Gleichmäßigkeit einstellbar sein, wodurch eine Prozesstoleranz eines Photolithographieprozesses weiter verbessert wird.
  • Da des Weiteren die Metalloxid-Opferschicht 67 anders als Metalle ein hohes Lichttransmissionsvermögen aufweist, besteht keine Notwendigkeit für einen zusätzlichen Prozess zum Justieren der zweiten Photoresiststruktur 73 auf der vorläufigen Durchkontaktöffnung.
  • Wenngleich diese Erfindung unter Bezugnahme auf bevorzugte Ausführungsformen derselben speziell gezeigt und beschrieben wurde, versteht es sich für den Fachmann, dass verschiedene Änderungen in Form und Details darin ohne Abweichen vom Inhalt und Umfang der Erfindung, wie durch die beigefügten Ansprüche definiert, vorgenommen werden können.

Claims (10)

  1. Verfahren zur Herstellung einer Doppeldamaszener-Metallzwischenverbindung, gekennzeichnet durch die Schrittfolge: a) Bereitstellen eines Halbleitersubstrats (51), b) Bilden einer isolierenden Zwischenschicht (57) auf dem Halbleitersubstrat; c) Strukturieren der isolierenden Zwischenschicht zur Bildung eines vorläufigen Kontaktlochs (63); d) Bilden einer Durchkontaktschutz-Opferschicht (65), die das vorläufige Durchkontaktloch füllt und eine Oberseite der isolierenden Zwischenschicht auf dem Halbleitersubstrat mit dem vorläufigen Kontaktloch bedeckt; e) Bilden einer Metalloxid-Opferschicht (67) auf der Durchkontaktschutz-Opferschicht; f) Strukturieren der Metalloxid-Opferschicht zur Bildung einer Metalloxid-Opferstruktur (67a) mit einer Öffnung, die quer über dem vorläufigen Kontaktloch verläuft und die Durchkontaktschicht-Opferschicht freilegt; und g) Ätzen der Durchkontaktschutz-Opferschicht und der isolierenden Zwischenschicht unter Verwendung der Metalloxid- Opferstruktur als Ätzmaske, um einen innerhalb der isolierenden Zwischenschicht befindlichen Graben (75) zu bilden.
  2. Verfahren nach Anspruch 1, wobei der Schritt zur Strukturierung der Metalloxid-Opferschicht umfasst: – Bilden einer Photoresistschicht auf der Metalloxid-Opferschicht; – Belichten und Entwickeln der Photoresistschicht unter Verwendung eines ArF-Lasers, um ein Photoresistmuster mit einer Öffnung zu bilden, die sich quer über dem vorläufigen Kontaktloch erstreckt; und – Ätzen der Metalloxid-Opferschicht unter Verwendung des Photoresistmusters als Ätzmaske, um die Metalloxid-Opferstruktur mit der Öffnung zu bilden, die sich quer über das vorläufige Kontaktloch erstreckt und die Durchkontaktschutz-Opferschicht freilegt.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Metalloxid-Opferschicht in einem sichtbaren Wellenlängenbereich transparent ist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Metalloxid-Opferschicht aus wenigstens einer Metalloxidschicht gebildet ist, die aus der Gruppe ausgewählt ist, welche aus Al2O3, InSnO, Ta2O5, La2O3 und HfO2 besteht, und/oder wobei die Metalloxid-Opferschicht mit einer Dicke von etwa 20 nm bis 100 nm (200 Å bis 1.000 Å) gebildet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, das des Weiteren die Bildung einer Ätzbarrierenschicht vor der Bildung der isolierenden Zwischenschicht umfaßt.
  6. Verfahren nach einem der Ansprüche 1 bis 5, das des Weiteren die Bildung einer organischen BARC auf der Metalloxid-Opferschicht nach der Bildung der Metalloxid-Opferschicht umfasst.
  7. Verfahren nach Anspruch 6, das des Weiteren die Entfernung der organischen BARC vor der Bildung des Grabens umfasst.
  8. Verfahren nach Anspruch 7, wobei die organische BARC unter Verwendung eines Veraschungsprozesses entfernt wird.
  9. Verfahren nach einem der Ansprüche 6 bis 8, das des Weiteren die Bildung einer Deckschicht auf der Metalloxid-Opferschicht vor der Bildung der organischen BARC umfasst.
  10. Verfahren nach Anspruch 9, wobei die Deckschicht aus einer Materialschicht gebildet wird, die aus der Gruppe ausgewählt ist, welche aus einer Poly-Si-, FSG-, PSG-, USG-, PE-TEOS-, SiOC-, SiN-, Si-ON-, SiC- und einer SiCN-Schicht besteht.
DE602004004483T 2003-12-03 2004-11-25 Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung Active DE602004004483T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030087351A KR100583957B1 (ko) 2003-12-03 2003-12-03 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR2003087351 2003-12-03

Publications (2)

Publication Number Publication Date
DE602004004483D1 DE602004004483D1 (de) 2007-03-15
DE602004004483T2 true DE602004004483T2 (de) 2007-05-24

Family

ID=34464802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004004483T Active DE602004004483T2 (de) 2003-12-03 2004-11-25 Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung

Country Status (5)

Country Link
US (1) US7064059B2 (de)
EP (1) EP1538665B1 (de)
KR (1) KR100583957B1 (de)
CN (1) CN1306590C (de)
DE (1) DE602004004483T2 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745986B1 (ko) * 2004-12-08 2007-08-06 삼성전자주식회사 다공 생성 물질을 포함하는 충전재를 사용하는 미세 전자소자의 듀얼 다마신 배선의 제조 방법
KR100637965B1 (ko) * 2004-12-22 2006-10-23 동부일렉트로닉스 주식회사 Ｆｓｇ 절연막을 이용한 반도체 소자의 금속 배선 형성 방법
KR100632658B1 (ko) * 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US7867779B2 (en) 2005-02-03 2011-01-11 Air Products And Chemicals, Inc. System and method comprising same for measurement and/or analysis of particles in gas stream
US20060183055A1 (en) * 2005-02-15 2006-08-17 O'neill Mark L Method for defining a feature on a substrate
KR20080017368A (ko) * 2005-06-15 2008-02-26 다우 코닝 코포레이션 수소 실세스퀴옥산의 경화 방법 및 나노미터 크기의트렌치에서의 치밀화 방법
US20060286792A1 (en) * 2005-06-20 2006-12-21 Taiwan Semiconductor Manufacturing Co., Ltd. Dual damascene process
US7547598B2 (en) * 2006-01-09 2009-06-16 Hynix Semiconductor Inc. Method for fabricating capacitor in semiconductor device
US7300868B2 (en) * 2006-03-30 2007-11-27 Sony Corporation Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US7456099B2 (en) * 2006-05-25 2008-11-25 International Business Machines Corporation Method of forming a structure for reducing lateral fringe capacitance in semiconductor devices
US20070290347A1 (en) * 2006-06-19 2007-12-20 Texas Instruments Incorporated Semiconductive device having resist poison aluminum oxide barrier and method of manufacture
CN101202244B (zh) * 2006-12-15 2010-06-09 中芯国际集成电路制造(上海)有限公司 双镶嵌结构形成过程中光刻胶图形的去除方法
JP5268084B2 (ja) * 2006-12-22 2013-08-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7906426B2 (en) * 2007-04-23 2011-03-15 Globalfoundries Singapore Pte. Ltd. Method of controlled low-k via etch for Cu interconnections
US7960290B2 (en) * 2007-05-02 2011-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a semiconductor device
KR100871768B1 (ko) * 2007-05-18 2008-12-05 주식회사 동부하이텍 반도체 소자 및 ｂｏａｃ/ｃｏａ 제조 방법
KR100843716B1 (ko) * 2007-05-18 2008-07-04 삼성전자주식회사 자기 정렬된 콘택플러그를 갖는 반도체소자의 제조방법 및관련된 소자
JP2009164175A (ja) * 2007-12-28 2009-07-23 Toshiba Corp 半導体装置の製造方法
US8293634B2 (en) * 2008-08-07 2012-10-23 International Business Machines Corporation Structures and methods for improving solder bump connections in semiconductor devices
US8357617B2 (en) 2008-08-22 2013-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method of patterning a metal gate of semiconductor device
CN101794071A (zh) * 2008-09-22 2010-08-04 台湾积体电路制造股份有限公司 半导体装置的制造方法
JP5407340B2 (ja) * 2009-01-07 2014-02-05 富士通セミコンダクター株式会社 配線の形成方法
WO2010150135A2 (en) * 2009-06-25 2010-12-29 Lam Research Ag Method for treating a semiconductor wafer
CN101996927B (zh) * 2009-08-14 2012-10-03 中芯国际集成电路制造(上海)有限公司 多层互连结构及其形成方法
CN102386088B (zh) * 2010-09-03 2014-06-25 中芯国际集成电路制造(上海)有限公司 用于去除半导体器件结构上的光致抗蚀剂层的方法
CN102420169A (zh) * 2011-05-13 2012-04-18 上海华力微电子有限公司 通孔填充牺牲材料的超厚顶层金属双大马士革工艺
CN102983098A (zh) * 2011-09-07 2013-03-20 中国科学院微电子研究所 后栅工艺中电极和连线的制造方法
CN102437101B (zh) * 2011-09-09 2015-06-24 上海华力微电子有限公司 一种改进的硬质掩膜与多孔低介电常数值材料的集成方法
KR20140089650A (ko) 2013-01-03 2014-07-16 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102145825B1 (ko) 2014-07-28 2020-08-19 삼성전자 주식회사 반도체 소자 및 그 제조 방법
KR102201092B1 (ko) * 2014-09-16 2021-01-11 삼성전자주식회사 반도체 장치 제조 방법
WO2017156388A1 (en) * 2016-03-11 2017-09-14 Inpria Corporation Pre-patterned lithography templates, processes based on radiation patterning using the templates and processes to form the templates
CN106887388A (zh) * 2017-02-14 2017-06-23 上海华虹宏力半导体制造有限公司 金属结构光刻蚀刻方法以及金属结构光刻蚀刻结构
CN108878363B (zh) * 2017-05-12 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109755126B (zh) * 2017-11-07 2021-02-12 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP2021068718A (ja) * 2018-02-15 2021-04-30 東京エレクトロン株式会社 基板処理システム、基板処理装置及び基板処理方法
US11171052B2 (en) 2019-04-29 2021-11-09 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures with selectively deposited pillars and structures formed thereby
US11024533B2 (en) * 2019-05-16 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming interconnect structures using via holes filled with dielectric film
US11069610B2 (en) 2019-10-15 2021-07-20 Micron Technology, Inc. Methods for forming microelectronic devices with self-aligned interconnects, and related devices and systems
WO2021226016A1 (en) 2020-05-06 2021-11-11 Inpria Corporation Multiple patterning with organometallic photopatternable layers with intermediate freeze steps

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053631B2 (ja) * 1997-10-08 2008-02-27 Ａｚエレクトロニックマテリアルズ株式会社 反射防止膜又は光吸収膜用組成物及びこれに用いる重合体
US6300672B1 (en) * 1998-07-22 2001-10-09 Siemens Aktiengesellschaft Silicon oxynitride cap for fluorinated silicate glass film in intermetal dielectric semiconductor fabrication
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
US6461955B1 (en) * 1999-04-29 2002-10-08 Texas Instruments Incorporated Yield improvement of dual damascene fabrication through oxide filling
US6329118B1 (en) * 1999-06-21 2001-12-11 Intel Corporation Method for patterning dual damascene interconnects using a sacrificial light absorbing material
KR100327595B1 (ko) * 1999-12-30 2002-03-15 박종섭 금속 배선을 포함하는 반도체소자 및 그 제조방법
JP3346475B2 (ja) * 2000-01-18 2002-11-18 日本電気株式会社 半導体集積回路の製造方法、半導体集積回路
JP2001230317A (ja) 2000-02-15 2001-08-24 Nec Corp 多層配線構造の形成方法及び半導体装置の多層配線構造
US6323121B1 (en) * 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
US6323123B1 (en) * 2000-09-06 2001-11-27 United Microelectronics Corp. Low-K dual damascene integration process
JP2002299441A (ja) * 2001-03-30 2002-10-11 Jsr Corp デュアルダマシン構造の形成方法
US6861347B2 (en) 2001-05-17 2005-03-01 Samsung Electronics Co., Ltd. Method for forming metal wiring layer of semiconductor device
KR20030096730A (ko) * 2002-06-17 2003-12-31 삼성전자주식회사 반도체 장치의 듀얼다마신 배선형성방법
JP4050631B2 (ja) * 2003-02-21 2008-02-20 株式会社ルネサステクノロジ 電子デバイスの製造方法

Also Published As

Publication number Publication date
EP1538665A1 (de) 2005-06-08
KR20050054064A (ko) 2005-06-10
DE602004004483D1 (de) 2007-03-15
US7064059B2 (en) 2006-06-20
EP1538665B1 (de) 2007-01-24
CN1306590C (zh) 2007-03-21
KR100583957B1 (ko) 2006-05-26
US20050124149A1 (en) 2005-06-09
CN1624897A (zh) 2005-06-08

Similar Documents

Publication Publication Date Title
DE602004004483T2 (de) Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE112007000215B4 (de) Verfahren zur Herstellen einer Halbleitervorrichtung mit porösem Silizium-Dielektrikum
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102008016424B4 (de) Verfahren mit einem Bilden einer Kontaktloshöffnung und eines Grabens in einer dielektrischen Schicht mit kleinem ε
DE102017127530A1 (de) Verbindungsstruktur und Verfahren
DE102009000625B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente und eines Halbleiterbauelements sowie zugehöriger Zweifach-Damascene-Prozess
DE69837313T2 (de) Verfahren zur Herstellung von koplanaren Metal/isolierenden mehrlagigen Schichten unter Verwendung eines damaszenen Prozesses mit fliesfähiger Opferoxyd
DE102012111786B4 (de) Hybrid-Verbindungsaufbau und Verfahren zur Herstellung desselben
DE60036305T2 (de) Selbstjustierte metalldeckschichten für zwischenschicht-metallverbindungen
DE102015107271A1 (de) Ätzstoppschicht in integrierten Schaltungen
DE102004042169B4 (de) Technik zur Erhöhung des Füllvermögens in einem elektrochemischen Abscheideprozess durch Verrundung der Kanten und Gräben
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
US20020050649A1 (en) Metal interconnect layer of semiconductor device and method for forming a metal interconnect layer
KR20000077104A (ko) 산화물 충전을 통한 이중 다마신 공정의 수율 향상
DE102015115617A1 (de) Verbindungsstruktur und Verfahren zu ihrer Herstellung
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
JP2003100724A (ja) 誘電体エッチング用アルミニウムハードマスク
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE10221652A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
US6313025B1 (en) Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
DE112016001773T5 (de) Struktur und Herstellungsverfahren für nicht durch Elektromigration zerstörbare Verbindungen im Nanomaßstab
DE102009004550B4 (de) Verfahren zur Bildung von Zwischenverbindungen
DE102008054068A1 (de) Veringern von Metallhohlräumen in einem metallischen Schichtstapel eines Halbleiterbauelements durch Vorsehen einer dielektrischen Barrierenschicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition