KR100327595B1 - 금속 배선을 포함하는 반도체소자 및 그 제조방법 - Google Patents

금속 배선을 포함하는 반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100327595B1
KR100327595B1 KR1019990067390A KR19990067390A KR100327595B1 KR 100327595 B1 KR100327595 B1 KR 100327595B1 KR 1019990067390 A KR1019990067390 A KR 1019990067390A KR 19990067390 A KR19990067390 A KR 19990067390A KR 100327595 B1 KR100327595 B1 KR 100327595B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
etch stop
etching
contact hole
Prior art date
Application number
KR1019990067390A
Other languages
English (en)
Other versions
KR20010059853A (ko
Inventor
박대규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990067390A priority Critical patent/KR100327595B1/ko
Publication of KR20010059853A publication Critical patent/KR20010059853A/ko
Application granted granted Critical
Publication of KR100327595B1 publication Critical patent/KR100327595B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3

Abstract

본 발명은 금속 배선을 포함하는 반도체장치 및 그 제조 방법에 관한 것으로, 특히 이 제조 방법은 반도체기판의 하부 구조물에 제 1층간 절연막을 증착한 후에 그 위에 Al2O3으로 된 식각 정지막을 형성한 후에 이를 패터닝하고, 결과물 전면에 제 2층간 절연막을 증착하고 콘택 마스크를 이용한 사진 및 식각 공정으로 제 2층간 절연막을 선택 식각한 후에 식각 정지막 패턴에 맞추어 제 1층간 절연막을 하부 구조물 표면이 드러날때까지 식각해서 콘택홀을 형성하고, 제 2층간 절연막에서부터 제 1층간 절연막까지 이어지는 콘택홀 내측에 확산 방지막을 형성한 후에, 확산 방지막이 형성된 콘택홀 내에 구리를 매립하고 이를 화학적기계적연마해서 하부 구조물과 접하는 금속 배선을 형성한다. 따라서, 본 발명은 금속 배선 형성시 저유전율의 층간절연막 상부에 식각 선택비 특성이 기존 질화계 물질보다 양호한 Al2O3으로 식각 정지막을 사용하므로써 두 번의 콘택홀 식각(이중 상감법)을 위한 층간 절연막의 식각 범위를 정확하게 조정할 수 있다.

Description

금속 배선을 포함하는 반도체소자 및 그 제조 방법{Semiconductor device with metal line and method for forming thereof}
본 발명은 비저항이 작으며 신뢰성이 우수한 구리를 금속 배선으로 이용할 때의 반도체 제조방법에 관한 것으로서, 특히 이중 상감(dual damascence) 공정을이용한 금속 배선을 포함하는 반도체장치 및 그 제조 방법에 관한 것이다.
종래, 반도체장치의 금속 배선으로 널리 사용되는 금속으로는 텅스텐, 알루미늄 및 알루미늄 합금 등이 있다. 이 금속들은 비교적 용이하게 식각되므로 금속 배선을 형성하기 위하여 전면(blanket) 증착, 노광 및 식각 공정 등의 일련의 공정들을 거치게 된다.
최근의 금속 배선 기술은 반도체 소자가 점점 고집적화됨에 따라 텅스텐 또는 알루미늄에 비하여 비저항이 작으며 반도체 소자의 성능 향상, 예를 들어 RC 지연시간 감소와 신뢰성 향상에 유리한 장점을 가지고 있는 구리를 금속 배선 재료로 대체하고자 많은 연구가 이루어지고 있다. 그런데, 구리는 반응성 이온 식각(reactive ion etching)에 의한 배선 형성이 어려운 재료이다. 이에 구리를 이용한 배선 공정은 새로운 상감(damascene) 공정, 즉 배선용 콘택홀을 만든 후에 이 콘택홀내에 구리를 채우고 이를 화학적기계적연마 공정을 사용하고 있다.
더욱이, 다층 배선 및 고집적 반도체장치의 경우에는 콘택플러그와 배선을 동시에 형성할 수 있는 이중 상감(dual damascene) 공정이 사용되고 있다. 이러한 이중 상감에 따른 구리 배선 제조는 단위 공정 수의 감소를 기대할 수 있지만, 아직까지 제조 공정상에서 해결해야하는 문제점이 많이 있다.
예컨대, 이중 상감법에 의한 구리 배선 공정은 층간 절연막에 이차의 콘택홀 식각 공정시 정확하게 식각량을 조정하고자 층간 절연막 사이에 SiON 또는 SiN의 질화물질로 이루어진 식각 정지막을 추가해서 사용하고 있다. 이 질화계 식각 정지막은 구리의 확산성이 낮기 때문이다. 그러나, SiN의 경우 유전상수가 7.5∼9정도로 낮은 폴리머 또는 저유전체 층간 절연막에서 유효 유전상수가 증가된다.
특히, CVD(Chemical Vapor Deposition)로 증착되는 다공성(porous) 저유전 절연막(예컨대 SiCO)인 경우 실리콘질화막과 식각 선택비가 양호하지 않아 셀프 얼라인 이중 상감법보다는 이중 식각의 이중 상감법(콘택 플러그용 콘택홀을 식각한 후에 층간 절연막을 증착한 후에 콘택홀 식각 공정을 진행)을 이용하기 때문에 구리 배선 진행시 하부 구조물에 과도식각이 유발되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 이중 상감 공정시 층간 절연막 상부의 식각 정지용 막으로써 저유전 절연체막에 대한 식각 선택비가 우수한 Al2O3을 이용해서 두 번의 콘택홀 식각을 위한 층간 절연막의 식각범위를 조정할 수 있어 배선 공정의 수율을 높일 수 있는 금속 배선을 포함하는 반도체장치 및 그 제조 방법을 제공하는데 있다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체장치의 구리 배선 형성방법을 순서적으로 설명하기 위한 공정순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체기판 12 : 하부 구조
14 : 제 1층간절연막 16, 22 : Al2O3식각 정지막
18,24 : 콘택 마스크 패턴 20 : 제 2층간절연막
28 : 확산방지막 30 : 구리 배선
상기 목적을 달성하기 위하여 본 발명은 금속 배선을 갖는 반도체소자의 구조에 있어서, 반도체기판의 하부 구조물 상부에 형성된 제 1층간 절연막과, 제 1층간 절연막 상부에 적층된 Al2O3으로 된 식각 정지막과, 식각 정지막 상부에 적층된 저유전물질의 제 2층간 절연막과, 제 2층간 절연막에서부터 제 1층간 절연막까지의콘택홀 내측에 형성된 확산 방지막과, 확산 방지막이 형성된 콘택홀 내에 매립되어 하부 구조물의 소정 영역과 접하면서 제 2층간 절연막에 대해 평탄한 표면을 갖는 금속 배선을 구비한다.
본 발명의 반도체소자에 있어서, 상기 제 1층간 절연막 및 제 2층간 절연막은 SOG, FlAKE, Silk와 같은 나노글라스 또는 SiC와 같은 폴리머 및 CVD 방식의 절연물질 중에서 선택된 어느 물질이다. 또는, 상기 제 1층간 절연막 및 제 2층간 절연막은 SiO2, PSG, BPSG, 및 고밀도 플라즈마방식의 산화 물질이다.
본 발명의 반도체소자에 있어서, 상기 제 2층간 절연막 상부에 Al2O3으로 된 제 2식각 정지막을 추가 적층할 수 있다.
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 금속 배선 제조 방법에 있어서, 반도체기판의 하부 구조물 상부에 제 1층간 절연막을 증착하는 단계와, 제 1층간 절연막 상부에 Al2O3으로 된 식각 정지막을 형성한 후에 이후 하부 구조물의 소정 영역이 드러나도록 식각 정지막을 패터닝하는 단계와, 결과물 전면에 제 2층간 절연막을 증착하는 단계와, 콘택 마스크를 이용한 사진 및 식각 공정으로 제 2층간 절연막을 선택 식각한 후에 식각 정지막 패턴에 맞추어 제 1층간 절연막을 하부 구조물의 소정 영역 표면이 드러날때까지 식각해서 콘택홀을 형성하는 단계와, 제 2층간 절연막에서부터 제 1층간 절연막까지 이어지는 콘택홀 내측에 확산 방지막을 형성하는 단계와, 확산 방지막이 형성된 콘택홀 내에 금속을 매립하고 이를 화학적기계적연마해서 하부 구조물의 소정 영역과 접하는 금속 배선을 형성하는단계를 포함한다.
본 발명의 반도체소자 제조 방법에 있어서, 상기 제 2층간 절연막 상부에 Al2O3으로 된 식각 정지막을 추가 형성하고, 콘택 마스크를 이용한 사진 및 식각 공정으로 상기 추가된 식각 정지막을 패터닝한 후에 이를 식각 마스크로 삼아 제 2층간 절연막을 선택 식각한다.
그리고, 본 발명의 반도체소자 제조 방법에 있어서, 상기 식각 정지막 형성 공정은 원자막 증착의 CVD로 증착하되, 200∼400℃의 증착 온도에서 이루어지며 Al2O3의 Al 소스로는 Al(CH3)3, Al(CH4)3및 AlCl3중에서 어느 하나를 이용하고, O 소스로 H2O 증기, NO, N2O 중에서 어느 하나를 이용한다.
또한 본 발명의 반도체소자 제조 방법에 있어서, 상기 식각 정지막 형성 공정은 Al 타겟을 이용한 산소 반응 스퍼터링 증착 공정 또는 Al2O3타겟을 이용한 RF 스피터링 증착 공정을 사용한다. 또는, 상기 식각 정지막 형성 공정은 Al 타겟을 이용한 산소 반응 스퍼터링 증착 공정 또는 Al2O3타겟을 이용한 RF 스피터링 증착 공정을 사용한다.
또한, 본 발명의 반도체소자 제조 방법에 있어서, 상기 식각 정지막 패터닝 공정시 BCl3또는 Cl계 식각 가스를 이용한다.
또한 본 발명의 반도체소자 제조 방법에 있어서, 상기 확산 방지막은 50∼500Å의 두께이며 TaN, TiN, WN, ZrN, ZrB2, TiB2중에서 어느 하나로 형성한다.
또한, 본 발명의 반도체소자 제조 방법에 있어서, 상기 금속 증착 공정시 구리를 사용하되, 구리 증착 공정은 PVD, 리플로우, CVD, 무전해 도금, 전기 도금 중에서 어느 하나를 이용한다. 그리고, 상기 구리 증착 공정시 전기 도금을 이용할 경우 시드막으로 이온화된 구리를 증착하고 그 시드막의 증착 두께를 30∼500Å로 한다.
상기 목적을 달성하기 위하여 본 발명의 다른 제조 방법은 반도체장치의 금속 배선 제조 방법에 있어서, 반도체기판의 하부 구조물 상부에 제 1층간 절연막을 증착하는 단계와, 제 1층간 절연막 상부에 Al2O3으로 된 식각 정지막을 형성한 후에 이후 하부 구조물의 소정 영역이 드러나도록 이를 패터닝하는 단계와, 식각 정지막 패턴에 맞추어 제 1층간 절연막을 식각해서 제 1콘택홀을 형성하는 단계와, 결과물 상에 제2층간 절연막을 적층한 후에 콘택 마스크를 이용하여 제 2층간 절연막을 선택 식각해서 제 1콘택홀과 이어지는 제 2콘택홀을 형성하는 단계와, 제 1 및 제 2층간절연막의 콘택홀 내에 확산 방지막을 형성하는 단계와, 확산 방지막이 형성된 콘택홀 내에 금속을 매립하고 이를 화학적기계적연마해서 하부 구조물의 소정 영역과 접하는 금속 배선을 형성하는 단계를 포함한다.
본 발명의 기술적 원리에 따르면, 반도체장치의 금속 배선 공정시 식각 선택비가 높은 Al2O3를 이용한다. 일반적으로 Al2O3은 금속 유기성 소스(metal organic source)를 이용할 때 원자막 증착방법으로 약 400℃이하의 저온 증착이 가능하기때문에 낮은 유전율의 폴리머 또는 CVD(Chemical Vapor Deposition)막들과의 조합에 적합하다. 또, 증착된 상태의 Al2O3박막은 소량의 탄소를 포함하고 있어 유전상수 k가 5-6정도로 질화막 계통의 물질에 비해 유전상수가 낮고 박막의 밀도가 높으므로 구리의 확산속도가 매우 낮다. 특히, Al2O3막은 질화물질에 비해 층간절연막에 대한 식각 선택비가 크기 때문에 얇은 두께일지라도 낮은 유효 유전상수값을 확보할 수 있다. 또한, Al2O3막은 화학적기계적연마 공정시 다른 재료에 비해 높은 선택비를 갖고 있으므로 공정 마진을 높일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 5는 본 발명의 일실시예에 따른 반도체장치의 구리 배선 형성방법을 순서적으로 설명하기 위한 공정순서도로서, 이를 참조하면 본 발명의 실시예는 셀프얼라인(self aligned) 이중 상감법에 의한 구리 배선 방법에 관한 것이다.
우선, 도 1에 도시된 바와 같이, 반도체기판(10)의 하부 구조물(예컨대 금속 배선이 형성된 기판)(12)에 저유전물질의 제 1층간 절연막(14)을 증착한다. 이때, 저유전물질은 SOG, 폴리머 및 CVD 방식의 절연물질(예컨대, SiCO) 등의 유전 상수가 낮은 물질이다.
그리고, 제 1층간 절연막(14) 상부에 Al2O3으로 된 제 1식각 정지막(16)을 형성한다. 여기서, Al2O3의 증착은 원자막 증착(atomic layer deposition)의 CVD로 증착하되, 200∼400℃의 증착 온도에서 진행한다. 이때, Al2O3의 Al 소스로는 Al(CH3)3, Al(CH4)3및 AlCl3중에서 어느 하나이고, O 소스로는 H2O 증기, NO, N2O 중에서 어느 하나이다. 이와 다른 Al2O3의 증착은 Al 타겟을 이용한 산소 반응 스퍼터링 증착 공정 또는 Al2O3타겟을 이용한 RF 스피터링 증착 공정을 이용한다.
그 다음, 도 2에 도시된 바와 같이, 상기 결과물에 사진 공정을 진행하여 1차 마스크 패턴(18)을 형성한 후에 식각 공정을 진행하여 상기 제 1식각 정지막(16)을 패터닝하고 상기 마스크 패턴(18)을 제거한다. 여기서, 식각 정지막 패터닝 공정은 BCl3또는 Cl계 식각 가스를 이용한다.
이어서, 도 3에 도시된 바와 같이, 결과물 전면에 제 2층간 절연막(20)을 증착하고, 제 2층간 절연막(20) 상부에 Al2O3으로 된 제 2식각 정지막(22)을 추가 형성한다. 그리고, 사진 공정을 진행하여 상기 제 2식각 정지막(22) 상부에 2차 콘택 마스크 패턴(24)을 형성하고 식각 공정을 진행하여 제 2식각 정지막(22)을 패터닝한 후에 상기 마스트 패턴(24)을 제거한다.
그 다음, 도 4에 도시된 바와 같이, 상기 제 2식각 정지막 패턴(22')에 셀프 얼라인되도록 제 2층간 절연막(20)을 선택식각하고, 상기 제 1식각 정지막 패턴(16')에 셀프 얼라인되도록 제 1층간 절연막(14)을 선택식각한다. 이로 인해, 제 2층간 절연막(20)에서부터 제 1층간 절연막(14)까지 개방되어 하부 구조물(12)표면이 노출된 콘택홀(26)이 형성된다.
이어서, 도 5에 도시된 바와 같이, 제 2층간 절연막(20)에서부터 제 1층간 절연막(14)까지 이어지는 콘택홀(26) 내측에 확산 방지막(28)을 형성한다. 여기서, 확산 방지막(28)은 50∼500Å의 두께이며 TaN, TiN, WN, ZrN, ZrB2, TiB2 중에서 어느 하나를 사용한다.
그리고, 상기 확산 방지막(28)이 형성된 콘택홀 내에 구리를 매립하고 이를 화학적기계적연마 공정을 실시해서 하부 구조물(12)과 접하는 구리 배선(30)을 형성한다. 이때, 구리 증착 공정은 PVD(Physical Vapor Deposition), 리플로우(reflow), CVD, 무전해 도금, 전기 도금 중에서 어느 하나를 이용하되, 전기 도금의 경우 시드막(seed layer)(예컨대 Pd, Ir등)으로 이온화된 구리를 증착하고 그 시드막의 증착 두께를 30∼500Å로 한다.
그러면, 본 발명에 따른 이중 상감법에 의한 금속 배선, 예컨대 구리 배선을 갖는 반도체장치는 다음과 같은 구조를 갖는다. 즉, 반도체기판의 하부 구조물(12)에 형성된 저유전물질의 제 1층간 절연막(14)과, 제 1층간 절연막(14) 상부에 적층된 Al2O3으로 된 식각 정지막(16)과, 식각 정지막(16) 상부에 적층된 저유전물질의 제 2층간 절연막(20)과, 제 2층간 절연막(20)에서부터 제 1층간 절연막(14)까지의 콘택홀 내측에 형성된 확산 방지막(28)과, 확산 방지막(28)이 형성된 콘택홀 내에 매립되어 하부 구조물(12)과 접하면서 평탄한 표면을 갖는 구리 배선(30)으로 이루어진다.
또, 본 발명의 이중 상감법에 의한 구리 배선을 갖는 반도체장치에서는 제 2층간 절연막(20) 상부에 Al2O3으로 된 식각 정지막(22')을 추가 적층해서 상부 제 2층간절연막(20)의 식각 공정시 셀프얼라인 콘택홀 방식의 식각 공정을 진행할 수 있다.
한편, 본 발명의 제조 방법은 반도체기판(10)의 하부 구조물(예컨대 기판의 활성 영역)에 콘택되며 고단차의 고선택비가 요구되는 구리 콘택전극 공정에도 이용될 수 있다. 이때, 층간 절연막은 SiO2, PSG, BPSG, 및 고밀도 플라즈마방식의 산화 물질 중에서 어느 한 물질로 이루어진다. 이에 따라, 본 발명의 구리 콘택전극 제조 공정의 경우에는 Al2O3식각 정지막을 금속 콘택을 개방시키는 기판의 활성 부분과 금속 배선이 배치될 부분의 층간 절연막 사이에 삽입되어 층간 절연막의 식각 정지용으로 사용된다.
또한, 본 발명은 이중 식각 이중상감법의 반도체장치의 구리 배선 제조 방법에도 적용될 수 있는데, 이는 반도체기판의 하부 구조물에 제 1층간 절연막을 증착하고, 제 1층간 절연막 상부에 Al2O3으로 된 식각 정지막을 형성한 후에 이를 패터닝한 후에 식각 정지막 패턴에 맞추어 제 1층간 절연막을 식각해서 제 1콘택홀을 형성한다. 그리고, 결과물 상부에 제2층간 절연막을 적층한 후에 콘택 마스크를 이용하여 제 2층간 절연막을 선택 식각해서 제 1콘택홀과 이어지는 제 2콘택홀을 형성하고, 제 1 및 제 2층간절연막의 콘택홀 내에 확산 방지막을 형성한다. 그 다음, 확산 방지막이 형성된 콘택홀 내에 구리를 매립하고 이를 연마해서 하부 구조물과 접하는 구리 배선을 형성한다.
이때도, 상기 제 2층간 절연막 상부에 추가의 Al2O3식각 정지막을 적층해서 제 2층간절연막에 콘택홀 식각을 진행할 수 있다.
상기한 바와 같이 본 발명은, 이중 상감법에 의한 금속 배선 형성시 저유전율의 층간절연막 상부에 식각 선택비 특성이 기존 질화계 물질보다 양호한 Al2O3으로 식각 정지막을 사용하므로써 두 번의 콘택홀 식각을 위한 층간 절연막의 식각 범위를 정확하게 조정할 수 있다.
또, 본 발명의 Al2O3식각 정지막은 소량의 탄소를 포함하고 있어 유전상수 k가 5-6정도로 질화막 계통의 물질에 비해 유전상수가 낮고 박막의 밀도가 높으므로 구리의 확산속도가 매우 낮은 특성을 갖는다.
그러므로, 본 발명에 따른 금속 배선을 포함한 반도체소자 및 그 제조방법에 의해 반도체소자의 고밀도화와 신호전달 속도의 향상에 따라 RC지연 시간의 최소화를 위한 구리배선의 공정의 수율을 높일 수 있는 이점을 가지고 있다.

Claims (14)

  1. 금속 배선을 갖는 반도체소자의 구조에 있어서,
    반도체기판의 하부 구조물 상부에 형성된 제 1층간 절연막;
    상기 제 1층간 절연막 상부에 적층된 Al2O3으로 된 식각 정지막;
    상기 식각 정지막 상부에 적층된 저유전물질의 제 2층간 절연막;
    상기 제 2층간 절연막에서부터 제 1층간 절연막까지의 콘택홀 내측에 형성된 확산 방지막; 및
    상기 확산 방지막이 형성된 콘택홀 내에 매립되어 상기 하부 구조물의 소정 영역과 접하면서 제 2층간 절연막에 대해 평탄한 표면을 갖는 금속 배선을 구비하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자.
  2. 제 1항에 있어서, 상기 제 1층간 절연막 및 제 2층간 절연막은 SOG, FlAKE, Silk와 같은 나노글라스 또는 SiC와 같은 폴리머 및 CVD 방식의 절연물질 중에서 선택된 어느 물질인 것을 특징으로 하는 금속 배선을 포함하는 반도체소자.
  3. 제 1항에 있어서, 상기 제 1층간 절연막 및 제 2층간 절연막은 SiO2, PSG,BPSG, 및 고밀도 플라즈마방식의 산화 물질인 것을 특징으로 하는 금속 배선을 포함하는 반도체소자.
  4. 제 1항에 있어서, 상기 제 2층간 절연막 상부에 Al2O3으로 된 제 2식각 정지막을 추가 적층된 것을 특징으로 하는 금속 배선을 포함하는 반도체소자.
  5. 반도체장치의 금속 배선 제조 방법에 있어서,
    반도체기판의 하부 구조물 상부에 제 1층간 절연막을 증착하는 단계;
    상기 제 1층간 절연막 상부에 Al2O3으로 된 식각 정지막을 형성한 후에 이후 상기 하부 구조물의 소정 영역이 드러나도록 상기 식각 정지막을 패터닝하는 단계;
    상기 결과물 전면에 제 2층간 절연막을 증착하는 단계;
    상기 콘택 마스크를 이용한 사진 및 식각 공정으로 제 2층간 절연막을 선택 식각한 후에 상기 식각 정지막 패턴에 맞추어 제 1층간 절연막을 하부 구조물의 소정 영역 표면이 드러날때까지 식각해서 콘택홀을 형성하는 단계;
    상기 제 2층간 절연막에서부터 제 1층간 절연막까지 이어지는 콘택홀 내측에 확산 방지막을 형성하는 단계; 및
    상기 확산 방지막이 형성된 콘택홀 내에 금속을 매립하고 이를 화학적기계적연마해서 상기 하부 구조물의 소정 영역과 접하는 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  6. 제 5항에 있어서, 상기 제 2층간 절연막 상부에 Al2O3으로 된 식각 정지막을 추가 형성하고, 상기 콘택 마스크를 이용한 사진 및 식각 공정으로 상기 추가된 식각 정지막을 패터닝한 후에 이를 식각 마스크로 삼아 제 2층간 절연막을 선택 식각하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  7. 제 5항에 있어서, 상기 식각 정지막 형성 공정은 원자막 증착의 CVD로 증착하되, 200∼400℃의 증착 온도에서 이루어지며 Al2O3의 Al 소스로는 Al(CH3)3, Al(CH4)3및 AlCl3중에서 어느 하나를 이용하고, O 소스로 H2O 증기, NO, N2O 중에서 어느 하나를 이용하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  8. 제 5항에 있어서, 상기 식각 정지막 형성 공정은 Al 타겟을 이용한 산소 반응 스퍼터링 증착 공정 또는 Al2O3타겟을 이용한 RF 스피터링 증착 공정을 사용하는것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  9. 제 5항에 있어서, 상기 식각 정지막 형성 공정은 Al 타겟을 이용한 산소 반응 스퍼터링 증착 공정 또는 Al2O3타겟을 이용한 RF 스피터링 증착 공정을 사용하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  10. 제 5항에 있어서, 상기 식각 정지막 패터닝 공정시 BCl3또는 Cl계 식각 가스를 이용하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  11. 제 5항에 있어서, 상기 확산 방지막은 50∼500Å의 두께이며 TaN, TiN, WN, ZrN, ZrB2, TiB2중에서 어느 하나로 형성하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  12. 제 5항에 있어서, 상기 금속 증착 공정시 구리를 사용하되, 구리 증착 공정은 PVD, 리플로우, CVD, 무전해 도금, 전기 도금 중에서 어느 하나를 이용하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  13. 제 12항에 있어서, 상기 구리 증착 공정시 전기 도금을 이용할 경우 시드막으로 이온화된 구리를 증착하고 그 시드막의 증착 두께를 30∼500Å로 하는 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
  14. 반도체장치의 금속 배선 제조 방법에 있어서,
    반도체기판의 하부 구조물 상부에 제 1층간 절연막을 증착하는 단계;
    상기 제 1층간 절연막 상부에 Al2O3으로 된 식각 정지막을 형성한 후에 이후 상기 하부 구조물의 소정 영역이 드러나도록 이를 패터닝하는 단계;
    상기 식각 정지막 패턴에 맞추어 제 1층간 절연막을 식각해서 제 1콘택홀을 형성하는 단계;
    상기 결과물 상에 제2층간 절연막을 적층한 후에 콘택 마스크를 이용하여 제 2층간 절연막을 선택 식각해서 제 1콘택홀과 이어지는 제 2콘택홀을 형성하는 단계;
    상기 제 1 및 제 2층간절연막의 콘택홀 내에 확산 방지막을 형성하는 단계; 및
    상기 확산 방지막이 형성된 콘택홀 내에 금속을 매립하고 이를 화학적기계적연마해서 상기 하부 구조물의 소정 영역과 접하는 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 금속 배선을 포함하는 반도체소자 제조 방법.
KR1019990067390A 1999-12-30 1999-12-30 금속 배선을 포함하는 반도체소자 및 그 제조방법 KR100327595B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067390A KR100327595B1 (ko) 1999-12-30 1999-12-30 금속 배선을 포함하는 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067390A KR100327595B1 (ko) 1999-12-30 1999-12-30 금속 배선을 포함하는 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20010059853A KR20010059853A (ko) 2001-07-06
KR100327595B1 true KR100327595B1 (ko) 2002-03-15

Family

ID=19634499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067390A KR100327595B1 (ko) 1999-12-30 1999-12-30 금속 배선을 포함하는 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100327595B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495533B2 (en) 2020-03-27 2022-11-08 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
KR100876532B1 (ko) * 2004-08-27 2008-12-31 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100731085B1 (ko) * 2005-09-28 2007-06-22 동부일렉트로닉스 주식회사 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
KR100914975B1 (ko) * 2006-12-29 2009-09-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11495533B2 (en) 2020-03-27 2022-11-08 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US11948882B2 (en) 2020-03-27 2024-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
KR20010059853A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
US7335590B2 (en) Method of fabricating semiconductor device by forming diffusion barrier layer selectively and semiconductor device fabricated thereby
KR100265771B1 (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
US6265319B1 (en) Dual damascene method employing spin-on polymer (SOP) etch stop layer
KR0147682B1 (ko) 반도체 소자의 금속배선 제조방법
JP2003197738A (ja) 半導体装置のマスク層および二重ダマシーン相互接続構造
KR20030027817A (ko) 마스크 층 및 집적 회로 장치의 듀얼 대머신 상호 연결구조물 형성 방법과 집적 회로 장치 상에서 상호 연결구조물을 형성하는 방법
US6413863B1 (en) Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
US6689690B2 (en) Semiconductor device manufacturing method of forming an etching stopper film on a diffusion prevention film at a higher temperature
KR100327595B1 (ko) 금속 배선을 포함하는 반도체소자 및 그 제조방법
KR20030053542A (ko) 구리 금속배선 형성방법
KR100419021B1 (ko) 반도체소자의 구리 배선 제조방법
US20020187624A1 (en) Method for forming metal line of semiconductor device
KR20040070879A (ko) 반도체 소자의 금속배선 형성방법
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
US7132306B1 (en) Method of forming an interlevel dielectric layer employing dielectric etch-back process without extra mask set
US20070007654A1 (en) Metal line of semiconductor device and method for forming thereof
KR100399066B1 (ko) 반도체소자의 알루미늄 합금 박막 제조 방법
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100367487B1 (ko) 반도체소자의 제조방법
KR100408182B1 (ko) 구리 배선용 장벽층 형성 방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
US6388330B1 (en) Low dielectric constant etch stop layers in integrated circuit interconnects
KR100247643B1 (ko) 금속 배선 형성용 반응 챔버 및 이를 이용한 반도체 소자의 금속배선 형성방법
KR100661220B1 (ko) 듀얼 절연막을 이용한 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee