DE102015115617A1 - Verbindungsstruktur und Verfahren zu ihrer Herstellung - Google Patents

Verbindungsstruktur und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102015115617A1
DE102015115617A1 DE102015115617.2A DE102015115617A DE102015115617A1 DE 102015115617 A1 DE102015115617 A1 DE 102015115617A1 DE 102015115617 A DE102015115617 A DE 102015115617A DE 102015115617 A1 DE102015115617 A1 DE 102015115617A1
Authority
DE
Germany
Prior art keywords
dielectric layer
conductor
hole
layer
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102015115617.2A
Other languages
English (en)
Inventor
Zhi-Sheng ZHENG
Chih-Lin Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015115617A1 publication Critical patent/DE102015115617A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine Verbindungsstruktur weist eine erste dielektrische Schicht, einen ersten Leiter, eine Ätzstoppschicht, eine zweite dielektrische Schicht und einen zweiten Leiter auf. In der ersten dielektrischen Schicht ist mindestens ein Loch ausgebildet. Der erste Leiter befindet sich zumindest teilweise in dem Loch der ersten dielektrischen Schicht. Die Ätzstoppschicht ist auf der ersten dielektrischen Schicht angeordnet. Die Ätzstoppschicht hat eine Öffnung, um den ersten Leiter zumindest teilweise freizulegen. Die zweite dielektrische Schicht ist auf der Ätzstoppschicht angeordnet und hat mindestens ein Loch. Das Loch in der zweiten dielektrischen Schicht steht in Verbindung mit der Öffnung in der Ätzstoppschicht. Der zweite Leiter befindet sich zumindest teilweise in dem Loch der zweiten dielektrischen Schicht und ist über die Öffnung in der Ätzstoppschicht mit dem ersten Leiter elektrisch verbunden.

Description

  • Prioritätsanspruch und Querverweis
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung mit dem Aktenzeichen 62/098.184, die am 30.12.2014 eingereicht wurde und deren Inhalt hiermit im Rahmen dieser Anmeldung in vollem Umfang als geoffenbart gilt.
  • Hintergrund der Erfindung
  • Das Wort „Verbindung” bedeutet bei VLSIs (very large-scale integrated circuits) eine Metallleiterbahn, die die verschiedenen elektronischen Bauelemente verbindet. Die Verbindungs-Metallleiterbahnen sind von dem Substrat außer auf der Kontaktfläche durch Isolierschichten getrennt. Seit der Entstehung der integrierten Schaltung (IC) in 1960 sind Aluminium oder seine Legierungen das wichtigste Material für Verbindungs-Metallleiterbahnen geworden, und Siliciumdioxid ist das wichtigste Material für Isolierschichten geworden.
  • Chips auf Kupferbasis sind integrierte Halbleiterschaltungen, meistens Mikroprozessoren, die Kupfer für Verbindungen verwenden. Da Kupfer ein besserer Leiter als Aluminium ist, können Chips, die diese Technologie nutzen, kleinere Metallkomponenten haben und sie verbrauchen weniger Energie, um Elektrizität durch sie hindurch zu leiten. Zusammen führen diese Effekte zu Prozessoren mit höheren Leistungen.
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Klarheit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
  • Die 1 bis 13 sind Schnittansichten einer Verbindungsstruktur in verschiedenen Phasen gemäß einigen Ausführungsformen der vorliegenden Erfindung.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands zur Verfügung. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen haben, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen haben, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element ausgebildet werden können, sodass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • Darüber hinaus können hier räumlich relative Begriffe, wie etwa „darunter”, „unter”, „untere(r)”/„unteres”, „über”, „obere(r)”/„oberes” und dergleichen, zur einfachen Beschreibung der Beziehung eines Elements oder einer Struktur zu einem oder mehreren anderen Elementen oder Strukturen verwendet werden, die in den Figuren dargestellt sind. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Figuren dargestellten Orientierung verschiedene Orientierungen des in Gebrauch oder in Betrieb befindlichen Bauelements umfassen. Das Bauelement kann anders ausgerichtet werden (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Deskriptoren, die hier verwendet werden, können ebenso entsprechend interpretiert werden.
  • Kommen wir zu 1. Auf einem Substrat wird eine erste dielektrische Schicht 110 hergestellt. Die erste dielektrische Schicht 110 ist eine dielektrische Zwischenschicht (interlayer dielectric layer; ILD-Schicht). Die erste dielektrische Schicht 110 besteht aus einem dielektrischen Material, wie etwa Siliciumoxid, Siliciumnitrid, Siliciumoxidnitrid oder einer Kombination davon. Bei einigen Ausführungsformen besteht die erste dielektrische Schicht 110 aus einem dielektrischen Low-k-Material, um die resistiv-kapazitive Verzögerung (RC-Verzögerung) zu verbessern. Die Dielektrizitätskonstante des dielektrischen Low-k-Materials ist kleiner als die von Siliciumdioxid (SiO2). Eine Methode zum Verringern der Dielektrizitätskonstante eines dielektrischen Materials ist das Einbauen von Kohlenstoff(C)- oder Fluor(F)-Atomen. Zum Beispiel wird bei SiO2 (k = 3,9) die Dielektrizitätskonstante dadurch verringert, dass C-Atome zur Bildung von hydriertem Kohlenstoff-dotierten Siliciumoxid (SiCOH) eingebaut werden (k liegt in dem Bereich von 2,7 bis 3,3) und F-Atome zur Bildung von Fluorsilicatglas (FSG) eingebaut werden (k liegt in dem Bereich von 3,5 bis 3,9). Eine weitere Methode zum Verringern der Dielektrizitätskonstante eines dielektrischen Materials ist das Einbauen eines Luftspalts oder von Poren. Da die Dielektrizitätskonstante von Luft l ist, kann die Dielektrizitätskonstante einer dielektrischen Schicht durch Vergrößern der Porosität der dielektrischen Schicht verkleinert werden. Bei einigen Ausführungsformen ist das dielektrische Low-k-Material zum Beispiel poröses Siliciumoxid (d. h. Xerogel oder Aerogel), nanoporöses Kohlenstoff-dotiertes Oxid (CDO), schwarzer Diamant (BD), ein Polymer auf Benzocyclobuten(BCB)-Basis, ein aromatisches wärmehärtbares (Kohlenwasserstoff-)Polymer (ATP), Wasserstoff-Silsesquioxan (HSQ), Methyl-Silsesquioxan (MSQ), ein Polyarylenether (PAE), mit Stickstoff dotierter diamantartiger Kohlenstoff (DLC) oder eine Kombination davon. Die erste dielektrische Schicht 110 wird zum Beispiel durch chemische Aufdampfung (CVD), Schleuderbeschichtung oder eine Kombination davon hergestellt. Die erste dielektrische Schicht 110 hat eine Dicke in dem Bereich von etwa 400 Å bis etwa 600 Å.
  • Kommen wir nun zu 2. In der ersten dielektrischen Schicht 110 werden mindestens ein erstes Loch 112 und mindestens ein zweites Loch 114 ausgebildet. Das erste Loch 112 und das zweite Loch 114 werden mit einem fotolithografischen und Ätzprozess hergestellt. Der fotolithografische und Ätzprozess umfasst das Aufbringen eines Fotoresists, Belichtung, Entwicklung, Ätzen und Entfernen des Fotoresists. Ein Fotoresist wird zum Beispiel durch Schleuderbeschichtung auf die erste dielektrische Schicht 110 aufgebracht. Das Fotoresist wird dann vorgehärtet, um überschüssiges Fotoresist-Lösungsmittel zu beseitigen. Nach dem Vorhärten wird das Fotoresist mit einem Muster aus intensivem Licht belichtet.
  • Das intensive Licht ist zum Beispiel Licht mit einer g-Linie mit einer Wellenlänge von etwa 436 nm, einer i-Linie mit einer Wellenlänge von etwa 365 nm, ein Kryptonfluorid(KrF)-Excimerlaser mit einer Wellenlänge von etwa 248 nm, ein Argonfluorid(ArF)-Excimerlaser mit einer Wellenlänge von etwa 193 nm, ein Fluorid(F2)-Excimerlaser mit einer Wellenlänge von etwa 157 nm oder eine Kombination davon. Ein Zwischenraum zwischen der letzten Linse der Belichtungsanlage und der Fotoresist-Oberfläche kann während der Belichtung mit einem flüssigen Medium gefüllt werden, das eine Brechzahl hat, die größer als 1 ist, um die fotolithografische Auflösung zu verbessern. Die Belichtung bewirkt eine chemische Veränderung, durch die sich ein Teil des Fotoresists in einem fotografischen Entwickler lösen kann.
  • Dann kann eine Härtung nach der Belichtung (post-exposure baking; PEB) vor der Entwicklung durchgeführt werden, um dazu beizutragen, Stehwellenphänomene zu verringern, die von den Auslöschungs- und Verstärkungsmustern des einfallenden Lichts verursacht werden. Der fotografische Entwickler wird dann auf das Fotoresist aufgebracht, um den Teil des Fotoresists zu entfernen, der in dem fotografischen Entwickler löslich ist. Das verbleibende Fotoresist wird dann nachgehärtet, um es zu verfestigen.
  • Die Teile der ersten dielektrischen Schicht 110, die nicht durch das verbleibende Fotoresist geschützt sind, werden so geätzt, dass die ersten und zweiten Löcher 112 und 114 entstehen. Das Ätzen der ersten dielektrischen Schicht 110 kann durch Trockenätzen erfolgen, wie etwa reaktives Ionenätzen (RIE), plasmaunterstütztes (plasma enhanced; PE) Ätzen oder induktiv gekoppeltes Plasma-Ätzen (ICP-Ätzen). Bei einigen Ausführungsformen kann, wenn die erste dielektrische Schicht 110 aus Siliciumoxid besteht, RIE auf Fluorbasis verwendet werden, um die ersten und zweiten Löcher 112 und 114 herzustellen. Das Ätzgas, das zum Trockenätzen der ersten dielektrischen Schicht 110 verwendet wird, ist zum Beispiel CF4/O2, ClF3, CCl3F5, SF4/O2 oder eine Kombination davon.
  • Nachdem die ersten und zweiten Löcher 112 und 114 hergestellt worden sind, wird das Fotoresist von der ersten dielektrischen Schicht 110 zum Beispiel durch Lackentfernung durch Plasma-Einwirkung, Ablösen oder eine Kombination davon entfernt. Bei der Lackentfernung durch Plasma-Einwirkung wird eine Plasmaquelle zum Erzeugen einer einatomigen reaktiven Spezies verwendet, wie etwa Sauerstoff oder Fluor. Die reaktive Spezies verbindet sich mit dem Fotoresist unter Bildung von Asche, die mit einer Vakuumpumpe entfernt wird. Beim Ablösen wird ein Fotoresist-Lösungsmittel, wie etwa Aceton oder ein Phenol-Lösungsmittel, verwendet, um das Fotoresist von der ersten dielektrischen Schicht 110 zu entfernen.
  • Kommen wir mm zu 3. Auf den Seitenwänden und den Bodenflächen der ersten und zweiten Löcher 112 und 114 wird eine erste Sperrschicht 120 hergestellt. In 3 wird die erste Sperrschicht 120 weiterhin auf der Oberseite der ersten dielektrischen Schicht 110 hergestellt. Die erste Sperrschicht 120 besteht aus einem Material, mit dem Leiter in den ersten und zweiten Löchern 112 und 114 an die erste dielektrische Schicht 110 angeklebt werden können und das die Diffusion der Leiter in die erste dielektrische Schicht 110 stoppen kann. Bei einigen Ausführungsformen besteht, wenn die Leiter in den ersten und zweiten Löchern 112 und 114 aus Kupfer (Cu) bestehen, die erste Sperrschicht 120 zum Beispiel aus Tantalnitrid (TaN), Ta/TaN, Ta oder anderen Materialien auf Übergangsmetallbasis oder einer Kombination davon. Bei einigen anderen Ausführungsformen besteht, wenn die Leiter in den ersten und zweiten Löchern 112 und 114 aus Aluminium bestehen, die erste Sperrschicht 120 zum Beispiel aus Titannitrid (TiN), Ti/TiN, Ti oder anderen Materialien auf Übergangsmetallbasis oder einer Kombination davon. Die erste Sperrschicht 120 wird zum Beispiel durch physikalische Aufdampfung (PVD), ionisierte physikalische Aufdampfung (IPVD), Atomlagenabscheidung (ALD), chemische Aufdampfung (CVD) oder eine Kombination davon hergestellt.
  • Kommen wir nun zu 4. Ein erstes elektrisch leitendes Material 130 überfüllt die ersten und zweiten Löchern 112 und 114. Das erste elektrisch leitende Material 130 besteht aus einem Metall, wie etwa Kupfer (Cu), Aluminium (Al), Wolfram (W), Nickel (Ni), Cobalt (Co), Titan (Ti), Platin (Pt), Tantal (Ta) oder einer Kombination davon. Das erste elektrisch leitende Material 130 wird zum Beispiel durch elektrochemische Abscheidung, physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD) oder eine Kombination davon hergestellt.
  • Kommen wir nun zu 5. Das überschüssige erste elektrisch leitende Material 130 und die überschüssige erste Sperrschicht 120 außerhalb der ersten und zweiten Löchern 112 und 114 werden durch einen Entfernungsprozess entfernt. Bei einigen Ausführungsformen werden das überschüssige erste elektrisch leitende Material 130 und die überschüssige erste Sperrschicht 120 mit einem chemisch-mechanisches Polierverfahren (CMP-Verfahren) entfernt. Bei einigen Ausführungsformen besteht, wenn das erste elektrisch leitende Material 130 aus Kupfer (Cu) besteht, der CMP-Schlamm zum Beispiel aus einem Gemisch aus suspendierten Schleifteilchen, einem Oxidationsmittel und einem Korrosionsinhibitor, und der CMP-Schlamm ist sauer. Es kann ein zweistufiger CMP-Prozess verwendet werden, um das überschüssige erste elektrisch leitende Material 130 und die überschüssige erste Sperrschicht 120 zu entfernen. In dem ersten Schritt wird mit dem Abrasivmittel das lose erste elektrisch leitende Material 130 entfernt, ohne die erste Sperrschicht 120 zu beeinträchtigen. In dem zweiten Schritt werden das restliche erste elektrisch leitende Material 130 und die restliche erste Sperrschicht 120 unter Verwendung eines Siliciumdioxid-Abrasivmittels entfernt. Nach dem CMP-Prozess wird ein erster unterer Leiter 132 in dem ersten Loch 112 hergestellt und ein zweiter unterer Leiter 134 wird in dem zweiten Loch 114 hergestellt.
  • Kommen wir nun zu 6. Die erste dielektrische Schicht 110 wird zurückgeätzt. Der erste und der zweite untere Leiter 132 und 134 haben einen höheren Ätzwiderstand gegen das Rückätzen als die erste dielektrische Schicht 110. Daher hat der erste untere Leiter 132 einen Teil, der aus der Oberseite der ersten dielektrischen Schicht 110 herausragt, und der zweite untere Leiter 134 hat einen Teil, der ebenfalls aus der Oberseite der ersten dielektrischen Schicht 110 herausragt. Das Rückätzen der ersten dielektrischen Schicht 110 kann durch Trockenätzen erfolgen, wie etwa reaktives Ionenätzen (RIE), plasmaunterstütztes Ätzen (PE-Ätzen) oder induktiv gekoppeltes Plasma-Ätzen (ICP-Ätzen). Bei einigen Ausführungsformen kann RIE auf Fluorbasis verwendet werden, um die erste dielektrische Schicht 110 zurückzuätzen. Das Ätzgas, das zum Rückätzen der ersten dielektrischen Schicht 110 verwendet wird, ist zum Beispiel CF4/O2, ClF3, CCl3F5, SF4/O2 oder eine Kombination davon. Bei einigen Ausführungsformen wird bei dem Rückätzen die erste dielektrische Schicht 110 bis zu einer Ätztiefe in dem Bereich von etwa 25 Å bis etwa 275 Å geätzt.
  • Kommen wir nun zu 7. Auf der ersten dielektrischen Schicht 110 und den herausragenden Teilen des ersten und des zweiten unteren Leiters 132 und 134 wird eine Ätzstoppschicht 140 hergestellt.
  • Kommen wir nun zu 8. Auf der Ätzstoppschicht 140 wird eine zweite dielektrische Schicht 150 hergestellt. Die zweite dielektrische Schicht 150 ist ebenfalls eine dielektrische Zwischenschicht (ILD-Schicht). Die zweite dielektrische Schicht 150 besteht aus einem dielektrischen Material, wie etwa Siliciumoxid, Siliciumnitrid, Siliciumoxidnitrid oder einer Kombination davon. Bei einigen Ausführungsformen besteht die zweite dielektrische Schicht 150 aus einem dielektrischen Low-k-Material, wie etwa hydriertem Kohlenstoffdotierten Siliciumoxid (SiCOH), Fluorsilicatglas (FSG), porösem Siliciumoxid (d. h. Xerogel oder Aerogel), nanoporösem Kohlenstoff-dotierten Oxid (CDO), schwarzem Diamant (BD), einem Polymer auf Benzocyclobuten(BCB)-Basis, einem aromatischen wärmehärtbaren (Kohlenwasserstoff-)Polymer (ATP), Wasserstoff-Silsesquioxan (HSQ), Methyl-Silsesquioxan (MSQ), einem Polyarylenether (PAE), mit Stickstoff dotiertem diamantartigen Kohlenstoff (DLC) oder einer Kombination davon. Die zweite dielektrische Schicht 150 wird zum Beispiel durch chemische Aufdampfung (CVD), Schleuderbeschichtung oder eine Kombination davon hergestellt. Die zweite dielektrische Schicht 150 hat eine Dicke in dem Bereich von etwa 400 Å bis etwa 600 Å.
  • Kommen wir nun zu 9. In der zweiten dielektrischen Schicht 150 wird ein drittes Loch 152 mit einem fotolithografischen und Ätzprozess hergestellt. Der fotolithografische und Ätzprozess umfasst das Aufbringen eines Fotoresists, Belichtung, Entwicklung und Ätzen. Ein Fotoresist wird zum Beispiel durch Schleuderbeschichtung auf die zweite dielektrische Schicht 150 aufgebracht. Das Fotoresist wird dann vorgehärtet, um überschüssiges Fotoresist-Lösungsmittel zu beseitigen. Nach dem Vorhärten wird das Fotoresist mit einem Muster aus intensivem Licht belichtet.
  • Das intensive Licht ist zum Beispiel Licht mit einer g-Linie mit einer Wellenlänge von etwa 436 nm, einer i-Linie mit einer Wellenlänge von etwa 365 nm, ein Kryptonfluorid(KrF)-Excimerlaser mit einer Wellenlänge von etwa 248 nm, ein Argonfluorid(ArF)-Excimerlaser mit einer Wellenlänge von etwa 193 nm, ein Fluorid(F2)-Excimerlaser mit einer Wellenlänge von etwa 157 nm oder eine Kombination davon. Ein Zwischenraum zwischen der letzten Linse der Belichtungsanlage und der Fotoresist-Oberfläche kann während der Belichtung mit einem flüssigen Medium gefüllt werden, das eine Brechzahl hat, die größer als 1 ist, um die fotolithografische Auflösung zu verbessern. Die Belichtung bewirkt eine chemische Veränderung, durch die sich ein Teil des Fotoresists in einem fotografischen Entwickler lösen kann.
  • Dann kann eine Härtung nach der Belichtung (post-exposure baking; PEB) vor der Entwicklung durchgeführt werden, um dazu beizutragen, Stehwellenphänomene zu verringern, die von den Auslöschungs- und Verstärkungsmustern des einfallenden Lichts verursacht werden. Der fotografische Entwickler wird dann auf das Fotoresist aufgebracht, um den Teil des Fotoresists zu entfernen, der in dem fotografischen Entwickler löslich ist. Das verbleibende Fotoresist 155 wird dann nachgehärtet, um es zu verfestigen.
  • Mindestens ein Teil der zweiten dielektrischen Schicht 150, der nicht durch das verbleibende Fotoresist geschützt ist, wird so geätzt, dass das dritte Loch 152 entsteht. Das Ätzen der zweiten dielektrischen Schicht 150 kann durch Trockenätzen erfolgen, wie etwa reaktives Ionenätzen (RIE), plasmaunterstütztes Ätzen (PE-Ätzen) oder induktiv gekoppeltes Plasma-Ätzen (ICP-Ätzen). Bei einigen Ausführungsformen kann, wenn die zweite dielektrische Schicht 150 aus Siliciumoxid besteht, RIE auf Fluorbasis verwendet werden, um das dritte Loch 152 herzustellen, und das Ätzgas, das zum Trockenätzen der zweiten dielektrischen Schicht 150 verwendet wird, ist zum Beispiel CF4/O2, ClF3, CCl3F5, SF4/O2 oder eine Kombination davon.
  • Die Ätzstoppschicht 140 und die zweite dielektrische Schicht 150 haben unterschiedliche Ätzwiderstand-Eigenschaften. Bei einigen Ausführungsformen besteht die Ätzstoppschicht 140 aus einem Material, das einen höheren Ätzwiderstand gegen das Ätzmittel, das zum Ätzen des dritten Lochs 152 verwendet wird, als das der zweiten dielektrischen Schicht 150 hat. Daher wird das Ätzen der zweiten dielektrischen Schicht 150 durch die Ätzstoppschicht 140 gestoppt, ohne die erste dielektrische Schicht 110 zu überätzen. Bei einigen Ausführungsformen besteht, wenn die zweite dielektrische Schicht 150 aus Siliciumoxid besteht, die Ätzstoppschicht 140 aus einem kohlenstoffreichen Material, wie etwa Silicium-Kohlenstoff-Nitrid (SiCN). Die Ätzstoppschicht 140 wird zum Beispiel durch plasmaunterstützte chemische Aufdampfung (PECVD) hergestellt.
  • Die Ätzstoppschicht 140 und die erste dielektrische Schicht 110 haben ebenfalls unterschiedliche Ätzwiderstand-Eigenschaften. Bei einigen Ausführungsformen hat die Ätzstoppschicht 140 einen höheren Ätzwiderstand gegen das Ätzmittel, das zum Ätzen des dritten Lochs 152 verwendet wird, als die erste dielektrische Schicht 110. Daher ist, selbst wenn beim Ätzen der zweiten dielektrischen Schicht 150 die Ätzstoppschicht 140 überätzt wird, das Überätzen der Ätzstoppschicht 140 geringer als das Überätzen der ersten dielektrischen Schicht 110 ohne die Ätzstoppschicht 140. Bei einigen Ausführungsformen besteht, wenn die erste dielektrische Schicht 110 aus Siliciumoxid besteht, die Ätzstoppschicht 140 aus einem kohlenstoffreichen Material, wie etwa Silicium-Kohlenstoff-Nitrid (SiCN).
  • Die Ätzstoppschicht 140 hat eine Dicke in dem Bereich von etwa 50 Å bis etwa 300 Å. Die Ätzstoppschicht 140 hat erhabene Teile R, die jeweils die überstehenden Teile des ersten und des zweiten unteren Leiters 132 und 134 bedecken. Mindestens einer der erhabenen Teile R hat ein Deckelteil 142 und mindestens ein Abstandsteil 144. Das Deckelteil 142 bedeckt die Oberseite des überstehenden Teils des ersten unteren Leiters 132 und/oder des zweiten unteren Leiters 134. Das Abstandsteil 144 ist an mindestens einer Seitenwand des überstehenden Teils des ersten unteren Leiters 132 und/oder des zweiten unteren Leiters 134 angeordnet. Das Abstandsteil 144 ist dicker als das Deckelteil 142. Bei einigen Ausführungsformen hat das Deckelteil 142 eine Dicke TC in dem Bereich von etwa 50 Å bis etwa 500 Å und das Abstandsteil 144 hat eine Dicke TS in dem Bereich von etwa 150 Å bis etwa 700 Å.
  • Kommen wir nun zu 10. Mindestens ein Teil der Ätzstoppschicht 140, der von dem dritten Loch 152 freigelegt wird, wird so geätzt, dass eine Öffnung 146 entsteht. Die Öffnung 146 steht in Verbindung mit dem dritten Loch 152, und der überstehende Teil des ersten unteren Leiters 132 wird zumindest teilweise von der Öffnung 146 freigelegt. Das Ätzen der Ätzstoppschicht 140 kann durch Trockenätzen erfolgen, wie etwa reaktives Ionenätzen (RIE), plasmaunterstütztes Ätzen (PE-Ätzen) oder induktiv gekoppeltes Plasma-Ätzen (ICP-Ätzen). Bei einigen Ausführungsformen kann, wenn die Ätzstoppschicht 140 aus Silicium-Kohlenstoff-Nitrid (SiCN) besteht, RIE auf Fluorbasis verwendet werden, um die Öffnung 146 herzustellen, und das Ätzgas für RIE ist zum Beispiel C2F6, CF4/O2, CF4/H2, C3F8 oder eine Kombination davon.
  • Da das Abstandsteil 144 dicker als das Deckelteil 142 ist, kann durch das Ätzen der Ätzstoppschicht 140 das Deckelteil 142 entfernt werden, um den ersten unteren Leiter 132 freizulegen, während zumindest ein Teil des Abstandsteils 144 auf der ersten dielektrischen Schicht 110 zurückbleibt. Das heißt, das Ätzen der Öffnung 146 wird gestoppt, bevor die erste dielektrische Schicht 110 erreicht wird, und dadurch wird die erste dielektrische Schicht 110 nicht von der Öffnung 146 freigelegt. Bei einigen Ausführungsformen hat die Öffnung 146 eine Tiefe D in dem Bereich von etwa 0 Å bis etwa 100 Å.
  • Nachdem die Öffnung 146 hergestellt worden ist, wird das Fotoresist 155 von der zweiten dielektrischen Schicht 150 zum Beispiel durch Lackentfernung durch Plasma-Einwirkung, Ablösen oder eine Kombination davon entfernt. Bei der Lackentfernung durch Plasma-Einwirkung wird eine Plasmaquelle zum Erzeugen einer einatomigen reaktiven Spezies verwendet, wie etwa Sauerstoff oder Fluor. Die reaktive Spezies verbindet sich mit dem Fotoresist 155 unter Bildung von Asche, die mit einer Vakuumpumpe entfernt wird. Beim Ablösen wird ein Fotoresist-Lösungsmittel, wie etwa Aceton oder ein Phenol-Lösungsmittel, verwendet, um das Fotoresist 155 von der zweiten dielektrischen Schicht 150 zu entfernen.
  • Kommen wir nun zu 11. Auf den Seitenwänden des dritten Lochs 152 und auf den Seitenwänden und der Bodenfläche der Öffnung 146 wird eine zweite Sperrschicht 160 hergestellt. In 11 wird die zweite Sperrschicht 160 weiterhin auf der Oberseite der zweiten dielektrischen Schicht 150 hergestellt. Da die Öffnung 146 ein kleines Seitenverhältnis hat, kann die zweite Sperrschicht 160 in der Öffnung 146 mit einer zumindest akzeptablen Stufenüberdeckung hergestellt werden. Die zweite Sperrschicht 160 besteht aus einem Material, mit dem ein Leiter in dem dritten Loch 152 und in der Öffnung 146 an die zweite dielektrische Schicht 150 und die Ätzstoppschicht 140 angeklebt werden kann und das die Diffusion des Leiters in die zweite dielektrische Schicht 150 und die Ätzstoppschicht 140 stoppen kann. Bei einigen Ausführungsformen besteht, wenn der Leiter in dem dritten Loch 152 und der Öffnung 146 aus Kupfer (Cu) besteht, die zweite Sperrschicht 160 zum Beispiel aus Tantalnitrid (TaN), Ta/TaN, Ta, anderen Materialien auf Übergangsmetallbasis oder einer Kombination davon. Bei einigen anderen Ausführungsformen besteht, wenn der Leiter in dem dritten Loch 152 und der Öffnung 146 aus Aluminium (Al) besteht, die zweite Sperrschicht 160 zum Beispiel aus Titannitrid (TiN), Ti/TiN, Ti, anderen Materialien auf Übergangsmetallbasis oder einer Kombination davon. Die zweite Sperrschicht 160 wird zum Beispiel durch physikalische Aufdampfung (PVD), ionisierte physikalische Aufdampfung (IPVD), Atomlagenabscheidung (ALD), chemische Aufdampfung (CVD) oder eine Kombination davon hergestellt.
  • Kommen wir nun zu 12. Ein zweites elektrisch leitendes Material 170 überfüllt das dritte Loch 152 und die Öffnung 146. Das zweite elektrisch leitende Material 170 besteht aus einem Metall, wie etwa Kupfer (Cu), Aluminium (Al), Wolfram (W), Nickel (Ni), Cobalt (Co), Titan (Ti), Platin (Pt), Tantal (Ta) oder einer Kombination davon. Das zweite elektrisch leitende Material 170 wird zum Beispiel durch elektrochemische Abscheidung, physikalische Aufdampfung (PVD), chemische Aufdampfung (CVD) oder eine Kombination davon hergestellt.
  • Kommen wir nun zu 13. Das überschüssige zweite elektrisch leitende Material 170 und die überschüssige zweite Sperrschicht 160 außerhalb des dritten Lochs 152 und der Öffnung 146 werden durch einen Entfernungsprozess entfernt. Bei einigen Ausführungsformen werden das überschüssige zweite elektrisch leitende Material 170 und die überschüssige zweite Sperrschicht 160 mit einem chemisch-mechanisches Polierverfahren (CMP-Verfahren) entfernt. Bei einigen Ausführungsformen besteht, wenn das zweite elektrisch leitende Material 170 aus Kupfer (Cu) besteht, der CMP-Schlamm zum Beispiel aus einem Gemisch aus suspendierten Schleifteilchen, einem Oxidationsmittel und einem Korrosionsinhibitor, und der CMP-Schlamm ist sauer. Es kann ein zweistufiger CMP-Prozess verwendet werden, um das überschüssige zweite elektrisch leitende Material 170 und die überschüssige zweite Sperrschicht 160 zu entfernen. In dem ersten Schritt wird mit dem Abrasivmittel das lose zweite elektrisch leitende Material 170 entfernt, ohne die zweite Sperrschicht 160 zu beeinträchtigen. In dem zweiten Schritt werden das restliche zweite elektrisch leitende Material 170 und die restliche zweite Sperrschicht 160 unter Verwendung eines Siliciumdioxid-Abrasivmittels entfernt. Nach dem CMP-Prozess wird ein oberer Leiter 172 in dem dritten Loch 152 und der Öffnung 146 hergestellt und der obere Leiter 172 wird mit dem ersten unteren Leiter 132 elektrisch verbunden.
  • Bei einigen Ausführungsformen können die erste und die zweite dielektrische Schicht 110 und 150 im Wesentlichen aus dem gleichen Material bestehen, und daher ist die Ätzselektivität zwischen der ersten und der zweiten dielektrischen Schicht 110 und 150 gering. Wenn bei diesen Ausführungsformen keine Ätzstoppschicht 140 zwischen der ersten und der zweiten dielektrischen Schicht 110 und 150 hergestellt wird, könnte beim Ätzen der zweiten dielektrischen Schicht 150 die erste dielektrische Schicht 110 überätzt werden, sodass mindestens eine Vertiefung mit einem großen Seitenverhältnis in der ersten dielektrischen Schicht 110 entsteht. Da das Seitenverhältnis der Vertiefung groß ist, kann in der Vertiefung keine zweite Sperrschicht 160 mit einer akzeptablen Stufenüberdeckung hergestellt werden. Daher kann zwischen dem oberen Leiter 172 und dem ersten unteren Leiter 132 durch einen nachfolgenden thermischen Prozess, wie etwa Härten, ein Rückzug-Hohlraum entstehen.
  • Um zu vermeiden, dass die erste dielektrische Schicht 110 überätzt wird, wird die Ätzstoppschicht 140 zwischen der ersten und der zweiten dielektrischen Schicht 110 und 150 hergestellt. Die Ätzstoppschicht 140 bietet einen hohen Ätzwiderstand gegen das Ätzen der zweiten dielektrischen Schicht 150. Daher kann das Ätzen der zweiten dielektrischen Schicht 150 durch die Ätzstoppschicht 140 gestoppt werden, ohne die erste dielektrische Schicht 110 zu überätzen. Da die erste dielektrische Schicht 110 nicht überätzt wird, sodass eine Vertiefung mit einem großen Seitenverhältnis entsteht, kann die zweite Sperrschicht 160 mit einer zumindest akzeptablen Stufenüberdeckung hergestellt werden, um den oberen Leiter 172 an die zweite dielektrische Schicht 150 und die Ätzstoppschicht 140 anzukleben. Daher entsteht nach einem anschließenden thermischen Prozess, wie etwa Härten, kein Rückzug-Hohlraum zwischen dem oberen Leiter 172 und dem ersten unteren Leiter 132.
  • Bei einigen Ausführungsformen wird ein Verfahren zum Herstellen einer Verbindungsstruktur bereitgestellt. Das Verfahren weist die folgenden Schritte auf: Herstellen mindestens eines ersten Lochs in einer ersten dielektrischen Schicht; Herstellen eines ersten Leiters in dem ersten Loch; Rückätzen der ersten dielektrischen Schicht, sodass der erste Leiter einen Teil hat, der aus der ersten dielektrischen Schicht herausragt; Herstellen einer Ätzstoppschicht auf der ersten dielektrischen Schicht und dem überstehenden Teil des ersten Leiters; Herstellen einer zweiten dielektrischen Schicht auf der Ätzstoppschicht; Herstellen mindestens eines zweiten Lochs durch die zweite dielektrische Schicht und die Ätzstoppschicht, sodass der überstehende Teil des ersten Leiters zumindest teilweise von dem zweiten Loch freigelegt wird; und Herstellen eines zweiten Leiters in dem zweiten Loch.
  • Bei einigen Ausführungsformen weist eine Verbindungsstruktur eine erste dielektrische Schicht, einen ersten Leiter, eine Ätzstoppschicht, eine zweite dielektrische Schicht und einen zweiten Leiter auf. In der ersten dielektrischen Schicht ist mindestens ein Loch ausgebildet. Der erste Leiter befindet sich zumindest teilweise in dem Loch der ersten dielektrischen Schicht. Die Ätzstoppschicht ist auf der ersten dielektrischen Schicht angeordnet. Die Ätzstoppschicht hat eine Öffnung, um den ersten Leiter zumindest teilweise freizulegen. Die zweite dielektrische Schicht ist auf der Ätzstoppschicht angeordnet und hat mindestens ein Loch. Das Loch in der zweiten dielektrischen Schicht steht in Verbindung mit der Öffnung der Ätzstoppschicht. Der zweite Leiter befindet sich zumindest teilweise in dem Loch der zweiten dielektrischen Schicht und ist über die Öffnung in der Ätzstoppschicht mit dem ersten Leiter elektrisch verbunden.
  • Bei einigen Ausführungsformen weist eine Verbindungsstruktur eine erste dielektrische Schicht, mindestens einen ersten Leiter, eine zweite dielektrische Schicht, eine dritte dielektrische Schicht und einen zweiten Leiter auf. Der erste Leiter befindet sich zumindest teilweise in der ersten dielektrischen Schicht. In der zweiten dielektrischen Schicht ist ein Loch ausgebildet. Die dritte dielektrische Schicht ist zwischen der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht angeordnet. Die dritte dielektrische Schicht hat eine Öffnung, die in Verbindung mit dem Loch in der zweiten dielektrischen Schicht steht. Der erste Leiter wird zumindest teilweise von der Öffnung in der dritten dielektrischen Schicht freigelegt. Die dritte dielektrische Schicht hat einen höheren Ätzwiderstand gegen das Ätzmittel, das zum Ätzen des Lochs in der zweiten dielektrischen Schicht verwendet wird, als die zweite dielektrische Schicht. Der zweite Leiter ist über das Loch in der zweiten dielektrischen Schicht und über die Öffnung in der Ätzstoppschicht mit dem ersten Leiter elektrisch verbunden.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der Ziele und/oder zum Erzielen der Vorzüge der hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Verfahren zum Herstellen einer Verbindungsstruktur mit den folgenden Schritten: Herstellen mindestens eines ersten Lochs in einer ersten dielektrischen Schicht; Herstellen eines ersten Leiters in dem ersten Loch; Rückätzen der ersten dielektrischen Schicht, sodass der erste Leiter einen Teil hat, der aus der ersten dielektrischen Schicht herausragt; Herstellen einer Ätzstoppschicht auf der ersten dielektrischen Schicht und dem herausragenden Teil des ersten Leiters; Herstellen einer zweiten dielektrischen Schicht auf der Ätzstoppschicht; Herstellen mindestens eines zweiten Lochs durch die zweite dielektrische Schicht und die Ätzstoppschicht, sodass der herausragende Teil des ersten Leiters zumindest teilweise von dem zweiten Loch freigelegt wird; und Herstellen eines zweiten Leiters in dem zweiten Loch.
  2. Verfahren nach Anspruch 1, wobei das Herstellen des zweiten Lochs die folgenden Schritte umfasst: Ätzen eines oberen Lochs in der zweiten dielektrischen Schicht und Ätzen einer Öffnung in der Ätzstoppschicht, sodass der herausragende Teil des ersten Leiters zumindest teilweise von der Öffnung freigelegt wird, wobei die Öffnung und das obere Loch so miteinander verbunden werden, dass das zweite Loch entsteht.
  3. Verfahren nach Anspruch 2, wobei die Ätzstoppschicht einen höheren Ätzwiderstand gegen ein Ätzmittel, das zum Ätzen des oberen Lochs in der zweiten dielektrischen Schicht verwendet wird, als die zweite dielektrische Schicht hat.
  4. Verfahren nach Anspruch 2 oder 3, wobei die Ätzstoppschicht einen höheren Ätzwiderstand gegen ein Ätzmittel, das zum Ätzen des oberen Lochs in der zweiten dielektrischen Schicht verwendet wird, als die erste dielektrische Schicht hat.
  5. Verfahren nach einem der Ansprüche 2 bis 4, wobei das Ätzen der Öffnung gestoppt wird, bevor die erste dielektrische Schicht erreicht wird.
  6. Verbindungsstruktur mit: einer ersten dielektrischen Schicht, in der mindestens ein Loch ausgebildet ist; einem ersten Leiter, der sich zumindest teilweise in dem Loch der ersten dielektrischen Schicht befindet; einer Ätzstoppschicht, die auf der ersten dielektrischen Schicht angeordnet ist, wobei die Ätzstoppschicht eine Öffnung hat, um den ersten Leiter zumindest teilweise freizulegen; einer zweiten dielektrischen Schicht, die auf der Ätzstoppschicht angeordnet ist und mindestens ein Loch hat, wobei das Loch der zweiten dielektrischen Schicht in Verbindung mit der Öffnung der Ätzstoppschicht steht; und einem zweiten Leiter, der sich zumindest teilweise in dem Loch der zweiten dielektrischen Schicht befindet und über die Öffnung in der Ätzstoppschicht mit dem ersten Leiter elektrisch verbunden ist.
  7. Verbindungsstruktur nach Anspruch 6, wobei die Ätzstoppschicht und die zweite dielektrische Schicht unterschiedliche Ätzwiderstand-Eigenschaften haben.
  8. Verbindungsstruktur nach Anspruch 6 oder 7, wobei die Ätzstoppschicht und die erste dielektrische Schicht unterschiedliche Ätzwiderstand-Eigenschaften haben.
  9. Verbindungsstruktur nach einem der Ansprüche 6 bis 8, wobei die Ätzstoppschicht aus einem kohlenstoffreichen Material besteht.
  10. Verbindungsstruktur nach einem der Ansprüche 6 bis 9, wobei die erste dielektrische Schicht eine Oberseite hat, die zu der Ätzstoppschicht zeigt, und der erste Leiter einen Teil hat, der aus der Oberseite der ersten dielektrischen Schicht herausragt.
  11. Verbindungsstruktur nach einem der Ansprüche 6 bis 10, die weiterhin einen dritten Leiter aufweist, der sich teilweise in der ersten dielektrischen Schicht befindet, wobei die erste dielektrische Schicht eine Oberseite hat, die zu der Ätzstoppschicht zeigt, der dritte Leiter einen Teil hat, der aus der Oberseite der ersten dielektrischen Schicht herausragt, und die Ätzstoppschicht den herausragenden Teil des dritten Leiters bedeckt.
  12. Verbindungsstruktur nach Anspruch 11, wobei die Ätzstoppschicht einen erhabenen Teil hat, der den herausragenden Teil des dritten Leiters bedeckt, der erhabene Teil einen Deckelteil, der eine Oberseite des herausragenden Teils des dritten Leiters bedeckt, und mindestens einen Abstandsteil hat, der an mindestens einer Seitenwand des herausragenden Teils des dritten Leiters angeordnet ist, und der Abstandsteil dicker als der Deckelteil ist.
  13. Verbindungsstruktur nach einem der Ansprüche 6 bis 12, wobei die Ätzstoppschicht einen Teil hat, der zwischen dem zweiten Leiter und der ersten dielektrischen Schicht angeordnet ist.
  14. Verbindungsstruktur mit: einer ersten dielektrischen Schicht; mindestens einem ersten Leiter, der sich zumindest teilweise in der ersten dielektrischen Schicht befindet; einer zweiten dielektrischen Schicht, in der ein Loch ausgebildet ist; einer dritten dielektrischen Schicht, die zwischen der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht angeordnet ist, wobei die dritte dielektrische Schicht eine Öffnung hat, die mit dem Loch der zweiten dielektrischen in Verbindung steht, wobei der erste Leiter zumindest teilweise von der Öffnung in der dritten dielektrischen Schicht freigelegt wird und die dritte dielektrische Schicht einen höheren Ätzwiderstand gegen ein Ätzmittel, das zum Ätzen des Lochs in der zweiten dielektrischen Schicht verwendet wird, als die zweite dielektrische Schicht hat; und einem zweiten Leiter, der über das Loch in der zweiten dielektrischen Schicht und über die Öffnung in der Ätzstoppschicht mit dem ersten Leiter elektrisch verbunden ist.
  15. Verbindungsstruktur nach Anspruch 14, wobei die dritte dielektrische Schicht einen höheren Ätzwiderstand gegen das Ätzmittel, das zum Ätzen des Lochs in der zweiten dielektrischen Schicht verwendet wird, als die erste dielektrische Schicht hat.
  16. Verbindungsstruktur nach Anspruch 14 oder 15, wobei die dritte dielektrische Schicht aus einem kohlenstoffreichen Material besteht.
  17. Verbindungsstruktur nach einem der Ansprüche 14 bis 16, wobei der erste Leiter einen Teil hat, der aus der ersten dielektrischen Schicht herausragt.
  18. Verbindungsstruktur nach einem der Ansprüche 14 bis 17, die weiterhin einen dritten Leiter aufweist, der sich teilweise in der ersten dielektrischen Schicht befindet und einen Teil hat, der aus der ersten dielektrischen Schicht herausragt.
  19. Verbindungsstruktur nach Anspruch 18, wobei die dritte dielektrische Schicht einen erhabenen Teil hat, der den herausragenden Teil des dritten Leiters bedeckt, der erhabene Teil einen Deckelteil, der eine Oberseite des herausragenden Teils des dritten Leiters bedeckt, und mindestens einen Abstandsteil hat, der an mindestens einer Seitenwand des herausragenden Teils des dritten Leiters angeordnet ist, und der Abstandsteil dicker als der Deckelteil ist.
  20. Verbindungsstruktur nach einem der Ansprüche 14 bis 19, wobei die erste dielektrische Schicht nicht von der Öffnung in der dritten dielektrischen Schicht freigelegt wird.
DE102015115617.2A 2014-12-30 2015-09-16 Verbindungsstruktur und Verfahren zu ihrer Herstellung Pending DE102015115617A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462098184P 2014-12-30 2014-12-30
US62/098,184 2014-12-30
US14/850,848 2015-09-10
US14/850,848 US9780025B2 (en) 2014-12-30 2015-09-10 Interconnection structure and manufacturing method thereof

Publications (1)

Publication Number Publication Date
DE102015115617A1 true DE102015115617A1 (de) 2016-06-30

Family

ID=56117030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015115617.2A Pending DE102015115617A1 (de) 2014-12-30 2015-09-16 Verbindungsstruktur und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (5) US9780025B2 (de)
KR (1) KR101829963B1 (de)
CN (2) CN105742235A (de)
DE (1) DE102015115617A1 (de)
TW (1) TWI567870B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9865533B2 (en) * 2014-12-24 2018-01-09 Medtronic, Inc. Feedthrough assemblies
US10136535B2 (en) 2014-12-24 2018-11-20 Medtronic, Inc. Hermetically-sealed packages including feedthrough assemblies
US9780025B2 (en) * 2014-12-30 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and manufacturing method thereof
US10098589B2 (en) 2015-12-21 2018-10-16 Medtronic, Inc. Sealed package and method of forming same
US10658318B2 (en) 2016-11-29 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Film scheme for bumping
US10978337B2 (en) * 2018-09-18 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Aluminum-containing layers and methods of forming the same
US10943983B2 (en) * 2018-10-29 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits having protruding interconnect conductors
US11145544B2 (en) * 2018-10-30 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Contact etchback in room temperature ionic liquid
US11502001B2 (en) * 2018-10-31 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with self-aligned vias
US11646352B2 (en) 2019-06-27 2023-05-09 Intel Corporation Stacked source-drain-gate connection and process for forming such
TWI752464B (zh) * 2020-04-14 2022-01-11 華邦電子股份有限公司 半導體結構及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191084A (ja) * 1996-01-10 1997-07-22 Nec Corp 半導体装置及びその製造方法
US6147005A (en) * 1999-07-23 2000-11-14 Worldwide Semiconductor Manufacturing Corp. Method of forming dual damascene structures
WO2001080318A1 (en) * 2000-04-14 2001-10-25 Fujitsu Limited Semiconductor device and method of manufacturing thereof
JP2001358214A (ja) * 2000-06-15 2001-12-26 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
KR100382738B1 (ko) * 2001-04-09 2003-05-09 삼성전자주식회사 반도체 소자의 메탈 컨택 형성 방법
KR100532455B1 (ko) * 2003-07-29 2005-11-30 삼성전자주식회사 Ｍｉｍ 커패시터 및 배선 구조를 포함하는 반도체 장치의제조 방법
KR100534100B1 (ko) * 2003-12-15 2005-12-06 삼성전자주식회사 콘택 플러그의 상부 측벽을 노출시켜 전하저장전극을형성하는 반도체 소자의 제조 방법들
US7224068B2 (en) * 2004-04-06 2007-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stable metal structure with tungsten plug
US8772938B2 (en) * 2012-12-04 2014-07-08 Intel Corporation Semiconductor interconnect structures
US9627250B2 (en) * 2013-03-12 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for back end of line semiconductor device processing
US9583434B2 (en) * 2014-07-18 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metal line structure and method
US9780025B2 (en) * 2014-12-30 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure and manufacturing method thereof

Also Published As

Publication number Publication date
KR101829963B1 (ko) 2018-02-19
US20170098605A1 (en) 2017-04-06
US20210225765A1 (en) 2021-07-22
US10504833B2 (en) 2019-12-10
US11694955B2 (en) 2023-07-04
CN114361104A (zh) 2022-04-15
CN105742235A (zh) 2016-07-06
US20180174962A1 (en) 2018-06-21
US10978389B2 (en) 2021-04-13
KR20160082464A (ko) 2016-07-08
US9911691B2 (en) 2018-03-06
US20160190062A1 (en) 2016-06-30
US20200111740A1 (en) 2020-04-09
TW201635437A (zh) 2016-10-01
US9780025B2 (en) 2017-10-03
TWI567870B (zh) 2017-01-21

Similar Documents

Publication Publication Date Title
DE102015115617A1 (de) Verbindungsstruktur und Verfahren zu ihrer Herstellung
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102017127530A1 (de) Verbindungsstruktur und Verfahren
DE112007003793B4 (de) Verfahren zum Herstellen einer Halbleitereinrichtung mit Bilden von porösem Silizium-Dielektrikum
US10269705B2 (en) Semiconductor structure and manufacturing method thereof
DE602004004483T2 (de) Verfahren zur Bildung einer Doppeldamaszener-Metallzwischenverbindung
DE102012111786B4 (de) Hybrid-Verbindungsaufbau und Verfahren zur Herstellung desselben
DE112011103146B4 (de) Verfahren zum Verbessern der mechanischen Eigenschaften von Halbleiterzwischenverbindungen mit Nanopartikeln
US20150001723A1 (en) Semiconductor Devices Employing a Barrier Layer
DE102016100012B4 (de) Verfahren zur herstellung von bondstrukturen
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
DE102016100323A1 (de) Verfahren zum Verringern der Dual-Damascene-Verwerfung
DE10238024A1 (de) Mikroelektronischer Prozess und Aufbau
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102008044988A1 (de) Verwenden einer Deckschicht in Metallisierungssystemen von Halbleiterbauelementen als CMP- und Ätzstoppschicht
DE102006036797A1 (de) Einzel-Damascene mit Einwegschablone und Verfahren dafür
DE102004036753B4 (de) Verfahren zur Herstellung einer stickstofffreien ARC-Deckschicht
DE112008000100T5 (de) Verfahren zur Bildung von Transistorkontakten und Durchkontaktierungen
DE102019118254A1 (de) Strukturbildungsverfahren und verfahren zur herstellung einer halbleitervorrichtung
DE102017128070B4 (de) Ätzen zum Verringern von Bahnunregelmässigkeiten
DE102006015096B4 (de) Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht
DE102019113646A1 (de) Prozess zum Abstimmen eines Durchkontaktierungsprofiils in dielektrischem Material
DE10314152B4 (de) Herstellung von dielektrischen Zwischenschichtfilmen mit einem niedrigen K-Wert unter Verwendung von Si-haltigen Resists
DE102017127269A1 (de) Halbleiter-bauelement und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication