JP5268084B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5268084B2
JP5268084B2 JP2006346642A JP2006346642A JP5268084B2 JP 5268084 B2 JP5268084 B2 JP 5268084B2 JP 2006346642 A JP2006346642 A JP 2006346642A JP 2006346642 A JP2006346642 A JP 2006346642A JP 5268084 B2 JP5268084 B2 JP 5268084B2
Authority
JP
Japan
Prior art keywords
film
manufacturing
semiconductor device
etching
organic antireflection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006346642A
Other languages
English (en)
Other versions
JP2008159809A (ja
Inventor
正成 盛一
雅人 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006346642A priority Critical patent/JP5268084B2/ja
Priority to CN2007101600991A priority patent/CN101207008B/zh
Priority to US11/964,074 priority patent/US20080214008A1/en
Publication of JP2008159809A publication Critical patent/JP2008159809A/ja
Application granted granted Critical
Publication of JP5268084B2 publication Critical patent/JP5268084B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Description

本発明は、半導体装置の製造方法に関し、特に、半導体基板に形成された構造体をエッチングするための技術に関する。
半導体の製造工程では、半導体基板に形成された複数の構造体のうちの一部の構造体のみに対して選択的にエッチングを行う場合がある。一つの例は、ゲート電極を形成する場合である。ゲート電極の形成では、均等な間隔で複数のゲート電極を形成した後、一部のゲート電極をエッチングし、又はゲート電極の一部分をエッチングで除去する方法が採用されることがある。一旦、均等な間隔でゲート電極を形成することは、ゲート電極の加工精度を向上させるために有効である。
他の例は、ゲート電極の形成にＦＵＳＩ技術（Full Silicide）を採用する場合である（例えば、特開２００６−１００４３１号公報、特開２００６−１４０３２０号公報参照）。ＦＵＳＩ技術が採用される場合、ゲート電極のシリサイド化は、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとで別々の工程で行われる。具体的には、ＰＭＯＳトランジスタが形成されている領域をレジストで被覆しながらＮＭＯＳトランジスタのゲート電極を露出させるエッチングが行われ、ＮＭＯＳトランジスタのゲート電極のシリサイド化が行われる。同様に、ＮＭＯＳトランジスタが形成されている領域をレジストで被覆しながらＰＭＯＳトランジスタのゲート電極を露出させるエッチングが行われ、ＰＭＯＳトランジスタのゲート電極のシリサイド化が行われる。
半導体基板に形成された複数の構造体のうちの一部の構造体のみに対してエッチングを行う一つの方法は、エッチングが行われる構造体のみを開口内で露出させるようにレジストを形成した上で、露出された構造体に対してエッチングを行うことである（例えば、特開２００５−５１２４９号公報、特開２００２−３１９５７３号公報、及び、特開２００２−３５９３５２号公報参照）。
このような方法が採用される場合、エッチングが行われる構造体を支持する構造（下地構造）をエッチング時に保護することが重要になる場合がある。フォトリソグラフィー工程におけるアライメント誤差を考慮すると、レジストの開口は、エッチングが行われる構造体よりも広く形成せざるを得ないから、下地構造も、部分的にレジストの開口内で露出する。下地構造が露出している状態でエッチングを行うと、下地構造が損傷することがある。例えば、複数のゲート電極をエッチングする場合に半導体基板が部分的に露出してしまうと、半導体基板が損傷することがある。
より具体的には、特開２００２−１８４８６０号公報は、ゲート電極の上部に形成されたＳｉＮ保護膜を除去する際に、塗布膜によって半導体基板を保護する技術を開示している。図１Ａ〜図１Ｄは、この公報に開示されている半導体装置の製造方法を示す断面図である。
まず、図１Ａに示されているように、ゲート電極１１１が半導体基板１１０の上に形成される。ゲート電極１１１のそれぞれは、ポリシリコン膜１１２、ＷＳｉ膜１１３、保護膜１１４で形成されている。保護膜１１４は、シリコン窒化膜（ＳｉＮ）で形成されている。
続いて、図１Ｂに示されているように、有機材料から形成された塗布膜４０１が、スピンコートによって形成される。当該公報には、塗布膜４０１として反射防止膜を使用してもよい旨が開示されている。塗布膜４０１は、半導体基板１１０のうちゲート電極１１１が形成されていない部分を被覆するように形成されている。この公報に開示されている技術では、塗布膜４０１は、ゲート電極１１１の上面には形成されていないことに留意されたい。
続いて図１Ｃに示されているように、保護膜１１４を除去すべきゲート電極１１１を選択的に露出するようにレジスト４０２が形成される。続いて、塗布膜４０１及びレジスト４０２のエッチングレートが低く、且つ、シリコン窒化膜のエッチングレートが高い条件でエッチングが行われる。
更に、図１Ｄに示されているように、アッシングによって塗布膜４０１とレジスト４０２とが除去される。このような工程により、所望のゲート電極１１１の保護膜１１４を選択的に除去することができる。
特開２００６−１００４３１号公報 特開２００６−１４０３２０号公報 特開２００５−５１２４９号公報 特開２００２−３１９５７３号公報 特開２００２−３５９３５２号公報 特開２００２−１８４８６０号公報
しかしながら、特開２００２−１８４８６０号公報に開示されている技術には、エッチングされるパターン（ゲート電極）の配置密度やパターンの大きさの不均一性に対応できないという問題点がある。図２Ａに示されているように、スピンコートによって塗布膜４０１を形成すると、ゲート電極１１１の配置密度が高い箇所（図２Ａの領域Ａ）や、ゲート電極１１１の面積が大きい箇所（図２Ａの領域Ｂ）では、ゲート電極１１１の上面が塗布膜４０１によって被覆され得る。上面に塗布膜４０１が形成された保護膜１１４と、塗布膜４０１が形成されていない保護膜１１４とが存在すると、保護膜１１４のエッチングが困難になる。
例えば、図２Ａの領域Ａ乃至領域Ｃに位置するゲート電極１１１の保護膜１１４を除去しようとする場合を考える。領域Ａでは、ゲート電極１１１の配置密度が高いためにゲート電極１１１の上面が塗布膜４０１によって被覆されており、領域Ｂでは、ゲート電極１１１の面積が大きいためにゲート電極１１１の上面が塗布膜４０１によって被覆されている。一方、領域Ｃでは、塗布膜４０１がゲート電極１１１の上面には被覆されていない。更に、領域Ａ乃至領域Ｃに位置するゲート電極１１１の保護膜１１４を除去するために、領域Ａ乃至領域Ｃでは、レジスト４０２に開口が設けられている。
このような場合、塗布膜４０１に対する保護膜１１４の選択比が高い条件（即ち、保護膜１１４のエッチングレートが高く、塗布膜４０１のエッチングレートが低い条件）でエッチングを行うと、図２Ｂに示されているように、領域Ｃに位置するゲート電極１１１の保護膜１１４は所望の通りにエッチングされるものの、領域Ａ、Ｂに位置するゲート電極１１１の保護膜１１４は、塗布膜４０１によって被覆されているためエッチングされなくなってしまう。
一方、塗布膜４０１に対する保護膜１１４の選択比が低い条件でエッチングを行うと、図２Ｃに示されているように、領域Ｃにおいて塗布膜４０１がエッチングされて半導体基板１１０が露出し、半導体基板１１０が損傷する可能性がある。特に、領域Ａ、Ｂにおける塗布膜４０１の上面の高さと、領域Ｃにおける塗布膜４０１の上面の高さとの差ΔＨ１が大きい場合には、領域Ｃにおいて半導体基板１１０を損傷させずに、且つ、領域Ａ、Ｂに位置するゲート電極１１１の保護膜１１４を確実にエッチングすることは困難である。
当該公報には、隣接するゲート電極１１１の配置密度が高い箇所や、ゲート電極１１１の幅が広い箇所では、保護膜１１４の上にも塗布膜４０１が形成され得ることが開示されており、この対策として選択比を制御することが開示されている。しかしながら、選択比の制御により所望のゲート電極１１１の保護膜１１４のみを選択的にエッチングすることは、現実には難しい。
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
本発明による半導体装置の製造方法は、
（Ａ）半導体基板（１０）に複数の構造体（１５、１８−２１）を形成する工程と、
（Ｂ）前記半導体基板（１０）の全面に、前記複数の構造体（１５、１８−２１）を被覆する有機膜（１６、２４）を形成する工程と、
（Ｃ）前記複数の構造体（１５、１８−２１）のうち加工対象である加工対象構造体の上方に開口を有するレジスト（１７、２５）を形成する工程と、
（Ｄ）前記開口の内側において前記半導体基板（１０）が前記コーティング膜（１６、２４）で被覆された状態を維持しながら前記レジスト（１７、２５）をマスクとして前記コーティング膜（１６、２４）をエッチングし、前記加工対象構造体の一部を露出させる工程と、
（Ｅ）前記開口の内側において前記コーティング膜（１６、２４）を残存させながら、前記加工対象構造体の少なくとも一部である加工対象部分をエッチングする工程と、
（Ｆ）前記レジスト（１７、２５）と前記コーティング膜（１６、２４）とを除去する工程
とを具備する。コーティング膜（１６、２４）としては、有機膜が最も好適に使用される。
このような製造方法では、コーティング膜（有機膜）が半導体基板を保護する役割を果たす。そして、このコーティング膜が半導体基板の全面に被覆されるため、複数の構造体の配置密度や大きさに不均一性があっても、コーティング膜の上面の半導体基板からの高さのバラツキを小さくすることができる。したがって、半導体基板をコーティング膜で被覆した状態で加工対象構造体を確実に露出させることができる。よって、複数の構造体の配置密度や大きさに不均一性があっても、半導体基板を保護しながら所望の構造体を選択的にエッチングすることができる。
本発明によれば、半導体基板の上に形成された構造体の配置密度や大きさに不均一性があっても、半導体基板を保護しながら所望の構造体を選択的にエッチングすることができる。
（第１の実施形態）
図３Ａ〜図３Ｈは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。第１の実施形態では、ゲート電極を複数形成し、更に、そのうちの一部を選択的に除去するプロセスが行われる。
具体的には、図３Ａに示されているように、ゲート絶縁膜１１で被覆されているシリコン基板１０の上に、ポリシリコン膜１２、有機反射防止膜１３が形成され、更に、リソグラフィー技術により有機反射防止膜１３の上にレジスト１４が形成される。有機反射防止膜１３は、有機材料で形成される。
続いて、図３Ｂにレジスト１４をマスクとして有機反射防止膜１３とポリシリコン膜１２がドライエッチングによって加工され、これにより、ゲート絶縁膜１１の上にゲート電極１５が形成される。更に、図３Ｃに示されているように、レジスト１４と有機反射防止膜１３とが、アッシングや、ＳＰＭ洗浄のような薬液処理によって除去される
レジスト１４と有機反射防止膜１３とが除去された後、図３Ｄに示されているように、シリコン基板１０の全面が有機反射防止膜１６によって被覆される。有機反射防止膜１６は、典型的には、スピン塗布を用いて形成される。スピン塗布に使用される溶液の濃度は、ゲート電極１５の上部が露出せず、シリコン基板１０の全面が有機反射防止膜１６によって被覆されるように選択される。
続いて、図３Ｅに示されているように、レジスト１７が、フォトリソグラフィー技術によって形成される。レジスト１７は、後の工程においてエッチングしないゲート電極１５を被覆するように形成され、後の工程においてエッチングすべきゲート電極１５の上方には開口が設けられている。
続いて、図３Ｆに示されているように、レジスト１７をマスクとして有機反射防止膜１６がエッチングされる。このエッチングは、エッチングされるべきゲート電極１５の上部が露出されるまで行われ、ゲート絶縁膜１１の上には有機反射防止膜１６が残される。有機反射防止膜１６のエッチングは、有機反射防止膜１６を構成する有機材料のエッチングレートが、ゲート電極１５を構成するポリシリコンのエッチングレートよりも高くなるような条件で行われる。
有機反射防止膜１６のエッチングに使用されるエッチングガスとしては、好適には、Ｏ２とＣｌ２との混合ガスが使用される。Ｏ２は、有機反射防止膜１６を主としてエッチングするエッチャントとして機能する。Ｃｌ２は、ゲート電極１５の表面に形成された自然酸化膜を除去する役割を有している。有機反射防止膜１６のゲート電極１５に対する選択比を高めるためには、エッチングガスにおけるＯ２の比率が高いことが望ましいが、一方で、Ｃｌ２ガスを使用することは、残渣を少なくするために有効である。
続いて、図３Ｇに示されているように、先のエッチングによって露出されたゲート電極１５のみが選択的にエッチングされる。このエッチングは、有機反射防止膜１６がゲート絶縁膜１１の上に残存するように行われ、また、レジスト１７及び有機反射防止膜１６によって被覆されているゲート電極１５はエッチングされない。ゲート電極１５のエッチングは、ゲート電極１５を構成するポリシリコンのエッチングレートが、有機反射防止膜１６を構成する有機材料のエッチングレートよりも高くなるような条件で行われる。
ゲート電極１５のエッチングガスとしては、好適には、ＨＢｒを含むガスが使用される。ＨＢｒは、ポリシリコンをエッチングするエッチャントとして機能し、純粋なＨＢｒがエッチングガスとして使用すれば、ゲート電極１５のレジスト１７に対する選択比を１０以上に増加させることができる。
ゲート電極１５のエッチングに使用されるエッチングガスには、酸素が微小に添加されることが好適である。エッチングガスにＯ２ガスを微小に添加することにより、ゲート電極１５のゲート絶縁膜１１に対する選択比を高くし、シリコン基板１０を有効に保護することができる。ただし、有機反射防止膜１６を残存させてシリコン基板１０を保護する観点からは、エッチングガスに含まれるＯ２ガスが高すぎることは好ましくない。ゲート電極１５のエッチングガスにおけるＯ２ガスの比率は、有機反射防止膜１６のエッチングガスにおけるＯ２ガスの比率に比べて低く抑えられる。
また、選択比や均一性を調節するためには、ゲート電極１５のエッチングに使用されるエッチングガスに、ＨｅやＡｒのような不活性ガス、Ｃｌ２のような塩素を含むガス、フルオロカーボン、ＳＦ６のようなフッ素を含むガスのうちの少なくとも一が添加されることも可能である。
続いて、図３Ｈに示されているように、有機反射防止膜１６とレジスト１７が除去される。有機反射防止膜１６とレジスト１７の除去は、アッシング、ＳＰＭ洗浄、オゾン処理、又はそれらの組み合わせによって行われる。以上で、ゲート電極１５を形成する工程が完了する。有機反射防止膜１６とレジスト１７は、アッシング、ＳＰＭ洗浄、又はオゾン処理によって容易に除去可能であり、したがって、上記のような工程によれば、エッチング残渣を少なくしながらゲート電極１５を形成することができる。
本実施形態の半導体装置の製造方法の利点の一つは、ゲート電極１５の配置密度や大きさの不均一性があっても、シリコン基板１０を保護しながら所望のゲート電極１５を選択的にエッチングすることができる点にある。例えば、図５Ａの領域Ａ乃至領域Ｃに位置するゲート電極１５をエッチングしようとする場合を考えよう。領域Ａではゲート電極１５の配置密度が高く、領域Ｂではゲート電極１５の面積が大きく、領域Ｃではゲート電極１５の配置密度が低く、また、ゲート電極１５の面積が小さいことに留意されたい。本実施形態の半導体装置の製造方法では、有機反射防止膜１６がシリコン基板１０の全面に被覆されるため、図５Ａに示されているように、領域Ａ、Ｂにおける有機反射防止膜１６の上面の高さと、領域Ｃにおける有機反射防止膜１６の上面の高さとの差ΔＨ２が小さい。したがって、図５Ｂに示されているように、ゲート電極１５の配置密度や大きさに不均一性があっても、ゲート絶縁膜１１を有機反射防止膜１６で被覆した状態でエッチング対象のゲート電極１５の上部を確実に露出させることができる。よって、図５Ｃに示されているように、ゲート電極１５の配置密度や大きさの不均一性があっても、シリコン基板１０を保護しながら所望のゲート電極１５を選択的にエッチングすることができる。
本実施形態の半導体装置の製造方法のもう一つの利点は、特開２００２−１８４８６０号公報に開示されている技術とは異なり、レジスト１７を形成するためのフォトリソグラフィー工程において反射の問題が起こりにくい点にある。図１Ｃに示されているように、特開２００２−１８４８６０号公報に開示されている技術では、反射防止膜として使用される塗布膜４０１が部分的にしか被覆されていない。反射防止膜が部分的にしか被覆されていない状態で露光が行われると、反射によって不所望の形状のレジスト４０２が形成され得る。なぜなら、ＯＰＣ（optical proximity correction）は、一般には、反射が全くないという前提で行われるからである。一方、本実施形態の半導体装置の製造方法では、有機反射防止膜１６がシリコン基板１０の全面に被覆されるため、レジスト１７を形成するためのフォトリソグラフィー工程において反射の問題が起こりにくい。したがって、フォトリソグラフィー工程によって所望の形状のレジスト１７を形成することができる。
なお、本実施形態において、シリコン基板１０を保護するという観点では、有機反射防止膜１６の代わりに、他の有機膜、例えば、ポリイミド膜が使用されることも可能である。この場合、当該有機膜の上に、更に反射防止膜が形成され得る。ただし、フォトリソグラフィー工程における反射の問題を回避するためには、シリコン基板１０の保護に有機反射防止膜１６を使用することが好適である。
また、本実施形態の半導体装置の製造方法において、ハードマスクが使用されることも可能である。ハードマスクが使用される最も典型的な局面は、レジストマスクでは充分なエッチング耐性が得られない場合である。例えば、図４Ａに示されているように、レジスト１４をマスクとして有機反射防止膜１３とポリシリコン膜１２をエッチングする際を考える（図４Ａ、最上段）。レジスト１４の膜厚が薄い場合や、レジスト１４とエッチングされる膜（即ち、有機反射防止膜１３とポリシリコン膜１２）との選択比が充分でない場合には、エッチング中にレジスト１４及び有機反射防止膜１３が細ってしまう（図４Ａ、２段目、３段目）。このため、図４Ａの最下段に示されているように、ゲート電極１５が、肩が落ちた台形状に形成されてしまい好ましくない。以下では、ゲート電極１５を所望の形状に形成するためにハードマスクを使用するプロセスを説明する。
図４Ｂ、４Ｃは、ハードマスクが使用される場合のプロセスの例を示す断面図である。一実施形態では、図４Ｂの最上段に示されているように、ポリシリコン膜１２の上に第１ハードマスク層１４Ａが形成される。第１ハードマスク層１４Ａは、最終的に、ゲート電極１５を形成する場合のマスクとして使用されるので、ポリシリコン膜１２との選択比が確保できる材料、例えば、酸化シリコンや窒化シリコンで形成される。更に、有機反射防止膜１３とレジスト１４が、第１ハードマスク１４Ａの上に形成される。
続いて、レジスト１４をマスクとして有機反射防止膜１３がエッチングされ、更に、レジスト１４と有機反射防止膜１３とをマスクとして第１ハードマスク層１４Ａがエッチングされる（図４Ｂ、２段目）。更に、第１ハードマスク層１４Ａ（及び、もし残存していればレジスト１４と有機反射防止膜１３）をマスクとしてポリシリコン膜１２がエッチングされてゲート電極１５が形成される。図４Ｃに示されているように、その後、もし残存していれば、レジスト１４と有機反射防止膜１３が除去される（図４Ｃ、最上段）。
ゲート電極１５の上に形成された第１ハードマスク層１４Ａは、保護膜として使用するために残存させてもよい。例えば、ゲート電極１５の形成後に拡散層の上にＳｉＧｅ層をエピタキシャルに選択成長させる場合、ゲート電極１５の上に残存された第１ハードマスク層１４の上にはＳｉＧｅ層は成長しない。即ち、第１ハードマスク層１４は、ＳｉＧｅ層の成長を阻害する保護膜として使用可能である。以下では、第１ハードマスク層１４Ａがゲート電極１５の上に残存される場合のプロセスが説明される。
続いて、複数形成されたゲート電極１５のうちの一部を除去するプロセスが行われる。より具体的には、シリコン基板１０の全面が有機反射防止膜１６によって被覆された後、レジスト１７が形成される。レジスト１７の形成の後、図４Ｃの中段に示されているように、レジスト１７をマスクとして有機反射防止膜１６が部分的にエッチングされ、エッチングすべきゲート電極１５の上部に形成された第１ハードマスク層１４Ａが露出される。このエッチングは、均一性を重視した条件で行われる。
第１ハードマスク層１４Ａが露出された後は、有機反射防止膜１６との選択比を１以上に確保しながら、露出された第１ハードマスク層１４Ａがエッチングされる。第１ハードマスク層１４Ａが酸化シリコンで形成されている場合、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８のようなＣＦ系ガス（フルオロカーボンガス）、ＣＨＦ３、ＣＨ２Ｆ２のようなＣＨＦ系ガス（フッ化水素化炭素ガス）、Ａｒ、Ｈｅのような不活性ガス、及びＯ２ガス、ＣＯガスの組み合わせによってエッチングガスを構成し、そのエッチングガスの組成を調節することによって選択比が調整される。一方、第１ハードマスク層１４Ａが窒化シリコンで形成されている場合、ＣＨＦ３、ＣＨ２Ｆ２のようなＣＨＦ系ガス（フッ化水素化炭素ガス）、Ａｒ、Ｈｅのような不活性ガス、及びＯ２ガスの組み合わせによってエッチングガスを構成し、そのエッチングガスの組成を調節することによって選択比が調整される。
第１ハードマスク層１４Ａのエッチングによってゲート電極１５が露出された後は、有機反射防止膜１６との選択比を確保しながら、露出されたゲート電極１５がエッチングされる。上述のように、ゲート電極１５のエッチングガスとしては、好適には、ＨＢｒを含むガスが使用される。ゲート電極１５のエッチングに使用されるエッチングガスには、酸素が微小に添加されることが好適であり、また、選択比や均一性を調節するためには、ゲート電極１５のエッチングに使用されるエッチングガスに、ＨｅやＡｒのような不活性ガス、Ｃｌ２のような塩素を含むガス、フルオロカーボン、ＳＦ６のようなフッ素を含むガスのうちの少なくとも一が添加されることも可能である。
図４Ｄに示されているように、２層の積層ハードマスクが使用されることも可能である。より具体的には、ポリシリコン膜１２の上に第１ハードマスク層１４Ａが形成され、その第１ハードマスク層１４Ａの上に第２ハードマスク層１４Ｂが形成される。上述のように、第１ハードマスク層１４Ａは、ポリシリコン膜１２との選択比が確保できる材料、例えば、酸化シリコンや窒化シリコンで形成される。第２ハードマスク層１４Ｂは、第１ハードマスク層１４Ａをエッチングする際のマスクとして使用されるので、第１ハードマスク層１４Ａに対して選択比が確保できる材料、例えば、シリコン（ポリシリコンやアモルファスシリコン）が使用される。
続いて、レジスト１４をマスクとして有機反射防止膜１３がエッチングされ、更に、レジスト１４と有機反射防止膜１３とをマスクとして第２ハードマスク層１４Ｂがエッチングされる（図４Ｄ、２段目）。更に、第２ハードマスク層１４Ｂ（及び、もし残存していればレジスト１４と有機反射防止膜１３）をマスクとして第１ハードマスク層１４Ａがエッチングされる。続いて、第１ハードマスク層１４Ａをマスクとしてポリシリコン膜１２がエッチングされてゲート電極１５が形成される。レジスト１４と有機反射防止膜１３は、第１ハードマスク層１４Ａをエッチングしている間に除去され、更に、第２ハードマスク層１４Ｂは、ポリシリコン膜１２をエッチングする間に除去される。上述のように、第１ハードマスク層１４Ａは、ゲート電極１５の形成後も残存されてよい。以下、単層のハードマスク（第１ハードマスク層１４Ａ）が使用される場合と同様にして、複数形成されたゲート電極１５のうちの一部が除去される。
（第２の実施形態）
図６Ａ乃至図６Ｆは、第２の実施形態における半導体装置の製造方法を示す断面図である。第２の実施形態では、ＦＵＳＩプロセスにおいて、一部のゲート電極のポリシリコンを選択的にシリサイド化するプロセスが行われる。
第２の実施形態では、図６Ａに示されているように、ゲート絶縁膜１１で被覆されているシリコン基板１０の上に、ポリシリコン電極１８、保護窒化膜１９、及びサイドウォール２０が形成される。保護窒化膜１９は、窒化シリコンで形成されており、ポリシリコン電極１８を被覆して保護する役割をしている。本実施形態の半導体装置の製造方法では、以下に詳細に記載されるように、複数形成されたポリシリコン電極１８のうち、一部のポリシリコン電極１８の上に形成された保護窒化膜１９が選択的に除去され、当該一部のポリシリコン電極１８についてシリサイド化が行われる。
より具体的には、まず、図６Ｂに示されているように、シリコン基板１０の全面が有機反射防止膜１６によって被覆され、更に、レジスト１７が、フォトリソグラフィー技術によって形成される。有機反射防止膜１６は、典型的には、スピン塗布を用いて形成される。スピン塗布に使用される溶液の濃度は、保護窒化膜１９が露出せず、且つ、シリコン基板１０の全面が有機反射防止膜１６によって被覆されるように選択される。レジスト１７は、後の工程において除去しない保護窒化膜１９の上方を被覆するように形成され、後の工程において除去すべき保護窒化膜１９の上方には開口が設けられている。
続いて、図６Ｃに示されているように、レジスト１７をマスクとして有機反射防止膜１６がエッチングされる。このエッチングは、除去すべき保護窒化膜１９が露出されるまで行われ、ゲート絶縁膜１１の上には有機反射防止膜１６が残される。有機反射防止膜１６のエッチングは、有機反射防止膜１６を構成する有機材料のエッチングレートが保護窒化膜１９のエッチングレートよりも高くなるような条件で行われる。有機反射防止膜１６のエッチングに使用されるエッチングガスとしては、好適には、Ｏ２とＣｌ２との混合ガスが使用される。Ｏ２は、有機反射防止膜１６を主としてエッチングするエッチャントとして機能する。
続いて、図６Ｄに示されているように、先のエッチングによって露出された保護窒化膜１９のみが選択的にエッチングされる。レジスト１７及び有機反射防止膜１６によって被覆されている保護窒化膜１９はエッチングされない。保護窒化膜１９のエッチングは、保護窒化膜１９のエッチングレートが、有機反射防止膜１６を構成する有機材料のエッチングレートよりも高くなるような条件で行われる。
保護窒化膜１９のエッチングに使用されるエッチングガスとしては、好適には、水素原子を含むフルオロカーボン（即ち、ＣｘＨｙＦｚの組成式を有するフッ化水素化炭素）が使用される。より具体的には、保護窒化膜１９のエッチングガスとしては、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆが使用される。フルオロカーボンをエッチングガスとして使用することにより、ポリシリコン電極１８及び有機反射防止膜１６を残したまま、保護窒化膜１９を完全に除去することができる。保護窒化膜１９のエッチングガスに、Ｏ２ガスを混合することにより、選択比を調節することができる。ただし、有機反射防止膜１６を残存させてシリコン基板１０を保護する観点からは、エッチングガスに含まれるＯ２ガスが高すぎることは好ましくない。保護窒化膜１９のエッチングガスにおけるＯ２ガスの比率は、有機反射防止膜１６のエッチングガスにおけるＯ２ガスの比率に比べて低く抑えられる。
続いて、図６Ｅに示されているように、有機反射防止膜１６とレジスト１７が除去される。有機反射防止膜１６とレジスト１７の除去は、アッシング、ＳＰＭ洗浄、オゾン処理、又はそれらの組み合わせによって行われる。有機反射防止膜１６とレジスト１７は、アッシング、ＳＰＭ洗浄、又はオゾン処理によって容易に除去可能であり、したがって、上記のような工程によれば、エッチング残渣を少なくすることができる。有機反射防止膜１６とレジスト１７の除去の後には、シリサイド化されるべきポリシリコン電極１８のみが露出されている。シリサイド化されないポリシリコン電極１８は保護窒化膜１９によって被覆されている。
続いて、図６Ｆに示されているように、保護窒化膜１９によって被覆されていないポリシリコン電極１８がシリサイド化され、シリサイドゲート電極２２が形成される。ポリシリコン電極１８のシリサイド化は、典型的には、ニッケル膜を形成した後にアニールを施すことによって行われる。以上で、所望のポリシリコン電極１８を選択的にシリサイド化する工程が完了する。
本実施形態の半導体装置の製造方法では、有機反射防止膜１６がシリコン基板１０の全面に被覆された後に有機反射防止膜１６が部分的にエッチングされ、エッチングすべき保護窒化膜１９のみが選択的に露出される。このような工程によれば、ポリシリコン電極１８の配置密度や大きさの不均一性があっても、シリコン基板１０を保護しながら所望の保護窒化膜１９を選択的にエッチングすることができる。加えて、有機反射防止膜１６がシリコン基板１０の全面に被覆されるため、レジスト１７を形成するためのフォトリソグラフィー工程において反射の問題を起こさずに、所望の形状のレジスト１７を形成することができる。
（第３の実施形態）
図７Ａ乃至図７Ｍは、第３の実施形態における半導体装置の製造方法を示す断面図である。第３の実施形態では、シリコン基板１０の全面が図７Ａに示されているように窒化シリコンで形成されたストッパー窒化膜２１によって被覆されている場合に、ポリシリコン電極１８をＮＭＯＳ領域とＰＭＯＳ領域とで別々にシリサイド化するプロセスが行われる。ポリシリコン電極１８は、シリサイド化された上でＭＯＳトランジスタのゲート電極として使用される。当業者には容易に理解されるように、ポリシリコン電極１８のシリサイド化がＮＭＯＳ領域とＰＭＯＳ領域とで別々に行われるのは、シリサイド化によって形成されたゲート電極の仕事関数を制御するためである。
ストッパー窒化膜２１の機能は３つある。第１の機能は、ポリシリコン電極１８が形成されたシリコン基板１０の保護である。第２の機能は、セルフアラインコンタクトを形成する場合のエッチングストッパーとしての機能である。第３の機能は、シリコン基板１０に適切なストレスを印加してキャリアの移動度を増加させ、これにより、ＭＯＳトランジスタの性能を向上させることである。
発明者の検討によれば、第３の機能を発現させるためには、ゲート電極の全面がシリコン窒化膜で被覆されている必要がある。その一方で、ポリシリコン電極１８をシリサイド化するためには、ポリシリコン電極１８の上に形成されている保護窒化膜１９とストッパー窒化膜２１を除去する必要がある。このような理由から、本実施形態では、ストッパー窒化膜２１の一部を一旦除去した後に、シリコン基板１０の全面を再度に窒化シリコン膜で被覆する工程が行われる。
より具体的には、まず、ＮＭＯＳ領域のポリシリコン電極１８をシリサイド化するプロセスが行われる。詳細には、まず、図７Ｂに示されているように、シリコン基板１０の全面が有機反射防止膜１６によって被覆され、更に、レジスト１７が、フォトリソグラフィー技術によって形成される。レジスト１７は、ＰＭＯＳ領域を被覆するように形成される。
有機反射防止膜１６は、典型的には、スピン塗布を用いて形成される。スピン塗布に使用される溶液の濃度は、ストッパー窒化膜２１が露出せず、且つ、シリコン基板１０の全面が有機反射防止膜１６によって被覆されるように選択される。
続いて、図７Ｃに示されているように、レジスト１７をマスクとして有機反射防止膜１６がエッチングされる。このエッチングは、ＮＭＯＳ領域においてストッパー窒化膜２１の一部が露出されるまで行われ、ゲート絶縁膜１１の上には有機反射防止膜１６が残される。有機反射防止膜１６のエッチングは、有機反射防止膜１６を構成する有機材料のエッチングレートが、シリコン窒化膜のエッチングレートよりも高くなるような条件で行われる。有機反射防止膜１６のエッチングに使用されるエッチングガスとしては、好適には、Ｏ２とＣｌ２との混合ガスが使用される。
続いて、図７Ｄに示されているように、ＮＭＯＳ領域について、ストッパー窒化膜２１のうち保護窒化膜１９を被覆する部分と、保護窒化膜１９とが選択的にエッチングされる。ＰＭＯＳ領域においては、ストッパー窒化膜２１及び保護窒化膜１９はエッチングされない。エッチングは、ＮＭＯＳ領域の保護窒化膜１９が完全に除去されるまで行われる。ストッパー窒化膜２１及び保護窒化膜１９のエッチングは、シリコン窒化膜のエッチングレートが、有機反射防止膜１６を構成する有機材料のエッチングレートよりも高くなるような条件で行われる。
第２の実施形態と同様に、ストッパー窒化膜２１、及び、保護窒化膜１９のエッチングに使用されるエッチングガスとしては、好適には、水素原子を含むフルオロカーボン、例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆが使用される。フルオロカーボンをエッチングガスとして使用することにより、ポリシリコン電極１８及び有機反射防止膜１６を残したまま、ポリシリコン電極１８の上に形成された保護窒化膜１９を完全に除去することができる。ストッパー窒化膜２１及び保護窒化膜１９のエッチングガスに、Ｏ２ガスを混合することにより、選択比を調節することができる。ただし、有機反射防止膜１６を残存させてシリコン基板１０を保護する観点からは、エッチングガスに含まれるＯ２ガスの比率が高すぎることは好ましくない。ストッパー窒化膜２１及び保護窒化膜１９のエッチングガスにおけるＯ２ガスの比率は、有機反射防止膜１６のエッチングガスにおけるＯ２ガスの比率に比べて低く抑えられる。
続いて、図７Ｅに示されているように、有機反射防止膜１６とレジスト１７が除去される。有機反射防止膜１６とレジスト１７の除去は、アッシング、ＳＰＭ洗浄、オゾン処理、又はそれらの組み合わせによって行われる。有機反射防止膜１６とレジスト１７は、アッシング、ＳＰＭ洗浄、又はオゾン処理によって容易に除去可能であり、したがって、上記のような工程によれば、エッチング残渣を少なくすることができる。有機反射防止膜１６とレジスト１７の除去の後には、ＮＭＯＳ領域に位置するポリシリコン電極１８のみが露出されている。ＰＭＯＳ領域に位置するポリシリコン電極１８はストッパー窒化膜２１及び保護窒化膜１９によって被覆されている。
続いて、図７Ｆに示されているように、ＮＭＯＳ領域のポリシリコン電極１８がシリサイド化され、シリサイドゲート電極２２が形成される。ポリシリコン電極１８のシリサイド化は、典型的には、ニッケル膜を形成した後にアニールを施すことによって行われる。以上で、ＮＭＯＳ領域のポリシリコン電極１８を選択的にシリサイド化する工程が完了する。
続いて、図７Ｇに示されているように、シリコン基板１０の全面が、ストッパー窒化膜２３によって被覆される。ストッパー窒化膜２３は、ＮＭＯＳ領域のポリシリコン電極１８の上方においてのみ膜厚が大きくなるように形成されることが好適である。このようなストッパー窒化膜２３を形成するためには、厚い膜厚を有するシリコン窒化膜を形成した後、ＮＭＯＳ領域のポリシリコン電極１８の上方以外の部分をエッチバックすることが好適である。
続いて、ＰＭＯＳ領域のポリシリコン電極１８をシリサイド化する工程が行われる。具体的には、まず、図７Ｈに示されているように、シリコン基板１０の全面が有機反射防止膜２４によって被覆され、更に、レジスト２５が、フォトリソグラフィー技術によって形成される。レジスト２５は、ＮＭＯＳ領域を被覆するように形成される。有機反射防止膜２４は、典型的には、スピン塗布を用いて形成される。スピン塗布に使用される溶液の濃度は、ストッパー窒化膜２３の上部が露出せず、シリコン基板１０の全面が有機反射防止膜２４によって被覆されるように選択される。
続いて、図７Ｉに示されているように、レジスト２５をマスクとして有機反射防止膜１６がエッチングされる。このエッチングは、ＰＭＯＳ領域においてストッパー窒化膜２３の上部が露出されるまで行われ、ゲート絶縁膜１１の上には有機反射防止膜２４が残される。有機反射防止膜１６のエッチングは、有機反射防止膜２４を構成する有機材料のエッチングレートが、シリコン窒化膜のエッチングレートよりも高くなるような条件で行われる。有機反射防止膜２４のエッチングに使用されるエッチングガスとしては、好適には、Ｏ２とＣｌ２との混合ガスが使用される。
続いて、図７Ｊに示されているように、ＰＭＯＳ領域に位置するストッパー窒化膜２３、２１、及び保護窒化膜１９が選択的にエッチングされる。ＮＭＯＳ領域に形成されたストッパー窒化膜２１、２３はエッチングされない。エッチングは、ＰＭＯＳ領域の保護窒化膜１９が完全に除去されるまで行われる。ストッパー窒化膜２１、２３及び保護窒化膜１９のエッチングは、シリコン窒化膜のエッチングレートが、有機反射防止膜２４を構成する有機材料のエッチングレートよりも高くなるような条件で行われる。
続いて、図７Ｋに示されているように、有機反射防止膜２４とレジスト２５が除去される。有機反射防止膜２４とレジスト２５の除去は、アッシング、ＳＰＭ洗浄、オゾン処理、又はそれらの組み合わせによって行われる。有機反射防止膜２４とレジスト２５の除去の後には、ＰＭＯＳ領域に位置するポリシリコン電極１８が露出されている。ＮＭＯＳ領域に位置するシリサイドゲート電極２２はストッパー窒化膜２３によって被覆されている。
続いて、図７Ｌに示されているように、ＰＭＯＳ領域のポリシリコン電極１８がシリサイド化され、シリサイドゲート電極２２が形成される。ポリシリコン電極１８のシリサイド化は、典型的には、ニッケル膜を形成した後にアニールを施すことによって行われる。以上で、ＰＭＯＳ領域のポリシリコン電極１８を選択的にシリサイド化する工程が完了する。
続いて、図７Ｍに示されているように、ＰＭＯＳ領域のシリサイドゲート電極２２を被覆するストッパー窒化膜２６が形成される。ストッパー窒化膜２１、２３、２６が形成されることにより、シリコン基板１０は、その全面がシリコン窒化膜によって被覆されることになる。これは、シリコン基板１０に適切なストレスを印加してキャリアの移動度を増加させるために有効である。以上の工程でポリシリコン電極１８のシリサイド化が完了する。
上述された本実施形態の半導体装置の製造方法では、ＮＭＯＳ領域とＰＭＯＳ領域とでポリシリコン電極のシリサイド化が別々の工程で行われていることに留意されたい。これは、ＭＯＳトランジスタの閾値をＮＭＯＳ領域、ＰＭＯＳ領域とで個別に制御可能にするためである。例えば、ＮＭＯＳ領域とＰＭＯＳ領域とでポリシリコン電極のシリサイド化を別々の工程で行うことにより、シリサイド化に使用されるニッケル薄膜の膜厚を相違させることができる。ニッケル薄膜の膜厚を個別に調節することによってシリサイドゲート電極の組成を個別に調節し、これにより、ＭＯＳトランジスタの閾値をＮＭＯＳ領域、ＰＭＯＳ領域とで個別に制御することができる。また、ポリシリコン電極が露出している状態（例えば、ニッケル薄膜の直前）又はシリサイドゲート電極が露出している状態（例えば、シリサイド化の直後）で、ＮＭＯＳ領域、ＰＭＯＳ領域のそれぞれに適した条件で不純物の注入を行うことにより、ＭＯＳトランジスタの閾値をＮＭＯＳ領域、ＰＭＯＳ領域とで個別に制御することができる。
以上に説明されているように、本実施形態の半導体装置の製造方法では、有機反射防止膜１６、２４がシリコン基板１０の全面に被覆された後に有機反射防止膜１６、２４が部分的にエッチングされ、ストッパー窒化膜２１、２３の、エッチングすべき部分が選択的に露出される。このような工程によれば、ポリシリコン電極１８の配置密度や大きさの不均一性があっても、シリコン基板１０を保護しながらストッパー窒化膜２１、２３の所望の部分、及びその下に位置する保護窒化膜１９を選択的にエッチングすることができる。加えて、有機反射防止膜１６、２４がシリコン基板１０の全面に被覆されるため、レジスト１７、２５を形成するためのフォトリソグラフィー工程において反射の問題を起こさずに、所望の形状のレジスト１７、２５を形成することができる。
（第４の実施形態）
図８Ａ乃至図８Ｌは、第４の実施形態における半導体装置の製造方法を示す断面図である。第４の実施形態の半導体装置の製造方法は、第３の実施形態の半導体装置の製造方法とほぼ同様である。相違点は、図８Ａに示されているように、ゲート絶縁膜１１の上に２層のポリシリコン電極１８Ａ、１８Ｂが形成され、その間に保護窒化膜１９が形成されることである。第４の実施形態では、ポリシリコン電極１８Ａ、１８Ｂのうちポリシリコン電極１８Ａのみがシリサイド化される。即ち、ポリシリコン電極１８Ｂは、ポリシリコン電極１８Ａのシリサイド化の前に除去される。このような工程が採用されるのは、シリサイド化によって形成されたシリサイドゲート電極に含まれるシリコンと金属元素（例えばニッケル）の組成比を制御するためである。シリコンと金属元素の組成比を制御することにより、シリサイドゲート電極の仕事関数を制御することができる。
より具体的には、まず、ＮＭＯＳ領域について、ポリシリコン電極１８Ｂ及び保護窒化膜１９を除去した後、ポリシリコン電極１８Ａをシリサイド化するプロセスが行われる。詳細には、図８Ｂに示されているように、シリコン基板１０の全面が有機反射防止膜１６によって被覆され、更に、レジスト１７が、フォトリソグラフィー技術によって形成される。レジスト１７は、ＰＭＯＳ領域を被覆するように形成される。有機反射防止膜１６は、典型的には、スピン塗布を用いて形成される。スピン塗布に使用される溶液の濃度は、ストッパー窒化膜２１が露出せず、シリコン基板１０の全面が有機反射防止膜１６によって被覆されるように選択される。
続いて、図８Ｃに示されているように、レジスト１７をマスクとして有機反射防止膜１６がエッチングされる。このエッチングは、ＮＭＯＳ領域においてストッパー窒化膜２１の一部が露出されるまで行われ、ゲート絶縁膜１１の上には有機反射防止膜１６が残される。有機反射防止膜１６のエッチングは、有機反射防止膜１６を構成する有機材料のエッチングレートが、シリコン窒化膜のエッチングレートよりも高くなるような条件で行われる。有機反射防止膜１６のエッチングに使用されるエッチングガスとしては、好適には、Ｏ２とＣｌ２との混合ガスが使用される。
続いて、図８Ｄに示されているように、ＮＭＯＳ領域のみについて、ストッパー窒化膜２１のポリシリコン電極１８Ｂを被覆する部分がエッチングによって除去され、更に、ポリシリコン電極１８Ｂがエッチングされる。ＰＭＯＳ領域においては、ストッパー窒化膜２１、及びポリシリコン電極１８Ｂはエッチングされない。エッチングは、ＮＭＯＳ領域のポリシリコン電極１８Ｂが完全に除去されるまで行われる。ストッパー窒化膜２１のエッチングは、シリコン窒化膜のエッチングレートが、有機反射防止膜１６を構成する有機材料のエッチングレート及びポリシリコン電極１８Ｂのエッチングレートよりも高くなるような条件で行われる。一方、ポリシリコン電極１８Ｂのエッチングは、ポリシリコンのエッチングレートが、有機反射防止膜１６を構成する有機材料のエッチングレート及びシリコン窒化膜のエッチングレートよりも高くなるような条件で行われる。
第２の実施形態と同様に、ストッパー窒化膜２１のエッチングに使用されるエッチングガスとしては、好適には、水素原子を含むフルオロカーボン、例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆが使用される。フルオロカーボンをエッチングガスとして使用することにより、ポリシリコン電極１８Ｂ及び有機反射防止膜１６を残したまま、ポリシリコン電極１８Ｂの上に形成されたストッパー窒化膜２１を除去することができる。
一方、ポリシリコン電極１８Ｂのエッチングに使用されるエッチングガスとしては、好適には、好適には、ＨＢｒを含むガスが使用される。ＨＢｒは、ポリシリコンをエッチングするエッチャントとして機能し、純粋なＨＢｒがエッチングガスとして使用すれば、ゲート電極１５のレジスト１７に対する選択比を１０以上に増加させることができる。
続いて、図８Ｅに示されているように、ＮＭＯＳ領域に位置する保護窒化膜１９がエッチングによって除去され、更に、有機反射防止膜１６とレジスト１７が除去される。ストッパー窒化膜２１のエッチングと同様に、保護窒化膜１９のエッチングに使用されるエッチングガスとしては、好適には、水素原子を含むフルオロカーボン、例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆが使用される。有機反射防止膜１６とレジスト１７の除去は、アッシング、ＳＰＭ洗浄、オゾン処理、又はそれらの組み合わせによって行われる。有機反射防止膜１６とレジスト１７は、アッシング、ＳＰＭ洗浄、又はオゾン処理によって容易に除去可能であり、したがって、上記のような工程によれば、エッチング残渣を少なくすることができる。有機反射防止膜１６とレジスト１７の除去の後には、ＮＭＯＳ領域に位置するポリシリコン電極１８Ａのみが露出されている。ＰＭＯＳ領域に位置するポリシリコン電極１８Ａは保護窒化膜１９、ポリシリコン電極１８Ｂ、及びストッパー窒化膜２１によって被覆されている。
ストッパー窒化膜２１、ポリシリコン電極１８Ｂ及び保護窒化膜１９のエッチングガスに、Ｏ２ガスを混合することにより、選択比を調節することができる。ただし、有機反射防止膜１６を残存させてシリコン基板１０を保護する観点からは、ストッパー窒化膜２１及びポリシリコン電極１８Ｂのエッチングガスに含まれるＯ２ガスの比率が高すぎることは好ましくない。ストッパー窒化膜２１、ポリシリコン電極１８Ｂ及び保護窒化膜１９のエッチングガスにおけるＯ２ガスの比率は、有機反射防止膜１６のエッチングガスにおけるＯ２ガスの比率に比べて低く抑えられる。
続いて、図８Ｆに示されているように、ＮＭＯＳ領域のポリシリコン電極１８Ａがシリサイド化され、シリサイドゲート電極２２が形成される。ポリシリコン電極１８Ａのシリサイド化は、典型的には、ニッケル膜を形成した後にアニールを施すことによって行われる。以上で、ＮＭＯＳ領域のポリシリコン電極１８Ａを選択的にシリサイド化する工程が完了する。
続いて、図８Ｇに示されているように、シリコン基板１０の全面が、ストッパー窒化膜２３によって被覆される。ストッパー窒化膜２３は、ＮＭＯＳ領域のポリシリコン電極１８の上方においてのみ膜厚が大きくなるように形成されることが好適である。このようなストッパー窒化膜２３を形成するためには、厚い膜厚を有するシリコン窒化膜を形成した後、ＮＭＯＳ領域のポリシリコン電極１８の上方以外の部分をエッチバックすることが好適である。
続いて、ＰＭＯＳ領域のポリシリコン電極１８Ａをシリサイド化する工程が行われる。具体的には、まず、図８Ｈに示されているように、シリコン基板１０の全面が有機反射防止膜２４によって被覆され、更に、レジスト２５が、フォトリソグラフィー技術によって形成される。レジスト２５は、ＮＭＯＳ領域を被覆するように形成される。有機反射防止膜２４は、典型的には、スピン塗布を用いて形成される。スピン塗布に使用される溶液の濃度は、ストッパー窒化膜２３の上部が露出せず、シリコン基板１０の全面が有機反射防止膜１６によって被覆されるように選択される。
続いて、図８Ｉに示されているように、レジスト２５をマスクとして有機反射防止膜２４がエッチングされる。このエッチングは、ＰＭＯＳ領域においてストッパー窒化膜２３の一部が露出されるまで行われ、有機反射防止膜２４は残存される。有機反射防止膜２４のエッチングは、有機反射防止膜２４を構成する有機材料のエッチングレートが、シリコン窒化膜のエッチングレートよりも高くなるような条件で行われる。有機反射防止膜２４のエッチングに使用されるエッチングガスとしては、好適には、Ｏ２とＣｌ２との混合ガスが使用される。
続いて、図８Ｊに示されているように、ＰＭＯＳ領域のみについて、ストッパー窒化膜２１、２３のポリシリコン電極１８Ｂを被覆する部分がエッチングによって除去され、更に、ポリシリコン電極１８Ｂがエッチングされる。ＮＭＯＳ領域においては、ストッパー窒化膜２１、２３はエッチングされない。エッチングは、ＰＭＯＳ領域のポリシリコン電極１８Ｂが完全に除去されるまで行われる。ストッパー窒化膜２１、２３のエッチングは、シリコン窒化膜のエッチングレートが、有機反射防止膜２４を構成する有機材料のエッチングレート及びポリシリコン電極１８Ｂのエッチングレートよりも高くなるような条件で行われる。一方、ポリシリコン電極１８Ｂのエッチングは、ポリシリコンのエッチングレートが、有機反射防止膜２４を構成する有機材料のエッチングレート及びシリコン窒化膜のエッチングレートよりも高くなるような条件で行われる。
続いて、図８Ｋに示されているように、ＰＭＯＳ領域に位置する保護窒化膜１９がエッチングによって除去され、更に、有機反射防止膜２４とレジスト２５が除去される。ストッパー窒化膜２１のエッチングと同様に、保護窒化膜１９のエッチングに使用されるエッチングガスとしては、好適には、水素原子を含むフルオロカーボン、例えば、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆが使用される。有機反射防止膜２４とレジスト２５の除去は、アッシング、ＳＰＭ洗浄、オゾン処理、又はそれらの組み合わせによって行われる。有機反射防止膜２４とレジスト２５は、アッシング、ＳＰＭ洗浄、又はオゾン処理によって容易に除去可能であり、したがって、上記のような工程によれば、エッチング残渣を少なくすることができる。有機反射防止膜２４とレジスト２５の除去の後には、ＰＭＯＳ領域に位置するポリシリコン電極１８Ａのみが露出されている。ＮＭＯＳ領域に位置するシリサイドゲート電極２２は、ストッパー窒化膜２３によって被覆されている。
続いて、図８Ｌに示されているように、ＰＭＯＳ領域のポリシリコン電極１８Ａがシリサイド化され、シリサイドゲート電極２２が形成される。ポリシリコン電極１８Ａのシリサイド化は、典型的には、ニッケル膜を形成した後にアニールを施すことによって行われる。以上で、ＰＭＯＳ領域のポリシリコン電極１８Ａを選択的にシリサイド化する工程が完了する。
続いて、ＰＭＯＳ領域のシリサイドゲート電極２２を被覆するストッパー窒化膜が形成され、ポリシリコン電極１８Ａのシリサイド化のための工程が完了する。
以上に説明されているように、本実施形態の半導体装置の製造方法では、有機反射防止膜１６がシリコン基板１０の全面に被覆された後に有機反射防止膜１６が部分的にエッチングされストッパー窒化膜２１の、エッチングすべき部分が選択的に露出される。このような工程によれば、ポリシリコン電極１８Ａ、１８Ｂの配置密度や大きさの不均一性があっても、シリコン基板１０を保護しながらストッパー窒化膜２１の所望の部分、並びにその下に位置するポリシリコン電極１８Ｂ及び保護窒化膜１９を選択的にエッチングすることができる。加えて、有機反射防止膜１６がシリコン基板１０の全面に被覆されるため、レジスト１７を形成するためのフォトリソグラフィー工程において反射の問題を起こさずに、所望の形状のレジスト１７を形成することができる。
なお、以上には、本発明による半導体装置の製造方法の実施形態が詳細に説明されているが、本発明は、上述の実施形態に限定されない。例えば、本発明において、ポリシリコンや窒化シリコン以外の材料、例えば、酸化シリコン（ＳｉＯ２）、酸化窒化シリコン（ＳｉＯＮ）、酸化炭化シリコン（ＳｉＯＣ）で形成された構造体が加工対象とされることも可能である。この場合に加工対象の構造体に合わせてエッチングガスが適宜に変更されることは、当業者には自明的であろう。
また、上述の実施形態では、有機反射防止膜が半導体基板の保護のために使用されているが、有機反射防止膜以外の材料を使用することも可能である。特定のガス（例えば、酸素）をエッチングガスとして使用することによってＳｉ、ＳｉＯ２、ＳｉＮ等の構造体と非常に高い選択比が得られる材料で形成されているコーティング膜であれば、当該コーティング膜を半導体基板の保護のために使用することが可能である。
図１Ａは、従来の半導体装置の製造方法を示す断面図である。 図１Ｂは、従来の半導体装置の製造方法を示す断面図である。 図１Ｃは、従来の半導体装置の製造方法を示す断面図である。 図１Ｄは、従来の半導体装置の製造方法を示す断面図である。 図２Ａは、従来の半導体装置の製造方法の問題点を説明する断面図である。 図２Ｂは、従来の半導体装置の製造方法の問題点を説明する断面図である。 図２Ｃは、従来の半導体装置の製造方法の問題点を説明する断面図である。 図３Ａは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図３Ｂは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図３Ｃは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図３Ｄは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図３Ｅは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図３Ｆは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図３Ｇは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図３Ｈは、本発明の第１の実施形態の半導体装置の製造方法を示す断面図である。 図４Ａは、レジストが充分なエッチング耐性を有しない場合に発生する問題を説明する断面図である。 図４Ｂは、本発明の第１の実施形態の半導体装置の製造方法の変形例を示す断面図である。 図４Ｃは、本発明の第１の実施形態の半導体装置の製造方法の変形例を示す断面図である。 図４Ｄは、本発明の第１の実施形態の半導体装置の製造方法の他の変形例を示す断面図である。 図５Ａは、本発明の第１の実施形態の半導体装置の製造方法の利点を説明する断面図である。 図５Ｂは、本発明の第１の実施形態の半導体装置の製造方法の利点を説明する断面図である 図５Ｃは、本発明の第１の実施形態の半導体装置の製造方法の利点を説明する断面図である 図６Ａは、本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。 図６Ｂは、本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。 図６Ｃは、本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。 図６Ｄは、本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。 図６Ｅは、本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。 図６Ｆは、本発明の第２の実施形態の半導体装置の製造方法を示す断面図である。 図７Ａは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｂは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｃは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｄは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｅは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｆは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｇは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｈは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｉは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｊは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｋは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｌは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図７Ｍは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図８Ａは、本発明の第３の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｂは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｃは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｄは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｅは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｆは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｇは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｈは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｉは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｊは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｋは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。 図８Ｌは、本発明の第４の実施形態の半導体装置の製造方法を示す断面図である。
符号の説明
１０：シリコン基板
１１：ゲート絶縁膜
１２：ポリシリコン膜
１３：有機反射防止膜
１４：レジスト
１４Ａ：第１ハードマスク層
１４Ｂ：第２ハードマスク層
１５：ゲート電極
１６：有機反射防止膜
１７：レジスト
１８、１８Ａ、１８Ｂ：ポリシリコン電極
１９：保護窒化膜
２０：サイドウォール
２１：ストッパー窒化膜
２２：シリサイドゲート電極
２３：ストッパー窒化膜
２４：有機反射防止膜
２５：レジスト
２６：ストッパー窒化膜
１１０：半導体基板
１１１：ゲート電極
１１２：ポリシリコン膜
１１３：ＷＳｉ膜
１１４：保護膜
４０１：塗布膜
４０２：レジスト

Claims (8)

  1. （Ａ）半導体基板に複数の構造体を形成する工程と、
    （Ｂ）前記半導体基板の全面に、前記複数の構造体を被覆する有機膜であるコーティング膜を、スピン塗布を用いて形成する工程と、
    （Ｃ）前記複数の構造体のうち加工対象である加工対象構造体の上方に開口を有するレジストを形成する工程と、
    （Ｄ）前記開口の内側において前記半導体基板が前記コーティング膜で被覆された状態を維持しながら前記レジストをマスクとして前記コーティング膜をエッチングし、前記加工対象構造体の一部を露出させる工程と、
    （Ｅ）前記開口の内側において前記コーティング膜を残存させながら、前記加工対象構造体の少なくとも一部である加工対象部分をエッチングする工程と、
    （Ｆ）前記レジストと前記コーティング膜とを除去する工程
    とを具備する
    半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記（Ｄ）工程のエッチングは、前記コーティング膜のエッチングレートが前記加工対象部分のエッチングレートよりも高い条件で行われ、
    前記（Ｅ）工程のエッチングは、前記加工対象部分のエッチングレートが前記コーティング膜のエッチングレートよりも高い条件で行われる
    半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法であって、
    前記有機膜は、有機反射防止膜である
    半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法であって、
    前記（Ｆ）工程において、前記レジストと前記コーティング膜が、アッシング、薬液処理、オゾン処理、又はそれらの組み合わせによって除去される
    半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法であって、
    前記複数の構造体は、ポリシリコンで形成された複数のゲート電極を含み、
    前記加工対象構造体は、前記複数のゲート構造体のうちの一部のゲート電極である
    半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法であって、
    前記加工対象構造体は、
    ポリシリコン電極と、
    前記ポリシリコン電極を被覆する窒化シリコンで形成された保護窒化膜
    とを含み、
    前記（Ｅ）ステップでは、前記保護窒化膜が、前記加工対象部分としてエッチングされる
    半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法であって、
    前記加工対象構造体は、
    ポリシリコン電極と、
    前記ポリシリコン電極を被覆する窒化シリコンで形成された保護窒化膜と、
    前記ポリシリコン電極と前記保護窒化膜の側面を被覆するサイドウォールと、
    前記保護窒化膜と前記サイドウォールとを被覆する、窒化シリコンで形成されたストッパー窒化膜
    とを含み、
    前記（Ｅ）ステップでは、前記ストッパー窒化膜の一部と前記保護窒化膜とが、前記加工対象部分としてエッチングされる
    半導体装置の製造方法。
  8. 請求項６又は請求項７に記載の半導体装置の製造方法であって、
    更に、
    （Ｇ）前記ポリシリコン電極に対してシリサイド化を行う工程
    を具備する
    半導体装置の製造方法。
JP2006346642A 2006-12-22 2006-12-22 半導体装置の製造方法 Expired - Fee Related JP5268084B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006346642A JP5268084B2 (ja) 2006-12-22 2006-12-22 半導体装置の製造方法
CN2007101600991A CN101207008B (zh) 2006-12-22 2007-12-24 制造半导体器件的方法
US11/964,074 US20080214008A1 (en) 2006-12-22 2007-12-26 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006346642A JP5268084B2 (ja) 2006-12-22 2006-12-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008159809A JP2008159809A (ja) 2008-07-10
JP5268084B2 true JP5268084B2 (ja) 2013-08-21

Family

ID=39567094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006346642A Expired - Fee Related JP5268084B2 (ja) 2006-12-22 2006-12-22 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20080214008A1 (ja)
JP (1) JP5268084B2 (ja)
CN (1) CN101207008B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675118B2 (en) * 2006-08-31 2010-03-09 International Business Machines Corporation Semiconductor structure with enhanced performance using a simplified dual stress liner configuration
TW201007885A (en) * 2008-07-18 2010-02-16 Nec Electronics Corp Manufacturing method of semiconductor device, and semiconductor device
CN107706106A (zh) * 2017-09-21 2018-02-16 信利（惠州）智能显示有限公司 Amoled显示面板的制备方法
CN114695092A (zh) * 2020-12-25 2022-07-01 联华电子股份有限公司 形成半导体元件的方法
TWI756003B (zh) * 2021-01-04 2022-02-21 力晶積成電子製造股份有限公司 平坦化方法
CN113611603A (zh) * 2021-07-29 2021-11-05 矽磐微电子(重庆)有限公司 半导体结构的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004843A (en) * 1998-05-07 1999-12-21 Taiwan Semiconductor Manufacturing Company Process for integrating a MOS logic device and a MOS memory device on a single semiconductor chip
JP2001015704A (ja) * 1999-06-29 2001-01-19 Hitachi Ltd 半導体集積回路
US6338993B1 (en) * 1999-08-18 2002-01-15 Worldwide Semiconductor Manufacturing Corp. Method to fabricate embedded DRAM with salicide logic cell structure
KR100393205B1 (ko) * 2000-05-30 2003-07-31 삼성전자주식회사 자기정렬 콘택구조를 가진 메모리영역과 샐리사이디드된듀얼 게이트 구조의 로직영역이 병합된 ｍｍｌ 반도체소자 및 그 제조방법
JP3449998B2 (ja) * 2000-10-05 2003-09-22 沖電気工業株式会社 半導体装置におけるコンタクトホールの形成方法
KR100448592B1 (ko) * 2001-12-29 2004-09-13 주식회사 하이닉스반도체 반도체 소자의 구리배선 형성 방법
JP4278338B2 (ja) * 2002-04-01 2009-06-10 株式会社ルネサステクノロジ 半導体記憶装置
US6979626B2 (en) * 2002-08-13 2005-12-27 Newport Fab, Llc Method for fabricating a self-aligned bipolar transistor having increased manufacturability and related structure
US7122903B2 (en) * 2003-10-21 2006-10-17 Sharp Kabushiki Kaisha Contact plug processing and a contact plug
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
US7098114B1 (en) * 2004-06-22 2006-08-29 Integrated Device Technology, Inc. Method for forming cmos device with self-aligned contacts and region formed using salicide process
JP2006024835A (ja) * 2004-07-09 2006-01-26 Seiko Epson Corp 配線パターンの修復方法及び、電子デバイスの製造方法
JP4440080B2 (ja) * 2004-11-12 2010-03-24 株式会社東芝 半導体装置およびその製造方法
US7341933B2 (en) * 2004-12-08 2008-03-11 Texas Instruments Incorporated Method for manufacturing a silicided gate electrode using a buffer layer
US7291553B2 (en) * 2005-03-08 2007-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene with improved etch profiles
JP2006294877A (ja) * 2005-04-11 2006-10-26 Nec Electronics Corp 半導体装置の製造方法および半導体装置
JP2007165558A (ja) * 2005-12-13 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2008130798A (ja) * 2006-11-21 2008-06-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008159809A (ja) 2008-07-10
CN101207008B (zh) 2010-12-08
CN101207008A (zh) 2008-06-25
US20080214008A1 (en) 2008-09-04

Similar Documents

Publication Publication Date Title
JP4599578B2 (ja) 半導体デバイス製造過程におけるパターンの変形とフォトマスクの汚染の抑制方法
JP4466651B2 (ja) マスキング方法
KR100995725B1 (ko) 반도체 장치 제조 방법
US7183198B2 (en) Method for forming a hardmask employing multiple independently formed layers of a capping material to reduce pinholes
US20050026345A1 (en) Process for forming dual metal gate structures
JP5268084B2 (ja) 半導体装置の製造方法
KR20080086686A (ko) 반도체 소자의 제조방법
JP2004031944A (ja) 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法
JP3028312B2 (ja) 半導体素子の多層膜の乾式エッチング方法
US6849530B2 (en) Method for semiconductor gate line dimension reduction
US7344965B2 (en) Method of etching dual pre-doped polysilicon gate stacks using carbon-containing gaseous additions
JP5164446B2 (ja) 半導体素子の微細パターン形成方法
JP2005268321A (ja) 半導体装置の製造方法
US6812077B1 (en) Method for patterning narrow gate lines
JPH1065172A (ja) ゲート形成方法
KR100259072B1 (ko) 금속게이트 형성방법
US7268066B2 (en) Method for semiconductor gate line dimension reduction
TWI768699B (zh) 修整半導體結構的方法
KR100641548B1 (ko) 반도체 소자의 제조 방법
JPH06232155A (ja) 半導体装置の製造方法
JP2000223476A (ja) 半導体装置の製造方法
JP2002094069A (ja) 薄膜トランジスタおよびその製造方法
KR20040057641A (ko) 반도체소자의 살리사이드 형성방법
KR100221625B1 (ko) 도선의 형성 방법
KR100955921B1 (ko) 반도체소자의 살리사이드 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130501

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130501

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5268084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees