JP2006294877A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2006294877A
JP2006294877A JP2005113982A JP2005113982A JP2006294877A JP 2006294877 A JP2006294877 A JP 2006294877A JP 2005113982 A JP2005113982 A JP 2005113982A JP 2005113982 A JP2005113982 A JP 2005113982A JP 2006294877 A JP2006294877 A JP 2006294877A
Authority
JP
Japan
Prior art keywords
type fet
formation region
gate electrode
semiconductor substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005113982A
Other languages
English (en)
Inventor
Toshinori Fukai
利憲 深井
Akihito Sakakiya
明仁 榊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005113982A priority Critical patent/JP2006294877A/ja
Priority to US11/401,290 priority patent/US7439124B2/en
Publication of JP2006294877A publication Critical patent/JP2006294877A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】Ｎ型ＦＥＴ形成領域における短チャネル効果の抑制と、ｎＦＥＴ特性が向上した半導体装置の製造方法を提供する。
【解決手段】第１ゲート電極を備えるＮ型ＦＥＴ形成領域と、第２ゲート電極を備えるＰ型ＦＥＴ形成領域とを覆うように基板保護膜を形成する工程と、前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域とを覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｐ型ＦＥＴ形成領域を開口する工程と、前記Ｐ型ＦＥＴ形成領域の前記基板保護膜を、前記第２ゲート電極の側壁に残すように選択的に除去し前記半導体基板表面を露出させる工程と、前記レジスト膜と、前記第２ゲート電極および前記第２ゲート電極の側壁の前記基板保護膜とをマスクとして、前記半導体基板に不純物を導入し、前記第２ゲート電極の両脇の前記半導体基板表面近傍に一対のＰ型エクステンション領域を形成する工程と、を含む。
【選択図】 図１

Description

本発明は、Ｎ型ＦＥＴおよびＰ型ＦＥＴを備える半導体装置の製造方法および半導体装置に関する。
Ｎ型ＦＥＴおよびＰ型ＦＥＴを備える従来の半導体装置としては、例えば特許文献１に記載されたものがある。同文献に記載された半導体装置を図２０に示す。この半導体装置１００は、半導体基板１１２において、Ｎ型ＦＥＴ１０２を備えるＮ型ＦＥＴ形成領域およびＰ型ＦＥＴ１０４を備えるＰ型ＦＥＴ形成領域を有する。尚、図面において、「ｎＦＥＴ」とは「Ｎ型ＦＥＴ形成領域」を意味し、Ｎ型ＦＥＴが形成される予定領域およびＮ型ＦＥＴが形成された領域のいずれをも含むものである。また、図面において、「ｐＦＥＴ」とは「Ｐ型ＦＥＴ形成領域」を意味し、Ｐ型ＦＥＴが形成される予定領域およびＰ型ＦＥＴが形成された領域のいずれをも含むものである。Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域は、半導体基板１１２においてＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により形成された素子分離層１１４により分離されている。
Ｎ型ＦＥＴ形成領域においては、半導体基板１１２にＰウエル１１２ａが形成されている。さらに、Ｐウエル１１２ａの表面領域に、Ｎ−型の第１ソース／ドレインエクステンション領域（以下、第１エクステンション領域）１４０とＮ＋型の第１ソース／ドレイン領域１４２とが形成されている。半導体基板１１２の表面には、第１ゲート酸化膜１１６と第１ゲート電極１１８とが積層されている。第１ゲート電極１１８の上層には第１シリサイド層１２０が形成されている。第１ゲート酸化膜１１６と第１ゲート電極１１８との側壁には第１絶縁膜１２２が形成されている。さらに、第１絶縁膜１２２の外表面には側壁絶縁膜１２４が形成されている。第１絶縁膜１２２と側壁絶縁膜１２４により第１サイドウォール１２６が形成される。
一方、Ｐ型ＦＥＴ形成領域においては、半導体基板１１２にＮウエル１１２ｂが形成されている。さらに、Ｎウエル１１２ｂの表面領域に、Ｐ−型の第２ソース／ドレインエクステンション領域（以下、第２エクステンション領域）１５０と、Ｐ＋型の第２ソース／ドレイン領域１５２とが形成されている。半導体基板１１２の表面には、第２ゲート酸化膜１３０と第２ゲート電極１３２とが積層されている。第２ゲート電極１３２の上層には第２シリサイド層１３４が形成されている。第２ゲート酸化膜１３０と第２ゲート電極１３２との側壁には、第１絶縁膜１２２と第２絶縁膜１２３とが順に積層されている。さらに、第２絶縁膜１２３の外表面には側壁絶縁膜１２４が形成されている。第１絶縁膜１２２と第２絶縁膜１２３と側壁絶縁膜１２４とにより第２サイドウォール１３６が形成される。さらに、これらの領域全体を覆うようにストッパー層１３８が形成されている。
このような、半導体装置１００の製造方法を図面を参照しながら説明する。半導体装置１００の製造方法を示す工程断面図を図２１〜２３に示す。
まず、Ｐウエル１１２ａとＮウエル１１２ｂとが素子分離層１１４により分離された半導体基板１１２を準備する。Ｎ型ＦＥＴ形成領域においては、半導体基板１１２上に、第１ゲート酸化膜１１６と第１ゲート電極１１８とが順に積層されている。一方、Ｐ型ＦＥＴ形成領域においては、半導体基板１１２上、第２ゲート酸化膜１３０と第２ゲート電極１３２とが順に積層されている。第１ゲート電極１１８の上層には第１シリサイド層１２０が形成され、第２ゲート電極１３２の上層には第２シリサイド層１３４が形成されている。このようなＮ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とを覆うように、第１絶縁膜１２２と第２絶縁膜１２３とを順に積層する（図２１（ａ））。
次いで、Ｐ型ＦＥＴ形成領域をレジスト膜１６０で覆う。レジスト膜１６０は、Ｎ型ＦＥＴ形成領域を開口するようにパターニングされている。そして、Ｎ型ＦＥＴ形成領域において、所定のエッチングを行う。これにより、第１シリサイド層１２０上に形成された第１絶縁膜１２２および第２絶縁膜１２３と、半導体基板１１２表面に形成された第１絶縁膜１２２および第２絶縁膜１２３を除去する。さらに、第１ゲート電極１１８の側壁の第２絶縁膜１２３を除去し、第１ゲート電極１１８の側壁に第１絶縁膜１２２のみを残す（図２１（ｂ））。
次いで、露出した半導体基板１１２表面からイオン注入を行い、Ｐウエル１１２ａ表層に、チャネル領域と後述する第１ソース／ドレイン領域１４２との電気的接続部である第１エクステンション領域１４０を形成する（図２２（ｃ））。
つづいて、Ｎ型ＦＥＴ領域をレジスト膜１６２で覆う。レジスト膜１６２は、Ｐ型ＦＥＴ形成領域を開口するようにパターニングされている。さらに、Ｐ型ＦＥＴ形成領域において、半導体基板１１２上に形成された第１絶縁膜１２２および第２絶縁膜１２３をエッチング等により除去し、半導体基板１１２表面を露出させる（図２２（ｄ））。
次いで、露出した半導体基板１１２表面からイオン注入を行い、Ｎウエル１１２ｂ表層に、チャネル領域と後述する第２ソース／ドレイン領域１５２との電気的接続部である第２エクステンション領域１５０を形成する（図２３（ｅ））。
次いで、レジスト膜１６２を除去した後、これらの領域を覆うように絶縁膜（不図示）を形成し、エッチバックを行う。これにより、第１ゲート酸化膜１１６と第１ゲート電極１１８との側壁に第１サイドウォール１２６を形成するとともに、第２ゲート酸化膜１３０と第２ゲート電極１３２との側壁に第２サイドウォール１３６を形成する（図２３（ｆ））。つづいて、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域を覆うようにストッパー層１３８を全面に形成し、Ｎ型ＦＥＴ１０２およびＰ型ＦＥＴ１０４を有する半導体装置１００を完成する（図２３（ｇ））。
特開２００４−３４９３７２号公報
しかしながら、上記文献記載の半導体装置においては、以下の点で改善の余地を有していた。つまり、Ｎ型ＦＥＴ１０２において、第１ゲート電極１１８の側壁にのみ第１絶縁膜１２２が形成されており、半導体基板表面が露出している。そのため、レジスト膜を除去する工程やサイドウォールを形成する工程において、第１エクステンション領域１４０の形成された基板表面が劣化することがあり、ｎＦＥＴ特性を低下させる原因となっていた。
一方、上記文献記載の半導体装置を製造する際にも、以下の点で改善の余地を有していた。つまり、半導体基板１１２のＮ型ＦＥＴ形成領域において、第１エクステンション領域１４０の形成された基板表面を保護しないで、Ｐ型ＦＥＴ形成領域のレジスト膜１６０を除去している（図２２（ｃ）乃至（ｄ））。さらに、半導体基板１１２のＮ型ＦＥＴ形成領域において、第１エクステンション領域１４０の形成された基板表面に直接形成されたレジスト膜１６２を除去している（図２３（ｅ）乃至（ｆ））。このようなレジスト膜除去工程において、第１エクステンション領域１４０の形成された基板表面に劣化が生じる傾向があり、ｎＦＥＴ特性を低下させる原因となっていた。
このようなｎＦＥＴ特性の低下は、半導体装置の性能のバラツキを生む要因である。さらに近年では、第１エクステンション領域の拡散深さが浅くなるにつれて、半導体基板表面の状態がｎＦＥＴ特性に与える影響が大きくなってきている。そのため、半導体基板表面に劣化が生じると、ｎＦＥＴ特性の低下が顕著に表れるようになってきている。このような状況から、ｎＦＥＴ特性の低下を抑制することにより、Ｎ型ＦＥＴ形成領域における短チャネル効果の抑制と、ｎＦＥＴ特性の向上が求められていた。
本発明によれば、半導体基板上に形成された第１ゲート電極を備えるＮ型ＦＥＴ形成領域と、前記半導体基板上に形成された第２ゲート電極を備えるＰ型ＦＥＴ形成領域とを覆うように基板保護膜を形成する工程と、
前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域とを覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｐ型ＦＥＴ形成領域を開口する工程と、
前記Ｐ型ＦＥＴ形成領域の前記基板保護膜を、前記第２ゲート電極の側壁に残すように選択的に除去し前記半導体基板表面を露出させる工程と、
前記レジスト膜と、前記第２ゲート電極および前記第２ゲート電極の側壁の前記基板保護膜とをマスクとして、前記半導体基板に不純物を導入し、前記第２ゲート電極の両脇の前記半導体基板表面近傍に一対のＰ型エクステンション領域を形成する工程と、
前記Ｎ型ＦＥＴ形成領域に形成された前記レジスト膜を除去する工程と、
を含む半導体装置の製造方法が提供される。
この発明によれば、半導体製造プロセスにおいて、半導体基板に形成されるＮ型拡散層のｎＦＥＴ特性の低下を抑制することができ、短チャネル効果の抑制と、ｎＦＥＴ特性の向上を図ることができる。
また、本発明によれば、半導体基板上に形成された第１ゲート電極、前記第１ゲート電極の両脇の前記半導体基板表面近傍に形成された一対のＮ型拡散層、および前記第１ゲート電極の両脇に設けられた第１サイドウォールを有するＮ型ＦＥＴと、
前記半導体基板上に形成された第２ゲート電極、前記第２ゲート電極の両脇の前記半導体基板表面近傍に形成された一対のＰ型拡散層、および前記第２ゲート電極の両脇に設けられた第２サイドウォールを有するＰ型ＦＥＴと、
を備え、
前記第２サイドウォールは、前記半導体基板表面に接するように設けられた側壁絶縁膜を有し、前記第１サイドウォールは、側壁絶縁膜と、前記半導体基板および前記側壁絶縁膜の間に介在する基板保護膜とを有する半導体装置が提供される。
この発明によれば、サイドウォールを形成する際に、Ｎ型拡散層が保護され、ｎＦＥＴ特性の低下を抑制することができ、ｎＦＥＴ特性が安定した半導体装置を提供することができる。
本発明の半導体装置の製造方法によれば、Ｎ型ＦＥＴ形成領域の半導体基板表面は基板保護膜で保護されており、その後の工程において用いられる剥離液やプラズマ等による劣化を抑制することができる。そのため、半導体基板に形成されるＮ型拡散層のｎＦＥＴ特性の低下を抑制することができ、短チャネル効果の抑制と、ｎＦＥＴ特性の向上を図ることができる。そのため、半導体製造プロセスにおいて、電気的特性のバラツキが少ない半導体装置を提供することができる。また、本発明の半導体装置によれば、Ｎ型ＦＥＴの第１サイドウォールは、側壁絶縁膜と、半導体基板および前記側壁絶縁膜の間に介在する基板保護膜とからなる。そのため、サイドウォールを形成する際に、Ｎ型拡散層が保護され、ｎＦＥＴ特性の低下を抑制することができる。つまり、ｎＦＥＴ特性が安定した半導体装置を提供することができる。
以下、本発明の第１乃至第３の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１は、本発明による半導体装置の第１の実施形態を示す概略断面図である。
図１に示すように、半導体装置１は、半導体基板１２上に形成された第１ゲート電極１８、第１ゲート電極１８の両脇の半導体基板１２表面近傍に形成された一対のＮ型拡散層３９、および第１ゲート電極１８の両脇に設けられた第１サイドウォール２６を有するＮ型ＦＥＴ２と、半導体基板１２上に形成された第２ゲート電極３２、第２ゲート電極３２の両脇の半導体基板１２表面近傍に形成された一対のＰ型拡散層４９、および第２ゲート電極３２の両脇に設けられた第２サイドウォール３６を有するＰ型ＦＥＴ４と、を備える。
半導体装置１は、半導体基板１２において、Ｎ型ＦＥＴ２を備えるＮ型ＦＥＴ形成領域およびＰ型ＦＥＴ４を備えるＰ型ＦＥＴ形成領域を有する。これらの領域は、半導体基板１２において、例えば、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）により形成された素子分離層１４により分離されている。尚、図面において、「ｎＦＥＴ」とは「Ｎ型ＦＥＴ形成領域」を意味し、Ｎ型ＦＥＴが形成される予定領域およびＮ型ＦＥＴが形成された領域のいずれをも含むものである。また、「ｐＦＥＴ」とは「Ｐ型ＦＥＴ形成領域」を意味し、Ｐ型ＦＥＴが形成される予定領域およびＰ型ＦＥＴが形成された領域のいずれをも含むものである。
Ｎ型ＦＥＴ形成領域においては、半導体基板１２にＰウエル１２ａが形成されている。さらに、Ｐウエル１２ａの表面領域に、Ｎ型拡散層３９と第１シリサイド層４４とが各々一対が形成されている。Ｎ型拡散層３９は、第１エクステンション領域４０と第１ソース／ドレイン領域４２とからなる。
Ｎ型ＦＥＴ形成領域の半導体基板１２の表面には、第１ゲート酸化膜１６と第１ゲート電極１８とが積層されている。第１ゲート電極１８の表層には第１シリサイド層２０が形成されている。第１ゲート酸化膜１６および第１ゲート電極１８の側壁と、半導体基板１２の表面を沿うように、断面略Ｌ字形状の第１絶縁膜２２が形成されている。さらに、この第１絶縁膜２２の表面には、断面略Ｌ字形状の第２絶縁膜２３が形成されている。基板保護膜は、第１絶縁膜２２と第２絶縁膜２３とからなる。半導体基板１２の表面には、第１絶縁膜２２ａと第２絶縁膜２３ａが順に形成されている。つまり、基板保護膜は、半導体基板１２および側壁絶縁膜２４の間に介在している。
第１絶縁膜２２および第２絶縁膜２３は、例えば、ＳｉＯ２、ＳｉＮ等から形成される。第２絶縁膜２３の表面には、第２絶縁膜２３を覆うように側壁絶縁膜２４が形成されている。側壁絶縁膜２４は、例えば、ＳｉＯ２等から形成されている。第１絶縁膜２２と第２絶縁膜２３と側壁絶縁膜２４により第１サイドウォール２６が形成される。半導体基板１２表面に沿って形成されている第１絶縁膜２２および第２絶縁膜２３の端部は、第１サイドウォール２６の外表面に露出している。
一方、Ｐ型ＦＥＴ形成領域においては、半導体基板１２にＮウエル１２ｂが形成されている。さらに、Ｎウエル１２ｂの表面領域に、Ｐ型拡散層４９と第２シリサイド層５４とが各々一対が形成されている。Ｐ型拡散層４９は、第２エクステンション領域５０と第２ソース／ドレイン領域５２とからなる。
Ｐ型ＦＥＴ形成領域の半導体基板１２の表層には、第２ゲート酸化膜３０を介して第２ゲート電極３２が形成されている。第２ゲート電極３２の上面には第２シリサイド層３４が形成されている。第２ゲート酸化膜３０と第２ゲート電極３２との側壁には、第１絶縁膜２２と第２絶縁膜２３とが順に積層されている。さらに、第２絶縁膜２３の外表面には側壁絶縁膜２４が形成されており、側壁絶縁膜２４は、半導体基板１２表面に接するように設けられている。第１絶縁膜２２と第２絶縁膜２３と側壁絶縁膜２４とにより第２サイドウォール３６が形成される。
さらに、これらの領域全体を覆うように、ＳｉＮ等からなるストッパー層３８が形成されている。
この半導体装置１の構造は、図２のように説明することができる。図２に示すように、第２ゲート電極３２の半導体基板１２表面からの高さを長さＡ、第１ゲート電極１８の半導体基板１２表面からの高さを長さＡ'とする。この場合に、半導体基板１２表面から長さＡ（または長さＡ'）の１／３の範囲において、第１サイドウォール２６および第２サイドウォール３６の構造は、Ｎ型ＦＥＴ２およびＰ型ＦＥＴ４共にＸ方向に３層構造である。さらに、第２サイドウォール３６の幅を長さＢ、第１サイドウォール２６の幅を長さＢ'とする。この場合に、サイドウォールの最外表面から長さＢ（または長さＢ'）の１／２の範囲において、第２サイドウォール３６の構造はＹ方向に１層構造である。それに対し、第１サイドウォール２６の構造はＹ方向に３層構造である。
このような第１の実施形態における半導体装置１の製造方法は、
半導体基板１２上に形成された第１ゲート電極１８を備えるＮ型ＦＥＴ形成領域と、半導体基板１２上に形成された第２ゲート電極３２を備えるＰ型ＦＥＴ形成領域とを覆うように基板保護膜（第１絶縁膜２２および第２絶縁膜２３）を形成する工程（図４（ａ）乃至図５（ｃ））と、
前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域を覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、Ｐ型ＦＥＴ形成領域が開口されたレジスト膜６２を形成する工程と、
前記Ｐ型ＦＥＴ形成領域の前記基板保護膜を、第２ゲート電極３２の側壁に残すように選択的に除去し半導体基板１２表面を露出させる工程（図５（ｄ））と、
レジスト膜６２と、第２ゲート電極３２および第２ゲート電極３２の側壁の前記基板保護膜とをマスクとして、前記半導体基板に不純物を導入し、前記Ｐ型ＦＥＴ形成領域の半導体基板１２中に一対の第２エクステンション領域５０を形成する工程（図６（ｅ））と、
前記Ｎ型ＦＥＴ形成領域に形成されたレジスト膜６２を除去する工程（図６（ｅ）乃至図６（ｆ））と、を含む。
本実施形態の製造方法において、Ｎ型ＦＥＴ形成領域の半導体基板１２表面は基板保護膜により保護されている。そのため、Ｎ型ＦＥＴ形成領域の半導体基板１２表面は、レジスト膜除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液から効果的に保護される。Ｎ型ＦＥＴ形成領域の半導体基板１２の表層は、第１エクステンション領域４０および第１ソース／ドレイン領域４２を形成する領域であるため、このように半導体基板１２表面を保護することにより、ｎＦＥＴ特性の低下を抑制することができ、短チャネル効果の抑制と、ｎＦＥＴ特性の向上を図ることができる。
以下、図４〜８を参照しながら、第１の実施形態における半導体装置１の製造方法を具体的に説明する。
まず、Ｐウエル１２ａとＮウエル１２ｂとが素子分離層１４により分離された半導体基板１２を準備する。Ｎ型ＦＥＴ形成領域において、半導体基板１２上に、従来の方法により第１ゲート酸化膜１６を形成し、さらに第１ゲート酸化膜１６上に第１ゲート電極１８を形成する。一方、Ｐ型ＦＥＴ形成領域において、半導体基板１２上に、従来の方法により第２ゲート酸化膜３０を形成し、さらに第２ゲート酸化膜３０上に第２ゲート電極３２を形成する。さらに、Ｎ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とを覆うように、第１絶縁膜２２を形成する（図４（ａ））。第１絶縁膜２２の形成方法としては、熱酸化法やＣＶＤ法等が挙げられる。第１絶縁膜２２としては、ＳｉＯ２やＳｉＮ等を用いることができる。膜厚は、例えば１０オングストローム〜１５０オングストローム程度とすることができる。
次いで、レジスト膜６０で、Ｐ型ＦＥＴ形成領域を覆う。レジスト膜６０は、Ｎ型ＦＥＴ形成領域を開口するようにパターニングされている。そして、Ｐウエル１２ａ上において、第１ゲート電極１８と、第１ゲート電極１８の側壁に形成された第１絶縁膜２２とをマスクにして、第１絶縁膜２２の直下に位置するＰウエル１２ａの表層に、ＳｂやＡｓ等のＮ型不純物をドープする。これにより、第１のソース／ドレインエクステンション領域（以下、第１エクステンション領域）４０が形成される（図４（ｂ））。第１エクステンション領域４０は、チャネル領域と後述する第１ソース／ドレイン領域４２との電気的接続部である。
つづいて、レジスト膜６０を除去する。このとき、第１エクステンション領域４０の表面は第１絶縁膜２２により保護されている。そのため、第１エクステンション領域４０の表面は、レジスト膜６０除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液により影響を受けない。次いで、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域において、第１絶縁膜２２の表面に、第２絶縁膜２３を積層する（図５（ｃ））。第２絶縁膜２３の形成方法としては、ＣＶＤ法等が挙げられる。第２絶縁膜２３としては、ＳｉＯ２やＳｉＮ等を用いることができる。膜厚は、例えば２０オングストローム〜１５０オングストローム程度とすることができる。
つづいて、レジスト膜６２でＮ型ＦＥＴ形成領域を覆う。レジスト膜６２は、Ｐ型ＦＥＴ形成領域を開口するようにパターニングされている。つづいて、Ｎ型ＦＥＴ形成領域において、第１ゲート電極１８と、第１ゲート電極１８の側壁に形成された第１絶縁膜２２および第２絶縁膜２３とをマスクにして、エッチングを行う。エッチングにより、半導体基板１２表面に形成された第１絶縁膜２２および第２絶縁膜２３が除去される。これにより、Ｐ型ＦＥＴ形成領域において、半導体基板１２表面を露出させるとともに、第２ゲート酸化膜３０および第２ゲート電極３２の側壁にのみ第１絶縁膜２２と第２絶縁膜２３との積層構造を残す。（図５（ｄ））。
次いで、第２ゲート電極３２と、第２ゲート電極３２の側壁に形成された第１絶縁膜２２および第２絶縁膜２３とをマスクにして、露出した半導体基板１２の表層に、ＢやＢＦ２等のＰ型不純物をドープする。これにより、Ｎウエル１２ｂ表層に、第２のソース／ドレインエクステンション領域（以下、第２エクステンション領域）５０を形成する（図６（ｅ））。第２エクステンション領域５０は、チャネル領域と後述する第２ソース／ドレイン領域５２との電気的接続部である。
つづいて、Ｎ型ＦＥＴ形成領域において、半導体基板１２上に形成されているレジスト膜６２を除去する。このとき、第１エクステンション領域４０の表面は第１絶縁膜２２と第２絶縁膜２３により保護されている。そのため、第１エクステンション領域４０は、レジスト膜６２除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液により影響を受けない。
そして、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域を覆うように側壁絶縁膜２４を形成し（図６（ｆ））次いで、エッチバックを施して、第１サイドウォール２６と第２サイドウォール３６を形成する。（図７（ｇ））。第１サイドウォール２６は、第１絶縁膜２２と、第２絶縁膜２３と、側壁絶縁膜２４とから形成されている。第１サイドウォール２６の第１絶縁膜２２は、第１ゲート酸化膜１６と第１ゲート電極１８の側壁から半導体基板１２に沿って形成され、断面略Ｌ字形状を有する。一方、第１サイドウォール２６の第２絶縁膜２３は、第１サイドウォール２６の第１絶縁膜２２の表面に形成され、断面略Ｌ字形状を有する。第１サイドウォール２６の側壁絶縁膜２４は、第１サイドウォール２６の第２絶縁膜２３の表面を覆うように形成され、断面略扇状の形状を有している。一方、第２サイドウォール３６も、第１絶縁膜２２と、第２絶縁膜２３と、側壁絶縁膜２４とから形成されている。第２サイドウォール３６の第１絶縁膜２２は、第２ゲート酸化膜３０と第２ゲート電極３２との側壁に形成され、第２サイドウォール３６の第２絶縁膜２３は、第２サイドウォール３６の第１絶縁膜２２の表面に形成されている。第２サイドウォール３６の側壁絶縁膜２４は、第２サイドウォール３６の第２絶縁膜２３の表面と半導体基板１２表面の一部を覆うように形成され、断面略扇状の形状を有している。
つづいて、レジスト膜６４で、Ｎ型ＦＥＴ形成領域を覆う。レジスト膜６４は、Ｐ型ＦＥＴ形成領域を開口するようにパターニングされている。そして、Ｐ型ＦＥＴ形成領域において、第２ゲート電極３２と第２サイドウォール３６とをマスクにして、半導体基板１２にＢ等のＰ型不純物をドープして一対の第２ソース／ドレイン領域５２を形成する（図７（ｈ））。
次いで、Ｎ型ＦＥＴ形成領域に形成されているレジスト膜６４を除去した後、Ｐ型ＦＥＴ形成領域をレジスト膜６６で覆う。レジスト膜６６は、Ｎ型ＦＥＴ形成領域を開口するようにパターニングされている。そして、Ｎ型ＦＥＴ形成領域において、第１ゲート電極１８と第１サイドウォール２６とをマスクにして、半導体基板１２にＡｓやＰ等のＮ型不純物をドープして一対の第１ソース／ドレイン領域４２を形成する（図８（ｉ））。
そして、Ｐ型ＦＥＴ形成領域に形成されているレジスト膜を除去し、さらにアニールして拡散層内の不純物を活性化させる（図８（ｊ））。次いで、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域において、従来公知の方法により第１シリサイド層および第２シリサイド層を形成する。Ｎ型ＦＥＴ形成領域においては、第１ゲート電極１８および第１サイドウォール２６をマスクとして半導体基板１２に一対の第１シリサイド層４４を形成する。この際、第１ゲート電極１８の上面においても第１シリサイド層２０が形成される。一方、Ｐ型ＦＥＴ形成領域においては、第２ゲート電極３２および第２サイドウォール３６をマスクとして半導体基板１２に一対の第２シリサイド層５４を形成する。この際、第２ゲート電極３２の上面においても第２シリサイド層３４が形成される。さらに、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域を覆うように、ＳｉＮ等からなるストッパー層３８を形成して、半導体装置１を完成する（図８（ｋ））。
第１実施形態である半導体装置１において、Ｎ型ＦＥＴ２を構成する第１サイドウォール２６は、半導体基板１２および側壁絶縁膜２４の間に、基板保護膜（第１絶縁膜２２ａおよび第２絶縁膜２３ａ）が介在している。そのため、第１サイドウォール２６を形成する際に、第１エクステンション領域４０が保護され、ｎＦＥＴ特性の特性の低下を抑制し、ｎＦＥＴ特性が安定した半導体装置１を製造することができる。
このような製造方法により製造される半導体装置１は、Ｎ型ＦＥＴ２に第１サイドウォール２６が形成されている。本実施形態の半導体装置１においては、この第１サイドウォール２６を特定の構造とすることにより、様々な機能を備えることができる。従来、サイドウォールは、半導体装置を製造する工程において、エッチバックによりゲート電極の側壁に形成される構造体であった。そのため、サイドウォールを特定の構造とすることにより、特定の効果を得ることなど想定すらされていなかった。このような状況において、本願発明者は鋭意研究したところ、Ｎ型ＦＥＴ２において第１サイドウォール２６を特定の構造とすることにより、Ｎ型ＦＥＴ２に様々な機能を付加することができることを見いだした。このような効果は、第１サイドウォール２６を形成する基板保護膜により得られるものである。
本実施形態において、半導体基板１２表面に形成される基板保護膜は、第１絶縁膜２２ａと第２絶縁膜２３ａとの積層膜とすることができる。このような積層構造とすることにより、様々な材料の組み合わせが可能となり所望の機能を付加することができる。さらに、第１サイドウォール２６の設計の自由度が向上する。
具体的には、第１絶縁膜２２は熱酸化により形成されたＳｉＯ２膜を用いることができる。このようにして得られるＳｉＯ２膜は、緻密な膜であるため、第１エクステンション領域４０を効果的に保護することができる。そのため、半導体装置の製造プロセスにおけるｎＦＥＴの特性の低下を抑制することができる。また、第２絶縁膜２３はＳｉＮ膜から構成することができる。このような構成とすることにより、半導体基板に所望のストレスを与えることができる。そのため、Ｎ型ＦＥＴ形成領域においてはオン電流を増加させることができ、ｎＦＥＴとしての性能を向上させることができる。さらに、半導体基板１２の表面に位置する部分に、第２絶縁膜２３ａを有するため、第２絶縁膜２３ａによるストレスの制御を容易に行うことができる。またさらに、このような位置に第２絶縁膜２３ａを有するため、第２絶縁膜２３ａの膜厚が薄くても、第２絶縁膜２３ａによるストレスの制御を容易に行うことができる。この他にも、様々な材料を組み合わせることにより、第１サイドウォール２６に様々な機能を付加することができ、さらに設計の自由度が増大する。
一方、Ｐ型ＦＥＴ形成領域においては、側壁絶縁膜２４が半導体基板１２表面に接するように設けられ、第２ゲート電極３２の側壁に基板保護膜（第１絶縁膜２２と第２絶縁膜２３）が形成されているに過ぎない。このような構造としているのは、Ｐ型不純物はＮ型不純物に比べ軽い元素であり、半導体基板中に深く拡散していくため、Ｐ型拡散層表面の劣化はほとんど問題にならないためである。さらに、Ｐ型不純物は剥離液や洗浄液との反応性が低く、化学的に安定でありＰ型拡散層表面の劣化はほとんど問題にならない。またさらに、半導体形成プロセスにおいて、Ｐ型拡散層はＮ型拡散層を形成した後に形成されるため、エッチング工程やレジスト膜除去工程や洗浄工程において、Ｎ型拡散層に比べて影響を受け難い。本願発明者はそのような知見に基づき研究した結果、第２サイドウォール３６を、半導体基板１２表面に接するように設けられた側壁絶縁膜２４を有する構造とし、第１サイドウォール２６を、側壁絶縁膜２４と、半導体基板１２および側壁絶縁膜２４の間に介在する基板保護膜（第１絶縁膜２２ａと第２絶縁膜２３ａ）とを有する特定の構造とすれば、ｐＦＥＴ特性に影響を与えることなくｎＦＥＴの特性の低下を抑制することができることを見出したのである。
また、第１実施形態における半導体装置１の製造方法において、図４（ｂ）に示したように、第１エクステンション領域４０の表面には、第１絶縁膜２２が形成されている。そのため、図４（ｂ）乃至図５（ｃ）の工程において、レジスト膜６０を除去する際においても、第１エクステンション領域４０はレジスト膜６０除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液により影響を受けない。
さらに、図６（ｅ）に示したように、第１エクステンション領域４０の表面には、第１絶縁膜２２と第２絶縁膜２３とが積層されている。そのため、図６（ｅ）乃至（ｆ）の工程において、レジスト膜６２を除去する際においても、第１エクステンション領域４０はレジスト膜６２除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液により影響を受けない。
つまり、本実施形態の製造方法によれば、第１エクステンション領域４０の形成された基板表面は絶縁膜で保護されているため劣化を抑制することができ、ｎＦＥＴの特性の低下を抑制することができる。これにより、Ｎ型ＦＥＴ形成領域における短チャネル効果の抑制と、ｎＦＥＴ特性の向上を図ることができる。そのため、このような製造方法によれば、電気的特性のバラツキが少ない半導体装置を提供することができる。
（第２の実施形態）
図３は、本発明による半導体装置の第２の実施形態を示す概略断面図である。
第２の実施形態における半導体装置１は、第１の実施形態における半導体装置１と比較して、第１サイドウォール２６および第２サイドウォール３６の構造のみが異なる。以下、第１サイドウォール２６および第２サイドウォール３６について説明し、その他の部分については説明を省略する。
図３に示すように、第１サイドウォール２６は、基板保護膜である第１絶縁膜２１と、側壁絶縁膜２４とからなる。第１絶縁膜２１は、第１ゲート酸化膜１６および第１ゲート電極１８の側壁と、半導体基板１２の表面を沿うように、断面略Ｌ字型の形状を有する。つまり、半導体基板１２の表面には、第１絶縁膜２１ａが形成されている。さらに、側壁絶縁膜２４は、第１絶縁膜２１を覆うように形成されている。半導体基板１２表面に沿って形成されている第１絶縁膜２１ａの端部は、第１サイドウォール２６の外表面に露出している。第１絶縁膜２１としては、ＳｉＯ２やＳｉＮ等を用いることができる。膜厚は、例えば１０オングストローム〜１５０オングストローム程度とすることができる。
このような第２の実施形態における半導体装置１の製造方法は、
半導体基板１２上に形成された第１ゲート電極１８を備えるＮ型ＦＥＴ形成領域、および半導体基板１２上に形成された第２ゲート電極３２を備えるＰ型ＦＥＴ形成領域を覆うように基板保護膜（第１絶縁膜２１）を形成する工程（図９（ａ）乃至図１０（ｃ））と、
前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域を覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、Ｐ型ＦＥＴ形成領域を開口する工程と、
前記Ｐ型ＦＥＴ形成領域の前記基板保護膜（第１絶縁膜２１）を、第２ゲート電極３２の側壁に残すように選択的に除去し半導体基板１２表面を露出させる工程（図１０（ｄ））と、
レジスト膜６２と、第２ゲート電極３２および第２ゲート電極３２の側壁の前記基板保護膜とをマスクとして、半導体基板１２に不純物を導入し、前記Ｐ型ＦＥＴ形成領域の半導体基板１２中に一対のＰ型の第２エクステンション領域５０を形成する工程（図１１（ｅ））と、
前記Ｎ型ＦＥＴ形成領域に形成されたレジスト膜６２を除去する工程（図１１（ｅ）乃至（ｆ））と、を含む。
本実施形態の製造方法において、Ｎ型ＦＥＴ形成領域の半導体基板１２表面は基板保護膜（第１絶縁膜２１）により保護されている。そのため、Ｎ型ＦＥＴ形成領域の半導体基板１２表面は、レジスト膜除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液から効果的に保護される。Ｎ型ＦＥＴ形成領域の半導体基板１２の表面近傍は、Ｎ型の第１エクステンション領域４０および第１ソース／ドレイン領域４２を形成する領域である。そのため、このように半導体基板１２表面を保護することにより、ｎＦＥＴの特性の低下を抑制することができ、短チャネル効果を抑制し、ｎＦＥＴ特性が向上した半導体装置１を製造することができる。
以下、図９〜１２を参照しながら、第２の実施形態における半導体装置１の製造方法を具体的に説明する。
まず、Ｐウエル１２ａとＮウエル１２ｂとが素子分離層１４により分離された半導体基板１２を準備する。Ｎ型ＦＥＴ形成領域において、半導体基板１２上に、従来の方法により第１ゲート酸化膜１６を形成し、さらに第１ゲート酸化膜１６上に第１ゲート電極１８を形成する。一方、Ｐ型ＦＥＴ形成領域において、半導体基板１２上に、従来の方法により第２ゲート酸化膜３０を形成し、さらに第２ゲート酸化膜３０上に第２ゲート電極３２を形成する（図９（ａ））。
次いで、レジスト膜６０で、Ｐ型ＦＥＴ形成領域を覆う。レジスト膜６０は、Ｎ型ＦＥＴ形成領域を開口するようにパターニングされている。そして、Ｐウエル１２ａ上において、第１ゲート電極１８をマスクにして、Ｐウエル１２ａの表層に、ＳｂやＡｓ等のＮ型不純物をドープする。これにより、第１のソース／ドレインエクステンション領域（以下、第１エクステンション領域）４０が形成される（図９（ｂ））。
つづいて、レジスト膜６０を除去し、次いで、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域において、第１絶縁膜２１を形成する（図１０（ｃ））。第１絶縁膜２１の形成方法としては、熱酸化法やＣＶＤ法等が挙げられる。第１絶縁膜２１としては、ＳｉＯ２やＳｉＮ等を用いることができる。膜厚は、例えば１０オングストローム〜１５０オングストローム程度とすることができる。
つづいて、レジスト膜６２でＮ型ＦＥＴ形成領域を覆う。レジスト膜６２は、Ｐ型ＦＥＴ形成領域を開口するようにパターニングされている。つづいて、Ｐ型ＦＥＴ形成領域において、第２ゲート電極３２と、第２ゲート電極３２の側壁に形成された第１絶縁膜２１とをマスクにして、エッチングを行う。エッチングにより、半導体基板１２表面に形成されている第１絶縁膜２１が除去される。これにより、Ｐ型ＦＥＴ形成領域において、半導体基板１２表面を露出させるとともに、第２ゲート酸化膜３０および第２ゲート電極３２の側壁にのみ第１絶縁膜２１を残す。（図１０（ｄ））。
次いで、第２ゲート電極３２と、第２ゲート電極３２の側壁に形成された第１絶縁膜２１とをマスクにして、露出した半導体基板１２の表層に、ＢやＢＦ２等のＰ型不純物をドープする。これにより、Ｎウエル１２ｂ表層に、第２エクステンション領域５０を形成する（図１１（ｅ））。
つづいて、Ｎ型ＦＥＴ形成領域において、半導体基板１２上に形成されているレジスト膜６２を除去する。このとき、第１エクステンション領域４０の表面は第１絶縁膜２１により保護されている。そのため、第１エクステンション領域４０は、レジスト膜６２除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液により影響を受けない。
そして、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域を覆うように絶縁膜（不図示）を形成し、次いで、エッチバックを施して、第１サイドウォール２６と第２サイドウォール３６を形成する。（図１１（ｆ））。第１サイドウォール２６は、第１絶縁膜２１と、側壁絶縁膜２４とから形成されている。第１サイドウォール２６の第１絶縁膜２１は、第１ゲート酸化膜１６と第１ゲート電極１８の側壁から半導体基板１２に沿って形成され、断面略Ｌ字形状を有する。第１サイドウォール２６の側壁絶縁膜２４は、第１サイドウォール２６の第１絶縁膜２１の表面を覆うように形成され、断面略扇状の形状を有している。一方、第２サイドウォール３６も、第１絶縁膜２１と、側壁絶縁膜２４とから形成されている。第２サイドウォール３６の第１絶縁膜２１は、第２ゲート酸化膜３０と第２ゲート電極３２との側壁の表面に積層されている。第２サイドウォール３６の側壁絶縁膜２４は、第２サイドウォール３６の第１絶縁膜２１と半導体基板１２表面の一部を覆うように形成され、断面略扇状の形状を有している。
第１サイドウォール２６と第２サイドウォール３６とを形成した後に、第１の実施形態と同様にして半導体装置１を完成させる（図１２（ｇ）〜（ｈ））。具体的には、図７（ｈ）〜図８（ｋ）と同様な工程を行う。
このような製造方法により得られる、第２の実施形態の半導体装置１において、Ｎ型ＦＥＴ２を構成する第１サイドウォール２６は、半導体基板１２および側壁絶縁膜２４の間に、基板保護膜（第１絶縁膜２１ａ）が介在している。そのため、第１サイドウォール２６を形成する際に、第１エクステンション領域４０が保護され、ｎＦＥＴ特性の特性の低下を抑制し、ｎＦＥＴ特性が安定した半導体装置１を製造することができる。
また、第１絶縁膜２１としては熱酸化により形成されたＳｉＯ２膜を用いることができる。このようにして得られるＳｉＯ２膜は、緻密な膜であるため、第１エクステンション領域４０を効果的に保護することができ、上記効果にさらに優れる。
第２の実施形態における半導体装置１の製造方法において、図１１（ｅ）に示したように、第１エクステンション領域４０の表面には、第１絶縁膜２１が形成されている。そのため、図１１（ｅ）乃至（ｆ）の工程において、レジスト膜６２を除去する際においても、第１エクステンション領域４０はレジスト膜６０除去に用いられる剥離液やプラズマ等、さらに洗浄工程における洗浄液により影響を受けない。
つまり、本実施形態の製造方法によれば、第１エクステンション領域４０の形成された基板表面は第１絶縁膜２１で保護されているため劣化を抑制することができ、ｎＦＥＴの特性の低下を抑制することができる。これにより、Ｎ型ＦＥＴ形成領域における短チャネル効果の抑制と、ｎＦＥＴ特性の向上を図ることができる。そのため、このような製造方法によれば、電気的特性のバラツキが少ない半導体装置を提供することができる。さらに、本実施形態においては、基板保護膜が第１の絶縁膜２１だけで形成されているので、第１の実施形態と比較して工程数を削減することができ、工期短縮や原価低減が可能になる。
（第３の実施形態）
上記実施形態においては、Ｎ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域を有するコア形成領域（コア形成領域はＳＲＡＭ形成領域を含んでいてもよい。）を備える半導体装置１について説明した。さらに、半導体装置１はコア形成領域およびＩ／Ｏ形成領域を備え、各々の領域においてＮ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域を有していてもよい（第３の実施形態）。本実施形態は、コア形成領域においては、Ｎ型ＦＥＴに基板保護膜を設け、Ｐ型ＦＥＴには基板保護膜を設けない構成にして、Ｉ／Ｏ形成領域においては、Ｎ型ＦＥＴおよびＰ型ＦＥＴの両方に基板保護膜を設ける構成にしたものである。尚、図面において、「ＣＯＲＥ」とは「コア形成領域」を意味し、コア領域が形成される予定領域およびコア領域が形成された領域のいずれをも含むものである。また、「Ｉ／Ｏ」とは「Ｉ／Ｏ形成領域」を意味し、Ｉ／Ｏ領域が形成される予定領域およびＩ／Ｏ領域が形成された領域のいずれをも含むものである。
以下に、第３の実施形態における半導体装置１の製造方法を、図１３〜１８を参照しながら説明する。なお、半導体装置１の詳細な構造については説明を省略する。
まず、コア形成領域とＩ／Ｏ形成領域とが素子分離層１４により分離された半導体基板１２を準備する。コア形成領域においては、Ｐウエル１２ａとＮウエル１２ｂとが素子分離層１４により分離され、Ｎ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とを形成している。一方、Ｉ／Ｏ形成領域においても、Ｐウエル１２ａとＮウエル１２ｂとが素子分離層１４により分離され、Ｎ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とを形成している。コア形成領域のＮ型ＦＥＴ形成領域およびＰ型ＦＥＴ形成領域において、上記と同様に、半導体基板１２上にゲート酸化膜とゲート電極が積層されている。一方、Ｉ／Ｏ形成領域のＮ型ＦＥＴ形成領域においては、半導体基板１２上に、第３ゲート酸化膜７０と第３ゲート電極７２とが積層されている。Ｐ型ＦＥＴ形成領域においては、第４ゲート酸化膜７４と第４ゲート電極７６とが積層されている。さらに、コア形成領域とＩ／Ｏ形成領域とを覆うように、第１絶縁膜２２を形成する（図１３（ａ））。
次いで、Ｉ／Ｏ形成領域のＮ型ＦＥＴ形成領域を開口するようにパターニングされたレジスト膜７８で、コア形成領域とＩ／Ｏ形成領域とを覆う。そして、第３ゲート電極７２と、第３ゲート電極７２の側壁に形成された第１絶縁膜２２とをマスクにして、第１絶縁膜２２の直下に位置するＰウエル１２ａの表層に、ＳｂやＡｓ等のＮ型不純物をドープする。これにより、第３のソース／ドレインエクステンション領域（以下、第３エクステンション領域）８０が形成される（図１３（ｂ））。
つづいて、レジスト膜７８を除去し、次いで、コア形成領域のＮ型ＦＥＴ形成領域を開口するようにパターニングされたレジスト膜８２で、コア形成領域とＩ／Ｏ形成領域とを覆う。そして、第１ゲート電極１８と、第１ゲート電極１８の側壁に形成された第１絶縁膜２２とをマスクにして、第１絶縁膜２２の直下に位置するＰウエル１２ａの表層に、第１エクステンション領域４０を形成する（図１４（ｃ））。
つづいて、レジスト膜８２を除去する。このとき、第１エクステンション領域４０の表面は第１絶縁膜２２により保護されている。そのため、第１エクステンション領域４０は、レジスト膜８２除去に用いられる剥離液やプラズマ等の影響を受けない。次いで、Ｉ／Ｏ形成領域のＰ型ＦＥＴ形成領域を開口するようにパターニングされたレジスト膜８４で、コア形成領域とＩ／Ｏ形成領域とを覆う。つづいて、第４ゲート電極７６と、第４ゲート電極７６の側壁に形成された第１絶縁膜２２とをマスクにして、第１絶縁膜２２の直下に位置するＮウエル１２ｂの表層に、ＢやＢＦ２等のＰ型不純物をドープする。これにより、Ｎウエル１２ｂ表層に、第４エクステンション領域８６を形成する（図１４（ｄ））。
つづいて、レジスト膜８４を除去する（図１５（ｅ））。このとき、第１エクステンション領域４０の表面は第１絶縁膜２２により保護されている。そのため、第１エクステンション領域４０は、レジスト膜８４除去に用いられる剥離液やプラズマ等の影響を受けない。
そして、コア形成領域およびＩ／Ｏ形成領域において、第１絶縁膜２２の表面に、第２絶縁膜２３を積層する（図１５（ｆ））。
つづいて、コア形成領域のＰ型ＦＥＴ形成領域を開口するようにパターニングされたレジスト膜８８で、コア形成領域とＩ／Ｏ形成領域とを覆う。そして、Ｐ型ＦＥＴ形成領域において、第２ゲート電極３２と、第２ゲート電極３２の側壁に形成された第１絶縁膜２２および第２絶縁膜２３とをマスクにして、エッチングを行う。エッチングにより、半導体基板１２表面に形成された第１絶縁膜２２および第２絶縁膜２３が除去される。これにより、Ｐ型ＦＥＴ形成領域において、半導体基板１２表面を露出させるとともに、第２ゲート酸化膜３０および第２ゲート電極３２の側壁にのみ第１絶縁膜２２と第２絶縁膜２３との積層構造を残す。（図１６（ｇ））。
そして、第２ゲート電極３２と、第２ゲート電極３２の側壁に形成された第１絶縁膜２２および第２絶縁膜２３とをマスクにして、露出した半導体基板１２の表層に、ＢやＢＦ２等のＰ型不純物をドープする。これにより、Ｎウエル１２ｂ表層に、第２エクステンション領域５０を形成する（図１６（ｈ））。
つづいて、レジスト膜８８を除去する。このとき、第１エクステンション領域４０の表面は第１絶縁膜２２と第２絶縁膜２３により保護されている。そのため、エクステンション領域４０は、レジスト膜８８除去に用いられる剥離液やプラズマ等の影響を受けない。そして、コア形成領域およびＩ／Ｏ形成領域を覆うように側壁絶縁膜２４を形成し（図１７（ｉ））、次いでエッチバックを施して、コア形成領域において第１サイドウォール２６および第２サイドウォール３６を形成し、Ｉ／Ｏ形成領域において第３サイドウォール８９および第４サイドウォール９０を形成する。（図１７（ｊ））。
第３サイドウォール８９は、第１絶縁膜２２と、第２絶縁膜２３と、側壁絶縁膜２４とから形成されている。第３サイドウォール８９の第１絶縁膜２２は、第３ゲート酸化膜７０と第３ゲート電極７２の側壁から半導体基板１２に沿って形成され、断面略Ｌ字形状を有する。一方、第３サイドウォール８９の第２絶縁膜２３は、第３サイドウォール８９の第１絶縁膜２２の表面に形成され、断面略Ｌ字形状を有する。第３サイドウォール８９の側壁絶縁膜２４は、第３サイドウォール８９の第２絶縁膜２３の表面を覆うように形成され、断面略扇状の形状を有している。一方、第４サイドウォール９０は、第３サイドウォール８９と同一の形状を有している。
つづいて、所定の形状にパターニングされたレジスト膜（不図示）を用いて、半導体基板１２にＮ型不純物をドープし、半導体基板１２に第１ソース／ドレイン領域４２および第３ソース／ドレイン領域８１を形成する。さらにアニールして、これらの拡散層内の不純物を活性化させる。さらに、レジスト膜（不図示）を用いて、半導体基板１２にＰ型不純物をドープし、半導体基板１２に第２ソース／ドレイン領域５２および第４ソース／ドレイン領域８７を形成する。さらにアニールして、これらの拡散層内の不純物を活性化させる（図１８（ｋ））。
次いで、コア形成領域およびＩ／Ｏ形成領域において、ゲート電極とサイドウォールをマスクとして、半導体基板１２にシリサイド層が形成される。さらに、ゲート電極の表層においてもシリサイド層が形成される。具体的には、コア形成領域のＮ型ＦＥＴ形成領域において、半導体基板１２に一対の第１シリサイド層４４が形成され、第１ゲート電極１８の表層においても第１シリサイド層２０が形成される。また、コア形成領域のＰ型ＦＥＴ形成領域においても、同様に、半導体基板１２上の第２シリサイド層５４と第２ゲート電極３２上の第２シリサイド層３４が形成される。一方、Ｉ／Ｏ形成領域のＮ型ＦＥＴ形成領域において、半導体基板１２に一対の第３シリサイド層９２が形成され、第３ゲート電極７２の表層においても第３シリサイド層９１が形成される。また、Ｉ／Ｏ形成領域のＰ型ＦＥＴ形成領域においても、同様に、半導体基板１２上に第４シリサイド層９６が形成され、第４ゲート電極７６の表層においても第４シリサイド層９４が形成される。さらに、コア形成領域およびＩ／Ｏ形成領域を覆うように、ＳｉＮ等からなるストッパー層３８を形成して、半導体装置１を完成する（図１８（ｌ））。このように、第３の実施形態によれば、半導体装置１がコア形成領域とＩ／Ｏ形成領域とを含む場合に、コア形成領域内においてＰ型ＦＥＴ形成領域のみゲート側壁構造を異ならせるとともに、Ｉ／Ｏ形成領域においては、Ｎ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とのゲート側壁構造を同じ構造にすることができる。
図１３（ｂ）に示したように、第１エクステンション領域４０の形成予定領域の表面には、第１絶縁膜２２が形成されている。そのため、図１３（ｂ）乃至図１４（ｃ）の工程において、第１エクステンション領域４０の形成予定領域の表面は、レジスト膜７８除去に用いられる剥離液やプラズマ等の影響を受けない。
また、図１４（ｃ）に示したように、第１エクステンション領域４０の表面には、第１絶縁膜２２が形成されている。そのため、図１４（ｃ）乃至（ｄ）の工程において、第１エクステンション領域４０は、レジスト膜８２除去に用いられる剥離液やプラズマ等の影響を受けない。さらに、図１４（ｄ）乃至図１５（ｅ）の工程において、第１エクステンション領域４０は、レジスト膜８４除去に用いられる剥離液やプラズマ等の影響を受けない。
また、図１６（ｈ）に示したように、第１エクステンション領域４０の表面には、第１絶縁膜２２および第２絶縁膜２３が形成されている。そのため、図１６（ｈ）乃至図１７（ｉ）の工程において、第１エクステンション領域４０は、レジスト膜８８除去に用いられる剥離液やプラズマ等の影響を受けない。
つまり、本実施形態の製造方法によれば、第１エクステンション領域４０の形成された基板表面は絶縁膜で保護されているため劣化が抑制され、ｎＦＥＴの特性の低下を抑制することができる。これにより、Ｎ型ＦＥＴ形成領域における短チャネル効果の抑制と、ｎＦＥＴ特性の向上を図ることができる。そのため、このような製造方法によれば、ｎＦＥＴ特性のバラツキが少ない半導体装置を提供することができる。さらに、本実施形態では、Ｉ／Ｏ形成領域内のＰ型ＦＥＴに基板保護膜を設ける製造方法と比較して、Ｉ／Ｏ形成領域内のＰ型ＦＥＴへの不純物注入工程の前に基板保護膜をエッチバックしなくて済むので、工程数を削減することができ、工期短縮や原価低減が可能になる。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
たとえば、基板保護膜が３層以上となるように、複数の絶縁膜が積層されていてもよい。
また第３の実施形態の半導体装置１において、第１サイドウォール２６が、第１絶縁膜２１と側壁絶縁膜２４とから形成されていてもよい。
また、第３の実施形態においては、第３エクステンション領域８０、第１エクステンション領域４０、および第４エクステンション領域８６をこの順で形成した例（図１３（ｂ）乃至図１４（ｄ））によって示したが、特に限定されず、任意の順序で形成することができる。
また、本実施形態では、Ｎ型ＦＥＴ形成領域とＰ型ＦＥＴ形成領域とが隣接している例によって示したが、これらは所定の距離離間していてもよい。
[実施例]
以下、本発明を実施例により具体的に説明するが、本発明は、これらの実施例により制限されるものではない。
（実施例１）
実施例１においては、本実施形態１の製造方法（図４〜８）に従い、以下の条件で半導体装置１を製造した。
第１サイドウォール２６および第２サイドウォール３６を構成する第１絶縁膜２２、第２絶縁膜２３、側壁絶縁膜２４の形成条件は以下のとおりである。
・第１絶縁膜２２形成条件
熱酸化法：ＳｉＯ２膜，膜厚１００オングストローム
・第２絶縁膜２３形成条件
ＣＶＤ法：ＳｉＮ膜，膜厚１００オングストローム
・側壁絶縁膜２４形成条件
ＣＶＤ法：ＳｉＯ２膜，膜厚１００オングストローム
実施例１の半導体装置１のｎＦＥＴ特性を測定した。結果を図１９に示す。図１９は、様々なゲート長を有するｎＦＥＴについてＩＯＮおよびＩＯＦＦを測定し、プロットしたものである。なお、ＩＯＮは、ｎＦＥＴがオン状態になっている時に流れる単位ゲート幅当たりの電流値である。また、ＩＯＦＦは、ｎＦＥＴがオフ状態になっている時に流れる単位ゲート幅当たりの電流値である。
（比較例１）
比較例１においては、従来技術の製造方法（図２１〜２３）に従い、以下の条件で半導体装置１００を製造した。
第１サイドウォール１２６および第２サイドウォール１３６を構成する第１絶縁膜１２２、第２絶縁膜１２３、側壁絶縁膜１２４の形成条件は以下のとおりである。
・第１絶縁膜１２２形成条件
熱酸化法：ＳｉＯ２膜，膜厚１００オングストローム
・第２絶縁膜１２３形成条件
ＣＶＤ法：ＳｉＮ膜，膜厚１００オングストローム
・側壁絶縁膜１２４形成条件
ＣＶＤ法：ＳｉＯ２膜，膜厚１００オングストローム
比較例１の半導体装置１００のｎＦＥＴ特性を測定した。結果を図１９に示す
図１に示すように、実施例１の方法により得られた半導体装置１は、Ｎ型ＦＥＴ形成領域において、第１ゲート電極１８の両脇の半導体基板１２表面に、第１絶縁膜２２ａと第２絶縁膜２３ａとからなる基板保護膜を有していた。一方、図２０に示すように、比較例１の方法により得られた半導体装置１００において、側壁絶縁膜１２４が第１ゲート電極１１８の両脇の半導体基板１１２表面に接している。つまり、基板保護膜が半導体基板１２表面に成膜されていない。
このような半導体装置のｎＦＥＴ特性を測定したところ、図１９に示すように、実施例１の半導体装置１は比較例１の半導体装置１００と比較して、オン・オフ比（ＩＯＦＦ／ＩＯＮ）が低下し、良好なｎＦＥＴ特性を有していることが確認された。そのため、実施例１の半導体装置１は、比較例１の半導体装置１００と比較して、ｎＦＥＴの特性の低下を抑制することができ、Ｎ型ＦＥＴ形成領域における短チャネル効果の抑制と、ｎＦＥＴ特性の向上を図ることができることが確認された。
第１の実施形態に係る半導体装置の概略断面図である。 第１の実施形態に係る半導体装置の概略断面図である。 第２の実施形態に係る半導体装置の概略断面図である。 第１の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第１の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第２の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第２の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第２の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第２の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 第３の実施形態に係る半導体装置の製造方法を示す概略工程断面図である。 実施例において、半導体装置のｎＦＥＴのオン電流とオフ電流とを測定した結果を示すグラフである。 従来の半導体装置の概略断面図である。 従来の半導体装置の製造方法を示す概略工程断面図である。 従来の半導体装置の製造方法を示す概略工程断面図である。 従来の半導体装置の製造方法を示す概略工程断面図である。
符号の説明
１ 半導体装置
２，３ Ｎ型ＦＥＴ
４，５ Ｐ型ＦＥＴ
１２ 半導体基板
１２ａ Ｐウエル
１２ｂ Ｎウエル
１４ 素子分離層
１６ 第１ゲート酸化膜
１８ 第１ゲート電極
２０ 第1シリサイド層
２１ 第１絶縁膜
２２ 第１絶縁膜
２３ 第２絶縁膜
２４ 側壁絶縁膜
２６ 第１サイドウォール
３０ 第２ゲート酸化膜
３２ 第２ゲート電極
３４ 第２シリサイド層
３６ 第２サイドウォール
３８ ストッパー層
３９ Ｎ型拡散層
４０ 第１エクステンション領域
４２ 第１ソース／ドレイン領域
４４ 第１シリサイド層
４９ Ｐ型拡散層
５０ 第２エクステンション領域
５２ 第２ソース／ドレイン領域
５４ 第２シリサイド層
６０、６２，６４，６６，７８，８２，８４，８８ レジスト膜
７０ 第３ゲート酸化膜
７２ 第３ゲート電極
７４ 第４ゲート酸化膜
７６ 第４ゲート電極
８０ 第３エクステンション領域
８１ 第３ソース／ドレイン領域
８６ 第４エクステンション領域
８７ 第４ソース／ドレイン領域
８９ 第３サイドウォール
９０ 第４サイドウォール
９１，９２ 第３シリサイド層
９４，９６ 第４シリサイド層
１００ 半導体装置
１０２ Ｎ型ＦＥＴ
１０４ Ｐ型ＦＥＴ
１１２ 半導体基板
１１２ａ Ｐウエル
１１２ｂ Ｎウエル
１１４ 素子分離層
１１６ 第１ゲート酸化膜
１１８ 第１ゲート電極
１２０ 第1シリサイド層
１２２ 第１絶縁膜
１２３ 第２絶縁膜
１２４ 側壁絶縁膜
１２６ 第１サイドウォール
１３０ 第２ゲート酸化膜
１３２ 第２ゲート電極
１３４ 第２シリサイド層
１３６ 第２サイドウォール
１３８ ストッパー層
１４０ 第１エクステンション領域
１４２ 第１ソース／ドレイン領域
１５０ 第２エクステンション領域
１５２ 第２ソース／ドレイン領域
１６０，１６２ レジスト膜

Claims (13)

  1. 半導体基板上に形成された第１ゲート電極を備えるＮ型ＦＥＴ形成領域と、前記半導体基板上に形成された第２ゲート電極を備えるＰ型ＦＥＴ形成領域とを覆うように基板保護膜を形成する工程と、
    前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域とを覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｐ型ＦＥＴ形成領域を開口する工程と、
    前記Ｐ型ＦＥＴ形成領域の前記基板保護膜を、前記第２ゲート電極の側壁に残すように選択的に除去し前記半導体基板表面を露出させる工程と、
    前記レジスト膜と、前記第２ゲート電極および前記第２ゲート電極の側壁の前記基板保護膜とをマスクとして、前記半導体基板に不純物を導入し、前記第２ゲート電極の両脇の前記半導体基板表面近傍に一対のＰ型エクステンション領域を形成する工程と、
    前記Ｎ型ＦＥＴ形成領域に形成された前記レジスト膜を除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記レジスト膜をパターニングして、前記Ｐ型ＦＥＴ形成領域を開口する工程の前に、
    前記第１ゲート電極の両脇の前記半導体基板表面近傍に、一対のＮ型エクステンション領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記基板保護膜を形成する工程は、
    半導体基板上に形成された第１ゲート電極を備えるＮ型ＦＥＴ形成領域と、前記半導体基板上に形成された第２ゲート電極を備えるＰ型ＦＥＴ形成領域とを覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｎ型ＦＥＴ形成領域を開口する工程と、
    前記レジスト膜と、前記第１ゲート電極とをマスクとして、前記半導体基板に不純物を導入し、前記第１ゲート電極の両脇の前記半導体基板表面近傍に一対のＮ型エクステンション領域を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記基板保護膜が、第１絶縁膜と第２絶縁膜とからなり、
    前記基板保護膜を形成する工程が、
    前記半導体基板上に形成された前記第１ゲート電極を備える前記Ｎ型ＦＥＴ形成領域と、前記半導体基板上に形成された前記第２ゲート電極を備える前記Ｐ型ＦＥＴ形成領域とを覆うように第１絶縁膜を形成する工程と、
    前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域を覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｎ型ＦＥＴ形成領域を開口する工程と、
    前記レジスト膜と、前記第１ゲート電極および前記第１ゲート電極の側壁の前記第１絶縁膜とをマスクとして、前記半導体基板に不純物を導入し、前記Ｎ型ＦＥＴ形成領域の前記第１絶縁膜の直下に位置する前記半導体基板表面近傍に、一対のＮ型エクステンション領域を形成する工程と、
    前記Ｎ型ＦＥＴ形成領域、および前記Ｐ型ＦＥＴ形成領域を覆うように前記第２絶縁膜を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
    前記Ｎ型ＦＥＴ形成領域に形成された前記レジスト膜を除去する工程の後に、
    前記Ｎ型ＦＥＴ形成領域および前記Ｐ型ＦＥＴ形成領域を覆うように側壁絶縁膜を形成し、次いでエッチバックすることにより、前記第１ゲート電極および前記第２ゲート電極の側壁に前記側壁絶縁膜および前記基板保護膜からなる第１および第２サイドウォールを形成する工程と、
    前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域とを覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｎ型ＦＥＴ形成領域を開口する工程と、
    前記レジスト膜と前記第１ゲート電極および前記第１サイドウォールとをマスクとして、前記第１サイドウォールの両脇の前記半導体基板表面近傍に一対のＮ型ソース／ドレイン領域を形成する工程と、
    前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域を覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｎ型ＦＥＴ形成領域を開口する工程と、
    前記レジスト膜と前記第２ゲート電極および前記第２サイドウォールとをマスクとして、前記半導体基板に不純物を導入し、前記第２サイドウォールの両脇の前記半導体基板表面近傍に一対のＰ型ソース／ドレイン領域を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記基板保護膜が、第１絶縁膜からなり、
    前記基板保護膜を形成する工程が、
    前記Ｎ型ＦＥＴ形成領域と前記Ｐ型ＦＥＴ形成領域を覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記Ｎ型ＦＥＴ形成領域を開口する工程と、
    前記レジスト膜と、前記第１ゲート電極および前記第１ゲート電極の側壁の前記第１絶縁膜とをマスクとして、前記Ｎ型ＦＥＴ形成領域の前記第１絶縁膜の直下に位置する前記半導体基板表面近傍に、一対のＮ型エクステンション領域を形成する工程と、
    前記Ｎ型ＦＥＴ形成領域、および前記Ｐ型ＦＥＴ形成領域を覆うように第１絶縁膜を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記第１ゲート電極を備える前記Ｎ型ＦＥＴ形成領域と、前記第２ゲート電極を備える前記Ｐ型ＦＥＴ形成領域とが、コア形成領域内に形成されており、
    前記コア形成領域内の前記Ｎ型ＦＥＴ形成領域および前記Ｐ型ＦＥＴ形成領域と、前記半導体基板上に形成されたＩ／Ｏ形成領域内の第３ゲート電極を備えるＮ型ＦＥＴ形成領域と、前記半導体基板上に形成されたＩ／Ｏ形成領域内の第４ゲート電極を備えるＰ型ＦＥＴ形成領域と、を覆うように基板保護膜を形成する工程と、
    前記コア形成領域内のＮ型ＦＥＴ形成領域と、前記コア形成領域内のＰ型ＦＥＴ形成領域と、前記Ｉ／Ｏ形成領域内のＮ型ＦＥＴ形成領域と、前記Ｉ／Ｏ形成領域内のＰ型ＦＥＴ形成領域と、を覆うようにレジスト膜を形成した後、該レジスト膜をパターニングして、前記コア形成領域内のＰ型ＦＥＴ形成領域を開口する工程と、
    前記コア形成領域内のＰ型ＦＥＴ形成領域の前記基板保護膜を、前記第２ゲート電極の側壁に残すように選択的に除去し前記半導体基板表面を露出させる工程と、
    前記レジスト膜と、前記第２ゲート電極および前記第２ゲート電極の側壁の前記基板保護膜とをマスクとして、前記半導体基板に不純物を導入し、前記第２ゲート電極の両脇の前記半導体基板表面近傍に一対のＰ型エクステンション領域を形成する工程と、
    前記コア形成領域内のＮ型ＦＥＴ形成領域と、前記Ｉ／Ｏ形成領域内のＮ型ＦＥＴ形成領域と、前記Ｉ／Ｏ形成領域内のＰ型ＦＥＴ形成領域と、に形成された前記レジスト膜を除去する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 半導体基板上に形成された第１ゲート電極、前記第１ゲート電極の両脇の前記半導体基板表面近傍に形成された一対のＮ型拡散層、および前記第１ゲート電極の両脇に設けられた第１サイドウォールを有するＮ型ＦＥＴと、
    前記半導体基板上に形成された第２ゲート電極、前記第２ゲート電極の両脇の前記半導体基板表面近傍に形成された一対のＰ型拡散層、および前記第２ゲート電極の両脇に設けられた第２サイドウォールを有するＰ型ＦＥＴと、
    を備え、
    前記第２サイドウォールは、前記半導体基板表面に接するように設けられた側壁絶縁膜を有し、前記第１サイドウォールは、側壁絶縁膜と、前記半導体基板および前記側壁絶縁膜の間に介在する基板保護膜とを有することを特徴とする半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記基板保護膜は、異なる材料からなる複数の絶縁膜の積層膜であることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記基板保護膜は、前記半導体基板上に形成されたシリコン酸化膜と、該シリコン酸化膜上に形成されたシリコン窒化膜との積層膜であることを特徴とする半導体装置。
  11. 請求項８乃至１０のいずれかに記載の半導体装置において、
    前記基板保護膜は、前記Ｎ型拡散層の表面に形成されていることを特徴とする半導体装置。
  12. 請求項８乃至１１のいずれかに記載の半導体装置において、
    前記基板保護膜は、前記第１ゲート電極の側壁から前記半導体基板表面に亘って形成され、断面略Ｌ字形状を有することを特徴とする半導体装置。
  13. 請求項８乃至１２のいずれかに記載の半導体装置において、
    前記半導体装置は、コア領域とＩ／Ｏ領域とを含み、
    前記コア領域には、前記Ｎ型ＦＥＴと前記Ｐ型ＦＥＴとを備え、
    前記Ｉ／Ｏ領域には、
    前記半導体基板上に形成された第３ゲート電極、前記第３ゲート電極の両脇の前記半導体基板表面近傍に形成された一対のＮ型拡散層、および前記第３ゲート電極の両脇に設けられた第３サイドウォールを有するＮ型ＦＥＴと、
    前記半導体基板上に形成された第４ゲート電極、前記第４ゲート電極の両脇の前記半導体基板表面近傍に形成された一対のＰ型拡散層、および前記第４ゲート電極の両脇に設けられた第４サイドウォールを有するＰ型ＦＥＴと、
    をさらに備え、
    前記第３サイドウォールおよび前記第４サイドウォールは、側壁絶縁膜と、前記半導体基板および前記側壁絶縁膜の間に介在する基板保護膜とを有することを特徴とする半導体装置。
JP2005113982A 2005-04-11 2005-04-11 半導体装置の製造方法および半導体装置 Pending JP2006294877A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005113982A JP2006294877A (ja) 2005-04-11 2005-04-11 半導体装置の製造方法および半導体装置
US11/401,290 US7439124B2 (en) 2005-04-11 2006-04-11 Method of manufacturing a semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005113982A JP2006294877A (ja) 2005-04-11 2005-04-11 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2006294877A true JP2006294877A (ja) 2006-10-26

Family

ID=37082432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005113982A Pending JP2006294877A (ja) 2005-04-11 2005-04-11 半導体装置の製造方法および半導体装置

Country Status (2)

Country Link
US (1) US7439124B2 (ja)
JP (1) JP2006294877A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159809A (ja) * 2006-12-22 2008-07-10 Nec Electronics Corp 半導体装置の製造方法
WO2010140244A1 (ja) * 2009-06-05 2010-12-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
WO2012042699A1 (ja) * 2010-09-28 2012-04-05 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299508B2 (en) * 2009-08-07 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS structure with multiple spacers
JP2012222023A (ja) * 2011-04-05 2012-11-12 Renesas Electronics Corp 半導体装置の製造方法
US9401365B2 (en) 2013-12-19 2016-07-26 Texas Instruments Incorporated Epitaxial source/drain differential spacers
CN105575876A (zh) * 2014-10-16 2016-05-11 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167804A (ja) * 1995-12-15 1997-06-24 Hitachi Ltd 半導体装置及びその製造方法
JP2001110913A (ja) * 1999-10-06 2001-04-20 Nec Corp 半導体装置の製造方法
JP2004165464A (ja) * 2002-11-14 2004-06-10 Sony Corp 半導体装置の製造方法
JP2004282068A (ja) * 2003-03-12 2004-10-07 Samsung Electronics Co Ltd 半導体装置の形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439834A (en) * 1994-11-15 1995-08-08 Winbond Electronics Corp. Method for fabricating a CMOS device with reduced number of photolithography steps
JP4393109B2 (ja) 2003-05-21 2010-01-06 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2006216604A (ja) * 2005-02-01 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167804A (ja) * 1995-12-15 1997-06-24 Hitachi Ltd 半導体装置及びその製造方法
JP2001110913A (ja) * 1999-10-06 2001-04-20 Nec Corp 半導体装置の製造方法
JP2004165464A (ja) * 2002-11-14 2004-06-10 Sony Corp 半導体装置の製造方法
JP2004282068A (ja) * 2003-03-12 2004-10-07 Samsung Electronics Co Ltd 半導体装置の形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159809A (ja) * 2006-12-22 2008-07-10 Nec Electronics Corp 半導体装置の製造方法
WO2010140244A1 (ja) * 2009-06-05 2010-12-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5374585B2 (ja) * 2009-06-05 2013-12-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9449883B2 (en) 2009-06-05 2016-09-20 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
WO2012042699A1 (ja) * 2010-09-28 2012-04-05 パナソニック株式会社 半導体装置及びその製造方法
JP2012074503A (ja) * 2010-09-28 2012-04-12 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7439124B2 (en) 2008-10-21
US20060226558A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
US20220320314A1 (en) Method of making gate structure of a semiconductor device
JP4994139B2 (ja) 半導体装置及びその製造方法
US8378428B2 (en) Metal gate structure of a semiconductor device
US8183644B1 (en) Metal gate structure of a CMOS semiconductor device
US20130320410A1 (en) Metal gate electrode of a semiconductor device
JP2006324278A (ja) 半導体装置およびその製造方法
JP2006173432A (ja) 半導体装置およびその製造方法
JP2006294877A (ja) 半導体装置の製造方法および半導体装置
JP2007165558A (ja) 半導体装置およびその製造方法
WO2014032338A1 (zh) 半导体结构及其制造方法
JP5627165B2 (ja) 半導体装置及び半導体装置の製造方法
JP2009152342A (ja) 半導体装置の製造方法
JP2009070840A (ja) 半導体装置及びその製造方法
JP2009033173A (ja) 半導体素子およびその製造方法
JP5137378B2 (ja) 半導体装置及びその製造方法
JP2007036116A (ja) 半導体装置の製造方法
JP2007324391A (ja) 半導体装置及びその製造方法
KR100469913B1 (ko) 반도체소자의 제조방법
JP2010010662A (ja) 金属製のソースとドレインを有するトランジスタを製造するための方法
JP4996890B2 (ja) 半導体装置の製造方法
JP2013021262A (ja) 半導体装置の製造方法
WO2006006424A1 (ja) 電界効果型トランジスタ及びその製造方法
JP2011187498A (ja) 半導体装置の製造方法
JP2006310524A (ja) 半導体装置およびその製造方法
JP2005142539A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124