DE4340419A1 - Halbleitervorrichtung und Herstellungsverfahren dafür - Google Patents

Halbleitervorrichtung und Herstellungsverfahren dafür

Info

Publication number
DE4340419A1
DE4340419A1 DE4340419A DE4340419A DE4340419A1 DE 4340419 A1 DE4340419 A1 DE 4340419A1 DE 4340419 A DE4340419 A DE 4340419A DE 4340419 A DE4340419 A DE 4340419A DE 4340419 A1 DE4340419 A1 DE 4340419A1
Authority
DE
Germany
Prior art keywords
film
hole
forming
insulating film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4340419A
Other languages
English (en)
Other versions
DE4340419C2 (de
Inventor
Yoshinori Tanaka
Mitsuya Kinoshita
Shinya Watanabe
Tatsuo Kasaoka
Moriaki Akazawa
Toshiaki Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to DE4345300A priority Critical patent/DE4345300B4/de
Priority to DE4345413A priority patent/DE4345413C2/de
Publication of DE4340419A1 publication Critical patent/DE4340419A1/de
Application granted granted Critical
Publication of DE4340419C2 publication Critical patent/DE4340419C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die vorliegende Erfindung bezieht sich auf ein Herstellungsver­ fahren für eine Halbleitervorrichtung der in dem Anspruch 1, 9, 16, 26, 33, 37 oder 40 genannten Gattung auf eine Halbleitervor­ richtung der in dem Anspruch 42 oder 45 genannten Gattung.
Insbesondere bezieht sich die Erfindung auf Halbleitervorrich­ tungen mit einer Isolierschicht, in der ein Kontaktloch gebildet ist.
Das Verlangen nach Halbleitervorrichtungen steigt rapide gemäß der großen Ausbreitung von Informationsverarbeitungsgeräten wie Computer an. Halbleitervorrichtungen weisen eine große funktiona­ le Speicherkapazität auf und sie sollen bei hohen Geschwindigkei­ ten betreibbar sein. Als Reaktion darauf ist die technische Ent­ wicklung vorangeschritten, was die Erhöhung der Integrationstech­ nik, die Hochgeschwindigkeitsreaktion und die Zuverlässigkeit angeht.
Eine Halbleitervorrichtung mit einer Vielschichtstruktur, bei der Elemente und Verbindungen in einer Mehrzahl von Schichten über Zwischenschichtisolierfilmen gebildet sind, ist als Mittel zur Erhöhung der Integrationsdichte einer Halbleitervorrichtung ent­ wickelt. Bei solche einer Halbleitervorrichtung mit einer Viel­ schichtstruktur muß ein kleines Kontaktloch in dem Zwischeniso­ lierfilm zum Erzielen eines elektrischen Kontaktes zwischen ver­ schiedenen Schichten gebildet werden. Es ist notwendig geworden, dieses Kontaktloch mit einer kleinen Abmessung und einer hohen Genauigkeit in einem engen Raum zwischen benachbarten Elementen zu bilden, damit der Forderung nach erhöhter Integration der Halbleitervorrichtungen nachgekommen werden kann.
Der Vorgang des Bildens eines Kontaktloches eines Speicherzellen­ feldabschnittes eines DRAM (Dynamic Random Access Memory = Di­ rektzugriffsspeicher) wird im folgenden als ein Beispiel ein des Bildens des Kontaktloches beschrieben.
Fig. 161 ist ein Blockschaltbild einer Struktur eines allgemei­ nen DRAM. Ein DRAM 1350 enthält ein Speicherzellenfeld 1351, ei­ nen Zeilen- und Spaltenadreßpuffer 1352, einen Zeilendekoder 1353, einen Spaltendekoder 1354, eine Lese-/Auffrischverstärker 1355, einen Dateneingangspuffer 1356, einen Datenausgangspuffer 1357 und einen Taktgenerator 1358.
Das Speicherzellenfeld 1358 dient zum Speichern von Datensignalen der Information. Der Zeilen- und Spaltenadreßpuffer 1352 dient zum Empfangen von extern angelegten Adreßsignalen zum Auswählen einer Speicherzelle, die eine Einheitsspeicherschaltung bildet. Der Zeilendekoder 1353 und der Spaltendekoder 1354 dienen zum Spezifizieren einer Speicherzelle durch Dekodieren eines Adreßsi­ gnales. Der Lese-/Auffrischverstärker 1355 verstärkt das in der spezifizierten Speicherzelle gespeicherte Signal, um dieses Aus­ zulesen. Der Dateneingangspuffer 1356 und der Datenausgangspuffer 1357 dienen zum Eingeben oder Ausgeben von Daten. Der Taktgenera­ tor 1358 dient zum Erzeugen eines Taktsignales.
Auf einem Halbleiterchip eines DRAM der obigen Struktur belegt das Speicherzellenfeld 1351 eine große Fläche. Das Speicherzel­ lenfeld 1351 weist eine Mehrzahl von Speicherzellen auf, die in einer Matrix angeordnet sind, zum Speichern von Einheitsspeicher­ informationen.
Eine Speicherzelle, die in dem Speicherzellenfeld 1351 enthalten ist, wird im folgenden beschrieben.
Fig. 162 ist ein Äquivalentschaltbild von 4 Bits von Speicher­ zellen, die das Speicherzellenfeld 1351 bilden. Eine Speicherzel­ le enthält einen MOS-Transistor 1310 und einen damit verbundenen Kondensator 1320. Das Gate des Transistors 1310 ist elektrisch mit einer Wortleitung 1307 verbunden. Source oder Drain des Tran­ sistors 1310 sind elektrisch mit einer Bitleitung 1317 verbunden. Das andere Source/Drain des Transistors 1310 ist mit dem Konden­ sator 1320 verbunden. Diese Speicherzelle ist vom Typ des Ein- Transistor-Ein-Kondensator. Eine Speicherzelle mit solch einer Struktur erleichtert das Erhöhen der Integrationsdichte eines Speicherzellenfeldes aufgrund der einfachen Struktur, sie wird daher in DRAMs großer Kapazität weitgehend benutzt.
Als nächstes wird ein Kontaktloch und ein Verfahren zum Herstel­ len eines Kontaktloches im folgenden beschrieben.
Fig. 163 ist eine Draufsicht auf einen Speicherzellenabschnitt eines DRAM. Wortleitungen (Gateelektroden) 203a und 203b sind mit einem vorbestimmten Abstand dazwischen angeordnet. Eine Bitlei­ tung 205 erstreckt sich in eine Richtung, die Wortleitung 203a und 203b kreuzt. Ein Elementbildungsbereich 207 ist so gebildet, daß er über der Bitleitung 205 und den Wortleitungen 203a und 203b auf schräge Weise liegt. Ein Speicherknoten 209, der die untere Elektrode des Kondensators bildet, ist in dem Elementbil­ dungsbereich 207 vorgesehen. Der Speicherknoten 209 steht in di­ rektem Kontakt mit dem Halbleitersubstrat (nicht gezeigt) über ein Kontaktloch 211. Die Bitleitung 205 steht in direktem Kontakt mit dem Halbleitersubstrat (nicht gezeigt) über ein Kontaktloch 213.
Fig. 164 ist eine Schnittansicht des in Fig. 163 gezeigten Speicherzellenabschnitt, wobei der Schnitt in der Richtung durch­ geführt ist, die durch den Pfeil A bezeichnet ist. Feldoxidfilme 215 sind in einem Abstand voneinander auf einem Halbleitersub­ strat 201 gebildet. Die Hauptoberfläche des Siliziumsubstrates 201 zwischen den Feldoxidfilmen 215 ist der Elementbildungsbe­ reich 207. Dotierte Bereiche 217a, 217b und 217c sind in einem Abstand voneinander in dem Elementbildungsbereich 207 angeordnet. Die Gateelektroden 203a und 203b sind oberhalb der Hauptoberflä­ che des Siliziumsubstrates 201 gebildet. Ein Gateoxidfilm 219a ist zwischen der Gateelektrode 203a und dem Siliziumsubstrat 201 gebildet. Ein Gateoxidfilm 219b ist zwischen der Gateelektrode 203b und dem Siliziumsubstrat 201 gebildet.
Ein Isolierfilm 221 ist zum Bedecken der Gateelektroden 203a und 203b gebildet. Ein TEOS-(Tetraethylortosilikat)Film 223 ist auf dem Siliziumsubstrat 201 zum Bedecken des Isolierfilmes 221 ge­ bildet. Der TEOS-Film 223 weist ein Durchgangsloch 213 auf, das zum Freilegen des dotierten Bereiches 217d gebildet ist. Eine Bitleitung 205 ist auf dem TEOS-Film 223 gebildet. Die Bitleitung 205 ist elektrisch mit dem dotierten Bereich 217b über das Kon­ taktloch 213 verbunden.
Ein Herstellungsverfahren der in Fig. 163 gezeigten Struktur wird im folgenden beschrieben. Es wird Bezug genommen auf Fig. 165, der Feldoxidfilm 215 zur Elementtrennung wird an einem vorbe­ stimmten Gebiet auf der Hauptoberfläche des Siliziumsubstrates 201 gebildet, in dem LOCOS-(Local Oxidation of Silicon = lokale Oxidation von Silizium)Verfahren verwendet wird. Indem ein dünner Oxidfilm und dann ein polykristalliner Siliziumfilm auf der Hauptoberfläche des Siliziumsubstrates 201 gebildet werden, wor­ auf ein Bemusterungsvorgang folgt, werden die Gateelektroden 203a und 204b und die Gateoxidfilme 219a und 219b. Indem die Gateelek­ troden 203a und 203b und der Feldoxidfilm 215 als Maske benutzt werden, werden Ionen in das Siliziumsubstrat 201 zum Bilden der Dotierten Bereiche 217a bis 217c relativ geringer Konzentration implantiert. Der Isolierfilm 221 wird zum Bedecken der Gateelek­ troden 203a und 203b gebildet. Indem Ionenimplantation durchge­ führt wird, wobei der Isolierfilm 221 als Maske benutzt wird, werden dotierte Bereiche 217a, 217b und 217c relativ hoher Kon­ zentration gebildet. Als Resultat werden dotierte Bereiche 217a, 217b und 217d mit einer LDD-Struktur erhalten.
Wie in Fig. 166 gezeigt ist, wird der TEOS-Film 223 über der gesamten Hauptoberfläche des Siliziumsubstrates 201 gebildet. Ein gestufter Abschnitt, der die darunterliegende Struktur wieder­ gibt, wird an der Oberfläche 223a des TEOS-Filmes 223 gebildet. Wenn die Bitleitung darauf gebildet wird, kann sie unterbrochen werden aufgrund des erzeugten gestuften Abschnittes. Ein Planari­ sierungsvorgang, der im folgenden beschrieben wird, wird zum Ver­ hindern eines derartigen Problemes durchgeführt.
Es wird Bezug genommen auf Fig. 167, ein SOG-(Spinn On Glas = auf Glas schleudern)Film 225 wird auf dem TEOS-Film 223 gebildet. Der SOG-Film 225 weist eine geringe Viskosität auf. Daher wird die Oberfläche 223a des SOG-Filmes 225 planarisiert.
Es wird Bezug genommen auf Fig. 168, die Schicht des SOG-Filmes 225 und des TEOS-Filmes 223 wird zurückgeätzt, so daß die Ober­ fläche 223a des TEOS-Filmes 223 planarisiert wird.
Es wird Bezug genommen auf Fig. 169, ein Resist 227 wird auf dem TEOS-Film 223 gebildet. Das Resist 227 wird belichtet und entwic­ kelt zum Bilden einer Öffnung 227a in dem Resist 227.
Es wird Bezug genommen auf Fig. 170, der TEOS-Film 223 wird se­ lektiv durch Ätzen entfernt, indem das Resist 227 als Maske be­ nutzt wird, so daß ein Kontaktloch 213 gebildet wird, das den dotierten Bereich 217b erreicht. Dann wird das Resist 227 ent­ fernt. Wie in Fig. 167 gezeigt ist, wird die Bitleitung 205 auf TEOS-Film 223 gebildet.
Als nächstes wird eine Struktur und ein Herstellungsverfahren einer Speicherzelle in einem DRAM beschrieben, bei dem ein Kon­ taktloch und ein Herstellungsverfahren dafür angewendet worden sind, wobei eine erste, zweite und dritte Halbleiterspeichervor­ richtung beschrieben werden.
Fig. 171 ist eine Schnittansicht einer ersten Halbleiterspei­ chervorrichtung mit einem gestapelten Kondensator. Eine Speicher­ zelle weist einen Übertragungsgatetransistor (Übertragungstransi­ stor) 1010 und einen Kondensator 1420 auf.
Der Übertragungstransistor 1010 enthält ein Paar von Source-/ Draindiffusionsbereichen 1009, einen Gateoxidfilm 1005 und eine Gateelektrode 1007. Das Paar von Source-/Draindiffusionsbereichen 1009 ist mit einem Abstand zwischen sich in einem Gebiet, das durch einen Isolationsoxidfilm 1003 isoliert ist, in einem Sili­ ziumsubstrat 1001 gebildet. Der Source-/Draindiffusionsbereich 1009 weist eine LDD-(Lightly Doped Drain = leicht dotiertes Drain)Struktur einer Doppelschicht auf, die einen dotierten Be­ reich 1009a relativ geringer Konzentration und einen dotierten Bereich 1009b relativ hoher Konzentration aufweist. Eine Gatee­ lektrode (Wortleitung) 1007 ist auf dem Bereich gebildet, wobei sie von dem Paar der Source-/Draindiffusionsbereiche 1009 einge­ schlossen ist und der Gateoxidfilm 1005 darunter liegt. Ein Iso­ lierfilm 1011 aus Siliziumoxid (SiO2) ist auf der Oberfläche der Gateelektrode 1007 gebildet. Eine Seitenwand 1013 ist zum Bedec­ ken der Seitenwände der Gateelektrode 1007 und des Isolierfilmes 1011 gebildet.
Ein dünner Siliziumoxidfilm 1015 ist über der gesamten Oberfläche des Siliziumsubstrates 1001 so gebildet, daß der Übertragungs­ transistor 1010 bedeckt ist. Ein Kontaktloch 1015a ist in diesem dünnen Siliziumoxidfilm 1015 gebildet. Eine Teiloberfläche von entweder dem Source- oder Draindiffusionsbereich 1009 liegt in dem Kontaktloch 1015a offen. Eine vergrabene Bitleitung 1007 ist zum Kontaktieren des Source-/Draindiffusionsbereiches 1009 über das Kontaktloch 1015a gebildet. Ein Zwischenisolierfilm 1019 ei­ ner Dicke von ungefähr 800 nm (8000 Å) ist über der gesamten Ober­ fläche des Siliziumsubstrates 1001 so gebildet, daß die vergrabe­ ne Bitleitung 1017 bedeckt wird. Ein Siliziumnitridfilm (Si3N4) 1021 einer Dicke von ungefähr 10 nm (100 Å) ist auf der Oberfläche des Zwischenisolierfilmes 1019 gebildet. Ein Kontaktloch 1435 ist so gebildet, daß es die drei Schichten aus dem Siliziumnitridfilm 1021, dem Zwischenisolierfilm 1019 und dem Siliziumoxidfilm 1015 durchdringt. Eine Teiloberfläche des anderen Source-/Draindiffu­ sionsbereichs 1009 liegt in dem Kontaktloch 1435 offen. Ein Kon­ densator 1420 ist so gebildet, daß er in elektrischen Kontakt mit dem Source-/Draindiffusionsbereich 1009 über das Kontaktloch 1435 steht.
Der Kondensator 1420 enthält eine untere Elektrodenschicht (Spei­ cherknoten) 1423, einen dielektrischen Kondensatorfilm 1425 und eine obere Elektrodenschicht (Zellenplatte) 1427. Die untere Elektrodenschicht 1423 ist aus polykristallinem Silizium gebil­ det. Die untere Elektrodenschicht 1423 ist auf der Oberfläche des Siliziumnitridfilmes 1021 zum Kontaktieren des Source-/Draindif­ fusionsbereiches 1009 über das Kontaktloch 1435 gebildet. Der dielektrische Kondensatorfilm 1425 ist zum Bedecken der Oberflä­ che der unteren Elektrodenschicht 1423 gebildet. Die obere Elek­ trode 1427 aus polykristallinem Silizium (Poly-Si) ist zum Bedec­ ken der Oberfläche der unteren Elektrodenschicht 1423 gebildet, wobei der dielektrische Kondensatorfilm 1425 dazwischen vorgese­ hen ist. Ein Isolierfilm 1429 ist zum Bedecken des Kondensators 1420 gebildet.
Ein Verfahren zum Herstellen der in Fig. 171 gezeigten Halblei­ terspeichereinrichtung wird im folgenden beschrieben.
Fig. 172 bis 184 sind Schnittansichten der ersten Halbleiter­ speichervorrichtung mit aufeinanderfolgenden Herstellungsschrit­ ten dafür.
Es wird Bezug genommen auf Fig. 172, ein Isolationsoxidfilm 1003 wird auf einem Siliziumsubstrat 1001 gebildet. Ein Siliziumoxid­ film 1005, der ein Gateoxidfilm wird, wird auf der gesamten Ober­ fläche des Siliziumsubstrates 1001 durch thermische Oxidation oder dergleichen gebildet. Ein polykristalliner Siliziumfilm 1007 und dann ein Siliziumoxidfilm 1011 werden über der gesamten Ober­ fläche des Siliziumsubstrates 1001 durch ein CVD-(Chemical Vapor Deposition = chemisches Dampfabscheiden)Verfahren gebildet. Ein Photoresist wird auf der gesamten Oberfläche des Siliziumoxid­ films 1011 gebildet, wobei er in eine vorbestimmte Konfiguration bemustert wird, indem er belichtet wird, so daß ein Resistmuster 1433a entsteht. Indem das Resistmuster 1433a als Maske benutzt wird, wird der Siliziumoxidfilms 1011 und dann der polykristalli­ ne Siliziumfilm 1007 nacheinander weggeätzt.
Es wird Bezug genommen auf Fig. 173, eine Gateelektrode 1007 aus polykristallinem Silizium wird in einer gewünschten Konfiguration durch diesen Ätzvorgang gebildet. Indem die Gateelektrode 1007, der Isolierfilm 1011 und der Isolationsoxidfilm 1003 als Maske benutzt werden, werden Ionen in die Oberfläche des Siliziumsub­ strates 1001 implantiert. Durch diese Ionenimplantation wird ein dotierter Bereich 1009a relativ niedriger Konzentration in der Oberfläche des Siliziumsubstrates 1001 unterhalb dem unteren Be­ reich der Gateelektrode 1007 gebildet.
Es wird Bezug genommen auf Fig. 174, ein Siliziumoxidfilm 1013 mit im wesentlichen gleichmäßiger Dicke wird über der gesamten Oberfläche des Siliziumsubstrates 1001 zum Bedecken der Gateelek­ trode 1007 und des Isolierfilmes 1011 gebildet. Dann wird aniso­ tropes Ätzen auf diesen Siliziumoxidfilm 1013 angewendet.
Es wird Bezug genommen auf Fig. 175, eine Seitenwand 1013 wird zum Bedecken der Seitenwände der Gateelektrode 1007 und des Iso­ lierfilmes 1011 durch diesen anisotropen Ätzvorgang gebildet. Dann werden Ionen in die Oberfläche des Siliziumsubstrates 1001 unter Benutzung der Gateelektrode 1007, des Isolierfilmes 1011, der Seitenwände 1013 und des Isolationsoxidfilmes 1003 als Maske implantiert. Durch diese Ionenimplantation wird ein dotierter Bereich 1009b relativ hoher Konzentration in dem Siliziumsubstrat 1001 in Kontakt mit dem dotierten Bereich 1009a relativ niedriger Konzentration gebildet. Somit wird ein Source-/Draindiffusions­ bereich 1009 einer LDD-Struktur durch diese dotierten Bereiche 1009a bzw. 1009b niedriger und hoher Konzentration gebildet. Die­ ses Paar von Source-/Draindiffusionsbereichen 1009, der Gateoxid­ film 1005 und die Gateelektrode 1007 bilden den Übertragungstran­ sistor 1010.
Es wird Bezug genommen auf Fig. 176, ein dünner Siliziumoxidfilm 1015 wird über der gesamten Oberfläche des Siliziumsubstrates 1001 so gebildet, daß er den Übertragungstransistor 1010 bedeckt. Ein Photoresist wird an der gesamten Oberfläche des Siliziumoxid­ filmes 1015 angebracht, der dann einem Belichtungsvorgang zum Bemustern in eine gewünschte Konfiguration unterworfen wird. Die­ ses resultiert in ein Resistmuster 1433b. Unter Benutzung des Resistmuster 1433b als Maske wird der Siliziumoxidfilm 1015 ge­ ätzt.
Es wird Bezug genommen auf Fig. 177, ein Kontaktloch 1015a wird diesen Ätzschritt in dem Siliziumoxidfilm 1015 zum Freilegen der Oberfläche von einem des Paares der Source-/Draindiffusionsbe­ reiche 1009 gebildet. Ein polykristalliner Siliziumfilm 1017 wird auf der Oberfläche des Siliziumoxidfilmes 1015 gebildet, und kommt in Kontakt mit dem Source-/Draindiffusionsbereich 1009 über das Kontaktloch 1015a. Ein Siliziumoxidfilm 1019a wird auf der Oberfläche des polykristallinen Silizumfilmes 1017 gebildet.
Es wird Bezug genommen auf Fig. 178, der Siliziumoxidfilm 1019a und dann der polykristalline Siliziumfilm 1017 werden durch Pho­ tolithographie, RIE-(Reactive Ion Etching = Reaktives Ionenätzen) oder dergleichen geätzt. Durch diesen Ätzvorgang wird eine ver­ grabene Bitleitung 1017, die in elektrischem Kontakt mit dem Source-/Draindiffusionsbereich 1009 steht, durch das Kontaktloch 1015a gebildet.
Es wird Bezug genommen auf Fig. 179, ein Siliziumoxidfilm 1019b wird über dem gesamten Siliziumsubstrat 1001 durch VCD gebildet. Ein Resistfilm 1019c, dessen Oberfläche planarisiert worden ist, wird auf der Oberfläche des Siliziumoxidfilmes 1019b gebildet. Dieser Resistfilm 1019c kann durch Anlegen eines SOG-Filmes ge­ bildet werden. Dann werden der Resitsfilm 1019c und der Silizium­ oxidfilm 1019b zurückgeätzt bis zu einem Niveau, das durch die gestrichelte Linie in 179 angezeigt ist.
Es wird Bezug genommen auf Fig. 180, ein Zwischenisolierfilm 1019, dessen Oberfläche im wesentlichen planarisiert ist, wird durch diesen Rückätzvorgang erhalten. Ein Siliziumnitridfilm 1021 von ungefähr 10 nm (100 Å) Dicke wird auf der Oberfläche des Zwi­ schenisolierfilmes 1019 gebildet.
Es wird Bezug genommen auf Fig. 181, ein Photoresist wird auf der ganzen Oberfläche des Siliziumnitridfilmes 1021 gebildet und einem Belichtungsvorgang unterworfen, so daß er in eine gewünsch­ te Konfiguration bemustert wird. Als Resultat wird ein Resistmu­ ster 1433c gebildet. Unter Benutzung des Resistmusters 1433c als eine Maske werden der Siliziumnitridfilm 1021, der Zwischeniso­ lierfilm 1019 und der Siliziumoxidfilm 1015 anisotrop in aufein­ anderfolgender Weise geätzt. Als Resultat wird ein Kontaktloch 1435, das die Oberfläche von entweder dem Source- oder Draindif­ fusionsbereich freilegt, gebildet. Dann wird das Resistmuster 1433c entfernt.
Es wird Bezug genommen auf Fig. 182, ein polykristalliner Sili­ ziumfilm 1423 wird auf der Oberfläche des Siliziumnitridfilm 1021 gebildet und kommt in Kontakt mit dem Source-/Draindiffusionsbe­ reich 1009 über das Kontaktloch 1435.
Er wird Bezug genommen auf Fig. 183, der polykristalline Silizi­ umfilm 1423 wird in eine gewünschte Konfiguration durch Photolithographie, RIE oder ähnliches bemustert, wodurch die untere Elektrodenschicht 1423, die elektrisch mit dem Source-/Draindif­ fusionsbereich 1009 verbunden ist, gebildet wird.
Es wird Bezug genommen auf Fig. 184, ein dielektrischer Konden­ satorfilm 1425 wird so gebildet, daß er die Oberfläche der unte­ ren Elektrodenschicht 1423 bedeckt. Eine obere Elektrodenschicht 1427 aus polykristallinem Silizium wird gebildet, so daß sie die untere Elektrodenschicht 1423 bedeckt, wobei der dielektrische Kondensatorfilm 1425 dazwischenliegt. Die untere Elektroden­ schicht 1423, der dielektrische Kondensatorfilm 1425 und die obe­ re Elektrodenschicht 1427 bilden den Kondensator 1420. Ein Iso­ lierfilm 1429 wird zum Bedecken des Kondensators 1420 gebildet.
Eine zweite Halbleiterspeichervorrichtung wird im folgenden be­ schrieben.
Fig. 185 ist eine Schnittansicht einer zweiten Halbleiterspei­ chervorrichtung. Die Struktur der zweiten Halbleiterspeichervor­ richtung unterscheidet sich von der ersten Halbleiterspeichervor­ richtung in der Struktur ihres Kondensators.
Der Kondensator 1420 der zweiten Halbleiterspeichervorrichtung weist eine untere Elektrodenschicht 1423, einen dielektrischen Kondensatorfilm 1425 und eine obere Elektrodenschicht 1427 auf. Die untere Elektrodenschicht 1423 ist aus polykristallinem Sili­ zium gemacht. Die untere Elektrodenschicht 1423 enthält einen ausgedehnten Bereich 1423a und einen zylindrischen Abschnitt 1423b.
Der ausgedehnte Abschnitt 1423a ist auf der Oberfläche des Siliziumnitridfilmes 1021 gebildet, so daß er in Kontakt mit dem Source-/Draindiffusionsbereich 1009 kommt durch ein Kontaktloch 1435, das den Siliziumnitridfilm 1021, den Zwischenisolierfilm 1019 und Siliziumoxidfilm 1015 durchstößt und die Oberfläche des Source-/Draindiffusionsbereiches 1009 erreicht. Der zylindrische Abschnitt 1423b ist so gebildet, daß er nach oben senkrecht zu der Oberfläche des Siliziumsubstrates 1001 wächst, wobei sein Boden in Kontakt mit dem äußeren Umfangsabschnitt des ausgedehn­ ten Abschnittes 1423a steht. Ein dielektrischer Kondensatorfilm 1425 ist zum Bedecken der Oberfläche der unteren Elektroden­ schicht 1423 gebildet. Eine obere Elektrodenschicht 1427 aus po­ lykristallinem Silizium ist zum Bedecken der unteren Elektroden­ schicht 1423 gebildet, wobei der dielektrische Kondensatorfilm 1425 dazwischen vorgesehen ist.
Die Strukturen der Elemente, die nicht den Kondensator 1420 bil­ den, sind bei der zweiten Halbleiterspeichervorrichtung im we­ sentlichen gleich denen der ersten Halbleiterspeichervorrichtung, und daher wird die Beschreibung nicht wiederholt.
Das Herstellungsverfahren für die zweite Halbleiterspeicherein­ richtung mit dem oben beschriebenen zylindrischen gestapelten Kondensator wird im folgenden beschrieben.
Fig. 186 bis 191 sind Schnittansichten der zweiten Halbleiter­ speichervorrichtung, die die Herstellungsschritte davon zeigen. Der Vorgang, der dem in Fig. 186 gezeigten Schritt vorangeht, ist ähnlich den Herstellungsschritten der ersten Halbleiterspei­ chervorrichtung, und daher wird die Beschreibung nicht wieder­ holt.
Es wird Bezug genommen auf Fig. 187, ein Isolierfilm 1431 wird auf der gesamten Oberfläche des polykristallinen Siliziumfilmes 1423a gebildet. Der Isolierfilm 1431 wird bemustert in eine ge­ wünschte Konfiguration durch Photolithographie, RIE oder derglei­ chen. Indem dieser bemusterte Isolierfilm 1431 als Maske benutzt wird, wird der polykristalline Siliziumfilm 1423a geätzt. Als Resultat wird der ausgedehnte Abschnitt 1423a, der über das Kon­ taktloch 1435 elektrisch mit dem Source-/Draindiffusionsbereich verbunden ist, gebildet.
Es wird Bezug genommen auf Fig. 188, ein polykristalliner Sili­ ziumfilm 1423b wird über dem gesamten Siliziumsubstrat 1001 so gebildet, daß der verbleibende Isolierfilm 1431 und der ausge­ dehnte Abschnitt 1423a bedeckt werden. Der polykristalline Sili­ ziumfilm 1423b wird einem anisotropen Ätzen unterworfen, bis die Oberfläche des Siliziumnitridfilmes 1021 freiliegt.
Es wird Bezug genommen auf Fig. 189, ein zylindrischer Abschnitt 1423b in der Art eines Seitenwandabstandsstückes wird durch die­ sen anisotropen Ätzvorgang zum Bedecken der Seitenwand des Iso­ lierfilmes 1431 gebildet. Der Boden des zylindrischen Abschnittes 1423b ist in Kontakt mit dem äußeren Umfang des ausgedehnten Ab­ schnittes 1423a.
Dann wird der Isolierfilm 1431, der den Innenbereich des zylin­ drischen Abschnittes 1423b füllt, durch Ätzen entfernt. Bei die­ sem Ätzvorgang dient der Siliziumnitridfilm 1021 zum Schützen der Oberfläche des Zwischenisolierfilm 1019.
Es wird Bezug genommen auf Fig. 190, eine untere Elektroden­ schicht 1423 aus dem ausgedehnten Abschnitt 1423a und dem zylin­ drischen Abschnitt 1423b wird durch diesen Ätzvorgang gebildet.
Es wird Bezug genommen auf Fig. 191, ein dielektrischer Konden­ satorfilm 1425 wird zum Bedecken der Oberfläche der untere Elek­ trodenschicht 1423 gebildet. Eine obere Elektrodenschicht 1427 aus polykristallinem Silizium wird zum Bedecken der Oberfläche der untere Elektrodenschicht 1423 gebildet, wobei der dielektri­ sche Kondensatorfilm 1425 dazwischen vorgesehen wird. Somit wird ein Kondensator 1420 mit einer unteren Elektrodenschicht 1423, einem dielektrischen Kondensatorfilm 1425 und einer oberen Elek­ trodenschicht 1427 gebildet. Dann wird ein Isolierfilm 1429 zum Bedecken des Kondensators 1420 gebildet, wodurch die in Fig. 185 gezeigte Struktur erhalten wird.
Solch ein zylindrischer gestapelter Kondensator ist z. B. in JP 62-286270 A in JP 1-257265 A und in "VL Symposium" 1989, Seiten 69 und 70 offenbart.
Eine dritte Halbleiterspeichervorrichtung mit einem gestapelten Kondensator mit Rippen wird im folgenden beschrieben.
Fig. 192 ist eine Schnittansicht der dritten Halbleiterspeicher­ vorrichtung. Es wird Bezug genommen auf Fig. 129, eine Speicher­ zelle ist in einem Bereich gebildet, die durch einen Isolations­ oxidfilm 1503 auf einem Siliziumsubstrat 1501 isoliert ist. Diese Speicherzelle enthält einen Übertragungstransistor 1510 und einen Kondensator 1520.
Der Übertragungstransistor 1510 enthält ein Paar von Source­ /Draindiffusionsbereich 1509, einen Gateoxidfilm 1505 und eine Gateelektrode 1507. Das Paar von Source-/Draindiffusionsbereichen 1509 ist auf der Oberfläche des Siliziumsubstrates 1501 mit einem vorbestimmten Abstand dazwischen gebildet. Die Gateelektrode (Wortleitung) 1507 ist auf einem Bereich gebildet, der von dem Paar Source-/Draindiffusionsbereich 1509 eingeschlossen ist, wo­ bei der Gateoxidfilm 1505 darunter vorgesehen ist. Eine Verbin­ dungsschicht 1507, die als Wortleitung dient, ist auf der Ober­ fläche des Isolationsoxidfilmes 1503 gebildet.
Ein Isolierfilm 1511 ist über der gesamten Oberfläche des Silizi­ umsubstrates 1501 so gebildet, daß er den Übertragungstransistor 1510 und die Verbindungsschicht 1507 bedeckt. Ein Kontaktloch 1511a ist in dem Isolierfilm 1511 gebildet. Eine Teiloberfläche von einem der Source-/oder Draindiffusionsgebiete 1508 liegt in dem Kontaktloch 1511a offen. Eine vergrabene Bitleitung 1503 ist auf der Oberfläche des Isolierfilmes 1511 so gebildet, daß sie über das Kontaktloch 1511a in Kontakt mit dem Source-/Draindiffu­ sionsbereich 1509 kommt.
Ein Siliziumnitridfilm (SiN) 1515 ist zum Bedecken der vergrabe­ nen Bitleitung 1513 gebildet. Ein Kontaktloch 1535 ist so gebil­ det, daß es die zwei Schichten des Siliziumnitridfilmes 1515 und des Isolierfilmes 1511 durchstößt. Eine Teiloberfläche des ande­ ren Source-/Draindiffusionsbereiches 1509 liegt in dem Kontakt­ loch 1535 offen. Ein Kondensator 1520 ist so gebildet, daß er über das Kontaktloch 1535 in elektrischen Kontakt mit dem Source­ /Draindiffusionsbereich 1509 kommt.
Der Kondensator 1520 enthält eine untere Elektrodenschicht 1521, einen dielektrischen Kondensatorfilm 1523 und eine obere Elektro­ denschicht 1525. Die untere Elektrodenschicht 1521 weist einen ersten Abschnitt 1521a und einen zweiten Abschnitt 1521b aus po­ lykristallinem Silizium auf. Die untere Elektrodenschicht 1521 weist eine Rippenstruktur, d. h. eine Struktur mit Seitenplatten auf. Genauer gesagt, der erste und zweite Abschnitt 1521a und 1521b, die aus dem obigen Siliziumnitridfilm 1515 gebildet sind, weisen eine beschichtete Struktur mit vorbestimmten Abständen dazwischen auf. Der zweite Abschnitt 1521b berührt den ersten Abschnitt 1521a und auch den Source-/Draindiffusionsbereich 1509 über das Kontaktloch 1535. Der erste und zweite Abschnitt 1521a und 1521b weisen eine Konfiguration gemäß der Oberflächenkonfigu­ ration des unterliegenden Siliziumnitridfilm 1515 auf. Ein die­ lektrischer Kondensatorfilm 1523 ist zum Bedecken der Oberfläche der unteren Elektrodenschicht 1521 gebildet. Die obere Elektro­ denschicht 1525 ist zum Bedecken der Oberfläche der unteren Elek­ trodenschicht 1521 gebildet, wobei der dielektrische Kondensator­ film 1523 dazwischen gebildet ist.
Ein Verfahren zum Herstellen der dritten Halbleiterspeichervor­ richtung wird im folgenden beschrieben.
Fig. 193 bis 198 sind Schnittansichten der dritten Halbleiter­ speichervorrichtung, die deren Herstellung zeigen. Es wird Bezug genommen auf Fig. 193, ein Isolationsoxidfilm 1503 wird auf der Oberfläche eines Siliziumsubstrates 1501 gebildet. Ein dünner Siliziumoxidfilm 1505, der der Gateoxidfilm wird, wird über der gesamten Oberfläche des Siliziumsubstrates 1501 gebildet. Eine Gateelektrode (Wortleitung) 1507, die in einer vorbestimmten Form gemustert ist, wird auf der Oberfläche des Siliziumoxidfilmes 1505 gebildet. Durch Ionenimplantation, wobei die Gateelektrode 1507 und der Isolationsoxidfilm 1503 als Maske benutzt werden, wird ein Source-/Draindiffusionsbereich 1509 in der Oberfläche des Siliziumsubstrates 1501 so gebildet, daß der untere Bereich der Gateelektrode 1507 dadurch eingeschlossen wird. So wird der Transistor 1510 gebildet.
Es wird Bezug genommen auf Fig. 194, ein Isolierfilm 1511 wird zum Bedecken der Gateelektrode 1507 gebildet. Ein Kontaktloch 1511a, das eine Teiloberfläche von einem der Source-/Draindiffu­ sionsbereiche 1509 freiliegt, das es die zwei Schichten aus dem Isolierfilm 1511 und dem Siliziumoxidfilm 1505 durchstößt. Eine Vergrabene Bitleitung 1513 wird auf der Oberfläche des Isolier­ filmes 1511 zum Kontaktieren des Source-/Draindiffusionsbereiches 1509 über das Kontaktloch 1511a gebildet.
Es wird Bezug genommen auf Fig. 195, ein Siliziumnitridfilm 1515 wird über der ganzen Oberfläche des Siliziumsubstrates 1511 zum Bedecken der vergrabenen Bitleitung 1513 gebildet. Ein Silizium­ oxidfilm 1531, ein erster polykristalliner Siliziumfilm 1521a und ein Siliziumoxidfilm 1533 von im wesentlichen gleicher Dicke wer­ den nacheinander auf der Oberfläche des Siliziumnitridfilmes 1515 gebildet. Dann wird ein Kontaktloch 1535, das die Oberfläche des anderen Source-/Draindiffusionsbereiches 1509 freilegt, durch Photolithographie und RIE gebildet, wobei es den Siliziumoxidfilm 1533, den ersten polykristallinen Siliziumfilm 1521a, den Silizi­ umoxidfilm 1531, den Siliziumnitridfilm 1515, den Isolierfilm 1511 und den Siliziumoxidfilm 1505 durchstößt.
Es wird Bezug genommen auf Fig. 196, ein zweiter polykristalli­ ner Siliziumfilm 1521b wird über der gesamten Oberfläche des Si­ liziumoxidfilmes 1533 gebildet, so daß er in Kontakt mit dem Source-/Draindiffusionsbereich 1509 durch das Kontaktloch 1535 kommt. Der zweite polykristalline Siliziumfilm 1521b, der Silizi­ umoxidfilm 1533 und der erste polykristalline Siliziumfilm 1521a werden nacheinander durch Photolithographie, RIE und dergleichen weggeätzt. Durch diesen Ätzvorgang werden der erste und er zweite Abschnitt 1521a und 1521b, die die untere Elektrodenschicht 1521 darstellen, aus dem ersten und zweiten polykristallinen Silizi­ umfilm 1521a und 1521b gebildet. Die untere Elektrodenschicht 1521 wird so gebildet, daß sie in elektrischem Kontakt mit dem Source-/Draindiffusionsbereich 1509 über das Kontaktloch 1535 steht. Dann wird durch ein Flußsäure-(HF)Mittelvorgang der Sili­ ziumfilm 1531 und 1535 entfernt, so daß die in Fig. 137 gezeigte Struktur erzielt wird.
Es wird Bezug genommen auf Fig. 198, ein dielektrischen Konden­ satorfilm 1523 wird zum Bedecken der Oberfläche der unteren Elek­ trodenschicht 1521 gebildet. Eine obere Elektrodenschicht 1525 wird zum Bedecken der unteren Elektrodenschicht 1521 gebildet, wobei der dielektrischen Kondensatorfilm 1523 dazwischenliegt. Somit ein Kondensator 1520 durch die untere Elektrodenschicht 1521, den dielektrischen Kondensatorfilm 1523 und die obere Elek­ trodenschicht 1525 gebildet.
Ein solcher gestapelter Kondensator mit Rippen ist in IEDM 88, Seiten 592 bis 595 von T.EMA u. a. offenbart.
Das Kontaktloch und das Verfahren zu dessen Herstellung weisen das Problem auf, das im folgenden dargestellt wird.
Um mit der Zunahme der Integrationsdichte eines DRAM fertig zu werden, ist Miniaturisierung auch in dem Speicherzellenabschnitt notwendig. Genauer gesagt, eine Speicherzelle mit einem Wieder­ holungsabstand von 1,3 μm zwischen Wortleitungen (Gateelektroden) 203a und 203b wird nun betrachtet, wie sie in Fig. 199 gezeigt ist. Bei solch einer Speicherzelle mit einem Wiederholungsabstand von 1,3 μm beträgt der Abstand zwischen den Wortleitungen 203a und 203b 0,8 μm, wenn die Breite einer Wortleitung 203a 0,5 μm beträgt. Die minimale Größe der Öffnung 227a in dem Resist 227 (vergleiche Fig. 169) beträgt 0,5 μm wegen der gegenwärtigen Begrenzung der Photolithographietechnik. Unter solch einer Beschränkung beträgt der Abstand zwischen dem Kontaktloch 213 und der Wortleitung 223a oder 223b etwa 0,15 μm. Das bedeutet, daß der Abstand von 0,15 μm zwischen dem Kontaktloch 213 und der Wortleitung 203a oder 203b den Überlappungsspielraum einnimmt, der zwischen der Bitleitung 205 und der Wortleitung 203a oder 203b vorgesehen ist.
Die Überlappungsgenauigkeit der Photolithographie beträgt gegen­ wärtig ungefähr 0,18 μm auf dem Niveau der Massenproduktion. Das bedeutet, daß das Kontaktloch 213 so gebildet werden kann, daß es über der Wortleitung 203a oder 203b liegt, wenn die gegenwärtige Überlappungsgenauigkeit genommen wird. In solch einem Fall tritt ein Kurzschluß zwischen der Bitleitung 205 und der Wortleitung 203a oder 203b auf.
Fig. 200 und Fig. 201 bis 203 sind Draufsichten bzw. Schnitt­ ansichten zum Beschreiben des Problemes, das auftritt, wenn eine Speicherzelle mit einem Wiederholungsabstand von 1,3 μm gebildet werden soll. Wie in Fig. 200 gezeigt ist, gibt es die Möglich­ keit, daß die Öffnung 227a in dem Resists 227 (vergleiche Fig. 169) um 0,13 μm horizontal von dem Zentrum der Ausrichtung ver­ schoben ist, wenn die gegenwärtige Überlappungsgenauigkeit der Photolithographie in Betracht gezogen wird, wodurch sich die Öff­ nung 227a und die Wortleitung 203a teilweise überlappen.
Fig. 201 ist eine Schnittansicht der Fig. 200, die entlang der Linie B-B genommen ist. Wenn der TEOS-Film 223 anisotrop geätzt wird, indem das Resist 227 als Maske benutzt wird und der Zustand von Fig. 201 gegeben ist, wird die Seite der Wortleitung (Gate­ elektrode) 203a offengelegt, wie in Fig. 202 gezeigt ist. Wenn die Bitleitung 205 nach dem Entfernen des Resists 227 gebildet wird, tritt ein Kurzschluß zwischen der Bitleitung 205 und der Wortleitung 203a auf, die in Fig. 203 gezeigt ist. Das heißt, es gab das Problem des Kurzschlusses zwischen einer Bitleitung und einer Wortleitung bei dem oben beschriebenen Kontaktloch und dem oben beschriebenen Herstellungsverfahren dafür.
Ein Verfahren zum Vorsehen eines Kontaktloches mit einem Öff­ nungsdurchmesser kleiner als die minimale Abmessung, die durch Photolithographie erreicht werden kann, ist in der JP 62-86715 A offenbart. Dieses Verfahren wird unter Bezugnahme auf die Fig. 204 bis 207 beschrieben. Es wird Bezug genommen auf Fig. 204, ein dotierter Bereich 233 ist in der Hauptoberfläche eines Halb­ leitersubstrates 231 gebildet. Ein Zwischenisolierfilm 235 ist auf dem Halbleitersubstrat zum Bedecken des dotierten Bereiches 233 gebildet. Ein Resist 237 ist auf dem Zwischenisolierfilm 235 gebildet. Der Öffnungsdurchmesser einer Öffnung 237a des Resists 237 ist von der minimalen Abmessung, die gegenwärtig durch die Photolithographietechnik erreicht werden kann. Der Zwischeniso­ lierfilm 235 wird selektiv geätzt, wobei das Resist 237 als Maske benutzt wird, wodurch dieser Ätzvorgang gestoppt wird, gerade bevor der dotierte Bereich 233 erreicht wird. Somit wird ein er­ stes Loch 239 in dem Zwischenisolierfilm 235 gebildet.
Es wird Bezug genommen auf Fig. 205, das Resist 237 wird ent­ fernt, und ein polykristalliner Siliziumfilm 241 wird über allem gebildet.
Es wird Bezug genommen auf Fig. 206, ein gesamtes Ätzen wird an dem polykristallinen Siliziumfilm 241 durchgeführt, so daß eine Seitenwandschicht 241a aus polykristallinem Silizium an der Sei­ ten des ersten Loches 239 gebildet wird. Dann wird ein Resist 245 über allem gebildet. Der Zwischenisolierfilm 235 wird selektiv geätzt, indem das Resist 245 und die Seitenwandschicht 241a als Maske benutzt werden, so daß ein zweites Loch (Kontaktloch) 243 gebildet wird, das den dotierten Bereich 233 freilegt. Da die Seitenwandschicht 241a als Maske benutzt wird, ist der Öffnungs­ durchmesser des Kontaktloches 243 kleiner als minimale Abmessung, die durch Photolithographie gebildet werden kann.
Es wird Bezug genommen auf Fig. 207, die Oberfläche der Seiten­ wandschicht 241a wird oxidiert, so daß ein Oxidfilm 247 gebildet wird. Dann wird ein Aluminiumfilm 249 über der gesamten Oberflä­ che gebildet. Der Aluminiumfilm 249 ist elektrisch mit dem do­ tierten Bereich 233 über das Kontaktloch 243 verbunden.
Das obige Vorgehen enthält das Problem, das im folgenden ausge­ führt wird. Es gibt die Möglichkeit einer unebenen Oberfläche des polykristallinen Siliziumfilmes aufgrund von Korngrenzen. Fig. 208 zeigt den Fall, in dem der polykristalline Siliziumfilm 241 auf dem Zwischenisolierfilm 235 gebildet ist. Es gibt einen kon­ vexen Abschnitt 241b aufgrund von kristalliner Kornbildung in dem polykristallinen Siliziumfilm 241. Ein gesamtes Ätzen des poly­ kristallinen Siliziumfilmes 241 mit dem an der Seitenwand des ersten Loches 239 gebildeten konvexen Abschnittes 241b resultiert in der in Fig. 209 gezeigten Konfiguration.
Es wird Bezug genommen auf Fig. 209, die gestrichelte Linie in­ nerhalb der Seitenwandschicht 241a der rechten Seite zeigt die Oberfläche der Seitenwandschicht 241a an, wenn es keinen konvexen Abschnitt 241b gibt. Die Abmessung der Öffnung, die durch die rechte Seitenwandschicht 241a und die linke Seitenwandschicht 241a definiert ist, wird durch L1 und L2 gezeigt. L1 und L2 zeigen den Fall, in dem der konvexe Abschnitt 241b nicht vorhanden ist bzw. vorhanden ist in dem polykristallinen Siliziumfilm 241. Es kann erkannt werden, daß die Abmessung der Öffnung, die durch die rechte Seitenwandschicht 241a und die linke Seitenwandschicht 241a definiert wird, sich in Abhängigkeit von der Unebenheit der Oberfläche des polykristallinen Siliziumfilmes 241 ändert. Das bedeutet, daß der Durchmesser des Kontaktloches, das gebildet wird, indem dies als Maske benutzt wird, nicht konstant ist. Da­ her kann das Kontaktloch nicht mit einer überlegenen Steuerbar­ keit des Öffnungsdurchmessers hergestellt werden.
Die oben beschriebene erste, zweite und dritte Halbleiterspei­ chervorrichtungen weisen Probleme auf, wie sie im folgenden be­ schrieben werden.
Wenn die Integrationsdichte eines DRAM erhöht werden soll, ist die Reduktion der Größe einer Speicherzelle unvermeidbar. Gemäß der Reduktion der Speicherzellengröße wird der Wiederholungsab­ stand zwischen Wortleitungen ebenfalls verringert. Jene mit einer Abmessung L0 von 0,6 μm zwischen den Wortleitungen (Gateelektro­ den) 1007, wie sie in Fig. 171 gezeigt sind, werden jetzt stu­ diert. Der Öffnungsdurchmesser LC eines Kontaktloches 1435 ist auf 0,4 μm von dem Gesichtspunkt der Photolithographietechnik her begrenzt. (Es ist anzumerken, daß diese Bedingung auf einer Ent­ wicklungsregel beruht, die sich von dem oben beschriebenen Pro­ blemen des Kontaktloches und seines Herstellungsverfahrens unter­ scheiden.) Unter solchen Umständen beträgt die Abmessung LD zwi­ schen dem Kontaktloch 1435 und der Wortleitung 1007 0,1 μm. Das bedeutet, daß die Abmessung LD von 0,1 μm zwischen der Wortleitung 1007 und dem Kontaktloch 1435 der Überlappungsspielraum der Maske zu dem Zeitpunkt der Bildung des Kontaktloches 1435 ist.
Die Überlappungsgenauigkeit einer Maske durch Photolithographie beträgt jedoch ungefähr 0,18 μm bei der Massenproduktion. Daher ist es möglich, daß die untere Elektrodenschicht 1435 und die Wortleitung 1007 in Kontakt miteinander kommen bei der Bedingung des oben beschriebenen Überlappungsspielraumes. Dieses Problem wird im folgenden im einzelnen erläutert. Fig. 210 bis 212 sind Schnittansichten von Strukturen, bei denen eine untere Elek­ trodenschicht und eine Wortleitung in Kontakt miteinander gebil­ det sind, wobei die Herstellungsschritte dafür gezeigt werden. Es wird Bezug genommen auf Fig. 210, zuerst wird ein Resistmuster 1433c auf einem Siliziumnitridfilm 1021 beim Bilden eines Kon­ taktloches in einem Zwischenisolierfilm 1019 gebildet, das einen Source-/Draindiffusionsbereich 1009 erreicht. Während dieses Her­ stellungsschrittes kann das Zentrum eines Lochmusters 1434 des Resistmusters 1433c (die strichpunktierte Linie Q-Q) innerhalb eines Bereiches von 0,18 μm nach links oder rechts von dem Aus­ richtungszentrum (die strichpunktierte Linie P-P) versetzt wer­ den, wodurch es eine Versetzung von LE gibt. Eine Versetzung von LE, die den Überlappungsspielraum von 0,1 μm überschreitet, resul­ tiert in der in Fig. 211 gezeigten Struktur. Wenn der Silizium­ nitridfilm 1021, der Zwischenisolierfilm 1019, der Siliziumoxid­ film 1015 anisotrop geätzt werden, indem das Resistmuster 1433 als Maske benutzt wird, das eine Versetzung LE aufweist, die 0,1 μm überschreitet, wird die Seitenfläche der Wortleitung 1007 von der Seitenwand des Kontaktloches 1435a freigelegt. Wenn das Resistmuster 1433c dann entfernt wird, so daß ein Kondensator 1420 in diesem Zustand gebildet wird, tritt ein Kurzschluß zwi­ schen der unteren Elektrodenschicht 1423 und der Wortleitung 1007 auf, wie in Fig. 212 gezeigt ist.
Es gibt daher das Problem, daß ein Kurzschluß zwischen einer Elektrode des Kondensators und einer Wortleitung auftritt, wenn die Speicherzellengröße als Reaktion auf die Erhöhung der Integra­ tionsdichte des DRAM verringert wird.
Im allgemeinen ist die Kapazität eines Kondensators proportional zu den sich gegenüberliegenden Flächen der Elektroden und umge­ kehrt proportional zu der Dicke des dielektrischen Kondensator­ filmes. Daher ist es wünschenswert, die sich gegenüberliegende Fläche zwischen den Elektroden in einem Kondensator von dem Ge­ sichtspunkt der Erhöhung der Kondensatorkapazität zu erhöhen. Dagegen muß die Speicherzellengröße verringert werden, wenn die Integrationsdichte in einem DRAM erhöht werden soll. Als Antwort auf die Reduktion der Speicherzellengröße wird die planare beleg­ te Fläche des Kondensators folglich verringert.
Es wird Bezug genommen auf Fig. 171, die die Kondensatorstruktur der ersten Halbleiterspeichervorrichtung zeigt. Der Oberflächen­ bereich der unteren Elektrodenschicht 1423, die der oberen Elek­ trodenschicht 1427 gegenüberliegt, weist eine relativ planare Oberfläche auf. Die untere Elektrodenschicht 1423 weist eine Kon­ figuration auf, die sich horizontal erstreckt. Daher wird die Fläche der Oberfläche der unteren Elektrodenschicht 1423 deutlich im Verhältnis zu der Verringerung der planaren besetzten Fläche verringert, wodurch eine Verringerung der sich gegenüberliegenden Fläche der Elektroden in einem Kondensator resultiert. Dieses bedeutet, daß der in einem Kondensator gespeicherte Ladungsbetrag (der Ladungsbetrag, der in einer 1-Bit-Speicherzelle gespeichert ist, verringert wird. Wenn der in einer Speicherzelle von einem Bit gespeicherte Ladungsbetrag kleine als ein vorbestimmter Wert wird, wird der Betrieb des DRAMs als Speicherbereich unsicher, wodurch seine Zuverlässigkeit verschlechtert wird.
Es wird Bezug genommen auf Fig. 185, die die Kondensatorstruktur der zweiten Halbleiterspeichervorrichtung zeigt, die untere Elek­ trodenschicht 1423 weist einen zylindrischen Abschnitt 1423b auf, der sich senkrecht zu der Oberfläche des Halbleitersubstrates nach oben erstreckt. Die Fläche der Oberfläche des zylindrischen Abschnittes 1423b zeigt fast keine Verringerung, selbst wenn die planare belegte Fläche verringert wird. Das bedeutet, daß die Kapazität des Kondensators sichergestellt werden kann, indem die Höhe des zylindrischen Abschnittes 1423b gesteuert wird, selbst wenn die Größe der Speicherzelle gemäß der Zunahme der Integra­ tionsdichte verringert wird. Wenn jedoch die Höhe des zylindri­ schen Abschnittes 1423b vergrößert wird, erhöht sich der Stufen­ unterschied zwischen dem Speicherzellenbereich und dem peripheren Schaltungsbereich. Daher wird die Musterbildung einer Verbin­ dungsschicht, die sich über zwei Bereiche erstreckt, aufgrund der Beschränkung der Schärfentiefe des Belichtungsapparates ver­ schlechtert. Das bedeutet, daß die Höhe des zylindrischen Ab­ schnittes 1423b begrenzt ist, was zu eine Begrenzung der Kapazi­ tät eines Kondensators 1420 führt. In dem Fall, in dem die Inte­ grationsdichte weiter erhöht wird, wird der in einer Speicherzel­ le von einem Bit gespeicherte Ladungsbetrag niedriger als ein vorbestimmter Wert werden, wodurch der DRAM, der als Speicherbe­ reich dient, eine unzuverlässige Tätigkeit zeigt, wie es der Fall ist in der oben beschriebenen zylindrischen Kondensatorstruktur.
Folglich gab es das Problem, daß die Zuverlässigkeit verschlech­ tert wird, wenn die Größe der Speicherzelle als Reaktion auf die Zunahme der Integrationsdichte verringert wird, wobei eine unzu­ verlässige Tätigkeit des DRAMs folgt. Das Problem der dritten Halbleiterspeichereinrichtung wird im folgenden beschrieben.
Es wird Bezug genommen auf Fig. 195, ein erster polykristalliner Siliziumfilm 1531a, der ein Abschnitt der unteren Elektroden­ schicht wird, wird auf der Oberfläche des Siliziumoxidfilmes 1531 gebildet. Es gibt einen gestuften Abschnitt an der Oberfläche des Siliziumoxidfilmes 1531, der dem gestuften Abschnitt der darun­ terliegenden Schicht wiedergibt. Wenn daher der erste polykri­ stalline Siliziumfilm 1521a dem anisotropen Ätzen ausgesetzt wird, wie in Fig. 196 gezeigt ist, verbleiben Reste des Silizium­ oxidfilmes 1521a entlang des Seitenwandabschnittes an dem ge­ stuften Abschnitt der Oberfläche des Siliziumoxidfilmes 1531, wodurch die in Fig. 213A und 213B gezeigten Strukturen resultie­ ren.
Fig. 231A ist eine Draufsicht, die schematisch die Struktur zeigt, wenn ein Rest an dem gestuften Abschnitt an der Oberfläche des Siliziumoxidfilmes 1531 verbleibt. Fig. 213B ist eine Schnittansicht entlang der Linie R-R von Fig. 213A. Es wird Be­ zug genommen auf Fig. 213A und 213B, die Ätzreste 1522a und 1522b des polykristallinen Siliziumfilmes 1521a sind entlang der Seitenwand des gestuften Abschnittes des Siliziumoxidfilmes 1531 zu sehen. Es ist anzumerken, daß der Rest 1522a einen Kontakt mit dem Kondensator 1020 bildet.
Dann wird eine Flußsäurebehandlung zum Wegätzen der Siliziumoxid­ filme 1531 und 1533 durchgeführt. Da dieses Ätzen auf isotrope Weise durchgeführt wird, wird der Oxidfilm 1531, der unter den Resten 1522a und 1522b liegt, vollständig entfernt. Dieses voll­ ständige Entfernen des Siliziumoxidfilmes 1531 bewirkt, daß sich der Rest 1522b von dem Siliziumsubstrat löst. Der Rest 1522a ver­ bleibt jedoch in einem Zustand, indem er den Kondensator 1020 überbrückt, selbst wenn die unterliegende Schicht entfernt wird. Somit verbleibt eine Mehrzahl von Kondensatoren 1020 in elek­ trisch verbundener Weise aufgrund des Restes 1522a. Es ist auch möglich, daß sich der Rest 1522b, der sich von dem Halbleitersub­ strat gelöst hat und in dem Flußsäuremittel schwimmt, wieder an dem Halbleitersubstrat ansetzt und eine elektrische Verbindung zwischen der Mehrzahl von Kondensatoren bildet. Wenn eine Mehr­ zahl von Kondensatoren 1020 in elektrisch verbundene Weise ver­ bleibt, kann das Speichern und Löschen der Daten durch Ladungs­ speicherung eines Kondensators nicht selektiv zwischen den Spei­ cherzellen durchgeführt werden.
Es ist daher Aufgabe der vorliegenden Erfindung, eine Halbleiter­ vorrichtung mit einem Kontaktloch eines Öffnungsdurchmessers vor­ zusehen, der kleiner als die minimale Abmessung ist, die mit Pho­ tolithographietechnik erreicht werden kann, und es soll ein Her­ stellungsverfahren dafür angegeben werden.
Diese Aufgabe wird gelöst durch ein Herstellungsverfahren für eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 1, 9, 16, 26, 33, 37 oder 40.
Insbesondere weist ein erfindungsgemäßes Verfahren zum Herstellen einer Halbleitervorrichtung die folgenden Schritte auf: Bilden eines ersten Filmes auf einem Halbleitersubstrat, Bilden einer Ätzmaske auf dem ersten Film, die eine Öffnung aufweist, die teilweise eine Oberfläche des ersten Filmes offenlegt, Bilden eines ersten Loches mit einer Seitenwand und einer Bodenwand des ersten Filmes, indem selektiv der erste Film unter Benutzung der Ätzmaske geätzt wird, Entfernen der Ätzmaske, Bilden eines zwei­ ten Loches mit einer Seitenwand und einer Bodenwand des zweiten Filmes und einem Durchmesser kleiner als der des ersten Loches, indem ein zweiter Film aus einem Material gebildet wird, das eine Unterätzeigenschaft identisch zu der des ersten Filmes aufweist, auf dem ersten Film einschließlich der Seitenwand und dem Boden des ersten Loches, und Bilden eines dritten Loches mit einer Sei­ tenwand, die mit der Seitenwand des zweiten Loches übereinstimmt, indem der erste und zweite Film anisotrop geätzt werden.
Gemäß einer bevorzugten Ausbildung des Herstellens einer Halblei­ terspeichervorrichtung der vorliegenden Erfindung wird das aniso­ trope Ätzen des ersten und zweiten Filmes unter Benutzung eines Gases durchgeführt, das CO-Gas aufweist, das zu CF-Gas hinzuge­ fügt ist.
Bei dem Verfahren zum Herstellen einer Halbleitervorrichtung ge­ mäß einem Aspekt der vorliegenden Erfindung wird der erste Film selektiv geätzt, wobei die Ätzmaske benutzt wird. Durch dieses Ätzen wird das erste Loch mit einer Seitenwand und einer Boden­ wand des ersten Filmes gebildet. Durch Bilden auf dem ersten Film einschließlich der Seitenwand und der Bodenwand des ersten Loches eines zweiten Filmes aus einem Material, das eine untere Ätzei­ genschaft gleich der des ersten Filmes aufweist, wird ein zweites Loch mit einer Seitenwand und einer Bodenwand des zweiten Filmes und einem Durchmesser kleiner als der des ersten Loches gebildet. Indem der erste und zweite Film anisotrop geätzt werden, kann ein drittes Loch mit einer Seitenwand, das zu der Seitenwand des zweiten Loches paßt, gebildet werden. Da die Seitenwand des drit­ ten Loches zu der Seitenwand des zweiten Loches paßt, wird der Durchmesser des dritten Loches kleiner als der des ersten Loches. Wenn daher der Durchmesser des ersten Loches der der minimalen Abmessung ist, die durch Photolithographie erhalten werden kann, wird der Durchmesser des dritten Loches kleiner als die minimale Abmessung, die durch Photolithographie erhalten werden kann. Ebenfalls weist der obere Schichtabschnitt der Seitenwand des dritten Loches eine glatte Neigung auf, da beim Bilden des drit­ ten Loches keine Ätzmaske benutzt wird.
Gemäß einem anderen Aspekt der vorliegenden Erfindung enthält das Herstellungsverfahren für eine Halbleitervorrichtung die folgen­ den Schritte: Bilden eines ersten Filmes auf einem Halbleitersub­ strat, Bilden einer Ätzmaske auf dem ersten Film mit einer Öff­ nung aufweist, die eine Teiloberfläche des ersten Filmes frei­ legt. Bilden eines ersten Loches mit einer Seitenwand und einer Bodenwand aus dem ersten Film und einem Durchmesser, der sich zu dem Halbleitersubstrat verringert, indem der erste Film selektiv und anisotrop unter Benutzung der Ätzmaske geätzt wird, Entfernen der Ätzmaske und Bilden eines zweiten Loches mit einer Seiten­ wand, die zu der Seitenwand des ersten Loches paßt, indem der erste Film anisotrop geätzt wird.
Bei einem Verfahren des Erzeugens einer Halbleitervorrichtung gemäß dem anderen Aspekt der vorliegenden Erfindung wird ein er­ ster Film selektiv unter Benutzung einer Ätzmaske geätzt. Durch dieses Ätzen wird ein Loch mit einer Seitenwand und einer Boden­ wand aus dem ersten Film und einem Durchmesser gebildet, der sich zu dem Halbleitersubstrat hin verringert, gebildet. Genauer ge­ sagt, dieses Ätzen resultiert in einem Anschrägen der Seitenwand des Loches. Wenn daher der Durchmesser der Öffnung in der Ätzmas­ ke auf die minimale Abmessung gesetzt ist, die durch Photolitho­ graphie gebildet werden kann, kann der Durchmesser des unteren Endabschnittes des ersten Loches kleiner als die minimale Abmes­ sung gemacht werden, die durch Photolithographie gebildet werden kann. Auf das Bilden des ersten Loches hin wird die Ätzmaske ent­ fernt. Dann wird durch anisotropes Ätzen des e 99999 00070 552 001000280000000200012000285919988800040 0002004340419 00004 99880rsten Filmes ein zweites Loch gebildet, das Seitenwände aufweist, die den Seiten­ wänden des ersten Loches entsprechen. Da der Durchmesser des un­ teren Abschnittes des ersten Loches kleiner gemacht werden kann als die minimale Abmessung, die durch Photolithographie gebildet werden kann, kann auch der Durchmesser des zweiten Loches kleiner gemacht werden als die minimale Abmessung, die durch Photolitho­ graphie gebildet werden kann. Der obere Abschnitt der Seitenwand des zweiten Loches kann ebenfalls mit einer sanften Neigung ge­ macht werden, da eine Ätzmaske bei der Bildung des zweiten Loches nicht benutzt wird.
Die Ätzmaske wird nach dem Bilden des ersten Loches entfernt, damit die Möglichkeit der Ätzunterbindung vermieden wird, da der untere Endabschnitt des ersten Loches mit Material der Ätzmaske gefüllt sein könnte, da sich der Durchmesser des ersten Loches verringert.
Gemäß einem bevorzugten Aspekt des Herstellungsverfahrens wird das anisotrope Ätzen zum Bilden des zweiten Loches ausgeführt, indem ein Gas benutzt wird, bei dem CO-Gas zu einem Gas vom CF- Typ hinzugefügt wird.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer Halbleitervorrichtung die folgen­ den Schritte auf: Bilden eines Isolierfilmes in Kontakt mit der Hauptoberfläche eines Halbleitersubstrates, Bilden eines ersten Filmes auf dem Isolierfilm aus einem Material, das sich in den Unterätzeigenschaften von dem Isolierfilm unterscheidet, Bilden eines zweiten Filmes auf dem ersten Film aus einem Material, das sich in den Unterätzeigenschaften von ersten Film unterscheidet, Bilden eines ersten Loches mit einer Seitenwand aus dem zweiten Film durch selektives Ätzen des zweiten Filmes zum Freilegen der Oberfläche des ersten Filmes, Bilden eines dritten Filmes auf dem zweiten Film einschließlich der Seitenwand des ersten Loches aus einem Material, das sich in den Unterätzeigenschaften von dem zweiten Film unterscheidet, Bilden einer Seitenwandschicht auf der Seitenwand des ersten Filmes durch anisotropes Ätzen des dritten Filmes, Bilden eines zweiten Loches, das die Oberfläche des Isolierfilmes freilegt und einen Durchmesser aufweist, der kleiner ist als der des ersten Loches, durch anisotropes Ätzen des ersten Filmes unter Benutzung des zweiten Filmes und der Sei­ tenwandschicht als eine Maske und Bilden eines dritten Loches in dem Isolierfilm, das in Verbindung mit dem zweiten Loch steht und die Hauptoberfläche des Halbleitersubstrates erreicht, indem der Isolierfilm unter Benutzung des ersten Filmes als eine Maske ge­ ätzt wird.
Gemäß einem bevorzugten Verfahren wird der erste Film aus der Gruppe gewählt, die aus polykristallinem Silizium, Silizid und einem hochwärmefesten Metall besteht.
Die Aufgabe wird auch gelöst durch eine Halbleitervorrichtung mit den Merkmalen des Patentanspruches 42 oder 45.
Insbesondere ist die Halbleitervorrichtung gemäß der vorliegenden Erfindung mit einem Halbleitersubstrat mit einer Hauptoberfläche gebildet, mit einem leitenden Gebiet, das an der Hauptoberfläche des Halbleitersubstrates gebildet ist, einem Isolierfilm, der auf dem leitenden Gebiet gebildet ist, und ein Loch aufweist, das das leitende Gebiet erreicht, und einem Verbindungsfilm, der auf dem Isolierfilm gebildet ist und mit dem leitende Gebiet über das Loch verbunden, wobei das in dem Isolierfilm gebildete Loch einen Öffnungsdurchmesser aufweist, der kleiner als die minimal Abmes­ sung ist, die durch Photolithographietechnik erreicht werden kann, und der Verbindungsfilm einen Abschnitt aufweist, der sich in die Richtung entlang der oberen Fläche des Isolierfilmes er­ streckt. Diese erstreckende Abschnitt weist mindestens zwei Schichten auf, die sich in diese Richtung erstrecken.
Bei einem Verfahren zum Herstellen einer Halbleitervorrichtung nach einem weiteren Aspekt der vorliegenden Erfindung wird ein zweites Loch in dem ersten Film unter Benutzung der Seitenwand­ schicht, die auf der Seitenwand des ersten Loches gebildet ist, und des zweiten Filmes als eine Maske gebildet, woraufhin der Isolierfilm anisotrop unter Benutzung des ersten Filmes als eine Maske geätzt wird. Daher kann das dritte Loch leicht in Selbst­ ausrichtung gebildet werden, das um die Breite der Seitenwand­ schicht kleiner als die minimale Abmessung ist, die durch Litho­ graphie gebildet werden kann. Somit kann ein Loch in einem klei­ neren Raum durch die gleiche Konstruktionsregel gebildet werden, und der Überlappungsspielraum kann beim Bemustern mit Photolitho­ graphie vergrößert werden.
Gemäß einem Aspekt einer Halbleitervorrichtung der vorliegenden Erfindung, die durch das obige Herstellungsverfahren gebildet ist, weist das in dem Isolierfilm gebildete Loch einen Öffnungs­ durchmesser auf, der kleiner als die minimale Abmessung ist, die durch Photolithographietechnik erreicht werden kann. Selbst wenn ein Loch zwischen Verbindungsschichten vorgesehen ist, die auf der gleichen Schicht mit einem vorbestimmten Abstand dazwischen vorgesehen sind, kann der Überlappungsspielraum zwischen dem Loch und der Verbindungsschicht um die verringerte Abmessung des Öff­ nungsdurchmessers erhöht werden. Daher kann der Wiederholungsab­ stand zwischen den Verbindungsschichten zum Verbessern der Inte­ grationsdichte verringert werden.
Gemäß einem anderen Aspekt der vorliegenden Erfindung weist ein Verfahren zum Herstellen einer Halbleitervorrichtung zusätzlich zu dem Schritt des Bildens des dritten Loches folgende Schritte auf: Bilden eines Resistes auf dem ersten Film, so daß das dritte Loch mit dem Resist gefüllt wird, nachdem das dritte Loch gebil­ det ist, Freilegen des ersten Filmes durch Ätzen des Resistes und Hinterlassen des Resistes in dem dritten Loch, Entfernen des zweiten Filmes durch Ätzen, wobei das in das dritte Loch gefüllte Resist als Maske dient, und Entfernen des Resistes.
Bei einem Verfahren zum Herstellen einer Halbleitervorrichtung nach einem noch anderen Aspekt der vorliegenden Erfindung wird der erste Film durch Ätzen unter Benutzung des Resistes, das in das dritte Loch gefüllt ist, als Maske entfernt. Daher kann der gestufte Abschnitt in dem Film verringert werden, der auf dem Isolierfilm bei einem folgenden Vorgang gebildet wird. Da das dritte Loch mit einem Resists gefüllt ist, wird eine unterliegen­ de Verbindungsschicht, falls sie unter dem dritten Loch vorhanden ist, nicht beschädigt.
Gemäß einem noch weiteren Aspekt der vorliegenden Erfindung weist das Verfahren zum Herstellen einer Halbleitervorrichtung die Schritte auf: Bilden eines leitenden Filmes nach der Bildung des dritten Loches auf dem ersten Film, so daß das dritte Loch mit dem leitenden Film gefüllt ist, Freilegen des Isolierfilmes durch Ätzen des leitenden Filmes und des ersten Filmes, wodurch der leitende Film in dem dritten Loch hinterlassen wird, und Bilden eines Verbindungsfilmes auf dem Isolierfilm, der mit dem leiten­ den Film verbunden ist, der in das dritte Loch gefüllt ist.
Bei einem Verfahren zum Herstellen einer Halbleitervorrichtung gemäß einem noch weiteren Aspekt der vorliegenden Erfindung wird der erste Film durch Ätzen entfernt, indem der in das dritte Loch gefüllte leitende Film als Maske benutzt wird. Daher kann der gestufte Abschnitt in dem Film verringert werden, der auf dem Isolierfilm in einem folgenden Vorgang gebildet wird. Auch eine unterliegende Verbindungsschicht, falls sie unter dem dritten vorhanden ist, wird nicht beschädigt, da das dritte Loch mit ei­ nem leitenden Film gefüllt ist.
Bei einem Verfahren zum Herstellen einer Halbleitervorrichtung nach einem noch weiteren Aspekt der vorliegenden Erfindung ist der erste Film aus einem leitenden Teil und weist die Schritte auf: Bilden eines leitenden Filmes nach dem Bilden des dritten Loches auf dem ersten Film, so daß das dritte Loch mit dem lei­ tenden Film gefüllt wird, Freilegen des ersten Filmes durch Ätzen des leitenden Filmes und Hinterlassen deskleitenden Filmes in dem dritten Loch so, daß er in Kontakt steht mit dem ersten Film, und Bilden eines Verbindungsfilmes durch Bemustern des freiliegenden ersten Filmes.
Bei einem Verfahren zum Herstellen einer Halbleitereinrichtung gemäß einem noch weiteren Aspekt der vorliegenden Erfindung wird der leitende Film geätzt, wobei der leitende Film dem dritten Loch belassen wird, so daß der erste Film freigelegt wird. Der erste Film ist der Verbindungsfilm. Da der erste Film selbst ein Verbindungsfilm wird, kann ein gestufter Abschnitt in dem Film verringert werden, der auf dem Isolierfilm in einem folgenden Verfahren gebildet wird. Auch eine unterliegende niedrige Verbin­ dungsschicht wird nicht, falls sie unter dem dritten Loch vorhan­ den ist, beschädigt, da das dritte Loch mit einem leitenden Film gefüllt ist.
Gemäß einem noch anderen Aspekt der vorliegenden Erfindung ent­ hält das Verfahren zum Herstellen der Halbleiterspeichervorrich­ tung nach dem Bilden des dritten Loches folgende Schritte: Bilden eines amorphen Siliziumfilmes auf dem ersten Film, so daß das dritte Loch mit dem amorphen Siliziumfilm gefüllt ist, Anwenden einer thermischen Oxidation auf dem amorphen Siliziumfilm, so daß der amorphe Siliziumfilm auf dem ersten Film ein Siliziumoxidfilm wird und der amorphe Siliziumfilm in dem dritten Loch ein poly­ kristalliner Siliziumfilm wird, Entfernen des Siliziumoxidfilmes und dann des ersten Filmes durch Ätzen, indem der polykristalline Siliziumfilm in dem dritten Loch als eine Maske benutzt wird, und Bilden eines Verbindungsfilmes auf dem Isolierfilm, der mit dem polykristallinen Siliziumfilm verbunden ist, der in das dritte Loch gefüllt ist.
Bei einem Verfahren zum Herstellen einer Halbleiterspeichervor­ richtung gemäß einem noch anderen Aspekt der vorliegenden Erfin­ dung werden zuerst der Siliziumoxidfilm und dann der erste Film durch Ätzen entfernt, wobei der polykristalline Siliziumfilm in dem dritten Loch als eine Maske benutzt wird. Daher kann der ge­ stufte Abschnitt in dem Film verringert werden, der auf dem Iso­ lierfilm in einem folgenden Verfahren gebildet wird. Ebenfalls wird eine unterliegende Verbindungsschicht, falls sie unter dem dritten Loch vorhanden ist, durch Ätzen nicht beschädigt, da das dritte Loch mit dem polykristallinen Siliziumfilm gefüllt ist.
Ein Verfahren zum Herstellen eines DRAM gemäß der vorliegenden Erfindung weist folgende Schritte auf: Bilden eines MOS-Transi­ stors auf der Hauptoberfläche eines Halbleitersubstrates mit ei­ nem Paar von dotierten Bereichen, die die Source-/Draindiffu­ sionsbereiche darstellen, Bilden eines Isolierfilmes auf der Hauptoberfläche des Halbleitersubstrates zum Bedecken des MOS- Transistors, Bilden eines ersten Filmes auf dem Isolierfilm aus einem Material, das eine Unterätzeigenschaft verschieden von der des Isolierfilmes aufweist, Bilden eines zweiten Filmes auf dem ersten Film mit einem Loch oberhalb der dotieren Bereiche und aus einem Material, das eine Unterätzeigenschaft unterschiedlich von der des ersten Filmes aufweist, Bilden eines dritten Filmes auf dem zweiten Film einschließlich einer Seitenwand des ersten Lo­ ches aus einem Material mit einer Unterätzeigenschaft identisch zu der des zweiten Filmes, Bilden einer Seitenwandschicht an der Seitenwand des ersten Loches durch anisotropes Ätzen des dritten Filmes, Bilden eines zweiten Loches, das die Oberfläche des Iso­ lierfilmes freilegt und einen Durchmesser kleiner als der es er­ sten Loches aufweist, durch anisotropes Ätzen des ersten Filmes unter Benutzung des zweiten Filmes und der Seitenwandschicht als eine Maske, Bilden eines dritten Loches in dem Isolierfilm, das mit dem zweite Loch in Verbindung steht und den dotierten Bereich freilegt, durch anisotropes Ätzen des Isolierfilmes unter Benut­ zung des ersten Filmes als eine Maske und Entfernen des zweiten Filmes und der Seitenwandschicht, Bilden eines Speicherknotens auf dem Isolierfilm, der mit dem dotierten Bereich über das drit­ te Loch in Verbindung steht, Bilden eines dielektrischen Konden­ satorfilm auf dem Speicherknoten und Bilden einer Zellenplatte auf dem dielektrischen Kondensatorfilm.
Gemäß einem bevorzugten Aspekt eines Verfahrens zum Herstellen einer Halbleiterspeichervorrichtung der vorliegenden Erfindung wird der erste Film aus einem leitenden Teil gebildet und der Schritt des Bildens eines Speicherknotens schließt die Schritte ein: Bilden eines leitenden Filmes auf dem ersten Film, der mit dem dotierten Bereich über das zweite und dritte Loch verbunden ist und Bilden eines Speicherknotens aus einer geschichteten Struktur eines ersten Filmes und eines leitenden Filmes durch Bemustern des ersten Filmes und des leitenden Filmes.
Gemäß einem anderen bevorzugten Aspekt einer Halbleiterspeicher­ vorrichtung gemäß der vorliegenden Erfindung weist der Speicher­ knoten einen ersten Abschnitt und einen zweiten Abschnitt auf, wobei sich der erste Abschnitt über die obere Oberfläche des Iso­ lierfilmes so erstreckt, daß er den Umfang des Loches umgibt, und der zweite Abschnitt sich in Kontakt mit der oberen Fläche des ersten Abschnittes erstreckt und mit dem dotierten Bereich über das Loch verbunden ist.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein zweiter Film mit einem Loch auf einem ersten Film gebildet. Das erste Loch wird durch Photolithographie oder dergleichen gebildet. Da­ her kann der Durchmesser des ersten Loches nicht kleiner gemacht werden als die minimale Abmessung, die durch Photolithographie gebildet werden kann. Indem jedoch eine Seitenwandschicht an der Seitenwand des ersten Loches gebildet wird, kann der Durchmesser des Loches kleiner als die minimale Abmessung gemacht werden, die durch Photolithographie erlaubt ist, und zwar um die Breite der Seitenwandschicht. Durch Anwenden eines Ätzverfahrens unter Be­ nutzung des zweiten Filmes und der Seitenwandschicht eines sol­ chen Lochdurchmessers als Maske können das zweite und dritte Loch in selbstausgerichteter Weise in dem ersten Film und in der Iso­ lierschicht gebildet werden. Das zweite und dritte Loch können mit einem Durchmesser kleiner als die minimale Abmessung gebildet werden, die durch Photolithographie gebildet werden kann. Daher kann unter der gleichen Konstruktionsregel eine Öffnung in einem kleineren Raum gebildet werden, und der Überlappungsspielraum kann beim Bemustern der Photolithographie erhöht werden.
Gemäß einem bevorzugten Aspekt einer Halbleiterspeichervorrich­ tung der vorliegenden Erfindung, die durch das obige Herstel­ lungsverfahren gebildet ist, weist das in dem Isolierfilm gebil­ dete Loch einen Öffnungsdurchmesser größer als die minimale Ab­ messung auf, die durch Photolithographie gebildet werden kann. Daher wird der Überlappungsspielraum zwischen Wortleitungen um die verringerte Abmessung des Öffnungsdurchmessers erhöht, selbst wenn ein Loch zwischen Wortleitungen gebildet ist. Daher kann der Wiederholungsabstand zwischen Wortleitungen verringert werden zum Verbessern der Integrationsdichte der Speicherzellen und derglei­ chen.
Gemäß einem anderen bevorzugten Aspekt des Herstellens einer Halbleiterspeichervorrichtung der vorliegenden Erfindung weist der Schritt des Bildens eines Speicherknotens die Schritte auf: Bilden eines Resists auf dem ersten Film so, daß das dritte Loch mit dem Resist gefüllt wird, Ätzen des Resists, wobei das Resist in dem dritten Loch belassen wird, zum Freilegen des ersten Fil­ mes, Wegätzen des ersten Filmes unter Benutzung des Resists in dem dritten Loch als eine Maske, Entfernen des Resists und Bilden eines Speicherknotens auf dem Isolierfilm, der mit dem dotierten Bereich über das dritte Loch verbunden ist.
Gemäß einem bevorzugten Aspekt des Herstellens einer Halbleiter­ speichervorrichtung der vorliegenden Erfindung wird der erste Film durch Ätzen entfernt, in dem das Resist in dem dritten Loch als eine Maske benutzt wird. Daher kann ein abgestufter Abschnitt in dem Film, der auf dem Isolierfilm in einem folgenden Schritt gebildet wird, verringert werden. Weiterhin wird der dotierte Bereich an dem Boden des dritten Loches nicht durch den Ätz­ schritt des ersten Filmes beschädigt, da das dritte Loch mit ei­ nem Resist gefüllt ist.
Gemäß einem anderen bevorzugten Aspekt des Herstellens einer Halbleiterspeichervorrichtung der vorliegenden Erfindung enthält der Schritt des Bildens eines Speicherknotens die Schritte: Bil­ den eines leitenden Filmes auf dem ersten Film so, daß das dritte Loch gefüllt wird, damit ein Kontakt mit dem dotierten Bereich durch das dritte Loch hergestellt wird, und Ätzen des leitenden Filmes und des ersten Filmes, wobei der leitende Film, der in dem dritten Loch gebildet ist, belassen wird, und Bilden eines Spei­ cherknotens auf dem Isolierfilm in Kontakt mit dem leitenden Film, der in dem dritten Loch gebildet.
Gemäß einem weiteren bevorzugten Aspekt das Herstellens einer Halbleiterspeichervorrichtung der vorliegenden Erfindung wird der erste Film durch Ätzen entfernt, wobei der leitende Film in dem dritten Loch als eine Maske benutzt wird. Daher kann der gestufte Abschnitt in dem Film, der auf dem Isolierfilm in einem folgenden Schritt gebildet wird, verringert werden. Da das dritte Loch mit einem leitenden Film gefüllt ist, wird der dotierte Bereich an den Boden des dritten Loches nicht durch den Ätzvorgang des er­ sten Filmes beschädigt.
Gemäß einem noch anderen bevorzugten Aspekt des Herstellens einer Halbleiterspeichervorrichtung der vorliegenden Erfindung wird der erste Film aus einem leitenden Teil gebildet, und der Schritt des Bildens eines Speicherknotens enthält die Schritte: Bilden eines leitenden Filmes so, daß das dritte Loch gefüllt wird, und auf dem ersten Film so, daß er mit dem dotierten Bereich über das dritte Loch in Verbindung steht, Ätzen des leitenden Filmes und der Belassung des leitenden Filmes in dem dritten Loch zum Frei­ legen des ersten Filmes und Bemustern des ersten Filmes zum Bil­ den eines Speicherknotens.
Gemäß einem noch anderen bevorzugten Aspekt des Herstellens einer Halbleiterspeichervorrichtung der vorliegenden Erfindung wird der leitende Film durch Ätzen zum Freilegen des ersten Filmes ent­ fernt, wobei der leitenden Film nur in dem dritten Loch belassen wird. Der erste Film dienst als Verbindungsfilm. Daher kann ein gestufter Abschnitt in einem Film, der auf dem Isolierfilm in einem folgenden Schritt gebildet wird, verringert werden. Da das dritte Loch mit dem leitenden Film gefüllt ist, wird der dotierte Bereich an dem Boden des dritten Loches nicht durch den Ätzvor­ gang des leitenden Filmes beschädigt.
Gemäß einem noch anderen bevorzugten Aspekt des Herstellens einer Halbleiterspeichervorrichtung der vorliegenden Erfindung enthält der Schritt des Bildens eines Speicherknotens die Schritte: Bil­ den eines amorphen Siliziumfilmes, der das dritte Loch füllt, und auf dem ersten Film, so daß er mit dem dotierten Bereich über das dritte Loch in Verbindung steht, thermisches Oxidieren des amor­ phen Siliziumfilmes zum Ändern des amorphen Siliziumfilmes auf dem ersten Film in einen Siliziumoxidfilm sind des amorphen Sili­ ziumfilmes in dem dritten Loch in einen polykristallinen Silizi­ umfilm, Ätzen des Siliziumoxidfilmes und dann des ersten Filmes unter Benutzung des polykristallinen Siliziumfilmes in dem drit­ ten Loch als eine Maske und Bilden eines Speicherknotens in Kon­ takt mit dem polykristallinen Siliziumfilm in dem dritten Loch auf dem Isolierfilm.
Gemäß einem noch anderen bevorzugten Aspekt des Herstellens einer Halbleiterspeichervorrichtung der vorliegenden Erfindung werden Siliziumoxidfilm und dann der erste Film durch Ätzen unter Benut­ zung des polykristallinen Siliziumfilmes in dem dritten Loch als eine Maske entfernt. Daher kann ein gestufter Abschnitt in einem Film, der auf dem Isolierfilm in einem folgenden Schritt gebildet wird, verringert werden. Da das dritte Loch einem polykristalli­ nen Siliziumfilm gefüllt ist, wird der dotierte Bereich an dem Boden des dritten Loches nicht durch den oben beschriebenen Ätz­ schritt beschädigt.
Gemäß einem anderen Aspekt des Herstellens einer Halbleiterspei­ chervorrichtung der vorliegenden Erfindung enthält der Herstel­ lungsschritt die Schritte: Bilden eines MOS-Transistors an der Hauptoberfläche eines Halbleitersubstrates mit einem Paar von dotierten Bereichen, die Source-/Draindiffusionsbereiche werden, Bilden eines Isolierfilmes auf der Hauptoberfläche des Halbleiter­ substrates so, daß der MOS-Transistors bedeckt wird, Bilden eines ersten leitenden Filmes aus einem Material, das eine Unterätzei­ genschaft verschieden von der des isolierenden Filmes aufweist, und dann eines ersten bedeckenden Filmes aus einem Material, das eine Unterätzeigenschaft verschieden von der des ersten leitenden Filmes aufweist, als gestapelte Schichten, gefolgt durch Bilden eines ersten Loches in dem ersten leitenden Film und dem ersten bedeckenden Film, Bilden eines zweiten leitenden Filmes auf der Seitenwand des ersten Loches und auf dem ersten bedeckenden Film und aus einem Material mit einer Unterätzeigenschaft verschieden von der des ersten bedeckenden Filmes, Bilden Seitenwandschicht auf der Seitenwand des ersten Loches in Kontakt mit dem ersten leitenden Film durch anisotropes Ätzen des zweiten leitenden Fil­ mes, anisotropes Ätzen des Isolierfilmes unter Benutzung der Sei­ tenwandschicht als eine Maske zum Freilegen des dotierten Berei­ ches in dem Isolierfilm zum Bilden eines zweiten Loches mit einem Durchmesser kleiner als der des ersten Loches und Entfernen des abdeckenden Filmes, Bilden eines dritten leitenden Filmes so, daß er in Kontakt mit der Oberfläche des ersten leitenden Filmes und der Seitenwandschicht steht und mit dem dotierten Bereich über das zweite Loch in Verbindung steht, Bilden eines dielektrischen Kondensatorfilmes so, daß er die Oberfläche des Speicherknotens bedeckt, daß den ersten leitenden Film, die Seitenwandschicht und den dritten leitenden Film aufweist, und Bilden einer Zellenplat­ te auf dem dielektrischen Kondensatorfilm.
Gemäß einem bevorzugten Aspekt des Herstellens einer Halbleiter­ speichervorrichtung der vorliegenden Erfindung wird die Seiten­ wandschicht aus amorphem Silizium gebildet.
Gemäß einem anderen bevorzugten Aspekt einer Halbleiterspeicher­ vorrichtung der vorliegenden Erfindung enthält der Speicherknoten einen ersten Abschnitt, einen zweiten Abschnitt und den dritten Abschnitt, wobei der erste Abschnitt auf einem ersten Höhenniveau auf der Oberfläche des isolierenden Filmes so gebildet ist, daß er den Umfang des Loches umgibt. Der zweite Abschnitt ist auf einem zweiten Höhenniveau niedriger als das erste Höhenniveau auf der oberen Fläche des Isolierfilmes in Kontakt mit dem unteren Ende des ersten Abschnittes gebildet und umgibt den ersten Ab­ schnitt. Der dritte Abschnitt erstreckt sich in Kontakt mit den oberen Flächen des ersten und zweiten Abschnittes und ist mit dotierten Bereich über das Loch verbunden.
Gemäß einem anderen Aspekt des Herstellens einer Halbleiterspei­ chervorrichtung gemäß der vorliegenden Erfindung wird das erste Loch in dem ersten leitenden Film und dem ersten abdeckenden Film gebildet. Das erste Loch wird durch einen photolithographischen Schritt gebildet. Daher kann der Öffnungsdurchmesser des ersten Loches nicht kleiner gemacht werden als die minimale Abmessung, die mit Photolithographietechnik erzielt werden kann. Durch Bil­ den einer Seitenwandschicht auf der Seitenwand des ersten Loches kann jedoch der Öffnungsdurchmesser kleiner gemacht werden um die Breite der Seitenwandschicht als die minimale Abmessung, die durch Photolithographie erlaubt ist. Durch Anwenden eines Ätz­ schrittes unter Benutzung des ersten leitenden Loches und der Seitenwandschicht mit einem solchen Öffnungsdurchmesser als eine Maske kann das zweite Loch in selbst ausgerichteter Weise in dem Isolierfilm gebildet werden. Das zweite Loch kann mit einem Öff­ nungsdurchmesser kleiner als die minimale Abmessung gebildet wer­ den, die durch Photolithographietechnik erzielt werden kann. Da­ her kann eine Öffnung in einem kleineren Gebiet unter der glei­ chen Konstruktionsregel gebildet werden, und der Überlappungs­ spielraum beim Bemustern durch Photolithographietechnik kann er­ höht werden.
Gemäß einem anderen bevorzugten Aspekt der Halbleiterspeichervor­ richtung der vorliegenden Erfindung, die durch das oben beschrie­ bene Herstellungsverfahren gebildet ist, wird der erste Abschnitt der unteren Elektrodenschicht in dem inneren Abschnitt des zwei­ ten Abschnittes gebildet und erstreckt sich aufwärts senkrecht zu der Hauptoberfläche des Halbleitersubstrates und höher als die Oberfläche des zweiten Abschnittes. Genauer gesagt, die untere Elektrodenschicht weist einen Abschnitt auf, der sich vertikal in dem inneren Abschnitt aufwärts erstreckt. Daher wird die Fläche der Oberfläche der unteren Elektrodenschicht um den Abschnitt erhöht, der sich aufwärts vertikal erstreckt, im Vergleich mit einem Kondensator, der mit einer relativ planaren Anordnung ge­ bildet ist. Daher können die Flächen der oberen Elektrodenschicht und der unteren Elektrodenschicht, die sich gegenüberliegen, er­ höht werden, so daß die Kapazität verbessert wird. Selbst wenn die planare Ebene des Kondensators verringert wird, gibt es kaum eine Verringerung in der Fläche der Oberfläche des aufwärts vor­ stehenden Abschnittes. Das bedeutet, daß die Kapazität eines Kon­ densators vergrößert und sichergestellt werden kann, indem die Fläche der Oberfläche des Abschnittes, der aufwärts und vertikal vorsteht, gesteuert wird, wenn die Integrationsdichte erhöht wird.
Selbst bei einem allgemein zylindrischen Kondensator wird dieser vorstehende Abschnitt des inneren Abschnittes angewendet, so daß die Fläche der Oberfläche um den Abschnitt vergrößert wird, der sich aufwärts und vertikal in dem inneren Bereich erstreckt. So­ mit kann die Kondensatorfläche vergrößert werden und sicherge­ stellt werden innerhalb eines Bereiches eines begrenzten Höhenni­ veaus.
Da die Kapazität des Kondensators vergrößert oder sichergestellt werden kann, können ein unstabiler Betrieb oder eine Verringerung in der Zuverlässigkeit des Betriebes eines DRAM, die mit der Zu­ nahme der Integrationsdichte einhergehen, verhindert werden.
Gemäß einem anderen Aspekt eines Verfahrens zum Herstellen einer Halbleiterspeichervorrichtung der vorliegenden Erfindung enthält das Herstellungsverfahren die Schritte: Bilden eines MOS-Transi­ stors mit einem Paar von dotierten Bereichen, die Source-/Drain­ bereiche werden dienen, an der Hauptoberfläche eines Halbleiter­ substrates, Bilden eines ersten Isolierfilmes an der Hauptoberflä­ che des Halbleitersubstrates so, daß der MOS-Transistors bedeckt wird und der eine planare obere Oberfläche aufweist, Bilden eines ersten leitenden Filmes auf der oberen Oberfläche des Isolierfil­ mes mit einem zweiten Isolierfilm einer vorbestimmten Dicke da­ zwischen, Bilden eines zweiten leitenden Filmes auf dem ersten leitenden Filmes auf dem ersten leitenden Film mit einem dritten Isolierfilm mit einer vorbestimmten Dicke dazwischen, Bilden ei­ nes ersten abdeckenden Filmes mit einem Loch oberhalb des dotier­ ten Bereiches auf dem zweiten leitenden Film, Bilden eines zwei­ ten abdeckenden Filmes auf der Seitenwand des ersten Loches und auf dem ersten abdeckenden Film, Bilden einer Seitenwandschicht auf der Seitenwand des ersten Loches durch anisotropes Ätzen des zweiten abdeckenden Filmes, anisotropes Ätzen des zweiten leiten­ den Filmes mit dem ersten abdeckenden Film und der Seitenwand­ schicht als eine Maske zum Freilegen der Oberfläche des dritten Isolierfilmes und Bilden eines zweiten Loches mit einem Durchmes­ ser kleiner als der des ersten Loches, anisotropes Ätzen des dritten Isolierfilmes, des ersten leitenden Filmes, des zweiten Isolierfilmes und dann des ersten Isolierfilmes zum Bilden eines dritten Loches, das mit dem zweiten Loch in Verbindung steht und den dotierten Bereich freilegt, und Entfernen des abdeckenden Filmes und der Seitenwandschicht, Bilden einer dritten leitenden Schicht so, daß sie in Kontakt mit der oberen Oberfläche des zweiten leitenden Filmes und dem ersten leitenden Film steht und mit dem dotierten Bereich über das zweite Loch in Verbindung steht, Bemustern des ersten, zweiten und dritten leitenden Filmes zum Bilden eines Speicherknotens, Entfernen des zweiten und drit­ ten Isolierfilmes, Bilden eines dielektrischen Kondensatorfilmes so, daß die Oberfläche des Speicherknotens bedeckt ist, und Bil­ den einer Zellenplatte auf dem dielektrischen Kondensatorfilm.
Gemäß einem anderen bevorzugten Aspekt einer Halbleiterspeicher­ vorrichtung der vorliegenden Erfindung weist der Isolierfilm eine planarisierte Oberfläche auf, und der Speicherknoten weist einen ersten Abschnitt, einen zweiten Abschnitt, und einen dritten Ab­ schnitt auf. Der erste Abschnitt erstreckt sich in die Richtung entlang der oberen Oberfläche des Isolierfilmes mit einem vorbe­ stimmten Abstand von der oberen Oberfläche davon. Der zweite Ab­ schnitt erstreckt sich in eine Richtung entlang der oberen Ober­ fläche des Isolierfilmes oberhalb des ersten Abschnittes mit ei­ nem vorbestimmten Abstand dazu. Der dritte Abschnitt erstreckt sich in Kontakt mit der oberen Fläche des zweiten Abschnittes, berührt den ersten Abschnitt und ist mit dem dotierten Bereich über das Loch verbunden.
Gemäß einem anderen Aspekt eines Verfahrens zum Herstellen einer Halbleiterspeichervorrichtung der vorliegenden Erfindung wird ein erster abdeckender Film mit einem ersten Loch auf einem zweiten leitenden Film gebildet. Das erste Loch wird durch Photolithogra­ phie zum Beispiel gebildet. Daher kann der Öffnungsdurchmesser des ersten Loches nicht kleiner als die minimale Abmessung ge­ macht werden, die durch Photolithographie gebildet werden kann. Der Öffnungsdurchmesser des ersten Loches kann jedoch durch Bil­ den einer Seitenwandschicht an der Seitenwand des ersten Loches um die Breite der Seitenwandschicht kleiner gemacht werden als die minimale Abmessung, die durch Photolithographie gebildet wer­ den kann. Durch Anwenden durch Ätzen unter Benutzung des ersten abdeckenden Filmes mit einem solchen Öffnungsdurchmesser und ei­ ner Seitenwandschicht als eine Maske kann ein zweites Loch in Selbstausrichtung gebildet werden. Das zweite Loch kann gebildet werden mit einem Öffnungsdurchmesser kleiner als die minimale Abmessung, die durch Photolithographie gebildet werden kann. So­ mit kann unter der gleichen Konstruktionsregel ein Loch in einem kleineren Raum gebildet werden, und der Überlappungsspielraum beim Bemustern durch Photolithographietechnik kann vergrößert werden.
Der erste leitende Film wird auf dem ersten Isolierfilm mit einer planarisierten Oberfläche mit einem zweiten Isolierfilm einer vorbestimmten Dicke dazwischen gebildet. Daher gibt es keinen gestuften Abschnitt in der Schicht, die unter dem ersten leiten­ den Film liegt. Daher verbleiben Reste des ersten leitenden Fil­ mes nicht an der Seitenwand eines gestuften Abschnittes der un­ terliegenden Schicht bei dem Schritt des Bildens einer unteren Elektrodenschicht durch selektives Wegätzen des ersten, zweiten und dritten leitenden Filmes. Daher werden die unteren Elektro­ denschichten nicht miteinander durch Reste zwischen einer Mehr­ zahl von Kondensatoren verbunden. Daher kann selektives Daten­ speichern und -löschen zuverlässig zwischen jeder Speicherzelle ausgeführt werden.
Gemäß einem weiteren Aspekt eines Verfahrens des Herstellens ei­ ner Halbleiterspeichervorrichtung mit einem MOS-Transistor mit einem Paar von dotierten Bereichen, die die Source-/Drainbereiche werden, und einem Kondensator mit einem Speicherknoten, wobei der dotierte Bereich und der Speicherknoten elektrisch über ein er­ stes Loch verbunden sind, das in einem Isolierfilm gebildet ist, das den MOS-Transistor bedeckt, weist das Herstellungsverfahren die Schritte auf: Bilden eines ersten Filmes auf dem Isolierfilm mit einem zweiten Loch oberhalb des dotierten Bereiches, Bilden eines zweiten Filmes auf der gesamten Innenseitenwand des zweiten Loches und der Oberfläche des ersten Filmes, anisotropes Ätzen des zweiten Filmes zum Bilden einer Seitenwandschicht auf der Seitenwand des zweiten Loches, anisotropes Ätzen des Isolierfil­ mes mit dem ersten Film und der Seitenwandschicht als eine Maske zum teilweise Freilegen einer Oberfläche des dotierten Bereiches und Bilden eines ersten Loches in dem Isolierfilm mit einem Durchmesser kleiner als der des zweiten Loches.
Gemäß einem Aspekt der vorliegenden Erfindung enthält eine Halb­ leiterspeichervorrichtung ein Halbleitersubstrat mit einer Haupt­ oberfläche, einen MOS-Transistor mit einem Paar von dotierten Bereichen, die die Source-/Drainbereiche werden, auf der Haupt­ oberfläche des Halbleitersubstrat, einen Isolierfilm, der den MOS-Transistor bedeckt und ein Loch aufweist, das den dotierten Bereich erreicht, einen Speicherknoten, der auf dem Isolierfilm so gebildet ist, daß er mit dem dotierten Bereich über das Loch verbunden ist, ein Kondensatordielektrikum, das den Speicherkno­ ten bedeckt, und eine Zellenplatte, die auf dem Kondensatordie­ lektrikum gebildet ist. Das in dem Isolierfilm gebildete Loch weist einen Öffnungsdurchmesser kleiner als die minimale Abmes­ sung auf, die durch Photolithographietechnik erreicht werden kann. Der Speicherknoten weist einen Abschnitt auf, der sich ent­ lang der Richtung auf der Oberfläche des Isolierfilmes erstreckt. Der sich erstreckende Abschnitt erstreckt sich in diese Richtung und wird aus mindestens zwei Schichten gestapelt.
Gemäß einem bevorzugten Aspekt einer Halbleiterspeichervorrich­ tung der vorliegenden Erfindung erstreckt sich die Zellenplatte in dem Bereich des Loches und liegt dem Speicherknoten in dem Bereich des Loches gegenüber, wobei das Kondensatordielektrikum dazwischen liegt.
Gemäß einem Verfahren zum Herstellen einer Halbleiterspeichervor­ richtung, die die drei oben beschriebenen Aspekte der vorliegen­ den Erfindung zusammenfaßt, wird ein erster Film mit einem zwei­ ten Loch auf einem Isolierfilm gebildet. Dieses zweite Loch wird durch ein Verfahren der Photolithographie zum Beispiel gebildet. Daher kann der Öffnungsdurchmesser des zweiten Loches nicht klei­ ner gemacht werden als die minimale Abmessung, die durch Photo­ lithographie hergestellt werden kann. Indem jedoch eine Seiten­ wandschicht an der Seitenwand des ersten Loches gebildet wird, kann der Öffnungsdurchmesser davon kleiner gemacht werden als die minimale Abmessung, die durch Photolithographie gebildet werden kann, und zwar um die Breiten der Seitenwandschicht. Durch Aus­ führen eines Ätzschrittes unter Benutzung des ersten Filmes mit diesem Öffnungsdurchmesser und der Seitenwandschicht als eine Maske, kann ein erstes Loch in dem Isolierfilm durch Selbstaus­ richtung gebildet werden. Das erste Loch kann mit einem Öffnungs­ durchmesser kleiner als die minimale Abmessung gebildet werden, die durch Photolithographie erzeugt werden kann. Daher kann mit der gleichen Konstruktionsregel die Öffnung in einem kleineren Raum gebildet werden, und der Überlappungsspielraum wird beim Bemustern durch Photolithographietechnik vergrößert.
Gemäß einem Aspekt einer Halbleiterspeichervorrichtung der vor­ liegenden Erfindung, die durch das oben beschriebene Herstel­ lungsverfahren gebildet ist, weist das in dem Isolierfilm gebil­ dete Loch einen Öffnungsdurchmesser kleiner als die minimale Ab­ messung auf, die durch Photolithographie gebildet werden kann. Selbst wenn daher ein Loch zwischen Wortleitungen gebildet ist, wird der Überlappungsspielraum zwischen dem Loch und der Wortlei­ tung um den Abstand der verkleinerten Abmessung des Öffnungs­ durchmessers vergrößert. Daher kann der Wiederholungsabstand zwi­ schen Wortleitungen zum Verbessern der Integrationsdichte einer Speicherzelle verringert werden.
Zusammenfassend läßt sich also sagen, daß eine Halbleitervorrich­ tung gebildet werden kann, bei der ein Kontaktloch mit einer ver­ besserten Steuerung des Öffnungsdurchmessers gebildet werden kann. Ein Kurzschluß zwischen einer Elektrode eines Kondensators und einer Wortleitung kann verhindert werden, selbst wenn die Speicherzellengröße verringert wird bei der Erhöhung der Integra­ tionsdichte. Daher kann ein stabiler Betrieb des DRAMs sicherge­ stellt werden, wodurch die Zuverlässigkeit erhöht wird, selbst wenn die Speicherzellengröße aufgrund erhöhter Integrationsdichte verkleinert wird. Schließlich kann der Kurzschluß zwischen Kon­ densatoren verhindert werden, so daß zuverlässiges Datenspeichern und Löschen möglich ist.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren in den begleitenden Zeichnungen.
Von den Figuren zeigen:
Fig. 1 bis 11 sind Schnittansichten einer Halbleitervor­ richtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zum Beschreiben ihrer Herstellungsschritte;
Fig. 12 ist ein charakteristische Diagramm, das das Verhältnis zwischen der Öffnungsabmessung ei­ nes Kontaktloches und dem Kontaktwiderstand zeigt;
Fig. 13 bis 16 sind Schnittansichten einer Halbleitervor­ richtung gemäß der ersten Ausführungsform der vorliegenden Erfindung zur Beschreibung ihres Herstellungsverfahrens mit peripherer Schal­ tung;
Fig. 17 bis 20 sind Schnittansichten einer Halbleitervor­ richtung zum Beschreiben des Vorganges des Trockenätzens unter Benutzung eines Plasmas vom CF-Gastyp;
Fig. 21 ist ein charakteristisches Diagramm, das ein Zusammensetzungsverhältnis in Bezug auf die Tiefenrichtung (Filmdicke) zeigt, wobei ein dotierter Polysiliziumfilm anisotrop geätzt wird, wobei ein Ätzverfahren ohne den Zusatz von CO benutzt wird;
Fig. 22 ist ein charakteristisches Diagramm, das ein Zusammensetzungsverhältnis in bezug auf die Tiefenrichtung (Filmdicke) zeigt, wobei ein dotierter Polysiliziumfilm anisotrop geätzt wird, wobei ein Ätzverfahren unter dem Zusatz von CO benutzt wird;
Fig. 23 bis 25 sind Schnittansichten einer Halbleitervor­ richtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zum Beschreiben der Herstellungsschritte in der Reihenfolge;
Fig. 26 bis 28 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß der zweiten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 29 bis 36 sind Schnittansichten einer Halbleitervor­ richtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zum Beschreiben ihrer Herstellungsschritte in der Reihenfol­ ge;
Fig. 37 bis 39 sind Schnittansichten einer Halbleiterspei­ chervorrichtung zum Beschreiben des Bildens einer polykristallinen Siliziummaske unter Anwendung der dritten Ausführungsform der vorliegenden Erfindung, wenn es einen konve­ xen Abschnitt an der Oberfläche des polykri­ stallinen Siliziumfilmes gibt;
Fig. 40 bis 58 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer vierten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 59 ist eine Draufsicht auf ein Layout-Diagramm eines DRAMs mit der in Fig. 58 gezeigten Struktur;
Fig. 60 ist eine Schnittansicht einer Halbleiterspei­ chervorrichtung gemäß einer fünften Ausfüh­ rungsform der vorliegenden Erfindung;
Fig. 61 bis 70 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß der fünften Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 71 bis 81 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer sechsten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte;
Fig. 82 ist eine Draufsicht auf ein Layout-Diagramm einer Speicherzelle eines DRAM mit der in Fig. 81 gezeigten Struktur;
Fig. 83 ist eine Schnittansicht, die schematisch eine Struktur eine Halbleiterspeichervorrichtung gemäß einer siebenten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 84 bis 89 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß der siebten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 90 bis 92 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer achten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 93 ist eine Schnittansicht, die schematisch eine Struktur einer Halbleitespeichervorrichtung gemäß einer neunten Ausführungsform der vor­ liegenden Erfindung zeigt;
Fig. 94 bis 100 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß der neunten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 101 ist eine Schnittansicht einer Halbleiterspei­ chervorrichtung gemäß der neunten Ausfüh­ rungsform der vorliegenden Erfindung, die auf einen zylindrischen gestapelten Kondensator angewendet ist;
Fig. 102 ist eine Schnittansicht einer Halbleiterspei­ chervorrichtung gemäß der neunten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben eines Problemes, das beim Bilden eines polykristallinen Siliziumfilmes begeg­ net wird, der der Rahmenabschnitt wird;
Fig. 103 ist eine Schnittansicht von Fig. 102, wobei der S-Abschnitt, d. h. die Unebenheit der Oberfläche des polykristallinen Siliziumfil­ mes vergrößert ist;
Fig. 104 ist einer Schnittansicht einer Halbleiter­ speichervorrichtung gemäß der neunten Ausfüh­ rungsform der vorliegenden Erfindung, wobei die Unebenheit an der Oberfläche des Rahmen­ abschnittes erzeugt ist;
Fig. 105 ist eine Schnittansicht einer Halbleiterspei­ chervorrichtung gemäß einer zehnten Ausfüh­ rungsform der vorliegenden Erfindung;
Fig. 106 bis 116 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß der zehnten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 117 zeigt schematisch eine Schnittansicht einer Halbleiterspeichervorrichtung gemäß der drit­ ten Ausführungsform der vorliegenden Erfin­ dung zum Beschreiben des Falles, bei dem der Sputter-Effekt groß ist;
Fig. 118 ist eine Schnittansicht einer Halbleiterspei­ chervorrichtung gemäß der dritten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben des Falles, bei dem der Öffnungs­ durchmesser des Kontaktloches vergrößert ist;
Fig. 119 bis 125 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer elften Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 126 bis 131 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer zwölften Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 132 bis 135 sind Schnittansichten einer Halbleitervor­ richtung gemäß einer dreizehnten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 136 bis 140 sind Schnittansichten einer Halbleitervor­ richtung gemäß einer vierzehnten Ausfüh­ rungsform der vorliegenden Erfindung zum Be­ schreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 141 bis 146 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer fünfzehnten Aus­ führungsform der vorliegenden Erfindung zum Beschreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 147 bis 151 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer sechzehnten Aus­ führungsform der vorliegenden Erfindung zum Beschreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 152 bis 154 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer siebzehnten Aus­ führungsform der vorliegenden Erfindung zum Beschreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 155 bis 160 sind Schnittansichten einer Halbleiterspei­ chervorrichtung gemäß einer achtzehnten Aus­ führungsform der vorliegenden Erfindung zum Beschreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 161 ist ein Blockschaltbild, das schematisch die Struktur eines allgemeinen DRAM zeigt;
Fig. 162 ist ein Äquivalentschaltbild von Speicherzel­ len von vier Bit, die ein Speicherzellenfeld bilden;
Fig. 163 ist eine Draufsicht auf ein Layout-Diagramm, das einen DRAM mit einem normalen geschichte­ ten Kondensator zeigt;
Fig. 164 ist eine Schnittansicht des in Fig. 163 ge­ zeigten DRAM, die entlang der Linie A-A ge­ nommen ist;
Fig. 165 bis 170 sind Schnittansichten des in Fig. 163 ge­ zeigten DRAMs, die entlang der Linie A-A ge­ nommen sind, zum Beschreiben ihrer Herstel­ lungsschritte in der Reihenfolge;
Fig. 171 ist eine Schnittansicht, die schematisch die Struktur der ersten Halbleiterspeichervor­ richtung zeigt;
Fig. 172 bis 184 sind Schnittansichten der ersten Halbleiter­ speichervorrichtung zum Beschreiben ihrer Herstellungsschritte;
Fig. 185 ist eine Schnittansicht, die schematisch die Struktur der zweiten Halbleiterspeichervor­ richtung zeigt;
Fig. 186 bis 191 sind Schnittansichten der zweiten Halbleiter­ speichervorrichtung zum Beschreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 192 ist eine Schnittansicht, die schematisch eine Struktur der dritten Halbleiterspeichervor­ richtung zeigt;
Fig. 193 bis 198 sind Schnittansichten der dritten Halbleiter­ speichervorrichtung zum Beschreiben ihrer Herstellungsschritte in der Reihenfolge;
Fig. 199 ist eine Draufsicht, die das Verhältnis zwi­ schen der Wortleitung der Öffnung in dem Re­ sist der in Fig. 169 gezeigten Struktur dar­ stellt;
Fig. 200 ist eine Draufsicht, die den Zustand zeigt, in dem die Wortleitung und die Öffnung des Resistes teilweise überlappen;
Fig. 201 bis 203 sind Schnittansichten einer Halbleiterspei­ chervorrichtung in dem in Fig. 200 gezeigten Zustand zum Beschreiben ihrer Herstellungs­ schritte in der Reihenfolge;
Fig. 204 bis 207 sind Strukturdiagramme einer in der japani­ schen Offenlegungsschrift offenbarten Halb­ leitervorrichtung zum Beschreiben ihrer Her­ stellungsschritte in der Reihenfolge;
Fig. 208 und 209 sind Schnittansichten der Struktur zum Be­ schreiben technischer Probleme der Struktur wie sie in der japanischen Offenlegungs­ schrift offenbart ist;
Fig. 210 bis 212 sind Schnittansichten einer Halbleitervor­ richtung zum Beschreiben des Bildens einer untere Elektrodenschicht eines Kondensators in Kontakt mit einer Wortleitung;
Fig. 213A ist eine Draufsicht, die den Zustand zeigt, bei dem Reste verbleiben; und
Fig. 213B ist eine Schnittansicht entlang der Linie R-R in Fig. 231A.
Ausführungsformen der vorliegenden Erfindung werden jetzt unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
Ausführungsformen 1-3
Zuerst wird die Bildung eines Kontaktloches gemäß der vorliegen­ den Erfindung als ein Verfahren zum Herstellen einer Halbleiter­ vorrichtung gemäß einer ersten, zweiten und dritten Ausführungs­ form der vorliegenden Erfindung beschrieben.
Erste Ausführungsform
Fig. 1 bis 11 sind Schnittansichten einer Halbleitervorrich­ tung zum Beschreiben des Herstellungsverfahrens einer ersten Aus­ führungsform der vorliegenden Erfindung. Die erste Ausführungs­ form ist eine Anwendung auf eine Speicherzelle von einem DRAM.
Die Struktur von Fig. 1 ist identisch zu der in Fig. 165 ge­ zeigten, und ihre Beschreibung wird nicht wiederholt.
Es wird Bezug genommen auf Fig. 2, ein TEOS-Film 13 ist über der gesamten Hauptoberfläche eines Halbleitersubstrates 1 gebildet. Ein gestufter Abschnitt ist auf der Oberfläche 13a des TEOS-Fil­ mes 13 erzeugt, die die unterliegende Konfiguration wiedergibt.
Zum Verringern des gestuften Abschnittes wird ein SOG-Film 15 auf dem TEOS-Film 13 gebildet, wie in Fig. 3 gezeigt ist.
Es wird Bezug genommen auf Fig. 4, der TEOS-Film 13 und der SOG- Film 15 werden zurückgeätzt. Daher wird die Oberfläche des TEOS- Filmes 13 planarisiert, wodurch ein Zwischenisolierfilm 13 ent­ steht. Der Zwischenisolierfilm 13 weist eine Dicke von ungefähr 900 nm (9000 Å) auf.
Er wird jetzt Bezug genommen auf Fig. 5, ein Resist 17 ist auf dem Zwischenisolierfilm 13 in einem vorbestimmten Gebiet ein­ schließlich einer Öffnung 19 mit einem Öffnungsdurchmesser von 0,5 μm, der Grenze der Abmessungen von Photolithographie, gebil­ det.
Es wird Bezug genommen auf Fig. 6, der Zwischenisolierfilm 13 ist anisotrop zur Hälfte zurückgeätzt, wobei das Resist 17 als eine Maske benutzt wird. Genauer gesagt, der Zwischenisolierfilm 13 wird anisotrop geätzt, bis die Dicke ungefähr 200 nm (2000 Å) beträgt. Dieses anisotrope Ätzen wird durchgeführt durch Trocken­ ätzen unter Benutzung eines Plasmas vom CF-Gastyp (CHF3/CF4/Ar). Als Resultat wird ein erstes Loch 21 mit einer vorbestimmten Tie­ fe in dem Zwischenisolierfilm 13 und einem Öffnungsdurchmesser von 0,5 μm gebildet. Dann wird das Resist 17 entfernt, wie in Fig. 7 gezeigt ist.
Es wird Bezug genommen auf Fig. 8, ein TEOS-Film 23 mit einer Dicke von ungefähr 50-200 nm (500-2000 Å) wird auf dem Zwische­ nisolierfilm 13 gebildet. Somit ist ein zweites Loch 25 gebildet mit einem Durchmesser kleiner als der des ersten Loches 21.
Es wird Bezug genommen auf Fig. 9, der Zwischenisolierfilm 13 und der TEOS-Film 23 werden insgesamt anisotrop geätzt unter Be­ nutzung eines CF-Gastypes (CHF3/CF4/Ar).
Durch Fortsetzen dieses gesamten anisotropen Ätzen kann ein Kon­ taktloch 27 in selbstausgerichteter Weise gebildet werden, bei dem der untere Öffnungsdurchmesser 0,1-0,4 μm beträgt, wie in Fig. 10 gezeigt ist. Die Ätzrate des Eckabschnittes H (siehe Fig. 9) ist höher als der andere Abschnitt bei diesem gesamten Ätzen. Daher hat das Kontaktloch eine Konfiguration, bei der sich der Öffnungsdurchmesser in die aufwertige Richtung erhöht.
Wie in Fig. 11 gezeigt ist, wird eine Bitleitung 29 zum Vorsehen einer elektrischen Verbindung mit einem dotierten Bereich 5b in dem Kontaktloch 27 vorgesehen und sie erstreckt sich auf der Oberfläche des Zwischenisolierfilmes 13.
Somit kann ein Kontaktloch 27 leicht gebildet werden, das einen Öffnungsdurchmesser (zum Beispiel 0,3 μm) aufweist, der kleiner ist als der Öffnungsdurchmesser eines Kontaktloches minimaler Abmessung (0,5 μm), die durch Photolithographie erzeugt werden kann. Daher kann ein Überlappungsspielraum von 0,25 μm an der lin­ ken Seite und an der rechten Seite erreicht werden, wenn der Ab­ stand zwischen Gateelektroden 7a und 7b 0,8 μm beträgt. Dieses ist ein großer Fortschritt im Vergleich mit dem Überlappungsspielraum von 0,15 μm an der linken und rechten Seite eines Kontaktloches mit einem Öffnungsdurchmesser von 0,5 μm. Da dieser Wert von 0,25 μm auch größer ist als 0,18 μm, was die Grenze einer Überlap­ pungsgenauigkeit bei der Photolithographie ist, tritt das Problem des Kurzschlusses zwischen der Bitleitung 29 und der Gateelektro­ de 7a oder 7b nicht auf, selbst wenn die Abweichung den maximalen Wert von 0,18 μm annimmt.
Da weiterhin das Kontaktloch 27, das gemäß dieser Ausführungsform gebildet ist, einen Öffnungsdurchmesser aufweist, der sich nach oben erhöht, kann die Bedeckung der Bitleitung 29 in dem Fall verbessert werden, in dem die Bitleitung 29 in dem Kontaktloch 27 gebildet ist.
Wenn ein Kontaktloch mit einem Öffnungsdurchmesser kleiner als die minimale Abmessung der Photolithographie gemäß der vorliegen­ den Ausführungsform gebildet wird, mag der Anstieg des Kontaktwi­ derstandes zwischen der Bitleitung 29 und dem dotierten Bereich 5b zu erwarten sein. Der Anstieg des Kontaktwiderstandes ist je­ doch nicht so groß, selbst wenn ein Kontaktloch 27 mit einem kleinen Öffnungsdurchmesser gebildet ist, da der Kontaktwider­ stand zwischen der Bitleitung 29 und dem dotierten Bereich 5b im wesentlichen von der Dotierkonzentration des dotierten Bereiches 5b abhängt, anstatt von dem Öffnungsdurchmesser des Kontaktab­ schnittes des Kontaktloches 27.
Fig. 12 ist ein charakteristisches Diagramm, das die Beziehung zwischen dem Kehrwert der Öffnungsfläche des Kontaktloches und dem Kontaktwiderstand zeigt. Es wird Bezug genommen auf Fig. 12, der Kontaktwiderstand kann unter 10 kΩ bleiben gemäß den Eigen­ schaften eines DRAM, wenn die Datenauslesezeit zwischen Speicher­ knoten/Bitleitung in einem DRAM 1 ns beträgt. Es wird von einem solchen Standpunkt Bezug genommen auf Fig. 12, der Kontaktwider­ stand beträgt ungefähr 1,2 kΩ in einem Kontaktloch von (0,3 μm)2. Daher gibt es kein Problem, wenn der Öffnungsdurchmesser des Kon­ taktloches 27 auf ungefähr 0,3 μm reduziert wird, gemäß den Eigen­ schaften eines DRAMs.
Als nächstes wird das Herstellungsverfahren der vorliegenden Er­ findung beschrieben zum Herstellen der Halbleitervorrichtung mit peripherer Schaltung.
Fig. 13 bis 16 sind Schnittansichten einer Halbleitervorrich­ tung mit peripherer Schaltung zum Beschreiben der ersten Ausfüh­ rungsform eines Herstellungsverfahrens der vorliegenden Erfin­ dung. Die erste Ausführungsform wird für den Fall beschrieben, indem die Dicke des Zwischenisolierfilmes 13, der in dem Spei­ cherzellenabschnitt gebildet ist, dicker als der Zwischenisolier­ film 13b ist, der an der peripheren Schaltung gebildet ist.
Es wird Bezug genommen auf Fig. 13, ein erstes Loch 21a wird in dem Zwischenisolierfilm 13 durch ein Vorgehen ähnlich zu dem Her­ stellungsverfahren, wie es unter Bezugnahme auf Fig. 1 bis 6 beschrieben wurde, gebildet. Wenn ein erstes Loch 21b in dem Ab­ schnitt der peripheren Schaltung gleichzeitig mit der Bildung des ersten Loches 21a im Speicherzellenabschnitt gebildet wird, wird das erste Loch 21b ein durchdringendes Loch, da der Zwischeniso­ lierfilm 13b in dem peripheren Schaltungsabschnitt dünn ist.
Dann wird das Resist 17 entfernt, wie in Fig. 14 gezeigt ist. Kohlenstoff, der von dem Resist 17 geliefert wird, wird auf dem Siliziumsubstrat 1 (dotierter Bereich 5d) abgeschieden. Somit wird die Selektivität zwischen dem Siliziumsubstrat 1 und dem Zwischenisolierfilm 13b vergrößert. Daher ist der Überatzungsbe­ trag des Siliziumsubstrates 1 (dotierter Bereich 5d) niedrig, selbst wenn das erste Loch 21b durchstößt.
Es wird Bezug genommen auf Fig. 15, ein TEOS-Film (SiO2-Film) 23 wird überall gebildet.
Es wird Bezug genommen auf Fig. 16, ein Kontaktloch 27a in dem Speicherzellenabschnitt und ein Kontaktloch 27 in dem peripheren Schaltungsabschnitt werden durch anisotropes Ätzen der Zwischen­ isolierfilme 13 und 13b und des TEOS-Filmes 23 überall gebildet.
Ein Gas vom CF-Typ einschließlich CO (CHF3/CF4/Ar/CO-Gas) wird bei diesem anisotropen Ätzen benutzt. Trockenätzen unter Benutzung eines Gases vom CF-Typ, zu dem CO hinzugefügt wurde, weist eine hohe Selektivität zum Halbleitersubstrat (Siliziumsubstrat) 1 im Vergleich mit Trockenätzen durch ein Gas vom CF-Typ, zu dem nicht CO hinzugefügt wurde, auf. Hier ist die Selektivität als folgen­ des Verhältnis definiert: (Ätzrate des SiO2)/(Ätzrate des Silizi­ umsubstrates). Die Selektivität beträgt 15 bis 20 und ungefähr 4 bis 6, wenn ein CF-Gastyp mit CO benutzt wurde bzw. wenn kein CO hinzugefügt wird.
Eine hohe Selektivität in bezug auf das Halbleitersubstrat 1 er­ möglicht den Vorteil des effektiven Verhinderns übermäßigen Ät­ zens der Oberfläche des Halbleitersubstrates 1 zu dem Zeitpunkt des Bildens des Kontaktloches 27b in dem peripheren Schaltungs­ abschnitt. Beim Bilden des Kontaktloches 27b in der peripheren Schaltung zu der Zeit des Bildens des Kontaktloches 27a in dem Speicherzellenabschnitt erhöht sich die Überätzzeitdauer der Oberfläche des Halbleitersubstrates 1, das durch das Kontaktloch 27b offenliegt, da der Zwischenisolierfilm 13b in dem peripheren Schaltungsabschnitt dünn ist. Wenn Trockenätzen durch ein CF-Gas­ typ, zu dem CO hinzugefügt wurde und das hohe Selektivität auf­ zeigt, durchgeführt wird, kann die Oberfläche des Halbleitersub­ strates 1 daran gehindert werden, übermäßig aufgrund des Ätzens des Halbleitersubstrates 1 geätzt zu werden.
Der Mechanismus des Trockenätzens unter Benutzung eines Plasmas vom CF-Gastyp und die Trockenätzeigenschaften eines CF-Gastypes, zu dem CO hinzugefügt wurde, werden im folgenden beschrieben.
Fig. 17 bis 20 sind Schnittansichten zum Beschreiben des Ver­ fahrens des Trockenätzens unter Benutzung eines CF-Gastypes (CHF3/CF4/Ar-Gas). Fig. 21 und 22 sind charakteristische Dia­ gramme, die die Eigenschaften des CF-Trockenätztypes zeigen, wo­ bei CO hinzugefügt wurde bzw. nicht hinzugefügt wurde.
Zuerst wird das CF-Trockenätzen unter Bezugnahme auf Fig. 17 bis 20 beschrieben, wenn kein CO hinzugefügt ist. Wie in Fig. 17 gezeigt ist, wird das Ätzgas in einem Plasma 10 zu verschiedenen Ionen oder Radikalen. E in Fig. 17 zeigt das elektrische Feld an. Positive Ionen werden zu dem Halbleiterwafer, der aus einem Siliziumsubstrat 1 und einem darauf gebildeten Siliziumoxidfilm 7 gebildet ist, durch dieses elektrische Feld E beschleunigt.
Die Radikale bewegen sich frei, ohne daß sie durch das elektri­ sche Feld beschleunigt werden, da sie elektrisch neutral sind. Die Radikale werden jedoch ebenfalls an der Oberfläche des Sili­ ziumoxidfilmes absorbiert, da der Fluß des Ätzgases durch Evaku­ ierung und dergleichen abwärtsgerichtet ist.
Es wird Bezug genommen auf Fig. 18, die Radikale auf dem Silizi­ umoxidfilm 7 regieren zum Bilden eines organischen Polymerfilmes 14 des (CFH)-Types. In einem solchen Zustand werden durch das elektrische Feld E beschleunigte positive Ionen (CF2⁺, Ar⁺) zu dem organischen Polymerfilm 14 injiziert, wodurch kinetische Energie in den organischen Polymerfilm 14 eingetragen wird. Das C des organischen Polymerfilmes 14 reagiert mit dem O des Siliziumoxid­ filmes (SiO2-Film) 7.
Es wird Bezug genommen auf Fig. 19, CO oder CO2 wird in die Um­ gebung freigesetzt. Nach der Freigabe von O aus dem SiO2-Film 7, reagiert Si des SiO2-Filmes 7 mit F des organischen Polymerfilmes 14, wodurch SiF4 gebildet wird, wodurch der SiO2-Film 7 geätzt wird. Somit wird das Ätzen des SiO2-Filmes 7 durchgeführt, wie in Fig. 20 gezeigt ist. Es gibt kein O in dem Siliziumsubstrat 1. Daher reagiert das C in dem organischen Polymerfilm 14 nicht und der organische Polymerfilm 14 verbleibt auf dem Siliziumsubstrat 1. Der organische Polymerfilm 14 bedeckt die Oberfläche des Sili­ ziumsubstrates 1 zum Unterdrücken der Ätzreaktion des Silizium­ substrates 1. Durch das Trockenätzverfahren unter Benutzung von CF-Gas kann der SiO2-Film 7 geätzt werden mit einer vorbestimmten Selektivität bezüglich des Siliziumsubstrates 1.
Es wird Bezug genommen auf Fig. 21 und 22, die Eigenschaften zwischen einem Ätzverfahren unter Benutzung eines CF-Gases mit CO (CHF3/CF4/Ar/CO) und einem Ätzverfahren unter Benutzung von CF-Gas ohne CO (HF3/CF4/Ar) werden verglichen.
Fig. 21 ist ein charakteristisches Diagramm, das das Zusammen­ setzungsverhältnis von C, F, Si und O in die Dickenrichtung (Tie­ fenrichtung) eines dotierten Polysiliziumfilmes durch ESCA (Elec­ tron Spectroscopie for Chemical Analysis = Elektronenspektrosko­ pie für chemische Analyse) in dem Fall analysiert, bei dem ein dotierter Polysiliziumfilm durch ein Ätzverfahren geätzt wird, ohne daß CO hinzugefügt wurde. Fig. 22 ist ein charakteristische Diagramm, das Fig. 21 entspricht, wobei ein Ätzverfahren benutzt wird, zu dem CO hinzugefügt wurde. C wird in einem beträchtlichen Tiefenbereich bei dem Ätzverfahren mit CO stark nachgewiesen im Vergleich zu dem Ätzverfahren ohne CO. Das bedeutet, daß der C- Film leichter durch das Ätzverfahren mit CO im Vergleich mit dem Ätzverfahren ohne CO gebildet wird, wodurch das Ätzen eines do­ tierten Polysiliziumfilmes (Siliziumsubstrat) unterdrückt werden kann. In anderen Worten, der Ätzvorgang mit CO weist eine hohe Selektivität bezüglich eines Siliziumsubstrates im Vergleich mit einem Ätzvorgang ohne CO auf. Es ist aus tatsächlichen experimen­ tellen Resultaten bekannt, daß das Ätzverfahren mit CO eine hohe Selektivität bezüglich eines Siliziumsubstrates aufweist.
Zweite Ausführungsform
Fig. 23 bis 25 sind Schnittansichten einer Halbleitervorrich­ tung zum Beschreiben einer zweiten Ausführungsform des Herstel­ lungsverfahrens der vorliegenden Erfindung. Die zweite Ausfüh­ rungsform ist eine Anwendung auf einen Speicherzellenabschnitt eines DRAM wie bei der ersten Ausführungsform. Die Komponenten, die denen der ersten Ausführungsform identisch sind, sind mit den gleichen Bezugszeichen bezeichnet.
Wie in Fig. 23 gezeigt ist, wird ein Zwischenisolierfilm 13 von 1500 nm (15 000 Å) Dicke anisotrop durch Trockenätzen unter Benut­ zung eines Plasmas vom CF-Gastyp (CHF3/CF4/Ar) unter Benutzung eines Resistes 17 als Maske zum Bilden eines ersten Loches 21 geätzt. Dieser Ätzvorgang wird angehalten, wenn der Abstand zwi­ schen dem Boden des ersten Loches 21 und einem dotierten Bereich 5b 200-700 nm (2000-7000 Å) erreicht.
Bei der zweiten Ausführungsform wird anisotropes Ätzen durchge­ führt zum Erzielen einer schrägen Seitenwand des ersten Loches 21. Eine schräge Seitenwand des ersten Loches 21 kann realisiert werden, indem die Ätzparameter wie der Betrag des Ätzgases und der Umgebungsdruck gesteuert werden. Zum Beispiel wird der Fluß­ anteil CHF3 größer angesetzt als bei einer Ätzbedingung, wenn die Schräge nicht gebildet wird (R = 90 Grad). Bei der vorliegenden Ausführungsform beträgt R = 86 Grad.
Es wird Bezug genommen auf Fig. 24, das Resist wird entfernt.
Dann wird Bezug genommen auf Fig. 25, der Zwischenisolierfilm 13 wird anisotrop geätzt (zurückgeätzt), wobei ein CF-Gastyp (CHF3/CF4/Ar) benutzt wird. Somit wird ein zweites Loch (Kontakt­ loch) 25 selbst ausgerichtet gebildet, dessen unterer Öffnungs­ durchmesser ungefähr 0,23 bis 0,38 μm beträgt.
Bei den in Fig. 23 bis 25 gezeigten Schritten ist es logi­ scherweise möglich, ein Kontaktloch von 0,3 μm zu erzielen, wenn anisotropes Ätzen für den Zwischenisolierfilm 13 durchgeführt wird, bis das Substrat erreicht wird, während der Neigungswinkel des ersten Loches 21 gesteuert wird, ohne daß das Resist 17 ent­ fernt wird. Wenn jedoch der Zwischenisolierfilm 13 vollständig anisotrop zu ätzen ist unter Benutzung des Resists 17 als Maske, gibt es einen Nachteil des fehlerhaften Öffnens aufgrund des Un­ terdrückens des Ätzvorganges als ein Resultat des erhöhten Betra­ ges von Kohlenstoff, der von dem Resist 17 zu der zu ätzenden Oberfläche geliefert ist. Daher wird ein gesamtes isotropes Ätzen durchgeführt, nachdem das Resist 17 entfernt ist, wie in Fig. 24 und 25 der vorliegenden Ausführungsform gezeigt ist.
Wie bei der ersten Ausführungsform wird ein Kontaktloch mit einem Öffnungsdurchmesser kleiner als die minimale Abmessung (0,5 μm) der Grenze, die durch Photolithographie erreicht werden kann, gemäß dem Herstellungsverfahren der vorliegenden zweiten Ausfüh­ rungsform erhalten. Das Kontaktloch 25 wird in einer Art gebil­ det, daß sich der Öffnungsdurchmesser nach oben vergrößert. Daher kann die Bedeckung einer Bitleitung (nicht gezeigt), die in dem Kontaktloch 25 zu bilden ist, im Gegensatz zur ersten Ausfüh­ rungsform verbessert werden.
Als nächstes wird das Herstellungsverfahren der vorliegenden Aus­ führungsform zum Herstellen einer Halbleitervorrichtung mit peri­ pherer Schaltung beschrieben.
Fig. 26 bis 28 sind Schnittansichten einer Halbleitervorrich­ tung mit peripherer Schaltung zum Beschreiben der zweiten Ausfüh­ rungsform des Herstellungsverfahrens der vorliegenden Erfindung. Diese Ausführungsform beschreibt den Fall, indem die Dicke der Zwischenisolierfilme 13 und 13b zwischen dem Speicherzellenab­ schnitt und dem peripheren Schaltungsabschnitt unterschiedlich sind.
Das Vorgehen für den Speicherzellenabschnitt vor dem in Fig. 26 gezeigten Schritt ist ähnlich zu dem Herstellungsverfahren, wie es in Fig. 23 gezeigt ist. Es wird Bezug genommen auf Fig. 26, ein erstes Loch 21b wird in dem peripheren Schaltungsabschnitt gleichzeitig mit der Bildung eines ersten Loches 21 in dem Spei­ cherzellenabschnitt gebildet. Da die Dicke des Zwischenisolier­ filmes 13b groß ist, wird das Loch 21b kein Durchgangsloch. Die Entfernung des Resists 17 resultiert in dem in Fig. 27 gezeigten Zustand.
Es wird Bezug genommen auf Fig. 28, die Zwischenisolierfilme 13 und 13b werden anisotrop geätzt durch ein CF-Ätzgas mit CO. Die­ ses anisotrope Ätzverfahren unter Benutzung eines Gases mit CO weist eine hohe Selektivität 15 bis 20 für die Zwischenisolier­ filme (Siliziumoxidfilm 13 und 13b im Vergleich mit Halbleiter­ substrat (Siliziumsubstrat) 1 auf, wie oben beschrieben wurde. Daher kann exzessives Ätzen der Oberfläche des Siliziumsubstrates 1 effektiv verhindert, selbst wenn die Überätzzeit der Oberfläche des Siliziumsubstrates 1 beim Bilden eines Kontaktloches 25a in einem dünnen Zwischenisolierfilm 13b erhöht wird.
Die Kontaktlöcher 25 und 25a gemäß der vierten Ausführungsform weisen beide einen Öffnungsdurchmesser auf, der kleiner ist als die Abmessung des minimalen Öffnungsdurchmessers (0,5 μm) eines Kontaktloches, das durch Photolithographie gebildet werden kann. Da weiterhin die Kontaktlöcher 25 und 25a so gebildet sind, daß sie einen Öffnungsdurchmesser aufweisen, der sich nach oben ver­ größert, kann eine verbesserte Bedeckung erzielt werden, wenn eine Verbindungsschicht in den Kontaktlöchern 25 und 25a gebildet wird.
Dritte Ausführungsform
Fig. 29 bis 34 sind Schnittansichten einer Halbleitervorrich­ tung zum Beschreiben einer dritten Ausführungsform des Herstel­ lungsverfahrens der vorliegenden Erfindung.
Es wird Bezug genommen auf Fig. 29, ein Isolationsoxidfilm 32 wird unter Benutzung eines LOCOS-Verfahrens an einem vorbestimm­ ten Bereich auf der Hauptoberfläche einer Halbleitersubstrat 31 gebildet. Eine Gateelektrode 34a aus polykristallinem Silizium­ film wird an einem vorbestimmten Bereich auf der Hauptoberfläche des Halbleitersubstrates 31 mit einem Gateoxidfilm 33a darunter umgeben von dem Feldoxidfilm 32 gebildet. Durch Ausführen einer Ionenimplantation unter Benutzung der Gateelektrode 34a als Maske wird ein dotierter Bereich 36 gebildet, der der Source-/Drain­ bereich wird. Dann wird ein Zwischenisolierfilm 37a gebildet, der die gesamte Oberfläche bedeckt und eine Oberfläche eines planari­ sierten Oxidfilmes aufweist. Eine Polysilizium-Siliziumschicht 42 vorbestimmter Dicke wird an der Oberfläche des Zwischenisolier­ filmes 37a durch CVD gebildet. Dann wird ein Siliziumoxidfilm 43 einer vorbestimmten Dicke auf der polykristallinen Silizium­ schicht 42 durch CVD gebildet. Der Zwischenisolierfilm 37, der polykristalline Siliziumfilm 42 und der Siliziumoxidfilm 43 der vorliegenden Ausführungsform bilden den ersten Film, den zweiten Film bzw. den dritten Film der vorliegenden Erfindung.
Es wird Bezug genommen auf Fig. 30, ein Resistfilm 44 wird an einem vorbestimmten Bereich auf dem Siliziumoxidfilm 43 durch Photolithographie gebildet. Dann wird durch anisotropes Ätzen des Siliziumoxidfilmes 43 unter Benutzung des Resistfilmes 44 als Maske ein erstes Loch 45 eines Öffnungsdurchmessers D2 gebildet, woraufhin der Resistfilm 44 entfernt wird.
Es wird Bezug genommen auf Fig. 31, ein Siliziumoxidfilm 46 ei­ ner vorbestimmten Dicke, der der vierte Film der vorliegenden Erfindung ist, wird auf der Oberfläche des Siliziumoxidfilm 43 einschließlich der inneren Umfangsseitenwand des ersten Loches 45 durch CVD gebildet.
Indem der Siliziumoxidfilm 46 überall anisotrop geätzt wird, wird ein seitenwandabstandshalterartige Rahmen 46a an der inneren Um­ fangsseitenwand des ersten Loches 45 gebildet, wie in Fig. 32 gezeigt ist.
Es wird Bezug genommen auf Fig. 33, ein polykristalliner Silizi­ umfilm 42 wird anisotrop unter Benutzung des Siliziumoxidfilmes 43 und des seitenwandabstandshalterartigen Rahmens 46a als Maske geätzt. Als Resultat wird ein zweites Loch 47 in dem polykristal­ linen Siliziumfilm 42 gebildet.
Es wird Bezug genommen auf Fig. 34, der Zwischenisolierfilm 37a wird anisotrop unter Benutzung des polykristallinen Siliziumfil­ mes 42 mit dem zweiten Loch 47 als Maske geätzt. Als Resultat wird ein Kontaktloch 48, das die Oberfläche des dotierten Berei­ ches 36 erreicht, gebildet. Der Siliziumoxidfilm 43 und der Rah­ men 46a werden gleichzeitig durch dieses Ätzen entfernt.
Der Öffnungsdurchmesser D3 des Kontaktloches 48 ist kleiner als der Öffnungsdurchmesser D2 des ersten Loches 45 (vergleiche Fig. 30), das in dem Siliziumoxidfilm 43 gebildet ist, um 2× die Breite des abstandshalterartigen Rahmens 46a. Wenn daher der Öff­ nungsdurchmesser D2 des ersten Loches 45 auf die minimale Abmes­ sung gebildet wird, die gebildet werden kann unter der Konstruk­ tionsregel, kann das Kontaktloch mit einem Durchmesser kleiner als diese minimale Abmessung gebildet werden.
Wenn eine leitende Schicht, die elektrisch mit dem dotierten Be­ reich 36 über das Kontaktloch 47 verbunden ist zu bilden ist, sind die folgenden Schritte notwendig.
Es wird Bezug genommen auf Fig. 35, ein leitender Film 49 aus polykristallinem Silizium mit Dotiermaterial wie Phosphor wird gebildet. Ein Resistfilm 50 mit einem vorbestimmten Muster wird an der Oberfläche des leitenden Filmes 49 durch Photolithographie gebildet. Der leitende Film 49 und der polykristalline Silizium­ film 52 werden anisotrop unter Benutzung des Resistfilmes 50 als eine Maske geätzt.
Als Resultat werden ein leitender Verbindungsfilm 49a und ein polykristalliner Siliziumfilm 42a mit einem vorbestimmten Muster, wie in Fig. 36 gezeigt ist, gebildet.
Bei der vorliegenden Ausführungsform wird ein seitenabstandshal­ terartiger Rahmen 46a an der inneren Umfangsseitenwand in dem ersten Loch 45 aus dem Siliziumoxidfilm 43 gebildet, so daß es möglich ist, auf selbstausgerichtete Weise ein Kontaktloch 48 zu bilden, das einen Öffnungsdurchmesser kleiner als der des ersten Loches 45 aufweist, das mit der minimalen Abmessung gebildet ist, die durch die Konstruktionsregel definiert ist.
Die Seitenwandschicht 46a enthält einen Siliziumoxidfilm. Es gibt keine Korngrenze, da der Siliziumoxidfilm keine polykristalline Struktur hat. Daher treten die Probleme, die unter Bezugnahme auf Fig. 208 und 209 beschrieben sind nicht auf, wenn der Rahmen 46a aus Siliziumoxidfilm gebildet wird.
Die Abmessung des Öffnungsdurchmessers eines Kontaktloches wird nicht beeinflußt, selbst wenn ein konvexer Abschnitt aufgrund einer Korngrenze an der Oberfläche der polykristallinen Silizium­ schicht 42 erzeugt wird, wie im folgenden beschrieben wird.
Fig. 37 bis 39 sind Schnittansichten einer Halbleitervorrich­ tung zum Beschreiben ihrer Herstellungsschritte gemäß einer drit­ ten Ausführungsform der vorliegenden Erfindung mit verbesserter Steuerung der Bildung eines Kontaktloches.
Es wird Bezug genommen auf Fig. 37, ein konvexer Abschnitt 42a aufgrund einer Korngrenze ist an der Oberfläche der polykristal­ linen Siliziumschicht 42 erzeugt.
Es wird Bezug genommen auf Fig. 38, ein Siliziumoxidfilm 43 und ein Rahmen 46a, der die Seitenwandschicht ist, werden auf der polykristallinen Siliziumschicht 42 gemäß dem Herstellungsverfah­ ren einer Halbleitervorrichtung gebildet. Der Rahmen 46a wird auf dem konvexen Abschnitt 42a gebildet.
Es wird Bezug genommen auf Fig. 39, die polykristalline Silizi­ umschicht 42 wird selektiv geätzt unter Benutzung des Silizium­ oxidfilm 43 und der Seitenwandschicht 46a zum Bilden eines zwei­ ten Loches 47. Es ist erkennbar, daß es keinen Einfluß den Öff­ nungsdurchmesser des zweiten Loches 47 gibt, selbst wenn es einen konvexen Abschnitt 42a in der polykristallinen Siliziumschicht 42 gibt. Daher kann ein Kontaktloch gesteuert gebildet werden, ohne daß der Öffnungsdurchmesser beeinflußt wird, selbst wenn ein kon­ vexer Abschnitt 42a gebildet ist.
Obwohl das Kontaktloch 47 unter Benutzung der polykristallinen Siliziumschicht als Maske in den Herstellungsschritten der Fig. 33 und 34 bei der vorliegenden Ausführungsform gebildet wird, ist das Material der Maske nicht auf polykristallines Silizium beschränkt. Insbesondere kann amorphes Silizium (a-Si), TiN, ein Silizid wie TiSi2 und WSi2, ein hochwärmefestes Metall wie Ti, W und Mo oder ein geschichteter Film daraus anstelle von polykri­ stallinem Silizium benutzt werden.
Der in dem in Fig. 35 gezeigten Schritt gebildete leitende Film 49 ist nicht auf polykristallines Silizium beschränkt und kann ein leitendes Material aus den oben beschriebenen Materialien sein.
Die vorliegende Erfindung ist nicht auf einen Siliziumoxidfilm zur Benutzung für den Rahmen 46a der Seitenwandanordnung be­ schränkt, die in den Verfahrensschritten der Fig. 31 und 32 der vorliegenden Ausführungsform gebildet ist. Insbesondere kann TiN, ein Silizid wie TiSi2 und WSi2, ein hochwärmefestes Metall wie Ti, W und Mo, amorphes Silizium (a-Si) oder ein geschichteter Film daraus als das Material des Rahmens 46a anstelle des Silizi­ umoxidfilmes benutzt werden. Ein Rahmen 46a aus dem oben erwähn­ ten Silizid oder Hochwärmefestmetall kann zum Beispiel durch CVD erzeugt werden.
(Ausführungsformen 4-10)
Die Speicherzellenstruktur eines DRAM, die durch das Herstel­ lungsverfahren der vorliegenden Ausführungsform hergestellt ist, wird als eine Halbleiterspeichervorrichtung der vierten bis zehn­ ten Ausführungsform der vorliegenden Erfindung beschrieben.
Vierte Ausführungsform
Fig. 40 bis 58 sind Schnittansichten einer Halbleitervorrich­ tung zum Beschreiben einer vierten Ausführungsform eines Herstel­ lungsverfahrens der vorliegenden Erfindung. Bei der vorliegenden Ausführungsform wird die Bildung eines Kontaktloches in dem Her­ stellungsverfahren einer DRAM-Speicherzelle mit einem gestapelten Kondensator beschrieben.
Es wird Bezug genommen auf Fig. 40, ein Elementisolationsbereich 102 wird an einem vorbestimmten Bereich auf der Hauptoberfläche eines Halbleitersubstrates 101 durch LOCOS gebildet.
Es wird Bezug genommen auf Fig. 41, die Oberfläche des Halblei­ tersubstrat 101 wird einer thermischen Oxidation unterworfen, wodurch ein Oxidfilm 103 an der Oberfläche des Halbleitersubstra­ tes 101 gebildet wird, der von Isolationsoxidfilm 102 umgeben ist. Ein polykristallines Silizium 104 mit einer Phosphordotie­ rung wird unter Benutzung von CVD unter verringertem Druck auf der Oberfläche des Oxidfilmes 103 gebildet, woraufhin die Bildung eines Oxidfilmes 105 folgt.
Es wird Bezug genommen auf Fig. 42, Gateelektroden 104a, 104b, 104c und 104d werden durch Bemustern des Oxidfilmes 105 und des polykristallinen Siliziumfilmes 104 (vergleiche Fig. 41) durch Photolithographie- und Ätztechniken gebildet. Gateisolierfilme 103a und 103b sind zwischen der Oberfläche des Halbleitersubstra­ tes 101 und den Gateelektroden 104b und 104c vorgesehen.
Es wird Bezug genommen auf Fig. 43, dotierte Bereiche 106a, 106b und 106c relativ niedriger Konzentration werden durch Implantie­ ren von Dotiermaterial in die Oberfläche des Halbleitersubstrates 101 unter Benutzung der Gateelektroden 104b und 104c und des Isolationsoxidfilmes 102 als Maske gebildet.
Es wird Bezug genommen auf Fig. 44, ein Isolierfilm 107 eines Oxidfilmes wird über dem gesamten Halbleitersubstrat 101 durch CVD bei niedrigem Druck gebildet. Der Isolierfilm 107 wird selek­ tiv durch anisotropes Ätzen der gesamten Oberfläche des Isolierfilmes 107 entfernt.
Somit wird ein Isolierfilm 108 oberhalb der Gateelektroden 104a bis 104d und an dem Seitenwandabschnitt davon gebildet, wie in Fig. 45 gezeigt ist.
Es wird Bezug genommen auf Fig. 46, dotierte Bereiche 109a, 109b und 109c relativ hoher Konzentration werden durch Implantieren von Ionen des Dotiermateriales in die Oberfläche des Halbleiter­ substrates 101 unter Benutzung der Gateelektroden 104 und 104c und des abdeckenden Isolierfilmes 108 als Maske gebildet. Somit wird ein Transistor der sogenannten LDD-Struktur gebildet.
Es wird Bezug genommen auf Fig. 47, ein Siliziumoxidfilm 140 wird über der gesamten Oberfläche des Halbleitersubstrates 101 gebildet, woraufhin die Bildung eines Öffnungsabschnittes an ei­ nem vorbestimmten Bereich folgt. Dann wird ein polykristalliner Siliziumfilm 110 einer vorbestimmten Dicke, der mit Dotierstoff dotiert ist, an der gesamten Oberfläche gebildet. Ein Oxidfilm 111b wird auf diesem polykristallinen Siliziumfilm gebildet. Der Oxidfilm 111b eines vorbestimmten Musters wird gebildet, indem der Oxidfilm unter Benutzung von Photolithographie- und Ätztech­ niken gebildet wird. Indem Ätzen unter Benutzung des Oxidfilmes 111b als Maske durchgeführt wird, wird ein leitender Film 110 gebildet, der elektrisch mit dem dotierten Bereich 109c verbunden ist.
Es wird Bezug genommen auf Fig. 48, ein Oxidfilm 111 wird auf der gesamten Oberfläche des Halbleitersubstrates 101 durch CVD bei niedrigem Druck gebildet. Ein Isolierfilm 112, dessen Ober­ fläche planarisiert ist, wird auf dem Oxidfilm 111 gebildet. Der Isolierfilm 112 kann gebildet werden, indem ein SOG-Film aufge­ bracht wird. Dann werden der Isolierfilm 112 und der Oxidfilm 111 bis zu der Linie zurückgeätzt, die durch Striche und zwei Punkte dargestellt ist.
Somit wird ein Zwischenisolierfilm 111, dessen Oberfläche im we­ sentlichen planarisiert ist, wie in Fig. 49 gezeigt, gebildet. Zwischenisolierfilm 111a ist der erste Film der vorliegenden Er­ findung.
Es wird Bezug genommen auf Fig. 50, ein Nitridfilm 160 wird auf der Oberfläche des Zwischenisolierfilm 111a gebildet. Ein poly­ kristalliner Siliziumfilm 113 einer vorbestimmten Dicke wird auf Nitridfilm 160 als der zweite Film der vorliegenden Erfindung gebildet, woraufhin die Bildung eine Oxidfilmes 114 als der drit­ te Film der vorliegenden Erfindung folgt. Ein Resistfilm 115 ei­ nes vorbestimmten Musters wird auf dem Oxidfilm 114 durch Photo­ lithographie gebildet. Der Oxidfilm 114 wird anisotrop unter Be­ nutzung des Resistfilmes 115 als Maske geätzt.
Somit wird ein erstes Loch 116, das die Oberfläche des polykri­ stallinen Siliziumfilmes 113 erreicht, wie in Fig. 51 gezeigt, gebildet. Dann wird das Resist 115 entfernt.
Es wird Bezug genommen auf Fig. 52, ein Siliziumoxidfilm 117 einer vorbestimmten Dicke wird als der vierte Film der vorliegen­ den Erfindung über der gesamten Oberfläche des Siliziumoxidfilmes 114 einschließlich der inneren Umfangsseitenwand des ersten Lo­ ches 116 gebildet. Dann wird der Oxidfilm 117 anisotrop geätzt.
Es wird Bezug genommen auf Fig. 53, ein seitenwandabstandshal­ terartiger Rahmen 117a wird an der inneren Umfangsseitenwand des ersten Loches 116 durch dieses Ätzen gebildet.
Es wird Bezug genommen auf Fig. 54, der polykristalline Silizi­ umfilm 113 wird anisotrop unter Benutzung des Siliziumoxidfilmes 114 und des Rahmens 117a als Maske geätzt zum Bilden einer zwei­ ten Öffnung 118, die die Oberfläche des Nitridfilmes 160 er­ reicht.
Es wird Bezug genommen auf Fig. 55, ein Kontaktloch 119, das die Oberfläche der dotierten Bereiche 109a und 109b erreicht, wird durch anisotropes Ätzen des Zwischenisolierfilmes 111a unter Be­ nutzung des polykristallinen Siliziumfilmes 113 als Maske gebil­ det.
Es wird Bezug genommen auf Fig. 46, eine leitende Schicht 120 aus polykristallinen Silizium, die mit Dotiermaterial dotiert ist, wird zum Füllen des Inneren des Kontaktloches 119 und zum Bedecken der Oberfläche des polykristallinen Siliziumfilmes 113 gebildet. Die leitende Schicht 120 und der polykristalline Sili­ ziumfilm 113 werden durch Photolithographie- und Ätztechniken bemustert. Als Resultat werden eine bemusterte untere Kondensa­ torelektrode 120a und eine polykristalline Siliziumschicht 113a gebildet, wie in Fig. 57 gezeigt ist.
Es wird Bezug genommen auf Fig. 58, durch Anwenden einer Wärme­ behandlung in einer Sauerstoffumgebung nach der Bildung eines Nitridfilmes unter Benutzung von CVD bei niedrigem Druck an der gesamten Oberfläche des Halbleitersubstrates 101 wird der Nitrid­ film teilweise oxidiert, so daß ein dielektrischer Kondensator­ film 121 gebildet wird. Dann wird ein leitender Film 122 aus polykristallinem Silizium, das mit Phosphor dotiert ist, überall durch CVD bei niedrigem Druck gebildet. Dann wird eine obere Kon­ densatorelektrode 122 durch Entfernen des leitenden Filmes 122 mit der Ausnahme vorbestimmter Bereiche gebildet. Fig. 59 ist eine Draufsicht auf ein Layoutdiagramm, der in Fig. 58 gezeigten Struktur.
Gemäß diese Ausführungsform kann ein Kontaktloch 119 durch Bilden eines ersten Loches 116 in dem Siliziumoxidfilm 114 mit minimaler Abmessung, die durch Konstruktionsregel erreicht werden kann, in selbstausgerichteter Weise mit einem Öffnungsdurchmesser kleiner als der des ersten Loches 116 gebildet werden. Selbst wenn daher der Abstand zwischen benachbarten Gateelektroden 104a, 104b, 104c und 104d aufgrund der Zunahme der Integration des DRAM verringert wird, kann ein ausreichender Spielraum sichergestellt werden für Fehler in der Ausrichtungsgenauigkeit der Lithographie. Daher kann ein Kontaktloch 119 leicht zur elektrischen Verbindung zwi­ schen der Oberfläche der dotierten Bereiche 109a und 109b, die als Source-/Drainbereiche dienen, und der unteren Elektrode 120a des Kondensators gebildet werden.
Im Gegensatz zu der Struktur der vorliegenden Ausführungsform, in der die leitende Schicht 120, die die untere Elektrodenschicht bildet, das Kontaktloch füllt, kann eine Struktur eingesetzt wer­ den, in der die untere Elektrodenschicht der oberen Elektroden­ schicht in dem Kontaktloch 119 gegenüberliegt. Solche Struktur wird als die fünfte Ausführungsform der vorliegenden Erfindung beschrieben.
Fünfte Ausführungsform
Eine Halbleiterspeichervorrichtung gemäß einer fünften Ausfüh­ rungsform der vorliegenden Erfindung wird im folgenden unter Be­ zugnahme auf Fig. 60 beschrieben. Eine Speicherzelle ist in ei­ nem Bereich auf einem Siliziumsubstrat 1001 gebildet, der durch einen Isolationsoxidfilm 1003 isoliert ist. Diese Speicherzelle enthält einen Übertragungstransistor 1010 und einen Kondensator 1020.
Der Übertragungstransistor 1010 enthält ein Paar von Source-/ Draindiffusionsbereichen 1009, einen Gateoxidfilm 1005 und eine Gateelektrode (Wortleitung) 1007. Das Paar von Source-/Draindif­ fusionsbereichen 1009 wird in der Oberfläche des Siliziumsub­ strates 1001 mit einem vorbestimmten Abstand dazwischen gebildet. Die Source-/Draindiffusionsbereiche 1009 weisen eine LDD-Struktur einer Doppelschicht eines dotierten Bereich 1009a einer relativ niedrigen Konzentration und eines dotierten Bereiches 1009b einer relativ hohen Konzentration auf. Eine Gateelektrode 1007 ist in dem Bereich gebildet, der durch das Paar von Source-/Draindiffu­ sionsbereiche 1009 eingeschlossen wird, wobei ein Gateoxidfilm 1005 darunter gebildet ist.
Eine Wortleitung 1007, die die Gateelektrode wird, ist auf der Oberfläche des Isolationsoxidfilmes 1003 gebildet. Ein Isolier­ film 1011 ist auf der Oberfläche einer jeden Wortleitung 1007 gebildet, die die Gateelektrode wird. Eine Seitenwand 1013 ist zum Bedecken der Seitenwand der Wortleitung 1007 und des Isolier­ filmes 1011 gebildet. Ein dünner Siliziumoxidfilm (SiO2) 1015 ist über der gesamten Oberfläche des Siliziumsubstrates 1001 zum Be­ decken des Übertragungstransistors 1010 gebildet. Ein Kontaktloch 1015a ist in dem Siliziumoxidfilm 1015 gebildet.
Eine Teiloberfläche von einem der Source-/oder Draindiffusions­ bereiche 1009 liegt in dem Kontaktloch 1015a offen. Eine vergra­ bene Bitleitung 1017 ist an der Oberfläche der Seitenwand 1013 und des Siliziumoxidfilm 1015 ist zum Kontaktieren des Source- /Draindiffusionsbereiches 1009 über das Kontaktloch 1015a gebil­ det. Ein Zwischenisolierfilm 1019 von ungefähr 800 nm (8000 Å) Dic­ ke, dessen Oberfläche planarisiert ist, ist so gebildet, daß er die vergrabene Bitleitung 1017 und den Übertragungstransistor 1010 bedeckt. Ein Siliziumnitridfilm (Si3N4) 1021 von ungefähr 10 nm (100 Å) Dicke ist über der gesamten Oberfläche des Zwischeni­ solierfilmes 1019 gebildet. Ein Kontaktloch 1035 ist so gebildet, daß es die drei Schichten des Siliziumnitridfilmes 1021, des Zwi­ schenisolierfilmes 1019 und des Siliziumoxidfilmes 1015 durch­ stößt. Eine Teiloberfläche des anderen der Source-/Draindiffu­ sionsbereiche 1009 liegt in dem Kontaktloch 1015 offen. Ein Kon­ densator 1020 ist so gebildet, daß eine elektrische Verbindung zu dem Source-/Draindiffusionsbereich 1009 über das Kontaktloch 1015 hergestellt ist.
Der Kondensator 1020 enthält eine untere Elektrodenschicht 1023, einen dielektrischen Kondensatorfilm 1025 und eine obere Elektro­ denschicht 1027. Die untere Elektrodenschicht 1423 enthält einen ersten Abschnitt 1023a und einen zweiten Abschnitt 1023b. Der erste Abschnitt 1023a ist mit einer vorbestimmten Dicke auf dem Siliziumnitridfilm 1021 so gebildet, daß er die Nachbarschaft der Öffnung des Kontaktloches 1035 umgibt. Der Zweite Abschnitt 1023b von ungefähr 150 bis 200 nm (1500 bis 2000 Å) Dicke ist auf der Oberfläche des ersten Abschnittes 1023a zum Kontaktieren des Source-/Draindiffusionsbereiches 1009 über das Kontaktloch 1035 gebildet. Ein dielektrischer Kondensatorfilm 1025 ist zum Abdec­ ken der Oberfläche der unteren Elektrode 1023 gebildet. Eine obe­ re Elektrodenschicht 1027 ist zum Abdecken der unteren Elektro­ denschicht 1023 mit dem dielektrischen Kondensatorfilm 1025 da­ zwischen gebildet. Ein Isolierfilm 1029 ist zum Abdecken des Kon­ densators 1020 gebildet.
Ein Verfahren zum Herstellen der Halbleiterspeichereinrichtung gemäß der fünften Ausführungsform der vorliegenden Erfindung wird im folgenden beschrieben.
Der Vorgang, der dem in Fig. 61 gezeigten Schritt dieser Halb­ leiterspeichervorrichtung er ersten Ausführungsform vorangeht, ist im wesentlichen gleich dem Herstellungsverfahren der Halblei­ terspeichervorrichtung, die unter Bezugnahme auf Fig. 178 be­ schrieben ist, und die Beschreibung wird nicht wiederholt.
Es wird Bezug genommen auf Fig. 61, ein erster polykristalliner Siliziumfilm 1023a und einer erster Siliziumoxidfilm 1031 werden nacheinander mit einer vorbestimmten Dicke über der gesamten Oberfläche des Siliziumnitridfilmes 1021 gebildet.
Es wird Bezug genommen auf Fig. 62, ein Photoresist wird auf der gesamten Oberfläche des ersten Siliziumoxidfilmes 1031 aufge­ bracht und mit einer vorbestimmten Konfiguration durch einen Be­ lichtungsvorgang oder dergleichen bemustert. Dieses resultiert in einem Resistmuster 1039a. Das Resistmuster 1039a weist ein Loch­ muster 1040a eine Öffnungsdurchmessers von LF1 auf. Unter Benut­ zung des Resistmusters 1039a als Maske wird der erste Silizium­ oxidfilm 1031 einem anisotropen Ätzen unterworfen. Durch diesen Ätzvorgang wird eine Öffnung 1041, die eine Teiloberfläche des ersten polykristallinen Siliziumfilmes 1023a freilegt, in dem ersten Siliziumoxidfilm 1031 gebildet. Dann wird Resistmuster 1039a entfernt.
Es wird Bezug genommen auf Fig. 63, ein zweiter Siliziumoxidfilm 1033 wird auf der inneren Seitenwand der Öffnung 1041 und über der gesamten Oberfläche des ersten Siliziumoxidfilmes 1031 gebil­ det. Der zweite Siliziumoxidfilm 1033 wird einem anisotropen Ät­ zen unterworfen.
Es wird Bezug genommen auf Fig. 64, ein Rahmenabschnitt 1033a in der Art eines Seitenwandabstandshalters wird zum Bedecken der Seitenwand der Öffnung 1041 durch diesen anisotropen Ätzvorgang gebildet. Der Öffnungsdurchmesser LG1 des Rahmenabschnittes 1023a weist folgende Abmessung auf: (Öffnungsdurchmesser LF1 der Öffnung 1041) - 2 × (Breite LH1 des Rahmenabschnittes 1033a). Dann wird unter Benutzung des ersten Siliziumoxidfilmes 1031 und des Rah­ menabschnittes 1033a als Maske der polykristalline Siliziumfilm 1023a geätzt.
Es wird Bezug genommen auf Fig. 65, diese Ätzvorgang bewirkt, daß eine Teiloberfläche des Siliziumnitridfilmes 1021 offengelegt wird, und eine Öffnung 1043 mit einem Öffnungsdurchmesser von LG1 wird in dem ersten polykristallinen Siliziumfilm 1023a gebildet.
Es wird Bezug genommen auf Fig. 66, unter Benutzung des polykri­ stallinen Siliziumfilmes 1023a einschließlich der Öffnung 1043 als Maske wird die unterliegende Schicht einem anisotropen Ätzen unterworfen, wodurch der Siliziumnitridfilm 1021, der Zwischen­ isolierfilm 1019, der Siliziumoxidfilm 1015 nacheinander wegge­ ätzt werden. Somit wird ein Kontaktloch 1053, das die Oberfläche des Siliziumsubstrates 1001 erreicht und einen Öffnungsdurch­ messer von LG1 aufweist, gebildet.
Zu dem Zeitpunkt des Ätzens des Zwischenisolierfilmes 1019 und des Siliziumoxidfilmes 1015 wird der Siliziumoxidfilm 1031, der eine Ätzeigenschaft gleich diesen zwei Schichten aufweist, zu der gleichen Zeit weggeätzt.
Es wird Bezug genommen auf Fig. 67, ein zweiter polykristalliner Siliziumfilm 1023b von ungefähr 150 bis 200 nm (1500 bis 2000 Å) Dicke wird auf der Oberfläche des ersten polykristallinen Silizi­ umfilmes 1023a durch Einführen von Dotiermaterial so gebildet, daß der Source-/Draindiffusionsbereich 1009 über das Kontaktloch 1035 kontaktiert wird.
Es wird Bezug genommen auf Fig. 68, ein Photoresist wird auf der gesamten Oberfläche des zweiten polykristallinen Siliziumfilmes 1023b aufgebracht und durch einen Belichtungsvorgang oder der­ gleichen bemustert. Dieses resultiert in ein Resistmuster 1039b. Unter Benutzung des Resistmusters 1039b als Maske werden der zweite polykristalline Siliziumfilm 1023b und der erste polykri­ stalline Siliziumfilm 1023a weggeätzt.
Es wird Bezug genommen auf Fig. 69, eine untere Elektroden­ schicht 1023 aus dem ersten und dem zweiten polykristallinen Si­ liziumfilm 1023a und 1023b wird durch diesen Ätzvorgang gebildet. Dann wird das Resistmuster 1039b entfernt.
Es wird Bezug genommen auf Fig. 70, ein dielektrischer Kondensa­ torfilm 1025 wird zum Abdecken der unteren Elektrodenschicht 1023 gebildet. Eine obere Elektrodenschicht 1027 aus einem polykri­ stallinen Siliziumfilm wird zum Abdecken der unteren Elektroden­ schicht 1023 mit dem dielektrischen Kondensatorfilm 1025 dazwi­ schen gebildet. Die untere Elektrodenschicht 1023, der dielektri­ schen Kondensatorfilm 1025 und die obere Elektrodenschicht 1027 bilden einen Kondensator < ;B 79774 00070 552 001000280000000200012000285917966300040 0002004340419 00004 79655OL<1020. Dann wird ein Isolierfilm 1029 zum Abdecken der Oberfläche des Kondensators 1020 gebildet, so daß die in Fig. 60 gezeigte Schaltung erhalten wird.
Obwohl die Halbleiterspeichervorrichtung gemäß der vierten und fünften Ausführungsform der vorliegenden Erfindung unter Verwen­ dung der Struktur einer Speicherzelle mit einem gestapelten Kon­ densator beschrieben wurde, kann die vorliegende Erfindung auch auf eine Speicherzelle mit einem gestapelten Kondensator vom Zy­ lindertyp angewendet werden. Die Struktur der Speicherzelle mit einem zylindrischen gestapelten Kondensator wird im folgenden als sechste bis achte Ausführungsform beschrieben.
Sechste Ausführungsform
Fig. 71 bis 81 sind Schnittansichten einer Halbleitervorrich­ tung zum Beschreiben einer sechsten Ausführungsform eines Her­ stellungsverfahrens der vorliegenden Erfindung. Die Herstellungs­ schritte der sechsten Ausführungsformen enthalten Schritte der Fig. 40 bis 56 ähnlich denen der vierten Ausführungsform. Auf den Bildungsschritt der leitenden Schicht 120, der in Fig. 56 gezeigt ist, geht die vorliegende Ausführungsform weiter mit Bil­ den einer dicken Isolierschicht 123 zum Beispiel aus Siliziumoxid auf der Oberfläche der leitenden Schicht 120, wie in Fig. 71 gezeigt ist.
Es wird Bezug genommen auf Fig. 72, ein Resist wird auf die Oberfläche der Isolierschicht 123 aufgebracht. Dann wird ein Re­ sistfilm 124 einer vorbestimmten Konfiguration durch Photolitho­ graphie oder dergleichen bemustert.
Es wird Bezug genommen auf Fig. 73, die Isolierschicht 123 wird anisotrop unter Benutzung des Resistfilmes 124 als Maske zum se­ lektiven Entfernen des Isolierfilmes 123 geätzt. Dann wird der Resistfilm 124 entfernt.
Es wird Bezug genommen auf Fig. 73, die leitende Schicht 120 und die polykristalline Siliziumfilm 113 (vergleiche Fig. 73) werden selektiv durch anisotropes Ätzen unter Benutzung der Isolier­ schicht 123 als Maske entfernt. So wird die untere Kondensator­ elektrode 120a und der polykristalline Siliziumfilm 113a gemu­ stert.
Es wird Bezug genommen auf Fig. 95, ein polykristalliner Silizi­ umfilm 125 mit eingeführtem Dotiermaterial wird durch CVD über dem gesamten Halbleitersubstrat 101 einschließlich der Isolier­ schicht 123, der Seitenwand der unteren Elektrode 120a und der Oberfläche des freigelegten Halbleitersubstrates 101 abgeschie­ den. Der polykristalline Siliziumfilm 125 wird dünner als die untere Elektrode 120a des Kondensators und der polykristalline Siliziumfilm 113a gebildet. Dann wird die gesamte Oberfläche ani­ sotrop zum Entfernen des polykristallinen Siliziumfilmes 125, der auf der Oberfläche der Isolierschicht 123 und der Oberfläche des Zwischenisolierfilmes 111a gebildet ist, geätzt, wie in Fig. 76 gezeigt ist. Dann wird die Isolierschicht 123 durch Ätzen ent­ fernt.
Es wird Bezug genommen auf Fig. 77, ein zylindrischer Abschnitt 125a der unteren Elektrode des Kondensators wird gebildet.
Es wird Bezug genommen auf Fig. 78, nachdem ein Nitridfilm über dem gesamten Halbleitersubstrat 101 einschließlich der Seitenwand des zylindrischen Abschnittes 125a der unteren Elektrode des Kon­ densators gebildet ist, wird der Nitridfilm in einer oxidierenden Umgebung zum Bilden eines dielektrischen Filmes 126 des Kondensa­ tors oxidiert.
Es wird Bezug genommen auf Fig. 79, eine obere Elektrode 127 des Kondensators aus polykristallinen Silizium mit eingeführtem Do­ tiermaterial wird CVD auf dem Halbleitersubstrat 101 gebildet.
Es wird Bezug genommen auf Fig. 80, ein Zwischenisolierfilm 128 wird auf der oberen Elektrode 127 des Kondensators gebildet.
Es wird Bezug genommen auf Fig. 81, eine leitende Verbindung 129 aus einer Aluminiumlegierung wird an der Oberfläche des Zwische­ nisolierfilmes 128 gebildet. Ein Passivierungsfilm 130 wird auf der leitenden Verbindung 129 gebildet. Fig. 82 ist eine Drauf­ sicht auf das Layoutdiagramm der Speicherzelle eines DRAM, die die in Fig. 81 gezeigte Schnittstruktur aufweist.
Im Gegensatz zu der Struktur der vorliegenden Ausführungsform, bei der die leitende Schicht 120a, die die untere Elektroden­ schicht bildet, das Kontaktloch 119 füllt, kann eine Struktur eingesetzt werden, bei der die untere Elektrodenschicht und die obere Elektrodenschicht einander in dem Kontaktloch 119 gegen­ überliegen. Solch eine Struktur wird im folgenden als die sieben­ te Ausführungsform beschrieben.
Siebte Ausführungsform
Fig. 83 ist eine Schnittansicht der Struktur einer Halbleiter­ speichervorrichtung gemäß einer siebten Ausführungsform der vor­ liegenden Erfindung. Die Halbleiterspeichervorrichtung der sieb­ ten Ausführungsform unterscheidet sich von der Halbleiterspei­ chervorrichtung der fünften Ausführungsform in der Struktur ihres Kondensators.
Ein Kondensator 1020 enthält eine untere Elektrodenschicht 1023, einen dielektrischen Kondensatorfilm 1025 und eine obere Elektro­ denschicht 1027. Die untere Elektrodenschicht 1023 enthält einen ersten Abschnitt 1023a, einen zweiten Abschnitt 1023b und einen dritten Abschnitt 1023c. Der erste Abschnitt 1023a ist mit einer vorbestimmten Dicke auf der Oberfläche des Siliziumnitridfilmes 1021 so gebildet, daß er die Öffnung einer Kontaktloches 1035 umgibt. Der zweite Abschnitt 1023b ist auf der Oberfläche des ersten Abschnittes 1023a so gebildet, daß er einen Source-/Drain­ diffusionsbereich 1009 über das Kontaktloch 1025 kontaktiert. Der dritte Abschnitt 1023c steht in Kontakt mit dem Umfang des ersten und zweiten Abschnittes 123a und 123b und weist eine zylindrische Form auf, die sich aufwärts senkrecht zu der Oberfläche des Sili­ ziumsubstrates 1001 erstreckt. Der dielektrischen Kondensatorfilm 1025 ist zum Bedecken der untere Elektrodenschicht 1023 gebildet.
Die obere Elektrodenschicht 1027 ist zum Abdecken der untere Elektrodenschicht 1023 mit dem dielektrischen Kondensatorfilm 1025 dazwischen gebildet.
Die Elemente, die nicht den Kondensator 1020 betreffen, sind ähn­ lich wie bei der Halbleiterspeichervorrichtung der fünften Aus­ führungsform, und ihre Beschreibung wird nicht wiederholt.
Ein Verfahren zum Herstellen der Halbleiterspeichervorrichtung gemäß der siebten Ausführungsform der Erfindung, wie sie in Fig. 83 gezeigt ist, wird im folgenden beschrieben.
Das Verfahren vor dem in Fig. 86 gezeigten Schritt ist ähnlich dem Herstellungsverfahren der fünften Ausführungsform und daher wird seine Beschreibung nicht wiederholt. Auf den Herstellungs­ schritt der Fig. 84 folgend wird ein Isolierfilm 1031 aus Sili­ ziumoxid über der gesamten Oberfläche des zweiten polykristalli­ nen Siliziumfilmes 1023b gebildet. Ein Photoresist wird über der gesamten Oberfläche des Isolierfilmes 1031 abgeschieden und in eine gewünschte Konfiguration durch einen Belichtungsvorgang oder dergleichen bemustert. Dieses resultiert in ein Resistmuster 1039c. Unter Benutzung des Resistmusters 1039c als Maske wird der Isolierfilm 1031 einem anisotropen Ätzen unterworfen.
Es wird Bezug genommen auf Fig. 85, der Isolierfilm 1031 wird in eine gewünschte Konfiguration durch diesen Ätzvorgang bemustert. Dann wird das Resistmuster 1039c entfernt.
Es wird Bezug genommen auf Fig. 86, unter Benutzung des Isolier­ filmes 1031, der in eine gewünschte Konfiguration bemustert ist, als Maske werden der zweite polykristalline Siliziumfilm 1023b und dann der erste polykristalline Siliziumfilm 1023a nacheinan­ der weggeätzt. Dann wird ein dritter polykristalliner Silizium­ film 1023c gebildet, so daß er die gesamte Oberfläche des Iso­ lierfilmes 1031 bedeckt, wo der Isolierfilm 1031 noch vorhanden ist. Dann wird der dritte polykristalline Siliziumfilm 1023c ei­ nem anisotropen Ätzen unterworfen.
Es wird Bezug genommen auf Fig. 87, ein zylindrischer dritter Abschnitt 1023c in der Art eines Seitenwandabschnittes wird zum Bedecken der Seitenwand des Isolierfilmes 1031 durch diesen Ätz­ vorgang gebildet. Der erste, zweite und dritte Abschnitt 1023a, 1023b und 1023c bilden die untere Elektrodenschicht 1023. Dann wird der Isolierfilm 1031, der den Innenbereich der unteren Elek­ trode 1023 füllt, durch Ätzen entfernt, so daß die in Fig. 88 gezeigte Struktur resultiert.
Es wird Bezug genommen auf Fig. 89, ein dielektrischen Kondensa­ torfilm 1025 wird zum Abdecken der Oberfläche der unteren Elek­ trodenschicht 1023 gebildet. Die obere Elektrodenschicht 1027 wird zum Abdecken der Oberfläche der untere Elektrodenschicht 1023 mit dem dielektrischen Kondensatorfilm 1025 dazwischen ge­ bildet. Die untere Elektrodenschicht 1023, der dielektrischen Kondensatorfilm 1025 und die obere Elektrodenschicht 1027 bilden den Kondensator 1020. Dann wird ein Isolierfilm 1029 zum Abdecken des Kondensators 1020 gebildet, wodurch die in Fig. 83 gezeigte Struktur resultiert.
Gemäß den Herstellungsverfahren der Halbleiterspeichervorrichtun­ gen der fünften und siebten Ausführungsformen der vorliegenden Erfindung wird eine Öffnung 1041 in dem ersten Siliziumoxidfilm 1031 durch Photolithographie gebildet, wie in dem Schritt von 62 gezeigt ist. Der Öffnungsdurchmesser LF1 der Öffnung 1041 kann nicht kleiner als der minimale Öffnungsdurchmesser gemacht wer­ den, der durch photolithographische Technik gebildet werden kann. In anderen Worten, der Öffnungsdurchmesser LF1 der Öffnung 1041 kann nicht kleiner als 0,4 μm gemacht werden.
Indem jedoch ein Rahmenabschnitt 1033a in der Art eines Seiten­ wandabstandsstückes an der Seitenwand der Öffnung 1041 vorgesehen wird, wie in Fig. 64 gezeigt ist, kann der Öffnungsdurchmesser um die Breite LH1 des Rahmenabschnittes 1033a verringert werden. Somit kann der Öffnungsdurchmesser LG1 kleiner gemacht werden als die minimale Abmessung, die durch Photolithographie erreicht wer­ den kann (z. B. unterhalb von 0,4 μm). Durch nacheinander Anwenden eines Ätzvorganges unter Benutzung des Rahmenabschnittes 1033a mit einem Öffnungsdurchmesser von LG1 und des ersten Siliziumoxid­ filmes 1031 als Maske kann ein Kontaktloch 1035 gebildet werden, das einen Öffnungsdurchmesser im wesentlichen gleich dem Öff­ nungsdurchmesser LG hat, wie in Fig. 66 gezeigt ist.
Die durch den oben beschriebenen Herstellungsvorgang gebildete Halbleiterspeichervorrichtung weist ein Kontaktloch 1035 eines Durchmesser kleiner als die minimale Abmessung, die mit Photoli­ thographie gebildet werden kann, auf. Daher wird der Überlap­ pungsspielraum zwischen einem Kontaktloch 1035 und einer Wortlei­ tung 1007 erhöht, selbst wenn ein Kontaktloch 1035 zwischen Wort­ leitungen 1007 gebildet wird, wie in Fig. 60 gezeigt ist. Das heißt, daß der Öffnungsdurchmesser LA des Kontaktloches 1035 auf ungefähr 0,2 μm zum Beispiel gesetzt werden kann. Wenn die Abmes­ sung L0 zwischen Wortleitungen 1007 gleich 0,6 μm ist, wird die Abmessung LB zwischen dem Kontaktloch 1035 und der Wortleitung 1007 gleich 0,2 μm.
Wie vorangehend erwähnt wurde, beträgt die Überlappungsgenauig­ keit einer Maske bei Photolithographie ungefähr 0,18 µm bei der Massenproduktion. Wenn daher die Abmessung LB zwischen dem Kon­ taktloch 1035 und der Wortleitung 1007 0,2 μm beträgt, tritt kein Kurzschluß zwischen der untere Elektrodenschicht 1023 und der Wortleitung 1007 auf, selbst wenn es eine Verschiebung bei der Maskenüberlappung gibt. Die Vergrößerung des Überlappungsspiel­ raumes zwischen dem Kontaktloch 1035 und der Wortleitung 1007 ermöglicht die Verringerung der Abmessung L0 zwischen Wortleitun­ gen 1007. Daher kann eine Erhöhung der Integrationsdichte von Speicherzellen und dergleichen erreicht werden.
Achte Ausführungsform
Fig. 90 bis 92 sind Schnittansichten einer Halbleitervorrich­ tung zum Beschreiben einer achten Ausführungsform des Herstel­ lungsverfahrens der vorliegenden Erfindung. Bei der achten Aus­ führungsform wird auf den in Fig. 49 der sechsten Ausführungs­ form gezeigten Schritt ein Nitridfilm 1060 auf der Oberfläche des Zwischenisolierfilmes 1011a gebildet. Dann wird darauf ein Oxid­ film 161 einer vorbestimmten Dicke gebildet. Durch Ausführen der Verarbeitungsschritte, die ähnlich den in Fig. 50 bis 56 und 71 sind, wird die in Fig. 90 gezeigte Struktur erhalten. Als nächstes folgt ein Schritt ähnlich denen, die in Fig. 72 bis 77 gezeigt sind, und die in Fig. 91 gezeigte Struktur wird er­ halten. Dann folgt ein Verfahren ähnlich zu denen, wie sie in Fig. 78 bis 81 gezeigt sind, und die in Fig. 92 gezeigte Struktur wird erhalten.
Gemäß der in Fig. 92 gezeigten Struktur, die die Beendigung der Herstellungsschritte der achten Ausführungsform zeigt, wird ein DRAM erhalten, bei dem auch der Boden einer zylindrischen Zellen­ platte als Kondensator benutzt werden kann. Somit kann einer gro­ ßer DRAM vorgesehen werden, der eine erhöht Kapazität des Konden­ sators zeigt.
Neunte Ausführungsform
Eine Halbleiterspeichervorrichtung gemäß einer neunten Ausfüh­ rungsform der vorliegenden Erfindung wird im folgenden unter Be­ zugnahme auf die Schnittansicht der in Fig. 93 gezeigten Struk­ tur beschrieben.
Es wird Bezug genommen auf Fig. 93, die Halbleiterspeichervor­ richtung gemäß der neunten Ausführungsform unterscheidet sich von der Halbleiterspeichervorrichtung der fünften Ausführungsform in der Struktur ihres Kondensators.
Ein Kondensator 1120 enthält eine untere Elektrodenschicht 1123, einen dielektrischen Kondensatorfilm 1125 und eine obere Elektro­ denschicht 1127. Die untere Elektrodenschicht 1123 enthält einen ersten Abschnitt 1123a, einen zweiten Abschnitt 1123b und einen dritten Abschnitt 1123c. Der zweite Abschnitt 1123b ist so gebil­ det, daß er die Öffnung eines Kontaktloches 1035 umgibt und eine Oberfläche aufweist, die mit der Inneren Seitenwand des Kontakt­ loches 1135 fluchtet. Der zweite Abschnitt 1123b weist eine sei­ tenwandabstandshalterartige Konfiguration auf. Der erste Ab­ schnitt 1123a ist auf der Oberfläche eines Siliziumnitridfilmes 1021 in Kontakt mit dem unteren Ende des Umfanges des zweiten Ab­ schnittes 1123b gebildet und erstreckt sich nach außen von dem Umfang. Der dritte Abschnitt 1123c kontaktiert einen Source-/ Draindiffusionsbereich 1009 über das Kontaktloch 1135 und ist auf der Oberfläche des ersten und zweiten Abschnittes 1123a und 1123b gebildet. Die untere Elektrodenschicht 1123 der oben beschriebe­ nen Struktur enthält einen Abschnitt, der sich nach oben senk­ recht zu der Oberfläche eines Siliziumsubstrates 1001 in dem in dem inneren Bereich der untere Elektrodenschicht 1123 erstreckt. Der dielektrische Kondensatorfilm 1025 ist zum Bedecken der Ober­ fläche der unteren Elektrodenschicht 1123 gebildet. Die obere Elektrodenschicht 1127 ist zum Abdecken Oberfläche der untere Elektrodenschicht 1123 mit dem dielektrischen Kondensatorfilm 1125 dazwischen gebildet.
Die Komponenten, die nicht den Kondensator 1120 betreffen, sind im wesentlichen den Halbleiterspeichervorrichtung der fünften Ausführungsform ähnlich, und ihre Beschreibung wird nicht wieder­ holt.
Ein Verfahren zum Herstellen der Halbleiterspeichervorrichtung gemäß der neunten Ausführungsform der vorliegenden Erfindung wird im folgenden beschrieben unter Bezugnahme auf Fig. 94 bis 100 beschrieben.
Das Vorgehen vor dem in Fig. 94 beschriebenen Schritt ist ähn­ lich den Herstellungsschritten der ersten Ausführungsform, wie sie unter Bezugnahme auf Fig. 180 erläutert wurde, und die Be­ schreibung wird nicht wiederholt. Es wird Bezug genommen auf Fi­ gur 94, ein erster polykristalliner Siliziumfilm 1123a und dann ein Isolierfilm 1131 aus Siliziumoxid werden nacheinander auf der Oberfläche eines Siliziumnitridfilmes 1021 gebildet. Ein Photoli­ thographie wird auf der gesamten Oberfläche des Isolierfilmes 1131 abgeschieden und in eine vorbestimmte Konfiguration durch einen Belichtungsvorgang oder dergleichen bemustert. Dieses re­ sultiert in einem Resistmuster 1139. Das Resistmuster 1139 weist ein Lochmuster 1140a eines Öffnungsdurchmessers von LF2 auf. Unter Benutzung des Resistmusters 1139 als Maske wird der Isolierfilm 1131 und der erste polykristalline Siliziumfilm 1123a nacheinan­ der einem anisotropen Ätzen unterworfen.
Es wird Bezug genommen auf Fig. 95, eine Öffnung 1141 mit einem Öffnungsdurchmesser von LF wird in dem Isolierfilm 1131 und dem ersten polykristallinen Siliziumfilm 1123a durch dieses anisotro­ pe Ätzen gebildet. Dann wird das Resistmuster 1139 entfernt.
Es wird Bezug genommen auf Fig. 96, ein zweiter polykristalliner Siliziumfilm 1123b, der Dotiermaterial enthält, wird auf der in­ neren Seitenwand der Öffnung 1141 und über der gesamten Oberflä­ che des Isolierfilmes 1131 gebildet. Der zweite polykristalline Siliziumfilm 1123b wird einem anisotropen Ätzen unterworfen.
Es wird Bezug genommen auf Fig. 97, eine Rahmenabschnitt in der Art eines Seitenwandabstandshalters 1123b wird zum Bedecken der Seitenwand der Öffnung 1141 durch diese Ätzvorgang gebildet. Der Öffnungsdurchmesser LG2 des Rahmenabschnittes 1123b beträgt: (Öff­ nungsdurchmesser LF2 der Öffnung 1141) - 2 × (Breite LH2 des Rah­ menabschnittes 1123b). Durch Anwenden eines Ätzverfahrens unter Benutzung des Rahmenabschnittes 1123b als Maske werden der Sili­ ziumnitridfilm 1021, der Zwischenisolierfilm 1019 und dann der Siliziumoxidfilm 1015 nacheinander weggeätzt.
Es wird Bezug genommen auf Fig. 98, ein Kontaktloch 1135 wird gebildet, das die drei Schichten aus dem Siliziumnitridfilm 1021, dem Zwischenisolierfilm 1019 und dem Siliziumoxidfilm 1015 be­ steht, wobei die Oberfläche des Siliziumsubstrates 1001 durch dieses Ätzverfahren erreicht wird. Wenn der Zwischenisolierfilm 1019 und der Siliziumoxidfilm 1015 geätzt werden, wird der Sili­ ziumoxidfilm 1131 auf dem ersten polykristallinen Siliziumfilm 1123a ebenfalls weggeätzt. Der Öffnungsdurchmesser des Kontaktlo­ ches 1135 ist im wesentlichen gleich dem Öffnungsdurchmesser LG2 des Rahmenabschnittes 1123b.
Es wird Bezug genommen auf Fig. 99, ein dritter polykristalliner Siliziumfilm 1123c, der Dotiermaterial enthält, wird auf der Oberfläche des ersten und zweiten polykristallinen Siliziumfilmes 1123a und 1123b so gebildet, daß er einen Source-/Draindiffu­ sionsbereich 1009 durch das Kontaktloch 1135 kontaktiert. Dann werden der erste und dritte polykristalline Siliziumfilm 1123a und 1123c ebenfalls in eine gewünschte Konfiguration durch Photo­ lithographie, RIE oder dergleichen bemustert.
Es wird Bezug genommen auf Fig. 100, eine untere Elektroden­ schicht 1123 aus dem ersten, zweiten und dritten polykristallinen Siliziumfilm 1123a, 1123b und 1123c wird gebildet. Ein dielektri­ schen Kondensatorfilm 1125 wird zum Bedecken der Oberfläche der unteren Elektrode 1123 gebildet. Eine obere Elektrodenschicht 1127 wird zum Abdecken der untere Elektrodenschicht 1123 mit dem dielektrischen Kondensatorfilm 1125 dazwischen gebildet. Die un­ tere Elektrodenschicht 1123, der dielektrischen Kondensatorfilm 1125 und die obere Elektrodenschicht 1127 bilden den Kondensator 1120. Ein Isolierfilm 1129 wird zum Abdecken des Kondensators 1120 gebildet, so daß die in Fig. 93 gezeigte Struktur erhalten wird.
Gemäß dem Verfahren des Herstellens einer Halbleiterspeichervor­ richtung nach der neunten Ausführungsform der vorliegenden Erfin­ dung wird eine Öffnung 1141 in dem polykristallinen Siliziumfilm 1123a und dem Isolierfilm 1131 durch Photolithographie in dem Herstellungsschritt von Fig. 95 gebildet. Daher kann der Durch­ messer LF2 der Öffnung 1141 nicht kleiner gemacht werden, als die minimale Abmessung, die durch Photolithographie erreicht werden kann. Das bedeutet, daß der Öffnungsdurchmesser LF2 der Öffnung 1141 mindestens 0,4 μm beträgt.
Es ist jedoch ein zweiter Abschnitt 1123b, der der Rahmenab­ schnitt in der Art eines Seitenwandabstandshalters ist, an der Seitenwand der Öffnung 1141 vorgesehen, wie in Fig. 97 gezeigt ist. Daher kann der Öffnungsdurchmesser um die Breite LH2 des zweiten Abschnittes 1123b, der der Rahmenabschnitt ist, kleiner gemacht werden. Daher kann der Öffnungsdurchmesser LG2 auf einen Öffnungsdurchmesser (0,4 μm) gesetzt werden, der kleiner als die minimale Abmessung ist, die durch Photolithographie gebildet wer­ den kann. Durch aufeinanderfolgendes Anwenden von Ätzen unter Benutzung des zweiten Abschnittes 1123b mit einem Öffnungsdurch­ messer von LG2 als Maske kann ein Kontaktloch 1135 mit einem Öff­ nungsdurchmesser im wesentlichen gleich dem Öffnungsdurchmesser LG2 gebildet werden.
Die Halbleiterspeichervorrichtung, die gemäß dem Herstellungsver­ fahren der neunten Ausführungsform der vorliegenden Erfindung gebildet ist, weist zweite Abschnitte 1123b in der Art von Sei­ tenwandabstandshaltern auf, die nach oben senkrecht zu der Ober­ fläche des Siliziumsubstrates 101 von der Oberfläche des ersten Abschnittes 1123a vorstehen. Daher enthält die untere Elektroden­ schicht 1123 einen Abschnitt, der sich aufwärts senkrecht zu der Oberfläche des Siliziumsubstrates 1001 in dem inneren Bereich der unteren Elektrodenschicht 1123 erstreckt. Dies bedeutet, daß die untere Elektrodenschicht 1123 eine größere Oberflächenschicht aufweist, die um den Abschnitt vergrößert ist, der sich aufwärts erstreckt, im Vergleich mit einem Kondensator, der eine relativ planare Anordnung hat. Daher können die sich gegenüberliegenden Flächen der unteren Elektrodenschicht 1123 und der oberen Elek­ trodenschicht 1127 zum Erzielen einer größeren Kapazität vergrö­ ßert werden. Die Fläche der Oberfläche des Abschnittes, der nach oben vorsteht, erfährt im wesentlichen keine Reduktion, selbst wenn die planare belegte Fläche des Kondensators 1120 verringert wird. Daher kann die Kapazität des Kondensators sichergestellt werden, indem die Fläche der Oberfläche des Abschnittes, der nach oben vorsteht, gesteuert wird, selbst wenn die Intergrationsdich­ te erhöht werden soll.
Da die Kapazität erhöht wird, oder sichergestellt werden kann, kann eine unsichere Tätigkeit des DRAM und eine Abnahme der Zu­ verlässigkeit vermieden werden, die durch Zunahme der Integra­ tionsdichte auftreten könnten.
Die Struktur der neunten Ausführungsform der vorliegenden Erfin­ dung kann nicht nach einem allgemeinen gestapelten Kondensator angewendet werden, sondern auch auf einen zylindrischen gestapel­ ten Kondensator, wie er in Fig. 101 gezeigt ist.
Fig. 101 zeigt einen zylindrischen gestapelten Kondensator 1120, ein zylindrischer vierter Abschnitt 1123d ist zusätzlich zu dem ersten, zweiten und dritten Abschnitt 1123a bis 1123c vorgesehen. Der vierte Abschnitt 1123d ist zum Beispiel aus polykristallinem Siliziumfilm gebildet, das Dotiermaterial enthält. Der vierte Abschnitt 1123d ist in Kontakt mit dem Umfang des ersten und dritten Abschnittes 1123a und 1123c und weist eine Seitenwandab­ standshalterkonfiguration auf, die sich aufwärts senkrecht zu der Oberfläche des Siliziumsusbstrates 1001 erstreckt. Somit kann die Kondensatorkapazität weiter erhöht werden, indem ein zylindri­ scher gestapelter Kondensator verwendet wird.
Wenn die neunte Ausführungsform der vorliegenden Erfindung auf einen im allgemeinen zylindrischen Kondensator, wie er in Fig. 101 gezeigt ist, angewendet wird, wird ein Abschnitt 1123b, der aufwärts senkrecht zu der Oberfläche des Halbleitersubstrates 1001 vorsteht, zusätzlich in dem Inneren Umfangsabschnitt des Kondensators 1120 vorgesehen. Daher wird die Oberflächenfläche der unteren Elektrodenschicht 1123 durch den sich aufwärts er­ streckenden Abschnitt vergrößert. Es ist daher möglich, die sich gegenüberliegenden Flächen zwischen den Elektroden in dem Konden­ sator 1120 mit einer begrenzten Höhe sicherzustellen. Daher kann ein ungleichmäßiger Betrieb eines DRAMs und eine Verringerung der Zuverlässigkeit verhindert werden, selbst wenn die Integrations­ dichte weiter erhöht wird.
Die der vorliegende Erfindung ist nicht auf die vorliegende Aus­ führungsform beschränkt, bei der ein zweiter polykristalliner Si­ liziumfilm 1123b in Fig. 96 gebildet ist. Jede Schicht mit einer Leitfähigkeit ist erlaubt. Insbesondere können eine amorphe Sili­ ziumschicht oder eine leitende Schicht mit gesteuertem Korn an­ stelle des zweiten polykristallinen Siliziumfilmes 1123b gebildet werden. Eine amorphe Siliziumschicht weist einen Vorteil auf, wie er im folgenden im Vergleich mit dem polykristallinen Silizium­ film ausgeführt wird.
Fig. 102 ist eine Schnittansicht einer Halbleitervorrichtung zum Beschreiben eines Problemes, dem begegnet wird, wenn ein polykri­ stalliner Siliziumfilm gebildet wird. Wie aus Fig. 102 zu sehen ist, in der zweiter polykristalliner Siliziumfilm 1123b gebildet wird, treten Unebenheiten an dessen Oberfläche wegen der Kri­ stallkörner auf. Fig. 103 ist eine Teilschnittansicht des S-Ab­ schnittes von Fig. 102. Eine Unebenheit der Oberfläche des zwei­ ten polykristallinen Siliziumfilmes 1123 ist gezeigt. Es wird Bezug genommen auf Fig. 103, die Oberfläche des zweiten polykri­ stallinen Siliziumfilmes 1123b ist uneben, was die Form einem Kristallkorn 1123b1 des polykristallinen Siliziums widerspiegelt. Die Größe (Durchmesser d0) eines jeden Kristallkornes 1123b1 ist allgemein 0,01 bis 0,03 μm. Daher ist der Unterschied in dem Hö­ henniveau H0 zwischen einem benachbarten konkaven und einem kon­ vexen Abschnitt weniger als 0,01 μm und weniger 0,03 μm, wenn die Größe eines jeden Kornes 1123b1 gleich 0,01 μm bzw. 0,03 μm ist.
Ein Rahmen einer Seitenwandkonfiguration, die durch Ätzen des zweiten polykristallinen Siliziumfilmes 1123b mit solch einer unebenen Oberfläche gebildet ist, wird ebenfalls eine unebene Oberfläche aufgrund des Kristallkornes aufweisen.
Fig. 104 ist eine Schnittansicht, die eine unebene Oberfläche des Rahmenabschnittes zeigt. Es kann aus Fig. 104 gesehen wer­ den, daß die Oberfläche des Rahmenabschnittes 1123b der Seiten­ wandkonfiguration aufgrund des oben beschriebenen Unterschiedes in der Höhe uneben ist. Wenn ein Kontaktloch 1135 der Fig. 98 gebildet ist, wobei solch ein Rahmenabschnitt 1123b mit einer un­ ebenen Oberfläche benutzt wird, kann die genaue Steuerung des Öffnungsdurchmessers LG2 des Kontaktloches 1135 nicht leicht er­ reicht werden. In anderen Worten, es wird Variationen in dem Öff­ nungsdurchmesser LG2 in dem Bereich des Unterschiedes im Höhenni­ veau durch einen konkaven Abschnitt und ein konvexen Abschnitt der unebenen Oberfläche geben.
Im Gegensatz dazu hat amorphes Silizium keine Kristallkörner. Daher wird eine Unebenheit aufgrund von Kristallkörnern nicht an der Oberfläche einer amorphen Siliziumschicht zu sehen sein. In­ dem ein Rahmenabschnitt 1123b einer Seitenwandkonfiguration durch amorphes Silizium gebildet wird und ein Kontaktloch 1135 unter Benutzung des Rahmenabschnittes 1123b als Maske gebildet wird, kann ein Kontaktloch 1135 eines gewünschten Öffnungsdurchmessers LG2 erhalten werden.
Bei einer leitenden Schicht mit gesteuertem Korn kann die unebene Oberfläche des Rahmenabschnittes der Seitenwandkonfiguration zu einer gewünschten Konfiguration gesteuert werden. Daher kann der Öffnungsdurchmesser eines Kontaktloches, das mit einem solchen Rahmenabschnitt als Maske gebildet ist, leicht gesteuert werden.
Der Rahmenabschnitt 1123b der Seitenwandkonfiguration kann aus Silizid anstelle von amorphen Silizium gemacht werden.
Wenn der Rahmenabschnitt 1123b durch amorphes Silizium gebildet wird, kann der Abschnitt des Rahmens 1123b in dem amorphen Zu­ stand bei Endprodukt, das in Fig. 93 gezeigt ist, in Abhängig­ keit von der thermischen Behandlung eines folgenden Schrittes gehalten werden. Ansonsten kristallisiert, das amorphe Silizium durch die Wärmebehandlung und wird zu polykristallinem Silizium.
Zehnte Ausführungsform
Eine Halbleiterspeichervorrichtung gemäß einer zehnten Ausfüh­ rungsform der vorliegenden Erfindung wird im folgenden unter Be­ zugnahme auf eine Schnittansicht ihrer in Fig. 105 gezeigten Struktur beschrieben. Es wird Bezug genommen auf Fig. 105, die Halbleiterspeichervorrichtung der zehnten Ausführungsform unter­ scheidet sich von der Halbleiterspeichervorrichtung der fünften Ausführungsform in der Struktur ihrer Kondensatoren.
Ein Kondensator 1220 enthält eine untere Elektrode 1223, einen dielektrischen Kondensatorfilm 1225 und eine obere Elektroden­ schicht 1227. Die untere Elektrodenschicht 1223 enthält einen ersten Abschnitt 1223a, einen zweiten Abschnitt 1223b und einen dritten Abschnitt 1223c. Die untere Elektrodenschicht 1223 dieses Kondensators weist eine Rippenstruktur bzw. Flossenstruktur auf, bei der die Kapazitätsabschnitte mit vorbestimmten Abstand dazwi­ schen übereinander angeordnet sind. Genauer gesagt, der erste Abschnitt 1223a ist über einem Siliziumnitridfilm 1021 mit einem vorbestimmten Abstand dazwischen und im wesentlichen parallel zu dem Siliziumnitridfilm 1021 gebildet, der eine im wesentlichen planare Oberfläche aufweist. Auch der zweite Abschnitt 1223b ist über dem ersten Abschnitt 1223a im wesentlichen parallel zu der Oberfläche des Siliziumnitridfilmes 1021 mit einem vorbestimmten Abstand dazwischen gebildet. Der dritte Abschnitt 1223c ist auf der Oberfläche des zweiten Abschnittes 1223b so gebildet, daß er den Source-/Draindiffusionsbereich 1009 über ein Kontaktloch 1235 kontaktiert und ebenfalls den ersten und zweiten Abschnitt 1223a und 1223b kontaktiert. Ein dielektrischen Kondensatorfilm 1225 ist zum Bedecken der Oberfläche der untere Elektrodenschicht 1223 gebildet. Eine obere Elektrodenschicht 1227 ist zum Bedecken der Oberfläche der untere Elektrodenschicht 1223 mit dem dielektri­ schen Kondensatorfilm 1225 dazwischen gebildet. Ein Isolierfilm 1229 ist zum Bedecken des Kondensators 1220 gebildet.
Die Komponenten, die nicht den Kondensator 1220 betreffen, sind ähnlich denen der Halbleiterspeichervorrichtung der fünften Aus­ führungsform, so daß deren Beschreibung nicht wiederholt wird.
Ein Verfahren zum Herstellen einer Halbleiterspeichervorrichtung gemäß der zehnten Ausführungsform der vorliegenden Erfindung wird im folgenden unter Bezugnahme auf die Fig. 106 bis 116 be­ schrieben. Da der Vorgang vor dem in Fig. 106 beschriebenen Schritt ähnlich den Herstellungsschritten der in Fig. 179 ge­ zeigten Halbleiterspeichervorrichtung ist, wird die Beschreibung nicht wiederholt. Auf den Herstellungsschritt von Fig. 106 werden Resistfilm 1019c und Oxidfilm 1019b bis zu dem Niveau zurückge­ ätzt, das durch die gestrichelte Linie bezeichnet ist.
Es wird Bezug genommen auf Fig. 107, ein Zwischenisolierfilm 1019, dessen Oberfläche planarisiert ist, wird durch diesen Rüc­ kätzvorgang erhalten. Ein Siliziumnitridfilm 1021 von ungefähr 10 nm (100 Å) Dicke, ein erster Siliziumoxidfilm 1225 von ungefähr 70 bis 100 n (700 bis 1000 Å) Dicke, ein erster polykristalliner Siliziumfilm 1223a von ungefähr 100 nm (1000 Å) Dicke, ein zweiter Siliziumoxidfilm 1227 von 70 bis 100 n (700 bis 1000 Å) Dicke und ein zweiter polykristalliner Siliziumfilm 1223b von ungefähr 100 bis 200 nm (1000 bis 2000 Å) Dicke werden auf der Oberfläche des Zwischenisolierfilmes 1019 gebildet.
Es wird Bezug genommen auf Fig. 108, ein erster Isolierfilm 1229 aus Siliziumoxid wird mit der Dicke von ungefähr 400 nm (4000 Å) über der gesamten Oberfläche des zweiten polykristallinen Silizi­ umfilmes 1223b gebildet. Ein Photoresist wird überall auf der Oberfläche des ersten Isolierfilmes 1229 aufgebracht und in eine gewünschte Konfiguration durch ein Belichtungsvorgang oder der­ gleichen bemustert, so daß ein Resistmuster 1239b entsteht. Das Resistmuster 1239b weist ein Lochmuster 1240a eines Öffnungs­ durchmessers von LF3 auf. Unter Benutzung des Resistmusters 1239b als Maske wird der erste Isolierfilm 1229 einem anisotropen Ätzen ausgesetzt. Durch diesen Ätzvorgang wird eine Öffnung 1241, die eine Teiloberfläche des zweiten polykristallinen Siliziumfilmes 1223b freilegt, gebildet. Dann wird das Photoresist 1239b ent­ fernt.
Es wird Bezug genommen auf Fig. 109, ein zweiter Isolierfilm 1231 aus Siliziumoxidfilm wird an der inneren Wand der Öffnung 1241 und auf der Oberfläche des ersten Isolierfilmes 1229 gebil­ det. Der zweite Isolierfilm 1231 wird anisotropem Ätzen ausge­ setzt.
Es wird Bezug genommen auf Fig. 110, ein Rahmenabschnitt 1231a in der Art eines Seitenwandabstandshalters wird zum Bedecken der Seitenwand der Öffnung 1241 gebildet. Der Öffnungsdurchmesser LG3 des Rahmenabschnittes 1231a beträgt: (Öffnungsdurchmesser LF3 der Öffnung 1241) - 2 × (Breite LH3 des Rahmenabschnittes 1123a).
Unter Benutzung des ersten Isolierfilmes 1229 und des Rahmenab­ schnittes 1231a als eine Maske wird ein Ätzprozeß durchgeführt. Insbesondere wird unter Benutzung des Rahmenabschnittes 1231a und des ersten Isolierfilmes 1229 als Maske der zweite polykristalli­ ne Siliziumfilm 1223b dem Ätzen unterworfen.
Es wird Bezug genommen auf Fig. 111, ein erstes Loch 1235a wird in dem zweiten polykristallinen Film 1223b gebildet. Dann wird unter Benutzung des polykristallinen Siliziumfilmes 1223b als Maske der zweite Siliziumoxidfilm 1227 dem Ätzen unterworfen. Unter Benutzung des zweiten Siliziumoxidfilmes 1227 als Maske wird der erste polykristalline Siliziumfilm 1223a dem Ätzen un­ terworfen. Unter Benutzung des ersten polykristallinen Silizium­ filmes 1223a als Maske wird der erste Siliziumoxidfilm 1225 dem Ätzen unterworfen. Unter Benutzung des ersten Siliziumoxidfilmes 1225 als Maske wird der Siliziumnitridfilm 1021 dem Ätzen unter­ worfen. Unter Benutzung des Siliziumnitridfilm 1021 als Maske wird der Zwischenisolierfilm 1019 und der Siliziumoxidfilm 1015 dem Ätzen unterworfen. Der Rahmenabschnitt 1231a und der erste Isolierfilm 1229 werden entfernt, wenn der zweite Siliziumoxid­ film 1227, der erste Siliziumoxidfilm 1225 und der Zwischeniso­ lierfilm 1019 identisch in der Ätzeigenschaft entfernt werden.
Es wird Bezug genommen auf Fig. 112, durch sequenzielles Ätzen einer unterliegenden Schicht unter Benutzung einer geätzten obe­ ren Schicht als Maske wird ein Kontaktloch 1235 (einschließlich erstem und zweitem Loch 1235a und 1235b), das die Oberfläche des Siliziumsubstrates 1001 erreicht und jede Schicht durchdringt, gebildet. Der Öffnungsdurchmesser des Kontaktloches 1235 ist im wesentlichen gleich dem Öffnungsdurchmesser LG3 des Rahmenab­ schnittes 1231a.
Es wird Bezug genommen auf Fig. 113, ein dritter polykristalli­ ner Siliziumfilm 1223c, der Dotierstoff enthält, wird zum Kontak­ tieren des Source-/Draindiffusionsbereiches 1009 über das Kon­ taktloch 1235 und zum Kontaktieren der Oberfläche des zweiten polykristallinen Siliziumfilmes 1223b gebildet.
Es wird Bezug genommen auf Fig. 114, ein Photoresist wird über der gesamten Oberfläche des dritten polykristallinen Siliziumfil­ mes 1223c abgeschieden und in eine gewünschte Konfiguration durch ein Belichtungsvorgang oder dergleichen bemustert, wodurch ein Resistmuster 1239b resultiert. Unter Benutzung des Resistmusters 1239b als Maske wird der dritte polykristalline Siliziumfilm 1223c, der zweite polykristalline Siliziumfilm 1223b, der zweite Siliziumoxidfilm 1227, der erste polykristalline Siliziumfilm 1223a und der erste Siliziumoxidfilm 1225 weggeätzt.
Es wird Bezug genommen auf Fig. 115, der erste, der zweite und der dritte Abschnitt 1223a bis 1223c, die die untere Elektroden­ schicht 1223 bilden, werden durch diesen Ätzvorgang erzeugt. Dann wird ein Flußsäurebehandlung angewendet, wodurch der erste und zweite Oxidfilm 1225 und 1227 entfernt werden.
Es wird Bezug genommen auf Fig. 116, ein dielektrischer Konden­ satorfilm 1225 wird zum Bedecken der Oberfläche der unteren Elek­ trodenschicht 1223 gebildet. Eine obere Elektrodenschicht 1227 wird zum Bedecken der Oberfläche der untere Elektrodenschicht 1223 mit dem dielektrischen Kondensatorfilm 1225 dazwischen ge­ bildet. Dann wird ein Isolierfilm 1229 zum Bedecken des Kondensa­ tors 1220 gebildet, so daß die in Fig. 105 gezeigte Struktur resultiert.
Gemäß des Verfahrens des Herstellens einer Halbleiterspeichervor­ richtung gemäß der zehnten Ausführungsform der vorliegenden Er­ findung wird eine Öffnung 1241 in dem ersten Isolierfilm 1229 durch Photolithographie in dem Schritt der Fig. 108 gebildet. Daher kann der Durchmesser LF3 der Öffnung 1241 nicht kleiner ge­ macht werden als die minimale Abmessung, die durch Photolithogra­ phie gemacht werden kann. Das heißt, der Durchmesser LF3 der Öff­ nung 1241 kann nicht kleiner als 0,4 μm gemacht werden.
Das Vorsehen des Rahmenabschnittes 1231a an der Seitenwand der Öffnung 1241, wie in Fig. 110 gezeigt ist, ermöglicht jedoch die Verringerung des Öffnungsdurchmessers um die Breite LH3 des Rah­ menabschnittes 1231a. Der Öffnungsdurchmesser LG3 kann kleiner als der minimale Durchmesser gemacht werden, der durch Photolithogra­ phie hergestellt wird (d. h. unterhalb 0,4 μm). Indem ein Ätzvor­ gang unter Benutzung des Rahmenabschnittes 1231 mit einem Öff­ nungsdurchmesser LG3 und des ersten Isolierfilmes 1229 als Maske durchgeführt wird, kann ein Kontaktloch 1235 mit einem Öffnungs­ durchmesser im wesentlichen gleich dem Öffnungsdurchmesser LG3 gebildet werden.
Gemäß den in Fig. 106 und 107 gezeigten Schritten wird ein Zwischenisolierfilm 1019 mit einer im wesentlichen planaren Ober­ fläche gebildet. Auf der Oberfläche dieses Zwischenisolierfilmes 1019 wird der erste polykristalline Siliziumfilm 1223a mit dem Siliziumnitridfilm 1021 und dem ersten Siliziumoxidfilm 1225 mit gleichförmiger Dicke dazwischen gebildet. Daher weist die unter­ liegende Schicht des ersten polykristallinen Siliziumfilmes 1223a keinen gestuften Abschnitt auf seiner Oberfläche auf. Auf der Oberfläche dieses ersten polykristallinen Siliziumfilmes 1223a wird der zweite polykristalline Siliziumfilm 1223b mit dem zwei­ ten Siliziumoxidfilm 1227 mit gleichförmiger Dicke dazwischen gebildet. Daher weist die unterliegende Schicht des zweiten poly­ kristallinen Siliziumfilmes 1223b auch keinen gestuften Abschnitt auf.
Somit die unteren Schichten des ersten und zweiten polykristalli­ nen Siliziumfilmes 1223a und 1223b im wesentlichen planar. Selbst wenn daher anisotropes Ätzen auf dem ersten und zweiten polykri­ stallinen Siliziumfilm 1223a und 1223b gemäß dem in Fig. 115 gezeigten Herstellungsschritt angewendet wird, werden keine Reste des ersten und zweiten polykristallinen Siliziumfilmes 1223a und 1223b an dem Seitenwandabschnitt des gestuften Abschnittes des unterliegenden Siliziumoxidfilmes 1225 und 1227 gesehen. Daher tritt eine Verbindung der untere Elektrodenschicht 1223 mitein­ ander zwischen der Mehrzahl von Kondensatoren aufgrund der Exi­ stenz dieser Reste nicht auf.
Die vorliegende Erfindung ist nicht auf die Ausführungsformen der oben beschriebenen vierten bis zehnten Ausführungsformen be­ schränkt, bei der ein Speicherknoten (untere Elektrode) hauptsä­ chlich aus einer polykristallinen Siliziumschicht gebildet. Ein Speicherknoten (untere Elektrode) kann aus amorphem Silizium (a-Si), TiN, einem Silizid wie TiSi2 und WSi2, einem hochwärmefe­ sten Metall wie Ti, W und Mo oder einem geschichteten Film daraus anstelle des polykristallinen Siliziums gemacht sein.
Bei den oben beschriebenen vierten bis zehnten Ausführungsformen ist die untere Elektrodenschicht (Speicherknoten) aus einer Mehr­ zahl von Schichten gebildet. Selbst wenn die Mehrzahl von Schich­ ten aus dem gleichen Material sind, wird eine Grenze zwischen jeder der Mehrzahl von Schichten bestehen. Diese Grenze wird durch einen natürlichen Oxidfilm definiert, der teilweise in dem Fall vorhanden ist, in dem polykristallines Silizium benutzt wird. Die Grenze kann durch Fehlausrichtung von Kristallkörnern definiert sein (Ausführungsformen elf bis achtzehn).
Bei der dritten Ausführungsform weist die leitende Schicht, die mit dem dotierten Bereich 36 über ein Kontaktloch 47 in Verbin­ dung steht, wie in Fig. 36 gezeigt ist, eine Zweischichtstruktur auf der Zwischenisolierschicht 37a auf. Daher wird die Dicke (Hö­ he) K0 der leitenden Schichten 42a und 49a über dem Zwischeniso­ lierfilm 37a die Summe der Dicken der zwei Schichten. Die Dicke der polykristallinen Siliziumschicht 42a beträgt ungefähr 300 nm (3000 Å) und kann nicht leicht verringert werden, wenn die Zunahme der Integrationsdichte bedacht wird. Das wird im folgenden im einzelnen erläutert.
Im allgemeinen ist ein Kontaktloch 47, das durch die Schritte des Fig. 33 und 34 gebildet wird, bevorzugt senkrecht zu der Hauptoberfläche des Siliziumsubstrates 31 gebildet. Wenn das Kon­ taktloch 47 in einer nach vorne angeschrägten Konfiguration ge­ bildet wird, gibt es die Möglichkeit, daß der vordere Kantenab­ schnitt des Kontaktloches 47 endet, bevor die Hauptoberfläche des Siliziumsubstrates 31 erreicht ist, was in einer fehlerhaften Öffnung resultiert. Damit das Kontaktloch 47 senkrecht gebildet wird, muß der Gasdruck zu dem Zeitpunkt des Ätzens gesenkt wer­ den. Das Verringern des Gasdruckes erhöht jedoch den Sputteref­ fekt während des Ätzens. Eine Erhöhung im Sputtereffekt entfernt den Eckenabschnitt W des polykristallinen Siliziumfilmes 42, wie durch die gestrichelte Linie in Fig. 117 gezeigt ist. Als Resul­ tat wird die Öffnung des polykristallinen Siliziumfilmes 42 in die Richtung des Pfeiles T vergrößert. Ein Ätzschritt, der in einem solchen Zustand fortgesetzt wird, resultiert in der in Fig. 118 gezeigten Struktur.
Es wird Bezug genommen auf Fig. 118, eine vergrößerte Öffnung des polykristallinen Siliziumfilmes 42 resultiert in einem Öff­ nungsdurchmesser des Kontaktloches 47, das in dem Zwischeniso­ lierfilm 37a gebildet ist, der von D3 auf D5 erhöht ist. Der ver­ größerte Öffnungsdurchmesser des Kontaktloches 47 erzeugt das oben beschriebene Problem des Kurzschlusses zwischen einer Bit­ leitung oder einem Kondensator und einer Wortleitung. Damit ver­ hindert wird, daß sich der Öffnungsdurchmesser des Kontaktloches 47 erhöht, muß die Dicke des polykristallinen Siliziumfilmes 42 erhöht werden. Durch Erhöhen der Dicke des polykristallinen Sili­ ziumfilmes 42 wird sich der Öffnungsdurchmesser in dem polykri­ stallinen Siliziumfilm 42 nicht leicht erhöhen, selbst wenn die Ecken des polykristallinen Siliziumfilmes 42 entfernt werden. Daher beträgt die Dicke des polykristallinen Siliziumfilmes 42 ungefähr die oben beschriebenen 300 nm (3000 Å).
Wenn das Ätzen durchgeführt wird zum Entfernen des polykristalli­ nen Siliziumfilmes 42 in dem in Fig. 34 gezeigten Zustand, kann die Oberfläche des dotierten Bereiches 36, der in dem Kontaktloch 47 offenliegt, durch den Ätzvorgang beschädigt werden.
Wenn daher die Dicke Ko der leitenden Schicht 42a und 49a groß ist, wird das gewünschte Bemustern einer Verbindungsschicht an der oberen Schicht nicht leicht erzielt werden.
Eine Verbesserung der dritten Ausführungsform wird im folgenden unter Bezugnahme auf die elfte bis achtzehnte Ausführungsform beschrieben.
Elfte Ausführungsform
Fig. 119 bis 125 sind Schnittansichten einer Halbleitervor­ richtung zum Beschreiben einer elften Ausführungsform des Her­ stellungsverfahrens der vorliegenden Erfindung. Bei der vorlie­ genden Ausführungsform werden die in Fig. 29 bis 34 der dritten Ausführungsform gezeigten Schritte ausgeführt. Dann wird ein Re­ sist 52 über der gesamten Oberfläche des Halbleitersubstrates 31 gebildet, wie in Fig. 119 gezeigt ist. Ein Kontaktloch 48 wird mit dem Resist 52 aufgefüllt.
Es wird Bezug genommen auf Fig. 120, das Resist 52 wird zum Freilegen der Oberfläche des polykristallinen Siliziumfilmes 42 geätzt.
Es wird Bezug genommen auf Fig. 121, anisotropes Ätzen wird aus­ geführt zum Entfernen des polykristallinen Siliziumfilmes 42. Das Kontaktloch 48 ist mit dem Resist 52 gefüllt. Daher unterliegt der dotierte Bereich 36 nicht der Beschädigung durch das aniso­ trope Ätzen.
Es wird Bezug genommen auf Fig. 122, das Resist 52, das das Kon­ taktloch 48 füllt, wird durch Veraschen entfernt.
Es wird Bezug genommen auf Fig. 123, ein polykristalliner Sili­ ziumfilm 53 wird durch CVD auf der gesamten Oberfläche des Halb­ leitersubstrates 31 gebildet.
Es wird Bezug genommen auf Fig. 124, ein Resist 54 wird auf dem polykristallinen Siliziumfilm 53 gebildet. Das Resist 54 wird einem vorbestimmten Bemustern unterworfen.
Es wird Bezug genommen auf Fig. 125, der polykristalline Silizi­ umfilm 53 wird selektiv unter Benutzung des Resists 54 als eine Maske zum Bilden einer leitenden Verbindungsfilmes 53a geätzt. Der leitende Verbindungsfilm 53a ist elektrisch dem dotierten Bereich 36 verbunden. Bei der dritten Ausführungsform verbleibt der polykristalline Siliziumfilm 42a unter dem leitenden Verbin­ dungsfilm 49a, wie in Fig. 36 gezeigt ist. Dieses wird die Ursa­ che der Erhöhung des gestuften Abschnitt einer Zwischenisolier­ filmes, der darauffolgend gebildet wird.
Dieser gestufte Abschnitt kann verringert werden, indem der poly­ kristalline Siliziumfilm 42 durch anisotropes Ätzen in dem in Fig. 34 der dritten Ausführungsform gezeigten Stufe. Jedoch wird der dotierte Bereich 36 durch das Ätzen beschädigt. Bei der vor­ liegenden elften Ausführungsform kann der polykristalline Silizi­ umfilm 42 ohne Beschädigen des dotierten Bereiches entfernt wer­ den.
Zwölfte Ausführungsform
Fig. 126 bis 131 sind Schnittansichten einer Halbleitervor­ richtung zum Beschreiben der zwölften Ausführungsform des Her­ stellungsverfahrens der vorliegenden Erfindung. Zuerst werden die in Fig. 29 bis 34 der dritten Ausführungsform gezeigten Schritte ausgeführt. Es wird Bezug genommen auf Fig. 126, ein polykristalliner Siliziumfilm 55 wird durch CVD auf der gesamten Oberfläche des Halbleitersubstrates 31 gebildet. Ein Kontaktloch 48 wird mit dem polykristallinen Siliziumfilm 55 gefüllt.
Es wird Bezug genommen auf Fig. 127, der polykristalline Sili­ ziumfilm 55 wird überall durch anisotropes Ätzen geätzt.
Es wird Bezug genommen auf Fig. 128, das Ätzen wird weiter fort­ gesetzt, so daß vollständig der unterliegende polykristalline Siliziumfilm 42 entfernt wird.
Es wird Bezug genommen auf Fig. 129, ein polykristalliner Sili­ ziumfilm 56 wird durch CVD auf dem Zwischenisolierfilm 37a gebil­ det.
Es wird Bezug genommen auf Fig. 130, ein Resist 57 wird auf dem polykristallinen Siliziumfilm 56 gebildet. Dann wird das Resist 57 einem vorbestimmten Bemustern unterworfen.
Es wird Bezug genommen auf Fig. 131, der polykristalline Silizi­ umfilm 56 wird selektiv unter Benutzung des Resists 57 als Maske zum Bilden eines leitenden Verbindungsfilmes 56a geätzt.
Ähnlich wie bei der elften Ausführungsform kann bei der zwölften Ausführungsform der polykristalline Siliziumfilm 42 ohne Beschä­ digen des dotierten Bereiches 36 entfernt werden. Da der polykri­ stalline Siliziumfilm 42 entfernt werden kann, kann eine Verrin­ gerung des gestuften Bereiches erreicht werden.
Dreizehnte Ausführungsform
Fig. 132 bis 135 sind Schnittansichten einer Halbleitervor­ richtung zum Beschreiben der dreizehnten Ausführungsform des Her­ stellungsverfahrens der vorliegenden Erfindung. Zuerst werden die in Fig. 29 bis 34 der dritten Ausführungsform gezeigten Schritte durchgeführt. Dann wird, es wird Bezug genommen auf Fig. 132, ein polykristalliner Siliziumfilm 58 durch CVD auf der gesamten Oberfläche des Halbleitersubstrates 31 gebildet. Ein Kontaktloch 48 wird in dem polykristallinen Siliziumfilm 58 ge­ bildet.
Es wird Bezug genommen auf Fig. 133, der polykristalline Silizi­ umfilm 58 wird durch anisotropes Ätzen geätzt. Dieser Ätzvorgang wird angehalten, wenn der polykristalline Siliziumfilm 42 frei­ liegt.
Es wird Bezug genommen auf Fig. 134, ein Resist 59 wird gebil­ det, das einem vorbestimmten Bemustern unterworfen wird.
Es wird Bezug genommen auf Fig. 135, der polykristalline Silizi­ umfilm 42 wird selektiv geätzt unter Benutzung des Resists 59 als Maske zum Bilden eines leitenden Verbindungsfilmes 42a.
Der gestufte Abschnitt kann verringert werden bei der vorliegen­ den Ausführungsform, da der polykristalline Siliziumfilm 42 als leitender Verbindungsfilm benutzt wird. Beim Bemustern des poly­ kristallinen Siliziumfilmes 42 als leitender Verbindungsfilm wird der dotierte Bereich 36 nicht beschädigt, da das Kontaktloch 58 mit dem polykristallinen Siliziumfilm 58 gefüllt ist.
Vierzehnte Ausführungsform
Fig. 136 bis 140 sind Schnittansichten einer Halbleitervor­ richtung zum Beschreiben der vierzehnten Ausführungsform des Her­ stellungsverfahrens der vorliegenden Erfindung. Zuerst werden die in Fig. 29 bis 34 gezeigten Schritte der dritten Ausführungs­ form durchgeführt. Dann wird, es wird Bezug genommen auf Fig. 136, ein amorpher Siliziumfilm 60 durch CVD auf der gesamten Oberfläche des Halbleitersubstrates 31 gebildet. Das Kontaktloch 48 wird mit dem amorphen Siliziumfilm 60 gefüllt.
Es wird Bezug genommen auf Fig. 137, der amorphe Siliziumfilm 60 wird einer thermischen Oxidation bei einer Temperatur von 800°C bis 900°C während 15 bis 300 Minuten unterworfen. Die Oxidation wird in dem oberen Abschnitt des amorphen Siliziumfilmes 60 er­ leichtert, wodurch der amorphe Siliziumfilm 60 auf dem polykri­ stallinen Siliziumfilm 42 ein Siliziumoxidfilm 60a wird. Der un­ tere Abschnitt des amorphen Siliziumfilmes in Kontakt mit dem Loch 48 wird ein polykristalliner Siliziumfilm 60b, da er nicht der Atmosphäre ausgesetzt ist. Dotiermaterial kann in den amor­ phen Siliziumfilm 60 zum Aktivieren der Oxidation dotiert werden.
Es wird Bezug genommen auf Fig. 138, der Siliziumoxidfilm 60a wird überall anisotrop oder isotrop geätzt.
Es wird Bezug genommen auf Fig. 139, der polykristalline Silizi­ umfilm 42 wird durch anisotropes Ätzen entfernt.
Es wird Bezug genommen auf Fig. 140, ein polykristalliner Sili­ ziumfilm wird auf dem Zwischenisolierfilm 37a gebildet. Dieser polykristalline Siliziumfilm wird einem vorbestimmten Bemustern unterworfen, so daß ein leitender Verbindungsfilm 61 resultiert. Ähnlich zu der elften Ausführungsform kann der polykristalline Siliziumfilm 42 ohne Beschädigung des dotierten Bereiches 36 bei der vorliegenden Ausführungsform entfernt werden. Da der polykri­ stalline Siliziumfilm 42 entfernt werden kann, kann der gestufte Abschnitt verringert werden.
Fünfzehnte Ausführungsform
Fig. 141 bis 146 sind Schnittansichten einer Halbleiterspei­ chervorrichtung zum Beschreiben der fünfzehnten Ausführungsform des Herstellungsverfahrens der vorliegenden Erfindung. Zuerst werden die Schritte 40 bis 55 der vierten Ausführungsform durch­ geführt.
Es wird Bezug genommen auf Fig. 141, ein Resist 140 wird auf der gesamten Oberfläche eines Halbleitersubstrates 101 gebildet. Das Kontaktloch 119 ist mit dem Resist 140 gefüllt.
Es wird Bezug genommen auf Fig. 142, das Resist 140 wird überall zum Freilegen eines polykristallinen Siliziumfilmes 113 geätzt.
Es wird Bezug genommen auf Fig. 143, der Ätzvorgang wird weiter durchgeführt zum Entfernen des polykristallinen Siliziumfilmes 113.
Es wird Bezug genommen auf Fig. 144, das Resist 140 in dem Kon­ taktloch 119 wird entfernt.
Es wird Bezug genommen auf Fig. 145, ein polykristalliner Sili­ ziumfilm 120 wird über der gesamten Oberfläche des Halbleitersub­ strat 101 durch CVD gebildet. Dann werden die Schritte der Fig. 71 bis 80 der sechsten Ausführungsform ausgeführt, so daß der in Fig. 146 gezeigte Zustand resultiert.
Bei der siebten Ausführungsform verbleibt ein polykristalliner Siliziumfilm 113a unterhalb der unteren Elektrode 120a des Kon­ densators, wie in Fig. 81 gezeigt. Dagegen verbleibt der poly­ kristalline Siliziumfilm 113a nicht unter der unteren Elektrode 120a des Kondensators bei der dreizehnten Ausführungsform. Daher kann der gestufte Abschnitt verringert werden. Das Kontaktloch wird mit dem Resist 140 gefüllt zum entfernen des polykristalli­ nen Siliziumfilmes 113, wie in Fig. 143 gezeigt ist. Daher un­ terliegen die dotierten Bereiche 109a und 109b nicht der Beschä­ digung.
Sechzehnte Ausführungsform
Fig. 147 bis 151 sind Schnittansichten einer Halbleiterspei­ chervorrichtung zum Beschreiben der sechzehnten Ausführungsform des Herstellungsverfahrens der vorliegenden Erfindung. Zuerst werden die Schritte der Fig. 40 bis 45 der vierten Ausfüh­ rungsform durchgeführt.
Dann wird, es wird Bezug genommen auf Fig. 147, ein polykristal­ liner Siliziumfilm 141 über der gesamten Oberfläche des Halblei­ tersubstrates 101 durch CVD gebildet. Ein Kontaktloch 119 ist dem polykristallinen Siliziumfilm 141 gebildet.
Es wird Bezug genommen auf Fig. 148, der polykristalline Silizi­ umfilm 141 wird überall durch anisotropes Ätzen entfernt.
Es wird Bezug genommen auf Fig. 149, dieser Ätzvorgang wird fortgesetzt zum Ätzen des polykristalline Siliziumfilmes 113.
Es wird Bezug genommen auf Fig. 150, polykristalliner Silizium­ film 120 wird durch CVD auf der Oberfläche des Halbleitersubstra­ tes 101 gebildet. Dann werden die Schritte der Fig. 71 bis 80 der sechsten Ausführungsform ausgeführt, so daß der in Fig. 151 gezeigte Zustand resultiert.
Bei der sechsten Ausführungsform existiert der polykristalline Siliziumfilm 113a unter der unteren Elektrode 120a des Kondensa­ tors, wie in Fig. 81 gezeigt ist. Im Vergleich dazu existiert der polykristalline Siliziumfilm 113a nicht unter der unteren Elektrode 120a des Kondensators in der sechzehnten Ausführungs­ form, wie in Fig. 151 gezeigt ist. Weiterhin ist das Kontaktloch 119 mit polykristallinem Siliziumfilm 141 gefüllt, wenn der poly­ kristalline Siliziumfilm 113 entfernt wird, wie in Fig. 149 ge­ zeigt ist. Daher unterliegen die dotierten Bereiche 109a und 109b nicht der Beschädigung.
Siebzehnte Ausführungsform
Fig. 152 bis 154 sind Schnittansichten einer Halbleiterspei­ chervorrichtung zum Beschreiben einer siebzehnten Ausführungsform des Herstellungsverfahrens der vorliegenden Erfindung. Zuerst werden die Schritte 40 bis 45 der vierten Ausführungsform durch­ geführt.
Dann wird, es wird Bezug genommen auf Fig. 152, ein polykristal­ liner Siliziumfilm 120 wird auf der gesamten Oberfläche des Halb­ leitersubstrates 101 durch CVD gebildet. Ein Kontaktloch 119 wird mit dem polykristallinen Siliziumfilm 141 gefüllt.
Es wird Bezug genommen auf Fig. 153, der polykristalline Silizi­ umfilm 120 wird überall durch anisotropes Ätzen zum Freilegen eines polykristallinen Siliziumfilmes 113 geätzt. Dann werden die Schritte der Fig. 71 bis 80 der sechsten Ausführungsform aus­ geführt, so daß der in Fig. 154 dargestellt Zustand resultiert.
Bei der vorliegenden Ausführungsform dient der polykristalline Siliziumfilm 113 (vergleiche Fig. 153) als die untere Elektrode 20a des Kondensators, wie in Fig. 154 gezeigt ist, wodurch der gestufte Abschnitt verringert werden kann. Da weiterhin das Kon­ taktloch mit dem polykristallinen Siliziumfilm 120 gefüllt ist, wie in Fig. 153 gezeigt ist, unterliegen die dotierten Bereiche 109a und 109b nicht der Beschädigung bei dem Bemusterungsvorgang des polykristallinen Siliziumfilmes 113 als die untere Elektrode des Kondensators.
Achtzehnte Ausführungsform
Fig. 155 bis 160 sind Schnittansichten einer Halbleiterspei­ chervorrichtung zum Beschreiben einer achtzehnten Ausführungsform des Herstellungsverfahrens der vorliegenden Erfindung. Zuerst werden die Schritte der Fig. 40 bis 55 der vierten Ausfüh­ rungsform durchgeführt.
Dann wird, es wird Bezug genommen auf Fig. 155, ein amorpher Siliziumfilm 142 auf der gesamten Oberfläche des Halbleitersub­ strates 101 gebildet. Ein Kontaktloch 119 ist mit dem amorphen Siliziumfilm 142 gefüllt.
Es wird Bezug genommen auf Fig. 156, der amorphe Siliziumfilm 142 wird einer thermischen Oxidation bei einer Temperatur von 800°C bis 900°C während 15 bis 300 Minuten unterworfen. Der Ab­ schnitt des amorphen Siliziumfilmes 142 nahe der Atmosphäre wird Siliziumoxidfilm 142a. Der amorphe Siliziumfilm in Kontakt mit dem Loch 119 wird ein polykristalliner Siliziumfilm 142b.
Es wird Bezug genommen auf Fig. 157, der Siliziumoxidfilm 142a wird durch anisotropes oder isotropes Ätzen entfernt.
Es wird Bezug genommen auf Fig. 158, der polykristalline Silizi­ umfilm 113 wird durch anisotropes Ätzen entfernt.
Es wird Bezug genommen auf Fig. 159, ein polykristalliner Sili­ ziumfilm 120 wird auf der gesamten Oberfläche des Halbleitersub­ strates 101 gebildet. Dann werden die Schritte der Fig. 71 bis 80 der sechsten Ausführungsform ausgeführt, wodurch der in Fig. 160 gezeigte Zustand erreicht wird.
Bei der sechsten Ausführungsform besteht der polykristalline Si­ liziumfilm 113a unter der unteren Elektrode 120a des Kondensa­ tors, wie in Fig. 81 gezeigt ist. Im Vergleich dazu besteht der polykristalline Siliziumfilm 113a nicht unter der unteren Elek­ trode 120a des Kondensators bei der vorliegenden Ausführungsform, wie in Fig. 160 gezeigt ist, dadurch wird der gestufte Abschnitt verringert. Da weiterhin das Kontaktloch 119 mit dem polykristal­ linen Siliziumfilm 141b gefüllt ist, werden beim Entfernen des polykristallinen Siliziumfilmes 113, wie in Fig. 158 gezeigt ist, die dotierten Bereiche 109a und 109b nicht einer Be­ schädigung unterworfen.
Obwohl die obige elfte bis achtzehnte Ausführungsform beschrieben worden sind, bei denen ein Kontaktloch in der Zwischenisolier­ schicht 37a oder 111a gebildet ist, wobei der polykristalline Siliziumfilm 42 oder 113 als Maske benutzt wird, ist das Material nicht auf polykristalline Siliziumfilm beschränkt. Amorphes Si­ lizium (a-Si), TiN, ein Silizid wie TiSi2 und WSi2, ein hochwär­ mefestes Metall wie Ti, W und Mo oder ein geschichteter Film dar­ aus können anstelle des polykristallinen Siliziums benutzt wer­ den.
Wenn Silizid anstelle von dem polykristallinen Siliziumfilm 42 als Maske benutzt wird, wird ein Naßverfahren von H2SO4+H2O2, NH4OH+H2O2 zum Entfernen des Silizids angewendet.
Obwohl ein Oxidfilm als das Material des ersten Filmes benutzt wird, wird ein polykristalliner Siliziumfilm als das Material des zweiten Filmes benutzt und ein Siliziumoxidfilm wird als das Ma­ terial des dritten und vierten Filmes der vorliegenden Erfindung bei der dritten, vierten, achten und elften bis achtzehnten Aus­ führungsform benutzt, die vorliegende Erfindung ist aber nicht darauf beschränkt, und Materialien des ersten bis vierten Filmes können so gewählt werden, daß der zweite Film anisotrop geätzt wird, wobei der dritte und vierte Film als Masken benutzt werden, und so daß der erste Film anisotrop geätzt werden kann, wobei der zweite Film als Maske benutzt wird, indem geeignete Ätzbedingun­ gen eingestellt werden.
Gemäß einem Aspekt des Herstellens eine Halbleitervorrichtung der vorliegenden Erfindung wird ein erster Film selektiv geätzt unter Benutzung einer Ätzmaske, wodurch ein erstes Loch mit einer Sei­ tenwand aus dem ersten Film und einer Bodenwand gebildet wird. Auf dem ersten Film einschließlich der Seitenwand des ersten Lo­ ches und der Bodenwand wird ein zweiter Film aus einem Material mit einer Unterätzeigenschaft identisch zu der des ersten Filmes gebildet, wodurch ein zweites Loch mit einer Seitenwand und einer Bodenwand des zweiten Filmes und einem Durchmesser kleiner als das erste Loch gebildet wird. Durch anisotropes Ätzen des ersten und zweiten Filmes wird ein drittes Loch mit einer Seitenwand gebildet, die zu der Seitenwand des zweiten Loches paßt. Daher ist der Durchmesser des dritten Loches kleiner als der des ersten Loches. Wenn daher der Durchmesser des ersten Loches die minimale Abmessung ist, die durch Photolithographietechnik erreicht werden kann, kann der Durchmesser des dritten Loches kleiner als die minimale Abmessung sein, die durch Photolithographietechnik er­ reicht wird. Daher kann beim Bilden einer Verbindungsschicht in dem dritten Loch der Überlappungsspielraum zwischen der Verbin­ dungsschicht und einer anderen Verbindungsschicht erhöht werden. Als Resultat kann eine Halbleitervorrichtung mit erhöhter Inte­ grationsdichte leicht vorgesehen werden. Da weiterhin eine Ätz­ maske nicht zum Bilden des dritten Loches benutzt wird, weist der obere Abschnitt der Seitenwand des dritten Loches eine leichte Neigung auf. Daher kann die Bedeckung der Verbindungsschicht, die in dem dritten Loch gebildet wird, verbessert werden.
Gemäß einem anderen Aspekt der Herstellung einer Halbleitervor­ richtung der vorliegenden Erfindung wird ein erstes Loch gebildet mit einer Seitenwand und einer Bodenwand aus dem ersten Film, das sich im Durchmesser zu dem Substrat hin verringert, indem selek­ tiv der erste Film unter Benutzung einer Ätzmaske geätzt wird. Auf das Bilden des ersten Loches hin wird dann die Ätzmaske ent­ fernt. Dann wird der erste Film anisotrop geätzt, so daß ein zweites Loch mit einer Seitenwand in Ausrichtung mit der Seiten­ wand des ersten Loches gebildet wird. Da der Durchmesser des un­ teren Abschnittes des ersten Loches kleiner gemacht werden kann als die minimale Abmessung, die durch Photolithographietechnik erreicht werden kann, kann der Durchmesser des zweiten Loches kleiner gemacht werden als die minimale Abmessung, die durch Pho­ tolithographietechnik erreichbar ist. Daher kann beim Bilden ei­ ner Verbindungsschicht in dem zweiten Loch der Überlappungs­ spielraum zwischen diese Verbindungsschicht und einer anderen Verbindungsschicht erhöht werden. Als Resultat kann eine Halblei­ tervorrichtung mit erhöhter Dichte leicht erreicht werden. Da ein Ätzmaske bei Bilden des zweiten Loches nicht benutzt wird, weist der obere Abschnitt der Seitenwand des zweiten Loches eine leich­ te Neigung auf. Daher kann die Bedeckung der Verbindungsschicht, die in dem zweiten Loch gebildet wird, verbessert werden.
Gemäß einem weiteren Aspekt des Herstellens einer Halbleitervor­ richtung der vorliegenden Erfindung wird ein zweites Loch in ei­ nem ersten Film unter Benutzung einer Seitenwandschicht gebildet, die an der Seitenwand des ersten Loches gebildet ist als Maske unter Benutzung des ersten Filmes als Maske wird ein Isolierfilm anisotrop zum Bilden eines dritten Loches geätzt. Daher kann ein Kontaktloch auf selbstausgerichtete Weise mit einem Öffnungs­ durchmesser kleiner als die minimale Abmessung, die gemäß der Konstruktionsregel erzielt werden kann, erreicht werden. Daher kann ein Kontaktloch leicht in einem begrenzten Raum zwischen benachbarten Elementen wie eine Speicherzelle eines DRAMs gebil­ det werden. Dieses ermöglicht den Vorteil der Erhöhung der Inte­ grationsdichte bei einem Herstellungsverfahren einer Halbleiter­ vorrichtung gemäß einer konstanten Konstruktionsregel.
Gemäß einem Aspekt der Halbleitervorrichtung der vorliegenden Erfindung, die gemäß des obigen Herstellungsverfahrens gebildet ist, weist das in dem Isolierfilm gebildete Loch einen Öffnungs­ durchmesser kleiner als die minimale Abmessung auf, die durch Photolithographietechnik erreicht werden kann. Selbst wenn ein Loch zwischen Verbindungsschichten gebildet wird, die in der gleichen Schicht gebildet sind, kann der Überlappungsspielraum des Loches und der Verbindung um die Abmessung der Verringerung des Öffnungsdurchmessers erhöht werden. Daher kann der Wiederho­ lungsabstand zwischen Verbindungsschichten zum Verbessern der Integrationsdichte verringert werden.
Gemäß einem anderen Aspekt eines Verfahrens zum Herstellen einer Halbleiterspeichervorrichtung der vorliegenden Erfindung ist ein zweiter Film mit einem ersten Loch auf einem ersten Film gebil­ det. Indem eine Seitenwandbeschichtung an der Seitenwand des er­ sten Loch gebildet wird, kann der Öffnungsdurchmesser der Seiten­ wand kleiner gemacht werden als die minimale Abmessung, die durch Photolithographietechnik erreichbar ist, und zwar um die Breite der Seitenwandbeschichtung. Daher kann durch Anwenden eines Ätz­ schrittes unter Benutzung des zweiten Filmes und der Seitenwand­ beschichtung als Maske ein zweites und drittes Loch in selbstaus­ gerichteter Weise in dem ersten Film und in dem Isolierfilm ge­ bildet werden mit einem Öffnungsdurchmesser kleiner als die mini­ male Abmessung, die durch Photolithographietechnik erreicht wer­ den kann. Daher kann der Überlappungsspielraum beim Bemustern durch Photolithographietechnik verbessert werden.
Gemäß einem bevorzugten Aspekt einer Halbleiterspeichervorrich­ tung der vorliegenden Erfindung, die durch das oben beschriebene Herstellungsverfahren gebildet ist, weist das in dem Isolierfilm gebildete Loch einen Öffnungsdurchmesser kleiner als die minimale Abmessung auf, die durch Photolithographietechnik erreicht werden kann. Daher kann der Wiederholungsabstand zwischen Wortleitungen verringert werden, so daß die Integrationsdichte von Speicherzel­ len und dergleichen verbessert werden kann.
Gemäß einem weiteren Aspekt des Herstellens der Halbleitervor­ richtung der vorliegenden Erfindung wird ein erstes Loch in einem ersten leitenden Film und einem ersten bedeckenden Film gebildet. Durch Bilden einer Seitenwandbeschichtung an der Seitenwand des ersten Loches kann der Öffnungsdurchmesser der Seitenwandschicht um die Breite der Seitenwandbeschichtung im Vergleich mit der minimalen Abmessung, die durch Photolithographietechnik erreicht werden kann, verringert werden. Daher kann durch Durchführen ei­ nes Ätzschrittes unter Benutzung der Seitenwandbeschichtung der Seitenwandbeschichtung als Maske ein zweites Loch auf selbstaus­ gerichtete Weise in der Isolierschicht gebildet werden, das einen Öffnungsdurchmesser aufweist, der kleiner als die minimale Abmes­ sung ist, die durch Photolithographietechnik erreicht werden kann. Daher kann beim Bemustern mit Photolithographie die Über­ lappungsreserve vergrößert werden.
Gemäß einem bevorzugten Aspekt einer Halbleiterspeichervorrich­ tung der vorliegenden Erfindung, die durch das obige Herstel­ lungsverfahren gebildet ist, ist der erste Abschnitt der unteren Elektrodenschicht innerhalb des zweiten Abschnitts gebildet und er ist so gebildet, daß er sich aufwärts und senkrecht zu der Hauptoberfläche des Halbleitersubstrates und höher als die Ober­ fläche des zweiten Abschnittes erstreckt. Daher wird die Oberflä­ chenfläche durch den sich vertikal aufwärts erstreckenden Abschnitt im Vergleich mit anderen Kondensatoren erhöht. Daher kann die Kondensatorkapazität erhöht werden und sichergestellt werden. Ein unstabiler Betrieb oder ein unzuverlässiger Betrieb eines DRAMs, der mit der Erhöhung der Integrationsdichte einher­ geht, kann verhindert werden.
Gemäß einem anderen Aspekt des Herstellens einer Halbleiterspei­ chervorrichtung der vorliegenden Erfindung wird eine erste Abdec­ kende Schicht mit einem ersten Loch auf einem zweiten leitenden Film gebildet. Durch Bilden einer Seitenwandschicht an der Sei­ tenwand des ersten Loches kann der Öffnungsdurchmesser des Loches um die Breite der Seitenwandschicht im Vergleich mit der minima­ len Abmessung, die durch Photolithographie gebildet werden kann, verringert werden. Durch Ausführen eines Ätzschrittes unter Be­ nutzung der Seitenwandschicht und des ersten abdeckenden Filmes als Maske kann ein zweites Loch in selbstausgerichteter Weise gebildet werden, das einen Öffnungsdurchmesser kleiner als die minimale Abmessung aufweist, die durch Photolithographie gebildet werden kann. Daher kann beim Bemustern mit Photolithographie der Überlappungsspielraum erhöht werden.
Der erste leitende Film ist auf einem ersten Isolierfilm gebil­ det, der eine im wesentlichen planarisierte Oberfläche aufweist, wobei ein zweiter Isolierfilm einer vorbestimmten Dicke dazwi­ schen vorgesehen ist. Daher wird ein abgestufter Abschnitt in der unterliegenden Schicht des ersten leitenden Filmes nicht erzeugt. Daher werden die unteren Elektrodenschichten zwischen einer Mehr­ zahl von Kondensatoren nicht miteinander in Kontakt treten.
Gemäß einem Verfahren zum Herstellen einer Halbleiterspeichervor­ richtung, die die obigen drei Aspekte zusammenfaßt, wird ein er­ ster Film mit einem zweiten Loch auf einem Isolierfilm gebildet. Indem Seitenwandschichten an der Seitenwand des zweiten Loches gebildet werden, kann der Öffnungsdurchmesser reduziert werden, um die Breite der Seitenwandschicht im Vergleich mit der minima­ len Abmessung, die durch Photolithographie gebildet wird. Durch Ausführen eines Ätzschrittes unter Benutzung der Seitenwand­ schicht und des ersten Filmes als Maske kann ein erstes Loch auf selbstausgerichtete Weise in der Isolierschicht gebildet werden, das einen Öffnungsdurchmesser kleiner als die minimale Abmessung hat, die durch Photolithographietechnik gebildet werden kann. Daher kann beim Bemustern mit Photolithographie der Überlappungs­ spielraum erhöht werden.
Gemäß einem Aspekt der Halbleiterspeichervorrichtung der vorlie­ genden Erfindung, die durch das obige Herstellungsverfahren ge­ bildet ist, weist das in dem Isolierfilm gebildete Loch einen Öffnungsdurchmesser kleiner als die minimale Abmessung auf, die durch Photolithographie gebildet werden kann. Selbst wenn daher ein Loch zwischen Wortleitungen gebildet wird, kann der Überlappungsspielraum zwischen dem Loch und der Wortleitung um die Ab­ messung der Verringerung des Öffnungsdurchmessers erhöht werden. Daher kann der Wiederholungsabstand zwischen Wortleitungen zum Verbessern der integrationsdichte einer Speicherzelle verringert werden.

Claims (53)

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten:
  • a) Bilden eines ersten Filmes (13) auf einem Halbleitersubstrat (1);
  • b) Bilden einer Ätzmaske (17) auf dem ersten Film (13) mit einer Öffnung (19), die teilweise eine Oberfläche des ersten Filmes (13) freiläßt;
  • c) Bilden eines ersten Loches (21) mit einer Seitenwand und ei­ ner Bodenwand aus dem ersten Film (13) durch selektives Ätzen des ersten Filmes (13) unter Benutzung der Ätzmaske (17);
  • d) Entfernen der Ätzmaske;
  • e) Bilden eines zweiten Loches (25) mit einer Seitenwand und einer Bodenwand aus einem zweiten Film (23) und einem Durchmesser kleiner als der des ersten Loches durch Bilden des zweiten Filmes (23) aus einem Material mit einer Unterätzeigenschaft entspre­ chend der des ersten Filmes (13) auf dem ersten Film (13) ein­ schließlich der Seitenwand und der Bodenwand des ersten Loches (21); und
  • f) Bilden eines dritten Loches (27) mit einer Seitenwand, die an die Seitenwand des zweiten Loches (25) angepaßt ist, durch aniso­ tropes Ätzen des ersten und zweiten Filmes (13, 23).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das anisotrope Ätzen des ersten und zweiten Filmes (13, 23) ausge­ führt wird mit einem Gas vom CF-Typ, zu dem CO-Gas hinzugeführt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der erste Film (13) und der zweite Film (23) aus dem gleichen Material gewählt werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der erste Film (13) und der zweite Film (23) so gewählt werden, daß sie einen Isolierfilm enthalten.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß der erste Film (13) und der zweite Film (23) so gewählt werden, daß sie einen Siliziumoxidfilm enthalten.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß die Ätzmaske (17) durch ein durch Photolithographie bemustertes Resist gebildet wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Öffnungsdurchmesser der Öffnung (19) in der Ätzmaske (17) mit der kleinsten Abmessung gebildet wird, die durch Photolithographie erreichbar ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekenn­ zeichnet, daß das dritte Loch (27) so gebildet wird, daß es einen dotierten Bereich (5b) freilegt, der an dem Halbleitersubstrat (1) gebildet ist.
9. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
  • a) Bilden eines ersten Filmes (13) auf einem Halbleitersubstrat (1);
  • b) Bilden einer Ätzmaske (17) auf dem ersten Film (13) mit einer Öffnung (19), die teilweise die Oberfläche des ersten Filmes (13) freilegt;
  • c) Bilden eines ersten Loches (21) mit einer Seitenwand und ei­ ner Bodenwand aus dem ersten Film (13) und einem Durchmesser, der sich in die Richtung zu dem Halbleitersubstrat (1) verjüngt, durch selektives und anisotropes Ätzen des ersten Filmes (13) unter Benutzung der Ätzmaske (17);
  • d) Entfernen der Ätzmaske (17); und
  • e) Bilden eines zweiten Loches (25), dessen Seitenwand an die Seitenwand des ersten Loches (25) angepaßt ist, durch anisotropes Ätzen des ersten Filmes (13).
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das zweite Loch (25) einen Durchmesser aufweist, der sich in die Richtung zu dem Halbleitersubstrat (1) verringert.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß anisotropes Ätzen beim Bilden des zweiten Loches (25) durch­ geführt wird mit einem Gas vom CF-Typ, zu dem CO-Gas hinzugefügt wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekenn­ zeichnet, daß der erste Film (13) so gewählt wird, daß er einen Isolierfilm enthält.
13. Verfahren nach einem der Ansprüche 9 bis 12, dadurch gekenn­ zeichnet, daß die Ätzmaske (17) durch Bemustern eines Resists durch Photolithographie gebildet wird.
14. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der Öffnungsdurchmesser der Öffnung (19) der Ätzmaske (17) mit der minimalen Abmessung gebildet wird, die durch Photolithographie erreichbar ist.
15. Verfahren nach einem der Ansprüche 9 bis 14, bei dem das zweite Loch (25) so gebildet wird, daß es einen dotierten Bereich (5b) freilegt, der in dem Halbleitersubstrat (1) gebildet ist.
16. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten:
  • a) Bilden eines Isolierfilmes (37a) so, daß er in Kontakt mit einer Hauptoberfläche eines Halbleitersubstrat (31) steht;
  • b) Bilden einer ersten Filmes (42) auf dem Isolierfilm (37a) aus einem Material, das eine Unterätzeigenschaft unterschiedlich von der des Isolierfilmes (37a) aufweist;
  • c) Bilden eines zweiten Filmes (43) auf dem ersten Film (42) aus einem Material, das eine Unterätzeigenschaft unterschiedlich von der des ersten Filmes (42) aufweist;
  • d) Bilden eines ersten Loches (45), das die Oberfläche des er­ sten Filmes (42) freilegt und eine Seitenwand aus dem zweiten Film (43) hat, durch selektives Ätzen des zweiten Filmes (43);
  • e) Bilden eines dritten Filmes (46) auf dem zweiten Film (43) einschließlich der Seitenwand des ersten Loches (45) aus einem Material, das eine Unterätzeigenschaft gleich der des zweiten Filmes (43) hat;
  • f) Bilden einer Seitenwandschicht (46a) auf der Seitenwand des ersten Loches (46) durch anisotropes Ätzen des dritten Filmes (46);
  • g) Bilden eines zweiten Loches (47), das die Oberfläche des Iso­ lierfilmes (37a) freilegt und einen Durchmesser kleiner als der des ersten Loches (45) aufweist, durch anisotropes Ätzen des er­ sten Filmes (42) mit dem zweiten Film (43) und der Seitenwand­ schicht (46a) als Maske; und
  • h) Bilden eines dritten Loches in dem Isolierfilm (37a), das mit dem zweiten Loch (47) in Verbindung steht und die Hauptoberfläche des Halbleitersubstrates erreicht, durch anisotropes Ätzen des Isolierfilmes (37a) unter Benutzung des ersten Filmes (42) als Maske.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß das auf den Schritten des Bildens des dritten Loches (48) die Schritte folgen:
  • h1) Bilden eines Resists (52) auf dem ersten Film (42) zum Fül­ len des dritten Loches mit dem Resist (52);
  • h2) Ätzen des Resists (52) zum Freilegen des ersten Filmes (42), wobei das in das dritte Loch (48) gefüllte Resist (52) verbleibt;
  • h3) Entfernen des ersten Filmes (42) durch Ätzen unter Benutzung des in das dritte Loch (48) gefüllte Resist (52) als Maske; und
  • h4) Entfernen des Resists.
18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß auf den Schritt des Bildens des dritten Loches (46) die folgenden Schritte folgen:
  • h5) Bilden eines leitenden Filmes (55) auf dem ersten Film (42) zum Füllen des dritten Loches (48) mit dem leitenden Film (55);
  • h6) Ätzen des leitenden Filmes (55) und des ersten Filmes (42), zum Freilegen des Isolierfilmes (37a), wobei der in das dritte Loch (48) gefüllte leitende Film (55) belassen wird; und
  • h7) Bilden eines Verbindungsfilmes (56a) auf dem Isolierfilm (37a) und in Verbindung mit dem in das dritte Loch (48) gefüllten leitenden Film (55).
19. Verfahren nach Anspruch 16, bei dem der erste Film (42) ein leitendes Teil aufweist und nach dem Schritt des Bildens des dritten Loches (48) die folgenden Schritte durchgeführt werden:
  • h8) Bilden eines leitenden Filmes (58) auf dem ersten Film (42) so, daß das dritten Loch (48) mit dem leitenden Film (58) gefüllt ist;
  • h9) Ätzen des leitenden Filmes (58) zum Freilegen des ersten Filmes (42), wobei der in das dritte Loch (48) gefüllte leitende Film (58) belassen wird; und
  • h10) Bilden eines Verbindungsfilmes (42a) durch Bemustern des freiliegenden ersten Filmes (42).
20. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß auf das Bilden des dritten Loches (48) die folgenden Schritte durch­ geführt werden:
  • (h11) Bilden eines amorphen Siliziumfilmes (60) auf dem ersten Film (42) so, daß das dritten Loch (48) mit dem amorphen Silizi­ umfilm (60) gefüllt ist;
  • h12) Unterwerfen des amorphen Siliziumfilmes (60) einer thermi­ schen Oxidation zum Ändern des amorphen Siliziumfilmes (60) auf dem ersten Film (42) in einen Siliziumoxidfilm (60a) und zum Än­ dern des amorphen Siliziumfilmes (60), der in das dritte Loch (48) gefüllt ist, in einen polykristallinen Siliziumfilm (60b);
  • h13) Entfernen des Siliziumoxidfilmes (60a) und dann des ersten Filmes (42) durch Ätzen unter Benutzung des polykristallinen Si­ liziumfilm (60b), der in das dritte Loch (48) gefüllt ist, als Maske; und
  • h14) Bilden eines Verbindungsfilmes (61) auf dem Isolierfilm (37a) in Verbindung mit dem in das dritte Loch (48) gefüllten polykristallinen Siliziumfilm (60b).
21. Verfahren nach einem der Ansprüche 16 bis 20, dadurch ge­ kennzeichnet, daß der zweite Film (43) und die Seitenwandschicht (46a) bei dem anisotropen Ätzen des Isolierfilmes (37a) zum Bil­ den des dritten Loches (48) entfernt werden.
22. Verfahren nach einem der Ansprüche 16 bis 21, dadurch ge­ kennzeichnet, daß der Isolierfilm (37a), der zweite Film (43) und der dritte Film (26) durch Siliziumoxidfilme gebildet werden und daß der erste Film (42) mit polykristallinem Siliziumfilm gebil­ det wird.
23. Verfahren nach einem der Ansprüche 16 bis 22, bei dem der erste Film (42) ein leitendes Teil aufweist, dadurch gekennzeich­ net, daß dem Schritt des Bildens des dritten Loches (48) die Schritte durchgeführt werden:
  • h15) Bilden eines leitenden Filmes (49) auf dem ersten Film (42) und in dem dritten Loch (48); und
  • h16) Bilden eines Verbindungsfilmes (42a, 49a) mit einer geschichteten Struktur aus dem ersten Film (42) und dem leitenden Film (49) durch Bemustern des ersten Filmes (42) und des leiten­ den Filmes (49).
24. Verfahren nach einem der Ansprüche 16 bis 23, dadurch ge­ kennzeichnet, daß der Öffnungsdurchmesser des ersten Loches (45) mit der minimalen Abmessung gebildet wird, die durch Photolitho­ graphie möglich ist.
25. Verfahren nach einem der Ansprüche 16 bis 23, dadurch ge­ kennzeichnet, daß der erste Film (42) aus der Gruppe gewählt wird, die aus polykristallinem Siliziumfilm, Silizid und hochwär­ mefestem Metall gebildet wird.
26. Verfahren zum Herstellen eines DRAMs mit den Schritten:
  • a) Bilden eine MOS-Transistors mit einem Paar von dotierten Be­ reichen (109a, 109c), die als Source-/Drainbereiche dienen, in der Hauptoberfläche eines Halbleitersubstrates (101);
  • b) Bilden eines Isolierfilmes (111a) auf dem Halbleitersubstrat (101) zum Bedecken des MOS-Transistors;
  • c) Bilden eines ersten Filmes (113) auf dem Isolierfilm (111a) aus einem Material, das eine Unterätzeigenschaft unterschiedlich von der des Isolierfilmes (111a) aufweist;
  • d) Bilden eines zweiten Filmes (114) auf dem ersten Film (113) mit einem ersten Loch (116) an dem oberen Abschnitt von einem der dotierten Bereiche (109a, 109c) und aus einem Material mit einer Unterätzeigenschaft unterschiedlich von der des ersten Filmes (113);
  • e) Bilden eines dritten Filmes (117) auf dem zweiten Film (114) einschließlich der Seitenwand des ersten Loches (116) und aus einem Material, daß eine Unterätzeigenschaft entsprechend der des zweiten Filmes (114) aufweist;
  • f) Bilden einer Seitenwandschicht (117a) an der Seitenwand des ersten Loches (116) durch anisotropes Ätzen des dritten Filmes (117);
  • g) Bilden eines zweiten Loches (118), das die Oberfläche des Isolierfilmes (111a) freilegt und einen Durchmesser kleiner als der des ersten Loches (116) aufweist, durch anisotropes Ätzen des ersten Filmes (113) unter Benutzung des zweiten Filmes (114) und der Seitenwandschicht (117a) als Maske;
  • h) Bilden eines dritten Loches (119) in dem Isolierfilm (111a) in Verbindung mit dem zweiten Loch (118), das den dotierten Be­ reich (109a) freilegt, durch anisotropes Ätzen des Isolierfilmes (111a) und der Benutzung des ersten Filmes (113) als Maske;
  • i) Bilden eines Speicherknotens (120d) auf dem Isolierfilm (111a), der mit dem dotierten Bereich (109a) über das dritte Loch (119) verbunden ist;
  • j) Bilden eines dielektrischen Filmes (121) auf dem Speicherkno­ ten (120d); und
  • k) Bilden einer Zellenplatte (122) auf dem dielektrischen Film (121).
27. Verfahren nach Anspruch 26, bei dem der erste Film (113) ein leitendes Teil aufweist, dadurch gekennzeichnet, daß der Schritt des Bildens eines Spei­ cherknotens die Schritte aufweist:
  • i1) Bilden eines leitenden Filmes (120) auf dem ersten Film (113), der mit dem dotierten Bereiche (109a) über das dritte Loch (119) in Verbindung steht; und
  • i2) Bilden des Speicherknotens (113a, 120d) einer geschichteten Struktur aus dem ersten Film (113) und dem leitenden Film (120) durch Bemustern des ersten Filmes (113) und des leitenden Filmes (120).
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß der Schritt des Bildens eines Speicherknotens die Schritte aufweist:
  • i3) bilden eines Resists (140) auf dem ersten Film (113) so, daß das dritte Loch (119) mit dem Resist (140) gefüllt ist;
  • i4) Ätzen des Resists (140) zum Freilegen des ersten Filmes (113), wobei das Resist (140) in dem dritten Loch (119) belassen wird;
  • i5) Entfernen des ersten Filmes (113) durch Ätzen unter Benut­ zung des in das dritte Loch (119) gefüllten Resists (149) als Maske;
  • i6) Entfernen des Resists (140); und
  • i7) Bilden des Speicherknotens (120a, 125) auf dem Isolierfilm (111a) in Verbindung mit dem dotierten Bereich (109a) über das dritte Loch (119).
29. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß der Schritt des Bildens eines Speicherknotens die Schritte aufweist:
  • i8) Bilden eines leitenden Filmes (141) auf dem ersten Film (113), der mit dem dotierten Bereich (109a) über das dritte Loch (119) in Verbindung steht, so daß das dritte Loch (119) mit dem leitenden Film (141) gefüllt ist;
  • i9) Ätzen des leitenden Filmes (141) und des ersten Filmes (113), wobei der in dem dritten Loch (119) gebildete leitende Film (141) belassen wird; und
  • i10) Bilden des Speicherknotens (120a, 125) auf dem Isolierfilm (111a) in Verbindung mit dem leitenden Film (141), der in dem dritten Loch (119) gebildet ist.
30. Verfahren nach Anspruch 26, bei dem der erste Film (113) ein leitendes Teil aufweist, und dadurch gekennzeichnet daß der Schritt des Bildens des Speicher­ knotens die Schritte aufweist:
  • i11) Bilden eines leitenden Filmes (120) auf dem ersten Film (113) in Verbindung mit dem dotierten Bereich (109a) über das dritte Loch (119), so daß das dritte Loch (119) mit dem leitenden Film (120) gefüllt ist;
  • i12) Ätzen des leitenden Filmes zum Freilegen des ersten Filmes (113), während der in dem dritten Loch (119) gebildete leitende Film belassen wird; und
  • i13) Bilden des Speicherknotens (120a) durch Bemustern des er­ sten Filmes (113).
31. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß der Schritt des Bildens des Speicherknotens die Schritte aufweist:
  • i14) Bilden eines amorphen Siliziumfilmes (142) auf dem ersten Film (113), der mit dem dotierten Bereich (109a) über das dritte Loch (119) so in Verbindung steht, daß das dritte Loch (119) mit dem amorphen Siliziumfilm (142) gefüllt ist;
  • i15) Unterwerfen des amorphen Siliziumfilmes (142) einer thermi­ schen Oxidation zum Ändern des amorphen Siliziumfilmes (142) auf dem ersten Film (113) in einen Siliziumoxidfilm (142a) und zum Ändern des amorphen Siliziumfilmes (142), der in dem dritten Loch (119) gebildet ist, in einen polykristallinen Siliziumfilm (142b);
  • i16) Ätzen des Siliziumoxidfilmes (142a) und dann des ersten Filmes (113) unter Benutzung des polykristallinen Siliziumfilmes (142b), der in das dritte Loch (119) gefüllt ist, als Maske; und
  • i17) Bilden des Speicherknotens (120a, 125) auf dem Isolierfilm (111a) in Verbindung mit dem polykristallinen Siliziumfilm (142b), der in das dritte Loch (119) gefüllt ist.
32. Verfahren nach Anspruch 26, bei dem der Speicherknoten einen leitenden Film (120a) an der Bodenwand und einen leitenden Film (125) an der Seitenwand aufweist, dadurch gekennzeichnet, daß der Schritt des Bildens eines Spei­ cherknotens die Schritte aufweist:
  • i18) Bilden des leitenden Filmes (120a) an der Bodenwand auf dem Isolierfilm (111a) in Verbindung mit dem dotierten Bereich (109a) über das dritte Loch (119); und
  • i19) Bilden des leitenden Filmes (125) an der Seitenwand in Ver­ bindung mit dem leitenden Film (120a) an der Bodenwand, der sich auch aufwärts erstreckt.
33. Verfahren zum Herstellen einer Halbleiterspeichervorrichtung mit den Schritten:
  • a) Bilden eines MOS-Transistors (1010) mit einem Paar von do­ tierten Bereichen (1009), die die Source-/Drainbereiche in der Hauptoberfläche eines Halbleitersubstrates (101) werden;
  • b) Bilden eines Isolierfilmes (1019) auf der Hauptoberfläche des Halbleitersubstrat (1001), so daß der MOS-Transistors (1010) ab­ gedeckt wird;
  • c) Bilden einer gestapelte Schicht eines ersten leitenden Filmes (1123a) aus einem Material mit einer Unterätzeigenschaft unter­ schiedlich von der des Isolierfilmes (1019) und dann eines ersten abdeckenden Filmes (1131) mit einer Unterätzeigenschaft unter­ schiedlich von der des ersten leitenden Filmes (1123a), und Bil­ den eines ersten Loches (1141) in dem ersten leitenden Film (1123a) und dem ersten abdeckenden Film (1131);
  • d) Bilden eines zweiten leitenden Filmes (1123b) eines Materia­ les mit einer Unterätzeigenschaft unterschiedlich von der des ersten abdeckenden Filmes (1131) auf der Seitenwand des ersten Loches (1141) und auf dem ersten abdeckenden Film (1131);
  • e) anisotropes Ätzen des zweiten leitenden Filmes (1123b) zum Bilden einer Seitenwandschicht (1123b) auf der Seitenwand des ersten Loches (1141), so daß sie in Kontakt mit dem ersten lei­ tenden Film (1123a) kommt;
  • f) anisotropes Ätzen des Isolierfilmes (1019) unter Benutzung der Seitenwandschicht (1123b) als eine Maske zum Bilden eines zweiten Loches (1135) in dem Isolierfilm (1119), wodurch der do­ tierte Bereich (1009) freigelegt wird, und Entfernen des ersten abdeckenden Filmes (1131);
  • g) Bilden eines dritten leitenden Filmes (1123c) so, daß er in Kontakt mit der Oberfläche des ersten leitenden Filmes (1123a) und der Seitenwandschicht (1033a) kommt, und so, daß der mit dem dotierten Bereich (1009) über das zweite Loch (1135) in Kontakt kommt;
  • h) Bilden eines dielektrischen Kondensatorfilmes (1125) so, daß er die Oberfläche eines Speicherknotens (1123) abdeckt, der den ersten leitenden Film (1123a), die Seitenwandschicht (1123b) und den dritten leitenden Film (1123c) enthält; und
  • i) Bilden einer Zellenplatte (1127) auf dem dielektrischen Kon­ densatorfilm (1125).
34. Verfahren nach Anspruch 33, bei dem die Seitenwandschicht (1123b) aus amorphem Silizium gemacht wird.
35. Verfahren nach Anspruch 33, bei dem die Seitenwandschicht (1123b) aus Silizid gemacht wird.
36. Verfahren nach Anspruch 33, bei dem die Seitenwandschicht (1123b) aus einer leitenden Schicht gemacht wird, deren Kristall­ korngröße gesteuert wird.
37. Verfahren zum Herstellen einer Halbleitervorrichtung mit den Schritten:
  • a) Bilden eines MOS-Transistors (1010) mit einem Paar von do­ tierten Bereichen (1009), die als Source-/Drainbereiche dienen, an der Hauptoberfläche eines Halbleitersubstrates (1001);
  • b) Bilden eines ersten Isolierfilmes (1019b, 1021) mit einer planaren oberen Fläche auf der Hauptoberfläche des Halbleitersub­ strates (1001), so daß der MOS-Transistors (1010) abgedeckt wird;
  • c) Bilden eines ersten leitenden Filmes (1223a) auf der oberen Fläche des ersten Isolierfilmes (1019b, 1021) mit einem zweiten Isolierfilm (1225) mit einer vorbestimmten Dicke dazwischen;
  • d) Bilden eines zweiten leitenden Filmes (1223b) auf dem ersten leitenden Film (1223a) mit einem dritten Isolierfilm (1227) mit einer vorbestimmten Dicke dazwischen;
  • e) Bilden eines ersten abdeckenden Filmes (1229) auf dem zweiten leitenden Film (1223b) mit einem ersten Loch (1241) oberhalb des dotierten Bereiches (1009);
  • f) Bilden eines zweiten abdeckenden Filmes (1231) auf der Sei­ tenwand des ersten Loches (1241) und des ersten abdeckenden Fil­ mes (1229);
  • g) anisotropes Ätzen des zweiten abdeckenden Filmes (1131) zum Bilden einer Seitenwandschicht (1131a) auf der Seitenwand des ersten Loches (1141);
  • h) anisotropes Ätzen des zweiten leitenden Filmes (1123b) unter Benutzung des ersten abdeckenden Filmes (1229) und der Seiten­ wandschicht (1231a) als Maske zum Freilegen der Oberfläche des dritten isolierenden Filmes (1227), und Bilden eines zweiten Lo­ ches (1235a) mit einem Durchmesser kleiner als der des ersten Loches (1241);
  • i) anisotropes Ätzen des dritten Isolierfilmes (1227) des ersten leitenden Filmes (1223a), des zweiten Isolierfilmes (1225) und des ersten Isolierfilmes (1019b) in dieser Reihenfolge zum Bilden eines dritten Loches (1235a), das mit dem zweiten Loch (1235a) in Verbindung steht und den dotierten Bereich (1009) freilegt, und Entfernen des ersten abdeckenden Filmes (1229) und der Seiten­ wandschicht (1231a);
  • j) Bilden einer dritten leitenden Schicht (1223c) so, daß sie in Kontakt mit der Oberfläche des zweiten leitenden Filmes (1223b) kommt und mit dotierten Bereich (1009) über das zweite und dritte Loch (1235) verbunden ist;
  • k) Bemustern des ersten, zweiten und dritten leitenden Filmes (1223a, 1223b, 1223c) zum Bilden eines Speicherknotens (1223);
  • l) Entfernen des ersten und dritten Isolierfilmes (1225, 1227);
  • m) Bilden eines dielektrischen Kondensatorfilmes (1225) so, daß die Oberfläche des Speicherknotens (1223) bedeckt wird; und
  • n) Bilden einer Zellenplatte (1227) auf dem dielektrischen Kon­ densatorfilm (1225).
38. Verfahren nach Anspruch 37, bei dem die Seitenwandschicht (1231a), der erste abdeckende Film (1229), der erste, zweite und dritte Isolierfilm (1219, 1225, 1227) so gewählt werden, daß sie gleiche Unterätzeigenschaften aufweisen.
39. Verfahren nach Anspruch 37 oder 38, bei dem die Seitenwand­ schicht 1231a, der erste abdeckende Film (1229), der erste, zwei­ te und dritte Isolierfilm (1019, 1225, 1227) so gewählt werden, daß sie Siliziumoxid enthalten.
40. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem MOS-Transistor (1010) mit einem Paar von dotierten Berei­ chen (1009) die Source-/Drainbereiche bilden, und einem Kondensa­ tor (1020; 1120; 1220) mit einem Speicherknoten (1023; 1123; 1223), wobei der dotierte Bereich (1009) und der Speicherknoten (1023; 1123; 1223) durch ein erstes Loch (1035; 1135; 1235) elek­ trisch verbunden sind, daß in einem Isolierfilm (1019) gebildet ist, der den MOS-Transistor (1010) bedeckt, wobei das Herstel­ lungsverfahren die Schritte aufweist:
  • a) Bilden eines ersten Filmes (1031, 1131, 1229) auf dem Iso­ lierfilm (1019) mit einem zweiten Loch (1041; 1141; 1241) ober­ halb des dotierten Bereiches (1009);
  • b) Bilden eines zweiten Filmes (1033; 1123; 1231) auf der Innen­ seitenwandfläche des zweiten Loches (1041; 1141; 1241) und über der gesamten Oberfläche des ersten Filmes (1031; 1131, 1229);
  • c) Bilden einer Seitenwandschicht (1033a; 1123b; 1231a) auf der Seitenwand des zweiten Loches (1041; 1141; 1241) durch anisotro­ pes Ätzen des zweiten Filmes (1033; 1223; 1231); und
  • d) anisotropes Ätzen des Isolierfilmes (1019) unter Benutzung des ersten Filmes (1031; 1131; 1229) und der Seitenwandschicht (1033a; 1123b; 1231a) als Maske zum teilweise Freilegen einer Oberfläche des dotierten Bereiches (1009) zum Bilden des ersten Loches (1035; 1135; 1235) in dem Isolierfilm (1019) mit einem Durchmesser kleiner als der des zweiten Loches (1041; 1141; 1241).
41. Verfahren nach Anspruch 40, bei dem das erste Loch (1035; 1135; 1235) so gebildet wird, daß es einen Öffnungsdurchmesser kleiner als die minimale Abmessung aufweist, die durch Photoli­ thographietechnik erreicht werden kann.
42. Halbleitervorrichtung mit:
  • i) einem Halbleitersubstrat (31) mit einer Hauptoberfläche;
  • ii) einem leitenden Bereich (36), der an der Hauptoberfläche des Halbleitersubstrates (31) gebildet ist;
  • iii) einem Isolierfilm (37), der auf dem leitenden Bereich (36) gebildet ist und ein Loch (47) aufweist, das bis zu dem leitenden Bereich (36) reicht; und
  • iv) einem Verbindungsfilm (42a, 49a), der auf dem Isolierfilm (37a) gebildet ist, und mit dem leitenden Bereich (36) über das Loch (47) verbunden ist;
  • v) wobei das Loch (47), das in dem Isolierfilm (37a) gebildet ist, einen Öffnungsdurchmesser kleiner als die minimale Abmessung aufweist, die durch Photolithographietechnik gebildet werden kann; und
  • vi) wobei der Verbindungsfilm (42a, 49a) einen Abschnitt auf­ weist, der sich auf dem Isolierfilm (37a) in die Richtung entlang der oberen Oberfläche davon erstreckt und der eine gestapelte Schicht aus mindestens zwei Schichten aufweist.
43. Vorrichtung nach Anspruch 42, bei der die Verbindungsschicht (42a, 49a) aus der Gruppe gewählt ist, die aus polykristallinem Silizium, Silizid und hochwärmefestem Metall besteht.
44. Vorrichtung nach Anspruch 42 oder 43, bei der es eine Grenze zwischen den mindestens zwei Schichten der gestapelten Schicht des erstreckenden Abschnittes gibt, wobei die Grenze einen Sili­ ziumoxidfilm enthält.
45. Halbleiterspeichervorrichtung, mit:
  • i) einem Halbleitersubstrat (101; 1001) mit einer Hauptoberflä­ che;
  • ii) einem MOS-Transistor (1010) mit einem Paar von dotierten Bereichen (109a, 109b, 109c, 1009), die Source-/Drainbereiche 1009 an der Hauptoberfläche des Halbleitersubstrates (101; 1001) bilden;
  • iii) einem Isolierfilm (111a, 106; 1019; 1021), der den MOS- Transistor (1010) bedeckt und ein Loch (119; 1035; 135; 1235) aufweist, das den dotierten Bereich (109a, 109b, 109c; 1009) er­ reicht;
  • iv) einem Speicherknoten (113a, 120a, 125a; 10233; 1123; 1223;), das auf dem Isolierfilm (111a, 160; 1019; 1021) so gebildet ist, daß er mit dem dotierten Bereich (109a, 109b, 109c; 1009) über das Loch (119; 1035; 1135, 1235) verbunden ist;
  • v) einem dielektrischen Kondensatorfilm (126; 1205; 1125; 1225), der den Speicherknoten (113a, 120a, 125a; 1023; 1123; 1223) be­ deckt; und
  • vi) einer Zellenplatte (127; 1027; 1127; 1227), die auf dem die­ lektrischen Kondensatorfilm (126; 1025; 1125; 1225) gebildet ist;
  • (vii) wobei das Loch (119; 1035; 1135; 1235), das in dem Isolier­ film (111a, 160; 1019; 1021) gebildet ist, einen Öffnungsdurch­ messer kleiner als die minimale Abmessung aufweist, die durch Photolithographietechnik erreicht werden kann;
  • viii) wobei der Speicherknoten (113a, 120a, 125a; 1023; 1123; 1223) einen Abschnitt aufweist, der sich auf dem Isolierfilm (111a, 160; 1019; 1021) entlang der oberen Oberfläche davon er­ streckt, in mindestens zwei Schicht gestapelt ist und sich in die Richtung erstreckt.
46. Vorrichtung nach Anspruch 45, bei der der Speicherknoten aus der Gruppe gewählt ist, die aus polykristallinem Siliziumfilm, Silizid und hochwärmefestem Metall besteht.
47. Vorrichtung nach Anspruch 45 oder 46, bei der eine Grenz­ schicht zwischen mindestens zwei Schichten der gestapelten Schicht des sich erstreckenden Abschnittes vorgesehen ist, wobei die Grenzschicht einen Siliziumoxidfilm enthält.
48. Vorrichtung nach einem der Ansprüche 45 bis 47, bei der die Zellenplatte (1027; 1127; 1227;) sich innerhalb des Bereiches des Loches (1035; 1135; 1235) erstreckt und dem Speicherknoten (1023; 1123; 1223) gegenüberliegt, wobei der dielektrische Kondensator­ film (1025; 1125; 1225;) innerhalb des Bereiches des Loches (1035; 1135; 1235;) dazwischen eingeschlossen ist.
49. Vorrichtung nach einem der Ansprüche 45 bis 48, bei der Speicherknoten (1023) einen ersten Abschnitt (1023a) und einen zweiten Abschnitt (1023b) aufweist;
bei der der erste Abschnitt (1023a) sich auf der oberen Fläche des Isolierfilmes (1019, 1021) sich so erstreckt, daß er den Um­ fang des Loches (1035) umgibt;
wobei sich der zweite Abschnitt (1023b) in Kontakt mit der oberen Fläche des ersten Abschnittes (1023a) erstreckt und mit dem do­ tierten Bereich (1009) über das Loch (1035) verbunden ist.
50. Vorrichtung nach Anspruch 49, bei der der Speicherknoten (1023a) weiter einen dritten Abschnitt (1023c) aufweist und der dritte Abschnitt (1023c) die Umfangskante des ersten und zweiten Abschnittes (1023a, 1023b) auf der oberen Fläche des Isolierfil­ mes (1019, 1021) berührt und eine zylindrische Konfiguration auf­ weist, die sich aufwärts von dem ersten und zweiten Abschnitt (1023a, 1023b) erstreckt.
51. Vorrichtung nach einem der Ansprüche 45 bis 48, bei der der Speicherknoten (1123) einen ersten Abschnitt (1123b), einen zwei­ ten Abschnitt (1123a) und einen dritten Abschnitt (1123c) auf­ weist;
bei der der erste Abschnitt (1123b) auf einem ersten Höhenniveau auf der oberen Fläche des Isolierfilmes (1019, 1021) so gebildet ist, daß er den Umfang des Loches (1135) umgibt;
bei der der zweite Abschnitt (1123a) so gebildet ist, daß er sich auf der oberen Oberfläche des Isolierfilmes (1019, 1021) auf ei­ nem zweiten Höhenniveau niedriger als das erste Höhenniveau so erstreckt, daß er in Kontakt mit dem unteren Ende des ersten Ab­ schnittes (1123b) steht und den ersten Abschnitt (1123b) umgibt, und
bei der der dritte Abschnitt (1123c) sich in Kontakt mit der obe­ ren Fläche des ersten und zweiten Abschnittes (1123b, 1123a) er­ streckt und mit dem dotierten Bereich (1009) über das Loch (1135) verbunden ist.
52. Vorrichtung nach Anspruch 51, bei der der Speicherknoten (1123) weiter einen vierten Abschnitt (1123d) aufweist; und bei der der vierte Abschnitt (1123d) in Kontakt mit dem Umfangs­ endabschnitt des zweiten und dritten Abschnittes (1123a, 1123c) auf der oberen Fläche des Isolierfilmes (1019, 1021) steht und eine zylindrische Konfiguration aufweist, die sich aufwärts von dem zweiten und dritten Abschnitt (1123a, 1123c) erstreckt.
53. Vorrichtung nach einem der Ansprüche 45 bis 48, bei der der Isolierfilm (1019, 1021) eine planare Oberfläche aufweist;
bei der der Speicherknoten (1223) einen ersten Abschnitt (1223a), einen zweiten Abschnitt (1223b) und einen dritten Abschnitt (1223c) aufweist;
bei der der erste Abschnitt (1223a) sich in eine Richtung entlang der oberen Fläche des Isolierfilmes (1009, 1021) mit einem vor­ bestimmten Abstand von der oberen Fläche des Isolierfilmes (1019, 1021) erstreckt;
bei der der zweite Abschnitt (1223b) sich oberhalb des ersten Abschnittes (1223a) in eine Richtung entlang der oberen Fläche des Isolierfilmes (1019, 1021) mit einem vorbestimmten Abstand von dem ersten Abschnitt (1223a) auf dem ersten Abschnitt (1223a) erstreckt; und
bei der der dritte Abschnitt (1223c) sich in Kontakt mit der obe­ ren Oberfläche des zweiten Abschnittes (1223b) erstreckt, in Kon­ takt mit dem ersten Abschnitt (1223a) steht und mit dem dotierten Bereich (1009) über das Loch (1235) verbunden ist.
DE4340419A 1992-11-27 1993-11-26 Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist Expired - Fee Related DE4340419C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE4345300A DE4345300B4 (de) 1992-11-27 1993-11-26 Verfahren zum Herstellen einer MOS-Halbleitervorrichtung
DE4345413A DE4345413C2 (de) 1992-11-27 1993-11-26 Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31857292 1992-11-27
JP269293 1993-01-11
JP5240646A JP2787646B2 (ja) 1992-11-27 1993-08-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE4340419A1 true DE4340419A1 (de) 1994-06-01
DE4340419C2 DE4340419C2 (de) 1998-11-12

Family

ID=27275482

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4340419A Expired - Fee Related DE4340419C2 (de) 1992-11-27 1993-11-26 Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist

Country Status (5)

Country Link
US (2) US6097052A (de)
JP (1) JP2787646B2 (de)
KR (1) KR0151866B1 (de)
DE (1) DE4340419C2 (de)
TW (1) TW227068B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0780894A3 (de) * 1995-12-19 1997-08-27 Sgs Thomson Microelectronics Verfahren zur Herstellung von Submikron-Durchgangslöchern und -Kontakten in einer integrierten Schaltung
US6111319A (en) * 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330425A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置の製造方法
JPH0964179A (ja) * 1995-08-25 1997-03-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH09283726A (ja) * 1996-02-16 1997-10-31 Nippon Steel Corp 半導体記憶装置及びその製造方法
KR19990075068A (ko) * 1998-03-17 1999-10-05 윤종용 절연막 식각방법 및 이를 이용한 반도체장치 제조방법
US6180494B1 (en) * 1999-03-11 2001-01-30 Micron Technology, Inc. Integrated circuitry, methods of fabricating integrated circuitry, methods of forming local interconnects, and methods of forming conductive lines
DE19935130C1 (de) 1999-07-27 2001-02-22 Siemens Ag Verfahren zur Herstellung eines Kontaktloches für ein Halbleiterspeicherbauelement
JP2003510824A (ja) * 1999-09-28 2003-03-18 ジエテツク，インコーポレーテツド 大きい深さ対幅アスペクト比をもつホールから、ポリマーを制御下にかつ急速に除去するための大気内プロセスおよびシステム
US7105065B2 (en) * 2002-04-25 2006-09-12 Micron Technology, Inc. Metal layer forming methods and capacitor electrode forming methods
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
US20050202352A1 (en) * 2004-03-11 2005-09-15 Worcester Polytechnic Institute Systems and methods for sub-wavelength imaging
US7232762B2 (en) * 2004-06-16 2007-06-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an improved low power SRAM contact
US7162133B2 (en) * 2004-08-20 2007-01-09 Agency For Science Technology And Research Method to trim and smooth high index contrast waveguide structures
US20060148168A1 (en) * 2005-01-06 2006-07-06 Sheng-Chin Li Process for fabricating dynamic random access memory
KR101414125B1 (ko) * 2006-10-12 2014-07-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조 방법 및 에칭장치
US20080280446A1 (en) * 2007-05-08 2008-11-13 Qimonda Ag Method of producing a microscopic hole in a layer and integrated device with a microscopic hole in a layer
JP4551913B2 (ja) 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
DE102008063430B4 (de) * 2008-12-31 2016-11-24 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
KR101934426B1 (ko) * 2012-11-26 2019-01-03 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6325904B2 (ja) * 2014-06-02 2018-05-16 キヤノン株式会社 固体撮像装置の製造方法、固体撮像装置、および、カメラ
JP6521848B2 (ja) * 2015-01-16 2019-05-29 東京エレクトロン株式会社 エッチング方法
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法
US11600519B2 (en) * 2019-09-16 2023-03-07 International Business Machines Corporation Skip-via proximity interconnect

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
EP0147322A2 (de) * 1983-12-26 1985-07-03 Fujitsu Limited Verfahren zum Herstellen von einem Muster mit feinen Zwischenräumen.
EP0265638A2 (de) * 1986-10-28 1988-05-04 International Business Machines Corporation Verringerung der Grösse eines lithografischen Bildes
JPS63119239A (ja) * 1986-11-06 1988-05-23 Fujitsu Ltd 半導体装置の製造方法
EP0449000A2 (de) * 1990-03-08 1991-10-02 Fujitsu Limited Schichtstruktur mit Kontaktierungsöffnung für flossenförmige Kondensatoren in DRAMS und Methode zur Herstellung desselben
EP0450302A1 (de) * 1990-04-03 1991-10-09 International Business Machines Corporation Verfahren zum reaktiven Ionenätzen von Gräben

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160653A (ja) * 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置の製造方法
US4671849A (en) 1985-05-06 1987-06-09 International Business Machines Corporation Method for control of etch profile
JPS6286715A (ja) * 1985-10-11 1987-04-21 Matsushita Electronics Corp 半導体装置の製造方法
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
JPS62286270A (ja) * 1986-06-05 1987-12-12 Sony Corp 半導体メモリ装置
EP0263220B1 (de) 1986-10-08 1992-09-09 International Business Machines Corporation Verfahren zur Herstellung einer Kontaktöffnung mit gewünschter Schräge in einer zusammengesetzten Schicht, die mit Photoresist maskiert ist
JPS63260134A (ja) * 1987-04-17 1988-10-27 Victor Co Of Japan Ltd スル−・ホ−ルの形成方法
JPS63275113A (ja) * 1987-05-07 1988-11-11 Nec Corp 半導体装置の製造方法
JPH01144671A (ja) * 1987-11-30 1989-06-06 Sony Corp 半導体メモリ装置の製造方法
JPH01196122A (ja) * 1988-02-01 1989-08-07 Oki Electric Ind Co Ltd 半導体装置のコンタクトホール形成方法
US5235199A (en) * 1988-03-25 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor memory with pad electrode and bit line under stacked capacitor
JP2755591B2 (ja) * 1988-03-25 1998-05-20 株式会社東芝 半導体記憶装置
JP2645069B2 (ja) * 1988-04-07 1997-08-25 富士通株式会社 半導体集積回路装置
EP0370407A1 (de) * 1988-11-18 1990-05-30 Nec Corporation Halbleiterspeicherbauteil vom Typ 1-transistor-1-Kondensator-Speicherzelle
FR2640810B1 (fr) 1988-12-20 1992-10-30 Thomson Composants Militaires Procede de realisation d'ouvertures dans un circuit integre
US5354386A (en) 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
JPH034526A (ja) * 1989-05-31 1991-01-10 Sharp Corp 半導体装置の製造方法
EP0416809A3 (en) 1989-09-08 1991-08-07 American Telephone And Telegraph Company Reduced size etching method for integrated circuits
KR910010516A (ko) 1989-11-15 1991-06-29 아오이 죠이치 반도체 메모리장치
JP2765133B2 (ja) * 1989-12-06 1998-06-11 松下電器産業株式会社 半導体装置の製造方法
JP2528731B2 (ja) * 1990-01-26 1996-08-28 三菱電機株式会社 半導体記憶装置およびその製造方法
JP2989207B2 (ja) * 1990-02-06 1999-12-13 沖電気工業株式会社 半導体装置の製造方法及びその半導体装置
JPH04158569A (ja) * 1990-10-23 1992-06-01 Fujitsu Ltd 半導体記憶装置及びその製造方法
JP2689682B2 (ja) * 1990-04-16 1997-12-10 日本電気株式会社 半導体メモリセルの製造方法
JPH0415925A (ja) * 1990-05-09 1992-01-21 Mitsubishi Electric Corp 半導体装置の製造方法
JP2602581B2 (ja) * 1990-12-15 1997-04-23 シャープ株式会社 半導体メモリ素子の製造方法
JPH04336464A (ja) * 1991-05-13 1992-11-24 Matsushita Electric Ind Co Ltd 半導体記憶装置の製造方法
JP3010945B2 (ja) 1991-12-13 2000-02-21 日本電気株式会社 セルフアライン・コンタクト孔の形成方法
JP3200974B2 (ja) * 1992-06-05 2001-08-20 ソニー株式会社 半導体記憶装置の製造方法
JP2827728B2 (ja) * 1992-08-03 1998-11-25 日本電気株式会社 半導体記憶装置およびその製造方法
KR960005251B1 (ko) * 1992-10-29 1996-04-23 삼성전자주식회사 반도체 메모리장치의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0010596A1 (de) * 1978-11-03 1980-05-14 International Business Machines Corporation Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
EP0147322A2 (de) * 1983-12-26 1985-07-03 Fujitsu Limited Verfahren zum Herstellen von einem Muster mit feinen Zwischenräumen.
EP0265638A2 (de) * 1986-10-28 1988-05-04 International Business Machines Corporation Verringerung der Grösse eines lithografischen Bildes
JPS63119239A (ja) * 1986-11-06 1988-05-23 Fujitsu Ltd 半導体装置の製造方法
EP0449000A2 (de) * 1990-03-08 1991-10-02 Fujitsu Limited Schichtstruktur mit Kontaktierungsöffnung für flossenförmige Kondensatoren in DRAMS und Methode zur Herstellung desselben
EP0450302A1 (de) * 1990-04-03 1991-10-09 International Business Machines Corporation Verfahren zum reaktiven Ionenätzen von Gräben

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEEE Trans. on Electron Devices, Vol. 35, No. 10, 1988, S. 1591-1594 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0780894A3 (de) * 1995-12-19 1997-08-27 Sgs Thomson Microelectronics Verfahren zur Herstellung von Submikron-Durchgangslöchern und -Kontakten in einer integrierten Schaltung
US6033980A (en) * 1995-12-19 2000-03-07 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US6111319A (en) * 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US6180517B1 (en) 1995-12-19 2001-01-30 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit

Also Published As

Publication number Publication date
JP2787646B2 (ja) 1998-08-20
JPH06260442A (ja) 1994-09-16
KR940012506A (ko) 1994-06-23
DE4340419C2 (de) 1998-11-12
TW227068B (de) 1994-07-21
US6586329B1 (en) 2003-07-01
US6097052A (en) 2000-08-01
KR0151866B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
DE4340419A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE3916228C2 (de) Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung
DE102004008773B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
US5061651A (en) Method of making dram cell with stacked capacitor
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE4443968A1 (de) Halbleitereinrichtung und Verfahren zum Herstellen derselben
WO2004038770A2 (de) Integrierte schaltungsanordnung mit kondensator und herstellungsverfahren
DE4307725A1 (de)
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE10040464A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
DE102005025209A1 (de) Halbleiterbauelemente mit Phasenänderungsspeicherzellen, diese verwendende elektronische Systeme und Verfahren zur Herstellung derselben
DE19750918A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
KR960005243B1 (ko) 핀의두께가축소된층적핀축전기가있는다이나믹랜덤액세스(dram)
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DD299990A5 (de) Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE19750895C2 (de) Halbleitereinrichtung mit Speicherzellen und Herstellungsverfahren derselben
DE3801525A1 (de) Halbleitereinrichtung
DE10128211C1 (de) Speicher mit einer Speicherzelle, umfassend einen Auswahltransistor und einen Speicherkondensator sowie Verfahren zu seiner Herstellung
DE10047221C1 (de) Graben-Kondensator mit einem Isolationskragen und Verfahren zum Herstellen eines solchen Graben-Kondensators
DE4423818A1 (de) Halbleiterspeichereinrichtung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 4345300

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 4345300

8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 4345413

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 4345413

AH Division in

Ref country code: DE

Ref document number: 4345300

Format of ref document f/p: P

Ref country code: DE

Ref document number: 4345413

Format of ref document f/p: P

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee