DE3751732T2 - Seitenwandisolation für eine Grube mittels Oxidation von Polysilizium - Google Patents
Seitenwandisolation für eine Grube mittels Oxidation von PolysiliziumInfo
- Publication number
- DE3751732T2 DE3751732T2 DE3751732T DE3751732T DE3751732T2 DE 3751732 T2 DE3751732 T2 DE 3751732T2 DE 3751732 T DE3751732 T DE 3751732T DE 3751732 T DE3751732 T DE 3751732T DE 3751732 T2 DE3751732 T2 DE 3751732T2
- Authority
- DE
- Germany
- Prior art keywords
- trench
- polysilicon
- oxide
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 108
- 229920005591 polysilicon Polymers 0.000 title claims description 106
- 230000003647 oxidation Effects 0.000 title description 25
- 238000007254 oxidation reaction Methods 0.000 title description 25
- 238000009413 insulation Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 57
- 239000010410 layer Substances 0.000 claims description 50
- 238000002955 isolation Methods 0.000 claims description 36
- 238000005229 chemical vapour deposition Methods 0.000 claims description 29
- 238000011049 filling Methods 0.000 claims description 20
- 239000002019 doping agent Substances 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 239000012212 insulator Substances 0.000 claims description 12
- 230000008021 deposition Effects 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims 3
- 238000009792 diffusion process Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- 238000001020 plasma etching Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000003628 erosive effect Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000007812 deficiency Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000395 magnesium oxide Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 241000388002 Agonus cataphractus Species 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Description
- Die Erfindung bezieht sich auf ein Verfahren zur Bildung von Halbleiterbauelement-Isolationsgräben und spezieller auf ein Verfahren zur Bildung von Gräben, die auf ihren Wänden einen Siliciumdioxid-Isolator hoher Integrität aufweisen.
- In der Technologie für integrierte Schaltkreise (IC) ist es üblicherweise notwendig, verschiedene aktive und passive Bauelemente in dem IC zu isolieren. Die bevorzugte Isolation ist eine dielektrische Isolation, da sie es erlaubt, die Schaltkreiselemente an die Isolation anzufügen, und daher zu einer größeren Dichte der Packung der aktiven und passiven Bauelemente auf dem IC-Chip führt. Das Fachgebiet verfügt über eine Vielzahl von dielektrischen Isolationsschemata. Innerhalb des Gebiets der dielektrischen Isolation hat die Isolation mittels eines dielektrisch gefüllten Grabens aufgrund ihrer Fähigkeit, die grundlegenden Anforderungen einer Isolation zwischen Bauelementen, bei der elektrischen Isolierung und dem Raumverbrauch effizient zu sein und dabei eine gute Oberflächenplanarität beizubehalten, zu erfüllen, besondere Aufmerksamkeit erfahren. Die Gesamtprozeßabfolge der Grabenisolationsherstellung besteht aus vier grundlegenden Prozeßschritten: (1) Erzeugen von Gräben; (2) Füllen der Gräben; (3) Planarisieren der Oberfläche; und (4) Entfernung von überschüssigem Material. In diesem Zusammenhang offenbart das US-Patent 3 966 577 für Hochberg ein Sputterätzverfahren zur Erzielung einer dielektrischen Isolation unter Verwendung von aufgewachsenem oder aufgebrachtern Siliciumdioxid zum Füllen geätzter Gräben.
- IBM Technical Disclosure Bulletin, Bd. 21 (1), Seite 144, Juni 1977 von S. A. Abbas mit dem Titel "Recessed Oxide Isolation Process" beschreibt ein Verfahren zum reaktiven Ionenätzen (RIE), um vertiefte, mit Siliciumdioxid gefüllte Gräben durch teuweises Füllen der Gräben mit aufgedampftem Polysiliciummaterial und anschließendes Oxidieren des Materials herzustellen.
- Das US-Patent 4 104 086 für Bondur et al., das auf die vorliegende Anmelderin übertragen ist (das nebenbei bemerkt eine umfassende Zitierung von früheren Isolationstechniken enthält), lehrt ein Verfahren zur Erzielung gut gefüllter, tiefer, schmaler Vertiefungen mit nahezu vertikalen Wänden durch Einsetzen von RIE. Das Verfahren besteht aus der Bildung von sich leicht verjüngenden, schmalen Gräben, die durch vergrabene, hochdotierte Siliciumbereiche hindurchgeschnitten sind, der thermischen Oxidation der Gräben und dem geeigneten Befüllen der verbliebenen Gräben mit einem aus der Gasphase abgeschiedenen dielektrischen Material. Dieses Patent unterstreicht die Notwendigkeit für die Bildung von sich leicht verjüngenden Wänden und geht dann die Abhängigkeit der Qualität und der Planarität des dielektrischen Füllmaterials von dem Grabenverjüngungswinkel und der Grabenbreite an. Dieses Patent verwendet außerdem einen Zurückätzvorgang (durch RIE) des Füllmaterials, das den gesamten Wafer bedeckt, um das Material überall von der Oberfläche zu entfernen, um lediglich die Isolationstaschen zu belassen.
- Das US-Patent 4 139 442 für Bondur et al., das auf die vorliegende Anmelderin übertragen ist, lehrt ein Verfahren zur gleichzeitigen Herstellung sowohl flacher als auch tiefer Isolationsgräben mit vertieftem Oxid. Durch RIE werden flache und tiefe Gräben von gleicher, geringer Breite in dem Siliciumsubstrat erzeugt, gefolgt von thermischen Oxidieren der vertikalen Grabenwände, um die Gräben vollständig zu füllen.
- Das US-Patent 4 222 792 für Lever et al., das auf die vorliegende Anmelderin übertragen ist, offenbart ein Verfahren zur Bildung eines tiefen, breiten, mit einem Dielektrikum gefüllten Isolationsgrabens. Bei diesem Verfahren wird ein breiter Graben in der Oberfläche eines Siliciumsubstrats erzeugt, eine dünne Oxidschicht wird durch thermische Oxidation des Grabens auf den Grabenwänden erzeugt, und eine Schicht aus organischem Glasharz in einem Lösungsmittel wird über der Oberfläche des Substrats und innerhalb des Grabens aufgeschleudert. Das Harzglas innerhalb des Grabens wird einem Elektronenstrahl ausgesetzt, um das Glas innerhalb des Grabens für ein entwickelndes Lösungsmittel undurchlässig zu machen. Der Rest des Harzglases wird durch Entwickeln in einem Lösungsmittel weggelöst, und der Harzglaspropfen innerhalb des Grabens wird durch Erwärmen in einer Sauerstoffumgebung in Siliciumdioxid umgewandelt. Schließlich wird eine Schicht aus Siliciumdioxid über der gesamten Oberfläche des Substrats aufgebracht und weggeätzt, um den Graben zu planansieren.
- IBM Technical Disclosure Bulletin Bd. 21 (4), Seiten 1466 bis 1467, September 1978 mit dem Titel "Method of Etching/Filling Deep Trench Isolation for Large-Scale Integrated Devices" von Logan et al. offenbart die Verwendung von Magnesiumoxid als einer Kombination von Ätzmaske und Lift-off-Maske während der Herstellung von mit Oxid gefüllten Gräben. Ein Graben wird durch RIE unter Verwendung einer MgO-Schicht mit einer Grabenstruktur in einem Siliciumsubstrat erzeugt. Ein Oxid wird auf den freiliegenden Oberflächen des Grabens aufgewachsen. Der Graben wird durch Sputterdeposition von SiO&sub2; bis zu einer Tiefe, die geringer als die Grabentiefe ist, gefüllt. Das in den Bauelementgebieten aufgesputterte Oxid wird durch einen Lift-off-Prozeß mittels Auflösen der MgO-Schicht entfernt.
- Das US-Patent 4 238 278 für Antipov, das auf die vorliegende Anmelderin übertragen ist, offenbart die Bildung von tiefen und flachen Gräben in einem Siliciumsubstrat. Tiefe Gräben werden durch RIE in dem Substrat erzeugt. Die Gräben werden durch eine Kombination von thermischer Oxidation der Grabenoberflächen und chemischer Gasphasenabscheidung (CVD) teilweise mit Oxid gefüllt. Das Füllen von tiefen Gräben wird durch die Deposition von Polysilicium bis zum Oberflächenniveau des CVD-Oxids vervollständigt. Dann werden flache Gräben in das Substrat geätzt, und das freiliegende Silicium und Polysilicium, das zu den flachen beziehungsweise tiefen Gräben gehört, wird thermisch oxidiert.
- Das US-Patent 4 356 211 für Riseman, das auf die vorliegende Anmelderin übertragen ist, beschreibt ein Verfahren zur Bildung von Luft-Dielektrikum-Isolationsgebieten in Silicium. In dem Siliciumsubstrat werden durch RIE Gräben erzeugt, nachdem Öffnungen in eine Oxid-Nitrid-Doppelschicht auf der Substratoberfläche geätzt wurden. Die Oberflächen der Gräben werden oxidiert, bevor polykristallines Silicium auf den Grabenseitenwänden und auf den Wänden, welche die Öffnungen in der Doppelschicht definieren, aufgebracht wird. Durch selektives Dotieren des Teils des Polysiliciums auf den Wänden der Öffnungen in der Doppelschicht, so daß dieses Polysilicium mit einer schnelleren Rate oxidiert als das Polysilicium auf den Grabenwänden, bewirkt eine thermische Oxidation, daß sich das Polysilicium am oberen Ende eines jeden der Gräben schließt, während darunter ein Luftraum verbleibt, um die dielektrischen Isolationsgebiete zu bilden.
- Das US-Patent 4 544 576 für Chu et al., das auf die vorliegende Anmelderin übertragen ist, offenbart eine Isolation mittels eines tiefen, mit Glas gefüllten Grabens. Nach der Erzeugung von Gräben in einem Siliciumsubstrat durch RIE wird eine Oxidgrabenauskleidung aufgewachsen. Ein Glas mit einem thermischen Ausdehnungskoeffizienten, der eng an jenen des Substrats angepaßt ist, wird aufgebracht, um den Graben vollständig oder teilweise zu füllen. Die Struktur wird dann gebrannt, bis die Glaspartikel in eine kontinuierliche Glasschicht verschmelzen und bis, wenn notwendig, ein endgültiges Glätten erreicht wird.
- Das US-Patent 4 571 819 für Rogers et al. beschreibt ein Verfahren zur Erzeugung von mit Oxid gefüllten Gräben, ohne daß ein Hohlraum oder ein ungenügend gefüllter Graben in der Mitte des Grabens verbleibt. Bei diesem Verfahren wird eine Grabenfüllung aus Siliciumdioxid, die 3 Gewichtsprozent bis 9 Gewichtsprozent eines n- oder p-leitenden Dotierstoffmaterials enthält, bei 950 ºC bis 1150 ºC aufgeschmolzen, um jegliche Hohlräume darin kollabieren zu lassen und Oberflächenplanarität zu erzeugen. Eine darunterliegende Oxid-Polysilicium-Nitridschicht erlaubt die Bildung und das Aufschmelzen des dotierten Oxids und verbleibt in dem Graben an Ort und Stelle.
- Das US-Patent 4 509 249 beschreibt ein Verfahren zur Herstellung einer Isolation mittels eines mit Polysilicium gefüllten Grabens. Nach der Erzeugung einer U-förmigen Vertiefung in einem Siliciumsubstrat durch RIE und thermischem Oxidieren der Grabenoberflächen, um ein dickes Oxid zu bilden, wird undotiertes Polysilicium aufgebracht, um die Vertiefung zu füllen. Das Polysiliciummaterial, das auf der Substratoberfläche aufgebracht ist, wird weggeätzt, während gleichzeitig das Polysilicium in der Vertiefung vertieft wird, gefolgt von der Fertigstellung der Füllung der Vertiefung mit einem unter Vorspannung gesputterten Oxid.
- Mit dem Aufkommen des höchstintegrierten Schaltkreises und seiner Anforderung (aufgrund niedriger Dotierstoffkonzentrationen in dem Substratmaterial) der Herstellung eines elektrischen Kontaktes zu dem Substrat, das den IC an der Oberseite anstelle an der Rückseite desselben enthält, um das Substrat in Sperrichtung zu polen, kam das Füllen von Gräben mit leitfähigem Material in Mode. Dotiertes Polysilicium wurde als die leitfähige Grabenfüllung bevorzugt, da es während der verschiedenen nachfolgenden thermischen Zyklen aufgrund der ausgezeichneten Kompatibilität des Polysiliciums mit dem Siliciummaterial hinsichtlich des thermischen Ausdehnungskoeffizienten nur für eine minimale kristallographische Defekterzeugung Anlaß gibt. In diesem Zusammenhang lehrt IBM Technical Disclosure Bulletin, Bd. 25(2), Seiten 588 bis 589, Juli 1982 von Antipov et al. mit dem Titel "Post Emitter Polysilicon Trench Isolation" die Verwendung von dotiertem Polysilicium als dem Material zum Füllen der Gräben. Nach der Bildung aller Elemente eines bipolaren Bauelementes auf einem Siliciumsubstrat wird unter Verwendung einer Oxid-Nitrid- Ätzmaske durch RIE ein tiefer Graben in dem Substrat erzeugt. Die Grabenoberflächen werden oxidiert, um eine dünne Oxidschicht zu bilden, gefolgt von der Deposition einer dünnen Nitridschicht. Die Oxid-Nitrid-Schichten am Boden des Grabens werden entfernt, gefolgt von der Deposition von dotiertem Polysilicium, um den Graben zu füllen und über den Grabenboden einen Substratkontakt herzustellen. Überschüssiges Polysilicium wird entfernt, gefolgt von einer Oxidation, um den oberen Teil der Grabenfüllung aus Polysilicium in eine Passivierungsschicht umzuwandeln.
- IBM Technical Disclosure Bulletin, Bd. 25(5), Seiten 2288 bis 2291 von Anantha et al. mit dem Titel "Method of Forming Polysilicon-Filled Regions in an Integrated Circuit Device" offenbart eine Variation des Verfahrens von Antipov et al., bei dem die Grabenwände mit einem CVD-Oxid beschichtet sind und Grabenfüllmaterial aus Polysilicium unterhalb der Substratoberfläche wesentlich vertieft ist.
- Das US-Patent 4 256 514 für Pogge, das auf die vorliegende Anmelderin übertragen ist, offenbart einen Prozeß zur Bildung tiefer und flacher, mit einem Oxid gefüllter Gräben in Verbindung mit Gräben, die mit Polysilicium gefüllt sind, wobei die letzteren zur Herstellung eines elektrischen Kontaktes mit dem Substrat von der Oberseite des Substrats her dienen, in einem Sihciumsubstrat. Eine CVD-Oxidschicht ist auf den Wänden der mit Polysilicium gefüllten Gräben gebildet, um die notwendige dielektrische Isolation zwischen Bauelement-ICs bereitzustellen.
- IBM Technical Disclosure Bulletin Bd. 28, Nr. 6, Seiten 2583 bis 2584 offenbart einen Prozeß zum Füllen von Gräben, bei dem die Polysiliciumschicht auf den Seitenwänden der Gräben dotiert sein können. In diesem Prozeß diffundiert der Dotierstoff in das Polysilicium der Füllung. Außerdem wird angegeben, daß eine Ausdiffusion des Dotierstoffes dazu verwendet werden kann, ein Kanalstoppgebiet am Grabenboden zu erzeugen.
- In der Grabenisolationstechnologie ist es von Bedeutung, daß die Grabenauskleidung und das Grabenfüllmaterial von hoher Qualität und Integrität sind. Insbesondere bei der Technologie, bei der Gräben mit Polysilicium gefüllt werden, ist es unbedingt erforderlich, daß die Seitenwand des Grabens von hoher Integrität ist, da die Isolation zwischen Bauelementen durch die Isolatorschicht (ausnahmslos ein dickes Oxid) auf den Seitenwänden des Grabens bereitgestellt wird, während die Füllung aus dotierten Polysilicium als das elektrisch leitfähige Medium zum Vorspannen des Substrates dient. Die Verfahren des Standes der Technik zur Bildung des Grabenseitenwandisolators aus Oxid weisen jedoch ungeachtet dessen, ob sie durch CVD oder thermische Oxidation erzeugt wurden, grundlegende Unzulänglichkeiten auf.
- Um die obigen Unzulänglichkeiten herauszuarbeiten, wird auf Fig. 1 Bezug genommen, in der ein tiefer, mit einem CVD-Oxid beschichteter Graben gezeigt ist. Bezugszeichen 10 bezeichnet ein Siliciumsubstrat, in dem der Graben ausgebildet ist, und 12 sowie 14 bezeichnen dünne Grabenauskleidungen aus Oxid beziehungsweise Nitrid. Die Seitenwand aus CVD-Oxid ist mit 16 bezeichnet, und die Füllung aus Polysilicium, die vom gleichen Leitfähigkeitstyp wie das Substrat 10 ist, mit 18. Der Seitenwandisolator 16 aus CVD-Oxid leidet, wenngleich er eine ausgezeichnete Konformität bereitstellt, wie sie für eine Grabenseitenwand gewünscht ist, an der Anfälligkeit gegenüber Erosion 20 an der Oberseite desselben während der Naßätzschritte (z.B. gepufferte Fluorwasserstoffsäure), die mit dem Schritt zur Entfernung von überschüssigem Material (ausnahmslos eine Maske aus thermisch aufgewachsenem Oxid) der hierin oben erwähnten Grabenherstellung oder mit einer nachfolgenden Herstellung von Bauelementen verknüpft sind. Diese Erosion der Seitenwand 16 aus CVD- Oxid tritt auf, da die Ätzrate von CVD-Oxid äußerst hoch (typischerweise 5 bis 6 mal höher) im Vergleich zu jener von thermisch aufgewachsenem Oxid ist. Als Folge dieser Erosion führt eine nachfolgende Verwendung des Substrates 10 zu ernsthaften Problemen hinsichtlich elektrischem Kurzschluß. Zum Beispiel füllt bei der Fertigung bipolarer Bauelemente gemäß dem Stand der Technik, bei der eine Polysilicium-Basis derart definiert wird, daß sie den Graben überlappt, das Basismaterial aus dotiertem Polysilicium die schmalen Vertiefungen 22, wodurch darin eingebettete leitfähige Polysilicium-Schienen gebildet werden. Dies führt zu Kurzschlüssen zwischen Basis und Isolation und zu einem Leckverlust durch die dotierten Polysilicium-Schienen.
- Zusätzlich zu der vertikalen Erosion während des Naßätzens ist das CVD-Seitenwandoxid 16 außerdem anfällig für laterale Erosion. Da die Ätzrate des CVD-Oxids inhärent hoch ist, tendieren die verschiedenen Ätzschritte zur Entfernung des Nitrids 14 und des Oxids 12 von dem Grabenboden und Grabenreinigungsschritte vor dem Füllen mit Polysilicium 18 dazu, das CVD-Seitenwandoxid 16 dünner zu machen, wie durch das Bezugszeichen 24 in Fig. 1 angezeigt. Da die Dicke des Seitenwandisolators 16 eine Schlüsselfunktion für die mit dem Graben verknüpfte Kapazität darstellt (je dünner der Isolator ist, desto größer ist die Kapazität), führt das Dünnermachen des Seitenwandoxids 16 zu einer inakzeptablen Grabenseitenwandkapazität.
- Ein Weg, um die laterale Erosion 24 (Fig. 1) zu minimieren und die Dicke des Graben-CVD-Seitenwandoxids zu erhalten, besteht darin, Schutzschichten bereitzustellen. Dies trägt jedoch zur Komplexität und zu den Kosten des Grabenfertigungsprozesses bei. Desgleichen kann die Erosion 20 an der Oberseite mittels zusätzlicher Barrierenschichten (wie Siliciumnitrid oder undotiertes Opfer-Polysilicium) minimiert werden, jedoch zu Lasten zusätzlicher Kosten und Prozeßkomplexität.
- Sich nun den Unzulänglichkeiten des zweiten Verfahrens des Standes der Technik zur Bildung des Seitenwandoxides, nämlich durch thermische Oxidation des Siliciumgrabens, zuwendend, ist bei diesem Verfahren, das die Bedeckung des Siliciumsubstrates mit einer gegenüber Oxidation beständigen Maske zur Grabendefinition, RIE des Grabens und eine thermische Oxidation der Grabenoberflächen bei hoher Temperatur beinhaltet, das aufgewachsene Oxid empfindlich gegenüber dem Typ des Dotierstoffes und gegenüber Variationen der Konzentrationen in dem Substrat. Bezugnehmend auf die Fig. 2A und 2B, in denen das Substrat 30 p-leitend ist, eine deckende n+-Subkollektorschicht 32 mit einer hohen Dotierstoffkonzentration und eine n-leitende epitaxiale Siliciumschicht 34 mit einer niedrigeren Dotierstoffkonzentration als jener der n-Schicht 32 enthält, findet zum Beispiel keine gleichmäßige Oxidation an den Grabenseitenwänden statt. Bezugnehmend auf Fig. 2A erfährt der Grabenteil, welcher der Schicht 32 entspricht, aufgrund der höheren Dotierstoffkonzentration in der Subkollektorschicht 32 eine gesteigerte Oxidation, was zu einer Verzerrung 36 des ursprünglichen Profils der Grabenwand führt. Der nachfolgende Ätzschritt zur Entfernung des Oxides am Grabenboden, um ein Kontaktieren des Substrats zu erleichtern, führt zu Pinholes, Diskontinuitäten und anderen Defekten in der Oxidseitenwand aufgrund von lokalisiertem Dünnerwerden derselben. Demzufolge diffundiert beim Füllen des Grabens mit hoch (p) dotiertem Polysilicium der p-Dotierstoff über die Pinholes und andere Defekte in dem aufgewachsenen Seitenwandoxid in das Substrat aus, was die Abschnürdefekte 40 verursacht. Ein ähnlicher Abschnürdefekt 42 tritt, wie in Fig. 2B dargestellt, oben an dem Graben nahe der Grenzfläche zwischen der epitaxialen Schicht 34 und der Maske zur Definition des Grabens (nicht gezeigt) aufgrund des Dünnerwerdens des Seitenwandoxids 44 an den oberen Ecken des Grabens während der Ätzschritte zur Entfernung des Oxids 44 am Grabenboden und der Maske zur Definition des Grabens auf. Die Abschnürdefekte 40 und 42 führen zu einem niedrigen Isolationsdurchbruch.
- Die Erfindung löst diese und weitere Probleme durch ein neuartiges Verfahren, das einfach und unkompliziert ist.
- Eine Aufgabe der Erfindung besteht darin, eine Oxidseitenwand hoher Integrität zur Grabenisolation bereitzustellen, um die Eigenschaft eines niedrigen Durchbruchs der Grabenisolation des Standes der Technik abzuschwächen.
- Eine weitere Aufgabe der Erfindung besteht in der Bereitstellung eines Grabenseitenwandoxids, das die Konformität eines CVD-Oxids und die Ätzbeständigkeit von thermisch aufgewachsenem Oxid aufweist.
- Wie er hierin verwendet wird, bedeutet der Ausdruck "Polysiliciumoxid" ein Oxid, das durch eine vollständige thermische Oxidation von Polysilicium erhalten wird.
- Gemäß dem allgemeinen Konzept der Erfindung ist durch Anspruch 1 ein Verfahren zur Bildung eines Isolationsgrabens in einem p- leitenden Halbleiter gegeben. Zusätzliche Merkmale sind in den abhängigen Ansprüchen angegeben.
- Die neuartigen Merkmale, individuellen Prozeßschritte und deren Kombination, die charakteristisch für die Erfindung sind, sind in den beigefügten Ansprüchen dargelegt. Die Erfindung selbst ist jedoch am besten unter Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit den begleitenden Zeichnungen verständlich, in denen:
- Fig. 1 eine Querschnittsdarsteliung einer Grabenisolationsstruktur gemäß dem Stand der Technik ist, wobei das Grabenseitenwandoxid durch CVD gebildet wird, welche die Mängel des Standes der Technik zeigt.
- Fig. 2A und 2B in einer Querschnittsdarstellung eine Grabenstruktur gemäß dem Stand der Technik zeigt, wobei das Grabenseitenwandoxid durch thermische Oxidation gebildet wird, welchedie Unzulänglichkeiten des Standes der Technik zeigt.
- Fig. 3 bis 8 Flußdiagramme sind, die durch sequentielle Querschnittsdarstellung ein Verfahren zur Bildung einer Grabenisolationsstruktur mit einer Seitenwand aus Polysiliciumoxid zeigen.
- Fig. 9 bis 11 Querschnittsdarstellungen der Bildung einer Grabenisolationsstruktur mit einer Seitenwand aus Polysiliciumoxid sind, wobei das Verfahren der vorliegenden Erfindung verwendet wird.
- Bezugnehmend auf die Fig. 3 bis 8 wird ein Verfahren zur Bildung einer Grabenisolationsstruktur beschrieben. Wie in Fig. 3 dargestellt, wird beginnend mit einem p-leitenden Siliciumsubstrat 50 eine Dreifachschicht-Maske gebildet, die aus etwa 150 nm bis 200 nm dickem Siliciumdioxid 52, etwa 80 nm bis 120 nm dickem Siliciumnitrid 54 und etwa 500 nm bis 1000 nm dickem CVD-Oxid 56 besteht. Das Oxid 52 dient als eine Auflage, um die durch das Nitrid 54 auf dem Substrat 50 induzierte mechanische Spannung zu puffern. Das Nitrid dient als eine Oxidationsmaske während einer späteren Stufe des vorliegenden Fertigungsprozesses. Das CVD- Oxid 56 dient unter anderem als eine Maske während des Schritts zum Ätzen des Grabens.
- In der folgenden Beschreibung wird ein p-leitendes Siliciumsubstrat verwendet. Die Dicke der verschiedenen Schichten kann außerdem nach Wunsch in Abhängigkeit von dem Bauelement-Design geändert werden. Es versteht sich außerdem, daß das Substratmaterial nicht auf Silicium beschränkt ist. Das Verfahren känn auch aufandere Halbleitersubstrate zur Herstellung einer Grabenisolätion angewendet werden. Außerdem sind die Zeichnungen nicht maßstabsgetreu. Die Dicke der verschiedenen Schichten ist im Hinbliök auf die Deutlichkeit der Darstellung wiedergegeben.
- Die Dreifachschicht-Maske 52-54-56 wird gemäß der gewünschten Grabenstruktur unter Verwendung von herkömmlichenlithggraphischen Techniken und Ätztechniken strükturiert. Dann wird in dem Substrat 50 durch RIE eine Grabenstruktur erzeugt. Details des Grabenätzprozesses sind in dem zuvor erwähnten Patent Nr. 4 104 086 für Bondur et al., das durch Verweis hierin aufgenommen wird, enthalten. Zwecks Bequemlichkeit der Darstellung ist in Fig. 3 lediglich ein Teil der Grabenstruktur gezeigt, die aus einem einzelnen Graben 58 besteht. Der Graben 58 für Bauelement- Isolationszwecke ist ausreichend tief und schmal, typischerweise im Bereich von 1 µm bis 5 µm, und besteht aus im wesentlichen vertikalen Wänden 60 und einem im wesentlichen horizontalen Boden 62. Als nächstes wird ein Oberflächenoxid 64 hoher Qualität gebildet, das die Grabenwände auskleidet, um eine gute Grenzfläche zwischen Silicium und Siliciumdioxid mit einer niedrigen Oberflächenzustandsdichte zu gewährleisten. Das Oxid 64 ist ty-. pischerweise etwa 50 nm bis 70 nm dick und wird durch thermische Oxidation des Grabens erzeugt.
- Zur Struktur von Fig. 4 fortschreitend,. wird auf allen Grabenoberflächen einschließlich den mit Oxid beschichteten vertikalen und horizontalen Oberflächen 60 beziehungsweise 62 und auf der Maske 56 aus CVD-Oxid durch CVD eine gleichmäßig dicke und konforme Polysiliciumschicht 66 gebildet. Die Dicke der Polysiliciumschicht 66 wird so eingestellt, daß sie gleich ungefähr 40 % der gewünschten Dicke der Grabenseitenwand aus Oxid ist, was wiederum durch die erforderliche Kollektor-Basis-Kapazität der Isolatioässtruktur bestimmt wird. Typischerweise liegt die Dicke des Polysiliciums. 66 im Bereich von etwa 100 nm bis 150 nm. LPCVD ist ein bevorzugtes Verfahren zur Bildung des Polysiliciums 66, da dieses eine bessere konforme Beschichtung liefert. Das Polysilicium 66 wird durch die Pyrolyse eines Silicium tragenden Gases, wie Silan und Dichlorsilan, typischerweise im Temperaturbereich von, 600 ºC bis 800 ºC in einem. System bei Atmosphärendruck oder einem System mit reduziertem Druck bei einem niedrigen Druck von etwa 13,3 Pa bis 26,6 Pa (100 Millitorr bis 200 Millitorr) aufgebracht.
- Im nächsten Prozeßschritt, der in Fig. 5 dargestellt ist, wird das Pölysilicium 66 einer thermischen,Oxidation unterworfen, um das Pplysilicium vollständig in ein Polysiliciumoxid 68 umzuwandeln. Für diesen Umwandlungsprozeß wird eine Dampfoxidation bei einer Temperatur von etwa 900 ºC bis 1000 ºC eingesetzt. Da die Siliciumqüelle, die das Polysiliciumoxid 68 entstehen läßt, eine konforme (Polysilicium-)Schicht (66) ist, ist das Oxid 68 ebenfalls entsprechend konform. Außerdem sind, da das Polysiliciumoxid 68 durch thermische Umwandlung des Polysiliciums (66) erhalten wird, die Ätzcharakteristika des Oxids 68 ebenso hochwertig wie die des durch thermische Oxidation von Silicium aufgewachsenen Oxides. Das Polysiliciumoxid 68 weist außerdem eine hohe Qualität auf, die in Verbindung mit der Oxidauskleidung 64 (die in Fig. 5 nicht gezeigt ist, da sie von dem Oxid 68 nicht zu unterscheiden ist) eine ausgezeichnete Grenzfläche mit einer niedrigen Oberflächenzustandsdichte zwischen den vertikalen Oberflächen 60 und der horizontalen Oberfläche 62 aus Silicium 50 und Oxid 68 bereitstellt. Somit wird durch Bilden eines CVD-- Polysiliciums als einem Vorläufer für das Grabenseitenwandoxid und thermisches Umwandeln des Vorläufer-Polysiliciums in Oxid eine Grabenseitenwand erzielt, die sowohl die Konformität einer Schicht aus CVD-Oxid als auch die hohe Ätzbeständigkeit eines thermisch aufgewachsenen Oxides aufweist.
- Der nächste Prozeßschritt besteht aus dem Füllen des Grabens 58. Der Graben kann mit einem beliebigen mehrerer unterschiedlicher Materialien gefüllt werden. Im Fall von Bauelementanwendungen besteht das Füllmaterial aus irgendeiner Form eines dielektrischen Materiäls, wie Oxiden, Polymeren, epitaxialem Silicium oder polykristallinem Silicium. Der Graben kann außerdem mit einem leitfähigen Metall gefüllt werden, um vergrabene Leitungen zur Verbindung von Bauelementen miteinander zu erzielen.
- Wenn ein Kontakt zum Substrat 50 gewünscht ist, muß da& zum Boden 62 des Grabens 58 gehörige Oxid 68 entfernt werden, bevor der Graben mit einem leitfähigen Material gefüllt wird. Diese Entfernung wird durchvertikales RIE unter Verwendung von zum Beispiel CF&sub4;-Ätzmittel-Gasspezies. ausgeführt. Während dieses RIE-Schrittes wird das auf der Oberfläche der Maske 56 aus CVD- Oxid ausgebildete Oxid 68 ebenfalls entfernt, wobei ein Seiten wandoxid 68' auf den vertikalen Wänden des Grabens verbleibt. Als nächstes kann, um sicherzustellen, daß das p-leitende Substrat 50 während der nachfolgenden Bearbeitung nicht invertiert und Leckverluste von Bauelement zu Bauelement verursacht&sub1; eine Implantation des Grabens mit p-leitenden Ionen (z.B. Borionen) ausgeführt werden. Der Implantationsstoff wird vertikal in den Graben gerichtet. Unter diesen Bedingungen wirkt das Grabenseitenwandoxid 68' als eine effiziente Maske, während der Implantationsstoff im Boden in das Substrat hinein gelangen und ein p&spplus;- Gebiet 72 bilden kann.
- Der obige Grabenimplantationsschritt wird vermieden, und dennoch wird das p-Gebiet 72 gebildet, wodurch Einsparungen bei den Prozeßkosten erzielt werden. Bei diesem Prozeß wird der Graben 58 mittels CVD von in-situ p-dotiertem Polysilicium 70 gefüllt. Bor wird typischerweise als der Dotierstoff für diesen Zweck verwendet. CVD von Polysilicium ist bevorzugt, da es eine konforme Beschichtung und eine ausgezeichnete Steuerung der Deposition erleichtert und im allgemeinen die Bildung von Hohlräumen in der Grabenfüllung verhindert. Die Temperatur für die Deposition des Polysiliciums liegt bei etwa 900 ºC bis 1000 ºC, und der Depositionsdruck beträgt etwa eine Atmosphäre. Die Deposition des Polysiliciums 70 wird fortgesetzt, bis eine dicke (2 µm bis 3 µm) Oberflächenschicht desselben auf dem mit der Maske 56 bedeckten Substrat ausgebildet ist. Während des Schritts zur Deposition des Polysiliciums 70 diffundiert aufgrund der hohen Depositionstemperatur etwas von dem p-leitenden Dotierstoff aus dem Polysilicium 70 eine ausreichende Tiefe in das Substrat über den Grabenboden 62 in das darunterliegende Substrat 50 hinein, wodurch der hochdotierte p&spplus;-Kanalstopp gebildet wird. Somit wird gemäß der Erfindung in einem einzigen Prozeßschritt die Füllung des Grabens mit Polysilicium 70, die Dotierung der Grabenfüllung 70 (auf ein hohes Konzentrationsniveau) mit einem Dotierstoff, der den gleichen Leitfähigkeitstyp wie das Substrat, aufweist, und die Diffusion dieses Dotierstoffes in das Substrat hinein direkt unterhalb des Grabens, um das p&spplus;-Gebiet 72 zu bilden, ausgeführt.
- Nachdem die Füllung des Gräbens beendet ist, wird als nächstes, wie in Fig. 7 dargestellt, eine Planarisierung der Substratoberfläche unter Verwendung allgemein bekannter Planarisierungstechniken durchgeführt, um überschüssiges Polysilicium 70, d.h. das Polysilicium 70 oberhalb des Niveaus der Oberfläche des Substrates 50, zu entfernen. Chemisch-mechanisches Polieren kann zur Entfernung des Teils des überschüssigen Polysiliciums 70 oberhalb der Oberfläche der Nitridschicht 54 verwendet werden. Während dieses Schritts wird auch das CVD-Oxid 56 entfernt, und das Nitrid 54 dient als ein Polierstopp-Indikator. Die Grabenfüllung aus Polysilicium kann durch einen geeigneten Ätzschritt, wie RIE, unterhalb der Oberfläche des Substrates 50 vertieft werden, gefolgt von einem Schritt, bei dem dieselbe einer thermischen Oxidation bei einer geeigneten Temperatur unterzogen wird, um die Oberseite des Grabens zu passivieren. Die thermische Oxidation wandelt den oberen Teil der Grabenfüllung aus Polysilicium 70' in Polysiliciumoxid 74 um, während der Rest des Substrats durch die oxidationsbeständige Maske aus Nitrid 54 geschützt ist. Das Nitrid 54 wird durch einen Naßätzvorgang unter Verwendung zum Beispiel von heißer Phosphorsäure entfernt. Die Maske 52 aus thermischem Oxid wird als nächstes entweder durch einen Naßätz- oder Trockenätzvorgang entfernt. Während des Schritts zur Entfernung des Oxids 52 werden auch ein Oberflächenbereich des Polysiliciumoxids 74 und ein oberer Bereich des Grabenseitenwandoxids 68' bis zu einem gewissen Ausmaß entfernt. Da das Seitenwand-Polysiliciumoxid 68' jedoch eine hohe Ätzbeständigkeit (gleich jener des thermischen Oxides 52) aufweist, findet keine Erosion des Oxides 68' statt (während der Naßätzschritte), wie es beim Stand der Technik typisch war. Die in Fig. 8 gezeigte, resultierende Struktur besteht aus einem mit p&spplus;-dotiertem Polysilicium 70' gefüllten Graben 58 mit einer Abdeckung 74 aus Polysiliciumoxid und einem Seitenwand-Polysiliciumoxid 68' hoher Integrität. Um einen elektrischen Kontakt mit dem Substrat 50 herzustellen, wird die Oxidabdeckung 74 unter Verwendung herkömmlicher Lithographie- und Atzvorgänge selektiv geöffnet, und eine Metallisierung in Kontakt mit der p&spplus;-Polysiliciumfüllung 70' wird gebildet.
- Eine Ausführungsform des Fertigungsverfahrens der vorliegenden Erfindung zur Bildung eines Isolationsgrabens mit einem Seitenwandoxid hoher Integrität ist in den Fig. 9 bis 11 dargestellt. Insbesondere wird, bezugnehmend auf Fig. 9, nach der Bildung des Barrierenoxides 60 auf den vertikalen und horizontalen Oberflächen des Grabens 58 analog zu jenem in Verbindung mit der Bildung der Struktur von Fig. 3 beschriebenen eine dünne (typischerweise mit einer Dicke von 50 nm bis 150 nm) Siliciumnitridschicht 80 aufgebracht. Das Nitrid 80 dient später während der Entfernung des Polysiliciums als ein Ätzstopp. Nach der Bildung des Nitrids 80 wird eine undotierte Polysiliciumschicht 82 aufgebracht. Der Prozeß zur Bildung des Polysiliciums 82 und die Eigenschaften desselben sind jenen der Polysiliciumschicht 66, die in Verbindung mit Fig. 4 beschrieben wurde, ziemlich ähnlich.
- Sich nunmehr der Struktur von Fig. 10 zuwendend, werden die mit der horizontalen Oberfläche 62 des Grabens 58 korrespondierende Polysiliciumschicht 82 und jene, die über dem horizontalen Bereich des Nitrids 80 liegt, durch vertikales RIE entfernt. CF&sub4;- RIE ist bevorzugt. Die in Fig. 10 gezeigte, resultierende Struktur besitzt Polysiliciumseitenwände 82', die lediglich mit den vertikalen Oberflächen 60 des Grabens 58 korrespondieren. Als nächstes wird das Polysilicium 82' durch thermische Oxidation in Dampf bei einer Temperatur von 900 ºC bis 1100 ºC vollständig in Seitenwände 84 aus Polysiliciumoxid umgewandelt, wie in Fig. 11 gezeigt. Während der thermischen Umwandlung des Polysiliciums 82' in Polysiliciumoxid 84 findet die Volumenausdehnung des Polysiliciums in einer einzigen Richtung statt, d.h. senkrecht zu den vertikalen Oberflächen 60 des Grabens 58, so daß die durch das Oxid 84 auf dem Substrat 50 (insbesondere den Ecken des Grabens) erzeugte mechanische Spannung minimal ist. Eine Minimierung dieser mechanischen Spannung überträgt sich auf eine Minimierung der Bildung und/oder Ausbreitung kristalliner Defekte, wie Versetzungen in dem Siliciummaterial 50. Somit werden durch Bilden der (Poly-)Siliciumquelle ausschließlich auf der vertikalen Oberfläche des Grabens in einer genau zugeschnittenen Weise und Erhalten einer Oxidschicht aus der Siliciumquelle zahlreiche Vorteile erreicht. Ein Grabenseitenwandoxid 84 wird genau dort erzielt, wo es gewünscht ist. Das Oxid 84 besitzt eine Ätzrate, die zu jener des thermisch aufgewachsenen Oxides paßt, und die Konformität von CVD-Oxid. Kristalline Defekte in dem Siliciumsubstrat werden trotz der Bildung eines dicken Grabenseitenwandoxides 84 auf einem Minimum gehalten.
- Nach der Bildung des Polysiliciumoxids 84, wie in Fig. 11 gezeigt, werden, wenn ein Substratkontakt gewünscht ist, das mit dern Grabenboden 64 korrespondierende Oxid 64 und Nitrid 80 durch RIE entfernt. Der Rest des Prozesses einschließlich Füllen des Grabens, Planarisierung und Entfernung von überschüssigem Material entspricht jenem, das hierin oben in Verbindung mit den Fig. 6 bis 8 beschrieben wurde.
- Ein Experiment mit geteilten Partien, das die Durchbruchsfrequenz eines durch einen thermischen Oxidationsprozeß des Standes der Technik gebildeten Grabenseitenwandoxids mit jener eines Oxids vergleicht, das durch den vorliegenden Polysilicium-Oxidationsprozeß gebildet wurde, zeigte signifikante Resultate. Die Dicke des Seitenwandoxids war in beiden Fällen die gleiche, ungefähr 300 nm. Unter Verwendung einer Partie von Wafern wurde das Polysiliciumseitenwandoxid durch Aufwachsen einer 50 nm dikken Oxidbarriere in den durch RIE definierten Siliciumgräben; Aufbringen einer etwa 120 nm dicken Polysiliciumschicht und Oxidieren des Polysiliciums in Polysiliciumoxid erzeugt. Bei der zweiten Partie von wafern wurde das thermische Oxid durch eine direkte thermische Oxidation der durch RIE definierten Gräben erzeugt. Ätzen der Seitenwände, Füllen der Gräben mit p&spplus;-Polysilicium und Planarisieren waren beiden Waferpartien gemeinsam. Eine Messung der Durchbruchspannung auf dem Seitenwandoxid zeigte, daß die Seitenwandstrukturen aus Polysiliciumoxid im allgemeinen eine signifikant geringere Ausfallrate als jene der Seitenwandstrukturen aus thermischem Oxid aufweisen.
- Somit wurde gemäß der Erfindung ein Verfahren zum Aufwachsen eines thermischen Oxides hoher Integrität auf einer nicht oxidierbaren Oberfläche bereitgestellt, das den oben dargelegten Aufgaben und Vorteilen vollständig genügt.
- Wenngleich die Erfindung in Verbindung mit einer speziellen, bevorzugten Ausführungsform beschrieben wurde, ist es offensichtlich, daß für den Fachmann in Anbetracht der vorstehenden Beschreibung viele Alternativen, Modifikationen und Variationen ersichtlich sind. Wenngleich die Erfindung in Verbindung mit dem Füllen von Gräben mit Polysilicium beschrieben wurde, ist sie ohne weiteres auf die Bildung von epitaxial gefüllten Gräben anpaßbar.
Claims (4)
1. Verfahren zur Bildung eines Isolationsgrabens (58) in einem
p-leitenden Halbleitersubstrat (50), das umfaßt:
a) Bereitstellen des p-leitenden Halbleitersubstrats
(50), das mit einer Isolatorschicht (52, 54, 56)
bedeckt ist;
b) Erzeugen des Gräbens (58) mit im wesentlichen
vertikalen Oberflächen (60) und einer im wesentlichen
horizontalen Oberfläche (62) in dem Substrat durch Ätzen
einer Öffnung in die Isolatorschicht, gefolgt von
einem Ätzen des darunterliegenden Substrates
entsprechend der Öffnung;
c) thermisches Oxidieren des Grabens, um eine dünne
Grabenzwischenlage (64) aus Oxid auf den Oberflächen zu
bilden;
d) Aufbringen einer Schicht aus Siliciumnitrid (80) auf
der Grabenzwischenlage aus Oxid;
e) Aufbringen einer konformen Schicht aus Polysilicium
(82) auf den Oberflächen des Grabens und auf der
isolatorschicht;
f) Entfernen des Polysiliciums von der horizontalen
Oberfläche;
g) thermisches Oxidieren, um das Polysilicium vollständig
in eine Polysiliciumoxidschicht (84) umzuwandeln;
h) Entfernen der Oxidzwischenlage (64) und der
Siliciumnitridschicht (80) von der dem Grabenboden
entsprechenden horizontalen Oberfläche durch RIE, um das
Halbleitersubstrat freizulegen; und
i) Aufbringen einer Schicht aus dotiertem Polysilicium
(70) mit einer hohen Konzentration eines p-leitenden
Dotierstoffes durch chemische Gasphasenabscheidung bei
einer hohen Temperatur im Bereich von 900 ºC bis
1000 ºC, um eine dicke dotierte Polysiliciumschicht
oben auf dem Isolator zu erzeugen und um gleichzeitig
den Graben zu füllen und einen hoch p&spplus;-dotierten
Kanalstopp (72) am Boden des Grabens durch die Diffusion
des Dotierstoffes von dem dotierten Polysilicium (70)
in das freigelegte Substrat zu bilden.
2. Verfahren wie in Anspruch 1, Schritt b), wobei der Schritt
des Ätzens einer Öffnung in den Isolator durch Naßätzen
erzielt wird.
3. Verfahren wie in Anspruch 1, wobei der Schritt i) der
Deposition von dotiertem Polysilicium durch chemische
Gasphasenabscheidung bei niedrigem Druck erzielt wird.
4. Verfahren wie in Anspruch 1, das des weiteren umfaßt:
j) Ätzen, um die dicke dotierte Polysiliciumschicht (70)
oberhalb des Substratniveaus zu entfernen, und
Vertiefen des dotierten Polysiliciums, das den Graben füllt,
wobei die Nitridschicht (80) als Ätzmaske verwendet
wird;
k) thermisches Oxidieren des oberen Teils des vertieften
Polysiliciums, das den Graben füllt, um eine Abdeckung
(74) aus Polysiliciumoxid zu bilden; und
l) Entfernen der Isolatorschicht (52, 54, 56) durch
Naßätzen, während die Schicht (84) aus Polysiliciumoxid
auf den Grabenwänden nahe der Substratoberfläche
intakt gehalten wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/861,886 US4666556A (en) | 1986-05-12 | 1986-05-12 | Trench sidewall isolation by polysilicon oxidation |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3751732D1 DE3751732D1 (de) | 1996-04-18 |
DE3751732T2 true DE3751732T2 (de) | 1996-09-26 |
Family
ID=25337030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3751732T Expired - Fee Related DE3751732T2 (de) | 1986-05-12 | 1987-03-24 | Seitenwandisolation für eine Grube mittels Oxidation von Polysilizium |
Country Status (7)
Country | Link |
---|---|
US (1) | US4666556A (de) |
EP (1) | EP0245622B1 (de) |
JP (1) | JPS62269335A (de) |
BR (1) | BR8702320A (de) |
CA (1) | CA1286572C (de) |
DE (1) | DE3751732T2 (de) |
ES (1) | ES2084575T3 (de) |
Families Citing this family (147)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3736531A1 (de) * | 1986-10-30 | 1988-05-11 | Mitsubishi Electric Corp | Verfahren zur herstellung einer halbleitereinrichtung |
GB2200794A (en) * | 1986-11-19 | 1988-08-10 | Plessey Co Plc | Semiconductor device manufacture |
US4980311A (en) * | 1987-05-05 | 1990-12-25 | Seiko Epson Corporation | Method of fabricating a semiconductor device |
JPS63314844A (ja) * | 1987-06-18 | 1988-12-22 | Toshiba Corp | 半導体装置の製造方法 |
US4982266A (en) * | 1987-12-23 | 1991-01-01 | Texas Instruments Incorporated | Integrated circuit with metal interconnecting layers above and below active circuitry |
US5354710A (en) * | 1988-01-14 | 1994-10-11 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor devices using an adsorption enhancement layer |
KR940003218B1 (ko) * | 1988-03-24 | 1994-04-16 | 세이꼬 엡슨 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
JP2666384B2 (ja) * | 1988-06-30 | 1997-10-22 | ソニー株式会社 | 半導体装置の製造方法 |
US5008208A (en) * | 1988-12-07 | 1991-04-16 | Honeywell Inc. | Method of making planarized, self-aligned bipolar integrated circuits |
US5105253A (en) * | 1988-12-28 | 1992-04-14 | Synergy Semiconductor Corporation | Structure for a substrate tap in a bipolar structure |
US5143859A (en) * | 1989-01-18 | 1992-09-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a static induction type switching device |
US5264381A (en) * | 1989-01-18 | 1993-11-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a static induction type switching device |
US5053345A (en) * | 1989-02-06 | 1991-10-01 | Harris Corporation | Method of edge doping SOI islands |
US4900692A (en) * | 1989-04-24 | 1990-02-13 | Motorola, Inc. | Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench |
US5208471A (en) * | 1989-06-12 | 1993-05-04 | Hitachi, Ltd. | Semiconductor device and manufacturing method therefor |
KR920004366B1 (ko) * | 1989-09-08 | 1992-06-04 | 현대전자산업 주식회사 | 반도체 장치의 자기 정렬 콘택 제조방법 |
US5106777A (en) * | 1989-09-27 | 1992-04-21 | Texas Instruments Incorporated | Trench isolation process with reduced topography |
JP2870054B2 (ja) * | 1989-10-25 | 1999-03-10 | ソニー株式会社 | 半導体装置の製造方法 |
JP2597022B2 (ja) * | 1990-02-23 | 1997-04-02 | シャープ株式会社 | 素子分離領域の形成方法 |
US5296392A (en) * | 1990-03-06 | 1994-03-22 | Digital Equipment Corporation | Method of forming trench isolated regions with sidewall doping |
US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
US5094972A (en) * | 1990-06-14 | 1992-03-10 | National Semiconductor Corp. | Means of planarizing integrated circuits with fully recessed isolation dielectric |
US5065217A (en) * | 1990-06-27 | 1991-11-12 | Texas Instruments Incorporated | Process for simultaneously fabricating isolation structures for bipolar and CMOS circuits |
JP2589209B2 (ja) * | 1990-09-27 | 1997-03-12 | 株式会社東芝 | 半導体装置の素子間分離領域の形成方法 |
KR920020676A (ko) * | 1991-04-09 | 1992-11-21 | 김광호 | 반도체 장치의 소자분리 방법 |
US5212110A (en) * | 1992-05-26 | 1993-05-18 | Motorola, Inc. | Method for forming isolation regions in a semiconductor device |
JPH0799771B2 (ja) * | 1992-06-26 | 1995-10-25 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 皮膜中の応力を制御する方法 |
KR960005552B1 (ko) * | 1993-03-31 | 1996-04-26 | 현대전자산업주식회사 | 반도체 소자의 분리막 형성 방법 |
EP0631306B1 (de) * | 1993-06-23 | 2000-04-26 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
DE59405680D1 (de) * | 1993-06-23 | 1998-05-20 | Siemens Ag | Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien |
US5358891A (en) * | 1993-06-29 | 1994-10-25 | Intel Corporation | Trench isolation with planar topography and method of fabrication |
EP0635884A1 (de) * | 1993-07-13 | 1995-01-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie |
US5494857A (en) * | 1993-07-28 | 1996-02-27 | Digital Equipment Corporation | Chemical mechanical planarization of shallow trenches in semiconductor substrates |
US5346584A (en) * | 1993-07-28 | 1994-09-13 | Digital Equipment Corporation | Planarization process for IC trench isolation using oxidized polysilicon filler |
US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
US5498566A (en) * | 1993-11-15 | 1996-03-12 | Lg Semicon Co., Ltd. | Isolation region structure of semiconductor device and method for fabricating the same |
JPH07193121A (ja) * | 1993-12-27 | 1995-07-28 | Toshiba Corp | 半導体装置の製造方法 |
US5536675A (en) * | 1993-12-30 | 1996-07-16 | Intel Corporation | Isolation structure formation for semiconductor circuit fabrication |
US5492858A (en) * | 1994-04-20 | 1996-02-20 | Digital Equipment Corporation | Shallow trench isolation process for high aspect ratio trenches |
US5472903A (en) * | 1994-05-24 | 1995-12-05 | United Microelectronics Corp. | Isolation technology for sub-micron devices |
US5385866A (en) * | 1994-06-22 | 1995-01-31 | International Business Machines Corporation | Polish planarizing using oxidized boron nitride as a polish stop |
US5447884A (en) * | 1994-06-29 | 1995-09-05 | International Business Machines Corporation | Shallow trench isolation with thin nitride liner |
JP2861856B2 (ja) * | 1995-03-30 | 1999-02-24 | 日本電気株式会社 | 半導体装置の製造方法 |
DE69533773D1 (de) | 1995-03-31 | 2004-12-23 | Cons Ric Microelettronica | Verfahren zur Herstellung von Isolationsgraben |
US5786263A (en) * | 1995-04-04 | 1998-07-28 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
US5605862A (en) * | 1995-04-05 | 1997-02-25 | International Business Machines Corporation | Process for making low-leakage contacts |
JP3438446B2 (ja) * | 1995-05-15 | 2003-08-18 | ソニー株式会社 | 半導体装置の製造方法 |
US5661073A (en) * | 1995-08-11 | 1997-08-26 | Micron Technology, Inc. | Method for forming field oxide having uniform thickness |
US5899726A (en) * | 1995-12-08 | 1999-05-04 | Advanced Micro Devices, Inc. | Method of forming oxide isolation in a semiconductor device |
US5933748A (en) * | 1996-01-22 | 1999-08-03 | United Microelectronics Corp. | Shallow trench isolation process |
US6750091B1 (en) | 1996-03-01 | 2004-06-15 | Micron Technology | Diode formation method |
US5618751A (en) * | 1996-05-23 | 1997-04-08 | International Business Machines Corporation | Method of making single-step trenches using resist fill and recess |
US6045625A (en) * | 1996-12-06 | 2000-04-04 | Texas Instruments Incorporated | Buried oxide with a thermal expansion matching layer for SOI |
US5926717A (en) * | 1996-12-10 | 1999-07-20 | Advanced Micro Devices, Inc. | Method of making an integrated circuit with oxidizable trench liner |
US5763316A (en) * | 1997-02-19 | 1998-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate isolation process to minimize junction leakage |
US5869384A (en) * | 1997-03-17 | 1999-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench filling method employing silicon liner layer and gap filling silicon oxide trench fill layer |
JP3904676B2 (ja) * | 1997-04-11 | 2007-04-11 | 株式会社ルネサステクノロジ | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
US6013937A (en) * | 1997-09-26 | 2000-01-11 | Siemens Aktiengesellshaft | Buffer layer for improving control of layer thickness |
TW501230B (en) * | 1997-10-04 | 2002-09-01 | United Microelectronics Corp | Manufacture method shallow trench isolation |
US6309947B1 (en) * | 1997-10-06 | 2001-10-30 | Advanced Micro Devices, Inc. | Method of manufacturing a semiconductor device with improved isolation region to active region topography |
KR100248888B1 (ko) * | 1998-01-07 | 2000-03-15 | 윤종용 | 트랜치 격리의 형성 방법 |
KR100280106B1 (ko) | 1998-04-16 | 2001-03-02 | 윤종용 | 트렌치 격리 형성 방법 |
US5989977A (en) * | 1998-04-20 | 1999-11-23 | Texas Instruments - Acer Incorporated | Shallow trench isolation process |
US6251734B1 (en) * | 1998-07-01 | 2001-06-26 | Motorola, Inc. | Method for fabricating trench isolation and trench substrate contact |
JP2000031264A (ja) * | 1998-07-08 | 2000-01-28 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6518145B1 (en) * | 1998-08-06 | 2003-02-11 | International Business Machines Corporation | Methods to control the threshold voltage of a deep trench corner device |
US6781212B1 (en) * | 1998-08-31 | 2004-08-24 | Micron Technology, Inc | Selectively doped trench device isolation |
US6197658B1 (en) | 1998-10-30 | 2001-03-06 | Taiwan Semiconductor Manufacturing Company | Sub-atmospheric pressure thermal chemical vapor deposition (SACVD) trench isolation method with attenuated surface sensitivity |
US6204198B1 (en) * | 1998-11-24 | 2001-03-20 | Texas Instruments Incorporated | Rapid thermal annealing of doped polycrystalline silicon structures formed in a single-wafer cluster tool |
US6204146B1 (en) * | 1998-12-10 | 2001-03-20 | United Microelectronics Corp. | Method of fabricating shallow trench isolation |
US7098506B2 (en) * | 2000-06-28 | 2006-08-29 | Renesas Technology Corp. | Semiconductor device and method for fabricating the same |
JP2000196075A (ja) * | 1998-12-25 | 2000-07-14 | Hitachi Ltd | 半導体装置及びその製造方法 |
GB9915589D0 (en) | 1999-07-02 | 1999-09-01 | Smithkline Beecham Plc | Novel compounds |
US6265302B1 (en) * | 1999-07-12 | 2001-07-24 | Chartered Semiconductor Manufacturing Ltd. | Partially recessed shallow trench isolation method for fabricating borderless contacts |
US6524931B1 (en) | 1999-07-20 | 2003-02-25 | Motorola, Inc. | Method for forming a trench isolation structure in an integrated circuit |
US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
KR100559042B1 (ko) * | 1999-10-07 | 2006-03-10 | 주식회사 하이닉스반도체 | 반도체 소자의 쉘로우 트렌치 소자분리막 형성 방법 |
JP2001110782A (ja) * | 1999-10-12 | 2001-04-20 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US6433370B1 (en) * | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
US6506657B1 (en) * | 2000-04-19 | 2003-01-14 | National Semiconductor Corporation | Process for forming damascene-type isolation structure for BJT device formed in trench |
KR100499625B1 (ko) * | 2000-06-30 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
KR100338803B1 (ko) * | 2000-08-12 | 2002-05-31 | 이형도 | 반도체 레이저 다이오드의 제조방법 |
US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
US6602759B2 (en) | 2000-12-07 | 2003-08-05 | International Business Machines Corporation | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon |
US7172914B1 (en) * | 2001-01-02 | 2007-02-06 | Cypress Semiconductor Corporation | Method of making uniform oxide layer |
JP4660964B2 (ja) * | 2001-05-11 | 2011-03-30 | 株式会社デンソー | 絶縁分離型半導体装置の製造方法 |
US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
JP2003273206A (ja) * | 2002-03-18 | 2003-09-26 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2004047624A (ja) * | 2002-07-10 | 2004-02-12 | Renesas Technology Corp | 半導体装置およびその製造方法 |
DE10233208A1 (de) * | 2002-07-22 | 2004-03-04 | Infineon Technologies Ag | Halbleiterbauelement mit Grabenisolierung sowie zugehöriges Herstellungsverfahren |
DE10234165B4 (de) * | 2002-07-26 | 2008-01-03 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Füllen eines Grabens, der in einem Substrat gebildet ist, mit einem isolierenden Material |
DE10234699A1 (de) * | 2002-07-30 | 2004-02-12 | Advanced Micro Devices, Inc., Sunnyvale | Ein Verfahren zum Bereitstellen eines dicken thermischen Oxides bei der Grabenisolation |
US6962857B1 (en) | 2003-02-05 | 2005-11-08 | Advanced Micro Devices, Inc. | Shallow trench isolation process using oxide deposition and anneal |
US7648886B2 (en) | 2003-01-14 | 2010-01-19 | Globalfoundries Inc. | Shallow trench isolation process |
US7422961B2 (en) * | 2003-03-14 | 2008-09-09 | Advanced Micro Devices, Inc. | Method of forming isolation regions for integrated circuits |
US7238588B2 (en) | 2003-01-14 | 2007-07-03 | Advanced Micro Devices, Inc. | Silicon buffered shallow trench isolation |
JP2004266185A (ja) * | 2003-03-04 | 2004-09-24 | Renesas Technology Corp | 半導体装置およびその製造方法 |
FR2852144B1 (fr) * | 2003-03-05 | 2005-06-10 | Commissariat Energie Atomique | Procede de delimitation d'un element conducteur dispose sur une couche isolante, dispositif et transistor obtenus par ce procede |
US6958275B2 (en) * | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
TWI230432B (en) * | 2003-05-05 | 2005-04-01 | Nanya Technology Corp | Method for improving sneakage at shallow trench isolation and STI structure thereof |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
DE102004032910B4 (de) * | 2003-07-10 | 2012-01-26 | International Rectifier Corp. | Verfahren zur Bildung dicker Oxide auf Si oder SiC für Halbleiterbauteile |
US7754550B2 (en) * | 2003-07-10 | 2010-07-13 | International Rectifier Corporation | Process for forming thick oxides on Si or SiC for semiconductor devices |
US6921709B1 (en) | 2003-07-15 | 2005-07-26 | Advanced Micro Devices, Inc. | Front side seal to prevent germanium outgassing |
US7462549B2 (en) | 2004-01-12 | 2008-12-09 | Advanced Micro Devices, Inc. | Shallow trench isolation process and structure with minimized strained silicon consumption |
US7645677B2 (en) * | 2004-03-16 | 2010-01-12 | Ishikawajima-Harima Heavy Industries Co., Ltd. | Method for manufacturing semiconductor device |
DE102004028679A1 (de) * | 2004-06-14 | 2006-01-05 | Infineon Technologies Ag | Isolationsgrabenanordnung |
WO2006114753A2 (en) * | 2005-04-28 | 2006-11-02 | Nxp B.V. | Method of fabricating a bipolar transistor |
US7569478B2 (en) * | 2005-08-25 | 2009-08-04 | Tokyo Electron Limited | Method and apparatus for manufacturing semiconductor device, control program and computer storage medium |
US20070170542A1 (en) * | 2006-01-26 | 2007-07-26 | Micron Technology, Inc. | Method of filling a high aspect ratio trench isolation region and resulting structure |
US7385275B2 (en) * | 2006-02-15 | 2008-06-10 | International Business Machines Corporation | Shallow trench isolation method for shielding trapped charge in a semiconductor device |
US8304328B2 (en) * | 2006-03-20 | 2012-11-06 | Hitachi Kokusai Electric Inc. | Manufacturing method of semiconductor device and substrate processing apparatus |
US20070224775A1 (en) * | 2006-03-27 | 2007-09-27 | Nick Lindert | Trench isolation structure having an expanded portion thereof |
US7355224B2 (en) * | 2006-06-16 | 2008-04-08 | Fairchild Semiconductor Corporation | High voltage LDMOS |
KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
KR100845102B1 (ko) * | 2006-12-20 | 2008-07-09 | 동부일렉트로닉스 주식회사 | 반도체 소자의 소자분리막 형성방법 |
JP2008166526A (ja) * | 2006-12-28 | 2008-07-17 | Spansion Llc | 半導体装置の製造方法 |
KR100818892B1 (ko) * | 2007-03-19 | 2008-04-03 | 동부일렉트로닉스 주식회사 | 바이폴라 트랜지스터 및 그 제조 방법 |
US7833893B2 (en) * | 2007-07-10 | 2010-11-16 | International Business Machines Corporation | Method for forming conductive structures |
US20090081862A1 (en) * | 2007-09-24 | 2009-03-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Air gap structure design for advanced integrated circuit technology |
US8138036B2 (en) * | 2008-08-08 | 2012-03-20 | International Business Machines Corporation | Through silicon via and method of fabricating same |
US8035198B2 (en) * | 2008-08-08 | 2011-10-11 | International Business Machines Corporation | Through wafer via and method of making same |
US8299566B2 (en) | 2008-08-08 | 2012-10-30 | International Business Machines Corporation | Through wafer vias and method of making same |
US8384224B2 (en) * | 2008-08-08 | 2013-02-26 | International Business Machines Corporation | Through wafer vias and method of making same |
US8404583B2 (en) * | 2010-03-12 | 2013-03-26 | Applied Materials, Inc. | Conformality of oxide layers along sidewalls of deep vias |
US8334190B2 (en) * | 2010-05-07 | 2012-12-18 | Texas Instruments Incorporated | Single step CMP for polishing three or more layer film stacks |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
KR101683071B1 (ko) | 2010-09-08 | 2016-12-06 | 삼성전자 주식회사 | 반도체 소자 및 그 제조방법 |
US8921183B2 (en) * | 2010-12-08 | 2014-12-30 | Nanya Technology Corporation | Method for fabricating trench isolation structure |
US9121237B2 (en) | 2011-07-28 | 2015-09-01 | Baker Hughes Incorporated | Methods of coating wellbore tools and components having such coatings |
JP5970761B2 (ja) * | 2011-09-12 | 2016-08-17 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
KR101427726B1 (ko) * | 2011-12-27 | 2014-08-07 | 가부시키가이샤 히다치 고쿠사이 덴키 | 기판 처리 장치 및 반도체 장치의 제조 방법 |
US20150140819A1 (en) * | 2013-11-19 | 2015-05-21 | United Microelectronics Corp. | Semiconductor process |
US20150145041A1 (en) * | 2013-11-22 | 2015-05-28 | International Business Machines Corporation | Substrate local interconnect integration with finfets |
US9214429B2 (en) | 2013-12-05 | 2015-12-15 | Stmicroelectronics, Inc. | Trench interconnect having reduced fringe capacitance |
US20150162277A1 (en) | 2013-12-05 | 2015-06-11 | International Business Machines Corporation | Advanced interconnect with air gap |
US20150270159A1 (en) * | 2014-03-20 | 2015-09-24 | Globalfoundries Inc. | Fabrication of semiconductor structures using oxidized polycrystalline silicon as conformal stop layers |
US9385187B2 (en) | 2014-04-25 | 2016-07-05 | Texas Instruments Incorporated | High breakdown N-type buried layer |
US9401410B2 (en) * | 2014-11-26 | 2016-07-26 | Texas Instruments Incorporated | Poly sandwich for deep trench fill |
JP2018113421A (ja) * | 2017-01-13 | 2018-07-19 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
US10522549B2 (en) * | 2018-02-17 | 2019-12-31 | Varian Semiconductor Equipment Associates, Inc. | Uniform gate dielectric for DRAM device |
US10410910B1 (en) * | 2018-08-20 | 2019-09-10 | Nanya Technology Corporation | Method for preparing semiconductor structures |
US11756794B2 (en) * | 2019-11-01 | 2023-09-12 | Texas Instruments Incorporated | IC with deep trench polysilicon oxidation |
CN114068389B (zh) * | 2020-07-29 | 2024-08-02 | 长鑫存储技术有限公司 | 半导体结构的形成方法及半导体结构 |
US11869802B2 (en) * | 2020-07-29 | 2024-01-09 | Changxin Memory Technologies, Inc. | Method of forming semiconductor isolation structure and semiconductor isolation structure |
CN114388505A (zh) * | 2020-10-22 | 2022-04-22 | 长鑫存储技术有限公司 | 埋入式字线结构及其制备方法、动态随机存储器 |
CN113517193B (zh) * | 2021-04-06 | 2022-03-11 | 江苏新顺微电子股份有限公司 | 一种提高沟槽mos结构肖特基二极管性能的工艺方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3966577A (en) * | 1973-08-27 | 1976-06-29 | Trw Inc. | Dielectrically isolated semiconductor devices |
US4104086A (en) * | 1977-08-15 | 1978-08-01 | International Business Machines Corporation | Method for forming isolated regions of silicon utilizing reactive ion etching |
US4139442A (en) * | 1977-09-13 | 1979-02-13 | International Business Machines Corporation | Reactive ion etching method for producing deep dielectric isolation in silicon |
US4256514A (en) * | 1978-11-03 | 1981-03-17 | International Business Machines Corporation | Method for forming a narrow dimensioned region on a body |
US4238278A (en) * | 1979-06-14 | 1980-12-09 | International Business Machines Corporation | Polycrystalline silicon oxidation method for making shallow and deep isolation trenches |
US4222792A (en) * | 1979-09-10 | 1980-09-16 | International Business Machines Corporation | Planar deep oxide isolation process utilizing resin glass and E-beam exposure |
US4356211A (en) * | 1980-12-19 | 1982-10-26 | International Business Machines Corporation | Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon |
JPS5938732B2 (ja) * | 1981-03-20 | 1984-09-19 | 株式会社東芝 | 半導体装置の製造方法 |
JPS58175843A (ja) * | 1982-04-08 | 1983-10-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
US4544576A (en) * | 1981-07-27 | 1985-10-01 | International Business Machines Corporation | Deep dielectric isolation by fused glass |
JPS5844735A (ja) * | 1981-09-11 | 1983-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS58153349A (ja) * | 1982-03-08 | 1983-09-12 | Nec Corp | 半導体装置の製造方法 |
JPS5961045A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS6039846A (ja) * | 1983-08-15 | 1985-03-01 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
JPS6083346A (ja) * | 1983-10-14 | 1985-05-11 | Hitachi Ltd | 半導体集積回路装置 |
US4571819A (en) * | 1984-11-01 | 1986-02-25 | Ncr Corporation | Method for forming trench isolation structures |
US4621414A (en) * | 1985-03-04 | 1986-11-11 | Advanced Micro Devices, Inc. | Method of making an isolation slot for integrated circuit structure |
US4626317A (en) * | 1985-04-03 | 1986-12-02 | Advanced Micro Devices, Inc. | Method for planarizing an isolation slot in an integrated circuit structure |
US4789560A (en) * | 1986-01-08 | 1988-12-06 | Advanced Micro Devices, Inc. | Diffusion stop method for forming silicon oxide during the fabrication of IC devices |
-
1986
- 1986-05-12 US US06/861,886 patent/US4666556A/en not_active Expired - Lifetime
-
1987
- 1987-03-10 JP JP62053230A patent/JPS62269335A/ja active Pending
- 1987-03-24 EP EP87104307A patent/EP0245622B1/de not_active Expired - Lifetime
- 1987-03-24 DE DE3751732T patent/DE3751732T2/de not_active Expired - Fee Related
- 1987-03-24 ES ES87104307T patent/ES2084575T3/es not_active Expired - Lifetime
- 1987-04-08 CA CA000534158A patent/CA1286572C/en not_active Expired - Fee Related
- 1987-05-06 BR BR8702320A patent/BR8702320A/pt not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0245622B1 (de) | 1996-03-13 |
CA1286572C (en) | 1991-07-23 |
EP0245622A2 (de) | 1987-11-19 |
EP0245622A3 (en) | 1990-03-28 |
US4666556A (en) | 1987-05-19 |
ES2084575T3 (es) | 1996-05-16 |
BR8702320A (pt) | 1988-02-17 |
DE3751732D1 (de) | 1996-04-18 |
JPS62269335A (ja) | 1987-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3751732T2 (de) | Seitenwandisolation für eine Grube mittels Oxidation von Polysilizium | |
DE3850843T2 (de) | Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium. | |
DE3784958T2 (de) | Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren. | |
DE69132676T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Graben für die Isolationkomponenten | |
US4493740A (en) | Method for formation of isolation oxide regions in semiconductor substrates | |
DE69032234T2 (de) | Halbleiteranordnung mit einem durch Verfliessen gefüllten Graben | |
DE69705443T2 (de) | Kontaktierverfahren für DRAM-Grabenkondensator | |
DE3688231T2 (de) | Dynamische speichervorrichtung mit wahlfreiem zugriff mit einem monokristallinen transistor auf einer rillenartigen kondensatorstruktur und herstellungsverfahren dafuer. | |
DE68927353T2 (de) | Verfahren zur Herstellung einer Planarisolierung | |
DE69232749T2 (de) | Verfahren zur Herstellung von defektfreiem Silizium auf einem isolierenden Substrat | |
DE69331816T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
DE69510866T2 (de) | Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen | |
EP0631305B1 (de) | Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien | |
DE69628505T2 (de) | Halbleitendes Substrat und dessen Herstellungsverfahren | |
DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
EP0025129A2 (de) | Verfahren zur Herstellung von Isolationsbereichen in Silicium | |
EP0000897A1 (de) | Verfahren zum Herstellen von lateral isolierten Siliciumbereichen | |
DE2615754C2 (de) | ||
DE3129558C2 (de) | ||
DE3855813T2 (de) | Verfahren zur herstellung von isolationszonen in einem halbleitersubstrat | |
DE69513469T2 (de) | Silizium-auf-Isolator-Substrat und dessen Herstellungsverfahren | |
DE69231777T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
EP0001574A1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE19836164A1 (de) | Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen | |
US4849370A (en) | Anodizable strain layer for SOI semiconductor structures |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |