DE102004032910B4 - Verfahren zur Bildung dicker Oxide auf Si oder SiC für Halbleiterbauteile - Google Patents

Verfahren zur Bildung dicker Oxide auf Si oder SiC für Halbleiterbauteile Download PDF

Info

Publication number
DE102004032910B4
DE102004032910B4 DE200410032910 DE102004032910A DE102004032910B4 DE 102004032910 B4 DE102004032910 B4 DE 102004032910B4 DE 200410032910 DE200410032910 DE 200410032910 DE 102004032910 A DE102004032910 A DE 102004032910A DE 102004032910 B4 DE102004032910 B4 DE 102004032910B4
Authority
DE
Germany
Prior art keywords
trenches
layer
substrate
polysilicon
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE200410032910
Other languages
English (en)
Other versions
DE102004032910A1 (de
Inventor
Davide Chiola
Zhi He
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE102004032910A1 publication Critical patent/DE102004032910A1/de
Application granted granted Critical
Publication of DE102004032910B4 publication Critical patent/DE102004032910B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Bildung eines Schottky-Bauteils vom Grabentyp, mit den Schritten der Bildung von mit Abstand voneinander angeordneten Gräben in der Oberfläche eines Substrates, des Aufwachsens und nachfolgenden Entfernens einer dünnen Oxidschicht (40) in jedem Graben, um abgerundete Ecken am Boden der Gräben zu bilden, der Abscheidung einer Schicht aus Polysilizium (50) mit vorgegebener Dicke in das Innere der Gräben, um diese auszukleiden, des Oxidierens der Schicht aus Polysilizium, um diese in eine Oxidschicht mit einer vorgegebenen Dicke umzuwandeln, und des Oxidierens einer wenige 10 nm dicken Schicht des Substrates während des Oxidierens der Schicht aus Polysilizium, des Füllens der Gräben mit einer Schicht aus leitendem Polysilizium, das von dem Substrat durch die Oxidschicht isoliert ist, und des Aufbringens eines Schottky-Kontaktes auf die Oberseite des Substrates und in Kontakt mit den Oberseiten der Mesas zwischen den Gräben und mit dem leitenden Polysilizium in den Gräben.

Description

  • Verwandte Anmeldungen
  • Diese Anmeldung beansprucht den Zeitrang der provisorischen US-Patentanmeldung 60/486 871 vom 10. Juli 2003 und der provisorischen US-Anmeldung Nr. 60/494 224 vom 8. August 2003.
  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich auf Halbleiterbauteile, wie z. B. Dioden, Thyristoren, MOSFET's, IGBT's, LED's und dergleichen und bezieht sich insbesondere auf ein neuartiges Verfahren zur Bildung von Oxidschichten auf Silizium- oder Siliziumkarbid-Substraten, die unter dem Oxid liegen.
  • Hintergrund der Erfindung
  • Siliziumdioxid-Schichten werden üblicherweise thermisch bei der Verarbeitung von Halbleiterbauteilen aufgewachsen, wobei eine Silizium- oder Siliziumkarbid-Oberfläche in einer feuchten Atmosphäre erhitzt wird, um Siliziumdioxid aufwachsen zu lassen (das nachfolgend häufig als aufgewachsenes oder thermisches Oxid bezeichnet wird).
  • Dieser Prozess verringert die Oberflächendicke eines darunterliegenden Substrates, das in Siliziumdioxid (SiO2) umgewandelt wurde, und dies ist vielen Anwendungen nachteilig, insbesondere bei Schottky-Bauteilen vom Grabentyp. So werden bei derartigen Bauteilen parallele Gräben in einer Siliziumoberfläche gebildet, und die Seiten und Böden der Gräben werden durch einen thermischen Prozess oxidiert, um eine isolierende SiO2-Beschichtung in jedem Graben zu bilden, die diesen Graben auskleidet. Jeder Graben wird dann mit einem leitenden Polysilizium gefüllt. Die Silizium- oder Siliziumkarbid- oder andere Substratmaterial-Mesas zwischen den Gräben haben eine kritische Breite, und der Prozess des Aufwachsens des Oxids auf den Grabenwänden verringert die Mesa-Breiten um 200 nm–400 nm, in Abhängigkeit von der Dicke von SiO2, die erforderlich ist.
  • Aus der US 5 962 893 A ist ein Schottky-Bauteil vom Grabentyp bekannt. Bei diesem werden in der Oberfläche eines Substrates Gräben gebildet. In einer ersten Ausführungsform werden die Seitenwände der Gräben oxidiert, um eine isolierende Oxidschicht zu bilden. Anschließend werden die Gräben mit einer Schicht aus leitendem Polysilizium gefüllt. Bei diesem Verfahren werden direkt die Seitenwände der Gräben oxidiert, was wie auch im übrigen Stand der Technik dazu führen kann, dass die Mesas zu dünn werden. Des Weiteren bleiben am Boden der Gräben scharfe Ecken, die die Gefahr eines Oxiddurchbruchs erhöhen. In einer zweiten Ausführungsform wird eine Polysilizumschicht in das Innere der Gräben abgeschieden, und diese anschließend oxidiert. Auch in dieser Ausführungsform bleiben am Grabenboden scharfe Ecken.
  • Weiterhin ist das Aufwachsen von Oxid, insbesondere auf Siliziumkarbid-Substraten, sehr zeitraubend und es würde wünschenswert sein, eine aufgewachsene Oxidschicht auf SiC schneller zu bilden. Beispielsweise erfordert es 6,5 Stunden, um 36 nm an Oxid auf SiC bei 1100°C aufzuwachsen.
  • Weiterhin erzeugt die Oxidation von SiC Kohlenstoffanhäufungen und eine hohe Dichte von eingefangenen Ladungen an der Oxid/SiC-Grenzfläche [siehe K. C. Chang, J. Bentley, I. M. Porter, J. of Ele. Mat. 32, 2003 Seiten 464–469; und Y. Hijikata, H. Yaguchi, M. Yoshikawa, S. Yoshida, Appl. Surf. Sci., 184 (2001) Seiten 161–166]. Somit wird normalerweise nach der thermischen Oxidation eine weitere Langzeit-Wärmebehandlung nach der Oxidation verwendet. Die Qualität der Oxid/SiC-Grenzfläche, die durch den thermischen Oxidationsprozess erzeugt wird, beschränkt daher die Anwendung eines thermisch aufgewachsenen Oxids in dem MOS-Bauteil.
  • Es würde sehr wünschenswert sein, eine SiO2-Isolierschicht auf einen Silizium-Grundsubstrat ohne übermäßigen Verbrauch der Siliziumoberfläche zur Schaffung der SiO2-Schicht zu bilden, und die scharfen Ecken am Grabenboden auszugleichen, um die Gefahr eines Oxid-Durchbruches zu verringern.
  • Kurze Beschreibung der Erfindung
  • Die oben genannte Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1 oder 3. Gemäß der Erfindung wird die Oberfläche eines Silizium- oder Siliziumkarbid-Substrates, die eine aufgewachsene SiO2-Schicht oder eine andere dünne Schicht aufnehmen soll, die von dem Grundsubstrat aufgewachsen wird, zunächst mit Polysilizium mit einer vorgegebenen Dicke beschichtet. Die Polysilizium-Beschichtung oder Schicht wird dann vollständig in SiO2 umgewandelt, um die Schicht zu bilden. Vorzugsweise wird der Prozess fortgesetzt, bis eine sehr dünne Schicht des grundlegenden Silizium- oder Siliziumkarbid- oder anderen Substrates ebenfalls umgewandelt wurde, um eine saubere Grenzfläche des umgewandelten Oxids mit dem Grundsilizium oder Substrat sicherzustellen.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist ein Querschnitt eines kleinen Abschnittes einer üblichen planaren Schottky-Diode.
  • 2 ist ein Querschnitt eines kleinen Abschnittes einer üblichen Graben-Schottky-Diode.
  • 3A zeigt den ersten Schritt (Grabenätzung) eines Prozesses zur Bildung der Graben-Schottky-Diode nach 2 oder eines anderen Graben-Bauteils.
  • 3B zeigt die Struktur nach 3A nach dem Aufwachsen einer Oxidschicht in den Gräben bei dem bekannten Prozess.
  • 3C zeigt den ersten Prozessschritt der vorliegenden Erfindung, bei dem ein dünnes Opfer-Oxid als erstes aufgewachsen wird.
  • 3D zeigt die Struktur nach 3C nach dem Fortätzen des Opfer-Oxids.
  • 3E zeigt die Struktur nach 3D nach der Abscheidung einer Schicht aus Polysilizium.
  • 3F zeigt die endgültige Struktur, in der die Polysilizium-Schicht nach 3D in SiO2 umgewandelt wurde.
  • Ausführliche Beschreibung der Zeichnungen
  • Eine übliche Schottky-Diode in Form eines planaren Bauteils ist in 1 gezeigt. Das Gleichrichter-Betriebsverhalten des Bauteils wird durch die Grenzschicht bestimmt, die zwischen dem Schottky-Metall 10, wie z. B. Molybdän oder dergleichen, und dem Substrat 11 gebildet ist, das als eine epitaxial aufgewachsene Schicht vom N-Leitungstyp gezeigt ist und aus Siliziumkarbid oder Silizium bestehen kann. Ein Bodenkontakt wird dann üblicherweise auf dem Boden des N+-Substrates (nicht gezeigt) gebildet, auf dem das Substrat 11 gebildet werden kann. Alternativ kann das Silizium 11 ein Schwebezonen-Silizium (nicht epitaxial aufgewachsen) oder Siliziumkarbid oder dergleichen sein.
  • In den letzten Jahren wurde eine Graben-Schottky-Struktur entwickelt. Eine typische Graben-Schottky-Struktur ist in 2 gezeigt. Mesas 20, 21, 22 sind durch Gräben 23, 24 getrennt und mit dotierten polykristallinen Siliziummassen 25 bzw. 26 gefüllt. Das Polysilizium ist von dem Ausgangs- oder Grundsilizium 11, das epitaxial aufgewachsenes Silizium, Schwebezonensilizium oder Siliziumkarbid sein kann, durch eine Oxidschicht 30 und 31 in den Gräben 23 bzw. 24 getrennt. Wenn eine Sperrspannung zwischen der Bauteil-Anode und der Bauteil-Kathode und auf Grund der Struktur vom MOS-Typ an den Graben-Seitenwänden angelegt wird, werden die Mesas sehr einfach abgeschnürt oder verarmt, um die Leitung in den Kanälen 20, 21, 22 abzuschalten. Somit zeichnet sich das Graben-Schottky-Bauteil nach 2 durch ein besseres Gleichrichterverhalten als die planare Version nach 1 aus.
  • Normalerweise wird die Grabenstruktur dadurch erzeugt, dass ein Graben in der Substratschicht durch Maskieren der Siliziumoberfläche, durch Öffnen eines Fensters in der Maske und nachfolgendes Trockenätzen gebildet wird, wie dies in 3 gezeigt ist, in der die Gräben 23 und 24 gebildet wurden.
  • Die Gateoxidschichten 23, 24 werden durch thermisches Oxidieren der Graben-Seitenwand des Silizium- oder SiC-Substrates 11 gebildet. Für ein Siliziumbauteil für den mittleren Spannungsbereich (60 V–100 V) ist ein relativ dickes Gateoxid (200 nm-400 nm) erforderlich, damit die Spannung ermöglicht wird. Somit wird eine große Menge der Breite der Mesa-Bereiche 20, 21, 22 während des thermischen Oxidationsprozesses verbraucht, was eine Verringerung des aktiven Bereiches und einen höheren Durchlassspannungsabfall in dem fertigen Bauteil hervorruft.
  • Die vorliegende Erfindung überwindet diesen Nachteil und ergibt eine bessere Grabenform, als das übliche Verfahren. Der Vergleich beider Verfahren ist schematisch in 3B und 3F für ein Siliziumsubstrat gezeigt. Allgemein ergibt jedoch die Erfindung einen neuartigen Prozess für die Herstellung eines thermischen Oxides auf einer Silizium-, SiC-Oberfläche oder irgendeinen anderen Halbleitersubstrat.
  • In 3C und nach der Bildung der Gräben in 3A erfolgt ein Opfer-Oxidationsprozess unter Bildung einer dünnen (160 Å) Oxidschicht 40 über der vollständig beaufschlagten Substratoberfläche. Das Opferoxid 40 wird dann fortgeätzt, wodurch die scharfen Ecken an dem Grabenboden abgeglichen werden um die Gefahr eines Oxid-Durchbruches zu verringern, wie dies in 3D gezeigt ist. Eine dünne Schicht aus Polysilizium 50 wird dann auf den Graben-Seitenwänden (3E) des Silizium- oder SiC-Substrates 11 abgeschieden oder gebildet.
  • Nach der Abscheidung des Polysiliziums 50 erfolgt ein thermischer Oxidationsprozess (3F), wodurch die Schicht aus Polysilizium umgewandelt wird, bis sie vollständig in eine SiO2-Schicht 60 mit irgendeiner gewünschten Dicke in Abhängigkeit von der Dicke der Polysilizium-Schicht 50 oxidiert ist.
  • Einige weniger hundert Angström an Oxid werden ebenfalls vorzugsweise durch eine fortgesetzte Oxidation der Oberfläche des Silizium- oder SiC-Substrates 11 erzeugt, um das Anhaften des Oxids an den Grabenwänden zu verbessern. Es wird jedoch wesentlich weniger Oxid in dem Prozess aufgewachsen, verglichen mit dem 4000 Å dicken Oxid, das bei dem üblichen Prozess nach 3B gebildet wird. Der übliche Prozess verbraucht ungefähr 200 nm–300 nm des Silizium-Substrates. Dem gegenüber geht eine vernachlässigbare Menge des Substrat-Siliziums verloren, wenn der Prozess gemäß der vorliegenden Erfindung verwendet wird. Somit wird eine größere Mesa-Fläche in dem neuartigen Verfahren nach den 3E und 3F beibehalten, und der Durchlassspannungsabfall der resultierenden Bauteile wird verringert.
  • Neben dem verringerten Verbrauch an Substrat und der Beseitigung der scharfen Ecken an dem Grabenboden besteht ein weiterer Vorteil des Aufwachsens eines Gateoxids 60 durch Oxidieren von Polysilizium darin, dass ein gleichförmigerer Oxidfilm auf Grund der guten Übereinstimmung des abgeschiedenen Polysiliziums erzeugt wird, das speziell gebildet wird, wenn ein LVCVD-Prozess verwendet wird. Somit kann die Ungleichförmigkeit des Gateoxids auf Grund der unterschiedlichen Dotierungsgrade des Substrates ebenfalls vermieden werden. Weiterhin kann eine Oxideinschnürung an den Ecken des Grabenbodens vermieden werden.
  • Nach dem Schritt nach 3F wird das Oxid 60 auf den Mesa-Oberflächen in geeigneter Weise entfernt, die Gräben werden mit dem leitenden Polysilizium wie in 2 gefüllt, und die Schottky-Kontakte 10 werden wie in 2 gebildet.
  • Es sei bemerkt, dass obwohl Polysilizium ein bevorzugtes Material ist irgendein anderes Material, das in ein geeignetes Dielektrikum in einer chemischen Reaktion umgewandelt werden, wie z. B. durch Oxidation, in dem Prozess gemäß der vorliegenden Erfindung, verwendet werden kann.
  • Obwohl die Erfindung in Verbindung mit der Herstellung einer Schottky-Diode in einem Silizium- oder Siliziumkarbid-Substrat beschrieben wurde, sollte es verständlich sein, dass das Verfahren auf irgendeine Oberfläche eines Substrates angewandt werden kann, das aus anderen Materialien hergestellt sein kann, wobei ein Isolierfilm aus einer abgeschiedenen Schicht eines weiteren Materials und ohne Verbrauch des Substratmaterials gebildet wird.
  • Obwohl die vorliegende Erfindung bezüglich spezieller Ausführungsformen beschrieben wurde, sind viele andere Abänderungen und Modifikationen sowie andere Anwendungen für den Fachmann ohne weiteres ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch die vorstehende spezielle Beschreibung beschränkt ist.

Claims (9)

  1. Verfahren zur Bildung eines Schottky-Bauteils vom Grabentyp, mit den Schritten der Bildung von mit Abstand voneinander angeordneten Gräben in der Oberfläche eines Substrates, des Aufwachsens und nachfolgenden Entfernens einer dünnen Oxidschicht (40) in jedem Graben, um abgerundete Ecken am Boden der Gräben zu bilden, der Abscheidung einer Schicht aus Polysilizium (50) mit vorgegebener Dicke in das Innere der Gräben, um diese auszukleiden, des Oxidierens der Schicht aus Polysilizium, um diese in eine Oxidschicht mit einer vorgegebenen Dicke umzuwandeln, und des Oxidierens einer wenige 10 nm dicken Schicht des Substrates während des Oxidierens der Schicht aus Polysilizium, des Füllens der Gräben mit einer Schicht aus leitendem Polysilizium, das von dem Substrat durch die Oxidschicht isoliert ist, und des Aufbringens eines Schottky-Kontaktes auf die Oberseite des Substrates und in Kontakt mit den Oberseiten der Mesas zwischen den Gräben und mit dem leitenden Polysilizium in den Gräben.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Substrat ein monokristallines Silizium oder Siliziumkarbid ist.
  3. Verfahren zur Herstellung eines Halbleiterbauteils mit den folgenden Schritten: Bereitstellen eines Halbleiter-Körpers; Bilden einer Anzahl von mit Abstand voneinander angeordneten Gräben in dem Halbleiter-Körper, wobei jeder Graben Seitenwände und eine Bodenwand einschließt; Aufwachsen und Entfernen einer dünnen Oxidschicht (40) in den Gräben, um abgerundete Ecken am Boden der Gräben zu bilden, Aufwachsen einer Schicht aus umwandelbarem Material (50), das in einen Isolator umgewandelt werden kann, über zumindest die Seitenwände der Gräben; Umwandeln des umwandelbaren Materials in einen Isolator in einer chemischen Reaktion; und Oxidieren einer wenige 10 nm dicken Schicht des Halbleiter-Körpers unter dem umwandelbaren Material.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Halbleiter-Körper aus Silizium besteht.
  5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Halbleiter-Körper aus SiC besteht.
  6. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass es weiterhin die Bildung einer Schicht des umwandelbaren Materials über den Boden der Gräben umfasst.
  7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass das umwandelbare Material Polysilizium umfasst.
  8. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass es weiterhin die Bildung von leitenden Körpern in den Gräben umfasst.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass es weiterhin die Bildung einer Schottky-Barriere in elektrischem Kontakt mit den leitenden Körpern in den Gräben und in Schottky-Kontakt mit dem Halbleiter-Körper umfasst.
DE200410032910 2003-07-10 2004-07-07 Verfahren zur Bildung dicker Oxide auf Si oder SiC für Halbleiterbauteile Expired - Fee Related DE102004032910B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US48687103P 2003-07-10 2003-07-10
US60/486871 2003-07-10

Publications (2)

Publication Number Publication Date
DE102004032910A1 DE102004032910A1 (de) 2005-02-24
DE102004032910B4 true DE102004032910B4 (de) 2012-01-26

Family

ID=34102676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410032910 Expired - Fee Related DE102004032910B4 (de) 2003-07-10 2004-07-07 Verfahren zur Bildung dicker Oxide auf Si oder SiC für Halbleiterbauteile

Country Status (1)

Country Link
DE (1) DE102004032910B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US5962893A (en) * 1995-04-20 1999-10-05 Kabushiki Kaisha Toshiba Schottky tunneling device
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US5962893A (en) * 1995-04-20 1999-10-05 Kabushiki Kaisha Toshiba Schottky tunneling device
US6351018B1 (en) * 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode

Also Published As

Publication number Publication date
DE102004032910A1 (de) 2005-02-24

Similar Documents

Publication Publication Date Title
DE112006000175B4 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE60118217T2 (de) Schottky-gleichrichter mit graben
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102016119017B4 (de) Verfahren zur Halbleitervorrichtungsherstellung mit verbesserter Source-Drain-Epitaxie
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE69534888T2 (de) Herstellungsverfahren für Halbleiterbauelement mit Graben
DE102014113946B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP0000897A1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE10053463A1 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE102009021489A1 (de) Erhöhen der Abscheidegleichmäßigkeit für eine Halbleiterlegierung durch einen in-situ-Ätzprozess
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
EP3127161A1 (de) Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor
DE102017117469A1 (de) Vorrichtungen mit rückseitigen metallstrukturen und verfahren zu deren herstellung
DE102015112916B4 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtungsstruktur
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
DE112014001539T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004032910B4 (de) Verfahren zur Bildung dicker Oxide auf Si oder SiC für Halbleiterbauteile

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120427

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee