EP3127161A1 - Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor - Google Patents

Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor

Info

Publication number
EP3127161A1
EP3127161A1 EP15708232.2A EP15708232A EP3127161A1 EP 3127161 A1 EP3127161 A1 EP 3127161A1 EP 15708232 A EP15708232 A EP 15708232A EP 3127161 A1 EP3127161 A1 EP 3127161A1
Authority
EP
European Patent Office
Prior art keywords
substrate
dielectric
trench
walls
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP15708232.2A
Other languages
English (en)
French (fr)
Inventor
Achim Trautmann
Christian Tobias Banzhaf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of EP3127161A1 publication Critical patent/EP3127161A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Definitions

  • the present invention relates to a process for producing a
  • Silicon based substrates for example a silicon carbide layer
  • Metal oxide semiconductor transistors such as trench metal oxide semiconductor field effect transistor (trench MOSFET) or trench bipolar transistors with trench MOSFET
  • insulated gate electrode (trench IGBT), using such
  • Such power semiconductors can be found in, for example
  • Microelectromechanical systems can also be used with such devices
  • Substrate further comprises a silicon dioxide layer, a silicon nitride layer or a
  • Silicon carbide layer has a hexagonal crystal structure and is n-doped.
  • An n-doped silicon carbide buffer layer is between the silicon carbide layer
  • n-drift zone n-doped silicon carbide drift zone
  • n + source is a p + terminal (p + -plug) to the p "layer is implanted such that a top of the p + -plug adjoins the top side of the n + source and p + -plug
  • the p " layer and the n + source are each structured by a recess located above a structure (trench) with which the n-drift zone is patterned.
  • the trench may be coated with a gate oxide after patterning.
  • a highly doped implantation can take place in the bottom of the trench.
  • a polysilicon gate is deposited in the trench. This results in a vertical channel region in the p " layer, which allows a higher packing density of transistors connected in parallel than in the case of transistors with a lateral channel region.
  • a method according to claim 1 for producing a dielectric field plate in a trench of a substrate is presented.
  • the method is characterized by comprising the steps of: (a)
  • the dielectric material (s) comprised by the dielectric structure is the one or more materials including the walls, the bottom, and the substrate Distinguish surface sections of the substrate, (b)
  • Stop material wherein the stop material of the or the
  • Materials of the substrate distinguishes, (c) selectively back etching a portion of the stop material with a first etchant such that a portion of the dielectric
  • a dielectric field plate can be produced in a trench of a substrate.
  • Field plate comprises at least one dielectric layer, which, however, covers only the bottom of the trench and a part of the walls of the trench which extends from the bottom of the trench.
  • the height of the sub-section of the trench wall covered by the dielectric layer is varied as a function of the specific application, for example, of the desired one
  • step (a) at least one dielectric layer or stack of dielectric layers is deposited on the substrate.
  • the dielectric layer covers at least walls and bottom of the trench, preferably also a surface of the substrate.
  • step (b) provides that at least the remaining volume of the trench is completely filled with a material serving as a temporary masking, preferably also the covered surface of the substrate is covered with the material serving as a temporary masking.
  • This material - referred to herein as stop material - differs from the material of the at least one dielectric layer. The choice of the specific stop material depends on the fact that selectively acting etchant in the sense of steps (c) to (e) are available.
  • Etch be largely inert, so only slowly etchable with the first etchant be. At the same time, there must be another (different, second) etchant for the dielectric material that will be used subsequently and not simultaneously the material (or materials) of the substrate and not the same
  • the first etchant used first is selectively caustic to the stop material and does not etch the dielectric
  • the second etchant subsequently used is selectively corrosive to the dielectric material and at least does not etch the material (or materials) of the substrate.
  • the stop material there must be another (third) etchant for the stop material that will not etch either the dielectric material or the material (or materials) of the substrate, leaving the remainder of the
  • Stop material can be removed.
  • the first etchant and the third etchant may be identical or different. It is also possible that the second etchant also does not etch the stop material.
  • Selective means that the etch rates of the stop material or the dielectric layer for the respective selectively etching etchant by at least a factor of 2,
  • the etch rate of the (or the) non-corrosive but accessible material (s) is zero.
  • the etch rate describes the etch removal per time and is expressed, for example, in nanometers per
  • it may proceed with selection by first selecting a common dielectric material for the first dielectric layer for which there is a proven etching process that does not etch the material (s) forming the walls and bottom of the trench. He then selects the stop material so that it is compared to the etching process for the dielectric
  • Material is at least substantially inert, and also an etching process for this stop material exists that neither the dielectric material nor the material or materials that form the walls and the bottom of the trench attacks.
  • Suitable etching processes for dielectrics, semiconductor materials and metals can be numerous Refer to standard works, so that is omitted at this point to further explanations.
  • the dielectric material may be composed of a material group comprising silicon dioxide (Si0 2 ), silicon nitride (Si 3 N 4 ),
  • Alumina Al 2 O 3
  • intrinsic polysilicon carbide SiC
  • thermally oxidized polysilicon SiC
  • the other dielectric material may also be selected from the group of materials comprising silicon dioxide (SiO 2 ), silicon nitride (Si 3 N), alumina (Al 2 O 3 ), intrinsic polysilicon carbide (SiC), and thermally oxidized polysilicon.
  • the further dielectric material may advantageously be part of a gate dielectric.
  • the stopping material may be selected from a group of materials including dielectrics, semiconductors or metals.
  • the trench and the remainder of the dielectric structure may be U-shaped.
  • Another aspect of the invention is to provide a substrate with a trench having walls and a bottom.
  • the substrate presented according to the invention is characterized in that the substrate has a dielectric field plate of at least one first dielectric layer, wherein the dielectric field plate only adjoins the lower portions of the walls of the trench and the bottom of the trench.
  • the substrate is obtainable in particular by the method described above.
  • the substrate may comprise a silicon carbide layer and a p-type silicon carbide layer disposed directly on the silicon carbide layer, the trench extending through the p-type silicon carbide layer into the silicon carbide layer and the dielectric field plate only to the lower sections of the walls of the trench, by the
  • Silicon carbide layer are formed, and the bottom of the trench borders.
  • a substrate having a trench coated with a dielectric material may be used for different power electronic devices.
  • MEMS microelectromechanical systems
  • application examples of power transistors include MOS transistors, such as trench MOSFET or trench IGBT.
  • MOS transistors such as trench MOSFET or trench IGBT.
  • the at least one dielectric layer serves as a field plate.
  • the arrangement of such a field plate counteracts, in particular, a compression of field lines in the transition from trench wall to trench bottom when using the substrate for a power transistor with a gate oxide.
  • the field plate also allows faster switching operations and lower power losses during switching (Umladebate), which are also beneficial to the lifetime.
  • one aspect of the invention also relates to a power transistor with the substrate provided according to the invention.
  • FIG. 1 shows an exemplary substrate with trenches
  • Figure 2 shows the exemplary substrate of Figure 1 with a dielectric layer on a surface of the substrate, walls and bottoms of the trenches;
  • FIG. 3 shows the exemplary substrate of FIG. 2 with a stop material deposited on the dielectric layer so that the trenches are filled;
  • FIG. 4 shows the exemplary substrate from FIG. 3, the stop material being selectively etched back so far that the dielectric layer is deposited on the surface of the substrate
  • Figure 5 illustrates the exemplary substrate of Figure 4 with the dielectric layer selectively etched back to expose top wall portions of the trenches;
  • FIG. 6 shows an embodiment of the present invention presented substrate, wherein the stop material is completely removed from the trench;
  • FIG. 7 shows the exemplary substrate of FIG. 1 comprising a layer stack with a further dielectric layer on which the dielectric layer is arranged and which is arranged on another further dielectric layer;
  • Figure 8 shows the exemplary substrate of Figure 7 with a stop material deposited on the dielectric layer so that the trenches are filled;
  • Figure 9 illustrates the exemplary substrate of Figure 8 with the stop material selectively etched back to the extent that the dielectric layer is exposed;
  • FIG. 10 shows the exemplary substrate from FIG. 9, wherein the dielectric layer has been selectively etched back so far that the further dielectric layer is exposed in upper wall sections of the trenches;
  • Figure 11 shows a further embodiment of the present invention
  • FIGS. 1, 2, 3, 4 and 5 show exemplary structures of a substrate before and during the production of dielectric field plates in trenches of the substrate and thus schematically visualize steps and intermediates of an embodiment of the method presented according to the invention.
  • FIG 1 shows an exemplary substrate 10 of one or more materials having two trenches 60.
  • the trenches are preferably in the shape of a "U.”
  • the trenches 60 are formed with walls 61 that are substantially perpendicular to a surface 11 of the substrate 10, and FIG a bottom 62 that is substantially parallel to the surface 11 of the substrate 10.
  • FIG. 2 shows the exemplary substrate of FIG. 1 with a dielectric structure formed as a single dielectric layer 80.
  • the dielectric layer 80 is conformally deposited. A part of the dielectric layer 80 is provided on surface portions 11 of FIG. 1
  • the dielectric material taking into account the material or materials of the substrate that are accessible to etchants, is selected such that with respect to at least one etchant, an etch rate of the dielectric material is greater than an etch rate of the material or material
  • the ratio of the etching rates may for example be equal to 2, 5, 10 or 100.
  • the dielectric material is also referred to as selectively etchable with respect to the material (or materials) of the substrate. It has a selective etchability against the material (or materials) of the
  • the material or materials form at least the surface of the substrate and the walls and the bottom of the trench. If the dielectric structure comprises different dielectric layers, then all of the dielectric layers must be selectively etchable with respect to the material (or materials) of the substrate.
  • the dielectric material may include, for example, silicon dioxide, silicon nitride, aluminum oxide, intrinsic polysilicon carbide, and thermally oxidized silicon dioxide
  • a polysilicon dielectric layer may be etched by hydrofluoric acid (HF) via a wet chemical etching process.
  • HF hydrofluoric acid
  • the etching process must not attack the materials of the substrate lying directly below the dielectric layer. Accordingly, the etchant must also be selectively corrosive in the sense outlined above with respect to these substrate materials. This is the case, for example, if this
  • Substrate areas consist of silicon carbide.
  • FIG. 3 shows the exemplary substrate of FIG. 2 with a stop material 90 that differs from the material (or materials) of the substrate and the dielectric material in the sense that the stop material takes into account the material (or materials) of the substrate and of the dielectric material is selected such that with respect to at least one other etchant, an etch rate of the stop material is greater than an etch rate of the material (or materials) of the substrate by a first factor and greater than an etch rate of the dielectric material by a second factor.
  • the first and second factors may be the same or different. Example values for the first and second factors are 2, 5, 10, and 100.
  • the stop material 90 can thus be etched selectively with the at least one other etchant that significantly etches the stop material, but the dielectric layer 80, ie, the dielectric material, and the substrate 10 is not or only slightly etched.
  • the stop material is also referred to as being selectively etchable with respect to the material (or materials) of the substrate and to the dielectric material. It has a selective etchability against the material (or materials) of the substrate and the dielectric material. If the dielectric structure comprises different dielectric layers, the stop material must be selectively etchable with respect to all these dielectric layers.
  • the stop material 90 is deposited on the dielectric layer 80.
  • a first part 91 of the stop material 90 is deposited in the trenches 60 so that they are completely filled.
  • a second part 92 of the stop material 90 is on the portion of the dielectric layer 80 disposed on the surface portions 11 of the substrate 10 adjacent to the trench and deposited on the filled trench 60.
  • the other selectively etching etchant may be a mixture of ammonium fluoride (NH 4 F) and nitric acid (HNO 3 ), which may additionally contain water.
  • the stop material may also be a metal, for example tungsten. Furthermore, the stop material of the materials silicon dioxide, silicon nitride,
  • FIG. 4 shows the exemplary substrate of FIG. 3, the second part 92 of FIG
  • Stop material 90 using the other etchant which is also referred to as the first etchant due to the etching sequence, selectively
  • FIG. 5 shows the exemplary substrate from FIG. 4, wherein the remainder 82 and the further part 81 of the dielectric layer 80 are selectively etched back using the etchant, which is also referred to as the second etchant due to the etching sequence, so that the upper sections of the walls 61 the trenches 60 are exposed. It remains in the example U-shaped part 83.
  • FIG. 6 shows an exemplary embodiment of the substrate presented according to the invention.
  • the exemplary substrate includes a silicon carbide layer in which a trench 60 is formed and a dielectric field plate 83 disposed on lower portions of the walls 61 of the trench on a bottom 62 of the trench so that top portions of the walls 61 are not separated from the trench 60
  • the substrate can be produced, for example, by also including the first part 91 of the stop material 90 of the exemplary substrate from FIG.
  • the first etchant is fully selectively etched back so that the remaining of the etching portion 83 of the dielectric layer 80 is exposed at bottoms 62 of the trenches 60. This remaining portion 83 of the dielectric layer 80 may then serve as the dielectric field plate. Instead of the first
  • Etching agent may also be a different third etchant for the removal of the remainder of the stop material 90 may be used. Then, the first etchant need only be selectively corrosive to the stop material 90 and non-corrosive to the dielectric layer 80. Above the portion 83 of the dielectric field plate may then be a
  • Gate electrode 50 are arranged.
  • FIGS. 7, 8, 9 and 10 show exemplary structures of another exemplary substrate during the production of field plates in trenches of the substrate and thus schematically visualize steps as well as intermediates of a further embodiment of the present invention
  • FIG. 7 shows the further exemplary substrate with a layer stack of two dielectric layers as part of the substrate, the walls and bottoms of the two
  • the dielectric layer 80 made of a dielectric material is in this case applied in conformity to the layer stack, which comprises a further dielectric layer 100 made of a further dielectric material, which adjoins the dielectric layer 80.
  • the layer stack comprises at least the one further dielectric layer 100, wherein the second etchant which etches the dielectric layer 80, the other dielectric layer 100 is not or only slightly etched.
  • the other additional dielectric layer 110 of the layer stack, which is separated from the dielectric layer 80 by the further dielectric layer 100, is optional. If present, the other additional dielectric layer 110 may comprise the same dielectric (dielectric material) as the dielectric
  • FIG. 8 shows the exemplary substrate of FIG. 7 with a stop material 90 deposited on the dielectric sight 80 so that the trenches 60 are completely filled.
  • a first part 91 of the stop material 90 is in the
  • Stop material 90 is deposited on the further part 81 of the dielectric layer 80 and on the filled trench 60.
  • the stop material is different from the dielectric materials in the
  • the stop material taking into account the dielectric materials, is selected such that, with respect to at least one first etchant, an etch rate of the stop material is greater than an etch rate of the dielectric material and greater than an etch rate of the different dielectric material.
  • the dielectric material is selected such that, with respect to at least one (other) second etchant, an etch rate of the dielectric material is greater than an etch rate of the different material.
  • Exemplary etch rate ratios are 2, 5, 10 and 100.
  • the stop material 90 can therefore be etched selectively with the at least one first etchant, which etches the stop material significantly, but the
  • Dielectric layer 80 and the further dielectric layer 100 does not etch or only slightly etched.
  • FIG. 9 shows the exemplary substrate of FIG. 8, wherein the stop material 90 has been selectively etched back using the second etchant such that the portion 81 of the dielectric layer 80 disposed over the surface 11 of the substrate 10 is exposed.
  • FIG. 10 shows the exemplary substrate of FIG. 9, wherein the remainder 82 and the further part 81 of the dielectric layer 80 have been selectively etched back using the first etchant, so that the further dielectric layer 100 is in upper portions of the walls 61 of the trenches 60 and above the surface 1 1 of the substrate 10 is exposed.
  • Figure 1 1 shows a further embodiment of the present invention presented substrate.
  • the further exemplary substrate comprises a
  • the further dielectric layer 100 is arranged on another further dielectric layer 110.
  • the substrate may be made, for example, by also having the first part 91 of the stop material 90 of the exemplary substrate of FIG. 10 completely etched back completely using the other selectively etching etchant, so that the etching remaining part 83 of the dielectric
  • Layer 80 is exposed on bottoms 62 of the trenches 60. This remaining portion 83 of the dielectric layer 80 may then serve as the dielectric field plate.
  • FIG. 12 shows the detail of a metal-oxide-semiconductor field-effect transistor whose gate electrodes 50 are arranged partially in trenches in the substrate 10 over remaining parts 83 of a dielectric layer which serve as dielectric field plates 83.
  • the substrate comprises a drain electrode 5, a wafer substrate 15 arranged thereon, an n-doped epitaxial silicon carbide drift zone 12 arranged on the wafer substrate 15, a p-doped silicon carbide layer 20 arranged on the silicon carbide drift zone 12 and an n-doped silicon carbide layer 30 (n + source).
  • the sidewalls of the trenches comprise a portion of the p-type silicon carbide layer 20 and a portion of the n-type silicon carbide layer 30.
  • a remaining portion 83 of the dielectric layer as a field plate is formed on lower portions of the walls and on the bottom a stack of dielectric
  • Silicon carbide layer 20 is a vertical channel region 25.
  • the p + plugs 40 are implanted sunk in the substrate surface areas between adjacent trenches in the p-type silicon carbide layer 20 so that they extend partially into the silicon carbide drift zone 12.
  • a source electrode 35 is connected to the p + -plugs 40.
  • the field plate itself may be formed as a stack of dielectric layers.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

Substrate, die einen Graben aufweisen, der Wände und einen Boden aufweist, finden zunehmend Verwendung für Standardbauteile. Ein Substrat ist dadurch gekennzeichnet, dass das Substrat eine dielektrische Feldplatte (83) aus zumindest einer ersten dielektrischen Schicht umfasst, die lediglich an die unteren Abschnitte der Wände des Grabens (60) und den Boden des Grabens grenzt. Bei Verwendung des Substrats für Leistungstransistoren können parasitäre Kapazitäten verringert werden.

Description

VERFAHREN ZUR HERSTELLUNG EINER DIELEKTRISCHEN FELDPLATTE IN EINEM GRABEN EINES SUBSTRATS,
ENTSPRECHENDE SUBSTRAT UND LEISTUNGSTRANSISTOR
Beschreibung
Titel
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer
dielektrischen Feldplatte in einem Graben eines Substrats, ein entsprechendes
Substrat und einen Leistungstransistor mit einem solchen Substrat.
15
Stand der Technik
Silizium basierte Substrate, die beispielsweise eine Siliziumcarbidschicht
umfassen, finden zunehmend Verwendung für Standardbauteile. Beispielsweise
20 werden Leistungshalbleiter, die bis Spannungen von mehr als 1 ,2 kV sperren, als
Metall-Oxid-Halbleiter-Transistoren, etwa als Graben-Metall-Oxid-Halbleiter- Feldeffekttransistor (Trench-MOSFET) oder als Trench-Bipolartransistoren mit
isolierter Gate-Elektrode (Trench-IGBT), unter Verwendung von solchen
Substraten realisiert. Solche Leistungshalbleiter finden beispielsweise in
25 elektromobilen Anwendungen, also Kraftfahrzeugen mit Batterien, beispielsweise
Lithium-Ionen-Zellen basierte Batterien, oder in Photovoltaikanlagen
Verwendung. Auch mikroelektromechanische Systeme können mit solchen
Substraten realisiert werden. Für mikroelektromechanische Systeme kann das
Substrat weiterhin eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine
30 Siliziumschicht umfassen, auf der die Siliziumcarbidschicht abgeschieden ist.
Zur Realisierung eines Trench-MOSFET wird beispielsweise ein Substrat
(monokristallines n-dotiertes 4H-SiC-Substrat) verwendet, dessen
Siliziumcarbidschicht eine hexagonale Kristallstruktur aufweist und n-dotiert ist.
35 Eine n-dotierte Siliziumcarbidpufferschicht ist zwischen der Siliziumcarbidschicht
und einer niedrig n-dotierten Siliziumcarbid-Driftzone (n-Driftzone) angeordnet. Auf dem n-dotierten 4H-SiC-Substrat ist eine (moderat) p-dotierte
Siliziumcarbidschicht (p"-Schicht) angeordnet, die epitaktisch aufgewachsen oder implantiert sein kann. Auf einem Teil der p"-Schicht ist eine höher n-dotierte Siliziumcarbidschicht (n+-Source) angeordnet, die epitaktisch aufgewachsen oder implantiert sein kann und als Source-Anschluss dient. Dabei dient eine Rückseite des 4H-SiC-Substrats als Drain-Anschluss. Neben der n+-Source ist ein p+-Anschluss (p+-Plug) bis in die p"-Schicht implantiert, sodass eine Oberseite des p+-Plug an die Oberseite der n+-Source anschließt und der p+-Plug zur Definition des Kanalpotenzials dienen kann. Die p"-Schicht und die n+-Source sind je durch eine Aussparung strukturiert, die über einer Struktur (Graben) angeordnet ist, mit dem die n-Driftzone strukturiert ist.
Der Graben kann nach der Strukturierung mit einem Gate-Oxid beschichtet werden. Alternativ oder zusätzlich kann eine hochdotierte Implantation im Boden des Grabens erfolgen. Dann wird ein Polysilizium-Gate in den Graben abgeschieden. So entsteht in der p"-Schicht ein vertikaler Kanalbereich. Dies erlaubt eine höhere Packungsdichte von parallel verschalteten Transistoren als bei Transistoren mit lateralem Kanalbereich.
Offenbarung der Erfindung
Erfindungsgemäß wird ein Verfahren gemäß Anspruch 1 zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats vorgestellt. Das Verfahren ist dadurch gekennzeichnet, dass es die Schritte umfasst: (a)
Abscheiden einer dielektrischen Struktur auf Wände und Boden des Grabens und auf an den Graben angrenzende Oberflächenabschnitte des Substrats, wobei sich das oder die dielektrischen Materialien, die von der dielektrischen Struktur umfasst sind, von dem oder den Materialien, die die Wände, den Boden und die Oberflächenabschnitte des Substrats bilden, unterscheiden, (b)
Abscheiden eines den Graben füllenden, die dielektrische Struktur bedeckenden und zu dem oder den dielektrischen Materialien unterschiedlichen
Stoppmaterials, wobei sich das Stoppmaterial auch von dem oder den
Materialien des Substrats unterscheidet, (c) selektives Rückätzen eines Teil des Stoppmaterials mit einem ersten Ätzmittel derart, dass ein Teil der dielektrischen
Struktur, der die Oberflächenabschnitte des Substrats und die Wände des Grabens bedeckt, freiliegt, (d) selektives Rückätzen der dielektrischen Struktur mit einem zweiten, vom ersten Ätzmittel unterschiedlichen Ätzmittel derart, dass die Oberfläche des Substrats und obere Abschnitte der Wände freigelegt werden, wobei ein Rest der dielektrischen Struktur, der untere Abschnitte der Wände und den Boden bedeckt, verbleibt, und (e) selektives Rückätzen eines Rests des
Stoppmaterials mit einem von dem zweiten Ätzmittel unterschiedlichen dritten Ätzmittel.
Mithilfe des erfindungsgemäßen Verfahrens kann erstmalig eine dielektrische Feldplatte in einem Graben eines Substrats hergestellt werden. Die dielektrische
Feldplatte umfasst dabei zumindest eine dielektrische Schicht, die jedoch nur den Boden des Grabens und einen vom Boden des Grabens ausgehenden Teil der Wände des Grabens bedeckt. Die Höhe des von der dielektrischen Schicht bedeckten Teilabschnitts der Grabenwand wird in Abhängigkeit von der konkreten Anwendung variiert, also beispielsweise von der gewünschten
Auslegung des Leistungstransistors. Die dielektrische Schicht bedeckt dabei jedoch nie die gesamte Wand, sodass immer ein sich von der Oberfläche bis zu dieser dielektrischen Schicht erstreckender Teilbereich der Wand frei bleibt. Im Schritt (a) wird zumindest eine dielektrische Schicht oder ein Stapel dielektrischer Schichten auf dem Substrat abgeschieden. Die dielektrische Schicht bedeckt dabei zumindest Wände und Boden des Grabens, vorzugsweise auch eine Oberfläche des Substrats. Schritt (b) sieht vor, dass zumindest das verbleibende Volumen des Grabens mit einem als temporäre Maskierung dienenden Material vollständig aufgefüllt wird, vorzugsweise wird auch die bedeckte Oberfläche des Substrats mit dem als temporäre Maskierung dienenden Material bedeckt. Dieses Material - vorliegend als Stoppmaterial bezeichnet - unterscheidet sich vom Material der zumindest einen dielektrischen Schicht. Die Wahl des konkreten Stoppmaterials hängt dabei davon ab, dass selektiv wirkende Ätzmittel im Sinne der Schritte (c) bis (e) zur Verfügung stehen.
Zum einen muss es für das Stoppmaterial ein (erstes) Ätzmittel geben, das zuerst verwendet wird und nicht gleichzeitig das dielektrische Material, das zumindest die Wände und den Boden des Grabens bedeckt, wegätzt. Zum anderen gilt diese Vorgabe auch umgekehrt für die Rückätzung des dielektrische Materials: Das ausgewählte dielektrische Material muss gegenüber dem ersten
Ätzmittel weitgehend inert sein, also mit dem ersten Ätzmittel nur langsam ätzbar sein. Gleichzeitig muss es für das dielektrische Material ein weiteres (anderes, zweites) Ätzmittel geben, das nachfolgend verwendet wird und nicht gleichzeitig das Material (oder die Materialien) des Substrats und auch nicht das
Stoppmaterial wegätzt. Mit anderen Worten, das zuerst verwendete erste Ätzmittel ist selektiv ätzend für das Stoppmaterial und ätzt nicht die dielektrische
Schicht, und das nachfolgend verwendete zweite Ätzmittel ist selektiv ätzend für das dielektrische Material und ätzt zumindest nicht das Material (oder die Materialien) des Substrats. Schließlich muss es für das Stoppmaterial noch ein weiteres (drittes) Ätzmittel geben, welches weder das dielektrische Material noch das Material (oder die Materialien) des Substrats ätzt, sodass der Rest des
Stoppmaterials entfernt werden kann. Das erste Ätzmittel und das dritte Ätzmittel können identisch oder unterschiedlich sein. Es ist auch möglich, dass das zweite Ätzmittel auch das Stoppmaterial nicht ätzt. Selektiv bedeutet dabei, dass sich die Ätzraten des Stoppmaterials beziehungsweise der dielektrischen Schicht für das jeweilige selektiv ätzende Ätzmittel um mindestens den Faktor 2,
vorzugsweise 5, besonders bevorzugt 10, insbesondere den Faktor 50 von Ätzraten für das jeweilige oder die jeweiligen nicht geätzten Materialien unterscheiden. Besonders bevorzugt ist die Ätzrate des (oder der) nicht zu ätzenden, aber zugänglichen Materials (Materialien) gleich Null. Die Ätzrate beschreibt den Ätzabtrag pro Zeit und wird zum Beispiel in Nanometer pro
Minute oder Ängström pro Sekunde angegeben. Für eine Vielzahl herkömmlich in der Halbleitertechnologie verwendeter Materialen, insbesondere Dielektrika, Halbleiter und Metalle, sind Ätzverfahren bekannt und entwickelt worden, die der Fachmann bei der Festlegung der Kombination der Materialien für die erste dielektrische Schicht und das Stoppmaterial berücksichtigen wird. Bei der
Auswahl kann er beispielsweise derart vorgehen, dass zunächst ein gängiges dielektrisches Material für die erste dielektrische Schicht ausgewählt wird, für das es ein erprobtes Ätzverfahren gibt, welches das oder die Materialien, die die Wände und den Boden des Grabens bilden, nicht ätzt. Das Stoppmaterial wählt er dann so aus, dass es gegenüber dem Ätzverfahren für das dielektrische
Material zumindest weitgehend inert ist, und zudem ein Ätzverfahren für dieses Stoppmaterial existiert, das weder das dielektrische Material noch das oder die Materialien, die die Wände und den Boden des Grabens bilden, angreift.
Geeignete Ätzverfahren (insbesondere Trocken- und Nassätzverfahren) für Dielektrika, Halbleitermaterialen und Metallen lassen sich zahlreichen Standardwerken entnehmen, sodass an dieser Stelle auf nähere Ausführungen verzichtet wird.
In einer vorteilhaften Ausführungsform kann das dielektrische Material aus einer Materialgruppe, umfassend Siliziumdioxid (Si02), Siliziumnitrid (Si3N4),
Aluminiumoxid (Al203), intrinsisches Polysiliziumcarbid (SiC) und thermisch oxidiertes Polysilizium, ausgewählt werden.
Das Material, welches die Wände, den Boden und die an den Graben
angrenzenden Oberflächenabschnitte des Substrats bildet, kann ein weiteres dielektrisches Material sein. Das weitere dielektrische Material kann ebenfalls aus der Materialgruppe, umfassend Siliziumdioxid (Si02), Siliziumnitrid (Si3N ), Aluminiumoxid (Al203), intrinsisches Polysiliziumcarbid (SiC) und thermisch oxidiertes Polysilizium, ausgewählt werden.
Bei Verwendung des Substrats für einen Leistungstransistor kann das weitere dielektrische Material vorteilhafterweise Teil eines Gate-Dielektrikums darstellen.
Das Stoppmaterial kann aus einer Materialgruppe, umfassend Dielektrika, Halbleiter oder Metalle, ausgewählt werden.
Der Graben und der Rest der dielektrischen Struktur können U-förmig sein.
Ein weiterer Aspekt der Erfindung liegt in der Bereitstellung eines Substrats mit einem Graben, der Wände und einen Boden aufweist. Das erfindungsgemäß vorgestellte Substrat ist dadurch gekennzeichnet, dass das Substrat eine dielektrische Feldplatte aus zumindest einer ersten dielektrischen Schicht aufweist, wobei die dielektrische Feldplatte lediglich an die unteren Abschnitte der Wände des Grabens und den Boden des Grabens grenzt. Das Substrat ist insbesondere über das zuvor beschriebene Verfahren erhältlich.
In einer Ausführungsform kann das Substrat eine Siliziumcarbidschicht und eine p-dotierte Siliziumcarbidschicht umfassen, die direkt auf der Siliziumcarbidschicht angeordnet ist, wobei sich der Graben durch die p-dotierte Siliziumcarbidschicht bis in die Siliziumcarbidschicht erstreckt und die dielektrische Feldplatte lediglich an die unteren Abschnitte der Wände des Grabens, die von der
Siliziumcarbidschicht gebildet werden, und den Boden des Grabens grenzt.
Ein Substrat mit einem derart mit einem dielektrischen Material beschichteten Graben kann für unterschiedliche leistungselektronische Bauelemente verwendet werden. Ein anderes Anwendungsbeispiel sind mikroelektromechanische Systeme (MEMS). Anwendungsbeispiele für Leistungstransistoren umfassen MOS-Transistoren, wie beispielsweise Trench-MOSFET oder Trench-IGBT. Bei solchen Transistoren dient die zumindest eine dielektrische Schicht als eine Feldplatte. Die Anordnung einer solchen Feldplatte wirkt insbesondere einer Verdichtung von Feldlinien im Übergang von Grabenwand zu Grabenboden bei Verwendung des Substrats für einen Leistungstransistor mit einem Gate-Oxid entgegen. So können hohe Feldstärken und damit elektrische Durchbrüche durch das Gate-Oxid beziehungsweise hohe Belastungen des Gate-Oxids im Sperrfall und damit Lebenszeitverkürzungen des Leistungstransistors verhindert werden. Die Feldplatte ermöglicht zudem schnellere Schaltvorgänge und geringere Verlustleistungen bei Umschaltungen (Umladeverluste), die ebenfalls der Lebenszeit zuträglich sind.
Schließlich betrifft ein Aspekt der Erfindung auch einen Leistungstransistor mit dem erfindungsgemäß bereitgestellten Substrat.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben oder können der weiteren Beschreibung entnommen werden.
Zeichnungen
Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen schematisch:
Figur 1 ein beispielhaftes Substrat mit Gräben;
Figur 2 das beispielhafte Substrat aus Figur 1 mit einer dielektrischen Schicht auf einer Oberfläche des Substrats, Wänden und Böden der Gräben; Figur 3 das beispielhafte Substrat aus Figur 2 mit einem Stoppmaterial, das auf die dielektrische Schicht so abgeschieden ist, dass die Gräben gefüllt sind;
Figur 4 das beispielhafte Substrat aus Figur 3, wobei das Stoppmaterial soweit selektiv zurückgeätzt ist, dass die dielektrische Schicht auf der Oberfläche des
Substrats freiliegt;
Figur 5 das beispielhafte Substrat aus Figur 4, wobei die dielektrische Schicht soweit selektiv zurückgeätzt ist, dass obere Wandabschnitte der Gräben freiliegen;
Figur 6 ein Ausführungsbeispiel des erfindungsgemäß vorgestellten Substrats, wobei das Stoppmaterial aus dem Graben vollständig entfernt ist; Figur 7 das beispielhafte Substrat aus Figur 1 umfassend einen Schichtenstapel mit einer weiteren dielektrischen Schicht, auf der die dielektrische Schicht angeordnet ist und die auf einer anderen weiteren dielektrischen Schicht angeordnet ist; Figur 8 das beispielhafte Substrat aus Figur 7 mit einem Stoppmaterial, das auf die dielektrische Schicht so abgeschieden ist, dass die Gräben gefüllt sind;
Figur 9 das beispielhafte Substrat aus Figur 8, wobei das Stoppmaterial soweit selektiv zurückgeätzt ist, dass die dielektrische Schicht freiliegt;
Figur 10 das beispielhafte Substrat aus Figur 9, wobei die dielektrische Schicht soweit selektiv zurückgeätzt ist, dass in oberen Wandabschnitten der Gräben die weitere dielektrische Schicht freiliegt; Figur 11 ein weiteres Ausführungsbeispiel des erfindungsgemäß vorgestellten
Substrats, wobei das Stoppmaterial aus dem Graben vollständig entfernt ist, und
Figur 12 Ausführungsbeispiele des erfindungsgemäß vorgestellten
Metall-Oxid-Halbleiter-Feldeffekttransistors. Ausführungsformen der Erfindung
Die Figuren 1 , 2, 3, 4 und 5 zeigen beispielhafte Strukturen eines Substrats vor und während der Herstellung von dielektrischen Feldplatten in Gräben des Substrats und visualisieren so schematisch Schritte sowie Zwischenprodukte eines Ausführungsbeispiels des erfindungsgemäß vorgestellten Verfahrens.
Figur 1 zeigt ein beispielhaftes Substrat 10 aus einem oder mehreren Materialien mit zwei Gräben 60. Die Gräben haben bevorzugt die Form eines„U". Die Gräben 60 sind mit Wänden 61 , die im Wesentlichen senkrecht zu einer Oberfläche 11 des Substrats 10 sind, und einem Boden 62, der im Wesentlichen parallel zu der Oberfläche 11 des Substrats 10 ist, geformt.
Figur 2 zeigt das beispielhafte Substrat aus Figur 1 mit einer als eine einzige dielektrische Schicht 80 ausgebildeten dielektrischen Struktur aus einem dielektrischen Material. Die dielektrische Schicht 80 ist konform aufgebracht. Ein Teil der dielektrischen Schicht 80 ist auf Oberflächenabschnitten 11 des
Substrats 10, die an den Graben angrenzen, abgeschieden. Ein weiterer Teil 82 der dielektrischen Schicht 80 ist auf oberen Abschnitten der Wände 61 der Gräben abgeschieden. Ein Rest 83 der dielektrischen Schicht 80 ist auf unteren Abschnitten der Wände 61 der Gräben und auf Böden 62 der Gräben abgeschieden. Das dielektrische Material ist unter Berücksichtigung des Materials oder der Materialien des Substrats, die Ätzmitteln zugänglich sind, so gewählt, dass bezüglich mindestens eines Ätzmittels eine Ätzrate des dielektrischen Materials größer als eine Ätzrate des Materials oder der
Materialien ist. Das Verhältnis der Ätzraten kann beispielsweise gleich 2, 5, 10 oder 100 sein. Das dielektrische Material wird auch als gegenüber dem Material (oder den Materialien) des Substrats selektiv ätzbar bezeichnet. Es weist eine selektive Ätzbarkeit gegenüber dem Material (oder den Materialien) des
Substrats auf. Das oder die Materialien bilden dabei zumindest die Oberfläche des Substrats sowie die Wände und den Boden des Grabens. Umfasst die dielektrische Struktur unterschiedliche dielektrische Schichten, so müssen alle dielektrischen Schichten selektiv ätzbar gegenüber dem Material (oder den Materialien) des Substrats sein. Das dielektrische Material kann beispielsweise Siliziumdioxid, Siliziumnitrid, Aluminiumoxid, intrinsisches Polysiliziumcarbid und thermisch oxidiertes
Polysilizium sein. Beispielsweise kann eine dielektrische Schicht aus Polysilizium über ein nasschemisches Ätzverfahren mit Flusssäure (HF) geätzt werden.
Selbstverständlich darf das Ätzverfahren nicht die direkt unter der dielektrischen Schicht liegenden Materialen des Substrats angreifen. Das Ätzmittel muss demnach auch selektiv ätzend im weiter oben ausgeführten Sinne gegenüber diesen Substratmaterialien sein. Das ist beispielweise der Fall, wenn diese
Substratbereiche aus Siliziumcarbid bestehen.
Figur 3 zeigt das beispielhafte Substrat aus Figur 2 mit einem Stoppmaterial 90, welches sich von dem Material (oder den Materialien) des Substrats und dem dielektrischen Material in dem Sinne unterscheidet, dass das Stoppmaterial unter Berücksichtigung des Materials (oder der Materialien) des Substrats und des dielektrischen Materials so gewählt ist, dass bezüglich mindestens eines anderen Ätzmittels eine Ätzrate des Stoppmaterials um einen ersten Faktor größer als eine Ätzrate des Materials (oder der Materialien) des Substrats und um einen zweiten Faktor größer als eine Ätzrate des dielektrischen Materials ist. Der erste und der zweite Faktor können gleich oder unterschiedlich sein. Beispielswerte für den ersten und den zweiten Faktor sind 2, 5, 10 und 100. Das Stoppmaterial 90 lässt sich somit mit dem mindestens einen anderen Ätzmittel selektiv ätzen, welches das Stoppmaterial signifikant ätzt, jedoch die dielektrische Schicht 80, also das dielektrische Material, und das Substrat 10 gar nicht oder nur geringfügig ätzt. Das Stoppmaterial wird auch als gegenüber dem Material (oder den Materialien) des Substrats und gegenüber dem dielektrischen Material selektiv ätzbar bezeichnet. Es weist eine selektive Ätzbarkeit gegenüber dem Material (oder den Materialien) des Substrats und dem dielektrischen Material auf. Umfasst die dielektrische Struktur unterschiedliche dielektrische Schichten, so muss das Stoppmaterial gegenüber allen diesen dielektrischen Schichten selektiv ätzbar sein.
Das Stoppmaterial 90 ist auf die dielektrische Schicht 80 abgeschieden. Ein erster Teil 91 des Stoppmaterials 90 ist so in den Gräben 60 abgeschieden, dass diese vollständig aufgefüllt sind. Ein zweiter Teil 92 des Stoppmaterials 90 ist auf dem Teil der dielektrischen Schicht 80, der auf den Oberflächenabschnitten 11 des Substrats 10 angeordnet ist, die an den Graben angrenzen, und auf den gefüllten Graben 60 abgeschieden. Bei einem Stoppmaterial aus Polysilizium kann das andere selektiv ätzende Ätzmittel zum Beispiel ein Gemisch aus Ammoniumfluorid (NH4F) und Salpetersäure (HN03) sein, das zusätzlich Wasser enthalten kann.
Das Stoppmaterial kann auch ein Metall, beispielsweise Wolfram, sein. Weiterhin kann das Stoppmaterial aus den Materialen Siliziumdioxid, Siliziumnitrid,
Aluminiumoxid, intrinsisches Poly-Silizium und thermisch oxidiertes Poly-Silizium ausgewählt sein, wobei die Unterschiedlichkeit zum dielektrischen Material mit Hinblick auf eine Ätzrate bezüglich mindestens eines zweiten Ätzmittels berücksichtigt sein muss. Figur 4 zeigt das beispielhafte Substrat aus Figur 3, wobei der zweite Teil 92 des
Stoppmaterials 90 unter Verwendung des anderen Ätzmittels, welches aufgrund der Ätzreihenfolge auch als erstes Ätzmittel bezeichnet wird, selektiv
zurückgeätzt ist, sodass der Teil der dielektrischen Schicht 80 der auf den Oberflächenabschnitten 1 1 des Substrats 10, die an den Graben 60 angrenzen, angeordnet ist, freiliegt. Ebenfalls freigelegt ist zumindest eine Oberseite des
Weiteren Teils 82 der dielektrischen Schicht 80, die auf den oberen Abschnitten der Wände 61 der Gräben 60 abgeschieden ist. Der Teil und der weitere Teil der dielektrischen Schicht 80 sind jetzt für das Ätzmittel zugänglich. Figur 5 zeigt das beispielhafte Substrat aus Figur 4, wobei der Rest 82 und der weitere Teil 81 der dielektrischen Schicht 80 unter Verwendung des Ätzmittels, welches aufgrund der Ätzreihenfolge auch als zweites Ätzmittel bezeichnet wird, selektiv zurückgeätzt sind, sodass die oberen Abschnitte der Wände 61 der Gräben 60 freiliegen. Es verbleibt der im Beispiel U-förmige Teil 83. Im
dargestellten Beispiel wird die obere Hälfte der Wände 61 des Grabens 60 freigelegt, während die untere Hälfte der Wände 61 des Grabens 60 weiterhin von der dielektrischen Schicht bedeckt ist. In einem anderen Ausführungsbeispiel sind die oberen 2/3 der Wände 61 des Grabens 60 freigelegt. Bei Verwendung des Substrats für Grabenleistungstransistoren ist beispielsweise die Schicht beziehungsweise die Teilschicht freigelegt, in der ein vertikaler Kanalbereich entsteht. Figur 6 zeigt ein Ausführungsbeispiel des erfindungsgemäß vorgestellten Substrats. Das beispielhafte Substrat umfasst eine Siliziumcarbidschicht, in der ein Graben 60 gebildet ist, und eine dielektrische Feldplatte 83, die auf unteren Abschnitten der Wände 61 des Grabens auf einem Boden 62 des Grabens angeordnet ist, sodass obere Abschnitte der Wände 61 nicht von der
dielektrischen Feldplatte bedeckt sind.
Das Substrat kann zum Beispiel dadurch hergestellt sein, dass auch der erste Teil 91 des Stoppmaterials 90 des beispielhaften Substrats aus Figur 5 unter
Verwendung des ersten Ätzmittels vollständig selektiv zurückgeätzt ist, sodass der vom Ätzen verbliebene Teil 83 der dielektrischen Schicht 80 an Böden 62 der Gräben 60 freigelegt ist. Dieser verbleibende Teil 83 der dielektrischen Schicht 80 kann dann als die dielektrische Feldplatte dienen. Anstelle des ersten
Ätzmittels kann auch ein unterschiedliches drittes Ätzmittel für die Entfernung des Rests des Stoppmaterials 90 verwendet werden. Dann muss das erste Ätzmittel lediglich selektiv ätzend gegenüber dem Stoppmaterial 90 und nichtätzend gegenüber der dielektrischen Schicht 80 sein. Oberhalb des Teils 83 der dielektrischen Feldplatte kann dann eine
Gate-Elektrode 50 angeordnet werden.
Die Figuren 7, 8, 9 und 10 zeigen beispielhafte Strukturen eines weiteren beispielhaften Substrats während der Herstellung von Feldplatten in Gräben des Substrats und visualisieren so schematisch Schritte sowie Zwischenprodukte eines weiteren Ausführungsbeispiels des erfindungsgemäß vorgestellten
Verfahrens.
Figur 7 zeigt das weitere beispielhafte Substrat mit einem Schichtenstapel zweier dielektrischer Schichten als Teil des Substrats, der Wänden und Böden der zwei
Gräben 60 sowie eine Oberfläche des Substrats bildet. Die dielektrische Schicht 80 aus einem dielektrischen Material ist dabei konform auf den Schichtenstapel aufgebracht, der eine weitere dielektrische Schicht 100 aus einem weiteren dielektrischen Material umfasst, die an die dielektrische Schicht 80 angrenzt. Der Schichtenstapel umfasst mindestens die eine weitere dielektrische Schicht 100, wobei das zweite Ätzmittel, welches die dielektrische Schicht 80 ätzt, die weitere dielektrische Schicht 100 nicht oder nur geringfügig ätzt. Die andere weitere dielektrische Schicht 110 des Schichtenstapels, die durch die weitere dielektrische Schicht 100 von der dielektrischen Schicht 80 getrennt ist, ist optional. Sofern vorhanden kann die andere weitere dielektrische Schicht 1 10 dasselbe Dielektrikum (dielektrische Material) umfassen wie die dielektrische
Schicht 80.
Figur 8 zeigt das beispielhafte Substrat aus Figur 7 mit einem Stoppmaterial 90, das auf die dielektrische Sicht 80 so abgeschieden ist, dass die Gräben 60 vollständig gefüllt sind. Ein erster Teil 91 des Stoppmaterials 90 ist so in den
Graben 60 abgeschieden, dass dieser gefüllt ist. Ein zweiter Teil 92 des
Stoppmaterials 90 ist auf den weiteren Teil 81 der dielektrischen Schicht 80 und auf den gefüllten Graben 60 abgeschieden. Das Stoppmaterial unterscheidet sich von den dielektrischen Materialien in dem
Sinne, dass das Stoppmaterial unter Berücksichtigung der dielektrischen Materialien so gewählt ist, dass, bezüglich mindestens eines ersten Ätzmittels, eine Ätzrate des Stoppmaterials größer als eine Ätzrate des dielektrischen Materials und größer als eine Ätzrate des unterschiedlichen dielektrischen Materials ist. Das dielektrische Material ist unter Berücksichtigung des unterschiedlichen dielektrischen Materials so gewählt, dass, bezüglich mindestens eines (anderen) zweiten Ätzmittels, eine Ätzrate des dielektrischen Materials größer als eine Ätzrate des unterschiedlichen Materials ist.
Beispielhafte Ätzratenverhältnisse sind 2, 5, 10 und 100.
Das Stoppmaterial 90 lässt sich also mit dem mindestens einen ersten Ätzmittel selektiv ätzen, welches das Stoppmaterial signifikant ätzt, jedoch die
dielektrische Schicht 80 und die weitere dielektrische Schicht 100 gar nicht oder nur geringfügig ätzt.
Figur 9 zeigt das beispielhafte Substrat aus Figur 8, wobei das Stoppmaterial 90 unter Verwendung des zweiten Ätzmittels selektiv zurückgeätzt worden ist, sodass der Teil 81 der dielektrischen Schicht 80, der über der Oberfläche 1 1 des Substrats 10 angeordnet ist, freiliegt. Figur 10 zeigt das beispielhafte Substrat aus Figur 9, wobei der Rest 82 und der weitere Teil 81 der dielektrischen Schicht 80 unter Verwendung des ersten Ätzmittels selektiv zurückgeätzt worden sind, sodass die weitere dielektrische Schicht 100 in oberen Abschnitten der Wände 61 der Gräben 60 und über der Oberfläche 1 1 des Substrats 10 freiliegt.
Figur 1 1 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäß vorgestellten Substrats. Das weitere beispielhafte Substrat umfasst eine
Siliziumcarbidschicht, in der ein Graben 60 gebildet ist, und eine dielektrische Feldplatte 83, die in unteren Abschnitten der Wände des Grabens 60 und über einem Boden des Grabens 60 auf einer weiteren dielektrischen Schicht 100 angeordnet ist, die an die dielektrische Schicht 80 angrenzt, sodass in oberen Abschnitten 61 der Wände eine obere Schicht 100 nicht von der dielektrischen Feldplatte bedeckt ist. Die weitere dielektrische Schicht 100 ist dabei auf einer anderen weiteren dielektrischen Schicht 1 10 angeordnet.
Das Substrat kann zum Beispiel dadurch hergestellt sein, dass auch der erste Teil 91 des Stoppmaterials 90 des beispielhaften Substrats aus Figur 10 vollständig unter Verwendung des anderen selektiv ätzenden Ätzmittels selektiv zurückgeätzt ist, sodass der vom Ätzen verbliebene Teil 83 der dielektrischen
Schicht 80 an Böden 62 der Gräben 60 freigelegt ist. Dieser verbleibende Teil 83 der dielektrischen Schicht 80 kann dann als die dielektrische Feldplatte dienen.
Figur 12 zeigt den Ausschnitt eines Metall-Oxid-Halbleiter-Feldeffekttransistors, dessen Gate-Elektroden 50 teilweise über verbliebenen Teilen 83 einer dielektrischen Schicht, die als dielektrische Feldplatten 83 dienen, in Gräben im Substrat 10 angeordnet sind. Das Substrat umfasst eine Drain-Elektrode 5, ein darauf angeordnetes Wafersubstrat 15, eine auf dem Wafersubstrat 15 angeordnete n-dotierte epitaktische Siliziumcarbid-Driftzone 12, eine auf der Siliziumcarbid-Driftzone 12 angeordnete p-dotierte Siliziumcarbidschicht 20 und eine n-dotierte Siliziumcarbidschicht 30 (n+-Source). Die Seitenwälle der Gräben umfassen einen Teil der p-dotierten Siliziumcarbidschicht 20 und einen Teil der n-dotierten Siliziumcarbidschicht 30. In einem von je zwei benachbarten Gräben ist auf unteren Abschnitten der Wände und am Boden je ein verbliebener Teil 83 der dielektrischen Schicht als Feldplatte auf einem Stapel dielektrischer
Schichten angeordnet, welche die jeweilige Gate- Elektrode 50 in dem Graben 60 umgeben, während die Feldplatte die jeweilige Gate-Elektrode nur in einem Bereich des Grabens 60 innerhalb der Siliziumcarbid-Driftzone 12 umgibt. Durch die Anordnung der Gate-Elektrode 50 entsteht in der p-dotierten
Siliziumcarbidschicht 20 ein vertikaler Kanalbereich 25. Die p+-plugs 40 sind dabei in Substratoberflächenbereichen zwischen benachbarten Gräben so versenkt in die p-dotierte Siliziumcarbidschicht 20 implantiert, dass sie teilweise in die Siliziumcarbid-Driftzone 12 hineinreichen. An die p+-plugs 40 ist eine Source-Elektrode 35 angeschlossen. Die Feldplatte selbst kann als ein Stapel dielektrischer Schichten ausgebildet sein.

Claims

Verfahren zur Herstellung einer dielektrischen Feldplatte (200) in einem Graben (60) eines Substrats (10), dadurch gekennzeichnet, dass das Verfahren die Schritte umfasst:
a. Abscheiden einer dielektrischen Struktur auf Wände (61 ) und Boden (62) des Grabens und auf an den Graben angrenzende
Oberflächenabschnitte (11) des Substrats (10), wobei sich das oder die dielektrischen Materialien, die von der dielektrischen Struktur umfasst sind, von dem oder den Materialien, die die Wände (61), den Boden (63) und die Oberflächenabschnitte des Substrats bilden, unterscheiden,
b. Abscheiden eines den Graben (60) füllenden, die dielektrische
Struktur bedeckenden und zu dem oder den dielektrischen Materialien unterschiedlichen Stoppmaterials (90), wobei sich das Stoppmaterial (90) auch von dem oder den Materialien des Substrats unterscheidet,
c. selektives Rückätzen eines Teil des Stoppmaterials (90) mit einem ersten Ätzmittel derart, dass ein Teil der dielektrischen Struktur, der die Oberflächenabschnitte des Substrats und die Wände des
Grabens bedeckt, freiliegt,
d. selektives Rückätzen der dielektrischen Struktur mit einem zweiten von dem ersten Ätzmittel unterschiedlichem Ätzmittel derart, dass die Oberfläche des Substrats und obere Abschnitte der Wände (61) freigelegt werden, wobei ein Rest (83) der dielektrischen Struktur, der untere Abschnitte der Wände (61 ) und den Boden (62) bedeckt, verbleibt, und
e. selektives Rückätzen eines Rests des Stoppmaterials (90) mit einem vom zweiten Ätzmittel unterschiedlichen dritten Ätzmittel.
2. Verfahren nach Anspruch 1 , wobei das dielektrische Material aus einer
Materialgruppe umfassend Siliziumdioxid (Si02), Siliziumnitrid (Si3N4), Aluminiumoxid (Al203), intrinsisches Polysiliziumcarbid (SiC) und thermisch oxidiertes Polysilizium ausgewählt wird.
Verfahren nach Anspruch 1 oder 2, wobei das Material, welches die Wände (61), den Boden (62) und die an den Graben angrenzenden
Oberflächenabschnitte des Substrats bildet, ein weiteres dielektrisches Material ist.
Verfahren nach Anspruch 3, wobei das weitere dielektrische Material aus der Materialgruppe umfassend Siliziumdioxid (Si02), Siliziumnitrid (Si3N4), Aluminiumoxid (Al203), intrinsisches Polysiliziumcarbid (SiC) und thermisch oxidiertes Polysilizium ausgewählt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das
Stoppmaterial (90) aus einer Materialgruppe umfassend Dielektrika,
Halbleiter oder Metalle ausgewählt wird.
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Graben und der Rest der dielektrischen Struktur U-förmig sind.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Ätzmittel und das dritte Ätzmittel identisch sind.
Substrat (10) mit einem Graben (60), der Wände (61) und einen Boden (60) aufweist, dadurch gekennzeichnet, dass das Substrat (10) eine dielektrische Feldplatte (200) aus zumindest einer ersten dielektrischen Schicht (80) aufweist, wobei die dielektrische Feldplatte (200) lediglich an die unteren Abschnitte der Wände (61) des Grabens (60) und den Boden (62) des Grabens (60) grenzt.
Substrat (10) nach Anspruch 8, wobei das Substrat (10) eine
Siliziumcarbidschicht (12) und eine p-dotierte Siliziumcarbidschicht (20) umfasst, die direkt auf der Siliziumcarbidschicht (12) angeordnet ist, wobei sich der Graben (60) durch die p-dotierte Siliziumcarbidschicht (20) bis in die Siliziumcarbidschicht (12) erstreckt und die dielektrische Feldplatte (200) lediglich an die unteren Abschnitte der Wände (61) des Grabens (60), die von der Siliziumcarbidschicht (12) gebildet werden, und den Boden (62) des Grabens (60) grenzt.
10. Leistungstransistor, enthaltend ein Substrat (10) mit einer dielektrischen Feldplatte (200) nach Anspruch 8 oder 9.
EP15708232.2A 2014-04-03 2015-03-09 Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor Withdrawn EP3127161A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014206361.2A DE102014206361A1 (de) 2014-04-03 2014-04-03 Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat
PCT/EP2015/054821 WO2015150023A1 (de) 2014-04-03 2015-03-09 Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor

Publications (1)

Publication Number Publication Date
EP3127161A1 true EP3127161A1 (de) 2017-02-08

Family

ID=52629591

Family Applications (1)

Application Number Title Priority Date Filing Date
EP15708232.2A Withdrawn EP3127161A1 (de) 2014-04-03 2015-03-09 Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor

Country Status (5)

Country Link
US (1) US9972690B2 (de)
EP (1) EP3127161A1 (de)
JP (1) JP2017516298A (de)
DE (1) DE102014206361A1 (de)
WO (1) WO2015150023A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201607672D0 (en) * 2016-05-03 2016-06-15 Rolls Royce Plc A signal transmitting component
CN108206135B (zh) * 2016-12-20 2020-08-04 中芯国际集成电路制造(上海)有限公司 一种沟槽型igbt及其制造方法和电子装置
CN110767740B (zh) * 2018-07-27 2021-10-15 无锡华润上华科技有限公司 半导体器件及其制造方法
US10712500B2 (en) * 2018-10-17 2020-07-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
CN112993006B (zh) * 2019-12-12 2022-08-12 珠海格力电器股份有限公司 一种终端结构、其制作方法及电子器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
GB0405325D0 (en) * 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
JP2009026809A (ja) * 2007-07-17 2009-02-05 Toyota Motor Corp 半導体装置とその製造方法
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8558305B2 (en) * 2009-12-28 2013-10-15 Stmicroelectronics S.R.L. Method for manufacturing a power device being integrated on a semiconductor substrate, in particular having a field plate vertical structure and corresponding device
JP2011216651A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置の製造方法
JP2012064849A (ja) 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
EP2472573A1 (de) * 2011-01-04 2012-07-04 Nxp B.V. Verfahren zur Herstellung eines vertikalen Transistors und vertikaler Transistor
US8836024B2 (en) * 2012-03-20 2014-09-16 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same
JP6299102B2 (ja) * 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5811973B2 (ja) * 2012-09-12 2015-11-11 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置

Also Published As

Publication number Publication date
DE102014206361A1 (de) 2015-10-08
JP2017516298A (ja) 2017-06-15
US9972690B2 (en) 2018-05-15
WO2015150023A1 (de) 2015-10-08
US20170117369A1 (en) 2017-04-27

Similar Documents

Publication Publication Date Title
DE102015114904B4 (de) Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102005046711B4 (de) Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
DE112006003402B4 (de) Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht(Burried Oxide-layer)zwischen den Source- und Drain-Gebieten und Herstellungsverfahren dafür
DE102013104197B3 (de) Gate Kontaktstruktur für FinFET und Verfahren zur Herstellung
DE102014204114B4 (de) Transistor mit einer Gateelektrode, die sich rund um ein oder mehrere Kanalgebiete erstreckt, und Verfahren zu seiner Herstellung
DE102013105608B3 (de) FinFET mit Metallgate und Gate-Kontaktstruktur und Herstellungsverfahren dafür
DE102014107325A1 (de) Halbleiterbauelement
DE102007001643A1 (de) Halbleitervorrichtung
WO2015150023A1 (de) Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE112006000229T5 (de) Nicht-planare MOS-Struktur mit einer Strained-Channel-Region
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE102014110450B4 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE102012004085B4 (de) MOSFET-Vorrichtung mit dickem Grabenbodenoxid
DE102019117277A1 (de) Verfahren um Ausbilden dünner Soi-Substrate
DE112018003086T5 (de) Halbleitervorrichtung und verfahren zur herstellung einerhalbleitervorrichtung
DE102013111375A1 (de) Transistorbauelement und verfahren zum herstellen einestransistorbauelements
DE102019006359A1 (de) Super-junction- mosfet mit schmaler mesa
DE102015206113A1 (de) Verfahren zum bilden einer elektronischen vorrichtung, die ein abschlussgebiet mit einem isolatiionsgebiet aufweist
DE102013101733A1 (de) Grabenkondensatoren und Verfahren zu deren Ausbildung
DE102013100636B4 (de) Halbleiterbauelement mit Kontaktstruktur und Verfahren zu dessen Herstellung
DE102015122938B4 (de) Transistor mit feldelektrode und verfahren zu dessen herstellung
DE102014117558A1 (de) Halbleiterbauelement mit feldelektrode zwischen benachbarten halbleiterfinnen und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20161103

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20191001