DE112006003402B4 - Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht(Burried Oxide-layer)zwischen den Source- und Drain-Gebieten und Herstellungsverfahren dafür - Google Patents

Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht(Burried Oxide-layer)zwischen den Source- und Drain-Gebieten und Herstellungsverfahren dafür Download PDF

Info

Publication number
DE112006003402B4
DE112006003402B4 DE112006003402T DE112006003402T DE112006003402B4 DE 112006003402 B4 DE112006003402 B4 DE 112006003402B4 DE 112006003402 T DE112006003402 T DE 112006003402T DE 112006003402 T DE112006003402 T DE 112006003402T DE 112006003402 B4 DE112006003402 B4 DE 112006003402B4
Authority
DE
Germany
Prior art keywords
oxide
region
silicon
source
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006003402T
Other languages
English (en)
Other versions
DE112006003402T5 (de
Inventor
Giuseppe Portland Curello
Hemant V. Beaverton Deshpande
Sunit Portland Tyagi
Mark Aloha Bohr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112006003402T5 publication Critical patent/DE112006003402T5/de
Application granted granted Critical
Publication of DE112006003402B4 publication Critical patent/DE112006003402B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Vorrichtung, aufweisend:
einen Gate-Stapel (600), aufweisend eine an einem Gate-Dielektrium (604) angeordnete Gate-Elektrode (602);
einen ersten Abstandshalter (606) und einen zweiten Abstandshalter (606), die an seitlich gegenüberliegenden Seiten des Gate-Stapels (600) geformt sind;
ein Source-Gebiet (900) in der Nähe zum ersten Abstandshalter;
ein Drain-Gebiet (902) in der Nähe zum zweiten Abstandshalter;
ein Kanalgebiet (712) unterhalb des Gate-Stapels (600) und flankiert von dem Source-Gebiet und dem Drain-Gebiet; und
ein vergrabenes Oxidgebiet (800) unterhalb des Kanalgebiets (712) und flankiert von dem Source-Gebiet und dem Drain-Gebiet, wobei das Source-Gebiet ein erstes Hinterschnittgebiet (702) umfasst, das unterhalb des ersten Abstandshalters (606) ist und seitlich in der Nähe zur Seite des Gate-Stapels (600) ist und wobei das Drain-Gebiet ein zweites Hinterschnittgebiet (708) umfasst, das unterhalb des zweiten Abstandshalters (606) ist und seitlich in der Nähe zur Seite des Gate-Stapels (600) ist.

Description

  • Erhöhte Leistungsfähigkeit von integrierten Schaltungsvorrichtungen auf einem Halbleitersubstrat, wie Transistoren, Widerständen und Kondensatoren, ist normalerweise ein Hauptaspekt, der während des Entwurfs, der Herstellung und des Betriebs solcher Vorrichtungen berücksichtigt wird. So wird z. B. während des Entwurfs und der Herstellung von Metalloxidhalbleiter (MOS)-Transistorvorrichtungen, wie solchen, die in einem komplementären Metalloxidhalbleiter (CMOS) genutzt werden, oft gewünscht, dass die Elektronenbeweglichkeit in N-Typ-MOS-Vorrichtungs (NMOS)-Kanälen erhöht und die Beweglichkeit der positiv geladenen Defektelektronen in P-Typ-MOS-Vorrichtungs (PMOS)-Kanälen erhöht ist.
  • Ein Verfahren zum Erhöhen der Beweglichkeit der Elektronen und der Defektelektronen in MOS-Transistoren verwendet verspanntes Silizium im Kanalgebiet des Transistors. Siliziumatome im Kanal werden in eine Gitterstruktur geordnet gepackt. Ein Strecken der Gitterstruktur, das die Siliziumatome weiter auseinander als in deren natürlichem Zustand bringt, lässt NMOS-Transistoren schneller schalten. In ähnlicher Weise lässt ein Komprimieren der Gitterstruktur PMOS-Transistoren schneller schalten. Dieses Strecken und Komprimieren ist bekannt als Verspannen des Siliziums.
  • Zum Verspannen des Siliziums im Kanalgebiet werden die Source- und Drain-Gebiete des MOS-Transistors geätzt und mit einer Siliziumlegierung ersetzt, die eine zum leicht dotierten Siliziumkanalgebiet unterschiedliche Gitterstruktur hat. Das Ätzverfahren entfernt die Source-/Drain-Gebiete und hinterschneidet die Abstandshalter, die neben dem Transistor-Gate-Stapel sind. Dies ist in den 1 und 2 gezeigt. 1 stellt einen MOS-Transistor 100 dar, der auf einem Volumen-Siliziumsubstrat 102 geformt ist. Ein erhöhtes Source-Gebiet 104 und ein erhöhtes Drain-Gebiet 106 des Transistors 100 sind mit einer Siliziumlegierung 108 gefüllt, die eine Spannung auf ein Kanalgebiet 110 vermittelt. Wie gezeigt, ermöglicht ein Hinterschnitt 112, dass die Siliziumlegierung 108 das Gebiet unter einem Paar von Abstandshaltern 114 ausfüllt, die an seitlich gegenüberliegenden Seiten eines Transistor-Gate-Stapels 116 geformt sind.
  • 2 stellt einen ähnlichen MOS-Transistor 100 dar, der auf einem Silizium-auf-Isolator (SOI)-Substrat 200 geformt ist. Das SOI-Substrat 200 umfasst eine vergrabene Oxidschicht 202, die zwischen einer dünnen Vorrichtungsschicht aus Silizium 204 und einer Volumen-Siliziumschicht 206 eingefasst ist. Der hier gezeigte Transistor 100 umfasst das Source-Gebiet 104 und das Drain-Gebiet 106, die mit der Siliziumlegierung 108 gefüllt sind, um eine Spannung auf das Kanalgebiet 110 zu vermitteln. Der Hinterschnitt 112 ermöglicht wiederum, dass die Siliziumlegierung 108 das Gebiet unter den Abstandshaltern 114 ausfüllt.
  • Die Tiefe des Hinterschnitts wird basierend auf Kompromissen zwischen Leistungsfähigkeit und dem Kurzkanaleffekt (SCE) gewählt. Hinterschnitte, die zu tief sind, können den SCE schwächen, da die Trennung zwischen dem Source- und Drain-Gebiet sehr klein wird, was zu einer Erhöhung von Punch-Through-Lecks unter der Oberfläche führt. Zusätzlich erhöhen tiefe Hinterschnitte die parasitäre Kapazität an der Gate-Kante-Grenzschicht aufgrund der langen vertikalen Wände, die an jeder Seite des Kanalgebiets geformt sind.
  • Nichtsdestotrotz sind tiefe Hinterschnitte vorteilhaft, da sie eine erhöhte Siliziumspannung und niedrigeren elektrischen Widerstand ermöglichen. Der elektrische Widerstand ist niedriger, da in flachen Hinterschnitten der Strom wenig Raum zum Ausbreiten hat, bevor er vom Kontakt aufgesammelt wird, was in einem sehr hohen Widerstand resultiert. Tiefe Hinterschnitte beugen ebenfalls Salizid-Spike-Defekten vor, die auftreten können, wenn die Hinterschnitttiefe flacher als das verbleibende Oxid in benachbarten Shallow-Trench-Isolation (STI)-Strukturen ist. 3 stellt eine herkömmliche Anordnung dar, die einen Salizid-Spike-Defekt verursacht. Wie gezeigt, ist ein Transistor 300 auf einem SOI-Substrat 302 geformt. Der Transistor 300 umfasst ein flaches Hinterschnittgebiet 304, das eine dünne Siliziumschicht 306 auf einer vergrabenen Oxidschicht 308 belässt. Eine benachbarte STI-Struktur 310 hat eine geringe Höhe, die hauptsächlich durch die Verarbeitung bedingt ist, und dies ermöglicht, dass die dünne Siliziumschicht 306 in Kontakt mit einer nachfolgend abgeschiedenen Nickelmetallschicht 312 kommt. Der Kontakt zwischen der dünnen Siliziumschicht 306 und der Nickelmetallschicht 312 kann einen Salizid-Spike-Defekt verursachen.
  • Aus der Druckschrift WO 2006/052379 A1 ist eine weitere verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht zwischen dem Source- und Drain-Gebieten bekannt.
  • Entsprechend wird ein verbesserter Entwurf für verspannte Silizium-MOS-Vorrichtungen unter 100 nm benötigt, die den elektrischen Widerstand innerhalb der Source- und Drain-Gebiete reduzieren und die parasitäre Kapazität an der Gate-Kante reduzieren können und gleichzeitig die Mobilitätszunahme und Schutz vor einem Punch-Through unter der Oberfläche erhöhen.
  • Kurzbeschreibung der Zeichnungen
  • 1 stellt einen herkömmlichen MOS-Transistor dar, der auf einem Volumen-Siliziumsubstrat aufgebaut ist.
  • 2 stellt einen herkömmlichen MOS-Transistor dar, der auf einem SOI-Substrat aufgebaut ist.
  • 3 stellt einen herkömmlichen MOS-Transistor mit einem Silizium-Spike-Defekt dar.
  • 4 ist ein Verfahren zum Formen eines Transistors in Übereinstimmung mit einer Ausführungsform der Erfindung.
  • 5 bis 9 stellen Strukturen dar, die geformt werden, wenn das Verfahren aus 4 ausgeführt wird.
  • Detaillierte Beschreibung
  • Hier werden Systeme und Verfahren zum Formen eines MOS-Transistors beschrieben, der eine vergrabene Oxidschicht zwischen den Source- und Drain-Gebieten umfasst. In der nachfolgenden Beschreibung werden verschiedene Aspekte der veranschaulichenden Ausführungsformen beschrieben, wobei Begriffe verwendet werden, die von einem Durchschnittsfachmann allgemein verwendet werden, um das Wesentliche seiner Arbeit einem anderen Durchschnittsfachmann zu vermitteln. Allerdings wird dem Durchschnittsfachmann klar sein, dass die vorliegende Erfindung mit nur einigen der beschriebenen Aspekte praktiziert werden kann. Für erklärende Zwecke werden spezifische Zahlen, Materialien und Anordnungen dargelegt, um ein tiefgehendes Verständnis der veranschaulichenden Ausführungsformen anzu bieten. Dem Durchschnittsfachmann wird jedoch klar sein, dass die vorliegende Erfindung ohne die spezifischen Details praktiziert werden kann. In anderen Fällen werden wohlbekannte Merkmale weggelassen oder vereinfacht, um die veranschaulichenden Ausführungsformen nicht zu verschleiern.
  • Verschiedene Abläufe werden wiederum als mehrere einzelne Abläufe in einer Weise beschrieben, die zum Verständnis der vorliegenden Erfindung am hilfreichsten ist, jedoch sollte die Reihenfolge der Beschreibung nicht gedeutet werden, als würde sie implizieren, dass diese Abläufe notwendigerweise reihenfolgenabhängig sind. Insbesondere müssen diese Abläufe nicht in der Reihenfolge der Darstellung ausgeführt werden.
  • Ausführungsformen der Erfindung stellen Systeme und Verfahren für einen einachsig verspannten MOS-Transistor zur Verfügung, der eine vergrabene Oxid (BOX)-Schicht zwischen erhöhten Source- und Drain-Gebieten umfasst. Formen einer BOX-Schicht zwischen den Source- und Drain-Gebieten ermöglicht die Verwendung von einem tiefen Hinterschnitt bei gleichzeitiger Minimierung von mit herkömmlichen tiefen Hinterschnitten verbundenen Problemen. Die Einbeziehung einer BOX-Schicht zwischen den Source- und Drain-Gebieten ermöglicht insbesondere die Verwendung von tiefen Hinterschnitten zum Reduzieren des Source-/Drain-Widerstands und zum Schutz vor Salizid-Spike-Defekten bei gleichzeitiger Unterdrückung der Formung einer Grenzschicht, die eine parasitäre Gate-Kanten-Kapazität verursachen kann.
  • 4 stellt ein Verfahren 400 zum Formen eines MOS-Transistors in Übereinstimmung mit einer Ausführungsform der Erfindung dar. 5 bis 9 stellen Strukturen dar, die geformt werden, wenn das Verfahren 400 ausgeführt wird. Die folgende Beschreibung nimmt auf 5 bis 9 Bezug, um die unterschiedlichen Prozessstadien des Verfahrens 400 weiter zu erklären und zu verdeutlichen.
  • Zuerst wird ein vollständig verarmtes Silizium-auf-Isolator (SOI)-Substrat zur Verfügung gestellt (402 in 4). Wie im Stand der Technik gut bekannt ist, umfasst ein SOI-Wafer generell eine Isolierschicht, wie z. B. eine Siliziumoxid (SiO2)-Schicht, zwischen einer dünnen Siliziumschicht und einem Volumen-Siliziumsubstrat. Die Isolierschicht ist deshalb innerhalb des Siliziums „vergraben” und kann als vergrabene Oxid (BOX)-Schicht bezeichnet werden. In alternativen Ausführungsformen können neben SiO2 andere BOX-Schichten ver wendet werden, umfassend, aber nicht beschränkt auf, kohlenstoffdotierte Oxide (CDO), organische Polymere, Perfluorcyclobutan (PFCB), Oxynitride und Fluorsilikatglas (FSG). In einigen Ausführungsformen kann die BOX-Schicht mit einem Dotierstoff, wie z. B. Stickstoff, dotiert sein.
  • 5 stellt einen herkömmlichen SOI-Wafer 500 mit einer BOX-Schicht 502 dar, die zwischen einer dünnen Siliziumschicht 504 und einem Volumen-Siliziumsubstrat 506 geformt ist. Ein oder mehrere integrierte Schaltungsvorrichtungen, wie z. B. Transistoren, können auf der dünnen Siliziumschicht 504 geformt sein. Das Vorhandensein der BOX-Schicht 502 reduziert generell die Kapazität, weshalb die Menge elektrischer Ladung, die jeder Transistor während eines Schaltvorgangs transportieren muss, generell reduziert wird, was den Transistor schneller macht und ihm erlaubt, unter Verwendung von weniger Energie zu schalten. In vielen Fällen können auf SOI-Wafern aufgebaute integrierte Schaltungen schneller sein und weniger Leistung als herkömmliche CMOS-integrierte Schaltungen verbrauchen. Der SOI-Wafer 500 kann ebenfalls STI-Strukturen 508 umfassen, um Vorrichtungen elektrisch zu isolieren, wie z. B. Transistoren, die geformt werden sollen.
  • In Ausführungsformen der Erfindung wird ein mittels eines Separation-durch-Sauerstoffimplantierung (SIMOX)-Verfahrens geformtes, als ein SIMOX-Wafer bekanntes SOI-Substrat bevorzugt, um alle möglichen Kristallgitterfehlanpassungsprobleme während des späteren epitaktischen Wachsens zu vermeiden. Wie im Stand der Technik gut bekannt ist, können alternative SOI-Wafer, so z. B. Smart-Cut-SOI-Wafer, etwas seitlichen Versatz zwischen der BOX-Schicht und dem Siliziumhauptteil haben, auch wenn sie die gleiche Kristallorientierung haben.
  • Transistor-Gate-Stapel für MOS-Vorrichtungen wie PMOS- und/oder NMOS-Vorrichtungen sowie alle notwendigen Abstandshalter werden danach auf dem SOI-Wafer (404) geformt. In herkömmlicher CMOS-Verarbeitung werden sowohl PMOS- als auch NMOS-Transistoren auf demselben Siliziumwafer geformt. Folglich werden einige der Gate-Stapel für den Aufbau von PMOS-Transistoren verwendet, während andere der Gate-Stapel für den Aufbau von NMOS-Transistoren verwendet werden. 6 stellt einen Transistor-Gate-Stapel 600 dar, der auf dem SOI-Wafer 500 zwischen STI-Strukturen 508 geformt wurde. Wie im Stand der Technik gut bekannt ist, umfasst jeder Transistor-Gate-Stapel 600 mindestens eine Gate-Elektrode 602 und ein Gate-Dielektrikum 604. Ein Paar von Abstandshal tern 606 ist üblicherweise an seitlich gegenüberliegenden Seiten des Transistor-Gate-Stapel 600 geformt.
  • In einigen Ausführungsformen kann das Gate-Dielektrikum 604 aus Siliziumdioxid (SiO2), das epitaktisch gewachsen ist, geformt sein. Die Gate-Elektrode 602 kann durch Abscheiden und Ätzen einer Polysiliziumschicht geformt sein. Herkömmliche Photolithographieverfahren können zum Mustern des Polysiliziums verwendet werden, um die Gate-Elektrode 602 zu formen. In dieser Ausführungsform kann der Transistor-Gate-Stapel 600 des Weiteren eine Silizidschicht auf der Polysilizium-Gate-Elektrode (nicht dargestellt) umfassen. So kann z. B. eine Nickelschicht auf dem Transistor-Gate-Stapel 600 abgeschieden und getempert werden, um eine Nickelsilizidschicht zu formen. Herkömmliche Metallabscheideverfahren, so z. B. ein Sputterdepositionsverfahren, können zum Abscheiden der Nickelschicht verwendet werden.
  • In anderen Ausführungsformen kann das Gate-Dielektrikum 604 aus einem high-k-dielektrischen Material geformt sein und die Gate-Elektrode 602 unter Verwendung eines Metalls oder einer Metalllegierung geformt sein. Solche Transistoren sind als High-k-/Metall-Gate-Transistoren bekannt. High-k-dielektrische Materialien, die als das Gate-Dielektrikum 604 genutzt werden können, umfassen, sind aber nicht beschränkt auf, Hafniumoxid, Hafniumsiliziumoxid, Hafniumsiliziumoxinitrid, Lanthanoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, BST, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandiumtantaloxid, Blei-Zink-Niobat und PZT, sowie andere Hafnium (Hf)-basierte oder Zirkonium (Zr)-basierte Materialien. In einige Ausführungsformen kann das high-k-dielektrische Material getempert werden. Metalle oder Metalllegierungen, die als die Gate-Elektrode 602 genutzt werden können, umfassen, sind aber nicht beschränkt auf, Kupfer, Ruthenium, Palladium, Platin, Kobalt, Nickel, Rutheniumoxid, Wolfram, Aluminium, Titan, Tantal, Titannitrid, Tantalnitrid, Hafnium, Zirkonium, ein Metallkarbid oder ein leitendes Metalloxid.
  • In einigen Ausführungsformen kann der High-k-/Metall-Gate-Transistor-Gate-Stapel geformt werden, indem zuerst die Abstandshalter geformt werden. Eine Schicht des high-k-dielektrischen Materials wird dann zwischen den Abstandshaltern abgeschieden und getempert. Schließlich wird eine Schicht aus Metall oder Metalllegierung auf dem high-k-dielektrischen Material abgeschieden und zum Formen einer Metall-Gate-Elektrode planari siert. Ein herkömmliches Verfahren zum chemisch-mechanischen Polieren (CMP) kann zum Planarisieren des abgeschiedenen Metalls genutzt werden.
  • In anderen Ausführungsformen kann der High-k-/Metall-Gate-Transistor-Gate-Stapel geformt werden, indem zuerst das high-k-dielektrische Material auf dem SOI-Wafer abgeschieden wird und das high-k-dielektrische Material getempert wird. Das high-k-dielektrische Material kann danach geätzt werden, um ein Gate-Dielektrikum zu formen. Ein Paar von Abstandshaltern kann an seitlich gegenüberliegenden Kanten des Gate-Dielektrikums geformt werden und eine Schicht aus Metall oder Metalllegierung kann auf dem high-k-dielektrischen Material abgeschieden werden. Die Metallschicht kann danach z. B. durch CMP planarisiert werden, um eine Metall-Gate-Elektrode zu formen.
  • Die Abstandshalter 606 können unter Verwendung eines Materials wie Siliziumnitrid geformt werden. Das Abstandshaltermaterial kann das gleiche sein, unabhängig davon, ob der Transistor-Gate-Stapel 600 aus SiO2/Polysilizium oder High-k-Metall besteht.
  • In einigen Ausführungsformen können ein Source-Gebiet und ein Drain-Gebiet (nicht dargestellt) optional durch Implantierung von Dotierstoffen in Gebiete der dünnen Siliziumschicht 504, die neben den Abstandshaltern 606 sind, geformt werden. Dotierstoffe, die zum Formen der Source- und Drain-Gebiete genutzt werden können, sind im Stand der Technik wohl bekannt, wie z. B. Arsen, Phosphor und/oder Antimon zum Formen von N-Typ-Gebieten und Bor und/oder Aluminium zum Formen von P-Typ-Gebieten. Ein Hochtemperaturtemperverfahren kann zum Aktivieren der Dotierstoffe verwendet werden, um die Formung der Source- und Drain-Gebiete zu vollenden. Die Formung von dotierten Source- und Drain-Gebieten ist nicht notwendig, auch wenn, wie im Stand der Technik bekannt ist, das Vorhandensein von hochgradig dotierten Source- und Drain-Gebieten die nachfolgenden Ätzverfahren unterstützen kann.
  • Nachdem die Transistor-Gate-Stapel und Abstandshalter geformt wurden, wird eine Gruppe von Gate-Stapeln vor nachfolgenden Ätz- und Abscheideverfahren maskiert, die unten beschrieben sind (406). In Übereinstimmung mit der Erfindung sind die Ätz- und Abscheideverfahren, die zum Aufbau von PMOS-Transistoren benötig werden, verschieden von den Ätz- und Abscheideverfahren, die zum Aufbau von NMOS-Transistoren benötigt werden. So sind z. B., wenn die Source- und Drain-Gebiete geformt wurden, die in einem PMOS- Transistor verwendeten Dotierstoffe verschieden von den in einem NMOS-Transistor verwendeten Dotierstoffen, weshalb unterschiedliche Ätzverfahren notwendig sein können. Darüber hinaus sind die Siliziumlegierungen, die in den PMOS-Transistoren zum Vermitteln einer Druckbelastung verwendet werden, verschieden von den Siliziumlegierungen, die in den NMOS-Transistoren zum Vermitteln einer Zugbelastung verwendet werden. Deshalb werden, wenn PMOS-Transistoren in Übereinstimmung mit Ausführungsformen der Erfindung geformt werden, die Transistor-Gate-Stapel für die NMOS-Transistoren mit einem Abdeckmaterial versperrt. In ähnlicher Weise werden, wenn NMOS-Transistoren in Übereinstimmung mit Ausführungsformen der Erfindung geformt werden, die Transistor-Gate-Stapel für die PMOS-Transistoren mit einem Abdeckmaterial versperrt.
  • Materialien, die zum Abdecken einer Gruppe von Transistoren verwendet werden können, umfassen, sind jedoch nicht beschränkt auf, Oxide, Nitride, Oxinitride und andere ähnliche Materialien. In Ausführungsformen der Erfindung kann das Abdeckmaterial über dem SOI-Wafer abgeschieden werden und es können herkömmliche Photolithographieverfahren zum Muster des Abdeckmaterials verwendet werden, um die entsprechenden Transistor-Gate-Stapel freizulegen.
  • Ein isotropes Ätzverfahren wird danach durchgeführt, um wenigstens einen Teilbereich der dünnen Siliziumschicht neben den Abstandshaltern zu entfernen, der mit Gebieten übereinstimmt, auf denen die Source- und Drain-Gebiete geformt werden sollen (408). In Ausführungsformen der Erfindung entfernt das isotrope Ätzverfahren das Silizium bis hinunter zur BOX-Schicht des SOI-Wafers. Das isotrope Ätzverfahren formt ebenfalls Hinterschnittgebiete unterhalb der Abstandshalter. Diese Hinterschnittgebiete können seitlich in der Nähe zu den Kanten des Transistor-Gate-Stapels sein.
  • In einigen Ausführungsformen der Erfindung kann das isotrope Ätzverfahren mittels eines Trockenätzverfahrens unter Verwendung von Schwefelhexafluorid (SF6) und/oder Nitrogentrifluorid (NF3) ausgeführt werden. In alternativen Ausführungsformen kann ein Nassätzverfahren unter Verwendung von Materialien, wie z. B. Tetramethylammoniumhydroxid (TMAH), verwendet werden. Wie durch den Durchschnittsfachmann erkannt wird, können hier ebenfalls alternative isotrope Ätzverfahren verwendet werden.
  • 7 stellt den SOI-Wafer 500 mit den geätzten Source- und Drain-Gebieten dar. Wie gezeigt, ist ein erstes Hohlraumgebiet 700 bis hinunter zur BOX-Schicht 502 geformt, das ein Hinterschnittgebiet 702 unterhalb eines der Abstandshalter 606 umfasst. Eine Innenkante des Hinterschnittgebiets 702 ist seitlich in der Nähe zu einer Kante 704 des Transistor-Gate-Stapels 600. In ähnlicher Weise ist ein zweites Hohlraumgebiet 706 bis hinunter zur BOX-Schicht 502 geformt, das ein Hinterschnittgebiet 708 unterhalb eines anderen der Abstandshalter 606 umfasst. Eine Innenkante des Hinterschnittgebiets 708 ist seitlich in der Nähe zu einer Kante 710 des Transistor-Gate-Stapels 600. Der Teilbereich der dünnen Siliziumschicht 504, der übrig bleibt, formt das Kanalgebiet des MOS-Transistors. Dieses Gebiet wird nun als Kanalgebiet 712 bezeichnet.
  • Als nächstes wird ein anisotropes Ätzverfahren zum Entfernen von Teilbereichen der BOX-Schicht unterhalb der Hohlraumgebiete durchgeführt, die während des isotropen Ätzverfahrens (410) geformt wurden. In Ausführungsformen der Erfindung entfernt das anisotrope Ätzverfahren die BOX-Schicht bis hinunter zum Volumen-Siliziumsubstrat des SOI-Wafers. In einer Ausführungsform kann das anisotrope Ätzverfahren mittels Trockenätzverfahren unter Verwendung von C5F8-Gas ausgeführt werden. Wie für den Durchschnittsfachmann erkennbar ist, können hier ebenfalls alternative anisotrope Ätzverfahren verwendet werden.
  • 8 stellt den SOI-Wafer 500 mit der geätzten BOX-Schicht 502 dar, auf die nachstehend als ein BOX-Gebiet 800 verwiesen wird. Wie gezeigt, schließen das erste Hohlraumgebiet 700 und das zweite Hohlraumgebiet 706 nun die vom Ätzen der BOX-Schicht 502 hinterlassenen Lücken ein. Da das zum Entfernen der BOX-Schicht 502 verwendete Ätzverfahren ein anisotropes Verfahren ist, wird der Teilbereich der BOX-Schicht 502 unterhalb des Kanalgebiets 712 (d. h. das BOX-Gebiet 800) nicht wesentlich entfernt. Des Weiteren kann, wie in 8 gezeigt, das anisotrope Ätzverfahren, das Teilbereiche der BOX-Schicht 502 entfernt, ebenfalls Teilbereiche der STI-Strukturen 508 entfernen.
  • Ein Abscheideverfahren wird danach ausgeführt, um den ersten Hohlraum und den zweiten Hohlraum mit einer geeigneten Siliziumlegierung (z. B. SixYz) zu Pillen, die in der Lage ist, eine Spannung auf das Kanalgebiet des Transistors (412) zu vermitteln. Die abgeschiedene Siliziumlegierung formt die Source- und Drain-Gebiete des MOS-Transistors. In einer Ausführungsform kann ein epitaktisches Abscheideverfahren verwendet werden, um die ersten und zweiten Hohlräume mit der Siliziumlegierung zu füllen. In anderen Ausführungsformen können alternative Abscheideverfahren, so z. B. physikalische Gasphasenabscheidung, chemische Gasphasenabscheidung oder Atomlagenabscheidung zum Abscheiden der Siliziumlegierung in den Hohlräumen verwendet werden. In weiteren Ausführungsformen können Materialien aus Nicht-Siliziumlegierungen verwendet werden, die in der Lage sind, als Source- und Drain-Gebiete zu funktionieren und die in der Lage sind, eine Spannung auf das Kanalgebiet zu vermitteln.
  • Wenn ein PMOS-Transistor geformt wird, kann die Siliziumlegierung, die in die ersten und zweiten Hohlräume abgeschieden wird, ein Material sein, das eine Druckbelastung auf das Kanalgebiet des Transistors vermittelt. In einigen Ausführungsformen kann eine Siliziumgermanium (SiGe)-Legierung verwendet werden. Ein In-situ-Dotierverfahren kann mit der Abscheidung der Siliziumlegierung durchgeführt werden, um ein Dotiermittel, wie z. B. Bor oder Aluminium, in die Siliziumlegierung zum Formen von P-dotierten Gebieten einzuführen.
  • Wenn ein NMOS-Transistor geformt wird, kann die Siliziumlegierung, die in die ersten und zweiten Hohlräume abgeschieden wird, ein Material sein, das eine Zugbelastung auf das Kanalgebiet des Transistors vermittelt. In einigen Ausführungsformen kann eine Siliziumcarbid (SiC)-Legierung verwendet werden. Es kann wieder ein In-situ-Dotierverfahren während der Abscheidung der Siliziumlegierung durchgeführt werden, um ein Dotiermittel, so z. B. Arsen, Phosphor und/oder Antimon, in die Siliziumlegierung zum Formen von N-dotierten Gebieten einzuführen.
  • In Ausführungsformen der Erfindung kann die Abscheidung der Siliziumlegierung fortgesetzt werden, bis erhöhte Source- und Drain-Gebiete geformt sind. Erhöhte Source- und Drain-Gebiete sind im Stand der Technik wohlbekannt und bestehen aus Gebieten aus Siliziumlegierung, die obere Flächen haben, die nicht zur oberen Fläche des Kanalgebiets planar sind. Die erhöhten Source- und Drain-Gebiete erstrecken sich generell über die obere Fläche des Kanalgebiet, wodurch den Source- und Drain-Gebieten ermöglicht wird, eine Spannung von oberhalb des Kanalgebiets zusätzlich zum Aufbringen einer Spannung aus einer Richtung, die auf gleicher Höhe mit dem Kanalgebiet ist, aufzubringen.
  • 9 stellt ein erhöhtes Source-Gebiet 900 und ein erhöhtes Drain-Gebiet 902 dar. Wie beschrieben, werden die Source- und Drain-Gebiete 900/902 durch Abscheiden einer Siliziumlegierung in die vorher ungefüllten ersten und zweiten Hohlraumgebiete 700/708 geformt. Für einen PMOS-Transistor bestehen generell die Source- und Drain-Gebiete 900/902 aus einem SiGe-Material. Für einen NMOS-Transistor bestehen generell die Source- und Drain-Gebiete 900/902 aus einem SiC-Material. Wie gezeigt, sind die oberen Flächen 904 der Source- und Drain-Gebiete 900/902 relativ zu einer oberen Fläche 906 des Kanalgebiets 712 erhöht. Mit der Abscheidung der erhöhten Source- und Drain-Gebiete wird ein im Wesentlichen vollständiger MOS-Transistor 908 geformt. Wie für den Durchschnittsfachmann erkennbar ist, können weitere Elemente geformt werden, um den MOS-Transistor 908 vollständig funktionsfähig zu machen, wie z. B. elektrische Kontakte zu den Source- und Drain-Gebieten 900/902.
  • Die Source- und Drain-Gebiete 900/902 der Erfindung weisen mehrere Vorteile gegenüber herkömmlichen Source- und Drain-Gebieten auf. Aufgrund des Entfernens von Teilbereichen der BOX-Schicht 502 erstrecken sich die Source- und Drain-Gebiete 900/902 zusätzlich zur Erstreckung über das Kanalgebiet 712 unter das Kanalgebiet 712. Das ermöglicht, dass die erfindungsgemäßen Source- und Drain-Gebiete 900/902 eine Spannung von oberhalb, seitlich und von unterhalb auf das Kanalgebiet 712 aufbringen, wodurch die insgesamt aufgebrachte Spannung verbessert wird. Und da sich die Source- und Drain-Gebiete 900/902 bis hinunter zum Volumen-Siliziumsubstrat 506 erstrecken, sind sie relativ größer als herkömmliche Source- und Drain-Gebiete. Das ermöglicht, dass die erfindungsgemäßen Source- und Drain-Gebiete 900/902 mehr Platz für elektrischen Strom zu Verfügung zu stellen, wodurch der elektrische Gesamtwiderstand des MOS-Transistors 908 reduziert wird.
  • Des Weiteren liefern, wie in 9 gezeigt, die erfindungsgemäßen Source- und Drain-Gebiete 900/902 eine geringe Tiefe in der Nähe der Kante des Transistor-Gate-Stapels 600, liefern aber weiterhin eine große Tiefe neben den STI-Strukturen 508. Die geringe Tiefe in der Nähe der Kanten des Transistor-Gate-Stapels 600 verhindert, dass eine Sperrschicht an den vertikalen Kanten der Hinterschnittgebiete 702/708 geformt wird, wodurch die parasitäre Kapazität an der Gate-Kante-Grenzschicht reduziert und der SCE verbessert wird. Das Vorhandensein des BOX-Gebiets 800 zwischen dem Source-Gebiet 900 und dem Drain-Gebiet 902 trägt zum Reduzieren der parasitären Kapazität an der Gate-Kante-Grenzschicht bei, da sich eine Sperrschicht nicht im BOX-Gebiet 800 formen kann. Anders ausgedrückt werden, obwohl der Hinterschnitt tief ist, keine langen vertikalen Wände an jeder Seite des Kanalgebiets 712 geformt, die zur parasitären Kapazität an der Gate-Kante-Grenzschicht beitragen können. Unterdessen minimiert die große Tiefe neben den STI-Strukturen 508 das Risiko von Salizid-Spike-Defekten.
  • Wie für den Durchschnittsfachmann erkennbar ist, stellt deshalb die Fähigkeit, eine geringe Tiefe in der Nähe des Transistor-Gate-Stapels 600 vorzusehen und eine große Tiefe neben den STI-Strukturen 508 vorzusehen, einen zusätzlichen Freiheitsgrad zur Verfügung, um unabhängig voneinander den Source-/Drain-Reihenwiderstand, die Elektronen-/Lochelektronenbeweglichkeit und den SCE zu optimieren und gleichzeitig nach wie vor vor Salizid-Spike-Defekten zu schützen. Dies ermöglicht die Herstellung von Hochleistungs-MOS-Vorrichtungen mit relativ geringen Gate-Längen. Sobald die MOS-Transistoren 908 in Übereinstimmung mit Ausführungsformen der Erfindung geformt sind, kann danach ein normaler CMOS-Ablauf verwendet werden.

Claims (19)

  1. Vorrichtung, aufweisend: einen Gate-Stapel (600), aufweisend eine an einem Gate-Dielektrium (604) angeordnete Gate-Elektrode (602); einen ersten Abstandshalter (606) und einen zweiten Abstandshalter (606), die an seitlich gegenüberliegenden Seiten des Gate-Stapels (600) geformt sind; ein Source-Gebiet (900) in der Nähe zum ersten Abstandshalter; ein Drain-Gebiet (902) in der Nähe zum zweiten Abstandshalter; ein Kanalgebiet (712) unterhalb des Gate-Stapels (600) und flankiert von dem Source-Gebiet und dem Drain-Gebiet; und ein vergrabenes Oxidgebiet (800) unterhalb des Kanalgebiets (712) und flankiert von dem Source-Gebiet und dem Drain-Gebiet, wobei das Source-Gebiet ein erstes Hinterschnittgebiet (702) umfasst, das unterhalb des ersten Abstandshalters (606) ist und seitlich in der Nähe zur Seite des Gate-Stapels (600) ist und wobei das Drain-Gebiet ein zweites Hinterschnittgebiet (708) umfasst, das unterhalb des zweiten Abstandshalters (606) ist und seitlich in der Nähe zur Seite des Gate-Stapels (600) ist.
  2. Vorrichtung nach Anspruch 1, wobei die Gate-Elektrode mindestens eines von Kupfer, Ruthenium, Palladium, Platin, Kobalt, Nickel, Rutheniumoxid, Wolfram, Aluminium, Titan, Tantal, Titannitrid, Tantalnitrid, Hafnium, Zirkonium, einem Metallkarbid und einem leitenden Metalloxid aufweist.
  3. Vorrichtung nach Anspruch 2, wobei das Gate-Dielektrikum ein high-k-dielektrisches Material aufweist, das aus der Gruppe ausgewählt ist, die Hafniumoxid, Hafniumsiliziumoxid, Hafniumsiliziumoxinitrid, Lanthanoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, BST, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandiumtantaloxid, Blei-Zink-Niobat und Blei-Zirkonat-Titanat (PZT) umfasst.
  4. Vorrichtung nach Anspruch 1, wobei das Source-Gebiet und das Drain-Gebiet ein erhöhtes Source-Gebiet und ein erhöhtes Drain-Gebiet aufweisen.
  5. Vorrichtung nach Anspruch 1, wobei das Source-Gebiet und das Drain-Gebiet Siliziumgermanium aufweisen.
  6. Vorrichtung nach Anspruch 1, wobei das Source-Gebiet und das Drain-Gebiet Siliziumkarbid aufweisen.
  7. Vorrichtung nach Anspruch 5 oder 6, wobei das Source-Gebiet und das Drain-Gebiet mit mindestens einem von Bor, Aluminium, Arsen, Phosphor und Antimon dotiert sind.
  8. Vorrichtung nach Anspruch 1, wobei das Source-Gebiet und das Drain-Gebiet eine Siliziumlegierung aufweisen, die in der Lage ist, eine Druckbelastung auf das Kanalgebiet zu vermitteln.
  9. Vorrichtung nach Anspruch 1, wobei das Source-Gebiet und das Drain-Gebiet eine Siliziumlegierung aufweisen, die in der Lage ist, eine Zugbelastung auf das Kanalgebiet zu vermitteln.
  10. Vorrichtung nach Anspruch 1, wobei das vergrabene Oxidgebiet ein Oxid aufweist, das aus der Gruppe ausgewählt ist, die Siliziumdioxid, kohlenstoffdotiertes Oxid, organische Polymere, Perfluorcyclobutan (PFCB), Oxinitride und Fluorsilikatglas (FSG) umfasst.
  11. Vorrichtung nach Anspruch 10, wobei das vergrabene Oxidgebiet mit Stickstoff dotiert sein kann.
  12. Ein Verfahren, aufweisend: Bereitstellen eines SOI-Substrats, das eine zwischen einer ersten Siliziumschicht und einer zweiten Siliziumschicht angeordnete Oxidschicht umfasst; Formen eines Transistor-Gate-Stapels auf der ersten Siliziumschicht; Formen eines Paars von Abstandshaltern an seitlich gegenüberliegenden Seiten des Transistor-Gate-Stapels; isotropes Ätzen freiliegender Teilbereiche der ersten Siliziumschicht neben dem Paar von Abstandshaltern, bis Teilbereiche der Oxidschicht freigelegt sind, wobei das isotrope Ätzen ein Kanalgebiet unterhalb des Transistor-Gate-Stapels formt; anisotropes Ätzen der freiliegenden Teilbereiche der Oxidschicht, bis Teilbereiche der zweiten Siliziumschicht freigelegt sind, wobei das anisotrope Ätzen ein vergrabenes Oxidgebiet unterhalb des Kanalgebiets formt; und Abscheiden einer Siliziumlegierung auf den freiliegenden Teilbereichen der zweiten Siliziumschicht zum Formen eines Source-Gebiets und eines Drain-Gebiets, wobei das isotrope Ätzen ein Paar von Hinterschnittgebieten formt, die unterhalb des Paars von Abstandshaltern und seitlich in der Nähe zu den Seiten des Transistor-Gate-Stapels sind.
  13. Verfahren nach Anspruch 12, wobei die Oxidschicht ein Oxid aufweist, das aus der Gruppe ausgewählt ist, die Siliziumdioxid, kohlenstoffdotiertes Oxid, organische Polymere, PFCB, Oxinitride und FSG umfasst.
  14. Das Verfahren nach Anspruch 12, wobei das Source-Gebiet und das Drain-Gebiet durch das Kanalgebiet und das vergrabene Oxidgebiet voneinander getrennt sind.
  15. Das Verfahren nach Anspruch 12, wobei das Abscheiden der Siliziumlegierung ein Abscheiden von Siliziumgermanium aufweist.
  16. Verfahren nach Anspruch 15, wobei das Abscheiden des Siliziumgermaniums ein Insitu-Dotierverfahren zum Dotieren des Siliziumgermaniums mit mindestens einem von Bor und Aluminium umfasst.
  17. Verfahren nach Anspruch 12, wobei das Abscheiden der Siliziumlegierung Abscheiden von Siliziumkarbid aufweist.
  18. Verfahren nach Anspruch 17, wobei das Abscheiden des Siliziumkarbids ein In-situ-Dotierverfahren zum Dotieren des Siliziumkarbids mit mindestens einem von Arsen, Phosphor und Antimon umfasst.
  19. Verfahren nach Anspruch 15 oder 17, wobei die Siliziumlegierung zum Formen eines erhöhten Source-Gebiets und eines erhöhten Drain-Gebiets abgeschieden wird.
DE112006003402T 2005-12-14 2006-12-06 Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht(Burried Oxide-layer)zwischen den Source- und Drain-Gebieten und Herstellungsverfahren dafür Expired - Fee Related DE112006003402B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/304,351 US7422950B2 (en) 2005-12-14 2005-12-14 Strained silicon MOS device with box layer between the source and drain regions
US11/304,351 2005-12-14
PCT/US2006/047139 WO2007102870A2 (en) 2005-12-14 2006-12-06 Strained silicon mos device with box layer between the source and drain regions

Publications (2)

Publication Number Publication Date
DE112006003402T5 DE112006003402T5 (de) 2008-10-23
DE112006003402B4 true DE112006003402B4 (de) 2010-01-28

Family

ID=38139923

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006003402T Expired - Fee Related DE112006003402B4 (de) 2005-12-14 2006-12-06 Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht(Burried Oxide-layer)zwischen den Source- und Drain-Gebieten und Herstellungsverfahren dafür

Country Status (7)

Country Link
US (1) US7422950B2 (de)
JP (1) JP5122476B2 (de)
KR (1) KR101124920B1 (de)
CN (1) CN101292334B (de)
DE (1) DE112006003402B4 (de)
TW (1) TWI327777B (de)
WO (1) WO2007102870A2 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7465972B2 (en) * 2005-01-21 2008-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High performance CMOS device design
US7422950B2 (en) 2005-12-14 2008-09-09 Intel Corporation Strained silicon MOS device with box layer between the source and drain regions
US7323392B2 (en) * 2006-03-28 2008-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. High performance transistor with a highly stressed channel
US7422960B2 (en) 2006-05-17 2008-09-09 Micron Technology, Inc. Method of forming gate arrays on a partial SOI substrate
KR100725376B1 (ko) * 2006-07-31 2007-06-07 삼성전자주식회사 반도체 장치 및 그 제조 방법
DE102008049733B3 (de) * 2008-09-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors
US8384145B2 (en) * 2009-02-03 2013-02-26 International Business Machines Corporation Non-volatile memory device using hot-carrier injection
US8242559B2 (en) * 2009-04-13 2012-08-14 Globalfoundries Singapore Pte. Ltd. Integrated circuit system with a floating dielectric region and method of manufacture thereof
US20100279479A1 (en) * 2009-05-01 2010-11-04 Varian Semiconductor Equipment Associates, Inc. Formation Of Raised Source/Drain On A Strained Thin Film Implanted With Cold And/Or Molecular Carbon
US8106456B2 (en) * 2009-07-29 2012-01-31 International Business Machines Corporation SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US8283217B2 (en) * 2010-03-04 2012-10-09 International Business Machines Corporation Prevention of oxygen absorption into high-K gate dielectric of silicon-on-insulator based finFET devices
US8389300B2 (en) * 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
CN102237396B (zh) * 2010-04-27 2014-04-09 中国科学院微电子研究所 半导体器件及其制造方法
US8716798B2 (en) 2010-05-13 2014-05-06 International Business Machines Corporation Methodology for fabricating isotropically recessed source and drain regions of CMOS transistors
US8431995B2 (en) * 2010-05-13 2013-04-30 International Business Machines Corporation Methodology for fabricating isotropically recessed drain regions of CMOS transistors
CN102842493A (zh) * 2011-06-20 2012-12-26 中国科学院微电子研究所 一种半导体结构及其制造方法
CN102856197A (zh) * 2011-06-27 2013-01-02 中国科学院微电子研究所 一种半导体结构及其制造方法
KR101865754B1 (ko) * 2011-07-01 2018-06-12 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN102637687B (zh) * 2011-10-17 2015-06-17 上海华力微电子有限公司 基于埋层n型阱的异质结1t-dram结构及其制备方法
CN102543882B (zh) * 2011-11-08 2015-01-21 上海华力微电子有限公司 形成绝缘体上碳硅-锗硅异质结1t--dram结构的方法及形成结构
CN102412204A (zh) * 2011-11-30 2012-04-11 上海华力微电子有限公司 单晶体管dram及其制备方法
CN103681499B (zh) * 2012-09-12 2017-08-01 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN103779219B (zh) * 2012-10-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体器件及半导体器件的制造方法
CN102931092A (zh) * 2012-10-26 2013-02-13 哈尔滨工程大学 一种自对准soi fd mosfet形成方法
US10361270B2 (en) * 2013-11-20 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Nanowire MOSFET with different silicides on source and drain
FR3025941A1 (fr) * 2014-09-17 2016-03-18 Commissariat Energie Atomique Transistor mos a resistance et capacites parasites reduites
JP2017037957A (ja) * 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR3040538A1 (fr) 2015-08-24 2017-03-03 St Microelectronics Crolles 2 Sas Transistor mos et son procede de fabrication
US9893060B2 (en) * 2015-12-17 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9853127B1 (en) 2016-06-22 2017-12-26 International Business Machines Corporation Silicidation of bottom source/drain sheet using pinch-off sacrificial spacer process
US11264477B2 (en) * 2019-09-23 2022-03-01 Globalfoundries U.S. Inc. Field-effect transistors with independently-tuned threshold voltages
CN112765922B (zh) * 2020-12-31 2024-04-19 中国科学院上海微系统与信息技术研究所 采用soi衬底的射频晶体管的仿真模型

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006052379A1 (en) * 2004-11-10 2006-05-18 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100246602B1 (ko) * 1997-07-31 2000-03-15 정선종 모스트랜지스터및그제조방법
US6495402B1 (en) * 2001-02-06 2002-12-17 Advanced Micro Devices, Inc. Semiconductor-on-insulator (SOI) device having source/drain silicon-germanium regions and method of manufacture
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
JP4446690B2 (ja) * 2003-06-27 2010-04-07 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7132338B2 (en) * 2003-10-10 2006-11-07 Applied Materials, Inc. Methods to fabricate MOSFET devices using selective deposition process
US7303949B2 (en) * 2003-10-20 2007-12-04 International Business Machines Corporation High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture
US7195963B2 (en) * 2004-05-21 2007-03-27 Freescale Semiconductor, Inc. Method for making a semiconductor structure using silicon germanium
US7091071B2 (en) * 2005-01-03 2006-08-15 Freescale Semiconductor, Inc. Semiconductor fabrication process including recessed source/drain regions in an SOI wafer
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
WO2007034553A1 (ja) * 2005-09-22 2007-03-29 Fujitsu Limited 半導体装置およびその製造方法
DE102005052055B3 (de) * 2005-10-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Eingebettete Verformungsschicht in dünnen SOI-Transistoren und Verfahren zur Herstellung desselben
US7422950B2 (en) 2005-12-14 2008-09-09 Intel Corporation Strained silicon MOS device with box layer between the source and drain regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006052379A1 (en) * 2004-11-10 2006-05-18 Advanced Micro Devices, Inc. Strained fully depleted silicon on insulator semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
CN101292334A (zh) 2008-10-22
TWI327777B (en) 2010-07-21
CN101292334B (zh) 2012-04-25
JP5122476B2 (ja) 2013-01-16
KR101124920B1 (ko) 2012-03-27
JP2009519610A (ja) 2009-05-14
WO2007102870A3 (en) 2007-12-06
DE112006003402T5 (de) 2008-10-23
TW200742073A (en) 2007-11-01
WO2007102870A2 (en) 2007-09-13
US7422950B2 (en) 2008-09-09
KR20080069683A (ko) 2008-07-28
US20070134859A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
DE112006003402B4 (de) Verspannte Silizium-MOS-Vorrichtung mit BOX-Schicht(Burried Oxide-layer)zwischen den Source- und Drain-Gebieten und Herstellungsverfahren dafür
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE102012111785B4 (de) Herstellverfahren für einen integrierten Halbleiterschaltkreis mit Metall-Gate und integrierter Halbleiterschaltkreis
DE102011090163B4 (de) Halbleiterbauelement mit Austauschgateelektrodenstrukturen und selbstjustierten Kontaktelementen, die durch eine späte Kontaktfüllung hergestellt sind und Herstellungsverfahren dafür
DE102014113741B4 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung mit lateralen fet-zellen und feldplatten
DE102015110636A1 (de) ET-Strukturen und Bildungsverfahren
DE102015114904A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102010037276B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10328577A1 (de) Nichtflüchtige Speicherzelle und Herstellungsverfahren
DE112020000199T5 (de) Transistorkanal mit Vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102020109494B3 (de) Geschnittene metallgate-befüllung mit lücke
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102020114875B4 (de) Finfet-vorrichtung und verfahren
DE102020130156A1 (de) Halbleitervorrichtung und verfahren der herstellung davon
DE112020000212T5 (de) Transistorkanal mit vertikal gestapelten Nanoschichten, die durch finnenförmige Brückenzonen verbunden sind
DE102019113052A1 (de) Halbleiterbauelement und verfahren
DE102010002411A1 (de) Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102021113387A1 (de) Epitaktische merkmale
DE102021116181A1 (de) Transistor-gatestrukturen und verfahren zum bilden derselben
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE112022000493T5 (de) Nanosheet-metall-oxid-halbleiter-feldeffekttransistor mit asymmetrischer schwellenspannung
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee