JP2017516298A - 基板のトレンチ内で誘電体フィールドプレートを製造する方法、対応する基板およびそのような基板を備えたパワートランジスタ - Google Patents

基板のトレンチ内で誘電体フィールドプレートを製造する方法、対応する基板およびそのような基板を備えたパワートランジスタ Download PDF

Info

Publication number
JP2017516298A
JP2017516298A JP2016560779A JP2016560779A JP2017516298A JP 2017516298 A JP2017516298 A JP 2017516298A JP 2016560779 A JP2016560779 A JP 2016560779A JP 2016560779 A JP2016560779 A JP 2016560779A JP 2017516298 A JP2017516298 A JP 2017516298A
Authority
JP
Japan
Prior art keywords
substrate
trench
dielectric
wall
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2016560779A
Other languages
English (en)
Inventor
トラウトマン アヒム
トラウトマン アヒム
トビアス バンツハーフ クリスティアン
トビアス バンツハーフ クリスティアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2017516298A publication Critical patent/JP2017516298A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)
  • Element Separation (AREA)

Abstract

壁部と底部を有するトレンチを備えた基板は、標準構成部品に益々使用されている。ここでの基板は、少なくとも１つの第１の誘電体層からなる誘電体フィールドプレート（８３）を含み、該フィールドプレートはトレンチ（６０）の壁部の下方区域とトレンチの底部とにのみ隣接していることを特徴としている。この基板をパワートランジスタに対して使用した場合、寄生容量を低減させることが可能である。

Description

本発明は、基板のトレンチ内で誘電体フィールドプレートを製造する方法、対応する基板およびそのような基板を備えたパワートランジスタに関している。
従来技術
シリコンベースの基板、例えば炭化ケイ素層含む基板は、標準構成部品のために益々使用されている。例えば金属酸化物半導体トランジスタ、例えばトレンチ型金属酸化物半導体電界効果トランジスタ（トレンチＭＯＳＦＥＴ）として、または絶縁ゲート電極を有するトレンチ型バイポーラトランジスタ（トレンチＩＧＢＴ）として、１．２ｋＶ以上の電圧まで遮断するパワー半導体は、そのような基板を用いて実現される。そのようなパワー半導体は、例えば電動自動車の分野、つまり例えばリチウムイオンセルベースのバッテリーのようなバッテリーを備えた自動車分野において、あるいは太陽光発電システムにおいて使用される。また微小電気機械システムもそのような基板を用いて実現することが可能である。微小電気機械システムについては、この基板はさらに、二酸化ケイ素層、窒化ケイ素層または炭化ケイ素層が堆積されたシリコン層を含み得る。
トレンチＭＯＳＦＥＴを実現するために、例えばその炭化ケイ素が六方晶系の結晶構造を有し、ｎ型ドープされた基板（単結晶ｎ型４Ｈ−ＳｉＣ基板）が用いられる。ｎ型ドープされた炭化ケイ素バッファ層は、炭化ケイ素層と、低濃度にｎ型ドープされた炭化ケイ素ドリフト領域（ｎ型ドリフト領域）との間に配置される。
ｎ型ドープされた４Ｈ−ＳｉＣ基板上には、（中濃度に）ｐ型ドープされた炭化ケイ素層（ｐ−層）が配置されており、この層はエピタキシャル成長若しくは注入可能である。ｐ−層の一部には、より高濃度にｎ型ドープされた炭化ケイ素層（ｎ＋ソース）が配置されており、この層もエピタキシャル成長若しくは注入が可能であり、ソース端子として使用される。この場合、４Ｈ−ＳｉＣ基板の裏側はドレイン端子として使用される。ｎ＋ソースの他に、ｐ＋端子（ｐ＋プラグ）がｐ−層内まで注入される。それによりｐ＋プラグの上側は、ｎ＋ソースの上側に隣接し、ｐ＋プラグは、チャネル電位の決定のために用いることができる。ｐ−層とｎ＋ソースは、ｎ型ドリフト領域を構成する構造部（トレンチ）に亘って配置されている各凹部によって構造化される。
トレンチは、構造化の後でゲート酸化物によってコーティングされてもよい。代替的若しくは付加的に、トレンチの底部において、高濃度ドープの注入が行われてもよい。さらにポリシリコンゲートが、トレンチ内で堆積される。それによりｐ−層において、縦方向のチャネル領域が生じる。このことは、並列に相互接続されたトランジスタにおいて、横方向のチャネル領域を有するトランジスタの場合よりも高いパッケージ密度を可能にさせる。
発明の開示
本発明によれば、基板のトレンチ内で誘電体フィールドプレートを製造するための請求項１に記載の方法が提案される。この方法は、以下のステップを含むことによって特徴付けられる：すなわち、
（ａ）前記トレンチの壁部および底部と、前記トレンチに隣接する前記基板の表面区域とに、誘電体構造部を堆積させるステップであって、前記誘電体構造部に含まれている１つ以上の誘電体材料は、前記壁部、前記底部および前記基板の前記表面区域を形成する１つ以上の材料とは異なったものである、ステップと、
（ｂ）前記トレンチを充填し、かつ前記誘電体構造部を覆い、かつ前記１つ以上の誘電体材料とは異なっているストッパー材料を堆積させるステップであって、前記ストッパー材料も前記基板の１つ以上の材料とは異なったものである、ステップと、
（ｃ）前記ストッパー材料の一部を、第１のエッチング剤を用いて、前記基板の前記表面区域と前記トレンチの前記壁部とを覆う前記誘電体構造部の一部が露出されるように、選択的にエッチバックするステップと、
（ｄ）前記誘電体構造部を、前記第１のエッチング剤とは異なる第２のエッチング剤を用いて、前記基板の表面と前記壁部の上方区域とが露出されるように選択的にエッチバックするステップであって、前記壁部の下方区域および前記底部を覆う前記誘電体構造部の残余部分は残留されるものである、ステップと、
（ｅ）前記ストッパー材料の残余部分を、前記第２のエッチング剤とは異なる第３のエッチング剤を用いて選択的にエッチバックするステップである。
本発明による方法を用いることにより、誘電体フィールドプレートが初めて基板のトレンチ内で製造可能となる。この場合の誘電体フィールドプレートは、少なくとも１つの誘電体層を含むが、しかしながらこの誘電体層は、トレンチの底部と、トレンチの底部から延びるトレンチの壁部部分とを覆っているだけである。誘電体層によって覆われたトレンチ壁部の部分の高さは、具体的な用途に依存して変化し、つまり例えばパワートランジスタの所望の設計に依存する。しかしながらこの場合誘電体層は、壁部全体を覆うことはないが、それによって表面から当該誘電体層部分まで延在する壁部の部分領域は常に露出されたままである。
ステップ（ａ）では、少なくとも１つの誘電体層又は誘電体層のスタックが基板上に堆積される。この場合誘電体層は、少なくともトレンチの壁部および底部を覆い、好ましくは基板の表面も覆う。ステップ（ｂ）では、トレンチの少なくとも残留容積が、一時的なマスキングとして用いられる材料によって完全に充填されることが行われ、好ましくは基板の表面も、一時的なマスキングとして用いられる材料によって覆われる。この材料（本願ではストッパー材料とも称する）は、少なくとも１つの誘電体層の材料とは異なっている。この場合の具体的なストッパー材料の選択は、ステップ（ｃ）から（ｅ）の主旨において選択的に作用するエッチング剤が可用であることに依存する。一方では、このストッパー材料のために、最初に使用され、少なくともトレンチの壁部や底部を覆っている誘電体材料は同時にエッチング除去しない第１のエッチング剤が与えられる必要がある。他方では、この過程は、逆に、誘電体材料のバックエッチングに対しても当て嵌まる。選択された誘電体材料は、第１のエッチング剤に対しては十分に不活性である必要があり、つまり第１のエッチング剤を用いた場合には緩慢なエッチングしかできない必要がある。同時に誘電体材料に対しては、さらなる（別の第２の）エッチング剤が与えられるべきである。このさらなるエッチング剤は、引き続き使用されるが、基板の１つの材料（または複数の材料）およびストッパー材料を同時にエッチング除去しない。換言すれば、最初に使用される第１のエッチング剤は、ストッパー材料に対して選択的な腐食性を有し、誘電体層はエッチングせず、引き続き使用される第２のエッチング剤は、誘電体材料に対して選択的な腐食性を有し、少なくとも基板の１つの材料（若しくは複数の材料）はエッチングしない。最後にこのストッパー材料に対して、さらに別の（第３の）エッチング剤を与える必要があり、この第３のエッチング剤は、誘電体材料も基板の１つの材料（若しくは複数の材料）もエッチングしない。そのためストッパー材料の残余部分を除去することができる。第１のエッチング剤と第３のエッチング剤は、同一でもよいし、あるいは異なっていてもよい。また第２のエッチング剤がストッパー材料もエッチングしないことも可能である。ここでの選択的とは、それぞれ選択的な腐食性のエッチング剤に対するストッパー材料若しくは誘電体層のエッチング速度が、それぞれエッチングされない１つ以上の材料に対するエッチング速度から少なくとも係数２だけ、好ましくは係数５だけ、より好ましくは係数１０だけ、特に好ましくは係数５０だけ異なっていることを意味する。特に好ましくは、エッチングされるべきではないが侵食可能な１つ（若しくは複数）の材料のエッチング速度はゼロに等しい。このエッチング速度は、時間当たりのエッチング除去量を表し、例えば毎分あたりナノメートル若しくは毎秒あたりオングストロームの単位で与えられる。従来から半導体技法において多く使われてきた材料、特に誘電体、半導体および金属に対しては、多くのエッチング方法が公知で開発もされてきており、それらは当業者によって第１の誘電体層とストッパー材料に対する材料の組み合わせの決定の際に考慮されるであろう。例えば、当業者はこの選択の際に、最初に第１の誘電体層に対して通常の誘電体材料を選択し、トレンチの壁部および底部を形成する１つまたは複数の材料はエッチングしない実績のあるエッチング方法の存在に対して進めることも可能である。その後ストッパー材料を当業者は次のように選択する。すなわち誘電体材料に対するエッチング方法に比べて少なくとも十分に不活性であり、加えて誘電体材料もトレンチの壁部および底部を形成する１つまたは複数の材料も侵食することのない、当該ストッパー材料に対するエッチング方法が存在するように選択する。誘電体、半導体材料および金属に対して適しているエッチング方法（特にドライおよびウェットエッチング）は、多くの基本文献から援用することができるので、ここでの詳細な説明は省く。
好ましい実施形態によれば、前記誘電体材料は、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、真性ポリシリコンカーバイド（ＳｉＣ）および熱酸化ポリシリコンを含む材料群から選択され得る。
前記壁部、前記底部および前記トレンチに隣接する基板の表面区域を形成する材料は、さらなる誘電体材料であってもよい。前記さらなる誘電体材料も、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、真性ポリシリコンカーバイド（ＳｉＣ）および熱酸化ポリシリコンを含む材料群から選択され得る。
前記基板を、パワートランジスタのために用いる場合には、前記さらなる誘電体材料は、好ましくはゲート誘電体の部分を表していてもよい。
前記ストッパー材料は、誘電体、半導体または金属を含む材料群から選択され得る。
前記トレンチおよび前記誘電体構造部の残余部分は、Ｕ字形状であってもよい。
本発明のさらなる態様は、壁部と底部とを有するトレンチを備えた基板の提供にある。この本発明によって提案される基板は、当該基板が少なくとも１つの第１の誘電体層からなる誘電体フィールドプレートを有し、前記誘電体フィールドプレートは、前記トレンチの前記壁部の下方区域と、前記トレンチの前記底部にのみ隣接していることを特徴としている。この基板は、特に前述した方法を介して得ることができる。
一実施形態によれば、この基板は、炭化ケイ素層とｐ型ドープされた炭化ケイ素層とを含み、前記ｐ型ドープされた炭化ケイ素層は、前記炭化ケイ素層上に直接配置されており、前記トレンチは、前記ｐ型ドープされた炭化ケイ素層を通って前記炭化ケイ素層内まで延在し、前記前記誘電体フィールドプレートは、前記トレンチの前記炭化ケイ素層によって形成される前記壁部の下方区域と、前記トレンチの前記底部とにのみ隣接している。
そのように誘電体材料で被覆したトレンチを備えた基板は、種々異なるパワー電子素子に使用可能である。別の適用例は、微小電気機械システム（ＭＥＭＳ）である。パワートランジスタに対する適用例は、例えばトレンチＭＯＳＦＥＴやトレンチＩＧＢＴなどのようなＭＯＳトランジスタを含む。そのようなトランジスタでは、少なくとも１つの誘電体層がフィールドプレートとして用いられる。そのようなフィールドプレートの配置構成は、ゲート酸化物を有するパワートランジスタのための基板を用いた場合、特にトレンチ壁部からトレンチ底部への移行部におけるフィールドラインの圧縮に対抗する。それにより、遮断時の高い電界強度と、それに伴うゲート酸化物若しくはゲート酸化物の高い負荷による電気的な絶縁破壊とが回避され、ひいてはパワートランジスタの寿命期間の減少が回避され得る。加えてフィールドプレートも、高速なスイッチング過程と、スイッチングの際の比較的少ない電力損失（充填切り換え損失）を可能にさせ、これらも寿命期間にとって有益となる。
最後に、本発明の態様は、本発明によって提供される基板を備えたパワートランジスタにも関している。
本発明の好ましい改善構成は、従属請求項に記載されており、さらなる以下の説明からも引き出すことができる。
以下では本発明の実施形態を、図面並びに以下の記載に基づいて詳細に説明する。
トレンチを備えた例示的な基板を示した図 基板の表面、トレンチの壁部および底部に誘電体層を備えた図１による例示的な基板を示した図 トレンチが充填されるように誘電体層上に堆積されるストッパー材料を備えた図２による例示的な基板を示した図 基板の表面上の誘電体層が露出するまでストッパー材料が選択的にエッチバックされた図３による例示的な基板を示した図 トレンチの上方壁部区域が露出するまで誘電体層が選択的にエッチバックされた図４による例示的な基板を示した図 ストッパー材料がトレンチから完全に除去された本発明によって提案された基板の実施形態を示した図 その上に誘電体層が配置され、これが別のさらなる誘電体層上に配置されるさらなる誘電体層を備えた層スタックを含んでいる、図１による例示的な基板を示した図 トレンチが充填されるように誘電体層上に堆積されるストッパー材料を備えた図７による例示的な基板を示した図 誘電体層が露出するまでストッパー材料が選択的にエッチバックされた図８による例示的な基板を示した図 トレンチの上方壁部区域においてさらなる誘電体層が露出するまで誘電体層が選択的にエッチバックされた図９による例示的な基板を示した図 ストッパー材料がトレンチから完全に除去された本発明によって提案された基板のさらなる実施形態を示した図 本発明によって提案された金属酸化物半導体電界効果トランジスタの実施形態を示した図
発明を実施するための形態
図１乃至図５には、基板のトレンチ内で誘電体フィールドプレートを製造する前と製造中の基板の例示的な構造が示されており、それによって本発明によって提案される方法の実施形態の概略的なステップ並びに中間生成物が視覚化されている。
図１には、２つのトレンチ６０を備えた１つ以上の材料からなる例示的な基板１０が示されている。これらのトレンチは、好ましくはＵ字形状を有している。これらのトレンチ６０は、基板１０の表面１１に対して実質的に垂直な壁部６１と、基板１０の表面１１に対して実質的に平行な底部６２とを備えるように成形されている。
図２には、唯一の誘電体層８０として構成された誘電体材料からなる誘電体構造部を備えた図１による例示的な基板が示されている。この誘電体層８０は、適合するように被着されている。この誘電体層８０の一部は、トレンチに隣接している基板１０の表面区域１１上に堆積されている。この誘電体層８０のさらなる部分８２は、トレンチの壁部６１の上方区域上に堆積されている。この誘電体層８０の残余部分８３は、トレンチの壁部６１の下方区域上およびトレンチの底部６２上に堆積される。誘電体材料は、エッチング剤が侵入可能である基板の１つ若しくは複数の材料を考慮して次のように選択される。すなわち、少なくとも１つのエッチング剤に関して、誘電体材料のエッチング速度が、１つ若しくは複数の材料のエッチング速度よりも大きくなるように選択される。これらのエッチング速度の比は、例えば２，５，１０または１００に等しいものであってもよい。この誘電体材料は、基板の１つの材料（若しくは複数の材料）に対して選択的にエッチング可能であるとも称する。それは１つの材料（若しくは複数の材料）に対して選択的な腐食性を有している。この場合のこの１つの材料若しくは複数の材料は、少なくとも基板の表面並びにトレンチの壁部と底部を形成している。誘電体構造部が異なる誘電体層を含んでいるならば、全ての誘電体層は、基板の１つの材料（若しくは複数の材料）に対して選択的にエッチング可能でなければならない。
この誘電体材料は、例えば二酸化ケイ素、窒化ケイ素、酸化アルミニウム、真性ポリシリコンカーバイドおよび熱酸化ポリシリコンであってもよい。
例えばポリシリコンからなる誘電体層を、フッ化水素酸（ＨＦ）を用いて、湿式化学エッチング法によってエッチングしてもよい。もちろん、このエッチング方法は、誘電体層の真下にある基板材料を侵食してはならない。それ故にエッチング剤もこれらの基板材料に対しては、引き続き上述してきた意味の上でも選択的な腐食性でなければならない。これは例えば、これらの基板領域が炭化ケイ素からなっている場合に当て嵌まる。
図３には、ストッパー材料９０を備えた図２による例示的な基板が示されており、このストッパー材料は、当該ストッパー材料が基板の１つの材料（若しくは複数の材料）と誘電体材料とを考慮して次のように選択されるという意味では、すなわち、少なくとも１つの他のエッチング剤に関して、当該ストッパー材料のエッチング速度が、基板の１つの材料（若しくは複数の材料）のエッチング速度よりも第１の係数分だけ大きく、かつ誘電体材料のエッチング速度よりも第２の係数分だけ大きくなるように選択される、という意味では、基板の１つの材料（若しくは複数の材料）と誘電体材料とは異なっている。前記第１および第２の係数は、同じであってもよいし異なっていてもよい。例えば前記第１および第２の係数に対する例示的な値として、２，５，１０および１００が挙げられる。それにより、このストッパー材料９０は、少なくとも１つの他のエッチング剤を用いて選択的にエッチング可能となる。この少なくとも１つの他のエッチング剤は、ストッパー材料を有意にエッチングするが、誘電体層８０、つまり誘電体材料と、基板１０は全くエッチングしないか、わずかしかエッチングしない。このストッパー材料も、基板の１つの材料（若しくは複数の材料）および誘電体材料に対して選択的にエッチング可能であるとも称する。それは、基板の１つの材料（若しくは複数の材料）および誘電体材料に対して選択的な腐食性を有している。誘電体構造部が異なる誘電体層を含むならば、ストッパー材料は、これらの誘電体層の全てに対して選択的にエッチング可能でなければならない。
ストッパー材料９０は、誘電体層８０上に堆積される。ストッパー材料９０の第１の部分９１は、それらがトレンチ６０内へ完全に充填されるように堆積される。ストッパー材料９０の第２の部分９２は、トレンチに隣接する基板１０の表面区域１１上に配置された誘電体層８０の部分の上と、充填されたトレンチ６０上に堆積される。ポリシリコンからなるストッパー材料の場合には、他の選択的な腐食性のエッチング剤は、例えばフッ化アンモニウム（ＮＨ４Ｆ）と硝酸（ＨＮＯ３）からなる混合物であってもよい。これは付加的に水分を含み得る。
ストッパー材料は、金属、例えばタングステンなどであってもよい。さらにストッパー材料は、二酸化ケイ素、窒化ケイ素、酸化アルミニウム、真性ポリシリコンカーバイドおよび熱酸化ポリシリコンなどの材料から選択されたものであってもよい。この場合、少なくとも１つの第２のエッチング剤に対するエッチング速度に関する誘電体材料との相違性は考慮しなければならない。
図４には、図３による例示的な基板が示されている。ここではストッパー材料９０の第２の部分９２が、他のエッチング剤（このエッチング剤はエッチング順序に基づいて第１のエッチング剤とも称する）を用いて選択的にエッチバックされている。それにより、トレンチ６０に隣接する基板１０の表面区域１１上に配置された誘電体層８０の部分が露出する。同様にトレンチ６０の壁部６１の上方区域上に堆積されている、誘電体層８０のさらなる部分８２の少なくとも１つの上側も露出する。この時点からは誘電体層８０の前記部分とさらなる部分は、エッチング剤にとって侵入可能となる。
図５には、図４による例示的な基板が示されており、ここでは誘電体層８０の残余部分８２とさらなる部分８１とが、エッチング剤（このエッチング剤は、エッチング順序に基づき第２のエッチング剤とも称される）を用いて選択的にエッチバックされており、それによって、トレンチ６０の壁部６１の上方区域が露出されている。なおそこでは例示的なＵ字形状の部分８３は残留する。図示の例では、トレンチ６０の壁部６１の上方半部が露出されており、一方トレンチ６０の壁部６１の下方半部は、引き続き誘電体層によって覆われている。別の実施形態によれば、トレンチ６０の壁部６１の上方２／３が露出される。トレンチ型パワートランジスタ用の基板が使用される場合には、例えば縦方向のチャネル領域が形成される層または部分層が露出される。
図６には、本発明によって提案された基板の実施形態が示されている。この例示的な基板は、トレンチ６０が形成されている炭化ケイ素層と、このトレンチの壁部６１の下方区域において当該トレンチの底部６２上に配置された誘電体フィールドプレート８３とを含んでおり、そのため、前記壁部６１の上方区域は、誘電体フィールドプレートによって覆われていない。
この基板は、例えば、図５による例示的な基板のストッパー材料９０の第１の部分９１も、第１のエッチング剤を用いて完全に選択的にエッチバックするようにして製造されてもよい。それにより、トレンチ６０の底部６２における誘電体層８０のエッチングから残った部分８３が露出される。その後でこの誘電体層８０の残余部分８３は、誘電体フィールドプレートとして用いられる。第１のエッチング剤の代わりに、異なる第３のエッチング剤を、ストッパー材料９０の残余部分の除去に使用することも可能である。それにより、第１のエッチング剤は、ストッパー材料９０に対してだけ選択的な腐食性であればよく、誘電体層８０に対して腐食性である必要はない。
誘電体フィールドプレートの部分８３の上方には、ゲート電極５０が配置され得る。
図７、図８、図９および図１０には、基板のトレンチ内でフィールドプレートを製造中のさらなる例示的な基板の例示的な構造が示されており、それによって本発明によって提案される方法のさらなる実施形態の概略的なステップ並びに中間生成物が視覚化されている。
図７には、２つのトレンチ６０の壁部と底部並びに基板の表面を形成する、基板の一部として、２つの誘電体層の層スタックを備えたさらなる例示的な基板が示されている。ここでは誘電体材料からなる誘電体層８０は、該誘電体層８０に隣接するさらなる誘電体材料からなるさらなる誘電体層１００を含む層スタック上にコンフォーマルに被着されている。この層スタックは、少なくともさらなる誘電体層１００を含み、この場合誘電体層８０をエッチングする第２のエッチング剤は、前記さらなる誘電体層１００をエッチングしないかまたはごくわずかしかエッチングしない。さらなる誘電体層１００によって誘電体層８０から分離されている、層スタックの別のさらなる誘電体層１１０は任意である。この別のさらなる誘電体層１１０は、それが存在する場合には、誘電体層８０と同じ誘電体（誘電体材料）を含む。
図８には、トレンチ６０を完全に充填するように誘電体層８０上に堆積されたストッパー材料９０を備えた図７による例示的な基板が示されている。このストッパー材料９０の第１の部分９１は、トレンチ６０が充填されるように当該トレンチ６０内部に堆積されている。ストッパー０材料９０の第２の部分９２は、誘電体層８０のさらなる部分８１と、充填されたトレンチ６０上に堆積される。
このストッパー材料は、当該ストッパー材料が複数の誘電体材料を考慮して次のように選択されるという意味では、すなわち、少なくとも１つの第１のエッチング剤に関して、当該ストッパー材料のエッチング速度が、１つの誘電体材料のエッチング速度よりも大きく、かつ異なる誘電体材料のエッチング速度よりも大きくなるように選択される、という意味では、これらの誘電体材料とは異なっている。１つの誘電体材料は、異なる誘電体材料を考慮して次のように選択される、すなわち少なくとも１つの（他の）第２のエッチング剤に関して、１つの誘電体材料のエッチング速度が、異なる誘電体材料のエッチング速度よりも大きくなるように選択される。例示的なエッチング速度比は、２，５，１０および１００である。
従ってストッパー材料９０は、少なくとも１つの第１のエッチング剤で選択的にエッチングでき、このエッチング剤は、ストッパー材料は有意にエッチングするが、しかしながら誘電体層８０とさらなる誘電体層１００は全くエッチングしないかまたは僅かしかエッチングしない。
図９には、ストッパー材料９０が、第２のエッチング剤を用いて選択的にエッチバックされる図８による例示的な基板が示されており、これによって基板１０の表面１１上に配置された誘電体層８０の一部８１が露出される。
図１０には、誘電体層８０の残余部分８２とさらなる部分８１とが、第１のエッチング剤を用いて選択的にエッチバックされた図９による例示的な基板が示されており、それによって、基板１０の表面１１上でトレンチ６０の壁部６１の上方区域におけるさらなる誘電体層１００が露出される。
図１１は、本発明によって提案された基板のさらなる実施形態が示されている。このさらなる例示的な基板は、トレンチ６０を形成する炭化ケイ素層と、誘電体フィールドプレート８３とを含み、この誘電体フィールドプレート８３は、トレンチ６０の壁部の下方区域においてトレンチ６０の底部上でさらなる誘電体層１００上に配置され、誘電体層８０に隣接している。それにより、前記壁部の上方区域６１において、上方の層１００は、誘電体フィールドプレートによって覆われない。この場合このさらなる誘電体層１００は、別のさらなる誘電体層１１０上に配置されている。
この基板は、例えば次のようにして製造されてもよい。すなわち図１０による例示的な基板のストッパー材料９０の第１の部分９１も別の選択的な腐食性のエッチング剤を用いて完全に選択的にエッチバックされるようにして製造されてもよい。それにより、トレンチ６０の底部６２における誘電体層８０のエッチングからの残余部分８３が露出される。その後この誘電体層８０の残余部分８３は、誘電体フィールドプレートとして使用可能である。
図１２には、金属酸化物半導体電界効果トランジスタの断面が示されており、この電界効果トランジスタのゲート電極５０は、基板１０のトレンチ内で誘電体フィールドプレート８３として用いられる誘電体層の残余部分８３の上に部分的に配置されている。この基板は、ドレイン電極５と、その上に配置されたウェハ基板１５と、該ウェハ基板１５上に配置されｎ型ドープされエピタキシャル成長された炭化ケイ素ドリフト領域１２と、該炭化ケイ素ドリフト領域１２上に配置されｐ型ドープされた炭化ケイ素層２０と、ｎ型ドープされた炭化ケイ素層３０（ｎ＋ソース）とを含む。トレンチの側壁は、ｐ型ドープされた炭化ケイ素層２０の一部とｎ型ドープされた炭化ケイ素層３０の一部とを含む。それぞれ２つの隣接するトレンチの１つにおいて、壁部の下方区域における底部には、誘電体層のそれぞれ１つの残余部分８３が、フィールドプレートとして誘電体層のスタック上に配置され、それらはトレンチ６０内で各ゲート電極５０を取り囲み、それに対してフィールドプレートは、各ゲート電極を、炭化ケイ素ドリフト領域１２内のトレンチ６０の領域内でのみ取り囲む。ゲート電極５０の配置構成によって、ｐ型ドープされた炭化ケイ素層２０内で縦方向のチャネル領域２５が生じる。ｐ＋プラグ４０は、この場合隣接するトレンチ間の基板表面領域において、炭化ケイ素ドリフト領域１２内に部分的に侵入するように埋没してｐ型ドープされた炭化ケイ素層２０内へ注入される。このｐ＋プラグ４０には、ソース電極３５が接続されている。フィールドプレート自体は、誘電体層のスタックとして構成されていてもよい。

Claims (10)

  1. 基板（１０）のトレンチ（６０）内で誘電体フィールドプレート（２００）を製造する方法であって、
    前記方法は、
    （ａ）前記トレンチの壁部（６１）および底部（６２）上に、及び前記トレンチに隣接する前記基板（１０）の表面区域（１１）上に、誘電体構造部を堆積させるステップであって、前記誘電体構造部に含まれている１つ以上の誘電体材料は、前記壁部（６１）、前記底部（６２）および前記基板の前記表面区域を形成する１つ以上の材料とは異なったものである、ステップと、
    （ｂ）前記トレンチ（６０）を充填し、かつ前記誘電体構造部を覆い、かつ前記１つ以上の誘電体材料とは異なっているストッパー材料（９０）を堆積させるステップであって、前記ストッパー材料（９０）も前記基板の１つ以上の材料とは異なったものである、ステップと、
    （ｃ）前記ストッパー材料（９０）の一部を、第１のエッチング剤を用いて、前記基板の前記表面区域と前記トレンチの前記壁部とを覆う前記誘電体構造部の一部が露出されるように、選択的にエッチバックするステップと、
    （ｄ）前記誘電体構造部を、前記第１のエッチング剤とは異なる第２のエッチング剤を用いて、前記基板の表面と前記壁部（６１）の上方区域とが露出されるように選択的にエッチバックするステップであって、前記壁部（６１）の下方区域および前記底部（６２）を覆う前記誘電体構造部の残余部分（８３）は残留されるものである、ステップと、
    （ｅ）前記ストッパー材料（９０）の残余部分を、前記第２のエッチング剤とは異なる第３のエッチング剤を用いて選択的にエッチバックするステップと、を含むことを特徴とする方法。
  2. 前記誘電体材料は、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、真性ポリシリコンカーバイド（ＳｉＣ）および熱酸化ポリシリコンを含む材料群から選択される、請求項１記載の方法。
  3. 前記壁部（６１）、前記底部（６２）、および前記トレンチに隣接する基板の表面区域を形成する材料は、さらなる誘電体材料である、請求項１または２記載の方法。
  4. 前記さらなる誘電体材料は、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、真性ポリシリコンカーバイド（ＳｉＣ）および熱酸化ポリシリコンを含む材料群から選択される、請求項３記載の方法。
  5. 前記ストッパー材料（９０）は、誘電体、半導体または金属を含む材料群から選択される、請求項１から４いずれか１項記載の方法。
  6. 前記トレンチおよび前記誘電体構造部の残余部分は、Ｕ字形状である、請求項１から５いずれか１項記載の方法。
  7. 前記第１のエッチング剤および前記第３のエッチング剤は、同一である、請求項１から６いずれか１項記載の方法。
  8. 壁部（６１）と底部（６２）とを有するトレンチ（６０）を備えた基板（１０）であって、
    前記基板（１０）は、少なくとも１つの第１の誘電体層（８０）からなる誘電体フィールドプレート（２００）を有しており、前記誘電体フィールドプレート（２００）は、前記トレンチ（６０）の前記壁部（６１）の下方区域と、前記トレンチ（６０）の前記底部（６２）とにのみ隣接していることを特徴とする基板（１０）。
  9. 前記基板（１０）は、炭化ケイ素層（１２）とｐ型ドープされた炭化ケイ素層（２０）とを含み、前記ｐ型ドープされた炭化ケイ素層（２０）は、前記炭化ケイ素層（１２）上に直接配置されており、前記トレンチ（６０）は、前記ｐ型ドープされた炭化ケイ素層（２０）を通って前記炭化ケイ素層（１２）内まで延在し、前記前記誘電体フィールドプレート（２００）は、前記トレンチ（６０）の前記炭化ケイ素層（１２）によって形成される前記壁部（６１）の下方区域と、前記トレンチ（６０）の前記底部（６２）とにのみ隣接している、請求項８記載の基板（１０）。
  10. 請求項８または９記載の誘電体フィールドプレート（２００）を備えた基板（１０）を含んでいることを特徴とするパワートランジスタ。
JP2016560779A 2014-04-03 2015-03-09 基板のトレンチ内で誘電体フィールドプレートを製造する方法、対応する基板およびそのような基板を備えたパワートランジスタ Ceased JP2017516298A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014206361.2A DE102014206361A1 (de) 2014-04-03 2014-04-03 Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat
DE102014206361.2 2014-04-03
PCT/EP2015/054821 WO2015150023A1 (de) 2014-04-03 2015-03-09 Verfahren zur herstellung einer dielektrischen feldplatte in einem graben eines substrats, entsprechende substrat und leistungstransistor

Publications (1)

Publication Number Publication Date
JP2017516298A true JP2017516298A (ja) 2017-06-15

Family

ID=52629591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560779A Ceased JP2017516298A (ja) 2014-04-03 2015-03-09 基板のトレンチ内で誘電体フィールドプレートを製造する方法、対応する基板およびそのような基板を備えたパワートランジスタ

Country Status (5)

Country Link
US (1) US9972690B2 (ja)
EP (1) EP3127161A1 (ja)
JP (1) JP2017516298A (ja)
DE (1) DE102014206361A1 (ja)
WO (1) WO2015150023A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201607672D0 (en) * 2016-05-03 2016-06-15 Rolls Royce Plc A signal transmitting component
CN108206135B (zh) * 2016-12-20 2020-08-04 中芯国际集成电路制造(上海)有限公司 一种沟槽型igbt及其制造方法和电子装置
CN110767740B (zh) * 2018-07-27 2021-10-15 无锡华润上华科技有限公司 半导体器件及其制造方法
US10712500B2 (en) * 2018-10-17 2020-07-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
CN112993006B (zh) * 2019-12-12 2022-08-12 珠海格力电器股份有限公司 一种终端结构、其制作方法及电子器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339636A1 (en) * 2009-12-28 2011-06-29 STMicroelectronics Srl Power semiconductor device and manufacturing method
JP2011216651A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置の製造方法
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP2014056912A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262453B1 (en) 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
GB0405325D0 (en) * 2004-03-10 2004-04-21 Koninkl Philips Electronics Nv Trench-gate transistors and their manufacture
JP2009026809A (ja) * 2007-07-17 2009-02-05 Toyota Motor Corp 半導体装置とその製造方法
US8198678B2 (en) 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
EP2472573A1 (en) * 2011-01-04 2012-07-04 Nxp B.V. Vertical transistor manufacturing method and vertical transistor
US8836024B2 (en) * 2012-03-20 2014-09-16 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same
JP6299102B2 (ja) * 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6048317B2 (ja) * 2013-06-05 2016-12-21 株式会社デンソー 炭化珪素半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339636A1 (en) * 2009-12-28 2011-06-29 STMicroelectronics Srl Power semiconductor device and manufacturing method
JP2011216651A (ja) * 2010-03-31 2011-10-27 Renesas Electronics Corp 半導体装置の製造方法
JP2012064849A (ja) * 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP2014056912A (ja) * 2012-09-12 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
EP3127161A1 (de) 2017-02-08
US9972690B2 (en) 2018-05-15
US20170117369A1 (en) 2017-04-27
WO2015150023A1 (de) 2015-10-08
DE102014206361A1 (de) 2015-10-08

Similar Documents

Publication Publication Date Title
US9087870B2 (en) Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same
US10170497B2 (en) Method for manufacturing an electronic device and method for operating an electronic device
JP5519902B2 (ja) リセスチャネルを有するトランジスタ及びその製造方法
US8735978B2 (en) Semiconductor devices having reduced gate-drain capacitance
KR101961235B1 (ko) 두꺼운 트렌치 바텀 산화물을 구비하는 모스펫 장치
US20080261358A1 (en) Manufacture of Lateral Semiconductor Devices
US9972690B2 (en) Method for producing a dielectric field plate in a substrate trench, a corresponding substrate, and a power transistor
JP2008536329A (ja) 半導体デバイスおよびその製造方法
CN110660793A (zh) 半导体装置
US8652933B2 (en) Semiconductor structure having wide and narrow deep trenches with different materials
US20130224944A1 (en) Methods for fabricating integrated circuits using tailored chamfered gate liner profiles
US20240047573A1 (en) Transistor device having a field plate
KR101968825B1 (ko) 두 층을 포함하는 전계 전극을 갖는 트랜지스터 디바이스
US11227945B2 (en) Transistor having at least one transistor cell with a field electrode
JP5446297B2 (ja) 半導体装置の製造方法
US9847347B1 (en) Semiconductor structure including a first transistor at a semiconductor-on-insulator region and a second transistor at a bulk region and method for the formation thereof
US9960275B1 (en) Method of fabricating air-gap spacer for N7/N5 finFET and beyond
JP4624084B2 (ja) 半導体装置とその製造方法
US20190131177A1 (en) Field-effect transistors with fins having independently-dimensioned sections
US10636901B2 (en) Method for producing a substrate, substrate, metal-oxide-semiconductor field-effect transistor with a substrate, micro-electromechanical system with a substrate, and motor vehicle
JP2006093506A (ja) 絶縁ゲート型半導体装置およびその製造方法
CN103972101A (zh) 用于产生具有垂直电介质层的半导体器件的方法
JP2010177474A (ja) 半導体装置の製造方法
JP2006140277A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180625

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20181029