DE19911731C2 - Gedruckte Leiterplatte - Google Patents

Gedruckte Leiterplatte

Info

Publication number
DE19911731C2
DE19911731C2 DE19911731A DE19911731A DE19911731C2 DE 19911731 C2 DE19911731 C2 DE 19911731C2 DE 19911731 A DE19911731 A DE 19911731A DE 19911731 A DE19911731 A DE 19911731A DE 19911731 C2 DE19911731 C2 DE 19911731C2
Authority
DE
Germany
Prior art keywords
layer
printed circuit
circuit board
earth
voltage supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19911731A
Other languages
English (en)
Other versions
DE19911731A1 (de
Inventor
Takashi Harada
Hideki Sasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE19911731A1 publication Critical patent/DE19911731A1/de
Application granted granted Critical
Publication of DE19911731C2 publication Critical patent/DE19911731C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234Resistors or by disposing resistive or lossy substances in or near power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09345Power and ground in the same plane; Power planes for two voltages in one plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09354Ground conductor along edge of main surface
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979Redundant conductors or connections, i.e. more than one current path between two points
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10022Non-printed resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10446Mounted on an edge
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

Die vorliegende Erfindung betrifft eine laminierte, gedruckte Leiterplatte, die zumindest zwei Schichten hat und die in elektronischen Vorrichtungen, zum Beispiel Informationsver­ arbeitungsvorrichtungen und Kommunikationsvorrichtungen verwendet wird, und insbesondere eine laminierte, gedruckte Leiterplatte mit einer Funktion zum Unterdrücken der Strahlung einer unerwünschten elektromagnetischen Welle.
In der fortschreitenden Informationsgesellschaft stören uner­ wünschte, elektromagnetische Wellen, die von elektronischen Vorrichtungen, zum Beispiel Informationsverarbeitungs­ vorrichtungen und Kommunikationsvorrichtungen, abgestrahlt werden, Fernseh- und Radiokommunikationssysteme und ver­ ursachen Fehlfunktionen von Vorrichtungen oder Geräten. Um die Ausbreitung von unerwünschten, elektromagnetischen Wellen zu unterdrücken und um zu verhindern, daß diese in die Vorrichtungen gelangen, werden Abschirmungen und Filter verwendet.
Bei einem Verfahren zum Unterdrücken einer elektromagnetischen Welle, die von einer elektronischen Vorrichtung abgestrahlt, wird eine elektromagnetische Welle, die von einer gedruckten Leiterplatte als Strahlungsquelle abgestrahlt wird, mit einer Abschirmung eingeschlossen bzw. eingekapselt. In Alternative wird eine gedruckte Leiterplatte daran gehindert, elektromag­ netische Wellen abzustrahlen.
Zum Beispiel ist in einer gedruckten Leiterplatte, die als offengelegte, japanische Gebrauchsmustereintragung mit der Veröffentlichungsnummer JP 05-13 095 U offenbart ist, wie in dei Fig. 20 gezeigt wird, eine Erdeschicht bzw. Masseschicht oder Erdungsschicht einer gedruckten Leiterplatte 101 elektrisch mit einem Käfig 107 oder Gehäuse durch eine Blattfeder 102 und eine Metallführungsschiene 103 derart verbunden, daß die Span­ nung der Erdeschicht gleich der Spannung des Käfigs 107 ist. In dieser Struktur hat die Erdeschicht 104 die Funktion einer Metallplatte derart, daß verhindert wird, daß elektromagne­ tisches Rauschen abgestrahlt wird.
In einer IC-Karte, die in der JP-A-07,192,105 offenbart ist, wie in der Fig. 21 gezeigt ist, sind eine gedruckte Leiter­ platte 113 und eine Metallplatte 114, die gegenüberliegend mit einem Rahmen 112 angeordnet sind, elektrisch mit einem Masseanschluß 115 verbunden, der an der Metallplatte 114 gesichert ist. Die Metallplatte 114 hat somit effektiv die Funktion einer Abschirmung gegen äußere, elektrostatische Induktion und elektromagnetische Induktion. Folglich kann verhindert werden, daß ein IC-Chip 113 eine Fehlfunktion aufweist und aufgrund einer Wechselwirkung mit einer unerwünschten, elektromagnetischen Welle und der Abstrahlung von statischer Elektrizität unterbrochen oder ausgeschaltet wird bzw. abstürzt.
In einer Flüssigkristallanzeigevorrichtung 120, die als offengelegtes, die in der JP-A-06-82 803 A offenbart ist, wie in der Fig. 22 gezeigt ist, ist eine Metallplatte 122 elektrisch mit einer Masseleitung einer gedruckten Leiterplatte 121 verbunden. Eine Erdeleitung-Spannung wird somit stabil zugeführt. Zudem funktionieren der Bildschirm 124 der Flüssigkristallanzeige und ein Metallrahmen 123 als Abschirmungen zum Unterdrücken der Abstrahlung einer unerwünschten, elektromagnetischen Welle.
Als eine Hauptursache dafür, daß eine gedruckte Leiterplatte eine unerwünschte, elektromagnetische Welle abstrahlt, schwankt eine Spannung zwischen einer Erde zum Zuführen einer Referenzspannung und einer Spannungsversorgungsschicht zum Zuführen einer Versorgungsspannung zu einem IC usw.. Insbesondere wird, wenn ein System, das aus einer Spannungsversorgungsschicht und einer Erdeschicht aufgebaut ist, in Resonanz schwingt, eine elektromagnetische Welle mit einem sehr hohen Pegel bzw. Wert abgestrahlt. Um eine Abstrahlung aufgrund der Schwankung der Spannung einer Versorgungsspannung zu unterdrücken, sind mehrere Strukturen von gedruckten Leiter­ platten vorgeschlagen worden.
In einer gedruckten Leiterplatte, die als JP-A-06,224,562 offenbart ist, wie in der Fig. 23 gezeigt ist, wird ein Teil 131 einer ebenen Spannungsversorgungsschicht 133 abgetrennt. Die separierte, ebene Spannungsversorgungsschicht 131 wird auf einem Substrat 134 angeordnet, das benachbart zu einer ebenen Erdeschicht 132 ist. Die ebene Spannungsversorgungsschicht 131, die von der ebenen Spannungsversorgungsschicht 133 getrennt ist, ist mit einer Verbindungseinrichtung 135 verbunden. Die elektrostatische Kapazität zwischen der getrennten, ebenen Spannungsversorgungsschicht 131 und der ebenen Erdeschicht 432 steigt somit an.
In einer laminierten, (be)schichteten bzw. kaschierten, ge­ druckten Leiterplatte, die in der JP-A-07,111,387 offenbart ist, wie in der Fig. 24 gezeigt ist, sind eine Spannungsver­ sorgungsschicht 141 und eine Erdeschicht 142 laminiert. Ein Schlitz 143 ist diagonal an einem Leiter der Spannungsver­ sorgungsschicht 141 und/oder der Erdeschicht 142 ausgebildet.
In einer gedruckten Leiterplatte 150, die in der JP-A-09,205,290 offenbart ist, wie in der Fig. 25 gezeigt ist, sind eine Spannungsversorgungsschicht 151 und eine Erdeschicht 152 auf einer ersten Oberfläche und einer zweiten Oberfläche der gedruckten Leiterplatte 150 angeordnet. An einem peripheren Abschnitt bzw. Randabschnitt der ersten Oberfläche sind Leitermuster 154 und 155 abwechselnd ausgebildet. An einem peripheren Abschnitt der zweiten Oberfläche sind feine Leitermuster 153 und 156 alternierend ausgebildet. Die Leitermuster 154 sind mit der Erdeschicht 152 verbunden. Die Leitermuster 155 sind mit der Spannungsversorgungsschicht 151 verbunden. Die Leitermuster 153, die den Leitermustern 154 gegenüber liegen, sind mit der Spannungsversorgungsschicht 151 verbunden. Die Leitermuster 156, die den Leitermustern 155 gegenüberliegen, sind mit der Erde­ schicht 152 verbunden.
In einer gedruckten Leiterplatte, die in der JP-A-09,283,974 offenbart ist, wie in der Fig. 26 gezeigt ist, sind eine Spannungsversorgungsschicht 162 und eine erste Erdeschicht 163 gegenüberliegend mit der dielektrischen Schicht 167 angeordnet, wodurch ein Kondensator C1 ausgebildet wird. Die Spannungsversorgungsschicht 162 und eine zweite Erdeschicht 164 sind gegenüberliegend mit einer dielektrischen Schicht 167 angeordnet, wodurch ein Kondensator C2 ausgebildet wird. Zudem sind die erste Erdeschicht 163 und die zweite Erdeschicht 164 durch eine Widerstandsschicht 166 miteinander verbunden.
In der Käfigstruktur der gedruckten Leiterplatte, die in der Fig. 20 gezeigt ist, arbeiten die gedruckte Leiterplatte 101 und der Käfig 107 jedoch als Abschirmungen. Somit, wenn ein Substrat oder ein nicht-leitender Käfig, die aus Kunststoff hergestellt sind, verwendet werden, funktionieren diese nicht als Abschirmung. In diesem Fall kann die Käfigstruktur die Ausbreitung bzw. Abstrahlung einer elektromagnetischen Welle nicht unterdrücken. In der IC-Karte 11, die in der Fig. 21 ge­ zeigt ist, und in der Flüssigkristallanzeige-Vorrichtung, die in der Fig. 22 gezeigt ist, nimmt die Anbringungsdichte bzw. Montagedichte ab und die Herstellungskosten steigen an, da die gedruckte Leiterplatte eine Metallplatte benötigt.
In den gedruckten Leiterplatten, die in den Fig. 23, 24, 25 und 26 gezeigt sind, sind Strahlungsquellen gegeben, die eine Abstrahlung von unerwünschten, elektromagnetischen Wellen unterdrücken. In diesen gedruckten Leiterplatten wird die Spannungsschwankung zwischen der Erde zum Zuführen einer Refe­ renzspannung und der Spannungsversorgungsschicht zum Zuführen einer Versorgungsspannung unterdrückt. In der gedruckten Lei­ terplatte 180, die in der Fig. 23 gezeigt ist, ist jedoch, auch wenn die ebene Spannungsversorgungsschicht und ein Teil der ebenen Erdeschicht benachbart zueinander angeordnet sind, die Erhöhung der resultierenden elektrostatischen Kapazität sehr klein. Die Schwankung der Versorgungsspannung kann des­ halb nicht ausreichend unterdrückt werden. In der gedruckten Leiterplatte 140, die in der Fig. 24 gezeigt ist, steigt die Abstrahlung der elektromagnetischen Wellen weiter an, da der Schlitz 143, der an der Energieversorgungsschicht 141 oder/und der Erdeschicht 142 ausgebildet ist, als Schlitzantenne wirkt.
In der gedruckten Leiterplatte 150, die in der Fig. 25 gezeigt ist, sind, da die Polarität der Spannung, die zwischen den Leitermustern 154 und 153 erzeugt wird, umgekehrt zu der Po­ larität der Spannung ist, die zwischen den Leitermustern 155 und 156 erzeugt wird, die benachbart zu den Leitermustern 154 und 153 sind, die Spannungen an den Endabschnitten der ge­ druckten Leiterplatte derart versetzt, daß eine Abstrahlung einer elektromagnetischen Welle unterdrückt wird. Da die Span­ nungsschwankung zwischen der Spannungsversorgungsschicht 151 und der Erdeschicht 152 jedoch immer noch stattfindet, können unerwünschte, elektromagnetische Wellen, die von der Span­ nungsversorgungsschicht 151 und der Erdeschicht 152 abge­ strahlt werden, nicht unterdrückt werden. In der laminierten, gedruckten Leiterplatte 161, die in der Fig. 26 gezeigt ist, sollten, obwohl die Strahlung der unerwünschten, elektromag­ netischen Wellen und die Fehlfunktion der Vorrichtung aufgrund der Spannungsschwankung zwischen der Spannungsversorgung und Erde unterdrückt sind, eine weitere Erdeschicht 164 und eine zweite dielektrische Schicht 167 zusätzlich zusammen mit der Erdeschicht 163 angeordnet werden. Die Struktur wird somit aufwendig bzw. kompliziert und die Kosten steigen an.
Aus der JP-A-09,266 361 ist eine Leiterplatte mit einer sog. Spannungs-Variations-Anpassungsstruktur bekannt, bei der eine Minimierung der Schwankungen der Energieversorgungsspannung der gesammten Leiterplatte und damit eine Unterdrückung von Abstrahlungsrauschen erreicht werden soll, welches durch die Spannungs-Schwankungen zwischen einer Energieversorgungsanschlußschicht und einer Masseanschlußschicht verursacht wird. Die Unterdrückung wird durch eine Vertiefung in jedem Umfang einer Seite der Leiter­ platte erreicht, in der eine Mehrzahl von integrierten Kapa­ zitäten innerhalb jeder Vertiefung linear angeordnet ist, und wobei die Kapazitäten-Anordnung an die Energieversorgnungs- und an die Masseschicht der Leiterplatte angeschlossen ist. Die am Umfang der Leiterplatte angeordneten Kapazitäten sollen die Spannungschwankung ausgleichen, wenn eine Schwankung in der Energieversorgungsspannung während des Betriebs der elektronischen Bauelemente stattfindet.
Auch aus der US 5,708,400 ist ein Verfahren zum Verringern der Menge an transienter elektromagnetischer Energie bekannt, die sich in einer radialer Übertragungsleitung ausbreitet, welche durch eine Energieversorgungfläche und dazu benachbarte Masse- Flächen in einer gedrucken Viellagen-Schaltung, welche eine Mehrzahl an Ecken aufweist, gebildet wird. Das vorgeschlagene Verfahren weist die Schritte auf, eine Mehrzahl von diskreten wechselspannungsmäßig gekoppelten Widerstandsabschlüssen (Serien-RC-Glieder) um den Umfang der gedruckten Viellagen- Schaltung anzuordnen, wobei der Widerstandsanteil des wechselspannungsmäßig gekoppelten Widerstandsabschlusses der charakteristischen Impedanz der radialen Übertragungsleitung annnähert bzw. angepasst ist.
Aus der US 5,023,753 ist eine gedruckte Schaltung bekannt, bei der eine Hochfrequenz-Schwankung des Massepotentials durch ei­ ne Einstrahlung eines Hochfrequenzsignals von einem Signalmus­ ter verhindert wird, um eine unnötige Strahlung von einem Mas­ sebauteil zu vermeiden, indem die Schaltung erste und zweite Leitungsschichten hat, die auf der Seite der ersten Oberfläche und auf der Seite der anderen Oberfläche eines iso­ lierenden Substrats entsprechend geformt sind, um das Substrat zu halten. Die gedruckte Schaltung weist eine Massefläche, die die erste Leitungsschicht formt und die auf der Seite der ersten Oberfläche des isolierenden Substrats geformt ist, er­ ste und zweite Schaltungsvorrichtungen, die wenigstens einen Signaleingangs-, Ausgangs, und Masseanschluß haben und auf das isolierende Substrat zugeschnitten sind, ein Signalmuster, das die zweite Leitungsschicht formt und das auf der Seite der zweiten Oberfläche der isolierenden Schicht geformt ist und das die Signaleingangs- und Ausgangsanschlüsse des ersten und zweiten Schaltungsvorrichtung miteinander verbindet, ein Mas­ semuster, das die zweite Leitungsschicht formt und das auf der Seite der zweiten Oberfläche der isolierenden Schicht geformt ist und das die Masseanschlüsse der ersten und zweiten Schal­ tungsvorrichtungen miteinander verbindet, um parallel zu dem Signalmuster benachtbart zu sein, eine Induktivität die elek­ trisch das Massemuster und die Massefläche miteinander ver­ bindet, und Streukapazitäten auf, die zwischen dem Signalmuster und dem Massemuster, dem Signalmuster und der Massefläche sowie dem Massemuster und der Massefläche gebildet sind.
In den zuvor beschriebenen Dokumenten des Stands der Technik sollten die Strukturen der gedruckten Leiterplatten weitgehend modifiziert werden. Um die Technologien der zuvor beschriebe­ nen Dokumente des Stands der Technik auf gedruckte Leiterplat­ ten anzuwenden, die tatsächlich als Produkte bereitgestellt werden, müssen diese deshalb von Anfang an neu ausgelegt bzw. entwickelt werden.
Die vorliegende Erfindung geht von dem zuvor beschriebenen Ge­ sichtspunkt aus. Eine Aufgabe der vorliegenden Erfindung be­ steht deshalb darin, eine laminierte, gedruckte Leiterplatte bereitzustellen, die die Spannung zwischen einer Spannungs­ versorgung und einer Erde daran hindert bzw. unterdrückt, Schwankungen auszuführen, und wirksam die Abstrahlung einer unerwünschten, elektromagnetischen Welle unterdrückt, ohne daß eine weitgehende bzw. aufwendige Modifizierung eines Schal­ tungslayouts einer herkömmlichen, gedruckten Leiterplatte ausgeführt werden muß.
Diese Aufgabe wird durch die gedruckte Leiterplatte gemäß An­ spruch 1 gelöst. Gemäß einem ersten Aspekt der vorliegenden Erfindung besteht eine mehrlagige Leiterplatte (Multilayer) aus äußeren Siggnallagen und inneren Erdungs- sowie Energie­ versorgungslagen, die durch dielektrische Lagen voneinander getrennt sind, wobei auf den äußeren Signallagen umlaufend im Randbereich und in gleichen Abständen Kondensatoren angeordent sind, über welche die Erdungslagen (Masseflächen, ground pla­ ne) und Energieversorgungslagen (power plane) mittels Durch­ kontaktierungen (via) elektrisch miteinander verbunden sind, dadurch gekennzeichnet, daß mindestens an einer der äußeren Signallagen zwei nebeneinanderliegende, entlang den Kanten der Leiterplatte verlaufende, in sich geschlossene schmale Leiter­ strukturen (Leiterbahnen) vorgesehen sind, wobei diese über gleichbeabstandete Durchkontaktierungen mit den jeweiligen Erdungs- oder Spannungsversorgungslagen verbunden sind.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung kann ei­ ne Vielzahl von Kondensator/Widerstand-Reihenschaltungen zwi­ schen den bandförmigen Ebenen angeordnet sein.
Gemäß einer laminierten gedruckten Leiterplatte der vorlie­ genden Erfindung sind somit an jedem Abschnitt der Leiterplat­ te, wo die Spannung zwischen einer Erdeschicht und einer Span­ nungsversorgungsschicht ein Maximum wird, eine Auskoppelschal­ tung bzw. Entkoppelschaltung, die die Resonanzfrequenz steuert bzw. kontrolliert, und eine Schaltung angeordnet, die einen elektrischen Verlust hat. Eine unerwünschte, elektromagne­ tische Welle kann somit wirksam unterdrückt werden, ohne daß eine aufwendige Modifikation der Struktur einer herkömmlichen gedruckten Leiterplatte und des Layouts der darauf befind­ lichen Schaltungen ausgeführt werden muß. Vorteilhafte Weiter­ bildungen sind den Unteransprüchen zu entnehmen. Weitere Vor­ teile, vorteilhafte Weiterbildungen und Anwendungsmöglichkeiten der vorliegenden Erfindung sind aus der nachfolgenden Beschreibung von bevorzugten Ausführungsformen der Erfindung in Verbindung mit den Zeichnungen ersichtlich.
Es zeigen:
Fig. 1 eine perspektivische Explosionsansicht, die die Struktur einer laminierten, gedruckten Leiterplatte gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2 eine Querschnittsansicht, die entlang der Linie A-Aæ, die in der Fig. 1 gezeigt ist, verläuft;
Fig. 3 eine perspektivische Ansicht, die die Struktur einer herkömmlichen laminierten, gedruckten Leiterplatte zeigt;
Fig. 4 ein äquivalentes Schaltungsdiagramm, das ein Spannungsversorgungssystem zeigt, das aus einer Spannungsversorgungsebene und einer Erdeebene der herkömmlichen laminierten, gedruckten Leiterplatte zusammengesetzt ist, die in der Fig. 3 gezeigt ist;
Fig. 5 einen Graphen, der einen Frequenzverlauf der Impedanz einer Entkoppelschaltung zeigt;
Fig. 6 einen Graphen, der einen Abstrahlverlauf einer unerwünschten, elektromagnetischen Welle, die von der gedruckten Leiterplatte gemäß der ersten Ausführungsform der vorliegenden Erfindung abgestrahlt wird, zeigt;
Fig. 7 eine perspektivische Explosionsansicht, die die Struktur einer laminierten, gedruckten Leiterplatte gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 8 eine Querschnittsansicht, die entlang der Linie A-Aæ verläuft, die in der Fig. 7 gezeigt ist;
Fig. 9 einen Graphen, der einen Abstrahlverlauf einer unerwünschten elektromagnetischen Welle zeigt, die von der gedruckten Leiterplatte gemäß der zweiten Ausführungsform der vorliegenden Erfindung abgestrahlt wird;
Fig. 10 eine perspektivische Explosionsansicht, die die Struktur einer laminierten, gedruckten Leiter platte gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 11 eine Querschnittsansicht, die entlang der Linie A-Aæ verläuft, die in der Fig. 10 gezeigt ist;
Fig. 12 eine perspektivische Explosionsansicht, die die Struktur der laminierten, gedruckten Leiterplatte gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 13 eine Querschnittsansicht, die entlang der Linie A-Aæ verläuft, die in der Fig. 12 gezeigt ist;
Fig. 14 eine perspektivische Explosionsansicht, die die Struktur einer laminierten, gedruckten Leiterplatte gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 15 eine Querschnittsansicht, die entlang der Linie A-Aæ verläuft, die in der Fig. 14 gezeigt ist;
Fig. 16 ein äquivalentes Schaltungsdiagramm, das die Theorie gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 17 eine perspektivische Ansicht, die die Struktur der laminierten, gedruckten Leiterplatte gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 18 einen Graphen, der die Unterdrückungswirkung für eine unerwünschte, elektromagnetische Welle gemäß der fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 19 eine perspektivische Ansicht, die die Struktur einer laminierten, gedruckten Leiterplatte gemäß einer Modifikation der fünften Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 20 ein schematisches Diagramm zum Erläutern einer gedruckten Leiterplatte in Zusammenhang mit der Unterdrückung der Abstrahlung einer unerwünschten elektromagnetischen Welle gemäß einem Dokument des Stands der Technik;
Fig. 21 eine Querschnittsansicht, die entlang der Linie A-Aæ verläuft, die in der Fig. 20 gezeigt ist;
Fig. 22 eine Schnittansicht, die die Struktur einer weiteren gedruckten Leiterplatte im Zusammenhang mit der Abstrahlungsunterdrückung einer unerwünsch ten elektromagnetischen Welle gemäß einem weiteren Dokument des Stands der Technik zeigt;
Fig. 23 eine Explosions-Schnittansicht, die die Struktur einer weiteren gedruckten Leiterplatte im Zusammenhang mit der Unterdrückung der Abstrahlung einer unerwünschten, elektromagnetischen Welle gemäß einem weiteren Dokument des Stands der Technik zeigt;
Fig. 24A eine Seitenansicht, die die Struktur einer gedruckten Leiterplatte im Zusammenhang mit der Unterdrückung der Abstrahlung einer unerwünschten elektromagnetischen Welle gemäß einem weiteren Dokument des Stands der Technik zeigt;
Fig. 24B eine Aufsicht auf die Fig. 24A;
Fig. 25 eine teilweise Schnittansicht, die die Struktur einer weiteren gedruckten Leiterplatte im Zusammenhang mit der Unterdrückung der Abstrahlung einer unerwünschten elektromagnetischen Welle gemäß einem weiteren Dokument des Stands der Technik zeigt; und
Fig. 26 eine vertikale Schnittansicht, die die Struktur einer gedruckten Leiterplatte im Zusammenhang mit der Unterdrückung der Abstrahlung einer unerwünschten elektromagnetischen Welle gemäß einem weiteren Dokument des Stands der Technik zeigt.
Als nächstes werden mit Bezug auf die beiliegenden Zeichnungen Ausführungsformen der vorliegenden Erfindung beschrieben. Die Fig. 1 und 2 zeigen die Struktur einer laminierten, ge­ druckten Leiterplatte 1 gemäß einer ersten Ausführungsform der vorliegenden Erfindung. Die Fig. 1 ist eine perspektivische Explosionsansicht, die die Struktur der einzelnen Schichten der gedruckten Leiterplatte 1 zeigt. Die Fig. 2 ist eine Quer­ schnittsansicht entlang der Linie A-Aæ, die in der Fig. 1 ge­ zeigt ist.
Die gedruckte Leiterplatte 1 hat vier Metallschichten, auf de­ nen Schaltungsmuster durch ein elektrolytisches Galvanisier­ verfahren ausgebildet sind. Jede Schicht ist durch einen Isolator (nicht gezeigt) separiert, der zum Beispiel aus Glase­ poxyd bzw. Epoxydglas oder Papierphenol bzw. Phenolpapier auf­ gebaut ist. Die vier Schichten der gedruckten Leiterplatte 1 werden als eine erste Schicht, eine zweite Schicht, eine drit­ te Schicht und eine vierte Schicht bezeichnet, die hinterein­ ander folgend von ihrer Oberseite aus angeordnet sind. Die er­ ste Schicht und die vierte Schicht werden als Signalverdrah­ tungsschichten 4a und 4b zum Verdrahten von Signalleitungen verwendet. Die zweite Schicht ist eine geerdete Schicht 2. Die dritte Schicht ist eine Spannungsversorgungsschicht 3. Soge­ nannte feste Muster sind auf den gesamten Oberflächen der Er­ deschicht 2 und der Spannungsversorgungsschicht 3 ausgebildet.
Die erste Schicht 4a, die die obere Schicht ist, hat zwei Mu­ ster 5 und 6, die bandförmige oder streifenförmige Ebenen bzw. Flächen an der Peripherie bzw. im Randbereich der gedruckten Leiterplatte ausbilden. Die Muster 5 und 6 sind mit der Span­ nungsversorgungsschicht 3 und der Erdeschicht 2 durch Durch­ gangslöcher 7 verbunden, die in vorgegebenen Abständen ausge­ bildet sind. Das Muster, das mit der Spannungsversorgungs­ schicht 3 verbunden ist, wird als Oberschicht-Spannungsversor­ gungsmuster 6 bezeichnet. Das Muster, das mit der Erdeschicht verbunden ist, wird als Oberschicht-Erdemuster 5 bezeichnet. Kondensatoren 8 sind in vorgegebenen Abständen zwischen dem Oberschicht-Spannungsversorgungsmuster 6 und dem Oberschicht- Erdemuster 5 in vorgegebenen Intervallen bzw. Abständen ange­ ordnet. Die Abstände der Durchgangslöcher, die die inneren Mu­ ster der Spannungsversorgungsschicht 3 und der Erdeschicht 2 mit dem Oberschicht-Spannungsversorgungsmuster 6 bzw. dem Oberschicht-Erdemuster 5 verbinden, sind vorzugsweise so klein wie möglich. Der maximale Abstand von benachbarten Durchgangs­ löchern 7 ist vorzugsweise gleich oder kleiner als die Hälfte der Wellenlänge in der gedruckten Leiterplatte, wobei die Wel­ lenlänge äquivalent zur oberen Grenzfrequenz in einem Fre­ quenzbereich zum Unterdrücken der Abstrahlung bzw. Strahlung einer unerwünschten elektromagnetischen Welle ist. Der Grund dafür liegt darin, daß, wenn angenommen wird, daß die Spannungsversorgungsschicht 3 und das Oberschicht-Spannungsversor­ gungsmuster 6 oder die Erdeschicht 2 und das Oberschicht-Erde­ muster 5 als Übertragungsleitungen betrachtet werden, bei ei­ ner Frequenz, bei der der Abstand der benachbarten Durchgangs­ löcher der 1/2 Wellenlänge entspricht, eine Resonanz aufgrund eines Kurzschlusses an beiden Enden stattfindet. Eine uner­ wünschte elektromagnetische Welle mit hohem Wert sollte des­ halb an der Abstrahlung gehindert werden. Wenn man annimmt, daß die Zielfrequenz bzw. Sollfrequenz in einem Bereich von 30 MHz bis 1000 MHz ist, wie durch das VCCI (Voluntary Control Council for Interference by Information Technology Equipment) definiert ist, und daß eine gedruckte Leiterplatte, die aus Glasepoxyd mit einer spezifischen induktiven Kapazität von un­ gefähr 5 verwendet wird, wird der maximale Abstand von Durchgangslöchern gleich oder kleiner als die Hälfte der Wel­ lenlänge der gedruckten Leiterplatte an der oberen Grenzfre­ quenz von 1000 MHz. Der maximale Abstand wird somit ungefähr 67 mm oder weniger.
Ähnlich ist der Abstand jedes Kondensators 8, der zwischen dem Oberschicht-Spannungsversorgungsmuster 6 und dem Oberschicht- Erdemuster 5 angeordnet ist, vorzugsweise gleich ober kleiner als die Hälfte der Wellenlänge in der gedruckten Leiterplatte, wobei die Wellenlänge äquivalent zur oberen Grenzfrequenz in dem Frequenzbereich ist, so daß eine Abstrahlung bzw. Strah­ lung einer unerwünschten, elektromagnetischen Welle unter­ drückt wird.
Als nächstes wird mit Bezug auf die beiliegenden Zeichnungen ein Mechanismus bzw. ein Verfahren zum Unterdrücken der Ab­ strahlung einer unerwünschten, elektromagnetischen Welle in der gedruckten Leiterplatte gemäß der ersten Ausführungsform der vorliegenden Erfindung beschrieben.
Die Fig. 3 zeigt die Struktur einer herkömmlichen gedruckten Leiterplatte 11. Wie zuvor beschrieben wurde, schwankt, wenn ein Schaltbetrieb in der gedruckten Leiterplatte ausgeführt wird, der bzw. die eine Hauptstrahlungsquelle ist, die Versor­ gungsspannung zwischen einer Spannungsversorgungsschicht und einer Erdeschicht. In der herkömmlichen gedruckten Leiterplat­ te 11, die in der Fig. 3 gezeigt ist, kann ein Spannungsver­ sorgungssystem, das aus einer Spannungsversorgungsschicht 13 und einer Erdeschicht 12 besteht, als eine äquivalente Schal­ tung ausgedrückt werden, die in der Fig. 4 gezeigt ist, und zwar derart, daß eine Entkoppelschaltung 14 den parallelen Platteleitungen 20, die aus der Spannungsversorgungsschicht 13 und Erdeschicht 12 bestehen, hinzugefügt ist. Die Entkoppel­ schaltung 14 entspricht einem Entkoppelkondensator 15, der in der Nachbarschaft einer Schaltvorrichtung, zum Beispiel eines IC 18 oder eines Oszillators 19, angeordnet ist. Die Entkop­ pelschaltung 14 kann als eine Reihenschaltung betrachtet wer­ den, die aus einer Kapazität 16 eines Kondensators und einer parasitären Induktivitätskomponente 17 zusammengesetzt ist, die in der Kapazität 15, einem Durchgangsloch, einer Fläche und ähnlichem enthalten ist.
Im Falle, daß die Auskoppelschaltung 14 alleine als Kapazi­ tätskomponente 16 arbeitet, wenn ein Kondensator mit ausrei­ chender Kapazität ausgewählt wird, kann ein Schwanken der Ver­ sorgungsspannung unterdrückt werden. In einer realen Entkop­ pelschaltung existiert jedoch die parasitäre Induktivitätskom­ ponente 17 und diese kann nicht entfernt werden. Die Fig. 5 zeigt einen Frequenzgang der Impedanz einer Entkoppelschal­ tung, die Kondensatoren mit unterschiedlichen Kapazitätswerten und mit einer parasitären Induktivität von 30 nH (vergleiche "Technischer Bericht bezüglich praktischer Unterdrückung von Rauschen (übersetzter Titel)", geschrieben von H. W. OTT, überwacht durch Deguchi, Jatech Shuppan, Seite 313) hat. In einem Frequenzband, das höher als eine Resonanzfrequenz ist, wird die Impedanz an beiden Enden der Entkoppelschaltung auf­ grund des Einflusses der parasitären Induktivität hoch.
In der äquivalenten Schaltung, die in der Fig. 4 gezeigt ist, breitet sich die Schwankung der Versorgungsspannung aufgrund eines Schaltbetriebs eines IC als eine Welle auf den paralle­ len Plattenleitungen aus. Die Welle wird an jedem Ende als ei­ ne offene Schaltung reflektiert. Die reflektierte Welle wird auch an dem anderen Ende reflektiert. Die vielfachen Reflexio­ nen verursachen, daß die parallelen Plattenleitungen 20 bei einer vorgegebenen Frequenz in Resonanz schwingen. Die Reso­ nanz ergibt die Abstrahlung einer unerwünschten, elektromagne­ tischen Welle bei einem hohen Wert. Die Resonanzfrequenz hängt von einer charakteristischen Impedanz ab. Die charakteristi­ sche Impedanz hängt von der Konstanten der Entkoppelschaltung 14 und der Größe und Struktur der Übertragungsleitung ab. Es wird angenommen, daß, wie in der Fig. 3 gezeigt ist, jede der vier Schichten von 100 (W) mm × 160 (L) mm einen Oszillator und einen IC hat, von denen jeder mit einem 0,1 W Entkoppel­ kondensator oder - widerstand verbunden ist. An diesem Punkt schwingt eine unerwünschte, elektromagnetische Welle, die von dem Spannungsversorgungssystem abgestrahlt wird, das aus der Spannungsversorgungsschicht und der Erdeschicht besteht, bei Resonanz von ungefähr 170 MHz und 480 MHz, wie durch die Spitzen der gestrichelten Kurve, die in der Fig. 6 gezeigt ist, angegeben ist. In diesem Frequenzband hängt der Resonanzverlauf des Spannungsversorgungssystems von der Induktivitätskomponente der Entkoppelschaltung ab. Wenn die Induktivitätskomponente vermindert wird, wird die Impedanz zwischen der Spannungsversorgungsschicht und der Erdeschicht vermindert. Somit kann eine unerwünschte elektromagnetische Welle, die von dem Spannungsversorgungssystem abgestrahlt wird, unterdrückt werden.
Die parasitäre Induktivität der Entkoppelschaltung kann mit der gleichen Entkoppelschaltung, die dazu parallel verbunden ist, abgesenkt werden. Wenn n Entkoppelschaltungen mit der pa­ rasitären Induktivität L jeweils parallel verbunden sind, kann die gesamte Induktivität auf L/n vermindert werden. Anders ausgedrückt, kann die parasitäre Induktivität abgesenkt wer­ den, indem die Spannungsversorgungsschicht und die Erdeschicht mit einer Vielzahl von Durchgangslöchern und Kondensatoren wie bei der gedruckten Leiterplatte 1, die in der Fig. 1 gezeigt ist, verbunden werden. Wenn diese Struktur an Endabschnitten der gedruckten Leiterplatte ausgebildet wird, wo die Endab­ schnitte als offene Enden behandelt werden, und zwar unter der Annahme, daß die Spannungsversorgungsschicht und die Erde­ schicht parallele Plattenleitungen bzw. Flächenleitungen sind, kann ein bemerkenswerter Effekt erhalten werden.
In der gedruckten Leiterplatte 1, die in der Fig. 1 gezeigt ist, sind an jedem ihrer Endabschnitte das Oberschicht-Span­ nungsversorgungsmuster 6 und das Oberschicht-Erdemuster 5 aus­ gebildet und mit der Spannungsversorgungsschicht 3 bzw. der Erdeschicht 2 durch jeweils drei Durchgangslöcher verbunden. Eine Abstrahlcharakteristik einer unerwünschten elektromagne­ tischen Welle, wobei beide der Muster mit drei 0,1 W Kondensa­ toren verbunden sind, wird durch die ausgezogene Kurve angege­ ben, die in der Fig. 6 gezeigt ist. Diese Kurve ist eine Abstrahlcharakteristik einer unerwünschten elektromagnetischen Welle, die von der gedruckten Leiterplatte aufgrund von Viel­ fachreflexionen abgestrahlt wird. Insbesondere bei Frequenzen von 170 MHz und 480 MHz kann die Abstrahlung der unerwünschten elektromagnetischen Wellen bemerkenswert vermindert bzw. un­ terdrückt werden.
Wie zuvor beschrieben wurde, sollten, um die Hochfrequenzimpe­ danz zwischen der Spannungsversorgungsschicht 3 und der Erde­ schicht 2 zu vermindern, jeder Kondensator 8 und jedes Durch­ gangsloch 7, das die Erdeschicht 2 und die Spannungsversor­ gungsschicht 3 mit dem Oberschicht-Erdemuster 5 bzw. dem Ober­ schicht-Spannungsversorgungsmuster 6 verbindet, benachbart in­ nerhalb eines Minimalabstandes derart angeordnet sein, daß der Einfluß der parasitären Induktivität minimiert wird.
Die Fig. 7 und 8 zeigen die Struktur einer laminierten, ge­ druckten Leiterplatte 21 gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Die Fig. 7 ist eine perspektivi­ sche Explosionsansicht, die die gedruckte Leiterplatte 21 zeigt. Die Fig. 8 ist eine Schnittansicht entlang der Linie A- Aæ, die in der Fig. 7 gezeigt ist.
Die gedruckte Leiterplatte 21 hat vier Metallschichten, auf denen Schaltungsmuster durch elektrolytisches Galvanisieren ausgebildet sind. Jede Schicht wird durch einen Isolator sepa­ riert, der zum Beispiel aus Glasepoxyd oder Papierphenol zu­ sammengesetzt ist. Die vier Schichten der gedruckten Leiter­ platte 21 werden als erste Schicht, zweite Schicht, dritte Schicht und vierte Schicht bezeichnet, die hintereinander fol­ gend von der Oberseite davon angeordnet sind. Die erste Schicht und die vierte Schicht werden als Signalverdrahtungs­ schichten 24 zum Verdrahten von Signalleitungen verwendet. Die zweite Schicht ist eine Erdeschicht 22. Die dritte Schicht ist eine Spannungsversorgungsschicht 23. Die sogenannten festen Muster sind an den gesamten Oberflächen der Erdeschicht 22 und der Spannungsversorgungsschicht 23 ausgebildet.
Am Rand der gedruckten Leiterplatte sind ein Oberschicht-Span­ nungsversorgungsmuster 26 und ein Oberschicht-Erdemuster 25 ausgebildet, die bandförmige bzw. streifenförmige Ebenen oder Muster bilden, welche mit der Spannungsversorgungsschicht 23 und der Erdeschicht 22 durch eine Vielzahl von Durchgangslö­ chern 27 verbunden sind. Eine Vielzahl von Reihenschaltungen aus einem Kondensator 28 und einem Widerstand 29 sind in vor­ gegebenen Abständen zwischen dem Oberschicht-Spannungsversor­ gungsmuster 26 und dem Oberschicht-Erdemuster 25 angeordnet. Der Kondensator 28 und der Widerstand 29 sind durch eine Flä­ che 30 bzw. einen Kontaktfleck oder ein Muster eine Fläche 30 verbunden, die zwischen dem Oberschicht-Spannungsversorgungs­ muster 26 und dem Oberschicht-Erdemuster 25 angeordnet ist.
Die Intervalle oder Abstände der Durchgangslöcher, die die in­ neren Muster der Spannungsversorgungsschicht 23 und der Erde­ schicht 22 und das Oberschicht-Spannungsversorgungsmuster 26 und das Oberschicht-Erdemuster 25 verbinden, sind vorzugsweise so klein wie möglich. Der maximale Abstand von benachbarten Durchgangslöchern 7 ist vorzugsweise gleich oder kleiner als die Hälfte der Wellenlänge in der gedruckten Leiterplatte, wo­ bei die Wellenlänge äquivalent zu der oberen Grenzfrequenz in einem Frequenzbereich zum Unterdrücken einer unerwünschten elektromagnetischen Welle bezüglich Abstrahlung ist. Ähnlich ist das Intervall bzw. der Abstand des Kondensators 28 und des Widerstands 29, die zwischen dem Oberschicht-Spannungsversor­ gungsmuster 26 und Oberschicht-Erdemuster 25 angeordnet sind, vorzugsweise gleich oder kleiner als die Hälfte der Wellenlän­ ge in der gedruckten Leiterplatte, wobei die Wellenlänge äqui­ valent zu der oberen Grenzfrequenz in diesem Frequenzbereich ist, so daß die Abstrahlung einer unerwünschten elektromagne­ tischen Welle verhindert bzw. unterdrückt wird.
Als nächstes wird ein Verfahren zum Unterdrücken der Abstrah­ lung einer unerwünschten elektromagnetischen Welle in der ge­ druckten Leiterplatte gemäß der zweiten Ausführungsform der vorliegenden Erfindung beschrieben.
Wie zuvor beschrieben wurde (vergleiche Fig. 4), wird, da die parallelen Plattenleitungen wie die Spannungsversorgungs­ schicht und die Erdeschicht in Resonanz schwingen, eine elek­ tromagnetische Welle mit hohem Wert aufgrund der Schwankung der Versorgungsspannung der laminierten, gedruckten Leiter­ platte abgestrahlt. Um eine Abstrahlung der unerwünschten elektromagnetischen Welle mit hohem Wert zu unterdrücken, sollte somit mit Widerständen, die an den Leitungen 20 ange­ ordnet sind, die Resonanz Q abgesenkt werden. Die Widerstände sind vorzugsweise an Endabschnitten als offene Schaltungen der Leitungen angeordnet. Eine durchgezogene Kurve, die in der Fig. 9 dargestellt ist, gibt einen Abstrahlverlauf einer uner­ wünschten elektromagnetischen Welle in dem Fall wieder, daß ein Oberschicht-Spannungsversorgungsmuster und ein Ober­ schicht-Erdemuster an jedem Endabschnitt der gedruckten Lei­ terplatte ausgebildet sind und mit einer Spannungsversorgungs­ schicht bzw. einer Erdeschicht durch jeweils drei Durchgangs­ löcher verbunden sind, und daß eine Reihenschaltung aus drei 0,1 m F Kondensatoren und einem 6 W Widerstand zwischen diesen Mustern angeordnet ist. Im Vergleich mit der Strahlung (durch gestrichelte Kurve, die in der Fig. 9 gezeigt ist, angegeben) der herkömmlichen gedruckten Leiterplatte wird eine uner­ wünschte elektromagnetische Welle in den meisten Frequenzbän­ dern unterdrückt, die von 30 MHz bis 800 MHz reichen. Da die Reihenschaltung aus dem Widerstand und den Kondensatoren an jedem Endabschnitt der gedruckten Leiterplatte angeordnet ist, wird ein Gleichstrom daran gehindert, zwischen der Spannungs­ versorgungsschicht und der Erdeschicht zu fließen.
Wie zuvor beschrieben wurde, sollte, um die hohe Frequenzimpe­ danz zwischen der Spannungsversorgungsschicht 23 und der Erde­ schicht 22 abzusenken, jede Schaltung aus dem Kondensator 28 und dem Widerstand 29 und jedes Durchgangsloch 27, das die Er­ deschicht 22 und die Spannungsversorgungsschicht 23 mit der Oberschicht-Erdemuster 25 und dem Oberschicht-Spannungsversor­ gungsmuster 26 verbindet, benachbart mit dem minimalen Abstand angeordnet werden, damit der Einfluß parasitären Induktivität minimiert werden kann.
Die Fig. 10 und 11 zeigen die Struktur einer laminierten, gedruckten Leiterplatte 31 gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Die Fig. 10 ist eine perspektivi­ sche Explosionsansicht der gedruckten Leiterplatte 31. Die Fig. 11 ist eine Schnittansicht entlang der Linie A-Aæ, die in der Fig. 10 gezeigt ist.
Die gedruckte Leiterplatte 31 hat vier Metallschichten, auf denen Schaltungsmuster durch ein elektrolytisches Galvanisier­ verfahren ausgebildet sind. Jede Schicht wird durch einen Iso­ lator getrennt, der zum Beispiel aus einem Glasepoxyd oder ei­ nem Papierphenol besteht. Die vier Schichten der gedruckten Leiterplatte 31 werden als erste Schicht, zweite Schicht, dritte Schicht und vierte Schicht bezeichnet, die hintereinan­ der folgend von ihrer Oberseite her angeordnet sind. Die erste Schicht und die vierte Schicht werden als Signalverdrahtungsschichten 34 der Verdrahtungssignalleitungen verwendet. Die zweite Schicht ist eine Erdeschicht 32. Die dritte Schicht ist eine Spannungsversorgungsschicht 33. Sogenannte feste Muster sind an den gesamten Oberflächen der Erdeschicht 32 und der Spannungsversorgungsschicht 33 ausgebildet.
An der ersten Schicht 34a als der obersten Schicht sind eine Vielzahl von Leitermustern 35a und eine Vielzahl von Leitermu­ stern 35b alternierend an gegenüberliegenden Endabschnitten der gedruckten Leiterplatte 31 ausgebildet. Die Leitermuster 35a sind mit der Spannungsversorgungsschicht 33 durch Durch­ gangslöcher 36 verbunden. Die Leitermuster 35b sind mit der Erdeschicht 32 durch die Durchgangslöcher 36 bzw. Durchgangskontaktierungen oder Kontakte verbunden. Die benachbarten Leitermuster 35a und 35b sind in Hochfrequenz- Durchgangskondensatoren 37 (through capacitors) verbunden.
Gemäß der Theorie zum Unterdrücken einer Abstrahlung von unge­ wünschten elektromagnetischen Wellen in einem Spannungsversor­ gungssystem der gedruckten Leiterplatte 31 sind eine Vielzahl von Leitermustern, die mit der Spannungsversorgungsschicht 33 und der Erdeschicht 32 verbunden sind, ausgebildet. Die Lei­ termuster sind mit den Kondensatoren 37 verbunden. Die parasi­ täre Induktivität kann somit abgesenkt werden. Folglich soll­ te, um die parasitäre Induktivität zu vermindern, jeder Kon­ densator 37 und jedes Durchgangsloch 36, die die Leitermuster 35a und 35b und die Spannungsversorgungsschicht 33 und die Er­ deschicht 32 verbinden, benachbart angeordnet sein.
Die Fig. 12 und 13 zeigen die Struktur der laminierten ge­ druckten Leiterplatte 41 gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Die Fig. 12 ist eine perspektivi­ sche Explosionsansicht der gedruckten Leiterplatte 41. Die Fig. 13 ist eine Schnittansicht, die entlang der Linie A-Aæ verläuft, die in der Fig. 12 gezeigt ist.
Die gedruckte Leiterplatte 41 hat vier Metallschichten, auf denen Schaltungsmuster durch elektrolytische Galvanisierung ausgebildet sind. Jede Schicht ist durch einen Isolator ge­ trennt, der zum Beispiel aus Glasepoxyd oder Papierphenol zu­ sammengesetzt ist. Die vier Schichten der gedruckten Leiter­ platte 41 werden als erste Schicht, zweite Schicht, dritte Schicht und vierte Schicht bezeichnet, die hintereinander fol­ gend von ihrer Oberseite aus angeordnet sind. Die erste Schicht und die vierte Schicht werden als Signalverdrahtungs­ schichten 44 zum Verdrahten von Signalleitungen verwendet. Die zweite Schicht ist eine Erdeschicht 42. Die dritte Schicht ist eine Spannungsversorgungsschicht 43. Die sogenannten festen Muster werden auf den gesamten Oberflächen der Erdeschicht 42 und der Spannungsversorgungsschicht 43 ausgebildet.
Auf der ersten Schicht 44a als der Oberschicht bzw. obersten Schicht sind ein Leitermuster 45a und ein Leitermuster 45b al­ ternierend an gegenüberliegenden Endabschnitten der gedruckten Leiterplatte 41 ausgebildet. Das Leitermuster 45a ist mit der Spannungsversorgungsschicht 43 an einem Teil oder an dem ge­ samten Rand davon durch Durchgangslöcher 46 bzw. entsprechende Kontakte verbunden. Das Leitermuster 35b ist mit der Erde­ schicht 42 an einem Teil oder dem gesamten Rand davon durch Durchgangslöcher 46 bzw. -kontakte verbunden. Die benachbarten Leitermuster 45a und 45b sind hochfrequent durch eine Vielzahl von Reihenschaltungen aus jeweils einem Kondensator 47 und ei­ nem Widerstand 48 verbunden. Der Kondensator 47 und der Wider­ stand 48 sind durch eine Fläche 49 bzw. ein Pad verbunden.
Gemäß der Theorie der Unterdrückung der Abstrahlung einer un­ erwünschten elektromagnetischen Welle in einem Spannungsver­ sorgungssystem der gedruckten Leiterplatte 41 sind die Wider­ stände 48 zwischen dem Leitermuster 45a, das mit der Span­ nungsversorgungsschicht 43 verbunden ist, und dem Leitermuster 45b, das mit der Erdeschicht 42 verbunden ist, durch die Kon­ densatoren 47 verbunden. Aufgrund des Verlustes der Widerstän­ de 48 kann, wenn angenommen wird, daß die Spannungsversor­ gungsschicht und die Erdeschicht als Übertragungsleitungen betrachtet bzw. behandelt werden, die Resonanz Q vermindert wer­ den. Wenn eine Vielzahl von Leitermustern 45a und eine Viel­ zahl von Leitermustern 45b ausgebildet sind, kann die parasi­ täre Induktivität abgesenkt werden. Der Effekt der Unterdrüc­ kung der Abstrahlung einer unerwünschten elektromagnetischen Welle kann somit verbessert werden. Folglich sollten, um die parasitäre Induktivität abzusenken, jede Schaltung aus Konden­ sator 47 und Widerstand 48 und jedes Durchgangsloch 46, die die Leitermuster 45a und 45b und die Spannungsversorgungs­ schicht 43 und die Erdeschicht 42 verbindet, benachbart ange­ ordnet sein.
Die Fig. 14 und 15 zeigen die Struktur einer gedruckten Leiterplatte 51 gemäß einer fünften Ausführungsform der vor­ liegenden Erfindung. Die Fig. 15 ist eine perspektivische Explosionsansicht der gedruckten Leiterplatte 51. Die Fig. 15 ist eine Schnittansicht entlang der Linie A-Aæ, die in der Fig. 14 gezeigt ist.
Die gedruckte Leiterplatte 51 hat vier Metallschichten, auf denen Schaltungsmuster durch elektrolytische Galvanisierung ausgebildet sind. Jede Schicht wird mit einem Isolator ge­ trennt, der zum Beispiel aus Glasepoxyd oder Papierphenol zu­ sammengesetzt ist. Die vier Schichten der gedruckten Leiter­ platte 51 werden als erste Schicht, zweite Schicht, dritte Schicht und vierte Schicht bezeichnet, die hintereinander fol­ gend von der Oberseite davon angeordnet sind. Die erste Schicht und die vierte Schicht werden als Signalverdrahtungs­ schichten 54a und 54b zum Verdrahten von Signalleitungen ver­ wendet. Die zweite Schicht ist eine Erdeschicht 52. Die dritte Schicht ist eine Spannungsversorgungsschicht 53. Die sogenann­ ten festen Muster sind auf den gesamten Oberflächen der Erde­ schicht 52 und der Spannungsversorgungsschicht 53 ausgebildet.
Auf der Signalverdrahtungsschicht 54a als oberste Schicht sind eine Vielzahl von Paaren von Flächen 58a und 58b an gegenüber­ liegenden Endabschnitten der gedruckten Leiterplatte 51 oder an Endabschnitten der Spannungsversorgungsschicht 53 angeord­ net. Die Paare der Flächen 58a und 58b bzw. Pads sind mit der Spannungsversorgungsschicht 53 und der Erdeschicht 52 durch Durchgangslöcher bzw. Durchgangskontaktierungen verbunden. Ei­ ne Reihenschaltung aus einem Widerstand 56 und einem Kondensa­ tor 55 ist zwischen jedem Paar der Flächen 58a und 58b ange­ ordnet. Der Widerstand 56 und der Kondensator 57 sind mit ei­ ner Fläche 58c verbunden, die zwischen dem Paar von Flächen 58a und 58b angeordnet ist. Der Widerstand des Widerstands 56 ist derart gesetzt, daß der Widerstandswert der parallelen Wi­ derstände, die an einer Seite der gedruckten Leiterplatte 51 angeordnet sind, gleich der charakteristischen Impedanz ist, wenn angenommen wird, daß die Spannungsversorgungsschicht 53 und die Erdeschicht 52 als parallele Plattenleitungen behan­ delt werden.
Als nächstes wird ein Verfahren zum Unterdrücken der Ab­ strahlung einer elektromagnetischen Welle in der gedruckten Leiterplatte gemäß der fünften Ausführungsform der vorlie­ genden Erfindung beschrieben.
Wie zuvor beschrieben wurde, kann in der herkömmlichen ge­ druckten Leiterplatte 11, die in der Fig. 3 gezeigt ist, ein Spannungsversorgungssystem, das aus einer Spannungsver­ sorgungsschicht 13 und einer Erdeschicht 12 besteht, als eine äquivalente Schaltung, die in der Fig. 4 gezeigt ist, derart ausgedrückt werden, daß eine Entkoppelschaltung 14 dem parallelen Plattenleiter 20 hinzugefügt wird, die aus der Spannungsversorgungsschicht 13 und der Erdeschicht 12 bestehen. Wenn eine Resonanz zwischen den Leitungen statt­ findet, strahlt das Spannungsversorgungssystem eine uner­ wünschte elektromagnetische Welle mit einem hohen Wert ab. Um die Resonanz zu unterdrücken, wie durch eine äquivalente Schaltung, die in der Fig. 16 gezeigt ist, ausgedrückt wird, werden die Leitungen mit einer Abschlußschaltung 62 mit einem Widerstand R abgeschlossen, der gleich der charakteristischen Impedanz Zc der Leitungen sind, wenn angenommen wird, daß die Spannungsversorgungsschicht 53 und die Erdeschicht 52 als parallele Plattenleitungen 62 behandelt werden. Um zu verhindern, daß ein Gleichstrom zwischen der Spannungsversorgung und der Erde fließt, kann die Abschluß­ schaltung 62 aus einem Kondensator 63 und einem Widerstand 64 in Reihenschaltung zusammengesetzt sein.
Die Fig. 17 zeigt eine vierschichtige gedruckte Leiterplatte 71 mit einer Größe von 115 mm (W) × 160 mm (L). Die Dicke zwischen einer Spannungsversorgungsschicht 73 und einer Erdeschicht 72 beträgt 1 mm. Die gedruckte Leiterplatte 71 hat einen Oszillator 74, einen IC 75 und einen Entkoppel­ kondensator 76. Die Fig. 18 zeigt eine Widerstandsabhängigkeit einer Abschlußschaltung gegenüber einem Strahlungsverlauf einer unerwünschten elektromagnetischen Welle, die von dem Spannungsversorgungssystem der gedruckten Leiterplatte 71 abgestrahlt wird. An jedem Endabschnitt der gedruckten Leiterplatte 71 sind drei Abschlußschaltungen 62 parallel zueinander angeordnet. Die Widerstandswerte der drei Abschlußschaltungen 62 sind 10 W (Parallelwiderstandswert: 3,3 W), 5 W (Parallelwiderstandswert: 1,7 W) und 1 W (Parallelwiderstandswert: 0,3 W). Der Kapazitätswert jedes Kondensators beträgt 0,1 m F. Unter der Annahme, daß die spezifische induktive Kapazität 4,8 beträgt, beträgt die charakteristische Impedanz der parallelen Plattenleitungen, die aus der Spannungsversorgungsschicht 73 und der Erdeschicht 72 bestehen, ungefähr 1,5 W. Die Abstrahlcharakteristik in dem Fall, daß eine Abschlußschaltung nicht angeordnet ist, wird durch die durchgezogene Kurve (a), die in der Fig. 18 gezeigt ist, angegeben. Die Abstrahlcharakteristik in dem Fall, daß eine Abschlußschaltung mit einem Widerstand von 10 W vorhanden ist, ist durch die Kurve (b), die in der Fig. 18 gezeigt ist, angegeben. Die Abstrahlcharakteristik in dem Fall, daß eine Abschlußschaltung mit einem Widerstand von 5 W vorhanden ist, ist durch die punkt-gestrichelte Kurve, die in der Fig. 18 gezeigt ist, angegeben. Die Abstrahlcharakteristik für den Fall, daß eine Abschlußschaltung mit einem Widerstand von 1 W vorhanden ist, ist durch die gestrichelte Kurve, die in der Fig. 18 gezeigt ist, angegeben. In den gesamten Frequenzbändern ist der Abstrahlpegel bzw. Abstrahlwert in dem Fall, daß eine Abschlußschaltung mit einem Widerstand von 5 W vorhanden ist, der nahe an der charakteristischen Impedanz Zc der parallelen Plattenleitungen ist, am niedrigsten. Wenn eine Abschlußschaltung mit einem anderen Widerstand verwendet wird, sinkt der Abstrahlwert im Vergleich mit dem Fall ab, bei dem keine Abschlußschaltung verwendet wird. Bezüglich einer Optimierung sollte jedoch die Impedanz als Hauptfaktor an­ gepaßt sein.
In einer solchen Struktur sind, um den Einfluß der parasitären Induktivität der Kondensatoren, Widerstände und Durchgangslöcher zu reduzieren, drei Abschlußschaltungen parallel zueinander an jedem Endabschnitt der gedruckten Leiterplatte angeordnet.
Da die drei Abschlußschaltungen parallel zueinander an jedem Endabschnitt der gedruckten Leiterplatte angeordnet sind, kann der Einfluß der parasitären Induktivität der Kondensatoren, Widerstände und Durchgangslöcher reduziert werden.
Wenn die Form der gedruckten Leiterplatte 81 fast quadratisch ist, wie in der Fig. 19 gezeigt ist, ist es erforderlich zwei Ausbreitungsrichtungen x und y der Radiowellen bzw. Funkwellen zu überlegen. In diesem Fall werden Abschlußschaltungen, die parallele Widerstandswerte haben, die gleich den charakteristischen Impedanzwerten Zx und Zy der parallelen Plattenleitungen in den Ausbreitungsrichtungen der Radiowellen sind, an den Endabschnitten in den Ausbreitungsrichtungen der Radiowellen angeordnet.
Wenn es eine Vielzahl von Spannungsversorgungsschichten zum Zuführen unterschiedlicher Spannungen zu Schaltungen gibt, werden die zuvor beschriebenen Abschlußschaltungen an jeder Spannungsversorgungsebene angeordnet.
Obwohl die vorliegende Erfindung bezüglich einer bevorzugten Ausführungsform gezeigt und beschrieben wurde, ist es für Fachleute verständlich, daß die zuvor erwähnten und verschiedene andere Änderungen, Weglassungen und Hinzufügungen hier durchgeführt werden können, ohne daß vom Schutzbereich der vorliegenden Erfindung abgewichen wird.

Claims (2)

1. Mehrlagige Leiterplatte, bestehend aus äußeren Siggnallagen und inneren Erdungs- sowie Energieversorgungslagen, die durch dielektrische Lagen voneinander getrennt sind, wobei auf den äußeren Signallagen umlaufend im Randbereich und in gleichen Abständen Kondensatoren angeordent sind, über welche die Er­ dungslagen und Energieversorgungslagen mittels Durchkontaktie­ rungen elektrisch miteinander verbunden sind, dadurch gekenn­ zeichnet, daß mindestens an einer der äußeren Signallagen zwei nebeneinanderliegende, entlang den Kanten der Leiterplatte verlaufende, in sich geschlossene schmale Leiterstrukturen vorgesehen sind, wobei diese über gleichbeabstandete Durchkon­ taktierungen mit den jeweiligen Erdungs- oder Spannungsversor­ gungslagen verbunden sind.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß eine Vielzahl von Kondensator/Widerstand-Reihenschaltungen zwischen den bandförmigen Ebenen angeordnet ist.
DE19911731A 1998-03-16 1999-03-16 Gedruckte Leiterplatte Expired - Fee Related DE19911731C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10065278A JP3055136B2 (ja) 1998-03-16 1998-03-16 プリント回路基板

Publications (2)

Publication Number Publication Date
DE19911731A1 DE19911731A1 (de) 1999-10-07
DE19911731C2 true DE19911731C2 (de) 2002-08-29

Family

ID=13282310

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19911731A Expired - Fee Related DE19911731C2 (de) 1998-03-16 1999-03-16 Gedruckte Leiterplatte

Country Status (3)

Country Link
US (1) US6198362B1 (de)
JP (1) JP3055136B2 (de)
DE (1) DE19911731C2 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006031037B3 (de) * 2006-07-05 2007-10-25 Qimonda Ag Verfahren zur Abschirmung einer elektronischen Schaltung gegenüber elektromagnetischer Strahlung und entsprechend ausgestaltete Schaltung
DE10344494B4 (de) * 2002-09-27 2010-08-26 Visteon Global Technologies Inc., Van Buren Störschutzverfahren für Motorsteuerungsmodule
DE102010008553A1 (de) * 2010-02-19 2011-08-25 Continental Automotive GmbH, 30165 Vorrichtung zur Abschirmung eines Elektronikmoduls
DE102021201486A1 (de) 2021-02-17 2022-08-18 Robert Bosch Gesellschaft mit beschränkter Haftung Leiterplatte, Verfahren zum Erstellen eines Layouts für eine Leiterplatte und Steuergerät für ein Fahrzeug mit einer Leiterplatte

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6018448A (en) * 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US6333468B1 (en) * 1998-06-11 2001-12-25 International Business Machines Corporation Flexible multi-layered printed circuit cable
JP3214472B2 (ja) * 1998-12-04 2001-10-02 日本電気株式会社 多層プリント回路基板
JP3232562B2 (ja) 1999-10-22 2001-11-26 日本電気株式会社 電磁干渉抑制部品および電磁干渉抑制回路
ATE385663T1 (de) * 1999-12-21 2008-02-15 Ibm Verfahren und struktur zur reduzierung des leistungsrauschens
JP2001332825A (ja) * 2000-03-14 2001-11-30 Fuji Xerox Co Ltd 回路基板装置及び設計支援装置
US6418031B1 (en) * 2000-05-01 2002-07-09 International Business Machines Corporation Method and means for decoupling a printed circuit board
JP3455498B2 (ja) 2000-05-31 2003-10-14 株式会社東芝 プリント基板および情報処理装置
US6727774B1 (en) * 2000-06-19 2004-04-27 Sun Microsystems, Inc. Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures
US6496383B1 (en) * 2000-08-09 2002-12-17 Advanced Micro Devices, Inc. Integrated circuit carrier arrangement for reducing non-uniformity in current flow through power pins
CN1481603A (zh) * 2000-10-17 2004-03-10 X2Y˥�������޹�˾ 屏蔽汞齐和被屏蔽的能量路径及用于单个或多个带公共参考节点电路的其它元件
US6525622B1 (en) 2000-11-17 2003-02-25 Sun Microsystems, Inc. Adding electrical resistance in series with bypass capacitors to achieve a desired value of electrical impedance between conducts of an electrical power distribution structure
US6798666B1 (en) * 2000-12-29 2004-09-28 Ncr Corporation Introducing loss in a power bus to reduce EMI and electrical noise
DE10113912B4 (de) * 2001-03-21 2006-09-28 Siemens Ag Elektronische Vorrichtung
US6600384B2 (en) * 2001-05-18 2003-07-29 Endwave Corporation Impedance-compensating circuit
JP3707541B2 (ja) * 2001-05-23 2005-10-19 日本電気株式会社 データ処理端末、端末設計装置および方法、コンピュータプログラム、情報記憶媒体
JP4587603B2 (ja) * 2001-06-11 2010-11-24 株式会社日本自動車部品総合研究所 電子装置
JP2003008154A (ja) * 2001-06-21 2003-01-10 Nec Corp 印刷配線板、同軸ケーブル及び電子装置
US20030042044A1 (en) * 2001-08-30 2003-03-06 Micron Technology, Inc. Circuit board plane interleave apparatus and method
JP2003158351A (ja) * 2001-11-19 2003-05-30 Nec Kagoshima Ltd フレキシブル回路基板
US6909052B1 (en) * 2002-08-23 2005-06-21 Emc Corporation Techniques for making a circuit board with improved impedance characteristics
JP4056348B2 (ja) 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
JP2004158605A (ja) * 2002-11-06 2004-06-03 Konica Minolta Holdings Inc プリント配線基板、及びプリント配線基板の導電性筐体への取付方法
US7180718B2 (en) * 2003-01-31 2007-02-20 X2Y Attenuators, Llc Shielded energy conditioner
DE10305520A1 (de) 2003-02-11 2004-08-19 Robert Bosch Gmbh Vorrichtung und Verfahren zur Dämpfung von Hohlraumresonanzen in einer mehrschichtigen Trägereinrichtung
US7016198B2 (en) * 2003-04-08 2006-03-21 Lexmark International, Inc. Printed circuit board having outer power planes
JP2005027041A (ja) 2003-07-02 2005-01-27 Renesas Technology Corp 固体撮像装置
US7626828B1 (en) 2003-07-30 2009-12-01 Teradata Us, Inc. Providing a resistive element between reference plane layers in a circuit board
WO2005065097A2 (en) 2003-12-22 2005-07-21 X2Y Attenuators, Llc Internally shielded energy conditioner
US7515436B2 (en) * 2004-06-18 2009-04-07 Cell Cross Corporation Communication unit
US7237218B2 (en) * 2004-08-26 2007-06-26 Lsi Corporation Optimizing dynamic power characteristics of an integrated circuit chip
US7511970B2 (en) * 2004-12-27 2009-03-31 Cisco Technology, Inc. Method and apparatus for shielding a circuit board of a circuit board chassis
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
US7508062B2 (en) * 2005-03-11 2009-03-24 Lsi Corporation Package configuration and manufacturing method enabling the addition of decoupling capacitors to standard package designs
JP4919645B2 (ja) * 2005-10-04 2012-04-18 株式会社ソニー・コンピュータエンタテインメント 電子回路
US7626216B2 (en) * 2005-10-21 2009-12-01 Mckinzie Iii William E Systems and methods for electromagnetic noise suppression using hybrid electromagnetic bandgap structures
US7742315B2 (en) * 2005-11-17 2010-06-22 International Business Machines Corporation Circuit on a printed circuit board
KR100722096B1 (ko) * 2005-11-23 2007-05-25 삼성에스디아이 주식회사 휴대용 표시장치
JP4689461B2 (ja) * 2005-12-26 2011-05-25 富士通株式会社 プリント基板
JP2007234851A (ja) * 2006-03-01 2007-09-13 Daikin Ind Ltd 基板及び装置
KR101390426B1 (ko) 2006-03-07 2014-04-30 엑스2와이 어테뉴에이터스, 엘.엘.씨 에너지 컨디셔너 구조물들
JP2007250645A (ja) * 2006-03-14 2007-09-27 Daikin Ind Ltd 基板及び装置
JP5388081B2 (ja) * 2006-08-18 2014-01-15 独立行政法人産業技術総合研究所 半導体装置
JP4801538B2 (ja) 2006-09-01 2011-10-26 株式会社日立製作所 不要電磁輻射抑制回路及び実装構造及びそれを実装した電子機器
JP5034453B2 (ja) * 2006-11-16 2012-09-26 株式会社デンソー 電子部品内蔵型多層基板
US7791896B1 (en) 2007-06-20 2010-09-07 Teradata Us, Inc. Providing an embedded capacitor in a circuit board
US20090008139A1 (en) * 2007-07-03 2009-01-08 Sony Ericsson Mobile Communications Ab Multilayer pwb and a method for producing the multilayer pwb
JP2009260124A (ja) * 2008-04-18 2009-11-05 Aica Kogyo Co Ltd プリント基板
CN101730377A (zh) * 2008-10-29 2010-06-09 鸿富锦精密工业(深圳)有限公司 耦合层及具有该耦合层的印刷电路板
JP2010109262A (ja) * 2008-10-31 2010-05-13 Nec Access Technica Ltd プリント配線基板
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
KR101038234B1 (ko) * 2009-02-24 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 이용한 emi 노이즈 저감 기판
JP4958189B2 (ja) * 2009-04-07 2012-06-20 シャープ株式会社 集積回路の搭載構造
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Emi 노이즈 저감 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
JP4954268B2 (ja) * 2009-11-24 2012-06-13 ルネサスエレクトロニクス株式会社 固体撮像装置
US8488329B2 (en) * 2010-05-10 2013-07-16 International Business Machines Corporation Power and ground vias for power distribution systems
NL2005656C2 (en) * 2010-11-09 2012-05-10 Electromagnetic Compatibility Mcc B V Multilayered electronic carriers such as printed circuit boards or ic's, system comprising a multilayered electronic carrier method for decoupling multilayered carriers and use thereof.
TWI412825B (zh) * 2010-11-24 2013-10-21 Wdongguan Masstop Liquid Crystal Display Co Ltd 裝飾板以及具有裝飾板的電子裝置
TW201240545A (en) * 2011-03-23 2012-10-01 Hon Hai Prec Ind Co Ltd Printed circuit board
JP5906736B2 (ja) * 2011-12-28 2016-04-20 日本電気株式会社 配線回路基板
US8902183B2 (en) 2012-05-21 2014-12-02 International Business Machines Corporation Display devices and methods for detecting user-intended touch input
JP6226600B2 (ja) * 2013-07-18 2017-11-08 キヤノン株式会社 プリント回路板
US9209771B1 (en) * 2014-06-17 2015-12-08 Qualcomm Incorporated EM coupling shielding
JP2016081999A (ja) * 2014-10-14 2016-05-16 富士通株式会社 回路基板及び電子装置
JP2016157846A (ja) * 2015-02-25 2016-09-01 本田技研工業株式会社 制御装置
FR3046701B1 (fr) * 2016-01-08 2018-03-23 Commissariat A L'energie Atomique Et Aux Energies Alternatives Antenne reseau, en particulier pour imagerie par resonance magnetique nucleaire, comprenant des resonateurs electromagnetiques lineaires et au moins un dispositif de decouplage
JP6631384B2 (ja) * 2016-04-20 2020-01-15 株式会社デンソー 電力変換装置
GB2552983B (en) 2016-08-17 2021-04-07 Ge Aviat Systems Ltd Method and apparatus for detecting an electrical fault in a printed circuit board
GB2552982B (en) 2016-08-17 2019-12-11 Ge Aviat Systems Ltd Method and apparatus for arranging fuses in a printed circuit board
CN108696801B (zh) * 2017-04-05 2020-09-22 鹏鼎控股(深圳)股份有限公司 电路板及其制造方法,以及包含所述电路板的扬声器
KR102616482B1 (ko) * 2018-07-26 2023-12-26 삼성전자주식회사 전원 배선에서 발생된 전자기파를 상쇄하기 위한 접지 배선을 포함하는 인쇄 회로 기판 및 이를 포함하는 전자 장치
JP7247503B2 (ja) * 2018-09-25 2023-03-29 富士フイルムビジネスイノベーション株式会社 画像形成装置および基板
US11860815B2 (en) * 2018-10-04 2024-01-02 Brookhaven Science Associates, Llc High-data throughput reconfigurable computing platform

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023753A (en) * 1989-01-13 1991-06-11 Kabushiki Kaisha Toshiba Printed circuit
JPH0513095U (ja) * 1991-07-30 1993-02-19 茨城日本電気株式会社 プリント基板のケージ構造
JPH0682803A (ja) * 1992-09-02 1994-03-25 Hitachi Ltd 液晶表示装置
JPH06224562A (ja) * 1993-01-27 1994-08-12 Mitsubishi Electric Corp 多層基板およびその製造方法
JPH07111387A (ja) * 1993-10-13 1995-04-25 Ricoh Co Ltd 多層プリント回路基板
JPH07192105A (ja) * 1993-12-27 1995-07-28 Nec Home Electron Ltd Icカード
JPH09205290A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 低emi構造を有する回路基板
JPH09266361A (ja) * 1996-03-28 1997-10-07 Oki Electric Ind Co Ltd 回路基板の電圧変動吸収構造
JPH09283974A (ja) * 1996-04-19 1997-10-31 Hitachi Ltd 低emi多層回路基板、及びこれを用いた電子装置
US5708400A (en) * 1996-10-30 1998-01-13 Hewlett-Packard Company AC coupled termination of a printed circuit board power plane in its characteristic impedance

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS616846A (ja) 1984-06-21 1986-01-13 Nec Corp コンデンサ付プラグインパツケ−ジ
US4875457A (en) * 1988-08-16 1989-10-24 Brunswick Corporation Apparatus and method for protecting engine electronics from radio frequency interference
JPH0715198Y2 (ja) * 1989-06-26 1995-04-10 株式会社ナムコ 電磁波シールド型の回路ユニット及びこれを用いたtvゲーム機用回路ユニット
JPH09191184A (ja) 1996-01-10 1997-07-22 Hitachi Ltd プリント回路基板
JP2867985B2 (ja) * 1996-12-20 1999-03-10 日本電気株式会社 プリント回路基板
JP3926880B2 (ja) * 1997-03-31 2007-06-06 富士通株式会社 多層プリント板

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023753A (en) * 1989-01-13 1991-06-11 Kabushiki Kaisha Toshiba Printed circuit
JPH0513095U (ja) * 1991-07-30 1993-02-19 茨城日本電気株式会社 プリント基板のケージ構造
JPH0682803A (ja) * 1992-09-02 1994-03-25 Hitachi Ltd 液晶表示装置
JPH06224562A (ja) * 1993-01-27 1994-08-12 Mitsubishi Electric Corp 多層基板およびその製造方法
JPH07111387A (ja) * 1993-10-13 1995-04-25 Ricoh Co Ltd 多層プリント回路基板
JPH07192105A (ja) * 1993-12-27 1995-07-28 Nec Home Electron Ltd Icカード
JPH09205290A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 低emi構造を有する回路基板
JPH09266361A (ja) * 1996-03-28 1997-10-07 Oki Electric Ind Co Ltd 回路基板の電圧変動吸収構造
JPH09283974A (ja) * 1996-04-19 1997-10-31 Hitachi Ltd 低emi多層回路基板、及びこれを用いた電子装置
US5708400A (en) * 1996-10-30 1998-01-13 Hewlett-Packard Company AC coupled termination of a printed circuit board power plane in its characteristic impedance

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10344494B4 (de) * 2002-09-27 2010-08-26 Visteon Global Technologies Inc., Van Buren Störschutzverfahren für Motorsteuerungsmodule
DE102006031037B3 (de) * 2006-07-05 2007-10-25 Qimonda Ag Verfahren zur Abschirmung einer elektronischen Schaltung gegenüber elektromagnetischer Strahlung und entsprechend ausgestaltete Schaltung
DE102010008553A1 (de) * 2010-02-19 2011-08-25 Continental Automotive GmbH, 30165 Vorrichtung zur Abschirmung eines Elektronikmoduls
DE102010008553B4 (de) * 2010-02-19 2011-09-22 Continental Automotive Gmbh Vorrichtung zur Abschirmung eines Elektronikmoduls
US8964392B2 (en) 2010-02-19 2015-02-24 Continental Automotive Gmbh Device for screening an electronic module
DE102021201486A1 (de) 2021-02-17 2022-08-18 Robert Bosch Gesellschaft mit beschränkter Haftung Leiterplatte, Verfahren zum Erstellen eines Layouts für eine Leiterplatte und Steuergerät für ein Fahrzeug mit einer Leiterplatte

Also Published As

Publication number Publication date
JPH11261181A (ja) 1999-09-24
JP3055136B2 (ja) 2000-06-26
DE19911731A1 (de) 1999-10-07
US6198362B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
DE19911731C2 (de) Gedruckte Leiterplatte
DE69016441T2 (de) Mehrschichtleiterplatte, welche hochfrequenzinterferenzen von hochfrequenzsignalen unterdrückt.
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
DE69812221T2 (de) Gedruckte Leiterplatte
DE69637165T2 (de) Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung
DE60314353T2 (de) Leiterplatte und Methode um eine Leiterplatte an einem elektrisch leitenden Gehäuse anzubringen
DE60024128T2 (de) Gedruckte leiterplatte mit verlustbehaftetem stromverteilungsnetzwerk zur reduzierung von stromspeisungsebene-resonanzen
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE19655266B4 (de) Elektronisches Bauelement
DE10019838B4 (de) Mehrschichtkondensator, Verdrahtungssubstrat damit und Verwendung eines derartigen Mehrschichtkondensators
DE69304205T2 (de) Verminderungsmittel von elektromagnetischer strahlung mit verwendung von geerdeten leiterbahnen,die die innere ebenen einer leiterplatte einfassen
EP1196017B1 (de) Filteranordnung
EP3361836B1 (de) Niederinduktive halbbrückenanordnung
DE69734810T2 (de) Rand einer Wechselstromspeisungsebene von Leiterplatte mit Anpassung an der charakteristischen Impedanz
DE10019840A1 (de) Mehrschichtkondensator, Verdrahtungsplatine und Hochfrequenzschaltung
DE4407492A1 (de) Einrichtung zur Abschirmung von auf einer Elektronikkarte angeordneten elektronischen Bauteilen gegen äußere, elektromagnetische Felder
DE19619710A1 (de) LC-Filter
DE60029011T2 (de) Leiterplattenanordnung mit verbesserter überbrückungsentkopplung für bga-packungen
WO2002074025A2 (de) Mehrschichtige leiterplatte
DE10207957A1 (de) Verfahren für hochdichtes Entkoppeln einer Kondensatorplazierung mit geringer Anzahl von Kontaktlöchern
DE19627663C2 (de) Hybride gedruckte Schaltungsplatine
EP0757515B1 (de) Schaltungsanordnung für Kraftfahrzeuge
DE4336727A1 (de) Anordnung aus elektrischen Bauteilen
DE60105030T2 (de) Überbrückungskondensator-verfahren zum erreichen eines gewünschten elektrischen impedanzwerts zwischen parallelen planaren leitern einer elektrischen stromverteilungsstruktur, und zugehörige elektrische stromverteilungsstrukturen
DE3937183A1 (de) Verfahren zu stoerstrahlungsdaempfung an leiterplatten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee