DE69304205T2 - Verminderungsmittel von elektromagnetischer strahlung mit verwendung von geerdeten leiterbahnen,die die innere ebenen einer leiterplatte einfassen - Google Patents
Verminderungsmittel von elektromagnetischer strahlung mit verwendung von geerdeten leiterbahnen,die die innere ebenen einer leiterplatte einfassenInfo
- Publication number
- DE69304205T2 DE69304205T2 DE69304205T DE69304205T DE69304205T2 DE 69304205 T2 DE69304205 T2 DE 69304205T2 DE 69304205 T DE69304205 T DE 69304205T DE 69304205 T DE69304205 T DE 69304205T DE 69304205 T2 DE69304205 T2 DE 69304205T2
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- circuit board
- plane
- power plane
- vias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005670 electromagnetic radiation Effects 0.000 title description 31
- 230000002093 peripheral effect Effects 0.000 claims description 30
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000004643 cyanate ester Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
- Die vorliegende Erfindung betrifft die Verringerung der durch digitale Hochgeschwindigkeitssignale in Computersystemen erzeugten elektromagnetischen Strahlung durch die Verwendung geerdeter leitender Bahnen, die die innenschichten oder -ebenen von Leiterplatten einfassen.
- Computersysteme sind so ausgelegt, daß sie mit niedrigem Stromverbrauch und hohen Geschwindigkeiten arbeiten. Zum Beispiel funktionieren typische Personalcomputersysteme bei Taktgeschwindigkeiten von 25 bis 66 Megahertz (MHz) oder mehr, sind effizienter und verbrauchen weniger Energie, wobei die Frequenz und Effektivität fast täglich steigen. Allgemein gilt, je höher die Frequenz des Takt- und anderer Digitalsignale des Computersystems, desto mehr Arbeitsschritte kann das Computersystem pro Sekunde absolvieren. Daher werden höhere Frequenzsignale als wünschenswert betrachtet, denn sie ermöglichen das schnellere Arbeiten und erhöhen damit die Leistungsfähigkeit des Systems. In den meisten digitalen Computersystemen werden digitale Logiksignale auf der Grundlage von Rechteckwellen verwendet, so daß bei Digitalsignalen mit höheren Frequenzen schneller ansteigende und abfallende Flanken auftreten. Diese schnell ansteigenden und abfallenden Flanken weisen einen sehr hohen Frequenzgehalt auf, durch den die elektromagnetische Energie der digitalen Signale zunimmt. Durch die erhöhte elektromagnetische Energie kommt es wiederum zu einer größeren elektromagnetischen Abstrahlung (EMR) der digitalen Signale, die anschließend aufgefangen werden und elektromagnetische Störungen (EMI) in nahegelegenen Schaltkreisen und elektronischen Vorrichtungen hervorrufen kann, wie z.B. in Flugzeugsteuerungen, handelsüblichen Radio-, Fernseh- und anderen Geräten der Kommunikationstechnik.
- Die von den digitalen Hochgeschwindigkeitssignalen erzeugte EMR geht normalerweise einher mit einer Streukapazität nahegelegener Schaltkreise. die zu einer EMI in Form von Strom- oder Spannungsspitzen führt. Verschärft wird das Problem der EMI dadurch, daß elektronische Geräte für niedrige Energieniveaus mit höherohmigen Schaltkreisen ausgelegt sind, bei denen die höhere Impedanz das elektronische Rauschen zu verstärken scheint. In Computersystemen werden schnellere Flanken und höhere Frequenzen fur eine höhere Auflösung genutzt, so daß nur ein viel geringeres Ausgangsrauschen zulässig ist. Selbst bei einer relativ geringe Streukapazität kann es zu erheblichen Rauschpegeln kommen, wenn die EMR der digitalen Hochgeschwindigkeitssignale abgestrahlt wird. Eine Verringerung der Streukapazität ist wünschenswert, jedoch ist es sehr schwierig, wenn nicht gar unmöglich, die gesamte Streukapazität zu eliminieren. Auf jeden Fall liegt das Hauptaugenmerk der meisten Elektronik-Technologen auf der Verminderung der EMR. Da zur Verbesserung der Systemleistung digitale Hochgeschwindigkeitssignale trotz der höheren elektronischen Rauschpegel wünschenswert sind, liegt das Ziel speziell bei Computersystemen in der Isolierung der EMR-Quelle und in deren Verminderung.
- Die Bundesbehörde für das Fernmeldewesen der USA (FCC) legt die Werte von Strahlungs- und Leitungsemissionen von elektronischen Geräten, einschließlich Computersystemen und Peripheriegeräten, fest und hat ein Klassifizierungssystem entwickelt, das die zulässigen EMR-Werte für bestimmte Einsatzgebiete angibt. Bei der Auslegung von elektronischen Geräten für den Heimgebrauch ist es sehr wünschenswert, den Standard auf hohem Niveau aufrechtzuerhalten und folglich die EMR auf niedrigem Stand zu halten, da im normalen Haushalt eine Vielzahl empfindlicher elektronischer Geräte, wie z.B. Fernseher, Videorecorder, Stereoanlagen und viele andere Geräte der Heimelektronik, vorhanden sind. Von der FCC muß jedes einzelne Stück Hardware, einschließlich Computersysteme und Peripheriegeräte, zertifiziert werden, bevor es verkauft oder selbst auf einer Fachmesse ausgestellt werden darf. Die FCC definiert zwei Zertifizierungs-Ebenen für elektronische Geräte auf der Grundlage der nichtionisierenden Strahlung, die in bestimmten festgelegten Entfernungen emittiert wird. Ein Gerät der Klasse A ist nur für den industriellen Gebrauch geeignet, wobei die EMR im Abstand von 10 Metern gemessen wird und 90 Mikrovolt pro Meter (µV/m) in einem Frequenzbereich von 30 - 80 MHz, 150 µV/m im Bereich von 88 - 216 MHz, 210 µV/m für den Bereich von 216 - 960 MHz und 300 µV/m bei mehr als 960 MHz nicht überschreiten darf. Den Anforderungen für eine Einstufung in Klasse B wird genügt, wenn die EMR-Messungen im Abstand von 3 Metern 100 µV/m im Bereich von 30 - 30 MHz 150 µV/m im Bereich von 88 - 216 MHz 200 µV/m für den Bereich von 216 - 960 MHz und 500 µV/m bei Frequenzen über 960 MHz nicht überschreitet. Eine Einstufung in Klasse B stellt einen strengeren Standard dar, der für den Heimgebrauch und für tragbare Computer wünschenswert ist. Computerentwickler müssen ständig nach neuen und besseren Verfahren zur Verringerung der EMR suchen, damit bei den steigenden Frequenzen des Systems die Anforderungen für Klasse B erfüllt bleiben. Aufgrund der ständig zunehmenden Nachfrage nach größerer Leistungsfähigkeit bei niedrigerem Energieverbrauch wird es allerdings immer schwieriger, diesen Standard zu erreichen. Tatsächlich entsprechen die ersten Prototyp-Versionen neuer Computersysteme nur selten den Kriterien der Klasse B, so daß Ingenieure erhebliche Zeit darauf verwenden, die Ursachen der EMR zu erkennen und Wege zur Verminderung der EMR zu finden.
- Die zum Funktionieren eines Computersystems erforderlichen digitalen Hochfrequenzsignale werden aufleitenden Bahnen auf Ebenen oder Schichten mehrschichtiger Leiterplatten von einem Bauelement zum nächsten übertragen. Diese Signalbahnen stellen eine Hauptursprungsquelle der EMR dar. Durch die übliche Impedanzstörkopplung wird die EMR außerdem zur Leistungsebene der Leiterplatte geleitet. Bei der Isolierung, Verminderung oder gar Verhinderung der EMR können elektrostatische Abschirmungen sehr wirksam sein. Zu den wirksamsten elektrostatischen Abschirmungen gehört eine Metallbox oder eine geschlossene Metallhülle mit einem niederohmigen Element, das am günstigsten geerdet oder an eine gemeinsame Spannungsquelle angeschlossen ist. Dem liegt das Prinzip zugrunde, daß eine Ladung von einem Außenpotential nicht auf dem innenbereich der Abschirmung existieren kann und umgekehrt, so daß theoretisch das elektrische Feld eliminiert ist. Praktisch lassen sich jedoch vollkommen geschlossene Metallhüllen in Computersystemen nicht anwenden, weshalb normalerweise die Abschirmungen als Teilhüllen oder Metallwände und -sperren ausgeführt sind. Allerdings führen selbst Teilmetallabschirmungen zu höheren Kosten und zusätzlichem Gewicht, schränken die Luftströmung ein und nehmen wertvollen Platz ein. Darüber hinaus lassen sich Metallabschirmungen nur schwer und mühevoll bei Leiterplatten einsetzen.
- Aus EP-A-385 689 ist weiterhin eine Leiterplatte zum Verhindern elektromagnetischer Störungen bekannt mit:
- einer isolierenden Grundplatte,
- einer ersten elektrisch leitenden Schicht auf der isolierenden Grundplatte, wobei die erste elektrisch leitende Schicht ein Signalbild und ein Massebild schafft;
- einer Isolierschicht auf der isolierenden Grundplatte, mit der zumindest das Signalbild abgedeckt wird;
- einer zweiten elektrisch leitenden Schicht, die auf der Isolierschicht ausgebildet wird und elektrisch an das Massebild angeschlossen ist: und
- einem graßflächigen Erdungs-Anschlußbereich, der in der Nähe einer Erdungsklemme der digitalen IC durch die erste elektrisch leitende Schicht gebildet wird und an die Erdungsklemme angeschlossen ist, wobei der Erdungs-Anschlußbereich direkt mit der zweiten elektrisch leitenden Schicht durch Oberflächenanschluß verbunden ist, so daß eine Erdungs-Impedanz der Erdungsklemme der digitalen IC vermindert werden kann.
- Daher ist die Schaffung einer Vorrichtung oder eines Verfahrens zur beträchtlichen Verringerung der EMR wünschenswert, welche von digitalen Hochgeschwindigkeitssignalen auf Leiterplatten-Innenebenen erzeugt wird, ohne dabei weitere Bauelemente hinzuzufügen, Platz zu benötigen, das Gewicht überhaupt oder die Kosten stark zu erhöhen.
- Bei einer erfindungsgemäßen Leiterplatte nach Anspruch 1 kommen geerdete leitende Verbindungslöcher und Bahnen zur Verminderung der elektromagnetischen Strahlung (EMR), die durch die logischen Hochgeschwindigkeitssignale auf den inneren Signalebenen verursacht wird, zum Einsatz. Da die logischen Hochgeschwindigkeitssignale eine Hauptquelle der EMR darstellen. kann ein erfindungsgemäß ausgelegtes Computersystem die Einstufungskriterien der Klasse B mit wenig oder keinem zusätzlichen Entwicklungsaufwand erfüllen. Durch die Verwendung der an die Masseebenen angeschlossenen leitenden Verbindungslöcher und Bahnen entsteht eine sehr wirksame elektromagnetische Abschirmung und verringert sich die EMR ohne zusätzliche Bauelemente, großen Platzbedarf oder mehr Gewicht und ohne wesentlich höhere Kosten. Bereits jetzt stellen Verbindungslöcher und Bahnen das wichtigste Mittel zum Leiten von Signalen auf einer Leiterplatte dar, so daß durch leichte Veränderungen bei einer erfindungsgemäßen Leiterplatte signifikante Ergebnisse erreicht werden.
- Eine Reihe von leitenden Umfangs-Verbindungslöchern ist in einem Schlängelpfad nahe des Randes einer Leiterplatte angebracht, welcher die Signalbahnen und die Flächen für die Anordnung der Bauelemente der Leiterplatte einfaßt. Die Umfangs-Verbindungslöcher werden vorzugsweise ausgebildet, indem Löcher, die alle Schichten der Leiterplatte durchdringen, gebohrt und mit einem leitenden Werkstoff, wie z.B. Kupfer, gefüllt werden. Am besten sind die Umfangs-Verbindungslöcher etwa um ein Viertel Inch zueinander beabstandet, was den Wellenlängen der primären und der Oberwellenkomponente eines 66-MHz-Taktsignals entspricht. Dies ist die höchste Taktgeschwindigkeit, die in der bevorzugten Ausführungsform verwendet wird. Der Abstand zwischen den Umfangs-Verbindungslöchern verschiedener Leiterplatten kann in einer gegebenen Anwendung von den genutzten Frequenzen und dielektrischen Konstanten der Werkstoffe abhängen. Der leitende Bereich der Masseebene wird nach außen erweitert schließt auch die Umfangs-Verbindungslöcher ein und schließt diese elektrisch an, so daß die Umfangs-Verbindungslöcher geerdet sind. Auf jeder der inneren Signalebenen verläuft eine leitende Bahn zum Verbinden mit jedem der Umfangs-Verbindungslöcher in Form einer Punktverbindung, wodurch im wesentlichen eine geerdete Bahn geschaffen wird, die die Signalbahnen jeder inneren Signalschicht umgibt. Am günstigsten ist diese Bahn 0,76 mm breit und bildet eine geerdete elektrostatische Abschirmung, die das Rauschen durch die Flanken der digitalen Hochgeschwindigkeitssignale auf den Signalbahnen beträchtlich vermindert.
- Außerdem wird vorzugsweise eine leitende Bahn angelegt, mit welcher der leitende Bereich der Leistungsschicht eingefaßt wird. Auch die leitende Bahn der Leistungsschicht wird mit Hilfe der gleichen Punktverbindung an jedes Verbindungsloch angeschlossen wie auf den Signalschichten, wodurch eine wirksame elektrostatische Abschirmung für die Leistungsebene geschaffen wird. Am besten ist die leitende Bahn um die Leistungsebene herum annähernd 1,52 mm (60 Milli-Inch) breit, damit die thermischen Anschlußspezifikationen zwischen der Leistungs- und der Masseebene eingehalten werden. Zwischen der leitenden Bahn der Leistungsebene und dem leitenden Bereich der Leistungsebene wird zur elektrischen Isolierung der Spannungen der Leistungsebene von der geerdeten leitenden Bahn eine nichtleitende Bahn angeordnet. Die nichtleitende Isolierungsbahn ist vorzugsweise 0,76 mm (30 Milli-Inch) breit.
- Die zusätzlichen Umfangs-Verbindungslöcher und die leitenden Bahnen benötigen sehr wenig zusätzlichen Platz, erhöhen das Gewicht fast gar nicht und steigern die Herstellungskosten der Leiterplatte nicht wesentlich. Zusätzliche Bauelemente benötigt man nicht. Durch die geerdeten Umfangs- Verbindungslöcher und die leitenden Bahnen entsteht eine Käfig-Stab-Struktur, die als effektive elektrostatische Abschirmung dient, welche die digitalen Signale der Leiterplatte einfaßt und dadurch die EMR erheblich vermindert.
- Zum besseren Verständnis der Erfindung betrachte man die nachstehende detaillierte Beschreibung der bevorzugten Ausführungsform im Zusammenhang mit den folgenden Zeichnungen, wobei.
- Figur 1 eine Draufsicht einer vereinfachten Darstellung einer erfindungsgemäßen Leiterplatte ist
- Figur 2 eine detailliertere Darstellung eines Teils der obersten Schicht der Leiterplatte aus Figur 1 ist
- Figur 3 eine Teildarstellung der Masseebene der Leiterplatte aus Figur 1 ist;
- Figur 4 eine Teildarstellung einer Signalebene der Leiterplatte aus Figur 1 ist;
- Figur 5 eine Teildarstellung einer Masseebene der Leiterplatte aus Figur 1 ist;
- und
- Figur 6 eine auseinandergezogene vereinfachte Perspektivansicht der Leiterplatte aus Figur list.
- in Figur 1 ist eine mehrschichtige Leiterplatte 20, die erfindungsgemäß ausgeführt ist, vereinfacht und von oben dargestellt. Die Leiterplatte weist mehrere Schichten auf, einschließlich einer obersten Schicht 40, mindestens einer inneren Masseschicht oder Masseebene 50 (Fig. 3), mindestens einer inneren Signalschicht 60 (Fig. 4), mindestens einer Leistungsschicht oder Leistungsebene 70 (Fig. 5) und einer untersten Schicht 80 (Fig. 6). Wenngleich nur eine Leistungsebene 70 und eine Masseebene 60 dargestellt sind, könnte eine erfindungsgemäße Leiterplatte mehrere Leistungs- und Masseebenen aufweisen. Zwar besteht jede der Schichten am günstigsten aus Kupfer auf Epoxydglas, wie z.B. FR-4, es können aber auch andere Arten dielektrischer Werkstoffe, wie Polyimidglas/Kupfer, Zyanatesterglas/Kupfer, Aramid/Kupfer, PTFE/Kupfer und Keramik/Kupfer eingesetzt werden, wie den Fachleuten auf dem Gebiet der Herstellung von mehrschichtigen Leiterplatten bekannt ist. Vorzugsweise ist die Leiterplatte 20 rechtwinklig und hat einen Rand 22, wenn auch die Erfindung nicht auf eine bestimmte geometrische Form von Leiterplatten begrenzt ist. Eine Vielzahl von integrierten Schaltkreisen 24, Steckverbindern 26 und Einzelbauelementen 28 und 30 ist zu Darstellungszwecken auf der Leiterplatte 20 montiert, die allgemein als elektrische Bauelemente 24 - 30 gekennzeichnet sind.
- Die elektrischen Bauelemente 24 - 30 sind auf der Leiterplatte 20 in einem Bauelemente-Befestigungsbereich 36 angebracht, der im wesentlichen durch eine Vielzahl von erfindungsgemäßen leitenden Umfangs-Verbindungslöchern 32 umrissen wird, die den Bauelemente-Befestigungsbereich 36 einfassen, im typischen Fall handelt es sich bei den Umfangs-Verbindungslöchern 32 um durch alle Schichten der Leiterplatte 20 auf einem Schlängelpfad (siehe Darstellung) gebohrte Löcher die mit einem leitenden Werkstoff gefüllt werden Bei dem leitenden Werkstoff handelt es sich am besten um Lot, es können aber auch andere, den Fachleuten auf dem Gebiet der Leiterplattenherstellung bekannte Leiter eingesetzt werden. Vorzugsweise haben die gebohrten Löcher für die Umfangs-Verbindungslöcher 32 einen Durchmesser von annähernd 0,45 mm (18 Milli-Inch) und sind um etwa 6,35 mm (ein Viertel Inch) zueinander beabstandet, wenngleich dieser Abstand auf einer gegebenen Leiterplatte leicht davon abweichen kann. Bei der bevorzugten Ausführungsform beträgt die höchste Taktfrequenz etwa 66 MHz, so daß 6,35 mm (ein Viertel Inch) der Wellenlänge der primären und der Oberwellenkomponente der digitalen 66-MHz-Signale entspricht. Der Abstand zwischen den Umfangs- Verbindungslöchern 32 sollte den Wellenlängen der höchsten auf der Leiterplatte 20 erzeugten Frequenzkomponenten entsprechen. Bei steigenden Frequenzen sollte also der Abstand proportional kleiner werden.
- Zwischen dem Rand 22 und dem Bauelemente-Befestigungsbereich 36 sollte ein Randbereich 34 definiert werden, wie durch den Schlängelpfad der Umfangs-Verbindungslöcher 32 separat dargestellt. Allgemein verlaufen bei der bevorzugten Ausführungsform die leitenden Signalbahnen 44 (Fig. 2) auf der innenschicht und der Außenschicht der Leiterplatte 20, um die Eingänge und Ausgänge der im Bauelemente-Befestigungsbereich angebrachten elektrischen Bauteile 24 - 30 elektrisch anzuschließen. Zwar sind die leitenden Signalbahnen 44 günstigerweise aus Kupfer, doch es können auch andere leitende Werkstoffe eingesetzt werden. Auf diese Weise fassen die Umfangs-Verbindungslöcher 32 alle Signalbahnen 44 auf den Schichten der Leiterplatte 20 ein.
- In Figur 2 ist ein Teil der obersten Schicht 40 der Leiterplatte 20 genauer dargestellt, der teilweise abgedeckt ist, um die Offenlegung von patentrechtlich geschützten Informationen zu verhindern, die für die vorliegende Erfindung nicht relevant sind. Demgegenüber sind alle für die Erfindung relevanten Teile aufgezeigt, und die abgedeckten Bereiche werden für die Offenbarung und umfassende Beschreibung einer erfindungsgemäßen Leiterplatte 20 nicht benötigt. Allgemein kennzeichnen die dunkleren Bereiche oder Bahnen der obersten Schicht 40 die leitenden Bereiche oder Bahnen und die helleren Bereiche nichtleitende Flächen, mit Ausnahme des Randes 22, der kein leitender Bereich ist. Dabei wird deutlicher, daß die Umfangs-Verbindungslöcher 32 den Bauelemente-Befestigungsbereich 36 einfassen und allgemein die Innenkante des Randbereiches 34 bilden.
- Bei den dunklen Kreisen und Stellen handelt es sich im allgemeinen um die Anschlußstellen der elektronischen Bauelemente 24 - 30, von denen viele digitale Hochfrequenzsignale erzeugen. Zudem umfassen die dunklen Kreise leitende Verbindungsöffnungen 42 zum Verbinden einer Schicht mit den anderen. Übertragen werden diese digitalen Hochfrequenzsignale von einem Bauelement zum anderen auf den Signalbahnen 44, die auf der obersten Schicht 40, der untersten Schicht und den Signalschichten 60 verlegt sind, und von einer Schicht zu den anderen über die Verbindungsöffnungen 42. Erneut wird ersichtlich, daß die elektrischen Bauelemente 24 - 30 im Bauelemente- Befestigungsbereich 36 angebracht sind und die Signalbahnen 44 innerhalb dieses Bereiches 36 verlaufen, so daß die Umfangs-Verbindungslöcher 32 die elektrischen Bauelemente 24 - 30 und die Signalbahnen 44 einfassen.
- In Figur 3 ist die Masseebene 50 der Leiterplatte 20 teilweise dargestellt. Hierbei ist nur eine einzige Masseebene aufgezeigt, wobei natürlich noch weitere vorhanden sein können. Auch hier sind bestimmte Teile der Masseebene 50 aus dem vorgenannten Grund abgedeckt. In Figur 3 ist die Masseebene 50 umgekehrt dargestellt, wobei die helleren Bereiche für leitende Flächen und die dunklen Bereiche für nichtleitende Stellen stehen. Auf die Masseebene 50 wird vorzugsweise eine Schicht aus einem leitenden Werkstoff geätzt, allgemein als leitender Teil 52 bezeichnet. Der leitende Teil 52 der Masseebene so ist nur an jene Punkte und Bereiche des elektrischen Schaltkreises elektrisch angeschlossen, die geerdet sein müssen. Am günstigsten ist die Masseebene 50 an die Masse der Aufbauplatte eines Computersystems oder einer anderen elektronischen Vorrichtung mit der Leiterplatte 20 gekoppelt, wenngleich die Masseebene 50 auch ein Signal bilden kann, welchen den meisten oder allen Signalen auf der Leiterplatte 20 gemein ist.
- Die kompakten dunklen Kreise markieren Punkte, die nicht an den leitenden Bereich 52 angeschlossen sind und nicht leitend zu diesem sind, während die gestrichelten Kreise Punkte darstellen, die an den leitenden Bereich 52 angeschlossen sind und eine leitende Verbindung zu ihm haben. Desweiteren bezeichnen die gestrichelten Kreise thermische Anschlüsse mit einem Durchmesser von vorzugsweise etwa 1,52 mm (60 Milli-Inch), damit die den Fachleuten auf dem Gebiet der Leiterplattenherstellung bekannten thermischen Anschlußspezifikationen eingehalten werden. Der leitende Bereich 52 der Masseebene 50 erstreckt sich über die Umfangs-Verbindungslöcher 32 der Masseebene 50 hinaus und faßt diese ein. Auch die Umfangs-Verbindungslöcher 32 sind als gestrichelte Kreise dargestellt, was darauf hinweist, daß der leitende Bereich 52 elektrisch an die Umfangs-Verbindungslöcher 32 angeschlossen ist, und zwar durch Thermoanschlüsse, so daß bei der bevorzugten Ausführungsform möglichst alle Umfangs-Verbindungslöcher 32 an der Masseebene 50 geerdet sind. Umgeben ist der leitende Bereich 52 der Masseebene 50 von einem nichtleitenden Rand 54.
- Auf diese Weise sind die Umfangs-Verbindungslöcher 32, die den Bauelemente-Befestigungsbereich 36 der Leiterplatte 20 einfassen, alle an der Masseebene 50 geerdet und bilden eine Käfig-Stab-Struktur von geerdeten Umfangs-Verbindungslöchern 32, die die Signalbahnen 44 und die elektrischen Bauelemente 24 - 30 der Leiterplatte 20 umgeben.
- In Figur 4 ist eine typische innenliegende Signalschicht 60 der Leiterplatte 20 teilweise dargestellt, wobei wiederum bestimmte Bereiche der Signalebene 60 abgedeckt sind. Zwar ist nur eine Signalschicht zu sehen, aber natürlich können ebenso mehrere innere Signalschichten in der Leiterplatte 20 vorhanden sein und sind es auch oft. Angemerkt sei im weiteren, daß eine andere Ecke der Leiterplatte 20 dargestellt ist, um patentrechtlich zu schützende Informationen weiterhin zu schützen. In Figur 4 kennzeichnen die dunklen Bereiche leitende Flächen und die hellen Bereiche nichtleitende Stellen, außer dem Rand 22 der Leiterplatte 20, der keine leitende Fläche bildet. Zu sehen ist eine leitende Bahn 62, die den Bauelemente-Befestigungsbereich 36 einfaßt und mit jedem der Umfangs-Verbindungslöcher 32 in Form einer Punktverbindung elektrisch verbunden ist, so daß die leitende Bahn 62 im allgemeinen dem Schlängelpfad der Umfangs-Verbindungslöcher 32 folgt und durch selbige an der Masseebene 50 geerdet ist. Wenn auch nicht in Fig. 4 dargestellt, so umfaßt jedes Verbindungsloch 32 eine Anschlußfläche mit einem Durchmesser von vorzugsweise 0,76 mm (30 Milli-Inch) zum leichteren elektrischen Anschluß an die leitende Bahn 62. Die leitende Bahn 62 faßt den gesamten Bauelemente- Befestigungsbereich 36 der Leiterplatte 20 ein und ist praktischerweise am besten 0,76 mm (30 Milli-Inch) breit, obwohl auch andere Breiten der leitenden Bahn 62 möglich sind. Jede Signalebene der Leiterplatte 20, wie z.B. die Signalebene 60, umfaßt eine geerdete leitende Bahn, die der Bahn 62 ähnelt. Auf diese Weise bilden die leitenden Bahnen 62 und die leitenden Umfangs- Verbindungslöcher 32 eine geerdete Käfig-Stab-Struktur, die alle Signalbahnen 44 der Leiterplatte 20 einfaßt und wirksam als elektromagnetische Abschirmung für die Leiterplatte 20 fungiert.
- In Figur 5 ist die Leistungsebene 70 der Leiterplatte 20 teilweise dargestellt, wobei wiederum bestimmte Teile der Leistungsebene 70 aus den obengenannten Gründen abgedeckt sind. Zwar ist nur eine Leistungsebene aufgezeigt, natürlich können aber auch mehrere vorhanden sein. In Figur 5 kennzeichnen hellere Bereiche leitende Flächen und dunklere die nichtleitenden Flächen. Die Leistungsebene 70 umfaßt einen leitenden Teil 72, dem leitenden Teil 52 der Masseebene 50 ähnlich, wobei sich der leitende Teil 72 vom Bauelemente-Befestigungsbereich 36 nach außen zu den Umfangs- Verbindungslöchern 32 erstreckt. Allerdings reicht der leitende Teil 72 der Leistungsebene 70 nicht ganz bis zu den Umfangs-Verbindungslöchern 32, sondern wird von einer nichtleitenden Bahn 74 eingefaßt, die selbst von den Umfangs-Verbindungslöchern 32 umgeben ist.
- Eine leitende Bahn 76 ist zum elektrischen Verbinden der leitenden Umfangs- Verbindungslöcher 32 untereinander mittels der gleichen Punktverbindung angelegt und folgt im allgemeinen dem gleichen Schlängelpfad, genau wie die leitenden Bahnen 62 auf den Signalebenen 60. Durch die nichtleitende Bahn 74 wird die leitende Bahn 76 von dem leitenden Teil 72 isoliert. Auch hier werden vorzugsweise die gleichen Thermoanschlüsse mit einem Durchmesser von 1,52 mm (60 Milli-Inch) zum Verbinden der Umfangs-Verbindungslöcher 32 mit der leitenden Bahn 76, so wie auf der Masseebene 50, genutzt, wobei diese Anschlüsse durch die gestrichelten Kreise angegeben sind. Am günstigsten ist die leitende Bahn 76 1,52 mm (60 Milli-Inch) breit, damit die thermischen Anschlußspezifikationen zwischen den Leistungsebenen 70 und den Masseebenen 50 eingehalten werden. Demnach faßt die leitende Bahn 76 die nichtleitende Bahn 74 und den leitenden Teil 72 der Leistungsebene 70 ein, wobei die leitende Bahn 76 durch die Umfangs-Verbindungslöcher 32 am leitenden Teil 52 der Masseebene 50 geerdet ist. Ebenso ist die leitende Bahn 76 selbst von einem nichtleitenden Rand 78, ähnlich dem nichtleitenden Rand 54 auf der Masseebene 50, umgeben. Somit ist die Leistungsebene 70 ebenso wie oben für die Signalebenen 60 beschrieben von einer geerdeten leitenden Bahn 76 eingefaßt, so daß alle inneren Signal- und Leistungsschichten der Leiterplatte 20 von der geerdeten, eine elektromagnetische Abschirmung bildenden Käfig-Stab-Struktur umgeben sind.
- Natürlich wird mit einem Netzteil (nicht dargestellt) ein Spannungspotential zwischen dem leitenden Bereich 72 der Leistungsebene 70 und dem leitenden Bereich 52 der Masseebene 50 angelegt, damit den auf der Leiterplatte 20 angebrachten elektronischen Bauelementen 24 - 30 Strom zugeführt wird. Die elektronischen Bauelemente 24 - 30 erzeugen auf den Signalbahnen 44 Signale, von denen viele digitale Hochgeschwindigkeitssignale im Takt des 66-MHz-Taktsignals sind. Bekanntlich liegen zwischen den Signalbahnen 44 und dem leitenden Bereich 72 der Leistungsebene 70 aufgrund der elektronischen Bauelemente 24 - 30 gemeinsame oder gegenseitige Impedanzen vor so daß das elektrische Rauschen in den leitenden Teil 72 der Leistungsebene 70 übertragen wird. Folglich ist die Leistungsebene 70 auch eine EMR-Quelle. Mit der leitenden Bahn 76 wird eine elektromagnetische Abschirmung um die Leistungsebene 70 herum geschaffen und dadurch das Abstrahlen einer größeren EMR von der Leistungsebene 70 verhindert.
- In Figur 6 ist die Leiterplatte aus Figur 1 in auseinandergezogener, vereinfachter Perspektivansicht dargestellt. Ganz deutlich wird hier die Käfig-Stab-Struktur der leitenden Umfangs-Verbindungslöcher 32 und leitenden Bahnen 62 und 72, die die Signalbahnen 44 der Leiterplatte 20 umgeben.
- Aus der obigen Beschreibung und den Figuren 1-6 ist nun das erfindungsgemäße Verfahren zur Verringerung der elektromagnetischen Strahlung (EMR) verständlich geworden. Durch ein Netzteil wird Strom zwischen die Leistungsebenen 70 und die Masseebenen 50 geleitet, um die elektronischen Bauelemente 24 - 30 der Leiterplatte 20 mit Strom zu versorgen. Die elektronischen Bauelemente 24 30 erzeugen digitale Hochgeschwindigkeitssignale auf den Signalbahnen 44 der obersten Schicht, der untersten Schicht und den Signalschichten 60 der Leiterplatte 20. Wie zuvor beschrieben erzeugen diese Signale auf den Signalebenen 44 aufgrund der schnell ansteigenden und abfallenden Flanken elektrische Energie, die sonst eine EMR hervorrufen würde, die über den Rand 22 der Leiterplatte 20 hinaus abgestrahlt würde. Die EMR geht mit Streukapazitäten in nahegelegenen elektrischen Stromkreisen einher und führt zu elektromagnetischen Störungen (EMI) oder Rauschspitzen innerhalb der nahegelegenen Schaltkreise.
- Durch die leitenden Umfangs-Verbindungslöcher 32, die an den leitenden Teil 52 der Masseebene 50, an die leitenden Bahnen 62 auf den Signalschichten 60 und auch an die leitenden Bahnen 76 auf den Leistungsebenen 70 der Leiterplatte 20 angeschlossen sind, entsteht eine elektromagnetische Abschirmung, welche das von den digitalen Hochgeschwindigkeitssignalen erzeugte elektrische Rauschen unterdrückt oder auffängt. Da diese elektromagnetische Abschirmung vorzugsweise geerdet ist, ist auch ein Großteil der elektromagnetischen Energie durch die Abschirmung geerdet, so daß die EMR beträchtlich verringert wird. Zwar umfassen die oberste und die unterste Schicht am günstigsten keine leitende Umfangsbahn, wie z.B. die leitenden Bahnen 62 und 72, dennoch können die Umfangs-Verbindungslöcher 32 und die leitenden Bahnen 62 und 72 auf den Innenschichten die EMR auf zulässige Werte vermindern. In der Tat erfüllte schon die erste Prototyp-Version eines erfindungsgemäßen Computersystems trotz der Frequenzen über 50 MHz die FCC-Einstufungskriterien für Klasse B.
Claims (7)
1. Leiterplatte mit.
einer Vielzahl von Schichten (40, 50, 60, 70, 80), von denen jede einen
inneren Bauelementebereich (36) aufweist, der von einem Randbereich (34)
eingefaßt ist, wobei eine der Schichten eine Masseebene (50) ist, eine der
Schichten eine Leistungsebene (70) ist und mindestens eine der Schichten eine
Signalschicht (60) ist;
von denen jede Schicht eine Vielzahl die Schicht durchdringender
leitender Verbindungslöcher hat, die sich zwischen dem inneren
Bauelementebereich und dem Randbereich der Schicht befinden, wobei die
leitenden Verbindungslöcher einen Schlängelpfad bilden, der den inneren
Bauelementebereich jeder Schicht einfaßt;
wobei die Masseebene (50) einen leitenden Abschnitt (52) aufweist, der
einen Teil des inneren Bauelementebereiches der Masseebene bedeckt, und
sich der leitende Abschnitt der Masseebene weiterhin bis zu jedem aus der
Vielzahl der leitenden Verbindungslöcher erstreckt und elektrisch daran
angeschlossen ist;
wobei jede Signalschicht (60) eine leitende Bahn (62) aufweist, welche
zwischen dem Randbereich und dem inneren Bauelementebereich jeder
Signalschicht verläuft, und die leitende Bahn der Signalschicht allgemein dem
Schlängelpfad folgt und an jedes der leitenden Verbindungslöcher elektrisch
angeschlossen ist und somit den inneren Bauelementebereich der Signalschicht
einfaßt; und
wobei die Leistungsebene (70) einen leitenden Abschnitt (72) aufweist,
der einen Teil des inneren Bauelementebereiches der Leistungsebene bedeckt,
und außerdem eine leitende Bahn (76) zwischen dem Randbereich und dem
inneren Bauelementebereich der Leistungsebene umfaßt und die leitende Bahn
der Leistungsebene allgemein dem Schlängelpfad folgt und an jedes der
Verbindungslöcher elektrisch angeschlossen ist und somit den inneren
Bauelementebereich der Leistungsebene einfaßt, wobei die Leistungsebene
zudem eine nichtleitende Bahn (74) zur elektrischen Isolierung zwischen dem
leitenden Abschnitt der Leistungsebene und der leitenden Bahn der
Leistungsebene aufweist.
2. Leiterplatte nach Anspruch 1, wobei die Vielzahl der leitenden
Verbindungslöcher annähernd um 6.35 mm (ein Viertel Inch) voneinander
beabstandet sind.
3. Leiterplatte nach Anspruch 1, wobei die Vielzahl der leitenden
Verbindungslöcher einen Durchmesser von annähernd 0,45 mm (18 Milli-Inch)
aufweist, der mit einem elektrisch leitenden Werkstoff gefüllt ist.
4. Leiterplatte nach Anspruch 1, wobei die leitende Bahn der Signalschicht
annähernd 0,76 mm (30 Milli-Inch) breit ist.
5. Leiterplatte nach Anspruch 1, wobei die leitende Bahn der
Leistungsebene annähernd 1,52 mm (60 Milli-Inch) breit ist.
6. Leiterplatte nach Anspruch 1, wobei die Leistungsebene, die
Masseebene und jede der Signalschichten Innenschichten der Leiterplatte sind.
7. Leiterplatte nach Anspruch 1, wobei die leitenden Abschnitte, welche den
leitenden Abschnitt der Masseebene, die leitende Bahn der Signalschicht, den
leitenden Abschnitt der Leistungsebene und die leitende Bahn der
Leistungsebene umfassen, aus Kupfer bestehen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/955,928 US5315069A (en) | 1992-10-02 | 1992-10-02 | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards |
PCT/US1993/009203 WO1994008445A1 (en) | 1992-10-02 | 1993-09-24 | Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69304205D1 DE69304205D1 (de) | 1996-09-26 |
DE69304205T2 true DE69304205T2 (de) | 1997-03-06 |
Family
ID=25497549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69304205T Expired - Lifetime DE69304205T2 (de) | 1992-10-02 | 1993-09-24 | Verminderungsmittel von elektromagnetischer strahlung mit verwendung von geerdeten leiterbahnen,die die innere ebenen einer leiterplatte einfassen |
Country Status (7)
Country | Link |
---|---|
US (1) | US5315069A (de) |
EP (1) | EP0663142B1 (de) |
AT (1) | ATE141743T1 (de) |
AU (1) | AU5440994A (de) |
CA (1) | CA2146139C (de) |
DE (1) | DE69304205T2 (de) |
WO (1) | WO1994008445A1 (de) |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5475606A (en) * | 1993-03-05 | 1995-12-12 | International Business Machines Corporation | Faraday cage for a printed circuit card |
JPH0828580B2 (ja) * | 1993-04-21 | 1996-03-21 | 日本電気株式会社 | 配線基板構造及びその製造方法 |
JP3287673B2 (ja) * | 1993-11-30 | 2002-06-04 | 富士通株式会社 | 半導体装置 |
US5519577A (en) * | 1993-12-23 | 1996-05-21 | Symbol Technologies, Inc. | Spread spectrum radio incorporated in a PCMCIA Type II card holder |
GB2313239B (en) * | 1996-05-16 | 2000-12-20 | Pyronix Ltd | Microwave circuit device |
JP3581971B2 (ja) * | 1996-05-22 | 2004-10-27 | 株式会社ボッシュオートモーティブシステム | 車載用コントロールユニットのemi用接地構造 |
US5874778A (en) * | 1997-06-11 | 1999-02-23 | International Business Machines Corporation | Embedded power and ground plane structure |
JP3610221B2 (ja) * | 1998-01-27 | 2005-01-12 | キヤノン株式会社 | 多層プリント配線基板 |
US6178311B1 (en) | 1998-03-02 | 2001-01-23 | Western Multiplex Corporation | Method and apparatus for isolating high frequency signals in a printed circuit board |
US6150895A (en) * | 1999-01-25 | 2000-11-21 | Dell Usa, L.P. | Circuit board voltage plane impedance matching |
US6847529B2 (en) * | 1999-07-15 | 2005-01-25 | Incep Technologies, Inc. | Ultra-low impedance power interconnection system for electronic packages |
US6623279B2 (en) | 1999-07-15 | 2003-09-23 | Incep Technologies, Inc. | Separable power delivery connector |
US6801431B2 (en) * | 1999-07-15 | 2004-10-05 | Incep Technologies, Inc. | Integrated power delivery and cooling system for high power microprocessors |
US20030214800A1 (en) * | 1999-07-15 | 2003-11-20 | Dibene Joseph Ted | System and method for processor power delivery and thermal management |
US6452113B2 (en) * | 1999-07-15 | 2002-09-17 | Incep Technologies, Inc. | Apparatus for providing power to a microprocessor with integrated thermal and EMI management |
US6947293B2 (en) * | 1999-07-15 | 2005-09-20 | Incep Technologies | Method and apparatus for providing power to a microprocessor with integrated thermal and EMI management |
US20030156400A1 (en) * | 1999-07-15 | 2003-08-21 | Dibene Joseph Ted | Method and apparatus for providing power to a microprocessor with intergrated thermal and EMI management |
JP3669219B2 (ja) * | 1999-08-10 | 2005-07-06 | 日本電気株式会社 | 多層プリント配線板 |
US20020121943A1 (en) * | 2000-05-25 | 2002-09-05 | Alexander Axelrod | EMI filters based on amorphous metals in a form of a microwire, a ribbon and/or a powder |
US7107673B2 (en) * | 2000-06-19 | 2006-09-19 | Nortel Networks Limited | Technique for accommodating electronic components on a multiplayer signal routing device |
JP3745276B2 (ja) * | 2001-01-17 | 2006-02-15 | キヤノン株式会社 | 多層プリント配線板 |
US7167379B2 (en) * | 2001-02-16 | 2007-01-23 | Dibene Ii Joseph T | Micro-spring interconnect systems for low impedance high power applications |
JP3820955B2 (ja) * | 2001-10-12 | 2006-09-13 | 日本電気株式会社 | ビルドアップ基板とその製造方法 |
US20030085055A1 (en) * | 2001-11-05 | 2003-05-08 | Skinner Harry G | Substrate design and process for reducing electromagnetic emission |
US6845013B2 (en) * | 2002-03-04 | 2005-01-18 | Incep Technologies, Inc. | Right-angle power interconnect electronic packaging assembly |
US7173193B2 (en) * | 2003-03-31 | 2007-02-06 | International Business Machines Corporation | Method and structure for implementing enhanced interconnection performance of a land grid array (LGA) module and a printed wiring board |
US7016198B2 (en) * | 2003-04-08 | 2006-03-21 | Lexmark International, Inc. | Printed circuit board having outer power planes |
US7348498B2 (en) * | 2003-07-17 | 2008-03-25 | Hewlett-Packard Development Company, L.P. | Partially voided anti-pads |
US20050068751A1 (en) * | 2003-09-30 | 2005-03-31 | Hyunjun Kim | Floating trace on signal layer |
US6979784B1 (en) | 2003-10-17 | 2005-12-27 | Advanced Micro Devices, Inc. | Component power interface board |
US7186924B2 (en) * | 2003-10-21 | 2007-03-06 | International Business Machines Corporation | Dielectric structure for printed circuit board traces |
US7411474B2 (en) * | 2005-10-11 | 2008-08-12 | Andrew Corporation | Printed wiring board assembly with self-compensating ground via and current diverting cutout |
CN101472386B (zh) * | 2007-12-26 | 2012-03-28 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
US8704610B2 (en) * | 2011-08-01 | 2014-04-22 | General Electric Company | Apparatus for improving grounding for an electrical component and method of making same |
US20130032718A1 (en) * | 2011-08-03 | 2013-02-07 | Robert Bosch Gmbh | Rf immunity improved pyro sensor |
KR101926797B1 (ko) * | 2012-07-31 | 2018-12-07 | 삼성전기주식회사 | 인쇄회로기판 |
US11032953B2 (en) * | 2019-04-25 | 2021-06-08 | Microsoft Technology Licensing, Llc | Mutually shielded printed circuit board assembly |
US10707600B1 (en) * | 2019-06-28 | 2020-07-07 | Arista Networks, Inc. | Systems with electrical isolation between signal and power domains |
US11259403B1 (en) * | 2020-10-30 | 2022-02-22 | SK Hynix Inc. | Printed circuit board structure for solid state drives |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE8511735U1 (de) * | 1985-04-19 | 1987-02-05 | Wilhelm Sedlbauer GmbH Fabrik für Feinmechanik und Elektronik, 8352 Grafenau | Vielfachschaltelement zum Verbinden einer Mehrzahl von Mehrfachbussen |
JPH073660Y2 (ja) * | 1989-02-27 | 1995-01-30 | 任天堂株式会社 | Emi対策用回路基板 |
US5102749A (en) * | 1988-01-27 | 1992-04-07 | W. R. Grace & Co.-Conn. | Electronic package comprising aluminum nitride and aluminum nitride-borosilicate glass composite |
US4916260A (en) * | 1988-10-11 | 1990-04-10 | International Business Machines Corporation | Circuit member for use in multilayered printed circuit board assembly and method of making same |
US5014160A (en) * | 1989-07-05 | 1991-05-07 | Digital Equipment Corporation | EMI/RFI shielding method and apparatus |
US5041700A (en) * | 1989-09-27 | 1991-08-20 | Kabushiki Kaisha Toshiba | Circuit board including an aluminum nitride substrate and a multilayered metal oxynitride structure |
US5183972A (en) * | 1991-02-04 | 1993-02-02 | Microelectronics And Computer Technology Corporation | Copper/epoxy structures |
-
1992
- 1992-10-02 US US07/955,928 patent/US5315069A/en not_active Expired - Lifetime
-
1993
- 1993-09-24 CA CA002146139A patent/CA2146139C/en not_active Expired - Fee Related
- 1993-09-24 AU AU54409/94A patent/AU5440994A/en not_active Abandoned
- 1993-09-24 EP EP93924900A patent/EP0663142B1/de not_active Expired - Lifetime
- 1993-09-24 WO PCT/US1993/009203 patent/WO1994008445A1/en active IP Right Grant
- 1993-09-24 AT AT93924900T patent/ATE141743T1/de not_active IP Right Cessation
- 1993-09-24 DE DE69304205T patent/DE69304205T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1994008445A1 (en) | 1994-04-14 |
DE69304205D1 (de) | 1996-09-26 |
EP0663142B1 (de) | 1996-08-21 |
CA2146139C (en) | 1998-09-01 |
CA2146139A1 (en) | 1994-04-14 |
US5315069A (en) | 1994-05-24 |
EP0663142A1 (de) | 1995-07-19 |
ATE141743T1 (de) | 1996-09-15 |
AU5440994A (en) | 1994-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69304205T2 (de) | Verminderungsmittel von elektromagnetischer strahlung mit verwendung von geerdeten leiterbahnen,die die innere ebenen einer leiterplatte einfassen | |
DE69016441T2 (de) | Mehrschichtleiterplatte, welche hochfrequenzinterferenzen von hochfrequenzsignalen unterdrückt. | |
DE19911731C2 (de) | Gedruckte Leiterplatte | |
DE69400101T2 (de) | Elektrisches Masseverbindungssystem zwischen einer koaxialen Steckverbindung und der Platte einer hyperfrequenten Schaltung und elektrische Verbindungsvorrichtung für dieses System | |
DE69504471T2 (de) | Vorrichtung zur Verhinderung elektromagnetischer Störung | |
DE60314353T2 (de) | Leiterplatte und Methode um eine Leiterplatte an einem elektrisch leitenden Gehäuse anzubringen | |
DE69325953T2 (de) | Leistungshalbleitermodul | |
DE69617113T2 (de) | Verbindungsvorrichtung mit gesteuertem Impedanzverhalten | |
DE69019030T2 (de) | Gedruckte Leiterplatte. | |
DE69637165T2 (de) | Mehrschichtige gedruckte Schaltungsplatte und ihre Verwendung als Kontaktgitterpackung | |
EP0350775B1 (de) | Filteranordnung | |
EP2873308B1 (de) | Leiterplatte mit einer störwellen aussendenden hochfrequenzbaugruppe | |
DE4407492A1 (de) | Einrichtung zur Abschirmung von auf einer Elektronikkarte angeordneten elektronischen Bauteilen gegen äußere, elektromagnetische Felder | |
EP0254964A2 (de) | Magnetische oder elektromagnetische Abschirmung und damit ausgerüstetes elektrisches Kabel | |
EP0757515B1 (de) | Schaltungsanordnung für Kraftfahrzeuge | |
DE102018103553A1 (de) | Elektronisches gerät | |
DE202006013058U1 (de) | Störstrom-widerstandsfähige Platinenanordnung | |
DE212013000221U1 (de) | Platineneinbauvorrichtung zur Anordnung in Fahrzeugen | |
EP2466998A1 (de) | Leiterplatte mit Schirmung | |
DE102006031037B3 (de) | Verfahren zur Abschirmung einer elektronischen Schaltung gegenüber elektromagnetischer Strahlung und entsprechend ausgestaltete Schaltung | |
DE69016471T2 (de) | Leiterplatte, geeignet zur Vermeidung elektromagnetischer Interferenzen. | |
DE9214898U1 (de) | Steuergerät | |
US10292259B2 (en) | Electrical shielding using bar vias and associated methods | |
EP3300472B1 (de) | Elektrisches bauteil | |
DE3624845A1 (de) | Schaltgeraet |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |