DE102013105074A1 - Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst - Google Patents
Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst Download PDFInfo
- Publication number
- DE102013105074A1 DE102013105074A1 DE102013105074.3A DE102013105074A DE102013105074A1 DE 102013105074 A1 DE102013105074 A1 DE 102013105074A1 DE 102013105074 A DE102013105074 A DE 102013105074A DE 102013105074 A1 DE102013105074 A1 DE 102013105074A1
- Authority
- DE
- Germany
- Prior art keywords
- fin
- finfet
- finfet device
- integrated circuit
- profile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 7
- 230000003068 static effect Effects 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- AXQKVSDUCKWEKE-UHFFFAOYSA-N [C].[Ge].[Si] Chemical compound [C].[Ge].[Si] AXQKVSDUCKWEKE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Die vorliegende Erfindung umfasst einen integrierten Schaltkreis. Der integrierte Schaltkreis umfasst ein Substrat, ein erstes FinFET-Bauteil, das von dem Substrat getragen wird und das eine erste Finne mit einem ungestuften Finnenprofil aufweist, und ein zweites FinFET-Bauteil, das von dem Substrat getragen wird und das eine zweite Finne mit einem gestuften Finnenprofil aufweist.
Description
- Halbleiterbauteile werden in einer großen Anzahl elektronischer Geräte verwendet, wie zum Beispiel in Computer, in Mobiltelefonen und anderen. Halbleiterbauteile umfassen integrierte Schaltkreise, die auf Halbleiterwafern gebildet werden, indem viele Arten dünner Materialschichten auf den Halbleiterwafern abgeschieden werden und die dünnen Materialschichten strukturiert werden, um integrierte Schaltkreise zu bilden. Integrierte Schaltkreise beinhalten Feld-Effekt-Transistoren (FETs), wie zum Beispiel Metall-Oxid-Halbleiter (Metaloxidesemiconductor, MOS) Transistoren.
- Es ist ein Ziel der Halbleiterindustrie die Größe einzelner FETs weiter zu reduzieren und ihre Geschwindigkeit weiter zu erhöhen. Um diese Ziele zu erreichen wurden FETs mit Graten bzw. Finnen, die auch im deutschsprachigen Fachgebrauch als „Fin FETs” bezeichnet werden, oder Feld-Effekt-Transistoren (multiple gate FETs, MuGFETs) entwickelt. Diese Bauteile verbessern nicht nur die Flächendichte, sondern verbessern auch die Gatesteuerung des Kanals.
- KURZBESCHREIBUNG DER FIGUREN
- Für ein vollständigeres Verständnis der vorliegenden Offenbarung und ihrer Vorteile, wird nun zusammen mit den beigefügten Zeichnungen Bezug auf die folgende Beschreibung genommen, in denen:
-
1 eine Ausführungsform eines FinFETs mit einer ungestuften Finne darstellt; -
2 eine Ausführungsform eines FinFETs mit mehreren ungestuften Finnen darstellt; -
3 eine Ausführungsform eines FinFETs mit mehreren gestuften Finnen darstellt; -
4 eine Ausführungsform eines integrierten Schaltkreisbauteils darstellt, das den FinFET aus1 mit ungestuften Finnen und den FinFET aus3 mit gestuften Finnen auf einem einzigen Substrat beinhaltet; -
5 eine Ausführungsform eines integrierten Schaltkreisbauteils darstellt, das den FinFET aus1 mit ungleichförmigen ungestuften Finnen und den FinFET aus3 mit gestuften Finnen auf einem einzigen Substrat beinhaltet; -
6 –7 anhand eines Beispiels darstellen, wie eine Ausführungsform eines integrierten Schaltkreises, der den ersten FinFET aus1 mit ungestuften ersten Finnen und den dritten FinFET aus3 mit gestuften Finnen beinhaltet, ausgeführt werden kann, um eine Elementarzelle eines SRAM zu bilden; -
8 –9 anhand eines anderen Beispiels darstellen, wie eine Ausführungsform eines integrierten Schaltkreises, der den ersten FinFET aus1 mit ungestuften ersten Finnen und den dritten FinFET aus3 mit gestuften Finnen beinhaltet, ausgeführt werden kann, um eine Elementarzelle eines SRAM zu bilden; -
10 –11 anhand eines anderen Beispieles darstellen, wie eine Ausführungsform eines integrierten Schaltkreises, der den ersten FinFET aus1 mit ungestuftenersten Finnen und den dritten FinFET aus3 mit gestuften Finnen beinhaltet, ausgeführt werden kann, um eine Elementarzelle eines SRAM zu bilden; -
12 –14 eine Ausführungsform eines integrierten Schaltkreises darstellen, der den ersten FinFET aus1 mit ungestuften ersten Finnen und den dritten FinFETaus3 mit gestuften Finnen beinhaltet, und der EpiProfile für diese Bauteile beinhaltet; -
15 –17 Ausführungsformen eines Back-End-Of-Line (BEOL) Schaltschemas darstellen, das für die Ausführungsform der SRAM Elementarzelle verwendet werden kann; und -
18a –18f ein Verfahren zur Bildung einer Ausführungsform eines integrierten Schaltkreises schematisch darstellen, wobei die Ausführungsform des integrierten Schaltkreises den ersten FinFET aus1 mit ungestuften Finnen und den dritten FinFET aus3 mit gestuften Finnen auf dem Substrat umfasst. - Einander entsprechende Ziffern und Symbole in unterschiedlichen Figuren beziehen sich im Allgemeinen auf einander entsprechende Teile, sofern es nicht anders angegeben wird. Die Figuren sind gezeichnet, um die relevanten Einzelheiten der verschiedenartigen Ausführungsformen deutlich zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
- AUSFÜHRLICHE BESCHREIBUNG BEISPIELHAFTER AUSFÜHRUNGSFORMEN
- Die Herstellung und Verwendung der vorliegenden Ausführungsformen wird im Folgenden ausführlich erläutert. Es ist jedoch zu beachten, dass die vorliegende Offenbarung viele anwendbare erfinderische Konzepte zur Verfügung stellt, die in einer großen Vielfalt konkreter Zusammenhänge ausgeführt werden können. Die konkreteren erläuterten Ausführungsformen sind lediglich beispielhaft für konkretere Arten, die Ausführungsformen der Offenbarung herzustellen und diese zu verwenden, und beschränken nicht den Umfang der Offenbarung.
- Die vorliegende Offenbarung bezieht sich auf Ausführungsformen in einem konkreteren Zusammenhang, nämlich auf zwei Finnen-Feld-Effekt-Transistoren (FinFETs), die von einem einzigen Substrat getragen werden, die jedoch Finnen bzw. Grate mit unterschiedlichen Finnenprofilen bzw. Gratprofilen besitzen. Auch wenn im Folgenden der Begriff „Finne” verwendet wird, ist zu beachten, dass stattdessen auch der Begriff „Grat” verwendet werden kann. Zudem können die Ausführungsformen der Offenbarung auf eine Vielfalt von Halbleiterbauteilen angewendet werden. Nachstehend werden verschiedenartige Ausführungsformen mit Bezug auf die beigefügten Zeichnungen ausführlich beschrieben.
-
1 veranschaulicht einen ersten FinFET10 . Das erste FinFET-Bauteil10 beinhaltet eine erste Finne12 , die von einem unter ihr liegenden Substrat14 nach oben hervortritt und innerhalb einer Oxidschicht16 oder eines geeigneten isolierenden Bereiches (z. B. eines Bereiches aus einer flachen Grabenisolation („shallow trench isolation (STI)”)), eingebettet ist. Zusätzlich umfasst das erste FinFET-Bauteil10 auch eine Gate-Elektroden-Struktur18 , die über der ersten Finne12 zwischen Source/Drain-Bereichen20 gebildet ist. Wie gezeigt, ist das Finnenprofil22 (d. h. der Außenbereich) der ersten Finne12 im Allgemeinen von oben nach unten gleichförmig. Mit anderen Worten: Gegenüberliegende Seitenwände der ersten Finne22 beinhalten keine Stufe oder Schulter. Die erste Finne12 wird in der vorliegenden Offenbarung als solche bezeichnet, die ein ungestuftes Finnenprofil aufweist. - In
2 ist ein zweiter FinFET24 dargestellt. Der zweite FinFET24 beinhaltet mehrere zweite Finnen26 , die von einem unter ihnen liegenden Substrat28 nach oben hervortreten und innerhalb einer Oxidschicht30 oder eines geeigneten isolierenden Bereiches (z. B. eines Bereiches aus einer flachen Grabenisolation (STI)) eingebettet sind. Auch wenn nicht abgebildet, beinhaltet das zweite FinFET-Bauteil24 auch eine oder mehrere Gate-Elektroden-Strukturen, die über den zweiten Finnen26 zwischen den Source/Drain-Bereichen gebildet sind. Wie gezeigt ist, hat jede der zweiten Finnen26 ein Finnenprofil32 , das auf keiner der beiden Seiten der Finne26 eine Stufe oder eine Schulter aufweist. Mit anderen Worten beinhalten die Seitenwände der zweiten Finnen26 keine Stufe und keine Schulter. In der vorliegenden Offenbarung werden die zweiten Finnen26 als solche bezeichnet, die ein ungestuftes Finnenprofil aufweisen. - In
3 ist ein dritter FinFET34 dargestellt. Der dritte FinFET34 beinhaltet dritte Finnen36 , die von einem unter ihnen liegenden Substrat38 nach oben hervortreten und innerhalb einer Oxidschicht40 oder eines geeigneten isolierenden Bereiches (z. B. eines Bereiches einer flachen Grabenisolation (STI)) eingebettet sind. Der dritte FinFET34 beinhaltet weiterhin Gate-Elektroden-Strukturen42 , die über den dritten Finnen36 zwischen Source/Drain-Bereichen (nicht gezeigt) gebildet sind. Wie gezeigt, ist das Finnenprofil44 der dritten Finnen36 von oben nach unten nicht gleichförmig. Mit anderen Worten beinhalten Gegenüberliegende Seitenwende der dritten Finnen36 jeweils eine Stufe oder eine Schulter46 . Die dritten Finnen36 werden in der vorliegenden Offenbarung als solche bezeichnet, die ein gestuftes Finnenprofil aufweisen. - Wie in
3 gezeigt, ist die Breite48 einer oberen Lage50 („tier”) (d. h. eines ersten Teilabschnitts („stage”)) einer der dritten Finnen36 kleiner als die Breite52 einer unteren Lage54 (d. h., eines zweiten Teilabschnittes). Es ist zu beachten, dass die obere Lage50 und die untere Lage54 ineinander übergehen oder an der Schulter46 einen Übergang aufweisen. In einer Ausführungsform ist die Breite52 der unteren Lage54 der dritten Finnen36 mindestens zweimal so groß wie die Breite48 der oberen Lagen50 . In einer Ausführungsform ist die Höhe56 der oberen Lagen50 kleiner als etwa 50 Nanometer (50 nm). - Wie in
3 gezeigt ist, können einige der dritten Finnen36 über einem P-Topf58 angebracht sein, der in dem Substrat38 gebildet ist, wohingegen andere dritte Finnen36 über einem N-Topf60 angeordnet sind. Es ist zu beachten, dass – abhängig von der Dotierung von zum Beispiel den ersten, den zweiten und den dritten FinFETs10 ,24 ,34 – auch andere Topfanordnungen vorgesehen sind. - In
4 ist eine Ausführungsform eines integrierten Schaltkreises62 dargestellt. Der integrierte Schaltkreis62 beinhaltet einen FinFET mit ungestuften Finnen (z. B. entweder FinFET10 aus1 oder FinFET24 aus2 ) und einen weiteren FinFET mit gestuften Finnen (zum Beispiel FinFET34 aus3 ) auf einem einzigen Substrat64 (das in4 in zwei Abschnitten gezeigt ist). Zur Veranschaulichung wurde zu4 ein FinFET, hinzugefügt, der dem FinFET10 aus1 ähnelt. Dennoch ist zu beachten, dass in einer anderen Ausführungsform der FinFET10 aus1 durch einen FinFET ersetzt werden kann, der den FinFET24 aus2 ähnelt. - Wie im Folgenden genauer erläutert wird, gestattet es die Anordnung des integrierten Schaltkreises
62 , in dem sowohl FinFETs mit gestuften als auch mit ungestuften Finnen verwendet werden, dass sowohl Schaltkreise mit einer hohen Dichte (z. B. eine statische Random-Access-Memory (SRAM) Zelle, eine dynamische Random-Access-Memory (DRAM) Zelle, eine Fresh-Zelle oder ein SRAM Pull-Up-Transistor) als auch geschwindigkeitskritische Schaltkreise (z. B. ein logisches Bauteil, ein SRAM Pull-Down-Transistor, ein SRAM Pass-Gate-Transistor) auf einem gemeinsamen Substrat64 gebildet werden. Als solcher bietet der integrierte Schaltkreis62 aus4 sowohl eine Optimierung der Fläche als auch eine Optimierung der Bauteilleistung. - Die Ausführungsform des integrierten Schaltkreisbauteils aus
4 beinhaltet sowohl den ersten FinFET10 (1 ) als auch den dritten FinFET34 (3 ) auf demselben Substrat68 . Daher beinhaltet der integrierte Schaltkreis62 mehrere erste Finnen12 , deren Finnenprofile22 ungestuft sind, und mehrere dritte Finnen, deren Finnenprofile44 gestuft sind. Wie gezeigt, ist jede der ersten Finnen12 und der dritten Finnen36 teilweise in STI-Bereiche66 eingebettet, von einer Gate-Elektroden-Struktur68 bedeckt und beinhaltet einen Kanalbereich70 . Zusätzlich sind in den ersten Finnen12 und den dritten Finnen36 Topfbereiche72 gebildet. - Weiterhin können in einer Ausführungsform die ersten, die zweiten und die dritten FinFETs
10 ,24 ,34 entweder P-leitende oder N-leitende MOSFET Bauteile sein. In einer Ausführungsform sind sowohl die ersten als auch die zweiten FinFETs10 ,24 und der dritte FinFET34 P-leitende MOSFETs. In einer Ausführungsform können die Source/Drain-Bereiche der ersten, der zweiten und der dritten FinFET10 ,24 ,34 aus Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Silizium-Germanium-Kohlenstoff (SiGeC) oder aus einer Kombination daraus gebildet sein. - In einer Ausführungsform haben die ersten Finnen
12 in4 eine Breite74 , die von oben nach unten zunimmt. Mit anderen Worten verjüngt sich die Breite74 weg von dem Substrat64 oder verringert sich mit dem Vorstrecken der ersten Finnen12 weg von dem Substrat64 . In einer Ausführungsform können die ersten Finnen12 eine Breite74 aufweisen, die im Allgemeinen über die gesamte Länge76 konstant ist. - Wie in
4 gezeigt ist, sind in einer Ausführungsform die unteren Lagen54 von einigen dritten Finnen36 (die durch gestrichelte Linien unterschieden sind) zusammengeführt bzw. sie gehen ineinander über. Dennoch beinhaltet jede der dritten Finnen36 an einem Übergang von der oberen Lage50 zu der unteren Lage54 weiterhin eine Stufe oder eine Schulter46 . Die Gesamtbreite78 der zusammengeführten unteren Lagen54 beträgt zwischen etwa 30 nm und etwa 5000 nm wohingegen die Breite80 der oberen Lagen50 zwischen etwa 3 nm und etwa 20 nm beträgt. - In der Ausführungsform aus
5 ist das Finnenprofil22 der ersten Finne12 nicht gleichförmig über die Länge76 . Tatsächlich, wie in5 gezeigt ist, beträgt der Profilwinkel, der durch die untere Finnenfläche und die linke Seitenwand der Finne gebildet wird, etwa fünfundsiebzig Grad und der Profilwinkel der durch die obere Finnenfläche und die linke Seitenwand der Finne gebildet wird, etwa neunzig Grad. Ein Profilwinkel in einem zentralen Abschnitt82 der ersten Finne12 in5 beträgt etwa vierundachtzig Grad. Trotz der verschiedenen Winkel weist das Finnenprofil aus5 von oben nach unten einen glatten Übergang auf, sodass die ersten Finnen12 als ungestuft betrachtet werden. Mit anderen Worten beinhalten die ersten Finnen12 keine Stufe oder Schulter. Gemäß5 kann sich in einer Ausführungsform die Breite84 der unteren Lage54 der zusammengeführten Finnen36 im Verlauf der dritten Finnen36 auf das Substrat64 vergrößern. - In den
6 –7 wird ein Beispiel dafür angegeben, wie eine Ausführungsform eines integrierten Schaltkreises86 , die den ersten FinFET10 mit ungestuften ersten Finnen12 und den dritten FinFET34 mit gestuften Finnen36 umfasst, aufgebaut sein kann, um eine Elementarzelle88 eines SRAMs zu bilden. Wie gezeigt ist, bilden die ersten ungestuften Finnen12 des ersten FinFETs10 , die über einem N-Topf60 im Substrat64 angeordnet sind, Pull-Up-Transistoren (PU-1, PU-2). Zusätzlich bilden die gestuften dritten Finnen36 des dritten Fin-FETs34 , die über einem P-Topf58 im Substrat64 angeordnet sind, Pull-Down- und Pass-Gate-Transistoren (PD-1, PD-2, PG-1, PG-2). In der Ausführungsform ist eine der ersten Finnen12 eine Dummy-Finne. - In den
8 –9 wird ein weiteres Beispiel dafür angegeben, wie eine Ausführungsform eines integrierten Schaltkreises90 , die den ersten FinFET10 mit ungestuften ersten Finnen12 und den dritten FinFET34 mit gestuften Finnen36 umfasst, aufgebaut sein kann, um eine Elementarzelle92 eines SRAM zu bilden. Wie gezeigt ist, bilden die ungestuften ersten Finnen12 des ersten FinFETs10 , die über einem N-Topf60 im Substrat64 angeordnet sind, Pull-Up-Transistoren (PU-1, PU-2). Zusätzlich bilden die gestuften dritten Finnen36 des dritten FinFETs34 , die zusammengefügt sind und über einem P-Topf58 im Substrat64 angeordnet sind, Pull-Down- und Pass-Gate-Transistoren (PD-1, PD-2, PG-1, PG-2). In dieser Ausführungsform ist eine der ersten Finnen12 eine Dummy-Finne. - In den
10 –11 wird ein Beispiel dafür angegeben, wie eine Ausführungsform eines integrierten Schaltkreises94 , die den ersten FinFET10 mit ungestuften ersten Finnen12 und den dritten FinFET34 mit gestuften Finnen36 umfasst, aufgebaut sein kann, um eine Elementarzelle96 eines SRAM zu bilden. Der integrierte Schaltkreis92 der10 –11 ähnelt den integrierten Schaltkreisen86 ,90 aus den8 –9 mit der Ausnahme, dass eine der gestuften Finnen36 , die den Pass-Gate-Transistor (PG-1) bildet, wie in10 gezeigt ist, in der Nähe der BL-Node abgeschnitten ist. Als solche erstreckt sich die abgeschnittene, gestufte Finne36 bei PG-1 nicht durch die Gate-Elektrode. Da die abgeschnittene gestufte Finne36 kürzer ist, kann das Ionenverhältnis der Elementarzelle96 eine verbesserte Stabilität aufweisen. In der Ausführungsform ist eine der ersten Finnen12 eine Dummy-Finne. - In den
12 –14 ist eine Ausführungsform eines integrierten Schaltkreises98 dargestellt, der den ersten FinFET10 mit ungestuften ersten Finnen12 und den dritten FinFET34 mit gestuften Finnen36 beinhaltet. Wie in14 gezeigt ist, können die Source/Drain-Bereiche100 über Kanalbereichen102 des ersten FinFETs10 im Vergleich zu den Source/Drain-Bereichen104 über den Kanalbereichen106 des dritten FinFETs34 ein kleineres Profil aufweisen. Man kann erkennen, dass in den ersten, in den zweiten und in den dritten FinFET-Bauteilen10 ,24 ,34 verschiedene Profile mit vielfältigen verschiedenen Formen und Größen verwendet werden können. - Gemäß
15 kann in einer Ausführungsform eine Back-End-Of-Line(BEOL)-Schaltanordnung108 für die SRAM-Elementarzellen, wie die vorliegend offenbarten Elementarzellen88 ,92 ,96 , verwendet werden. In einer anderen Ausführungsform kann eine Back-End-Of-Line(BEOL)-Schaltanordnung110 , wie sie in16 gezeigt ist, oder eine Back-End-Of-Line(BEOL)-Schaltanordnung112 , wie sie in17 gezeigt ist, verwendet werden. - In den
18a –18f , auf die nun gemeinsam Bezug genommen wird, ist ein Verfahren zur Bildung einer Ausführungsform eines integrierten Schaltkreises schematisch dargestellt, wobei der integrierte Schaltkreis den ersten FinFET mit ungestuften Finnen und den dritten FinFET mit gestuften Finnen auf dem gemeinsamen Substrat aufweist. In18a werden Fotoresist bzw. Fotolack114 auf Hartmaskenschichten116 aufgebracht, die über einem Substrat118 angeordnet sind, und eine Hartmaskenätzung durchgeführt, um die Hartmaskenschichten zu strukturieren. In18b wurde der Fotolack114 entfernt, sodass Abschnitte der Hartmaskenschicht116 zurück bleiben. Anschließend wird in18c eine Flächenätzung vorgenommen, um die Finnen120 abschnittsweise zu definieren. In18d wurde ein zweiter Fotolack122 über die abschnittsweise gebildeten Finnen120 und über einen Bereich des Substrates118 aufgebracht. Anschließend wird eine Siliziumätzung am Substrat118 durchgeführt, um die STI-Bereiche124 zu definieren, um die Finnenprofile weiter zu definieren und um die nicht verwendeten Finnen, die Dummy-Finnen oder die nicht verwendeten Transistoren zu entfernen. In18e wird ein dritter Fotolack126 über Strukturabschnitten gebildet, um die gestuften Finnen zu schützen, und eine weitere Ätzung vorgenommen, um die ungestuften Finnen zu erzeugen. In einem nächsten Schritt werden, wie in18f gezeigt ist, die STI-Bereiche124 gefüllt, zum Beispiel mit einem Oxid, und die übrigen Abschnitte der Hartmaskenschichten116 werden entfernt, sodass auf dem gemeinsamen Substrat ein integrierter Schaltkreis mit einem ersten FinFET10 mit ungestuften Finnen und mit einem dritten FinFET34 mit gestuften Finnen zurück bleibt. - In einer Ausführungsform wird ein integrierter Schaltkreis bereit gestellt. Der integrierte Schaltkreis beinhaltet ein Substrat, ein erstes FinFET-Bauteil, das von dem Substrat getragen wird, eine erste Finne mit einem ungestuften Finnenprofil, und einen zweiten FinFET, der von dem Substrat getragen wird und der eine zweite Finne mit einem gestuften Finnenprofil aufweist.
- In einer Ausführungsform wird ein integrierter Schaltkreis bereitgestellt. Der integrierte Schaltkreis beinhaltet ein Substrat, ein erstes FinFET-Bauteil, das von dem Substrat getragen wird und das eine erste Finne aufweist, die sich zwischen einem Source- und einem Drain-Bereich erstreckt und die unter einer ersten Gate-Elektrode angeordnet ist, wobei die erste Finne ein ungestuftes Finnenprofil aufweist, und einen zweiten FinFET, der von dem Substrat getragen wird, wobei das zweite FinFET-Bauteil eine zweite Finne aufweist, die sich zwischen dem Source- und dem Drain-Bereich erstreckt und die unter einer zweiten Gate-Elektrode angeordnet ist, wobei der zweite FinFET eine zweite Finne mit einem gestuften Finnenprofil aufweist.
- In einer weiteren Ausführungsform wird ein Verfahren zur Bildung eines integrierten Schaltkreises bereitgestellt. Das Verfahren beinhaltet das Bilden eines ersten FinFET-Bauteils auf einem Substrat, wobei das erste FinFET-Bauteil eine erste Finne mit einem ungestuften Finnenprofil aufweist, und die Bildung eines zweiten FinFETs auf dem Substrat, wobei der zweite FinFET eine zweite Finne mit einem gestuften Finnenprofil aufweist.
- Auch wenn die Ausführungsformen der vorliegenden Offenbarung und ihre Vorteile ausführlich beschrieben wurden, ist zu beachten, dass verschiedenartige Änderungen, Ersetzungen und Abwandlungen vorgenommen werden können, ohne von der Idee und dem Umfang der Offenbarung abzuweichen, wie er durch die angefügten Ansprüche definiert ist.
- Ferner soll der Umfang der vorliegenden Anwendung nicht auf die speziellen Ausführungsformen des Prozesses, des Gerätes, der Herstellung, der Materialzusammensetzung, der Mittel, der Verfahren und der Schritte beschränkt sein, die in der Beschreibung beschrieben sind. Wie es der Durchschnittsfachmann aus der vorliegenden Offenbarung ohne weiteres erkennen wird können Prozesse, Geräte, eine Herstellung, eine Materialzusammensetzung, Mittel, Verfahren oder Schritte, die derzeit existieren oder später entwickelt werden, und die im Wesentlichen gleiche Aufgaben erfüllen oder im Wesentlichen gleiche Ergebnisse erzielen wie die entsprechenden und vorliegend beschriebenen Ausführungsformen, gemäß der vorliegenden Offenbarung verwendet werden. Folglich sollen solche Prozesse, Geräte, eine solche Herstellung, Materialzusammensetzungen, Mittel, Verfahren oder Schritte im Umfang der angefügten Ansprüche enthalten sein.
Claims (10)
- Integrierter Schaltkreis, der folgendes umfasst: Ein Substrat; ein erstes FinFET-Bauteil, das von dem Substrat getragen wird, wobei das erste FinFET-Bauteil eine erste Finne mit einem ungestuften Firmenprofil aufweist; und einen zweiten FinFET, der von dem Substrat getragen wird, wobei der zweite FinFET eine zweite Finne mit einem gestuften Finnenprofil aufweist.
- Integrierter Schaltkreis nach Anspruch 1, wobei die zweite Finne eine von mehreren zweiten Finnen des zweiten FinFET-Bauteils ist, welche die gestuften Finnenprofile aufweisen, und/oder wobei das erste FinFET-Bauteil in einem Bauteil einer statischen Random-Access-Memory Zelle, einer dynamischen Random-Access-Memory Zelle, einer Fresh-Zelle und einem statischen Random-Access-Memory-Pull-Up-Transistor enthalten ist, und/oder wobei das zweite FinFET-Bauteil in einem logischen Bauteil, in einem Pull-Down-Transistor oder in einem Pass-Gate-Transistor enthalten ist, und/oder wobei das erste FinFET-Bauteil und das zweite FinFET-Bauteil jeweils P-leitende Metall-Oxid-Halbleiter-Feldeffekttransistoren sind.
- Integrierter Schaltkreis nach Anspruch 1 oder 2, wobei das erste FinFET-Bauteil ein P-leitender Metall-Oxid-Halbleiter-Feldeffekttransistor ist, der als Pull-Up-Transistor in einem ersten statischen Random-Access-Memory enthalten ist, und wobei das zweite FinFET-Bauteil ein N-leitender Metall-Oxid-Halbleiter-Feldeffekttransistor ist, der als Pull-Down-Transistor oder als Pass-Gate-Transistor in einem zweiten statischen Random-Access-Memory enthalten ist.
- Integrierter Schaltkreis nach Anspruch 1, wobei das ungestufte Profil der ersten Finne, über die Länge der ersten Finne nicht gleichförmig ist und/oder wobei das erste FinFET-Bauteil ein Feld-Effekt-Transistor mit mehreren Gates ist, der mehrere erste Finnen mit dem ungestuften Profil aufweist, und/oder wobei die Breite einer unteren Lage der zweiten Finne mit gestuftem Finnenprofil mindestens zweimal so breit ist wie die Breite einer oberen Lage.
- Integrierter Schaltkreis, der folgendes umfasst: Ein Substrat; ein erstes FinFET-Bauteil, das von dem Substrat getragen wird, wobei das erste FinFET-Bauteil eine erste Finne aufweist, die sich zwischen Source- und Drain-Bereichen erstreckt und die unter einer ersten Gate-Elektrode angeordnet ist, und wobei die erste Finne ein ungestuftes Finnenprofil umfasst; und einen zweiten FinFET, der von dem Substrat getragen wird, wobei das zweite FinFET-Bauteil eine zweite Finne aufweist, die sich zwischen Source- und Drain-Bereichen erstreckt und die unter einer zweiten Gate-Elektrode angeordnet ist, wobei der zweite FinFET eine zweite Finne mit einem gestuften Finnenprofil aufweist.
- Integrierter Schaltkreis nach Anspruch 5, wobei die zweite Finne mit dem gestuften Finnenprofil eine obere Lage und eine untere Lage aufweist, wobei die Breite der unteren Lage mindestens zweimal so breit ist wie die Breite der oberen Lage und/oder wobei das ungestufte Profil der ersten Finne über die Länge der ersten Finne nicht gleichförmig ist und/oder wobei die Höhe der oberen Lage der zweiten Finne kleiner als etwa 50 Nanometer ist.
- Integrierter Schaltkreis nach Anspruch 5 oder 6, wobei das erste FinFET-Bauteil über einem ersten Topf mit einer ersten Dotierung gebildet ist und das zweite FinFET-Bauteil über einem zweiten Topf mit einer zweiten Dotierung gebildet ist, wobei sich die zweite Dotierung und die erste Dotierung unterscheiden, und/oder wobei das erste FinFET-Bauteil eine Dummy-Finne umfasst, die sich zwischen den Source- und Drain-Bereichen erstreckt und die unter der ersten Gate-Elektrode angeordnet ist.
- Integrierter Schaltkreis nach einem der Ansprüche 5 bis 7, wobei das erste FinFET-Bauteil einen Pull-Up-Transistor bildet, und/oder wobei das zweite FinFET-Bauteil zumindest einen Pull-Down-Transistor oder einen Pass-Gate-Transistor bildet.
- Verfahren zur Bildung eines Integrierten Schaltkreises, das die folgenden Schritte umfasst: Bilden eines ersten FinFET-Bauteils über einem Substrat, wobei das erste FinFET-Bauteil eine erste Finne mit einem ungestuften Finnenprofil aufweist; und Bilden eines zweiten FinFETs über dem Substrat, wobei der zweite FinFET eine zweite Finne mit einem gestuften Finnenprofil aufweist.
- Verfahren nach Anspruch 9, das weiterhin das Bilden eines Source- und eines Drain-Bereiches umfasst, wobei der Source- und der Drain-Bereich in der Nähe eines Endes der ersten bzw. der zweiten Finne gebildet werden und wobei die Enden einander gegenüberstehen, und/oder wobei das Verfahren weiterhin das Bilden einer ersten Gate-Elektrode über der ersten Finne und einer zweiten Gate-Elektrode über der zweiten Finne umfasst.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/537,770 | 2012-06-29 | ||
US13/537,770 US9583398B2 (en) | 2012-06-29 | 2012-06-29 | Integrated circuit having FinFETS with different fin profiles |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102013105074A1 true DE102013105074A1 (de) | 2014-01-02 |
DE102013105074B4 DE102013105074B4 (de) | 2022-11-10 |
Family
ID=49754248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102013105074.3A Active DE102013105074B4 (de) | 2012-06-29 | 2013-05-17 | Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst |
Country Status (5)
Country | Link |
---|---|
US (2) | US9583398B2 (de) |
KR (1) | KR101393947B1 (de) |
CN (1) | CN103515390B (de) |
DE (1) | DE102013105074B4 (de) |
TW (1) | TWI509778B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014119642A1 (de) * | 2014-10-29 | 2016-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets mit einem source-/drainüberzug |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8987835B2 (en) * | 2012-03-27 | 2015-03-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET with a buried semiconductor material between two fins |
EP2717316B1 (de) * | 2012-10-05 | 2019-08-14 | IMEC vzw | Verfahren zur Herstellung verspannter Germanium-Lamellenstrukturen |
US8753940B1 (en) * | 2013-03-15 | 2014-06-17 | Globalfoundries Inc. | Methods of forming isolation structures and fins on a FinFET semiconductor device |
US9048123B2 (en) * | 2013-09-19 | 2015-06-02 | International Business Machines Corporation | Interdigitated finFETs |
US9209178B2 (en) * | 2013-11-25 | 2015-12-08 | International Business Machines Corporation | finFET isolation by selective cyclic etch |
US9318488B2 (en) * | 2014-01-06 | 2016-04-19 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and formation thereof |
US9793268B2 (en) * | 2014-01-24 | 2017-10-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and structure for gap filling improvement |
KR102193493B1 (ko) * | 2014-02-03 | 2020-12-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
WO2015157501A1 (en) * | 2014-04-10 | 2015-10-15 | Alphabet Energy, Inc. | Ultra-long silicon nanostructures, and methods of forming and transferring the same |
US9324619B2 (en) | 2014-08-25 | 2016-04-26 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
US9299706B1 (en) | 2014-09-25 | 2016-03-29 | International Business Machines Corporation | Single source/drain epitaxy for co-integrating nFET semiconductor fins and pFET semiconductor fins |
KR102284888B1 (ko) | 2015-01-15 | 2021-08-02 | 삼성전자주식회사 | 반도체 장치 |
KR102352155B1 (ko) * | 2015-04-02 | 2022-01-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조방법 |
CN106158748B (zh) | 2015-04-07 | 2022-01-18 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
KR102310076B1 (ko) | 2015-04-23 | 2021-10-08 | 삼성전자주식회사 | 비대칭 소스/드레인 포함하는 반도체 소자 |
KR102389813B1 (ko) * | 2015-05-19 | 2022-04-22 | 삼성전자주식회사 | 반도체 소자 |
US9318392B1 (en) | 2015-06-18 | 2016-04-19 | International Business Machines Corporation | Method to form SOI fins on a bulk substrate with suspended anchoring |
EP3316287A4 (de) * | 2015-06-24 | 2019-01-23 | Renesas Electronics Corporation | Halbleiterbauelement |
TWI647764B (zh) * | 2015-07-01 | 2019-01-11 | 聯華電子股份有限公司 | 半導體元件及其製作方法 |
US9735164B2 (en) | 2015-10-15 | 2017-08-15 | Globalfoundries Singapore Pte. Ltd. | Low power embedded one-time programmable (OTP) structures |
CN106601683B (zh) * | 2015-10-15 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
KR102432464B1 (ko) | 2015-11-18 | 2022-08-16 | 삼성전자주식회사 | FinFET과 상기 FinFET의 핀 생성 방법 |
US9786505B2 (en) * | 2015-12-30 | 2017-10-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET device using dummy fins for smooth profiling |
WO2017113266A1 (zh) * | 2015-12-31 | 2017-07-06 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
US10050043B2 (en) * | 2016-01-29 | 2018-08-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Static random access memory (SRAM) using FinFETs with varying widths of fin structures |
KR102637621B1 (ko) | 2016-05-25 | 2024-02-20 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
US10297555B2 (en) | 2016-07-29 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins |
US10355110B2 (en) * | 2016-08-02 | 2019-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of forming same |
US10032877B2 (en) * | 2016-08-02 | 2018-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of forming same |
US10217741B2 (en) * | 2016-08-03 | 2019-02-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin structure and method of forming same through two-step etching processes |
CN107706111B (zh) * | 2016-08-09 | 2020-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
US11088033B2 (en) * | 2016-09-08 | 2021-08-10 | International Business Machines Corporation | Low resistance source-drain contacts using high temperature silicides |
KR102330087B1 (ko) * | 2017-04-03 | 2021-11-22 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US10074732B1 (en) | 2017-06-14 | 2018-09-11 | Globalfoundries Inc. | Methods of forming short channel and long channel finFET devices so as to adjust threshold voltages |
CN111785721B (zh) * | 2017-06-27 | 2023-06-06 | 联华电子股份有限公司 | 静态随机存取存储器单元阵列 |
US10658490B2 (en) * | 2017-07-28 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and formation method of isolation feature of semiconductor device structure |
US10276720B2 (en) * | 2017-08-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming fin field effect transistor (FINFET) device structure |
US10325811B2 (en) * | 2017-10-26 | 2019-06-18 | Globalfoundries Inc. | Field-effect transistors with fins having independently-dimensioned sections |
US10529712B2 (en) * | 2017-11-07 | 2020-01-07 | Samsung Electronics Co., Ltd. | Semiconductor device |
CN109994548B (zh) * | 2017-12-29 | 2021-12-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
CN109994471B (zh) * | 2017-12-29 | 2020-12-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US11404423B2 (en) * | 2018-04-19 | 2022-08-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Fin-based strap cell structure for improving memory performance |
US10475791B1 (en) * | 2018-05-31 | 2019-11-12 | Globalfoundries Inc. | Transistor fins with different thickness gate dielectric |
US11177256B2 (en) * | 2018-06-28 | 2021-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Odd-fin height cell regions, semiconductor device having the same, and method of generating a layout diagram corresponding to the same |
US10964684B2 (en) * | 2018-06-29 | 2021-03-30 | Taiwan Semiconductor Manufacturing Company Ltd. | Multiple fin height integrated circuit |
CN110690218B (zh) * | 2018-07-05 | 2022-07-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
CN111129142B (zh) * | 2018-11-01 | 2023-06-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
US11264268B2 (en) * | 2018-11-29 | 2022-03-01 | Taiwan Semiconductor Mtaiwananufacturing Co., Ltd. | FinFET circuit devices with well isolation |
US10879125B2 (en) * | 2018-12-27 | 2020-12-29 | Nanya Technology Corporation | FinFET structure and method of manufacturing the same |
KR102582074B1 (ko) | 2018-12-28 | 2023-09-21 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
CN113555361A (zh) * | 2020-04-23 | 2021-10-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
US11302567B2 (en) * | 2020-06-30 | 2022-04-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation forming method and structures resulting therefrom |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7378710B2 (en) * | 2002-12-19 | 2008-05-27 | International Business Machines Corporation | FinFET SRAM cell using inverted FinFET thin film transistors |
US6909147B2 (en) * | 2003-05-05 | 2005-06-21 | International Business Machines Corporation | Multi-height FinFETS |
US6960517B2 (en) * | 2003-06-30 | 2005-11-01 | Intel Corporation | N-gate transistor |
KR100496891B1 (ko) * | 2003-08-14 | 2005-06-23 | 삼성전자주식회사 | 핀 전계효과 트랜지스터를 위한 실리콘 핀 및 그 제조 방법 |
US7211864B2 (en) * | 2003-09-15 | 2007-05-01 | Seliskar John J | Fully-depleted castellated gate MOSFET device and method of manufacture thereof |
KR100555518B1 (ko) * | 2003-09-16 | 2006-03-03 | 삼성전자주식회사 | 이중 게이트 전계 효과 트랜지스터 및 그 제조방법 |
JP2005116969A (ja) * | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100518602B1 (ko) * | 2003-12-03 | 2005-10-04 | 삼성전자주식회사 | 돌출된 형태의 채널을 갖는 모스 트랜지스터 및 그 제조방법 |
US7098477B2 (en) * | 2004-04-23 | 2006-08-29 | International Business Machines Corporation | Structure and method of manufacturing a finFET device having stacked fins |
WO2006006438A1 (ja) * | 2004-07-12 | 2006-01-19 | Nec Corporation | 半導体装置及びその製造方法 |
US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
US6949768B1 (en) | 2004-10-18 | 2005-09-27 | International Business Machines Corporation | Planar substrate devices integrated with finfets and method of manufacture |
KR100612419B1 (ko) | 2004-10-19 | 2006-08-16 | 삼성전자주식회사 | 핀 트랜지스터 및 평판 트랜지스터를 갖는 반도체 소자 및그 형성 방법 |
KR100645053B1 (ko) * | 2004-12-28 | 2006-11-10 | 삼성전자주식회사 | 증가된 활성영역 폭을 가지는 반도체 소자 및 그 제조 방법 |
KR100696197B1 (ko) * | 2005-09-27 | 2007-03-20 | 한국전자통신연구원 | 실리콘 기판을 이용한 다중 게이트 모스 트랜지스터 및 그제조 방법 |
US7452768B2 (en) | 2005-10-25 | 2008-11-18 | Freescale Semiconductor, Inc. | Multiple device types including an inverted-T channel transistor and method therefor |
KR100675288B1 (ko) * | 2005-11-04 | 2007-01-29 | 삼성전자주식회사 | 다중 채널 트랜지스터들을 갖는 반도체 소자의 제조방법들및 그에 의해 제조된 반도체 소자들 |
KR100675290B1 (ko) * | 2005-11-24 | 2007-01-29 | 삼성전자주식회사 | 다중채널 전계효과트랜지스터 및 핀 전계효과트랜지스터를갖는 반도체소자의 제조방법 및 관련된 소자 |
US7754560B2 (en) * | 2006-01-10 | 2010-07-13 | Freescale Semiconductor, Inc. | Integrated circuit using FinFETs and having a static random access memory (SRAM) |
US7723805B2 (en) * | 2006-01-10 | 2010-05-25 | Freescale Semiconductor, Inc. | Electronic device including a fin-type transistor structure and a process for forming the electronic device |
DE102006001680B3 (de) * | 2006-01-12 | 2007-08-09 | Infineon Technologies Ag | Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung |
KR100739656B1 (ko) | 2006-06-08 | 2007-07-13 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
JP2007335821A (ja) | 2006-06-19 | 2007-12-27 | Ricoh Co Ltd | 半導体記憶装置 |
US7678648B2 (en) * | 2006-07-14 | 2010-03-16 | Micron Technology, Inc. | Subresolution silicon features and methods for forming the same |
US7880232B2 (en) * | 2006-11-01 | 2011-02-01 | Micron Technology, Inc. | Processes and apparatus having a semiconductor fin |
US20080157225A1 (en) * | 2006-12-29 | 2008-07-03 | Suman Datta | SRAM and logic transistors with variable height multi-gate transistor architecture |
JP4461154B2 (ja) * | 2007-05-15 | 2010-05-12 | 株式会社東芝 | 半導体装置 |
US8174073B2 (en) * | 2007-05-30 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit structures with multiple FinFETs |
US7737501B2 (en) * | 2007-07-11 | 2010-06-15 | International Business Machines Corporation | FinFET SRAM with asymmetric gate and method of manufacture thereof |
JP2009130210A (ja) * | 2007-11-26 | 2009-06-11 | Toshiba Corp | 半導体装置 |
US8288756B2 (en) * | 2007-11-30 | 2012-10-16 | Advanced Micro Devices, Inc. | Hetero-structured, inverted-T field effect transistor |
EP2073256A1 (de) * | 2007-12-20 | 2009-06-24 | Interuniversitair Microelektronica Centrum vzw ( IMEC) | Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung daraus |
US7994020B2 (en) * | 2008-07-21 | 2011-08-09 | Advanced Micro Devices, Inc. | Method of forming finned semiconductor devices with trench isolation |
US8058692B2 (en) * | 2008-12-29 | 2011-11-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors with reverse T-shaped fins |
JP2011009296A (ja) * | 2009-06-23 | 2011-01-13 | Panasonic Corp | 半導体装置及びその製造方法 |
US8264032B2 (en) * | 2009-09-01 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accumulation type FinFET, circuits and fabrication method thereof |
US8110466B2 (en) * | 2009-10-27 | 2012-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cross OD FinFET patterning |
CN201628899U (zh) | 2009-12-01 | 2010-11-10 | 鸿富锦精密工业(深圳)有限公司 | 扩充卡固定装置 |
US8426923B2 (en) | 2009-12-02 | 2013-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate semiconductor device and method |
US8258572B2 (en) * | 2009-12-07 | 2012-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM structure with FinFETs having multiple fins |
US9130058B2 (en) * | 2010-07-26 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming crown active regions for FinFETs |
US8349692B2 (en) * | 2011-03-08 | 2013-01-08 | Globalfoundries Singapore Pte. Ltd. | Channel surface technique for fabrication of FinFET devices |
KR101850703B1 (ko) * | 2011-05-17 | 2018-04-23 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
US8609499B2 (en) * | 2012-01-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and the methods for forming the same |
US8603893B1 (en) * | 2012-05-17 | 2013-12-10 | GlobalFoundries, Inc. | Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates |
-
2012
- 2012-06-29 US US13/537,770 patent/US9583398B2/en active Active
- 2012-08-23 KR KR1020120092108A patent/KR101393947B1/ko active IP Right Grant
-
2013
- 2013-01-07 CN CN201310005209.2A patent/CN103515390B/zh active Active
- 2013-05-17 DE DE102013105074.3A patent/DE102013105074B4/de active Active
- 2013-06-06 TW TW102120057A patent/TWI509778B/zh active
-
2017
- 2017-02-24 US US15/442,299 patent/US10340270B2/en active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9941406B2 (en) | 2014-08-05 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with source/drain cladding |
DE102014119642A1 (de) * | 2014-10-29 | 2016-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets mit einem source-/drainüberzug |
DE102014119642B4 (de) * | 2014-10-29 | 2018-01-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Finfets mit einem source-/drainüberzug |
US10269964B2 (en) | 2014-10-29 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company | FinFETs with source/drain cladding |
US10707349B2 (en) | 2014-10-29 | 2020-07-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with source/drain cladding |
US10868186B2 (en) | 2014-10-29 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs with source/drain cladding |
Also Published As
Publication number | Publication date |
---|---|
TW201401488A (zh) | 2014-01-01 |
TWI509778B (zh) | 2015-11-21 |
KR20140002449A (ko) | 2014-01-08 |
KR101393947B1 (ko) | 2014-05-12 |
US9583398B2 (en) | 2017-02-28 |
US20140001562A1 (en) | 2014-01-02 |
DE102013105074B4 (de) | 2022-11-10 |
US20170194323A1 (en) | 2017-07-06 |
US10340270B2 (en) | 2019-07-02 |
CN103515390A (zh) | 2014-01-15 |
CN103515390B (zh) | 2016-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102013105074A1 (de) | Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst | |
DE102013104983B4 (de) | Zellen-Layout für SRAM-FinFET-Transistoren | |
DE102013103057B4 (de) | Halbleitervorrichtung mit FinFETs mit zweistufigen Finnen | |
DE102014110425B4 (de) | Halbleitervorrichtung | |
DE102012220822B4 (de) | Verfahren zur herstellung eines finfet und finfetstruktur mit verbesserter gate-planarität | |
DE102010053571B4 (de) | SRAM-Struktur mit FinFETs mit mehreren Rippen | |
DE112004001864B4 (de) | Verfahren und Vorrichtung zur Verbesserung der Stabilität einer 6-Transistor-CMOS-SRAM-Zelle | |
DE102008035707B4 (de) | Bipolartransistor-Finfet-Technologie | |
DE102013100857B4 (de) | Finnenstruktur für ein FinFET-Bauteil | |
DE102019116998B4 (de) | Leitfähiger kontakt mit treppenartigen barriereschichten | |
DE102015117142A1 (de) | Kontakte für stark skalierte Transistoren | |
DE102013105765A1 (de) | FinFET mit eingebautem MOS-Varaktor und Verfahren zu seiner Herstellung | |
DE102014207415A1 (de) | Dicht gepackte Standardzellen für integrierte Schaltungsprodukte und Verfahren zu deren Herstellung | |
DE102016117156A1 (de) | Verfahren zur Herstellung einer statischen Direktzugriffsspeichervorrichtung | |
DE102021108583B4 (de) | IC-Produkt mit einer FinFET-Vorrichtung mit einzelner aktiver Finne und eineelektrisch inaktive Struktur für Finnen zur Verringerung von Verspannung | |
DE102010056533A1 (de) | Anordnung von Randvorrichtungen für verbesserte Leistung | |
DE102013202739A1 (de) | SRAM-integrierte Schaltungen mit vergrabenem sattelförmigen FINFET und Verfahren zu deren Herstellung | |
DE102016201156A1 (de) | Halbleitervorrichtung, Halbleitervorrichtungsstruktur, Verfahren zum Bilden einer Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtungsstruktur | |
DE102014223953A1 (de) | FinFET Halbleitervorrichtungen, die vertiefte Source-Drain-Gebiete auf einer unteren Halbleiterschicht umfassen und Verfahren zur Herstellung dieser | |
DE112020002857T5 (de) | Direktes drucken und selbstausgerichtete doppelstrukturierung von nanosheets | |
DE102017115107A1 (de) | Schutz vor Gate-Kontakt-Überbrückung durch verringerte Kontaktabmessungen in FinFET-SRAM | |
DE102020111488A1 (de) | Pick-up-zellen mit niedrigem widerstand für einen sram | |
DE102017120185A1 (de) | Verfahren und integrierter Schaltungsentwurf mit nichtlinearen Stromschienen | |
DE102019212827B4 (de) | Halbleitervorrichtung mit FinFETs mit Gateschnitt und Verfahren zum Herstellen derselben | |
DE102019109980A1 (de) | Verfahren und vorrichtung zum herstellen von metall-gate-elektroden für transistoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027088000 Ipc: H01L0027110000 |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027110000 Ipc: H10B0010000000 |
|
R020 | Patent grant now final |