JP2009130210A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009130210A JP2009130210A JP2007304916A JP2007304916A JP2009130210A JP 2009130210 A JP2009130210 A JP 2009130210A JP 2007304916 A JP2007304916 A JP 2007304916A JP 2007304916 A JP2007304916 A JP 2007304916A JP 2009130210 A JP2009130210 A JP 2009130210A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- fins
- region
- dummy
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000000926 separation method Methods 0.000 description 20
- 238000002955 isolation Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910006501 ZrSiO Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
Abstract
【課題】複数のトランジスタにより構成されるＳＲＡＭセルを有し、ＳＲＡＭセル内の素子領域の幅や形状が略均一な半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された所定の方向に長さ方向を有する素子領域と、前記素子領域内にそれぞれソース・ドレイン領域および前記所定の方向に略平行なチャネル方向を有するチャネル領域を有し、前記所定の方向と略垂直な方向にそれぞれゲート電極を有する複数のトランジスタと、それぞれが複数の前記トランジスタを含み、アレイ配置された複数のＳＲＡＭセルと、前記所定の方向に略垂直な方向に隣接する前記ＳＲＡＭセル同士の最外側の前記素子領域の間に形成された、前記所定方向に略平行な長さ方向を有し、前記素子領域と同じ材料からなるダミー領域と、を備える。
【選択図】図１
【解決手段】本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板上に形成された所定の方向に長さ方向を有する素子領域と、前記素子領域内にそれぞれソース・ドレイン領域および前記所定の方向に略平行なチャネル方向を有するチャネル領域を有し、前記所定の方向と略垂直な方向にそれぞれゲート電極を有する複数のトランジスタと、それぞれが複数の前記トランジスタを含み、アレイ配置された複数のＳＲＡＭセルと、前記所定の方向に略垂直な方向に隣接する前記ＳＲＡＭセル同士の最外側の前記素子領域の間に形成された、前記所定方向に略平行な長さ方向を有し、前記素子領域と同じ材料からなるダミー領域と、を備える。
【選択図】図１
Description
本発明は、半導体装置に関する。
ゲート電極による電流の制御性を高めるために、チャネル領域をゲート電極で挟んだ構造を有するダブルゲート型トランジスタの１つに、フィン構造を有するフィン型トランジスタがある。フィン型トランジスタは、素子の微細化、カットオフ特性やキャリア移動度の向上、短チャネル効果の抑制に有利な性質を有する。
従来の半導体装置として、フィン型トランジスタを用いたＳＲＡＭ（Static Random Access Memory）が知られている（例えば、特許文献１参照）。
国際公開第０５／０３６６５１号パンフレット
本発明の目的は、複数のトランジスタにより構成されるＳＲＡＭセルを有し、ＳＲＡＭセル内の素子領域の幅や形状が略均一な半導体装置を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上に形成された所定の方向に長さ方向を有する素子領域と、前記素子領域内にそれぞれソース・ドレイン領域および前記所定の方向に略平行なチャネル方向を有するチャネル領域を有し、前記所定の方向と略垂直な方向にそれぞれゲート電極を有する複数のトランジスタと、それぞれが複数の前記トランジスタを含み、アレイ配置された複数のＳＲＡＭセルと、前記所定の方向に略垂直な方向に隣接する前記ＳＲＡＭセル同士の最外側の前記素子領域の間に形成された、前記所定方向に略平行な長さ方向を有し、前記素子領域と同じ材料からなるダミー領域と、を備えることを特徴とする半導体装置を提供する。
本発明によれば、複数のトランジスタにより構成されるＳＲＡＭセルを有し、ＳＲＡＭセル内の素子領域の幅や形状が略均一な半導体装置を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１（ａ）は、本発明の第１の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図１（ｂ）は、図１（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。また、図２は、図１（ａ）の切断線II−IIにおける切断面を矢印の方向に見た断面図である。
（半導体装置の構成）
図１（ａ）は、本発明の第１の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図１（ｂ）は、図１（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。また、図２は、図１（ａ）の切断線II−IIにおける切断面を矢印の方向に見た断面図である。
本実施の形態においては、フィン型トランジスタによる６トランジスタ型のＳＲＡＭについて説明する。６トランジスタ型のＳＲＡＭは、１つのセルにｎ型のトランスファトランジスタ、ｎ型のドライバトランジスタ、ｐ型のロードトランジスタをそれぞれ２つずつ有する。
半導体装置１は、ｎ型のトランスファトランジスタＴ、ｎ型のドライバトランジスタＤ、およびｐ型のロードトランジスタＬの３種類のトランジスタと、トランスファトランジスタＴとドライバトランジスタＤのソース・ドレイン領域（図示しない）を含むフィン１２ａと、ロードトランジスタＬのソース・ドレイン領域（図示しない）を含むフィン１２ｂと、トランスファトランジスタＴに用いられるゲート電極１３ａ、ドライバトランジスタＤとロードトランジスタＬに共通に用いられるゲート電極１３ｂを含む。
また、トランスファトランジスタＴ、ドライバトランジスタＤ、ロードトランジスタＬは、半導体基板１１上に形成され、素子分離領域２０により、互いに電気的に分離される。
図１（ａ）、（ｂ）に示すハーフセル１０は、ＳＲＡＭセル１００を半分にしたものであり、トランスファトランジスタＴ、ドライバトランジスタＤ、ロードトランジスタＬをそれぞれ１つずつ有する。
図１（ｂ）に示すように、互いに向きが１８０°異なる２つのハーフセル１０を、ロードトランジスタＬが内側、トランスファトランジスタＴおよびドライバトランジスタＤが外側になるように互いのゲート電極１３ｂをつなげることにより、６つのトランジスタを有するＳＲＡＭセル１００が構成される。
また、ダミーフィン１７が、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００同士の、最外側のフィンであるフィン１２ａの間に形成される。さらに好ましくは、ダミーフィン１７は、隣接するＳＲＡＭセル１００同士の境界のうち、フィン１２ａ、１２ｂの長さ方向（図１（ａ）、（ｂ）の上下方向）に略平行な方向の境界、すなわち図１（ａ）、（ｂ）の左右に隣接するＳＲＡＭセル１００同士の境界の上に位置する。
ここで、境界とは、図１（ｂ）において点線で表された各ハーフセル１０の枠のうち、２つのハーフセル１０からなるＳＲＡＭセル１００の枠に等しいものであり、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００同士の、最外側のフィンであるフィン１２ａの中間に位置するものとする。なお、以下の各実施の形態においては、好ましい例として、ダミーフィン１７がフィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００同士の境界上に形成されるものとして説明するが、本実施の形態と同様にこれに限られるものではなく、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００同士のフィン１２ａの間に形成されるものであればよい。
なお、図１においては、簡略化のため、素子分離領域２０、キャップ層２２の図示を省略してある。
半導体基板２には、Ｓｉ基板、ＳｉＧｅ基板、もしくは部分選択エピタキシャル成長法等によりこれらを組み合わせた基板等を用いることができる。
素子分離領域２０は、ＳｉＯ２等の絶縁材料からなる。
素子領域としてのフィン１２ａ、１２ｂは、例えば、半導体基板２の表面をエッチング加工することにより形成され、単結晶Ｓｉ、単結晶ＳｉＧｅ等からなる。また、フィン１２ａ、１２ｂは、ゲート電極１３ａまたはゲート電極１３ｂに囲まれた領域の両側に、ソース領域およびドレイン領域を含む。ゲート電極１３ａ、１３ｂに囲まれ、ソース領域とドレイン領域に挟まれた領域は、チャネル領域として働く。
ソース・ドレイン領域に含まれる導電型不純物は、ｎ型のトランスファトランジスタＴ、ドライバトランジスタＤの場合はＡｓ、Ｐ等のｎ型不純物、ｐ型のロードトランジスタＬの場合はＢ、ＢＦ２等のｐ型不純物が用いられる。
また、フィン１２ａ、１２ｂの上面の所定の位置には、ソース領域またはドレイン領域に接続されるフィンコンタクト１４が形成されている。フィンコンタクト１４は、各部のソース領域またはドレイン領域と、上層の配線とを電気的に接続する。
ダミーの素子領域としてのダミーフィン１７は、例えば、フィン１２ａ、１２ｂと同様に、半導体基板２の表面をエッチング加工することにより形成され、フィン１２ａ、１２ｂと同じ材料からなる。また、ダミーフィン１７は、フィン１２ａ、１２ｂと同じフィン幅およびフィン高さを有するが、トランジスタの一部として機能しない。このため、ソース領域またはドレイン領域が形成されなくてもよい。また、フィンコンタクト１４は接続されない。また、ダミーフィン１７はフィン１２ａ、１２ｂと略平行に形成される。
また、ダミーフィン１７とそれに隣接するフィン１２ａとの間隔と、フィン１２ａとそれに隣接するフィン１２ｂとの間隔と、互いに隣接するフィン１２ｂ同士の間隔とは、略等しいことが好ましい。
ゲート電極１３ａ、１３ｂは、例えば、導電型不純物を含む多結晶シリコンまたは多結晶シリコンゲルマニウムからなる。ゲート電極１３ａ、１３ｂに含まれる導電型不純物には、ｎ型のトランスファトランジスタＴ、ドライバトランジスタＤの場合はＡｓ、Ｐ等のｎ型不純物、ｐ型のロードトランジスタＬの場合はＢ、ＢＦ２等のｐ型不純物が用いられる。なお、ゲート電極１３ａ、１３ｂの表面にシリサイド層が形成されていてもよい。また、ゲート電極１３ａ、１３ｂは、全体がシリサイド化したフルシリサイド電極であってもよい。また、ゲート電極１３ａ、１３ｂは、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ、Ｎｉ等やこれらの化合物等からなるメタルゲート電極であってもよい。また、メタルゲート電極部と多結晶Ｓｉ電極部の積層構造を有してもよい。また、ゲート電極１３ａ、１３ｂの側面には、絶縁材料からなるゲート側壁が形成されていてもよい。
また、ゲート電極１３ａの上面の所定の位置には、ゲートコンタクト１５が形成されている。ゲートコンタクト１５は、ゲート電極１３ａと上層の配線とを電気的に接続する。また、ゲート電極１３ｂおよびフィン１２ｂの上面には、これらに共用されるコンタクトであるシェアードコンタクト１６が形成される。シェアードコンタクト１６は、ゲート電極１３ｂおよびフィン１２ｂと、上層の配線とを電気的に接続する。
ゲート絶縁膜２１は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮや、Ｈｉｇｈ−ｋ材料（例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ２等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ２等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料）、もしくはこれらをレアメタル系材料と組み合わせた材料からなる。
キャップ膜２２は、ＳｉＮ等の絶縁材料からなり、フィン１２形成のためのＲＩＥ（Reactive Ion Etching）に用いるマスク等としての役割を有する。なお、キャップ層２２を設けず、フィン１２の上層にもゲート絶縁膜２１を設け、フィン１２の上面にもチャネルが形成されるような構成としてもよい。
（第１の実施の形態の効果）
図３（ａ）は、比較例としてのダミーフィンを有さない半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図３（ｂ）は、図３（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。比較例に係る半導体装置２は、本発明の第１の実施の形態に係る半導体装置１からダミーフィン１７を省いたものに等しいものとする。
図３（ａ）は、比較例としてのダミーフィンを有さない半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図３（ｂ）は、図３（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。比較例に係る半導体装置２は、本発明の第１の実施の形態に係る半導体装置１からダミーフィン１７を省いたものに等しいものとする。
比較例に係るダミーフィンを有さない半導体装置２によると、図３（ｂ）に示すように、隣接するＳＲＡＭセル１００同士の境界のうち、フィン１２ａ、１２ｂの長さ方向（図３（ａ）、（ｂ）の上下方向）に略平行な方向の境界、すなわち図３（ａ）、（ｂ）の左右に隣接するＳＲＡＭセル１００同士の境界の上に、フィンが配置されない非配置領域１８ができる。
非配置領域１８が存在すると、非配置領域１８近くのフィン（図３（ａ）、（ｂ）においてはフィン１２ａ）の形状や厚さが、その他の領域におけるフィン（図３（ａ）、（ｂ）においてはフィン１２ｂ）と異なる形状や厚さを有し、全体としてフィンの形状や厚さが不均一になるおそれがある。以下に、その理由の一例を記す。
フィン１２ａ、１２ｂは、半導体基板１１の表面をＲＩＥ（Reactive Ion Etching）等でパターニングすることにより形成されるが、非配置領域１８にはフィンが形成されないため、エッチングにより削られる半導体基板１１の材料（例えばＳｉ）の量が他の領域よりも多くなる。そのため、非配置領域１８近くのフィンに半導体基板１１の材料が再付着する量が増え、形状が偏ったり、厚みが増したりするおそれがある。その結果、非配置領域１８近くのフィンの形状や厚さが、その他の領域において等しいピッチで形成されるフィンと異なる形状や厚さを有することになり、短チャネル効果の発生等の電気的特性の劣化を引き起こすおそれがある。
一方、本発明の第１の実施の形態に係る半導体装置１によると、ダミーフィン１７を形成することにより、非配置領域１８を作らず、フィン（フィン１２ａ、１２ｂおよびダミーフィン１７）を均一なピッチで配置することができる。これにより、半導体装置１全体においてフィン１２ａ、１２ｂの形状や厚さを均一にし、電気的特性の劣化を抑えることができる。
なお、本実施の形態におけるトランスファトランジスタＴ、ドライバトランジスタＤ、およびロードトランジスタＬは、プレーナ型トランジスタであってもよい。この場合、半導体基板の素子分離領域に囲まれた素子領域がフィン１２ａ、１２ｂおよびダミーフィン１７に相当し、ゲート電極１３ａ、１３ｂはこの素子領域の上にゲート絶縁膜を介して形成される。素子領域のゲート電極１３ａ、１３ｂの直下の領域はチャネル領域として機能し、そのチャネル領域を挟んでソース領域およびドレイン領域が形成される。
これにより、トランスファトランジスタＴ、ドライバトランジスタＤ、およびロードトランジスタＬが、プレーナ型トランジスタである場合であっても、ダミーフィン１７に相当するダミーの素子領域を形成することにより、非配置領域１８に相当する素子領域が形成されない領域を作らず、素子領域（ダミーの素子領域を含む）を均一なピッチで配置することができる。これにより、半導体装置１全体において素子領域の形状や厚さを均一にし、電気的特性の劣化を抑えることができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、ダミーフィン１７の形成位置において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
本発明の第２の実施の形態は、ダミーフィン１７の形成位置において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
（半導体装置の構成）
図４（ａ）は、本発明の第２の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図４（ｂ）は、図４（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。
図４（ａ）は、本発明の第２の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図４（ｂ）は、図４（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。
図４（ａ）、（ｂ）に示すように、ダミーフィン１７は、隣接するＳＲＡＭセル１００同士の境界のうち、フィン１２ａ、１２ｂの長さ方向（図４（ａ）、（ｂ）の上下方向）に略平行な方向の境界、すなわち図４（ａ）、（ｂ）の左右に隣接するＳＲＡＭセル１００同士の境界の両端上には形成されず、隣接するＳＲＡＭセル１００同士の境界のうち、フィン１２ａ、１２ｂの長さ方向に略垂直な境界の上で分離される。ここで、ダミーフィン１７のトランスファトランジスタＴ側（図４（ａ）上側）の分離部を分離部１７ａ、ドライバトランスファ側（図４（ａ）下側）の分離部を分離部１７ｂとする。分離部１７ａと分離部１７ｂの分離幅は等しいことが好ましい。
（第２の実施の形態の効果）
本発明の第２の実施の形態に係る半導体装置１によると、ゲートコンタクト１５の形成位置にずれが発生したり、径が大きくなったりして、ゲートコンタクト１５がダミーフィン１７の上面に接触してしまった場合においても、ダミーフィン１７が分離部１７ａ、１７ｂで分離されることにより、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するセル１００にダミーフィン１７を介してリーク電流が流れ込むことを抑制できる。
本発明の第２の実施の形態に係る半導体装置１によると、ゲートコンタクト１５の形成位置にずれが発生したり、径が大きくなったりして、ゲートコンタクト１５がダミーフィン１７の上面に接触してしまった場合においても、ダミーフィン１７が分離部１７ａ、１７ｂで分離されることにより、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するセル１００にダミーフィン１７を介してリーク電流が流れ込むことを抑制できる。
なお、本実施の形態におけるトランスファトランジスタＴ、ドライバトランジスタＤ、およびロードトランジスタＬは、プレーナ型トランジスタであってもよい。
〔第３の実施の形態〕
本発明の第３の実施の形態は、ダミーフィン１７の形成位置において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
本発明の第３の実施の形態は、ダミーフィン１７の形成位置において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
（半導体装置の構成）
図５（ａ）は、本発明の第３の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図５（ｂ）は、図５（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。
図５（ａ）は、本発明の第３の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図５（ｂ）は、図５（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。
図５（ａ）、（ｂ）に示すように、ダミーフィン１７は、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００同士のゲート電極１３ｂに両側から挟まれた領域（ゲート電極１３ｂの長さ方向の延長上にある領域）である分離部１７ｃにおいて分離されている。なお、このダミーフィン１７の分離部の分離幅は、ゲート電極１３ｂの幅と等しくなくてもよい。
（第３の実施の形態の効果）
本発明の第３の実施の形態に係る半導体装置１によると、ダミーフィン１７は、両側からゲート電極１３ｂに挟まれる領域である分離部１７ｃにおいて分離されているため、ゲート電極１３ｂとダミーフィン１７の間に余計な寄生容量が発生することを抑制できる。特に、本実施の形態は、トランジスタの高速動作が必要とされる場合に効果を発揮する。
本発明の第３の実施の形態に係る半導体装置１によると、ダミーフィン１７は、両側からゲート電極１３ｂに挟まれる領域である分離部１７ｃにおいて分離されているため、ゲート電極１３ｂとダミーフィン１７の間に余計な寄生容量が発生することを抑制できる。特に、本実施の形態は、トランジスタの高速動作が必要とされる場合に効果を発揮する。
なお、本実施の形態におけるトランスファトランジスタＴ、ドライバトランジスタＤ、およびロードトランジスタＬは、プレーナ型トランジスタであってもよい。また、本実施の形態は、第２の実施の形態と組み合わせることができる。
また、図６（ａ）、（ｂ）に示すように、ダミーフィン１７は、分離部１７ｃに加えて、第２の実施の形態における分離部１７ａに相当する分離部１７ａにおいて分離された構成であってもよい。
これにより、ゲートコンタクト１５の形成位置にずれが発生したり、径が大きくなったりして、ゲートコンタクト１５がダミーフィン１７の上面に接触してしまった場合においても、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するセル１００にダミーフィン１７を介してリーク電流が流れ込むことを抑制できる。
〔第４の実施の形態〕
本発明の第４の実施の形態は、ダミーフィン１７を挟むゲート電極１３ｂの形状において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
本発明の第４の実施の形態は、ダミーフィン１７を挟むゲート電極１３ｂの形状において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、簡単のために説明を省略する。
（半導体装置の構成）
図７（ａ）は、本発明の第４の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図７（ｂ）は、図７（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。また、図８は、図７（ａ）の切断線VII−VIIにおける切断面を矢印の方向に見た断面図である。
図７（ａ）は、本発明の第４の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図７（ｂ）は、図７（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。また、図８は、図７（ａ）の切断線VII−VIIにおける切断面を矢印の方向に見た断面図である。
図７（ａ）、（ｂ）および図８に示すように、本実施の形態に係る半導体装置１においては、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００同士のゲート電極１３ｂは、互いの間にあるダミーフィン１７のゲート絶縁膜２３に両側からそれぞれ接し、かつ互いに接しない。なお、これらのゲート電極１３ｂは、初めに一体に形成された後、エッチングによりフィン１２ｃを介して分離するように加工される。
ゲート電極１３ｂは、ダミーフィン１７の近傍では高さが低くなっており、キャップ膜２４の上面に接しない。ゲート絶縁膜２３およびキャップ膜２４は絶縁体であるため、隣接するＳＲＡＭセル１００のゲート電極１３ｂ同士は電気的に分離される。なお、この付近の領域をゲート分離領域１９とする。
（第４の実施の形態の効果）
第１の実施の形態のように、ゲート電極１３ｂをダミーフィン１７と分離して形成する場合は、分離箇所をほぼ完全に（素子分離領域２０の上面が露出するまで）除去する必要がある。ゲート電極１３ｂの分離箇所をほぼ完全に除去するためには、エッチングの特性上、ゲート電極１３ｂの高さに応じた開口幅が必要になるため、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００のドライバトランジスタＤ同士をあまり近くに配置することができない。
第１の実施の形態のように、ゲート電極１３ｂをダミーフィン１７と分離して形成する場合は、分離箇所をほぼ完全に（素子分離領域２０の上面が露出するまで）除去する必要がある。ゲート電極１３ｂの分離箇所をほぼ完全に除去するためには、エッチングの特性上、ゲート電極１３ｂの高さに応じた開口幅が必要になるため、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００のドライバトランジスタＤ同士をあまり近くに配置することができない。
一方、本発明の第４の実施の形態に係る半導体装置１によると、隣接するＳＲＡＭセル１００のゲート電極１３ｂ同士は、互いの間にあるダミーフィン１７のゲート絶縁膜２３に両側からそれぞれ接し、それぞれダミーフィン１７の近傍で高さを下げることにより、互いに電気的に分離されている。そのため、分離箇所のゲート電極１３ｂを下部まで完全に除去する場合と比較して、開口幅を小さくすることができ、その結果、フィン１２ａ、１２ｂの長さ方向に略垂直な方向に隣接するＳＲＡＭセル１００のドライバトランジスタＤ同士を近くに配置し、ＳＲＡＭセル１００のサイズを小さくすることができる。
なお、本実施の形態においては、図７（ａ）、（ｂ）に示すように、フィン１２ａとそれに隣接するフィン１２ｂとの間隔、および互いに隣接するフィン１２ｂ同士の間隔も、ダミーフィン１７とそれに隣接するフィン１２ａとの間隔に等しくなるように狭めている。
また、本実施の形態は、第２の実施の形態と組み合わせることができる。
〔第５の実施の形態〕
本発明の第５の実施の形態は、ゲート分離部が２箇所に設けられている点において第４の実施の形態と異なる。なお、第４の実施の形態と同様の点については、簡単のために説明を省略する。
本発明の第５の実施の形態は、ゲート分離部が２箇所に設けられている点において第４の実施の形態と異なる。なお、第４の実施の形態と同様の点については、簡単のために説明を省略する。
（半導体装置の構成）
図９（ａ）は、本発明の第５の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図９（ｂ）は、図９（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。
図９（ａ）は、本発明の第５の実施の形態に係る半導体装置のＳＲＡＭハーフセルを概略的に表す上面図であり、図９（ｂ）は、図９（ａ）のＳＲＡＭハーフセルを（マトリクス）アレイ配置した状態を示す上面図である。
図９（ａ）、（ｂ）に示すように、本実施の形態に係る半導体装置１は、ドライバトランジスタＤ１、Ｄ２の２つのドライバトランジスタを有する。トランスファトランジスタＴおよびドライバトランジスタＤ１のソース・ドレイン領域はフィン１２ａに含まれ、ドライバトランジスタＤ２のソース・ドレイン領域は、フィン１２ｃに含まれる。
また、半導体装置１は、第４の実施の形態におけるゲート分離部１９と同様の、ダミーフィン１７がゲート電極１３ｂを分離するゲート分離部１９ａと、フィン１２ｃがゲート電極１３ａとゲート電極１３ｂを分離するゲート分離部１９ｂを有する。ゲート分離部１９ａ、１９ｂの構造は、第４の実施の形態におけるゲート分離部１９と同様である。また、ゲート電極１３ａとゲート電極１３ｂは、初めに一体に形成された後、エッチングによりフィン１２ｃを介して分離するように加工される。
（第５の実施の形態の効果）
本発明の第５の実施の形態に係る半導体装置１によれば、ゲート分離部１９ａ、１９ｂを設けることにより、ゲート電極１３ａ、１３ｂのほぼ完全に（素子分離領域２０の上面が露出するまで）除去する箇所を無くし、より効率的にフィン１２ａ、１２ｂ、１２ｃを配置することができる。
本発明の第５の実施の形態に係る半導体装置１によれば、ゲート分離部１９ａ、１９ｂを設けることにより、ゲート電極１３ａ、１３ｂのほぼ完全に（素子分離領域２０の上面が露出するまで）除去する箇所を無くし、より効率的にフィン１２ａ、１２ｂ、１２ｃを配置することができる。
また、ドライバトランジスタを２つ設けることにより、ノイズの発生を抑え、読み出し時の動作安定性を向上させることができる。
また、本実施の形態は、第２の実施の形態と組み合わせることができる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態においては、ＳＲＡＭセル１００に６つのトランジスタが含まれる６トランジスタ型のＳＲＡＭについて説明したが、ＳＲＡＭセル１００に含まれるトランジスタの数はこれに限られない。
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、上記各実施の形態においては、ＳＲＡＭセル１００に６つのトランジスタが含まれる６トランジスタ型のＳＲＡＭについて説明したが、ＳＲＡＭセル１００に含まれるトランジスタの数はこれに限られない。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
１ 半導体装置。１１ 半導体基板。１２ａ、１２ｂ、１２ｃ フィン。１３ａ、１３ｂ ゲート電極。１７ ダミーフィン。１９、１９ａ、１９ｂ ゲート分離部。２１、２３ ゲート絶縁膜。１００ ＳＲＡＭセル。Ｔ トランスファトランジスタ。Ｄ、Ｄ１、Ｄ２ ドライバトランジスタ。Ｌ ロードトランジスタ。
Claims (5)
- 半導体基板と、
前記半導体基板上に形成された所定の方向に長さ方向を有する素子領域と、
前記素子領域内にそれぞれソース・ドレイン領域および前記所定の方向に略平行なチャネル方向を有するチャネル領域を有し、前記所定の方向と略垂直な方向にそれぞれゲート電極を有する複数のトランジスタと、
それぞれが複数の前記トランジスタを含み、アレイ配置された複数のＳＲＡＭセルと、
前記所定の方向に略垂直な方向に隣接する前記ＳＲＡＭセル同士の最外側の前記素子領域の間に形成された、前記所定方向に略平行な長さ方向を有し、前記素子領域と同じ材料からなるダミー領域と、
を備えることを特徴とする半導体装置。 - 前記ダミー領域は、隣接する前記ＳＲＡＭセル同士の前記所定の方向に略垂直な境界上で分離されていることを特徴とする請求項１に記載の半導体装置。
- 複数の前記トランジスタは、複数のドライバトランジスタを含み、
複数の前記ＳＲＡＭセルは、それぞれ前記ドライバトランジスタを有し、
前記ダミー領域は、隣接する前記ＳＲＡＭセル同士の前記ドライバトランジスタのゲート電極に両側から挟まれた領域において分離されていることを特徴とする請求項１または２に記載の半導体装置。 - 複数の前記トランジスタは、フィン型トランジスタであり、複数のドライバトランジスタを含み、
前記素子領域はそれぞれ側面にゲート絶縁膜を有する複数のフィンであり、
前記ダミー領域はそれぞれ側面にゲート絶縁膜を有する複数のダミーフィンであり、
複数の前記ＳＲＡＭセルは、それぞれ前記ドライバトランジスタを有し、
隣接する前記ＳＲＡＭセル同士の前記ドライバトランジスタのゲート電極は、互いの間にある前記ダミーフィンの前記ゲート絶縁膜に両側からそれぞれ接し、かつ互いに接しない、
ことを特徴とする請求項１または２に記載の半導体装置。 - 複数の前記トランジスタは、フィン型トランジスタであり、複数のトランスファトランジスタ、複数のドライバトランジスタおよび複数のロードトランジスタを含み、
前記素子領域はそれぞれ側面にゲート絶縁膜を有する複数のフィンであり、
前記ダミー領域はそれぞれ側面にゲート絶縁膜を有する複数のダミーフィンであり、
複数の前記ＳＲＡＭセルは、それぞれ前記トランスファトランジスタ、ドライバトランジスタおよびロードトランジスタを有し、
それぞれの前記ＳＲＡＭセルにおいて、前記トランスファトランジスタのゲート電極と前記ロードトランジスタのゲート電極は、互いの間にある前記ドライバトランジスタの前記ゲート絶縁膜に両側からそれぞれ接し、かつ互いに接しない、
ことを特徴とする請求項１から４のいずれかに１項に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007304916A JP2009130210A (ja) | 2007-11-26 | 2007-11-26 | 半導体装置 |
| US12/323,005 US8035170B2 (en) | 2007-11-26 | 2008-11-25 | Semiconductor device including SRAM |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007304916A JP2009130210A (ja) | 2007-11-26 | 2007-11-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009130210A true JP2009130210A (ja) | 2009-06-11 |
Family
ID=40668967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007304916A Abandoned JP2009130210A (ja) | 2007-11-26 | 2007-11-26 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8035170B2 (ja) |
| JP (1) | JP2009130210A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119741A (ja) * | 2009-12-07 | 2011-06-16 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路 |
| KR101438285B1 (ko) | 2012-02-07 | 2014-09-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 신규한 가장자리 ｆｉｎ들을 갖춘 ｆｉｎｆｅｔ 구조물 |
| US10056390B1 (en) | 2017-04-20 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM having discontinuous PMOS fin lines |
| KR101908782B1 (ko) * | 2015-10-29 | 2018-12-19 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 정적 랜덤 액세스 메모리 |
| JP2021002550A (ja) * | 2019-06-20 | 2021-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040630A (ja) * | 2008-08-01 | 2010-02-18 | Toshiba Corp | 半導体装置 |
| US9646958B2 (en) * | 2010-03-17 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including dummy structures and methods of forming the same |
| US8697514B2 (en) * | 2011-11-10 | 2014-04-15 | International Business Machines Corporation | FinFET device |
| US9647066B2 (en) | 2012-04-24 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy FinFET structure and method of making same |
| US9041115B2 (en) * | 2012-05-03 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for FinFETs |
| US8901615B2 (en) * | 2012-06-13 | 2014-12-02 | Synopsys, Inc. | N-channel and P-channel end-to-end finfet cell architecture |
| US9583398B2 (en) * | 2012-06-29 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having FinFETS with different fin profiles |
| KR101953240B1 (ko) * | 2012-09-14 | 2019-03-04 | 삼성전자 주식회사 | 핀 트랜지스터 및 이를 포함하는 반도체 집적 회로 |
| US9064720B2 (en) * | 2012-12-28 | 2015-06-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decoupling capacitor for FinFET compatible process |
| US8859372B2 (en) * | 2013-02-08 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double channel doping in transistor formation |
| US8995176B2 (en) | 2013-03-07 | 2015-03-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual-port SRAM systems |
| DE102013110607B4 (de) * | 2013-05-02 | 2020-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standardzellen-Metallstruktur direkt über Polysiliziumstruktur |
| JP6281571B2 (ja) | 2013-08-28 | 2018-02-21 | 株式会社ソシオネクスト | 半導体集積回路装置 |
| KR102083492B1 (ko) | 2013-09-26 | 2020-03-02 | 삼성전자 주식회사 | ＦｉｎＦＥＴ 소자를 위한 더미 셀 어레이 및 이를 포함한 반도체 집적 회로 |
| US9299705B2 (en) | 2014-02-17 | 2016-03-29 | International Business Machines Corporation | Method of forming semiconductor fins and insulating fence fins on a same substrate |
| US9647113B2 (en) | 2014-03-05 | 2017-05-09 | International Business Machines Corporation | Strained FinFET by epitaxial stressor independent of gate pitch |
| KR102208063B1 (ko) * | 2014-04-22 | 2021-01-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9947659B2 (en) * | 2014-05-27 | 2018-04-17 | Mediatek Inc. | Fin field-effect transistor gated diode |
| JP6449082B2 (ja) | 2014-08-18 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9721645B1 (en) * | 2016-01-29 | 2017-08-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | SRAM arrays and methods of manufacturing same |
| US10403714B2 (en) * | 2017-08-29 | 2019-09-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fill fins for semiconductor devices |
| US10559572B2 (en) | 2018-06-29 | 2020-02-11 | International Business Machines Corporation | Vertical transistor contact for a memory cell with increased density |
| US10566453B2 (en) | 2018-06-29 | 2020-02-18 | International Business Machines Corporation | Vertical transistor contact for cross-coupling in a memory cell |
| US11508735B2 (en) | 2019-08-28 | 2022-11-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell manufacturing |
| US11296080B2 (en) | 2020-06-15 | 2022-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Source/drain regions of semiconductor devices and methods of forming the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214559A (ja) * | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体集積回路装置 |
| JP2002353413A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2003115551A (ja) * | 2001-10-05 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2004103851A (ja) * | 2002-09-10 | 2004-04-02 | Renesas Technology Corp | スタティック型半導体記憶装置 |
| JP2005129568A (ja) * | 2003-10-21 | 2005-05-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005142289A (ja) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | 半導体記憶装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7612416B2 (en) | 2003-10-09 | 2009-11-03 | Nec Corporation | Semiconductor device having a conductive portion below an interlayer insulating film and method for producing the same |
| JP2005116969A (ja) | 2003-10-10 | 2005-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7888201B2 (en) * | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
| US7465973B2 (en) * | 2004-12-03 | 2008-12-16 | International Business Machines Corporation | Integrated circuit having gates and active regions forming a regular grating |
| US7512017B2 (en) * | 2005-12-21 | 2009-03-31 | Intel Corporation | Integration of planar and tri-gate devices on the same substrate |
| JP4855786B2 (ja) | 2006-01-25 | 2012-01-18 | 株式会社東芝 | 半導体装置 |
| US7709893B2 (en) * | 2007-01-31 | 2010-05-04 | Infineon Technologies Ag | Circuit layout for different performance and method |
| US7812373B2 (en) * | 2007-02-12 | 2010-10-12 | Infineon Technologies Ag | MuGFET array layout |
-
2007
- 2007-11-26 JP JP2007304916A patent/JP2009130210A/ja not_active Abandoned
-
2008
- 2008-11-25 US US12/323,005 patent/US8035170B2/en active Active - Reinstated
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61214559A (ja) * | 1985-03-20 | 1986-09-24 | Hitachi Ltd | 半導体集積回路装置 |
| JP2002353413A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JP2003115551A (ja) * | 2001-10-05 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| JP2004103851A (ja) * | 2002-09-10 | 2004-04-02 | Renesas Technology Corp | スタティック型半導体記憶装置 |
| JP2005129568A (ja) * | 2003-10-21 | 2005-05-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2005142289A (ja) * | 2003-11-05 | 2005-06-02 | Toshiba Corp | 半導体記憶装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119741A (ja) * | 2009-12-07 | 2011-06-16 | Taiwan Semiconductor Manufacturing Co Ltd | 集積回路 |
| KR101438285B1 (ko) | 2012-02-07 | 2014-09-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 신규한 가장자리 ｆｉｎ들을 갖춘 ｆｉｎｆｅｔ 구조물 |
| US9196540B2 (en) | 2012-02-07 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET structure with novel edge fins |
| KR101908782B1 (ko) * | 2015-10-29 | 2018-12-19 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 정적 랜덤 액세스 메모리 |
| US10056390B1 (en) | 2017-04-20 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM having discontinuous PMOS fin lines |
| US10490560B2 (en) | 2017-04-20 | 2019-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM having discontinuous PMOS fin lines |
| KR20190143425A (ko) * | 2017-04-20 | 2019-12-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 불연속적인 pmos 핀 라인들을 갖는 finfet sram |
| US10818676B2 (en) | 2017-04-20 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM having discontinuous PMOS fin lines |
| KR102245977B1 (ko) * | 2017-04-20 | 2021-04-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 불연속적인 pmos 핀 라인들을 갖는 finfet sram |
| US11488966B2 (en) | 2017-04-20 | 2022-11-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET SRAM having discontinuous PMOS fin lines |
| JP2021002550A (ja) * | 2019-06-20 | 2021-01-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP7262322B2 (ja) | 2019-06-20 | 2023-04-21 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8035170B2 (en) | 2011-10-11 |
| US20090134472A1 (en) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009130210A (ja) | 半導体装置 | |
| US20200185526A1 (en) | Non-planar semiconductor device having hybrid geometry-based active region | |
| US9337193B2 (en) | Semiconductor device with epitaxial structures | |
| US7663166B2 (en) | Wire-type semiconductor devices and methods of fabricating the same | |
| US7652308B2 (en) | Semiconductor device having gate-all-around structure and method of fabricating the same | |
| TWI590463B (zh) | 具有帶有釋放蝕刻鈍化表面的以鍺爲基之主動區的非平面半導體裝置（二） | |
| US20090289304A1 (en) | Co-integration of multi-gate fet with other fet devices in cmos technology | |
| US9679965B1 (en) | Semiconductor device having a gate all around structure and a method for fabricating the same | |
| JP5645368B2 (ja) | 半導体装置およびその製造方法 | |
| JPWO2005022637A1 (ja) | フィン型電界効果トランジスタを有する半導体装置 | |
| JP2008010790A (ja) | 電界効果トランジスタ、集積回路素子、及びそれらの製造方法 | |
| JP6629142B2 (ja) | 半導体装置およびその製造方法 | |
| US11355502B2 (en) | Semiconductor device with gate recess and methods of forming the same | |
| JPWO2005020325A1 (ja) | 半導体装置及びその製造方法 | |
| US10636793B2 (en) | FINFETs having electrically insulating diffusion break regions therein and methods of forming same | |
| US10879243B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2010093012A (ja) | 半導体装置及びその製造方法 | |
| JP2007235037A (ja) | 半導体装置の製造方法及び半導体記憶装置 | |
| JP5905630B1 (ja) | 半導体集積回路装置の製造方法、および半導体集積回路装置 | |
| CN103022038B (zh) | Sram单元及其制作方法 | |
| US11894373B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20090289307A1 (en) | Semiconductor device | |
| JP2010045136A (ja) | 半導体装置 | |
| JP2010050403A (ja) | 半導体装置 | |
| KR101851911B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100301 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100924 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110627 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110628 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110629 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121210 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130104 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130125 |