JP6281571B2 - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP6281571B2
JP6281571B2 JP2015533934A JP2015533934A JP6281571B2 JP 6281571 B2 JP6281571 B2 JP 6281571B2 JP 2015533934 A JP2015533934 A JP 2015533934A JP 2015533934 A JP2015533934 A JP 2015533934A JP 6281571 B2 JP6281571 B2 JP 6281571B2
Authority
JP
Japan
Prior art keywords
cell
fin
fins
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015533934A
Other languages
English (en)
Other versions
JPWO2015029280A1 (ja
Inventor
新保　宏幸
宏幸 新保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Publication of JPWO2015029280A1 publication Critical patent/JPWO2015029280A1/ja
Application granted granted Critical
Publication of JP6281571B2 publication Critical patent/JP6281571B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本開示は、フィン構造のトランジスタを用いたスタンダードセルを備えた半導体集積回路装置に関する。
半導体基板上に半導体集積回路を形成する方法として、スタンダードセル方式が知られている。スタンダードセル方式とは、特定の論理機能を有する基本的単位（例えば、インバータ，ラッチ，フリップフロップ，全加算器など）をスタンダードセルとして予め用意しておき、半導体基板上に複数のスタンダードセルを配置して、それらのスタンダードセルを配線で接続することによって、ＬＳＩチップを設計する方式のことである。
また近年、半導体デバイスの分野において、フィン構造のトランジスタ（以下、フィン型トランジスタと称する）の利用が提案されている。図１４はフィン型トランジスタの概略を示す模式図である。二次元構造のＭＯＳトランジスタと異なり、ソースおよびドレインはフィンと呼ばれる隆起した立体構造を持つ。そしてこのフィンを包むように、ゲートが配置されている。このフィン構造により、チャネル領域がフィンの３つの面で形成されるので、チャネルの制御性が従来よりも大幅に改善する。このため、リーク電力削減、オン電流の向上、さらには動作電圧の低減などの効果が得られ、半導体集積回路の性能が向上する。
特許文献１は、フィン型トランジスタを用いたスタンダードセルの例を示している。横方向に延びるフィンが並列に配置されており、縦方向にゲート配線が配置されている。
米国特許第８２５８５７７号（図２）
フィン型トランジスタの特性は、二次元構造のＭＯＳトランジスタと比べて、隣接するトランジスタとの距離による影響をより強く受ける。例えば、電流特性は、他のフィンとの距離に応じたＯＳＥ(OD-Spacing-Effect)や物理的な応力の変化によって、変動する。また、フィンは基板面から隆起しているため、容量特性も、他のフィンとの距離に応じて変動する。すなわち、フィン型トランジスタは、隣接するトランジスタとの距離によって、電流特性や容量特性が変化する。
そして、スタンダードセル方式の場合、あるスタンダードセルに対して、隣接するスタンダードセルの構成は様々である。したがって、例えばセル端近傍に配置されたフィン型トランジスタは、隣接するスタンダードセルの構成によって、隣接するフィンとの間の距離が様々に変化する。また、例えば回路ブロックの最外位置に配置されたスタンダードセルでは、隣接するフィンとの間の距離が無限大になる場合もあり得る。このように、フィン型トランジスタの特性がセル配置によって大きく変化してしまうと、この変化を予め考慮して、電流や容量に一定のマージンを与えておく必要がある。このことは、半導体集積回路の性能低下やコストアップにつながるおそれがあり、好ましくない。
本開示は、フィン型トランジスタを用いたスタンダードセルを備えた半導体集積回路装置において、フィン型トランジスタの特性に対するセル配置の影響を抑制して、性能を向上させることを目的とする。
本開示の第１態様では、半導体集積回路装置は、フィン型トランジスタを備えた第１スタンダードセルを備え、第１スタンダードセルは、第１方向に延びており、かつ、第１方向と垂直をなす第２方向において並べて配置された複数のフィンを備え、複数のフィンは、アクティブトランジスタを構成するアクティブフィンと、第２方向において、アクティブフィンと第１スタンダードセルの端との間に、配置されたダミーフィンとを含む。
この態様によると、アクティブフィンと、アクティブフィンのセル端側に位置するフィン、すなわちダミーフィンとの間の距離が、第１スタンダードセルに隣接配置されるスタンダードセルの構成にかかわらず、一意に定まる。したがって、アクティブフィンが構成するアクティブトランジスタの電流特性がセル配置に依存せず一定となるため、設計マージンを削減することができ、半導体集積回路装置の性能を改善することができる。
本開示の第２態様では、半導体集積回路装置は、フィン型トランジスタを備えた第１および第２スタンダードセルを備え、第１および第２スタンダードセルはそれぞれ、第１方向に延びており、かつ、第１方向と垂直をなす第２方向において並べて配置された複数のフィンを備え、第１および第２スタンダードセルは第２方向において隣接して配置されており、第１スタンダードセルと第２スタンダードセルとの間のセル境界において、ダミーフィンが配置されている。
この態様によると、第１および第２スタンダードセルにおいて、セル境界近傍のアクティブフィンと、セル境界に配置されたダミーフィンとの間の距離が、隣接するスタンダードセルの構成にかかわらず、一意に定まる。したがって、セル境界近傍に配置されたアクティブトランジスタの電流特性がセル配置に依存せず一定となるため、設計マージンを削減することができ、半導体集積回路装置の性能を改善することができる。さらに、ダミーフィンを第１および第２スタンダードセルで共有しているため、上述した効果を得ながら、セル面積を削減することができる。これにより、半導体集積回路装置の面積を削減することができ、コストを抑制することができる。
本開示の第３態様では、半導体集積回路装置は、第１方向に並べて配置されたスタンダードセルからなる第１セル列と、第１方向に並べて配置されたスタンダードセルからなり、第１方向と垂直をなす第２方向において第１セル列に隣接して配置された第２セル列とを備え、第１セル列は、フィン型アクティブトランジスタを備え、第１方向に延びるフィンを備えた第１スタンダードセルと、第１方向に延びるフィンを備えた第２スタンダードセルとを備え、第２スタンダードセルは、第１スタンダードセルにおいて第１セル列と第２セル列との間のセル列境界に最も近い位置に配置されたフィンと、第２方向における同一位置に、ダミーフィンが配置されている。
この態様によると、第１セル列では、第１スタンダードセルにおけるセル列境界に最も近いフィンと、第２スタンダードセルにおけるダミーフィンとが、第２方向における同一位置に配置されている。したがって、第２セル列のセル列境界近傍のアクティブフィンと、セル列境界を挟んだ第１セル列のフィンとの間の距離が、第１セル列のスタンダードセルの構成にかかわらず、一意に定まる。したがって、セル列境界近傍のアクティブトランジスタの電流特性がセル配置に依存せず一定となるため、設計マージンを削減することができ、半導体集積回路装置の性能を改善することができる。
本開示によると、フィン型トランジスタを用いたスタンダードセルを備えた半導体集積回路装置において、フィン型トランジスタの特性に対するセル配置の影響を抑制することができる。したがって、半導体集積回路装置の性能を向上させることができる。
第１の実施形態に係る半導体集積回路装置が備えたスタンダードセルのレイアウト構成例を示す平面図 図１の構成における断面図 図１の構成における断面図 第１の実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図 第１の実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図 第２の実施形態に係る半導体集積回路装置のレイアウト構成例を示す平面図 第２の実施形態に係る半導体集積回路装置の他のレイアウト構成例を示す平面図 第２の実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図 図８の構成における断面図 第３の実施形態に係る半導体集積回路装置のレイアウト構成例を示す平面図 （ａ）〜（ｃ）は第３の実施形態におけるスタンダードセルのレイアウト構成例を示す平面図 （ａ），（ｂ）は第３の実施形態におけるスタンダードセルのレイアウト構成例を示す平面図 第３の実施形態におけるスタンダードセルのレイアウト構成例を示す平面図 フィン構造のトランジスタの概略を示す模式図
以下、実施の形態について、図面を参照して説明する。以下の実施の形態では、半導体集積回路装置は複数のスタンダードセルを備えており、この複数のスタンダードセルのうち少なくとも一部は、フィン型トランジスタを用いているものとする。
また、本明細書では、スタンダードセルの論理機能に寄与するトランジスタのことを「アクティブトランジスタ」といい、スタンダードセルの論理機能に寄与しないトランジスタのことを「非アクティブトランジスタ」という。そして、「アクティブトランジスタ」を構成するフィンのことを「アクティブフィン」といい、「アクティブフィン」以外のフィンのことを「ダミーフィン」という。すなわち、「ダミーフィン」は、「非アクティブトランジスタ」を構成するフィン、または、トランジスタを構成しないフィンのことをいう。
（第１の実施形態）
図１は第１の実施形態に係る半導体集積回路装置が備えたスタンダードセルのレイアウト構成例を示す平面図である。また、図２は図１の構成の線Ｋ１−Ｋ１における断面図であり、図３は図１の構成の線Ｋ２−Ｋ２における断面図である。なお、本実施形態では説明を簡単にするために、インバータセルを例として示しているが、これに限られるものではない。
図１〜図３に示すスタンダードセル１は、フィン型トランジスタを備えている。そして、スタンダードセル１は、図面横方向（第１方向に相当）に延びており、図面縦方向（第１方向と垂直をなす第２方向に相当）において並べて配置された複数のフィン１１，１２，１３，１４を備えている。図１および他の平面図では、フィンとその上に形成されたゲートとによって、フィン型トランジスタが構成されている。ローカル配線は、平面視でフィンまたはゲートと重なる部分において、フィンまたはゲートの上層に接して形成されており、電気的に接続されている。メタル配線はローカル配線の上層に位置しており、コンタクトを介してローカル配線と接続されている。なお、図１では図の見やすさのために、フィンにハッチを付している。ただし、ゲートの下に位置する部分についてはハッチを省いている。また、ローカル配線およびメタル配線にも種類が異なるハッチを付しており、メタル配線とローカル配線とがコンタクトで接続された部分を黒く塗りつぶして示している。他の平面図においても同様である。
フィン１１，１２はアクティブフィンであり、スタンダードセル１の論理機能に寄与するアクティブトランジスタＴ１，Ｔ２をそれぞれ構成している。すなわち、フィン１１，１２にはゲート配線１５が設けられており、入力Ａが与えられるローカル配線５ａがゲート配線１５に接続されている。出力Ｙを出力するメタル配線７ａには、フィン１１の一端が、ローカル配線５ｂおよびコンタクト６ａを介して接続されており、また、フィン１２の一端が、ローカル配線５ｃおよびコンタクト６ｂを介して接続されている。フィン１１の他端は、ローカル配線５ｄおよびコンタクト６ｃを介してメタル配線７ｂに接続されており、メタル配線７ｂは電源配線８ａに接続されている。フィン１２の他端は、ローカル配線５ｅおよびコンタクト６ｄを介してメタル配線７ｃに接続されており、メタル配線７ｃは電源配線８ｂに接続されている。なお、ローカル配線とは、フィン層に直接接触する配線層に設けられた配線のことをいう。
一方、フィン１３，１４は、ダミーフィンであり、ここでは、スタンダードセル１の論理機能に寄与しない非アクティブトランジスタを構成している。アクティブフィン１１とダミーフィン１３とは同一導電型領域（例えばｐ型領域）に配置されており、アクティブフィン１２とダミーフィン１４とは同一導電型領域（例えばｎ型領域）に配置されている。フィン１３にはゲート配線１６が設けられており、フィン１４にはゲート配線１７が設けられている。ゲート配線１６，１７は、アクティブフィン１１，１２に設けられたゲート配線１５と、図面縦方向に延びる同一直線上に配置されているが、分離領域Ｃｕｔ１により、ゲート配線１５とは分離されている。なお、製造時には、ゲート配線を図面縦方向に直線状にアクティブフィン１１，１２およびダミーフィン１３，１４にわたって形成してから、ゲート配線を分離領域Ｃｕｔ１において切断すればよい。あるいは、ゲート配線１５，１６，１７をそれぞれ別個に設けてもかまわない。
そして、ダミーフィン１３は、アクティブフィン１１とスタンダードセル１の図面上側の端との間に配置されている。ダミーフィン１３とスタンダードセル１の図面上側の端との間に他のフィンは配置されていない。ダミーフィン１３はスタンダードセル１におけるフィンの中で、図面上側の端に最も近い位置に配置されている。同様に、ダミーフィン１４は、アクティブフィン１２とスタンダードセル１の図面下側の端との間に配置されている。ダミーフィン１４とスタンダードセル１の図面下側の端との間に他のフィンは配置されていない。ダミーフィン１４はスタンダードセル１におけるフィンの中で、図面下側の端に最も近い位置に配置されている。
図１のレイアウト構成によると、アクティブフィン１１と、その上方向に位置するフィン（ここではダミーフィン１３）との間の距離が、スタンダードセル１の上側に隣接配置されるスタンダードセルの構成にかかわらず、一意に定まる。同様に、アクティブフィン１２と、その下方向に位置するフィン（ここではダミーフィン１４）との間の距離が、スタンダードセル１の下側に隣接配置されるスタンダードセルの構成にかかわらず、一意に定まる。したがって、アクティブフィン１１，１２が構成するアクティブトランジスタＴ１，Ｔ２の電流特性や容量特性がセル配置に依存せず一定となるため、設計マージンを削減することができ、半導体集積回路装置の性能を改善することができる。
図４および図５は本実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図である。図４のスタンダードセル１Ａでは、ダミーフィン１３，１４に設けられたゲート配線が、アクティブフィン１１，１２に設けられたゲート配線と一体化している。すなわち、図面縦方向に延びるゲート配線１５Ａが、アクティブフィン１１，１２およびダミーフィン１３，１４に共通に設けられている。図４のレイアウト構成では、図１のレイアウト構成と同様に、アクティブフィン１１，１２が構成するトランジスタＴ１，Ｔ２の電流特性や容量特性がセル配置に依存せず一定となる。加えて、図１に示すような分離領域Ｃｕｔ１を設けるプロセスが不要なので、製造が容易になる。一方、図１のレイアウト構成では、ダミーフィン１３，１４で形成されるゲート容量が入力端子から分離されるため、入力容量を軽減できるので、半導体集積回路の性能を改善することができる。
また図５のスタンダードセル１Ｂでは、ダミーフィン１３，１４は、ゲート配線が設けられておらず、トランジスタを構成していない。図５のレイアウト構成では、図１のレイアウト構成と同様に、アクティブフィン１１，１２が構成するトランジスタＴ１，Ｔ２の電流特性や容量特性がセル配置に依存せず一定となる。加えて、図１に示すような分離領域Ｃｕｔ１を設けるプロセスが不要なので、製造が容易になる。また、図１のレイアウト構成と同様に、入力容量を軽減できるので、半導体集積回路の性能を改善することができる。
なお、図１、図４および図５のレイアウト構成では、ｎ型領域とｐ型領域の両方において、アクティブフィンとセル端との間にダミーフィンを設けているが、これに限られるものではなく、例えば、いずれか一方の領域においてセル端近傍にダミーフィンを設けるようにしてもかまわない。また、１個のスタンダードセル内で、図面縦方向に並ぶフィン列が複数列設けられている場合において、全ての列にダミーフィンを設ける必要は必ずしもない。例えば、いずれか１つのフィン列においてアクティブフィンとセル端との間にダミーフィンを設けても、当該フィン列におけるアクティブトランジスタの電流特性や容量特性を安定させることが可能となる。
（第２の実施形態）
図６は第２の実施形態に係る半導体集積回路装置のレイアウト構成例を示す平面図である。なお、本実施形態では説明を簡単にするために、インバータセルを例として示しているが、これに限られるものではない。また、隣接するスタンダードセル２Ａ，２Ｂは互いに異なる種類のセルであってもかまわない。
図６に示すスタンダードセル２Ａ，２Ｂは、フィン型トランジスタを備えている。そして、スタンダードセル２Ａは、図面横方向（第１方向に相当）に延びており、図面縦方向（第１方向と垂直をなす第２方向に相当）において並べられた複数のフィン２１，２２を備えている。フィン２１，２２はアクティブフィンであり、スタンダードセル２Ａの論理機能に寄与するアクティブトランジスタを構成している。フィン２１，２２にはゲート配線２６が設けられている。同様に、スタンダードセル２Ｂは、図面横方向に延びており、図面縦方向において並べられた複数のフィン２３，２４を備えている。フィン２３，２４はアクティブフィンであり、スタンダードセル２Ｂの論理機能に寄与するアクティブトランジスタを構成している。フィン２３，２４にはゲート配線２７が設けられている。
図６では、スタンダードセル２Ａ，２Ｂが図面縦方向において隣接して配置されている。そして、スタンダードセル２Ａとスタンダードセル２Ｂとの間のセル境界ＣＢにおいて、ダミーフィン２５が配置されている。ここでは、ダミーフィン２５は、ゲート配線２８が設けられており、スタンダードセル２Ａ，２Ｂの論理機能に寄与しない非アクティブトランジスタを構成している。なお、製造時には、ゲート配線を図面縦方向に直線状にアクティブフィン２１，２２，２３，２４にわたって形成してから、ゲート配線を分離領域Ｃｕｔ２において切断すればよい。あるいは、ゲート配線２６，２７，２８をそれぞれ別個に設けてもかまわない。
図６のレイアウト構成によると、スタンダードセル２Ａにおいて、アクティブフィン２１と、その上方向に位置するフィン（ここではセル境界ＣＢのダミーフィン２５）との間の距離が、隣接するスタンダードセル２Ｂの構成にかかわらず、一意に定まる。同様に、スタンダードセル２Ｂにおいて、アクティブフィン２３と、その下方向に位置するフィン（ここではセル境界ＣＢのダミーフィン２５）との間の距離が、隣接するスタンダードセル２Ａの構成にかかわらず、一意に定まる。したがって、セル境界ＣＢ近傍に配置されたアクティブトランジスタ２１，２３の電流特性や容量特性がセル配置に依存せず一定となるため、設計マージンを削減することができ、半導体集積回路装置の性能を改善することができる。
さらに、ダミーフィン２５をスタンダードセル２Ａ，２Ｂで共有しているため、上述した効果を得ながら、セル面積を削減することができる。これにより、半導体集積回路装置の面積を削減することができ、コストを抑制することができる。
図７は本実施形態に係る半導体集積回路装置の他のレイアウト構成例を示す平面図である。図７では、セル境界ＣＢに配置されたダミーフィン２５は、ゲート配線が設けられておらず、トランジスタを構成していない。図７のレイアウト構成では、図６のレイアウト構成と同様に、アクティブトランジスタ２１，２３の電流特性や容量特性がセル配置に依存せず一定となる。加えて、図６に示すような分離領域Ｃｕｔ２を設けるプロセスが不要なので、製造が容易になる。
また、セル境界に設けられたダミーフィンを、その上方のメタル配線と接続して、電位供給のために用いるようにしてもよい。
図８は本実施形態におけるスタンダードセルの他のレイアウト構成例を示す平面図である。また、図９は図８の構成の線Ｋ３−Ｋ３における断面図である。
図８および図９に示すスタンダードセル２Ｃは、ダミーフィン２５の上方に、図面横方向に延びるメタル配線８ｃが設けられており、ダミーフィン２５は、ローカル配線５ｆおよびコンタクト６ｆを介してメタル配線８ｃに接続されている。この構成により、メタル配線８ｃに与えられた電源電位が、ダミーフィン２５に供給される。そして、図８のレイアウト構成では、スタンダードセル２Ｃにおいて、ダミーフィン２５が拡散層配線２９を介してアクティブフィン２１と接続されている。これにより、アクティブフィン２１が構成するアクティブトランジスタのソースに電源電位が供給される。
（第３の実施形態）
図１０は第３の実施形態に係る半導体集積回路装置のレイアウト構成例を示す平面図である。図１０では、図面横方向（第１方向に相当）に並べて配置されたスタンダードセル３Ａ，３Ｂ，３Ｃ，３Ｄを含む第１セル列ＣＲ１と、図面横方向に並べて配置されたスタンダードセル３Ｅ，３Ｆ，３Ｇ，３Ｈを含み、図面縦方向（第１方向と垂直をなす第２方向に相当）において第１セル列ＣＲ１に隣接して配置された第２セル列ＣＲ２とを示している。なお、図１０では説明の簡単のために、セル枠と、第１および第２セル列ＣＲ１，ＣＲ２の間のセル列境界ＣＲＢに沿って並んだフィン以外は、図示を省略している。第１セル列ＣＲ１では、セル列境界ＣＲＢに沿って、図面横方向に延びるフィン３１，３２，３３ａ，３３ｂ，３４が同一直線上に並んでいる。第２セル列ＣＲ２では、セル列境界ＣＲＢに沿って、図面横方向に延びるフィン３５ａ，３５ｂ，３６，３７，３８ａ，３８ｂが同一直線上に並んでいる。
ここで、第１セル列ＣＲ１に注目する。スタンダードセル３Ａはフィン型アクティブトランジスタを備えており、フィン３１はスタンダードセル３Ａの中でセル列境界ＣＲＢに最も近い位置に配置されたアクティブフィンである。このスタンダードセル３Ａに対して、連続して配置されたスタンダードセル３Ｂ，３Ｃ，３Ｄは、アクティブフィン３１と図面縦方向における同一位置にフィン３２，３３ａ，３３ｂ，３４が配置されている。例えば、スタンダードセル３Ｂは、フィン型アクティブトランジスタを備えておらず、フィン３２はダミーフィンである。スタンダード３Ｃは、フィン３３ａはアクティブフィンであるが、フィン３３ｂはダミーフィンである。
このように、第１セル列ＣＲ１では、セル列境界ＣＲＢに沿って、ダミーフィンも含めてフィンが各セルにおいて配置されている。同様に、第２セル列ＣＲ２でも、セル列境界ＣＲＢに沿って、ダミーフィンも含めてフィンが各セルにおいて配置されている。このようなレイアウト構成によって、セル列境界ＣＲＢの近傍のアクティブフィンと、セル列境界ＣＲＢを挟んだ向こう側のフィンとの間の距離が、セル列の構成にかかわらず、一意に定まる。したがって、セル列境界ＣＲＢ近傍のアクティブトランジスタの電流特性や容量特性がセル配置に依存せず一定となるため、設計マージンを削減することができ、半導体集積回路装置の性能を改善することができる。
なお、アクティブフィン３１およびこれと同一直線上に並ぶフィン３２，３３ａ，３３ｂ，３４は、第１セル列ＣＲ１におけるフィンの中で、セル列境界ＣＲＢに最も近い位置に配置されているのが好ましい。
図１１および図１２は、図１０のスタンダードセル３Ｂとして用いられるスタンダードセルの例を示す。これらのスタンダードセルは、アクティブトランジスタを備えておらず、かつ、セル端近傍にダミーフィンが配置されたものである。
図１１（ａ）はＴＡＰセル、すなわち基板電位を固定する機能を持つＴＡＰ構造を備えたセルのレイアウト構成例である。図１１（ａ）のＴＡＰセルは、拡散領域４１と、この拡散領域４１に電源供給するための電源配線４２とを備えている。そして、ＴＡＰ構造とは別個に、ダミーフィン３２が配置されている。
図１１（ｂ）はアンテナセル、すなわちチップ内配線と基板とを接続する機能を備えたセルのレイアウト構成例である。図１１（ｂ）のアンテナセルは、拡散領域４３と、この拡散領域４３とチップ内配線とをつなぐためのアンテナ端子４４とを備えている。そして、アンテナ構造とは別個に、ダミーフィン３２が配置されている。
図１１（ｃ）はフィラーセル、すなわちセル列内の空き領域に配置されるセルのレイアウト構成例である。図１１（ｃ）のフィラーセルは、ダミーフィン３２を含む６個のダミーフィンが、ゲート配線４５ａ，４５ｂとともに、非アクティブトランジスタを構成している。
図１２（ａ），（ｂ）は容量セルのレイアウト構成例である。図１２（ａ）の容量セルは、ダミーフィン３２を含む６個のダミーフィンが、ゲート配線４６ａ，４６ｂ，４６ｃ，４６ｄとともに、非アクティブトランジスタを構成している。図１２（ｂ）の容量セルは、幅の広いゲート配線４７ａ，４７ｂが設けられており、ダミーフィン３２を含む６個のダミーフィンが、ゲート配線４７ａ，４７ｂとともに、非アクティブトランジスタを構成している。
図１３は、図１０のスタンダードセル３Ｃとして用いられるスタンダードセルの例を示す。このスタンダードセルは、アクティブトランジスタを備えており、かつ、セル端近傍にアクティブフィンと並んでダミーフィンが配置されている。図１３のスタンダードセルは、反転論理回路を２段直列につないだ多段回路であり、入力端子Ａが接続されている反転論理回路にダミーフィン３３ｂ、４８ｂが配置されている。
なお、図１１〜図１３に示したセル構造はあくまでも一例であり、セル列境界に沿ってフィンが同一直線上に並ぶように、ダミーフィンが配置されたセル構造であれば、本実施形態を実現するために用いることができる。
なお、発明の趣旨を逸脱しない範囲で、複数の実施形態における各構成要素を任意に組み合わせてもよい。
本開示では、フィン型トランジスタを用いたスタンダードセルを備えた半導体集積回路装置において、フィン型トランジスタの特性に対するセル配置の影響を抑制することができる。したがって、半導体集積回路装置の性能向上に有用である。
１，１Ａ，１Ｂ スタンダードセル
２Ａ，２Ｂ スタンダードセル
３Ａ，３Ｂ，３Ｃ，３Ｄ，３Ｅ，３Ｆ，３Ｇ，３Ｈ スタンダードセル
５ｆ ローカル配線
６ｆ コンタクト
８ｃ メタル配線
１１，１２ アクティブフィン
１３，１４ ダミーフィン
１５，１５Ａ ゲート配線
１６，１７ ダミーフィンに設けられたゲート配線
２１，２２，２３，２４ アクティブフィン
２５ ダミーフィン
２６，２７ ゲート配線
２８ ダミーフィンに設けられたゲート配線
２９ 拡散層配線
３１，３３ａ アクティブフィン
３２，３３ｂ ダミーフィン
ＣＢ セル境界
ＣＲ１ 第１セル列
ＣＲ２ 第２セル列
ＣＲＢ セル列境界

Claims (9)

  1. 第１方向に並べて配置されたスタンダードセルからなる第１セル列と、
    前記第１方向に並べて配置されたスタンダードセルからなり、前記第１方向と垂直をなす第２方向において前記第１セル列に隣接して配置された第２セル列とを備え、
    前記第１セル列は、
    フィン型アクティブトランジスタを備え、前記第１方向に延びるフィンを備えた第１スタンダードセルと、
    前記第１方向に延びるフィンを備えた第２スタンダードセルとを備え、
    前記第２スタンダードセルは、前記第１スタンダードセルにおいて前記第１セル列と前記第２セル列との間のセル列境界に最も近い位置に配置された第１フィンと、前記第２方向における同一位置に、ダミーフィンが配置されている
    ことを特徴とする半導体集積回路装置。
  2. 請求項１記載の半導体集積回路装置において、
    前記第１フィンは、前記第１セル列におけるフィンの中で、前記セル列境界に最も近い位置に配置されている
    ことを特徴とする半導体集積回路装置。
  3. 請求項１記載の半導体集積回路装置において、
    前記第２スタンダードセルは、ＴＡＰセル、アンテナセル、フィラーセル、または、容量セルである
    ことを特徴とする半導体集積回路装置。
  4. 請求項１記載の半導体集積回路装置において、
    前記第２スタンダードセルは、前記ダミーフィンと同一直線上に、アクティブトランジスタを構成するアクティブフィンが配置されている
    ことを特徴とする半導体集積回路装置。
  5. フィン型トランジスタを備えた第１スタンダードセルを備え、
    前記第１スタンダードセルは、第１方向に延びており、かつ、前記第１方向と垂直をなす第２方向において並べて配置された複数のフィンを備え、
    前記複数のフィンは、
    アクティブトランジスタを構成するアクティブフィンと、
    前記第２方向において、前記アクティブフィンと前記第１スタンダードセルの端との間に、配置されたダミーフィンとを含み、
    前記ダミーフィンは、ゲート配線が設けられており、非アクティブトランジスタを構成するフィンであり、
    前記ダミーフィンに設けられたゲート配線は、前記アクティブフィンに設けられたゲート配線と、前記第２方向に延びる同一直線上に位置し、かつ、分離されている
    ことを特徴とする半導体集積回路装置。
  6. 請求項５記載の半導体集積回路装置において、
    前記ダミーフィンは、前記第１スタンダードセルにおけるフィンの中で、前記端に最も近い位置に配置されている
    ことを特徴とする半導体集積回路装置。
  7. 請求項５記載の半導体集積回路装置において、
    前記アクティブフィンおよび前記ダミーフィンは、同一導電型領域に配置されている
    ことを特徴とする半導体集積回路装置。
  8. フィン型トランジスタを備えた第１および第２スタンダードセルを備え、
    前記第１および第２スタンダードセルは、それぞれ、第１方向に延びており、かつ、前記第１方向と垂直をなす第２方向において並べて配置された複数のフィンを備え、
    前記第１および第２スタンダードセルは、前記第２方向において隣接して配置されており、前記第１スタンダードセルと前記第２スタンダードセルとの間のセル境界において、ダミーフィンが配置されており、
    前記ダミーフィンは、ゲート配線が設けられておらず、トランジスタを構成しないフィンであり、
    前記ダミーフィンの上方に、前記第１方向に延びるメタル配線が設けられており、
    前記ダミーフィンは、ローカル配線およびコンタクトを介して、前記メタル配線に接続されている
    ことを特徴とする半導体集積回路装置。
  9. 請求項８記載の半導体集積回路装置において、
    前記ダミーフィンは、前記第１および第２スタンダードセルの少なくともいずれか一方において、拡散層配線を介して、アクティブトランジスタを構成するアクティブフィンと接続されている
    ことを特徴とする半導体集積回路装置。
JP2015533934A 2013-08-28 2014-04-21 半導体集積回路装置 Active JP6281571B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013177182 2013-08-28
JP2013177182 2013-08-28
PCT/JP2014/002236 WO2015029280A1 (ja) 2013-08-28 2014-04-21 半導体集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018010602A Division JP6428956B2 (ja) 2013-08-28 2018-01-25 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPWO2015029280A1 JPWO2015029280A1 (ja) 2017-03-02
JP6281571B2 true JP6281571B2 (ja) 2018-02-21

Family

ID=52585880

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015533934A Active JP6281571B2 (ja) 2013-08-28 2014-04-21 半導体集積回路装置
JP2018010602A Active JP6428956B2 (ja) 2013-08-28 2018-01-25 半導体集積回路装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018010602A Active JP6428956B2 (ja) 2013-08-28 2018-01-25 半導体集積回路装置

Country Status (3)

Country Link
US (4) US9941263B2 (ja)
JP (2) JP6281571B2 (ja)
WO (1) WO2015029280A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6281571B2 (ja) * 2013-08-28 2018-02-21 株式会社ソシオネクスト 半導体集積回路装置
JP6396834B2 (ja) * 2015-03-23 2018-09-26 ルネサスエレクトロニクス株式会社 半導体装置
US9859210B2 (en) 2015-06-19 2018-01-02 Qualcomm Incorporated Integrated circuits having reduced dimensions between components
KR102318131B1 (ko) * 2015-12-03 2021-10-26 삼성전자주식회사 반도체 장치
US9721841B1 (en) * 2016-04-27 2017-08-01 United Microelectronics Corp. Electronic circuit of fin FET and methof for fabricating the electronic circuit
JP6889380B2 (ja) * 2016-05-06 2021-06-18 株式会社ソシオネクスト 半導体集積回路装置
US10366196B2 (en) * 2016-06-22 2019-07-30 Qualcomm Incorporated Standard cell architecture for diffusion based on fin count
JP6875643B2 (ja) 2016-07-01 2021-05-26 株式会社ソシオネクスト 半導体集積回路装置
JP6947987B2 (ja) * 2016-08-29 2021-10-13 株式会社ソシオネクスト 半導体集積回路装置
US10354947B2 (en) * 2017-02-06 2019-07-16 Samsung Electronics Co., Ltd. Integrated circuit including standard cell
KR102285790B1 (ko) * 2017-07-04 2021-08-04 삼성전자 주식회사 필러 셀을 포함하는 집적 회로
CN111033720B (zh) * 2017-08-31 2023-02-21 株式会社索思未来 半导体集成电路装置
US11018157B2 (en) 2017-09-28 2021-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Local interconnect structure
CN111587484A (zh) * 2018-01-19 2020-08-25 株式会社索思未来 半导体集成电路装置
KR102495913B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 다중 높이 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
KR102495912B1 (ko) * 2018-08-10 2023-02-03 삼성전자 주식회사 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
JP7421113B2 (ja) * 2018-12-25 2024-01-24 株式会社ソシオネクスト 半導体集積回路装置
WO2020170715A1 (ja) 2019-02-18 2020-08-27 株式会社ソシオネクスト 半導体集積回路装置
JP6818107B2 (ja) * 2019-10-01 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268610A (ja) * 2004-03-19 2005-09-29 Matsushita Electric Ind Co Ltd スタンダードセルの設計方法及び半導体集積回路
WO2005091374A1 (ja) * 2004-03-19 2005-09-29 Nec Corporation 半導体装置及びその製造方法
JP4504214B2 (ja) * 2005-02-04 2010-07-14 株式会社東芝 Ｍｏｓ型半導体装置及びその製造方法
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
CN101542390A (zh) * 2006-11-14 2009-09-23 Nxp股份有限公司 用以增大特征空间密度的两次形成图案的光刻技术
JP2008171977A (ja) * 2007-01-11 2008-07-24 Matsushita Electric Ind Co Ltd 半導体集積回路のレイアウト構造
US7795669B2 (en) * 2007-05-30 2010-09-14 Infineon Technologies Ag Contact structure for FinFET device
US20090101940A1 (en) * 2007-10-19 2009-04-23 Barrows Corey K Dual gate fet structures for flexible gate array design methodologies
JP2009130210A (ja) * 2007-11-26 2009-06-11 Toshiba Corp 半導体装置
JP4591525B2 (ja) * 2008-03-12 2010-12-01 ソニー株式会社 半導体装置
JP2010016258A (ja) * 2008-07-04 2010-01-21 Panasonic Corp 半導体集積回路装置
JP2010040630A (ja) * 2008-08-01 2010-02-18 Toshiba Corp 半導体装置
JP2010225768A (ja) * 2009-03-23 2010-10-07 Toshiba Corp 半導体装置
US8258577B2 (en) 2009-06-04 2012-09-04 International Business Machines Corporation CMOS inverter device with fin structures
JP5594294B2 (ja) 2009-12-25 2014-09-24 パナソニック株式会社 半導体装置
US8595661B2 (en) * 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US9647066B2 (en) * 2012-04-24 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy FinFET structure and method of making same
US8569152B1 (en) * 2012-06-04 2013-10-29 International Business Machines Corporation Cut-very-last dual-epi flow
KR101937851B1 (ko) * 2012-06-27 2019-04-10 삼성전자 주식회사 반도체 집적 회로, 그 설계 방법 및 제조방법
US8766364B2 (en) 2012-08-31 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor layout for stress optimization
US9576978B2 (en) 2012-10-09 2017-02-21 Samsung Electronics Co., Ltd. Cells including at least one fin field effect transistor and semiconductor integrated circuits including the same
US9012287B2 (en) * 2012-11-14 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Cell layout for SRAM FinFET transistors
US20140167815A1 (en) * 2012-12-18 2014-06-19 Broadcom Corporation Area reconfigurable cells of a standard cell library
US9047433B2 (en) * 2013-02-27 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Cell and macro placement on fin grid
US8869090B2 (en) 2013-03-11 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
JP6281571B2 (ja) * 2013-08-28 2018-02-21 株式会社ソシオネクスト 半導体集積回路装置

Also Published As

Publication number Publication date
JP6428956B2 (ja) 2018-11-28
WO2015029280A1 (ja) 2015-03-05
US10692849B2 (en) 2020-06-23
US11056477B2 (en) 2021-07-06
JPWO2015029280A1 (ja) 2017-03-02
US20180190640A1 (en) 2018-07-05
JP2018064124A (ja) 2018-04-19
US10236283B2 (en) 2019-03-19
US9941263B2 (en) 2018-04-10
US20160172351A1 (en) 2016-06-16
US20200273850A1 (en) 2020-08-27
US20190164950A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
JP6428956B2 (ja) 半導体集積回路装置
CN109786369B (zh) 包括标准单元的半导体器件
US11387256B2 (en) Semiconductor integrated circuit device
US11764224B2 (en) Semiconductor integrated circuit device
US20210305278A1 (en) Semiconductor integrated circuit device
JP6875643B2 (ja) 半導体集積回路装置
JPWO2020110733A1 (ja) 半導体集積回路装置
JP2006228954A (ja) 半導体装置とそのレイアウト設計方法
US20210320065A1 (en) Semiconductor integrated circuit device
US10777579B2 (en) Semiconductor integrated circuit device
CN111033720A (zh) 半导体集成电路装置
JP2011199034A (ja) 半導体装置
JP6056852B2 (ja) 半導体装置
CN106601732B (zh) 元件格布局结构与形成元件格的方法
TW201801292A (zh) 靜態隨機存取記憶體儲存單元

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180108

R150 Certificate of patent or registration of utility model

Ref document number: 6281571

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150