CN1860603A - 用于制作由半导体材料制成的多层结构的方法 - Google Patents
用于制作由半导体材料制成的多层结构的方法 Download PDFInfo
- Publication number
- CN1860603A CN1860603A CNA2004800280083A CN200480028008A CN1860603A CN 1860603 A CN1860603 A CN 1860603A CN A2004800280083 A CNA2004800280083 A CN A2004800280083A CN 200480028008 A CN200480028008 A CN 200480028008A CN 1860603 A CN1860603 A CN 1860603A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- loss
- density
- structural support
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 239000000758 substrate Substances 0.000 claims description 63
- 238000009413 insulation Methods 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 23
- 230000008859 change Effects 0.000 claims description 18
- 238000010276 construction Methods 0.000 claims description 14
- 238000002347 injection Methods 0.000 claims description 12
- 239000007924 injection Substances 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 4
- 230000007850 degeneration Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 3
- 230000009467 reduction Effects 0.000 claims description 2
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 230000000875 corresponding effect Effects 0.000 description 24
- 239000004020 conductor Substances 0.000 description 10
- 230000002596 correlated effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000012512 characterization method Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/003—Coplanar lines
- H01P3/006—Conductor backed coplanar waveguides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1903—Structure including wave guides
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Laminated Bodies (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种用于制作多层结构的方法,该多层结构由半导体材料制成,且包括有源层、支撑层以及在有源层和支撑层之间的绝缘层,特征在于该方法包括对载流子陷阱的密度和/或电绝缘层内的电荷的改变,以便于最小化结构支撑层中的电损耗。
Description
本发明涉及一种用于制作多层结构的方法,该多层结构由半导体材料制成,并包括有源层、支撑层以及在有源层和支撑层之间的电绝缘层。
本发明还涉及使用这种方法获得的结构。
注意,本发明可应用在用于微电子学、光学、光电子学应用类型的以晶片形式的薄结构。
在本文的余下部分中,通用表达“本发明相关的结构”将用来表示类似上述的结构,该结构是半导体材料制成的多层结构类型,并包括有源层、支撑层以及在有源层和支撑层之间的电绝缘层。
多层结构组合了若干层,其中一些由不同的材料制成。
因此,本发明的一个应用是制作SOI(绝缘体上硅)型结构。
因此,这种类型的SOI通常包括:
·有源层,由具有低电阻率(为几个Ohm.cm级)的单晶硅制成,
·支撑层,可由具有明显较高电阻率、典型为大于1000Ohm.cm的硅制成,
·以及在上述两层之间的电绝缘层,例如SiO2层。
将所谓“有源”层以此方式命名的原因在于,典型为电子或光电部件的部件将布置在其上。
期望本发明相关的多层结构同尽可能最低的电损耗相关联。
注意,在本文中,“损耗”指结构支撑层中的电损耗,所述损耗由在有源层上进行的部件的极化操作引起。
这些损耗是不利的,以至于它们影响该结构的电效率并能在有源层中产生影响信号质量的噪声(具体地是对非常高的频率的应用—即典型地对于高于10GHz的频率)
由此,可应用本发明的结构通常具有:
·在其有源层处的低电阻率(为5至30Ω.cm级),使得能和安装在该层上的部件有较好的相互作用,
·以及在支撑该有源层的层处的更高电阻率,以避免结构中的电损耗。为实现这点,本发明相关的结构(典型地,但并非必须地是SOI层)中的支撑层将典型地具有比有源层更高的电阻率(例如大于1000Ω.cm)
因此,设计了支撑这些结构的有源层的层的高电阻率,以减小和结构相关的损耗。
本发明的一个目的是制作在本文开始提到类型的结构,在该结构中损耗尽可能得低。
还要注意,在非常高频率的应用中,尽管有绝缘层的电绝缘效应,在结构的有源层中产生的电信号仍能穿过结构的绝缘层。如上所述,这对应于不希望的损耗。
由此,比以上所述甚至更为精确地,本发明的另一个目的是能制造和上述那些类似的结构,其中损耗得到最小化,且该结构还能用于非常高频率的应用。
为实现这些目的,本发明提出一种制造多层结构的方法,该多层结构由半导体材料制成,且包括有源层、支撑层以及在有源层和支撑层之间的电绝缘层,特征在于所述方法包括改变载流子陷阱的密度和/或电绝缘层内的电荷,以便于最小化结构支撑层中的电损耗。
这种方法的其他优选但非限定性的方面如下:
·所述改变意在增加结构绝缘层和结构支撑层之间的界面处的载流子陷阱密度,
所述改变设计为减少结构的电绝缘层内的电荷,
·选择有源层以便于具有远小于支撑层的电阻率,
·所述方法包括,键合(bond)包括结构有源层的第一衬底和包括结构支撑层的第二衬底,
·所述第一衬底包括绝缘层,
·所述第一衬底的绝缘层对应于所述结构的绝缘层,
·为最小化结构支撑层中的电损耗,在所述第一衬底和所述第二衬底键合前对载流子陷阱的密度进行改变,
·为最小化结构支撑层中的电损耗,通过在待键合的所述两个衬底之间插入中间层而对载流子陷阱的密度进行改变,所述中间层将与第二衬底的支撑层接触,由于所述中间层的材料与所述支撑层中的材料相关,对所述中间层的材料进行选择以便于而增加载流子陷阱的密度,
·在第一衬底和第二衬底的所述键合前,将所述中间层沉积在所述第二衬底上,
·所述支撑层由硅制成,在所述中间层中使用的材料是氮氧化物,
·使用用于键合所述第一和第二衬底的至少一种材料对载流子陷阱的密度进行改变,以最小化结构支撑层中的电损耗,所述材料由于其与所述支撑层中的材料相关而易于增加载流子陷的阱密度,
·在所述第一和所述第二衬底键合前,通过对第二衬底的表面区域施加处理而对载流子陷阱的密度进行改变,以便于最小化结构支撑层中的电损耗,
·对第二衬底的表面区域的所述处理包括第二衬底的表面条件的受控退化,
·为最小化结构支撑层内的电损耗,在所述第一和第二衬底键合前,通过调整在所述第一衬底中进行的注入的特性,在电绝缘层中对电荷进行改变,
·对所述注入的剂量进行调整以改变电绝缘层中的电荷,
·所述注入对应于SMARTCUT型方法的弱化注入,
·为了最小化结构支撑层中的电损耗,通过调整热氧化参数而对电绝缘层内的电荷进行改变,所述热氧化在所述第一衬底上进行以在其表面上产生结构绝缘层,
·所述参数包括温度和/或温度变化、气体组分、退火时间等,
·一旦结构已经形成、通过调整施加到所述结构的热处理的参数而对电绝缘层内的电荷进行改变,以便于最小化结构支撑层中的电损耗,
·对所述热处理的热预算进行调整,以便于减少结构的电绝缘层内的电荷,
·所述结构为SOI,
·所述方法使用SMARTCUT型方法中的步骤。
在阅读以下参考附图对本发明的描述后,本发明的其他方面、目的和优势将变得清楚,所述附图中:
·图1是由仿真得到的曲线图,对于与本发明相关的不同结构,说明了表示与结构相关的损耗的、作为绝缘层的电荷的不同对应值的函数的参数GEFF的变化;
·图2是与图1中所说明的类型相同的曲线图,也由仿真得到,对于与本发明相关的不同结构,说明了表示与结构相关的损耗的、作为在绝缘层和支撑层间界面处的载流子陷阱的密度的不同对应值的函数的同样参数GEFF的变化;
·图3是说明用于测量在诸如涉及本发明的结构中的电损耗的主要方法的图,所述结构以截面图形式表示,且该图的右部分包含等效电路的表示,
·图4是由实验性测量得到的曲线图,说明了在本发明相关的绝缘层和结构支撑层之间的界面处的载流子陷阱密度的减少对针对与本发明相关的结构所测量的电损耗的影响,
图5是与图4中所示的类型相同的曲线图,也由实验性测量得到,说明了在本发明相关的结构的电绝缘层内的电荷改变对针对该结构所测量的电损耗的影响,
·图6图解地说明两个衬底的键合以构成本发明相关的结构,两个衬底中的至少一个已经根据本发明的一个实施例进行了特定处理,以便于最小化与将获得的结构相关的损耗,
·图7表示对于具有参数QBOX和Dit的不同值的不同结构,作为频率函数的所测量的损耗。
对象在本文介绍中提到的多层结构,我们将描述本发明的若干实施例。
注意,本结构可以具体为SOI型结构(但不限于此)。
通常,本发明相关的结构是其中有源层的电阻率明显低于结构支撑层电阻率的典型结构。
还要注意,以下将描述的方法可以在用于制作多层结构的SMARTCUT型方法的更通用的实施环境中使用。
但是,根据本发明的方法也有非常可能在和SMARTCUT型方法不同的、用于制作多层结构的方法的通用环境中实施。
具体地,本方法能在用于制作多层结构、实施键合两个衬底的步骤且不同于SMARTCUT型方法(例如,ELTRAN型方法等)的方法的一般环境中使用。
使用SOI型结构为例来说明,本发明改变:
·结构的电绝缘层内的电荷,
·和/或载流子陷阱的密度(典型地在绝缘层和结构支撑层之间的界面处),
以便于最小化与该结构相关的损耗。
申请人在执行仿真和实验观测后,实际上确定了有可能通过以下减少与结构相关的损耗:
·减少结构的电绝缘层内的电荷。为此,申请人使用损耗如何受参数QBOX的值影响的论证,该参数对应于与结构的绝缘层(即,在SOI情形中的埋入氧化物层)相关的电荷。
·和/或增加更为具体地是在结构的绝缘层和支撑层之间的界面处载流子陷阱的密度。为此,申请人使用损耗如何受与载流子陷阱密度对应的参数Dit的值影响的论证。
为避免任何困惑,指定所称的“载流子陷阱”(或“载流子”)是为了俘获通过结构中出现的固定电荷开始运动的电荷的电陷阱。为此,载流子陷阱特别地和吸气装置不同,吸气装置是针对诸如物理杂质的吸气元件(这些杂质可以是例如金属离子、例如来自重金属等)。
本发明使用上述两个影响、即参数Dit和QBOX的值的论证。
且作为论证后的继续,申请人执行对与本发明相关的上述类型的不同结构的一系列观测。
因此,这些观测涉及不同的结构,参数Dit和QBOX的不同值与这些不同的结构相关,并针对所述不同的结构测量损耗。
更为精确地,对这些结构的每一个,申请人选择性地对以下进行改变:
·首先,在结构的绝缘层中的电荷,
·其次,在绝缘层和结构支撑层之间的界面处的载流子密度。
我们将更为具体地讨论进行这些改变的方式。
在呈现由申请人执行的数值仿真和实验的结果之前,我们将简要地概括在这些仿真和实验的环境中使用的测量损耗的方法中涉及的原理。
这种损耗测量方法通常称作通过共面线的损耗测量。
其提供了根据支撑层中电磁场的传播来测量达到一定深度的损耗的方式。该深度依赖于导体之间的间隔、频率以及支撑层电阻率以及氧化厚度。
因此,对每个待被特征化的结构,这种测量方法使用以下步骤:
·结构准备,通过:
·将电信号施加于金属化线之一。该信号VA包括DC电压VDC和低振幅AC电压VAC的叠加。将其施加到所述线,并且可对以下进行改变:
AC部分VAC的频率,
·利用在波导端部的发射、传输和反射的功率来计算损耗(α=导体中的损耗αCOND+在有源层通过蚀刻被消除之前位于其下的层中的损耗αSUB)。
在图3中说明了此方法的原理,所述图3具体地说明了要针对其特征化损耗的结构的不同区域中产生的波导(电压VA被施加到每个共面线的中心导体)。
在测量期间在AC部分上叠加DC部分的优势在于,对与本发明相关的结构中的在绝缘/支撑层界面下的具有低电阻的层的损耗显示了可观的效果。
如本文的剩余部分中将更详细解释的,该低电阻层通过在波导的中心导体下应用DC部分而产生。
其还受到参数QBOX和Dit的强烈影响。因此,在该低电阻层中的载流子的浓度及其总量(具体地受其厚度控制)是为何QBOX和Dit对损耗有影响的原因。
在此方法实施期间所测量的损耗用来提取此结构的有效电阻率(该有效电阻率直接涉及损耗)。
如上所述,并如将详细说明的,申请人使用了在本发明的环境中以下对结构损耗的已经论证的影响:
·埋入氧化物绝缘层(即,在其内)的电荷QBOX,
·载流子陷阱的密度Dit。
由此,针对其的结果在图1和图2中说明的仿真论证了参数QBOX(图1)和Dit(图2)对与本发明相关的结构相关联的损耗的对应影响。
这两个图的曲线从仿真模型中获得,所述仿真模型计算了在结构上制造的共面波导的平行线性电导(GEFF)。
图3表示在结构上制造的共面波导及等效分布电路(在图的右部分中)。
与共面波导相关的传播指数γ为这种形式:
在结构中与支撑层相关的损耗αSUB在高频直接与GEFF成比例。
损耗αSUB等于[0.5*GEFF(Leff/Ceff)0.5],其中Leff和Ceff分别表示图3中所示的共面结构的线性电感和电容。
因此对给定的结构,与结构相关的损耗随着参数GEFF的值增加(反之亦然)。
所使用的模型通过Silvaco公司的Atlas软件(注册商标)实施。考虑共面波导的不同尺度参数,此模型是有效的,所述参数如下:
·形成在用于损耗测量的结构上的金属化线的几何图形,
·结构的埋入氧化物层(绝缘层)的厚度,
·施加在金属化线上的电压VA(考虑极化电压和频率)。
此外,此模型在GEFF的计算中考虑了参数Dit和QBOX。
图1表示对应与参数QBOX四个不同值相关的四个不同结构的4曲线11、12、13和14。
作为将在上述损耗测量方法的环境中施加到结构的导体的电压VA的函数,这些曲线中的每一个说明了结构损耗关于参考点的相对变化(如上所述,通过直接涉及损耗的参数GEFF)。
参考点固定到VDC=QBOX=Dit=0所获得的GEFF的值。
曲线11对应值QBOX对于其为零的结构。
曲线12、13和14对应三种结构,对于所述结构绝缘层具有非零的QBOX值,该值从曲线12的结构增加到曲线14的结构(对于其绝缘层的电荷等于1011cm-2)。
此图中的箭头表示在不同曲线中的结构之间的QBOX的增加。
此图说明QBOX值的增加引起结构损耗的增加。
参数QBOX和因此的电绝缘层的电荷的该影响可如下来解释。
该电荷是正电荷,因此其易于将移动的负电荷(电子)吸引到在绝缘层和支撑层之间的界面(非常有阻抗性的)。
过量的这些电子在所述界面处聚集,然后形成具有低电阻的表面层,因此增加了在支撑层中的总损耗。
在实施上述的损耗测量方法期间,稍微负的电压VA可施加到中心导体,以仅临时地将这些电子推到中心导体下,然后它们从界面移走;然后界面的这部分的变得更有阻抗性,且测量的损耗减小。
如果现在VA的值进一步减小,正的移动电荷又将被吸引向界面,并由此局部地减小了其电阻率。
由此对于负电压VOPT,损耗最小。最小损耗的这种偏移在图1中示出。
由此,随着QBOX的值增加,VOPT的值朝着负电压偏移。
类似地,对较大的QBOX的值,在埋入氧化物绝缘层和支撑层之间的界面处的电子的出现将增大损耗(即使是在VOPT,在该电压处上述被吸引到绝缘/支撑层的电子没有出现在施加了电压VA的中心导体下,而是出现在界面的其他位置)。
因此,在两个相同结构间的值QBOX的增加引起损耗的增加以及向着VA的值VOPT的负电势偏移,如可图1中所见。
类似地,图2表示对应于三个不同结构的三条曲线21、22、23。
每个结构与在其电绝缘层及其支撑层之间的界面处的不同的Dit值相关。
这三条曲线中的每一个具有在零电压横轴附近的最小值(因此对应几乎相等的值VOPT)
曲线21对应于和零Dit值相关的结构。
曲线22至24对应于具有非零且增加(从曲线22到曲线24)的Dit值的结构,和曲线24的结构相关的Dit为1012#/cm2/eV。
在三条曲线的最小值的每侧的箭头表示在三种结构间的Dit的增加。
能看出Dit的增加减少了与结构相关的损耗。
还能看出,Dit的增加减少了施加到结构的中心金属化线的常数电压VDC的DC部分的影响。
参数Dit对损耗的这种影响可解释为如下:
此参数特征化了陷阱的密度,所述陷阱诸如锐边、污染或任何其他能在结构的绝缘层和支撑层之间的界面处俘获正或负的移动电荷(电子或空穴—其是在材料的晶格点阵中的未占用空间)的陷阱。
在此界面处的高密度将易于抵制涉及绝缘层电荷增加趋势的上述影响。
高密度引起对一些到达所述界面并形成表面层的电子的吸收,且这具有减小结构电阻率(并因此增加损耗)的效果。
此效果随着密度增加而增加(因此易于减小损耗)。
此外,电压VA将电子或正电荷吸引到所述界面(根据该电压的符号)的效果受到更高的载流子陷阱密度的削弱;在这种情形中,由电压VA吸引向界面的一些移动电荷被俘获,并因此得到中和,使得它们对损耗没有影响。
注意,由此,载流子陷阱密度的增加可以相同的方式施加于正或负电压VA。
图4中的曲线图说明参数Dit的变化对损耗α的作用。
此曲线图包含两条曲线,对应于两个不同结构:
·由申请人获得的没有任何特殊处理(遵循SMARTCUT方法)的SOI结构,(以实线表示,曲线41)
·经受特定处理的类似结构(虚线,曲线42),所述特定处理旨在减少在结构的埋入氧化物绝缘层和支撑层之间的界面处的参数Dit的值。这种处理可以是在由5%的氢和95%的氮组成的混合中、在432℃级的温度进行30分钟的退火。
在本文的剩余部分,我们将回到用来获得这种参数Dit的减小的特殊处理。
由此,图4说明在结构的绝缘层和支撑层之间的界面处的Dit的减少增加了通过结构的损耗。
对应地,图5说明QBOX值的改变对损耗α的影响。
由此,图5表示对两个不同结构,作为在这些损耗的特征化期间施加的常数电压的函数的损耗的变化。
·具有例如在1.5×1010cm-2级的低QBOX的结构,(曲线51对应于与本身以通过SMARTCUT方法公知的方式获得的SOI);
·具有例如在6×1010cm-2级的较高QBOX的结构,(曲线52对应于与包含污染—例如金属污染的炉中的氧化的高电阻率Si晶片)。
注意,如以上已提及的,参数QBOX的增加将增大损耗。
注意,Dit的水平在分别对应曲线51和52的结构间没有进行改变。
图7中的曲线表示对于通过SMARTCUT方法获得的、具有不同QBOX和Dit值的三个SOI结构,作为频率函数的损耗在VDC=0V时的变化。
对于这三个结构SL1、SL2、SH1的每个,以下表格给出QBOX和Dit的值。
晶片名 | QBOX[#/cm2] | Dit[#/cm2/eV] |
SL1 | ~1e10 | 可忽略 |
SL2 | ~1e10 | ~1e11 |
SH1 | ~1e10,其中QBOX.SH1>QBOX.SL1 | 可忽略 |
除了从100Ω.cm(顶部曲线)变化到5000Ω.cm(底部曲线,支撑层的电阻率值在箭头方向中增加)的这些对应结构的支撑层的电阻率ρeff之外,虚线曲线对应于在相同结构上制造的共面波导的仿真损耗。
该图表示理论上损耗随着电阻率ρeff增加而减小。
注意,这些理论损耗包含与线的金属导体相关的损耗(对应于图7中的最低曲线,以连续线表示)和在支撑层中的损耗。
图7表示具有最高Dit值的结构是具有最小损耗的结构。在此结构中的损耗对应于4000Ω.cm级的有效电阻率,这使得与支撑层相关的损耗和与金属导体相关的损耗相比,可以忽略(由于全部损耗α等于损耗αCOND和αSUB的和,且当αSOB趋向零时,α变得等于αCOND)。
具有低QBOX值、但Dit值可忽略的结构具有对应于等于仅300和500Ω.cm的支撑层电阻率值的损耗。
在本发明的情形中,载流子陷阱的密度的值和/或与本发明相关的结构的电绝缘层内的电荷的值由此得到改变,以便于最大化此结构的电阻率。
如在本文中将进一步解释的,载流子陷阱的密度在埋入层(如SOI的埋入氧化物)和下支撑层之间的界面处得到改变。
如上所述,本发明可在键合第一衬底(包括结构的有源层)和第二衬底(包括结构的支撑层)的环境中实施。
在这种情形中,包括结构的有源层的第一衬底也可以包括结构的绝缘层。
在执行这种类型的键合前,有可能改变载流子陷阱的密度以增加此密度,如从以上所见这将减少与结构相关的损耗。
从而,可以想象到一些变化(单独实施或者结合):
·通过在两个待键合衬底之间插入中间层对载流子陷阱密度的改变,该中间层设计为与第二衬底的支撑层进行接触,由于所述中间层的材料与制造支撑层的材料相关,选择所述中间层的材料以便于促进载流子陷阱密度的增加;
>在这种情形中,所述中间层能在键合前沉积在第二衬底上;
>并且在本发明的一个应用中,支撑层可以由硅制成,且中间层材料可以是氮氧化物;
·使用用于键合所述第一和第二衬底的至少一种材料,对载流子陷阱密度的改变,作为所述材料与制造支撑层的材料相关的结果,这促进了载流子陷阱密度的增加。
·在所述第一和第二衬底键合前,通过在第二衬底的表面区域中施加处理,对载流子陷阱密度的改变;
>对第二衬底的表面区域的此类处理可具体地包括该第二衬底的表面条件的受控退化(通过蚀刻对其粗糙度的退化)。
在以上出现的所有变化中,载流子陷阱的密度在所得到的结构中在氧化物层和下支撑层之间的界面处得到改变。
此外,还在本发明的环境中,当与如上述的键合结合使用时,根据不同的变化(再次单独施加或结合),在结构的电绝缘层内的电荷可得到改变,以便于减少所述电荷,所述变化如下:
·在键合前通过调整在所述第一衬底中进行的注入的特征而对电荷的改变;
>在这种情形中,注入的剂量优选地调整为改变在电绝缘层中的电荷值;
>这种注入还可对应于这种步骤,其中使用SMARTCUT型方法进行弱化注入。在这种情形中,第一衬底可以是具有在注入前被氧化的表面的单晶硅衬底,所述注入通过该氧化的表面进行,而第二衬底对应于将键合到所述第一衬底的支撑或加强物,该第一衬底然后在弱化区域被分开,具有在注入步骤中限定的厚度,以产生期望的多层结构。
·通过在键合前调整热氧化的参数而对电绝缘层中的电荷的改变,所述热氧化在第一衬底上进行以便在其表面产生结构的绝缘层;
>对其采取动作的参数具体包括温度(绝对值)和/或其变化(具体地,温度上升剃度的特征)、气体成分和退火时间;
>再次地,所述热氧化可对应于其中使用SMARTCUT型方法产生氧化物层的步骤。
最后,一旦结构已形成,通过调整施加到所述结构的热处理的参数,有可能改变结构的电绝缘层内的电荷。在这种情形中,两个衬底是否已经提前键合无关紧要。
且在对结构的电绝缘层中的电荷的这种类型的变化调整中,对所述热处理的热预算进行调整,以便于最小化在该绝缘层中的电荷。
应注意,改变结构的电绝缘层内的电荷完全不同于影响在结构的各层之间的一些界面处的电荷的再分配(后一技术例如通过US 6091112公开)。
此外,关于US 6091112,该文件无论如何不是为了最小化支撑层中的损耗—如该发明所做的—而其是为了避免有源层中的耗尽。为此,该现有技术文件提出影响有源层的特征,而不是埋入绝缘层的特征(此为本发明的情形)。
图6表示在所述情形中对上述两个衬底A和B的键合步骤,其中衬底A已被氧化(具体地为了产生表面氧化物层A1)和注入(为了产生在衬底A的厚度内限定有源区A3的弱化区域A2)。
衬底B对应于所需最后结构的支撑层。
此情形具体对应与在SMARTCUT型方法的环境中使用本发明。
Claims (23)
1.一种用于制作多层结构的方法,该多层结构由半导体材料制成,且包括有源层、支撑层和在所述有源层和所述支撑层之间的绝缘层,特征在于所述方法包括对载流子陷阱的密度和/或在所述电绝缘层内的电荷的改变,以便于最小化在所述结构支撑层中的损耗。
2.根据前一权利要求的方法,特征在于所述改变意在增加在所述结构绝缘层和所述下结构支撑层之间界面处的载流子陷阱的密度。
3.根据之前权利要求中之一的方法,特征在于所述改变意在减少所述结构的电绝缘层中的电荷。
4.根据之前权利要求中之一的方法,特征在于对所述有源层进行选择,以便于具有明显低于所述支撑层电阻率的电阻率。
5.根据之前权利要求中之一的方法,特征在于所述方法包括,键合包括所述结构有源层的第一衬底和包括所述结构支撑层的第二衬底。
6.根据前一权利要求的方法,特征在于所述第一衬底包括绝缘层。
7.根据前一权利要求的方法,特征在于所述第一衬底的绝缘层对应所述结构的绝缘层。
8.根据前三个权利要求中之一的方法,特征在于为最小化所述结构支撑层中的电损耗,在所述第一衬底和所述第二衬底键合前,对所述载流子陷阱的密度进行改变。
9.根据前一权利要求的方法,特征在于为最小化所述结构支撑层中的电损耗,通过在所述待键合的两个衬底之间插入中间层而对所述载流子陷阱的密度进行改变,所述中间层将与所述第二衬底的支撑层接触,由于所述中间层的材料与所述支撑层中的材料相关,对所述中间层的材料进行选择以便而增加所述载流子陷阱的密度。
10.根据前一权利要求的方法,特征在于在所述第一和第二衬底的键合前,将所述中间层沉积在所述第二衬底上。
11.根据前一权利要求的方法,特征在于所述支撑层由硅制成,并且在所述中间层中使用的材料是氮氧化物。
12.根据前四个权利要求中之一的方法,特征在于使用用于键合所述第一和第二衬底的至少一种材料对所述载流子陷阱的密度进行改变,以最小化所述结构支撑层中的电损耗,所述材料由于其与所述支撑层中的材料相关而易于增加载流子陷阱的密度。
13.根据前五个权利要求中之一的方法,特征在于在所述第一和第二衬底键合前,通过对所述第二衬底的表面区域施加处理来对载流子陷阱的密度进行改变,以便于最小化结构支撑层中的电损耗。
14.根据前一权利要求的方法,特征在于对所述第二衬底的表面区域的所述处理包括所述第二衬底的表面条件的受控退化。
15.根据前七个权利要求中之一的方法,特征在于为最小化所述结构支撑层中的电损耗,在所述第一和第二衬底键合前,通过调整在所述第一衬底中进行的注入的特征,在所述电绝缘层内对所述电荷进行改变。
16.根据前一权利要求的方法,特征在于对所述注入的剂量进行调整以改变所述电绝缘层中的电荷。
17.根据前两个权利要求中之一的方法,特征在于所述注入对应于SMARTCUT型方法的弱化注入。
18.根据前十个权利要求中之一的方法,特征在于为最小化所述结构支撑层中的电损耗,通过调整热氧化的参数而对所述电绝缘层内的电荷进行改变,所述热氧化在所述第一衬底上进行以在其表面上产生所述结构绝缘层。
19.根据前一权利要求的方法,特征在于所述参数包括温度和/或温度变化、气体组分、退火时间。
20.根据之前权利要求中之一的方法,特征在于一旦所述结构已经形成,通过调整施加到所述结构的热处理的参数而对所述电绝缘层内的电荷进行改变,以便于最小化所述结构支撑层中的电损耗。
21.根据前一权利要求的方法,特征在于对所述热处理的热预算进行调整,以便于减少所述结构的电绝缘层中的电荷。
22.根据之前权利要求中之一的方法,特征在于所述结构为SOI。
23.根据之前权利要求中之一的方法,特征在于所述方法使用在SMARTCUT型方法中的步骤。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR03/11347 | 2003-09-26 | ||
FR0311347A FR2860341B1 (fr) | 2003-09-26 | 2003-09-26 | Procede de fabrication de structure multicouche a pertes diminuees |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1860603A true CN1860603A (zh) | 2006-11-08 |
CN100477152C CN100477152C (zh) | 2009-04-08 |
Family
ID=34307223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2004800280083A Expired - Lifetime CN100477152C (zh) | 2003-09-26 | 2004-09-27 | 用于制作由半导体材料制成的多层结构的方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7585748B2 (zh) |
EP (1) | EP1665368A1 (zh) |
JP (2) | JP2007507100A (zh) |
KR (1) | KR100789527B1 (zh) |
CN (1) | CN100477152C (zh) |
FR (1) | FR2860341B1 (zh) |
WO (1) | WO2005031853A1 (zh) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2896618B1 (fr) * | 2006-01-23 | 2008-05-23 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat composite |
FR2919427B1 (fr) * | 2007-07-26 | 2010-12-03 | Soitec Silicon On Insulator | Structure a reservoir de charges. |
EP2269226A1 (en) | 2008-03-13 | 2011-01-05 | S.O.I.Tec Silicon on Insulator Technologies | Substrate having a charged zone in an insulating buried layer |
JP2009231376A (ja) | 2008-03-19 | 2009-10-08 | Shin Etsu Handotai Co Ltd | Soiウェーハ及び半導体デバイスならびにsoiウェーハの製造方法 |
FR2933235B1 (fr) * | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat bon marche et procede de fabrication associe |
FR2933234B1 (fr) * | 2008-06-30 | 2016-09-23 | S O I Tec Silicon On Insulator Tech | Substrat bon marche a structure double et procede de fabrication associe |
FR2933233B1 (fr) | 2008-06-30 | 2010-11-26 | Soitec Silicon On Insulator | Substrat de haute resistivite bon marche et procede de fabrication associe |
TWI484622B (zh) * | 2009-09-08 | 2015-05-11 | Soitec Silicon On Insulator | 用以製造基材的方法 |
FR2953640B1 (fr) | 2009-12-04 | 2012-02-10 | S O I Tec Silicon On Insulator Tech | Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante |
US8481405B2 (en) | 2010-12-24 | 2013-07-09 | Io Semiconductor, Inc. | Trap rich layer with through-silicon-vias in semiconductor devices |
US8466036B2 (en) | 2010-12-24 | 2013-06-18 | Io Semiconductor, Inc. | Trap rich layer for semiconductor devices |
US9553013B2 (en) | 2010-12-24 | 2017-01-24 | Qualcomm Incorporated | Semiconductor structure with TRL and handle wafer cavities |
US8536021B2 (en) | 2010-12-24 | 2013-09-17 | Io Semiconductor, Inc. | Trap rich layer formation techniques for semiconductor devices |
US9624096B2 (en) | 2010-12-24 | 2017-04-18 | Qualcomm Incorporated | Forming semiconductor structure with device layers and TRL |
US9754860B2 (en) | 2010-12-24 | 2017-09-05 | Qualcomm Incorporated | Redistribution layer contacting first wafer through second wafer |
JP5673170B2 (ja) * | 2011-02-09 | 2015-02-18 | 信越半導体株式会社 | 貼り合わせ基板、貼り合わせ基板の製造方法、半導体デバイス、及び半導体デバイスの製造方法 |
JP6118757B2 (ja) * | 2014-04-24 | 2017-04-19 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6100200B2 (ja) * | 2014-04-24 | 2017-03-22 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
JP6102823B2 (ja) | 2014-05-14 | 2017-03-29 | 信越半導体株式会社 | Soi基板の評価方法 |
EP3367424B1 (en) * | 2015-03-03 | 2022-10-19 | GlobalWafers Co., Ltd. | Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress |
FR3037438B1 (fr) | 2015-06-09 | 2017-06-16 | Soitec Silicon On Insulator | Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges |
JP6353814B2 (ja) * | 2015-06-09 | 2018-07-04 | 信越半導体株式会社 | 貼り合わせsoiウェーハの製造方法 |
US9721969B2 (en) | 2015-06-30 | 2017-08-01 | Globalfoundries Singapore Pte. Ltd. | Creation of wide band gap material for integration to SOI thereof |
FR3058561B1 (fr) | 2016-11-04 | 2018-11-02 | Soitec | Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif |
FR3062238A1 (fr) | 2017-01-26 | 2018-07-27 | Soitec | Support pour une structure semi-conductrice |
FR3064820B1 (fr) | 2017-03-31 | 2019-11-29 | Soitec | Procede d'ajustement de l'etat de contrainte d'un film piezoelectrique |
US20210183691A1 (en) | 2018-07-05 | 2021-06-17 | Soitec | Substrate for an integrated radiofrequency device, and process for manufacturing same |
FR3094573B1 (fr) | 2019-03-29 | 2021-08-13 | Soitec Silicon On Insulator | Procede de preparation d’une couche mince de materiau ferroelectrique |
FR3098642B1 (fr) | 2019-07-12 | 2021-06-11 | Soitec Silicon On Insulator | procédé de fabrication d'une structure comprenant une couche mince reportée sur un support muni d’une couche de piégeage de charges |
KR20230042215A (ko) | 2020-07-28 | 2023-03-28 | 소이텍 | 전하 트래핑 층을 구비한 캐리어 기판에 박층을 전사하는 공정 |
FR3121548B1 (fr) | 2021-03-30 | 2024-02-16 | Soitec Silicon On Insulator | Procede de preparation d’un substrat avance, notamment pour des applications photoniques |
FR3113184B1 (fr) | 2020-07-28 | 2022-09-16 | Soitec Silicon On Insulator | Procede de preparation d’un substrat support, et procede de report d’une couche mince sur ce substrat support |
FR3129029B1 (fr) | 2021-11-09 | 2023-09-29 | Soitec Silicon On Insulator | Procede de preparation d’un substrat support muni d’une couche de piegeage de charges |
FR3129028B1 (fr) | 2021-11-09 | 2023-11-10 | Soitec Silicon On Insulator | Procede de preparation d’un substrat support muni d’une couche de piegeage de charges |
FR3137493A1 (fr) | 2022-06-29 | 2024-01-05 | Soitec | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
FR3137490B1 (fr) | 2022-07-04 | 2024-05-31 | Soitec Silicon On Insulator | Procede de fabrication d’une structure comportant une couche barriere a la diffusion d’especes atomiques |
WO2024115414A1 (fr) | 2022-11-29 | 2024-06-06 | Soitec | Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes |
WO2024115410A1 (fr) | 2022-11-29 | 2024-06-06 | Soitec | Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes. |
WO2024115411A1 (fr) | 2022-11-29 | 2024-06-06 | Soitec | Support comprenant une couche de piegeage de charges, substrat composite comprenant un tel support et procedes de fabrication associes |
FR3145444A1 (fr) | 2023-01-27 | 2024-08-02 | Soitec | Structure comprenant une couche superficielle reportee sur un support muni d’une couche de piegeage de charges a contamination limitee et procede de fabrication |
FR3146020A1 (fr) | 2023-02-20 | 2024-08-23 | Soitec | Support comprenant une couche de piégeage de charges, substrat composite comprenant un tel support et procédé de fabrication associés |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3956025A (en) * | 1973-06-01 | 1976-05-11 | Raytheon Company | Semiconductor devices having surface state control and method of manufacture |
US4883215A (en) * | 1988-12-19 | 1989-11-28 | Duke University | Method for bubble-free bonding of silicon wafers |
JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
JP2806277B2 (ja) * | 1994-10-13 | 1998-09-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
US6107213A (en) * | 1996-02-01 | 2000-08-22 | Sony Corporation | Method for making thin film semiconductor |
US5773151A (en) * | 1995-06-30 | 1998-06-30 | Harris Corporation | Semi-insulating wafer |
KR100218347B1 (ko) * | 1996-12-24 | 1999-09-01 | 구본준 | 반도체기판 및 그 제조방법 |
US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
JP3472171B2 (ja) * | 1997-12-26 | 2003-12-02 | キヤノン株式会社 | 半導体基材のエッチング方法及びエッチング装置並びにそれを用いた半導体基材の作製方法 |
JP3809733B2 (ja) | 1998-02-25 | 2006-08-16 | セイコーエプソン株式会社 | 薄膜トランジスタの剥離方法 |
JP3758366B2 (ja) * | 1998-05-20 | 2006-03-22 | 富士通株式会社 | 半導体装置 |
TW444266B (en) * | 1998-07-23 | 2001-07-01 | Canon Kk | Semiconductor substrate and method of producing same |
JP2000100676A (ja) * | 1998-07-23 | 2000-04-07 | Canon Inc | 半導体基板とその作製方法 |
JP4556255B2 (ja) * | 1998-12-07 | 2010-10-06 | 株式会社デンソー | 半導体装置の製造方法 |
JP2000353797A (ja) * | 1999-06-11 | 2000-12-19 | Mitsubishi Electric Corp | 半導体ウエハおよびその製造方法 |
US6368938B1 (en) * | 1999-10-05 | 2002-04-09 | Silicon Wafer Technologies, Inc. | Process for manufacturing a silicon-on-insulator substrate and semiconductor devices on said substrate |
FR2810448B1 (fr) * | 2000-06-16 | 2003-09-19 | Soitec Silicon On Insulator | Procede de fabrication de substrats et substrats obtenus par ce procede |
JP2002359247A (ja) * | 2000-07-10 | 2002-12-13 | Canon Inc | 半導体部材、半導体装置およびそれらの製造方法 |
JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびsoi基板 |
US6583440B2 (en) * | 2000-11-30 | 2003-06-24 | Seiko Epson Corporation | Soi substrate, element substrate, semiconductor device, electro-optical apparatus, electronic equipment, method of manufacturing the soi substrate, method of manufacturing the element substrate, and method of manufacturing the electro-optical apparatus |
US6603156B2 (en) * | 2001-03-31 | 2003-08-05 | International Business Machines Corporation | Strained silicon on insulator structures |
US6507046B2 (en) * | 2001-05-11 | 2003-01-14 | Cree, Inc. | High-resistivity silicon carbide substrate for semiconductor devices with high break down voltage |
WO2003046993A1 (fr) * | 2001-11-29 | 2003-06-05 | Shin-Etsu Handotai Co.,Ltd. | Procede de production de plaquettes soi |
WO2005031842A2 (en) | 2003-09-26 | 2005-04-07 | Universite Catholique De Louvain | Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses |
-
2003
- 2003-09-26 FR FR0311347A patent/FR2860341B1/fr not_active Expired - Lifetime
-
2004
- 2004-09-27 CN CNB2004800280083A patent/CN100477152C/zh not_active Expired - Lifetime
- 2004-09-27 EP EP04769623A patent/EP1665368A1/en not_active Ceased
- 2004-09-27 KR KR1020067005608A patent/KR100789527B1/ko active IP Right Grant
- 2004-09-27 JP JP2006527512A patent/JP2007507100A/ja not_active Withdrawn
- 2004-09-27 WO PCT/IB2004/003340 patent/WO2005031853A1/en active Application Filing
-
2006
- 2006-03-24 US US11/389,469 patent/US7585748B2/en active Active
-
2012
- 2012-01-26 JP JP2012014182A patent/JP5518911B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US20060166451A1 (en) | 2006-07-27 |
EP1665368A1 (en) | 2006-06-07 |
US7585748B2 (en) | 2009-09-08 |
FR2860341B1 (fr) | 2005-12-30 |
JP5518911B2 (ja) | 2014-06-11 |
KR20060069496A (ko) | 2006-06-21 |
CN100477152C (zh) | 2009-04-08 |
KR100789527B1 (ko) | 2007-12-28 |
WO2005031853A1 (en) | 2005-04-07 |
JP2012104855A (ja) | 2012-05-31 |
FR2860341A1 (fr) | 2005-04-01 |
JP2007507100A (ja) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1860603A (zh) | 用于制作由半导体材料制成的多层结构的方法 | |
CN1205664C (zh) | 半导体装置及其制造方法 | |
CN1153300C (zh) | 半导体装置 | |
CN1157768C (zh) | 腐蚀半导体工件的方法和制备半导体工件的方法 | |
CN1856873A (zh) | 制造具有降低的欧姆损耗的多层半导体结构的方法 | |
CN1269224C (zh) | 半导体装置 | |
CN1868054A (zh) | 制备和组装基材的方法 | |
CN1930674A (zh) | 用于改进所剥离薄层质量的热处理 | |
CN1319252A (zh) | 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法 | |
CN1479353A (zh) | 材料层的分离处理方法 | |
CN1830077A (zh) | 通过共同注入和热退火获得质量改进的薄层的方法 | |
CN1779950A (zh) | 具有高热耗散的合成结构 | |
CN1649168A (zh) | 半导体器件 | |
CN1568540A (zh) | 获得用于电子电路的自支撑薄半导体层的方法 | |
CN1436369A (zh) | 制备衬底的方法以及使用该方法获得的衬底 | |
CN1659711A (zh) | 半导体器件以及制造这种半导体器件的方法 | |
CN1757120A (zh) | 场效应晶体管 | |
CN1748320A (zh) | 场效应晶体管 | |
CN1862826A (zh) | 电介质隔离型半导体装置及其制造方法 | |
CN1790619A (zh) | 应变半导体覆绝缘层型基底及其制造方法 | |
CN1599067A (zh) | 薄膜半导体器件、其制造工艺以及液晶显示器 | |
CN1541405A (zh) | 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片 | |
CN1223458A (zh) | 半导体衬底的处理方法和半导体衬底 | |
CN101036222A (zh) | 通过实施共注入获得薄层的方法和随后的注入 | |
CN1115716C (zh) | 半导体衬底的处理方法和半导体衬底 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |