CN1830077A - 通过共同注入和热退火获得质量改进的薄层的方法 - Google Patents

通过共同注入和热退火获得质量改进的薄层的方法 Download PDF

Info

Publication number
CN1830077A
CN1830077A CNA200480021578XA CN200480021578A CN1830077A CN 1830077 A CN1830077 A CN 1830077A CN A200480021578X A CNA200480021578X A CN A200480021578XA CN 200480021578 A CN200480021578 A CN 200480021578A CN 1830077 A CN1830077 A CN 1830077A
Authority
CN
China
Prior art keywords
rta
aforementioned
described method
roughness
stabox
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480021578XA
Other languages
English (en)
Other versions
CN100411134C (zh
Inventor
C·马勒维尔
E·尼雷特
N·本·穆罕默德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1830077A publication Critical patent/CN1830077A/zh
Application granted granted Critical
Publication of CN100411134C publication Critical patent/CN100411134C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及一种用于制造在衬底上的包括半导体材料薄层的结构的方法,包括如下阶段:·在必须由其制作薄层的施主衬底的表面下进行粒子注入,以便在施主衬底的厚度中生成脆化区,·在进行注入之后,将施主衬底的表面与支撑衬底紧密接触,·在脆化区处分离施主衬底,以将施主衬底的一部分转移到支撑衬底上并且在支撑衬底上形成薄层,其特征在于:·注入阶段进行至少两种不同原子种类的共同注入,以便使在分离之后获得的结构水平面处的低频粗糙度降低到最小;·以及该方法进一步包括包含至少一种快速热退火操作的精整步骤,以便使在分离之后获得的结构水平面处的高频粗糙度降低到最小。

Description

通过共同注入和热退火获得质量改进的薄层的方法
本发明涉及一种用于制造衬底上的结构的方法,所述结构包括半导体材料薄层,该方法包括以下阶段:
在必须由其制作薄层的施主衬底的表面下进行粒子注入,以便在施主衬底的厚度内建立脆化区,
在施主衬底进行注入之后将施主衬底的所述表面与支撑衬底紧密接触,
在脆化区处分离施主衬底,以将施主衬底的一部分转移到支撑衬底上并且在支撑衬底上形成薄层。
本发明还涉及通过使用上述方法获得的结构。
粒子的注入应当理解成指的是原子或离子类的任一轰击,很可能将这些粒子引入到被注入的衬底的材料上,该被注入的衬底具有位于从衬底相对于轰击表面的预定深度处的最大浓度的注入粒子。
上文提到的类型的方法已经是已知的。
SMARTCUT类型的方法是这种类型方法的一个例子。这些方法对应于本发明的优选实施例。
在Kluwer Academic Publishers出版的Jean-Pierre Colinge的文献“Silicon-On-Insulator Technology:Materials to VLSI,2nd Edition”第50和51页中将会发现有关SMARTCUT方法的更多的细节。
这种方法有利地制造了包括半导体材料薄层的结构。
这些结构可以是SOI类型(根据广泛接受的英语术语,对于Siliconsur lsolant,称为绝缘体上硅)。
使用从这种方法得到的结构应用在微电子学、光学和/或光电子学领域中。
现在,在这些领域中所使用的结构的表面状况的说明一般是很严格的。
薄层的粗糙度实际上是在某种程度上使得将在结构上生成的组件处于良好质量的参数。
粗糙度一般由简称为RMS(根据Root Mean Square的英语首字母简略词)的平均二次值表示,或由简称为PSD(根据Power Spectral Density的英语首字母简略词)的光谱能量密度表示。
借助实例,当前发现必须不超过5埃RMS值的粗糙度规定。
可以借助原子力显微镜AFM(根据Atomic Force Microscope的英语首字母简略词)进行粗糙度测量。
利用这种类型的工具,在由AFM显微镜的点扫描的表面上测量粗糙度,范围从1×1μm2到10×10μm2,很少超过(more rarely)50×50μm2或100×100μm2
尤其是可以根据两种特征来特征化粗糙度。
根据这些特征中之一,将粗糙度表示成高频的并且对应于小尺寸的扫描表面(1×1μm2的数量级)。
根据这些特征中的另一个,将粗糙度表示成低频的并且对应于大尺寸的扫描表面(10×10μm2的数量级,或更大)。
因此以上提到的“高频”和“低频”对应于与粗糙度测量有关的空间频率。
因此借助陈述的实例在上文给出的5埃RMS的规定是低频的粗糙度,对应于10×10μm2的扫描表面。
尤其是希望在高频的低粗糙度获得良好的栅极氧化物。
当目的是将另一个衬底结合到薄层的自由表面上时,在低频的低粗糙度(或波动性)是尤其重要的。
在不存在应用到特定处理的薄层的表面时,由公知的转移方法(例如SMARTCUT类型)获得的薄层具有值一般大于如上文所提到规定的表面粗糙度。
因此一般在分离阶段之后在结构上使用精整步骤(finishing step),以便提高薄转移层的质量。
更精确地,这些精整步骤的一个目的尤其是接合(gum out)所有的粗糙度,即,包括高频粗糙度和低频粗糙度。
这些精整步骤一般使用如化学机械抛光(或根据英语术语Chemical-Mechnical Polishing的CMP)、窑炉退火、快速退火、氧化/脱氧序列的操作。
用于降低表面粗糙度的第一类型的公知方法包括化学机械抛光薄层的自由表面。
通过降低所有的波动性,尤其是在最低频率处的那些波动性,该类型的方法有效地降低了薄层自由表面的粗糙度。
然而,化学机械抛光会在薄层中产生缺陷(例如通过冷加工)。
另外,它会危及薄层的自由表面的均一性(尤其是根据甚低频率的均一性)。
在以重要的方式抛光薄层表面的情况下进一步增大了这些缺点。
作为这种CMP抛光的备选方案,已提议在氢化环境环境下通过退火来处理该结构的表面。
文献EP 954 014提议了实现根据SMARTCUT类型方法转移的薄层粗糙度将被降低的精整方法,所述的精整方法包括,在分离步骤之后,在含氢的还原性环境下的热退火。
在含氢的还原性环境下的热退火能够实现通过表面重建接合(gumming out)高频粗糙度。
但这种处理不允许全部除去最低频的粗糙度(5至10微米)。
在FR 2 797 713中进一步提议了结合两种不同类型的表面处理,这两种类型的处理中的每一个都作用于不同的粗糙度频率范围。
由此进行了在还原性环境下的快速热退火的步骤和化学机械抛光(CMP),所述的步骤以它们在不同频率范围的影响为特征。
在这种处理的情况下,在还原性环境下的退火有利于平滑高频的粗糙度(小于3埃的空间周期),但对于降低更低频的波动性不太有效。
化学机械抛光对于降低低频波动性来讲本身是有效的。
但已经看到,化学机械抛光固有地与某些缺点有关。
因此看起来用于提高上述类型结构的薄层质量公知的方法与局限性或缺陷有关。
本发明的一个目的在于有效地消除这些局限性和缺点。
更具体地,本发明的另一个目的在于实现结构的低频和高频粗糙度的有效处理,而不依靠CMP类型的抛光。
因此本发明的一个目的在于提高薄表面层的质量,提高质量理解为:
·降低表面粗糙度和提高薄层的均一性,以及
·减少存在于薄层中的缺陷密度。
为了完成这些目的,根据第一方面,本发明提议了用于制造在衬底上的包括半导体材料薄层的结构的方法,包括以下阶段:
·在必须由其制作薄层的施主衬底的表面下进行粒子注入,以便在施主衬底的厚度中建立脆化区;
·在进行注入之后,将施主衬底的表面与支撑衬底紧密接触;
·在脆化区处分离施主衬底,用于将施主衬底的一部分转移到支撑衬底上并且在支撑衬底上形成薄层;
其特征在于:
·注入步骤执行至少两种不同原子种类的共同注入,以便使在分离之后获得的结构的水平面处将低频粗糙度减到最小;
·以及该方法进一步包括包含至少一种快速热退火操作的精整步骤,以便使在分离之后获得的结构水平面处的高频粗糙度减到最小。
虽然是非限制性的,但是根据本发明第一方面的方法的的优选方面如下:
·在所述注入阶段期间共同注入氢和氦粒子;
·顺序地注入所述的氢和氦粒子;
·在氢之前注入氦;
·注入的氦的剂量基本上在0.7×1016.cm-2和1.2×1016.cm-2之间,且注入的氢的剂量基本上在0.7×1016.cm-2和2×1016.cm-2之间;
·在900℃和1300℃之间的温度下进行快速热退火(RTA)1至60秒;
·在包括氢和氩混合的环境下、或在纯氩的环境下或在纯氢的环境下进行RTA退火;
·在分离之后所述的精整阶段还可以包括获得的结构的至少一种稳定氧化StabOx的操作;
·所述的StabOx操作连续地执行氧化操作、退火操作和脱氧操作;
·在1100℃左右的温度下进行所述的退火操作两个小时;
·在精整步骤期间,在StabOx操作之前可以进行RTA退火操作;
·所述的精整步骤可以包括多个RTA/StabOx序列;
·在精整步骤期间,在RTA退火操作之前同样可以进行StabOx操作;
·所述的精整步骤可以包括多个StabOx/RTA序列;
·可以由简单的氧化操作代替StabOx操作,所述简单的氧化操作包括在分离后紧接着脱氧操作之后所获得的结构的氧化操作。
根据另一方面,本发明还涉及通过执行根据本发明第一方面的方法所生成的结构。
本发明的其它特征、目的和优点将自下面详细的说明且参考附图、借助非限制实例给出而显而易见,其中:
·图1示出了在各种结构的中心进行的PSD型粗糙度测量,且示例了相对于由RTA类型的简单热处理获得的低频粗糙度,可以通过使用根据本发明的方法进行的低频粗糙度的降低;
·图2示出了RMS粗糙度测量,并且示例了可以通过根据本发明的方法进行的低频粗糙度的降低,并且上述情形没有借助CMP步骤;
·图3a和3b是与图1中的类似的相似表示,并且示例了由本发明获得的分别在结构的中心和在同一结构的边缘处的粗糙度降低。
如已经解释的,本发明涉及在支撑衬底上的包括半导体材料薄层结构的制造,该薄层通过在注入粒子以前脆化的施主衬底的水平面处分离而获得。
通常,该结构可以是在暴露到外部环境表面(自由表面)上的包括半导体材料薄层的任一类型的结构。
以非限制方式,半导体材料的薄层可以是硅Si、碳化硅SiC、锗Ge、硅-锗SiGe、砷化镓AsGa等。
衬底支撑体可以由硅Si、石英等制成。
氧化物层还可以插入在支撑衬底和薄层之间中,因此形成的结构是绝缘体上半导体结构(根据英语Semi-Conductor-On Insulator的首字母简略词的SeOI结构),例如尤其是SOI结构。
本发明可以有助于提高通过使用SMARTCUT类型的转移方法所获得的结构的薄层的质量。
在这种转移方法的范围内,可以有利地实施本发明,以降低自在脆化区的水平面分离而生成的半导体材料两个表面中的一个或另一个或这两个表面的粗糙度。
在根据本发明的方法的范围之内:
·通过在施主衬底的表面下共同注入至少两种不同的粒子来进行为生成脆化区的粒子的注入步骤,
·而且,在脆化区处分离之后,执行通过快速热退火的精整步骤。
根据本发明的实施例,为了形成脆化区,在施主衬底的表面下共同注入氢和氦粒子。
优选地,即使不是专有地,通过顺序地注入氦然后注入氢进行共同注入。
通过用共同注入进行实验,申请人发现氦和氢的共同注入导致相对于单独注入氢之后转移薄层的转移降低了粗糙度。
更精确地,申请人观察到在粗糙度方面最显著提高处的频率对应于最低空间频率粗糙度的频率,即,一般被CMP很好地处理了的频率。
在根据本发明的方法的范围内,然后使进行了共同注入的施主衬底的表面与支撑衬底紧密接触。
然后在脆化区的水平面处分离施主衬底,以用于将施主衬底的一部分转移到支撑衬底上并且在支撑衬底上形成薄层。
紧密接触和分离的这些阶段对于专家来讲是公知的,并且常规地用于在以上提到的转移方法中。
因此可以通过热力电源、可选择地通过在脆化区的水平面处机械动作来进行分离。
根据本发明的方法还包括精整步骤,其目的尤其是使在分离之后使所获得的结构的水平面处的高频粗糙度减到最小。
这种精整步骤包括至少一个快速热退火阶段。
将快速热退火理解成指的是在受控环境下快速退火,(即,进行几秒或几十秒以上的时间)。
一般将这种退火指定为术语RTA退火(对应于英语Rapid ThermalAnnealing的首字母简略词)。
为了进行该结构的RTA退火,在高温处退火该结构1至60秒,该高温例如可以是900℃至1300℃的数量级。
在受控环境下进行RTA退火。该环境可以是包括氢和氩混合的环境、或纯氩的环境或甚至是纯氢的环境。
基本上通过表面改造和平滑,RTA退火阶段尤其降低了薄层的表面粗糙度。
而且,如早先提到的,RTA退火尤其有利于降低在高频的粗糙度。
另外,存在于薄层中和尤其在注入和分离期间产生的结晶缺陷至少一部分被该RTA退火消除了。
因此根据本发明获得具有良好质量的薄层结构的方法没有使用CMP,虽然CMP能降低高频粗糙度以及低频粗糙度。
实施根据本发明的方法由此产生了包括薄层的结构,薄层的质量是足够的并且适宜将该薄层使用在微-或光电子应用中。
根据变形的实施例,所述的精整阶段还可以包括至少一种稳定的氧化步骤(以下同样称为StabOx)。
StabOx步骤典型地用于分离阶段之后的转移方法中,尤其是用于:
·调整薄层的厚度并且降低缺陷的密度;
·加固薄层和支撑衬底之间的界面。
因此,StabOx步骤与下面的操作连续性相似:
·热处理连续地包括:
结构的氧化。
√例如可以在气态的氧中通过将所述的结构加热到900℃左右来进行对于专家通常公知的这种氧化。
√在该氧化之后,然后在薄层上形成氧化物层。在氩环境中,在1100℃左右退火该结构两个小时。同时地该退火允许:
√加固支撑衬底和进行了注入的施主衬底表面之间的界面,以及
√消除在注入和分离阶段期间产生的某些缺陷。
·脱氧操作,其在热处理之后进行以便收回在氧化期间形成的氧化物层。
例如,可以通过将该结构浸入到10%或20%的氢氟酸溶液中几分钟,来进行就其本身公知的这种脱氧。
将注意到,在氧化期间形成的氧化物层有助于在退火期间保护下面的薄层。
还将注意到,在这种StabOx操作期间因此在薄层自由表面附近消耗了薄层的一部分。
通过实施StabOx步骤,在精整步骤期间,除了RTA步骤外,根据本发明的方法尤其允许:
·将更多地降低薄层中的缺陷浓度,以及
·使该结构达到完美产品的计划厚度。
实际上,如已经提到的,RTA退火有助于改造薄层的表面,且有助于纠正薄层厚度方面的某些缺陷。
如果在某些情况下该消除可以仅仅是部分的,那么进行辅助的StabOx步骤能够实现在位于薄层自由表面附近和待移除的薄层厚度中包含大部分缺陷的材料被消除。
这仍对应于该结构质量方面的提高。
当对于在薄层自由表面的方向上存在增加的缺陷浓度梯度以及在该表面附近存在大浓度的缺陷时,根据本发明的方法的这种变形因此尤其是有利的,在本发明中精整步骤包括RTA步骤和至少一个StabOx步骤。
将注意到可以有利地控制被一个或多个StabOx/脱氧序列消耗的总厚度,以消除所有的缺陷以及使该结构达到所希望的厚度。
根据本发明特别有利的实施例,在精整步骤期间和在RTA步骤之前进行StabOx步骤。
当在分离之后直接进行StabOx步骤时,而在平滑RTA步骤之前实施StabOx步骤,该RTA/StabOx序列产生了较好的氧化均一性,。
实际上,当在StabOx步骤之前进行RTA步骤时,表面粗糙度是较小的,且薄层的表面更均一。
以该方式使氧化速度接近当氧化抛光了的结构时获得的速度,而且与在该结构中任意一点处的氧化速度相同。
另外,在消耗薄层的厚度之前(在StabOx/脱氧序列期间)消除存在于该薄层中的结晶缺陷(由于RTA引起的)是有用的。
当薄层特别精细时,以及当它的厚度消耗例如很可能是以前没有补救(cured)且由RTA退火再打开的穿孔时,这越发更引起关注。
根据本发明的其它实施例,精整步骤包括至少一个RTA操作,并且可以由下面的序列中之一组成:
·RTA/StabOx(如刚刚讨论过的);
·重复几个RTA/StabOx序列(下文论述的实施例实例连续地包括这些RTA/StabOx序列中的两个);
·StabOx/RTA;
·StabOx/RTA/StabOx/RTA。
当精整阶段包括至少一个另外的RTA处理时(如可以是当重复RTA/StabOx或StabOx/RTA序列几次时的情况),另外的RTA处理允许继续抛光薄层的自由表面。
还可以在比初始的RTA处理低的温度(例如1000至1100℃)下进行所述另外的RTA处理。
因此通过在较低的温度下进行RTA处理,能够降低上文所提到序列重复的热供应。
根据本发明的特定实施例,进行所谓的简单氧化操作以取代如以上提到的StabOx步骤。
该简单的氧化操作连续地包括氧化阶段和脱氧阶段。
由于没有使用第二个StabOx操作(接近两个小时以上的热退火),于是还可以降低热供应。
降低热供应是有利的,原因在于通过减小在该结构的结晶排列中产生位错类型或滑移线的缺陷的可能性,它允许应用到受限结构上的约束。
因此氧化阶段紧接着是脱氧阶段可以代替在上文提到的所有以链形式的StabOx步骤。
现在借助非限制的实例,在下文将详细地描述根据本发明方法的实施例。
该实施例涉及制造在支撑衬底上的包括薄层的S1、S2、S3结构。
这些各个结构的薄层的厚度在50和2000埃之间,这些结构的总厚度在700μm左右。
在注入粒子步骤期间,通过进行氦然后氢的共同注入来制造这些S1、S2、S3结构,各自的剂量为:
对于S1结构,氦为0.7×1016.cm-2,氢为0.9×1016.cm-2
对于S2结构,氦为0.8×1016.cm-2,氢为0.9×1016.cm-2
对于S3结构,氦为0.9×1016.cm-2,氢为0.9×1016.cm-2
通过比较,经由单独注入剂量为5.5×1016.cm-2的氢制造了S4结构,也就是说比在共同注入期间注入的总剂量几乎大三倍的剂量。
这里公开了共同注入技术的共同优点,相比单一类型粒子的注入注入的剂量减小了接近3倍。
通过减小注入时间和最终减少与制造支撑衬底上的包括薄层的结构有关的成本,尤其是借助SMARTCUT类型的转移方法,该减小得以落实。
例如在Applied Physics Letters第72卷(1998)第1086-1088页AdityaAgarwal、T.E.Haynes、V.C.Venezia、O.W.Holland和D.J.Eaglesham的文献“Efficient production of silicon-on-insulator films byco-implantation of He+with H+”中公开了该公知的优点,其中确立了氢和氦的共同注入有助于降低必须注入的剂量。
要注意的是在该文献中还说明了与由仅注入氢获得的表面SOI层的粗糙度相比的由氢和氦的共同注入获得的表面SOI层呈现的粗糙度。
以上刚刚论述的文献由于共同的注入(和更加不必说似乎没有提议采用这种效应),而因此不会引起产生表面粗糙度的任何提高。
现在参考本发明的描述,在共同注入步骤之后,如已经提到的,进行亲密接触放置和分离的典型步骤,然后进行包括至少一个RTA的精整步骤,以便获得最终的S1、S2、S3、S4结构。
借助AFM显微镜进行了这些结构中每一个的PSD粗糙度测量。
图1示出了S1、S2、S3、S4结构中每一个的粗糙度的不同光谱成分的能量。
在图1中的图表中示出的横坐标轴因此是空间周期(spatial period)(用μm计),其描述了从高频(该轴的左侧)到低频(该轴的右侧)观察到的粗糙度频率。
在该结构的边缘处已更精确地进行了这些测量,即,在该区域的水平面处,在分离步骤期间引起了分离,该区域因此具有一般相对严重的粗糙度。
图1示出了在40*40μm2扫描表面上的这种测量的结果(40*40μm2的该表面因此对应于根据可以观察的粗糙度的最大频率)。
图1因此示出了在S1、S2、S3、S4结构精整步骤的RTA处理之后,在S1、S2、S3、S4结构之间的粗糙度差。
第一曲线C4示例了通过单独注入氢典型制备的S4结构的粗糙度。
三条其它曲线C1、C2、C3示例了通过结合共同注入和RTA退火的根据本发明的方法分别制造的结构S1、S2和S3的粗糙度。
这三条曲线C1、C2、C3对应于共同注入粒子的不同剂量。
图1通过包括粗糙度的频率分析表现了断面的特征,且展示了由根据本发明的共同注入与RTA的结合所得到的优点。
图1有效地证实了根据本发明制造的S1、S2和S3结构的低频粗糙度实质上比常规制造的S4结构的低。
尤其是观察到了基本上在3和15μm之间的空间周期的粗糙度的净降低。
因此共同注入能够实现低频粗糙度的限制,而在单独注入氢的情况下,高频粗糙度是等效的,或略小些。
因此根据共同注入/接触/分离/RTA步骤的本发明的连续性使得比单独注入氢/接触/分离/RTA步骤的公知连续性的情况整体弱的粗糙度。
还能够改变共同注入粒子的注入剂量(尤其是在这里介绍的实例中的氦的剂量),同时保持比常规提及的低的低频粗糙度。
根据这里详述的本发明方法的实施例,精整步骤除RTA步骤之外,包括连续的StabOx、RTA和StabOx步骤(或精整阶段包括两个RTA/StabOx序列的重复)。
如已经示出了,这种精整阶段允许:
·消耗薄层的厚度,并且降低在分离之后的表面下面残留的注入缺陷;
·经由在StabOx阶段期间进行的退火来强化薄层/支撑衬底粘接界面;
·使该结构达到用于完美的产品所希望的厚度;
·继续借助另外的RTA处理来平滑该表面。
图2将由根据本发明的实施例获得的类型S3结构的RMS表面粗糙度与由常规方法获得的类型S4结构的表面的RMS表面粗糙度进行比较。
在该结构的中心以及它们的边缘处(即,引起分离的区域)利用AFM显微镜扫描10*10μm2和40*40μm2的表面进行了粗糙度测量。
在图2(纵坐标轴以RMS埃计)中,在第一平面的条(bar)示出了对于S3类型结构测量的粗糙度,而第二平面中的条代表对于S4类型结构测量的粗糙度。
在图2中,尤其是对于低的空间频率,观察到了对于S3结构的粗糙度的净降低。
图3a和3b是与图1相似的表示,且示例了根据本发明分别在结构的中心和该结构的边缘处获得的粗糙度的降低。
图3a和3b允许在所述结构的中心(图3a)以及在它们的边缘处(图3b)将由实施本发明获得的S3类型结构的PSD粗糙度与通过典型的方法获得的S4类型结构的PSD粗糙度进行比较。
扫描的表面具有40*40μm2的尺寸。
在图3a和3b的每一个中可以观察到,尤其是在低的空间频率处(尤其是当空间周期在3和15μm之间时),结构S3的粗糙度比结构S4的小。
还注意到了S3结构的粗糙度均一性比S4结构的粗糙度均一性好(有效地减少了在S3结构的边缘和中心之间的均一性的差异)。
注意到根据本发明的方法构成使显著粗糙度得以避免的新颖方式(尤其是在低频处)。
在其中本发明不同于其是“有疗效”的公知处理,其用于致力于给定粗糙度。
权利要求书
(按照条约第19条的修改)
1.一种用于制造在衬底上的包括半导体材料薄层的结构的方法,包括如下阶段:
·在必须由其制作薄层的施主衬底的表面下进行粒子注入,以便在施主衬底的厚度中建立脆化区,
·在进行注入之后,将施主衬底的表面与支撑衬底紧密接触,
·在脆化区处分离施主衬底,以将施主衬底的一部分转移到支撑衬底上并且在支撑衬底上形成薄层,
其特征在于:
·注入阶段进行至少两种不同原子种类的共同注入,以便使在分离之后获得的结构水平面处的低频粗糙度降低到最小;
·以及该方法进一步包括包含在纯氩的、纯氢的或包括氩和氢的混合的环境中进行的至少一种快速热退火操作的精整步骤,以便使在分离之后获得的结构水平面处的高频粗糙度降低到最小。
2.如前述权利要求所述的方法,特征在于在:所述的注入步骤期间共同注入氢和氦粒子。
3.如在前述权利要求所述的方法,特征在于:顺序地注入所述的氢和氦粒子。
4.如在前述权利要求所述的方法,特征在于:在氢之前注入氦。
5.如在权利要求2至4的任一项所述的方法,特征在于:注入的氦的剂量基本上在0.7×1016.cm-2和1.2×1016.cm-2之间,注入的氢的剂量基本上在0.7×1016.cm-2和2×1016.cm-2之间。
6.如在前述权利要求的任一项所述的方法,特征在于:在900℃和1300℃之间的温度下进行快速热退火(RTA)1至60秒。
7.如在前述权利要求的任一项所述的方法,特征在于:所述的精整阶段进一步包括在分离之后获得的结构的至少一种稳定氧化StabOx操作。
8.如在前述权利要求所述的方法,特征在于:所述的StabOx操作连续地进行氧化操作、退火操作和脱氧操作。
9.如在前述权利要求所述的方法,特征在于:在1100℃左右的温度下进行所述的退火操作两个小时。
10.如在权利要求7至9的任一项所述的方法,特征在于:在精整阶段期间,在StabOx操作之前进行RTA退火操作。
11.如在前述权利要求所述的方法,特征在于:所述的精整阶段包括多个RTA/StabOx序列。
12.如在权利要求7至9的任一项所述的方法,特征在于:在精整阶段期间,在RTA退火操作之前进行StabOx操作。
13.如在前述权利要求所述的方法,特征在于:所述的精整阶段包括多个StabOx/RTA序列。
14.如在权利要求1至6的任一项所述的方法,特征在于:所述的精整阶段还包括至少一个简单的氧化操作,所述的简单氧化操作包括在分离所获得的结构的氧化操作以及之后脱氧操作。
15.如在前述权利要求所述的方法,特征在于:在精整阶段期间,在所述的简单氧化之前进行RTA操作。
16.如在前述权利要求所述的方法,特征在于:所述的精整阶段包括多个RTA/简单的氧化序列。
17.如权利要求14所述的方法,特征在于:在精整阶段期间,在RTA退火操作之前进行所述的简单氧化。
18.如在前述权利要求所述的方法,特征在于所述的精整阶段包括多个简单的氧化/RTA序列。
19.一种通过如前述权利要求的任一项所述的方法制造的结构,特征在于:尤其是通过扫描40×40μm2的表面测量的、基本上包括在4和5埃RMS之间的粗糙度,该薄层显示出小的低频粗糙度。

Claims (22)

1.一种用于制造在衬底上的包括半导体材料薄层的结构的方法,包括如下阶段:
·在必须由其制作薄层的施主衬底的表面下进行粒子注入,以便在施主衬底的厚度中建立脆化区,
·在进行注入之后,将施主衬底的表面与支撑衬底紧密接触,
·在脆化区处分离施主衬底,以将施主衬底的一部分转移到支撑衬底上并且在支撑衬底上形成薄层,
其特征在于:
·注入阶段进行至少两种不同原子种类的共同注入,以便使在分离之后获得的结构水平面处的低频粗糙度降低到最小;
·以及该方法进一步包括精整步骤,该精整步骤包含至少一种快速热退火操作,以便使在分离之后获得的结构水平面处的高频粗糙度降低到最小。
2.如前述权利要求所述的方法,特征在于在:所述的注入步骤期间共同注入氢和氦粒子。
3.如在前述权利要求所述的方法,特征在于:顺序地注入所述的氢和氦粒子。
4.如在前述权利要求所述的方法,特征在于:在氢之前注入氦。
5.如在权利要求2至4的任一项所述的方法,特征在于:注入的氦的剂量基本上在0.7×1016.cm-2和1.2×1016.cm-2之间,注入的氢的剂量基本上在0.7×1016.cm-2和2×1016.cm-2之间。
6.如在前述权利要求的任一项所述的方法,特征在于:在900℃和1300℃之间的温度下进行快速热退火(RTA)1至60秒。
7.如在前述权利要求的任一项所述的方法,特征在于:所述快速热退火(RTA)在包含氩和氢的混合的环境中进行。
8.如权利要求6所要求的方法,特征在于:所述快速热退火(RTA)在纯氩的环境中进行。
9.如权利要求6所要求的方法,特征在于:所述快速热退火(RTA)在纯氢的环境中进行。
10.如在前述权利要求的任一项所述的方法,特征在于:所述的精整阶段进一步包括在分离之后获得的结构的至少一种稳定氧化StabOx操作。
11.如在前述权利要求所述的方法,特征在于:所述的StabOx操作连续地进行氧化操作、退火操作和脱氧操作。
12.如在前述权利要求所述的方法,特征在于:在1100℃左右的温度下进行所述的退火操作两个小时。
13.如在权利要求10至12的任一项所述的方法,特征在于:在精整阶段期间,在StabOx操作之前进行RTA退火操作。
14.如在前述权利要求所述的方法,特征在于:所述的精整阶段包括多个RTA/StabOx序列。
15.如在权利要求10至12的任一项所述的方法,特征在于:在精整阶段期间,在RTA退火操作之前进行StabOx操作。
16.如在前述权利要求所述的方法,特征在于:所述的精整阶段包括多个StabOx/RTA序列。
17.如在权利要求1至9的任一项所要求的方法,特征在于:所述的精整阶段还包括至少一个简单的氧化操作,所述的简单氧化操作包括在分离所获得的结构的氧化操作以及之后脱氧操作。
18.如在前述权利要求所述的方法,特征在于:在精整阶段期间,在所述的简单氧化之前进行RTA操作。
19.如在前述权利要求所述的方法,特征在于:所述的精整阶段包括多个RTA/简单的氧化序列。
20.如权利要求17所述的方法,特征在于:在精整阶段期间,在RTA退火操作之前进行所述的简单氧化。
21.如在前述权利要求所述的方法,特征在于所述的精整阶段包括多个简单的氧化/RTA序列。
22.一种通过如前述权利要求的任一项所述的方法制造的结构,特征在于:尤其是通过扫描40×40μm2的表面测量的、基本上包括在4和5埃RMS之间的粗糙度,该薄层显示出小的低频粗糙度。
CNB200480021578XA 2003-07-29 2004-07-29 通过共同注入和热退火获得质量改进的薄层的方法 Expired - Lifetime CN100411134C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR03/09304 2003-07-29
FR0309304A FR2858462B1 (fr) 2003-07-29 2003-07-29 Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
US10/691,403 2003-10-21

Publications (2)

Publication Number Publication Date
CN1830077A true CN1830077A (zh) 2006-09-06
CN100411134C CN100411134C (zh) 2008-08-13

Family

ID=34043629

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480021578XA Expired - Lifetime CN100411134C (zh) 2003-07-29 2004-07-29 通过共同注入和热退火获得质量改进的薄层的方法

Country Status (6)

Country Link
US (1) US7081399B2 (zh)
EP (1) EP2259302B1 (zh)
KR (1) KR20080058511A (zh)
CN (1) CN100411134C (zh)
FR (1) FR2858462B1 (zh)
TW (1) TWI305380B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667553A (zh) * 2008-09-03 2010-03-10 硅绝缘体技术有限公司 制造降低了secco缺陷密度的绝缘体上半导体衬底的方法
CN102484093A (zh) * 2009-08-26 2012-05-30 法国原子能源和替代能源委员会 使用三重植入通过裂开分离硅薄膜的方法
CN105264641A (zh) * 2013-05-29 2016-01-20 信越半导体株式会社 贴合晶圆的制造方法
CN106894093A (zh) * 2015-12-21 2017-06-27 法国原子能及替代能源委员会 对用于形成热施主的退火炉进行校准的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090325362A1 (en) * 2003-01-07 2009-12-31 Nabil Chhaimi Method of recycling an epitaxied donor wafer
FR2892228B1 (fr) * 2005-10-18 2008-01-25 Soitec Silicon On Insulator Procede de recyclage d'une plaquette donneuse epitaxiee
CN101027768B (zh) * 2004-09-21 2010-11-03 S.O.I.Tec绝缘体上硅技术公司 根据避免气泡形成和限制粗糙度的条件来进行共注入步骤的薄层转移方法
WO2006032948A1 (en) 2004-09-21 2006-03-30 S.O.I.Tec Silicon On Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation
FR2880988B1 (fr) 2005-01-19 2007-03-30 Soitec Silicon On Insulator TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
EP1777735A3 (fr) * 2005-10-18 2009-08-19 S.O.I.Tec Silicon on Insulator Technologies Procédé de recyclage d'une plaquette donneuse épitaxiée
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
FR2895563B1 (fr) * 2005-12-22 2008-04-04 Soitec Silicon On Insulator Procede de simplification d'une sequence de finition et structure obtenue par le procede
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
FR2912258B1 (fr) 2007-02-01 2009-05-08 Soitec Silicon On Insulator "procede de fabrication d'un substrat du type silicium sur isolant"
FR2914495B1 (fr) * 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
US7955950B2 (en) * 2007-10-18 2011-06-07 International Business Machines Corporation Semiconductor-on-insulator substrate with a diffusion barrier
US7863169B2 (en) * 2007-11-30 2011-01-04 International Business Machines Corporation Lithography for printing constant line width features
US7820527B2 (en) * 2008-02-20 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Cleave initiation using varying ion implant dose
FR2929758B1 (fr) * 2008-04-07 2011-02-11 Commissariat Energie Atomique Procede de transfert a l'aide d'un substrat ferroelectrique
US7956415B2 (en) 2008-06-05 2011-06-07 International Business Machines Corporation SOI transistor having a carrier recombination structure in a body
US7927975B2 (en) * 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
US8558195B2 (en) * 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US9136134B2 (en) 2012-02-22 2015-09-15 Soitec Methods of providing thin layers of crystalline semiconductor material, and related structures and devices
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB448223A (en) 1935-11-09 1936-06-04 Willi Amsler Improvements in devices for indicating the extent of wear of rubber tyres
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
JP2003077856A (ja) * 2001-06-18 2003-03-14 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6593212B1 (en) * 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
FR2867307B1 (fr) * 2004-03-05 2006-05-26 Soitec Silicon On Insulator Traitement thermique apres detachement smart-cut

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667553A (zh) * 2008-09-03 2010-03-10 硅绝缘体技术有限公司 制造降低了secco缺陷密度的绝缘体上半导体衬底的方法
CN101667553B (zh) * 2008-09-03 2015-03-11 索泰克公司 制造降低了secco缺陷密度的绝缘体上半导体衬底的方法
CN102484093A (zh) * 2009-08-26 2012-05-30 法国原子能源和替代能源委员会 使用三重植入通过裂开分离硅薄膜的方法
CN102484093B (zh) * 2009-08-26 2014-07-23 法国原子能源和替代能源委员会 使用三重植入通过裂开分离硅薄膜的方法
CN105264641A (zh) * 2013-05-29 2016-01-20 信越半导体株式会社 贴合晶圆的制造方法
CN105264641B (zh) * 2013-05-29 2018-01-12 信越半导体株式会社 贴合晶圆的制造方法
CN106894093A (zh) * 2015-12-21 2017-06-27 法国原子能及替代能源委员会 对用于形成热施主的退火炉进行校准的方法

Also Published As

Publication number Publication date
TW200520087A (en) 2005-06-16
EP2259302B1 (fr) 2013-07-03
EP2259302A1 (fr) 2010-12-08
FR2858462A1 (fr) 2005-02-04
TWI305380B (en) 2009-01-11
FR2858462B1 (fr) 2005-12-09
US7081399B2 (en) 2006-07-25
KR20080058511A (ko) 2008-06-25
CN100411134C (zh) 2008-08-13
US20050026426A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
CN1830077A (zh) 通过共同注入和热退火获得质量改进的薄层的方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1036813C (zh) 半导体衬底及其制造方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1155065C (zh) 半导体衬底的制造方法
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1826433A (zh) 外延生长层的制造方法
CN100343424C (zh) 一种用于制造由单晶半导体材料制成的无支撑衬底的方法
CN1524289A (zh) 降低表面粗糙度的方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1111900C (zh) 晶片处理装置、晶片处理方法、和半导体衬底制备方法
CN1202291C (zh) 氮化镓结晶的制造方法
CN1479353A (zh) 材料层的分离处理方法
CN1759468A (zh) 半导体衬底和场效应晶体管以及它们的制造方法
CN1950937A (zh) 用于改善剥离薄层的质量的方法
CN1826434A (zh) 制造外延生长层的方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
CN1914709A (zh) 由选自半导体材料的材料层形成的多层晶片的表面处理
CN1666319A (zh) Ⅲ族氮化物半导体衬底及其生产工艺
CN1568540A (zh) 获得用于电子电路的自支撑薄半导体层的方法
CN101036222A (zh) 通过实施共注入获得薄层的方法和随后的注入
CN1249531A (zh) 半导体衬底的制造工艺
CN1612290A (zh) 半导体用氮化物衬底的制备方法及氮化物半导体衬底
CN1319252A (zh) 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
CN1250945A (zh) 半导体基片及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI02 Correction of invention patent application

Correction item: Priority

Correct: 2003.10.21 US 10/691,403

False: Lack of priority second

Number: 36

Page: The title page

Volume: 22

COR Change of bibliographic data

Free format text: CORRECT: PRIORITY; FROM: MISSING THE SECOND ARTICLE OF PRIORITY TO: 2003.10.21 US 10/691,403

C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20080813